+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; FLASH_ADD2_Port                                                                                            ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FLASH_ADD1_Port                                                                                            ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FLASH_ADD0_Port                                                                                            ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FLASH_Command_Port                                                                                         ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Flash_Data_Port                                                                                            ; 14    ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; LCD_Command_Port                                                                                           ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LCD_Data_Port                                                                                              ; 14    ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; tledr2                                                                                                     ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; thex7                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; thex6                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; thex5                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; thex4                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BPctrl|BreakPointRam|altsyncram_component|auto_generated|mux3                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BPctrl|BreakPointRam|altsyncram_component|auto_generated|wren_decode_a                                     ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BPctrl|BreakPointRam|altsyncram_component|auto_generated|rden_decode_b                                     ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BPctrl|BreakPointRam|altsyncram_component|auto_generated|decode2                                           ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BPctrl|BreakPointRam|altsyncram_component|auto_generated                                                   ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BPctrl|BreakPointRam                                                                                       ; 33    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; BPctrl                                                                                                     ; 44    ; 0              ; 2            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; memctrl                                                                                                    ; 12    ; 6              ; 1            ; 6              ; 16     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|TXFIFO|scfifo_component|auto_generated|dpfifo|wr_ptr                                             ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|TXFIFO|scfifo_component|auto_generated|dpfifo|usedw_counter                                      ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|TXFIFO|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                         ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|TXFIFO|scfifo_component|auto_generated|dpfifo|three_comparison                                   ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|TXFIFO|scfifo_component|auto_generated|dpfifo|almost_full_comparer                               ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|TXFIFO|scfifo_component|auto_generated|dpfifo|FIFOram                                            ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|TXFIFO|scfifo_component|auto_generated|dpfifo                                                    ; 13    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|TXFIFO|scfifo_component|auto_generated                                                           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|TXFIFO                                                                                           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|RXFIFO|scfifo_component|auto_generated|dpfifo|wr_ptr                                             ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|RXFIFO|scfifo_component|auto_generated|dpfifo|usedw_counter                                      ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|RXFIFO|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                         ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|RXFIFO|scfifo_component|auto_generated|dpfifo|three_comparison                                   ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|RXFIFO|scfifo_component|auto_generated|dpfifo|almost_full_comparer                               ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|RXFIFO|scfifo_component|auto_generated|dpfifo|FIFOram                                            ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|RXFIFO|scfifo_component|auto_generated|dpfifo                                                    ; 13    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|RXFIFO|scfifo_component|auto_generated                                                           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl|RXFIFO                                                                                           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; JTAG_ctrl                                                                                                  ; 19    ; 0              ; 1            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart                                                                                                       ; 20    ; 0              ; 1            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tc2                                                                                                        ; 22    ; 0              ; 1            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tc01                                                                                                       ; 26    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tkey                                                                                                       ; 21    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tledr1                                                                                                     ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tledr0                                                                                                     ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; thex3                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; thex2                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; thex1                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; thex0                                                                                                      ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tp3                                                                                                        ; 14    ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; tp2                                                                                                        ; 14    ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; tp1                                                                                                        ; 14    ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; tp0                                                                                                        ; 14    ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; glue51                                                                                                     ; 40    ; 1              ; 3            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core51|\Generic_MODEL:ram                                                                                  ; 28    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core51|alu|md                                                                                              ; 17    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core51|alu                                                                                                 ; 52    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core51                                                                                                     ; 51    ; 19             ; 0            ; 19             ; 84     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram3b|altsyncram_component|auto_generated|altsyncram1|mux7                                                 ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram3b|altsyncram_component|auto_generated|altsyncram1|mux6                                                 ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram3b|altsyncram_component|auto_generated|altsyncram1|rden_decode_b                                        ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram3b|altsyncram_component|auto_generated|altsyncram1|rden_decode_a                                        ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram3b|altsyncram_component|auto_generated|altsyncram1|decode5                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram3b|altsyncram_component|auto_generated|altsyncram1|decode4                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram3b|altsyncram_component|auto_generated|altsyncram1                                                      ; 48    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram3b|altsyncram_component|auto_generated                                                                  ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram3b                                                                                                      ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram2b|altsyncram_component|auto_generated|altsyncram1|mux7                                                 ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram2b|altsyncram_component|auto_generated|altsyncram1|mux6                                                 ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram2b|altsyncram_component|auto_generated|altsyncram1|rden_decode_b                                        ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram2b|altsyncram_component|auto_generated|altsyncram1|rden_decode_a                                        ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram2b|altsyncram_component|auto_generated|altsyncram1|decode5                                              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram2b|altsyncram_component|auto_generated|altsyncram1|decode4                                              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram2b|altsyncram_component|auto_generated|altsyncram1                                                      ; 50    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram2b|altsyncram_component|auto_generated                                                                  ; 25    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram2b                                                                                                      ; 25    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1b|altsyncram_component|auto_generated|altsyncram1|mux7                                                 ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1b|altsyncram_component|auto_generated|altsyncram1|mux6                                                 ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1b|altsyncram_component|auto_generated|altsyncram1|rden_decode_b                                        ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1b|altsyncram_component|auto_generated|altsyncram1|rden_decode_a                                        ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1b|altsyncram_component|auto_generated|altsyncram1|decode5                                              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1b|altsyncram_component|auto_generated|altsyncram1|decode4                                              ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1b|altsyncram_component|auto_generated|altsyncram1                                                      ; 50    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1b|altsyncram_component|auto_generated                                                                  ; 25    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram1b                                                                                                      ; 25    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_33_MHz|cv_pll_inst                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_33_MHz                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom|altsyncram_component|auto_generated|mux2                                                               ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom|altsyncram_component|auto_generated|rden_decode                                                        ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom|altsyncram_component|auto_generated                                                                    ; 15    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom                                                                                                        ; 15    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPI_FLASH|altserial_flash_loader_component|\ENHANCED_PGM_QUAD:sfl_inst_enhanced|bit_counter|auto_generated ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; SPI_FLASH                                                                                                  ; 12    ; 8              ; 0            ; 8              ; 5      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
