TimeQuest Timing Analyzer report for tx_top
Sun Apr 16 10:46:43 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'data_control_module:U1|i[1]'
 14. Slow 1200mV 85C Model Hold: 'data_control_module:U1|i[1]'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'data_control_module:U1|i[1]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'CLK'
 30. Slow 1200mV 0C Model Setup: 'data_control_module:U1|i[1]'
 31. Slow 1200mV 0C Model Hold: 'data_control_module:U1|i[1]'
 32. Slow 1200mV 0C Model Hold: 'CLK'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'data_control_module:U1|i[1]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'CLK'
 46. Fast 1200mV 0C Model Setup: 'data_control_module:U1|i[1]'
 47. Fast 1200mV 0C Model Hold: 'data_control_module:U1|i[1]'
 48. Fast 1200mV 0C Model Hold: 'CLK'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'data_control_module:U1|i[1]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; tx_top                                                             ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE6F17C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; CLK                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                         ;
; data_control_module:U1|i[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { data_control_module:U1|i[1] } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                    ;
+-------------+-----------------+-----------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                  ; Note                    ;
+-------------+-----------------+-----------------------------+-------------------------+
; 223.61 MHz  ; 223.61 MHz      ; CLK                         ;                         ;
; 2518.89 MHz ; 382.26 MHz      ; data_control_module:U1|i[1] ; limit due to hold check ;
+-------------+-----------------+-----------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLK                         ; -3.472 ; -133.538      ;
; data_control_module:U1|i[1] ; 0.143  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; data_control_module:U1|i[1] ; -1.028 ; -2.489        ;
; CLK                         ; -0.058 ; -0.073        ;
+-----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLK                         ; -3.000 ; -86.272       ;
; data_control_module:U1|i[1] ; 0.371  ; 0.000         ;
+-----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                 ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.472 ; data_control_module:U1|Count[0]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.387      ;
; -3.472 ; data_control_module:U1|Count[0]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.387      ;
; -3.412 ; data_control_module:U1|Count[23] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.333      ;
; -3.412 ; data_control_module:U1|Count[23] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.333      ;
; -3.393 ; data_control_module:U1|Count[25] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.314      ;
; -3.393 ; data_control_module:U1|Count[25] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.314      ;
; -3.392 ; data_control_module:U1|Count[3]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.307      ;
; -3.392 ; data_control_module:U1|Count[3]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.307      ;
; -3.384 ; data_control_module:U1|Count[15] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.299      ;
; -3.384 ; data_control_module:U1|Count[15] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.299      ;
; -3.355 ; data_control_module:U1|Count[4]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.270      ;
; -3.355 ; data_control_module:U1|Count[4]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.270      ;
; -3.331 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.246      ;
; -3.323 ; data_control_module:U1|Count[0]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.105      ; 4.429      ;
; -3.323 ; data_control_module:U1|Count[13] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.237      ;
; -3.323 ; data_control_module:U1|Count[13] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.237      ;
; -3.320 ; data_control_module:U1|Count[16] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.234      ;
; -3.320 ; data_control_module:U1|Count[16] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.234      ;
; -3.300 ; data_control_module:U1|Count[1]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.215      ;
; -3.300 ; data_control_module:U1|Count[1]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.215      ;
; -3.279 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.194      ;
; -3.263 ; data_control_module:U1|Count[23] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.111      ; 4.375      ;
; -3.244 ; data_control_module:U1|Count[25] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.111      ; 4.356      ;
; -3.243 ; data_control_module:U1|Count[3]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.105      ; 4.349      ;
; -3.235 ; data_control_module:U1|Count[15] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.105      ; 4.341      ;
; -3.235 ; data_control_module:U1|Count[28] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.156      ;
; -3.235 ; data_control_module:U1|Count[28] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.156      ;
; -3.233 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.148      ;
; -3.206 ; data_control_module:U1|Count[4]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.105      ; 4.312      ;
; -3.184 ; data_control_module:U1|Count[26] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.105      ;
; -3.184 ; data_control_module:U1|Count[26] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.105      ;
; -3.183 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.098      ;
; -3.183 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.098      ;
; -3.181 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.096      ;
; -3.180 ; data_control_module:U1|Count[7]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.095      ;
; -3.180 ; data_control_module:U1|Count[7]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.095      ;
; -3.175 ; data_control_module:U1|Count[13] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.104      ; 4.280      ;
; -3.172 ; data_control_module:U1|Count[16] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.104      ; 4.277      ;
; -3.171 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.086      ;
; -3.151 ; data_control_module:U1|Count[1]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.105      ; 4.257      ;
; -3.145 ; data_control_module:U1|Count[18] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; data_control_module:U1|Count[18] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.065      ;
; -3.141 ; data_control_module:U1|Count[20] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.061      ;
; -3.141 ; data_control_module:U1|Count[20] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.061      ;
; -3.131 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.046      ;
; -3.131 ; data_control_module:U1|Count[19] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.051      ;
; -3.131 ; data_control_module:U1|Count[19] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.051      ;
; -3.127 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[31] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.041      ;
; -3.096 ; data_control_module:U1|Count[21] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.016      ;
; -3.096 ; data_control_module:U1|Count[21] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.016      ;
; -3.095 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[30] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.009      ;
; -3.090 ; data_control_module:U1|Count[24] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.010      ;
; -3.090 ; data_control_module:U1|Count[24] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.010      ;
; -3.088 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.003      ;
; -3.086 ; data_control_module:U1|Count[28] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.111      ; 4.198      ;
; -3.085 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.000      ;
; -3.085 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.000      ;
; -3.065 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[31] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.979      ;
; -3.056 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.976      ;
; -3.054 ; data_control_module:U1|Count[27] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.975      ;
; -3.054 ; data_control_module:U1|Count[27] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.975      ;
; -3.039 ; data_control_module:U1|Count[12] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.953      ;
; -3.039 ; data_control_module:U1|Count[12] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.953      ;
; -3.039 ; data_control_module:U1|Count[11] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.953      ;
; -3.039 ; data_control_module:U1|Count[11] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.953      ;
; -3.038 ; data_control_module:U1|Count[5]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.953      ;
; -3.036 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.951      ;
; -3.035 ; data_control_module:U1|Count[26] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.111      ; 4.147      ;
; -3.035 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.950      ;
; -3.034 ; data_control_module:U1|Count[10] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.949      ;
; -3.034 ; data_control_module:U1|Count[10] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.949      ;
; -3.032 ; data_control_module:U1|Count[7]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.105      ; 4.138      ;
; -3.026 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.941      ;
; -3.018 ; data_control_module:U1|Count[2]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.933      ;
; -3.018 ; data_control_module:U1|Count[2]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.933      ;
; -3.009 ; data_control_module:U1|Count[14] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.923      ;
; -3.009 ; data_control_module:U1|Count[14] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.923      ;
; -2.998 ; data_control_module:U1|Count[31] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.919      ;
; -2.998 ; data_control_module:U1|Count[31] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.919      ;
; -2.997 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[30] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.911      ;
; -2.996 ; data_control_module:U1|Count[18] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.110      ; 4.107      ;
; -2.992 ; data_control_module:U1|Count[20] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.110      ; 4.103      ;
; -2.992 ; data_control_module:U1|Count[17] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.913      ;
; -2.992 ; data_control_module:U1|Count[17] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.913      ;
; -2.990 ; data_control_module:U1|Count[6]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.904      ;
; -2.990 ; data_control_module:U1|Count[6]  ; data_control_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.904      ;
; -2.986 ; data_control_module:U1|Count[5]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.901      ;
; -2.984 ; data_control_module:U1|Count[29] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.905      ;
; -2.984 ; data_control_module:U1|Count[29] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.905      ;
; -2.982 ; data_control_module:U1|Count[19] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.110      ; 4.093      ;
; -2.982 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[31] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.896      ;
; -2.981 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[29] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.895      ;
; -2.969 ; data_control_module:U1|Count[6]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.883      ;
; -2.969 ; data_control_module:U1|Count[6]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.883      ;
; -2.966 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.886      ;
; -2.953 ; data_control_module:U1|Count[5]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.868      ;
; -2.953 ; data_control_module:U1|Count[5]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.086     ; 3.868      ;
; -2.949 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[28] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.863      ;
; -2.947 ; data_control_module:U1|Count[21] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.110      ; 4.058      ;
; -2.947 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[30] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 3.861      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'data_control_module:U1|i[1]'                                                                                                                    ;
+-------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.143 ; data_control_module:U1|i[2] ; data_control_module:U1|rTX_Data[2] ; CLK                         ; data_control_module:U1|i[1] ; 1.000        ; 1.492      ; 1.406      ;
; 0.266 ; data_control_module:U1|i[0] ; data_control_module:U1|rTX_Data[0] ; CLK                         ; data_control_module:U1|i[1] ; 1.000        ; 1.705      ; 1.490      ;
; 0.309 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[2] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 0.500        ; 4.316      ; 3.835      ;
; 0.390 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[1] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 0.500        ; 4.455      ; 3.841      ;
; 0.603 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[2] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 1.000        ; 4.316      ; 4.041      ;
; 0.624 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[1] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 1.000        ; 4.455      ; 4.107      ;
+-------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'data_control_module:U1|i[1]'                                                                                                                      ;
+--------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.028 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[1] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 0.000        ; 4.639      ; 3.872      ;
; -0.866 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[2] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 0.000        ; 4.495      ; 3.890      ;
; -0.808 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[1] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; -0.500       ; 4.639      ; 3.612      ;
; -0.595 ; data_control_module:U1|i[0] ; data_control_module:U1|rTX_Data[0] ; CLK                         ; data_control_module:U1|i[1] ; 0.000        ; 1.981      ; 1.416      ;
; -0.585 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[2] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; -0.500       ; 4.495      ; 3.691      ;
; -0.517 ; data_control_module:U1|i[2] ; data_control_module:U1|rTX_Data[2] ; CLK                         ; data_control_module:U1|i[1] ; 0.000        ; 1.775      ; 1.288      ;
+--------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                 ;
+--------+----------------------------------+----------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.058 ; data_control_module:U1|i[1]      ; data_control_module:U1|i[2]      ; data_control_module:U1|i[1] ; CLK         ; 0.000        ; 2.824      ; 3.269      ;
; -0.015 ; data_control_module:U1|i[1]      ; data_control_module:U1|i[3]      ; data_control_module:U1|i[1] ; CLK         ; 0.000        ; 2.846      ; 3.334      ;
; 0.058  ; data_control_module:U1|i[1]      ; data_control_module:U1|i[1]      ; data_control_module:U1|i[1] ; CLK         ; 0.000        ; 2.611      ; 3.172      ;
; 0.220  ; data_control_module:U1|i[1]      ; data_control_module:U1|i[2]      ; data_control_module:U1|i[1] ; CLK         ; -0.500       ; 2.824      ; 3.047      ;
; 0.292  ; data_control_module:U1|i[1]      ; data_control_module:U1|i[3]      ; data_control_module:U1|i[1] ; CLK         ; -0.500       ; 2.846      ; 3.141      ;
; 0.432  ; tx_control_module:U3|isDone      ; tx_control_module:U3|isDone      ; CLK                         ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; tx_control_module:U3|rTX         ; tx_control_module:U3|rTX         ; CLK                         ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433  ; data_control_module:U1|isTX      ; data_control_module:U1|isTX      ; CLK                         ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434  ; tx_control_module:U3|State[0]    ; tx_control_module:U3|State[0]    ; CLK                         ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; tx_control_module:U3|State[3]    ; tx_control_module:U3|State[3]    ; CLK                         ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; tx_control_module:U3|State[1]    ; tx_control_module:U3|State[1]    ; CLK                         ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; tx_control_module:U3|State[2]    ; tx_control_module:U3|State[2]    ; CLK                         ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.452  ; data_control_module:U1|i[1]      ; data_control_module:U1|i[1]      ; data_control_module:U1|i[1] ; CLK         ; -0.500       ; 2.611      ; 3.066      ;
; 0.464  ; data_control_module:U1|i[0]      ; data_control_module:U1|i[0]      ; CLK                         ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.485  ; data_control_module:U1|i[2]      ; data_control_module:U1|i[2]      ; CLK                         ; CLK         ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; data_control_module:U1|i[3]      ; data_control_module:U1|i[3]      ; CLK                         ; CLK         ; 0.000        ; 0.049      ; 0.746      ;
; 0.515  ; tx_control_module:U3|State[2]    ; tx_control_module:U3|State[0]    ; CLK                         ; CLK         ; 0.000        ; 0.100      ; 0.827      ;
; 0.753  ; tx_bps_module:U2|Count_BPS[1]    ; tx_bps_module:U2|Count_BPS[1]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.046      ;
; 0.753  ; tx_bps_module:U2|Count_BPS[3]    ; tx_bps_module:U2|Count_BPS[3]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.046      ;
; 0.753  ; tx_bps_module:U2|Count_BPS[5]    ; tx_bps_module:U2|Count_BPS[5]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.046      ;
; 0.755  ; tx_bps_module:U2|Count_BPS[4]    ; tx_bps_module:U2|Count_BPS[4]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.048      ;
; 0.760  ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[3]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760  ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[15] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761  ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[1]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; data_control_module:U1|Count[5]  ; data_control_module:U1|Count[5]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762  ; data_control_module:U1|Count[17] ; data_control_module:U1|Count[17] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; data_control_module:U1|Count[27] ; data_control_module:U1|Count[27] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; data_control_module:U1|Count[29] ; data_control_module:U1|Count[29] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763  ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[2]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; data_control_module:U1|Count[7]  ; data_control_module:U1|Count[7]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; data_control_module:U1|Count[9]  ; data_control_module:U1|Count[9]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; data_control_module:U1|Count[31] ; data_control_module:U1|Count[31] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; tx_bps_module:U2|Count_BPS[2]    ; tx_bps_module:U2|Count_BPS[2]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764  ; tx_bps_module:U2|Count_BPS[7]    ; tx_bps_module:U2|Count_BPS[7]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; tx_bps_module:U2|Count_BPS[9]    ; tx_bps_module:U2|Count_BPS[9]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; tx_bps_module:U2|Count_BPS[11]   ; tx_bps_module:U2|Count_BPS[11]   ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; data_control_module:U1|Count[4]  ; data_control_module:U1|Count[4]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; data_control_module:U1|Count[23] ; data_control_module:U1|Count[23] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; data_control_module:U1|Count[25] ; data_control_module:U1|Count[25] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765  ; tx_bps_module:U2|Count_BPS[10]   ; tx_bps_module:U2|Count_BPS[10]   ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; data_control_module:U1|Count[8]  ; data_control_module:U1|Count[8]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; data_control_module:U1|Count[10] ; data_control_module:U1|Count[10] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; data_control_module:U1|Count[30] ; data_control_module:U1|Count[30] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766  ; tx_bps_module:U2|Count_BPS[6]    ; tx_bps_module:U2|Count_BPS[6]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; tx_bps_module:U2|Count_BPS[8]    ; tx_bps_module:U2|Count_BPS[8]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; tx_bps_module:U2|Count_BPS[12]   ; tx_bps_module:U2|Count_BPS[12]   ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; data_control_module:U1|Count[26] ; data_control_module:U1|Count[26] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; data_control_module:U1|Count[28] ; data_control_module:U1|Count[28] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; tx_control_module:U3|State[1]    ; tx_control_module:U3|State[3]    ; CLK                         ; CLK         ; 0.000        ; 0.100      ; 1.078      ;
; 0.776  ; tx_control_module:U3|State[3]    ; tx_control_module:U3|State[0]    ; CLK                         ; CLK         ; 0.000        ; 0.100      ; 1.088      ;
; 0.786  ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[0]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.079      ;
; 0.787  ; tx_bps_module:U2|Count_BPS[0]    ; tx_bps_module:U2|Count_BPS[0]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.080      ;
; 0.789  ; tx_control_module:U3|State[0]    ; tx_control_module:U3|State[1]    ; CLK                         ; CLK         ; 0.000        ; 0.100      ; 1.101      ;
; 0.908  ; tx_control_module:U3|State[1]    ; tx_control_module:U3|State[2]    ; CLK                         ; CLK         ; 0.000        ; 0.100      ; 1.220      ;
; 0.995  ; data_control_module:U1|i[0]      ; data_control_module:U1|i[2]      ; CLK                         ; CLK         ; 0.000        ; 0.310      ; 1.517      ;
; 1.107  ; tx_bps_module:U2|Count_BPS[3]    ; tx_bps_module:U2|Count_BPS[4]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107  ; tx_bps_module:U2|Count_BPS[1]    ; tx_bps_module:U2|Count_BPS[2]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108  ; tx_bps_module:U2|Count_BPS[5]    ; tx_bps_module:U2|Count_BPS[6]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.401      ;
; 1.115  ; tx_control_module:U3|State[3]    ; tx_control_module:U3|isDone      ; CLK                         ; CLK         ; 0.000        ; 0.142      ; 1.469      ;
; 1.115  ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[2]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115  ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[4]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116  ; tx_bps_module:U2|Count_BPS[4]    ; tx_bps_module:U2|Count_BPS[5]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117  ; data_control_module:U1|Count[7]  ; data_control_module:U1|Count[8]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117  ; data_control_module:U1|Count[9]  ; data_control_module:U1|Count[10] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117  ; data_control_module:U1|Count[29] ; data_control_module:U1|Count[30] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117  ; data_control_module:U1|Count[27] ; data_control_module:U1|Count[28] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118  ; data_control_module:U1|i[3]      ; data_control_module:U1|i[2]      ; CLK                         ; CLK         ; 0.000        ; 0.058      ; 1.388      ;
; 1.118  ; tx_bps_module:U2|Count_BPS[9]    ; tx_bps_module:U2|Count_BPS[10]   ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118  ; tx_bps_module:U2|Count_BPS[7]    ; tx_bps_module:U2|Count_BPS[8]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118  ; tx_bps_module:U2|Count_BPS[11]   ; tx_bps_module:U2|Count_BPS[12]   ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118  ; data_control_module:U1|Count[25] ; data_control_module:U1|Count[26] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.124  ; tx_bps_module:U2|Count_BPS[2]    ; tx_bps_module:U2|Count_BPS[3]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124  ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[3]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124  ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[1]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125  ; tx_bps_module:U2|Count_BPS[0]    ; tx_bps_module:U2|Count_BPS[1]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125  ; data_control_module:U1|Count[4]  ; data_control_module:U1|Count[5]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125  ; tx_bps_module:U2|Count_BPS[4]    ; tx_bps_module:U2|Count_BPS[6]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126  ; data_control_module:U1|Count[30] ; data_control_module:U1|Count[31] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126  ; data_control_module:U1|Count[8]  ; data_control_module:U1|Count[9]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126  ; tx_bps_module:U2|Count_BPS[10]   ; tx_bps_module:U2|Count_BPS[11]   ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127  ; data_control_module:U1|Count[26] ; data_control_module:U1|Count[27] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127  ; data_control_module:U1|Count[28] ; data_control_module:U1|Count[29] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127  ; tx_bps_module:U2|Count_BPS[6]    ; tx_bps_module:U2|Count_BPS[7]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127  ; tx_bps_module:U2|Count_BPS[8]    ; tx_bps_module:U2|Count_BPS[9]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.128  ; tx_control_module:U3|State[2]    ; tx_control_module:U3|isDone      ; CLK                         ; CLK         ; 0.000        ; 0.142      ; 1.482      ;
; 1.133  ; tx_bps_module:U2|Count_BPS[2]    ; tx_bps_module:U2|Count_BPS[4]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133  ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[2]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133  ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[4]  ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134  ; tx_bps_module:U2|Count_BPS[0]    ; tx_bps_module:U2|Count_BPS[2]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135  ; data_control_module:U1|Count[8]  ; data_control_module:U1|Count[10] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.428      ;
; 1.135  ; tx_bps_module:U2|Count_BPS[10]   ; tx_bps_module:U2|Count_BPS[12]   ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136  ; data_control_module:U1|Count[28] ; data_control_module:U1|Count[30] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136  ; data_control_module:U1|Count[26] ; data_control_module:U1|Count[28] ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136  ; tx_bps_module:U2|Count_BPS[8]    ; tx_bps_module:U2|Count_BPS[10]   ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136  ; tx_bps_module:U2|Count_BPS[6]    ; tx_bps_module:U2|Count_BPS[8]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.188  ; tx_control_module:U3|State[0]    ; tx_control_module:U3|State[2]    ; CLK                         ; CLK         ; 0.000        ; 0.100      ; 1.500      ;
; 1.217  ; tx_control_module:U3|State[3]    ; tx_control_module:U3|State[2]    ; CLK                         ; CLK         ; 0.000        ; 0.100      ; 1.529      ;
; 1.238  ; tx_bps_module:U2|Count_BPS[3]    ; tx_bps_module:U2|Count_BPS[5]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.531      ;
; 1.238  ; tx_bps_module:U2|Count_BPS[1]    ; tx_bps_module:U2|Count_BPS[3]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.531      ;
; 1.239  ; tx_bps_module:U2|Count_BPS[5]    ; tx_bps_module:U2|Count_BPS[7]    ; CLK                         ; CLK         ; 0.000        ; 0.081      ; 1.532      ;
+--------+----------------------------------+----------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|i[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|i[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|i[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|i[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|isTX      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_control_module:U3|State[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_control_module:U3|State[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_control_module:U3|State[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_control_module:U3|State[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_control_module:U3|isDone      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_control_module:U3|rTX         ;
; 0.166  ; 0.354        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; data_control_module:U1|i[3]      ;
; 0.168  ; 0.356        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; data_control_module:U1|i[2]      ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|State[0]    ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|State[1]    ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|State[2]    ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|State[3]    ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|isDone      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|rTX         ;
; 0.272  ; 0.492        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|isTX      ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[11] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[12] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[13] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[14] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[16] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[6]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[0]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[10] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[15] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[18] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[19] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[1]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[20] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[21] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[22] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[24] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[2]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[3]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[4]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[5]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[7]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[8]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[9]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|i[0]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|i[1]      ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[17] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[23] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[25] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[26] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[27] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[28] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[29] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[30] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[31] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'data_control_module:U1|i[1]'                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0clkctrl|inclk[0]          ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0clkctrl|outclk            ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[0]|datad               ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[2]|datad               ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[1] ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[1]|datac               ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[0] ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[2] ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0|datac                    ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|i[1]|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|i[1]|q                          ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0|combout                  ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0|datac                    ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[2] ;
; 0.611 ; 0.611        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[0] ;
; 0.615 ; 0.615        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[1]|datac               ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[1] ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[2]|datad               ;
; 0.624 ; 0.624        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[0]|datad               ;
; 0.625 ; 0.625        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0clkctrl|inclk[0]          ;
; 0.625 ; 0.625        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0clkctrl|outclk            ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTn      ; CLK        ; 4.703 ; 4.798 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RSTn      ; CLK        ; -3.327 ; -3.518 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 8.643 ; 8.894 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 8.329 ; 8.572 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+-------------+-----------------+-----------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                  ; Note                    ;
+-------------+-----------------+-----------------------------+-------------------------+
; 239.92 MHz  ; 239.92 MHz      ; CLK                         ;                         ;
; 2136.75 MHz ; 361.53 MHz      ; data_control_module:U1|i[1] ; limit due to hold check ;
+-------------+-----------------+-----------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLK                         ; -3.168 ; -117.915      ;
; data_control_module:U1|i[1] ; 0.282  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; data_control_module:U1|i[1] ; -0.883 ; -2.265        ;
; CLK                         ; 0.074  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLK                         ; -3.000 ; -86.272       ;
; data_control_module:U1|i[1] ; 0.184  ; 0.000         ;
+-----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.168 ; data_control_module:U1|Count[0]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.096      ;
; -3.168 ; data_control_module:U1|Count[0]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.096      ;
; -3.083 ; data_control_module:U1|Count[15] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.011      ;
; -3.083 ; data_control_module:U1|Count[15] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.011      ;
; -3.078 ; data_control_module:U1|Count[3]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.006      ;
; -3.078 ; data_control_module:U1|Count[3]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 4.006      ;
; -3.058 ; data_control_module:U1|Count[23] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.988      ;
; -3.058 ; data_control_module:U1|Count[23] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.988      ;
; -3.050 ; data_control_module:U1|Count[25] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.980      ;
; -3.050 ; data_control_module:U1|Count[25] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.980      ;
; -3.032 ; data_control_module:U1|Count[4]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.960      ;
; -3.032 ; data_control_module:U1|Count[4]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.960      ;
; -3.028 ; data_control_module:U1|Count[0]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.109      ; 4.139      ;
; -3.001 ; data_control_module:U1|Count[13] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.928      ;
; -3.001 ; data_control_module:U1|Count[13] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.928      ;
; -2.999 ; data_control_module:U1|Count[16] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.926      ;
; -2.999 ; data_control_module:U1|Count[16] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.926      ;
; -2.975 ; data_control_module:U1|Count[1]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.903      ;
; -2.975 ; data_control_module:U1|Count[1]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.903      ;
; -2.938 ; data_control_module:U1|Count[3]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.109      ; 4.049      ;
; -2.937 ; data_control_module:U1|Count[15] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.109      ; 4.048      ;
; -2.927 ; data_control_module:U1|Count[7]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.855      ;
; -2.927 ; data_control_module:U1|Count[7]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.855      ;
; -2.914 ; data_control_module:U1|Count[28] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.844      ;
; -2.914 ; data_control_module:U1|Count[28] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.844      ;
; -2.912 ; data_control_module:U1|Count[23] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.111      ; 4.025      ;
; -2.904 ; data_control_module:U1|Count[25] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.111      ; 4.017      ;
; -2.895 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.822      ;
; -2.892 ; data_control_module:U1|Count[4]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.109      ; 4.003      ;
; -2.855 ; data_control_module:U1|Count[13] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.108      ; 3.965      ;
; -2.853 ; data_control_module:U1|Count[16] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.108      ; 3.963      ;
; -2.835 ; data_control_module:U1|Count[1]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.109      ; 3.946      ;
; -2.833 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.760      ;
; -2.818 ; data_control_module:U1|Count[26] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.748      ;
; -2.818 ; data_control_module:U1|Count[26] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.748      ;
; -2.812 ; data_control_module:U1|Count[18] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.742      ;
; -2.812 ; data_control_module:U1|Count[18] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.742      ;
; -2.812 ; data_control_module:U1|Count[19] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.742      ;
; -2.812 ; data_control_module:U1|Count[19] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.742      ;
; -2.808 ; data_control_module:U1|Count[20] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.738      ;
; -2.808 ; data_control_module:U1|Count[20] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.738      ;
; -2.805 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.732      ;
; -2.781 ; data_control_module:U1|Count[7]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.109      ; 3.892      ;
; -2.769 ; data_control_module:U1|Count[27] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.699      ;
; -2.769 ; data_control_module:U1|Count[27] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.699      ;
; -2.768 ; data_control_module:U1|Count[28] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.111      ; 3.881      ;
; -2.768 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.695      ;
; -2.768 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.695      ;
; -2.766 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.693      ;
; -2.757 ; data_control_module:U1|Count[21] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.687      ;
; -2.757 ; data_control_module:U1|Count[21] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.687      ;
; -2.755 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.685      ;
; -2.754 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.684      ;
; -2.752 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.682      ;
; -2.751 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[12] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.681      ;
; -2.751 ; data_control_module:U1|Count[24] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.681      ;
; -2.751 ; data_control_module:U1|Count[24] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.681      ;
; -2.750 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.680      ;
; -2.749 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.679      ;
; -2.743 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.670      ;
; -2.731 ; data_control_module:U1|Count[12] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.658      ;
; -2.731 ; data_control_module:U1|Count[12] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.658      ;
; -2.731 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.661      ;
; -2.731 ; data_control_module:U1|Count[11] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.658      ;
; -2.731 ; data_control_module:U1|Count[11] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.658      ;
; -2.726 ; data_control_module:U1|Count[14] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.653      ;
; -2.726 ; data_control_module:U1|Count[14] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.653      ;
; -2.725 ; data_control_module:U1|Count[2]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.653      ;
; -2.725 ; data_control_module:U1|Count[2]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.653      ;
; -2.712 ; data_control_module:U1|Count[10] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.640      ;
; -2.712 ; data_control_module:U1|Count[10] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.640      ;
; -2.704 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.631      ;
; -2.702 ; data_control_module:U1|Count[31] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.632      ;
; -2.702 ; data_control_module:U1|Count[31] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.632      ;
; -2.693 ; data_control_module:U1|Count[29] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.623      ;
; -2.693 ; data_control_module:U1|Count[29] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.623      ;
; -2.679 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.606      ;
; -2.679 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.609      ;
; -2.678 ; data_control_module:U1|Count[26] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.111      ; 3.791      ;
; -2.678 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.605      ;
; -2.678 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.608      ;
; -2.676 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.606      ;
; -2.675 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[12] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.605      ;
; -2.674 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.604      ;
; -2.673 ; data_control_module:U1|Count[13] ; data_control_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.602      ;
; -2.673 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.603      ;
; -2.672 ; data_control_module:U1|Count[18] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.111      ; 3.785      ;
; -2.672 ; data_control_module:U1|Count[19] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.111      ; 3.785      ;
; -2.672 ; data_control_module:U1|Count[13] ; data_control_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.601      ;
; -2.672 ; data_control_module:U1|Count[4]  ; data_control_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.602      ;
; -2.671 ; data_control_module:U1|Count[16] ; data_control_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.600      ;
; -2.671 ; data_control_module:U1|Count[4]  ; data_control_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.601      ;
; -2.670 ; data_control_module:U1|Count[16] ; data_control_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.599      ;
; -2.670 ; data_control_module:U1|Count[13] ; data_control_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.599      ;
; -2.669 ; data_control_module:U1|Count[5]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.597      ;
; -2.669 ; data_control_module:U1|Count[5]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.597      ;
; -2.669 ; data_control_module:U1|Count[13] ; data_control_module:U1|Count[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.598      ;
; -2.669 ; data_control_module:U1|Count[4]  ; data_control_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.599      ;
; -2.668 ; data_control_module:U1|Count[20] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.111      ; 3.781      ;
; -2.668 ; data_control_module:U1|Count[16] ; data_control_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.597      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'data_control_module:U1|i[1]'                                                                                                                     ;
+-------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.282 ; data_control_module:U1|i[2] ; data_control_module:U1|rTX_Data[2] ; CLK                         ; data_control_module:U1|i[1] ; 1.000        ; 1.450      ; 1.295      ;
; 0.360 ; data_control_module:U1|i[0] ; data_control_module:U1|rTX_Data[0] ; CLK                         ; data_control_module:U1|i[1] ; 1.000        ; 1.654      ; 1.416      ;
; 0.486 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[2] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 0.500        ; 4.055      ; 3.446      ;
; 0.532 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[1] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 1.000        ; 4.184      ; 3.948      ;
; 0.539 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[1] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 0.500        ; 4.184      ; 3.441      ;
; 0.548 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[2] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 1.000        ; 4.055      ; 3.884      ;
+-------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'data_control_module:U1|i[1]'                                                                                                                       ;
+--------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.883 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[1] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; -0.500       ; 4.358      ; 3.235      ;
; -0.869 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[1] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 0.000        ; 4.358      ; 3.729      ;
; -0.726 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[2] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 0.000        ; 4.224      ; 3.738      ;
; -0.665 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[2] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; -0.500       ; 4.224      ; 3.319      ;
; -0.656 ; data_control_module:U1|i[0] ; data_control_module:U1|rTX_Data[0] ; CLK                         ; data_control_module:U1|i[1] ; 0.000        ; 1.909      ; 1.283      ;
; -0.563 ; data_control_module:U1|i[2] ; data_control_module:U1|rTX_Data[2] ; CLK                         ; data_control_module:U1|i[1] ; 0.000        ; 1.713      ; 1.180      ;
+--------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                 ;
+-------+----------------------------------+----------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.074 ; data_control_module:U1|i[1]      ; data_control_module:U1|i[2]      ; data_control_module:U1|i[1] ; CLK         ; 0.000        ; 2.605      ; 3.144      ;
; 0.097 ; data_control_module:U1|i[1]      ; data_control_module:U1|i[3]      ; data_control_module:U1|i[1] ; CLK         ; 0.000        ; 2.624      ; 3.186      ;
; 0.138 ; data_control_module:U1|i[1]      ; data_control_module:U1|i[1]      ; data_control_module:U1|i[1] ; CLK         ; 0.000        ; 2.401      ; 3.004      ;
; 0.159 ; data_control_module:U1|i[1]      ; data_control_module:U1|i[2]      ; data_control_module:U1|i[1] ; CLK         ; -0.500       ; 2.605      ; 2.729      ;
; 0.219 ; data_control_module:U1|i[1]      ; data_control_module:U1|i[3]      ; data_control_module:U1|i[1] ; CLK         ; -0.500       ; 2.624      ; 2.808      ;
; 0.382 ; tx_control_module:U3|isDone      ; tx_control_module:U3|isDone      ; CLK                         ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; data_control_module:U1|isTX      ; data_control_module:U1|isTX      ; CLK                         ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; tx_control_module:U3|rTX         ; tx_control_module:U3|rTX         ; CLK                         ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.384 ; tx_control_module:U3|State[0]    ; tx_control_module:U3|State[0]    ; CLK                         ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tx_control_module:U3|State[3]    ; tx_control_module:U3|State[3]    ; CLK                         ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tx_control_module:U3|State[1]    ; tx_control_module:U3|State[1]    ; CLK                         ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; tx_control_module:U3|State[2]    ; tx_control_module:U3|State[2]    ; CLK                         ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.387 ; data_control_module:U1|i[1]      ; data_control_module:U1|i[1]      ; data_control_module:U1|i[1] ; CLK         ; -0.500       ; 2.401      ; 2.753      ;
; 0.416 ; data_control_module:U1|i[0]      ; data_control_module:U1|i[0]      ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.430 ; data_control_module:U1|i[3]      ; data_control_module:U1|i[3]      ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; data_control_module:U1|i[2]      ; data_control_module:U1|i[2]      ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.669      ;
; 0.473 ; tx_control_module:U3|State[2]    ; tx_control_module:U3|State[0]    ; CLK                         ; CLK         ; 0.000        ; 0.090      ; 0.758      ;
; 0.700 ; tx_bps_module:U2|Count_BPS[4]    ; tx_bps_module:U2|Count_BPS[4]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.968      ;
; 0.701 ; tx_bps_module:U2|Count_BPS[1]    ; tx_bps_module:U2|Count_BPS[1]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.969      ;
; 0.702 ; tx_bps_module:U2|Count_BPS[5]    ; tx_bps_module:U2|Count_BPS[5]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.970      ;
; 0.703 ; tx_bps_module:U2|Count_BPS[3]    ; tx_bps_module:U2|Count_BPS[3]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.971      ;
; 0.703 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[15] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.971      ;
; 0.704 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[3]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; data_control_module:U1|Count[5]  ; data_control_module:U1|Count[5]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; data_control_module:U1|Count[29] ; data_control_module:U1|Count[29] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[1]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; data_control_module:U1|Count[17] ; data_control_module:U1|Count[17] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; data_control_module:U1|Count[27] ; data_control_module:U1|Count[27] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; data_control_module:U1|Count[7]  ; data_control_module:U1|Count[7]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; data_control_module:U1|Count[9]  ; data_control_module:U1|Count[9]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; data_control_module:U1|Count[31] ; data_control_module:U1|Count[31] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; tx_bps_module:U2|Count_BPS[2]    ; tx_bps_module:U2|Count_BPS[2]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; tx_bps_module:U2|Count_BPS[10]   ; tx_bps_module:U2|Count_BPS[10]   ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; data_control_module:U1|Count[23] ; data_control_module:U1|Count[23] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; data_control_module:U1|Count[25] ; data_control_module:U1|Count[25] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; tx_bps_module:U2|Count_BPS[7]    ; tx_bps_module:U2|Count_BPS[7]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; tx_bps_module:U2|Count_BPS[9]    ; tx_bps_module:U2|Count_BPS[9]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; tx_bps_module:U2|Count_BPS[11]   ; tx_bps_module:U2|Count_BPS[11]   ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; tx_bps_module:U2|Count_BPS[12]   ; tx_bps_module:U2|Count_BPS[12]   ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[2]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; data_control_module:U1|Count[4]  ; data_control_module:U1|Count[4]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; data_control_module:U1|Count[8]  ; data_control_module:U1|Count[8]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; data_control_module:U1|Count[10] ; data_control_module:U1|Count[10] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; data_control_module:U1|Count[26] ; data_control_module:U1|Count[26] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; data_control_module:U1|Count[28] ; data_control_module:U1|Count[28] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; data_control_module:U1|Count[30] ; data_control_module:U1|Count[30] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; tx_bps_module:U2|Count_BPS[6]    ; tx_bps_module:U2|Count_BPS[6]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; tx_bps_module:U2|Count_BPS[8]    ; tx_bps_module:U2|Count_BPS[8]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.718 ; tx_control_module:U3|State[1]    ; tx_control_module:U3|State[3]    ; CLK                         ; CLK         ; 0.000        ; 0.090      ; 1.003      ;
; 0.725 ; tx_control_module:U3|State[3]    ; tx_control_module:U3|State[0]    ; CLK                         ; CLK         ; 0.000        ; 0.090      ; 1.010      ;
; 0.732 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[0]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.000      ;
; 0.734 ; tx_bps_module:U2|Count_BPS[0]    ; tx_bps_module:U2|Count_BPS[0]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.002      ;
; 0.740 ; tx_control_module:U3|State[0]    ; tx_control_module:U3|State[1]    ; CLK                         ; CLK         ; 0.000        ; 0.090      ; 1.025      ;
; 0.848 ; tx_control_module:U3|State[1]    ; tx_control_module:U3|State[2]    ; CLK                         ; CLK         ; 0.000        ; 0.090      ; 1.133      ;
; 0.867 ; data_control_module:U1|i[0]      ; data_control_module:U1|i[2]      ; CLK                         ; CLK         ; 0.000        ; 0.290      ; 1.352      ;
; 0.993 ; data_control_module:U1|i[3]      ; data_control_module:U1|i[2]      ; CLK                         ; CLK         ; 0.000        ; 0.054      ; 1.242      ;
; 1.017 ; tx_control_module:U3|State[2]    ; tx_control_module:U3|isDone      ; CLK                         ; CLK         ; 0.000        ; 0.133      ; 1.345      ;
; 1.019 ; tx_bps_module:U2|Count_BPS[4]    ; tx_bps_module:U2|Count_BPS[5]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.287      ;
; 1.024 ; tx_bps_module:U2|Count_BPS[5]    ; tx_bps_module:U2|Count_BPS[6]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.292      ;
; 1.025 ; tx_bps_module:U2|Count_BPS[1]    ; tx_bps_module:U2|Count_BPS[2]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[1]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[4]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; tx_bps_module:U2|Count_BPS[2]    ; tx_bps_module:U2|Count_BPS[3]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; tx_bps_module:U2|Count_BPS[3]    ; tx_bps_module:U2|Count_BPS[4]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; tx_bps_module:U2|Count_BPS[0]    ; tx_bps_module:U2|Count_BPS[1]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[3]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; data_control_module:U1|Count[4]  ; data_control_module:U1|Count[5]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; data_control_module:U1|Count[29] ; data_control_module:U1|Count[30] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; tx_bps_module:U2|Count_BPS[10]   ; tx_bps_module:U2|Count_BPS[11]   ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; data_control_module:U1|Count[8]  ; data_control_module:U1|Count[9]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; data_control_module:U1|Count[27] ; data_control_module:U1|Count[28] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; data_control_module:U1|Count[28] ; data_control_module:U1|Count[29] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; data_control_module:U1|Count[26] ; data_control_module:U1|Count[27] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; data_control_module:U1|Count[30] ; data_control_module:U1|Count[31] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; tx_bps_module:U2|Count_BPS[6]    ; tx_bps_module:U2|Count_BPS[7]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; tx_bps_module:U2|Count_BPS[8]    ; tx_bps_module:U2|Count_BPS[9]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[2]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; data_control_module:U1|Count[7]  ; data_control_module:U1|Count[8]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.299      ;
; 1.031 ; data_control_module:U1|Count[9]  ; data_control_module:U1|Count[10] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; data_control_module:U1|Count[25] ; data_control_module:U1|Count[26] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.300      ;
; 1.033 ; tx_bps_module:U2|Count_BPS[9]    ; tx_bps_module:U2|Count_BPS[10]   ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.301      ;
; 1.033 ; tx_bps_module:U2|Count_BPS[11]   ; tx_bps_module:U2|Count_BPS[12]   ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.301      ;
; 1.033 ; tx_bps_module:U2|Count_BPS[7]    ; tx_bps_module:U2|Count_BPS[8]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.301      ;
; 1.034 ; tx_bps_module:U2|Count_BPS[4]    ; tx_bps_module:U2|Count_BPS[6]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.302      ;
; 1.039 ; tx_control_module:U3|State[3]    ; tx_control_module:U3|isDone      ; CLK                         ; CLK         ; 0.000        ; 0.133      ; 1.367      ;
; 1.041 ; tx_bps_module:U2|Count_BPS[2]    ; tx_bps_module:U2|Count_BPS[4]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.309      ;
; 1.042 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[2]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.310      ;
; 1.042 ; tx_bps_module:U2|Count_BPS[10]   ; tx_bps_module:U2|Count_BPS[12]   ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.310      ;
; 1.043 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[4]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.311      ;
; 1.044 ; tx_bps_module:U2|Count_BPS[0]    ; tx_bps_module:U2|Count_BPS[2]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.312      ;
; 1.044 ; data_control_module:U1|Count[8]  ; data_control_module:U1|Count[10] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; data_control_module:U1|Count[28] ; data_control_module:U1|Count[30] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; data_control_module:U1|Count[26] ; data_control_module:U1|Count[28] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; tx_bps_module:U2|Count_BPS[8]    ; tx_bps_module:U2|Count_BPS[10]   ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.314      ;
; 1.046 ; tx_bps_module:U2|Count_BPS[6]    ; tx_bps_module:U2|Count_BPS[8]    ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.314      ;
; 1.119 ; tx_control_module:U3|State[0]    ; tx_control_module:U3|State[2]    ; CLK                         ; CLK         ; 0.000        ; 0.090      ; 1.404      ;
; 1.119 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[5]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.387      ;
; 1.120 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[17] ; CLK                         ; CLK         ; 0.000        ; 0.071      ; 1.386      ;
; 1.120 ; data_control_module:U1|Count[5]  ; data_control_module:U1|Count[7]  ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; data_control_module:U1|Count[27] ; data_control_module:U1|Count[29] ; CLK                         ; CLK         ; 0.000        ; 0.073      ; 1.389      ;
+-------+----------------------------------+----------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|Count[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|i[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|i[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|i[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|i[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; data_control_module:U1|isTX      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_control_module:U3|State[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_control_module:U3|State[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_control_module:U3|State[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_control_module:U3|State[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_control_module:U3|isDone      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; tx_control_module:U3|rTX         ;
; 0.101  ; 0.285        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; data_control_module:U1|i[3]      ;
; 0.108  ; 0.292        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; data_control_module:U1|i[2]      ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|State[0]    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|State[1]    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|State[2]    ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|State[3]    ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|isDone      ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|rTX         ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|isTX      ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|i[3]|clk                      ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|i[2]|clk                      ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[17] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[23] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[25] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[26] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[27] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[28] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[29] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[30] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[31] ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|i[0]      ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|i[1]      ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[0]    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[10]   ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[11]   ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[12]   ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[1]    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[2]    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[3]    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[4]    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[5]    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[6]    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[7]    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[8]    ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[9]    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[18] ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[19] ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[20] ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[21] ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[22] ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[24] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[0]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[10] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'data_control_module:U1|i[1]'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.184 ; 0.184        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[1] ;
; 0.186 ; 0.186        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[0]|datad               ;
; 0.186 ; 0.186        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[2]|datad               ;
; 0.193 ; 0.193        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[1]|datac               ;
; 0.194 ; 0.194        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[0] ;
; 0.194 ; 0.194        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[2] ;
; 0.209 ; 0.209        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0clkctrl|inclk[0]          ;
; 0.209 ; 0.209        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0clkctrl|outclk            ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0|datac                    ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|i[1]|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|i[1]|q                          ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0|combout                  ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0|datac                    ;
; 0.779 ; 0.779        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0clkctrl|inclk[0]          ;
; 0.779 ; 0.779        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0clkctrl|outclk            ;
; 0.794 ; 0.794        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[1]|datac               ;
; 0.794 ; 0.794        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[0] ;
; 0.794 ; 0.794        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[2] ;
; 0.802 ; 0.802        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[0]|datad               ;
; 0.802 ; 0.802        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[2]|datad               ;
; 0.803 ; 0.803        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[1] ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTn      ; CLK        ; 4.332 ; 4.164 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RSTn      ; CLK        ; -3.029 ; -3.031 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 7.816 ; 8.175 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 7.516 ; 7.861 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLK                         ; -0.909 ; -26.527       ;
; data_control_module:U1|i[1] ; 0.190  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; data_control_module:U1|i[1] ; -0.492 ; -1.159        ;
; CLK                         ; -0.233 ; -0.559        ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; CLK                         ; -3.000 ; -62.587       ;
; data_control_module:U1|i[1] ; 0.319  ; 0.000         ;
+-----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.909 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.859      ;
; -0.900 ; data_control_module:U1|Count[15] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.851      ;
; -0.900 ; data_control_module:U1|Count[15] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.851      ;
; -0.889 ; data_control_module:U1|Count[23] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.841      ;
; -0.889 ; data_control_module:U1|Count[23] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.841      ;
; -0.884 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.834      ;
; -0.881 ; data_control_module:U1|Count[25] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.833      ;
; -0.881 ; data_control_module:U1|Count[25] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.833      ;
; -0.880 ; data_control_module:U1|Count[0]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.831      ;
; -0.880 ; data_control_module:U1|Count[0]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.831      ;
; -0.861 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.811      ;
; -0.842 ; data_control_module:U1|Count[3]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.793      ;
; -0.842 ; data_control_module:U1|Count[3]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.793      ;
; -0.841 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[31] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.790      ;
; -0.839 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.789      ;
; -0.838 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.788      ;
; -0.837 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[30] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.786      ;
; -0.836 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.786      ;
; -0.832 ; data_control_module:U1|Count[4]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.783      ;
; -0.832 ; data_control_module:U1|Count[4]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.783      ;
; -0.828 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.778      ;
; -0.827 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[31] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.776      ;
; -0.819 ; data_control_module:U1|Count[1]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.770      ;
; -0.819 ; data_control_module:U1|Count[1]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.770      ;
; -0.818 ; data_control_module:U1|Count[16] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.768      ;
; -0.818 ; data_control_module:U1|Count[13] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.768      ;
; -0.818 ; data_control_module:U1|Count[16] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.768      ;
; -0.818 ; data_control_module:U1|Count[13] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.768      ;
; -0.814 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.764      ;
; -0.813 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.763      ;
; -0.811 ; data_control_module:U1|Count[28] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.763      ;
; -0.811 ; data_control_module:U1|Count[28] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.763      ;
; -0.804 ; data_control_module:U1|Count[7]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.755      ;
; -0.804 ; data_control_module:U1|Count[7]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.755      ;
; -0.794 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.744      ;
; -0.792 ; data_control_module:U1|Count[15] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.087      ; 1.866      ;
; -0.791 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.741      ;
; -0.789 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[30] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.738      ;
; -0.781 ; data_control_module:U1|Count[23] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.088      ; 1.856      ;
; -0.779 ; data_control_module:U1|Count[0]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.087      ; 1.853      ;
; -0.779 ; data_control_module:U1|Count[26] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.731      ;
; -0.779 ; data_control_module:U1|Count[26] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.731      ;
; -0.773 ; data_control_module:U1|Count[25] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.088      ; 1.848      ;
; -0.773 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[29] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.722      ;
; -0.770 ; data_control_module:U1|Count[5]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.720      ;
; -0.770 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[31] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.719      ;
; -0.769 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[28] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.718      ;
; -0.769 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.719      ;
; -0.768 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.718      ;
; -0.766 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.718      ;
; -0.766 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[30] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.715      ;
; -0.760 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[31] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.709      ;
; -0.759 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[29] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.708      ;
; -0.757 ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.707      ;
; -0.752 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.704      ;
; -0.750 ; data_control_module:U1|Count[18] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; data_control_module:U1|Count[18] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.701      ;
; -0.748 ; data_control_module:U1|Count[20] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.699      ;
; -0.748 ; data_control_module:U1|Count[20] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.699      ;
; -0.747 ; data_control_module:U1|Count[6]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.696      ;
; -0.747 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[21] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.697      ;
; -0.745 ; data_control_module:U1|Count[5]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.695      ;
; -0.744 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[14] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.696      ;
; -0.743 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[12] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.695      ;
; -0.743 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[6]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.695      ;
; -0.742 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[11] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.694      ;
; -0.742 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[13] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.694      ;
; -0.741 ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.693      ;
; -0.738 ; data_control_module:U1|Count[27] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.690      ;
; -0.738 ; data_control_module:U1|Count[27] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.690      ;
; -0.734 ; data_control_module:U1|Count[3]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.087      ; 1.808      ;
; -0.734 ; data_control_module:U1|Count[21] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.685      ;
; -0.734 ; data_control_module:U1|Count[21] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.685      ;
; -0.731 ; data_control_module:U1|Count[4]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.087      ; 1.805      ;
; -0.729 ; data_control_module:U1|Count[24] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.680      ;
; -0.729 ; data_control_module:U1|Count[24] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.680      ;
; -0.726 ; data_control_module:U1|Count[4]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.676      ;
; -0.724 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[20] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.674      ;
; -0.722 ; data_control_module:U1|Count[6]  ; data_control_module:U1|Count[24] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.671      ;
; -0.722 ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[30] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.671      ;
; -0.721 ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[28] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.670      ;
; -0.720 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[16] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.672      ;
; -0.719 ; data_control_module:U1|Count[10] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.670      ;
; -0.719 ; data_control_module:U1|Count[10] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.670      ;
; -0.718 ; data_control_module:U1|Count[1]  ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.087      ; 1.792      ;
; -0.716 ; data_control_module:U1|Count[16] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.086      ; 1.789      ;
; -0.716 ; data_control_module:U1|Count[6]  ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.666      ;
; -0.716 ; data_control_module:U1|Count[6]  ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.666      ;
; -0.715 ; data_control_module:U1|Count[13] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.086      ; 1.788      ;
; -0.715 ; data_control_module:U1|Count[19] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.666      ;
; -0.715 ; data_control_module:U1|Count[19] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.666      ;
; -0.710 ; data_control_module:U1|Count[6]  ; data_control_module:U1|Count[31] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.658      ;
; -0.708 ; data_control_module:U1|Count[31] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.660      ;
; -0.708 ; data_control_module:U1|Count[31] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.660      ;
; -0.706 ; data_control_module:U1|Count[7]  ; data_control_module:U1|Count[22] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.656      ;
; -0.705 ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[27] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.654      ;
; -0.703 ; data_control_module:U1|Count[28] ; data_control_module:U1|i[2]      ; CLK          ; CLK         ; 1.000        ; 0.088      ; 1.778      ;
; -0.702 ; data_control_module:U1|Count[5]  ; data_control_module:U1|Count[31] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.651      ;
; -0.702 ; data_control_module:U1|Count[12] ; data_control_module:U1|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.652      ;
; -0.702 ; data_control_module:U1|Count[12] ; data_control_module:U1|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.652      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'data_control_module:U1|i[1]'                                                                                                                     ;
+-------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.190 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[1] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 0.500        ; 1.880      ; 1.878      ;
; 0.197 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[2] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 0.500        ; 1.826      ; 1.823      ;
; 0.507 ; data_control_module:U1|i[2] ; data_control_module:U1|rTX_Data[2] ; CLK                         ; data_control_module:U1|i[1] ; 1.000        ; 0.504      ; 0.576      ;
; 0.572 ; data_control_module:U1|i[0] ; data_control_module:U1|rTX_Data[0] ; CLK                         ; data_control_module:U1|i[1] ; 1.000        ; 0.642      ; 0.650      ;
; 0.895 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[1] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 1.000        ; 1.880      ; 1.673      ;
; 0.898 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[2] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 1.000        ; 1.826      ; 1.622      ;
+-------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'data_control_module:U1|i[1]'                                                                                                                       ;
+--------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.492 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[1] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 0.000        ; 1.957      ; 1.570      ;
; -0.445 ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[2] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 0.000        ; 1.901      ; 1.561      ;
; -0.222 ; data_control_module:U1|i[0] ; data_control_module:U1|rTX_Data[0] ; CLK                         ; data_control_module:U1|i[1] ; 0.000        ; 0.761      ; 0.569      ;
; -0.125 ; data_control_module:U1|i[2] ; data_control_module:U1|rTX_Data[2] ; CLK                         ; data_control_module:U1|i[1] ; 0.000        ; 0.630      ; 0.535      ;
; 0.184  ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[1] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; -0.500       ; 1.957      ; 1.766      ;
; 0.229  ; data_control_module:U1|i[1] ; data_control_module:U1|rTX_Data[2] ; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; -0.500       ; 1.901      ; 1.755      ;
+--------+-----------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                  ;
+--------+----------------------------------+----------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.233 ; data_control_module:U1|i[1]      ; data_control_module:U1|i[3]      ; data_control_module:U1|i[1] ; CLK         ; 0.000        ; 1.331      ; 1.317      ;
; -0.220 ; data_control_module:U1|i[1]      ; data_control_module:U1|i[2]      ; data_control_module:U1|i[1] ; CLK         ; 0.000        ; 1.322      ; 1.321      ;
; -0.106 ; data_control_module:U1|i[1]      ; data_control_module:U1|i[1]      ; data_control_module:U1|i[1] ; CLK         ; 0.000        ; 1.184      ; 1.297      ;
; 0.178  ; tx_control_module:U3|isDone      ; tx_control_module:U3|isDone      ; CLK                         ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; tx_control_module:U3|rTX         ; tx_control_module:U3|rTX         ; CLK                         ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179  ; tx_control_module:U3|State[0]    ; tx_control_module:U3|State[0]    ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; tx_control_module:U3|State[3]    ; tx_control_module:U3|State[3]    ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; tx_control_module:U3|State[1]    ; tx_control_module:U3|State[1]    ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; tx_control_module:U3|State[2]    ; tx_control_module:U3|State[2]    ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; data_control_module:U1|isTX      ; data_control_module:U1|isTX      ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.194  ; data_control_module:U1|i[0]      ; data_control_module:U1|i[0]      ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.201  ; data_control_module:U1|i[3]      ; data_control_module:U1|i[3]      ; CLK                         ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; data_control_module:U1|i[2]      ; data_control_module:U1|i[2]      ; CLK                         ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.209  ; tx_control_module:U3|State[2]    ; tx_control_module:U3|State[0]    ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.337      ;
; 0.302  ; tx_bps_module:U2|Count_BPS[4]    ; tx_bps_module:U2|Count_BPS[4]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303  ; tx_bps_module:U2|Count_BPS[1]    ; tx_bps_module:U2|Count_BPS[1]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; tx_bps_module:U2|Count_BPS[3]    ; tx_bps_module:U2|Count_BPS[3]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; tx_bps_module:U2|Count_BPS[5]    ; tx_bps_module:U2|Count_BPS[5]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[15] ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303  ; data_control_module:U1|Count[31] ; data_control_module:U1|Count[31] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[3]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; data_control_module:U1|Count[5]  ; data_control_module:U1|Count[5]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; data_control_module:U1|Count[17] ; data_control_module:U1|Count[17] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; data_control_module:U1|Count[27] ; data_control_module:U1|Count[27] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; data_control_module:U1|Count[29] ; data_control_module:U1|Count[29] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; tx_bps_module:U2|Count_BPS[7]    ; tx_bps_module:U2|Count_BPS[7]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; tx_bps_module:U2|Count_BPS[10]   ; tx_bps_module:U2|Count_BPS[10]   ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; tx_bps_module:U2|Count_BPS[12]   ; tx_bps_module:U2|Count_BPS[12]   ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[1]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; data_control_module:U1|Count[7]  ; data_control_module:U1|Count[7]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; data_control_module:U1|Count[23] ; data_control_module:U1|Count[23] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; data_control_module:U1|Count[25] ; data_control_module:U1|Count[25] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; tx_bps_module:U2|Count_BPS[2]    ; tx_bps_module:U2|Count_BPS[2]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; tx_bps_module:U2|Count_BPS[6]    ; tx_bps_module:U2|Count_BPS[6]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; tx_bps_module:U2|Count_BPS[9]    ; tx_bps_module:U2|Count_BPS[9]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; tx_bps_module:U2|Count_BPS[11]   ; tx_bps_module:U2|Count_BPS[11]   ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[2]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; data_control_module:U1|Count[8]  ; data_control_module:U1|Count[8]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; data_control_module:U1|Count[9]  ; data_control_module:U1|Count[9]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; data_control_module:U1|Count[30] ; data_control_module:U1|Count[30] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; tx_bps_module:U2|Count_BPS[8]    ; tx_bps_module:U2|Count_BPS[8]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; data_control_module:U1|Count[4]  ; data_control_module:U1|Count[4]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; data_control_module:U1|Count[10] ; data_control_module:U1|Count[10] ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; data_control_module:U1|Count[26] ; data_control_module:U1|Count[26] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; data_control_module:U1|Count[28] ; data_control_module:U1|Count[28] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.312  ; tx_control_module:U3|State[1]    ; tx_control_module:U3|State[3]    ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.440      ;
; 0.316  ; tx_bps_module:U2|Count_BPS[0]    ; tx_bps_module:U2|Count_BPS[0]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.437      ;
; 0.316  ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[0]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.436      ;
; 0.318  ; tx_control_module:U3|State[3]    ; tx_control_module:U3|State[0]    ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.446      ;
; 0.328  ; tx_control_module:U3|State[0]    ; tx_control_module:U3|State[1]    ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.456      ;
; 0.335  ; data_control_module:U1|i[0]      ; data_control_module:U1|i[2]      ; CLK                         ; CLK         ; 0.000        ; 0.182      ; 0.601      ;
; 0.371  ; tx_control_module:U3|State[1]    ; tx_control_module:U3|State[2]    ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.499      ;
; 0.394  ; data_control_module:U1|i[1]      ; data_control_module:U1|i[3]      ; data_control_module:U1|i[1] ; CLK         ; -0.500       ; 1.331      ; 1.444      ;
; 0.437  ; data_control_module:U1|i[3]      ; data_control_module:U1|i[2]      ; CLK                         ; CLK         ; 0.000        ; 0.029      ; 0.550      ;
; 0.445  ; data_control_module:U1|i[1]      ; data_control_module:U1|i[2]      ; data_control_module:U1|i[1] ; CLK         ; -0.500       ; 1.322      ; 1.486      ;
; 0.452  ; tx_bps_module:U2|Count_BPS[3]    ; tx_bps_module:U2|Count_BPS[4]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; tx_bps_module:U2|Count_BPS[1]    ; tx_bps_module:U2|Count_BPS[2]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; tx_bps_module:U2|Count_BPS[5]    ; tx_bps_module:U2|Count_BPS[6]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; data_control_module:U1|Count[29] ; data_control_module:U1|Count[30] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; data_control_module:U1|Count[3]  ; data_control_module:U1|Count[4]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; data_control_module:U1|Count[27] ; data_control_module:U1|Count[28] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; data_control_module:U1|Count[1]  ; data_control_module:U1|Count[2]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; data_control_module:U1|Count[7]  ; data_control_module:U1|Count[8]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; tx_bps_module:U2|Count_BPS[7]    ; tx_bps_module:U2|Count_BPS[8]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; data_control_module:U1|Count[25] ; data_control_module:U1|Count[26] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455  ; tx_bps_module:U2|Count_BPS[9]    ; tx_bps_module:U2|Count_BPS[10]   ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; tx_bps_module:U2|Count_BPS[11]   ; tx_bps_module:U2|Count_BPS[12]   ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; data_control_module:U1|Count[9]  ; data_control_module:U1|Count[10] ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; tx_control_module:U3|State[3]    ; tx_control_module:U3|isDone      ; CLK                         ; CLK         ; 0.000        ; 0.060      ; 0.600      ;
; 0.460  ; tx_bps_module:U2|Count_BPS[4]    ; tx_bps_module:U2|Count_BPS[5]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.581      ;
; 0.463  ; tx_bps_module:U2|Count_BPS[0]    ; tx_bps_module:U2|Count_BPS[1]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; tx_bps_module:U2|Count_BPS[2]    ; tx_bps_module:U2|Count_BPS[3]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[1]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463  ; tx_bps_module:U2|Count_BPS[10]   ; tx_bps_module:U2|Count_BPS[11]   ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; tx_bps_module:U2|Count_BPS[4]    ; tx_bps_module:U2|Count_BPS[6]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464  ; data_control_module:U1|Count[30] ; data_control_module:U1|Count[31] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[3]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; tx_bps_module:U2|Count_BPS[6]    ; tx_bps_module:U2|Count_BPS[7]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; data_control_module:U1|Count[8]  ; data_control_module:U1|Count[9]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; data_control_module:U1|Count[4]  ; data_control_module:U1|Count[5]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; data_control_module:U1|Count[26] ; data_control_module:U1|Count[27] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465  ; data_control_module:U1|Count[28] ; data_control_module:U1|Count[29] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465  ; tx_bps_module:U2|Count_BPS[8]    ; tx_bps_module:U2|Count_BPS[9]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466  ; tx_bps_module:U2|Count_BPS[2]    ; tx_bps_module:U2|Count_BPS[4]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; tx_bps_module:U2|Count_BPS[0]    ; tx_bps_module:U2|Count_BPS[2]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; data_control_module:U1|Count[0]  ; data_control_module:U1|Count[2]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; tx_bps_module:U2|Count_BPS[10]   ; tx_bps_module:U2|Count_BPS[12]   ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467  ; data_control_module:U1|Count[2]  ; data_control_module:U1|Count[4]  ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; tx_bps_module:U2|Count_BPS[6]    ; tx_bps_module:U2|Count_BPS[8]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467  ; data_control_module:U1|Count[8]  ; data_control_module:U1|Count[10] ; CLK                         ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; data_control_module:U1|Count[28] ; data_control_module:U1|Count[30] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.589      ;
; 0.468  ; data_control_module:U1|Count[26] ; data_control_module:U1|Count[28] ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.589      ;
; 0.468  ; tx_bps_module:U2|Count_BPS[8]    ; tx_bps_module:U2|Count_BPS[10]   ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.589      ;
; 0.480  ; tx_control_module:U3|State[2]    ; tx_control_module:U3|isDone      ; CLK                         ; CLK         ; 0.000        ; 0.060      ; 0.624      ;
; 0.489  ; tx_control_module:U3|State[0]    ; tx_control_module:U3|State[2]    ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.617      ;
; 0.498  ; tx_control_module:U3|State[3]    ; tx_control_module:U3|State[2]    ; CLK                         ; CLK         ; 0.000        ; 0.044      ; 0.626      ;
; 0.515  ; tx_bps_module:U2|Count_BPS[3]    ; tx_bps_module:U2|Count_BPS[5]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.636      ;
; 0.515  ; tx_bps_module:U2|Count_BPS[1]    ; tx_bps_module:U2|Count_BPS[3]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.636      ;
; 0.515  ; tx_bps_module:U2|Count_BPS[5]    ; tx_bps_module:U2|Count_BPS[7]    ; CLK                         ; CLK         ; 0.000        ; 0.037      ; 0.636      ;
; 0.516  ; data_control_module:U1|Count[15] ; data_control_module:U1|Count[17] ; CLK                         ; CLK         ; 0.000        ; 0.035      ; 0.635      ;
+--------+----------------------------------+----------------------------------+-----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|Count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|i[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|i[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|i[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|i[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; data_control_module:U1|isTX      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_control_module:U3|State[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_control_module:U3|State[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_control_module:U3|State[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_control_module:U3|State[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_control_module:U3|isDone      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_control_module:U3|rTX         ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|isTX      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|isDone      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|rTX         ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|State[0]    ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|State[1]    ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|State[2]    ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_control_module:U3|State[3]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[0]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[10] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[11] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[12] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[13] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[14] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[15] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[16] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[17] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[1]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[23] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[25] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[26] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[27] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[28] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[29] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[2]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[30] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[31] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[3]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[4]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[5]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[6]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[7]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[8]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|Count[9]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|i[0]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; data_control_module:U1|i[1]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[0]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[10]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[11]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[12]   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[1]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[2]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[3]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; tx_bps_module:U2|Count_BPS[4]    ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'data_control_module:U1|i[1]'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[0] ;
; 0.320 ; 0.320        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[2] ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[1]|datac               ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[0]|datad               ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[1] ;
; 0.326 ; 0.326        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[2]|datad               ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0clkctrl|inclk[0]          ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0clkctrl|outclk            ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0|combout                  ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|i[1]|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; data_control_module:U1|i[1] ; Rise       ; U1|i[1]|q                          ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0|datac                    ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0|combout                  ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0clkctrl|inclk[0]          ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|Mux0~0clkctrl|outclk            ;
; 0.666 ; 0.666        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[2]|datad               ;
; 0.666 ; 0.666        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[1] ;
; 0.667 ; 0.667        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[0]|datad               ;
; 0.670 ; 0.670        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; U1|rTX_Data[1]|datac               ;
; 0.671 ; 0.671        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[2] ;
; 0.672 ; 0.672        ; 0.000          ; High Pulse Width ; data_control_module:U1|i[1] ; Rise       ; data_control_module:U1|rTX_Data[0] ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTn      ; CLK        ; 2.099 ; 2.790 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RSTn      ; CLK        ; -1.527 ; -2.164 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 4.175 ; 4.052 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 4.035 ; 3.916 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+------------------------------+----------+--------+----------+---------+---------------------+
; Clock                        ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -3.472   ; -1.028 ; N/A      ; N/A     ; -3.000              ;
;  CLK                         ; -3.472   ; -0.233 ; N/A      ; N/A     ; -3.000              ;
;  data_control_module:U1|i[1] ; 0.143    ; -1.028 ; N/A      ; N/A     ; 0.184               ;
; Design-wide TNS              ; -133.538 ; -2.562 ; 0.0      ; 0.0     ; -86.272             ;
;  CLK                         ; -133.538 ; -0.559 ; N/A      ; N/A     ; -86.272             ;
;  data_control_module:U1|i[1] ; 0.000    ; -2.489 ; N/A      ; N/A     ; 0.000               ;
+------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTn      ; CLK        ; 4.703 ; 4.798 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RSTn      ; CLK        ; -1.527 ; -2.164 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 8.643 ; 8.894 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 4.035 ; 3.916 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX_Pin_Out    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; CLK                         ; CLK                         ; 1510     ; 0        ; 0        ; 0        ;
; data_control_module:U1|i[1] ; CLK                         ; 6        ; 3        ; 0        ; 0        ;
; CLK                         ; data_control_module:U1|i[1] ; 2        ; 0        ; 0        ; 0        ;
; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 2        ; 2        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; CLK                         ; CLK                         ; 1510     ; 0        ; 0        ; 0        ;
; data_control_module:U1|i[1] ; CLK                         ; 6        ; 3        ; 0        ; 0        ;
; CLK                         ; data_control_module:U1|i[1] ; 2        ; 0        ; 0        ; 0        ;
; data_control_module:U1|i[1] ; data_control_module:U1|i[1] ; 2        ; 2        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Apr 16 10:46:40 2017
Info: Command: quartus_sta tx_top -c tx_top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tx_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name data_control_module:U1|i[1] data_control_module:U1|i[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.472
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.472      -133.538 CLK 
    Info (332119):     0.143         0.000 data_control_module:U1|i[1] 
Info (332146): Worst-case hold slack is -1.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.028        -2.489 data_control_module:U1|i[1] 
    Info (332119):    -0.058        -0.073 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -86.272 CLK 
    Info (332119):     0.371         0.000 data_control_module:U1|i[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.168
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.168      -117.915 CLK 
    Info (332119):     0.282         0.000 data_control_module:U1|i[1] 
Info (332146): Worst-case hold slack is -0.883
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.883        -2.265 data_control_module:U1|i[1] 
    Info (332119):     0.074         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -86.272 CLK 
    Info (332119):     0.184         0.000 data_control_module:U1|i[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.909
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.909       -26.527 CLK 
    Info (332119):     0.190         0.000 data_control_module:U1|i[1] 
Info (332146): Worst-case hold slack is -0.492
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.492        -1.159 data_control_module:U1|i[1] 
    Info (332119):    -0.233        -0.559 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -62.587 CLK 
    Info (332119):     0.319         0.000 data_control_module:U1|i[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 513 megabytes
    Info: Processing ended: Sun Apr 16 10:46:43 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


