![verilog运算优先级](../预学习/image/verilog运算优先级.png)
![verilog电路图对应逻辑关系](../预学习/image/verilog电路图对应逻辑运算.png)
![声明向量与字节序（大小端）相关](../预学习/image/字节序.png)
![隐式网络禁用相关](../预学习/image/隐式网络.png)
### 注意
- wire表示声明一根电线以连接输入与输出
- assign代表连续赋值（输入端有变化就会进行重新运算）
- assign之间是**并行独立**的，代码位置的书写不影响（其不存在先后顺序）
- 声明的字节序后，使用时必须始终以相同的方式使用它，例：wire [3:0] vec时，vec[0:3]是非法
- 获取整个 4 位向量 a 并将其分配给整个 8 位向量 w（声明取自上面）。如果左右两侧的**长度不匹配**，则根据需要将其**延长为零**或**截断**