TimeQuest Timing Analyzer report for uart
Sun Jul 23 19:42:05 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; uart                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 153.26 MHz ; 153.26 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.525 ; -1220.658          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.049 ; -0.113            ;
+-------+--------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -881.303                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.525 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a49~portb_address_reg0 ; Memory:mem|d[1]                                                                                    ; clk          ; clk         ; 1.000        ; -0.441     ; 6.082      ;
; -5.502 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a55~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.470     ; 6.030      ;
; -5.491 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.418     ; 6.071      ;
; -5.442 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a6~portb_address_reg0  ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.417     ; 6.023      ;
; -5.428 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a7~portb_address_reg0  ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.422     ; 6.004      ;
; -5.426 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~portb_address_reg0 ; Memory:mem|d[1]                                                                                    ; clk          ; clk         ; 1.000        ; -0.441     ; 5.983      ;
; -5.414 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.457     ; 5.955      ;
; -5.400 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a52~portb_address_reg0 ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.436     ; 5.962      ;
; -5.394 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.457     ; 5.935      ;
; -5.375 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.420     ; 5.953      ;
; -5.375 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.469     ; 5.904      ;
; -5.371 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a45~portb_address_reg0 ; Memory:mem|d[5]                                                                                    ; clk          ; clk         ; 1.000        ; -0.454     ; 5.915      ;
; -5.364 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a5~portb_address_reg0  ; Memory:mem|d[5]                                                                                    ; clk          ; clk         ; 1.000        ; -0.440     ; 5.922      ;
; -5.341 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a60~portb_address_reg0 ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.456     ; 5.883      ;
; -5.336 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a39~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.467     ; 5.867      ;
; -5.332 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a63~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.455     ; 5.875      ;
; -5.330 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~portb_address_reg0  ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.471     ; 5.857      ;
; -5.317 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~portb_address_reg0 ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.426     ; 5.889      ;
; -5.312 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a56~portb_address_reg0 ; Memory:mem|d[0]                                                                                    ; clk          ; clk         ; 1.000        ; -0.453     ; 5.857      ;
; -5.310 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.415     ; 5.893      ;
; -5.303 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.423     ; 5.878      ;
; -5.288 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a8~portb_address_reg0  ; Memory:mem|d[0]                                                                                    ; clk          ; clk         ; 1.000        ; -0.411     ; 5.875      ;
; -5.263 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a46~portb_address_reg0 ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.421     ; 5.840      ;
; -5.255 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[8]                                                  ; clk          ; clk         ; 1.000        ; -2.141     ; 4.112      ;
; -5.228 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~portb_address_reg0 ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.459     ; 5.767      ;
; -5.221 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a38~portb_address_reg0 ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.473     ; 5.746      ;
; -5.215 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a34~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.467     ; 5.746      ;
; -5.137 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[7]                                                  ; clk          ; clk         ; 1.000        ; -2.141     ; 3.994      ;
; -5.131 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a61~portb_address_reg0 ; Memory:mem|d[5]                                                                                    ; clk          ; clk         ; 1.000        ; -0.427     ; 5.702      ;
; -5.123 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[6]                                                  ; clk          ; clk         ; 1.000        ; -2.141     ; 3.980      ;
; -5.089 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a40~portb_address_reg0 ; Memory:mem|d[0]                                                                                    ; clk          ; clk         ; 1.000        ; -0.420     ; 5.667      ;
; -5.083 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a62~portb_address_reg0 ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.423     ; 5.658      ;
; -5.048 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a35~portb_address_reg0 ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.442     ; 5.604      ;
; -5.025 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~portb_address_reg0 ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.439     ; 5.584      ;
; -5.005 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[5]                                                  ; clk          ; clk         ; 1.000        ; -2.141     ; 3.862      ;
; -4.991 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[4]                                                  ; clk          ; clk         ; 1.000        ; -2.141     ; 3.848      ;
; -4.990 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|flag                                                            ; clk          ; clk         ; 1.000        ; -3.286     ; 2.702      ;
; -4.988 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a58~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.426     ; 5.560      ;
; -4.969 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a4~portb_address_reg0  ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.426     ; 5.541      ;
; -4.960 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.431     ; 5.527      ;
; -4.940 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a51~portb_address_reg0 ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.441     ; 5.497      ;
; -4.932 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a33~portb_address_reg0 ; Memory:mem|d[1]                                                                                    ; clk          ; clk         ; 1.000        ; -0.433     ; 5.497      ;
; -4.914 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a42~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.454     ; 5.458      ;
; -4.895 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.228      ; 6.161      ;
; -4.893 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.224      ; 6.155      ;
; -4.891 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.826     ; 4.103      ;
; -4.889 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.830     ; 4.097      ;
; -4.882 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a42~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.239      ; 6.159      ;
; -4.878 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a42~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.815     ; 4.101      ;
; -4.876 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.232      ; 6.146      ;
; -4.873 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.228      ; 6.139      ;
; -4.873 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[3]                                                  ; clk          ; clk         ; 1.000        ; -2.141     ; 3.730      ;
; -4.872 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.822     ; 4.088      ;
; -4.871 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.224      ; 6.133      ;
; -4.865 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a3~portb_address_reg0  ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.435     ; 5.428      ;
; -4.861 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a59~portb_address_reg0 ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.443     ; 5.416      ;
; -4.860 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a42~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.239      ; 6.137      ;
; -4.859 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.242      ; 6.139      ;
; -4.859 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[2]                                                  ; clk          ; clk         ; 1.000        ; -2.141     ; 3.716      ;
; -4.858 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a36~portb_address_reg0 ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.453     ; 5.403      ;
; -4.855 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.812     ; 4.081      ;
; -4.854 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.232      ; 6.124      ;
; -4.849 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -1.822     ; 4.065      ;
; -4.846 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.226      ; 6.110      ;
; -4.842 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a33~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.260      ; 6.140      ;
; -4.842 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -1.828     ; 4.052      ;
; -4.838 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a33~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.794     ; 4.082      ;
; -4.837 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.242      ; 6.117      ;
; -4.829 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.256      ; 6.123      ;
; -4.829 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a46~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.230      ; 6.097      ;
; -4.825 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a46~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.824     ; 4.039      ;
; -4.824 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.226      ; 6.088      ;
; -4.821 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a41~portb_address_reg0 ; Memory:mem|d[1]                                                                                    ; clk          ; clk         ; 1.000        ; -0.443     ; 5.376      ;
; -4.820 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a33~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.260      ; 6.118      ;
; -4.819 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a56~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.250      ; 6.107      ;
; -4.815 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a56~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.804     ; 4.049      ;
; -4.807 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.256      ; 6.101      ;
; -4.807 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a46~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.230      ; 6.075      ;
; -4.807 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a57~portb_address_reg0 ; Memory:mem|d[1]                                                                                    ; clk          ; clk         ; 1.000        ; -0.441     ; 5.364      ;
; -4.803 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a37~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.797     ; 4.044      ;
; -4.797 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a56~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.250      ; 6.085      ;
; -4.792 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a37~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.257      ; 6.087      ;
; -4.790 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~portb_address_reg0 ; Memory:mem|d[5]                                                                                    ; clk          ; clk         ; 1.000        ; -0.454     ; 5.334      ;
; -4.783 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~portb_address_reg0 ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.425     ; 5.356      ;
; -4.782 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a55~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.266      ; 6.086      ;
; -4.778 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a39~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.263      ; 6.079      ;
; -4.778 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a55~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.788     ; 4.028      ;
; -4.774 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a39~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.791     ; 4.021      ;
; -4.771 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a37~portb_address_reg0 ; Memory:mem|d[5]                                                                                    ; clk          ; clk         ; 1.000        ; -0.429     ; 5.340      ;
; -4.765 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a37~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.257      ; 6.060      ;
; -4.760 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.256      ; 6.054      ;
; -4.760 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a55~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.266      ; 6.064      ;
; -4.758 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.801     ; 3.995      ;
; -4.756 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a39~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.263      ; 6.057      ;
; -4.756 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.798     ; 3.996      ;
; -4.753 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~portb_address_reg0 ; Memory:mem|d[5]                                                                                    ; clk          ; clk         ; 1.000        ; -0.454     ; 5.297      ;
; -4.747 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.253      ; 6.038      ;
; -4.745 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a34~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.252      ; 6.035      ;
; -4.743 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a63~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.252      ; 6.033      ;
; -4.742 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~portb_address_reg0  ; Memory:mem|d[0]                                                                                    ; clk          ; clk         ; 1.000        ; -0.439     ; 5.301      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                        ;
+--------+------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.049 ; Memory:mem|d[6]                                      ; transmitter:tr|data[6]                                                                             ; clk          ; clk         ; 0.000        ; 1.784      ; 1.921      ;
; -0.035 ; Memory:mem|d[3]                                      ; transmitter:tr|data[3]                                                                             ; clk          ; clk         ; 0.000        ; 1.786      ; 1.937      ;
; -0.029 ; Memory:mem|d[4]                                      ; transmitter:tr|data[4]                                                                             ; clk          ; clk         ; 0.000        ; 1.771      ; 1.928      ;
; 0.011  ; Memory:mem|d[2]                                      ; transmitter:tr|data[2]                                                                             ; clk          ; clk         ; 0.000        ; 1.784      ; 1.981      ;
; 0.037  ; Memory:mem|d[0]                                      ; transmitter:tr|data[0]                                                                             ; clk          ; clk         ; 0.000        ; 1.772      ; 1.995      ;
; 0.046  ; Memory:mem|d[7]                                      ; transmitter:tr|data[7]                                                                             ; clk          ; clk         ; 0.000        ; 1.772      ; 2.004      ;
; 0.163  ; Memory:mem|d[1]                                      ; transmitter:tr|data[1]                                                                             ; clk          ; clk         ; 0.000        ; 1.766      ; 2.115      ;
; 0.168  ; Memory:mem|d[5]                                      ; transmitter:tr|data[5]                                                                             ; clk          ; clk         ; 0.000        ; 1.765      ; 2.119      ;
; 0.275  ; startr                                               ; transmitter:tr|flag                                                                                ; clk          ; clk         ; 0.000        ; 1.761      ; 2.222      ;
; 0.342  ; startr                                               ; transmitter:tr|data[2]                                                                             ; clk          ; clk         ; 0.000        ; 1.762      ; 2.290      ;
; 0.342  ; startr                                               ; transmitter:tr|data[4]                                                                             ; clk          ; clk         ; 0.000        ; 1.762      ; 2.290      ;
; 0.342  ; startr                                               ; transmitter:tr|data[6]                                                                             ; clk          ; clk         ; 0.000        ; 1.762      ; 2.290      ;
; 0.342  ; startr                                               ; transmitter:tr|data[7]                                                                             ; clk          ; clk         ; 0.000        ; 1.762      ; 2.290      ;
; 0.342  ; startr                                               ; transmitter:tr|data[0]                                                                             ; clk          ; clk         ; 0.000        ; 1.762      ; 2.290      ;
; 0.376  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a36~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.442      ; 1.040      ;
; 0.397  ; count[8]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a44~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.043      ;
; 0.401  ; countn[16]                                           ; countn[16]                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; staten.00                                            ; staten.00                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; staten.trans                                         ; staten.trans                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; startr                                               ; startr                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401  ; write                                                ; write                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.402  ; transmitter:tr|state[1]                              ; transmitter:tr|state[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; transmitter:tr|state[2]                              ; transmitter:tr|state[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; transmitter:tr|flag                                  ; transmitter:tr|flag                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; transmitter:tr|state[3]                              ; transmitter:tr|state[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; transmitter:tr|dataBit                               ; transmitter:tr|dataBit                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; reciever:re|state[3]                                 ; reciever:re|state[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; reciever:re|state[2]                                 ; reciever:re|state[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; reciever:re|state[1]                                 ; reciever:re|state[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; reciever:re|dataReady                                ; reciever:re|dataReady                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; reciever:re|character[7]                             ; reciever:re|character[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; reciever:re|character[0]                             ; reciever:re|character[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; reciever:re|character[4]                             ; reciever:re|character[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; reciever:re|character[3]                             ; reciever:re|character[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; reciever:re|character[2]                             ; reciever:re|character[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; reciever:re|character[5]                             ; reciever:re|character[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; reciever:re|character[1]                             ; reciever:re|character[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; reciever:re|character[6]                             ; reciever:re|character[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.407  ; transmitter:tr|state[0]                              ; transmitter:tr|state[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; reciever:re|state[0]                                 ; reciever:re|state[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; reciever:re|filter[0]                                ; reciever:re|filter[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; reciever:re|filter[1]                                ; reciever:re|filter[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; reciever:re|flagStart                                ; reciever:re|flagStart                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.412  ; count[8]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.057      ;
; 0.412  ; count[9]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.423      ; 1.057      ;
; 0.418  ; count[8]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.064      ;
; 0.418  ; count[9]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.064      ;
; 0.436  ; reciever:re|filter[0]                                ; reciever:re|filter[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.703      ;
; 0.440  ; transmitter:tr|boudclock:localclockOS|flag           ; transmitter:tr|boudclock:localclockOS|flag                                                         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.451  ; count[8]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.422      ; 1.095      ;
; 0.451  ; count[9]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.422      ; 1.095      ;
; 0.457  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.432      ; 1.111      ;
; 0.459  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a59~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.442      ; 1.123      ;
; 0.465  ; transmitter:tr|state[3]                              ; transmitter:tr|state[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.732      ;
; 0.467  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a35~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.130      ;
; 0.468  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a43~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.131      ;
; 0.479  ; transmitter:tr|state[2]                              ; transmitter:tr|state[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.480  ; transmitter:tr|state[2]                              ; transmitter:tr|state[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.747      ;
; 0.485  ; count[13]                                            ; Memory:mem|memory_rtl_0_bypass[27]                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.753      ;
; 0.487  ; reciever:re|flagStart                                ; reciever:re|character[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.754      ;
; 0.487  ; reciever:re|flagStart                                ; reciever:re|character[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.754      ;
; 0.487  ; reciever:re|flagStart                                ; reciever:re|character[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.754      ;
; 0.493  ; reciever:re|state[3]                                 ; reciever:re|state[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.760      ;
; 0.499  ; reciever:re|state[0]                                 ; reciever:re|state[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.766      ;
; 0.527  ; startr                                               ; transmitter:tr|data[3]                                                                             ; clk          ; clk         ; 0.000        ; 1.763      ; 2.476      ;
; 0.527  ; startr                                               ; transmitter:tr|data[5]                                                                             ; clk          ; clk         ; 0.000        ; 1.763      ; 2.476      ;
; 0.527  ; startr                                               ; transmitter:tr|data[1]                                                                             ; clk          ; clk         ; 0.000        ; 1.763      ; 2.476      ;
; 0.596  ; count[14]                                            ; Memory:mem|memory_rtl_0_bypass[29]                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.863      ;
; 0.598  ; count[5]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a36~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.443      ; 1.263      ;
; 0.607  ; countn[6]                                            ; led[6]~reg0                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.874      ;
; 0.608  ; countn[6]                                            ; count[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.875      ;
; 0.614  ; countn[1]                                            ; led[1]~reg0                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.882      ;
; 0.619  ; count[3]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a36~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.443      ; 1.284      ;
; 0.624  ; write                                                ; Memory:mem|memory_rtl_0_bypass[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.892      ;
; 0.635  ; countn[3]                                            ; led[3]~reg0                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.903      ;
; 0.642  ; transmitter:tr|boudclock:localclockOS|accumulator[2] ; transmitter:tr|boudclock:localclockOS|accumulator[2]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.909      ;
; 0.643  ; reciever:re|boudclock:localclockOS|accumulator[6]    ; reciever:re|boudclock:localclockOS|accumulator[6]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.911      ;
; 0.644  ; transmitter:tr|boudclock:localclockOS|accumulator[3] ; transmitter:tr|boudclock:localclockOS|accumulator[3]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.644  ; transmitter:tr|boudclock:localclockOS|accumulator[6] ; transmitter:tr|boudclock:localclockOS|accumulator[6]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.644  ; reciever:re|boudclock:localclockOS|accumulator[4]    ; reciever:re|boudclock:localclockOS|accumulator[4]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.912      ;
; 0.647  ; reciever:re|boudclock:localclockOS|accumulator[5]    ; reciever:re|boudclock:localclockOS|accumulator[5]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.915      ;
; 0.653  ; reciever:re|state[2]                                 ; reciever:re|state[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.920      ;
; 0.658  ; reciever:re|state[2]                                 ; reciever:re|state[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.659  ; reciever:re|boudclock:localclockOS|accumulator[8]    ; reciever:re|boudclock:localclockOS|accumulator[8]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.927      ;
; 0.661  ; reciever:re|boudclock:localclockOS|accumulator[7]    ; reciever:re|boudclock:localclockOS|accumulator[7]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.929      ;
; 0.664  ; count[10]                                            ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.310      ;
; 0.673  ; transmitter:tr|boudclock:localclockOS|accumulator[8] ; transmitter:tr|boudclock:localclockOS|accumulator[8]                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.940      ;
; 0.675  ; transmitter:tr|state[1]                              ; transmitter:tr|state[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.942      ;
; 0.676  ; staten.00                                            ; countn[16]                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.944      ;
; 0.693  ; count[0]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a43~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.442      ; 1.357      ;
; 0.699  ; reciever:re|flagStart                                ; reciever:re|character[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.967      ;
; 0.701  ; reciever:re|flagStart                                ; reciever:re|character[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.969      ;
; 0.702  ; reciever:re|flagStart                                ; reciever:re|character[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.970      ;
; 0.704  ; count[3]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.433      ; 1.359      ;
; 0.717  ; count[9]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a44~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.363      ;
; 0.718  ; reciever:re|filter[1]                                ; reciever:re|filter[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.985      ;
; 0.720  ; count[2]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.370      ;
; 0.720  ; reciever:re|state[0]                                 ; reciever:re|state[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.987      ;
; 0.723  ; count[10]                                            ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.422      ; 1.367      ;
; 0.726  ; reciever:re|state[1]                                 ; reciever:re|state[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.993      ;
+--------+------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a23~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a23~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a25~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a25~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a29~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a29~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a30~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a30~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~porta_we_reg       ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rx        ; clk        ; 0.678 ; 1.264 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; rx        ; clk        ; 0.215 ; -0.326 ; Rise       ; clk             ;
+-----------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led[*]    ; clk        ; 11.125 ; 11.017 ; Rise       ; clk             ;
;  led[0]   ; clk        ; 10.674 ; 10.785 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 10.005 ; 10.199 ; Rise       ; clk             ;
;  led[2]   ; clk        ; 10.834 ; 10.819 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 9.600  ; 9.797  ; Rise       ; clk             ;
;  led[4]   ; clk        ; 10.143 ; 10.294 ; Rise       ; clk             ;
;  led[5]   ; clk        ; 9.530  ; 9.573  ; Rise       ; clk             ;
;  led[6]   ; clk        ; 9.989  ; 9.915  ; Rise       ; clk             ;
;  led[7]   ; clk        ; 11.125 ; 11.017 ; Rise       ; clk             ;
; tx        ; clk        ; 13.841 ; 13.536 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led[*]    ; clk        ; 9.194  ; 9.234  ; Rise       ; clk             ;
;  led[0]   ; clk        ; 10.295 ; 10.400 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 9.650  ; 9.834  ; Rise       ; clk             ;
;  led[2]   ; clk        ; 10.445 ; 10.429 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 9.261  ; 9.449  ; Rise       ; clk             ;
;  led[4]   ; clk        ; 9.783  ; 9.926  ; Rise       ; clk             ;
;  led[5]   ; clk        ; 9.194  ; 9.234  ; Rise       ; clk             ;
;  led[6]   ; clk        ; 9.636  ; 9.563  ; Rise       ; clk             ;
;  led[7]   ; clk        ; 10.726 ; 10.621 ; Rise       ; clk             ;
; tx        ; clk        ; 13.370 ; 13.067 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 167.22 MHz ; 167.22 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.980 ; -1087.633         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -0.045 ; -0.107           ;
+-------+--------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -870.039                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.980 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a49~portb_address_reg0 ; Memory:mem|d[1]                                                                                    ; clk          ; clk         ; 1.000        ; -0.390     ; 5.589      ;
; -4.950 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a55~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.420     ; 5.529      ;
; -4.883 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a7~portb_address_reg0  ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.375     ; 5.507      ;
; -4.882 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a6~portb_address_reg0  ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.369     ; 5.512      ;
; -4.881 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~portb_address_reg0 ; Memory:mem|d[1]                                                                                    ; clk          ; clk         ; 1.000        ; -0.388     ; 5.492      ;
; -4.861 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.405     ; 5.455      ;
; -4.857 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.370     ; 5.486      ;
; -4.855 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a52~portb_address_reg0 ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.384     ; 5.470      ;
; -4.841 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.418     ; 5.422      ;
; -4.836 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a45~portb_address_reg0 ; Memory:mem|d[5]                                                                                    ; clk          ; clk         ; 1.000        ; -0.401     ; 5.434      ;
; -4.833 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.373     ; 5.459      ;
; -4.815 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a5~portb_address_reg0  ; Memory:mem|d[5]                                                                                    ; clk          ; clk         ; 1.000        ; -0.389     ; 5.425      ;
; -4.807 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a60~portb_address_reg0 ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.406     ; 5.400      ;
; -4.804 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a63~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.406     ; 5.397      ;
; -4.788 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.407     ; 5.380      ;
; -4.778 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~portb_address_reg0 ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.377     ; 5.400      ;
; -4.772 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.367     ; 5.404      ;
; -4.768 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a8~portb_address_reg0  ; Memory:mem|d[0]                                                                                    ; clk          ; clk         ; 1.000        ; -0.364     ; 5.403      ;
; -4.768 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.373     ; 5.394      ;
; -4.739 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~portb_address_reg0  ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.420     ; 5.318      ;
; -4.730 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a56~portb_address_reg0 ; Memory:mem|d[0]                                                                                    ; clk          ; clk         ; 1.000        ; -0.403     ; 5.326      ;
; -4.730 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a39~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.418     ; 5.311      ;
; -4.723 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a46~portb_address_reg0 ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.372     ; 5.350      ;
; -4.722 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[8]                                                  ; clk          ; clk         ; 1.000        ; -1.935     ; 3.786      ;
; -4.713 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a38~portb_address_reg0 ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.421     ; 5.291      ;
; -4.708 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a34~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.417     ; 5.290      ;
; -4.654 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~portb_address_reg0 ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.407     ; 5.246      ;
; -4.632 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a61~portb_address_reg0 ; Memory:mem|d[5]                                                                                    ; clk          ; clk         ; 1.000        ; -0.378     ; 5.253      ;
; -4.606 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[6]                                                  ; clk          ; clk         ; 1.000        ; -1.935     ; 3.670      ;
; -4.577 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[7]                                                  ; clk          ; clk         ; 1.000        ; -1.935     ; 3.641      ;
; -4.564 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a40~portb_address_reg0 ; Memory:mem|d[0]                                                                                    ; clk          ; clk         ; 1.000        ; -0.372     ; 5.191      ;
; -4.506 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a62~portb_address_reg0 ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.374     ; 5.131      ;
; -4.490 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[4]                                                  ; clk          ; clk         ; 1.000        ; -1.935     ; 3.554      ;
; -4.485 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a35~portb_address_reg0 ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.395     ; 5.089      ;
; -4.470 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a58~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.378     ; 5.091      ;
; -4.461 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[5]                                                  ; clk          ; clk         ; 1.000        ; -1.935     ; 3.525      ;
; -4.458 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~portb_address_reg0 ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.393     ; 5.064      ;
; -4.449 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a4~portb_address_reg0  ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.377     ; 5.071      ;
; -4.432 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.662     ; 3.800      ;
; -4.432 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.667     ; 3.795      ;
; -4.429 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -1.661     ; 3.798      ;
; -4.423 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a42~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.652     ; 3.801      ;
; -4.420 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.384     ; 5.035      ;
; -4.417 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a42~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.403     ; 5.013      ;
; -4.415 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.195      ; 5.640      ;
; -4.415 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.190      ; 5.635      ;
; -4.414 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.660     ; 3.784      ;
; -4.406 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a42~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.205      ; 5.641      ;
; -4.401 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a51~portb_address_reg0 ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.393     ; 5.007      ;
; -4.401 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.650     ; 3.781      ;
; -4.400 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a33~portb_address_reg0 ; Memory:mem|d[1]                                                                                    ; clk          ; clk         ; 1.000        ; -0.383     ; 5.016      ;
; -4.397 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.197      ; 5.624      ;
; -4.393 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a33~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.632     ; 3.791      ;
; -4.391 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.217      ; 5.638      ;
; -4.390 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -1.664     ; 3.756      ;
; -4.389 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.195      ; 5.614      ;
; -4.389 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.190      ; 5.609      ;
; -4.388 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|flag                                                            ; clk          ; clk         ; 1.000        ; -2.939     ; 2.448      ;
; -4.384 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.207      ; 5.621      ;
; -4.380 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a42~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.205      ; 5.615      ;
; -4.377 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a46~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.661     ; 3.746      ;
; -4.376 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a33~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.225      ; 5.631      ;
; -4.374 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[2]                                                  ; clk          ; clk         ; 1.000        ; -1.935     ; 3.438      ;
; -4.373 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.193      ; 5.596      ;
; -4.371 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.197      ; 5.598      ;
; -4.365 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.217      ; 5.612      ;
; -4.360 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a46~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.196      ; 5.586      ;
; -4.358 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.207      ; 5.595      ;
; -4.357 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a56~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.643     ; 3.744      ;
; -4.350 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a33~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.225      ; 5.605      ;
; -4.348 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a3~portb_address_reg0  ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.389     ; 4.958      ;
; -4.347 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.193      ; 5.570      ;
; -4.345 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[3]                                                  ; clk          ; clk         ; 1.000        ; -1.935     ; 3.409      ;
; -4.342 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a59~portb_address_reg0 ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.395     ; 4.946      ;
; -4.340 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a56~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.214      ; 5.584      ;
; -4.336 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a55~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.627     ; 3.739      ;
; -4.334 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a36~portb_address_reg0 ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.405     ; 4.928      ;
; -4.334 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a46~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.196      ; 5.560      ;
; -4.334 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a37~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.635     ; 3.729      ;
; -4.328 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a39~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.629     ; 3.729      ;
; -4.319 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a55~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.230      ; 5.579      ;
; -4.318 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a37~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.222      ; 5.570      ;
; -4.314 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a56~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.214      ; 5.558      ;
; -4.311 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a39~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.228      ; 5.569      ;
; -4.309 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.637     ; 3.702      ;
; -4.301 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a57~portb_address_reg0 ; Memory:mem|d[1]                                                                                    ; clk          ; clk         ; 1.000        ; -0.392     ; 4.908      ;
; -4.293 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a55~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.230      ; 5.553      ;
; -4.293 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a63~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.641     ; 3.682      ;
; -4.292 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.220      ; 5.542      ;
; -4.291 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a37~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.222      ; 5.543      ;
; -4.288 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a60~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.638     ; 3.680      ;
; -4.288 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a34~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.639     ; 3.679      ;
; -4.287 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~portb_address_reg0 ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.376     ; 4.910      ;
; -4.285 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a39~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.228      ; 5.543      ;
; -4.280 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.654     ; 3.656      ;
; -4.279 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -1.639     ; 3.670      ;
; -4.278 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.218      ; 5.526      ;
; -4.277 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~portb_address_reg0 ; Memory:mem|d[5]                                                                                    ; clk          ; clk         ; 1.000        ; -0.404     ; 4.872      ;
; -4.276 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a63~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.216      ; 5.522      ;
; -4.271 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a60~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.219      ; 5.520      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                         ;
+--------+------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.045 ; Memory:mem|d[3]                                      ; transmitter:tr|data[3]                                                                             ; clk          ; clk         ; 0.000        ; 1.636      ; 1.762      ;
; -0.037 ; Memory:mem|d[4]                                      ; transmitter:tr|data[4]                                                                             ; clk          ; clk         ; 0.000        ; 1.622      ; 1.756      ;
; -0.025 ; Memory:mem|d[6]                                      ; transmitter:tr|data[6]                                                                             ; clk          ; clk         ; 0.000        ; 1.634      ; 1.780      ;
; 0.020  ; Memory:mem|d[2]                                      ; transmitter:tr|data[2]                                                                             ; clk          ; clk         ; 0.000        ; 1.634      ; 1.825      ;
; 0.035  ; Memory:mem|d[0]                                      ; transmitter:tr|data[0]                                                                             ; clk          ; clk         ; 0.000        ; 1.625      ; 1.831      ;
; 0.047  ; Memory:mem|d[7]                                      ; transmitter:tr|data[7]                                                                             ; clk          ; clk         ; 0.000        ; 1.625      ; 1.843      ;
; 0.177  ; Memory:mem|d[5]                                      ; transmitter:tr|data[5]                                                                             ; clk          ; clk         ; 0.000        ; 1.615      ; 1.963      ;
; 0.179  ; Memory:mem|d[1]                                      ; transmitter:tr|data[1]                                                                             ; clk          ; clk         ; 0.000        ; 1.615      ; 1.965      ;
; 0.209  ; startr                                               ; transmitter:tr|flag                                                                                ; clk          ; clk         ; 0.000        ; 1.611      ; 1.991      ;
; 0.333  ; startr                                               ; transmitter:tr|data[2]                                                                             ; clk          ; clk         ; 0.000        ; 1.613      ; 2.117      ;
; 0.333  ; startr                                               ; transmitter:tr|data[4]                                                                             ; clk          ; clk         ; 0.000        ; 1.613      ; 2.117      ;
; 0.333  ; startr                                               ; transmitter:tr|data[6]                                                                             ; clk          ; clk         ; 0.000        ; 1.613      ; 2.117      ;
; 0.333  ; startr                                               ; transmitter:tr|data[7]                                                                             ; clk          ; clk         ; 0.000        ; 1.613      ; 2.117      ;
; 0.333  ; startr                                               ; transmitter:tr|data[0]                                                                             ; clk          ; clk         ; 0.000        ; 1.613      ; 2.117      ;
; 0.353  ; transmitter:tr|dataBit                               ; transmitter:tr|dataBit                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; countn[16]                                           ; countn[16]                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; staten.00                                            ; staten.00                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; staten.trans                                         ; staten.trans                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; startr                                               ; startr                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; write                                                ; write                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; reciever:re|character[4]                             ; reciever:re|character[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; reciever:re|character[1]                             ; reciever:re|character[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; reciever:re|character[6]                             ; reciever:re|character[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354  ; transmitter:tr|state[1]                              ; transmitter:tr|state[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; transmitter:tr|state[2]                              ; transmitter:tr|state[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; transmitter:tr|flag                                  ; transmitter:tr|flag                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; transmitter:tr|state[3]                              ; transmitter:tr|state[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; reciever:re|state[3]                                 ; reciever:re|state[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; reciever:re|state[2]                                 ; reciever:re|state[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; reciever:re|state[1]                                 ; reciever:re|state[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; reciever:re|dataReady                                ; reciever:re|dataReady                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; reciever:re|character[7]                             ; reciever:re|character[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; reciever:re|character[0]                             ; reciever:re|character[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; reciever:re|character[3]                             ; reciever:re|character[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; reciever:re|character[2]                             ; reciever:re|character[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; reciever:re|character[5]                             ; reciever:re|character[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.364  ; reciever:re|filter[0]                                ; reciever:re|filter[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.608      ;
; 0.364  ; reciever:re|filter[1]                                ; reciever:re|filter[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.608      ;
; 0.364  ; reciever:re|flagStart                                ; reciever:re|flagStart                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.608      ;
; 0.365  ; transmitter:tr|state[0]                              ; transmitter:tr|state[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365  ; reciever:re|state[0]                                 ; reciever:re|state[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.371  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a36~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 0.967      ;
; 0.387  ; transmitter:tr|boudclock:localclockOS|flag           ; transmitter:tr|boudclock:localclockOS|flag                                                         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.390  ; count[8]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a44~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.379      ; 0.970      ;
; 0.402  ; reciever:re|filter[0]                                ; reciever:re|filter[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.646      ;
; 0.405  ; count[8]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.378      ; 0.984      ;
; 0.405  ; count[9]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.378      ; 0.984      ;
; 0.413  ; count[8]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.991      ;
; 0.414  ; count[9]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.992      ;
; 0.420  ; transmitter:tr|state[3]                              ; transmitter:tr|state[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.663      ;
; 0.432  ; transmitter:tr|state[2]                              ; transmitter:tr|state[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.675      ;
; 0.433  ; transmitter:tr|state[2]                              ; transmitter:tr|state[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.676      ;
; 0.438  ; reciever:re|flagStart                                ; reciever:re|character[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.682      ;
; 0.438  ; reciever:re|flagStart                                ; reciever:re|character[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.682      ;
; 0.439  ; reciever:re|flagStart                                ; reciever:re|character[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.683      ;
; 0.446  ; count[13]                                            ; Memory:mem|memory_rtl_0_bypass[27]                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.690      ;
; 0.446  ; reciever:re|state[3]                                 ; reciever:re|state[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.689      ;
; 0.447  ; count[8]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.375      ; 1.023      ;
; 0.447  ; count[9]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.375      ; 1.023      ;
; 0.447  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.385      ; 1.033      ;
; 0.453  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a59~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.392      ; 1.046      ;
; 0.459  ; reciever:re|state[0]                                 ; reciever:re|state[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.702      ;
; 0.462  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a35~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.392      ; 1.055      ;
; 0.463  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a43~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.055      ;
; 0.487  ; startr                                               ; transmitter:tr|data[3]                                                                             ; clk          ; clk         ; 0.000        ; 1.613      ; 2.271      ;
; 0.487  ; startr                                               ; transmitter:tr|data[5]                                                                             ; clk          ; clk         ; 0.000        ; 1.613      ; 2.271      ;
; 0.487  ; startr                                               ; transmitter:tr|data[1]                                                                             ; clk          ; clk         ; 0.000        ; 1.613      ; 2.271      ;
; 0.554  ; count[14]                                            ; Memory:mem|memory_rtl_0_bypass[29]                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.797      ;
; 0.561  ; countn[1]                                            ; led[1]~reg0                                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.805      ;
; 0.563  ; count[5]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a36~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.396      ; 1.160      ;
; 0.565  ; countn[6]                                            ; led[6]~reg0                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.808      ;
; 0.565  ; write                                                ; Memory:mem|memory_rtl_0_bypass[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.809      ;
; 0.567  ; countn[6]                                            ; count[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.810      ;
; 0.580  ; count[3]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a36~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.396      ; 1.177      ;
; 0.580  ; countn[3]                                            ; led[3]~reg0                                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.824      ;
; 0.588  ; transmitter:tr|boudclock:localclockOS|accumulator[3] ; transmitter:tr|boudclock:localclockOS|accumulator[3]                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.588  ; transmitter:tr|boudclock:localclockOS|accumulator[2] ; transmitter:tr|boudclock:localclockOS|accumulator[2]                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.589  ; reciever:re|boudclock:localclockOS|accumulator[4]    ; reciever:re|boudclock:localclockOS|accumulator[4]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.833      ;
; 0.589  ; reciever:re|boudclock:localclockOS|accumulator[6]    ; reciever:re|boudclock:localclockOS|accumulator[6]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.833      ;
; 0.590  ; transmitter:tr|boudclock:localclockOS|accumulator[6] ; transmitter:tr|boudclock:localclockOS|accumulator[6]                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.591  ; reciever:re|boudclock:localclockOS|accumulator[5]    ; reciever:re|boudclock:localclockOS|accumulator[5]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.835      ;
; 0.600  ; reciever:re|state[2]                                 ; reciever:re|state[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.602  ; reciever:re|boudclock:localclockOS|accumulator[8]    ; reciever:re|boudclock:localclockOS|accumulator[8]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.605  ; reciever:re|boudclock:localclockOS|accumulator[7]    ; reciever:re|boudclock:localclockOS|accumulator[7]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.849      ;
; 0.605  ; reciever:re|state[2]                                 ; reciever:re|state[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.615  ; transmitter:tr|boudclock:localclockOS|accumulator[8] ; transmitter:tr|boudclock:localclockOS|accumulator[8]                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.858      ;
; 0.618  ; transmitter:tr|state[1]                              ; transmitter:tr|state[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.861      ;
; 0.618  ; staten.00                                            ; countn[16]                                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.862      ;
; 0.642  ; reciever:re|flagStart                                ; reciever:re|character[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.886      ;
; 0.644  ; reciever:re|flagStart                                ; reciever:re|character[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.888      ;
; 0.645  ; reciever:re|flagStart                                ; reciever:re|character[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.889      ;
; 0.651  ; count[10]                                            ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 1.229      ;
; 0.656  ; reciever:re|filter[1]                                ; reciever:re|filter[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.900      ;
; 0.663  ; reciever:re|state[1]                                 ; reciever:re|state[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.906      ;
; 0.665  ; transmitter:tr|state[1]                              ; transmitter:tr|state[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.908      ;
; 0.665  ; reciever:re|state[0]                                 ; reciever:re|state[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.908      ;
; 0.668  ; countn[1]                                            ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a36~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 1.264      ;
; 0.673  ; count[0]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a43~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.392      ; 1.266      ;
; 0.675  ; count[3]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.386      ; 1.262      ;
; 0.677  ; reciever:re|state[3]                                 ; reciever:re|state[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.920      ;
+--------+------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a23~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a23~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a25~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a25~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a29~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a29~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a30~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a30~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~porta_we_reg       ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rx        ; clk        ; 0.577 ; 0.982 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; rx        ; clk        ; 0.242 ; -0.149 ; Rise       ; clk             ;
+-----------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led[*]    ; clk        ; 10.159 ; 9.908  ; Rise       ; clk             ;
;  led[0]   ; clk        ; 9.737  ; 9.687  ; Rise       ; clk             ;
;  led[1]   ; clk        ; 9.108  ; 9.164  ; Rise       ; clk             ;
;  led[2]   ; clk        ; 9.886  ; 9.733  ; Rise       ; clk             ;
;  led[3]   ; clk        ; 8.730  ; 8.803  ; Rise       ; clk             ;
;  led[4]   ; clk        ; 9.252  ; 9.253  ; Rise       ; clk             ;
;  led[5]   ; clk        ; 8.674  ; 8.602  ; Rise       ; clk             ;
;  led[6]   ; clk        ; 9.093  ; 8.913  ; Rise       ; clk             ;
;  led[7]   ; clk        ; 10.159 ; 9.908  ; Rise       ; clk             ;
; tx        ; clk        ; 12.251 ; 12.193 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led[*]    ; clk        ; 8.352  ; 8.282  ; Rise       ; clk             ;
;  led[0]   ; clk        ; 9.373  ; 9.324  ; Rise       ; clk             ;
;  led[1]   ; clk        ; 8.768  ; 8.821  ; Rise       ; clk             ;
;  led[2]   ; clk        ; 9.514  ; 9.367  ; Rise       ; clk             ;
;  led[3]   ; clk        ; 8.405  ; 8.474  ; Rise       ; clk             ;
;  led[4]   ; clk        ; 8.907  ; 8.907  ; Rise       ; clk             ;
;  led[5]   ; clk        ; 8.352  ; 8.282  ; Rise       ; clk             ;
;  led[6]   ; clk        ; 8.755  ; 8.581  ; Rise       ; clk             ;
;  led[7]   ; clk        ; 9.778  ; 9.536  ; Rise       ; clk             ;
; tx        ; clk        ; 11.807 ; 11.745 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.160 ; -449.826          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -0.045 ; -0.136           ;
+-------+--------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -446.500                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.160 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[8]                                                  ; clk          ; clk         ; 1.000        ; -1.096     ; 2.051      ;
; -2.156 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[7]                                                  ; clk          ; clk         ; 1.000        ; -1.096     ; 2.047      ;
; -2.154 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|flag                                                            ; clk          ; clk         ; 1.000        ; -1.765     ; 1.376      ;
; -2.100 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.957     ; 2.152      ;
; -2.099 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.962     ; 2.146      ;
; -2.097 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.954     ; 2.152      ;
; -2.094 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a42~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.950     ; 2.153      ;
; -2.092 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[6]                                                  ; clk          ; clk         ; 1.000        ; -1.096     ; 1.983      ;
; -2.088 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[5]                                                  ; clk          ; clk         ; 1.000        ; -1.096     ; 1.979      ;
; -2.088 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.948     ; 2.149      ;
; -2.077 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.959     ; 2.127      ;
; -2.076 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a37~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.935     ; 2.150      ;
; -2.072 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a46~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.955     ; 2.126      ;
; -2.067 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a56~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.945     ; 2.131      ;
; -2.051 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a49~portb_address_reg0 ; Memory:mem|d[1]                                                                                    ; clk          ; clk         ; 1.000        ; -0.220     ; 2.818      ;
; -2.047 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.941     ; 2.115      ;
; -2.040 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.959     ; 2.090      ;
; -2.030 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a55~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.247     ; 2.770      ;
; -2.024 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[4]                                                  ; clk          ; clk         ; 1.000        ; -1.096     ; 1.915      ;
; -2.020 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[3]                                                  ; clk          ; clk         ; 1.000        ; -1.096     ; 1.911      ;
; -2.018 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a6~portb_address_reg0  ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.204     ; 2.801      ;
; -2.016 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.205     ; 2.798      ;
; -2.011 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.938     ; 2.082      ;
; -2.008 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.953     ; 2.064      ;
; -2.006 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.230     ; 2.763      ;
; -2.002 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a55~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.927     ; 2.084      ;
; -2.000 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a63~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.943     ; 2.066      ;
; -1.998 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a60~portb_address_reg0 ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.231     ; 2.754      ;
; -1.996 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a40~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.950     ; 2.055      ;
; -1.995 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~portb_address_reg0 ; Memory:mem|d[1]                                                                                    ; clk          ; clk         ; 1.000        ; -0.218     ; 2.764      ;
; -1.992 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a60~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.939     ; 2.062      ;
; -1.991 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a57~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.925     ; 2.075      ;
; -1.990 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.233     ; 2.744      ;
; -1.984 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a33~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.931     ; 2.062      ;
; -1.982 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a63~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.230     ; 2.739      ;
; -1.977 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a5~portb_address_reg0  ; Memory:mem|d[5]                                                                                    ; clk          ; clk         ; 1.000        ; -0.218     ; 2.746      ;
; -1.977 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a38~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.930     ; 2.056      ;
; -1.976 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.933     ; 2.052      ;
; -1.976 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a34~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.935     ; 2.050      ;
; -1.974 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.932     ; 2.051      ;
; -1.970 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.091      ; 3.070      ;
; -1.970 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.246     ; 2.711      ;
; -1.969 ; transmitter:tr|flag                                                                                ; transmitter:tr|boudclock:localclockOS|flag                                                         ; clk          ; clk         ; 1.000        ; -1.598     ; 1.358      ;
; -1.969 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.086      ; 3.064      ;
; -1.967 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.094      ; 3.070      ;
; -1.964 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a42~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.098      ; 3.071      ;
; -1.960 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.953     ; 2.016      ;
; -1.958 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.100      ; 3.067      ;
; -1.956 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a8~portb_address_reg0  ; Memory:mem|d[0]                                                                                    ; clk          ; clk         ; 1.000        ; -0.199     ; 2.744      ;
; -1.956 ; reciever:re|flagStart                                                                              ; reciever:re|boudclock:localclockOS|accumulator[2]                                                  ; clk          ; clk         ; 1.000        ; -1.096     ; 1.847      ;
; -1.954 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.091      ; 3.054      ;
; -1.953 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.086      ; 3.048      ;
; -1.953 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~portb_address_reg0  ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.247     ; 2.693      ;
; -1.951 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.094      ; 3.054      ;
; -1.951 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a39~portb_address_reg0 ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.245     ; 2.693      ;
; -1.950 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a7~portb_address_reg0  ; Memory:mem|d[7]                                                                                    ; clk          ; clk         ; 1.000        ; -0.210     ; 2.727      ;
; -1.948 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a42~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.098      ; 3.055      ;
; -1.948 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a39~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.929     ; 2.028      ;
; -1.948 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a29~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.930     ; 2.027      ;
; -1.947 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.089      ; 3.045      ;
; -1.946 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a37~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.113      ; 3.068      ;
; -1.946 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.929     ; 2.026      ;
; -1.942 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a46~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.093      ; 3.044      ;
; -1.942 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.100      ; 3.051      ;
; -1.939 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a7~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.949     ; 1.999      ;
; -1.937 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a56~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.103      ; 3.049      ;
; -1.935 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.946     ; 1.998      ;
; -1.932 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.929     ; 2.012      ;
; -1.931 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a6~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.089      ; 3.029      ;
; -1.930 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a37~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.113      ; 3.052      ;
; -1.930 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a56~portb_address_reg0 ; Memory:mem|d[0]                                                                                    ; clk          ; clk         ; 1.000        ; -0.228     ; 2.689      ;
; -1.926 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a45~portb_address_reg0 ; Memory:mem|d[5]                                                                                    ; clk          ; clk         ; 1.000        ; -0.225     ; 2.688      ;
; -1.926 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a46~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.093      ; 3.028      ;
; -1.925 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.209     ; 2.703      ;
; -1.921 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a56~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.103      ; 3.033      ;
; -1.917 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.107      ; 3.033      ;
; -1.916 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a52~portb_address_reg0 ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.216     ; 2.687      ;
; -1.914 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~portb_address_reg0 ; Memory:mem|d[4]                                                                                    ; clk          ; clk         ; 1.000        ; -0.232     ; 2.669      ;
; -1.910 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.953     ; 1.966      ;
; -1.906 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ; Memory:mem|d[3]                                                                                    ; clk          ; clk         ; 1.000        ; -0.207     ; 2.686      ;
; -1.903 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a9~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.921     ; 1.991      ;
; -1.901 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a31~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.107      ; 3.017      ;
; -1.895 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.104      ; 3.008      ;
; -1.893 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a25~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.923     ; 1.979      ;
; -1.892 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a5~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.945     ; 1.956      ;
; -1.891 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a34~portb_address_reg0 ; Memory:mem|d[2]                                                                                    ; clk          ; clk         ; 1.000        ; -0.244     ; 2.634      ;
; -1.891 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a53~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.920     ; 1.980      ;
; -1.890 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.944     ; 1.955      ;
; -1.889 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a61~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.938     ; 1.960      ;
; -1.888 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.920     ; 1.977      ;
; -1.884 ; countn[14]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.091      ; 2.984      ;
; -1.884 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a38~portb_address_reg0 ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.248     ; 2.623      ;
; -1.883 ; countn[14]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.086      ; 2.978      ;
; -1.882 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a62~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.953     ; 1.938      ;
; -1.881 ; countn[11]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.110      ; 3.000      ;
; -1.881 ; countn[14]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.094      ; 2.984      ;
; -1.881 ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ; Memory:mem|d[6]                                                                                    ; clk          ; clk         ; 1.000        ; -0.201     ; 2.667      ;
; -1.880 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a49~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.944     ; 1.945      ;
; -1.880 ; reciever:re|dataReady                                                                              ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a52~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.953     ; 1.936      ;
; -1.879 ; countn[15]                                                                                         ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.104      ; 2.992      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                         ;
+--------+------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.045 ; Memory:mem|d[3]                                      ; transmitter:tr|data[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.862      ; 0.901      ;
; -0.041 ; Memory:mem|d[4]                                      ; transmitter:tr|data[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.851      ; 0.894      ;
; -0.035 ; Memory:mem|d[6]                                      ; transmitter:tr|data[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.860      ; 0.909      ;
; -0.012 ; Memory:mem|d[2]                                      ; transmitter:tr|data[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.860      ; 0.932      ;
; -0.003 ; Memory:mem|d[0]                                      ; transmitter:tr|data[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.855      ; 0.936      ;
; 0.002  ; Memory:mem|d[7]                                      ; transmitter:tr|data[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.855      ; 0.941      ;
; 0.081  ; Memory:mem|d[5]                                      ; transmitter:tr|data[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.846      ; 1.011      ;
; 0.090  ; Memory:mem|d[1]                                      ; transmitter:tr|data[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.847      ; 1.021      ;
; 0.102  ; startr                                               ; transmitter:tr|flag                                                                                ; clk          ; clk         ; 0.000        ; 0.843      ; 1.029      ;
; 0.131  ; startr                                               ; transmitter:tr|data[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.846      ; 1.061      ;
; 0.131  ; startr                                               ; transmitter:tr|data[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.846      ; 1.061      ;
; 0.131  ; startr                                               ; transmitter:tr|data[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.846      ; 1.061      ;
; 0.131  ; startr                                               ; transmitter:tr|data[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.846      ; 1.061      ;
; 0.131  ; startr                                               ; transmitter:tr|data[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.846      ; 1.061      ;
; 0.159  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a36~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.491      ;
; 0.163  ; count[8]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a44~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.486      ;
; 0.176  ; count[8]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.498      ;
; 0.176  ; count[9]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.498      ;
; 0.180  ; transmitter:tr|state[1]                              ; transmitter:tr|state[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; transmitter:tr|state[2]                              ; transmitter:tr|state[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; transmitter:tr|flag                                  ; transmitter:tr|flag                                                                                ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; transmitter:tr|state[3]                              ; transmitter:tr|state[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; transmitter:tr|dataBit                               ; transmitter:tr|dataBit                                                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; write                                                ; write                                                                                              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; reciever:re|state[3]                                 ; reciever:re|state[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; reciever:re|state[2]                                 ; reciever:re|state[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; reciever:re|state[1]                                 ; reciever:re|state[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; reciever:re|dataReady                                ; reciever:re|dataReady                                                                              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; reciever:re|character[7]                             ; reciever:re|character[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; reciever:re|character[0]                             ; reciever:re|character[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; reciever:re|character[4]                             ; reciever:re|character[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; reciever:re|character[3]                             ; reciever:re|character[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; reciever:re|character[2]                             ; reciever:re|character[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; reciever:re|character[5]                             ; reciever:re|character[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; reciever:re|character[1]                             ; reciever:re|character[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; reciever:re|character[6]                             ; reciever:re|character[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.181  ; countn[16]                                           ; countn[16]                                                                                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; staten.00                                            ; staten.00                                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; staten.trans                                         ; staten.trans                                                                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; startr                                               ; startr                                                                                             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.184  ; count[9]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.505      ;
; 0.185  ; count[8]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.506      ;
; 0.187  ; transmitter:tr|state[0]                              ; transmitter:tr|state[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.187  ; reciever:re|state[0]                                 ; reciever:re|state[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.187  ; reciever:re|filter[0]                                ; reciever:re|filter[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.187  ; reciever:re|filter[1]                                ; reciever:re|filter[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.187  ; reciever:re|flagStart                                ; reciever:re|flagStart                                                                              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.191  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.517      ;
; 0.192  ; reciever:re|filter[0]                                ; reciever:re|filter[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.319      ;
; 0.200  ; count[9]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.214      ; 0.518      ;
; 0.201  ; transmitter:tr|boudclock:localclockOS|flag           ; transmitter:tr|boudclock:localclockOS|flag                                                         ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; count[8]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.214      ; 0.519      ;
; 0.201  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a59~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.533      ;
; 0.207  ; startr                                               ; transmitter:tr|data[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.847      ; 1.138      ;
; 0.207  ; startr                                               ; transmitter:tr|data[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.847      ; 1.138      ;
; 0.207  ; startr                                               ; transmitter:tr|data[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.847      ; 1.138      ;
; 0.209  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a35~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.541      ;
; 0.211  ; count[1]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a43~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.542      ;
; 0.214  ; transmitter:tr|state[3]                              ; transmitter:tr|state[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.341      ;
; 0.216  ; count[13]                                            ; Memory:mem|memory_rtl_0_bypass[27]                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.343      ;
; 0.218  ; transmitter:tr|state[2]                              ; transmitter:tr|state[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.345      ;
; 0.221  ; transmitter:tr|state[2]                              ; transmitter:tr|state[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.348      ;
; 0.222  ; reciever:re|flagStart                                ; reciever:re|character[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.349      ;
; 0.222  ; reciever:re|flagStart                                ; reciever:re|character[6]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.349      ;
; 0.223  ; reciever:re|flagStart                                ; reciever:re|character[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.350      ;
; 0.230  ; reciever:re|state[3]                                 ; reciever:re|state[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.357      ;
; 0.234  ; reciever:re|state[0]                                 ; reciever:re|state[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.361      ;
; 0.255  ; count[5]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a36~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.587      ;
; 0.260  ; count[14]                                            ; Memory:mem|memory_rtl_0_bypass[29]                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.386      ;
; 0.263  ; count[3]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a36~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.595      ;
; 0.263  ; countn[6]                                            ; led[6]~reg0                                                                                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.389      ;
; 0.266  ; countn[6]                                            ; count[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.392      ;
; 0.270  ; countn[1]                                            ; led[1]~reg0                                                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.397      ;
; 0.280  ; countn[3]                                            ; led[3]~reg0                                                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.407      ;
; 0.293  ; transmitter:tr|boudclock:localclockOS|accumulator[3] ; transmitter:tr|boudclock:localclockOS|accumulator[3]                                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293  ; transmitter:tr|boudclock:localclockOS|accumulator[2] ; transmitter:tr|boudclock:localclockOS|accumulator[2]                                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293  ; transmitter:tr|boudclock:localclockOS|accumulator[6] ; transmitter:tr|boudclock:localclockOS|accumulator[6]                                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293  ; reciever:re|boudclock:localclockOS|accumulator[6]    ; reciever:re|boudclock:localclockOS|accumulator[6]                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293  ; write                                                ; Memory:mem|memory_rtl_0_bypass[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.420      ;
; 0.294  ; reciever:re|boudclock:localclockOS|accumulator[4]    ; reciever:re|boudclock:localclockOS|accumulator[4]                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294  ; reciever:re|boudclock:localclockOS|accumulator[5]    ; reciever:re|boudclock:localclockOS|accumulator[5]                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294  ; reciever:re|state[2]                                 ; reciever:re|state[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.421      ;
; 0.302  ; reciever:re|boudclock:localclockOS|accumulator[7]    ; reciever:re|boudclock:localclockOS|accumulator[7]                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302  ; reciever:re|state[2]                                 ; reciever:re|state[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.043      ; 0.429      ;
; 0.303  ; reciever:re|boudclock:localclockOS|accumulator[8]    ; reciever:re|boudclock:localclockOS|accumulator[8]                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.429      ;
; 0.309  ; transmitter:tr|boudclock:localclockOS|accumulator[8] ; transmitter:tr|boudclock:localclockOS|accumulator[8]                                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.435      ;
; 0.309  ; count[10]                                            ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.630      ;
; 0.311  ; transmitter:tr|state[1]                              ; transmitter:tr|state[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.438      ;
; 0.311  ; staten.00                                            ; countn[16]                                                                                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.437      ;
; 0.313  ; reciever:re|flagStart                                ; reciever:re|character[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.441      ;
; 0.314  ; count[3]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.640      ;
; 0.315  ; reciever:re|flagStart                                ; reciever:re|character[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.443      ;
; 0.317  ; reciever:re|flagStart                                ; reciever:re|character[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.445      ;
; 0.319  ; countn[1]                                            ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a36~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.230      ; 0.653      ;
; 0.319  ; count[0]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a43~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.650      ;
; 0.323  ; count[9]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a44~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.646      ;
; 0.325  ; reciever:re|filter[1]                                ; reciever:re|filter[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.452      ;
; 0.329  ; count[2]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a44~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.655      ;
; 0.331  ; count[6]                                             ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a45~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.209      ; 0.644      ;
; 0.332  ; countn[1]                                            ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a44~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.660      ;
+--------+------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|address_reg_b[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|address_reg_b[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|address_reg_b[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a16~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a17~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a18~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a19~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a20~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a21~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a22~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a23~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a23~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a23~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a24~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a25~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a25~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a25~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a25~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a26~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a27~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a28~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a29~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a29~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a29~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a29~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a30~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a30~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|altsyncram:memory_rtl_0|altsyncram_07h1:auto_generated|ram_block1a30~portb_address_reg0 ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rx        ; clk        ; 0.181 ; 1.094 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; rx        ; clk        ; 0.253 ; -0.607 ; Rise       ; clk             ;
+-----------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; clk        ; 5.773 ; 6.092 ; Rise       ; clk             ;
;  led[0]   ; clk        ; 5.597 ; 5.943 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 5.266 ; 5.606 ; Rise       ; clk             ;
;  led[2]   ; clk        ; 5.656 ; 5.983 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 5.073 ; 5.385 ; Rise       ; clk             ;
;  led[4]   ; clk        ; 5.347 ; 5.675 ; Rise       ; clk             ;
;  led[5]   ; clk        ; 5.008 ; 5.265 ; Rise       ; clk             ;
;  led[6]   ; clk        ; 5.212 ; 5.460 ; Rise       ; clk             ;
;  led[7]   ; clk        ; 5.773 ; 6.092 ; Rise       ; clk             ;
; tx        ; clk        ; 7.990 ; 7.470 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; clk        ; 4.835 ; 5.081 ; Rise       ; clk             ;
;  led[0]   ; clk        ; 5.402 ; 5.734 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 5.081 ; 5.407 ; Rise       ; clk             ;
;  led[2]   ; clk        ; 5.456 ; 5.771 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 4.895 ; 5.195 ; Rise       ; clk             ;
;  led[4]   ; clk        ; 5.159 ; 5.474 ; Rise       ; clk             ;
;  led[5]   ; clk        ; 4.835 ; 5.081 ; Rise       ; clk             ;
;  led[6]   ; clk        ; 5.031 ; 5.270 ; Rise       ; clk             ;
;  led[7]   ; clk        ; 5.569 ; 5.876 ; Rise       ; clk             ;
; tx        ; clk        ; 7.747 ; 7.236 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.525    ; -0.049 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.525    ; -0.049 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1220.658 ; -0.136 ; 0.0      ; 0.0     ; -881.303            ;
;  clk             ; -1220.658 ; -0.136 ; N/A      ; N/A     ; -881.303            ;
+------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rx        ; clk        ; 0.678 ; 1.264 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; rx        ; clk        ; 0.253 ; -0.149 ; Rise       ; clk             ;
+-----------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led[*]    ; clk        ; 11.125 ; 11.017 ; Rise       ; clk             ;
;  led[0]   ; clk        ; 10.674 ; 10.785 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 10.005 ; 10.199 ; Rise       ; clk             ;
;  led[2]   ; clk        ; 10.834 ; 10.819 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 9.600  ; 9.797  ; Rise       ; clk             ;
;  led[4]   ; clk        ; 10.143 ; 10.294 ; Rise       ; clk             ;
;  led[5]   ; clk        ; 9.530  ; 9.573  ; Rise       ; clk             ;
;  led[6]   ; clk        ; 9.989  ; 9.915  ; Rise       ; clk             ;
;  led[7]   ; clk        ; 11.125 ; 11.017 ; Rise       ; clk             ;
; tx        ; clk        ; 13.841 ; 13.536 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; clk        ; 4.835 ; 5.081 ; Rise       ; clk             ;
;  led[0]   ; clk        ; 5.402 ; 5.734 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 5.081 ; 5.407 ; Rise       ; clk             ;
;  led[2]   ; clk        ; 5.456 ; 5.771 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 4.895 ; 5.195 ; Rise       ; clk             ;
;  led[4]   ; clk        ; 5.159 ; 5.474 ; Rise       ; clk             ;
;  led[5]   ; clk        ; 4.835 ; 5.081 ; Rise       ; clk             ;
;  led[6]   ; clk        ; 5.031 ; 5.270 ; Rise       ; clk             ;
;  led[7]   ; clk        ; 5.569 ; 5.876 ; Rise       ; clk             ;
; tx        ; clk        ; 7.747 ; 7.236 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; res           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; t             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.52e-08 V                   ; 3.09 V              ; -0.00475 V          ; 0.139 V                              ; 0.265 V                              ; 5.71e-09 s                  ; 5.48e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.52e-08 V                  ; 3.09 V             ; -0.00475 V         ; 0.139 V                             ; 0.265 V                             ; 5.71e-09 s                 ; 5.48e-09 s                 ; Yes                       ; Yes                       ;
; res           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; t             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.03e-06 V                   ; 3.09 V              ; -0.00197 V          ; 0.052 V                              ; 0.154 V                              ; 6.94e-09 s                  ; 6.92e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.03e-06 V                  ; 3.09 V             ; -0.00197 V         ; 0.052 V                             ; 0.154 V                             ; 6.94e-09 s                 ; 6.92e-09 s                 ; Yes                       ; Yes                       ;
; res           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; t             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; res           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; t             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 20618    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 20618    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 9     ; 9    ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Jul 23 19:42:02 2017
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.525
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.525     -1220.658 clk 
Info (332146): Worst-case hold slack is -0.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.049        -0.113 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -881.303 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.980
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.980     -1087.633 clk 
Info (332146): Worst-case hold slack is -0.045
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.045        -0.107 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -870.039 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.160
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.160      -449.826 clk 
Info (332146): Worst-case hold slack is -0.045
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.045        -0.136 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -446.500 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 511 megabytes
    Info: Processing ended: Sun Jul 23 19:42:05 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


