`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 12/30/2024 03:17:25 AM
// Design Name: 
// Module Name: cam_ctrl
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module cam_ctrl(
  input       sys_clk_i,
  input       sys_rst_i,
  
  output      xvclk_o,
  output      sio_c_o,
  inout       sio_d_io,
  output      cam_rst_o,
  output      cam_pwd_o
);
endmodule
