
////////////////////////////////////////////////////////////////////////////////////////
                                       CELLO V2.1                                       
              temp_80bb0fc370d94d7ea187bc45c662f1ff + Bth1C1G1T1.UCF.json               
////////////////////////////////////////////////////////////////////////////////////////

new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_80bb0fc370d94d7ea187bc45c662f1ff
verilog: temp_80bb0fc370d94d7ea187bc45c662f1ff.v
v_loc: /home/lexo/Desktop/Practica/App/library/verilogs/temp_80bb0fc370d94d7ea187bc45c662f1ff.v
new_in: /home/lexo/Desktop/Practica/App/library/verilogs
new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_80bb0fc370d94d7ea187bc45c662f1ff



////////////////////////////////////////////////////////////////////////////////////////
                                 End of Logic Synthesis                                 
////////////////////////////////////////////////////////////////////////////////////////



∫ *** DEBUG *** ∫ Ports [2, 3, 2, 3, 4] not used in any cell (gate).



∫ *** DEBUG *** ∫ Ports [2, 3, 2, 3, 4] not used in any cell (gate).

Cello object deleted...

Archivo Verilog temporal eliminado: temp_80bb0fc370d94d7ea187bc45c662f1ff.v
Archivo Verilog temporal creado: temp_3e7b813f5dc84a74bf12d672c2621f8f.v
