TimeQuest Timing Analyzer report for lab1_ceg3156
Wed Feb 11 12:40:49 2026
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'GClock'
 13. Slow 1200mV 85C Model Hold: 'GClock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'GClock'
 25. Slow 1200mV 0C Model Hold: 'GClock'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'GClock'
 36. Fast 1200mV 0C Model Hold: 'GClock'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Signal Integrity Metrics (Slow 1200mv 0c Model)
 47. Signal Integrity Metrics (Slow 1200mv 85c Model)
 48. Signal Integrity Metrics (Fast 1200mv 0c Model)
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab1_ceg3156                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; GClock     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 639.8 MHz ; 250.0 MHz       ; GClock     ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; GClock ; -0.563 ; -4.254            ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; GClock ; 0.483 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; GClock ; -3.000 ; -20.990                         ;
+--------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GClock'                                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.563 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.533      ;
; -0.563 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.533      ;
; -0.562 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.532      ;
; -0.561 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.531      ;
; -0.538 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.508      ;
; -0.404 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.374      ;
; -0.404 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.374      ;
; -0.403 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.373      ;
; -0.402 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.372      ;
; -0.372 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.342      ;
; -0.362 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.332      ;
; -0.349 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.319      ;
; -0.344 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.314      ;
; -0.303 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.273      ;
; -0.293 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.263      ;
; -0.247 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.217      ;
; -0.247 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.217      ;
; -0.246 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.216      ;
; -0.245 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.215      ;
; -0.209 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.179      ;
; -0.183 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.153      ;
; -0.178 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.148      ;
; -0.175 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.145      ;
; -0.045 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.015      ;
; -0.039 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.009      ;
; -0.038 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.008      ;
; -0.032 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; GClock       ; GClock      ; 1.000        ; -0.048     ; 1.002      ;
; -0.024 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.048     ; 0.994      ;
; -0.021 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.048     ; 0.991      ;
; -0.017 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 0.987      ;
; -0.016 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 0.986      ;
; 0.138  ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 0.832      ;
; 0.146  ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.048     ; 0.824      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GClock'                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.483 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 0.717      ;
; 0.492 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 0.726      ;
; 0.615 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 0.849      ;
; 0.617 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 0.851      ;
; 0.671 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.048      ; 0.905      ;
; 0.671 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.048      ; 0.905      ;
; 0.672 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.048      ; 0.906      ;
; 0.674 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.048      ; 0.908      ;
; 0.676 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 0.910      ;
; 0.681 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; GClock       ; GClock      ; 0.000        ; 0.048      ; 0.915      ;
; 0.743 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 0.977      ;
; 0.762 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 0.996      ;
; 0.792 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.026      ;
; 0.839 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.073      ;
; 0.853 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.087      ;
; 0.854 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.088      ;
; 0.855 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.089      ;
; 0.855 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.089      ;
; 0.876 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.110      ;
; 0.898 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.132      ;
; 0.900 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.134      ;
; 0.913 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.147      ;
; 0.942 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.176      ;
; 0.962 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.196      ;
; 0.985 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.219      ;
; 0.986 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.220      ;
; 0.987 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.221      ;
; 0.987 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.221      ;
; 1.090 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.324      ;
; 1.132 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.366      ;
; 1.133 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.367      ;
; 1.134 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.368      ;
; 1.134 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.048      ; 1.368      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'                                                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                                                                              ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_A_exp|\gen_ff:0:ff|int_q|clk                                                    ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_common|\gen_ff:6:ff|int_q|clk                                               ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:0:ff|int_q|clk                                                  ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:1:ff|int_q|clk                                                  ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:2:ff|int_q|clk                                                  ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:3:ff|int_q|clk                                                  ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:4:ff|int_q|clk                                                  ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:5:ff|int_q|clk                                                  ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:6:ff|int_q|clk                                                  ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:4:ff|int_q|clk                                                 ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:5:ff|int_q|clk                                                 ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:6:ff|int_q|clk                                                 ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:7:ff|int_q|clk                                                 ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_sml|\gen_ff:8:ff|int_q|clk                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                                                                              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_A_exp|\gen_ff:0:ff|int_q|clk                                                    ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_common|\gen_ff:6:ff|int_q|clk                                               ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:0:ff|int_q|clk                                                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:1:ff|int_q|clk                                                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:2:ff|int_q|clk                                                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:3:ff|int_q|clk                                                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:4:ff|int_q|clk                                                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:5:ff|int_q|clk                                                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:6:ff|int_q|clk                                                  ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:4:ff|int_q|clk                                                 ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:5:ff|int_q|clk                                                 ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:6:ff|int_q|clk                                                 ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:7:ff|int_q|clk                                                 ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_sml|\gen_ff:8:ff|int_q|clk                                                 ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 6.269 ; 6.242 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 5.725 ; 5.724 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 5.901 ; 5.871 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 6.106 ; 6.103 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 6.269 ; 6.242 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 5.936 ; 5.933 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 5.406 ; 5.415 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 6.087 ; 6.074 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 6.980 ; 7.063 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 5.738 ; 5.744 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 6.980 ; 7.063 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 5.645 ; 5.628 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 5.738 ; 5.740 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 5.226 ; 5.234 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 5.532 ; 5.530 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 5.701 ; 5.671 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 5.899 ; 5.895 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 6.055 ; 6.029 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 5.730 ; 5.726 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 5.226 ; 5.234 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 5.880 ; 5.866 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 5.452 ; 5.434 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 5.544 ; 5.550 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 6.787 ; 6.870 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 5.452 ; 5.434 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 5.544 ; 5.546 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 705.22 MHz ; 250.0 MHz       ; GClock     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; GClock ; -0.418 ; -2.749           ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; GClock ; 0.437 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; GClock ; -3.000 ; -20.990                        ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.418 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.394      ;
; -0.418 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.394      ;
; -0.417 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.393      ;
; -0.416 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.392      ;
; -0.379 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.355      ;
; -0.261 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.237      ;
; -0.261 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.237      ;
; -0.261 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.237      ;
; -0.259 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.235      ;
; -0.233 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.209      ;
; -0.212 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.188      ;
; -0.207 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.183      ;
; -0.198 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.174      ;
; -0.159 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.135      ;
; -0.155 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.131      ;
; -0.135 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.111      ;
; -0.135 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.111      ;
; -0.134 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.110      ;
; -0.133 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.109      ;
; -0.084 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.060      ;
; -0.063 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.039      ;
; -0.060 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.036      ;
; -0.053 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.043     ; 1.029      ;
; 0.064  ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.912      ;
; 0.069  ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.907      ;
; 0.070  ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.906      ;
; 0.082  ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.894      ;
; 0.086  ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.890      ;
; 0.087  ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.889      ;
; 0.089  ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.887      ;
; 0.092  ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.884      ;
; 0.220  ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.756      ;
; 0.235  ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.741      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                                                                     ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.437 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.651      ;
; 0.452 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.666      ;
; 0.563 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.777      ;
; 0.565 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.779      ;
; 0.617 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.831      ;
; 0.618 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.832      ;
; 0.621 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.835      ;
; 0.622 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.836      ;
; 0.624 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.838      ;
; 0.630 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.844      ;
; 0.679 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.893      ;
; 0.699 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.913      ;
; 0.738 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.952      ;
; 0.769 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.983      ;
; 0.770 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.984      ;
; 0.771 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.985      ;
; 0.771 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.985      ;
; 0.773 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.987      ;
; 0.811 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.025      ;
; 0.827 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.041      ;
; 0.830 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.044      ;
; 0.838 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.052      ;
; 0.870 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.084      ;
; 0.884 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.098      ;
; 0.905 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.119      ;
; 0.906 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.120      ;
; 0.907 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.121      ;
; 0.907 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.121      ;
; 1.000 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.214      ;
; 1.031 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.245      ;
; 1.032 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.246      ;
; 1.033 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.247      ;
; 1.033 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 1.247      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ;
; 0.316  ; 0.502        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                                                                              ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_A_exp|\gen_ff:0:ff|int_q|clk                                                    ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_common|\gen_ff:6:ff|int_q|clk                                               ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:0:ff|int_q|clk                                                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:1:ff|int_q|clk                                                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:2:ff|int_q|clk                                                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:3:ff|int_q|clk                                                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:4:ff|int_q|clk                                                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:5:ff|int_q|clk                                                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:6:ff|int_q|clk                                                  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:4:ff|int_q|clk                                                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:5:ff|int_q|clk                                                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:6:ff|int_q|clk                                                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:7:ff|int_q|clk                                                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_sml|\gen_ff:8:ff|int_q|clk                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                                                                              ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_A_exp|\gen_ff:0:ff|int_q|clk                                                    ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_common|\gen_ff:6:ff|int_q|clk                                               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:0:ff|int_q|clk                                                  ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:1:ff|int_q|clk                                                  ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:2:ff|int_q|clk                                                  ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:3:ff|int_q|clk                                                  ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:4:ff|int_q|clk                                                  ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:5:ff|int_q|clk                                                  ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:6:ff|int_q|clk                                                  ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:4:ff|int_q|clk                                                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:5:ff|int_q|clk                                                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:6:ff|int_q|clk                                                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:7:ff|int_q|clk                                                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_sml|\gen_ff:8:ff|int_q|clk                                                 ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o                                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 5.744 ; 5.656 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 5.227 ; 5.190 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 5.400 ; 5.320 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 5.588 ; 5.534 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 5.744 ; 5.656 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 5.403 ; 5.381 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 4.931 ; 4.912 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 5.568 ; 5.508 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 6.300 ; 6.330 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 5.239 ; 5.210 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 6.300 ; 6.330 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 5.135 ; 5.106 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 5.240 ; 5.206 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 4.754 ; 4.735 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 5.039 ; 5.002 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 5.204 ; 5.126 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 5.385 ; 5.332 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 5.536 ; 5.450 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 5.202 ; 5.181 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 4.754 ; 4.735 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 5.366 ; 5.307 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 4.945 ; 4.917 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 5.050 ; 5.020 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 6.111 ; 6.142 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 4.945 ; 4.917 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 5.051 ; 5.017 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; GClock ; 0.256 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; GClock ; 0.221 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; GClock ; -3.000 ; -18.162                        ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.256 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.726      ;
; 0.257 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.725      ;
; 0.258 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.724      ;
; 0.258 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.724      ;
; 0.259 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.723      ;
; 0.325 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.657      ;
; 0.325 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.657      ;
; 0.326 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.656      ;
; 0.327 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.655      ;
; 0.335 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.647      ;
; 0.340 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.642      ;
; 0.343 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.639      ;
; 0.347 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.635      ;
; 0.357 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.625      ;
; 0.371 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.611      ;
; 0.417 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.565      ;
; 0.421 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.561      ;
; 0.422 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.560      ;
; 0.422 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.560      ;
; 0.423 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.559      ;
; 0.428 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.554      ;
; 0.429 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.553      ;
; 0.432 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.550      ;
; 0.494 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.488      ;
; 0.499 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.483      ;
; 0.499 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.483      ;
; 0.502 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.480      ;
; 0.503 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.479      ;
; 0.505 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.477      ;
; 0.515 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.467      ;
; 0.515 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.467      ;
; 0.589 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.393      ;
; 0.593 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 1.000        ; -0.025     ; 0.389      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                                                                     ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.221 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.330      ;
; 0.225 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.334      ;
; 0.281 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.390      ;
; 0.281 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.390      ;
; 0.297 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.406      ;
; 0.300 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.409      ;
; 0.301 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.410      ;
; 0.304 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.413      ;
; 0.305 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.414      ;
; 0.306 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.415      ;
; 0.346 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.455      ;
; 0.354 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.463      ;
; 0.355 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.464      ;
; 0.373 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.482      ;
; 0.397 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.506      ;
; 0.406 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.515      ;
; 0.406 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.515      ;
; 0.407 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.516      ;
; 0.408 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.517      ;
; 0.408 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.517      ;
; 0.410 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.519      ;
; 0.414 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.523      ;
; 0.429 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.538      ;
; 0.433 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.542      ;
; 0.444 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.553      ;
; 0.445 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.554      ;
; 0.445 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.554      ;
; 0.446 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.555      ;
; 0.498 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.607      ;
; 0.535 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.644      ;
; 0.536 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.645      ;
; 0.537 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.646      ;
; 0.537 ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ; GClock       ; GClock      ; 0.000        ; 0.025      ; 0.646      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_A_exp|\gen_ff:0:ff|int_q|clk                                                    ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_common|\gen_ff:6:ff|int_q|clk                                               ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:0:ff|int_q|clk                                                  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:1:ff|int_q|clk                                                  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:2:ff|int_q|clk                                                  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:3:ff|int_q|clk                                                  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:4:ff|int_q|clk                                                  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:5:ff|int_q|clk                                                  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:6:ff|int_q|clk                                                  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:4:ff|int_q|clk                                                 ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:5:ff|int_q|clk                                                 ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:6:ff|int_q|clk                                                 ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:7:ff|int_q|clk                                                 ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; FP|data|reg_mant_sml|\gen_ff:8:ff|int_q|clk                                                 ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                                                                              ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_A_exp|enARdFF_2:\gen_ff:0:ff|int_q      ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_common|enARdFF_2:\gen_ff:6:ff|int_q ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:0:ff|int_q    ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:1:ff|int_q    ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:2:ff|int_q    ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:3:ff|int_q    ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:4:ff|int_q    ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:5:ff|int_q    ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_exp_out|enARdFF_2:\gen_ff:6:ff|int_q    ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:4:ff|int_q   ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:5:ff|int_q   ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:6:ff|int_q   ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_out|enARdFF_2:\gen_ff:7:ff|int_q   ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; fp_add_top:FP|fp_add_datapath:data|nbitRegister:reg_mant_sml|enARdFF_2:\gen_ff:8:ff|int_q   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o                                                                              ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_A_exp|\gen_ff:0:ff|int_q|clk                                                    ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_common|\gen_ff:6:ff|int_q|clk                                               ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:0:ff|int_q|clk                                                  ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:1:ff|int_q|clk                                                  ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:2:ff|int_q|clk                                                  ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:3:ff|int_q|clk                                                  ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:4:ff|int_q|clk                                                  ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:5:ff|int_q|clk                                                  ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_exp_out|\gen_ff:6:ff|int_q|clk                                                  ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:4:ff|int_q|clk                                                 ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:5:ff|int_q|clk                                                 ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:6:ff|int_q|clk                                                 ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_out|\gen_ff:7:ff|int_q|clk                                                 ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; FP|data|reg_mant_sml|\gen_ff:8:ff|int_q|clk                                                 ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 3.191 ; 3.300 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 2.916 ; 3.000 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 2.996 ; 3.078 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 3.119 ; 3.227 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 3.191 ; 3.300 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 3.008 ; 3.095 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 2.763 ; 2.827 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 3.100 ; 3.203 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 3.776 ; 3.889 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 2.928 ; 3.018 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 3.776 ; 3.889 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 2.860 ; 2.920 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 2.930 ; 3.018 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 2.676 ; 2.738 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 2.823 ; 2.904 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 2.898 ; 2.979 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 3.018 ; 3.122 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 3.088 ; 3.193 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 2.908 ; 2.991 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 2.676 ; 2.738 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 2.999 ; 3.099 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 2.766 ; 2.824 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 2.834 ; 2.921 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 3.683 ; 3.793 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 2.766 ; 2.824 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 2.836 ; 2.921 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.563 ; 0.221 ; N/A      ; N/A     ; -3.000              ;
;  GClock          ; -0.563 ; 0.221 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -4.254 ; 0.0   ; 0.0      ; 0.0     ; -20.99              ;
;  GClock          ; -4.254 ; 0.000 ; N/A      ; N/A     ; -20.990             ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 6.269 ; 6.242 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 5.725 ; 5.724 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 5.901 ; 5.871 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 6.106 ; 6.103 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 6.269 ; 6.242 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 5.936 ; 5.933 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 5.406 ; 5.415 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 6.087 ; 6.074 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 6.980 ; 7.063 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 5.738 ; 5.744 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 6.980 ; 7.063 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 5.645 ; 5.628 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 5.738 ; 5.740 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ExponentOut[*]  ; GClock     ; 2.676 ; 2.738 ; Rise       ; GClock          ;
;  ExponentOut[0] ; GClock     ; 2.823 ; 2.904 ; Rise       ; GClock          ;
;  ExponentOut[1] ; GClock     ; 2.898 ; 2.979 ; Rise       ; GClock          ;
;  ExponentOut[2] ; GClock     ; 3.018 ; 3.122 ; Rise       ; GClock          ;
;  ExponentOut[3] ; GClock     ; 3.088 ; 3.193 ; Rise       ; GClock          ;
;  ExponentOut[4] ; GClock     ; 2.908 ; 2.991 ; Rise       ; GClock          ;
;  ExponentOut[5] ; GClock     ; 2.676 ; 2.738 ; Rise       ; GClock          ;
;  ExponentOut[6] ; GClock     ; 2.999 ; 3.099 ; Rise       ; GClock          ;
; MantissaOut[*]  ; GClock     ; 2.766 ; 2.824 ; Rise       ; GClock          ;
;  MantissaOut[4] ; GClock     ; 2.834 ; 2.921 ; Rise       ; GClock          ;
;  MantissaOut[5] ; GClock     ; 3.683 ; 3.793 ; Rise       ; GClock          ;
;  MantissaOut[6] ; GClock     ; 2.766 ; 2.824 ; Rise       ; GClock          ;
;  MantissaOut[7] ; GClock     ; 2.836 ; 2.921 ; Rise       ; GClock          ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SignOut        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ExponentOut[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MantissaOut[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Overflow       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; GClock                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SignOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SignOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SignOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ExponentOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ExponentOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; MantissaOut[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MantissaOut[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; MantissaOut[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; MantissaOut[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Overflow       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 33       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 33       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 14    ; 14   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 11 12:40:43 2026
Info: Command: quartus_sta lab1_ceg3156 -c lab1_ceg3156
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab1_ceg3156.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GClock GClock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.563
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.563        -4.254 GClock 
Info (332146): Worst-case hold slack is 0.483
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.483         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -20.990 GClock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.418
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.418        -2.749 GClock 
Info (332146): Worst-case hold slack is 0.437
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.437         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -20.990 GClock 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332146): Worst-case setup slack is 0.256
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.256         0.000 GClock 
Info (332146): Worst-case hold slack is 0.221
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.221         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -18.162 GClock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4646 megabytes
    Info: Processing ended: Wed Feb 11 12:40:49 2026
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


