Fitter report for DE1_D5M
Thu Jun 21 19:02:20 2018
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 21 19:02:20 2018    ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; DE1_D5M                                  ;
; Top-level Entity Name              ; DE1_D5M                                  ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C7                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 9,550 / 18,752 ( 51 % )                  ;
;     Total combinational functions  ; 9,140 / 18,752 ( 49 % )                  ;
;     Dedicated logic registers      ; 2,053 / 18,752 ( 11 % )                  ;
; Total registers                    ; 2067                                     ;
; Total pins                         ; 301 / 315 ( 96 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 133,488 / 239,616 ( 56 % )               ;
; Embedded Multiplier 9-bit elements ; 9 / 52 ( 17 % )                          ;
; Total PLLs                         ; 2 / 4 ( 50 % )                           ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.44        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  28.0%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                    ; Action          ; Operation        ; Reason                         ; Node Port ; Node Port Name ; Destination Node                                                                                                     ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:0:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[0]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:1:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[1]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:2:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[2]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:3:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[3]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:4:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[4]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:5:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[5]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:6:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[6]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:7:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[7]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:8:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[8]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:9:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[9]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:10:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[10]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:11:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[11]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:12:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[12]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:13:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[13]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:14:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[14]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:15:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[15]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:16:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[16]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:17:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[17]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:18:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[18]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:19:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[19]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:20:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[20]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:21:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[21]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:22:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[22]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:23:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[23]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:24:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[24]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:25:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[25]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:26:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[26]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:27:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[27]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:28:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[28]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:29:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[29]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:30:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[30]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:31:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[31]                                   ; PORTADATAOUT     ;                       ;
; rCCD_DATA[0]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[13]                                                                                                           ; COMBOUT          ;                       ;
; rCCD_DATA[1]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[12]                                                                                                           ; COMBOUT          ;                       ;
; rCCD_DATA[2]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[11]                                                                                                           ; COMBOUT          ;                       ;
; rCCD_DATA[3]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[10]                                                                                                           ; COMBOUT          ;                       ;
; rCCD_DATA[4]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[9]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[5]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[8]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[6]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[7]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[7]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[6]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[8]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[5]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[9]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[4]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[10]                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[3]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[11]                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[1]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_FVAL                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[22]                                                                                                           ; COMBOUT          ;                       ;
; rCCD_LVAL                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[21]                                                                                                           ; COMBOUT          ;                       ;
+-------------------------------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 11768 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 11768 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 11760   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/MaorA/Desktop/204654891_318550746/QUARTUS/DE1_CAMERA/DE1_D5M.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 9,550 / 18,752 ( 51 % )    ;
;     -- Combinational with no register       ; 7497                       ;
;     -- Register only                        ; 410                        ;
;     -- Combinational with a register        ; 1643                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 4835                       ;
;     -- 3 input functions                    ; 2299                       ;
;     -- <=2 input functions                  ; 2006                       ;
;     -- Register only                        ; 410                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 7341                       ;
;     -- arithmetic mode                      ; 1799                       ;
;                                             ;                            ;
; Total registers*                            ; 2,067 / 19,649 ( 11 % )    ;
;     -- Dedicated logic registers            ; 2,053 / 18,752 ( 11 % )    ;
;     -- I/O registers                        ; 14 / 897 ( 2 % )           ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 692 / 1,172 ( 59 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 301 / 315 ( 96 % )         ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )            ;
;                                             ;                            ;
; Global signals                              ; 7                          ;
; M4Ks                                        ; 49 / 52 ( 94 % )           ;
; Total block memory bits                     ; 133,488 / 239,616 ( 56 % ) ;
; Total block memory implementation bits      ; 225,792 / 239,616 ( 94 % ) ;
; Embedded Multiplier 9-bit elements          ; 9 / 52 ( 17 % )            ;
; PLLs                                        ; 2 / 4 ( 50 % )             ;
; Global clocks                               ; 7 / 16 ( 44 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 20% / 20% / 21%            ;
; Peak interconnect usage (total/H/V)         ; 32% / 32% / 35%            ;
; Maximum fan-out                             ; 976                        ;
; Highest non-global fan-out                  ; 976                        ;
; Total fan-out                               ; 37882                      ;
; Average fan-out                             ; 3.19                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 9550 / 18752 ( 51 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 7497                  ; 0                              ;
;     -- Register only                        ; 410                   ; 0                              ;
;     -- Combinational with a register        ; 1643                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 4835                  ; 0                              ;
;     -- 3 input functions                    ; 2299                  ; 0                              ;
;     -- <=2 input functions                  ; 2006                  ; 0                              ;
;     -- Register only                        ; 410                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 7341                  ; 0                              ;
;     -- arithmetic mode                      ; 1799                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 2067                  ; 0                              ;
;     -- Dedicated logic registers            ; 2053 / 18752 ( 11 % ) ; 0 / 18752 ( 0 % )              ;
;     -- I/O registers                        ; 14                    ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 692 / 1172 ( 59 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 301                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 9 / 52 ( 17 % )       ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 133488                ; 0                              ;
; Total RAM block bits                        ; 225792                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M4K                                         ; 49 / 52 ( 94 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 5 / 20 ( 25 % )       ; 3 / 20 ( 15 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 832                   ; 2                              ;
;     -- Registered Input Connections         ; 822                   ; 0                              ;
;     -- Output Connections                   ; 2                     ; 832                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 38612                 ; 837                            ;
;     -- Registered Connections               ; 10483                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 834                            ;
;     -- hard_block:auto_generated_inst       ; 834                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 27                    ; 2                              ;
;     -- Output Ports                         ; 155                   ; 3                              ;
;     -- Bidir Ports                          ; 119                   ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT  ; B6    ; 3        ; 3            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[0] ; B12   ; 4        ; 24           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[1] ; A12   ; 4        ; 24           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[0] ; D12   ; 3        ; 24           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[1] ; E12   ; 3        ; 24           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50    ; L1    ; 2        ; 0            ; 13           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK   ; M21   ; 6        ; 50           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]      ; R22   ; 6        ; 50           ; 10           ; 1           ; 35                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]      ; R21   ; 6        ; 50           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]      ; T22   ; 6        ; 50           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]      ; T21   ; 6        ; 50           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK     ; H15   ; 4        ; 44           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT     ; J14   ; 4        ; 42           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]       ; L22   ; 5        ; 50           ; 14           ; 0           ; 41                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]       ; L21   ; 5        ; 50           ; 14           ; 1           ; 41                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]       ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]       ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]       ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]       ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]       ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]       ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]       ; M1    ; 1        ; 0            ; 13           ; 2           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]       ; L2    ; 2        ; 0            ; 13           ; 1           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK         ; C7    ; 3        ; 7            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS         ; D8    ; 3        ; 9            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI         ; E8    ; 3        ; 11           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD    ; F14   ; 4        ; 35           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; W4    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; W3    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W5    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Y3    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; R6    ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; R5    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; P6    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; P5    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; U3    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; V4    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; T3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; T6    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; T5    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AB20  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AA20  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; U14   ; 7        ; 39           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; V14   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; Y16   ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; R15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; T15   ; 7        ; 39           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; U15   ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; V15   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; R14   ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; G11   ; 3        ; 20           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; AA15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; Y14   ; 7        ; 39           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A3    ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; P8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; Y5    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AB3   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AA4   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AB4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TDO           ; D7    ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; F11   ; 3        ; 18           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; Y20   ; 6        ; 50           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; H7    ; 3        ; 5            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; G8    ; 3        ; 7            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; H8    ; 3        ; 7            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; Y17   ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; U20   ; 6        ; 50           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; AB15  ; 7        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; T16   ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; F8    ; 3        ; 9            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; E7    ; 3        ; 5            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; H9    ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; E11   ; 3        ; 22           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; C13   ; 4        ; 31           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; H10   ; 3        ; 15           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H3    ; 2        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; W16   ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; M19   ; 6        ; 50           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                       ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+
; AUD_ADCLRCK ; A6    ; 3        ; 3            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; AUD_BCLK    ; A4    ; 3        ; 1            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; AUD_DACLRCK ; A5    ; 3        ; 3            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; DRAM_DQ[0]  ; U1    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[10] ; P1    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[11] ; P2    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[12] ; R1    ; 1        ; 0            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[14] ; T1    ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[1]  ; U2    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[2]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[3]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[4]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[5]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[6]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[7]  ; Y2    ; 1        ; 0            ; 4            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[8]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; FL_DQ[0]    ; AB16  ; 7        ; 35           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[1]    ; AA16  ; 7        ; 35           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[2]    ; AB17  ; 7        ; 37           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[3]    ; AA17  ; 7        ; 37           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[4]    ; AB18  ; 7        ; 42           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[5]    ; AA18  ; 7        ; 44           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[6]    ; AB19  ; 7        ; 48           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[7]    ; AA19  ; 7        ; 48           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[0]   ; A13   ; 4        ; 26           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[10]  ; A18   ; 4        ; 46           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[11]  ; B18   ; 4        ; 46           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[12]  ; A19   ; 4        ; 46           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[13]  ; B19   ; 4        ; 46           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[14]  ; A20   ; 4        ; 48           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[15]  ; B20   ; 4        ; 48           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[16]  ; C21   ; 5        ; 50           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[17]  ; C22   ; 5        ; 50           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[18]  ; D21   ; 5        ; 50           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[19]  ; D22   ; 5        ; 50           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[1]   ; B13   ; 4        ; 26           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[20]  ; E21   ; 5        ; 50           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[21]  ; E22   ; 5        ; 50           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[22]  ; F21   ; 5        ; 50           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[23]  ; F22   ; 5        ; 50           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[24]  ; G21   ; 5        ; 50           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[25]  ; G22   ; 5        ; 50           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[26]  ; J21   ; 5        ; 50           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[27]  ; J22   ; 5        ; 50           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[28]  ; K21   ; 5        ; 50           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[29]  ; K22   ; 5        ; 50           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[2]   ; A14   ; 4        ; 29           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[30]  ; J19   ; 5        ; 50           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[31]  ; J20   ; 5        ; 50           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[32]  ; J18   ; 5        ; 50           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[33]  ; K20   ; 5        ; 50           ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[34]  ; L19   ; 5        ; 50           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[35]  ; L18   ; 5        ; 50           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[3]   ; B14   ; 4        ; 29           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[4]   ; A15   ; 4        ; 33           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[5]   ; B15   ; 4        ; 33           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[6]   ; A16   ; 4        ; 33           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[7]   ; B16   ; 4        ; 33           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[8]   ; A17   ; 4        ; 37           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[9]   ; B17   ; 4        ; 37           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[0]   ; H12   ; 4        ; 31           ; 27           ; 0           ; 976                   ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[10]  ; C14   ; 4        ; 39           ; 27           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[11]  ; D14   ; 4        ; 35           ; 27           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[12]  ; D15   ; 4        ; 39           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[13]  ; D16   ; 4        ; 42           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[14]  ; C17   ; 4        ; 48           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[15]  ; C18   ; 4        ; 48           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[16]  ; C19   ; 5        ; 50           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[17]  ; C20   ; 5        ; 50           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[18]  ; D19   ; 5        ; 50           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[19]  ; D20   ; 5        ; 50           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[1]   ; H13   ; 4        ; 37           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[20]  ; E20   ; 5        ; 50           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[21]  ; F20   ; 5        ; 50           ; 23           ; 0           ; 0                     ; 13                 ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[22]  ; E19   ; 5        ; 50           ; 25           ; 1           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[23]  ; E18   ; 5        ; 50           ; 25           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO    ; -                   ;
; GPIO_1[24]  ; G20   ; 5        ; 50           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[25]  ; G18   ; 5        ; 50           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[26]  ; G17   ; 5        ; 50           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[27]  ; H17   ; 5        ; 50           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[28]  ; J15   ; 5        ; 50           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[29]  ; H18   ; 5        ; 50           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[2]   ; H14   ; 4        ; 42           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[30]  ; N22   ; 6        ; 50           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[31]  ; N21   ; 6        ; 50           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[32]  ; P15   ; 6        ; 50           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[33]  ; N15   ; 6        ; 50           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[34]  ; P17   ; 6        ; 50           ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[35]  ; P18   ; 6        ; 50           ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[3]   ; G15   ; 4        ; 39           ; 27           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[4]   ; E14   ; 4        ; 35           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[5]   ; E15   ; 4        ; 42           ; 27           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[6]   ; F15   ; 4        ; 39           ; 27           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[7]   ; G16   ; 4        ; 44           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[8]   ; F12   ; 4        ; 31           ; 27           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[9]   ; F13   ; 4        ; 35           ; 27           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; I2C_SDAT    ; B3    ; 3        ; 1            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SD_CMD      ; G7    ; 3        ; 5            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                          ; -                   ;
; SD_DAT      ; J17   ; 5        ; 50           ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                          ; -                   ;
; SD_DAT3     ; H11   ; 3        ; 20           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 40 / 41 ( 98 % )  ; 3.3V          ; --           ;
; 2        ; 33 / 33 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 40 / 43 ( 93 % )  ; 3.3V          ; --           ;
; 4        ; 39 / 40 ( 98 % )  ; 3.3V          ; --           ;
; 5        ; 37 / 39 ( 95 % )  ; 3.3V          ; --           ;
; 6        ; 34 / 36 ( 94 % )  ; 3.3V          ; --           ;
; 7        ; 39 / 40 ( 98 % )  ; 3.3V          ; --           ;
; 8        ; 42 / 43 ( 98 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 324        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 322        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 320        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 306        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; CLOCK_24[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 281        ; 4        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 279        ; 4        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 273        ; 4        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 271        ; 4        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 265        ; 4        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 251        ; 4        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 249        ; 4        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 247        ; 4        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 162        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 164        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 163        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 321        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 319        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 305        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; CLOCK_24[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 280        ; 4        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 278        ; 4        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 272        ; 4        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 270        ; 4        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 264        ; 4        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 250        ; 4        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 248        ; 4        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 246        ; 4        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; TCK                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 260        ; 4        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 244        ; 4        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 238        ; 5        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ; 239        ; 5        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 236        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 237        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; TDO                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 309        ; 3        ; TCS                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 302        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; CLOCK_27[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 259        ; 4        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 255        ; 4        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 241        ; 5        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 229        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 230        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 308        ; 3        ; TDI                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 285        ; 3        ; CLOCK_27[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 242        ; 5        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 234        ; 5        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 227        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 228        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 268        ; 4        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 223        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 224        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 313        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 252        ; 4        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 231        ; 5        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 232        ; 5        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ; 221        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 222        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H8       ; 314        ; 3        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H9       ; 300        ; 3        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 263        ; 4        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 257        ; 4        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 253        ; 4        ; PS2_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 225        ; 5        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; PS2_DAT                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 220        ; 5        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 217        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 216        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 213        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 211        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 212        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 209        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 210        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 207        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; EXT_CLOCK                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 200        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 47         ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 187        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 145        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 150        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 151        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 156        ; 7        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 146        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 157        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 149        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 160        ; 7        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 159        ; 7        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                               ;
+----------------------------------+------------------------------------------+---------------------------------------------+
; Name                             ; sdram_pll:u6|altpll:altpll_component|pll ; MIPS:u13|PLL:m1|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------------+---------------------------------------------+
; SDC pin name                     ; u6|altpll_component|pll                  ; u13|m1|altpll_component|pll                 ;
; PLL mode                         ; Normal                                   ; Normal                                      ;
; Compensate clock                 ; clock0                                   ; clock0                                      ;
; Compensated input/output pins    ; --                                       ; --                                          ;
; Self reset on gated loss of lock ; Off                                      ; Off                                         ;
; Gate lock counter                ; --                                       ; --                                          ;
; Input frequency 0                ; 50.0 MHz                                 ; 50.0 MHz                                    ;
; Input frequency 1                ; --                                       ; --                                          ;
; Nominal PFD frequency            ; 50.0 MHz                                 ; 50.0 MHz                                    ;
; Nominal VCO frequency            ; 750.2 MHz                                ; 800.0 MHz                                   ;
; VCO post scale K counter         ; --                                       ; --                                          ;
; VCO multiply                     ; --                                       ; --                                          ;
; VCO divide                       ; --                                       ; --                                          ;
; Freq min lock                    ; 33.33 MHz                                ; 31.25 MHz                                   ;
; Freq max lock                    ; 66.67 MHz                                ; 62.5 MHz                                    ;
; M VCO Tap                        ; 2                                        ; 0                                           ;
; M Initial                        ; 3                                        ; 1                                           ;
; M value                          ; 15                                       ; 16                                          ;
; N value                          ; 1                                        ; 1                                           ;
; Preserve PLL counter order       ; Off                                      ; Off                                         ;
; PLL location                     ; PLL_1                                    ; PLL_3                                       ;
; Inclk0 signal                    ; CLOCK_50                                 ; CLOCK_24[0]                                 ;
; Inclk1 signal                    ; --                                       ; --                                          ;
; Inclk0 signal type               ; Dedicated Pin                            ; Dedicated Pin                               ;
; Inclk1 signal type               ; --                                       ; --                                          ;
+----------------------------------+------------------------------------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                   ;
+-----------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+------------------------------------+
; Name                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                       ;
+-----------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+------------------------------------+
; sdram_pll:u6|altpll:altpll_component|_clk0    ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)        ; 50/50      ; C0      ; 6             ; 3/3 Even   ; 3       ; 2       ; u6|altpll_component|pll|clk[0]     ;
; sdram_pll:u6|altpll:altpll_component|_clk1    ; clock1       ; 5    ; 2   ; 125.0 MHz        ; -135 (-3000 ps) ; 50/50      ; C2      ; 6             ; 3/3 Even   ; 1       ; 0       ; u6|altpll_component|pll|clk[1]     ;
; MIPS:u13|PLL:m1|altpll:altpll_component|_clk0 ; clock0       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)        ; 50/50      ; C0      ; 20            ; 10/10 Even ; 1       ; 0       ; u13|m1|altpll_component|pll|clk[0] ;
+-----------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                             ; Library Name ;
+--------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE1_D5M                                                           ; 9550 (3)    ; 2053 (1)                  ; 14 (14)       ; 133488      ; 49   ; 9            ; 1       ; 4         ; 301  ; 0            ; 7497 (2)     ; 410 (0)           ; 1643 (1)         ; |DE1_D5M                                                                                                                                                        ;              ;
;    |CCD_Capture:u3|                                                ; 64 (64)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 10 (10)           ; 38 (38)          ; |DE1_D5M|CCD_Capture:u3                                                                                                                                         ;              ;
;    |Histogram:u11|                                                 ; 1147 (1147) ; 673 (673)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 472 (472)    ; 16 (16)           ; 659 (659)        ; |DE1_D5M|Histogram:u11                                                                                                                                          ;              ;
;       |lpm_mult:Mult0|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Histogram:u11|lpm_mult:Mult0                                                                                                                           ;              ;
;          |mult_45t:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated                                                                                                   ;              ;
;    |I2C_CCD_Config:u8|                                             ; 255 (171)   ; 132 (94)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (77)     ; 16 (0)            ; 116 (94)         ; |DE1_D5M|I2C_CCD_Config:u8                                                                                                                                      ;              ;
;       |I2C_Controller:u0|                                          ; 84 (84)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 16 (16)           ; 22 (22)          ; |DE1_D5M|I2C_CCD_Config:u8|I2C_Controller:u0                                                                                                                    ;              ;
;    |MIPS:u13|                                                      ; 1649 (1)    ; 359 (0)                   ; 0 (0)         ; 18944       ; 7    ; 7            ; 1       ; 3         ; 0    ; 0            ; 1290 (1)     ; 109 (0)           ; 250 (0)          ; |DE1_D5M|MIPS:u13                                                                                                                                               ;              ;
;       |Execute:EXE|                                                ; 969 (336)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 881 (282)    ; 0 (0)             ; 88 (54)          ; |DE1_D5M|MIPS:u13|Execute:EXE                                                                                                                                   ;              ;
;          |FPU_Unit:FPU|                                            ; 633 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 599 (0)      ; 0 (0)             ; 34 (0)           ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU                                                                                                                      ;              ;
;             |ADD_SUB_FPU:add_component|                            ; 395 (3)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 363 (3)      ; 0 (0)             ; 32 (0)           ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component                                                                                            ;              ;
;                |ADD_SUB:stage_0|                                   ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 9 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0                                                                            ;              ;
;                   |ADD:stage_1|                                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 9 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:0:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:1:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:2:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:3:stage_i|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:4:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:5:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:7:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i                     ;              ;
;                |ADD_SUB:stage_4|                                   ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4                                                                            ;              ;
;                   |ADD:stage_1|                                    ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:0:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:10:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:11:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:12:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:13:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:14:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:15:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:16:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:17:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:17:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:18:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:18:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:19:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:1:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:20:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:21:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:22:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:23:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:24:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:24:stage_i                    ;              ;
;                      |full_adder:\Array_Of_full_adders:2:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:3:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:4:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:5:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:6:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:7:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:8:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i                     ;              ;
;                      |full_adder:\Array_Of_full_adders:9:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i                     ;              ;
;                   |xor_gate:\stage_0:1:stage_i|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|xor_gate:\stage_0:1:stage_i                                                ;              ;
;                |ADD_SUB:stage_6_1|                                 ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1                                                                          ;              ;
;                   |ADD:stage_1|                                    ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1                                                              ;              ;
;                      |full_adder:\Array_Of_full_adders:10:stage_i| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i                  ;              ;
;                      |full_adder:\Array_Of_full_adders:11:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i                  ;              ;
;                      |full_adder:\Array_Of_full_adders:12:stage_i| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i                  ;              ;
;                      |full_adder:\Array_Of_full_adders:13:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i                  ;              ;
;                      |full_adder:\Array_Of_full_adders:14:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i                  ;              ;
;                      |full_adder:\Array_Of_full_adders:15:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i                  ;              ;
;                      |full_adder:\Array_Of_full_adders:1:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                   ;              ;
;                      |full_adder:\Array_Of_full_adders:22:stage_i| ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i                  ;              ;
;                      |full_adder:\Array_Of_full_adders:23:stage_i| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i                  ;              ;
;                      |full_adder:\Array_Of_full_adders:2:stage_i|  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                   ;              ;
;                      |full_adder:\Array_Of_full_adders:3:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                   ;              ;
;                      |full_adder:\Array_Of_full_adders:8:stage_i|  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i                   ;              ;
;                      |full_adder:\Array_Of_full_adders:9:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i                   ;              ;
;                |LeadingZeros_counter:stage_5|                      ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5                                                               ;              ;
;                |Swap:stage_2|                                      ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2                                                                               ;              ;
;                |shift_unit:stage_3|                                ; 162 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (0)      ; 0 (0)             ; 13 (0)           ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3                                                                         ;              ;
;                   |shift_Nbits:\shift_loop_bit1:1:stage_i|         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i                                  ;              ;
;                   |shift_Nbits:\shift_loop_bit2:3:stage_i|         ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i                                  ;              ;
;                   |shift_Nbits:\shift_loop_bit3:7:stage_i|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit3:7:stage_i                                  ;              ;
;                   |shift_Nbits:\shift_loop_bit4:15:stage_i|        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit4:15:stage_i                                 ;              ;
;                   |shift_Nbits:\shift_loop_bit5:31:stage_i|        ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i                                 ;              ;
;                   |shift_Nbits:shift_loop_bit0|                    ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 10 (10)          ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0                                             ;              ;
;                |shift_unit:stage_6|                                ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6                                                                         ;              ;
;                   |shift_Nbits:\shift_loop_bit1:1:stage_i|         ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i                                  ;              ;
;                   |shift_Nbits:\shift_loop_bit2:3:stage_i|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i                                  ;              ;
;                   |shift_Nbits:\shift_loop_bit4:15:stage_i|        ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i                                 ;              ;
;                   |shift_Nbits:shift_loop_bit0|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:shift_loop_bit0                                             ;              ;
;             |FPU_selector:selector|                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|FPU_selector:selector                                                                                                ;              ;
;             |MUL_FPU:mul_component|                                ; 233 (120)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 231 (120)    ; 0 (0)             ; 2 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component                                                                                                ;              ;
;                |ADD_SUB:stage_2|                                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2                                                                                ;              ;
;                   |ADD:stage_1|                                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1                                                                    ;              ;
;                      |full_adder:\Array_Of_full_adders:1:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                         ;              ;
;                      |full_adder:\Array_Of_full_adders:2:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                         ;              ;
;                      |full_adder:\Array_Of_full_adders:3:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                         ;              ;
;                      |full_adder:\Array_Of_full_adders:4:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                         ;              ;
;                      |full_adder:\Array_Of_full_adders:5:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                         ;              ;
;                      |full_adder:\Array_Of_full_adders:6:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i                         ;              ;
;                |ADD_SUB:stage_3|                                   ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3                                                                                ;              ;
;                   |ADD:stage_1|                                    ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1                                                                    ;              ;
;                      |full_adder:\Array_Of_full_adders:2:stage_i|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                         ;              ;
;                      |full_adder:\Array_Of_full_adders:3:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                         ;              ;
;                      |full_adder:\Array_Of_full_adders:4:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                         ;              ;
;                      |full_adder:\Array_Of_full_adders:5:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                         ;              ;
;                |ADD_SUB:stage_4|                                   ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 1 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4                                                                                ;              ;
;                   |ADD:stage_1|                                    ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 1 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1                                                                    ;              ;
;                      |full_adder:\Array_Of_full_adders:2:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                         ;              ;
;                      |full_adder:\Array_Of_full_adders:5:stage_i|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                         ;              ;
;                      |full_adder:\Array_Of_full_adders:7:stage_i|  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i                         ;              ;
;                |LeadingZeros_counter:stage_1|                      ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1                                                                   ;              ;
;                |MUL:stage_0|                                       ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0                                                                                    ;              ;
;                   |lpm_mult:Mult0|                                 ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0                                                                     ;              ;
;                      |mult_h1t:auto_generated|                     ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated                                             ;              ;
;       |Execute_branch:EXE_brn|                                     ; 99 (99)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 0 (0)             ; 3 (3)            ; |DE1_D5M|MIPS:u13|Execute_branch:EXE_brn                                                                                                                        ;              ;
;       |HAZARD:HAZ|                                                 ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 9 (9)            ; |DE1_D5M|MIPS:u13|HAZARD:HAZ                                                                                                                                    ;              ;
;       |Idecode:ID|                                                 ; 355 (303)   ; 103 (79)                  ; 0 (0)         ; 2560        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 211 (183)    ; 39 (39)           ; 105 (81)         ; |DE1_D5M|MIPS:u13|Idecode:ID                                                                                                                                    ;              ;
;          |altsyncram:register_array_rtl_0|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0                                                                                                    ;              ;
;             |altsyncram_6rc1:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated                                                                     ;              ;
;          |altsyncram:register_array_rtl_1|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1                                                                                                    ;              ;
;             |altsyncram_sng1:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated                                                                     ;              ;
;          |altsyncram:register_array_rtl_2|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2                                                                                                    ;              ;
;             |altsyncram_sng1:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated                                                                     ;              ;
;          |counter:Counter_unit|                                    ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |DE1_D5M|MIPS:u13|Idecode:ID|counter:Counter_unit                                                                                                               ;              ;
;          |display_7_segment:convert_7_segment_1|                   ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|display_7_segment:convert_7_segment_1                                                                                              ;              ;
;          |display_7_segment:convert_7_segment_2|                   ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|display_7_segment:convert_7_segment_2                                                                                              ;              ;
;       |Ifetch:IFE|                                                 ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 8 (8)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Ifetch:IFE                                                                                                                                    ;              ;
;          |altsyncram:inst_memory|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Ifetch:IFE|altsyncram:inst_memory                                                                                                             ;              ;
;             |altsyncram_6jn3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated                                                                              ;              ;
;       |N_dff:ALU_result_C|                                         ; 58 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 32 (0)           ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                             ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:15:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:16:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:17:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:18:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:19:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                              ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:1:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:20:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:21:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                             ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:23:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:24:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:25:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:26:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:27:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:28:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:29:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:31:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:3:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:4:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                              ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:5:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:6:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:7:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i                                                                                                 ;              ;
;       |N_dff:ALU_result_D|                                         ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 30 (0)           ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:0:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:10:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:11:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:12:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:13:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:14:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:15:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:16:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:17:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:18:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:19:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:1:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:20:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:21:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:22:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:23:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:24:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:25:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:26:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:27:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:28:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:29:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:2:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:30:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:31:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:3:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:4:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:5:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:6:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:7:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:8:stage_i                                                                                                 ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:9:stage_i                                                                                                 ;              ;
;       |N_dff:ALUop_control_B|                                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALUop_control_B                                                                                                                         ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALUop_control_B|dff_1bit:\N_dffs:0:stage_i                                                                                              ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALUop_control_B|dff_1bit:\N_dffs:1:stage_i                                                                                              ;              ;
;       |N_dff:Instruction_A|                                        ; 34 (0)      ; 23 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 1 (0)             ; 28 (0)           ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:0:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:10:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:11:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:12:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:13:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:14:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:15:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:16:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:17:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:18:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:19:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:1:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:20:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:21:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:22:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:23:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:24:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:25:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:26:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:27:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:28:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:29:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:2:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:30:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:31:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:3:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:4:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:5:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:6:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:7:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:8:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:9:stage_i                                                                                                ;              ;
;       |N_dff:Instruction_B|                                        ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 4 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:16:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:17:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:18:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:19:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:20:stage_i                                                                                               ;              ;
;       |N_dff:Instruction_C|                                        ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 5 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:11:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:12:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:13:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:14:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:15:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:16:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:17:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:18:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:19:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:20:stage_i                                                                                               ;              ;
;       |N_dff:Instruction_D|                                        ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 5 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:11:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:12:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:13:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:14:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:15:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:16:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:17:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:18:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:19:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:20:stage_i                                                                                               ;              ;
;       |N_dff:PC_plus_4_A|                                          ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:2:stage_i                                                                                                  ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:3:stage_i                                                                                                  ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:4:stage_i                                                                                                  ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:5:stage_i                                                                                                  ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:6:stage_i                                                                                                  ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:7:stage_i                                                                                                  ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:8:stage_i                                                                                                  ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:9:stage_i                                                                                                  ;              ;
;       |N_dff:Sign_Extend_2_B|                                      ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 12 (0)           ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B                                                                                                                         ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:0:stage_i                                                                                              ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:10:stage_i                                                                                             ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:11:stage_i                                                                                             ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:12:stage_i                                                                                             ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:13:stage_i                                                                                             ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:14:stage_i                                                                                             ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:1:stage_i                                                                                              ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:2:stage_i                                                                                              ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:31:stage_i                                                                                             ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:3:stage_i                                                                                              ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:4:stage_i                                                                                              ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:5:stage_i                                                                                              ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:6:stage_i                                                                                              ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:7:stage_i                                                                                              ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:8:stage_i                                                                                              ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:9:stage_i                                                                                              ;              ;
;       |N_dff:read_data_1_B|                                        ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 29 (0)           ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:18:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:19:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:20:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:21:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:22:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:27:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:28:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:29:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:30:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:31:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i                                                                                                ;              ;
;       |N_dff:read_data_2_B|                                        ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 21 (0)           ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:0:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:10:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:11:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:12:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:13:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:14:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:15:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:16:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:17:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:18:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:19:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:1:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:20:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:21:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:22:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:27:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:28:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:29:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:2:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:30:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:31:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:3:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:4:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:5:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:6:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:7:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:8:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:9:stage_i                                                                                                ;              ;
;       |N_dff:read_data_2_C|                                        ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 14 (0)           ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:0:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:10:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:11:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:12:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:13:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:14:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:15:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:16:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:17:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:18:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:19:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:1:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:20:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:21:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:22:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:23:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:24:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:25:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:26:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:27:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:28:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:29:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:2:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:30:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:31:stage_i                                                                                               ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:3:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:4:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:5:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:6:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:7:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:8:stage_i                                                                                                ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:9:stage_i                                                                                                ;              ;
;       |PLL:m1|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|PLL:m1                                                                                                                                        ;              ;
;          |altpll:altpll_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|PLL:m1|altpll:altpll_component                                                                                                                ;              ;
;       |control:CTL|                                                ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|control:CTL                                                                                                                                   ;              ;
;       |dff_1bit:ALUSrc_control_B|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|dff_1bit:ALUSrc_control_B                                                                                                                     ;              ;
;       |dff_1bit:MemRead_control_B|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemRead_control_B                                                                                                                    ;              ;
;       |dff_1bit:MemRead_control_C|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemRead_control_C                                                                                                                    ;              ;
;       |dff_1bit:MemWrite_C|                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemWrite_C                                                                                                                           ;              ;
;       |dff_1bit:MemWrite_control_B|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemWrite_control_B                                                                                                                   ;              ;
;       |dff_1bit:MemtoReg_control_B|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemtoReg_control_B                                                                                                                   ;              ;
;       |dff_1bit:MemtoReg_control_C|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemtoReg_control_C                                                                                                                   ;              ;
;       |dff_1bit:MemtoReg_control_D|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemtoReg_control_D                                                                                                                   ;              ;
;       |dff_1bit:RegDst_control_B|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:RegDst_control_B                                                                                                                     ;              ;
;       |dff_1bit:RegDst_control_C|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:RegDst_control_C                                                                                                                     ;              ;
;       |dff_1bit:RegDst_control_D|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:RegDst_control_D                                                                                                                     ;              ;
;       |dff_1bit:Regwrite_control_B|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:Regwrite_control_B                                                                                                                   ;              ;
;       |dff_1bit:Regwrite_control_C|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|MIPS:u13|dff_1bit:Regwrite_control_C                                                                                                                   ;              ;
;       |dff_1bit:Regwrite_control_D|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:Regwrite_control_D                                                                                                                   ;              ;
;       |dmemory:MEM|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dmemory:MEM                                                                                                                                   ;              ;
;          |altsyncram:data_memory|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dmemory:MEM|altsyncram:data_memory                                                                                                            ;              ;
;             |altsyncram_pmp3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated                                                                             ;              ;
;    |RAW2RGB:u4|                                                    ; 153 (137)   ; 11 (0)                    ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (137)    ; 0 (0)             ; 11 (0)           ; |DE1_D5M|RAW2RGB:u4                                                                                                                                             ;              ;
;       |Line_Buffer:u0|                                             ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0                                                                                                                              ;              ;
;          |altshift_taps:altshift_taps_component|                   ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component                                                                                        ;              ;
;             |shift_taps_ikn:auto_generated|                        ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated                                                          ;              ;
;                |altsyncram_cm81:altsyncram2|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2                              ;              ;
;                |cntr_3rf:cntr1|                                    ; 16 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 11 (11)          ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1                                           ;              ;
;                   |cmpr_mdc:cmpr5|                                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cmpr_mdc:cmpr5                            ;              ;
;    |RAW2gray:u9|                                                   ; 1178 (24)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1178 (24)    ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9                                                                                                                                            ;              ;
;       |lpm_divide:Div0|                                            ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div0                                                                                                                            ;              ;
;          |lpm_divide_pfm:auto_generated|                           ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated                                                                                              ;              ;
;             |sign_div_unsign_3nh:divider|                          ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider                                                                  ;              ;
;                |alt_u_div_85f:divider|                             ; 340 (340)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (340)    ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider                                            ;              ;
;       |lpm_divide:Div1|                                            ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div1                                                                                                                            ;              ;
;          |lpm_divide_qfm:auto_generated|                           ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated                                                                                              ;              ;
;             |sign_div_unsign_4nh:divider|                          ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider                                                                  ;              ;
;                |alt_u_div_a5f:divider|                             ; 371 (371)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (371)    ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider                                            ;              ;
;       |lpm_divide:Div2|                                            ; 278 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div2                                                                                                                            ;              ;
;          |lpm_divide_0gm:auto_generated|                           ; 278 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated                                                                                              ;              ;
;             |sign_div_unsign_anh:divider|                          ; 278 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider                                                                  ;              ;
;                |alt_u_div_m5f:divider|                             ; 278 (278)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (278)    ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider                                            ;              ;
;       |lpm_mult:Mult0|                                             ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0                                                                                                                             ;              ;
;          |multcore:mult_core|                                      ; 60 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (34)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core                                                                                                          ;              ;
;             |mpar_add:padder|                                      ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                          ;              ;
;                |lpm_add_sub:adder[0]|                              ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                     ;              ;
;                   |add_sub_4ch:auto_generated|                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_4ch:auto_generated                                          ;              ;
;                |mpar_add:sub_par_add|                              ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                     ;              ;
;                   |lpm_add_sub:adder[0]|                           ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                ;              ;
;                      |add_sub_8ch:auto_generated|                  ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated                     ;              ;
;       |lpm_mult:Mult1|                                             ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1                                                                                                                             ;              ;
;          |multcore:mult_core|                                      ; 64 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (36)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core                                                                                                          ;              ;
;             |mpar_add:padder|                                      ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                          ;              ;
;                |lpm_add_sub:adder[0]|                              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                     ;              ;
;                   |add_sub_5ch:auto_generated|                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated                                          ;              ;
;                |mpar_add:sub_par_add|                              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                     ;              ;
;                   |lpm_add_sub:adder[0]|                           ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                ;              ;
;                      |add_sub_9ch:auto_generated|                  ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated                     ;              ;
;       |lpm_mult:Mult2|                                             ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2                                                                                                                             ;              ;
;          |multcore:mult_core|                                      ; 41 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (21)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core                                                                                                          ;              ;
;             |mpar_add:padder|                                      ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                          ;              ;
;                |lpm_add_sub:adder[0]|                              ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                     ;              ;
;                   |add_sub_2ch:auto_generated|                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2ch:auto_generated                                          ;              ;
;                |mpar_add:sub_par_add|                              ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                     ;              ;
;                   |lpm_add_sub:adder[0]|                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                ;              ;
;                      |add_sub_6ch:auto_generated|                  ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated                     ;              ;
;    |Reset_Delay:u2|                                                ; 48 (48)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 35 (35)          ; |DE1_D5M|Reset_Delay:u2                                                                                                                                         ;              ;
;    |Sdram_Control_4Port:u7|                                        ; 904 (226)   ; 665 (130)                 ; 0 (0)         ; 22528       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 239 (96)     ; 241 (15)          ; 424 (115)        ; |DE1_D5M|Sdram_Control_4Port:u7                                                                                                                                 ;              ;
;       |Sdram_FIFO:read_fifo1|                                      ; 133 (0)     ; 108 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 52 (0)            ; 56 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1                                                                                                           ;              ;
;          |dcfifo:dcfifo_component|                                 ; 133 (0)     ; 108 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 52 (0)            ; 56 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                   ;              ;
;             |dcfifo_m2o1:auto_generated|                           ; 133 (34)    ; 108 (21)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (5)       ; 52 (19)           ; 56 (10)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                        ;              ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|                   ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                        ;              ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                        ;              ;
;                |a_graycounter_egc:wrptr_gp|                        ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                             ;              ;
;                |a_graycounter_o96:rdptr_g1p|                       ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                            ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|                        ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                             ;              ;
;                   |dffpipe_pe9:dffpipe18|                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18       ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                        ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                             ;              ;
;                   |dffpipe_qe9:dffpipe22|                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22       ;              ;
;                |altsyncram_1l81:fifo_ram|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                               ;              ;
;                   |altsyncram_drg1:altsyncram14|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14  ;              ;
;                |cmpr_536:rdempty_eq_comp|                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                               ;              ;
;                |cmpr_536:wrfull_eq_comp|                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                ;              ;
;                |dffpipe_ngh:rdaclr|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                     ;              ;
;                |dffpipe_oe9:ws_brp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                     ;              ;
;                |dffpipe_oe9:ws_bwp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                     ;              ;
;       |Sdram_FIFO:read_fifo2|                                      ; 132 (0)     ; 108 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 51 (0)            ; 57 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2                                                                                                           ;              ;
;          |dcfifo:dcfifo_component|                                 ; 132 (0)     ; 108 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 51 (0)            ; 57 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                   ;              ;
;             |dcfifo_m2o1:auto_generated|                           ; 132 (34)    ; 108 (21)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (7)       ; 51 (19)           ; 57 (8)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                        ;              ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|                   ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                        ;              ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                        ;              ;
;                |a_graycounter_egc:wrptr_gp|                        ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 14 (14)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                             ;              ;
;                |a_graycounter_o96:rdptr_g1p|                       ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                            ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|                        ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                             ;              ;
;                   |dffpipe_pe9:dffpipe18|                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18       ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                        ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                             ;              ;
;                   |dffpipe_qe9:dffpipe22|                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22       ;              ;
;                |altsyncram_1l81:fifo_ram|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                               ;              ;
;                   |altsyncram_drg1:altsyncram14|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14  ;              ;
;                |cmpr_536:rdempty_eq_comp|                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                               ;              ;
;                |cmpr_536:wrfull_eq_comp|                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                ;              ;
;                |dffpipe_ngh:rdaclr|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                     ;              ;
;                |dffpipe_oe9:ws_brp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                     ;              ;
;                |dffpipe_oe9:ws_bwp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                     ;              ;
;       |Sdram_FIFO:write_fifo1|                                     ; 136 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 52 (0)            ; 56 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1                                                                                                          ;              ;
;          |dcfifo:dcfifo_component|                                 ; 136 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 52 (0)            ; 56 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                  ;              ;
;             |dcfifo_m2o1:auto_generated|                           ; 136 (34)    ; 108 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (5)       ; 52 (17)           ; 56 (11)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                       ;              ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin|                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                       ;              ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin|                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                       ;              ;
;                |a_graycounter_egc:wrptr_gp|                        ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 12 (12)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                            ;              ;
;                |a_graycounter_o96:rdptr_g1p|                       ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                           ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|                        ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 3 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                            ;              ;
;                   |dffpipe_pe9:dffpipe18|                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 3 (3)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18      ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                        ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                            ;              ;
;                   |dffpipe_qe9:dffpipe22|                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22      ;              ;
;                |altsyncram_1l81:fifo_ram|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                              ;              ;
;                   |altsyncram_drg1:altsyncram14|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14 ;              ;
;                |cmpr_536:rdempty_eq_comp|                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                              ;              ;
;                |cmpr_536:wrfull_eq_comp|                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                               ;              ;
;                |dffpipe_kec:rs_brp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                    ;              ;
;                |dffpipe_kec:rs_bwp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                    ;              ;
;                |dffpipe_ngh:rdaclr|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                    ;              ;
;       |Sdram_FIFO:write_fifo2|                                     ; 136 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 54 (0)            ; 54 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2                                                                                                          ;              ;
;          |dcfifo:dcfifo_component|                                 ; 136 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 54 (0)            ; 54 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                  ;              ;
;             |dcfifo_m2o1:auto_generated|                           ; 136 (34)    ; 108 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (5)       ; 54 (18)           ; 54 (10)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                       ;              ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin|                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                       ;              ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin|                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                       ;              ;
;                |a_graycounter_egc:wrptr_gp|                        ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 12 (12)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                            ;              ;
;                |a_graycounter_o96:rdptr_g1p|                       ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 14 (14)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                           ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|                        ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 4 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                            ;              ;
;                   |dffpipe_pe9:dffpipe18|                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18      ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                        ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 4 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                            ;              ;
;                   |dffpipe_qe9:dffpipe22|                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22      ;              ;
;                |altsyncram_1l81:fifo_ram|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                              ;              ;
;                   |altsyncram_drg1:altsyncram14|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14 ;              ;
;                |cmpr_536:rdempty_eq_comp|                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                              ;              ;
;                |cmpr_536:wrfull_eq_comp|                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                               ;              ;
;                |dffpipe_kec:rs_brp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                    ;              ;
;                |dffpipe_kec:rs_bwp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                    ;              ;
;                |dffpipe_ngh:rdaclr|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                    ;              ;
;       |command:command1|                                           ; 62 (62)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 2 (2)             ; 46 (46)          ; |DE1_D5M|Sdram_Control_4Port:u7|command:command1                                                                                                                ;              ;
;       |control_interface:control1|                                 ; 79 (79)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 15 (15)           ; 40 (40)          ; |DE1_D5M|Sdram_Control_4Port:u7|control_interface:control1                                                                                                      ;              ;
;    |VGA_Controller:u1|                                             ; 61 (61)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 27 (27)          ; |DE1_D5M|VGA_Controller:u1                                                                                                                                      ;              ;
;    |entropy_filter:u12|                                            ; 4020 (4004) ; 102 (91)                  ; 0 (0)         ; 61344       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 3918 (3913)  ; 18 (18)           ; 84 (73)          ; |DE1_D5M|entropy_filter:u12                                                                                                                                     ;              ;
;       |Line_Buffer_f:u0|                                           ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 61344       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE1_D5M|entropy_filter:u12|Line_Buffer_f:u0                                                                                                                    ;              ;
;          |altshift_taps:altshift_taps_component|                   ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 61344       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE1_D5M|entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component                                                                              ;              ;
;             |shift_taps_kkn:auto_generated|                        ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 61344       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE1_D5M|entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated                                                ;              ;
;                |altsyncram_om81:altsyncram2|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 61344       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2                    ;              ;
;                |cntr_3rf:cntr1|                                    ; 16 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 11 (11)          ; |DE1_D5M|entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1                                 ;              ;
;                   |cmpr_mdc:cmpr5|                                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|cmpr_mdc:cmpr5                  ;              ;
;    |mux:u10|                                                       ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|mux:u10                                                                                                                                                ;              ;
;    |sdram_pll:u6|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sdram_pll:u6                                                                                                                                           ;              ;
;       |altpll:altpll_component|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sdram_pll:u6|altpll:altpll_component                                                                                                                   ;              ;
+--------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; FL_DQ[0]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[1]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[2]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[3]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[4]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[5]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[6]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[7]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[0]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SD_DAT        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_DAT3       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SD_CMD        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; I2C_SDAT      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_ADCLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_DACLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_BCLK      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[0]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[1]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[2]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[3]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[4]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[5]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[6]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[7]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[8]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[9]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[10]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[11]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[12]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[13]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[14]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[15]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[2]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[14]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[15]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[0]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[0]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[1]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[3]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[4]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[5]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[6]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[7]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[8]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[9]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[10]    ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[11]    ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[12]    ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[13]    ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[21]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[22]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[23]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; GPIO_1[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CLOCK_24[1]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_27[0]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_27[1]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; EXT_CLOCK     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; TDI           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TCK           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TCS           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TDO           ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; PS2_DAT       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PS2_CLK       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_ADCDAT    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[8]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[9]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; UART_RXD      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ;
; CLOCK_24[0]   ; Input    ; --            ; --            ; --                    ; --  ;
; KEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[2]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[3]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[1]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                         ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FL_DQ[0]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[1]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[2]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[3]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[4]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[5]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[6]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[7]                                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                                                 ;                   ;         ;
; SD_DAT                                                                                                                                                                      ;                   ;         ;
; SD_DAT3                                                                                                                                                                     ;                   ;         ;
; SD_CMD                                                                                                                                                                      ;                   ;         ;
; I2C_SDAT                                                                                                                                                                    ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                 ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                                 ;                   ;         ;
; AUD_BCLK                                                                                                                                                                    ;                   ;         ;
; GPIO_0[0]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[1]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[2]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[3]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[9]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[11]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[13]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[32]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[33]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[34]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[35]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[2]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[14]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[15]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[18]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[20]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[25]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[26]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[27]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[28]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[29]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[30]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[31]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[32]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[33]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[34]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[35]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[6]~feeder                                                                                                                            ; 0                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[7]~feeder                                                                                                                            ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[8]                                                                                                                                   ; 0                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[9]~feeder                                                                                                                            ; 1                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[11]                                                                                                                                  ; 1                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[12]~feeder                                                                                                                           ; 1                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[13]~feeder                                                                                                                           ; 1                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[14]~feeder                                                                                                                           ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                                 ;                   ;         ;
; GPIO_1[0]                                                                                                                                                                   ;                   ;         ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a1                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a2                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a3                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a4                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a5                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a6                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a7                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a8                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a9                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a10                              ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a11                              ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[10]                                   ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[9]                                    ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[8]                                    ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[7]                                    ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[6]                                    ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[5]                                    ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[4]                                    ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[3]                                    ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[2]                                    ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[1]                                    ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[0]                                    ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0 ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9 ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0 ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9 ; 0                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a0                     ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a2                     ; 0                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a4                     ; 0                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a6                     ; 0                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a8                     ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a10                    ; 0                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a12                    ; 0                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a14                    ; 0                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a16                    ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a18                    ; 0                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a20                    ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a22                    ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a24                    ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a26                    ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a28                    ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a30                    ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a32                    ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a34                    ; 0                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a36                    ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a38                    ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a40                    ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a42                    ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a44                    ; 0                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ram_block3a46                    ; 0                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[10]                         ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[9]                          ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[8]                          ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[7]                          ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[6]                          ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[5]                          ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[4]                          ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[3]                          ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[2]                          ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[1]                          ; 1                 ; 0       ;
;      - entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[0]                          ; 1                 ; 0       ;
;      - Histogram:u11|Blue_out[10]                                                                                                                                           ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[0]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[1]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[2]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[3]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[4]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[5]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[6]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[7]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[0]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[1]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[2]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[3]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[4]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[5]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[6]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[7]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[8]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[9]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[10]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[11]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[12]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[13]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[14]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[15]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|ofilter[2]                                                                                                                                        ; 1                 ; 0       ;
;      - entropy_filter:u12|ofilter[3]                                                                                                                                        ; 1                 ; 0       ;
;      - entropy_filter:u12|ofilter[4]                                                                                                                                        ; 1                 ; 0       ;
;      - entropy_filter:u12|ofilter[5]                                                                                                                                        ; 1                 ; 0       ;
;      - entropy_filter:u12|ofilter[6]                                                                                                                                        ; 1                 ; 0       ;
;      - entropy_filter:u12|ofilter[7]                                                                                                                                        ; 1                 ; 0       ;
;      - entropy_filter:u12|ofilter[8]                                                                                                                                        ; 1                 ; 0       ;
;      - entropy_filter:u12|ofilter[9]                                                                                                                                        ; 1                 ; 0       ;
;      - entropy_filter:u12|ofilter[10]                                                                                                                                       ; 1                 ; 0       ;
;      - entropy_filter:u12|ofilter[11]                                                                                                                                       ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[8]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[9]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[10]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[11]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[12]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[13]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[14]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[15]                                                                                                                                            ; 1                 ; 0       ;
;      - Histogram:u11|his_in[15][20]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][20]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[13][20]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][20]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][20]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][20]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][20]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[8][20]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][20]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][20]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][20]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][20]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][20]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][20]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][20]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[1][20]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][19]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][19]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[13][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][19]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][19]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[8][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][19]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[1][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][18]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][18]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[13][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][18]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][18]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[8][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][18]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[1][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][17]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][17]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[13][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][17]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][17]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[8][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][17]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[1][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][16]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][16]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[13][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][16]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][16]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[8][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][16]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[1][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][15]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][15]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[13][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][15]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][15]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[8][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][15]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[1][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][14]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][14]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[13][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][14]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][14]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[8][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][14]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[1][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][13]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][13]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[13][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][13]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][13]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[8][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][13]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[1][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][12]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][12]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[13][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][12]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][12]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[8][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][12]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[1][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][11]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][11]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[13][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][11]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][11]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[8][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][11]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[1][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][10]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][10]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[13][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][10]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][10]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[8][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][10]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[1][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][9]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[13][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][9]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][9]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[9][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][9]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[3][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][8]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[13][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][8]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][8]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[9][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][8]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[3][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][7]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][7]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[13][7]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][7]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][7]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][7]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[9][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][7]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[3][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][6]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[13][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][6]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][6]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[9][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][6]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[3][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][5]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[13][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][5]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][5]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[9][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][5]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[3][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][4]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[13][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][4]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][4]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[9][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][4]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[3][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][3]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[13][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][3]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][3]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[9][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][3]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[3][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][2]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[13][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][2]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][2]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[9][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][2]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[3][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][1]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[13][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][1]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][1]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[9][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][1]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[3][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[15][0]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[14][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[13][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[12][0]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[11][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[10][0]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[9][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][0]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[3][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][0]                                                                                                                                           ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_FVAL                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_LVAL                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|mSTART                                                                                                                                                ; 1                 ; 0       ;
;      - CCD_Capture:u3|Pre_FVAL                                                                                                                                              ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                 ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]         ; 0                 ; 0       ;
;      - entropy_filter:u12|m53[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|counter[0][0]                                                                                                                                     ; 0                 ; 0       ;
;      - entropy_filter:u12|m54[0]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m54[1]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m54[2]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m54[3]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m53[0]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m53[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m53[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m52[0]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m52[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m52[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m52[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m51[0]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m51[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m51[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m51[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m44[0]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m44[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m44[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m44[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m43[0]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m43[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m43[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m43[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m42[0]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m42[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m42[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m42[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m41[0]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m41[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m41[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m41[3]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m34[0]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m34[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m34[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m34[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m33[0]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m33[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m33[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m33[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m32[0]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m32[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m32[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m32[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m31[0]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m31[1]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m31[2]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m31[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m24[0]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m24[1]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m24[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m24[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m23[0]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m23[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m23[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m23[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m22[0]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m22[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m22[2]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m22[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m21[0]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m21[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m21[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m21[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m14[0]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m14[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m14[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m14[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m13[0]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m13[1]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m13[2]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m13[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m12[0]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m12[1]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m12[2]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m12[3]                                                                                                                                            ; 0                 ; 0       ;
;      - entropy_filter:u12|m11[0]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m11[1]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m11[2]                                                                                                                                            ; 1                 ; 0       ;
;      - entropy_filter:u12|m11[3]                                                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[10]                                                                                                                                         ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[9]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[8]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[7]                                                                                                                                          ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[6]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[5]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[4]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[3]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[2]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[1]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[0]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[11]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][20]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[14][19]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][18]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][17]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][16]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][15]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][14]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][13]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][12]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][11]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][10]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][9]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[14][8]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][7]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[14][6]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][5]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][4]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][3]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[14][0]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[11][20]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[11][19]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[11][18]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[11][17]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[11][16]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[11][15]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[11][14]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[11][13]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[11][12]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[11][11]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[11][10]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[11][9]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[11][8]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[11][7]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[11][6]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[11][5]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[11][4]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[11][3]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[11][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[11][1]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[11][0]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][20]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][9]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][7]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][4]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][0]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[1][20]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][8]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[1][7]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[1][6]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[1][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][4]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[1][3]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[1][2]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[1][1]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[1][0]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[0][20]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][18]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[0][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][10]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[0][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][7]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[0][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][20]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][18]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][17]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][14]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][13]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][12]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][11]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][10]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][9]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][7]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][6]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][3]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][20]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][19]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][18]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][17]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][16]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][15]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][14]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][13]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][12]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][11]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][10]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][7]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][20]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][7]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[4][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][5]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[4][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][3]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[4][2]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[4][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][20]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][13]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[5][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][7]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][20]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[6][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][17]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[6][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][8]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[6][7]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[6][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][4]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[6][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][2]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[6][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][20]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][19]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][18]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][17]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][15]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][14]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][13]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][12]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][11]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][10]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][9]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][8]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][7]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][6]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][4]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][2]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][1]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][0]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[9][20]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][8]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[9][7]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[9][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][5]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[9][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][3]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[9][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[10][20]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[10][19]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[10][18]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[10][17]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[10][16]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[10][15]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[10][14]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[10][13]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[10][12]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[10][11]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[10][10]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[10][9]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[10][8]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[10][7]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[10][6]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[10][5]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[10][4]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[10][3]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[10][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[10][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[10][0]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][20]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[12][19]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][18]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][17]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][16]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[12][15]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][14]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][13]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[12][12]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[12][11]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][10]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][9]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][8]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][7]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][6]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][5]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][4]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][3]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][2]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[12][0]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[13][20]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][19]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[13][18]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][17]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][16]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[13][15]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[13][14]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][13]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[13][12]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[13][11]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][10]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[13][9]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][8]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][7]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][6]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][5]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][4]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][3]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][2]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][1]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[13][0]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][20]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[15][19]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[15][18]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][17]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][16]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][15]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[15][14]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][13]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[15][12]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[15][11]                                                                                                                                        ; 1                 ; 0       ;
;      - Histogram:u11|his_out[15][10]                                                                                                                                        ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][9]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][8]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][7]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][6]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][5]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][4]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][3]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][2]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[15][1]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[15][0]                                                                                                                                         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                 ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                           ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                           ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                           ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                           ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                           ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                           ; 0                 ; 0       ;
;      - GPIO_1[22]                                                                                                                                                           ; 1                 ; 0       ;
;      - GPIO_1[21]                                                                                                                                                           ; 1                 ; 0       ;
;      - GPIO_1[3]                                                                                                                                                            ; 0                 ; 0       ;
;      - GPIO_1[4]                                                                                                                                                            ; 0                 ; 0       ;
;      - GPIO_1[5]                                                                                                                                                            ; 1                 ; 0       ;
;      - GPIO_1[6]                                                                                                                                                            ; 0                 ; 0       ;
;      - GPIO_1[7]                                                                                                                                                            ; 1                 ; 0       ;
;      - GPIO_1[8]                                                                                                                                                            ; 1                 ; 0       ;
;      - GPIO_1[9]                                                                                                                                                            ; 0                 ; 0       ;
;      - GPIO_1[10]                                                                                                                                                           ; 0                 ; 0       ;
;      - GPIO_1[11]                                                                                                                                                           ; 0                 ; 0       ;
;      - GPIO_1[12]                                                                                                                                                           ; 0                 ; 0       ;
;      - GPIO_1[13]                                                                                                                                                           ; 1                 ; 0       ;
;      - GPIO_1[1]                                                                                                                                                            ; 1                 ; 0       ;
; GPIO_1[1]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[3]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[4]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[5]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[6]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[7]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[8]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[9]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[10]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[11]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[12]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[13]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[16]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[17]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[19]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[21]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[22]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[23]                                                                                                                                                                  ;                   ;         ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK1~3                                                                                                                           ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK2~1                                                                                                                           ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK3~2                                                                                                                           ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK4~9                                                                                                                           ; 0                 ; 6       ;
; GPIO_1[24]                                                                                                                                                                  ;                   ;         ;
; CLOCK_24[1]                                                                                                                                                                 ;                   ;         ;
; CLOCK_27[0]                                                                                                                                                                 ;                   ;         ;
; CLOCK_27[1]                                                                                                                                                                 ;                   ;         ;
; EXT_CLOCK                                                                                                                                                                   ;                   ;         ;
; TDI                                                                                                                                                                         ;                   ;         ;
; TCK                                                                                                                                                                         ;                   ;         ;
; TCS                                                                                                                                                                         ;                   ;         ;
; PS2_DAT                                                                                                                                                                     ;                   ;         ;
; PS2_CLK                                                                                                                                                                     ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                  ;                   ;         ;
; SW[0]                                                                                                                                                                       ;                   ;         ;
; SW[1]                                                                                                                                                                       ;                   ;         ;
; SW[2]                                                                                                                                                                       ;                   ;         ;
; SW[3]                                                                                                                                                                       ;                   ;         ;
; SW[4]                                                                                                                                                                       ;                   ;         ;
; SW[5]                                                                                                                                                                       ;                   ;         ;
; SW[6]                                                                                                                                                                       ;                   ;         ;
; SW[7]                                                                                                                                                                       ;                   ;         ;
; SW[8]                                                                                                                                                                       ;                   ;         ;
; SW[9]                                                                                                                                                                       ;                   ;         ;
; UART_RXD                                                                                                                                                                    ;                   ;         ;
;      - UART_TXD                                                                                                                                                             ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                                    ;                   ;         ;
; CLOCK_24[0]                                                                                                                                                                 ;                   ;         ;
; KEY[0]                                                                                                                                                                      ;                   ;         ;
;      - Reset_Delay:u2|oRST_2                                                                                                                                                ; 1                 ; 6       ;
;      - Reset_Delay:u2|oRST_0                                                                                                                                                ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[0]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[1]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[2]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[3]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[4]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[5]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[6]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[7]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[8]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[9]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[10]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[11]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[12]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[13]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[14]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[15]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[16]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[17]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[18]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[19]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[20]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[21]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[22]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[23]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[24]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[25]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[26]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[27]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[28]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[29]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[30]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[31]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|oRST_1                                                                                                                                                ; 1                 ; 6       ;
; KEY[2]                                                                                                                                                                      ;                   ;         ;
;      - CCD_Capture:u3|mSTART~0                                                                                                                                              ; 0                 ; 6       ;
; KEY[3]                                                                                                                                                                      ;                   ;         ;
;      - CCD_Capture:u3|mSTART~0                                                                                                                                              ; 1                 ; 6       ;
; KEY[1]                                                                                                                                                                      ;                   ;         ;
;      - I2C_CCD_Config:u8|iexposure_adj_delay[0]                                                                                                                             ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|always1~2                                                                                                                                          ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CCD_Capture:u3|X_Cont[4]~36                                                                                                        ; LCCOMB_X33_Y19_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|X_Cont[4]~51                                                                                                        ; LCCOMB_X33_Y19_N4  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|Y_Cont[1]~18                                                                                                        ; LCCOMB_X33_Y19_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                           ; LCFF_X31_Y9_N23    ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|oDVAL                                                                                                               ; LCCOMB_X33_Y18_N0  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CLOCK_24[0]                                                                                                                        ; PIN_B12            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                           ; PIN_L1             ; 96      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CLOCK_50                                                                                                                           ; PIN_L1             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; GPIO_1[0]~16                                                                                                                       ; PIN_H12            ; 976     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[0][0]~556                                                                                                     ; LCCOMB_X37_Y23_N26 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[10][9]~908                                                                                                    ; LCCOMB_X29_Y25_N26 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[11][11]~424                                                                                                   ; LCCOMB_X33_Y25_N22 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[12][10]~952                                                                                                   ; LCCOMB_X31_Y22_N26 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[13][11]~996                                                                                                   ; LCCOMB_X36_Y23_N26 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[14][16]~380                                                                                                   ; LCCOMB_X33_Y21_N22 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[15][5]~1040                                                                                                   ; LCCOMB_X30_Y23_N30 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[15][5]~378                                                                                                    ; LCCOMB_X31_Y22_N24 ; 336     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[1][14]~512                                                                                                    ; LCCOMB_X31_Y25_N22 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[2][7]~600                                                                                                     ; LCCOMB_X29_Y21_N28 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[3][20]~644                                                                                                    ; LCCOMB_X26_Y23_N28 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[4][8]~688                                                                                                     ; LCCOMB_X26_Y25_N28 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[5][12]~732                                                                                                    ; LCCOMB_X35_Y25_N28 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[6][0]~776                                                                                                     ; LCCOMB_X34_Y21_N28 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[7][1]~468                                                                                                     ; LCCOMB_X34_Y23_N24 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[8][20]~820                                                                                                    ; LCCOMB_X33_Y23_N28 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[9][19]~864                                                                                                    ; LCCOMB_X31_Y20_N30 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_out[15][14]~1                                                                                                    ; LCCOMB_X33_Y23_N22 ; 336     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~2                                                                                       ; LCCOMB_X30_Y7_N28  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]~1                                                                                ; LCCOMB_X30_Y3_N2   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                     ; LCFF_X27_Y7_N15    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                     ; LCFF_X27_Y7_N19    ; 39      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[5]~7                                                                                                   ; LCCOMB_X27_Y7_N24  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan2~4                                                                                                      ; LCCOMB_X29_Y2_N0   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan3~1                                                                                                      ; LCCOMB_X27_Y7_N28  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|always1~2                                                                                                        ; LCCOMB_X30_Y7_N2   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|i2c_reset                                                                                                        ; LCCOMB_X30_Y7_N0   ; 43      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                           ; LCFF_X30_Y7_N17    ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                    ; LCFF_X27_Y2_N7     ; 72      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; I2C_CCD_Config:u8|mI2C_DATA[23]~1                                                                                                  ; LCCOMB_X30_Y7_N8   ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|senosr_exposure[11]~35                                                                                           ; LCCOMB_X34_Y7_N0   ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                             ; PIN_R22            ; 35      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MIPS:u13|Execute:EXE|FPU_OP[1]~0                                                                                                   ; LCCOMB_X19_Y3_N20  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; MIPS:u13|Idecode:ID|counter:Counter_unit|q_int[23]                                                                                 ; LCFF_X25_Y1_N23    ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; MIPS:u13|Idecode:ID|process_0~1                                                                                                    ; LCCOMB_X9_Y6_N18   ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; MIPS:u13|PLL:m1|altpll:altpll_component|_clk0                                                                                      ; PLL_3              ; 338     ; Clock, Latch enable        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; MIPS:u13|dff_1bit:MemWrite_C|q                                                                                                     ; LCFF_X15_Y1_N9     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cout_actual           ; LCCOMB_X40_Y17_N2  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|oDVAL~0                                                                                                                 ; LCCOMB_X38_Y11_N4  ; 119     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|Equal0~10                                                                                                           ; LCCOMB_X37_Y9_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                              ; LCFF_X30_Y10_N1    ; 378     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                              ; LCFF_X37_Y9_N1     ; 495     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                              ; LCFF_X31_Y9_N5     ; 120     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|CMD[1]~0                                                                                                    ; LCCOMB_X27_Y8_N0   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]      ; LCFF_X22_Y9_N9     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                     ; LCCOMB_X23_Y9_N10  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                        ; LCCOMB_X23_Y9_N4   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                      ; LCCOMB_X19_Y10_N22 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]      ; LCFF_X22_Y11_N9    ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                     ; LCCOMB_X23_Y9_N6   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                        ; LCCOMB_X23_Y9_N0   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                      ; LCCOMB_X25_Y10_N22 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]     ; LCFF_X20_Y23_N5    ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                    ; LCCOMB_X21_Y23_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                       ; LCCOMB_X22_Y23_N6  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                     ; LCCOMB_X25_Y24_N14 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]     ; LCFF_X19_Y14_N7    ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                    ; LCCOMB_X20_Y12_N4  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                       ; LCCOMB_X20_Y12_N26 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                     ; LCCOMB_X27_Y19_N20 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|WR_MASK[0]~0                                                                                                ; LCCOMB_X27_Y10_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|OE                                                                                         ; LCFF_X1_Y7_N29     ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|rp_shift[1]~1                                                                              ; LCCOMB_X24_Y8_N24  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|INIT_REQ                                                                         ; LCFF_X23_Y8_N17    ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan0~3                                                                      ; LCCOMB_X22_Y8_N22  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ~1                                                                        ; LCCOMB_X26_Y7_N0   ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|mRD~4                                                                                                       ; LCCOMB_X27_Y10_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|mRD~6                                                                                                       ; LCCOMB_X30_Y10_N18 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD1_ADDR[10]~19                                                                                            ; LCCOMB_X31_Y10_N10 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD1_ADDR[10]~20                                                                                            ; LCCOMB_X30_Y10_N4  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD2_ADDR[19]~19                                                                                            ; LCCOMB_X33_Y10_N30 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD2_ADDR[19]~20                                                                                            ; LCCOMB_X30_Y10_N10 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR1_ADDR[12]~19                                                                                            ; LCCOMB_X29_Y10_N0  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR1_ADDR[12]~20                                                                                            ; LCCOMB_X29_Y11_N14 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR2_ADDR[14]~19                                                                                            ; LCCOMB_X29_Y10_N2  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR2_ADDR[14]~20                                                                                            ; LCCOMB_X30_Y9_N10  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|Equal0~3                                                                                                         ; LCCOMB_X33_Y9_N2   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan6~2                                                                                                      ; LCCOMB_X33_Y9_N12  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan8~4                                                                                                      ; LCCOMB_X32_Y8_N30  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|cout_actual ; LCCOMB_X30_Y18_N2  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; entropy_filter:u12|ofilter~12                                                                                                      ; LCCOMB_X26_Y21_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rClk[0]                                                                                                                            ; LCFF_X49_Y14_N7    ; 121     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|_clk0                                                                                         ; PLL_1              ; 491     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                          ;
+----------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                                               ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                           ; PIN_L1          ; 96      ; Global Clock         ; GCLK2            ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                    ; LCFF_X27_Y2_N7  ; 72      ; Global Clock         ; GCLK15           ; --                        ;
; MIPS:u13|Idecode:ID|counter:Counter_unit|q_int[23] ; LCFF_X25_Y1_N23 ; 33      ; Global Clock         ; GCLK13           ; --                        ;
; MIPS:u13|PLL:m1|altpll:altpll_component|_clk0      ; PLL_3           ; 338     ; Global Clock         ; GCLK11           ; --                        ;
; Reset_Delay:u2|oRST_0                              ; LCFF_X30_Y10_N1 ; 378     ; Global Clock         ; GCLK6            ; --                        ;
; rClk[0]                                            ; LCFF_X49_Y14_N7 ; 121     ; Global Clock         ; GCLK4            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|_clk0         ; PLL_1           ; 491     ; Global Clock         ; GCLK3            ; --                        ;
+----------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; GPIO_1[0]~16                                                                                                                              ; 976     ;
; Reset_Delay:u2|oRST_1                                                                                                                     ; 495     ;
; Histogram:u11|his_in[15][5]~378                                                                                                           ; 336     ;
; Histogram:u11|his_out[15][14]~1                                                                                                           ; 336     ;
; Reset_Delay:u2|oRST_2                                                                                                                     ; 120     ;
; RAW2RGB:u4|oDVAL~0                                                                                                                        ; 119     ;
; ~GND                                                                                                                                      ; 68      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:5:stage_i|q~7                                                                                ; 68      ;
; CCD_Capture:u3|Y_Cont[0]                                                                                                                  ; 56      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[2]~8                                               ; 55      ;
; MIPS:u13|dff_1bit:ALUSrc_control_B|q                                                                                                      ; 53      ;
; MIPS:u13|HAZARD:HAZ|data_hazard_en                                                                                                        ; 51      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[1]~19                                              ; 51      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i|sum    ; 50      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[10]         ; 50      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[9]          ; 50      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[8]          ; 50      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[7]          ; 50      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[6]          ; 50      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[5]          ; 50      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[4]          ; 50      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[3]          ; 50      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[2]          ; 50      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[1]          ; 50      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[0]          ; 50      ;
; CCD_Capture:u3|X_Cont[0]                                                                                                                  ; 50      ;
; entropy_filter:u12|Mux95~13                                                                                                               ; 49      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|SUBorADD                                                                      ; 48      ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q                                                                                ; 48      ;
; MIPS:u13|Execute:EXE|Binput_signed[23]~2                                                                                                  ; 46      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:23:stage_i|q~0                                                                               ; 44      ;
; entropy_filter:u12|Mux63~37                                                                                                               ; 43      ;
; I2C_CCD_Config:u8|i2c_reset                                                                                                               ; 43      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:5:stage_i|q~8                                                                                ; 43      ;
; SW[1]                                                                                                                                     ; 41      ;
; SW[0]                                                                                                                                     ; 41      ;
; I2C_CCD_Config:u8|LUT_INDEX[1]                                                                                                            ; 40      ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                            ; 39      ;
; entropy_filter:u12|Add14~2                                                                                                                ; 38      ;
; entropy_filter:u12|Add14~1                                                                                                                ; 38      ;
; entropy_filter:u12|m11[1]                                                                                                                 ; 38      ;
; entropy_filter:u12|m11[0]                                                                                                                 ; 38      ;
; entropy_filter:u12|m12[1]                                                                                                                 ; 38      ;
; entropy_filter:u12|m12[0]                                                                                                                 ; 38      ;
; entropy_filter:u12|m13[1]                                                                                                                 ; 38      ;
; entropy_filter:u12|m13[0]                                                                                                                 ; 38      ;
; entropy_filter:u12|Add11~2                                                                                                                ; 38      ;
; entropy_filter:u12|Add11~1                                                                                                                ; 38      ;
; entropy_filter:u12|m21[1]                                                                                                                 ; 38      ;
; entropy_filter:u12|m21[0]                                                                                                                 ; 38      ;
; entropy_filter:u12|m22[1]                                                                                                                 ; 38      ;
; entropy_filter:u12|m22[0]                                                                                                                 ; 38      ;
; entropy_filter:u12|m23[1]                                                                                                                 ; 38      ;
; entropy_filter:u12|m23[0]                                                                                                                 ; 38      ;
; entropy_filter:u12|Add8~2                                                                                                                 ; 38      ;
; entropy_filter:u12|Add8~1                                                                                                                 ; 38      ;
; entropy_filter:u12|m31[1]                                                                                                                 ; 38      ;
; entropy_filter:u12|m31[0]                                                                                                                 ; 38      ;
; entropy_filter:u12|m32[1]                                                                                                                 ; 38      ;
; entropy_filter:u12|m32[0]                                                                                                                 ; 38      ;
; entropy_filter:u12|m33[1]                                                                                                                 ; 38      ;
; entropy_filter:u12|m33[0]                                                                                                                 ; 38      ;
; entropy_filter:u12|Add5~2                                                                                                                 ; 38      ;
; entropy_filter:u12|Add5~1                                                                                                                 ; 38      ;
; entropy_filter:u12|m41[1]                                                                                                                 ; 38      ;
; entropy_filter:u12|m41[0]                                                                                                                 ; 38      ;
; entropy_filter:u12|m42[1]                                                                                                                 ; 38      ;
; entropy_filter:u12|m42[0]                                                                                                                 ; 38      ;
; entropy_filter:u12|m43[1]                                                                                                                 ; 38      ;
; entropy_filter:u12|m43[0]                                                                                                                 ; 38      ;
; entropy_filter:u12|Add2~2                                                                                                                 ; 38      ;
; entropy_filter:u12|Add2~1                                                                                                                 ; 38      ;
; entropy_filter:u12|m14[1]                                                                                                                 ; 37      ;
; entropy_filter:u12|m14[0]                                                                                                                 ; 37      ;
; entropy_filter:u12|m24[1]                                                                                                                 ; 37      ;
; entropy_filter:u12|m24[0]                                                                                                                 ; 37      ;
; entropy_filter:u12|m34[1]                                                                                                                 ; 37      ;
; entropy_filter:u12|m34[0]                                                                                                                 ; 37      ;
; entropy_filter:u12|m44[1]                                                                                                                 ; 37      ;
; entropy_filter:u12|m44[0]                                                                                                                 ; 37      ;
; entropy_filter:u12|counter[0][0]                                                                                                          ; 37      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|sum    ; 37      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[0]~15                                              ; 37      ;
; KEY[0]                                                                                                                                    ; 35      ;
; entropy_filter:u12|Mux799~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux767~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux735~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux703~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux671~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux639~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux607~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux575~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux543~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux511~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux479~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux447~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux415~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux383~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux351~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux319~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux287~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux255~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux223~9                                                                                                               ; 35      ;
; entropy_filter:u12|Mux191~9                                                                                                               ; 35      ;
; entropy_filter:u12|Add14~5                                                                                                                ; 34      ;
; entropy_filter:u12|m11[3]                                                                                                                 ; 34      ;
; entropy_filter:u12|m12[3]                                                                                                                 ; 34      ;
; entropy_filter:u12|m13[3]                                                                                                                 ; 34      ;
; entropy_filter:u12|Add11~5                                                                                                                ; 34      ;
; entropy_filter:u12|m21[3]                                                                                                                 ; 34      ;
; entropy_filter:u12|m22[3]                                                                                                                 ; 34      ;
; entropy_filter:u12|m23[3]                                                                                                                 ; 34      ;
; entropy_filter:u12|Add8~5                                                                                                                 ; 34      ;
; entropy_filter:u12|m31[3]                                                                                                                 ; 34      ;
; entropy_filter:u12|m32[3]                                                                                                                 ; 34      ;
; entropy_filter:u12|m33[3]                                                                                                                 ; 34      ;
; entropy_filter:u12|Add5~5                                                                                                                 ; 34      ;
; entropy_filter:u12|m41[3]                                                                                                                 ; 34      ;
; entropy_filter:u12|m42[3]                                                                                                                 ; 34      ;
; entropy_filter:u12|m43[3]                                                                                                                 ; 34      ;
; entropy_filter:u12|Mux159~9                                                                                                               ; 34      ;
; entropy_filter:u12|Add2~5                                                                                                                 ; 34      ;
; entropy_filter:u12|Mux127~9                                                                                                               ; 34      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[0]~10                                          ; 34      ;
; I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                            ; 34      ;
; entropy_filter:u12|Mux125~9                                                                                                               ; 33      ;
; entropy_filter:u12|Mux94~9                                                                                                                ; 33      ;
; entropy_filter:u12|Add14~3                                                                                                                ; 33      ;
; entropy_filter:u12|m11[2]                                                                                                                 ; 33      ;
; entropy_filter:u12|m12[2]                                                                                                                 ; 33      ;
; entropy_filter:u12|m13[2]                                                                                                                 ; 33      ;
; entropy_filter:u12|m14[3]                                                                                                                 ; 33      ;
; entropy_filter:u12|Add11~3                                                                                                                ; 33      ;
; entropy_filter:u12|m21[2]                                                                                                                 ; 33      ;
; entropy_filter:u12|m22[2]                                                                                                                 ; 33      ;
; entropy_filter:u12|m23[2]                                                                                                                 ; 33      ;
; entropy_filter:u12|m24[3]                                                                                                                 ; 33      ;
; entropy_filter:u12|Add8~3                                                                                                                 ; 33      ;
; entropy_filter:u12|m31[2]                                                                                                                 ; 33      ;
; entropy_filter:u12|m32[2]                                                                                                                 ; 33      ;
; entropy_filter:u12|m33[2]                                                                                                                 ; 33      ;
; entropy_filter:u12|m34[3]                                                                                                                 ; 33      ;
; entropy_filter:u12|Add5~3                                                                                                                 ; 33      ;
; entropy_filter:u12|m41[2]                                                                                                                 ; 33      ;
; entropy_filter:u12|m42[2]                                                                                                                 ; 33      ;
; entropy_filter:u12|m43[2]                                                                                                                 ; 33      ;
; entropy_filter:u12|m44[3]                                                                                                                 ; 33      ;
; entropy_filter:u12|Add2~3                                                                                                                 ; 33      ;
; MIPS:u13|control:CTL|ALUSrc                                                                                                               ; 33      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum    ; 33      ;
; MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:31:stage_i|q                                                                              ; 33      ;
; I2C_CCD_Config:u8|LUT_INDEX[3]                                                                                                            ; 33      ;
; Histogram:u11|Blue_out[10]                                                                                                                ; 33      ;
; entropy_filter:u12|Add18~2                                                                                                                ; 32      ;
; entropy_filter:u12|m14[2]                                                                                                                 ; 32      ;
; entropy_filter:u12|m24[2]                                                                                                                 ; 32      ;
; entropy_filter:u12|m34[2]                                                                                                                 ; 32      ;
; entropy_filter:u12|m44[2]                                                                                                                 ; 32      ;
; entropy_filter:u12|m51[3]                                                                                                                 ; 32      ;
; entropy_filter:u12|m51[2]                                                                                                                 ; 32      ;
; entropy_filter:u12|m51[1]                                                                                                                 ; 32      ;
; entropy_filter:u12|m51[0]                                                                                                                 ; 32      ;
; MIPS:u13|Idecode:ID|read_data_2~3                                                                                                         ; 32      ;
; MIPS:u13|Idecode:ID|Mux32~3                                                                                                               ; 32      ;
; MIPS:u13|Idecode:ID|read_data_1~4                                                                                                         ; 32      ;
; MIPS:u13|Idecode:ID|Mux0~3                                                                                                                ; 32      ;
; Reset_Delay:u2|Equal0~10                                                                                                                  ; 32      ;
; MIPS:u13|Execute:EXE|FPU_OP[1]~0                                                                                                          ; 32      ;
; MIPS:u13|Idecode:ID|LessThan0~10                                                                                                          ; 32      ;
; MIPS:u13|dff_1bit:MemtoReg_control_D|q                                                                                                    ; 32      ;
; entropy_filter:u12|m52[1]                                                                                                                 ; 31      ;
; entropy_filter:u12|m53[3]                                                                                                                 ; 31      ;
; MIPS:u13|comb~0                                                                                                                           ; 30      ;
; I2C_CCD_Config:u8|LUT_INDEX[0]                                                                                                            ; 30      ;
; entropy_filter:u12|m52[0]                                                                                                                 ; 30      ;
; entropy_filter:u12|m53[2]                                                                                                                 ; 30      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:5:stage_i|q~13                                                                               ; 29      ;
; entropy_filter:u12|Mux62~9                                                                                                                ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_15_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_14_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_13_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_12_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_11_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_10_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_14_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_13_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_12_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_11_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_18_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_17_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_16_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_15_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_14_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_13_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_12_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_11_result_int[11]~16  ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_10_result_int[11]~16  ; 29      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:5:stage_i|q~9                                                                                ; 28      ;
; entropy_filter:u12|m53[1]                                                                                                                 ; 27      ;
; MIPS:u13|Execute:EXE|FPU_OP[0]~1                                                                                                          ; 27      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_16_result_int[11]~16  ; 27      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_9_result_int[10]~14   ; 27      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[11]~16  ; 27      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[10]~14   ; 27      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_19_result_int[11]~16  ; 27      ;
; entropy_filter:u12|m52[3]                                                                                                                 ; 26      ;
; entropy_filter:u12|m52[2]                                                                                                                 ; 26      ;
; entropy_filter:u12|m53[0]                                                                                                                 ; 26      ;
; I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                                  ; 26      ;
; Sdram_Control_4Port:u7|control_interface:control1|INIT_REQ                                                                                ; 26      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[1]~18                                          ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[10]                   ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[9]                    ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[8]                    ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[7]                    ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[6]                    ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[5]                    ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[4]                    ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[3]                    ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[2]                    ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[1]                    ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[0]                    ; 26      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_9_result_int[10]~14   ; 26      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~14                                          ; 25      ;
; I2C_CCD_Config:u8|mI2C_DATA[23]~1                                                                                                         ; 24      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~2                                                                                              ; 24      ;
; CCD_Capture:u3|oDVAL                                                                                                                      ; 24      ;
; Sdram_Control_4Port:u7|mADDR[15]~0                                                                                                        ; 23      ;
; Sdram_Control_4Port:u7|mRD~2                                                                                                              ; 23      ;
; SW[9]                                                                                                                                     ; 22      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3]                                                                                         ; 22      ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; 22      ;
; Histogram:u11|his_in[15][5]~1040                                                                                                          ; 21      ;
; Histogram:u11|his_in[13][11]~996                                                                                                          ; 21      ;
; Histogram:u11|his_in[12][10]~952                                                                                                          ; 21      ;
; Histogram:u11|his_in[10][9]~908                                                                                                           ; 21      ;
; Histogram:u11|his_in[9][19]~864                                                                                                           ; 21      ;
; Histogram:u11|his_in[8][20]~820                                                                                                           ; 21      ;
; Histogram:u11|his_in[6][0]~776                                                                                                            ; 21      ;
; Histogram:u11|his_in[5][12]~732                                                                                                           ; 21      ;
; Histogram:u11|his_in[4][8]~688                                                                                                            ; 21      ;
; Histogram:u11|his_in[3][20]~644                                                                                                           ; 21      ;
; Histogram:u11|his_in[2][7]~600                                                                                                            ; 21      ;
; Histogram:u11|his_in[0][0]~556                                                                                                            ; 21      ;
; Histogram:u11|his_in[1][14]~512                                                                                                           ; 21      ;
; Histogram:u11|his_in[7][1]~468                                                                                                            ; 21      ;
; Histogram:u11|his_in[11][11]~424                                                                                                          ; 21      ;
; Histogram:u11|his_in[14][16]~380                                                                                                          ; 21      ;
; entropy_filter:u12|m54[3]                                                                                                                 ; 20      ;
; entropy_filter:u12|m54[2]                                                                                                                 ; 20      ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:15:stage_i|q                                                                                ; 20      ;
; Sdram_Control_4Port:u7|command:command1|do_writea                                                                                         ; 20      ;
; Sdram_Control_4Port:u7|command:command1|do_reada                                                                                          ; 20      ;
; RAW2gray:u9|Add1~22                                                                                                                       ; 20      ;
; RAW2gray:u9|Add1~20                                                                                                                       ; 20      ;
; RAW2gray:u9|Add1~18                                                                                                                       ; 20      ;
; RAW2gray:u9|Add1~16                                                                                                                       ; 20      ;
; CCD_Capture:u3|X_Cont[10]                                                                                                                 ; 20      ;
; CCD_Capture:u3|Y_Cont[5]                                                                                                                  ; 20      ;
; CCD_Capture:u3|Y_Cont[4]                                                                                                                  ; 20      ;
; CCD_Capture:u3|Y_Cont[3]                                                                                                                  ; 20      ;
; CCD_Capture:u3|Y_Cont[2]                                                                                                                  ; 20      ;
; CCD_Capture:u3|Y_Cont[1]                                                                                                                  ; 20      ;
; entropy_filter:u12|Mux798~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux766~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux734~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux702~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux670~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux638~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux606~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux574~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux542~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux510~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux478~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux446~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux414~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux382~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux350~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux318~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux286~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux254~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux222~9                                                                                                               ; 19      ;
; entropy_filter:u12|Mux190~9                                                                                                               ; 19      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0]                                                                                         ; 19      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2]                                                                                         ; 19      ;
; Sdram_Control_4Port:u7|WR_MASK[0]                                                                                                         ; 19      ;
; CCD_Capture:u3|X_Cont[7]                                                                                                                  ; 19      ;
; Histogram:u11|process_0~30                                                                                                                ; 18      ;
; RAW2RGB:u4|mDVAL~0                                                                                                                        ; 18      ;
; entropy_filter:u12|Mux797~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux765~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux733~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux701~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux669~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux637~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux605~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux573~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux541~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux509~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux477~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux445~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux413~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux381~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux349~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux317~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux285~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux253~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux221~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux189~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux158~9                                                                                                               ; 18      ;
; entropy_filter:u12|Mux126~9                                                                                                               ; 18      ;
; entropy_filter:u12|m54[1]                                                                                                                 ; 18      ;
; entropy_filter:u12|m54[0]                                                                                                                 ; 18      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]                                                                                         ; 18      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q~6                                                                               ; 18      ;
; MIPS:u13|Execute:EXE|Equal0~1                                                                                                             ; 18      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[8]~33         ; 18      ;
; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                      ; 18      ;
; entropy_filter:u12|Add19~4                                                                                                                ; 17      ;
; entropy_filter:u12|Mux796~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux764~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux732~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux700~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux668~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux636~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux604~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux572~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux540~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux508~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux476~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux444~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux412~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux380~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux348~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux316~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux284~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux252~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux220~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux188~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux156~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux157~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux124~9                                                                                                               ; 17      ;
; entropy_filter:u12|Mux93~9                                                                                                                ; 17      ;
; Sdram_Control_4Port:u7|Equal0~0                                                                                                           ; 17      ;
; I2C_CCD_Config:u8|LUT_INDEX[5]                                                                                                            ; 17      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_17_result_int[11]~16  ; 17      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[11]~16  ; 17      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_20_result_int[11]~16  ; 17      ;
; entropy_filter:u12|Add38~4                                                                                                                ; 16      ;
; entropy_filter:u12|Add37~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add37~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add36~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add36~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add35~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add35~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add34~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add34~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add33~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add33~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add32~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add32~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add31~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add31~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add30~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add30~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add29~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add29~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add28~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add28~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add27~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add27~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add26~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add26~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add25~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add25~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add24~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add24~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add23~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add23~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add22~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add22~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add21~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add21~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add20~6                                                                                                                ; 16      ;
; entropy_filter:u12|Add20~5                                                                                                                ; 16      ;
; entropy_filter:u12|Add18~3                                                                                                                ; 16      ;
; CCD_Capture:u3|X_Cont[4]~51                                                                                                               ; 16      ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ~1                                                                               ; 16      ;
; I2C_CCD_Config:u8|LessThan2~4                                                                                                             ; 16      ;
; entropy_filter:u12|Add39~2                                                                                                                ; 16      ;
; entropy_filter:u12|Add39~1                                                                                                                ; 16      ;
; entropy_filter:u12|Mux795~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add39~0                                                                                                                ; 16      ;
; entropy_filter:u12|Add38~3                                                                                                                ; 16      ;
; entropy_filter:u12|Mux763~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add38~2                                                                                                                ; 16      ;
; entropy_filter:u12|Mux731~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add37~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux699~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add36~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux667~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add35~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux635~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add34~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux603~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add33~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux571~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add32~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux539~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add31~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux507~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add30~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux475~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add29~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux443~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add28~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux411~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add27~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux379~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add26~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux347~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add25~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux315~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add24~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux283~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add23~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux251~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add22~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux219~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add21~4                                                                                                                ; 16      ;
; entropy_filter:u12|Mux187~9                                                                                                               ; 16      ;
; entropy_filter:u12|Add20~4                                                                                                                ; 16      ;
; entropy_filter:u12|Add19~3                                                                                                                ; 16      ;
; entropy_filter:u12|Add19~2                                                                                                                ; 16      ;
; entropy_filter:u12|Add17~0                                                                                                                ; 16      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|sum    ; 16      ;
; Sdram_Control_4Port:u7|command:command1|OE                                                                                                ; 16      ;
; CCD_Capture:u3|X_Cont[4]~36                                                                                                               ; 16      ;
; CCD_Capture:u3|Y_Cont[1]~18                                                                                                               ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT20                                                                   ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT19                                                                   ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT18                                                                   ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT17                                                                   ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT16                                                                   ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT15                                                                   ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT14                                                                   ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT13                                                                   ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT12                                                                   ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT11                                                                   ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT10                                                                   ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT9                                                                    ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT8                                                                    ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT7                                                                    ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT6                                                                    ; 16      ;
; CCD_Capture:u3|X_Cont[6]                                                                                                                  ; 16      ;
; Sdram_Control_4Port:u7|rRD1_ADDR[10]~20                                                                                                   ; 15      ;
; Sdram_Control_4Port:u7|rRD1_ADDR[10]~19                                                                                                   ; 15      ;
; Sdram_Control_4Port:u7|rWR2_ADDR[14]~20                                                                                                   ; 15      ;
; Sdram_Control_4Port:u7|rWR2_ADDR[14]~19                                                                                                   ; 15      ;
; Sdram_Control_4Port:u7|rRD2_ADDR[19]~20                                                                                                   ; 15      ;
; Sdram_Control_4Port:u7|rRD2_ADDR[19]~19                                                                                                   ; 15      ;
; Sdram_Control_4Port:u7|rWR1_ADDR[12]~20                                                                                                   ; 15      ;
; Sdram_Control_4Port:u7|rWR1_ADDR[12]~19                                                                                                   ; 15      ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan0~3                                                                             ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]            ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]            ; 15      ;
; Sdram_Control_4Port:u7|mRD~6                                                                                                              ; 15      ;
; RAW2RGB:u4|mCCD_G[5]~8                                                                                                                    ; 15      ;
; RAW2RGB:u4|mCCD_G[9]~4                                                                                                                    ; 15      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~12                                     ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]             ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]             ; 15      ;
; Sdram_Control_4Port:u7|ST[0]                                                                                                              ; 15      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|process_0~8                                          ; 14      ;
; I2C_CCD_Config:u8|always1~2                                                                                                               ; 14      ;
; I2C_CCD_Config:u8|senosr_exposure[11]~35                                                                                                  ; 14      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                              ; 14      ;
; RAW2RGB:u4|mCCD_G[6]~5                                                                                                                    ; 14      ;
; RAW2RGB:u4|mCCD_G[10]~1                                                                                                                   ; 14      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                              ; 14      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[3]~16                                          ; 14      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i|sum~0  ; 14      ;
; CCD_Capture:u3|X_Cont[9]                                                                                                                  ; 14      ;
; CCD_Capture:u3|X_Cont[8]                                                                                                                  ; 14      ;
; rCCD_LVAL                                                                                                                                 ; 13      ;
; RAW2RGB:u4|mCCD_G[7]~6                                                                                                                    ; 13      ;
; RAW2RGB:u4|mCCD_G[11]~2                                                                                                                   ; 13      ;
; MIPS:u13|Execute:EXE|Binput_signed[28]~6                                                                                                  ; 13      ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:28:stage_i|q                                                                                ; 13      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|process_0~6                                          ; 13      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]                                                                                         ; 13      ;
; VGA_Controller:u1|Equal0~3                                                                                                                ; 13      ;
; CCD_Capture:u3|LessThan0~3                                                                                                                ; 13      ;
; VGA_Controller:u1|LessThan4~4                                                                                                             ; 13      ;
; VGA_Controller:u1|always0~0                                                                                                               ; 13      ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[25]                                                         ; 13      ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[20]                                                         ; 13      ;
; CCD_Capture:u3|X_Cont[5]                                                                                                                  ; 13      ;
; SW[8]                                                                                                                                     ; 12      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q~10                                                                              ; 12      ;
; VGA_Controller:u1|LessThan8~4                                                                                                             ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                            ; 12      ;
; RAW2RGB:u4|mCCD_R[4]                                                                                                                      ; 12      ;
; RAW2RGB:u4|mCCD_R[8]                                                                                                                      ; 12      ;
; RAW2RGB:u4|mCCD_G[8]~7                                                                                                                    ; 12      ;
; RAW2RGB:u4|mCCD_G[12]~3                                                                                                                   ; 12      ;
; RAW2RGB:u4|mCCD_G[8]~0                                                                                                                    ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                            ; 12      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q~5                                                                               ; 12      ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q                                                                                ; 12      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]                                                                                         ; 12      ;
; Sdram_Control_4Port:u7|command:command1|rw_flag~0                                                                                         ; 12      ;
; Sdram_Control_4Port:u7|Equal6~0                                                                                                           ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]  ; 12      ;
; VGA_Controller:u1|LessThan6~2                                                                                                             ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]  ; 12      ;
; VGA_Controller:u1|oVGA_R~0                                                                                                                ; 12      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:21:stage_i|q~4                                                                               ; 11      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|cout_actual        ; 11      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cout_actual                  ; 11      ;
; RAW2RGB:u4|mCCD_G[4]~11                                                                                                                   ; 11      ;
; RAW2RGB:u4|mCCD_G[3]~10                                                                                                                   ; 11      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|sum    ; 11      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[3]~16                                              ; 11      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6]                                                                                         ; 11      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                               ; 11      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]  ; 11      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                               ; 11      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]  ; 11      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:5:stage_i|q~12                                                                               ; 10      ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:21:stage_i|q~0                                                                              ; 10      ;
; entropy_filter:u12|ofilter~12                                                                                                             ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2] ; 10      ;
; RAW2RGB:u4|mCCD_R[7]                                                                                                                      ; 10      ;
; RAW2RGB:u4|mCCD_R[6]                                                                                                                      ; 10      ;
; RAW2RGB:u4|mCCD_R[5]                                                                                                                      ; 10      ;
; RAW2RGB:u4|mCCD_R[11]                                                                                                                     ; 10      ;
; RAW2RGB:u4|mCCD_R[10]                                                                                                                     ; 10      ;
; RAW2RGB:u4|mCCD_R[9]                                                                                                                      ; 10      ;
; RAW2RGB:u4|mCCD_G[2]~9                                                                                                                    ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2] ; 10      ;
; Sdram_Control_4Port:u7|command:command1|always0~5                                                                                         ; 10      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:21:stage_i|q~3                                                                               ; 10      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|sum~0  ; 10      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum    ; 10      ;
; MIPS:u13|Execute:EXE|Binput_signed[26]~7                                                                                                  ; 10      ;
; Sdram_Control_4Port:u7|ST[3]~3                                                                                                            ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                             ; 10      ;
; Reset_Delay:u2|oRST_0                                                                                                                     ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                             ; 10      ;
; Sdram_Control_4Port:u7|ST[1]                                                                                                              ; 10      ;
; Sdram_Control_4Port:u7|ST[1]~16                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1905                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1900                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1895                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1890                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1885                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1880                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1875                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1870                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1865                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1860                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1855                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1850                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1845                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1840                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1835                                                                                                           ; 9       ;
; entropy_filter:u12|counter~1830                                                                                                           ; 9       ;
; I2C_CCD_Config:u8|mI2C_GO                                                                                                                 ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3] ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5] ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0] ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                           ; 9       ;
; RAW2RGB:u4|mCCD_G[1]~12                                                                                                                   ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2] ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3] ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5] ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0] ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                           ; 9       ;
; Sdram_Control_4Port:u7|command:command1|command_done                                                                                      ; 9       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[8]~34         ; 9       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:22:stage_i|q                                                                                ; 9       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:27:stage_i|q                                                                                ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]  ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]  ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]  ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]  ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]  ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                            ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]  ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]  ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]  ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]  ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]  ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                            ; 9       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~58                        ; 9       ;
; Sdram_Control_4Port:u7|command:command1|do_refresh                                                                                        ; 9       ;
; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                      ; 9       ;
; CCD_Capture:u3|X_Cont[4]                                                                                                                  ; 9       ;
; SW[9]~_wirecell                                                                                                                           ; 8       ;
; MIPS:u13|Execute:EXE|Equal1~2                                                                                                             ; 8       ;
; MIPS:u13|HAZARD:HAZ|Branch_en~0                                                                                                           ; 8       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:26:stage_i|q                                                                                ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4] ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7] ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6] ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1] ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5] ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3] ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0] ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4] ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7] ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6] ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1] ; 8       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i|sum   ; 8       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i|sum   ; 8       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i|sum    ; 8       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i|sum   ; 8       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:31:stage_i|q                                                                                ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[22]~29                                                                                                 ; 8       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:21:stage_i|q                                                                                ; 8       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:20:stage_i|q                                                                                ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[21]~28                                                                                                 ; 8       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:19:stage_i|q                                                                                ; 8       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:18:stage_i|q                                                                                ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[19]~26                                                                                                 ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[17]~24                                                                                                 ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[11]~22                                                                                                 ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[9]~20                                                                                                  ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[15]~18                                                                                                 ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[13]~16                                                                                                 ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[7]~14                                                                                                  ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[5]~12                                                                                                  ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[2]~9                                                                                                   ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[1]~8                                                                                                   ; 8       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|sum    ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[27]~5                                                                                                  ; 8       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q                                                                                ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[0]~0                                                                                                   ; 8       ;
; Sdram_Control_4Port:u7|Equal5~3                                                                                                           ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]  ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]  ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]  ; 8       ;
; Sdram_Control_4Port:u7|Equal5~2                                                                                                           ; 8       ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[21]                                                         ; 8       ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[22]                                                         ; 8       ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[23]                                                         ; 8       ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[24]                                                         ; 8       ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[18]                                                         ; 8       ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[19]                                                         ; 8       ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[16]                                                         ; 8       ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[17]                                                         ; 8       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[9]                                                                           ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_1~16                                  ; 8       ;
; entropy_filter:u12|Mux802~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux805~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux808~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux811~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux814~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux817~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux820~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux823~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux826~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux829~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux832~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux835~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux838~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux841~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux844~1                                                                                                               ; 7       ;
; entropy_filter:u12|Mux847~1                                                                                                               ; 7       ;
; RAW2RGB:u4|mCCD_B[2]                                                                                                                      ; 7       ;
; RAW2RGB:u4|mCCD_B[4]                                                                                                                      ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[5]~9           ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[7]~61         ; 7       ;
; I2C_CCD_Config:u8|Mux14~0                                                                                                                 ; 7       ;
; I2C_CCD_Config:u8|LessThan3~1                                                                                                             ; 7       ;
; entropy_filter:u12|Mux63~36                                                                                                               ; 7       ;
; Sdram_Control_4Port:u7|command:command1|command_delay[0]                                                                                  ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; 7       ;
; RAW2RGB:u4|mCCD_B[3]~27                                                                                                                   ; 7       ;
; RAW2RGB:u4|mCCD_R[1]                                                                                                                      ; 7       ;
; RAW2RGB:u4|mCCD_R[2]                                                                                                                      ; 7       ;
; RAW2RGB:u4|mCCD_R[0]                                                                                                                      ; 7       ;
; RAW2RGB:u4|mCCD_R[3]                                                                                                                      ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7] ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6] ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4] ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1] ; 7       ;
; Sdram_Control_4Port:u7|mWR_DONE                                                                                                           ; 7       ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i|q~8                                                                               ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~13                                     ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~6                                           ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i|sum    ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout~0              ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i|sum   ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~10                                     ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|sum   ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|sum    ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[20]~27                                                                                                 ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[18]~25                                                                                                 ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[16]~23                                                                                                 ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[10]~21                                                                                                 ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[8]~19                                                                                                  ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[14]~17                                                                                                 ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[12]~15                                                                                                 ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[6]~13                                                                                                  ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[4]~11                                                                                                  ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[3]~10                                                                                                  ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[25]~4                                                                                                  ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[24]~3                                                                                                  ; 7       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q                                                                                ; 7       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_2                                                                    ; 7       ;
; MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:1:stage_i|q                                                                               ; 7       ;
; MIPS:u13|N_dff:ALUop_control_B|dff_1bit:\N_dffs:0:stage_i|q                                                                               ; 7       ;
; MIPS:u13|N_dff:ALUop_control_B|dff_1bit:\N_dffs:1:stage_i|q                                                                               ; 7       ;
; MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:2:stage_i|q                                                                               ; 7       ;
; Sdram_Control_4Port:u7|mRD_DONE                                                                                                           ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]  ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]  ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]  ; 7       ;
; Sdram_Control_4Port:u7|ST[2]                                                                                                              ; 7       ;
; Sdram_Control_4Port:u7|ST[8]                                                                                                              ; 7       ;
; Histogram:u11|LessThan35~0                                                                                                                ; 7       ;
; MIPS:u13|Idecode:ID|write_register_address[1]~4                                                                                           ; 7       ;
; MIPS:u13|Idecode:ID|write_register_address[0]~3                                                                                           ; 7       ;
; MIPS:u13|Idecode:ID|write_register_address[3]~1                                                                                           ; 7       ;
; MIPS:u13|Idecode:ID|write_register_address[2]~0                                                                                           ; 7       ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT21                                                                   ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~52                        ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~48                        ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~36                        ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~34                        ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~32                        ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_1~16                                  ; 7       ;
; CCD_Capture:u3|X_Cont[15]                                                                                                                 ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a9                                           ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a10                                          ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a11                                          ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a12                                          ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a13                                          ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a14                                          ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a15                                          ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a1                                           ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a2                                           ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a3                                           ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a4                                           ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a5                                           ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a6                                           ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a7                                           ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a8                                           ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a0                                           ; 7       ;
; RAW2RGB:u4|mCCD_B[6]                                                                                                                      ; 6       ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:23:stage_i|q~3                                                                               ; 6       ;
; MIPS:u13|HAZARD:HAZ|Equal0~0                                                                                                              ; 6       ;
; MIPS:u13|HAZARD:HAZ|Equal1~0                                                                                                              ; 6       ;
; I2C_CCD_Config:u8|Mux12~2                                                                                                                 ; 6       ;
; entropy_filter:u12|Mux843~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux846~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux837~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux840~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux831~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux834~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux825~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux828~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux819~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux822~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux813~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux816~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux807~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux810~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux801~0                                                                                                               ; 6       ;
; entropy_filter:u12|Mux804~0                                                                                                               ; 6       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:28:stage_i|q                                                                                ; 6       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:29:stage_i|q                                                                                ; 6       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]~1                                                                                       ; 6       ;
; RAW2RGB:u4|mCCD_B[0]~34                                                                                                                   ; 6       ;
; RAW2RGB:u4|mCCD_B[5]                                                                                                                      ; 6       ;
; RAW2RGB:u4|mCCD_B[8]                                                                                                                      ; 6       ;
; RAW2RGB:u4|mCCD_B[10]                                                                                                                     ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                 ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i|sum   ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~5                                           ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i|sum   ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i|sum   ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|sum    ; 6       ;
; MIPS:u13|Execute:EXE|Binput_signed[31]~30                                                                                                 ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[22]~5          ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q~_Duplicate_2                                                                   ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q~_Duplicate_2                                                                   ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_2                                                                   ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_2                                                                   ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_2                                                                    ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_2                                                                    ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_2                                                                   ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_2                                                                   ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_2                                                                   ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_2                                                                   ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_2                                                                    ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_2                                                                    ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_2                                                                    ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_2                                                                    ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_2                                                                    ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_2                                                                    ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_2                                                                    ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|sum    ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|Cout   ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:29:stage_i|q                                                                                ; 6       ;
; MIPS:u13|Execute:EXE|Binput_signed[29]~1                                                                                                  ; 6       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                                                   ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]  ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]  ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]  ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]  ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; 6       ;
; MIPS:u13|Idecode:ID|write_data[15]~15                                                                                                     ; 6       ;
; MIPS:u13|Idecode:ID|write_data[14]~14                                                                                                     ; 6       ;
; MIPS:u13|Idecode:ID|write_data[13]~13                                                                                                     ; 6       ;
; MIPS:u13|Idecode:ID|write_data[12]~12                                                                                                     ; 6       ;
; MIPS:u13|Idecode:ID|write_data[11]~11                                                                                                     ; 6       ;
; MIPS:u13|Idecode:ID|write_data[10]~10                                                                                                     ; 6       ;
; MIPS:u13|Idecode:ID|write_data[9]~9                                                                                                       ; 6       ;
; MIPS:u13|Idecode:ID|write_data[8]~8                                                                                                       ; 6       ;
; MIPS:u13|Idecode:ID|write_data[7]~7                                                                                                       ; 6       ;
; MIPS:u13|Idecode:ID|write_data[6]~6                                                                                                       ; 6       ;
; MIPS:u13|Idecode:ID|write_data[5]~5                                                                                                       ; 6       ;
; MIPS:u13|Idecode:ID|write_data[4]~4                                                                                                       ; 6       ;
; MIPS:u13|Idecode:ID|write_data[3]~3                                                                                                       ; 6       ;
; MIPS:u13|Idecode:ID|write_data[2]~2                                                                                                       ; 6       ;
; MIPS:u13|Idecode:ID|write_data[1]~1                                                                                                       ; 6       ;
; MIPS:u13|Idecode:ID|write_data[0]~0                                                                                                       ; 6       ;
; MIPS:u13|Idecode:ID|write_register_address[4]~2                                                                                           ; 6       ;
; MIPS:u13|dff_1bit:RegDst_control_D|q                                                                                                      ; 6       ;
; entropy_filter:u12|Add12~24                                                                                                               ; 6       ;
; entropy_filter:u12|Add9~22                                                                                                                ; 6       ;
; entropy_filter:u12|Add6~22                                                                                                                ; 6       ;
; entropy_filter:u12|Add3~22                                                                                                                ; 6       ;
; entropy_filter:u12|Add0~22                                                                                                                ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[2]                                                                           ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[3]                                                                           ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[15]                                                                          ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[14]                                                                          ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[0]          ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[2]          ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[4]          ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[6]          ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~56                        ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~54                        ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~50                        ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~46                        ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~44                        ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~42                        ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~40                        ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~38                        ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~26                        ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~24                        ; 6       ;
; I2C_CCD_Config:u8|LUT_INDEX[5]~7                                                                                                          ; 5       ;
; I2C_CCD_Config:u8|mI2C_DATA[12]~2                                                                                                         ; 5       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|END                                                                                                   ; 5       ;
; entropy_filter:u12|Mux842~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux845~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux836~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux839~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux830~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux833~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux824~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux827~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux818~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux821~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux812~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux815~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux806~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux809~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux800~1                                                                                                               ; 5       ;
; entropy_filter:u12|Mux803~1                                                                                                               ; 5       ;
; entropy_filter:u12|Decoder24~15                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder24~14                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder24~13                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder24~12                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder24~11                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder24~10                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder24~9                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder24~8                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder24~7                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder24~6                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder24~5                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder24~4                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder24~3                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder24~2                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder24~1                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder23~15                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder23~14                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder23~13                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder23~12                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder23~11                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder23~10                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder23~9                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder23~8                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder23~7                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder23~6                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder23~5                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder23~4                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder23~3                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder23~2                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder23~1                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder24~0                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder22~15                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder22~14                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder22~13                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder22~12                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder22~11                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder22~10                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder22~9                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder22~8                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder22~7                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder22~6                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder22~5                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder22~4                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder22~3                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder22~2                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder22~1                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder23~0                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder21~15                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder21~14                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder21~13                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder21~12                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder21~11                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder21~10                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder21~9                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder21~8                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder21~7                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder21~6                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder21~5                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder21~4                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder21~3                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder21~2                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder21~1                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder22~0                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder20~15                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder20~14                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder20~13                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder20~12                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder20~11                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder20~10                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder20~9                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder20~8                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder20~7                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder20~6                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder20~5                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder20~4                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder20~3                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder20~2                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder20~1                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder21~0                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder19~15                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder19~14                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder19~13                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder19~12                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder19~11                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder19~10                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder19~9                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder19~8                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder19~7                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder19~6                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder19~5                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder19~4                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder19~3                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder19~2                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder19~1                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder20~0                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder18~15                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder18~14                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder18~13                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder18~12                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder18~11                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder18~10                                                                                                           ; 5       ;
; entropy_filter:u12|Decoder18~9                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder18~8                                                                                                            ; 5       ;
; entropy_filter:u12|Decoder18~7                                                                                                            ; 5       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None        ; M4K_X17_Y5                                                                                                                                                                                                                                                                                                         ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None        ; M4K_X17_Y6                                                                                                                                                                                                                                                                                                         ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None        ; M4K_X17_Y7                                                                                                                                                                                                                                                                                                         ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ALTSYNCRAM                                                                              ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; program.hex ; M4K_X17_Y1, M4K_X17_Y2                                                                                                                                                                                                                                                                                             ;
; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ALTSYNCRAM                                                                             ; AUTO ; Single Port      ; Dual Clocks  ; 256          ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; dmemory.hex ; M4K_X17_Y4, M4K_X17_Y3                                                                                                                                                                                                                                                                                             ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 1278         ; 24           ; 1278         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 30672 ; 1278                        ; 24                          ; 1278                        ; 24                          ; 30672               ; 12   ; None        ; M4K_X41_Y3, M4K_X41_Y16, M4K_X41_Y13, M4K_X41_Y15, M4K_X41_Y19, M4K_X41_Y14, M4K_X41_Y11, M4K_X41_Y9, M4K_X41_Y4, M4K_X41_Y5, M4K_X41_Y12, M4K_X41_Y20                                                                                                                                                             ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM  ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None        ; M4K_X17_Y9                                                                                                                                                                                                                                                                                                         ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM  ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 4                           ; 512                         ; 4                           ; 2048                ; 1    ; None        ; M4K_X17_Y10                                                                                                                                                                                                                                                                                                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None        ; M4K_X17_Y15, M4K_X17_Y13                                                                                                                                                                                                                                                                                           ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None        ; M4K_X17_Y14, M4K_X17_Y12                                                                                                                                                                                                                                                                                           ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Single Clock ; 1278         ; 48           ; 1278         ; 48           ; yes                    ; no                      ; yes                    ; yes                     ; 61344 ; 1278                        ; 48                          ; 1278                        ; 48                          ; 61344               ; 24   ; None        ; M4K_X41_Y8, M4K_X41_Y17, M4K_X41_Y10, M4K_X41_Y6, M4K_X41_Y18, M4K_X41_Y7, M4K_X41_Y23, M4K_X17_Y17, M4K_X17_Y8, M4K_X17_Y21, M4K_X41_Y22, M4K_X41_Y21, M4K_X41_Y24, M4K_X17_Y19, M4K_X17_Y16, M4K_X17_Y22, M4K_X41_Y25, M4K_X41_Y26, M4K_X17_Y23, M4K_X17_Y20, M4K_X17_Y18, M4K_X17_Y24, M4K_X17_Y25, M4K_X17_Y26 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 5           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 9           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                    ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y6_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y5_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y4_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult7 ;                            ; DSPMULT_X28_Y3_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_mult1                                                       ;                            ; DSPMULT_X28_Y20_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 14,927 / 54,004 ( 28 % ) ;
; C16 interconnects           ; 117 / 2,100 ( 6 % )      ;
; C4 interconnects            ; 7,690 / 36,000 ( 21 % )  ;
; Direct links                ; 2,553 / 54,004 ( 5 % )   ;
; Global clocks               ; 7 / 16 ( 44 % )          ;
; Local interconnects         ; 5,325 / 18,752 ( 28 % )  ;
; R24 interconnects           ; 232 / 1,900 ( 12 % )     ;
; R4 interconnects            ; 9,256 / 46,920 ( 20 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.80) ; Number of LABs  (Total = 692) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 16                            ;
; 2                                           ; 8                             ;
; 3                                           ; 7                             ;
; 4                                           ; 9                             ;
; 5                                           ; 8                             ;
; 6                                           ; 13                            ;
; 7                                           ; 9                             ;
; 8                                           ; 12                            ;
; 9                                           ; 8                             ;
; 10                                          ; 25                            ;
; 11                                          ; 15                            ;
; 12                                          ; 21                            ;
; 13                                          ; 28                            ;
; 14                                          ; 38                            ;
; 15                                          ; 51                            ;
; 16                                          ; 424                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.80) ; Number of LABs  (Total = 692) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 81                            ;
; 1 Clock                            ; 269                           ;
; 1 Clock enable                     ; 129                           ;
; 1 Sync. clear                      ; 41                            ;
; 1 Sync. load                       ; 8                             ;
; 2 Async. clears                    ; 9                             ;
; 2 Clock enables                    ; 3                             ;
; 2 Clocks                           ; 11                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.00) ; Number of LABs  (Total = 692) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 7                             ;
; 1                                            ; 15                            ;
; 2                                            ; 12                            ;
; 3                                            ; 7                             ;
; 4                                            ; 10                            ;
; 5                                            ; 7                             ;
; 6                                            ; 11                            ;
; 7                                            ; 10                            ;
; 8                                            ; 13                            ;
; 9                                            ; 5                             ;
; 10                                           ; 9                             ;
; 11                                           ; 15                            ;
; 12                                           ; 10                            ;
; 13                                           ; 16                            ;
; 14                                           ; 33                            ;
; 15                                           ; 76                            ;
; 16                                           ; 235                           ;
; 17                                           ; 25                            ;
; 18                                           ; 22                            ;
; 19                                           ; 14                            ;
; 20                                           ; 20                            ;
; 21                                           ; 6                             ;
; 22                                           ; 7                             ;
; 23                                           ; 8                             ;
; 24                                           ; 17                            ;
; 25                                           ; 10                            ;
; 26                                           ; 12                            ;
; 27                                           ; 11                            ;
; 28                                           ; 7                             ;
; 29                                           ; 9                             ;
; 30                                           ; 5                             ;
; 31                                           ; 13                            ;
; 32                                           ; 15                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.38) ; Number of LABs  (Total = 692) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 11                            ;
; 1                                               ; 36                            ;
; 2                                               ; 17                            ;
; 3                                               ; 16                            ;
; 4                                               ; 15                            ;
; 5                                               ; 23                            ;
; 6                                               ; 31                            ;
; 7                                               ; 64                            ;
; 8                                               ; 73                            ;
; 9                                               ; 71                            ;
; 10                                              ; 69                            ;
; 11                                              ; 44                            ;
; 12                                              ; 51                            ;
; 13                                              ; 38                            ;
; 14                                              ; 50                            ;
; 15                                              ; 20                            ;
; 16                                              ; 49                            ;
; 17                                              ; 8                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.67) ; Number of LABs  (Total = 692) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 5                             ;
; 3                                            ; 12                            ;
; 4                                            ; 26                            ;
; 5                                            ; 15                            ;
; 6                                            ; 16                            ;
; 7                                            ; 16                            ;
; 8                                            ; 23                            ;
; 9                                            ; 12                            ;
; 10                                           ; 19                            ;
; 11                                           ; 15                            ;
; 12                                           ; 27                            ;
; 13                                           ; 17                            ;
; 14                                           ; 33                            ;
; 15                                           ; 15                            ;
; 16                                           ; 17                            ;
; 17                                           ; 26                            ;
; 18                                           ; 20                            ;
; 19                                           ; 26                            ;
; 20                                           ; 36                            ;
; 21                                           ; 24                            ;
; 22                                           ; 18                            ;
; 23                                           ; 26                            ;
; 24                                           ; 21                            ;
; 25                                           ; 20                            ;
; 26                                           ; 23                            ;
; 27                                           ; 44                            ;
; 28                                           ; 46                            ;
; 29                                           ; 46                            ;
; 30                                           ; 33                            ;
; 31                                           ; 4                             ;
; 32                                           ; 5                             ;
; 33                                           ; 3                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Thu Jun 21 19:00:32 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE1_D5M -c DE1_D5M
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "DE1_D5M"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "sdram_pll:u6|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of -135 degrees (-3000 ps) for sdram_pll:u6|altpll:altpll_component|_clk1 port
Info (15535): Implemented PLL "MIPS:u13|PLL:m1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for MIPS:u13|PLL:m1|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 23 pins of 301 total pins
    Info (169086): Pin SD_DAT not assigned to an exact location on the device
    Info (169086): Pin SD_DAT3 not assigned to an exact location on the device
    Info (169086): Pin SD_CMD not assigned to an exact location on the device
    Info (169086): Pin FL_CE_N not assigned to an exact location on the device
    Info (169086): Pin SD_CLK not assigned to an exact location on the device
    Info (169086): Pin VGA_R[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[6] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[7] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[8] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[9] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[6] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[7] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[8] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[9] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[6] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[7] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[8] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[9] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_m2o1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE1_D5M.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node MIPS:u13|PLL:m1|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|_clk1 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node rClk[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node GPIO_1[16]
        Info (176357): Destination node rClk[0]~0
Info (176353): Automatically promoted node I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u8|I2C_Controller:u0|I2C_SCLK~1
        Info (176357): Destination node I2C_CCD_Config:u8|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node MIPS:u13|Idecode:ID|counter:Counter_unit|q_int[23] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MIPS:u13|Idecode:ID|counter:Counter_unit|q_int[23]~67
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Sdram_Control_4Port:u7|mRD~0
        Info (176357): Destination node Reset_Delay:u2|oRST_0~0
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR1_ADDR[12]~17
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR1_ADDR[12]~20
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD2_ADDR[19]~19
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD2_ADDR[19]~20
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR2_ADDR[14]~19
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR2_ADDR[14]~20
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD1_ADDR[10]~17
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD1_ADDR[10]~20
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
    Extra Info (176218): Packed 14 registers into blocks of type I/O
    Extra Info (176218): Packed 36 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 36 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 23 (unused VREF, 3.3V VCCIO, 0 input, 20 output, 3 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 28 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 35 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 41 total pin(s) used --  2 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:37
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 16% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:44
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 274 output pins without output pin load capacitance assignment
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169064): Following 102 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin SD_DAT3 has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently enabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/MaorA/Desktop/204654891_318550746/QUARTUS/DE1_CAMERA/DE1_D5M.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 597 megabytes
    Info: Processing ended: Thu Jun 21 19:02:23 2018
    Info: Elapsed time: 00:01:51
    Info: Total CPU time (on all processors): 00:02:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/MaorA/Desktop/204654891_318550746/QUARTUS/DE1_CAMERA/DE1_D5M.fit.smsg.


