---
title: "SystemVerilog速習"
free: true
---
TODO: 本章ではSystemVerilogの基本的な文法を解説します。

SystemVerilogはVerilog HDLを拡張した言語であり、ハードウェア記述言語として広く使われています。
が、テストベンチとして使われることが多いみたいです。

