<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html lang="en" xml:lang="en" xmlns="http://www.w3.org/1999/xhtml">
 <head>
  <meta content="text/html; charset=utf-8" http-equiv="Content-type"/>
  <meta content="en-us" http-equiv="Content-Language"/>
  <title>
   /hacklab-x-digi-perus
  </title>
 </head>
 <body>
  <b>
   <u>
    Tämä sivu:
   </u>
  </b>
  <a href="./hacklab-x-digi-perus.html">
   <u>
    http://kirjoitusalusta.fi/hacklab-x-digi-perus
   </u>
  </a>
  <br/>
  <br/>
  <b>
   <u>
    Keskusteluryhmä
   </u>
  </b>
  :
  <a href="https://discourse.hacklab.fi/t/digitaalitekniikan-peruskurssi/156">
   https://discourse.hacklab.fi/t/digitaalitekniikan-peruskurssi/156
  </a>
  <br/>
  <br/>
  <b>
   <u>
    'Verilog emulaattori':
   </u>
  </b>
  <a href="http://www.edaplayground.com/">
   http://www.edaplayground.com/
  </a>
  <br/>
  <br/>
  <b>
   <u>
    ISE:n asennus
   </u>
  </b>
  <u>
   :
  </u>
  <a href="./hacklab-x-digi-xilinx-ise.html">
   http://kirjoitusalusta.fi/hacklab-x-digi-xilinx-ise
  </a>
  <br/>
  <br/>
  <b>
   Tuntiharjoituksia:
  </b>
  <a href="./hacklab-x-digi-perus-harjoituksia.html">
   http://kirjoitusalusta.fi/hacklab-x-digi-perus-harjoituksia
  </a>
  <br/>
  <br/>
  <b>
   <u>
    Verilog tutoriaali:
   </u>
  </b>
  <a href="./hacklab-x-digi-verilog.html">
   <u>
    http://kirjoitusalusta.fi/hacklab-x-digi-verilog
   </u>
  </a>
  <br/>
  <br/>
  Impact-projektin perustaminen:
  <a href="./hacklab-x-digi-impact-projekti.html">
   http://kirjoitusalusta.fi/hacklab-x-digi-impact-projekti
  </a>
  <br/>
  <br/>
  <b>
   <u>
    Tulevaa:
   </u>
  </b>
  <br/>
  <br/>
  Nyt olisi sitten peruskurssi pulkassa ja ensi torstaina 5.3. labilla SATSin pitämä rakettikurssi, eli jatkokurrsi ja FPGA-piireihin tutustuminen seuraavan kerran torstaina 12.3.
  <br/>
  <br/>
  <br/>
  <br/>
  <b>
   <u>
    Jatkokurssille evaluoidaan FPGA-laudaksi joku Xilinxin Spartan-6 piirillä oleva:
   </u>
  </b>
  <br/>
  <ul>
   <li>
    Näissä sekä HDMI output ja input
    <ul>
     <li>
      <b>
       $75
      </b>
      :
      <a href="http://www.scarabhardware.com/product/minisp6/">
       http://www.scarabhardware.com/product/minisp6/
      </a>
     </li>
     <li>
      <b>
       $105
      </b>
      :
      <a href="http://www.scarabhardware.com/product/minispartan6-with-spartan-6-lx-25/">
       http://www.scarabhardware.com/product/minispartan6-with-spartan-6-lx-25/
      </a>
      <ul>
       <li>
        isommalla FPGA-piirillä, kurssille riittäisi pienempikin, mutta jos haluaa tämän niin on varmasti yhteensopiva
       </li>
      </ul>
     </li>
    </ul>
   </li>
   <li>
    Muita levyjä
    <ul>
     <li>
      <b>
       $69
      </b>
      <b>
      </b>
      <a href="http://www.xess.com/shop/product/xula2-lx9/">
       http://www.xess.com/shop/product/xula2-lx9/
      </a>
      XuLA2 (Spartan 6 LX9)
     </li>
     <li>
      <b>
       $119
      </b>
      <a href="http://www.xess.com/shop/product/xula2-lx25/">
       http://www.xess.com/shop/product/xula2-lx25/
      </a>
      XuLA2  (Spartan 6 LX25)
      <br/>
      <br/>
     </li>
    </ul>
   </li>
  </ul>
  <b>
   <u>
    Peruskurssin CPLD lauta
   </u>
  </b>
  <br/>
  <ul>
   <li>
    Kiinalainen testilauta
    <ul>
     <li>
      kuva:
      <a href="http://www.lctech-inc.com/Hardware/Detail.aspx?id=5352c173-f368-4d11-9e46-ded16a387be0">
       http://www.lctech-inc.com/Hardware/Detail.aspx?id=5352c173-f368-4d11-9e46-ded16a387be0
      </a>
     </li>
     <li>
      kytkentäkaavio:
      <a href="https://dl.dropboxusercontent.com/u/39562463/LCTech_XC9572XL_board.pdf">
       https://dl.dropboxusercontent.com/u/39562463/LCTech_XC9572XL_board.pdf
      </a>
      <br/>
      <br/>
     </li>
    </ul>
   </li>
  </ul>
  <b>
   <u>
    Mennyttä:
   </u>
  </b>
  <br/>
  <br/>
  <ul>
   <li>
    2015-02-12 18:00 to — 21:00 to
    <b>
     Digitaalitekniikan peruskurssi, osa 6/6
    </b>
    <ul>
     <li>
      nyt on aika ottaa vähän koulumaisesti tylsää Verilog-teoriaa tähän, jotta voidaan sitten taas ottaa vähän renommin:
      <ul>
       <li>
        tietotyypit: int, float, reg...
       </li>
       <li>
        operaattorit: loogiset, binääriset, ...
       </li>
       <li>
        ...
       </li>
      </ul>
     </li>
     <li>
      lopuksi harjoitellaan 7-segmenttinäytön ohjaamista
      <ul>
       <li>
        tehdään BCD-&gt;7-segmentti moduuli
       </li>
       <li>
        tehdään N x binääri-&gt;M x BCD -muunnin
       </li>
       <li>
        tehdään näillä sekunttikello joka näyttää 0..9
       </li>
      </ul>
     </li>
     <li>
      jos aikaa jää, tutustutaan multipleksaamiseen
      <ul>
       <li>
        tehdään sekunttikello joka näyttää 00..59
        <br/>
        <br/>
       </li>
      </ul>
     </li>
    </ul>
   </li>
   <li>
    2015-02-05 18:00 to — 21:00 to
    <b>
     Digitaalitekniikan peruskurssi, osa 5/6
    </b>
    <ul>
     <li>
      palataan  lyhyesti vielä kytkentäkaaviona tehtyyn ledivilkkuun ja vaihdetaan  harhaoppiset ripple counterit synkronisiin laskureihin
      <ul>
       <li>
        synkronisten laskureiden peräkkäin kytkeminen
       </li>
      </ul>
     </li>
     <li>
      tehdään ledivilkutin Verilogilla
      <ul>
       <li>
        always-blokki, counter
       </li>
       <li>
        kehitetään binäärilaskuriksi 4 ledillä (bussin esittäminen UCF:ssä)
       </li>
      </ul>
     </li>
     <li>
      7-segnäytön kanssa harjoituksia, jos aikaa jää
      <br/>
      <br/>
     </li>
    </ul>
   </li>
   <li>
    2015-01-29 18:00 to — 21:00 to
    <b>
     Digitaalitekniikan peruskurssi, osa 4/6
    </b>
    <ul>
     <li>
      piirrellään yksinkertaisia kytkentöjä ISE:lle kytkentäkaavioina
      <ul>
       <li>
        jotain porttitason kombinaatiologiikkaa 4 -&gt; 1 multiplekseri?
        <ul>
         <li>
          multiplekseri  on vähän hankala, kun toiminnan toteamiseksi pitää kytkeä paljon  tavaraa kiinni korttiin (6 kytkintä ylösvetoineen).
         </li>
        </ul>
       </li>
       <li>
        sekvenssilogiikkaa: ledivilkutin
        <ul>
         <li>
          kellotaajuuden jakaminen
         </li>
        </ul>
       </li>
      </ul>
     </li>
     <li>
      yritetään ymmärtää Verilogin ja kytkentäkaavion yhteys
      <ul>
       <li>
        Verilog-koodin voi ajatella tekstimuodossa esitettynä kytkentäkaaviona
       </li>
       <li>
        käytetään aikaa selventämään käsitteiden "wire" ja "reg" ero ja tarkoitus.
        <ul>
         <li>
          jos haluaa perimmäisen ymmärryksen, niin tämä on suositeltava lähde:
          <ul>
           <li>
            <a href="http://inst.eecs.berkeley.edu/~cs150/Documents/Nets.pdf">
             http://inst.eecs.berkeley.edu/~cs150/Documents/Nets.pdf
            </a>
           </li>
          </ul>
         </li>
        </ul>
       </li>
       <li>
        always blokit:
        <ul>
         <li>
          <a href="http://www.eet.bme.hu/~nagyg/mikroelektronika/Always.pdf">
           http://www.eet.bme.hu/~nagyg/mikroelektronika/Always.pdf
          </a>
          <br/>
          <br/>
         </li>
        </ul>
       </li>
      </ul>
     </li>
    </ul>
   </li>
   <li>
    2015-01-22 18:00 to — 21:00 to
    <b>
     Digitaalitekniikan peruskurssi, osa 3/6
    </b>
    <ul>
     <li>
      asennetaan ISE niille joilla jo ei ole, kannattaa tulla vaikka vähän aikaisemmin jos pääsee
     </li>
     <li>
      opetellaan termejä, ei ole 'ulostuloa' vaikka näin kouluttajatkin välillä sortuvat sanomaan
      <ul>
       <li>
        piiriä katsotaan sisältä päin ja siinä on vain
        <b>
         tuloja
        </b>
        (input) ja
        <b>
         lähtöjä
        </b>
        (output)
       </li>
      </ul>
     </li>
     <li>
      opetellaan Verilogissa käytössä olevia operaatorimerkintöjä
      <ul>
       <li>
        sijoitus '
        <b>
         =
        </b>
        '/'
        <b>
         assign
        </b>
        ', AND '
        <b>
         &amp;
        </b>
        ', OR '
        <b>
         |
        </b>
        ', NOT '
        <b>
         ~
        </b>
        ', XOR '
        <b>
         ^
        </b>
        '
       </li>
       <li>
        <a href="http://www.asicguru.com/verilog/tutorial/operators/57/">
         http://www.asicguru.com/verilog/tutorial/operators/57/
        </a>
       </li>
      </ul>
     </li>
     <li>
      <b>
       wire
      </b>
      vs.
      <b>
       reg
      </b>
      lyhyesti, tästä sitten tarkemmin seuraavalla kerralla kun mennään sekventiaalisiin kytkentöihin
      <ul>
       <li>
        <b>
         wire
        </b>
        = network
       </li>
       <li>
        <b>
         reg
        </b>
        = variables
       </li>
       <li>
        <b>
         [7:0]
        </b>
        = bus
       </li>
      </ul>
     </li>
     <li>
      tehdään muutama yksinkertainen kombinatoorinen kytkentä, ensin simuloiden
      <a href="http://www.edaplayground.com/">
       http://www.edaplayground.com/
      </a>
      ja sitten ISE:llä 95-sarjan CPLD:llä:
      <ul>
       <li>
        (suora kytkentä pinnistä toiseen jossa levyllä valmiina ledi)
       </li>
       <li>
        (seuraavana lisätään inverteri koska ledi on kytketty alkiiviseksi alhaalla)
       </li>
       <li>
        sitten tehdään AND-piiri kahdesta tulopinnistä yhteen lähtölediin
        <b>
         &lt;== TÄMÄ TEHTIIN
        </b>
       </li>
       <li>
        (tehdään muxi, eli kaksi inputtia ja valitsin yhteen tuloon (argh))
        <br/>
        <br/>
       </li>
      </ul>
     </li>
    </ul>
   </li>
  </ul>
  Tämä Verilog-koodi toteutettiin sekä Edaplaygroundin nettisimulaattorilla että fyysiselle protolaudalle:
  <br/>
  <br/>
  Varsinainen Verilog-moduli (tämä siis ladataan laudalle ja tekee varsinaisen toiminnon)
  <br/>
  --
  <br/>
  // mux.v
  <br/>
  module mux(
  <br/>
  input        wire                     input2,
  <br/>
  input        wire                     input3,
  <br/>
  output         wire                     led5
  <br/>
  );
  <br/>
  <br/>
  assign    led5 = input2 &amp; input3;
  <br/>
  <br/>
  endmodule
  <br/>
  <br/>
  Verilog-testipenkki: (tätä ajetaan simulaattorissa jolla varmistetaan varsinaisen modulin toiminta ennen asennusta. Test-mux on testattava moduli johon kytketään simuloidut signaalit. Merkintä #10 tarkoittaa 10 ns viivettä, jolla simulaattorissa saadaan aikaan ajastuksia. Todellisuudessa tämmöiset pitää tehdä jollakin kellosignaalilla)
  <br/>
  --
  <br/>
  // test.v
  <br/>
  module test;
  <br/>
  <br/>
  reg     input2 = 0;
  <br/>
  reg     input3 = 0;
  <br/>
  wire    led;
  <br/>
  <br/>
  mux    test_mux(input2, input3, led);
  <br/>
  <br/>
  initial begin
  <br/>
  $dumpfile("dump.vcd");
  <br/>
  $dumpvars(1, test);
  <br/>
  <br/>
  #10;
  <br/>
  input2 = 1;
  <br/>
  #10;
  <br/>
  input3 = 1;
  <br/>
  #10;
  <br/>
  input2 = 0;
  <br/>
  #10;
  <br/>
  input3 = 0;
  <br/>
  #10;
  <br/>
  <br/>
  end
  <br/>
  <br/>
  endmodule
  <br/>
  --
  <br/>
  <ul>
   <li>
    <br/>
   </li>
   <li>
    <br/>
   </li>
   <li>
    2015-01-08 18:00 to — 21:00 to
    <b>
     Digitaalitekniikan peruskurssi, osa 1/6
    </b>
    <ul>
     <li>
      pikakertaus flipareista, latcheista, muxeista ja kombinaatiologiikasta
     </li>
     <li>
      motivointia: miksi tarvitaan ohjelmoitavia piirejä?
     </li>
     <li>
      pääjako: "SPLD", CPLD, FPGA
      <ul>
       <li>
        <a href="http://en.wikipedia.org/wiki/Simple_programmable_logic_device">
         http://en.wikipedia.org/wiki/Simple_programmable_logic_device
        </a>
       </li>
      </ul>
     </li>
     <li>
      SPLD-perusrakenteet: PROM, PLA, PAL/GAL
     </li>
     <li>
      CPLD-rakenne
     </li>
     <li>
      käsitteinä (ymmärrys, että tällaisia tarvitaan):
      <ul>
       <li>
        HDL-kielet
       </li>
       <li>
        kehitysympäristöt
        <br/>
        <br/>
        <br/>
        <br/>
       </li>
      </ul>
     </li>
    </ul>
   </li>
   <li>
    2015-01-15 18:00 to — 21:00 to
    <b>
     Digitaalitekniikan peruskurssi, osa 2/6
    </b>
    <ul>
     <li>
      XC9500XL-perheen datalehteen tutustuminen
     </li>
     <li>
      ISE:n perusteet
     </li>
     <li>
      demo: yksinkertaisen sovelluksen tekeminen alusta loppuun ISE:llä, ohjelmointi impactilla ja ajaminen demolaudalla
     </li>
     <li>
      jos aikaa jää, harjoittellaan edellä ollutta demoa
     </li>
     <li>
      entry-metodina kytkentäkaavio tässä vaiheessa
     </li>
     <li>
      <s>
       VHDL/
      </s>
      Verilog-päätös
      <br/>
      <br/>
     </li>
    </ul>
   </li>
   <li>
    (pidetään pari ylimääräistä torstaita, koska alussa ei ihan pysytty suunnitelmissa)
    <ul>
     <li>
      2015-02-19 18:00 to — 21:00 to
      <b>
       Digitaalitekniikan peruskurssi, osa 6+/6
      </b>
     </li>
     <li>
      2015-02-26 18:00 to — 21:00 to
      <b>
       Digitaalitekniikan peruskurssi, osa 6++/6
      </b>
      <br/>
      <br/>
     </li>
    </ul>
   </li>
  </ul>
 </body>
</html>
