Una caratteristica fondamentale di un computer è quella di poter interagire con il mondo esterno: questo avviene grazie alle **interfacce di Input/Output**, ossia dispositivi hardware che mettono a disposizione diverse funzionalità e collegamenti con il mondo esterno.
Esse interagiscono con la CPU attraverso i [[12 Bus di Sistema]].

Come fa la CPU a "vedere" un'interfaccia di I/O?
- attraverso l'uso di istruzioni che fanno riferimento ad *indirizzi specifici*
### I/O Mappato in Memoria
Si stabiliscono diverse funzionalità specifiche:
- una **parte della memoria** (stabilita a design-time) viene **riservata** per l'Input/Output
- un **set di indirizzi specifico** dell'area di memoria è assegnato all'Input/Output
- ogni interfaccia di I/O viene *allocata* (staticamente o dinamicamente) su uno o più indirizzi dell'*area riservata*
- l'accesso avviene attraverso operazioni di `LOAD/STORE` che utilizzano l'indirizzo assegnato all'interfaccia stessa
#### Control Bus
Espone due linee che indicano l'operazione che si sta effettuando:
- $\overline {RD} = 0$ operazione di `READ/LOAD` 
- $\overline {WR} = 0$ operazione di `WRITE/STORE`
*Architettura* generale:
- ![[Pasted image 20240201131219.png]]
### I/O su Spazio Separato
Si stabiliscono diverse funzionalità specifiche:
- un **set di indirizzi separato** da quello della memoria centrale è assegnato all'Input/Output
- ogni interfaccia di I/O viene *allocata* (staticamente o dinamicamente) su uno o più indirizzi di *tale area*
- l'accesso avviene attraverso delle operazioni speciali di **IN/OUT** (differenti dalle `LOAD/STORE`) che utilizzano l'indirizzo assegnato all'interfaccia stessa
## Bus di Sistema, Input/Output e Sincronizzazione
Le operazioni tra CPU e periferica comportano uno *scambio di segnali elettrici* per cui è importante sia l'**aspetto logico** (livello di tensione) che l'**aspetto temporale**

Tali interazioni sono regolate da un protocollo, che specifica l'andamento temporale dei segnali, di due tipi:
### Sincrono
E' presente un segnale di *clock* e gli eventi avvengono solo durante i fronti del **clock di sistema**
In fase di progettazione viene *assegnato* uno dei due fronti alla CPU e l'altro alla memoria/interfacce di I/O così da poter garantire la sincronizzazione stretta nell'interazione tra CPU e sistema periferico
#### Operazione di $\overline {WR}$
- :
	- ![[Pasted image 20240201132820.png]]
#### Operazione di $\overline {RD}$
- :
	- ![[Pasted image 20240201132945.png]]
### Asincrono
Le operazioni avvengono solo all'occorrenza dei *fronti di segnali speciali* di **handshake**
Il clock di sistema è presente ma non regola le operazioni poiché sono regolati dall:
- handshake, avviene attraverso segnali sul Bus di Controllo che regolano la segnalazione delle attività tra CPU, **master**, e periferica, **slave**
I segnali di controllo sono tipicamente due:
1. **Master-Ready** (CPU$\rightarrow$ periferica) in cui la CPU segnala che le informazioni su Bus dati/indirizzi sono valide
2. **Slave-Ready** (periferica$\rightarrow$ CPU) in cui la periferica segnala che l'operazione richiesta è stata effettuata
#### Operazione di $\overline {WR}$
- :
	- ![[Pasted image 20240201133942.png]]
#### Operazione di $\overline {RD}$
- :
	- ![[Pasted image 20240201133956.png]]