module demux1to4(
input d,
input [1:0] sel,
output reg [3:0] y
);
always@(*)
begin
case(sel)
2'b00: y=d;
2'b01: y=d;
2'b10: y=d;
2'b11: y=d;
endcase
end
endmodule
