# IPD432 - Tarea 4: Exploraci贸n de Espacio de Dise帽o con HLS

Este repositorio contiene los archivos fuente y recursos desarrollados para la soluci贸n de la **Tarea 4** de la asignatura **IPD432: Dise帽o Avanzado de Sistemas Digitales**. El proyecto consiste en el co-dise帽o de un coprocesador vectorial implementado en una FPGA, utilizando S铆ntesis de Alto Nivel (HLS) para el n煤cleo de procesamiento y RTL para la infraestructura de control.

##  Organizaci贸n del Repositorio

Los archivos se encuentran organizados en las siguientes carpetas principales:

### `HLS/`
Contiene los c贸digos fuente C++ para la generaci贸n de los n煤cleos IP mediante Vitis HLS. Se incluyen las distintas configuraciones exploradas durante el dise帽o:
* **pipeline/**: Dise帽o base con optimizaci贸n de pipeline.
* **factor_16/**: Configuraci贸n con desenrollado y partici贸n de factor 16.
* **factor_64/**: Configuraci贸n con desenrollado y partici贸n de factor 64.
* **factor_128/**: Configuraci贸n con desenrollado y partici贸n de factor 128 (Dise帽o Final).
* *Golden References*: Archivos de referencia para la verificaci贸n de los algoritmos.

> Estos c贸digos permiten generar los IPs necesarios para ser instanciados en los proyectos de RTL.

### `Matlab/`
Contiene los scripts de MATLAB utilizados para la verificaci贸n y pruebas funcionales del procesador en hardware real:
* **`test_processing.m`**: Script principal. Implementa las funciones de escritura y lectura de vectores v铆a UART, lectura de resultados (Distancia Euclidiana y Producto Punto) y comparaci贸n autom谩tica con referencias de software para verificar la funcionalidad.
* Validaci贸n del formato esperado en los **displays de 7 segmentos** de la tarjeta Nexys A7 (formato Hexadecimal).

### `Vivado/`
Contiene los archivos necesarios para la implementaci贸n f铆sica del sistema en la FPGA:
* **Constraints/**: Archivos `.xdc` con las restricciones f铆sicas y de tiempo para el dise帽o.
* **Subcarpetas de Implementaci贸n**: C贸digos fuente RTL (SystemVerilog) e IPs espec铆ficos para integrar cada una de las configuraciones probadas (`pipeline`, `Factor16`, `Factor64`, `Factor128`).
* * **Schematics/**: Esquemas del *Elaborated Design* obtenidos durante la **Actividad 1**, documentando los cambios en la microarquitectura al variar el periodo de reloj (5ns, 15ns y 30ns).

---

##  M茅tricas del Dise帽o Final (Factor 128)

Tras la exploraci贸n del espacio de dise帽o, se determin贸 que la configuraci贸n con **Factor 128** ofrece el mejor rendimiento. A continuaci贸n se presentan las m茅tricas obtenidas en hardware real:

| M茅trica | Valor | Observaci贸n |
| :--- | :--- | :--- |
| **Frecuencia de Reloj** | 100 MHz | Periodo de 10ns |
| **Latencia de C贸mputo** | **42 Ciclos** | Medida en hardware mediante **ILA** |
| **Throughput** | 1 dato/ciclo | Procesamiento continuo (II=1) tras latencia inicial |
| **Tiempo de Implementaci贸n**| ~8 min | S铆ntesis + Implementaci贸n + Generaci贸n de Bitstream |

> **Nota:** La latencia de 42 ciclos considera desde la activaci贸n de la se帽al `ap_start` hasta la validaci贸n de `ap_done` en el n煤cleo HLS.

## 锔 Instrucciones de Reproducci贸n

Para reproducir los resultados reportados:

1.  **Generaci贸n de IP:** Abra la carpeta `HLS/factor_128` en Vitis HLS, sintetice el dise帽o y exporte el RTL como IP (una vez agregarda la ruta al repositorio de IPs s贸lo es necesario actualizar el IP disponible en los archivos de este repositorio).
2.  **S铆ntesis y Bitstream:** Cree un proyecto en Vivado, importe los archivos de `Vivado/Factor128` y el IP generado. Agregue los *constraints* y genere el *bitstream*.
3.  **Prueba Funcional:** * Programe la FPGA Nexys A7/Nexys4 DDR.
    * Abra MATLAB y aseg煤rese de configurar el puerto COM correcto (Cambiar si es necesario en la l铆nea 2 del script "test_processing.m").
    * Ejecute el script **`test_processing.m`** ubicado en la carpeta `Matlab/` para enviar vectores de prueba y verificar la respuesta en la consola y en los displays de la tarjeta.

---
**Curso:** IPD432 - Dise帽o Avanzado de Sistemas Digitales
**Semestre:** 2025-2
