/*
 * calypso_twl3025.c — TWL3025 (Iota) ABB AFC chip model
 *
 * Modèle minimal du TWL3025 (Analog Baseband) pour propager l'AFC du
 * firmware vers les samples BSP en quasi-temps réel.
 *
 * Chaîne silicon :
 *   firmware afc_load_dsp() écrit dsp_api.db_w->d_afc = dac_value
 *   DSP lit d_afc et le serialise vers TWL3025 via TSP
 *   TWL3025 décode le register write → AFC DAC (13 bits, ±4096)
 *   DAC pilote VCXO 13 MHz → décalage fréquence baseband
 *
 * En QEMU :
 *   - calypso_twl3025_set_afc_dac()   appelé depuis la chaîne TSP avec
 *                                     la valeur DAC écrite par le firmware
 *   - calypso_twl3025_apply_phase()   rotation des samples BSP par
 *                                     dac_value × afc_slope (Hz), au taux
 *                                     baseband 270.833 kHz, avec offset
 *                                     déterministe basé sur FN/TN
 *
 * Le modèle est ARMÉ PAR DÉFAUT (= fait son taf chip-level, pas d'env
 * gate). Override via CALYPSO_TWL3025_AFC_HZ=N pour injecter un offset
 * constant (= diag, court-circuite la chaîne DAC).
 *
 * SPDX-License-Identifier: GPL-2.0-or-later
 */

#include "qemu/osdep.h"
#include <math.h>

#include "hw/arm/calypso/calypso_twl3025.h"
#include "hw/arm/calypso/calypso_debug.h"

#ifndef M_PI
#define M_PI 3.14159265358979323846
#endif

/* TWL3025 / Compal E88 vcxocal constants (board gta0x/afcparams.c osmocom-bb) :
 *   afc_slope = 454 (entier OsmocomBB, board E88/Openmoko)
 *   afc_initial_dac_value = -700 (= calibration board E88, compense le
 *                                  trim du quartz physique)
 *   d_afc range : ±4095 (13-bit signed DAC)
 *
 * En QEMU les samples osmo-bts arrivent déjà à la freq carrier exacte
 * (= comme si le silicon avait DEJA appliqué la calibration -700). Donc
 * on interprète le DAC firmware *relativement à la calibration baseline* :
 *   effective_dac = dac_value - AFC_INITIAL_DAC_VALUE
 * DAC=-700 (= calib idéale) → effective=0 → no rotation
 * DAC=0    (= "+700 LSB au-dessus de la calib") → effective=+700 → +200900Hz
 */
/* FIX 2026-05-30 (AFC convergence = dernier mur FBSB) : la sensibilité VCXO
 * physique DOIT être cohérente avec la boucle firmware osmocom afc_correct() :
 *   delta_LSB = (AFC_NORM_FACTOR_GSM × freq_error_Hz) / afc_slope
 *   AFC_NORM_FACTOR_GSM = 2^15/947 = 34.6   ;   afc_slope = 454 (board E88)
 * Boucle stable (gain≈1) ⟺ VCXO = afc_slope / norm_factor = 454/(2^15/947)
 *   ≈ 13.12 Hz/LSB.
 * L'ancienne 287.0 donnait un gain de boucle ~22× → sur-correction → le DAC
 * oscille (-700↔-162) → rotation FCCH énorme (±150 kHz) hors capture DSP
 * (±20 kHz) → FB jamais détecté/accepté → mur FBSB. */
#define TWL3025_AFC_NORM_FACTOR_GSM     (32768.0 / 947.0)
#define TWL3025_AFC_SLOPE               287.0  /* [fix] compal_e88 = 287, PAS 454 (gta0x) -> gain boucle ~1 */
#define TWL3025_AFC_SLOPE_HZ_PER_LSB    (TWL3025_AFC_SLOPE / TWL3025_AFC_NORM_FACTOR_GSM)
/* ⚠️ TESTING 2026-05-29 v2 : baseline -700 + init dac=-700 (cal Compal/Pirelli).
 * osmocom : afc_reset() -> dac=afc_initial_dac_value(-700) PUIS afc_correct
 * CONVERGE. Le modèle DOIT démarrer à -700 (effective=0, pas de rotation) et
 * tourner avec le firmware. Bug v1 : twl.dac_value=0 au boot + baseline -700
 * -> effective=+700 = +200kHz spurious AVANT que le firmware charge sa cal ->
 * FCCH hors capture DSP (±20kHz) -> jamais détecté. Fix : init dac=-700 dans
 * twl3025_lazy_env -> effective=0 au boot ; set_afc_dac filtre les writes 0 du
 * firmware (garde -700) ; converge dès que afc_correct ajuste le DAC. */
#define TWL3025_AFC_INITIAL_DAC_VALUE   (-700)
#define GSM_SAMPLE_RATE_HZ              270833.0  /* 1 sps GSM baseband */

/* GSM TDMA timing constants (1 sample/bit BSP rate) :
 *   1 frame  = 4.615 ms = 1250 samples
 *   1 slot   = 156.25 symbols ≈ 156 samples (rounded down)
 */
#define SAMPLES_PER_FRAME   1250U
#define SAMPLES_PER_SLOT    156U

static struct {
    int16_t  dac_value;     /* current DAC reg value (= dernière écriture firmware) */
    int      force_hz;      /* CALYPSO_TWL3025_AFC_HZ override (diag, default 0 = off) */
    bool     env_loaded;
    int      afc_enabled;   /* CALYPSO_TWL3025_AFC (défaut 1=on, =0 désactive la rotation AFC) */
    uint64_t dac_writes;    /* compteur diag */
    uint64_t apply_calls;
} twl;

static void twl3025_lazy_env(void)
{
    if (twl.env_loaded) return;
    twl.env_loaded = true;
    /* @BEQUILLE — TWL3025_AFC_HZ  (CALYPSO_TWL3025_AFC_HZ, VALEUR ; 0 = inerte)
     *   masque  : la boucle AFC fermee (DAC firmware -> pente Hz/LSB -> rotation des
     *             samples). Une valeur non nulle fige un offset constant en Hz et
     *             supprime la convergence.
     *   retirer : jamais necessaire — mettre 0 (ou unset) suffit ; c'est un outil de
     *             diagnostic. NB : calypso_hack.env la pose a 0 ET l'exporte :
     *             inoffensive en valeur, mais PRESENTE dans l'environnement.
     */
    const char *h = getenv("CALYPSO_TWL3025_AFC_HZ");
    twl.force_hz = (h && *h) ? atoi(h) : 0;
    /* Gate maître de la boucle AFC (rotation des samples RX par l'offset VCXO).
     * Défaut ON (=1) : l'AFC fait partie du chemin nominal osmocom. Opt-out
     * CALYPSO_TWL3025_AFC=0 pour livrer l'I/Q brute (debug, AFC désactivée). */
    const char *ae = getenv("CALYPSO_TWL3025_AFC");
    twl.afc_enabled = (ae && *ae == '0') ? 0 : 1;
    /* Init DAC au point de calibration (-700) = "VCXO nominal" en QEMU :
     * le firmware démarre son AFC à afc_initial_dac_value puis converge.
     * Sans ça (dac=0 au boot) le modèle voit +700 LSB = +200kHz spurious. */
    twl.dac_value = TWL3025_AFC_INITIAL_DAC_VALUE;
    fprintf(stderr,
            "[twl3025] chip model armed (slope=%.1f Hz/LSB, AFC=%s, force_hz=%d)\n",
            TWL3025_AFC_SLOPE_HZ_PER_LSB,
            twl.afc_enabled ? "ON(opt-out CALYPSO_TWL3025_AFC=0)" : "OFF",
            twl.force_hz);
}

void calypso_twl3025_set_afc_dac(int16_t dac_value)
{
    twl3025_lazy_env();
    if (dac_value > 4095)  dac_value = 4095;
    if (dac_value < -4096) dac_value = -4096;

    /* Filter dual-write 0-clobber pattern : firmware writes d_afc to
     * BOTH dsp_api pages each frame (page A=0 inherited init, page B=
     * real value). Sur silicon, le TWL3025 register est sticky via
     * TSP serialization — le 0 transient n'a pas le temps de propager
     * avant le -700 effectif. Notre modèle voit les 2 writes en MMIO
     * direct → oscillation 0↔-700.
     *
     * Heuristique : ignorer un write dac=0 si la valeur courante est
     * déjà set (non-zero). Le firmware reset légitime via afc_reset
     * écrit afc_initial_dac_value (=-700 sur Compal E88), pas 0. */
    if (dac_value == 0 && twl.dac_value != 0) {
        return;
    }

    if (twl.dac_value != dac_value) {
        twl.dac_writes++;
        /* Throttled log : initial 20 writes puis toutes les 1000 pour
         * visualiser convergence sans noyer le log AFC. */
        if (twl.dac_writes <= 20 || (twl.dac_writes % 1000) == 0) {
            fprintf(stderr,
                "[twl3025] DAC %d → %d (%.1f Hz, write #%" PRIu64 ")\n",
                twl.dac_value, dac_value,
                dac_value * TWL3025_AFC_SLOPE_HZ_PER_LSB,
                twl.dac_writes);
        }
        twl.dac_value = dac_value;
    }
}

int16_t calypso_twl3025_get_afc_dac(void)
{
    return twl.dac_value;
}

double calypso_twl3025_get_afc_hz(void)
{
    twl3025_lazy_env();
    if (twl.force_hz != 0) return (double)twl.force_hz;
    /* Effective DAC = écriture firmware - calibration baseline (-700 = calib E88,
     * effective=0 au reset firmware, PAS de hack d'init). */
    int32_t effective_dac = (int32_t)twl.dac_value - TWL3025_AFC_INITIAL_DAC_VALUE;

    /* [2026-08-22] PENTE VCXO BAND-AWARE — le vrai fix (relire osmocom afc.c).
     * afc_correct() choisit AFC_NORM_FACTOR selon la BANDE : GSM/850 -> 2^15/947
     * (=34.6), tout le reste (DCS/PCS) -> 2^15/1894 (=17.3, moitié). Physique : le
     * VCXO 13 MHz est multiplié jusqu'au LO (900 vs 1800 MHz), donc UN LSB DAC
     * décale le baseband DEUX FOIS plus en DCS. Pour un gain de boucle = 1, la
     * pente Hz/LSB de l'émulateur doit suivre : GSM = slope/34.6 = 8.29 ; DCS =
     * slope/17.3 = 16.6 (×2). L'ému hardcodait la valeur GSM -> en DCS (ARFCN 514)
     * gain = 0.5 -> l'AFC sous-corrige, converge trop lentement vers le null, et le
     * reset FBSB l'interrompt avant -> TOA reste bloqué à r39=39 au lieu de 23.
     * Sélection par CALYPSO_TWL3025_AFC_BAND (défaut GSM ; =DCS/1800/PCS -> ×2). */
    static double hz_lsb = 0.0;
    if (hz_lsb == 0.0) {
        const char *b = getenv("CALYPSO_TWL3025_AFC_BAND");
        int dcs = (b && (b[0]=='D' || b[0]=='d' || b[0]=='P' || b[0]=='p' ||
                         (b[0]=='1' && b[1]=='8')));   /* DCS / PCS / 1800 */
        hz_lsb = dcs ? (TWL3025_AFC_SLOPE / (TWL3025_AFC_NORM_FACTOR_GSM / 2.0))
                     : TWL3025_AFC_SLOPE_HZ_PER_LSB;
    }
    return (double)effective_dac * hz_lsb;
}

double calypso_twl3025_get_afc_phase_step(void)
{
    twl3025_lazy_env();
    if (!twl.afc_enabled) return 0.0;   /* CALYPSO_TWL3025_AFC=0 → pas de rotation AFC */
    double hz = calypso_twl3025_get_afc_hz();
    if (hz == 0.0) return 0.0;
    /* Phase step per sample = ±2π × freq / fs.
     * [2026-08-22] SIGNE INVERSÉ (- -> +). Une fois la boucle AFC réellement
     * fermée (apply_phase déplacé dans c54x_bsp_load, point de convergence des
     * feeds), l'ancien signe (-) donnait un feedback POSITIF : la DAC partait en
     * runaway (-700 -> 4095, +34 kHz) au lieu de converger vers -700. Le
     * raisonnement d'origine « VCXO+ -> baseband DOWN -> -phase_step » ne
     * correspond pas au signe de la mesure freq_error du DSP émulé. Défaut = +
     * (converge) ; A/B : CALYPSO_TWL3025_AFC_SIGN_OLD=1 restaure l'ancien -. */
    static int sign_old = -1;
    if (sign_old < 0) sign_old = getenv("CALYPSO_TWL3025_AFC_SIGN_OLD") ? 1 : 0;
    return (sign_old ? -1.0 : 1.0) * 2.0 * M_PI * hz / GSM_SAMPLE_RATE_HZ;
}

void calypso_twl3025_apply_phase(int16_t *iq_samples, int n_samples,
                                 uint32_t fn, uint8_t tn)
{
    twl3025_lazy_env();
    twl.apply_calls++;

    double step = calypso_twl3025_get_afc_phase_step();
    /* ⚠️ NON-DÉFINITIF / TESTING 2026-05-29 : marqueur — confirme si CETTE
     * fonction tourne en boucle et avec quel offset (hz). Si elle applique
     * un offset énorme (ex +200900 Hz) sur chaque burst → elle tue la FCCH
     * (capture DSP ±20 kHz) → FB jamais détecté → boucle FBSB. */
    if (calypso_debug_enabled("AFC-APPLY") &&
        (twl.apply_calls <= 20 || (twl.apply_calls % 2000) == 0)) {
        fprintf(stderr, "[twl3025] AFC-APPLY #%llu hz=%.1f dac=%d step=%.6f "
                "n=%d fn=%u tn=%u\n",
                (unsigned long long)twl.apply_calls,
                calypso_twl3025_get_afc_hz(), twl.dac_value, step,
                n_samples, fn, tn);
        fflush(stderr);
    }
    if (step == 0.0) return;   /* DAC=0 et pas de force_hz : no-op */

    /* Sample offset absolu depuis FN=0,TN=0 = phase de reference système.
     * Permet la continuité phase entre bursts : burst N+1 starts at
     * (N+1) × 1250 + tn × 156, donc cos/sin restent cohérents. */
    uint64_t sample_offset = (uint64_t)fn * SAMPLES_PER_FRAME
                           + (uint64_t)tn * SAMPLES_PER_SLOT;

    for (int i = 0; i < n_samples; i++) {
        double ph = step * (double)(sample_offset + (uint64_t)i);
        double c = cos(ph), s = sin(ph);
        int16_t I = iq_samples[2 * i];
        int16_t Q = iq_samples[2 * i + 1];
        double new_I = I * c - Q * s;
        double new_Q = I * s + Q * c;
        if (new_I >  32767.0) new_I =  32767.0;
        if (new_I < -32768.0) new_I = -32768.0;
        if (new_Q >  32767.0) new_Q =  32767.0;
        if (new_Q < -32768.0) new_Q = -32768.0;
        iq_samples[2 * i]     = (int16_t)new_I;
        iq_samples[2 * i + 1] = (int16_t)new_Q;
    }
}

void calypso_twl3025_reset(void)
{
    twl.dac_value   = 0;
    twl.dac_writes  = 0;
    twl.apply_calls = 0;
    /* env_loaded gardé : on ne recharge pas l'env au reset (état chip). */
}
