module clk_gen(clk,reset,en,scancnt,clk_1kHz,clk_100Hz);
input clk,reset,en;
output scancnt,clk_1kHz,clk_100Hz;
reg [1:0] scancnt=0; 
parameter LEDnum=1;//需要n位数码管
parameter sim=0;
// 时钟进程，产生各种时钟信号
counter_n #(.n(sim==1?1000:6000),.counter_bits(13)) FreqDivide_1(.clk(clk),.r(reset),.en(en),.co(clk_1kHz),.q());//产生1kHz的时钟信号

counter_n #(.n(10),.counter_bits(4)) FreqDivide_2(.clk(clk_1kHz),.r(reset),.en(en),.co(clk_100Hz),.q());//产生100Hz(周期10ms)的时钟信号

always @(posedge clk_1kHz)//
begin //整体刷新频率为1000Hz/4=250Hz,即1s内对4位数码管都刷新250次，大于50次每秒的要求
    if(scancnt==(LEDnum-1)) scancnt=0; //scancnt为LED扫描轮转信号(从0到3)
    else scancnt=scancnt+1;   
end
endmodule

