\label{vivado}

En aquest annex s'incorporen els resums dels informes autogenerats per Vivado
quan es realitza la implementació del disseny en FPGA. Els resultats obtinguts
corresponen a la implementació sobre la placa Diligent Cora Z7-10, que conté el
SoC Zynq-7010.

\subsection{Informe d'utilització}
{
    \begin{figure}[!htb]
        \centering
        \includegraphics[width=12cm]
            { img/4_implementacio/utilization.png }
    \end{figure}

    \begin{figure}[!htb]
        \centering
        \captionsetup{justification=centering, margin=1.5cm}
        \includegraphics[width=9cm]
            { img/4_implementacio/implementation.png }
        \caption*{Disposició dels recursos utilitzats}
    \end{figure}
}

\clearpage
\subsection{Informe de temporització}
{
    \begin{figure}[!htb]
        \centering
        \includegraphics[width=16cm]
            { img/4_implementacio/timing.png }
    \end{figure}
}

\subsection{Informe de potència}
{
    \begin{figure}[!htb]
        \centering
        \includegraphics[width=16cm]
            { img/4_implementacio/power.png }
    \end{figure}
}