---
layout : single
title: "[System Verilog] System Verilog"
categories: 
  - Verilog HDL (Vivado)
toc: true
toc_sticky: true
use_math: true
---

Verification을 위한 System Verilog 정리     

## 0. About System Verilog   

&nbsp;

<div align="center">
  <img src="/assets/images/verilog/4.jpg" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **System Verilog 구조**   
  - **Transaction**   
    - test를 위한 data 묶음   
    - DUT와 testbench 간의 data 전송을 추상화한 것   
  - **Generator**   
    - 입력 data(transaction) 생성   
  - **Driver**   
    - Generator에서 생성된 transaction을 실제 signal로 변환하여 DUT에 전달   
    - Interface를 통해 DUT와 통신    
    - S/W 개념인 class를 H/W와 통신하게 해주는 역할   
  - **Monitor**   
    - DUT 출력 신호를 data(transaction)으로 변경   
    - DUT의 출력을 관찰하여 수집하고, 이를 분석하거나 기록   
  - **Scoreboard**   
    - 생성 data와 Monitor data 비교   
    - Pass/Fail 판단    

&nbsp;

- **Non-Blocking vs Blocking**  
  - Drive는 HW에 값을 직접 할당하기에 non-blocking을 사용 가능   
  - 나머지 모듈은 SW 개념이므로 blocking만 사용 가능      

&nbsp;

- **검증용으로 사용하는 이유**   
  - **Randmized Stimulus** : 임의 값으로 DUT 신호 입력   
  - **Class 지원** 
    - **캡슐화** : 특정 기능만을 수행하는 함수 → 추상화   
    - **상속** : 재사용성, 확장성(extend)    
    - **다형성** : 같은 객체를 다르게 정의 가능    

&nbsp;

## 1. Interface   

&nbsp;

<div align="center">
  <img src="/assets/images/verilog/5.jpg" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Interface**   
  - System Verilog 문법   
  - 신호들의 묶음   

&nbsp;

```verilog
// Interface 예제 코드   

interface simple_bus; // Interface 정의
    // 아래 logic으로 정의된 변수들은 전부 신호선에 해당   
    logic req, gnt;
    logic [7:0] addr, data;
    logic [1:0] mode;
    logic start, rdy;
endinterface simple_bus

module memMod ( simple_bus a,   // 위에서 정의한 simple_bus Interface에 access  
    input logic clk);
    
    logic avail;
  
    always @(posedge clk) 
        a.gnt <= a.req & avail;

endmodule

module cpuMod ( simple_bus b,
    input logic clk);

    ...

endmodule

module top;
    logic clk = 0;
    simple_bus sb_intf();       // Interface 실체화   
    memMod mem(sb_intf, clk);   // module Interface에 Interface를 연결    
    cpuMod cpu(.b(sb_intf), .clk(clk));

endmodule   
```

&nbsp;

## 2. Types   

&nbsp;

<div align="center">
  <img src="/assets/images/verilog/45.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Event Data Type**   
  - 신호 전달, C언어의 flag와 비슷한 개념    
  - **Event 정의** : `event <event_name>;`  
  - **Event Triggering** : `-> evnet_name;`   
  - **Waiting event**   
    - `@ event_name;` 또는 `wait(event_name.triggered);`   
    - trigger 될 때까지 대기   

&nbsp;

