## 攻略  
由于数字逻辑是学习计算机技术的一个重要基础，面对刚进入专业基础学习的二年级学生，他们对其基本工作原理和设计方法还不为了解，所以本课程要求学生掌握：首先从基本概念上建立起数字逻辑结构模型，然后能够进行基本常见数字器件（加法器、比较器、多路分配器等）的VERILOG设计开发工作。  
在设计方法学上，本课程要求学生熟悉基于可编程超大规模集成电路设计上描述方法，其中重点掌握描述功能模块设计，并以微系统设计为目标来实现数字系统功能层集成能力。  
作为当今EDA技术高速发展的时代，本课程从一种VERILOG的开放性平台出发，基于时序机理论技术描述了当前流行的硬件设计方法，正是因为这种设计方法的诞生，使得传统硬件设计和系统设计方法在质的方面有了飞跃的进步，这种设计方法囊括了当今数字系统应用环境和发展趋势，从而建立起如何将数字逻辑的理论基础与实际工程应用技术相结合起来，希望学生能够掌握VERILOG开发的基本流程（包含编辑、编译、测试、下载到FPGA板子上的全过程）。  
最后在本课程中以一个真实应用工程示例为样本，熟悉并通过设计样本详细讨论了数字系统设计在实际工程中需要考虑的众多问题的全过程。  

## 资源  
=== ":material-book:`CST21116`"  
    * [教材](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/i9JIq28sfjib&type=down) - :material-format-quote-open:`数字逻辑基础与Verilog设计` - :material-account:`Stephen Brown` - :material-printer:`机械工业出版社`  
    * 课件
        * [0. 基础概念](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/ixw7k2a3dvdi&type=down)  
        * [1. 数的表示-信息编码](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/iNCzZ2a3dvej&type=down)  
        * [2. 逻辑代数基础](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/ihukY2a3dvhc&type=down)  
        * [3. 卡诺图化简](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/iZhq32a3dvid&type=down)  
        * [4. 数字系统设计概述](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/iRAZk2a3dvje&type=down)  
        * [5. 硬件描述语言Verilog_HDL](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/ixqpV2a3dvni&type=down)  
        * [6. 组合逻辑电路](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/itinU2a3dvsd&type=down)  
        * [7. Verilog组合电路](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/iJr212a3dvwh&type=down)  
        * [8. 时序电路](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/iSEsh2a3dw6h&type=down)  
        * [9. 补码加减法运算](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/icGeM2a3dwcd&type=down)  
        * [10. Verilog与时序电路](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/i5z032a3dwgh&type=down)  
        * [11. Verilog有限状态机](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/idoXZ2a3dwij&type=down)  
        * [12. 触发器](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/iB6Sb2a3dxjg&type=down)  
        * [13. 实现技术2-MOS管工作原理](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/iPrgW2a3dxre&type=down)  
        * [14. 实现技术3-可编程逻辑器件](https://api.ecylt.top/v1/lanzou_link?url=https://cqu-openlib.lanzout.com/icubb2a3dxwj&type=down)  