
Styrenheten_6_2(4).elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000026  00800100  00000ade  00000b72  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000ade  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000012  00800126  00800126  00000b98  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000b98  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000bc8  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000f8  00000000  00000000  00000c08  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a4a  00000000  00000000  00000d00  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000034a  00000000  00000000  0000174a  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000848  00000000  00000000  00001a94  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000238  00000000  00000000  000022dc  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000006d7  00000000  00000000  00002514  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000003f8  00000000  00000000  00002beb  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000e8  00000000  00000000  00002fe3  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	5b c0       	rjmp	.+182    	; 0xb8 <__ctors_end>
   2:	00 00       	nop
   4:	80 c0       	rjmp	.+256    	; 0x106 <__bad_interrupt>
   6:	00 00       	nop
   8:	7e c0       	rjmp	.+252    	; 0x106 <__bad_interrupt>
   a:	00 00       	nop
   c:	7c c0       	rjmp	.+248    	; 0x106 <__bad_interrupt>
   e:	00 00       	nop
  10:	7a c0       	rjmp	.+244    	; 0x106 <__bad_interrupt>
  12:	00 00       	nop
  14:	78 c0       	rjmp	.+240    	; 0x106 <__bad_interrupt>
  16:	00 00       	nop
  18:	76 c0       	rjmp	.+236    	; 0x106 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	74 c0       	rjmp	.+232    	; 0x106 <__bad_interrupt>
  1e:	00 00       	nop
  20:	72 c0       	rjmp	.+228    	; 0x106 <__bad_interrupt>
  22:	00 00       	nop
  24:	70 c0       	rjmp	.+224    	; 0x106 <__bad_interrupt>
  26:	00 00       	nop
  28:	6e c0       	rjmp	.+220    	; 0x106 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	6c c0       	rjmp	.+216    	; 0x106 <__bad_interrupt>
  2e:	00 00       	nop
  30:	6a c0       	rjmp	.+212    	; 0x106 <__bad_interrupt>
  32:	00 00       	nop
  34:	68 c0       	rjmp	.+208    	; 0x106 <__bad_interrupt>
  36:	00 00       	nop
  38:	66 c0       	rjmp	.+204    	; 0x106 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	64 c0       	rjmp	.+200    	; 0x106 <__bad_interrupt>
  3e:	00 00       	nop
  40:	62 c0       	rjmp	.+196    	; 0x106 <__bad_interrupt>
  42:	00 00       	nop
  44:	60 c0       	rjmp	.+192    	; 0x106 <__bad_interrupt>
  46:	00 00       	nop
  48:	5e c0       	rjmp	.+188    	; 0x106 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	5c c0       	rjmp	.+184    	; 0x106 <__bad_interrupt>
  4e:	00 00       	nop
  50:	ec c1       	rjmp	.+984    	; 0x42a <__vector_20>
  52:	00 00       	nop
  54:	58 c0       	rjmp	.+176    	; 0x106 <__bad_interrupt>
  56:	00 00       	nop
  58:	56 c0       	rjmp	.+172    	; 0x106 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	54 c0       	rjmp	.+168    	; 0x106 <__bad_interrupt>
  5e:	00 00       	nop
  60:	52 c0       	rjmp	.+164    	; 0x106 <__bad_interrupt>
  62:	00 00       	nop
  64:	50 c0       	rjmp	.+160    	; 0x106 <__bad_interrupt>
  66:	00 00       	nop
  68:	4e c0       	rjmp	.+156    	; 0x106 <__bad_interrupt>
  6a:	00 00       	nop
  6c:	4c c0       	rjmp	.+152    	; 0x106 <__bad_interrupt>
  6e:	00 00       	nop
  70:	4a c0       	rjmp	.+148    	; 0x106 <__bad_interrupt>
  72:	00 00       	nop
  74:	48 c0       	rjmp	.+144    	; 0x106 <__bad_interrupt>
  76:	00 00       	nop
  78:	46 c0       	rjmp	.+140    	; 0x106 <__bad_interrupt>
  7a:	00 00       	nop
  7c:	44 c0       	rjmp	.+136    	; 0x106 <__bad_interrupt>
  7e:	00 00       	nop
  80:	42 c0       	rjmp	.+132    	; 0x106 <__bad_interrupt>
  82:	00 00       	nop
  84:	40 c0       	rjmp	.+128    	; 0x106 <__bad_interrupt>
  86:	00 00       	nop
  88:	3e c0       	rjmp	.+124    	; 0x106 <__bad_interrupt>
  8a:	00 00       	nop
  8c:	fa 02       	muls	r31, r26
  8e:	d3 02       	muls	r29, r19
  90:	d7 02       	muls	r29, r23
  92:	db 02       	muls	r29, r27
  94:	df 02       	muls	r29, r31
  96:	e1 02       	muls	r30, r17
  98:	e3 02       	muls	r30, r19
  9a:	e5 02       	muls	r30, r21
  9c:	e7 02       	muls	r30, r23
  9e:	e9 02       	muls	r30, r25
  a0:	eb 02       	muls	r30, r27
  a2:	ee 02       	muls	r30, r30
  a4:	f3 02       	muls	r31, r19
  a6:	f9 02       	muls	r31, r25
  a8:	f9 02       	muls	r31, r25
  aa:	f9 02       	muls	r31, r25
  ac:	f9 02       	muls	r31, r25
  ae:	f9 02       	muls	r31, r25
  b0:	f9 02       	muls	r31, r25
  b2:	f9 02       	muls	r31, r25
  b4:	f7 02       	muls	r31, r23

000000b6 <__ctors_start>:
  b6:	01 03       	mulsu	r16, r17

000000b8 <__ctors_end>:
  b8:	11 24       	eor	r1, r1
  ba:	1f be       	out	0x3f, r1	; 63
  bc:	cf ef       	ldi	r28, 0xFF	; 255
  be:	d0 e4       	ldi	r29, 0x40	; 64
  c0:	de bf       	out	0x3e, r29	; 62
  c2:	cd bf       	out	0x3d, r28	; 61

000000c4 <__do_copy_data>:
  c4:	11 e0       	ldi	r17, 0x01	; 1
  c6:	a0 e0       	ldi	r26, 0x00	; 0
  c8:	b1 e0       	ldi	r27, 0x01	; 1
  ca:	ee ed       	ldi	r30, 0xDE	; 222
  cc:	fa e0       	ldi	r31, 0x0A	; 10
  ce:	00 e0       	ldi	r16, 0x00	; 0
  d0:	0b bf       	out	0x3b, r16	; 59
  d2:	02 c0       	rjmp	.+4      	; 0xd8 <__do_copy_data+0x14>
  d4:	07 90       	elpm	r0, Z+
  d6:	0d 92       	st	X+, r0
  d8:	a6 32       	cpi	r26, 0x26	; 38
  da:	b1 07       	cpc	r27, r17
  dc:	d9 f7       	brne	.-10     	; 0xd4 <__do_copy_data+0x10>

000000de <__do_clear_bss>:
  de:	21 e0       	ldi	r18, 0x01	; 1
  e0:	a6 e2       	ldi	r26, 0x26	; 38
  e2:	b1 e0       	ldi	r27, 0x01	; 1
  e4:	01 c0       	rjmp	.+2      	; 0xe8 <.do_clear_bss_start>

000000e6 <.do_clear_bss_loop>:
  e6:	1d 92       	st	X+, r1

000000e8 <.do_clear_bss_start>:
  e8:	a8 33       	cpi	r26, 0x38	; 56
  ea:	b2 07       	cpc	r27, r18
  ec:	e1 f7       	brne	.-8      	; 0xe6 <.do_clear_bss_loop>

000000ee <__do_global_ctors>:
  ee:	10 e0       	ldi	r17, 0x00	; 0
  f0:	cc e5       	ldi	r28, 0x5C	; 92
  f2:	d0 e0       	ldi	r29, 0x00	; 0
  f4:	03 c0       	rjmp	.+6      	; 0xfc <__do_global_ctors+0xe>
  f6:	21 97       	sbiw	r28, 0x01	; 1
  f8:	fe 01       	movw	r30, r28
  fa:	b9 d3       	rcall	.+1906   	; 0x86e <__tablejump2__>
  fc:	cb 35       	cpi	r28, 0x5B	; 91
  fe:	d1 07       	cpc	r29, r17
 100:	d1 f7       	brne	.-12     	; 0xf6 <__do_global_ctors+0x8>
 102:	2b d2       	rcall	.+1110   	; 0x55a <main>
 104:	ea c4       	rjmp	.+2516   	; 0xada <_exit>

00000106 <__bad_interrupt>:
 106:	7c cf       	rjmp	.-264    	; 0x0 <__vectors>

00000108 <_Z17waitForActivationv>:
	return queue->size;
}

bool isempty(struct queue *queue){
	return queue->size;
}
 108:	57 98       	cbi	0x0a, 7	; 10
 10a:	8f ef       	ldi	r24, 0xFF	; 255
 10c:	93 eb       	ldi	r25, 0xB3	; 179
 10e:	01 97       	sbiw	r24, 0x01	; 1
 110:	f1 f7       	brne	.-4      	; 0x10e <_Z17waitForActivationv+0x6>
 112:	00 c0       	rjmp	.+0      	; 0x114 <_Z17waitForActivationv+0xc>
 114:	00 00       	nop
 116:	89 b1       	in	r24, 0x09	; 9
 118:	90 e0       	ldi	r25, 0x00	; 0
 11a:	88 0f       	add	r24, r24
 11c:	89 2f       	mov	r24, r25
 11e:	88 1f       	adc	r24, r24
 120:	99 0b       	sbc	r25, r25
 122:	89 2b       	or	r24, r25
 124:	c1 f3       	breq	.-16     	; 0x116 <_Z17waitForActivationv+0xe>
 126:	08 95       	ret

00000128 <_Z7enqueuehP5queue>:
 128:	1f 93       	push	r17
 12a:	cf 93       	push	r28
 12c:	df 93       	push	r29
 12e:	18 2f       	mov	r17, r24
 130:	eb 01       	movw	r28, r22
 132:	2a 81       	ldd	r18, Y+2	; 0x02
 134:	3b 81       	ldd	r19, Y+3	; 0x03
 136:	23 2b       	or	r18, r19
 138:	81 f4       	brne	.+32     	; 0x15a <_Z7enqueuehP5queue+0x32>
 13a:	8c 81       	ldd	r24, Y+4	; 0x04
 13c:	9d 81       	ldd	r25, Y+5	; 0x05
 13e:	89 2b       	or	r24, r25
 140:	61 f4       	brne	.+24     	; 0x15a <_Z7enqueuehP5queue+0x32>
 142:	83 e0       	ldi	r24, 0x03	; 3
 144:	90 e0       	ldi	r25, 0x00	; 0
 146:	9c d3       	rcall	.+1848   	; 0x880 <malloc>
 148:	9d 83       	std	Y+5, r25	; 0x05
 14a:	8c 83       	std	Y+4, r24	; 0x04
 14c:	fc 01       	movw	r30, r24
 14e:	12 82       	std	Z+2, r1	; 0x02
 150:	11 82       	std	Z+1, r1	; 0x01
 152:	10 83       	st	Z, r17
 154:	9b 83       	std	Y+3, r25	; 0x03
 156:	8a 83       	std	Y+2, r24	; 0x02
 158:	0f c0       	rjmp	.+30     	; 0x178 <_Z7enqueuehP5queue+0x50>
 15a:	83 e0       	ldi	r24, 0x03	; 3
 15c:	90 e0       	ldi	r25, 0x00	; 0
 15e:	90 d3       	rcall	.+1824   	; 0x880 <malloc>
 160:	fc 01       	movw	r30, r24
 162:	ac 81       	ldd	r26, Y+4	; 0x04
 164:	bd 81       	ldd	r27, Y+5	; 0x05
 166:	12 96       	adiw	r26, 0x02	; 2
 168:	9c 93       	st	X, r25
 16a:	8e 93       	st	-X, r24
 16c:	11 97       	sbiw	r26, 0x01	; 1
 16e:	10 83       	st	Z, r17
 170:	12 82       	std	Z+2, r1	; 0x02
 172:	11 82       	std	Z+1, r1	; 0x01
 174:	9d 83       	std	Y+5, r25	; 0x05
 176:	8c 83       	std	Y+4, r24	; 0x04
 178:	88 81       	ld	r24, Y
 17a:	99 81       	ldd	r25, Y+1	; 0x01
 17c:	01 96       	adiw	r24, 0x01	; 1
 17e:	99 83       	std	Y+1, r25	; 0x01
 180:	88 83       	st	Y, r24
 182:	df 91       	pop	r29
 184:	cf 91       	pop	r28
 186:	1f 91       	pop	r17
 188:	08 95       	ret

0000018a <_Z7dequeueP5queue>:
 18a:	cf 93       	push	r28
 18c:	df 93       	push	r29
 18e:	fc 01       	movw	r30, r24
 190:	82 81       	ldd	r24, Z+2	; 0x02
 192:	93 81       	ldd	r25, Z+3	; 0x03
 194:	00 97       	sbiw	r24, 0x00	; 0
 196:	c1 f0       	breq	.+48     	; 0x1c8 <_Z7dequeueP5queue+0x3e>
 198:	24 81       	ldd	r18, Z+4	; 0x04
 19a:	35 81       	ldd	r19, Z+5	; 0x05
 19c:	82 17       	cp	r24, r18
 19e:	93 07       	cpc	r25, r19
 1a0:	29 f4       	brne	.+10     	; 0x1ac <_Z7dequeueP5queue+0x22>
 1a2:	13 82       	std	Z+3, r1	; 0x03
 1a4:	12 82       	std	Z+2, r1	; 0x02
 1a6:	15 82       	std	Z+5, r1	; 0x05
 1a8:	14 82       	std	Z+4, r1	; 0x04
 1aa:	07 c0       	rjmp	.+14     	; 0x1ba <_Z7dequeueP5queue+0x30>
 1ac:	dc 01       	movw	r26, r24
 1ae:	11 96       	adiw	r26, 0x01	; 1
 1b0:	2d 91       	ld	r18, X+
 1b2:	3c 91       	ld	r19, X
 1b4:	12 97       	sbiw	r26, 0x02	; 2
 1b6:	33 83       	std	Z+3, r19	; 0x03
 1b8:	22 83       	std	Z+2, r18	; 0x02
 1ba:	ef 01       	movw	r28, r30
 1bc:	f6 d3       	rcall	.+2028   	; 0x9aa <free>
 1be:	88 81       	ld	r24, Y
 1c0:	99 81       	ldd	r25, Y+1	; 0x01
 1c2:	01 97       	sbiw	r24, 0x01	; 1
 1c4:	99 83       	std	Y+1, r25	; 0x01
 1c6:	88 83       	st	Y, r24
 1c8:	df 91       	pop	r29
 1ca:	cf 91       	pop	r28
 1cc:	08 95       	ret

000001ce <_Z9IR_senderv>:
    }
}

// Code that send out our signature
void IR_sender() {
	if (isHigh) {
 1ce:	80 91 11 01 	lds	r24, 0x0111
 1d2:	88 23       	and	r24, r24
 1d4:	79 f0       	breq	.+30     	; 0x1f4 <_Z9IR_senderv+0x26>
		OCR3A = ICR3 - IRdutyCycle; // duty cycle on 50% of length 26 for PINB6
 1d6:	80 91 96 00 	lds	r24, 0x0096
 1da:	90 91 97 00 	lds	r25, 0x0097
 1de:	20 91 24 01 	lds	r18, 0x0124
 1e2:	30 91 25 01 	lds	r19, 0x0125
 1e6:	82 1b       	sub	r24, r18
 1e8:	93 0b       	sbc	r25, r19
 1ea:	90 93 99 00 	sts	0x0099, r25
 1ee:	80 93 98 00 	sts	0x0098, r24
 1f2:	08 c0       	rjmp	.+16     	; 0x204 <_Z9IR_senderv+0x36>
	}
	else {
		OCR3A = ICR3; // duty cycle on 50% of length 26 for PINB6
 1f4:	80 91 96 00 	lds	r24, 0x0096
 1f8:	90 91 97 00 	lds	r25, 0x0097
 1fc:	90 93 99 00 	sts	0x0099, r25
 200:	80 93 98 00 	sts	0x0098, r24
	}
	
	if (TCNT0 > 225) {
 204:	86 b5       	in	r24, 0x26	; 38
 206:	82 3e       	cpi	r24, 0xE2	; 226
 208:	50 f0       	brcs	.+20     	; 0x21e <_Z9IR_senderv+0x50>
		ctr++;
 20a:	80 91 2a 01 	lds	r24, 0x012A
 20e:	90 91 2b 01 	lds	r25, 0x012B
 212:	01 96       	adiw	r24, 0x01	; 1
 214:	90 93 2b 01 	sts	0x012B, r25
 218:	80 93 2a 01 	sts	0x012A, r24
		TCNT0 = 0;
 21c:	16 bc       	out	0x26, r1	; 38
		
	}
	
	if (ctr == pauseTimes[ptIndex]) {
 21e:	80 91 2c 01 	lds	r24, 0x012C
 222:	90 91 2d 01 	lds	r25, 0x012D
 226:	fc 01       	movw	r30, r24
 228:	ee 0f       	add	r30, r30
 22a:	ff 1f       	adc	r31, r31
 22c:	ee 5e       	subi	r30, 0xEE	; 238
 22e:	fe 4f       	sbci	r31, 0xFE	; 254
 230:	40 81       	ld	r20, Z
 232:	51 81       	ldd	r21, Z+1	; 0x01
 234:	20 91 2a 01 	lds	r18, 0x012A
 238:	30 91 2b 01 	lds	r19, 0x012B
 23c:	42 17       	cp	r20, r18
 23e:	53 07       	cpc	r21, r19
 240:	b9 f4       	brne	.+46     	; 0x270 <_Z9IR_senderv+0xa2>
		ctr = 0;
 242:	10 92 2b 01 	sts	0x012B, r1
 246:	10 92 2a 01 	sts	0x012A, r1
		ptIndex++;
 24a:	01 96       	adiw	r24, 0x01	; 1
		
		if (ptIndex == 8) {
 24c:	88 30       	cpi	r24, 0x08	; 8
 24e:	91 05       	cpc	r25, r1
 250:	29 f0       	breq	.+10     	; 0x25c <_Z9IR_senderv+0x8e>
		
	}
	
	if (ctr == pauseTimes[ptIndex]) {
		ctr = 0;
		ptIndex++;
 252:	90 93 2d 01 	sts	0x012D, r25
 256:	80 93 2c 01 	sts	0x012C, r24
 25a:	04 c0       	rjmp	.+8      	; 0x264 <_Z9IR_senderv+0x96>
		
		if (ptIndex == 8) {
			ptIndex = 0;
 25c:	10 92 2d 01 	sts	0x012D, r1
 260:	10 92 2c 01 	sts	0x012C, r1
		}
		isHigh = !isHigh;			
 264:	90 91 11 01 	lds	r25, 0x0111
 268:	81 e0       	ldi	r24, 0x01	; 1
 26a:	89 27       	eor	r24, r25
 26c:	80 93 11 01 	sts	0x0111, r24
 270:	08 95       	ret

00000272 <_Z6SetPWMv>:
	LED_PORT |= (1<<LED1_PIN) | (1<<LED2_PIN) | (1<<LED3_PIN);
}

// Set doutyCycle for the PWM pins
void SetPWM() {
	OCR1A = ICR1 - dutyCycle; // duty cycle on "dutyCycle" of length "period" for PD5
 272:	e6 e8       	ldi	r30, 0x86	; 134
 274:	f0 e0       	ldi	r31, 0x00	; 0
 276:	80 81       	ld	r24, Z
 278:	91 81       	ldd	r25, Z+1	; 0x01
 27a:	20 91 28 01 	lds	r18, 0x0128
 27e:	30 91 29 01 	lds	r19, 0x0129
 282:	82 1b       	sub	r24, r18
 284:	93 0b       	sbc	r25, r19
 286:	90 93 89 00 	sts	0x0089, r25
 28a:	80 93 88 00 	sts	0x0088, r24
	OCR1B = ICR1 - dutyCycle; // duty cycle on "dutyCycle" of length "period" for PD4
 28e:	80 81       	ld	r24, Z
 290:	91 81       	ldd	r25, Z+1	; 0x01
 292:	20 91 28 01 	lds	r18, 0x0128
 296:	30 91 29 01 	lds	r19, 0x0129
 29a:	82 1b       	sub	r24, r18
 29c:	93 0b       	sbc	r25, r19
 29e:	90 93 8b 00 	sts	0x008B, r25
 2a2:	80 93 8a 00 	sts	0x008A, r24
 2a6:	08 95       	ret

000002a8 <_Z8InitUARTv>:

	//initiate UART målsökning to styr
	//set baud rate
	//115200
	uint16_t UBRR_val = UBRR_STYR_MALSOKNING;
	UBRR0H = (unsigned char) (UBRR_val >> 8);
 2a8:	10 92 c5 00 	sts	0x00C5, r1
	UBRR0L = (unsigned char) UBRR_val;
 2ac:	29 e0       	ldi	r18, 0x09	; 9
 2ae:	20 93 c4 00 	sts	0x00C4, r18

	//enable receive + set frame 8 bits
	UCSR0B = (1<<RXEN0);
 2b2:	e1 ec       	ldi	r30, 0xC1	; 193
 2b4:	f0 e0       	ldi	r31, 0x00	; 0
 2b6:	80 e1       	ldi	r24, 0x10	; 16
 2b8:	80 83       	st	Z, r24
	UCSR0C = (1<<UCSZ00) | (1<<UCSZ01);
 2ba:	96 e0       	ldi	r25, 0x06	; 6
 2bc:	90 93 c2 00 	sts	0x00C2, r25
	
	//enable receive interrupt
	UCSR0B |= (1<<RXCIE0);
 2c0:	80 81       	ld	r24, Z
 2c2:	80 68       	ori	r24, 0x80	; 128
 2c4:	80 83       	st	Z, r24
	//FROM STYR TO BLUETOOTH
	//initiate UART målsökning to styr
	//set baud rate
	//115200
	uint16_t UBRR_val1 = UBRR_STYR_MALSOKNING;
	UBRR1H = (unsigned char) (UBRR_val1 >> 8);
 2c6:	10 92 cd 00 	sts	0x00CD, r1
	UBRR1L = (unsigned char) UBRR_val1;
 2ca:	20 93 cc 00 	sts	0x00CC, r18
		
	//enable transmit + set frame 8 bits
	UCSR1B = (1<<TXEN1);
 2ce:	88 e0       	ldi	r24, 0x08	; 8
 2d0:	80 93 c9 00 	sts	0x00C9, r24
	UCSR1C = (1<<UCSZ10) | (1<<UCSZ11);
 2d4:	90 93 ca 00 	sts	0x00CA, r25
 2d8:	08 95       	ret

000002da <_Z8InitLEDsv>:
	//#UART INITS END#//
}

// Set all LED pins as output and light them up!
void InitLEDs() {
	DDRB |= (1<<LED1_PIN) | (1<<LED2_PIN) | (1<<LED3_PIN) | (1<<INVISIBLE_LED_PIN) | (1<<LASER_LED_PIN);
 2da:	84 b1       	in	r24, 0x04	; 4
 2dc:	8f 61       	ori	r24, 0x1F	; 31
 2de:	84 b9       	out	0x04, r24	; 4
	// Set all heath LEDs activate
	LED_PORT |= (1<<LED1_PIN) | (1<<LED2_PIN) | (1<<LED3_PIN);
 2e0:	85 b1       	in	r24, 0x05	; 5
 2e2:	87 60       	ori	r24, 0x07	; 7
 2e4:	85 b9       	out	0x05, r24	; 5
 2e6:	08 95       	ret

000002e8 <_Z7InitPWMv>:
}

// Setup of PWM and DIR
void InitPWM() {
	// PWM setup
	TCCR1A |= (1<<WGM11) | (1<<COM1A1) | (1<<COM1A0) | (1<<COM1B0) | (1<<COM1B1);
 2e8:	e0 e8       	ldi	r30, 0x80	; 128
 2ea:	f0 e0       	ldi	r31, 0x00	; 0
 2ec:	80 81       	ld	r24, Z
 2ee:	82 6f       	ori	r24, 0xF2	; 242
 2f0:	80 83       	st	Z, r24
 	TCCR1B |= (1<<WGM12) | (1<<WGM13) | (1<<CS10);
 2f2:	e1 e8       	ldi	r30, 0x81	; 129
 2f4:	f0 e0       	ldi	r31, 0x00	; 0
 2f6:	80 81       	ld	r24, Z
 2f8:	89 61       	ori	r24, 0x19	; 25
 2fa:	80 83       	st	Z, r24


	ICR1 = period;
 2fc:	80 91 0f 01 	lds	r24, 0x010F
 300:	90 91 10 01 	lds	r25, 0x0110
 304:	e6 e8       	ldi	r30, 0x86	; 134
 306:	f0 e0       	ldi	r31, 0x00	; 0
 308:	91 83       	std	Z+1, r25	; 0x01
 30a:	80 83       	st	Z, r24
	
	// make sure motor is off.
	OCR1A = ICR1;
 30c:	80 81       	ld	r24, Z
 30e:	91 81       	ldd	r25, Z+1	; 0x01
 310:	90 93 89 00 	sts	0x0089, r25
 314:	80 93 88 00 	sts	0x0088, r24
	OCR1B = ICR1;
 318:	80 81       	ld	r24, Z
 31a:	91 81       	ldd	r25, Z+1	; 0x01
 31c:	90 93 8b 00 	sts	0x008B, r25
 320:	80 93 8a 00 	sts	0x008A, r24
	
	// DIR setup
	
	DDRD |= (1<<PWM1) | (1<<PWM2);
 324:	8a b1       	in	r24, 0x0a	; 10
 326:	80 63       	ori	r24, 0x30	; 48
 328:	8a b9       	out	0x0a, r24	; 10
	DDRB |= (1<<DIR1);
 32a:	25 9a       	sbi	0x04, 5	; 4
	DDRA |= (1<<DIR2);
 32c:	08 9a       	sbi	0x01, 0	; 1
 32e:	08 95       	ret

00000330 <_Z12InitIRSenderv>:
}


void InitIRSender() {
	DDRB|= (1<<PINB6);
 330:	26 9a       	sbi	0x04, 6	; 4
	TCCR3A |= 1<<WGM31 | 1<<COM3A1 | 1<<COM3A0 |1<<COM3B0 | 1<<COM3B1;
 332:	e0 e9       	ldi	r30, 0x90	; 144
 334:	f0 e0       	ldi	r31, 0x00	; 0
 336:	80 81       	ld	r24, Z
 338:	82 6f       	ori	r24, 0xF2	; 242
 33a:	80 83       	st	Z, r24
	TCCR3B |= 1<<WGM32 | 1<<WGM33 | 1<<CS30;
 33c:	e1 e9       	ldi	r30, 0x91	; 145
 33e:	f0 e0       	ldi	r31, 0x00	; 0
 340:	80 81       	ld	r24, Z
 342:	89 61       	ori	r24, 0x19	; 25
 344:	80 83       	st	Z, r24
	
	ICR3 = IRperiod;		// period length in us
 346:	80 91 22 01 	lds	r24, 0x0122
 34a:	90 91 23 01 	lds	r25, 0x0123
 34e:	e6 e9       	ldi	r30, 0x96	; 150
 350:	f0 e0       	ldi	r31, 0x00	; 0
 352:	91 83       	std	Z+1, r25	; 0x01
 354:	80 83       	st	Z, r24
	OCR3A = ICR3;
 356:	80 81       	ld	r24, Z
 358:	91 81       	ldd	r25, Z+1	; 0x01
 35a:	90 93 99 00 	sts	0x0099, r25
 35e:	80 93 98 00 	sts	0x0098, r24
	TCCR0B |= 1<<CS01;	// Starta 8-bit ctr
 362:	85 b5       	in	r24, 0x25	; 37
 364:	82 60       	ori	r24, 0x02	; 2
 366:	85 bd       	out	0x25, r24	; 37
 368:	08 95       	ret

0000036a <_Z4Initv>:
	OCR1B = ICR1 - dutyCycle; // duty cycle on "dutyCycle" of length "period" for PD4
}

// Calls all Init functions
void Init() {
	InitUART();
 36a:	9e df       	rcall	.-196    	; 0x2a8 <_Z8InitUARTv>
	InitPWM();
 36c:	bd df       	rcall	.-134    	; 0x2e8 <_Z7InitPWMv>
	InitLEDs();
 36e:	b5 df       	rcall	.-150    	; 0x2da <_Z8InitLEDsv>
	InitIRSender();
 370:	df cf       	rjmp	.-66     	; 0x330 <_Z12InitIRSenderv>
 372:	08 95       	ret

00000374 <_Z11MoveForwardi>:
}

// Set PWM1 and PWM2 to HIGH(set dutyCycle)
// Set DIR1 and DIR2 to low
void MoveForward(int speed) {
	dutyCycle = speed;
 374:	90 93 29 01 	sts	0x0129, r25
 378:	80 93 28 01 	sts	0x0128, r24
	SetPWM();
 37c:	7a df       	rcall	.-268    	; 0x272 <_Z6SetPWMv>
	PORTB |= (1<<DIR1);
 37e:	2d 9a       	sbi	0x05, 5	; 5
	PORTA |= (1<<DIR2);
 380:	10 9a       	sbi	0x02, 0	; 2
 382:	08 95       	ret

00000384 <_Z7ResetSEv>:
}

// Reset all necessary data
void ResetSE() {
	// Reset health
	health = 3;
 384:	83 e0       	ldi	r24, 0x03	; 3
 386:	90 e0       	ldi	r25, 0x00	; 0
 388:	90 93 0e 01 	sts	0x010E, r25
 38c:	80 93 0d 01 	sts	0x010D, r24
	
	// Make sure that we dont move when we have restarted this module
	MoveForward(0);
 390:	80 e0       	ldi	r24, 0x00	; 0
 392:	90 e0       	ldi	r25, 0x00	; 0
 394:	ef df       	rcall	.-34     	; 0x374 <_Z11MoveForwardi>
	
	// Set all heath LEDs activate
	LED_PORT |= (1<<LED1_PIN) | (1<<LED2_PIN) | (1<<LED3_PIN);
 396:	85 b1       	in	r24, 0x05	; 5
 398:	87 60       	ori	r24, 0x07	; 7
 39a:	85 b9       	out	0x05, r24	; 5
 39c:	08 95       	ret

0000039e <_Z13MoveBackwardsi>:
	PORTB |= (1<<DIR1);
	PORTA |= (1<<DIR2);
}

void MoveBackwards(int speed) {
	dutyCycle = speed;
 39e:	90 93 29 01 	sts	0x0129, r25
 3a2:	80 93 28 01 	sts	0x0128, r24
	SetPWM();
 3a6:	65 df       	rcall	.-310    	; 0x272 <_Z6SetPWMv>
	PORTB &= ~(1<<DIR1);
 3a8:	2d 98       	cbi	0x05, 5	; 5
	PORTA &= ~(1<<DIR2);
 3aa:	10 98       	cbi	0x02, 0	; 2
 3ac:	08 95       	ret

000003ae <_Z8TurnLefti>:
}

// Set PWM1 and PWM2 to HIGH(set dutyCycle)
// Set DIR1 to LOW and DIR2 to HIGH
void TurnLeft(int speed) {
	dutyCycle = speed;
 3ae:	90 93 29 01 	sts	0x0129, r25
 3b2:	80 93 28 01 	sts	0x0128, r24
	SetPWM();
 3b6:	5d df       	rcall	.-326    	; 0x272 <_Z6SetPWMv>
	PORTB &= ~(1<<DIR1);
 3b8:	2d 98       	cbi	0x05, 5	; 5
	PORTA |= (1<<DIR2);
 3ba:	10 9a       	sbi	0x02, 0	; 2
 3bc:	08 95       	ret

000003be <_Z9TurnRighti>:
}

// Set PWM1 and PWM2 to HIGH(set dutyCycle)
// Set DIR2 to LOW and DIR1 to HIGH
void TurnRight(int speed) {
	dutyCycle = speed;
 3be:	90 93 29 01 	sts	0x0129, r25
 3c2:	80 93 28 01 	sts	0x0128, r24
	SetPWM();
 3c6:	55 df       	rcall	.-342    	; 0x272 <_Z6SetPWMv>
	PORTA &= ~(1<<DIR2);
 3c8:	10 98       	cbi	0x02, 0	; 2
	PORTB |= (1<<DIR1);
 3ca:	2d 9a       	sbi	0x05, 5	; 5
 3cc:	08 95       	ret

000003ce <_Z13ActivateLaserv>:
}

// Activates the laser pointer and the Laser lED
void ActivateLaser() {
	LASER_PORT |= (1<<LASER_PIN);
 3ce:	2c 9a       	sbi	0x05, 4	; 5
 3d0:	08 95       	ret

000003d2 <_Z15DeactivateLaserv>:
}

// Deactivates the laser pointer and the Laser LED
void DeactivateLaser() {
	LASER_PORT &= ~(1<<LASER_PIN);
 3d2:	2c 98       	cbi	0x05, 4	; 5
 3d4:	08 95       	ret

000003d6 <_Z18TurnOffIRSignaturev>:
}

// Turns the IR-sender off (invisible) and turn on Invisible LED
void TurnOffIRSignature() {
	IRisActivive = false;
 3d6:	10 92 0c 01 	sts	0x010C, r1
	LED_PORT |= (1 << INVISIBLE_LED_PIN);
 3da:	2b 9a       	sbi	0x05, 3	; 5
 3dc:	08 95       	ret

000003de <_Z17TurnOnIRSignaturev>:
}

// Turns the IR-sender on (not invisible) and turn off Invisible LED
void TurnOnIRSignature() {
	IRisActivive = true;
 3de:	81 e0       	ldi	r24, 0x01	; 1
 3e0:	80 93 0c 01 	sts	0x010C, r24
	LED_PORT &= ~(1 << INVISIBLE_LED_PIN);
 3e4:	2b 98       	cbi	0x05, 3	; 5
 3e6:	08 95       	ret

000003e8 <_Z17DecrementLEDLivesv>:

}

// Decrement the amount of lives we have (show on less LED)
void DecrementLEDLives() {
	health--;
 3e8:	80 91 0d 01 	lds	r24, 0x010D
 3ec:	90 91 0e 01 	lds	r25, 0x010E
 3f0:	01 97       	sbiw	r24, 0x01	; 1
 3f2:	90 93 0e 01 	sts	0x010E, r25
 3f6:	80 93 0d 01 	sts	0x010D, r24
	
	if (health == 2) {
 3fa:	02 97       	sbiw	r24, 0x02	; 2
 3fc:	09 f4       	brne	.+2      	; 0x400 <_Z17DecrementLEDLivesv+0x18>
		LED_PORT &= ~(1<<LED3_PIN);
 3fe:	2a 98       	cbi	0x05, 2	; 5
	}
	
	if (health == 1) {
 400:	80 91 0d 01 	lds	r24, 0x010D
 404:	90 91 0e 01 	lds	r25, 0x010E
 408:	01 97       	sbiw	r24, 0x01	; 1
 40a:	09 f4       	brne	.+2      	; 0x40e <_Z17DecrementLEDLivesv+0x26>
		LED_PORT &= ~(1<<LED2_PIN);
 40c:	29 98       	cbi	0x05, 1	; 5
	}
	
	if (health == 0) {
 40e:	80 91 0d 01 	lds	r24, 0x010D
 412:	90 91 0e 01 	lds	r25, 0x010E
 416:	89 2b       	or	r24, r25
 418:	09 f4       	brne	.+2      	; 0x41c <_Z17DecrementLEDLivesv+0x34>
		LED_PORT &= ~(1<<LED1_PIN);
 41a:	28 98       	cbi	0x05, 0	; 5
 41c:	08 95       	ret

0000041e <_Z8StopMovev>:
	
}

// Set PWM1 and PWM2 to LOW(dutyCycle == 0)
void StopMove() {
	dutyCycle = 0;
 41e:	10 92 29 01 	sts	0x0129, r1
 422:	10 92 28 01 	sts	0x0128, r1
	SetPWM();
 426:	25 cf       	rjmp	.-438    	; 0x272 <_Z6SetPWMv>
 428:	08 95       	ret

0000042a <__vector_20>:
}

//UART ISR which sets the "currentOrder" variable
ISR(USART0_RX_vect){
 42a:	1f 92       	push	r1
 42c:	0f 92       	push	r0
 42e:	0f b6       	in	r0, 0x3f	; 63
 430:	0f 92       	push	r0
 432:	11 24       	eor	r1, r1
 434:	0b b6       	in	r0, 0x3b	; 59
 436:	0f 92       	push	r0
 438:	2f 93       	push	r18
 43a:	3f 93       	push	r19
 43c:	4f 93       	push	r20
 43e:	5f 93       	push	r21
 440:	6f 93       	push	r22
 442:	7f 93       	push	r23
 444:	8f 93       	push	r24
 446:	9f 93       	push	r25
 448:	af 93       	push	r26
 44a:	bf 93       	push	r27
 44c:	ef 93       	push	r30
 44e:	ff 93       	push	r31
	uint8_t snapbuffer = UDR0;
 450:	80 91 c6 00 	lds	r24, 0x00C6
	uint8_t messageID = snapbuffer & 0x07; //Mask out message ID
 454:	98 2f       	mov	r25, r24
 456:	97 70       	andi	r25, 0x07	; 7
	
	//Mux through messages
	switch(messageID){
 458:	92 30       	cpi	r25, 0x02	; 2
 45a:	91 f0       	breq	.+36     	; 0x480 <__vector_20+0x56>
 45c:	28 f4       	brcc	.+10     	; 0x468 <__vector_20+0x3e>
 45e:	99 23       	and	r25, r25
 460:	49 f0       	breq	.+18     	; 0x474 <__vector_20+0x4a>
 462:	91 30       	cpi	r25, 0x01	; 1
 464:	51 f0       	breq	.+20     	; 0x47a <__vector_20+0x50>
 466:	18 c0       	rjmp	.+48     	; 0x498 <__vector_20+0x6e>
 468:	94 30       	cpi	r25, 0x04	; 4
 46a:	81 f0       	breq	.+32     	; 0x48c <__vector_20+0x62>
 46c:	60 f0       	brcs	.+24     	; 0x486 <__vector_20+0x5c>
 46e:	95 30       	cpi	r25, 0x05	; 5
 470:	81 f0       	breq	.+32     	; 0x492 <__vector_20+0x68>
 472:	12 c0       	rjmp	.+36     	; 0x498 <__vector_20+0x6e>
		case 0:
			message1 = snapbuffer;
 474:	80 93 26 01 	sts	0x0126, r24
			break;
 478:	1a c0       	rjmp	.+52     	; 0x4ae <__vector_20+0x84>
		case 1:
			message2 = snapbuffer;
 47a:	80 93 0b 01 	sts	0x010B, r24
			break;
 47e:	17 c0       	rjmp	.+46     	; 0x4ae <__vector_20+0x84>
		case 2:
			message3 = snapbuffer;
 480:	80 93 0a 01 	sts	0x010A, r24
			break;
 484:	14 c0       	rjmp	.+40     	; 0x4ae <__vector_20+0x84>
		case 3:
			message4 = snapbuffer;
 486:	80 93 09 01 	sts	0x0109, r24
			break;
 48a:	11 c0       	rjmp	.+34     	; 0x4ae <__vector_20+0x84>
		case 4:
			message5 = snapbuffer;
 48c:	80 93 08 01 	sts	0x0108, r24
			break;
 490:	0e c0       	rjmp	.+28     	; 0x4ae <__vector_20+0x84>
		case 5:
			message6 = snapbuffer;
 492:	80 93 07 01 	sts	0x0107, r24
 496:	02 c0       	rjmp	.+4      	; 0x49c <__vector_20+0x72>
			break;
	}
	//only look at ORDERS
	if(messageID == ORDER_ID){
 498:	95 30       	cpi	r25, 0x05	; 5
 49a:	49 f4       	brne	.+18     	; 0x4ae <__vector_20+0x84>
		currentOrder = (snapbuffer>>3) & 0b00011111; //Mask out the order
 49c:	98 2f       	mov	r25, r24
 49e:	96 95       	lsr	r25
 4a0:	96 95       	lsr	r25
 4a2:	96 95       	lsr	r25
 4a4:	90 93 27 01 	sts	0x0127, r25
		enqueue(snapbuffer, &orderQueue);
 4a8:	6e e2       	ldi	r22, 0x2E	; 46
 4aa:	71 e0       	ldi	r23, 0x01	; 1
 4ac:	3d de       	rcall	.-902    	; 0x128 <_Z7enqueuehP5queue>
	}
}
 4ae:	ff 91       	pop	r31
 4b0:	ef 91       	pop	r30
 4b2:	bf 91       	pop	r27
 4b4:	af 91       	pop	r26
 4b6:	9f 91       	pop	r25
 4b8:	8f 91       	pop	r24
 4ba:	7f 91       	pop	r23
 4bc:	6f 91       	pop	r22
 4be:	5f 91       	pop	r21
 4c0:	4f 91       	pop	r20
 4c2:	3f 91       	pop	r19
 4c4:	2f 91       	pop	r18
 4c6:	0f 90       	pop	r0
 4c8:	0b be       	out	0x3b, r0	; 59
 4ca:	0f 90       	pop	r0
 4cc:	0f be       	out	0x3f, r0	; 63
 4ce:	0f 90       	pop	r0
 4d0:	1f 90       	pop	r1
 4d2:	18 95       	reti

000004d4 <_Z8SendUARTv>:

void SendUART() {
	//check if transmit buffer is empty
	//(UCSR1A & (1<<TXC1)) &&
	//_delay_us(300);
	if((UCSR1A & (1<<UDRE1))){
 4d4:	80 91 c8 00 	lds	r24, 0x00C8
 4d8:	85 ff       	sbrs	r24, 5
 4da:	3e c0       	rjmp	.+124    	; 0x558 <_Z8SendUARTv+0x84>
		//mux through messages
		//may need to disable interrupts
		switch(messageNumber){
 4dc:	80 91 06 01 	lds	r24, 0x0106
 4e0:	83 30       	cpi	r24, 0x03	; 3
 4e2:	b1 f0       	breq	.+44     	; 0x510 <_Z8SendUARTv+0x3c>
 4e4:	28 f4       	brcc	.+10     	; 0x4f0 <_Z8SendUARTv+0x1c>
 4e6:	81 30       	cpi	r24, 0x01	; 1
 4e8:	49 f0       	breq	.+18     	; 0x4fc <_Z8SendUARTv+0x28>
 4ea:	82 30       	cpi	r24, 0x02	; 2
 4ec:	61 f0       	breq	.+24     	; 0x506 <_Z8SendUARTv+0x32>
 4ee:	29 c0       	rjmp	.+82     	; 0x542 <_Z8SendUARTv+0x6e>
 4f0:	85 30       	cpi	r24, 0x05	; 5
 4f2:	c1 f0       	breq	.+48     	; 0x524 <_Z8SendUARTv+0x50>
 4f4:	90 f0       	brcs	.+36     	; 0x51a <_Z8SendUARTv+0x46>
 4f6:	86 30       	cpi	r24, 0x06	; 6
 4f8:	d1 f0       	breq	.+52     	; 0x52e <_Z8SendUARTv+0x5a>
 4fa:	23 c0       	rjmp	.+70     	; 0x542 <_Z8SendUARTv+0x6e>
			case 1:
			UDR1 = message1;
 4fc:	80 91 26 01 	lds	r24, 0x0126
 500:	80 93 ce 00 	sts	0x00CE, r24
			break;
 504:	1e c0       	rjmp	.+60     	; 0x542 <_Z8SendUARTv+0x6e>
			case 2:
			UDR1 = message2;
 506:	80 91 0b 01 	lds	r24, 0x010B
 50a:	80 93 ce 00 	sts	0x00CE, r24
			break;
 50e:	19 c0       	rjmp	.+50     	; 0x542 <_Z8SendUARTv+0x6e>
			case 3:
			UDR1 = message3;
 510:	80 91 0a 01 	lds	r24, 0x010A
 514:	80 93 ce 00 	sts	0x00CE, r24
			break;
 518:	14 c0       	rjmp	.+40     	; 0x542 <_Z8SendUARTv+0x6e>
			case 4:
			UDR1 = message4;
 51a:	80 91 09 01 	lds	r24, 0x0109
 51e:	80 93 ce 00 	sts	0x00CE, r24
			break;
 522:	0f c0       	rjmp	.+30     	; 0x542 <_Z8SendUARTv+0x6e>
			case 5:
			UDR1 = message5;
 524:	80 91 08 01 	lds	r24, 0x0108
 528:	80 93 ce 00 	sts	0x00CE, r24
			break;
 52c:	0a c0       	rjmp	.+20     	; 0x542 <_Z8SendUARTv+0x6e>
			case 6:
				//cli();
				UDR1 = orderQueue.front->orderdata;
 52e:	e0 91 30 01 	lds	r30, 0x0130
 532:	f0 91 31 01 	lds	r31, 0x0131
 536:	80 81       	ld	r24, Z
 538:	80 93 ce 00 	sts	0x00CE, r24
				dequeue(&orderQueue);
 53c:	8e e2       	ldi	r24, 0x2E	; 46
 53e:	91 e0       	ldi	r25, 0x01	; 1
 540:	24 de       	rcall	.-952    	; 0x18a <_Z7dequeueP5queue>
			//_delay_us(300);
			//PORTC &= ~(1 << PINC0);
			break;
		}
		//next mux
		messageNumber++;
 542:	80 91 06 01 	lds	r24, 0x0106
 546:	8f 5f       	subi	r24, 0xFF	; 255
		if(messageNumber>NUMBER_OF_MESSAGES+1) messageNumber=1;
 548:	87 30       	cpi	r24, 0x07	; 7
 54a:	18 f4       	brcc	.+6      	; 0x552 <_Z8SendUARTv+0x7e>
			//_delay_us(300);
			//PORTC &= ~(1 << PINC0);
			break;
		}
		//next mux
		messageNumber++;
 54c:	80 93 06 01 	sts	0x0106, r24
 550:	08 95       	ret
		if(messageNumber>NUMBER_OF_MESSAGES+1) messageNumber=1;
 552:	81 e0       	ldi	r24, 0x01	; 1
 554:	80 93 06 01 	sts	0x0106, r24
 558:	08 95       	ret

0000055a <main>:
uint8_t message6 = 5;

uint8_t messageNumber = 1;

int main(void){
	DDRB = 0b11111111;
 55a:	8f ef       	ldi	r24, 0xFF	; 255
 55c:	84 b9       	out	0x04, r24	; 4

	//Grace time for bluetooth timer prescale /1024
	TCCR2B |= (1<<CS20) | (1<<CS22);
 55e:	e1 eb       	ldi	r30, 0xB1	; 177
 560:	f0 e0       	ldi	r31, 0x00	; 0
 562:	80 81       	ld	r24, Z
 564:	85 60       	ori	r24, 0x05	; 5
 566:	80 83       	st	Z, r24
	
	// Call all Init functions in this module
	Init();
 568:	00 df       	rcall	.-512    	; 0x36a <_Z4Initv>
		node *back;

}orderQueue;

void queue_init(struct queue *toBeInit){
	toBeInit->front = 0;
 56a:	ee e2       	ldi	r30, 0x2E	; 46
 56c:	f1 e0       	ldi	r31, 0x01	; 1
 56e:	13 82       	std	Z+3, r1	; 0x03
 570:	12 82       	std	Z+2, r1	; 0x02
	toBeInit->back = 0;
 572:	15 82       	std	Z+5, r1	; 0x05
 574:	14 82       	std	Z+4, r1	; 0x04
	
	queue_init(&orderQueue);
	//enable global interrupts
	sei();
 576:	78 94       	sei
	
	waitForActivation();
 578:	c7 dd       	rcall	.-1138   	; 0x108 <_Z17waitForActivationv>
    {

		
		
		//Send UART to bluetooth without DC
 		if(TCNT2 >= UART_BLUETOOTH_GRACE_PERIOD){
 57a:	c2 eb       	ldi	r28, 0xB2	; 178
 57c:	d0 e0       	ldi	r29, 0x00	; 0
 57e:	88 81       	ld	r24, Y
 580:	8d 32       	cpi	r24, 0x2D	; 45
 582:	10 f0       	brcs	.+4      	; 0x588 <main+0x2e>
			//LED_PORT ^= (1 << INVISIBLE_LED_PIN);
 			SendUART();
 584:	a7 df       	rcall	.-178    	; 0x4d4 <_Z8SendUARTv>
 			TCNT2 = 0;	
 586:	18 82       	st	Y, r1
 		}

		//Do command
		cli();
 588:	f8 94       	cli
		uint8_t snapshotOrder = currentOrder;
 58a:	e0 91 27 01 	lds	r30, 0x0127
		sei();
 58e:	78 94       	sei
		
		//Reset order so that its not executed more than once
		currentOrder = DO_NOTHING;
 590:	10 92 27 01 	sts	0x0127, r1

		//snapshotOrder = TURN_RIGHT;
		switch (snapshotOrder) {
 594:	8e 2f       	mov	r24, r30
 596:	90 e0       	ldi	r25, 0x00	; 0
 598:	85 31       	cpi	r24, 0x15	; 21
 59a:	91 05       	cpc	r25, r1
 59c:	50 f5       	brcc	.+84     	; 0x5f2 <main+0x98>
 59e:	fc 01       	movw	r30, r24
 5a0:	ea 5b       	subi	r30, 0xBA	; 186
 5a2:	ff 4f       	sbci	r31, 0xFF	; 255
 5a4:	64 c1       	rjmp	.+712    	; 0x86e <__tablejump2__>
			case DO_NOTHING:
				break;
			
			case MOVE_FORWARD:
				MoveForward(MOVEMENT_SPEED);
 5a6:	80 ed       	ldi	r24, 0xD0	; 208
 5a8:	97 e0       	ldi	r25, 0x07	; 7
 5aa:	e4 de       	rcall	.-568    	; 0x374 <_Z11MoveForwardi>
				break;
 5ac:	23 c0       	rjmp	.+70     	; 0x5f4 <main+0x9a>
			
			case TURN_LEFT:
				TurnLeft(ROTATION_SPEED);
 5ae:	88 e0       	ldi	r24, 0x08	; 8
 5b0:	97 e0       	ldi	r25, 0x07	; 7
 5b2:	fd de       	rcall	.-518    	; 0x3ae <_Z8TurnLefti>
				break;
 5b4:	1f c0       	rjmp	.+62     	; 0x5f4 <main+0x9a>
			
			case TURN_RIGHT:
				TurnRight(ROTATION_SPEED);
 5b6:	88 e0       	ldi	r24, 0x08	; 8
 5b8:	97 e0       	ldi	r25, 0x07	; 7
 5ba:	01 df       	rcall	.-510    	; 0x3be <_Z9TurnRighti>
				break;
 5bc:	1b c0       	rjmp	.+54     	; 0x5f4 <main+0x9a>
			
			case ACTIVATE_LASER:
				ActivateLaser();
 5be:	07 df       	rcall	.-498    	; 0x3ce <_Z13ActivateLaserv>
				break;
 5c0:	19 c0       	rjmp	.+50     	; 0x5f4 <main+0x9a>
			
			case DEACTIVATE_LASER:
				DeactivateLaser();
 5c2:	07 df       	rcall	.-498    	; 0x3d2 <_Z15DeactivateLaserv>
				break;
 5c4:	17 c0       	rjmp	.+46     	; 0x5f4 <main+0x9a>
			
			case TURN_OFF_IR_SIG:
				TurnOffIRSignature();
 5c6:	07 df       	rcall	.-498    	; 0x3d6 <_Z18TurnOffIRSignaturev>
				break;
 5c8:	15 c0       	rjmp	.+42     	; 0x5f4 <main+0x9a>
			
			case TURN_ON_IR_SIG:
				TurnOnIRSignature();
 5ca:	09 df       	rcall	.-494    	; 0x3de <_Z17TurnOnIRSignaturev>
				break;
 5cc:	13 c0       	rjmp	.+38     	; 0x5f4 <main+0x9a>
			
			case STOP_MOVING:
				StopMove();
 5ce:	27 df       	rcall	.-434    	; 0x41e <_Z8StopMovev>
				break;
 5d0:	11 c0       	rjmp	.+34     	; 0x5f4 <main+0x9a>
			
			case DECREMENT_LED_LIVES:
				DecrementLEDLives();
 5d2:	0a df       	rcall	.-492    	; 0x3e8 <_Z17DecrementLEDLivesv>
				break;
 5d4:	0f c0       	rjmp	.+30     	; 0x5f4 <main+0x9a>
			
			case TURN_INVISIBLE_AND_DEC_LIFE_LED:
				DecrementLEDLives();
 5d6:	08 df       	rcall	.-496    	; 0x3e8 <_Z17DecrementLEDLivesv>
				TurnOffIRSignature();
 5d8:	fe de       	rcall	.-516    	; 0x3d6 <_Z18TurnOffIRSignaturev>
				break;
 5da:	0c c0       	rjmp	.+24     	; 0x5f4 <main+0x9a>
			case ACTIVATE_LASER_AND_TURN_RIGHT:
				ActivateLaser();
 5dc:	f8 de       	rcall	.-528    	; 0x3ce <_Z13ActivateLaserv>
				TurnRight(ROTATION_SPEED);
 5de:	88 e0       	ldi	r24, 0x08	; 8
 5e0:	97 e0       	ldi	r25, 0x07	; 7
 5e2:	ed de       	rcall	.-550    	; 0x3be <_Z9TurnRighti>
				break;
 5e4:	07 c0       	rjmp	.+14     	; 0x5f4 <main+0x9a>
				
			case MOVE_BACKWARDS:
				MoveBackwards(MOVEMENT_SPEED);			
 5e6:	80 ed       	ldi	r24, 0xD0	; 208
 5e8:	97 e0       	ldi	r25, 0x07	; 7
 5ea:	d9 de       	rcall	.-590    	; 0x39e <_Z13MoveBackwardsi>
				break;
 5ec:	03 c0       	rjmp	.+6      	; 0x5f4 <main+0x9a>
				
			case RESET_SE:
				ResetSE();
 5ee:	ca de       	rcall	.-620    	; 0x384 <_Z7ResetSEv>
				break;
 5f0:	01 c0       	rjmp	.+2      	; 0x5f4 <main+0x9a>
			
			default:
				// Error
				PORTB |= (1<<PINB4);
 5f2:	2c 9a       	sbi	0x05, 4	; 5
				break;
		}
		
		// IR-sender
		if (IRisActivive) {
 5f4:	80 91 0c 01 	lds	r24, 0x010C
 5f8:	88 23       	and	r24, r24
 5fa:	09 f4       	brne	.+2      	; 0x5fe <main+0xa4>
 5fc:	c0 cf       	rjmp	.-128    	; 0x57e <main+0x24>
			IR_sender();
 5fe:	e7 dd       	rcall	.-1074   	; 0x1ce <_Z9IR_senderv>
 600:	be cf       	rjmp	.-132    	; 0x57e <main+0x24>

00000602 <_GLOBAL__sub_I_tape1Threshold>:

bool isHigh = true;


int period = 4700; // Period time
int dutyCycle = period* 0.5; // 50% duty cycle to start
 602:	60 91 0f 01 	lds	r22, 0x010F
 606:	70 91 10 01 	lds	r23, 0x0110
 60a:	07 2e       	mov	r0, r23
 60c:	00 0c       	add	r0, r0
 60e:	88 0b       	sbc	r24, r24
 610:	99 0b       	sbc	r25, r25
 612:	3e d0       	rcall	.+124    	; 0x690 <__floatsisf>
 614:	20 e0       	ldi	r18, 0x00	; 0
 616:	30 e0       	ldi	r19, 0x00	; 0
 618:	40 e0       	ldi	r20, 0x00	; 0
 61a:	5f e3       	ldi	r21, 0x3F	; 63
 61c:	9d d0       	rcall	.+314    	; 0x758 <__mulsf3>
 61e:	05 d0       	rcall	.+10     	; 0x62a <__fixsfsi>
 620:	70 93 29 01 	sts	0x0129, r23
 624:	60 93 28 01 	sts	0x0128, r22
 628:	08 95       	ret

0000062a <__fixsfsi>:
 62a:	04 d0       	rcall	.+8      	; 0x634 <__fixunssfsi>
 62c:	68 94       	set
 62e:	b1 11       	cpse	r27, r1
 630:	8d c0       	rjmp	.+282    	; 0x74c <__fp_szero>
 632:	08 95       	ret

00000634 <__fixunssfsi>:
 634:	70 d0       	rcall	.+224    	; 0x716 <__fp_splitA>
 636:	88 f0       	brcs	.+34     	; 0x65a <__fixunssfsi+0x26>
 638:	9f 57       	subi	r25, 0x7F	; 127
 63a:	90 f0       	brcs	.+36     	; 0x660 <__fixunssfsi+0x2c>
 63c:	b9 2f       	mov	r27, r25
 63e:	99 27       	eor	r25, r25
 640:	b7 51       	subi	r27, 0x17	; 23
 642:	a0 f0       	brcs	.+40     	; 0x66c <__fixunssfsi+0x38>
 644:	d1 f0       	breq	.+52     	; 0x67a <__fixunssfsi+0x46>
 646:	66 0f       	add	r22, r22
 648:	77 1f       	adc	r23, r23
 64a:	88 1f       	adc	r24, r24
 64c:	99 1f       	adc	r25, r25
 64e:	1a f0       	brmi	.+6      	; 0x656 <__fixunssfsi+0x22>
 650:	ba 95       	dec	r27
 652:	c9 f7       	brne	.-14     	; 0x646 <__fixunssfsi+0x12>
 654:	12 c0       	rjmp	.+36     	; 0x67a <__fixunssfsi+0x46>
 656:	b1 30       	cpi	r27, 0x01	; 1
 658:	81 f0       	breq	.+32     	; 0x67a <__fixunssfsi+0x46>
 65a:	77 d0       	rcall	.+238    	; 0x74a <__fp_zero>
 65c:	b1 e0       	ldi	r27, 0x01	; 1
 65e:	08 95       	ret
 660:	74 c0       	rjmp	.+232    	; 0x74a <__fp_zero>
 662:	67 2f       	mov	r22, r23
 664:	78 2f       	mov	r23, r24
 666:	88 27       	eor	r24, r24
 668:	b8 5f       	subi	r27, 0xF8	; 248
 66a:	39 f0       	breq	.+14     	; 0x67a <__fixunssfsi+0x46>
 66c:	b9 3f       	cpi	r27, 0xF9	; 249
 66e:	cc f3       	brlt	.-14     	; 0x662 <__fixunssfsi+0x2e>
 670:	86 95       	lsr	r24
 672:	77 95       	ror	r23
 674:	67 95       	ror	r22
 676:	b3 95       	inc	r27
 678:	d9 f7       	brne	.-10     	; 0x670 <__fixunssfsi+0x3c>
 67a:	3e f4       	brtc	.+14     	; 0x68a <__fixunssfsi+0x56>
 67c:	90 95       	com	r25
 67e:	80 95       	com	r24
 680:	70 95       	com	r23
 682:	61 95       	neg	r22
 684:	7f 4f       	sbci	r23, 0xFF	; 255
 686:	8f 4f       	sbci	r24, 0xFF	; 255
 688:	9f 4f       	sbci	r25, 0xFF	; 255
 68a:	08 95       	ret

0000068c <__floatunsisf>:
 68c:	e8 94       	clt
 68e:	09 c0       	rjmp	.+18     	; 0x6a2 <__floatsisf+0x12>

00000690 <__floatsisf>:
 690:	97 fb       	bst	r25, 7
 692:	3e f4       	brtc	.+14     	; 0x6a2 <__floatsisf+0x12>
 694:	90 95       	com	r25
 696:	80 95       	com	r24
 698:	70 95       	com	r23
 69a:	61 95       	neg	r22
 69c:	7f 4f       	sbci	r23, 0xFF	; 255
 69e:	8f 4f       	sbci	r24, 0xFF	; 255
 6a0:	9f 4f       	sbci	r25, 0xFF	; 255
 6a2:	99 23       	and	r25, r25
 6a4:	a9 f0       	breq	.+42     	; 0x6d0 <__floatsisf+0x40>
 6a6:	f9 2f       	mov	r31, r25
 6a8:	96 e9       	ldi	r25, 0x96	; 150
 6aa:	bb 27       	eor	r27, r27
 6ac:	93 95       	inc	r25
 6ae:	f6 95       	lsr	r31
 6b0:	87 95       	ror	r24
 6b2:	77 95       	ror	r23
 6b4:	67 95       	ror	r22
 6b6:	b7 95       	ror	r27
 6b8:	f1 11       	cpse	r31, r1
 6ba:	f8 cf       	rjmp	.-16     	; 0x6ac <__floatsisf+0x1c>
 6bc:	fa f4       	brpl	.+62     	; 0x6fc <__floatsisf+0x6c>
 6be:	bb 0f       	add	r27, r27
 6c0:	11 f4       	brne	.+4      	; 0x6c6 <__floatsisf+0x36>
 6c2:	60 ff       	sbrs	r22, 0
 6c4:	1b c0       	rjmp	.+54     	; 0x6fc <__floatsisf+0x6c>
 6c6:	6f 5f       	subi	r22, 0xFF	; 255
 6c8:	7f 4f       	sbci	r23, 0xFF	; 255
 6ca:	8f 4f       	sbci	r24, 0xFF	; 255
 6cc:	9f 4f       	sbci	r25, 0xFF	; 255
 6ce:	16 c0       	rjmp	.+44     	; 0x6fc <__floatsisf+0x6c>
 6d0:	88 23       	and	r24, r24
 6d2:	11 f0       	breq	.+4      	; 0x6d8 <__floatsisf+0x48>
 6d4:	96 e9       	ldi	r25, 0x96	; 150
 6d6:	11 c0       	rjmp	.+34     	; 0x6fa <__floatsisf+0x6a>
 6d8:	77 23       	and	r23, r23
 6da:	21 f0       	breq	.+8      	; 0x6e4 <__floatsisf+0x54>
 6dc:	9e e8       	ldi	r25, 0x8E	; 142
 6de:	87 2f       	mov	r24, r23
 6e0:	76 2f       	mov	r23, r22
 6e2:	05 c0       	rjmp	.+10     	; 0x6ee <__floatsisf+0x5e>
 6e4:	66 23       	and	r22, r22
 6e6:	71 f0       	breq	.+28     	; 0x704 <__floatsisf+0x74>
 6e8:	96 e8       	ldi	r25, 0x86	; 134
 6ea:	86 2f       	mov	r24, r22
 6ec:	70 e0       	ldi	r23, 0x00	; 0
 6ee:	60 e0       	ldi	r22, 0x00	; 0
 6f0:	2a f0       	brmi	.+10     	; 0x6fc <__floatsisf+0x6c>
 6f2:	9a 95       	dec	r25
 6f4:	66 0f       	add	r22, r22
 6f6:	77 1f       	adc	r23, r23
 6f8:	88 1f       	adc	r24, r24
 6fa:	da f7       	brpl	.-10     	; 0x6f2 <__floatsisf+0x62>
 6fc:	88 0f       	add	r24, r24
 6fe:	96 95       	lsr	r25
 700:	87 95       	ror	r24
 702:	97 f9       	bld	r25, 7
 704:	08 95       	ret

00000706 <__fp_split3>:
 706:	57 fd       	sbrc	r21, 7
 708:	90 58       	subi	r25, 0x80	; 128
 70a:	44 0f       	add	r20, r20
 70c:	55 1f       	adc	r21, r21
 70e:	59 f0       	breq	.+22     	; 0x726 <__fp_splitA+0x10>
 710:	5f 3f       	cpi	r21, 0xFF	; 255
 712:	71 f0       	breq	.+28     	; 0x730 <__fp_splitA+0x1a>
 714:	47 95       	ror	r20

00000716 <__fp_splitA>:
 716:	88 0f       	add	r24, r24
 718:	97 fb       	bst	r25, 7
 71a:	99 1f       	adc	r25, r25
 71c:	61 f0       	breq	.+24     	; 0x736 <__fp_splitA+0x20>
 71e:	9f 3f       	cpi	r25, 0xFF	; 255
 720:	79 f0       	breq	.+30     	; 0x740 <__fp_splitA+0x2a>
 722:	87 95       	ror	r24
 724:	08 95       	ret
 726:	12 16       	cp	r1, r18
 728:	13 06       	cpc	r1, r19
 72a:	14 06       	cpc	r1, r20
 72c:	55 1f       	adc	r21, r21
 72e:	f2 cf       	rjmp	.-28     	; 0x714 <__fp_split3+0xe>
 730:	46 95       	lsr	r20
 732:	f1 df       	rcall	.-30     	; 0x716 <__fp_splitA>
 734:	08 c0       	rjmp	.+16     	; 0x746 <__fp_splitA+0x30>
 736:	16 16       	cp	r1, r22
 738:	17 06       	cpc	r1, r23
 73a:	18 06       	cpc	r1, r24
 73c:	99 1f       	adc	r25, r25
 73e:	f1 cf       	rjmp	.-30     	; 0x722 <__fp_splitA+0xc>
 740:	86 95       	lsr	r24
 742:	71 05       	cpc	r23, r1
 744:	61 05       	cpc	r22, r1
 746:	08 94       	sec
 748:	08 95       	ret

0000074a <__fp_zero>:
 74a:	e8 94       	clt

0000074c <__fp_szero>:
 74c:	bb 27       	eor	r27, r27
 74e:	66 27       	eor	r22, r22
 750:	77 27       	eor	r23, r23
 752:	cb 01       	movw	r24, r22
 754:	97 f9       	bld	r25, 7
 756:	08 95       	ret

00000758 <__mulsf3>:
 758:	0b d0       	rcall	.+22     	; 0x770 <__mulsf3x>
 75a:	78 c0       	rjmp	.+240    	; 0x84c <__fp_round>
 75c:	69 d0       	rcall	.+210    	; 0x830 <__fp_pscA>
 75e:	28 f0       	brcs	.+10     	; 0x76a <__mulsf3+0x12>
 760:	6e d0       	rcall	.+220    	; 0x83e <__fp_pscB>
 762:	18 f0       	brcs	.+6      	; 0x76a <__mulsf3+0x12>
 764:	95 23       	and	r25, r21
 766:	09 f0       	breq	.+2      	; 0x76a <__mulsf3+0x12>
 768:	5a c0       	rjmp	.+180    	; 0x81e <__fp_inf>
 76a:	5f c0       	rjmp	.+190    	; 0x82a <__fp_nan>
 76c:	11 24       	eor	r1, r1
 76e:	ee cf       	rjmp	.-36     	; 0x74c <__fp_szero>

00000770 <__mulsf3x>:
 770:	ca df       	rcall	.-108    	; 0x706 <__fp_split3>
 772:	a0 f3       	brcs	.-24     	; 0x75c <__mulsf3+0x4>

00000774 <__mulsf3_pse>:
 774:	95 9f       	mul	r25, r21
 776:	d1 f3       	breq	.-12     	; 0x76c <__mulsf3+0x14>
 778:	95 0f       	add	r25, r21
 77a:	50 e0       	ldi	r21, 0x00	; 0
 77c:	55 1f       	adc	r21, r21
 77e:	62 9f       	mul	r22, r18
 780:	f0 01       	movw	r30, r0
 782:	72 9f       	mul	r23, r18
 784:	bb 27       	eor	r27, r27
 786:	f0 0d       	add	r31, r0
 788:	b1 1d       	adc	r27, r1
 78a:	63 9f       	mul	r22, r19
 78c:	aa 27       	eor	r26, r26
 78e:	f0 0d       	add	r31, r0
 790:	b1 1d       	adc	r27, r1
 792:	aa 1f       	adc	r26, r26
 794:	64 9f       	mul	r22, r20
 796:	66 27       	eor	r22, r22
 798:	b0 0d       	add	r27, r0
 79a:	a1 1d       	adc	r26, r1
 79c:	66 1f       	adc	r22, r22
 79e:	82 9f       	mul	r24, r18
 7a0:	22 27       	eor	r18, r18
 7a2:	b0 0d       	add	r27, r0
 7a4:	a1 1d       	adc	r26, r1
 7a6:	62 1f       	adc	r22, r18
 7a8:	73 9f       	mul	r23, r19
 7aa:	b0 0d       	add	r27, r0
 7ac:	a1 1d       	adc	r26, r1
 7ae:	62 1f       	adc	r22, r18
 7b0:	83 9f       	mul	r24, r19
 7b2:	a0 0d       	add	r26, r0
 7b4:	61 1d       	adc	r22, r1
 7b6:	22 1f       	adc	r18, r18
 7b8:	74 9f       	mul	r23, r20
 7ba:	33 27       	eor	r19, r19
 7bc:	a0 0d       	add	r26, r0
 7be:	61 1d       	adc	r22, r1
 7c0:	23 1f       	adc	r18, r19
 7c2:	84 9f       	mul	r24, r20
 7c4:	60 0d       	add	r22, r0
 7c6:	21 1d       	adc	r18, r1
 7c8:	82 2f       	mov	r24, r18
 7ca:	76 2f       	mov	r23, r22
 7cc:	6a 2f       	mov	r22, r26
 7ce:	11 24       	eor	r1, r1
 7d0:	9f 57       	subi	r25, 0x7F	; 127
 7d2:	50 40       	sbci	r21, 0x00	; 0
 7d4:	8a f0       	brmi	.+34     	; 0x7f8 <__mulsf3_pse+0x84>
 7d6:	e1 f0       	breq	.+56     	; 0x810 <__mulsf3_pse+0x9c>
 7d8:	88 23       	and	r24, r24
 7da:	4a f0       	brmi	.+18     	; 0x7ee <__mulsf3_pse+0x7a>
 7dc:	ee 0f       	add	r30, r30
 7de:	ff 1f       	adc	r31, r31
 7e0:	bb 1f       	adc	r27, r27
 7e2:	66 1f       	adc	r22, r22
 7e4:	77 1f       	adc	r23, r23
 7e6:	88 1f       	adc	r24, r24
 7e8:	91 50       	subi	r25, 0x01	; 1
 7ea:	50 40       	sbci	r21, 0x00	; 0
 7ec:	a9 f7       	brne	.-22     	; 0x7d8 <__mulsf3_pse+0x64>
 7ee:	9e 3f       	cpi	r25, 0xFE	; 254
 7f0:	51 05       	cpc	r21, r1
 7f2:	70 f0       	brcs	.+28     	; 0x810 <__mulsf3_pse+0x9c>
 7f4:	14 c0       	rjmp	.+40     	; 0x81e <__fp_inf>
 7f6:	aa cf       	rjmp	.-172    	; 0x74c <__fp_szero>
 7f8:	5f 3f       	cpi	r21, 0xFF	; 255
 7fa:	ec f3       	brlt	.-6      	; 0x7f6 <__mulsf3_pse+0x82>
 7fc:	98 3e       	cpi	r25, 0xE8	; 232
 7fe:	dc f3       	brlt	.-10     	; 0x7f6 <__mulsf3_pse+0x82>
 800:	86 95       	lsr	r24
 802:	77 95       	ror	r23
 804:	67 95       	ror	r22
 806:	b7 95       	ror	r27
 808:	f7 95       	ror	r31
 80a:	e7 95       	ror	r30
 80c:	9f 5f       	subi	r25, 0xFF	; 255
 80e:	c1 f7       	brne	.-16     	; 0x800 <__mulsf3_pse+0x8c>
 810:	fe 2b       	or	r31, r30
 812:	88 0f       	add	r24, r24
 814:	91 1d       	adc	r25, r1
 816:	96 95       	lsr	r25
 818:	87 95       	ror	r24
 81a:	97 f9       	bld	r25, 7
 81c:	08 95       	ret

0000081e <__fp_inf>:
 81e:	97 f9       	bld	r25, 7
 820:	9f 67       	ori	r25, 0x7F	; 127
 822:	80 e8       	ldi	r24, 0x80	; 128
 824:	70 e0       	ldi	r23, 0x00	; 0
 826:	60 e0       	ldi	r22, 0x00	; 0
 828:	08 95       	ret

0000082a <__fp_nan>:
 82a:	9f ef       	ldi	r25, 0xFF	; 255
 82c:	80 ec       	ldi	r24, 0xC0	; 192
 82e:	08 95       	ret

00000830 <__fp_pscA>:
 830:	00 24       	eor	r0, r0
 832:	0a 94       	dec	r0
 834:	16 16       	cp	r1, r22
 836:	17 06       	cpc	r1, r23
 838:	18 06       	cpc	r1, r24
 83a:	09 06       	cpc	r0, r25
 83c:	08 95       	ret

0000083e <__fp_pscB>:
 83e:	00 24       	eor	r0, r0
 840:	0a 94       	dec	r0
 842:	12 16       	cp	r1, r18
 844:	13 06       	cpc	r1, r19
 846:	14 06       	cpc	r1, r20
 848:	05 06       	cpc	r0, r21
 84a:	08 95       	ret

0000084c <__fp_round>:
 84c:	09 2e       	mov	r0, r25
 84e:	03 94       	inc	r0
 850:	00 0c       	add	r0, r0
 852:	11 f4       	brne	.+4      	; 0x858 <__fp_round+0xc>
 854:	88 23       	and	r24, r24
 856:	52 f0       	brmi	.+20     	; 0x86c <__fp_round+0x20>
 858:	bb 0f       	add	r27, r27
 85a:	40 f4       	brcc	.+16     	; 0x86c <__fp_round+0x20>
 85c:	bf 2b       	or	r27, r31
 85e:	11 f4       	brne	.+4      	; 0x864 <__fp_round+0x18>
 860:	60 ff       	sbrs	r22, 0
 862:	04 c0       	rjmp	.+8      	; 0x86c <__fp_round+0x20>
 864:	6f 5f       	subi	r22, 0xFF	; 255
 866:	7f 4f       	sbci	r23, 0xFF	; 255
 868:	8f 4f       	sbci	r24, 0xFF	; 255
 86a:	9f 4f       	sbci	r25, 0xFF	; 255
 86c:	08 95       	ret

0000086e <__tablejump2__>:
 86e:	ee 0f       	add	r30, r30
 870:	ff 1f       	adc	r31, r31
 872:	00 24       	eor	r0, r0
 874:	00 1c       	adc	r0, r0
 876:	0b be       	out	0x3b, r0	; 59
 878:	07 90       	elpm	r0, Z+
 87a:	f6 91       	elpm	r31, Z
 87c:	e0 2d       	mov	r30, r0
 87e:	09 94       	ijmp

00000880 <malloc>:
 880:	cf 93       	push	r28
 882:	df 93       	push	r29
 884:	82 30       	cpi	r24, 0x02	; 2
 886:	91 05       	cpc	r25, r1
 888:	10 f4       	brcc	.+4      	; 0x88e <malloc+0xe>
 88a:	82 e0       	ldi	r24, 0x02	; 2
 88c:	90 e0       	ldi	r25, 0x00	; 0
 88e:	e0 91 36 01 	lds	r30, 0x0136
 892:	f0 91 37 01 	lds	r31, 0x0137
 896:	20 e0       	ldi	r18, 0x00	; 0
 898:	30 e0       	ldi	r19, 0x00	; 0
 89a:	c0 e0       	ldi	r28, 0x00	; 0
 89c:	d0 e0       	ldi	r29, 0x00	; 0
 89e:	30 97       	sbiw	r30, 0x00	; 0
 8a0:	11 f1       	breq	.+68     	; 0x8e6 <malloc+0x66>
 8a2:	40 81       	ld	r20, Z
 8a4:	51 81       	ldd	r21, Z+1	; 0x01
 8a6:	48 17       	cp	r20, r24
 8a8:	59 07       	cpc	r21, r25
 8aa:	c0 f0       	brcs	.+48     	; 0x8dc <malloc+0x5c>
 8ac:	48 17       	cp	r20, r24
 8ae:	59 07       	cpc	r21, r25
 8b0:	61 f4       	brne	.+24     	; 0x8ca <malloc+0x4a>
 8b2:	82 81       	ldd	r24, Z+2	; 0x02
 8b4:	93 81       	ldd	r25, Z+3	; 0x03
 8b6:	20 97       	sbiw	r28, 0x00	; 0
 8b8:	19 f0       	breq	.+6      	; 0x8c0 <malloc+0x40>
 8ba:	9b 83       	std	Y+3, r25	; 0x03
 8bc:	8a 83       	std	Y+2, r24	; 0x02
 8be:	2b c0       	rjmp	.+86     	; 0x916 <malloc+0x96>
 8c0:	90 93 37 01 	sts	0x0137, r25
 8c4:	80 93 36 01 	sts	0x0136, r24
 8c8:	26 c0       	rjmp	.+76     	; 0x916 <malloc+0x96>
 8ca:	21 15       	cp	r18, r1
 8cc:	31 05       	cpc	r19, r1
 8ce:	19 f0       	breq	.+6      	; 0x8d6 <malloc+0x56>
 8d0:	42 17       	cp	r20, r18
 8d2:	53 07       	cpc	r21, r19
 8d4:	18 f4       	brcc	.+6      	; 0x8dc <malloc+0x5c>
 8d6:	9a 01       	movw	r18, r20
 8d8:	be 01       	movw	r22, r28
 8da:	df 01       	movw	r26, r30
 8dc:	ef 01       	movw	r28, r30
 8de:	02 80       	ldd	r0, Z+2	; 0x02
 8e0:	f3 81       	ldd	r31, Z+3	; 0x03
 8e2:	e0 2d       	mov	r30, r0
 8e4:	dc cf       	rjmp	.-72     	; 0x89e <malloc+0x1e>
 8e6:	21 15       	cp	r18, r1
 8e8:	31 05       	cpc	r19, r1
 8ea:	09 f1       	breq	.+66     	; 0x92e <malloc+0xae>
 8ec:	28 1b       	sub	r18, r24
 8ee:	39 0b       	sbc	r19, r25
 8f0:	24 30       	cpi	r18, 0x04	; 4
 8f2:	31 05       	cpc	r19, r1
 8f4:	90 f4       	brcc	.+36     	; 0x91a <malloc+0x9a>
 8f6:	12 96       	adiw	r26, 0x02	; 2
 8f8:	8d 91       	ld	r24, X+
 8fa:	9c 91       	ld	r25, X
 8fc:	13 97       	sbiw	r26, 0x03	; 3
 8fe:	61 15       	cp	r22, r1
 900:	71 05       	cpc	r23, r1
 902:	21 f0       	breq	.+8      	; 0x90c <malloc+0x8c>
 904:	fb 01       	movw	r30, r22
 906:	93 83       	std	Z+3, r25	; 0x03
 908:	82 83       	std	Z+2, r24	; 0x02
 90a:	04 c0       	rjmp	.+8      	; 0x914 <malloc+0x94>
 90c:	90 93 37 01 	sts	0x0137, r25
 910:	80 93 36 01 	sts	0x0136, r24
 914:	fd 01       	movw	r30, r26
 916:	32 96       	adiw	r30, 0x02	; 2
 918:	44 c0       	rjmp	.+136    	; 0x9a2 <malloc+0x122>
 91a:	fd 01       	movw	r30, r26
 91c:	e2 0f       	add	r30, r18
 91e:	f3 1f       	adc	r31, r19
 920:	81 93       	st	Z+, r24
 922:	91 93       	st	Z+, r25
 924:	22 50       	subi	r18, 0x02	; 2
 926:	31 09       	sbc	r19, r1
 928:	2d 93       	st	X+, r18
 92a:	3c 93       	st	X, r19
 92c:	3a c0       	rjmp	.+116    	; 0x9a2 <malloc+0x122>
 92e:	20 91 34 01 	lds	r18, 0x0134
 932:	30 91 35 01 	lds	r19, 0x0135
 936:	23 2b       	or	r18, r19
 938:	41 f4       	brne	.+16     	; 0x94a <malloc+0xca>
 93a:	20 91 02 01 	lds	r18, 0x0102
 93e:	30 91 03 01 	lds	r19, 0x0103
 942:	30 93 35 01 	sts	0x0135, r19
 946:	20 93 34 01 	sts	0x0134, r18
 94a:	20 91 00 01 	lds	r18, 0x0100
 94e:	30 91 01 01 	lds	r19, 0x0101
 952:	21 15       	cp	r18, r1
 954:	31 05       	cpc	r19, r1
 956:	41 f4       	brne	.+16     	; 0x968 <malloc+0xe8>
 958:	2d b7       	in	r18, 0x3d	; 61
 95a:	3e b7       	in	r19, 0x3e	; 62
 95c:	40 91 04 01 	lds	r20, 0x0104
 960:	50 91 05 01 	lds	r21, 0x0105
 964:	24 1b       	sub	r18, r20
 966:	35 0b       	sbc	r19, r21
 968:	e0 91 34 01 	lds	r30, 0x0134
 96c:	f0 91 35 01 	lds	r31, 0x0135
 970:	e2 17       	cp	r30, r18
 972:	f3 07       	cpc	r31, r19
 974:	a0 f4       	brcc	.+40     	; 0x99e <malloc+0x11e>
 976:	2e 1b       	sub	r18, r30
 978:	3f 0b       	sbc	r19, r31
 97a:	28 17       	cp	r18, r24
 97c:	39 07       	cpc	r19, r25
 97e:	78 f0       	brcs	.+30     	; 0x99e <malloc+0x11e>
 980:	ac 01       	movw	r20, r24
 982:	4e 5f       	subi	r20, 0xFE	; 254
 984:	5f 4f       	sbci	r21, 0xFF	; 255
 986:	24 17       	cp	r18, r20
 988:	35 07       	cpc	r19, r21
 98a:	48 f0       	brcs	.+18     	; 0x99e <malloc+0x11e>
 98c:	4e 0f       	add	r20, r30
 98e:	5f 1f       	adc	r21, r31
 990:	50 93 35 01 	sts	0x0135, r21
 994:	40 93 34 01 	sts	0x0134, r20
 998:	81 93       	st	Z+, r24
 99a:	91 93       	st	Z+, r25
 99c:	02 c0       	rjmp	.+4      	; 0x9a2 <malloc+0x122>
 99e:	e0 e0       	ldi	r30, 0x00	; 0
 9a0:	f0 e0       	ldi	r31, 0x00	; 0
 9a2:	cf 01       	movw	r24, r30
 9a4:	df 91       	pop	r29
 9a6:	cf 91       	pop	r28
 9a8:	08 95       	ret

000009aa <free>:
 9aa:	0f 93       	push	r16
 9ac:	1f 93       	push	r17
 9ae:	cf 93       	push	r28
 9b0:	df 93       	push	r29
 9b2:	00 97       	sbiw	r24, 0x00	; 0
 9b4:	09 f4       	brne	.+2      	; 0x9b8 <free+0xe>
 9b6:	8c c0       	rjmp	.+280    	; 0xad0 <free+0x126>
 9b8:	fc 01       	movw	r30, r24
 9ba:	32 97       	sbiw	r30, 0x02	; 2
 9bc:	13 82       	std	Z+3, r1	; 0x03
 9be:	12 82       	std	Z+2, r1	; 0x02
 9c0:	00 91 36 01 	lds	r16, 0x0136
 9c4:	10 91 37 01 	lds	r17, 0x0137
 9c8:	01 15       	cp	r16, r1
 9ca:	11 05       	cpc	r17, r1
 9cc:	81 f4       	brne	.+32     	; 0x9ee <free+0x44>
 9ce:	20 81       	ld	r18, Z
 9d0:	31 81       	ldd	r19, Z+1	; 0x01
 9d2:	82 0f       	add	r24, r18
 9d4:	93 1f       	adc	r25, r19
 9d6:	20 91 34 01 	lds	r18, 0x0134
 9da:	30 91 35 01 	lds	r19, 0x0135
 9de:	28 17       	cp	r18, r24
 9e0:	39 07       	cpc	r19, r25
 9e2:	79 f5       	brne	.+94     	; 0xa42 <free+0x98>
 9e4:	f0 93 35 01 	sts	0x0135, r31
 9e8:	e0 93 34 01 	sts	0x0134, r30
 9ec:	71 c0       	rjmp	.+226    	; 0xad0 <free+0x126>
 9ee:	d8 01       	movw	r26, r16
 9f0:	40 e0       	ldi	r20, 0x00	; 0
 9f2:	50 e0       	ldi	r21, 0x00	; 0
 9f4:	ae 17       	cp	r26, r30
 9f6:	bf 07       	cpc	r27, r31
 9f8:	50 f4       	brcc	.+20     	; 0xa0e <free+0x64>
 9fa:	12 96       	adiw	r26, 0x02	; 2
 9fc:	2d 91       	ld	r18, X+
 9fe:	3c 91       	ld	r19, X
 a00:	13 97       	sbiw	r26, 0x03	; 3
 a02:	ad 01       	movw	r20, r26
 a04:	21 15       	cp	r18, r1
 a06:	31 05       	cpc	r19, r1
 a08:	09 f1       	breq	.+66     	; 0xa4c <free+0xa2>
 a0a:	d9 01       	movw	r26, r18
 a0c:	f3 cf       	rjmp	.-26     	; 0x9f4 <free+0x4a>
 a0e:	9d 01       	movw	r18, r26
 a10:	da 01       	movw	r26, r20
 a12:	33 83       	std	Z+3, r19	; 0x03
 a14:	22 83       	std	Z+2, r18	; 0x02
 a16:	60 81       	ld	r22, Z
 a18:	71 81       	ldd	r23, Z+1	; 0x01
 a1a:	86 0f       	add	r24, r22
 a1c:	97 1f       	adc	r25, r23
 a1e:	82 17       	cp	r24, r18
 a20:	93 07       	cpc	r25, r19
 a22:	69 f4       	brne	.+26     	; 0xa3e <free+0x94>
 a24:	ec 01       	movw	r28, r24
 a26:	28 81       	ld	r18, Y
 a28:	39 81       	ldd	r19, Y+1	; 0x01
 a2a:	26 0f       	add	r18, r22
 a2c:	37 1f       	adc	r19, r23
 a2e:	2e 5f       	subi	r18, 0xFE	; 254
 a30:	3f 4f       	sbci	r19, 0xFF	; 255
 a32:	31 83       	std	Z+1, r19	; 0x01
 a34:	20 83       	st	Z, r18
 a36:	8a 81       	ldd	r24, Y+2	; 0x02
 a38:	9b 81       	ldd	r25, Y+3	; 0x03
 a3a:	93 83       	std	Z+3, r25	; 0x03
 a3c:	82 83       	std	Z+2, r24	; 0x02
 a3e:	45 2b       	or	r20, r21
 a40:	29 f4       	brne	.+10     	; 0xa4c <free+0xa2>
 a42:	f0 93 37 01 	sts	0x0137, r31
 a46:	e0 93 36 01 	sts	0x0136, r30
 a4a:	42 c0       	rjmp	.+132    	; 0xad0 <free+0x126>
 a4c:	13 96       	adiw	r26, 0x03	; 3
 a4e:	fc 93       	st	X, r31
 a50:	ee 93       	st	-X, r30
 a52:	12 97       	sbiw	r26, 0x02	; 2
 a54:	ed 01       	movw	r28, r26
 a56:	49 91       	ld	r20, Y+
 a58:	59 91       	ld	r21, Y+
 a5a:	9e 01       	movw	r18, r28
 a5c:	24 0f       	add	r18, r20
 a5e:	35 1f       	adc	r19, r21
 a60:	e2 17       	cp	r30, r18
 a62:	f3 07       	cpc	r31, r19
 a64:	71 f4       	brne	.+28     	; 0xa82 <free+0xd8>
 a66:	80 81       	ld	r24, Z
 a68:	91 81       	ldd	r25, Z+1	; 0x01
 a6a:	84 0f       	add	r24, r20
 a6c:	95 1f       	adc	r25, r21
 a6e:	02 96       	adiw	r24, 0x02	; 2
 a70:	11 96       	adiw	r26, 0x01	; 1
 a72:	9c 93       	st	X, r25
 a74:	8e 93       	st	-X, r24
 a76:	82 81       	ldd	r24, Z+2	; 0x02
 a78:	93 81       	ldd	r25, Z+3	; 0x03
 a7a:	13 96       	adiw	r26, 0x03	; 3
 a7c:	9c 93       	st	X, r25
 a7e:	8e 93       	st	-X, r24
 a80:	12 97       	sbiw	r26, 0x02	; 2
 a82:	e0 e0       	ldi	r30, 0x00	; 0
 a84:	f0 e0       	ldi	r31, 0x00	; 0
 a86:	d8 01       	movw	r26, r16
 a88:	12 96       	adiw	r26, 0x02	; 2
 a8a:	8d 91       	ld	r24, X+
 a8c:	9c 91       	ld	r25, X
 a8e:	13 97       	sbiw	r26, 0x03	; 3
 a90:	00 97       	sbiw	r24, 0x00	; 0
 a92:	19 f0       	breq	.+6      	; 0xa9a <free+0xf0>
 a94:	f8 01       	movw	r30, r16
 a96:	8c 01       	movw	r16, r24
 a98:	f6 cf       	rjmp	.-20     	; 0xa86 <free+0xdc>
 a9a:	8d 91       	ld	r24, X+
 a9c:	9c 91       	ld	r25, X
 a9e:	98 01       	movw	r18, r16
 aa0:	2e 5f       	subi	r18, 0xFE	; 254
 aa2:	3f 4f       	sbci	r19, 0xFF	; 255
 aa4:	82 0f       	add	r24, r18
 aa6:	93 1f       	adc	r25, r19
 aa8:	20 91 34 01 	lds	r18, 0x0134
 aac:	30 91 35 01 	lds	r19, 0x0135
 ab0:	28 17       	cp	r18, r24
 ab2:	39 07       	cpc	r19, r25
 ab4:	69 f4       	brne	.+26     	; 0xad0 <free+0x126>
 ab6:	30 97       	sbiw	r30, 0x00	; 0
 ab8:	29 f4       	brne	.+10     	; 0xac4 <free+0x11a>
 aba:	10 92 37 01 	sts	0x0137, r1
 abe:	10 92 36 01 	sts	0x0136, r1
 ac2:	02 c0       	rjmp	.+4      	; 0xac8 <free+0x11e>
 ac4:	13 82       	std	Z+3, r1	; 0x03
 ac6:	12 82       	std	Z+2, r1	; 0x02
 ac8:	10 93 35 01 	sts	0x0135, r17
 acc:	00 93 34 01 	sts	0x0134, r16
 ad0:	df 91       	pop	r29
 ad2:	cf 91       	pop	r28
 ad4:	1f 91       	pop	r17
 ad6:	0f 91       	pop	r16
 ad8:	08 95       	ret

00000ada <_exit>:
 ada:	f8 94       	cli

00000adc <__stop_program>:
 adc:	ff cf       	rjmp	.-2      	; 0xadc <__stop_program>
