`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: USTC ESLAB
// Engineer: Huang Yifan (hyf15@mail.ustc.edu.cn)
// 
// Design Name: Addr_WB
// Module Name: Register Address seg reg
// Tool Versions: Vivado 2017.4.1
// Description: Register address seg reg for MEM\WB
// 
//////////////////////////////////////////////////////////////////////////////////


//  åŠŸèƒ½è¯´æ˜
    // MEM\WBçš„å¯„å­˜å™¨åœ°å€æ®µå¯„å­˜å™¨ï¼ŒåŒ…æ‹¬ä¸¤ä¸ªæºå¯„å­˜å™¨å’Œä¸?ä¸ªç›®æ ‡å¯„å­˜å™¨çš„åœ°å?
// è¾“å…¥
    // clk               æ—¶é’Ÿä¿¡å·
    // reg_dest_MEM      MEMé˜¶æ®µçš„ç›®æ ‡å¯„å­˜å™¨åœ°å€
    // CSR_dest_MEM       MEMé˜¶æ®µçš„CSRå¯„å­˜å™¨åœ°å?
    // bubbleW           WBé˜¶æ®µçš„bubbleä¿¡å·
    // flushW            WBé˜¶æ®µçš„flushä¿¡å·
// è¾“å‡º
    // reg_dest_WB       ä¼ ç»™ä¸‹ä¸€æµæ°´æ®µçš„ç›®æ ‡å¯„å­˜å™¨åœ°å?
    // CSR_dest_WB       ä¼ ç»™ä¸‹ä¸€æµæ°´æ®µçš„CSRç›®æ ‡åœ°å€
// å®éªŒè¦æ±‚  
    // æ— éœ€ä¿®æ”¹

module Addr_WB(
    input wire clk, bubbleW, flushW,
    input wire [4:0] reg_dest_MEM,
    output reg [4:0] reg_dest_WB,
     
    input wire [11:0] CSR_dest_MEM,
    output reg [11:0] CSR_dest_WB
    );

    initial reg_dest_WB = 4'h0;
    
    always@(posedge clk)
        if (!bubbleW) 
        begin
            if (flushW) begin
                reg_dest_WB <= 4'h0;
                CSR_dest_WB <= 12'h0;
            end
            else begin
                reg_dest_WB <= reg_dest_MEM;
                CSR_dest_WB <= CSR_dest_MEM;
            end
        end
    
endmodule