Fitter report for CPU
Mon Jun 22 11:25:20 2015
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Estimated Delay Added for Hold Timing
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Mon Jun 22 11:25:20 2015   ;
; Quartus II Version    ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name         ; CPU                                     ;
; Top-level Entity Name ; CPU                                     ;
; Family                ; Cyclone                                 ;
; Device                ; EP1C4F324C6                             ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 220 / 4,000 ( 6 % )                     ;
; Total pins            ; 121 / 249 ( 49 % )                      ;
; Total virtual pins    ; 0                                       ;
; Total memory bits     ; 3,952 / 78,336 ( 5 % )                  ;
; Total PLLs            ; 0 / 2 ( 0 % )                           ;
+-----------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 387 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 387 ( 0.00 % ) ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 387     ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in d:/CPU/CPU.pin.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                          ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 220 / 4,000 ( 6 % )                                                                                            ;
;     -- Combinational with no register       ; 149                                                                                                            ;
;     -- Register only                        ; 0                                                                                                              ;
;     -- Combinational with a register        ; 71                                                                                                             ;
;                                             ;                                                                                                                ;
; Logic element usage by number of LUT inputs ;                                                                                                                ;
;     -- 4 input functions                    ; 126                                                                                                            ;
;     -- 3 input functions                    ; 68                                                                                                             ;
;     -- 2 input functions                    ; 24                                                                                                             ;
;     -- 1 input functions                    ; 2                                                                                                              ;
;     -- 0 input functions                    ; 0                                                                                                              ;
;                                             ;                                                                                                                ;
; Logic elements by mode                      ;                                                                                                                ;
;     -- normal mode                          ; 188                                                                                                            ;
;     -- arithmetic mode                      ; 32                                                                                                             ;
;     -- qfbk mode                            ; 56                                                                                                             ;
;     -- register cascade mode                ; 0                                                                                                              ;
;     -- synchronous clear/load mode          ; 62                                                                                                             ;
;     -- asynchronous clear/load mode         ; 0                                                                                                              ;
;                                             ;                                                                                                                ;
; Total registers                             ; 71 / 4,735 ( 1 % )                                                                                             ;
; Total LABs                                  ; 27 / 400 ( 7 % )                                                                                               ;
; Logic elements in carry chains              ; 39                                                                                                             ;
; User inserted logic elements                ; 0                                                                                                              ;
; Virtual pins                                ; 0                                                                                                              ;
; I/O pins                                    ; 121 / 249 ( 49 % )                                                                                             ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )                                                                                                ;
; Global signals                              ; 4                                                                                                              ;
; M4Ks                                        ; 3 / 17 ( 18 % )                                                                                                ;
; Total memory bits                           ; 3,952 / 78,336 ( 5 % )                                                                                         ;
; Total RAM block bits                        ; 13,824 / 78,336 ( 18 % )                                                                                       ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                                                                  ;
; Global clocks                               ; 4 / 8 ( 50 % )                                                                                                 ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                  ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )                                                                                                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                  ;
; Average interconnect usage (total/H/V)      ; 5% / 6% / 5%                                                                                                   ;
; Peak interconnect usage (total/H/V)         ; 19% / 20% / 17%                                                                                                ;
; Maximum fan-out node                        ; CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component|altsyncram_as51:auto_generated|q_a[8]                  ;
; Maximum fan-out                             ; 149                                                                                                            ;
; Highest non-global fan-out signal           ; CU:inst1|REG_SRC_SWITCHER:inst2|REG_SW:inst3|lpm_mux:lpm_mux_component|mux_grd:auto_generated|result_node[1]~0 ;
; Highest non-global fan-out                  ; 25                                                                                                             ;
; Total fan-out                               ; 999                                                                                                            ;
; Average fan-out                             ; 2.89                                                                                                           ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK_DC    ; J16   ; 3        ; 29           ; 8            ; 2           ; 7                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MICR_CLK  ; J3    ; 1        ; 0            ; 9            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RAM_CLK   ; J15   ; 3        ; 29           ; 9            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; REG_CLK   ; J4    ; 1        ; 0            ; 8            ; 1           ; 65                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Start     ; C12   ; 2        ; 22           ; 18           ; 3           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; WRITE_REG ; H17   ; 3        ; 29           ; 13           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                      ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; ACODE[0]         ; D11   ; 2        ; 20           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ACODE[1]         ; R10   ; 4        ; 18           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ADDR_TYPE[0]     ; H18   ; 3        ; 29           ; 13           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ADDR_TYPE[1]     ; U9    ; 4        ; 10           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; AIR[0]           ; V8    ; 4        ; 8            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; AIR[1]           ; D17   ; 3        ; 29           ; 17           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; AIR[2]           ; D9    ; 2        ; 10           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; AIR[3]           ; F18   ; 3        ; 29           ; 15           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; AIR[4]           ; H2    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; AIR[5]           ; B10   ; 2        ; 14           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; AIR[6]           ; F10   ; 2        ; 24           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; AIR[7]           ; C17   ; 3        ; 29           ; 17           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ALU[0]           ; G13   ; 3        ; 29           ; 14           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ALU[1]           ; D10   ; 2        ; 14           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ALU[2]           ; F2    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ALU_OUTPUT[0]    ; M13   ; 3        ; 29           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ALU_OUTPUT[1]    ; C11   ; 2        ; 20           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ALU_OUTPUT[2]    ; F9    ; 2        ; 12           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ALU_OUTPUT[3]    ; D8    ; 2        ; 8            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ALU_OUTPUT[4]    ; M16   ; 3        ; 29           ; 5            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ALU_OUTPUT[5]    ; E8    ; 2        ; 8            ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ALU_OUTPUT[6]    ; L15   ; 3        ; 29           ; 6            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ALU_OUTPUT[7]    ; G1    ; 1        ; 0            ; 15           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; AMX              ; N13   ; 3        ; 29           ; 3            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ATS              ; G4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; BMX              ; R13   ; 4        ; 24           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; CMX              ; T2    ; 1        ; 0            ; 1            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; C_in[0]          ; E10   ; 2        ; 12           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; C_in[1]          ; A9    ; 2        ; 10           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; C_in[2]          ; E4    ; 1        ; 0            ; 16           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; C_in[3]          ; G9    ; 2        ; 12           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; C_in[4]          ; G10   ; 2        ; 24           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; C_in[5]          ; A10   ; 2        ; 14           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; C_in[6]          ; T10   ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; C_in[7]          ; P9    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; INDEX[0]         ; G3    ; 1        ; 0            ; 14           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; INDEX[1]         ; H4    ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; INDEX[2]         ; H13   ; 3        ; 29           ; 12           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; INDEX[3]         ; L16   ; 3        ; 29           ; 6            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; INDEX[4]         ; D7    ; 2        ; 6            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; INDEX[5]         ; T7    ; 4        ; 8            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; INDEX[6]         ; J13   ; 3        ; 29           ; 12           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; INDEX[7]         ; L13   ; 3        ; 29           ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; IR[0]            ; J14   ; 3        ; 29           ; 11           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; IR[1]            ; F16   ; 3        ; 29           ; 16           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; IR[2]            ; E15   ; 3        ; 29           ; 16           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; IR[3]            ; F14   ; 3        ; 29           ; 15           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; IR[4]            ; H16   ; 3        ; 29           ; 13           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; IR[5]            ; K16   ; 3        ; 29           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; IR[6]            ; F17   ; 3        ; 29           ; 15           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; IR[7]            ; B11   ; 2        ; 20           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; JMP_ADDR[0]      ; H14   ; 3        ; 29           ; 13           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; JMP_ADDR[1]      ; D16   ; 3        ; 29           ; 17           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; JMP_ADDR[2]      ; F6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; JMP_ADDR[3]      ; A11   ; 2        ; 20           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; JMP_ADDR[4]      ; G15   ; 3        ; 29           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; JMP_ADDR[5]      ; C14   ; 2        ; 26           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; MICR_ADDR_OUT[0] ; A13   ; 2        ; 24           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; MICR_ADDR_OUT[1] ; F11   ; 2        ; 26           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; MICR_ADDR_OUT[2] ; C13   ; 2        ; 22           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; MICR_ADDR_OUT[3] ; A12   ; 2        ; 22           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; MICR_ADDR_OUT[4] ; G17   ; 3        ; 29           ; 14           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; MICR_ADDR_OUT[5] ; C10   ; 2        ; 18           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; MR               ; B8    ; 2        ; 8            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; MW               ; E11   ; 2        ; 18           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; NA[0]            ; C8    ; 2        ; 8            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; NA[1]            ; A8    ; 2        ; 8            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; NA[2]            ; L14   ; 3        ; 29           ; 7            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; NB[0]            ; E7    ; 2        ; 8            ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; NB[1]            ; B9    ; 2        ; 10           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; NB[2]            ; H6    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; NC[0]            ; G8    ; 2        ; 4            ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; NC[1]            ; B6    ; 2        ; 4            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; NC[2]            ; B5    ; 2        ; 4            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; PC[0]            ; G2    ; 1        ; 0            ; 15           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; PC[1]            ; F3    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; PC[2]            ; B13   ; 2        ; 24           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; PC[3]            ; B12   ; 2        ; 22           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; PC[4]            ; G14   ; 3        ; 29           ; 14           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; PC[5]            ; D12   ; 2        ; 22           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; PC[6]            ; F5    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; PC[7]            ; N9    ; 4        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_ADDR[0]      ; D1    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_ADDR[1]      ; F1    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_ADDR[2]      ; E16   ; 3        ; 29           ; 16           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_ADDR[3]      ; G11   ; 2        ; 26           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_ADDR[4]      ; E17   ; 3        ; 29           ; 16           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_ADDR[5]      ; F4    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_ADDR[6]      ; E3    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_ADDR[7]      ; V9    ; 4        ; 10           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_OUT[0]       ; F15   ; 3        ; 29           ; 16           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_OUT[1]       ; D13   ; 2        ; 22           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_OUT[2]       ; U10   ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_OUT[3]       ; C7    ; 2        ; 6            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_OUT[4]       ; P10   ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_OUT[5]       ; H3    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_OUT[6]       ; B14   ; 2        ; 26           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; RAM_OUT[7]       ; F7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_A[0]         ; M18   ; 3        ; 29           ; 4            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_A[1]         ; G6    ; 1        ; 0            ; 14           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_A[2]         ; F12   ; 3        ; 29           ; 15           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_A[3]         ; M9    ; 4        ; 10           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_A[4]         ; F13   ; 3        ; 29           ; 15           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_A[5]         ; G5    ; 1        ; 0            ; 14           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_A[6]         ; H15   ; 3        ; 29           ; 13           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_A[7]         ; C9    ; 2        ; 10           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_B[0]         ; E6    ; 2        ; 6            ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_B[1]         ; B7    ; 2        ; 6            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_B[2]         ; G16   ; 3        ; 29           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_B[3]         ; T9    ; 4        ; 10           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_B[4]         ; G12   ; 3        ; 29           ; 15           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_B[5]         ; D6    ; 2        ; 6            ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_B[6]         ; D18   ; 3        ; 29           ; 16           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; REG_B[7]         ; T8    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; WF               ; G18   ; 3        ; 29           ; 14           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 25 / 63 ( 40 % ) ; 3.3V          ; --           ;
; 2        ; 44 / 61 ( 72 % ) ; 3.3V          ; --           ;
; 3        ; 40 / 64 ( 63 % ) ; 3.3V          ; --           ;
; 4        ; 14 / 61 ( 23 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 310        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 304        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 296        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 292        ; 2        ; NA[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 288        ; 2        ; C_in[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 278        ; 2        ; C_in[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 271        ; 2        ; JMP_ADDR[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 267        ; 2        ; MICR_ADDR_OUT[3]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 261        ; 2        ; MICR_ADDR_OUT[0]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A15      ; 247        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 312        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 311        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 305        ; 2        ; NC[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 302        ; 2        ; NC[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 297        ; 2        ; REG_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 293        ; 2        ; MR                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 289        ; 2        ; NB[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 277        ; 2        ; AIR[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 270        ; 2        ; IR[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 266        ; 2        ; PC[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 260        ; 2        ; PC[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 252        ; 2        ; RAM_OUT[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 246        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 245        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 313        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 308        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 303        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 299        ; 2        ; RAM_OUT[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 291        ; 2        ; NA[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 287        ; 2        ; REG_A[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 275        ; 2        ; MICR_ADDR_OUT[5]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 268        ; 2        ; ALU_OUTPUT[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 265        ; 2        ; Start                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 263        ; 2        ; MICR_ADDR_OUT[2]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 253        ; 2        ; JMP_ADDR[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 248        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 244        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 242        ; 3        ; AIR[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 5          ; 1        ; RAM_ADDR[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 309        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 301        ; 2        ; REG_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 298        ; 2        ; INDEX[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 290        ; 2        ; ALU_OUTPUT[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 286        ; 2        ; AIR[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 276        ; 2        ; ALU[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 269        ; 2        ; ACODE[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 264        ; 2        ; PC[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 262        ; 2        ; RAM_OUT[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 249        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 241        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 240        ; 3        ; JMP_ADDR[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D17      ; 243        ; 3        ; AIR[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D18      ; 238        ; 3        ; REG_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E2       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 1        ; RAM_ADDR[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 9          ; 1        ; C_in[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 300        ; 2        ; REG_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 295        ; 2        ; NB[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 294        ; 2        ; ALU_OUTPUT[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 281        ; 2        ; C_in[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 272        ; 2        ; MW                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E13      ; 254        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 239        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ; 237        ; 3        ; IR[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 236        ; 3        ; RAM_ADDR[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E17      ; 235        ; 3        ; RAM_ADDR[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E18      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F1       ; 8          ; 1        ; RAM_ADDR[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 11         ; 1        ; ALU[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 12         ; 1        ; PC[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 13         ; 1        ; RAM_ADDR[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 14         ; 1        ; PC[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 17         ; 1        ; JMP_ADDR[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F7       ; 18         ; 1        ; RAM_OUT[7]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F8       ; 306        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 283        ; 2        ; ALU_OUTPUT[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 257        ; 2        ; AIR[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 251        ; 2        ; MICR_ADDR_OUT[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 228        ; 3        ; REG_A[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F13      ; 232        ; 3        ; REG_A[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 231        ; 3        ; IR[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 234        ; 3        ; RAM_OUT[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 233        ; 3        ; IR[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F17      ; 229        ; 3        ; IR[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 230        ; 3        ; AIR[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; ALU_OUTPUT[7]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 15         ; 1        ; PC[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 20         ; 1        ; INDEX[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 19         ; 1        ; ATS                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 21         ; 1        ; REG_A[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ; 22         ; 1        ; REG_A[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G8       ; 307        ; 2        ; NC[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 282        ; 2        ; C_in[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 256        ; 2        ; C_in[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 250        ; 2        ; RAM_ADDR[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 227        ; 3        ; REG_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G13      ; 223        ; 3        ; ALU[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G14      ; 224        ; 3        ; PC[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G15      ; 225        ; 3        ; JMP_ADDR[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 226        ; 3        ; REG_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 222        ; 3        ; MICR_ADDR_OUT[4]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 221        ; 3        ; WF                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 23         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 24         ; 1        ; AIR[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 25         ; 1        ; RAM_OUT[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 26         ; 1        ; INDEX[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 37         ; 1        ; NB[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 39         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H13      ; 215        ; 3        ; INDEX[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H14      ; 216        ; 3        ; JMP_ADDR[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H15      ; 217        ; 3        ; REG_A[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H16      ; 218        ; 3        ; IR[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ; 219        ; 3        ; WRITE_REG                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ; 220        ; 3        ; ADDR_TYPE[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 38         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; J2       ; 40         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 43         ; 1        ; MICR_CLK                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 46         ; 1        ; REG_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ; 42         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J13      ; 214        ; 3        ; INDEX[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 204        ; 3        ; IR[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 199        ; 3        ; RAM_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 196        ; 3        ; CLK_DC                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 203        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 41         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 44         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 48         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K7       ; 45         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 202        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 201        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 194        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 195        ; 3        ; IR[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 197        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 200        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 47         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 198        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 184        ; 3        ; INDEX[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 193        ; 3        ; NA[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 185        ; 3        ; ALU_OUTPUT[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 186        ; 3        ; INDEX[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ; 182        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L18      ; 181        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 115        ; 4        ; REG_A[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 142        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 150        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M13      ; 183        ; 3        ; ALU_OUTPUT[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M14      ; 177        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 176        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 180        ; 3        ; ALU_OUTPUT[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 175        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M18      ; 174        ; 3        ; REG_A[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 116        ; 4        ; PC[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 141        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N11      ; 149        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 171        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N13      ; 170        ; 3        ; AMX                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N14      ; 167        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 173        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 172        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 169        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 168        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 99         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P8       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P9       ; 119        ; 4        ; C_in[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ; 128        ; 4        ; RAM_OUT[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P12      ; 146        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 147        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 166        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 165        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 163        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 164        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R1       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 102        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 106        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 110        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 113        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 125        ; 4        ; ACODE[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 129        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 136        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 140        ; 4        ; BMX                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 152        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 161        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R16      ; 162        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 159        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 160        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 85         ; 1        ; CMX                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 101        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 105        ; 4        ; INDEX[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 109        ; 4        ; REG_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 114        ; 4        ; REG_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 124        ; 4        ; C_in[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 130        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 135        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 139        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 151        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 156        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 157        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T17      ; 158        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ; 87         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U4       ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U5       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U6       ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 103        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 107        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 111        ; 4        ; ADDR_TYPE[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 122        ; 4        ; RAM_OUT[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 131        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 134        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 138        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 148        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 154        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 155        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 104        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 108        ; 4        ; AIR[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 112        ; 4        ; RAM_ADDR[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 123        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 132        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 133        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 137        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V15      ; 153        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                  ; Library Name ;
+-------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; |CPU                                            ; 220 (0)     ; 71           ; 3952        ; 3    ; 121  ; 0            ; 149 (0)      ; 0 (0)             ; 71 (0)           ; 39 (0)          ; 56 (0)     ; |CPU                                                                                                                 ; work         ;
;    |ADRESATION:inst9|                           ; 24 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |CPU|ADRESATION:inst9                                                                                                ; work         ;
;       |ADDRESATION_MUX:inst1|                   ; 16 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|ADRESATION:inst9|ADDRESATION_MUX:inst1                                                                          ; work         ;
;          |lpm_mux:lpm_mux_component|            ; 16 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|ADRESATION:inst9|ADDRESATION_MUX:inst1|lpm_mux:lpm_mux_component                                                ; work         ;
;             |mux_ord:auto_generated|            ; 16 (16)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|ADRESATION:inst9|ADDRESATION_MUX:inst1|lpm_mux:lpm_mux_component|mux_ord:auto_generated                         ; work         ;
;       |ADDRESS_SUMMATOR:inst|                   ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |CPU|ADRESATION:inst9|ADDRESS_SUMMATOR:inst                                                                          ; work         ;
;          |parallel_add:parallel_add_component|  ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |CPU|ADRESATION:inst9|ADDRESS_SUMMATOR:inst|parallel_add:parallel_add_component                                      ; work         ;
;             |par_add_dge:auto_generated|        ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |CPU|ADRESATION:inst9|ADDRESS_SUMMATOR:inst|parallel_add:parallel_add_component|par_add_dge:auto_generated           ; work         ;
;    |ALU:inst|                                   ; 63 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; 0 (0)      ; |CPU|ALU:inst                                                                                                        ; work         ;
;       |ADD:inst|                                ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |CPU|ALU:inst|ADD:inst                                                                                               ; work         ;
;          |lpm_add_sub0:inst1|                   ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |CPU|ALU:inst|ADD:inst|lpm_add_sub0:inst1                                                                            ; work         ;
;             |lpm_add_sub:lpm_add_sub_component| ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |CPU|ALU:inst|ADD:inst|lpm_add_sub0:inst1|lpm_add_sub:lpm_add_sub_component                                          ; work         ;
;                |addcore:adder|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |CPU|ALU:inst|ADD:inst|lpm_add_sub0:inst1|lpm_add_sub:lpm_add_sub_component|addcore:adder                            ; work         ;
;                   |a_csnbuffer:result_node|     ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |CPU|ALU:inst|ADD:inst|lpm_add_sub0:inst1|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node    ; work         ;
;       |EQU_:inst3|                              ; 5 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|ALU:inst|EQU_:inst3                                                                                             ; work         ;
;          |lpm_compare1:inst|                    ; 5 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|ALU:inst|EQU_:inst3|lpm_compare1:inst                                                                           ; work         ;
;             |lpm_compare:lpm_compare_component| ; 5 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|ALU:inst|EQU_:inst3|lpm_compare1:inst|lpm_compare:lpm_compare_component                                         ; work         ;
;                |cmpr_o2g:auto_generated|        ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|ALU:inst|EQU_:inst3|lpm_compare1:inst|lpm_compare:lpm_compare_component|cmpr_o2g:auto_generated                 ; work         ;
;       |INC:inst4|                               ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |CPU|ALU:inst|INC:inst4                                                                                              ; work         ;
;          |lpm_add_sub0:inst1|                   ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |CPU|ALU:inst|INC:inst4|lpm_add_sub0:inst1                                                                           ; work         ;
;             |lpm_add_sub:lpm_add_sub_component| ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |CPU|ALU:inst|INC:inst4|lpm_add_sub0:inst1|lpm_add_sub:lpm_add_sub_component                                         ; work         ;
;                |addcore:adder|                  ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |CPU|ALU:inst|INC:inst4|lpm_add_sub0:inst1|lpm_add_sub:lpm_add_sub_component|addcore:adder                           ; work         ;
;                   |a_csnbuffer:result_node|     ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |CPU|ALU:inst|INC:inst4|lpm_add_sub0:inst1|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node   ; work         ;
;       |INC_2:inst5|                             ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |CPU|ALU:inst|INC_2:inst5                                                                                            ; work         ;
;          |lpm_add_sub0:inst1|                   ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |CPU|ALU:inst|INC_2:inst5|lpm_add_sub0:inst1                                                                         ; work         ;
;             |lpm_add_sub:lpm_add_sub_component| ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |CPU|ALU:inst|INC_2:inst5|lpm_add_sub0:inst1|lpm_add_sub:lpm_add_sub_component                                       ; work         ;
;                |addcore:adder|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |CPU|ALU:inst|INC_2:inst5|lpm_add_sub0:inst1|lpm_add_sub:lpm_add_sub_component|addcore:adder                         ; work         ;
;                   |a_csnbuffer:result_node|     ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |CPU|ALU:inst|INC_2:inst5|lpm_add_sub0:inst1|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node ; work         ;
;       |lpm_mux:inst6|                           ; 33 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|ALU:inst|lpm_mux:inst6                                                                                          ; work         ;
;          |mux_ifc:auto_generated|               ; 33 (33)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|ALU:inst|lpm_mux:inst6|mux_ifc:auto_generated                                                                   ; work         ;
;    |CU:inst1|                                   ; 30 (0)      ; 6            ; 1904        ; 2    ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 6 (0)            ; 6 (0)           ; 1 (0)      ; |CPU|CU:inst1                                                                                                        ;              ;
;       |ADDR_TYPE_SW:inst6|                      ; 2 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|ADDR_TYPE_SW:inst6                                                                                     ;              ;
;          |ATS:inst|                             ; 2 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|ADDR_TYPE_SW:inst6|ATS:inst                                                                            ;              ;
;             |lpm_mux:lpm_mux_component|         ; 2 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|ADDR_TYPE_SW:inst6|ATS:inst|lpm_mux:lpm_mux_component                                                  ;              ;
;                |mux_frd:auto_generated|         ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|ADDR_TYPE_SW:inst6|ATS:inst|lpm_mux:lpm_mux_component|mux_frd:auto_generated                           ;              ;
;       |MICROCODE:inst|                          ; 0 (0)       ; 0            ; 1856        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|MICROCODE:inst                                                                                         ; work         ;
;          |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 1856        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component                                                         ; work         ;
;             |altsyncram_as51:auto_generated|    ; 0 (0)       ; 0            ; 1856        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component|altsyncram_as51:auto_generated                          ; work         ;
;       |MICR_ADDR:inst1|                         ; 20 (0)      ; 6            ; 48          ; 1    ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 6 (0)            ; 6 (0)           ; 0 (0)      ; |CPU|CU:inst1|MICR_ADDR:inst1                                                                                        ; work         ;
;          |DECODE_ADDR:inst1|                    ; 0 (0)       ; 0            ; 48          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|MICR_ADDR:inst1|DECODE_ADDR:inst1                                                                      ;              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 48          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|MICR_ADDR:inst1|DECODE_ADDR:inst1|altsyncram:altsyncram_component                                      ;              ;
;                |altsyncram_po51:auto_generated| ; 0 (0)       ; 0            ; 48          ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|MICR_ADDR:inst1|DECODE_ADDR:inst1|altsyncram:altsyncram_component|altsyncram_po51:auto_generated       ;              ;
;          |MICR_ADR_CHOOSER:inst|                ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|MICR_ADDR:inst1|MICR_ADR_CHOOSER:inst                                                                  ;              ;
;          |lpm_counter:inst3|                    ; 6 (0)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; 0 (0)      ; |CPU|CU:inst1|MICR_ADDR:inst1|lpm_counter:inst3                                                                      ;              ;
;             |cntr_c1j:auto_generated|           ; 6 (6)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |CPU|CU:inst1|MICR_ADDR:inst1|lpm_counter:inst3|cntr_c1j:auto_generated                                              ;              ;
;          |lpm_mux:inst2|                        ; 13 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|MICR_ADDR:inst1|lpm_mux:inst2                                                                          ;              ;
;             |mux_bfc:auto_generated|            ; 13 (13)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|MICR_ADDR:inst1|lpm_mux:inst2|mux_bfc:auto_generated                                                   ;              ;
;       |REG_SRC_SWITCHER:inst2|                  ; 3 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|REG_SRC_SWITCHER:inst2                                                                                 ;              ;
;          |REG_SW:inst3|                         ; 3 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|REG_SRC_SWITCHER:inst2|REG_SW:inst3                                                                    ;              ;
;             |lpm_mux:lpm_mux_component|         ; 3 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|REG_SRC_SWITCHER:inst2|REG_SW:inst3|lpm_mux:lpm_mux_component                                          ;              ;
;                |mux_grd:auto_generated|         ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|REG_SRC_SWITCHER:inst2|REG_SW:inst3|lpm_mux:lpm_mux_component|mux_grd:auto_generated                   ;              ;
;       |REG_SRC_SWITCHER:inst3|                  ; 2 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |CPU|CU:inst1|REG_SRC_SWITCHER:inst3                                                                                 ;              ;
;          |REG_SW:inst3|                         ; 2 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |CPU|CU:inst1|REG_SRC_SWITCHER:inst3|REG_SW:inst3                                                                    ;              ;
;             |lpm_mux:lpm_mux_component|         ; 2 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |CPU|CU:inst1|REG_SRC_SWITCHER:inst3|REG_SW:inst3|lpm_mux:lpm_mux_component                                          ;              ;
;                |mux_grd:auto_generated|         ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |CPU|CU:inst1|REG_SRC_SWITCHER:inst3|REG_SW:inst3|lpm_mux:lpm_mux_component|mux_grd:auto_generated                   ;              ;
;       |REG_SRC_SWITCHER:inst4|                  ; 3 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|REG_SRC_SWITCHER:inst4                                                                                 ;              ;
;          |REG_SW:inst3|                         ; 3 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|REG_SRC_SWITCHER:inst4|REG_SW:inst3                                                                    ;              ;
;             |lpm_mux:lpm_mux_component|         ; 3 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|REG_SRC_SWITCHER:inst4|REG_SW:inst3|lpm_mux:lpm_mux_component                                          ;              ;
;                |mux_grd:auto_generated|         ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|CU:inst1|REG_SRC_SWITCHER:inst4|REG_SW:inst3|lpm_mux:lpm_mux_component|mux_grd:auto_generated                   ;              ;
;    |RAM_256:inst7|                              ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|RAM_256:inst7                                                                                                   ; work         ;
;       |altsyncram:altsyncram_component|         ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|RAM_256:inst7|altsyncram:altsyncram_component                                                                   ; work         ;
;          |altsyncram_s7f1:auto_generated|       ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|RAM_256:inst7|altsyncram:altsyncram_component|altsyncram_s7f1:auto_generated                                    ; work         ;
;    |REG:inst4|                                  ; 103 (2)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 38 (1)       ; 0 (0)             ; 65 (1)           ; 0 (0)           ; 55 (0)     ; |CPU|REG:inst4                                                                                                       ;              ;
;       |RW_REG:inst|                             ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|RW_REG:inst                                                                                           ; work         ;
;       |lpm_ff0:IR|                              ; 8 (0)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:IR                                                                                            ;              ;
;          |lpm_ff:lpm_ff_component|              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:IR|lpm_ff:lpm_ff_component                                                                    ;              ;
;       |lpm_ff0:PC|                              ; 8 (0)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:PC                                                                                            ; work         ;
;          |lpm_ff:lpm_ff_component|              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:PC|lpm_ff:lpm_ff_component                                                                    ; work         ;
;       |lpm_ff0:R0|                              ; 8 (0)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:R0                                                                                            ;              ;
;          |lpm_ff:lpm_ff_component|              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:R0|lpm_ff:lpm_ff_component                                                                    ;              ;
;       |lpm_ff0:R1|                              ; 8 (0)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:R1                                                                                            ; work         ;
;          |lpm_ff:lpm_ff_component|              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:R1|lpm_ff:lpm_ff_component                                                                    ; work         ;
;       |lpm_ff0:R2|                              ; 8 (0)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:R2                                                                                            ; work         ;
;          |lpm_ff:lpm_ff_component|              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:R2|lpm_ff:lpm_ff_component                                                                    ; work         ;
;       |lpm_ff0:R3|                              ; 8 (0)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:R3                                                                                            ; work         ;
;          |lpm_ff:lpm_ff_component|              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:R3|lpm_ff:lpm_ff_component                                                                    ;              ;
;       |lpm_ff0:temp0|                           ; 8 (0)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:temp0                                                                                         ;              ;
;          |lpm_ff:lpm_ff_component|              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:temp0|lpm_ff:lpm_ff_component                                                                 ;              ;
;       |lpm_ff0:temp1|                           ; 8 (0)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:temp1                                                                                         ;              ;
;          |lpm_ff:lpm_ff_component|              ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |CPU|REG:inst4|lpm_ff0:temp1|lpm_ff:lpm_ff_component                                                                 ; work         ;
;       |lpm_mux:inst4|                           ; 13 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 31 (0)     ; |CPU|REG:inst4|lpm_mux:inst4                                                                                         ;              ;
;          |mux_ifc:auto_generated|               ; 13 (13)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 31 (31)    ; |CPU|REG:inst4|lpm_mux:inst4|mux_ifc:auto_generated                                                                  ;              ;
;       |lpm_mux:inst6|                           ; 16 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 24 (0)     ; |CPU|REG:inst4|lpm_mux:inst6                                                                                         ; work         ;
;          |mux_ifc:auto_generated|               ; 16 (16)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 24 (24)    ; |CPU|REG:inst4|lpm_mux:inst6|mux_ifc:auto_generated                                                                  ; work         ;
+-------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; AMX              ; Output   ; --            ; --            ; --                    ; --  ;
; BMX              ; Output   ; --            ; --            ; --                    ; --  ;
; CMX              ; Output   ; --            ; --            ; --                    ; --  ;
; MR               ; Output   ; --            ; --            ; --                    ; --  ;
; MW               ; Output   ; --            ; --            ; --                    ; --  ;
; WF               ; Output   ; --            ; --            ; --                    ; --  ;
; ATS              ; Output   ; --            ; --            ; --                    ; --  ;
; ACODE[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; ACODE[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR_TYPE[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR_TYPE[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; AIR[7]           ; Output   ; --            ; --            ; --                    ; --  ;
; AIR[6]           ; Output   ; --            ; --            ; --                    ; --  ;
; AIR[5]           ; Output   ; --            ; --            ; --                    ; --  ;
; AIR[4]           ; Output   ; --            ; --            ; --                    ; --  ;
; AIR[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; AIR[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; AIR[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; AIR[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; ALU[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_OUTPUT[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_OUTPUT[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_OUTPUT[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_OUTPUT[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_OUTPUT[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_OUTPUT[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_OUTPUT[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; ALU_OUTPUT[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; C_in[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; C_in[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; C_in[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; C_in[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; C_in[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; C_in[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; C_in[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; C_in[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; INDEX[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; INDEX[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; INDEX[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; INDEX[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; INDEX[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; INDEX[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; INDEX[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; INDEX[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; IR[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; IR[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; IR[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; IR[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; IR[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; IR[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; IR[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; IR[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; JMP_ADDR[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; JMP_ADDR[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; JMP_ADDR[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; JMP_ADDR[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; JMP_ADDR[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; JMP_ADDR[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; MICR_ADDR_OUT[5] ; Output   ; --            ; --            ; --                    ; --  ;
; MICR_ADDR_OUT[4] ; Output   ; --            ; --            ; --                    ; --  ;
; MICR_ADDR_OUT[3] ; Output   ; --            ; --            ; --                    ; --  ;
; MICR_ADDR_OUT[2] ; Output   ; --            ; --            ; --                    ; --  ;
; MICR_ADDR_OUT[1] ; Output   ; --            ; --            ; --                    ; --  ;
; MICR_ADDR_OUT[0] ; Output   ; --            ; --            ; --                    ; --  ;
; NA[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; NA[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; NA[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; NB[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; NB[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; NB[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; NC[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; NC[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; NC[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; PC[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; PC[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; PC[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; PC[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; PC[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; PC[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; PC[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; PC[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_ADDR[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_ADDR[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_ADDR[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_ADDR[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_ADDR[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_ADDR[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_ADDR[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_ADDR[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_OUT[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_OUT[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_OUT[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_OUT[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_OUT[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_OUT[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_OUT[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_OUT[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; REG_A[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_A[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_A[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_A[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_A[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_A[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_A[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_A[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_B[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_B[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_B[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_B[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_B[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_B[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_B[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; REG_B[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; MICR_CLK         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; REG_CLK          ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; WRITE_REG        ; Input    ; ON            ; ON            ; --                    ; --  ;
; RAM_CLK          ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; CLK_DC           ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; Start            ; Input    ; ON            ; ON            ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                         ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; MICR_CLK                                                                                 ;                   ;         ;
; REG_CLK                                                                                  ;                   ;         ;
; WRITE_REG                                                                                ;                   ;         ;
;      - REG:inst4|RW_REG:inst|inst5~0                                                     ; 1                 ; ON      ;
;      - REG:inst4|RW_REG:inst|inst7~0                                                     ; 1                 ; ON      ;
;      - REG:inst4|RW_REG:inst|inst6~0                                                     ; 1                 ; ON      ;
;      - REG:inst4|RW_REG:inst|inst8~0                                                     ; 1                 ; ON      ;
;      - REG:inst4|RW_REG:inst|inst2~0                                                     ; 1                 ; ON      ;
;      - REG:inst4|RW_REG:inst|inst4~0                                                     ; 1                 ; ON      ;
;      - REG:inst4|RW_REG:inst|inst1~0                                                     ; 1                 ; ON      ;
;      - REG:inst4|RW_REG:inst|inst3~0                                                     ; 1                 ; ON      ;
; RAM_CLK                                                                                  ;                   ;         ;
; CLK_DC                                                                                   ;                   ;         ;
; Start                                                                                    ;                   ;         ;
;      - CU:inst1|MICR_ADDR:inst1|lpm_counter:inst3|cntr_c1j:auto_generated|counter_cella0 ; 0                 ; ON      ;
;      - CU:inst1|MICR_ADDR:inst1|lpm_counter:inst3|cntr_c1j:auto_generated|counter_cella1 ; 0                 ; ON      ;
;      - CU:inst1|MICR_ADDR:inst1|lpm_counter:inst3|cntr_c1j:auto_generated|counter_cella2 ; 0                 ; ON      ;
;      - CU:inst1|MICR_ADDR:inst1|lpm_counter:inst3|cntr_c1j:auto_generated|counter_cella3 ; 0                 ; ON      ;
;      - CU:inst1|MICR_ADDR:inst1|lpm_counter:inst3|cntr_c1j:auto_generated|counter_cella4 ; 0                 ; ON      ;
;      - CU:inst1|MICR_ADDR:inst1|lpm_counter:inst3|cntr_c1j:auto_generated|counter_cella5 ; 0                 ; ON      ;
+------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name                                                                                          ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; CLK_DC                                                                                        ; PIN_J16       ; 7       ; Clock        ; yes    ; Global Clock         ; GCLK7            ;
; CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component|altsyncram_as51:auto_generated|q_a[9] ; M4K_X15_Y14   ; 2       ; Write enable ; no     ; --                   ; --               ;
; CU:inst1|MICR_ADDR:inst1|MICR_ADR_CHOOSER:inst|inst6                                          ; LC_X17_Y14_N6 ; 6       ; Sync. load   ; no     ; --                   ; --               ;
; MICR_CLK                                                                                      ; PIN_J3        ; 1       ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; RAM_CLK                                                                                       ; PIN_J15       ; 1       ; Clock        ; yes    ; Global Clock         ; GCLK6            ;
; REG:inst4|RW_REG:inst|inst1~0                                                                 ; LC_X13_Y12_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; REG:inst4|RW_REG:inst|inst2~0                                                                 ; LC_X13_Y12_N6 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; REG:inst4|RW_REG:inst|inst3~0                                                                 ; LC_X13_Y12_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; REG:inst4|RW_REG:inst|inst4~0                                                                 ; LC_X13_Y12_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; REG:inst4|RW_REG:inst|inst5~0                                                                 ; LC_X8_Y15_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; REG:inst4|RW_REG:inst|inst6~0                                                                 ; LC_X13_Y12_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; REG:inst4|RW_REG:inst|inst7~0                                                                 ; LC_X13_Y12_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; REG:inst4|RW_REG:inst|inst8~0                                                                 ; LC_X13_Y12_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; REG:inst4|inst8                                                                               ; LC_X17_Y16_N2 ; 1       ; Clock        ; no     ; --                   ; --               ;
; REG_CLK                                                                                       ; PIN_J4        ; 65      ; Clock        ; yes    ; Global Clock         ; GCLK3            ;
+-----------------------------------------------------------------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------+
; Global & Other Fast Signals                                             ;
+----------+----------+---------+----------------------+------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+----------+----------+---------+----------------------+------------------+
; CLK_DC   ; PIN_J16  ; 7       ; Global Clock         ; GCLK7            ;
; MICR_CLK ; PIN_J3   ; 1       ; Global Clock         ; GCLK2            ;
; RAM_CLK  ; PIN_J15  ; 1       ; Global Clock         ; GCLK6            ;
; REG_CLK  ; PIN_J4   ; 65      ; Global Clock         ; GCLK3            ;
+----------+----------+---------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; CU:inst1|REG_SRC_SWITCHER:inst3|REG_SW:inst3|lpm_mux:lpm_mux_component|mux_grd:auto_generated|result_node[0]~1        ; 25      ;
; CU:inst1|REG_SRC_SWITCHER:inst3|REG_SW:inst3|lpm_mux:lpm_mux_component|mux_grd:auto_generated|result_node[1]~0        ; 25      ;
; CU:inst1|REG_SRC_SWITCHER:inst2|REG_SW:inst3|lpm_mux:lpm_mux_component|mux_grd:auto_generated|result_node[0]~1        ; 25      ;
; CU:inst1|REG_SRC_SWITCHER:inst2|REG_SW:inst3|lpm_mux:lpm_mux_component|mux_grd:auto_generated|result_node[1]~0        ; 25      ;
; CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component|altsyncram_as51:auto_generated|q_a[13]                        ; 21      ;
; CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component|altsyncram_as51:auto_generated|q_a[11]                        ; 18      ;
; CU:inst1|ADDR_TYPE_SW:inst6|ATS:inst|lpm_mux:lpm_mux_component|mux_frd:auto_generated|result_node[1]~0                ; 17      ;
; CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component|altsyncram_as51:auto_generated|q_a[12]                        ; 14      ;
; CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component|altsyncram_as51:auto_generated|q_a[25]                        ; 13      ;
; CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component|altsyncram_as51:auto_generated|q_a[24]                        ; 11      ;
; CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component|altsyncram_as51:auto_generated|q_a[21]                        ; 11      ;
; REG:inst4|lpm_mux:inst4|mux_ifc:auto_generated|_~58                                                                   ; 9       ;
; CU:inst1|REG_SRC_SWITCHER:inst4|REG_SW:inst3|lpm_mux:lpm_mux_component|mux_grd:auto_generated|result_node[0]~2        ; 9       ;
; CU:inst1|REG_SRC_SWITCHER:inst4|REG_SW:inst3|lpm_mux:lpm_mux_component|mux_grd:auto_generated|result_node[1]~1        ; 9       ;
; CU:inst1|REG_SRC_SWITCHER:inst4|REG_SW:inst3|lpm_mux:lpm_mux_component|mux_grd:auto_generated|result_node[2]~0        ; 9       ;
; CU:inst1|ADDR_TYPE_SW:inst6|ATS:inst|lpm_mux:lpm_mux_component|mux_frd:auto_generated|result_node[0]~1                ; 9       ;
; CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component|altsyncram_as51:auto_generated|q_a[6]                         ; 9       ;
; CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component|altsyncram_as51:auto_generated|q_a[20]                        ; 9       ;
; CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component|altsyncram_as51:auto_generated|q_a[8]                         ; 9       ;
; WRITE_REG                                                                                                             ; 8       ;
; REG:inst4|lpm_mux:inst4|mux_ifc:auto_generated|_~63                                                                   ; 8       ;
; REG:inst4|lpm_mux:inst4|mux_ifc:auto_generated|_~62                                                                   ; 8       ;
; REG:inst4|lpm_mux:inst4|mux_ifc:auto_generated|_~61                                                                   ; 8       ;
; REG:inst4|lpm_mux:inst4|mux_ifc:auto_generated|_~60                                                                   ; 8       ;
; REG:inst4|lpm_mux:inst4|mux_ifc:auto_generated|_~59                                                                   ; 8       ;
; REG:inst4|RW_REG:inst|inst3~0                                                                                         ; 8       ;
; REG:inst4|RW_REG:inst|inst1~0                                                                                         ; 8       ;
; REG:inst4|RW_REG:inst|inst4~0                                                                                         ; 8       ;
; REG:inst4|RW_REG:inst|inst2~0                                                                                         ; 8       ;
; REG:inst4|RW_REG:inst|inst8~0                                                                                         ; 8       ;
; REG:inst4|RW_REG:inst|inst6~0                                                                                         ; 8       ;
; REG:inst4|RW_REG:inst|inst7~0                                                                                         ; 8       ;
; REG:inst4|RW_REG:inst|inst5~0                                                                                         ; 8       ;
; MEM_OR_REG:inst3|lpm_mux:lpm_mux_component|mux_lrd:auto_generated|result_node[0]~7                                    ; 8       ;
; MEM_OR_REG:inst3|lpm_mux:lpm_mux_component|mux_lrd:auto_generated|result_node[1]~6                                    ; 8       ;
; MEM_OR_REG:inst3|lpm_mux:lpm_mux_component|mux_lrd:auto_generated|result_node[2]~5                                    ; 8       ;
; MEM_OR_REG:inst3|lpm_mux:lpm_mux_component|mux_lrd:auto_generated|result_node[3]~4                                    ; 8       ;
; MEM_OR_REG:inst3|lpm_mux:lpm_mux_component|mux_lrd:auto_generated|result_node[4]~3                                    ; 8       ;
; MEM_OR_REG:inst3|lpm_mux:lpm_mux_component|mux_lrd:auto_generated|result_node[5]~2                                    ; 8       ;
; MEM_OR_REG:inst3|lpm_mux:lpm_mux_component|mux_lrd:auto_generated|result_node[6]~1                                    ; 8       ;
; MEM_OR_REG:inst3|lpm_mux:lpm_mux_component|mux_lrd:auto_generated|result_node[7]~0                                    ; 8       ;
; ALU:inst|EQU_:inst3|lpm_compare1:inst|lpm_compare:lpm_compare_component|cmpr_o2g:auto_generated|aneb_result_wire[0]~4 ; 8       ;
; Start                                                                                                                 ; 6       ;
; REG:inst4|lpm_mux:inst6|mux_ifc:auto_generated|_~48                                                                   ; 6       ;
; CU:inst1|MICR_ADDR:inst1|MICR_ADR_CHOOSER:inst|inst6                                                                  ; 6       ;
; CU:inst1|MICR_ADDR:inst1|lpm_mux:inst2|mux_bfc:auto_generated|result_node[5]~1                                        ; 6       ;
; REG:inst4|lpm_mux:inst6|mux_ifc:auto_generated|_~55                                                                   ; 5       ;
; REG:inst4|lpm_mux:inst6|mux_ifc:auto_generated|_~54                                                                   ; 5       ;
; REG:inst4|lpm_mux:inst6|mux_ifc:auto_generated|_~53                                                                   ; 5       ;
; REG:inst4|lpm_mux:inst6|mux_ifc:auto_generated|_~52                                                                   ; 5       ;
+-----------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+-------------+
; Name                                                                                                                 ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                      ; Location    ;
+----------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+-------------+
; CU:inst1|MICROCODE:inst|altsyncram:altsyncram_component|altsyncram_as51:auto_generated|ALTSYNCRAM                    ; AUTO ; ROM         ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856 ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1    ; ../MemoryInitializationFiles/MCCODE.mif  ; M4K_X15_Y14 ;
; CU:inst1|MICR_ADDR:inst1|DECODE_ADDR:inst1|altsyncram:altsyncram_component|altsyncram_po51:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 48   ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; ../MemoryInitializationFiles/DECODE.mif  ; M4K_X15_Y15 ;
; RAM_256:inst7|altsyncram:altsyncram_component|altsyncram_s7f1:auto_generated|ALTSYNCRAM                              ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; D:/CPU/MemoryInitializationFiles/RAM.mif ; M4K_X15_Y16 ;
+----------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 488 / 11,760 ( 4 % )  ;
; Direct links               ; 32 / 17,078 ( < 1 % ) ;
; Global clocks              ; 4 / 8 ( 50 % )        ;
; LAB clocks                 ; 9 / 204 ( 4 % )       ;
; LUT chains                 ; 30 / 3,600 ( < 1 % )  ;
; Local interconnects        ; 608 / 17,078 ( 4 % )  ;
; M4K buffers                ; 43 / 612 ( 7 % )      ;
; R4s                        ; 625 / 10,320 ( 6 % )  ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.15) ; Number of LABs  (Total = 27) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 2                            ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 1                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 4                            ;
; 8                                          ; 5                            ;
; 9                                          ; 4                            ;
; 10                                         ; 11                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.48) ; Number of LABs  (Total = 27) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 19                           ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 14                           ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 10.56) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 6                            ;
; 11                                           ; 6                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.59) ; Number of LABs  (Total = 27) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 0                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 2                            ;
; 6                                               ; 2                            ;
; 7                                               ; 3                            ;
; 8                                               ; 7                            ;
; 9                                               ; 3                            ;
; 10                                              ; 5                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.67) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 6                            ;
; 21                                           ; 7                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Mon Jun 22 11:25:17 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CPU -c CPU
Info: Automatically selected device EP1C4F324C6 for design CPU
Info: Fitting design with smaller device may be possible, but smaller device must be specified
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C12F324C6 is compatible
    Info: Device EP1C20F324C6 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location J1
    Info: Pin ~ASDO~ is reserved at location K6
Critical Warning: No exact pin location assignment(s) for 121 pins of 121 total pins
    Info: Pin AMX not assigned to an exact location on the device
    Info: Pin BMX not assigned to an exact location on the device
    Info: Pin CMX not assigned to an exact location on the device
    Info: Pin MR not assigned to an exact location on the device
    Info: Pin MW not assigned to an exact location on the device
    Info: Pin WF not assigned to an exact location on the device
    Info: Pin ATS not assigned to an exact location on the device
    Info: Pin ACODE[1] not assigned to an exact location on the device
    Info: Pin ACODE[0] not assigned to an exact location on the device
    Info: Pin ADDR_TYPE[1] not assigned to an exact location on the device
    Info: Pin ADDR_TYPE[0] not assigned to an exact location on the device
    Info: Pin AIR[7] not assigned to an exact location on the device
    Info: Pin AIR[6] not assigned to an exact location on the device
    Info: Pin AIR[5] not assigned to an exact location on the device
    Info: Pin AIR[4] not assigned to an exact location on the device
    Info: Pin AIR[3] not assigned to an exact location on the device
    Info: Pin AIR[2] not assigned to an exact location on the device
    Info: Pin AIR[1] not assigned to an exact location on the device
    Info: Pin AIR[0] not assigned to an exact location on the device
    Info: Pin ALU[2] not assigned to an exact location on the device
    Info: Pin ALU[1] not assigned to an exact location on the device
    Info: Pin ALU[0] not assigned to an exact location on the device
    Info: Pin ALU_OUTPUT[7] not assigned to an exact location on the device
    Info: Pin ALU_OUTPUT[6] not assigned to an exact location on the device
    Info: Pin ALU_OUTPUT[5] not assigned to an exact location on the device
    Info: Pin ALU_OUTPUT[4] not assigned to an exact location on the device
    Info: Pin ALU_OUTPUT[3] not assigned to an exact location on the device
    Info: Pin ALU_OUTPUT[2] not assigned to an exact location on the device
    Info: Pin ALU_OUTPUT[1] not assigned to an exact location on the device
    Info: Pin ALU_OUTPUT[0] not assigned to an exact location on the device
    Info: Pin C_in[7] not assigned to an exact location on the device
    Info: Pin C_in[6] not assigned to an exact location on the device
    Info: Pin C_in[5] not assigned to an exact location on the device
    Info: Pin C_in[4] not assigned to an exact location on the device
    Info: Pin C_in[3] not assigned to an exact location on the device
    Info: Pin C_in[2] not assigned to an exact location on the device
    Info: Pin C_in[1] not assigned to an exact location on the device
    Info: Pin C_in[0] not assigned to an exact location on the device
    Info: Pin INDEX[7] not assigned to an exact location on the device
    Info: Pin INDEX[6] not assigned to an exact location on the device
    Info: Pin INDEX[5] not assigned to an exact location on the device
    Info: Pin INDEX[4] not assigned to an exact location on the device
    Info: Pin INDEX[3] not assigned to an exact location on the device
    Info: Pin INDEX[2] not assigned to an exact location on the device
    Info: Pin INDEX[1] not assigned to an exact location on the device
    Info: Pin INDEX[0] not assigned to an exact location on the device
    Info: Pin IR[7] not assigned to an exact location on the device
    Info: Pin IR[6] not assigned to an exact location on the device
    Info: Pin IR[5] not assigned to an exact location on the device
    Info: Pin IR[4] not assigned to an exact location on the device
    Info: Pin IR[3] not assigned to an exact location on the device
    Info: Pin IR[2] not assigned to an exact location on the device
    Info: Pin IR[1] not assigned to an exact location on the device
    Info: Pin IR[0] not assigned to an exact location on the device
    Info: Pin JMP_ADDR[5] not assigned to an exact location on the device
    Info: Pin JMP_ADDR[4] not assigned to an exact location on the device
    Info: Pin JMP_ADDR[3] not assigned to an exact location on the device
    Info: Pin JMP_ADDR[2] not assigned to an exact location on the device
    Info: Pin JMP_ADDR[1] not assigned to an exact location on the device
    Info: Pin JMP_ADDR[0] not assigned to an exact location on the device
    Info: Pin MICR_ADDR_OUT[5] not assigned to an exact location on the device
    Info: Pin MICR_ADDR_OUT[4] not assigned to an exact location on the device
    Info: Pin MICR_ADDR_OUT[3] not assigned to an exact location on the device
    Info: Pin MICR_ADDR_OUT[2] not assigned to an exact location on the device
    Info: Pin MICR_ADDR_OUT[1] not assigned to an exact location on the device
    Info: Pin MICR_ADDR_OUT[0] not assigned to an exact location on the device
    Info: Pin NA[2] not assigned to an exact location on the device
    Info: Pin NA[1] not assigned to an exact location on the device
    Info: Pin NA[0] not assigned to an exact location on the device
    Info: Pin NB[2] not assigned to an exact location on the device
    Info: Pin NB[1] not assigned to an exact location on the device
    Info: Pin NB[0] not assigned to an exact location on the device
    Info: Pin NC[2] not assigned to an exact location on the device
    Info: Pin NC[1] not assigned to an exact location on the device
    Info: Pin NC[0] not assigned to an exact location on the device
    Info: Pin PC[7] not assigned to an exact location on the device
    Info: Pin PC[6] not assigned to an exact location on the device
    Info: Pin PC[5] not assigned to an exact location on the device
    Info: Pin PC[4] not assigned to an exact location on the device
    Info: Pin PC[3] not assigned to an exact location on the device
    Info: Pin PC[2] not assigned to an exact location on the device
    Info: Pin PC[1] not assigned to an exact location on the device
    Info: Pin PC[0] not assigned to an exact location on the device
    Info: Pin RAM_ADDR[7] not assigned to an exact location on the device
    Info: Pin RAM_ADDR[6] not assigned to an exact location on the device
    Info: Pin RAM_ADDR[5] not assigned to an exact location on the device
    Info: Pin RAM_ADDR[4] not assigned to an exact location on the device
    Info: Pin RAM_ADDR[3] not assigned to an exact location on the device
    Info: Pin RAM_ADDR[2] not assigned to an exact location on the device
    Info: Pin RAM_ADDR[1] not assigned to an exact location on the device
    Info: Pin RAM_ADDR[0] not assigned to an exact location on the device
    Info: Pin RAM_OUT[7] not assigned to an exact location on the device
    Info: Pin RAM_OUT[6] not assigned to an exact location on the device
    Info: Pin RAM_OUT[5] not assigned to an exact location on the device
    Info: Pin RAM_OUT[4] not assigned to an exact location on the device
    Info: Pin RAM_OUT[3] not assigned to an exact location on the device
    Info: Pin RAM_OUT[2] not assigned to an exact location on the device
    Info: Pin RAM_OUT[1] not assigned to an exact location on the device
    Info: Pin RAM_OUT[0] not assigned to an exact location on the device
    Info: Pin REG_A[7] not assigned to an exact location on the device
    Info: Pin REG_A[6] not assigned to an exact location on the device
    Info: Pin REG_A[5] not assigned to an exact location on the device
    Info: Pin REG_A[4] not assigned to an exact location on the device
    Info: Pin REG_A[3] not assigned to an exact location on the device
    Info: Pin REG_A[2] not assigned to an exact location on the device
    Info: Pin REG_A[1] not assigned to an exact location on the device
    Info: Pin REG_A[0] not assigned to an exact location on the device
    Info: Pin REG_B[7] not assigned to an exact location on the device
    Info: Pin REG_B[6] not assigned to an exact location on the device
    Info: Pin REG_B[5] not assigned to an exact location on the device
    Info: Pin REG_B[4] not assigned to an exact location on the device
    Info: Pin REG_B[3] not assigned to an exact location on the device
    Info: Pin REG_B[2] not assigned to an exact location on the device
    Info: Pin REG_B[1] not assigned to an exact location on the device
    Info: Pin REG_B[0] not assigned to an exact location on the device
    Info: Pin MICR_CLK not assigned to an exact location on the device
    Info: Pin REG_CLK not assigned to an exact location on the device
    Info: Pin WRITE_REG not assigned to an exact location on the device
    Info: Pin RAM_CLK not assigned to an exact location on the device
    Info: Pin CLK_DC not assigned to an exact location on the device
    Info: Pin Start not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted some destinations of signal "REG_CLK" to use Global clock in PIN J4
    Info: Destination "REG:inst4|inst8" may be non-global or may not use global clock
Info: Automatically promoted signal "MICR_CLK" to use Global clock in PIN J3
Info: Automatically promoted signal "CLK_DC" to use Global clock in PIN J16
Info: Automatically promoted signal "RAM_CLK" to use Global clock in PIN J15
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 117 (unused VREF, 3.3V VCCIO, 2 input, 115 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  59 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  61 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  62 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  61 pins available
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is register to register delay of 11.154 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X13_Y13; Fanout = 5; REG Node = 'REG:inst4|lpm_ff0:temp0|lpm_ff:lpm_ff_component|dffs[5]'
    Info: 2: + IC(0.393 ns) + CELL(0.340 ns) = 0.733 ns; Loc. = LAB_X12_Y13; Fanout = 25; COMB Node = 'CU:inst1|REG_SRC_SWITCHER:inst3|REG_SW:inst3|lpm_mux:lpm_mux_component|mux_grd:auto_generated|result_node[1]~0'
    Info: 3: + IC(1.008 ns) + CELL(0.088 ns) = 1.829 ns; Loc. = LAB_X12_Y16; Fanout = 1; COMB Node = 'REG:inst4|lpm_mux:inst6|mux_ifc:auto_generated|_~46'
    Info: 4: + IC(0.456 ns) + CELL(0.088 ns) = 2.373 ns; Loc. = LAB_X12_Y16; Fanout = 1; COMB Node = 'REG:inst4|lpm_mux:inst6|mux_ifc:auto_generated|_~47'
    Info: 5: + IC(1.195 ns) + CELL(0.088 ns) = 3.656 ns; Loc. = LAB_X14_Y15; Fanout = 7; COMB Node = 'REG:inst4|lpm_mux:inst6|mux_ifc:auto_generated|_~55'
    Info: 6: + IC(0.797 ns) + CELL(0.454 ns) = 4.907 ns; Loc. = LAB_X9_Y15; Fanout = 2; COMB Node = 'ALU:inst|ADD:inst|lpm_add_sub0:inst1|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~5'
    Info: 7: + IC(0.415 ns) + CELL(0.088 ns) = 5.410 ns; Loc. = LAB_X9_Y15; Fanout = 1; COMB Node = 'ALU:inst|EQU_:inst3|lpm_compare1:inst|lpm_compare:lpm_compare_component|cmpr_o2g:auto_generated|aneb_result_wire[0]~3'
    Info: 8: + IC(0.877 ns) + CELL(0.088 ns) = 6.375 ns; Loc. = LAB_X11_Y15; Fanout = 8; COMB Node = 'ALU:inst|EQU_:inst3|lpm_compare1:inst|lpm_compare:lpm_compare_component|cmpr_o2g:auto_generated|aneb_result_wire[0]~4'
    Info: 9: + IC(0.163 ns) + CELL(0.340 ns) = 6.878 ns; Loc. = LAB_X11_Y15; Fanout = 1; COMB Node = 'ALU:inst|lpm_mux:inst6|mux_ifc:auto_generated|_~26'
    Info: 10: + IC(0.449 ns) + CELL(0.225 ns) = 7.552 ns; Loc. = LAB_X12_Y15; Fanout = 2; COMB Node = 'ALU:inst|lpm_mux:inst6|mux_ifc:auto_generated|_~27'
    Info: 11: + IC(0.635 ns) + CELL(0.340 ns) = 8.527 ns; Loc. = LAB_X17_Y15; Fanout = 3; COMB Node = 'ALU:inst|lpm_mux:inst6|mux_ifc:auto_generated|result_node[0]~5'
    Info: 12: + IC(0.954 ns) + CELL(0.340 ns) = 9.821 ns; Loc. = LAB_X13_Y16; Fanout = 8; COMB Node = 'MEM_OR_REG:inst3|lpm_mux:lpm_mux_component|mux_lrd:auto_generated|result_node[0]~7'
    Info: 13: + IC(1.244 ns) + CELL(0.089 ns) = 11.154 ns; Loc. = LAB_X10_Y15; Fanout = 3; REG Node = 'REG:inst4|lpm_ff0:PC|lpm_ff:lpm_ff_component|dffs[0]'
    Info: Total cell delay = 2.568 ns ( 23.02 % )
    Info: Total interconnect delay = 8.586 ns ( 76.98 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 15% of the available device resources in the region that extends from location X10_Y9 to location X19_Y18
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 220 megabytes
    Info: Processing ended: Mon Jun 22 11:25:20 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


