Timing Analyzer report for pbl2
Wed Nov 22 16:26:51 2023
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg'
 12. Setup: 'ch6'
 13. Setup: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg'
 14. Setup: 'mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg'
 15. Setup: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg'
 16. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg'
 17. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg'
 18. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg'
 19. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg'
 20. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg'
 21. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg'
 22. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg'
 23. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg'
 24. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg'
 25. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg'
 26. Setup: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg'
 27. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg'
 28. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg'
 29. Setup: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg'
 30. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg'
 31. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg'
 32. Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg'
 33. Setup: 'clk'
 34. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg'
 35. Hold: 'clk'
 36. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg'
 37. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg'
 38. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg'
 39. Hold: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg'
 40. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg'
 41. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg'
 42. Hold: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg'
 43. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg'
 44. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg'
 45. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg'
 46. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg'
 47. Hold: 'ch6'
 48. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg'
 49. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg'
 50. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg'
 51. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg'
 52. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg'
 53. Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg'
 54. Hold: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg'
 55. Hold: 'mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg'
 56. Hold: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg'
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths Summary
 62. Clock Status Summary
 63. Unconstrained Input Ports
 64. Unconstrained Output Ports
 65. Unconstrained Input Ports
 66. Unconstrained Output Ports
 67. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; pbl2                                                   ;
; Device Family         ; MAX II                                                 ;
; Device Name           ; EPM240T100C5                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Slow Model                                             ;
; Rise/Fall Delays      ; Unavailable                                            ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
;     Processors 3-16        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Name                                                                                                                                                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ch6                                                                                                                                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ch6 }                                                                                                                                                             ;
; clk                                                                                                                                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                                                                                                             ;
; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg                                                                                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg }                                                                                                                ;
; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg                                                                                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg }                                                                                                                ;
; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg                                                                                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg }                                                                                                                ;
; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg                                                                                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg }                                                                                                                ;
; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg                                                                                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg }                                                                                                                ;
; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg                                                                                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg }                                                                                                                ;
; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg                                                                                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg }                                                                                                                ;
; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg                                                                                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg }                                                                                                                ;
; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg                                                                                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg }                                                                                                                ;
; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg                                                                                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg }                                                                                                                ;
; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg                                                                                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg }                                                                                                               ;
; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg                                                                                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg }                                                                                                               ;
; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg                                                                                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg }                                                                                                               ;
; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg                                                                                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg }                                                                                                               ;
; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg                                                                                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg }                                                                                                               ;
; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg }                                                                                                               ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg }                                 ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg }                                 ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg } ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg } ;
; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg }                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                                                                                                                          ;
+------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                                                                                      ; Note ;
+------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+
; 139.98 MHz ; 139.98 MHz      ; ch6                                                                                                                                                             ;      ;
; 380.23 MHz ; 380.23 MHz      ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ;      ;
; 440.92 MHz ; 440.92 MHz      ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ;      ;
; 446.83 MHz ; 446.83 MHz      ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ;      ;
; 455.79 MHz ; 455.79 MHz      ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg                                 ;      ;
+------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Summary                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+---------------+
; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; -5.302 ; -150.853      ;
; ch6                                                                                                                                                             ; -3.072 ; -57.106       ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; -1.268 ; -1.268        ;
; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; -1.238 ; -1.238        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg                                 ; -1.194 ; -1.194        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg                                                                                                                ; 0.208  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg                                                                                                                ; 0.459  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg                                                                                                                ; 0.465  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg                                                                                                                ; 0.466  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg                                                                                                                ; 0.468  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg                                                                                                               ; 0.469  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg                                                                                                                ; 0.601  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg                                                                                                               ; 0.766  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg                                                                                                               ; 0.782  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg                                                                                                                ; 0.808  ; 0.000         ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; 0.899  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg                                                                                                                ; 1.090  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg                                                                                                               ; 1.187  ; 0.000         ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; 1.294  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg                                                                                                               ; 1.443  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg                                                                                                                ; 1.486  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg                                                                                                                ; 1.524  ; 0.000         ;
; clk                                                                                                                                                             ; 2.209  ; 0.000         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Summary                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+---------------+
; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; -2.386 ; -6.830        ;
; clk                                                                                                                                                             ; -2.263 ; -2.263        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg                                                                                                                ; -1.578 ; -1.578        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg                                                                                                                ; -1.540 ; -1.540        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg                                                                                                               ; -1.497 ; -1.497        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; -1.348 ; -1.348        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg                                                                                                               ; -1.241 ; -1.241        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg                                                                                                                ; -1.144 ; -1.144        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; -0.953 ; -0.953        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg                                                                                                                ; -0.862 ; -0.862        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg                                                                                                               ; -0.836 ; -0.836        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg                                                                                                               ; -0.820 ; -0.820        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg                                                                                                                ; -0.655 ; -0.655        ;
; ch6                                                                                                                                                             ; -0.594 ; -15.318       ;
; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg                                                                                                               ; -0.523 ; -0.523        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg                                                                                                                ; -0.522 ; -0.522        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg                                                                                                                ; -0.520 ; -0.520        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg                                                                                                                ; -0.519 ; -0.519        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg                                                                                                                ; -0.513 ; -0.513        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg                                                                                                                ; -0.262 ; -0.262        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg                                 ; 1.640  ; 0.000         ;
; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; 1.684  ; 0.000         ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; 1.714  ; 0.000         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+---------------+
; ch6                                                                                                                                                             ; -2.289 ; -2.289        ;
; clk                                                                                                                                                             ; -2.289 ; -2.289        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg                                                                                                                ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg                                                                                                               ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg                                                                                                               ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg                                                                                                               ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg                                                                                                               ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg                                                                                                               ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg                                                                                                                ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg                                                                                                                ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg                                                                                                                ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg                                                                                                                ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg                                                                                                                ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg                                                                                                                ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg                                                                                                                ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg                                                                                                                ; 0.234  ; 0.000         ;
; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg                                                                                                                ; 0.234  ; 0.000         ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; 0.234  ; 0.000         ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg                                 ; 0.234  ; 0.000         ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; 0.234  ; 0.000         ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; 0.234  ; 0.000         ;
; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; 0.234  ; 0.000         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg'                                                                                                                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                 ; To Node                                                                                                                   ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -5.302 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa5|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.972      ; 10.441     ;
; -4.802 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa5|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.972      ; 10.441     ;
; -4.662 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe5|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.972      ; 9.801      ;
; -4.421 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe2|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.972      ; 9.560      ;
; -4.162 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe5|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.972      ; 9.801      ;
; -4.018 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe1|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.972      ; 9.157      ;
; -3.991 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe3|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.972      ; 9.130      ;
; -3.921 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe2|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.972      ; 9.560      ;
; -3.863 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 2.297      ;
; -3.814 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.960      ;
; -3.774 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.920      ;
; -3.764 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.910      ;
; -3.722 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 2.156      ;
; -3.719 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 2.153      ;
; -3.708 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.854      ;
; -3.695 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 2.129      ;
; -3.686 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 2.120      ;
; -3.518 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe1|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.972      ; 9.157      ;
; -3.491 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe3|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.972      ; 9.130      ;
; -3.479 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe1|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe1|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.913      ;
; -3.464 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.610      ;
; -3.459 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.605      ;
; -3.448 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.594      ;
; -3.446 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.880      ;
; -3.446 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.880      ;
; -3.446 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.880      ;
; -3.446 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.880      ;
; -3.446 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.880      ;
; -3.446 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.880      ;
; -3.445 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.879      ;
; -3.445 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.879      ;
; -3.445 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.879      ;
; -3.445 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.879      ;
; -3.437 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.871      ;
; -3.437 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.871      ;
; -3.437 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.871      ;
; -3.437 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.871      ;
; -3.436 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.870      ;
; -3.436 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.870      ;
; -3.436 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.870      ;
; -3.436 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.870      ;
; -3.436 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.870      ;
; -3.436 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.870      ;
; -3.430 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.576      ;
; -3.430 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.576      ;
; -3.429 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.575      ;
; -3.426 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.860      ;
; -3.426 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.860      ;
; -3.426 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; -2.233     ; 1.860      ;
; -3.420 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.566      ;
; -3.419 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.565      ;
; -3.416 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb1|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.972      ; 8.555      ;
; -3.416 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb6|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.972      ; 8.555      ;
; -3.413 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb2|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.972      ; 8.552      ;
; -3.413 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb0|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.972      ; 8.552      ;
; -3.412 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.558      ;
; -3.411 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.557      ;
; -3.410 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.556      ;
; -3.407 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.553      ;
; -3.400 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.546      ;
; -3.394 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.540      ;
; -3.392 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb5|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.972      ; 8.531      ;
; -3.391 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa0|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.972      ; 8.530      ;
; -3.366 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.512      ;
; -3.351 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa2|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.972      ; 8.490      ;
; -3.347 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.493      ;
; -3.347 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.493      ;
; -3.346 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.492      ;
; -3.340 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.486      ;
; -3.314 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.960      ;
; -3.274 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.920      ;
; -3.264 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.910      ;
; -3.246 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.392      ;
; -3.224 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.370      ;
; -3.208 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.854      ;
; -3.175 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.321      ;
; -3.095 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.979      ; 8.241      ;
; -2.964 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.610      ;
; -2.959 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.605      ;
; -2.948 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.594      ;
; -2.946 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffc4|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.500        ; 4.972      ; 8.085      ;
; -2.930 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.576      ;
; -2.930 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.576      ;
; -2.929 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.575      ;
; -2.920 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.566      ;
; -2.919 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.565      ;
; -2.916 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb1|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.972      ; 8.555      ;
; -2.916 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb6|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.972      ; 8.555      ;
; -2.913 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb2|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.972      ; 8.552      ;
; -2.913 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb0|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.972      ; 8.552      ;
; -2.912 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.558      ;
; -2.911 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.557      ;
; -2.910 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.556      ;
; -2.907 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.553      ;
; -2.900 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.546      ;
; -2.894 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.540      ;
; -2.892 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb5|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.972      ; 8.531      ;
; -2.891 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa0|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.972      ; 8.530      ;
; -2.866 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.979      ; 8.512      ;
; -2.851 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa2|q_reg                     ; ch6          ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 1.000        ; 4.972      ; 8.490      ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'ch6'                                                                                                                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                 ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.072 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa5|q_reg                     ; ch6          ; ch6         ; 0.500        ; 7.202      ; 10.441     ;
; -2.572 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa5|q_reg                     ; ch6          ; ch6         ; 1.000        ; 7.202      ; 10.441     ;
; -2.432 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe5|q_reg                     ; ch6          ; ch6         ; 0.500        ; 7.202      ; 9.801      ;
; -2.191 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe2|q_reg                     ; ch6          ; ch6         ; 0.500        ; 7.202      ; 9.560      ;
; -1.932 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe5|q_reg                     ; ch6          ; ch6         ; 1.000        ; 7.202      ; 9.801      ;
; -1.788 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe1|q_reg                     ; ch6          ; ch6         ; 0.500        ; 7.202      ; 9.157      ;
; -1.761 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe3|q_reg                     ; ch6          ; ch6         ; 0.500        ; 7.202      ; 9.130      ;
; -1.691 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe2|q_reg                     ; ch6          ; ch6         ; 1.000        ; 7.202      ; 9.560      ;
; -1.630 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 2.297      ;
; -1.581 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.960      ;
; -1.541 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.920      ;
; -1.531 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.910      ;
; -1.489 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 2.156      ;
; -1.486 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 2.153      ;
; -1.475 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.854      ;
; -1.462 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 2.129      ;
; -1.453 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 2.120      ;
; -1.288 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe1|q_reg                     ; ch6          ; ch6         ; 1.000        ; 7.202      ; 9.157      ;
; -1.261 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffe3|q_reg                     ; ch6          ; ch6         ; 1.000        ; 7.202      ; 9.130      ;
; -1.246 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe1|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe1|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.913      ;
; -1.231 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.610      ;
; -1.226 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.605      ;
; -1.215 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.594      ;
; -1.213 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.880      ;
; -1.213 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.880      ;
; -1.213 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.880      ;
; -1.213 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.880      ;
; -1.213 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.880      ;
; -1.213 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.880      ;
; -1.212 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.879      ;
; -1.212 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.879      ;
; -1.212 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.879      ;
; -1.212 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.879      ;
; -1.204 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.871      ;
; -1.204 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.871      ;
; -1.204 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.871      ;
; -1.204 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.871      ;
; -1.203 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.870      ;
; -1.203 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.870      ;
; -1.203 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.870      ;
; -1.203 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.870      ;
; -1.203 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.870      ;
; -1.203 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.870      ;
; -1.197 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.576      ;
; -1.197 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.576      ;
; -1.196 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.575      ;
; -1.193 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.860      ;
; -1.193 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.860      ;
; -1.193 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg ; ch6          ; ch6         ; 1.000        ; 0.000      ; 1.860      ;
; -1.187 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.566      ;
; -1.186 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb1|q_reg                     ; ch6          ; ch6         ; 0.500        ; 7.202      ; 8.555      ;
; -1.186 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb6|q_reg                     ; ch6          ; ch6         ; 0.500        ; 7.202      ; 8.555      ;
; -1.186 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.565      ;
; -1.183 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb2|q_reg                     ; ch6          ; ch6         ; 0.500        ; 7.202      ; 8.552      ;
; -1.183 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb0|q_reg                     ; ch6          ; ch6         ; 0.500        ; 7.202      ; 8.552      ;
; -1.179 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.558      ;
; -1.178 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.557      ;
; -1.177 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.556      ;
; -1.174 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.553      ;
; -1.167 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.546      ;
; -1.162 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb5|q_reg                     ; ch6          ; ch6         ; 0.500        ; 7.202      ; 8.531      ;
; -1.161 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa0|q_reg                     ; ch6          ; ch6         ; 0.500        ; 7.202      ; 8.530      ;
; -1.161 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.540      ;
; -1.133 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.512      ;
; -1.121 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa2|q_reg                     ; ch6          ; ch6         ; 0.500        ; 7.202      ; 8.490      ;
; -1.114 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.493      ;
; -1.114 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.493      ;
; -1.113 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.492      ;
; -1.107 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.486      ;
; -1.081 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.960      ;
; -1.041 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.920      ;
; -1.031 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.910      ;
; -1.013 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.392      ;
; -0.991 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.370      ;
; -0.975 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.854      ;
; -0.942 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.321      ;
; -0.862 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg ; ch6          ; ch6         ; 0.500        ; 7.212      ; 8.241      ;
; -0.731 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.610      ;
; -0.726 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.605      ;
; -0.716 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffc4|q_reg                     ; ch6          ; ch6         ; 0.500        ; 7.202      ; 8.085      ;
; -0.715 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.594      ;
; -0.697 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.576      ;
; -0.697 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.576      ;
; -0.696 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.575      ;
; -0.687 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.566      ;
; -0.686 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb1|q_reg                     ; ch6          ; ch6         ; 1.000        ; 7.202      ; 8.555      ;
; -0.686 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb6|q_reg                     ; ch6          ; ch6         ; 1.000        ; 7.202      ; 8.555      ;
; -0.686 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.565      ;
; -0.683 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb2|q_reg                     ; ch6          ; ch6         ; 1.000        ; 7.202      ; 8.552      ;
; -0.683 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb0|q_reg                     ; ch6          ; ch6         ; 1.000        ; 7.202      ; 8.552      ;
; -0.679 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.558      ;
; -0.678 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.557      ;
; -0.677 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.556      ;
; -0.674 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.553      ;
; -0.667 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.546      ;
; -0.662 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb5|q_reg                     ; ch6          ; ch6         ; 1.000        ; 7.202      ; 8.531      ;
; -0.661 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa0|q_reg                     ; ch6          ; ch6         ; 1.000        ; 7.202      ; 8.530      ;
; -0.661 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.540      ;
; -0.633 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg ; ch6          ; ch6         ; 1.000        ; 7.212      ; 8.512      ;
; -0.621 ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa2|q_reg                     ; ch6          ; ch6         ; 1.000        ; 7.202      ; 8.490      ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                              ; To Node                                                                                                                                ; Launch Clock                                                                                                                                                    ; Latch Clock                                                                                                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.268 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|t_flip_flop:count3_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|t_flip_flop:count3_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; 1.000        ; 0.000      ; 1.935      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg'                                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                     ; Launch Clock                                                                ; Latch Clock                                                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+------------+------------+
; -1.238 ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count1_2|q_reg ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count1_2|q_reg ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg ; 1.000        ; 0.000      ; 1.905      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg'                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                                                                                                ; Launch Clock                                                                                                                    ; Latch Clock                                                                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.194 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|t_flip_flop:count3_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|t_flip_flop:count3_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; 1.000        ; 0.000      ; 1.861      ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg'                                                                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.208 ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; 0.500        ; 1.794      ; 2.129      ;
; 0.708 ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; 1.000        ; 1.794      ; 2.129      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg'                                                                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.459 ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; 0.500        ; 1.796      ; 1.880      ;
; 0.959 ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; 1.000        ; 1.796      ; 1.880      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg'                                                                                                                                                                                                     ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                                      ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.465 ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; 0.500        ; 1.793      ; 1.871      ;
; 0.965 ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; 1.000        ; 1.793      ; 1.871      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg'                                                                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.466 ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; 0.500        ; 1.784      ; 1.861      ;
; 0.966 ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; 1.000        ; 1.784      ; 1.861      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg'                                                                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.468 ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; 0.500        ; 1.795      ; 1.870      ;
; 0.968 ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; 1.000        ; 1.795      ; 1.870      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg'                                                                                                                                                                                                     ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.469 ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; 0.500        ; 1.787      ; 1.861      ;
; 0.969 ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; 1.000        ; 1.787      ; 1.861      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg'                                                                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.601 ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; 0.500        ; 2.177      ; 2.119      ;
; 1.101 ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; 1.000        ; 2.177      ; 2.119      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg'                                                                                                                                                                                                     ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.766 ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; 0.500        ; 2.160      ; 1.937      ;
; 1.266 ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; 1.000        ; 2.160      ; 1.937      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg'                                                                                                                                                                                                     ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.782 ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; 0.500        ; 2.136      ; 1.897      ;
; 1.282 ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; 1.000        ; 2.136      ; 1.897      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg'                                                                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.808 ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; 0.500        ; 2.152      ; 1.887      ;
; 1.308 ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; 1.000        ; 2.152      ; 1.887      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                       ; To Node                                                                                                                                                         ; Launch Clock                                                                                                                                                    ; Latch Clock                                                                                                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.899 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; 0.500        ; 2.377      ; 2.021      ;
; 1.399 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; 1.000        ; 2.377      ; 2.021      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg'                                                                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 1.090 ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; 0.500        ; 2.685      ; 2.138      ;
; 1.590 ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; 1.000        ; 2.685      ; 2.138      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg'                                                                                                                                                                                                     ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.187 ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; 0.500        ; 2.803      ; 2.159      ;
; 1.687 ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; 1.000        ; 2.803      ; 2.159      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg'                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                       ; To Node                                                                                                                         ; Launch Clock                                                                                                                    ; Latch Clock                                                                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 1.294 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; 0.500        ; 2.888      ; 2.137      ;
; 1.794 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; 1.000        ; 2.888      ; 2.137      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg'                                                                                                                                                                                                     ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.443 ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; 0.500        ; 3.036      ; 2.136      ;
; 1.943 ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; 1.000        ; 3.036      ; 2.136      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg'                                                                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 1.486 ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; 0.500        ; 2.829      ; 1.886      ;
; 1.986 ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; 1.000        ; 2.829      ; 1.886      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg'                                                                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 1.524 ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; 0.500        ; 2.868      ; 1.887      ;
; 2.024 ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; 1.000        ; 2.868      ; 1.887      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                                                          ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; 2.209 ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; clk         ; 0.500        ; 3.811      ; 2.145      ;
; 2.709 ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; clk         ; 1.000        ; 3.811      ; 2.145      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                       ; To Node                                                                                                                                                         ; Launch Clock                                                                                                                                                    ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -2.386 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 3.649      ; 1.860      ;
; -2.318 ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 3.649      ; 1.928      ;
; -2.126 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 3.649      ; 2.120      ;
; -1.886 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 3.649      ; 1.860      ;
; -1.818 ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 3.649      ; 1.928      ;
; -1.626 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 3.649      ; 2.120      ;
; 1.639  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.860      ;
; 1.639  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.860      ;
; 1.639  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.860      ;
; 1.649  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.870      ;
; 1.649  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.870      ;
; 1.649  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.870      ;
; 1.649  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.870      ;
; 1.649  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.870      ;
; 1.649  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.870      ;
; 1.650  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.871      ;
; 1.650  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.871      ;
; 1.650  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.871      ;
; 1.650  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.871      ;
; 1.658  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.879      ;
; 1.658  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.879      ;
; 1.658  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.879      ;
; 1.658  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.879      ;
; 1.659  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.880      ;
; 1.659  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.880      ;
; 1.659  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.880      ;
; 1.659  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.880      ;
; 1.659  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.880      ;
; 1.659  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.880      ;
; 1.692  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe1|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe1|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 1.913      ;
; 1.899  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 2.120      ;
; 1.908  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 2.129      ;
; 1.932  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 2.153      ;
; 1.935  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 2.156      ;
; 2.076  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg                                       ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 0.000      ; 2.297      ;
; 2.588  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 7.788      ;
; 2.657  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe1|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 7.857      ;
; 2.892  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffc4|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.972      ; 8.085      ;
; 3.041  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.241      ;
; 3.088  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 7.788      ;
; 3.121  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.321      ;
; 3.157  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe1|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 7.857      ;
; 3.170  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.370      ;
; 3.192  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.392      ;
; 3.286  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.486      ;
; 3.292  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.492      ;
; 3.293  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.493      ;
; 3.293  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.493      ;
; 3.297  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa2|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.972      ; 8.490      ;
; 3.312  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.512      ;
; 3.337  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa0|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.972      ; 8.530      ;
; 3.338  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb5|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.972      ; 8.531      ;
; 3.340  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.540      ;
; 3.346  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.546      ;
; 3.353  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.553      ;
; 3.356  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.556      ;
; 3.357  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.557      ;
; 3.358  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.558      ;
; 3.359  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb2|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.972      ; 8.552      ;
; 3.359  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb0|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.972      ; 8.552      ;
; 3.362  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb1|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.972      ; 8.555      ;
; 3.362  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb6|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.972      ; 8.555      ;
; 3.365  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.565      ;
; 3.366  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.566      ;
; 3.375  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.575      ;
; 3.376  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.576      ;
; 3.376  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.576      ;
; 3.392  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffc4|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.972      ; 8.085      ;
; 3.394  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.594      ;
; 3.405  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.605      ;
; 3.410  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.610      ;
; 3.541  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.241      ;
; 3.621  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.321      ;
; 3.654  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.854      ;
; 3.670  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.370      ;
; 3.692  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.392      ;
; 3.710  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.910      ;
; 3.720  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.920      ;
; 3.760  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; 4.979      ; 8.960      ;
; 3.786  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.486      ;
; 3.792  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.492      ;
; 3.793  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.493      ;
; 3.793  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.493      ;
; 3.797  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa2|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.972      ; 8.490      ;
; 3.812  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.512      ;
; 3.837  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa0|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.972      ; 8.530      ;
; 3.838  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb5|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.972      ; 8.531      ;
; 3.840  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.540      ;
; 3.846  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.546      ;
; 3.853  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.553      ;
; 3.856  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.556      ;
; 3.857  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.557      ;
; 3.858  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.558      ;
; 3.859  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb2|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.972      ; 8.552      ;
; 3.859  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb0|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.972      ; 8.552      ;
; 3.862  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb1|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.972      ; 8.555      ;
; 3.862  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb6|q_reg                                                           ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.972      ; 8.555      ;
; 3.865  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.565      ;
; 3.866  ; ch6                                                                                                                                                             ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; -0.500       ; 4.979      ; 8.566      ;
; 3.872  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg                                       ; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; 0.000        ; -2.233     ; 1.860      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                            ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; -2.263 ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; clk         ; 0.000        ; 3.811      ; 2.145      ;
; -1.763 ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; clk         ; -0.500       ; 3.811      ; 2.145      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg'                                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -1.578 ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; 0.000        ; 2.868      ; 1.887      ;
; -1.078 ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; -0.500       ; 2.868      ; 1.887      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg'                                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -1.540 ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; 0.000        ; 2.829      ; 1.886      ;
; -1.040 ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; -0.500       ; 2.829      ; 1.886      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg'                                                                                                                                                                                                       ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.497 ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; 0.000        ; 3.036      ; 2.136      ;
; -0.997 ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; -0.500       ; 3.036      ; 2.136      ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg'                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                       ; To Node                                                                                                                         ; Launch Clock                                                                                                                    ; Latch Clock                                                                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.348 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; 0.000        ; 2.888      ; 2.137      ;
; -0.848 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; -0.500       ; 2.888      ; 2.137      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg'                                                                                                                                                                                                       ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.241 ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; 0.000        ; 2.803      ; 2.159      ;
; -0.741 ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; -0.500       ; 2.803      ; 2.159      ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg'                                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -1.144 ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; 0.000        ; 2.685      ; 2.138      ;
; -0.644 ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; -0.500       ; 2.685      ; 2.138      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                       ; To Node                                                                                                                                                         ; Launch Clock                                                                                                                                                    ; Latch Clock                                                                                                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -0.953 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; 0.000        ; 2.377      ; 2.021      ;
; -0.453 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; -0.500       ; 2.377      ; 2.021      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg'                                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.862 ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; 0.000        ; 2.152      ; 1.887      ;
; -0.362 ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; -0.500       ; 2.152      ; 1.887      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg'                                                                                                                                                                                                       ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.836 ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; 0.000        ; 2.136      ; 1.897      ;
; -0.336 ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; -0.500       ; 2.136      ; 1.897      ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg'                                                                                                                                                                                                       ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.820 ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; 0.000        ; 2.160      ; 1.937      ;
; -0.320 ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; -0.500       ; 2.160      ; 1.937      ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg'                                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.655 ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; 0.000        ; 2.177      ; 2.119      ;
; -0.155 ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; -0.500       ; 2.177      ; 2.119      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'ch6'                                                                                                                                                                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                 ; To Node                                                                                                                   ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -0.594 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.860      ;
; -0.594 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.860      ;
; -0.594 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.860      ;
; -0.584 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.870      ;
; -0.584 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.870      ;
; -0.584 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.870      ;
; -0.584 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.870      ;
; -0.584 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.870      ;
; -0.584 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.870      ;
; -0.583 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.871      ;
; -0.583 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.871      ;
; -0.583 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.871      ;
; -0.583 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.871      ;
; -0.575 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.879      ;
; -0.575 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.879      ;
; -0.575 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.879      ;
; -0.575 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.879      ;
; -0.574 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.880      ;
; -0.574 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.880      ;
; -0.574 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.880      ;
; -0.574 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.880      ;
; -0.574 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.880      ;
; -0.574 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.880      ;
; -0.541 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe1|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 1.913      ;
; -0.334 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 2.120      ;
; -0.325 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 2.129      ;
; -0.301 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 2.153      ;
; -0.298 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 2.156      ;
; -0.157 ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg ; ch6         ; 0.000        ; 2.233      ; 2.297      ;
; 0.355  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 7.788      ;
; 0.424  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe1|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 7.857      ;
; 0.662  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffc4|q_reg                     ; ch6                                               ; ch6         ; 0.000        ; 7.202      ; 8.085      ;
; 0.808  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.241      ;
; 0.855  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 7.788      ;
; 0.888  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.321      ;
; 0.924  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe1|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 7.857      ;
; 0.937  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.370      ;
; 0.959  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.392      ;
; 1.053  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.486      ;
; 1.059  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.492      ;
; 1.060  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.493      ;
; 1.060  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.493      ;
; 1.067  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa2|q_reg                     ; ch6                                               ; ch6         ; 0.000        ; 7.202      ; 8.490      ;
; 1.079  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.512      ;
; 1.107  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa0|q_reg                     ; ch6                                               ; ch6         ; 0.000        ; 7.202      ; 8.530      ;
; 1.107  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.540      ;
; 1.108  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb5|q_reg                     ; ch6                                               ; ch6         ; 0.000        ; 7.202      ; 8.531      ;
; 1.113  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.546      ;
; 1.120  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.553      ;
; 1.123  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.556      ;
; 1.124  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.557      ;
; 1.125  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.558      ;
; 1.129  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb2|q_reg                     ; ch6                                               ; ch6         ; 0.000        ; 7.202      ; 8.552      ;
; 1.129  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb0|q_reg                     ; ch6                                               ; ch6         ; 0.000        ; 7.202      ; 8.552      ;
; 1.132  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb1|q_reg                     ; ch6                                               ; ch6         ; 0.000        ; 7.202      ; 8.555      ;
; 1.132  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb6|q_reg                     ; ch6                                               ; ch6         ; 0.000        ; 7.202      ; 8.555      ;
; 1.132  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.565      ;
; 1.133  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.566      ;
; 1.142  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.575      ;
; 1.143  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.576      ;
; 1.143  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.576      ;
; 1.161  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe2|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.594      ;
; 1.162  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffc4|q_reg                     ; ch6                                               ; ch6         ; -0.500       ; 7.202      ; 8.085      ;
; 1.172  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe3|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.605      ;
; 1.177  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc0|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.610      ;
; 1.308  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd4|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.241      ;
; 1.388  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.321      ;
; 1.421  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa0|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.854      ;
; 1.437  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb0|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.370      ;
; 1.459  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc3|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.392      ;
; 1.477  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa4|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.910      ;
; 1.487  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc4|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.920      ;
; 1.527  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb5|q_reg ; ch6                                               ; ch6         ; 0.000        ; 7.212      ; 8.960      ;
; 1.553  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb2|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.486      ;
; 1.559  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.492      ;
; 1.560  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb6|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.493      ;
; 1.560  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd0|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.493      ;
; 1.567  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa2|q_reg                     ; ch6                                               ; ch6         ; -0.500       ; 7.202      ; 8.490      ;
; 1.579  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe4|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.512      ;
; 1.607  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffa0|q_reg                     ; ch6                                               ; ch6         ; -0.500       ; 7.202      ; 8.530      ;
; 1.607  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd3|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.540      ;
; 1.608  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb5|q_reg                     ; ch6                                               ; ch6         ; -0.500       ; 7.202      ; 8.531      ;
; 1.613  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc6|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.546      ;
; 1.620  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe0|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.553      ;
; 1.623  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.556      ;
; 1.624  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc2|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.557      ;
; 1.625  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa6|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.558      ;
; 1.629  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb2|q_reg                     ; ch6                                               ; ch6         ; -0.500       ; 7.202      ; 8.552      ;
; 1.629  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb0|q_reg                     ; ch6                                               ; ch6         ; -0.500       ; 7.202      ; 8.552      ;
; 1.632  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb1|q_reg                     ; ch6                                               ; ch6         ; -0.500       ; 7.202      ; 8.555      ;
; 1.632  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|posicionamento:pos_matriz|salvar_mapa2:mapa_posicao|d_flip_flop:ffb6|q_reg                     ; ch6                                               ; ch6         ; -0.500       ; 7.202      ; 8.555      ;
; 1.632  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd5|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.565      ;
; 1.633  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffc1|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.566      ;
; 1.639  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffd6|q_reg ; ch6                                               ; ch6         ; 0.000        ; 0.000      ; 1.860      ;
; 1.639  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe6|q_reg ; ch6                                               ; ch6         ; 0.000        ; 0.000      ; 1.860      ;
; 1.639  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffe5|q_reg ; ch6                                               ; ch6         ; 0.000        ; 0.000      ; 1.860      ;
; 1.642  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa5|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.575      ;
; 1.643  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa1|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.576      ;
; 1.643  ; ch6                                                                                                                       ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffb1|q_reg ; ch6                                               ; ch6         ; -0.500       ; 7.212      ; 8.576      ;
; 1.649  ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; matrizes_e_rbg:pos_atq_rbg|ataque:atacando|col_x_lin:variaveis_de_ataque|salvar_mapa:matriz_de_atq|d_flip_flop:ffa2|q_reg ; ch6                                               ; ch6         ; 0.000        ; 0.000      ; 1.870      ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg'                                                                                                                                                                                                       ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.523 ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; 0.000        ; 1.787      ; 1.861      ;
; -0.023 ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg ; -0.500       ; 1.787      ; 1.861      ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg'                                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.522 ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; 0.000        ; 1.795      ; 1.870      ;
; -0.022 ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg ; -0.500       ; 1.795      ; 1.870      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg'                                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.520 ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; 0.000        ; 1.784      ; 1.861      ;
; -0.020 ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg ; -0.500       ; 1.784      ; 1.861      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg'                                                                                                                                                                                                       ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                                      ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.519 ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; 0.000        ; 1.793      ; 1.871      ;
; -0.019 ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg ; -0.500       ; 1.793      ; 1.871      ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg'                                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.513 ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; 0.000        ; 1.796      ; 1.880      ;
; -0.013 ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg ; -0.500       ; 1.796      ; 1.880      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg'                                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.262 ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; 0.000        ; 1.794      ; 2.129      ;
; 0.238  ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg ; -0.500       ; 1.794      ; 2.129      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg'                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node                                                                                                ; Launch Clock                                                                                                                    ; Latch Clock                                                                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 1.640 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|t_flip_flop:count3_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|t_flip_flop:count3_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; 0.000        ; 0.000      ; 1.861      ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg'                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock                                                                ; Latch Clock                                                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+------------+------------+
; 1.684 ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count1_2|q_reg ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count1_2|q_reg ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg ; 0.000        ; 0.000      ; 1.905      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                              ; To Node                                                                                                                                ; Launch Clock                                                                                                                                                    ; Latch Clock                                                                                                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 1.714 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|t_flip_flop:count3_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|t_flip_flop:count3_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; 0.000        ; 0.000      ; 1.935      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                                                                                      ; To Clock                                                                                                                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; ch6                                                                                                                                                             ; ch6                                                                                                                                                             ; 71       ; 42       ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; ch6                                                                                                                                                             ; 29       ; 0        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg                                                                                                                ; clk                                                                                                                                                             ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; 71       ; 42       ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; 29       ; 0        ; 0        ; 0        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg                                 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; 1        ; 1        ; 0        ; 0        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg                                 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg                                 ; 1        ; 0        ; 0        ; 0        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; 1        ; 1        ; 0        ; 0        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; 1        ; 0        ; 0        ; 0        ;
; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                                                                                      ; To Clock                                                                                                                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; ch6                                                                                                                                                             ; ch6                                                                                                                                                             ; 71       ; 42       ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; ch6                                                                                                                                                             ; 29       ; 0        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg                                                                                                                ; clk                                                                                                                                                             ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg                                                                                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; ch6                                                                                                                                                             ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; 71       ; 42       ; 0        ; 0        ;
; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; 29       ; 0        ; 0        ; 0        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; 1        ; 1        ; 0        ; 0        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg                                 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; 1        ; 1        ; 0        ; 0        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg                                 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg                                 ; 1        ; 0        ; 0        ; 0        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; 1        ; 1        ; 0        ; 0        ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; 1        ; 0        ; 0        ; 0        ;
; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 346   ; 346  ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 215   ; 215  ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+
; Target                                                                                                                                                          ; Clock                                                                                                                                                           ; Type ; Status      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+
; ch6                                                                                                                                                             ; ch6                                                                                                                                                             ; Base ; Constrained ;
; clk                                                                                                                                                             ; clk                                                                                                                                                             ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg                                                                                                                ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg                                                                                                                ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg                                                                                                                ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg                                                                                                                ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg                                                                                                                ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg                                                                                                                ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg                                                                                                                ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg                                                                                                                ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg                                                                                                                ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg                                                                                                                ; clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg                                                                                                                ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg                                                                                                               ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg                                                                                                               ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg                                                                                                               ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg                                                                                                               ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg                                                                                                               ; Base ; Constrained ;
; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg                                                                                                               ; Base ; Constrained ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg                                 ; Base ; Constrained ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg                                 ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg                                 ; Base ; Constrained ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg ; Base ; Constrained ;
; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg ; Base ; Constrained ;
; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg                                                                                     ; Base ; Constrained ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; bt         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch0        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch1        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch2        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch3        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch4        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch5        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch6        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch7        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; a           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ca          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cb          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cc          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cd          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ce          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l0          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l3          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l4          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l5          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l6          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; verde       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vermelho    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; bt         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch0        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch1        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch2        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch3        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch4        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch5        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch6        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ch7        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; a           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ca          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cb          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cc          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cd          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ce          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l0          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l3          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l4          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l5          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; l6          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; verde       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vermelho    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Wed Nov 22 16:26:50 2023
Info: Command: quartus_sta pbl2 -c pbl2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pbl2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ch6 ch6
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg
    Info (332105): create_clock -period 1.000 -name matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg
    Info (332105): create_clock -period 1.000 -name matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg
    Info (332105): create_clock -period 1.000 -name matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg
    Info (332105): create_clock -period 1.000 -name matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg
    Info (332105): create_clock -period 1.000 -name mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg
    Info (332105): create_clock -period 1.000 -name clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.302
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.302            -150.853 clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg 
    Info (332119):    -3.072             -57.106 ch6 
    Info (332119):    -1.268              -1.268 matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg 
    Info (332119):    -1.238              -1.238 mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg 
    Info (332119):    -1.194              -1.194 matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg 
    Info (332119):     0.208               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg 
    Info (332119):     0.459               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg 
    Info (332119):     0.465               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg 
    Info (332119):     0.466               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg 
    Info (332119):     0.468               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg 
    Info (332119):     0.469               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg 
    Info (332119):     0.601               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg 
    Info (332119):     0.766               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg 
    Info (332119):     0.782               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg 
    Info (332119):     0.808               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg 
    Info (332119):     0.899               0.000 matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg 
    Info (332119):     1.090               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg 
    Info (332119):     1.187               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg 
    Info (332119):     1.294               0.000 matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg 
    Info (332119):     1.443               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg 
    Info (332119):     1.486               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg 
    Info (332119):     1.524               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg 
    Info (332119):     2.209               0.000 clk 
Info (332146): Worst-case hold slack is -2.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.386              -6.830 clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg 
    Info (332119):    -2.263              -2.263 clk 
    Info (332119):    -1.578              -1.578 clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg 
    Info (332119):    -1.540              -1.540 clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg 
    Info (332119):    -1.497              -1.497 clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg 
    Info (332119):    -1.348              -1.348 matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg 
    Info (332119):    -1.241              -1.241 clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg 
    Info (332119):    -1.144              -1.144 clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg 
    Info (332119):    -0.953              -0.953 matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg 
    Info (332119):    -0.862              -0.862 clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg 
    Info (332119):    -0.836              -0.836 clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg 
    Info (332119):    -0.820              -0.820 clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg 
    Info (332119):    -0.655              -0.655 clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg 
    Info (332119):    -0.594             -15.318 ch6 
    Info (332119):    -0.523              -0.523 clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg 
    Info (332119):    -0.522              -0.522 clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg 
    Info (332119):    -0.520              -0.520 clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg 
    Info (332119):    -0.519              -0.519 clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg 
    Info (332119):    -0.513              -0.513 clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg 
    Info (332119):    -0.262              -0.262 clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg 
    Info (332119):     1.640               0.000 matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg 
    Info (332119):     1.684               0.000 mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg 
    Info (332119):     1.714               0.000 matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 ch6 
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff0|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff10|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff11|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff12|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff13|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff14|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff15|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff1|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff2|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff3|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff4|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff5|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff6|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff7|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff8|q_reg 
    Info (332119):     0.234               0.000 clock_divisor_16x:div_freq|t_flip_flop:ff9|q_reg 
    Info (332119):     0.234               0.000 matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg 
    Info (332119):     0.234               0.000 matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg 
    Info (332119):     0.234               0.000 matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count0_2|q_reg 
    Info (332119):     0.234               0.000 matrizes_e_rbg:pos_atq_rbg|exibir_matriz:matriz_final|demux_count_3b:E_demux_count_3b|contador_3bits:count3|contador_2bits:count3_01|t_flip_flop:count1_2|q_reg 
    Info (332119):     0.234               0.000 mux_demux_seg:exibir_seg|contador_2bits:cont_seg|t_flip_flop:count0_2|q_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4699 megabytes
    Info: Processing ended: Wed Nov 22 16:26:51 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


