# fpga-6502-16k

Computador retro basado en el procesador **MOS 6502** implementado en una **Sipeed Tang Nano 9K** (Gowin GW1NR-9). Incluye CPU, memoria RAM/ROM expandida, puertos GPIO bidireccionales, comunicaciÃ³n I2C, UART y **chip de sonido SID 6581**.

> ğŸ†• **VersiÃ³n 16K**: ROM ampliada a 16KB ($8000-$BFFF) para mayor espacio de programa.

## ğŸ—ï¸ Arquitectura del Sistema

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                         Board.vhd (Top-Level)                    â”‚
â”‚                                                                  â”‚
â”‚  CLOCK_27MHz â”€â”€â–¶ [CLKDIV] â”€â”€â–¶ 6.75 MHz â”€â”€â–¶ /2 â”€â”€â–¶ 3.375 MHz     â”‚
â”‚                      â”‚                                           â”‚
â”‚                      â””â”€â”€â–¶ /7 â”€â”€â–¶ ~1 MHz (SID)                    â”‚
â”‚                                                                  â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â” â”‚
â”‚  â”‚                      CPU 6502 (cpu65xx_fast)                â”‚ â”‚
â”‚  â”‚              Cycle-exact, table-driven implementation       â”‚ â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜ â”‚
â”‚                              â”‚                                   â”‚
â”‚                       [Data Bus Mux]                             â”‚
â”‚      â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”           â”‚
â”‚      â–¼         â–¼       â–¼     â–¼     â–¼         â–¼       â–¼           â”‚
â”‚ â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”         â”‚
â”‚ â”‚  RAM   â”‚â”‚  ROM   â”‚â”‚ Puertos I/Oâ”‚â”‚SID 6581â”‚â”‚SPI Masterâ”‚         â”‚
â”‚ â”‚ 16 KB  â”‚â”‚ 16 KB  â”‚â”‚GPIO+I2C+UARâ”‚â”‚ Audio  â”‚â”‚ SD Card  â”‚         â”‚
â”‚ â””â”€â”€â”€â”€â”€â”€â”€â”€â”˜â””â”€â”€â”€â”€â”€â”€â”€â”€â”˜â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜â””â”€â”€â”€â”¬â”€â”€â”€â”€â”˜â””â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”˜         â”‚
â”‚                                       â”‚ PWM      â”‚ SPI           â”‚
â”‚                                  [Audio Out] [SD Card]           â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## ğŸ—ºï¸ Mapa de Memoria

| Rango | TamaÃ±o | DescripciÃ³n |
|-------|--------|-------------|
| `$0000 - $3FFF` | 16 KB | **RAM** (Zero Page, Stack, memoria de trabajo) |
| `$4000 - $7FFF` | 16 KB | *No usado* |
| `$8000 - $BFFF` | 16 KB | **ROM** (CÃ³digo del programa) |
| `$C000` | 1 byte | **Puerto 1** - Datos (bidireccional) |
| `$C001` | 1 byte | **Puerto 2** - Datos (bidireccional) |
| `$C002` | 1 byte | **Config Puerto 1** (0=salida, 1=entrada) |
| `$C003` | 1 byte | **Config Puerto 2** (0=salida, 1=entrada) |
| `$C010 - $C017` | 8 bytes | **Registros I2C Master** |
| `$C020 - $C023` | 4 bytes | **Registros UART** |
| `$C030 - $C03F` | 16 bytes | **Timer de precisiÃ³n** |
| `$C040 - $C047` | 8 bytes | **SPI Master** (SD Card) |
| `$D400 - $D41F` | 32 bytes | **SID 6581** (compatible C64) |
| `$FFFA - $FFFF` | 6 bytes | **Vectores** (mapeados a ROM $BFFA-$BFFF) |

### Registros I2C

| DirecciÃ³n | Registro |
|-----------|----------|
| `$C010` | Prescaler LSB |
| `$C011` | Prescaler MSB |
| `$C012` | Control |
| `$C013` | TX/RX Data |
| `$C014` | Command/Status |

### Registros UART (115200 baud, 8N1)

| DirecciÃ³n | Lectura | Escritura |
|-----------|---------|----------|
| `$C020` | RX Data | TX Data |
| `$C021` | Status | Control |

### Registros Timer/RTC

| DirecciÃ³n | Registro | DescripciÃ³n |
|-----------|----------|-------------|
| `$C030` | TICK_0 | Contador ticks byte 0 (LSB) |
| `$C031` | TICK_1 | Contador ticks byte 1 |
| `$C032` | TICK_2 | Contador ticks byte 2 |
| `$C033` | TICK_3 | Contador ticks byte 3 (MSB) |
| `$C034` | TIMER_LO | Timer countdown low (R/W) |
| `$C035` | TIMER_HI | Timer countdown high (R/W) |
| `$C036` | TIMER_CTL | Control/Status |
| `$C037` | PRESCALER | Prescaler del timer |
| `$C038` | USEC_0 | Microsegundos byte 0 (LSB) |
| `$C039` | USEC_1 | Microsegundos byte 1 |
| `$C03A` | USEC_2 | Microsegundos byte 2 |
| `$C03B` | USEC_3 | Microsegundos byte 3 (MSB) |
| `$C03C` | LATCH_CTL | Control de latch |

**TIMER_CTL bits:** EN(0), IRQ_EN(1), REPEAT(2), IRQ_FLAG(3), ZERO(7)

**Status bits (lectura):** TX_READY(0), RX_VALID(1), TX_BUSY(2), RX_ERROR(3), RX_OVERRUN(4)

### Registros SPI Master (SD Card)

Interfaz SPI para tarjeta microSD usando pines TF Card del Tang Nano 9K.
Utiliza el IP SPI Master de Gowin con control de CS manual.

| DirecciÃ³n | Registro | Tipo | DescripciÃ³n |
|-----------|----------|------|-------------|
| `$C040` | RX_DATA | IP (R) | Dato recibido del SPI |
| `$C041` | TX_DATA | IP (W) | Dato a transmitir (escribir inicia TX) |
| `$C042` | STATUS | IP (R) | Estado de la transferencia |
| `$C043` | CONTROL | IP (R/W) | Control de interrupciones |
| `$C044` | SS_MASK | Local (R/W) | MÃ¡scara de Slave Select (bit0=CS0, etc) |
| `$C045` | CS_ENABLE | Local (R/W) | bit0=1 activa los CS seleccionados |
| `$C046-$C047` | - | - | Reservado |

**Status Register ($C042) bits:**
- Bit 2: ROE - Rx Overrun Error
- Bit 3: TOE - Tx Overrun Error  
- Bit 4: TMT - Tx shift register empty
- Bit 5: TRDY - Tx register ready
- Bit 6: RRDY - Rx register ready (dato disponible)
- Bit 7: E - Error (ROE | TOE)

**Chip Selects disponibles:**
- CS[0]: SD Card (pin 38)
- CS[1]: Externo (pin 25)
- CS[2]: Externo (pin 26)
- CS[3]: Externo (pin 27)

**Secuencia de uso tÃ­pica:**
```asm
; 1. Configurar CS para SD Card (CS0)
    LDA #$01
    STA $C044       ; SS_MASK = bit 0

; 2. Activar CS
    LDA #$01
    STA $C045       ; CS_ENABLE = 1

; 3. Enviar byte (ej: 0xFF para clock)
    LDA #$FF
    STA $C041       ; TX_DATA - inicia transferencia

; 4. Esperar que termine (RRDY = 1)
wait:
    LDA $C042       ; STATUS
    AND #$40        ; bit 6 = RRDY
    BEQ wait

; 5. Leer respuesta
    LDA $C040       ; RX_DATA

; 6. Desactivar CS al terminar
    LDA #$00
    STA $C045       ; CS_ENABLE = 0
```

**Nota:** El IP Gowin tiene el registro Slave Select en direcciÃ³n 0x10, 
inaccesible con I_WADDR de 3 bits. Por eso el wrapper maneja CS manualmente
con registros locales ($C044, $C045)

### Registros SID 6581 (Compatible C64)

El chip de sonido SID estÃ¡ mapeado en `$D400-$D41F`, igual que en el Commodore 64.

| DirecciÃ³n | Registro | DescripciÃ³n |
|-----------|----------|-------------|
| `$D400` | FREQ_LO_1 | Voz 1 - Frecuencia low byte |
| `$D401` | FREQ_HI_1 | Voz 1 - Frecuencia high byte |
| `$D402` | PW_LO_1 | Voz 1 - Pulse width low byte |
| `$D403` | PW_HI_1 | Voz 1 - Pulse width high (bits 0-3) |
| `$D404` | CTRL_1 | Voz 1 - Control (Gate, Sync, Ring, Test, Waveform) |
| `$D405` | AD_1 | Voz 1 - Attack/Decay |
| `$D406` | SR_1 | Voz 1 - Sustain/Release |
| `$D407-$D40D` | | Voz 2 (misma estructura) |
| `$D40E-$D414` | | Voz 3 (misma estructura) |
| `$D415` | FC_LO | Filtro - Cutoff frequency low (bits 0-2) |
| `$D416` | FC_HI | Filtro - Cutoff frequency high |
| `$D417` | RES_FILT | Resonancia (4-7) / SelecciÃ³n filtro (0-3) |
| `$D418` | MODE_VOL | Modo filtro (4-7) / Volumen master (0-3) |
| `$D419` | POT_X | Paddle X (solo lectura) |
| `$D41A` | POT_Y | Paddle Y (solo lectura) |
| `$D41B` | OSC3 | Oscilador 3 random (solo lectura) |
| `$D41C` | ENV3 | Envelope voz 3 (solo lectura) - *Compatible C64* |
| `$D41D` | ENV1 | Envelope voz 1 (solo lectura) âš¡ |
| `$D41E` | ENV2 | Envelope voz 2 (solo lectura) âš¡ |
| `$D41F` | ENV_MAX | MÃ¡ximo de ENV1/ENV2/ENV3 (solo lectura) âš¡ |

> âš¡ **ExtensiÃ³n VU Meter**: Los registros $D41D-$D41F son extensiones que exponen los envelopes
> de las 3 voces individualmente mÃ¡s el mÃ¡ximo combinado. Esto permite implementar visualizadores
> de audio (VU meters) en software. **$D41C mantiene compatibilidad total con el C64 original.**

**Ejemplo de uso para VU meter:**
```asm
; Leer nivel de audio global (mÃ¡ximo de las 3 voces)
    LDA $D41F       ; ENV_MAX -> A = 0-255

; Leer envelopes individuales
    LDA $D41D       ; ENV1 (voz 1)
    LDA $D41E       ; ENV2 (voz 2)  
    LDA $D41C       ; ENV3 (voz 3) - compatible C64
```

**Control Register ($D404, $D40B, $D412) bits:**
- Bit 0: GATE (iniciar/detener envelope)
- Bit 1: SYNC (sincronizar con voz anterior)
- Bit 2: RING (modulaciÃ³n en anillo)
- Bit 3: TEST (desactivar oscilador)
- Bit 4: TRIANGLE
- Bit 5: SAWTOOTH  
- Bit 6: PULSE
- Bit 7: NOISE

## âš¡ Frecuencias de Reloj

| SeÃ±al | Frecuencia | Uso |
|-------|------------|-----|
| `CLOCK_27_i` | 27 MHz | Entrada del cristal, DAC SID |
| `system_clk` | 6.75 MHz | Reloj del sistema |
| `cpu_clk` | **3.375 MHz** | Reloj del CPU 6502 |
| `clk_1mhz` | ~0.96 MHz | Reloj del SID 6581 (27MHz/28) |

## ğŸ”§ Componentes

### CPU 6502
- **Core**: `cpu65xx_fast.vhd` de Peter Wendrich (proyecto FPGA64)
- **Tipo**: ImplementaciÃ³n cycle-exact dirigida por tablas
- **CaracterÃ­sticas**: Soporte completo de IRQ, NMI, pipeline opcional

### Memoria
- **RAM**: 16 KB usando Block RAM de Gowin (8 bloques BSRAM)
- **ROM**: 16 KB con programa hardcoded (16 bloques BSRAM, generada con Python)
- **Uso BSRAM**: 24/26 bloques (92%)

### Puertos GPIO
- **Puerto 1**: 8 bits (LVCMOS33, pines 70-77)
- **Puerto 2**: 6 bits (LVCMOS18, pines 10-16)
- Cada pin configurable individualmente como entrada o salida

### Interfaz I2C
- IP Core `I2C_MASTER_Top` de Gowin
- SeÃ±al de interrupciÃ³n disponible

### Sistema de Reset
- Generador de power-on reset (50ms)
- Debouncer para botÃ³n de reset externo

### Chip de Sonido SID 6581
- **ImplementaciÃ³n**: NetSID (VHDL) con DAC Delta-Sigma
- **Modelo**: SID 6581 (NMOS original, no 8580)
- **3 voces** con formas de onda: Triangle, Sawtooth, Pulse, Noise
- **Filtro multimodo**: Low-pass, Band-pass, High-pass, Notch
- **ADSR envelope** por voz con aproximaciÃ³n exponencial por tramos
- **Salida**: PWM Delta-Sigma (pin 33)
- **Reloj SID**: ~1 MHz (derivado de 27 MHz)
- **Reloj DAC**: 27 MHz
- **Direccionamiento**: $D400-$D41F (compatible C64)
- **SincronizaciÃ³n**: Cross-domain entre CPU (6.75 MHz) y SID (27 MHz)

**Â¿Por quÃ© 6581 y no 8580?**

| CaracterÃ­stica | 6581 (este) | 8580 |
|----------------|-------------|------|
| Proceso | NMOS (12V) | HMOS (9V) |
| DC Offset | âœ… Presente | âŒ Eliminado |
| Filtros | "Sucios", mÃ¡s resonantes | MÃ¡s limpios |
| Sonido | ClÃ¡sico C64 (1982-1986) | C64C posterior |

El 6581 tiene un "bug" de DC offset que permite reproducir samples digitales, convirtiÃ©ndose en una caracterÃ­stica distintiva del sonido Commodore 64 original.

**Circuito de audio recomendado:**
```
Pin 33 â”€â”€[3.3kÎ©]â”€â”€â”¬â”€â”€[4.7nF]â”€â”€ GND
                  â”‚
                  â””â”€â”€ Amplificador/Altavoz
```

## ğŸ“Œ FPGA Target

| ParÃ¡metro | Valor |
|-----------|-------|
| **Placa** | Sipeed Tang Nano 9K |
| **Familia** | Gowin GW1NR |
| **Part Number** | GW1NR-LV9QN88PC6/I5 |
| **Dispositivo** | GW1NR-9C |
| **Paquete** | QN88 |

### Pinout

| SeÃ±al | Pin | Tipo | DescripciÃ³n |
|-------|-----|------|-------------|
| `CLOCK_27_i` | 52 | LVCMOS33 | Reloj de entrada 27 MHz |
| `reset_in` | 4 | LVCMOS18 | BotÃ³n de reset (pull-up) |
| `cpu_clk_out` | 35 | LVCMOS33 | Salida reloj CPU 3.375 MHz |
| `uart_tx` | 32 | LVCMOS33 | UART TX â†’ USB-TTL RX |
| `uart_rx` | 31 | LVCMOS33 | UART RX â† USB-TTL TX |
| `sid_audio_out` | 33 | LVCMOS33 | SID Audio PWM output |
| `i2c_scl` | 48 | LVCMOS33 | I2C Clock (pull-up) |
| `i2c_sda` | 49 | LVCMOS33 | I2C Data (pull-up) |
| `port_1[0:7]` | 70-77 | LVCMOS33 | GPIO Puerto 1 (8 bits) |
| `port_2[0:5]` | 10-16 | LVCMOS18 | GPIO Puerto 2 (6 bits) |

## ğŸ“‚ Estructura del Proyecto

```
src/
â”œâ”€â”€ Board.vhd                 # Top-level entity
â”œâ”€â”€ A6502.vhd                 # Wrapper del CPU
â”œâ”€â”€ Data_bus_mux.vhd          # Multiplexor del bus de datos
â”œâ”€â”€ rom.vhd                   # ROM con programa (8KB)
â”œâ”€â”€ register_8bit.vhd         # Registro para puertos GPIO
â”œâ”€â”€ Reset.vhd                 # Generador de reset
â”œâ”€â”€ Debouncer.vhd             # Anti-rebote
â”œâ”€â”€ i2c_master_interface.vhd  # Wrapper I2C
â”œâ”€â”€ uart.vhd                  # MÃ³dulo UART (TX/RX)
â”œâ”€â”€ uart_wrapper.vhd          # Wrapper UART para bus 6502
â”œâ”€â”€ timer_rtc.vhd             # Timer de precisiÃ³n
â”œâ”€â”€ timer_wrapper.vhd         # Wrapper Timer para bus 6502
â”œâ”€â”€ sid_wrapper.vhd           # Wrapper SID para bus 6502
â”œâ”€â”€ 6502/
â”‚   â””â”€â”€ cpu65xx_fast.vhd      # Core del CPU 6502
â”œâ”€â”€ NetSID/                   # Chip de sonido SID 6581
â”‚   â””â”€â”€ src/
â”‚       â”œâ”€â”€ sid_6581.vhd      # Core principal SID
â”‚       â”œâ”€â”€ sid_voice.vhd     # Generador de voz
â”‚       â”œâ”€â”€ sid_filters.vhd   # Filtros analÃ³gicos
â”‚       â”œâ”€â”€ sid_components.vhd # Componentes auxiliares
â”‚       â””â”€â”€ dac.vhd           # DAC Delta-Sigma para audio
â”œâ”€â”€ gowin_clkdiv_*/           # IP divisor de reloj
â”œâ”€â”€ gowin_sp/                 # IP RAM
â”œâ”€â”€ i2c_master/               # IP I2C Master
â””â”€â”€ asm/                      # LibrerÃ­as en ensamblador 6502
    â””â”€â”€ timer_lib.asm         # Funciones de timer/delay
impl/                         # Archivos de implementaciÃ³n (generados)
*.gprj                        # Archivo de proyecto Gowin
```

## ğŸ› ï¸ CompilaciÃ³n y Uso

1. Abrir el proyecto `6502_board_v2_1.gprj` en **Gowin EDA**
2. Ejecutar sÃ­ntesis
3. Ejecutar Place & Route
4. Generar bitstream
5. Programar la FPGA con el archivo `.fs`

## ğŸ§° Herramientas Requeridas

- **Gowin EDA** (GOWIN FPGA Designer)
- **Gowin Programmer** para cargar el bitstream

## ğŸ“œ CrÃ©ditos

- **CPU 6502 Core**: Peter Wendrich ([FPGA64 Project](http://www.syntiac.com/fpga64.html))
- **SID 6581 Core**: NetSID Project (implementaciÃ³n VHDL del chip de sonido)

## ğŸ“„ Licencia

[Especificar licencia aquÃ­]

## ğŸ¤ Contribuciones

Las contribuciones son bienvenidas. Por favor, abre un issue antes de enviar pull requests.