# Correcciones de Conectividad - S-MIPS Processor

**VersiÃ³n**: 1.0  
**Fecha**: 2025-12-13  
**Estado**: RevisiÃ³n completa de conectividad  
**Autor**: AnÃ¡lisis de Vault Obsidian S-MIPS

---

## Tabla de Contenidos

1. [AnÃ¡lisis de Inconsistencias Detectadas](#1-anÃ¡lisis-de-inconsistencias-detectadas)
2. [IntegraciÃ³n de CachÃ©s con Bypass](#2-integraciÃ³n-de-cachÃ©s-con-bypass)
3. [Tabla Resumen de Correcciones](#3-tabla-resumen-de-correcciones)
4. [Checklist de ValidaciÃ³n](#4-checklist-de-validaciÃ³n-post-correcciÃ³n)
5. [Prioridades de ImplementaciÃ³n](#5-prioridades-de-implementaciÃ³n)
6. [Notas Finales](#6-notas-finales)

---

## 1. AnÃ¡lisis de Inconsistencias Detectadas

### 1.1 Control Unit â†” Data Path

#### **Problema 1: Nomenclatura de seÃ±ales**

**Control Unit genera (Document 3):**
- `LOAD_I` â†’ Carga instrucciÃ³n en IR

**Data Path espera (Document 12):**
- `LOAD_INST` â†’ Mismo propÃ³sito

**âœ… SoluciÃ³n:**
```markdown
Son el mismo pin fÃ­sico, diferente nombre en documentaciÃ³n.
No requiere cambio de hardware.

AclaraciÃ³n a agregar en ambos documentos:
- Control Unit genera: LOAD_I
- Data Path recibe como: LOAD_INST
- Mismo pin, nomenclatura diferente por claridad
```

---

#### **Problema 2: Pin EN faltante**

**Data Path espera (Document 12):**
```markdown
| `EN` | 1 bit | Control Unit | Data Path Enable (habilitar ejecuciÃ³n) |
```

**Control Unit NO documenta** esta salida.

**ğŸ”§ SoluciÃ³n - AGREGAR a Document 3:**
```markdown
### Hacia Data Path
| Puerto | Ancho | Destino | DescripciÃ³n |
|--------|-------|---------|-------------|
| `LOAD_I` | 1 bit | Data Path | Carga instrucciÃ³n en IR |
| `EXECUTE` | 1 bit | Data Path | Habilita ejecuciÃ³n |
| `EN` | 1 bit | Data Path | Enable general del Data Path |
| `RESET` | 1 bit | Data Path | Reset sincrÃ³nico |
```

**LÃ³gica de generaciÃ³n:**
```verilog
assign EN = (state == EXECUTE_INST) || 
            (state == CHECK_INST) || 
            (state == WRITEBACK);
```

---

#### **Problema 3: CLK_DP innecesario**

**Data Path documenta:**
```markdown
| `CLK_DP` | 1 bit | Control Unit | Clock del Data Path |
```

**ğŸ”§ SoluciÃ³n:**
```markdown
âŒ ELIMINAR CLK_DP de Document 12
âœ… Usar CLK global del sistema
âœ… Todos los componentes reciben mismo CLK
```

---

#### **Problema 4: SeÃ±ales faltantes Data Path â†’ Control Unit**

**Control Unit espera (Document 3):**
```markdown
- HALT âœ…
- MC_NEEDED âœ…
- IS_WRITE âš ï¸
- PUSH âš ï¸
- POP âš ï¸
```

**Data Path solo documenta:**
```markdown
- HALT
- MC_NEEDED
```

**ğŸ”§ SoluciÃ³n - AGREGAR a Document 12:**
```markdown
### Salidas a Control Unit
| Puerto | Ancho | Destino | DescripciÃ³n |
|--------|-------|---------|-------------|
| `HALT` | 1 bit | [[Control Unit]] | SeÃ±al de instrucciÃ³n HALT |
| `MC_NEEDED` | 1 bit | [[Control Unit]] | Requiere acceso a memoria (LW/SW/PUSH/POP) |
| `IS_WRITE` | 1 bit | [[Control Unit]] | 1=Escritura (SW/PUSH), 0=Lectura (LW/POP) |
| `PUSH` | 1 bit | [[Control Unit]] | InstrucciÃ³n PUSH (para 2Âº ciclo) |
| `POP` | 1 bit | [[Control Unit]] | InstrucciÃ³n POP (para 2Âº ciclo) |
```

**GeneraciÃ³n interna (en Instruction Decoder):**
```verilog
// Estas seÃ±ales se generan en Instruction Decoder
// pero se exponen como salidas del Data Path

assign MC_NEEDED = (opcode == LW) || (opcode == SW) || 
                   (opcode == PUSH) || (opcode == POP);

assign IS_WRITE = (opcode == SW) || (opcode == PUSH);

assign PUSH = (opcode == PUSH_OPCODE);
assign POP = (opcode == POP_OPCODE);

assign HALT = (opcode == HALT_OPCODE);
```

---

### 1.2 Data Path â†’ Memory Control

#### **Problema: AmbigÃ¼edad en ADDRESS**

**Data Path genera:**
```markdown
- PC_OUT (32 bits) - para fetch
- ADDRESS (32 bits) - para LW/SW
```

**Memory Control recibe:**
```markdown
- ADDRESS (32 bits) - Â¿CuÃ¡l de los dos?
```

**ğŸ”§ SoluciÃ³n - ACLARAR en Document 7:**

**OpciÃ³n A (Recomendada): Dos pines separados**
```markdown
### Entradas desde [[Data Path]]
| Puerto | Ancho | Fuente | DescripciÃ³n |
|--------|-------|---------|-------------|
| `PC` | 32 bits | Program Counter | DirecciÃ³n para fetch de instrucciones |
| `MEM_ADDRESS` | 32 bits | ALU Result | DirecciÃ³n para LW/SW |
| `DATA_WRITE` | 32 bits | Register File | Dato a escribir (SW/PUSH) |
```

**MUX interno en Memory Control:**
```verilog
wire [31:0] final_address;
assign final_address = is_fetch ? PC : MEM_ADDRESS;
```

**OpciÃ³n B (Alternativa): Un solo ADDRESS con control**
```markdown
### Entradas desde [[Data Path]]
| `ADDRESS` | 32 bits | Data Path | PC (si fetch) o ALU Result (si LW/SW) |
| `DATA_WRITE` | 32 bits | Register File | Dato a escribir |
```

Donde Data Path usa un MUX para seleccionar:
```verilog
assign ADDRESS = (state == FETCH) ? PC : ALU_RESULT;
```

**RecomendaciÃ³n:** Usar **OpciÃ³n A** (dos pines) para mayor claridad.

---

### 1.3 Branch Control - Pin innecesario

#### **Problema: SP_INCREMENT no existe**

**Branch Control genera (Document 11):**
```markdown
| `SP_INCREMENT` | 1 bit | [[Register File]] | Incrementar SP (JR) |
```

**Register File NO tiene** entrada `SP_INCREMENT`.

**ğŸ”§ SoluciÃ³n - ELIMINAR de Document 11:**
```markdown
âŒ ELIMINAR:
| `SP_INCREMENT` | 1 bit | Register File |

âœ… AGREGAR NOTA:
**ModificaciÃ³n del Stack Pointer:**
El SP (R31) se modifica usando los puertos normales del Register File:
- WRITE_REG = 31
- WRITE_DATA = ALU_RESULT (SP Â± 4)
- REG_WRITE = 1

Ver [[Register File]] Document 17 secciÃ³n "ModificaciÃ³n del Stack Pointer"
para detalles completos de PUSH/POP/JR.
```

---

### 1.4 Memory State Machine - Pin innecesario

#### **Problema: CAPTURE_DATA no utilizado**

**Memory State Machine genera (Document 8):**
```markdown
| `CAPTURE_DATA` | 1 bit | SeÃ±al para capturar O0-O3 (lectura) |
```

**Memory Control NO usa** esta seÃ±al.

**ğŸ”§ SoluciÃ³n - ELIMINAR de Document 8:**
```markdown
âŒ ELIMINAR de Salidas:
| `CAPTURE_DATA` | 1 bit |

âœ… JUSTIFICACIÃ“N:
En Logisim, los registros capturan datos automÃ¡ticamente en el
flanco de reloj cuando estÃ¡n habilitados. La captura ocurre
implÃ­citamente en estado COMPLETE sin necesidad de seÃ±al especial.
```

---

### 1.5 Nomenclatura Random Generator

#### **Problema: Inconsistencia de nombres**

**Random Generator genera:**
```markdown
Salida: RANDOM_VALUE (segÃºn cÃ³digo Logisim)
```

**MUX Writeback espera:**
```markdown
Entrada: RND_VALUE (segÃºn Document 12)
```

**ğŸ”§ SoluciÃ³n - UNIFICAR en Document 12 y 16:**
```markdown
âœ… Nombre correcto: RANDOM_VALUE
âœ… Actualizar MUX Writeback (Document 12):
   - Cambiar RND_VALUE â†’ RANDOM_VALUE

âœ… Mantener en Random Generator (Document 16):
   - RANDOM_VALUE (ya correcto)
```

---

### 1.6 Little-Endian Converter - Instancias

#### **Problema: No especifica cuÃ¡ntas instancias**

**ğŸ”§ SoluciÃ³n - AGREGAR a Document 5:**
```markdown
## Instancias Necesarias en Memory Control

Memory Control requiere **5 instancias** del Little-Endian Converter:

### Para Lectura (RAM â†’ CPU)
- **Converter 0**: O0_raw â†’ O0_conv
- **Converter 1**: O1_raw â†’ O1_conv
- **Converter 2**: O2_raw â†’ O2_conv
- **Converter 3**: O3_raw â†’ O3_conv

### Para Escritura (CPU â†’ RAM)
- **Converter 4**: DATA_WRITE â†’ DATA_WRITE_conv

### ConexiÃ³n
```
Memory Control
â”œâ”€ FROM RAM:
â”‚  â””â”€â–º Little-Endian Converter Ã— 4
â”‚      â””â”€â–º Word Selector
â”‚
â””â”€ TO RAM:
   â””â”€â–º Little-Endian Converter Ã— 1
       â””â”€â–º MASK Generator + Data Distributor
```
```

---

## 2. IntegraciÃ³n de CachÃ©s con Bypass

### 2.1 Principio de DiseÃ±o: Cache as Optional Layer

El sistema debe funcionar **con o sin cachÃ©s** mediante bypass automÃ¡tico.
```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚           DISEÃ‘O CON BYPASS AUTOMÃTICO              â”‚
â”‚                                                     â”‚
â”‚  Control Unit â”€â”€â†’ I-Cache â”€â”€â†’ Memory Control       â”‚
â”‚       â”‚              â”‚              â†‘               â”‚
â”‚       â”‚              â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜               â”‚
â”‚       â”‚            (bypass on disable)              â”‚
â”‚       â”‚                                             â”‚
â”‚       â””â”€â”€â†’ Data Path â”€â”€â†’ D-Cache â”€â”€â†’ Memory Controlâ”‚
â”‚                             â”‚              â†‘        â”‚
â”‚                             â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜        â”‚
â”‚                          (bypass on disable)        â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

### 2.2 Instruction Cache - ConexiÃ³n con Bypass

#### **SeÃ±ales de Control**

**AGREGAR a Control Unit (Document 3):**
```markdown
### ConfiguraciÃ³n de Cache
| Puerto | Ancho | DescripciÃ³n |
|--------|-------|-------------|
| `I_CACHE_ENABLE` | 1 bit | Enable de Instruction Cache (0=bypass) |
```

#### **Nueva Interfaz: Control Unit â†” I-Cache**
```markdown
### Control Unit â†’ I-Cache
| Puerto | Ancho | DescripciÃ³n |
|--------|-------|-------------|
| `PC` | 32 bits | DirecciÃ³n de instrucciÃ³n |
| `FETCH_REQ` | 1 bit | Solicitud de fetch |
| `I_CACHE_ENABLE` | 1 bit | 1=Usar cache, 0=Bypass a Memory Control |
| `CLK` | 1 bit | Reloj del sistema |
| `RESET` | 1 bit | Reset (invalida todas las lÃ­neas) |

### I-Cache â†’ Control Unit
| Puerto | Ancho | DescripciÃ³n |
|--------|-------|-------------|
| `INSTRUCTION` | 32 bits | InstrucciÃ³n leÃ­da |
| `I_CACHE_READY` | 1 bit | Dato disponible |

### I-Cache â†” Memory Control (on miss o bypass)
| Puerto | Ancho | DirecciÃ³n | DescripciÃ³n |
|--------|-------|-----------|-------------|
| `MC_START` | 1 bit | I-Cache â†’ MC | Solicitud de lectura |
| `MC_ADDRESS` | 32 bits | I-Cache â†’ MC | DirecciÃ³n de bloque |
| `MC_BLOCK_DATA` | 128 bits | MC â†’ I-Cache | Bloque leÃ­do |
| `MC_END` | 1 bit | MC â†’ I-Cache | OperaciÃ³n completa |
```

#### **LÃ³gica de Bypass en I-Cache**
```verilog
module instruction_cache(
    input wire [31:0] PC,
    input wire FETCH_REQ,
    input wire I_CACHE_ENABLE,  // â† PIN DE BYPASS
    input wire CLK,
    input wire RESET,
    
    output reg [31:0] INSTRUCTION,
    output reg I_CACHE_READY,
    
    // ConexiÃ³n con Memory Control
    output reg MC_START,
    output reg [31:0] MC_ADDRESS,
    input wire [127:0] MC_BLOCK_DATA,
    input wire MC_END
);

// Estados
typedef enum {IDLE, LOOKUP, HIT, WAIT_MEM, FILL, BYPASS} state_t;
state_t state;

always @(posedge CLK) begin
    if (RESET) begin
        // Invalidar cachÃ©
        state <= IDLE;
    end 
    else begin
        case (state)
            IDLE: begin
                if (FETCH_REQ) begin
                    if (I_CACHE_ENABLE) begin
                        state <= LOOKUP;  // Usar cachÃ©
                    end else begin
                        state <= BYPASS;  // Bypass directo
                    end
                end
            end
            
            BYPASS: begin
                // Bypass: pasar directamente a Memory Control
                MC_START <= 1;
                MC_ADDRESS <= PC;
                state <= WAIT_MEM;
                // I_CACHE_READY se activarÃ¡ cuando MC_END=1
            end
            
            LOOKUP: begin
                // LÃ³gica normal de cachÃ©
                if (hit) begin
                    state <= HIT;
                end else begin
                    state <= WAIT_MEM;
                    MC_START <= 1;
                    MC_ADDRESS <= PC;
                end
            end
            
            // ... resto de estados normales
        endcase
    end
end

endmodule
```

#### **ConfiguraciÃ³n del Bypass**
```verilog
// En Control Unit o configuraciÃ³n global
parameter I_CACHE_ENABLED = 1'b1;  // 0 = desactivar cachÃ©, 1 = activar

assign I_CACHE_ENABLE = I_CACHE_ENABLED;
```

---

### 2.3 Data Cache - ConexiÃ³n con Bypass

#### **SeÃ±ales de Control**

**AGREGAR a Control Unit (Document 3):**
```markdown
### ConfiguraciÃ³n de Cache
| `D_CACHE_ENABLE` | 1 bit | Enable de Data Cache (0=bypass) |
```

#### **Nueva Interfaz: Data Path â†” D-Cache**
```markdown
### Data Path â†’ D-Cache
| Puerto | Ancho | DescripciÃ³n |
|--------|-------|-------------|
| `ADDRESS` | 32 bits | DirecciÃ³n de dato (de ALU) |
| `DATA_WRITE` | 32 bits | Dato a escribir (SW/PUSH) |
| `READ_REQ` | 1 bit | Solicitud de lectura (LW/POP) |
| `WRITE_REQ` | 1 bit | Solicitud de escritura (SW/PUSH) |
| `D_CACHE_ENABLE` | 1 bit | 1=Usar cache, 0=Bypass |
| `CLK` | 1 bit | Reloj |
| `RESET` | 1 bit | Reset |

### D-Cache â†’ Data Path
| Porto | Ancho | DescripciÃ³n |
|-------|-------|-------------|
| `DATA_READ` | 32 bits | Dato leÃ­do (LW/POP) |
| `D_CACHE_READY` | 1 bit | OperaciÃ³n completa |

### D-Cache â†” Memory Control
| Porto | Ancho | DirecciÃ³n | DescripciÃ³n |
|-------|-------|-----------|-------------|
| `MC_START` | 1 bit | D-Cache â†’ MC | Solicitud |
| `MC_READ_WRITE` | 1 bit | D-Cache â†’ MC | 0=Read, 1=Write |
| `MC_ADDRESS` | 32 bits | D-Cache â†’ MC | DirecciÃ³n |
| `MC_DATA_WRITE` | 32 bits | D-Cache â†’ MC | Dato (write) |
| `MC_BLOCK_DATA` | 128 bits | MC â†’ D-Cache | Bloque (read) |
| `MC_DATA_READ` | 32 bits | MC â†’ D-Cache | Palabra (read) |
| `MC_END` | 1 bit | MC â†’ D-Cache | Completo |
```

#### **LÃ³gica de Bypass en D-Cache**
```verilog
module data_cache(
    input wire [31:0] ADDRESS,
    input wire [31:0] DATA_WRITE,
    input wire READ_REQ,
    input wire WRITE_REQ,
    input wire D_CACHE_ENABLE,  // â† PIN DE BYPASS
    input wire CLK,
    input wire RESET,
    
    output reg [31:0] DATA_READ,
    output reg D_CACHE_READY,
    
    // ConexiÃ³n con Memory Control
    output reg MC_START,
    output reg MC_READ_WRITE,
    output reg [31:0] MC_ADDRESS,
    output reg [31:0] MC_DATA_WRITE,
    input wire [127:0] MC_BLOCK_DATA,
    input wire [31:0] MC_DATA_READ,
    input wire MC_END
);

typedef enum {
    IDLE, 
    LOOKUP, 
    R_HIT, 
    WAIT_MEM, 
    FILL, 
    BYPASS_READ,
    BYPASS_WRITE
} state_t;

state_t state;

always @(posedge CLK) begin
    if (RESET) begin
        state <= IDLE;
    end 
    else begin
        case (state)
            IDLE: begin
                if (READ_REQ) begin
                    if (D_CACHE_ENABLE) begin
                        state <= LOOKUP;
                    end else begin
                        state <= BYPASS_READ;
                    end
                end 
                else if (WRITE_REQ) begin
                    if (D_CACHE_ENABLE) begin
                        state <= LOOKUP;
                    end else begin
                        state <= BYPASS_WRITE;
                    end
                end
            end
            
            BYPASS_READ: begin
                // Bypass: lectura directa de Memory Control
                MC_START <= 1;
                MC_READ_WRITE <= 0;
                MC_ADDRESS <= ADDRESS;
                state <= WAIT_MEM;
            end
            
            BYPASS_WRITE: begin
                // Bypass: escritura directa a Memory Control
                MC_START <= 1;
                MC_READ_WRITE <= 1;
                MC_ADDRESS <= ADDRESS;
                MC_DATA_WRITE <= DATA_WRITE;
                state <= WAIT_MEM;
            end
            
            WAIT_MEM: begin
                MC_START <= 0;
                if (MC_END) begin
                    if (MC_READ_WRITE == 0) begin
                        // Read completo
                        DATA_READ <= MC_DATA_READ;
                    end
                    D_CACHE_READY <= 1;
                    state <= IDLE;
                end
            end
            
            LOOKUP: begin
                // LÃ³gica normal de cachÃ©
                // ...
            end
            
            // ... resto de estados
        endcase
    end
end

endmodule
```

---

### 2.4 Memory Control - Modificaciones para CachÃ©s

**Memory Control NO necesita modificaciones** si las cachÃ©s se implementan correctamente.

#### **Interfaz actualizada (sin cambios en lÃ³gica)**
```markdown
### Entradas (ahora puede venir de CPU o CachÃ©s)
| Puerto | Ancho | Fuente | DescripciÃ³n |
|--------|-------|--------|-------------|
| `START` | 1 bit | Control Unit / I-Cache / D-Cache | Iniciar op |
| `R/W` | 1 bit | Control Unit / CachÃ©s | 0=Read, 1=Write |
| `ADDRESS` | 32 bits | PC / ALU / CachÃ©s | DirecciÃ³n |
| `DATA_WRITE` | 32 bits | Data Path / D-Cache | Dato a escribir |

### Salidas (ahora puede ir a CPU o CachÃ©s)
| Puerto | Ancho | Destino | DescripciÃ³n |
|--------|-------|---------|-------------|
| `BLOCK_DATA` | 128 bits | I-Cache / D-Cache | Bloque completo |
| `DATA_READ` | 32 bits | Data Path / D-Cache | Palabra Ãºnica |
| `END` | 1 bit | Control Unit / CachÃ©s | OperaciÃ³n completa |
```

**Nota:** Memory Control es **agnÃ³stico** a si hay cachÃ©s o no.

---

### 2.5 Arbitraje entre I-Cache y D-Cache

Si ambas cachÃ©s solicitan Memory Control simultÃ¡neamente, se necesita **arbitraje**.

#### **OpciÃ³n A: Prioridad Fija**
```verilog
// En Memory Control o mÃ³dulo separado
always @(*) begin
    if (I_CACHE_MC_START) begin
        // Prioridad a fetch de instrucciones
        MC_START_internal = I_CACHE_MC_START;
        MC_ADDRESS_internal = I_CACHE_MC_ADDRESS;
        MC_RW_internal = 0;  // Siempre read
    end 
    else if (D_CACHE_MC_START) begin
        MC_START_internal = D_CACHE_MC_START;
        MC_ADDRESS_internal = D_CACHE_MC_ADDRESS;
        MC_RW_internal = D_CACHE_MC_RW;
    end 
    else begin
        // Direct from Control Unit (sin cachÃ©s)
        MC_START_internal = CU_START;
        MC_ADDRESS_internal = CU_ADDRESS;
        MC_RW_internal = CU_RW;
    end
end
```

#### **OpciÃ³n B: Round-Robin (mÃ¡s justo)**
```verilog
reg last_served;  // 0=I-Cache, 1=D-Cache

always @(*) begin
    if (I_CACHE_MC_START && D_CACHE_MC_START) begin
        // Ambos solicitan: round-robin
        if (last_served == 0) begin
            // Servir D-Cache
            MC_START_internal = D_CACHE_MC_START;
            // ...
        end else begin
            // Servir I-Cache
            MC_START_internal = I_CACHE_MC_START;
            // ...
        end
    end 
    else if (I_CACHE_MC_START) begin
        MC_START_internal = I_CACHE_MC_START;
        last_served <= 0;
    end 
    else if (D_CACHE_MC_START) begin
        MC_START_internal = D_CACHE_MC_START;
        last_served <= 1;
    end
    // ...
end
```

**RecomendaciÃ³n:** Usar **OpciÃ³n A** (prioridad fija a I-Cache) por simplicidad.

---

### 2.6 Diagrama de ConexiÃ³n Completo con CachÃ©s
```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                      CONTROL UNIT                          â”‚
â”‚                                                            â”‚
â”‚  ConfiguraciÃ³n:                                            â”‚
â”‚    - I_CACHE_ENABLE (1 bit, parÃ¡metro)                    â”‚
â”‚    - D_CACHE_ENABLE (1 bit, parÃ¡metro)                    â”‚
â”‚                                                            â”‚
â”‚  Salidas:                                                  â”‚
â”‚    - PC â†’ I-Cache                                          â”‚
â”‚    - FETCH_REQ â†’ I-Cache                                   â”‚
â”‚    - READ_REQ â†’ D-Cache (vÃ­a Data Path)                   â”‚
â”‚    - WRITE_REQ â†’ D-Cache (vÃ­a Data Path)                  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
         â”‚                                    â”‚
         â†“                                    â†“
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”          â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  INSTRUCTION CACHE   â”‚          â”‚     DATA PATH        â”‚
â”‚                      â”‚          â”‚                      â”‚
â”‚  IF I_CACHE_ENABLE:  â”‚          â”‚  Genera:             â”‚
â”‚    - Lookup          â”‚          â”‚    - ADDRESS         â”‚
â”‚    - Hit: 1 ciclo   â”‚          â”‚    - DATA_WRITE      â”‚
â”‚    - Miss: â†’ MC     â”‚          â”‚    - READ_REQ        â”‚
â”‚  ELSE:               â”‚          â”‚    - WRITE_REQ       â”‚
â”‚    - Bypass â†’ MC    â”‚          â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜                    â”‚
         â”‚                                  â†“
         â”‚                      â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
         â”‚                      â”‚     DATA CACHE       â”‚
         â”‚                      â”‚                      â”‚
         â”‚                      â”‚  IF D_CACHE_ENABLE:  â”‚
         â”‚                      â”‚    - Lookup          â”‚
         â”‚                      â”‚    - Hit: 1 ciclo   â”‚
         â”‚                      â”‚    - Miss: â†’ MC     â”‚
         â”‚                      â”‚  ELSE:               â”‚
         â”‚                      â”‚    - Bypass â†’ MC    â”‚
         â”‚                      â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
         â”‚                                  â”‚
         â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                    â†“
         â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
         â”‚   MEMORY CONTROL       â”‚
         â”‚   (Arbitraje interno)  â”‚
         â”‚                        â”‚
         â”‚  Acepta de:            â”‚
         â”‚    - I-Cache (miss)    â”‚
         â”‚    - D-Cache (miss)    â”‚
         â”‚    - Control Unit      â”‚
         â”‚      (bypass mode)     â”‚
         â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                    â†“
         â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
         â”‚         RAM            â”‚
         â”‚       (1 MB)           â”‚
         â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

### 2.7 Flujos de OperaciÃ³n

#### **Caso 1: I-Cache habilitada, D-Cache deshabilitada**
```
FETCH:
  Control Unit â†’ I-Cache (FETCH_REQ)
  I-Cache hit â†’ INSTRUCTION (1 ciclo)
  I-Cache miss â†’ Memory Control â†’ RAM (RT ciclos)

LOAD (LW):
  Data Path â†’ D-Cache (READ_REQ, D_CACHE_ENABLE=0)
  D-Cache â†’ BYPASS_READ â†’ Memory Control â†’ RAM (RT ciclos)
```

#### **Caso 2: Ambas cachÃ©s habilitadas**
```
FETCH:
  I-Cache hit â†’ 1 ciclo
  I-Cache miss â†’ MC â†’ RT ciclos

LOAD:
  D-Cache hit â†’ 1 ciclo
  D-Cache miss â†’ MC â†’ RT ciclos
  
(Arbitraje en MC si ambos miss simultÃ¡neos)
```

#### **Caso 3: Ambas cachÃ©s deshabilitadas (fallback)**
```
FETCH:
  Control Unit â†’ I-Cache (I_CACHE_ENABLE=0)
  I-Cache â†’ BYPASS â†’ Memory Control â†’ RAM
  
LOAD:
  Data Path â†’ D-Cache (D_CACHE_ENABLE=0)
  D-Cache â†’ BYPASS â†’ Memory Control â†’ RAM

Sistema funciona igual que sin cachÃ©s âœ…
```

---

## 3. Tabla Resumen de Correcciones

| Documento | SecciÃ³n | AcciÃ³n | Prioridad |
|-----------|---------|--------|-----------|
| **Document 3** | Salidas â†’ Data Path | AGREGAR: `EN` (1 bit) | ALTA |
| **Document 3** | Salidas â†’ Data Path | CAMBIAR: `CLR` â†’ `RESET` | MEDIA |
| **Document 3** | ConfiguraciÃ³n | AGREGAR: `I_CACHE_ENABLE`, `D_CACHE_ENABLE` | ALTA |
| **Document 12** | Entradas | ELIMINAR: `CLK_DP` | ALTA |
| **Document 12** | Entradas | ACLARAR: `LOAD_INST` = `LOAD_I` | BAJA |
| **Document 12** | Salidas â†’ Control Unit | AGREGAR: `IS_WRITE`, `PUSH`, `POP` | ALTA |
| **Document 12** | MUX Writeback | CAMBIAR: `RND_VALUE` â†’ `RANDOM_VALUE` | BAJA |
| **Document 7** | Entradas | ACLARAR o SEPARAR: `PC` vs `MEM_ADDRESS` | MEDIA |
| **Document 11** | Salidas | ELIMINAR: `SP_INCREMENT` | ALTA |
| **Document 11** | Notas | AGREGAR: AclaraciÃ³n sobre modificaciÃ³n de SP | MEDIA |
| **Document 8** | Salidas | ELIMINAR: `CAPTURE_DATA` | MEDIA |
| **Document 5** | Instancias | AGREGAR: SecciÃ³n de 5 instancias | BAJA |
| **Document 16** | Salidas | CONFIRMAR: `RANDOM_VALUE` (ya correcto) | BAJA |
| **Document 21** | Interfaz | AGREGAR: LÃ³gica de bypass con `I_CACHE_ENABLE` | ALTA |
| **Document 19** | Interfaz | AGREGAR: LÃ³gica de bypass con `D_CACHE_ENABLE` | ALTA |

---

## 4. Checklist de ValidaciÃ³n Post-CorrecciÃ³n

### 4.1 ValidaciÃ³n de Interfaces CPU-Level

- [ ] Control Unit genera todos los pines que Data Path espera
- [ ] Data Path genera todos los pines que Control Unit espera
- [ ] Memory Control recibe direcciones claras (PC vs MEM_ADDRESS)
- [ ] Nomenclatura `CLK` unificada (sin `CLK_DP`)
- [ ] Nomenclatura `RESET` unificada (sin `CLR`)

### 4.2 ValidaciÃ³n de Pines Innecesarios

- [ ] `SP_INCREMENT` eliminado de Branch Control
- [ ] `CAPTURE_DATA` eliminado de Memory State Machine
- [ ] Todos los pines documentados tienen destino real

### 4.3 ValidaciÃ³n de CachÃ©s con Bypass

- [ ] I-Cache puede deshabilitarse (bypass a MC)
- [ ] D-Cache puede deshabilitarse (bypass a MC)
- [ ] Sistema funciona con ambas cachÃ©s off
- [ ] Sistema funciona con solo I-Cache on
- [ ] Sistema funciona con ambas cachÃ©s on
- [ ] Arbitraje resuelve conflictos entre cachÃ©s

### 4.4 ValidaciÃ³n de Nomenclatura

- [ ] `LOAD_I` (Control Unit) = `LOAD_INST` (Data Path) documentado
- [ ] `HI`/`LO` (ALU) â†’ `HI_IN`/`LO_IN` (Register File) documentado
- [ ] `RANDOM_VALUE` unificado en todos los documentos

---

## 5. Prioridades de ImplementaciÃ³n

### Fase 1: Correcciones CrÃ­ticas (AHORA)
1. âœ… Agregar `EN` a Control Unit
2. âœ… Agregar `IS_WRITE`, `PUSH`, `POP` a salidas de Data Path
3. âœ… Eliminar `SP_INCREMENT` de Branch Control
4. âœ… Eliminar `CLK_DP` de Data Path
5. âœ… Aclarar ADDRESS en Memory Control

### Fase 2: ImplementaciÃ³n de CachÃ©s con Bypass (SIGUIENTE)
1. âœ… Agregar `I_CACHE_ENABLE` / `D_CACHE_ENABLE` a Control Unit
2. âœ… Implementar lÃ³gica de bypass en I-Cache
3. âœ… Implementar lÃ³gica de bypass en D-Cache
4. âœ… Implementar arbitraje en Memory Control (si necesario)

### Fase 3: ValidaciÃ³n (DESPUÃ‰S)
1. âœ… Test con cachÃ©s deshabilitadas (modo bypass)
2. âœ… Test con solo I-Cache habilitada
3. âœ… Test con ambas cachÃ©s habilitadas
4. âœ… Test de conflictos simultÃ¡neos

---

## 6. Notas Finales

### Principios de DiseÃ±o Aplicados

1. **Modularidad**: Cada componente puede funcionar independientemente
2. **Robustez**: Sistema funciona con o sin cachÃ©s
3. **Claridad**: Pines tienen propÃ³sito claro y documentado
4. **Simplicidad**: Sin pines innecesarios o ambiguos

### Riesgos Mitigados

- âœ… Fallo de cachÃ© no colapsa el sistema (bypass)
- âœ… Debugging facilitado (desactivar cachÃ©s individualmente)
- âœ… Desarrollo incremental posible (agregar cachÃ©s despuÃ©s)
- âœ… Compatibilidad con tests sin cachÃ©s

### Beneficios del DiseÃ±o con Bypass

1. **Desarrollo incremental**: Implementar CPU primero, cachÃ©s despuÃ©s
2. **Testing simplificado**: Aislar problemas (CPU vs Cache)
3. **Flexibilidad**: Ajustar configuraciÃ³n sin rehacer hardware
4. **Robustez**: Fallback automÃ¡tico si cachÃ© falla

---

**Fin del documento**

**PrÃ³ximos pasos:**
1. Revisar este documento con el equipo
2. Implementar correcciones en orden de prioridad
3. Actualizar documentos del vault
4. Validar conexiones en Logisim
5. Ejecutar checklist de validaciÃ³n

**Contacto para consultas:** [Tu informaciÃ³n]

---

**VersiÃ³n**: 1.0  
**Ãšltima actualizaciÃ³n**: 2025-12-13  
**Estado**: Listo para implementaciÃ³n