頻率ω1為(ro3C)−1，ro3為M3的輸出電阻，因此相對可觀的C值將會高頻時影響電路
的表現；因此在(b)中，為提高內部的頻寬，插入一串聯電感L，將C分成兩個部
分，假設上下兩部分的寄生電容相當，則各為C/2，選擇L使其與C/2 共振在 2ω1，
如圖一(c)。因此此電路將能使頻寬延伸為三倍，但實際上受到電路的不理想性
影響，通常無法有如此優異的表現，需要靠小心地模擬加以輔助。在將內部頻寬
提升後，引導電流將變得更加銳利。 
 
圖一：內部節點行為(a)不具(b)加入串聯電感；(c)為(b)之轉換函式。 
 
在降低鎖相迴路雜訊的部分，[4]中提出假設輸入雜訊的頻譜為平的(但實際
上並非完全水平)，則最佳的迴圈頻寬可選為壓控振盪器相位雜訊與N 2倍輸入雜
訊的交點。但上述推論會受到實際上的限制，隨著壓控振盪器頻率的增加，其相
位雜訊也成為主要的問題。 
為解決以上問題，許多文獻設計了模型來討論[5][6][7]，在[5]中，我們考慮
兩相似的鎖相迴路，其壓控振盪器分別操作在fc1與fc2兩不同的頻率，假設fc1/ 
fc2=N，並且兩共振腔擁有相同的品質因數Q，則兩壓控振盪器的相位雜訊圖將有
20log10N的鉛直距離。如圖二所示，我們假設兩迴圈頻寬為ωBW1，ωBW2，並且該
頻率下壓控振盪器的相位雜訊分別為L1與L2，在只考慮壓控振盪器的相位雜訊的
情況下，則鎖相迴路的輸出頻譜為壓控振盪器的相位雜訊乘上一高通函式
φout/φVCO，也就是說輸出相位雜訊在ωBW1 (ωBW2)前都保持在L1 (L2)，並且在超出
迴圈頻寬後以−20dB/dec的斜率下降。 
在本次專題結果中，我們將展示注入鎖定技術能對前述問題提供一個良好的
解答。事實上，在[14][15]中也提及，因為其低雜訊的信號源將週期性地校正壓
控振盪器過零點(zero crossing)，所以注入鎖定能大幅降低壓控振盪器的相位雜
訊。在[15][18]中可發現，若振盪器是操作在基頻注入鎖定時，其鎖定範圍內的
相位雜訊將被減少到注入訊號的相位雜訊。值得注意的是[15][16]中提到，此技
術在壓控振盪器沒有伴鎖相迴路(companion PLL)來確保頻率精確的情況下，將
可能因狹窄的鎖定範圍與PVT的變動而導致鎖定失敗。如圖三，假設我們定義振
盪器的振盪電流與注入電流分別為Iosc與Iinj，則在[14][15]中得出，基頻注入 
 
圖四：傳輸機架構圖。 
圖五(a)描繪了 40-Gb/s的 2:1 多工器。圖中在輸出端加入了並聯與串聯電感，
以藉由與開關對M1-M4和輸出緩衝器的寄生電容共振來提高頻寬。理論分析指出
在小信號操作下頻寬能改善 3.5 倍，但在有時脈開關的大信號模型中，共源極點
P與Q的寄生電容將會影響電流轉變的時間。我們引入前述的內部峰值技術來銳
化M5、M6的電流切換。結果此三重共振網路將保證了最大的頻寬與眼開放。圖
五(b)顯示在不同峰值技術下大信號表現的模擬圖。在同樣的功耗下，三重峰值
網路能維持 90%的眼開放直到 50-Gb/s。在此我們用堆疊電感來最小化面積並簡
化電路佈局。 
欲降低傳輸機資料訊號的相位雜訊，最關鍵的是降低壓控振盪器之相位誤
差。此專案中我們引入次諧波注入鎖定技術已在低功耗下完成此目標。圖六(a)
顯示一典型鎖相迴路之相位雜訊，其頻寬內相位雜訊(LPLL)會從空轉相位雜訊維
持一段相對平坦的響應。在一頻率比為N的次諧波鎖定技術中，我們可以從基頻
注入推論出在鎖定範圍ωL內，其相位雜訊會被限制在Linj + 20log10N，其中Linj代
表次諧波注入訊號CKinj的相位雜訊，如圖六(b)所示，我們知道LC共振腔的鎖定
範圍很小、且容易受到PVT變化而影響，因此需要一適當的控制電壓以使壓控振
盪器能固定在注入頻率的特定倍數。我們可結合鎖相迴路與注入鎖定技術 
 
圖五：(a)40-Gb/s 多工器設計。(b)眼開放比較。 
 圖七：注入鎖定鎖相迴路相位誤差的預測。 
 
圖八：次諧波注入鎖定時脈倍頻器設計圖。 
 
圖九：27−1 偽隨機二進位序列產生器。 
 
〈五〉 結果與討論： 
此電路已在 90-nm CMOS 製程上進行設計並製造，並以高頻探針台作量測。
圖十(a)展示晶片圖，其包含墊(Pad)之面積為 0.9mm × 0.85mm，總共消耗
325mW，其中 105mW 耗費在鎖相迴路，另外 220mW 則耗費在多工器。其注入
鎖定鎖相迴路具有 600MHz 的操作範圍(1.95GHz~20.1GHz)。圖十一顯示在具有
和不具次諧波注入鎖定時的相位雜訊，以及參考時脈之相位雜訊，測量到的時脈
雜訊以 18dB 的差距緊隨著參考的曲線，積成一 182.9fs 的方均根抖動(從 100Hz
到 1GHz)，時域的量測結果(363fs)在去除觸發源雜訊後也得到相似的結果。這裡
 
圖十二：傳輸機輸出波形。 
 
表一 
 
此外，近幾年我們也發表了許多文獻在國際會議或期刊當中，列表如下： 
會議論文 
‧ Y.-A. Li, M.-H. Hung, S.-J. Huang, and Jri Lee, "A Fully-Integrated 77GHz 
FMCW Radar System in 65nm CMOS," Digest of International Solid-State 
Circuits Conference, Feb. 2010. 
‧ K.-C. Wu and Jri Lee, "A 2×25Gb/s Deserializer with 2:5 DMUX for 100Gb/s 
Ethernet Application," Digest of International Solid-State Circuits Conference, 
Feb. 2010. 
