bandwidth will occupy large chip area and with longer 
locking time. Furthermore, using low reference input 
clock to generator high frequency output clock will 
increase the long term jitter and jitters 
accumulation. The operation range of the VCO will 
design large to overcome the process variation in 
conventional PLL. However, the Kv of the VCO will 
become large, then, small variation at the controlled 
voltage will cause large jitter at the output of VCO. 
There is the trade off between the kv of a VCO and 
process variation. To improve the jitter performance 
and overcome the process variation, we propose a new 
clock generator by using the delay-locked loop and 
phase-locked loop. The delay-locked loop adopt to 
generate multi-phase output, and edge combiner 
generates multiplier frequency to increase the 
reference input clock of the phase-locked loop. 
Therefore, the loop bandwidth of the phase-locked 
loop will be increase. By using the higher loop 
bandwidth, the area of loop filter will decrease and 
the locking time of the phase-locked loop will also 
decrease, too. In the design of VCO, we adopt multi-
band VCO to decrease the kv and overcome the process 
variation, and using new frequency comparator circuit 
and SAR to auto-select optimum band. 
 
英文關鍵詞： Delay Locked-Loop、Phase Locked-Loop、Low Noise Clock 
Generator 
 
 2
要的面積變大，並且增加鎖定所需要的時間，此外對於VCO而言，若希望得到較低雜訊的輸出，則
希望將VCO的斜率(Kvco)設計的越小越好，但是若將VCO斜率設計很小時，將使得輸出訊號的頻率所
能涵蓋的範圍變小，對於抵抗製程變異的能力降低，因此一般為了抵抗製程變異則會將VCO的斜率
設計很大以抵抗製程變異，這將使得輸出訊號對於雜訊的免疫能力降低，因此若能設計低斜率並且
可以抵抗製程變異的VCO將可提升鎖相迴路雜訊的表現。另外一種時脈產生器的實現方式則是使用
延遲鎖相迴路所製作之時脈產生器 [6-9]，此方法相較於鎖相迴路具有必然穩定的特性、小面積以
及不會累積jitter的優點，但是不容易改變頻率的倍數，並且無法對輸出頻率展頻，因此在近年來
的應用上受到很大的限制。 
 
四、 研究方法及成果 
  本計畫主要是採用鎖相迴路的架構實現時脈產生器，使用CMOS製程，開發與實現小面積、低VCO
斜率以及提升迴路頻寬以增加鎖定速度的時脈產生器技術，應用在USB3.0系統上，適合系統整合使
用，並借此提升國內類比及混合訊號式積體電路的產業技術與相關研究人才的培育，我們已經初步
完成了架構的設計，其他電路的改善說明如下。 
 傳統的鎖相迴路所使用的輸入参考頻率大多是由石英震盪器所提供，其震盪頻率都偏低，高速
的石英震盪器價格都非常昂貴，不適合量產，而鎖相迴路的參考頻率一般都直接影響到整個迴路頻
寬的設計，低迴路頻寬將使得迴路濾波器佔去較大的面積並且直接的會降低迴路鎖定的時間，此外
若鎖相迴路使用低頻的參考訊號但卻要提供高頻的輸出，將導致Long term jitter的增加以及
jitter的累積，其次在傳統的鎖相迴路由於必需克服製程上的變異，所以必須將VCO可輸出的範圍
變大，但由於控制電壓的限制將使得VCO的斜率變的大，因此當VCO控制電壓有任何微小的電壓擾動
時，將造成較大輸出jitter，而較小的VCO斜率對於鎖相迴路可以降低輸出的jitter但卻無法克服
製程變異，在本計畫的研究中，我們提出了一種新型的時脈產生器如圖一，利用延遲鎖相迴路來產
生多相位的輸出，藉由邊緣接合器將倍頻到高速成為鎖相迴路的輸入参考訊號，因此提升鎖相迴路
的參考輸入訊號的頻率，因此可以提升迴路頻寬降低迴路濾波器所需的面積，而在VCO設計方面，
我們利用多重頻段(multi-band)VCO的設計方法，來實現低斜率與克服製程變異的VCO，並且利用新
型的頻率比較的電路與連續漸近暫存器(SAR)在短時間內自動選擇適合的頻段，以下將針對各部份
所使用的電路作說明。 
 
 4
 
圖二、啟動電路(Start-Controlled Circuit) 
 
 
圖三、啟動電路時脈圖 
  
 圖三為其時脈圖，當start變為1時，輸入訊號藉由迴授訊號P8的觸發Q2為1，此時P8訊號將直
接傳送到CKp2，當下個週期的Fref的正緣訊號來時，Q2訊號將傳送到Q1，而輸入訊號Fref才會傳送
到CKp1，因此CKp2與CKp1將產生ㄧ個週期的延遲。 
 在訊號產生器的第二級為鎖相迴路，其中包含相位頻率比較器(PFD)、充電泵(CP) 、迴路濾
波器(loop filter) 、多頻段壓控震盪器(multi-band VCO) 、除法器(divider) 、頻率比較電路
(FC)以及連續逼近暫存器(SAR)，震盪器所的輸出訊號經由除法器降頻道較低的頻率之後，藉由相
位比較器比較的參考輸入訊號Fr2與迴授訊號的相位差異，之後充電泵將相位差轉換成電流對迴路
濾波器充電或是放電，當迴路鎖定時輸出將產生N倍輸入訊號的頻率，藉由延遲鎖相迴路將參考輸
入訊號頻率提升，在設計鎖相迴路時，迴路的頻寬將可以往上提，因此可以縮小迴路濾波器的面積，
以及提升鎖定的時間，在鎖相迴路的設計上的考量，VCO所能產生的輸出頻率範圍必須涵蓋所需要
的頻率，否則迴路將發生錯誤鎖定的問題，但是製程變異的問題常使得輸出頻率產生變異，為了抵
抗製程變異一般會將VCO可以涵蓋的頻率變大，在製程變異的情況下還能涵蓋所需要的頻段，但是
 6
 
 圖五為頻率比較電路，其中包含充電泵輸出的複製級以及電壓比較器等，UP與DN為相位頻率
比較器的輸出訊號，Vb1與Vb2為充電泵所產生的偏壓， 1 與 2 為non-overlap訊號控制電壓比較
器的比較電壓，當 1 的開關打開時，電壓比較器開始比較並且將輸出電壓傳給SAR，當 2 打開時，
電壓比較器的輸入電壓將被偏壓到vb，此處的偏壓設計在1/2vdd，其設計的想法為，利用相位頻
率比較器的輸出來判斷VCO輸出頻率相較於參考頻率的關係，利用二位元搜尋的方式將結果迴授
於多頻段壓控震盪器，因此可以在短時間內判斷出適當的頻段，以此設計為例，我們使用4-bit的多
頻段壓控震盪器，因此僅需要四次的比較將可自動得到最合適的頻段，至於 1 與 2 的產生方式如
圖六所示，其中包含一個除法器以及一個脈衝產生器(pulse generator)，除法器除數的設計，是判
斷充電泵對於小電容充電所需要的時間來決定的，假設相位頻率比較器的輸出相位差約為200ps，
C1設計0.1pf，充電泵電流為100uA則電壓改變1v則需要，僅需要五個週期就可以達到1v的變化，
所以此時除法器的除數只需要大於5即可工作。 
1
2
2
1
 
圖五、頻率比較電路(FC) 
 
1 2
1
2
1
1
 
圖六、 1 與 2 non-overlap 產生器與其時脈圖 
 8
 
圖八、DLL 的鎖定電壓圖 
 
   
FF TT SS 
圖九、各 VCO 頻段之模擬圖 
 
圖十、時脈產生器在不同 Corner 的鎖定圖 
 10
六、 參考文獻 
[1] M.Keaveney et al., “A 10us fast switching PLL synthesizer for GSM/EDGE base-stations,” 
in IEEE ISSCC Dig, Tech. Papers, 2004, pp, 192-193. 
[2] S. T. Lee et al., “A 1.5v 28mA fully-integrated fast-locking quad-band Gsm-GPRS 
transmitter with digital auto-Calibration in 130um CMOS,” in IEEE ISSCC Dig, Tech. 
Papers, 2004, pp. 188-189. 
[3] A.Maxim et al., ”A low jitter 125-1250MHz process independent 0.18um CMOS PLL based 
on a sample-reset loop filter,” in IEEE ISSCC Dig. Tech. Papers, 2001, pp. 394-395. 
[4] L. Lin, L. Tee, and P. R. Gray, “A 1.4GHz differential low-noise CMOS frequency 
synthesizer using a wideband PLL architecture,” in IEEE ISSCC Dig, Tech, Papers, 2000, 
pp. 204-205. 
[5] M. Marutani et al., “A 18mW 90 to 770MHz synthesizer with agile auto-tuning for digital 
TV-tuners,” in IEEE ISSCC Dig, Tech. Papers, 2006, pp. 681-690. 
[6] G. Chien and P. R. Gray, “A 900MHz local oscillator using a DLL-based frequency 
multiplier technique for PCS applications”, IEEE J. Solid-State Circuits, vol. 35, pp. 
1995-1996, Dec. 2000. 
[7] T. C. Lee and K. J. Hsiao, “The design and analysis of a DLL-based frequency synthesizer 
for UWB application”, IEEE J. Solid-State Circuits, vol. 41, pp. 1245-1252, June 2006. 
[8] C. N. Chuang and S. I. Liu, “A 40GHz DLL-based clock generator in 90nm CMOS 
technology”, in IEEE ISSCC Tech. Papers, pp. 178-179, Feb. 2007. 
[9] Cing-Yuan Yang and S. I. Liu, “A Fast-switching frequency synthesizer with a 
discriminator-aided phase detector, IEEE J. Solid-State Circuits, vol. 35, pp. 1445-1452, 
Oct 2000. 
[10] T.H. Lin and W. J. Kaiser, “ A 900-MHz 2.5mA CMOS frequency synthesizer with an 
automatic SC tuning loop,” IEEE, J, Solid-State Circuits, vol. 36, no. 3, pp. 424-431, Mar. 
2001. 
[11] C. Y. Kuo, J, Y, Chang, and S. I. Liu, “ A spur-reduction technique for a 5-GHz frequency 
synthesizer,” IEEE Trans. Circuits Syst. I Reg. Papers, vol. 53, no. 3, pp. 526-533, Mar. 
2006. 
[12] C. F. Liang, H. H. Chen, and S. L. Liu, “Spur-suppression Techniques for Frequency 
Synthesizers,” IEEE Trans. Circuits Syst. II Papers, vol. 54, no. 8, pp. 653-557, August 
2007. 
[13] A. H. H. Chang, J. W. Lin, C. Y. Yang, and S. I. Liu, “A wide range delay-locked loop with a 
fixed latency of one clock cycle”, IEEE J. Solid-State Circuits, vol. 37, pp. 1021-1027, Aug. 
2002. 
[14] A. Coban, M. H. Koroglu, and K. A. Ahmed,“ A 2.5-3.125Gb/s quad transceiver with 
second order analog DLL-based CDRs”, IEEE J. Solid-State Circuits, vol. 40, pp. 
1940-1947, Sep. 2005. 
[15] S. K. Kao and S. L. Liu, “A Delay-Locked Loop With Statistical Background Calibration” 
IEEE Trans. Circuits Syst. II Papers, vol. 55, no. 10, pp. 961-965,Oct. 2007. 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/12/06
國科會補助計畫
計畫名稱: 應用於USB 3.0頻率自動偵測之低雜訊時脈產生器設計
計畫主持人: 莊基男
計畫編號: 99-2221-E-211-013- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
