instruction,opcode/funct,RegDst,ALUSrc,MemtoReg,RegWrite,MemRead,MemWrite,Branch,ALUOp,Jump,SignExtend
add,0/32,2'b01,0,2'b00,1,0,0,0,2'b10,0,x
and,0/36,2'b01,0,2'b00,1,0,0,0,2'b10,0,x
nor,0/39,2'b01,0,2'b00,1,0,0,0,2'b10,0,x
slt,0/42,2'b01,0,2'b00,1,0,0,0,2'b10,0,x
sll,0/0,2'b01,0,2'b00,1,0,0,0,2'b10,0,x
jr,0/8,2'bxx,x,2'bxx,0,0,0,0,2'bxx,0,x
addi,8,2'b00,1,2'b00,1,0,0,0,2'b00,0,1
andi,12,2'b00,1,2'b00,1,0,0,0,2'b11,0,0
lw,35,2'b00,1,2'b01,1,1,0,0,2'b00,0,1
sw,43,2'bxx,1,2'bxx,0,0,1,0,2'b00,0,1
beq,4,2'bxx,0,2'bxx,0,0,0,1,2'b01,0,1
jal,3,2'b10,x,2'b10,1,0,0,0,2'bxx,1,x
