+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                             ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u1|u5                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|u4                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|u3                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|u2                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|u1                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|u0                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1                                                                                                                    ; 30    ; 6              ; 0            ; 6              ; 42     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|rst_controller_001                                                                              ; 33    ; 31             ; 1            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                 ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|rst_controller_001|alt_rst_req_sync_uq1                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|rst_controller_001|alt_rst_sync_uq1                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|rst_controller_001                                                                              ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                 ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|rst_controller|alt_rst_req_sync_uq1                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|rst_controller|alt_rst_sync_uq1                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|rst_controller                                                                                      ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                     ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_synchronizer_002                                                                                               ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_synchronizer_001                                                                                               ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_synchronizer                                                                                                   ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                         ; 6     ; 28             ; 2            ; 28             ; 32     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_006|error_adapter_0                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_006                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_005|error_adapter_0                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_005                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_004|error_adapter_0                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_004                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_003                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_002                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                ; 14    ; 1              ; 2            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter                                                                                ; 14    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|transmitter_avalon_eln_cmd_width_adapter                                                         ; 102   ; 3              ; 0            ; 3              ; 70     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|transmitter_avalon_eln_rsp_width_adapter|uncompressor                                            ; 26    ; 4              ; 0            ; 4              ; 19     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|transmitter_avalon_eln_rsp_width_adapter                                                         ; 75    ; 3              ; 0            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb|adder                                                                                ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb                                                                                      ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux                                                                                          ; 675   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_006                                                                                    ; 99    ; 1              ; 2            ; 1              ; 97     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_005                                                                                    ; 99    ; 1              ; 2            ; 1              ; 97     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_004                                                                                    ; 99    ; 1              ; 2            ; 1              ; 97     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_003                                                                                    ; 99    ; 1              ; 2            ; 1              ; 97     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_002                                                                                    ; 99    ; 1              ; 2            ; 1              ; 97     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_001                                                                                    ; 99    ; 1              ; 2            ; 1              ; 97     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux                                                                                        ; 99    ; 1              ; 2            ; 1              ; 97     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_006                                                                                      ; 99    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_005                                                                                      ; 99    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_004                                                                                      ; 99    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_003                                                                                      ; 99    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_002                                                                                      ; 99    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_001                                                                                      ; 99    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux                                                                                          ; 99    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux                                                                                        ; 111   ; 49             ; 2            ; 49             ; 673    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|transmitter_avalon_eln_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter ; 72    ; 3              ; 5            ; 3              ; 70     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|transmitter_avalon_eln_burst_adapter                                                             ; 72    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mm_clock_crossing_bridge_0_m0_limiter                                                            ; 196   ; 0              ; 0            ; 0              ; 200    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_007|the_default_decode                                                                    ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_007                                                                                       ; 92    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_006|the_default_decode                                                                    ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_006                                                                                       ; 92    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_005|the_default_decode                                                                    ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_005                                                                                       ; 92    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_004|the_default_decode                                                                    ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_004                                                                                       ; 92    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003|the_default_decode                                                                    ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003                                                                                       ; 92    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002|the_default_decode                                                                    ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002                                                                                       ; 92    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001|the_default_decode                                                                    ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001                                                                                       ; 65    ; 0              ; 2            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router|the_default_decode                                                                        ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router                                                                                           ; 92    ; 0              ; 5            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|seg7_digits_s1_agent_rsp_fifo                                                                    ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|seg7_digits_s1_agent|uncompressor                                                                ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|seg7_digits_s1_agent                                                                             ; 264   ; 39             ; 44           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|leds_s1_agent_rsp_fifo                                                                           ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|leds_s1_agent|uncompressor                                                                       ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|leds_s1_agent                                                                                    ; 264   ; 39             ; 44           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|switches_s1_agent_rsp_fifo                                                                       ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|switches_s1_agent|uncompressor                                                                   ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|switches_s1_agent                                                                                ; 264   ; 39             ; 44           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|keys_s1_agent_rsp_fifo                                                                           ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|keys_s1_agent|uncompressor                                                                       ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|keys_s1_agent                                                                                    ; 264   ; 39             ; 44           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|timer_s1_agent_rsp_fifo                                                                          ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|timer_s1_agent|uncompressor                                                                      ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|timer_s1_agent                                                                                   ; 264   ; 39             ; 44           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_qsys_control_slave_agent_rsp_fifo                                                          ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_qsys_control_slave_agent|uncompressor                                                      ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_qsys_control_slave_agent                                                                   ; 264   ; 39             ; 44           ; 39             ; 272    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|transmitter_avalon_eln_agent_rsp_fifo                                                            ; 105   ; 39             ; 0            ; 39             ; 64     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|transmitter_avalon_eln_agent|uncompressor                                                        ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|transmitter_avalon_eln_agent                                                                     ; 162   ; 13             ; 20           ; 13             ; 165    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mm_clock_crossing_bridge_0_m0_agent                                                              ; 154   ; 35             ; 65           ; 35             ; 124    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|seg7_digits_s1_translator                                                                        ; 95    ; 6              ; 12           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|leds_s1_translator                                                                               ; 95    ; 6              ; 12           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|switches_s1_translator                                                                           ; 95    ; 6              ; 13           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|keys_s1_translator                                                                               ; 95    ; 6              ; 13           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|timer_s1_translator                                                                              ; 79    ; 22             ; 28           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_qsys_control_slave_translator                                                              ; 95    ; 6              ; 11           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|transmitter_avalon_eln_translator                                                                ; 42    ; 6              ; 10           ; 6              ; 22     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mm_clock_crossing_bridge_0_m0_translator                                                         ; 96    ; 10             ; 2            ; 10             ; 89     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1                                                                                                  ; 239   ; 0              ; 1            ; 0              ; 180    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                            ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_004                                                                            ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_003                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_cmd_width_adapter                                                                       ; 117   ; 3              ; 0            ; 3              ; 94     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_rsp_width_adapter|uncompressor                                                          ; 43    ; 4              ; 0            ; 4              ; 34     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_rsp_width_adapter                                                                       ; 99    ; 3              ; 0            ; 3              ; 112    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                            ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb                                                                                  ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                      ; 336   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                      ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                          ; 558   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_004                                                                                    ; 115   ; 4              ; 2            ; 4              ; 223    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_003                                                                                    ; 115   ; 4              ; 2            ; 4              ; 223    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_002                                                                                    ; 114   ; 1              ; 2            ; 1              ; 112    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                    ; 115   ; 4              ; 2            ; 4              ; 223    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                        ; 114   ; 1              ; 2            ; 1              ; 112    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004|arb|adder                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004|arb                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_004                                                                                      ; 225   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003|arb|adder                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003|arb                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_003                                                                                      ; 225   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002                                                                                      ; 114   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001|arb|adder                                                                            ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001|arb                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                      ; 225   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                          ; 114   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                    ; 120   ; 9              ; 4            ; 9              ; 334    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                        ; 122   ; 25             ; 2            ; 25             ; 556    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter               ; 96    ; 3              ; 5            ; 3              ; 94     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_burst_adapter                                                                           ; 96    ; 0              ; 0            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_instruction_master_limiter                                                            ; 226   ; 0              ; 0            ; 0              ; 228    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_data_master_limiter                                                                   ; 226   ; 0              ; 0            ; 0              ; 228    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006|the_default_decode                                                                    ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006                                                                                       ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005|the_default_decode                                                                    ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005                                                                                       ; 109   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004|the_default_decode                                                                    ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004                                                                                       ; 109   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                    ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                       ; 109   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                    ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                       ; 109   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                    ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                       ; 109   ; 0              ; 5            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                        ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                           ; 109   ; 0              ; 5            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_agent_rdata_fifo                                                                        ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_agent_rsp_fifo                                                                          ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_agent|uncompressor                                                                      ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_agent                                                                                   ; 228   ; 22             ; 26           ; 22             ; 250    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_mem_s1_agent_rsp_fifo                                                                     ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_mem_s1_agent|uncompressor                                                                 ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_mem_s1_agent                                                                              ; 296   ; 39             ; 42           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_agent_rsp_fifo                                                     ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_agent|uncompressor                                                 ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_agent                                                              ; 296   ; 39             ; 42           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_debug_mem_slave_agent_rsp_fifo                                                        ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_debug_mem_slave_agent|uncompressor                                                    ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_debug_mem_slave_agent                                                                 ; 296   ; 39             ; 42           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                       ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                   ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                                                ; 296   ; 39             ; 42           ; 39             ; 321    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_instruction_master_agent                                                              ; 184   ; 37             ; 80           ; 37             ; 141    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_data_master_agent                                                                     ; 184   ; 37             ; 80           ; 37             ; 141    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_s1_translator                                                                              ; 75    ; 4              ; 2            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_mem_s1_translator                                                                         ; 110   ; 7              ; 12           ; 7              ; 88     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_translator                                                         ; 110   ; 4              ; 15           ; 4              ; 86     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_debug_mem_slave_translator                                                            ; 110   ; 5              ; 18           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                           ; 110   ; 5              ; 29           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_instruction_master_translator                                                         ; 111   ; 51             ; 2            ; 51             ; 104    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_data_master_translator                                                                ; 111   ; 12             ; 2            ; 12             ; 104    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                  ; 246   ; 0              ; 0            ; 0              ; 304    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|transmitter|fifo                                                                                                   ; 12    ; 3              ; 0            ; 3              ; 13     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|transmitter|parite                                                                                                 ; 13    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|transmitter|machineEtat                                                                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|transmitter|serial|UC                                                                                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|transmitter|serial|UT                                                                                              ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|transmitter|serial                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|transmitter                                                                                                        ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|timer                                                                                                              ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid_qsys                                                                                                         ; 3     ; 20             ; 2            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|switches                                                                                                           ; 14    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|seg7_digits                                                                                                        ; 39    ; 8              ; 8            ; 8              ; 56     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram|the_DE0_CV_QSYS_sdram_input_efifo_module                                                                     ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram                                                                                                              ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u0|pll                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_mem|the_altsyncram|auto_generated|mux2                                                                      ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_mem|the_altsyncram|auto_generated|decode3                                                                   ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_mem|the_altsyncram|auto_generated                                                                           ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_mem                                                                                                         ; 58    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_qsys|cpu                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_qsys                                                                                                         ; 151   ; 1              ; 0            ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[2].u                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[1].u                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser|sync[0].u                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser                                                                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[2].u                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[1].u                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser|sync[0].u                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|rsp_fifo                                                                                ; 113   ; 76             ; 0            ; 76             ; 37     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[2].u                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[1].u                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser|sync[0].u                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser                                                                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[2].u                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[1].u                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser|sync[0].u                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|cmd_fifo                                                                                ; 133   ; 75             ; 0            ; 75             ; 54     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0                                                                                         ; 90    ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|leds                                                                                                               ; 39    ; 22             ; 22           ; 22             ; 42     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|keys                                                                                                               ; 42    ; 0              ; 28           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                    ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                           ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated                                                  ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_r                                                                       ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                   ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                    ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                           ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated                                                  ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_DE0_CV_QSYS_jtag_uart_scfifo_w                                                                       ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart                                                                                                          ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                    ; 16    ; 1              ; 0            ; 1              ; 59     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
