TimeQuest Timing Analyzer report for MC68008
Mon Mar 18 22:27:43 2019
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Hold: 'clk'
 13. Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Setup Transfers
 21. Hold Transfers
 22. Report TCCS
 23. Report RSKM
 24. Unconstrained Paths
 25. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MC68008                                                         ;
; Device Family      ; MAX7000S                                                        ;
; Device Name        ; EPM7064SLC84-10                                                 ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Slow Model                                                      ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 100.0 MHz ; 100.0 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Setup Summary                  ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -9.000 ; -162.000      ;
+-------+--------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 5.000 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.500 ; -126.000      ;
+-------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                           ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; status_led~reg0                    ; status_led~reg0                    ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[7]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[8]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[7]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[9]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[7]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[8]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[10] ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[7]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[8]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[9]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[11] ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[7]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[8]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[9]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[10] ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[12] ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[7]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[8]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[9]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[10] ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[11] ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[13] ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
; -9.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.000      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                           ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; status_led~reg0                    ; status_led~reg0                    ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[7]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[8]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[7]  ; lpm_counter:counter_rtl_0|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[9]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[7]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[8]  ; lpm_counter:counter_rtl_0|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[10] ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[7]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[8]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[9]  ; lpm_counter:counter_rtl_0|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[11] ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[7]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[8]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[9]  ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[10] ; lpm_counter:counter_rtl_0|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[12] ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[7]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[8]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[9]  ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[10] ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[11] ; lpm_counter:counter_rtl_0|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[13] ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[1]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[0]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[2]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[3]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[4]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[5]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; lpm_counter:counter_rtl_0|dffs[6]  ; lpm_counter:counter_rtl_0|dffs[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 8.000      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; _ipl2~reg0                         ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; _ipl2~reg0                         ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; buttonReg                          ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; buttonReg                          ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[0]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[0]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[10] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[10] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[11] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[11] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[12] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[12] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[13] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[13] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[14] ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[14] ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[1]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[1]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[2]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[2]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[3]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[3]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[4]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[4]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[5]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[5]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[6]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[6]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[7]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[7]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[8]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[8]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[9]  ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; lpm_counter:counter_rtl_0|dffs[9]  ;
; -3.500 ; 0.500        ; 4.000          ; High Pulse Width ; clk   ; Rise       ; status_led~reg0                    ;
; -3.500 ; 0.500        ; 4.000          ; Low Pulse Width  ; clk   ; Rise       ; status_led~reg0                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; _ipl2~reg0|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; _ipl2~reg0|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; buttonReg|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; buttonReg|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|dataout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|dataout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; counter_rtl_0|dffs[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; counter_rtl_0|dffs[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; status_led~reg0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; status_led~reg0|clk                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; _as       ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
; _ds       ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
; addr[*]   ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  addr[13] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  addr[14] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  addr[15] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  addr[16] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  addr[17] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  addr[18] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  addr[19] ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
; button    ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
; d0        ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
; fc0       ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
; fc1       ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
; rw        ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; _as       ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
; _ds       ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
; addr[*]   ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  addr[13] ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  addr[14] ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  addr[15] ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  addr[16] ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  addr[17] ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  addr[18] ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  addr[19] ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
; button    ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
; d0        ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
; fc0       ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
; fc1       ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
; rw        ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; _halt      ; clk        ; 13.000 ; 13.000 ; Rise       ; clk             ;
; _ipl1      ; clk        ; 13.000 ; 13.000 ; Rise       ; clk             ;
; _ipl2      ; clk        ; 5.000  ; 5.000  ; Rise       ; clk             ;
; _reset     ; clk        ; 5.000  ; 5.000  ; Rise       ; clk             ;
; status_led ; clk        ; 5.000  ; 5.000  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; _halt      ; clk        ; 13.000 ; 13.000 ; Rise       ; clk             ;
; _ipl1      ; clk        ; 13.000 ; 13.000 ; Rise       ; clk             ;
; _ipl2      ; clk        ; 5.000  ; 5.000  ; Rise       ; clk             ;
; _reset     ; clk        ; 5.000  ; 5.000  ; Rise       ; clk             ;
; status_led ; clk        ; 5.000  ; 5.000  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; _as        ; _ceram      ;        ; 10.000 ; 10.000 ;        ;
; _as        ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; _as        ; _rd         ;        ; 10.000 ; 10.000 ;        ;
; _as        ; d0          ;        ; 16.500 ; 16.500 ;        ;
; _as        ; wr          ;        ; 10.000 ; 10.000 ;        ;
; _ds        ; wr          ;        ; 10.000 ; 10.000 ;        ;
; _rdf       ; _ipl1       ;        ; 10.000 ; 10.000 ;        ;
; _rdf       ; d0          ; 10.000 ;        ;        ; 10.000 ;
; _txe       ; d0          ; 10.000 ;        ;        ; 10.000 ;
; addr[12]   ; d0          ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; addr[13]   ; _rd         ;        ; 10.000 ; 10.000 ;        ;
; addr[13]   ; d0          ;        ; 16.500 ; 16.500 ;        ;
; addr[13]   ; wr          ; 10.000 ;        ;        ; 10.000 ;
; addr[14]   ; _rd         ;        ; 10.000 ; 10.000 ;        ;
; addr[14]   ; d0          ; 16.500 ;        ;        ; 16.500 ;
; addr[14]   ; wr          ;        ; 10.000 ; 10.000 ;        ;
; addr[15]   ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; addr[15]   ; _rd         ; 10.000 ;        ;        ; 10.000 ;
; addr[15]   ; d0          ; 16.500 ;        ;        ; 16.500 ;
; addr[15]   ; wr          ; 10.000 ;        ;        ; 10.000 ;
; addr[16]   ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; addr[16]   ; _rd         ; 10.000 ;        ;        ; 10.000 ;
; addr[16]   ; d0          ; 16.500 ;        ;        ; 16.500 ;
; addr[16]   ; wr          ; 10.000 ;        ;        ; 10.000 ;
; addr[17]   ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; addr[17]   ; _rd         ; 10.000 ;        ;        ; 10.000 ;
; addr[17]   ; d0          ; 16.500 ;        ;        ; 16.500 ;
; addr[17]   ; wr          ; 10.000 ;        ;        ; 10.000 ;
; addr[18]   ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; addr[18]   ; _rd         ; 10.000 ;        ;        ; 10.000 ;
; addr[18]   ; d0          ; 16.500 ;        ;        ; 16.500 ;
; addr[18]   ; wr          ; 10.000 ;        ;        ; 10.000 ;
; addr[19]   ; _ceram      ; 10.000 ;        ;        ; 10.000 ;
; addr[19]   ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; addr[19]   ; _rd         ;        ; 10.000 ; 10.000 ;        ;
; addr[19]   ; d0          ;        ; 16.500 ; 16.500 ;        ;
; addr[19]   ; wr          ;        ; 10.000 ; 10.000 ;        ;
; fc0        ; _ceram      ;        ; 10.000 ; 10.000 ;        ;
; fc0        ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; fc0        ; _dtack      ; 10.000 ;        ;        ; 10.000 ;
; fc0        ; _rd         ;        ; 10.000 ; 10.000 ;        ;
; fc0        ; _vpa        ; 10.000 ;        ;        ; 10.000 ;
; fc0        ; d0          ;        ; 16.500 ; 16.500 ;        ;
; fc0        ; wr          ;        ; 10.000 ; 10.000 ;        ;
; fc1        ; _ceram      ;        ; 10.000 ; 10.000 ;        ;
; fc1        ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; fc1        ; _dtack      ; 10.000 ;        ;        ; 10.000 ;
; fc1        ; _rd         ;        ; 10.000 ; 10.000 ;        ;
; fc1        ; _vpa        ; 10.000 ;        ;        ; 10.000 ;
; fc1        ; d0          ;        ; 16.500 ; 16.500 ;        ;
; fc1        ; wr          ;        ; 10.000 ; 10.000 ;        ;
; rw         ; _oe         ;        ; 10.000 ; 10.000 ;        ;
; rw         ; _rd         ; 10.000 ;        ;        ; 10.000 ;
; rw         ; d0          ; 16.500 ;        ;        ; 16.500 ;
; rw         ; wr          ;        ; 10.000 ; 10.000 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; _as        ; _ceram      ;        ; 10.000 ; 10.000 ;        ;
; _as        ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; _as        ; _rd         ;        ; 10.000 ; 10.000 ;        ;
; _as        ; d0          ;        ; 16.500 ; 16.500 ;        ;
; _as        ; wr          ;        ; 10.000 ; 10.000 ;        ;
; _ds        ; wr          ;        ; 10.000 ; 10.000 ;        ;
; _rdf       ; _ipl1       ;        ; 10.000 ; 10.000 ;        ;
; _rdf       ; d0          ; 10.000 ;        ;        ; 10.000 ;
; _txe       ; d0          ; 10.000 ;        ;        ; 10.000 ;
; addr[12]   ; d0          ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; addr[13]   ; _rd         ;        ; 10.000 ; 10.000 ;        ;
; addr[13]   ; d0          ;        ; 16.500 ; 16.500 ;        ;
; addr[13]   ; wr          ; 10.000 ;        ;        ; 10.000 ;
; addr[14]   ; _rd         ;        ; 10.000 ; 10.000 ;        ;
; addr[14]   ; d0          ; 16.500 ;        ;        ; 16.500 ;
; addr[14]   ; wr          ;        ; 10.000 ; 10.000 ;        ;
; addr[15]   ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; addr[15]   ; _rd         ; 10.000 ;        ;        ; 10.000 ;
; addr[15]   ; d0          ; 16.500 ;        ;        ; 16.500 ;
; addr[15]   ; wr          ; 10.000 ;        ;        ; 10.000 ;
; addr[16]   ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; addr[16]   ; _rd         ; 10.000 ;        ;        ; 10.000 ;
; addr[16]   ; d0          ; 16.500 ;        ;        ; 16.500 ;
; addr[16]   ; wr          ; 10.000 ;        ;        ; 10.000 ;
; addr[17]   ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; addr[17]   ; _rd         ; 10.000 ;        ;        ; 10.000 ;
; addr[17]   ; d0          ; 16.500 ;        ;        ; 16.500 ;
; addr[17]   ; wr          ; 10.000 ;        ;        ; 10.000 ;
; addr[18]   ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; addr[18]   ; _rd         ; 10.000 ;        ;        ; 10.000 ;
; addr[18]   ; d0          ; 16.500 ;        ;        ; 16.500 ;
; addr[18]   ; wr          ; 10.000 ;        ;        ; 10.000 ;
; addr[19]   ; _ceram      ; 10.000 ;        ;        ; 10.000 ;
; addr[19]   ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; addr[19]   ; _rd         ;        ; 10.000 ; 10.000 ;        ;
; addr[19]   ; d0          ;        ; 16.500 ; 16.500 ;        ;
; addr[19]   ; wr          ;        ; 10.000 ; 10.000 ;        ;
; fc0        ; _ceram      ;        ; 10.000 ; 10.000 ;        ;
; fc0        ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; fc0        ; _dtack      ; 10.000 ;        ;        ; 10.000 ;
; fc0        ; _rd         ;        ; 10.000 ; 10.000 ;        ;
; fc0        ; _vpa        ; 10.000 ;        ;        ; 10.000 ;
; fc0        ; d0          ;        ; 16.500 ; 16.500 ;        ;
; fc0        ; wr          ;        ; 10.000 ; 10.000 ;        ;
; fc1        ; _ceram      ;        ; 10.000 ; 10.000 ;        ;
; fc1        ; _cerom      ; 10.000 ;        ;        ; 10.000 ;
; fc1        ; _dtack      ; 10.000 ;        ;        ; 10.000 ;
; fc1        ; _rd         ;        ; 10.000 ; 10.000 ;        ;
; fc1        ; _vpa        ; 10.000 ;        ;        ; 10.000 ;
; fc1        ; d0          ;        ; 16.500 ; 16.500 ;        ;
; fc1        ; wr          ;        ; 10.000 ; 10.000 ;        ;
; rw         ; _oe         ;        ; 10.000 ; 10.000 ;        ;
; rw         ; _rd         ; 10.000 ;        ;        ; 10.000 ;
; rw         ; d0          ; 16.500 ;        ;        ; 16.500 ;
; rw         ; wr          ;        ; 10.000 ; 10.000 ;        ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 157      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 157      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 60    ; 60   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 18 22:27:40 2019
Info: Command: quartus_sta MC68008 -c MC68008
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Timing Analysis does not support the analysis of latches as synchronous elements for the currently selected device family
Critical Warning: Synopsys Design Constraints File file not found: 'MC68008.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -9.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -9.000      -162.000 clk 
Info: Worst-case hold slack is 5.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     5.000         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.500
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.500      -126.000 clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 263 megabytes
    Info: Processing ended: Mon Mar 18 22:27:43 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


