builtin.module { 
^bb0(%0 : i64, %1 : i1, %2 : i64):
  %3 = "builtin.unrealized_conversion_cast"(%0) : (i64) -> (!riscv.reg)
  %4 = "riscv.srl"(%3, %3) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %5 = "llvm."InstCombine.MOp.UnaryOp.trunc (ConcreteOrMVar.concrete 64) { nsw := false, nuw := false }""(%1) : (i1) -> (i64)
  %6 = "builtin.unrealized_conversion_cast"(%5) : (i64) -> (!riscv.reg)
  %7 = "riscv.divu"(%4, %6) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %8 = "riscv.remu"(%3, %7) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %9 = "builtin.unrealized_conversion_cast"(%2) : (i64) -> (!riscv.reg)
  %10 = "riscv.remu"(%9, %6) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %11 = "builtin.unrealized_conversion_cast"(%1) : (i1) -> (!riscv.reg)
  %12 = "riscv.slli"(%11){immediate = -1 : i6 } : (!riscv.reg) -> (!riscv.reg)
  %13 = "riscv.srai"(%12){immediate = -1 : i6 } : (!riscv.reg) -> (!riscv.reg)
  %14 = "riscv.srl"(%13, %6) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %15 = "riscv.add"(%3, %14) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %16 = "riscv.divu"(%10, %15) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %17 = "riscv.sltu"(%16, %8) : (!riscv.reg, !riscv.reg) -> (!riscv.reg)
  %18 = "builtin.unrealized_conversion_cast"(%17) : (!riscv.reg) -> (i1)
  "llvm.return"(%18) : (i1) -> ()
 }
