El presente proyecto consiste en la implementación de un procesador basado en la arquitectura MIPS (Microprocessor without Interlocked Pipeline Stages) utilizando la técnica de segmentación (Pipeline) de 5 etapas. Esta técnica permite incrementar el rendimiento del procesador al ejecutar múltiples instrucciones simultáneamente en diferentes fases.

Adicionalmente, se desarrolló una herramienta de software en Python para decodificar instrucciones escritas en lenguaje ensamblador y convertirlas a código máquina (binario/hexadecimal), permitiendo la carga directa de programas en la memoria del procesador.

Como objetivo general se propone diseñar, implementar y simular un procesador MIPS de 5 etapas funcional en Verilog, junto con una herramienta de software complementaria para la generación automática de código máquina.
