<h1 align="center">
<br>Biblioteca em Assembly do Coprocessador Aritm√©tico
</h1>

<h4 align="center">
Projeto desenvolvido para a disciplina de MI - Sistemas Digitais (2025.1) na Universidade Estadual de Feira de Santana.
</h4>

<h2 id="sumario">Sum√°rio</h2>
<ul>
  <li><a href="#equipe"><b>Equipe de Desenvolvimento</b></a></li>
  <li><a href="#problema"><b>Problema</b></a></li>
  <li><a href="#requisitos"><b>Requisitos</b></a></li>
  <li><a href="#recursos"><b>Recursos Utilizados</b></a></li>
  <li><a href="#fundamentacao"><b>Fundamenta√ß√£o Te√≥rica</b></a></li>
  <li><a href="#desenvolvimento"><b>Desenvolvimento</b></a></li>
  <li><a href="#testes"><b>Testes</b></a></li>
  <li><a href="#execucao"><b>Como Executar</b></a></li>
  <li><a href="#conclusao"><b>Conclus√£o</b></a></li>
  <li><a href="#referencias"><b>Refer√™ncias</b></a></li>
</ul> 

<h2 id="equipe">Equipe de Desenvolvimento</h2>
<ul>
  <li><a href="https://github.com/Giu-11" target="_blank">Giulia Aguiar Loula</a></li>
  <li><a href="https://github.com/Mizogamii" target="_blank">Sayumi Mizogami Santana</a></li>
  <li><a href="https://github.com/tamillycosta" target="_blank">Tamilly Costa Cerqueira</a></li>
</ul>

<h2 id="problema">Problema: </h2>
<p align="justify">
O projeto tem como objetivo desenvolver uma biblioteca em linguagem Assembly para permitir a utiliza√ß√£o, a partir do processador ARM, do coprocessador aritm√©tico desenvolvido no Problema 1. Essa biblioteca facilitar√° a integra√ß√£o entre software e hardware, possibilitando o uso das opera√ß√µes matriciais aceleradas por hardware em aplica√ß√µes diversas.
</p>

<h2 id="requisitos">Requisitos</h2>
<ul>
  <li>A biblioteca deve ser implementada em linguagem Assembly compat√≠vel com a arquitetura ARM da plataforma DE1-SoC;</li>
  <li>Deve conter as fun√ß√µes necess√°rias para usar as opera√ß√µes matriciais do coprocessador desenvolvido;</li>
  <li>As fun√ß√µes devem permitir a comunica√ß√£o entre o processador ARM e a FPGA.</li>
</ul>


<h2 id="recursos">Recursos utilizados: </h2>

- üß† Quartus Prime Lite 23.1  
- üîå Kit de desenvolvimento DE1-SoC  
- üìù Visual Studio Code  
- üåê Git e GitHub

---
<h2 id="fundamentacao">1. Fundamenta√ß√£o Te√≥rica: </h2>

<div align="justify">
<h3>üõ†Ô∏è Assembly</h3>
<p>  
Assembly √© uma linguagem de programa√ß√£o de baixo n√≠vel, sendo uma tentativa de substituir a linguagem de m√°quina por uma forma mais pr√≥xima da linguagem humana, com o objetivo de facilitar o entendimento e a programa√ß√£o. Ela √© composta por uma s√©rie de instru√ß√µes compreens√≠veis pelo programador, os quais s√£o posteriormente convertidas em linguagem de m√°quina pelo assembler.
</p>
  <p>
  Cada instru√ß√£o em Assembly corresponde diretamente a uma instru√ß√£o da arquitetura do processador, o que torna essa linguagem extremamente eficiente e precisa para o controle do hardware. No entanto, essa proximidade com o n√≠vel de m√°quina exige que o programador tenha um conhecimento detalhado da arquitetura utilizada, como os registradores dispon√≠veis, os tipos de instru√ß√µes e os modos de endere√ßamento.
</p>
<p>
Assembly √© especialmente √∫til para a otimiza√ß√£o de c√≥digo e a manipula√ß√£o direta do hardware. Em projetos acad√™micos e profissionais que envolvem FPGAs, microcontroladores ou a constru√ß√£o de processadores, o conhecimento dessa linguagem √© de grande import√¢ncia. 
</p>  
<h3>üíæ Registradores</h3>
  <p>
  Os registradores s√£o pequenas unidades de armazenamento de dados integradas diretamente ao processador, respons√°veis por guardar temporariamente valores usados nas opera√ß√µes aritm√©ticas e l√≥gicas. Por estarem fisicamente muito pr√≥ximos da unidade de execu√ß√£o, oferecem alt√≠ssima velocidade de acesso, sendo consideravelmente mais r√°pidos do que qualquer outro tipo de mem√≥ria. 
  </p>
  <p>
    Enquanto em linguagens de alto n√≠vel √© poss√≠vel declarar diversas vari√°veis armazenadas na mem√≥ria principal, os registradores s√£o poucos ‚Äî normalmente somente 32 por CPU. A escassez de registradores exige que o programador ou compilador fa√ßa um uso eficiente desses recursos, uma vez que o acesso √† mem√≥ria principal √© mais lento. Al√©m disso, o n√∫mero limitado tamb√©m est√° relacionado a princ√≠pios de projeto de hardware, como o ‚Äúmenor √© mais r√°pido‚Äù, que considera que circuitos menores contribuem para ciclos de clock mais curtos e maior desempenho do processador.
  </p>
  <h3>‚öôÔ∏è Arquitetura ARM</h3>
  <p>
    ARM (Advanced RISC Machine) √© uma fam√≠lia de arquiteturas de processadores baseada no modelo RISC (Reduced Instruction Set Computing), que adota um conjunto de instru√ß√µes simples e reduzido. Como essas instru√ß√µes s√£o executadas em poucas etapas, os processadores ARM conseguem realizar tarefas com alta efici√™ncia, baixo consumo de energia e bom desempenho.
  </p>
  <p>
    Apesar da simplicidade das instru√ß√µes, os processadores ARM oferecem excelente desempenho, o que os torna ideais para uma ampla variedade de aplica√ß√µes, desde dispositivos m√≥veis e sistemas embarcados at√© microcontroladores e aplica√ß√µes industriais. Sua popularidade tamb√©m se deve √† flexibilidade de implementa√ß√£o: a arquitetura pode ser licenciada por fabricantes que a integram a seus pr√≥prios projetos, muitas vezes junto a outros elementos como perif√©ricos e unidades de hardware dedicadas.
  </p>
  <h3>üîó Conex√£o FPGA-HPS</h3>
  <p>
    A comunica√ß√£o entre o processador ARM (HPS-Sistema de Processador R√≠gido) e a FPGA(Arranjo de Portas program√°veis em campo) √© feita por meio de interfaces dedicadas, como o barramento Lightweight AXI, que permite a troca eficiente de dados entre os dois. Essa conex√£o funciona com base no conceito de mem√≥ria compartilhada: cada lado tem acesso direto aos dados da ponte, o que significa que, ao escrever dados de um lado, o outro j√° pode acess√°-los imediatamente. Esse mecanismo √© essencial para a integra√ß√£o entre hardware e software na DE1-SoC.
  </p>
</div>

---
<h2 id="desenvolvimento">2. Desenvolvimento: </h2>
<div align="justify">
  <h3>2.1 Mudan√ßas no coprocessador</h3>
  <p>
    No Projeto 1, foi desenvolvido um coprocessador aritm√©tico capaz de realizar c√°lculos matriciais. A inten√ß√£o era utiliz√°-lo tamb√©m no segundo problema, que consistia na cria√ß√£o de uma biblioteca em Assembly para interface com o coprocessador. No entanto, foram identificadas limita√ß√µes t√©cnicas na implementa√ß√£o realizada, o que inviabilizou sua utiliza√ß√£o na segunda parte do projeto.
  </p>
  <p>
    Dessa forma, para dar continuidade ao desenvolvimento, foi optado a utiliza√ß√£o do coprocessador fornecido pelo monitor da disciplina de Sistemas Digitais. O reposit√≥rio desse coprocessador pode ser acessado <a href="https://github.com/DestinyWolf/CoProcessador_PBL2_SD_2025-1.git">neste link</a>.
</p>
  <p>
    Al√©m disso, para atender aos requisitos do projeto, foi necess√°rio implementar o tratamento de overflow por meio de um mecanismo de satura√ß√£o. Como o coprocessador utiliza n√∫meros com 8 bits, o maior valor positivo represent√°vel √© 127 e o menor valor negativo √© -128. Assim, quando uma opera√ß√£o produz um resultado maior que 127, o valor √© ajustado para 127. Da mesma forma, quando o resultado √© menor que -128, ele √© ajustado para -128. Essa abordagem evita distor√ß√µes ou travamentos causados por estouros.
  </p>
  <p>
    Por fim, tamb√©m foi identificado que o coprocessador utilizado n√£o conseguia realizar a opera√ß√£o de multiplica√ß√£o escalar com n√∫meros negativos. Foi necess√°rio implementar uma modifica√ß√£o adicional para permitir esse tipo de opera√ß√£o.
  </p>
  
  </p>
  <h3>2.2 Comunica√ß√£o HPS - FPGA</h3>
   <p>
     Para o desenvolvimento do sistema, foi necess√°rio estabelecer uma interface de comunica√ß√£o entre o HPS (Hard Processor System) e o FPGA, permitindo o envio de instru√ß√µes ao coprocessador implementado na l√≥gica program√°vel. Para isso, foi utilizado o Qsys, uma ferramenta da Intel, integrada ao ambiente Quartus Prime, que permite o projeto de sistemas embarcados baseados em FPGA .
   </p>
  <p>
    O Qsys gera automaticamente a l√≥gica de interconex√£o entre os componentes do sistema, utilizando o barramento Avalon como protocolo padr√£o de comunica√ß√£o. 
  </p>
  <p>
    Por meio dessa ferramenta, foi poss√≠vel configurar os endere√ßos de mem√≥ria, definir os tipos de acesso e gerar os arquivos de integra√ß√£o entre o HPS e os perif√©ricos implementados no FPGA. O projeto base foi disponibilizado em uma pr√°tica de laborat√≥rio da disciplina e posteriormente modificado para atender √†s exig√™ncias do sistema proposto.
  </p>
  <p>
    A partir disto, foram adicionadas  as entradas e sa√≠das programadas (PIO) de acordo com os barramentos do coprocessador:
  </p>
  <table>
    <thead>
      <tr>
        <th>Barramento</th>
        <th>Tipo</th>
        <th>Tamanho</th>
      </tr>
    </thead>
    <tbody>
      <tr>
        <td>Instruction</td>
        <td>Input</td>
        <td>18 bits</td>
      </tr>
      <tr>
        <td>wr</td>
        <td>Input</td>
        <td>1 bit</td>
      </tr>
      <tr>
        <td>Dataout</td>
        <td>Output</td>
        <td>8 bits</td>
      </tr>
      <tr>
        <td>Flags</td>
        <td>Output</td>
        <td>3 bits</td>
      </tr>
    </tbody>
  </table>
<p>
  Os barramentos s√£o instanciados no m√≥dulo main do coprocessador e linkados com as equivalentes portas do verilog. 
</p>
<h3>2.3 Biblioteca Assembly</h3>
<p>
  No assembly, foram implementadas 7 fun√ß√µes para a estabelecer o envio das instru√ß√µes e recebimento dos dados.
</p>
<ul>
  <li>Init_hardware:</li>
  <p>
    A fun√ß√£o √© respons√°vel pela etapa de inicializa√ß√£o do sistema, realizando o mapeamento de mem√≥ria entre o HPS e o FPGA por meio do AXI Lightweight Bridge.
  </p>
  <p>
    Inicialmente, o arquivo /dev/mem √© aberto para permitir o acesso direto √† mem√≥ria f√≠sica do sistema. Em seguida, √© utilizado o <code>mmap()</code> para mapear a regi√£o correspondente ao AXI Lightweight Bridge para o espa√ßo de mem√≥ria virtual do processo, permitindo o acesso direto aos registradores do FPGA via ponteiros.
  </p>
  <p>
    Ap√≥s o mapeamento, s√£o inicializados os ponteiros que acessam os registradores das interfaces PIO utilizadas na comunica√ß√£o com o coprocessador: flags, wr, inst e dataOut. Esses ponteiros permitem a escrita e leitura direta dos sinais de controle e dados entre o HPS e o hardware implementado no FPGA.
  </p>
<li>Send_element:</li>
  <p>
    A fun√ß√£o tem como objetivo montar e enviar uma instru√ß√£o do tipo store para o coprocessador. A instru√ß√£o √© codificada em um √∫nico inteiro de 32 bits e cont√©m os seguintes campos:
  </p>
  <ul>
    <li>Valor (8 bits): o dado a ser armazenado;</li>
    <li>Linha (i): √≠ndice da linha do elemento na matriz;</li>
    <li>Coluna (j): √≠ndice da coluna do elemento na matriz;</li>
    <li>Opcode (4 bits): define qual matriz deve receber o dado.</li>
  </ul>
  
  <p>
  Ap√≥s montar a instru√ß√£o, a fun√ß√£o desativa o sinal de escrita, escreve a instru√ß√£o no registrador correspondente e aguardar a finaliza√ß√£o da opera√ß√£o por meio do sinal de status (*flags);
  </p>
  <li>Execute_operation:</li>
  <p>
    A fun√ß√£o √© respons√°vel por enviar instru√ß√µes gen√©ricas ao coprocessador, atuando como um mecanismo auxiliar nas opera√ß√µes principais do sistema. Ela √© utilizada para o disparo de comandos de carregamento (load), armazenamento (store) e, principalmente, para o envio de instru√ß√µes de opera√ß√µes aritm√©ticas sobre matrizes, como adi√ß√£o, subtra√ß√£o e multiplica√ß√£o.
  </p>
  <li>Mult_escalar:</li>
  <p>
    A fun√ß√£o √© respons√°vel por montar e enviar uma instru√ß√£o codificada diretamente ao coprocessador para realizar a opera√ß√£o de multiplica√ß√£o escalar.
  </p>
  <p>
    Diferente das instru√ß√µes que operam sobre elementos posicionais (linha, coluna), esta fun√ß√£o encapsula o valor escalar diretamente na pr√≥pria instru√ß√£o. Isso se deve ao fato de que o opcode destinado √† multiplica√ß√£o escalar j√° inclui o operando imediato (escalar) dentro de sua codifica√ß√£o, dispensando o uso de registradores auxiliares para envio do dado.
  </p>
  <p>A instru√ß√£o gerada possui o seguinte formato:</p>
<table border="1">
  <thead>
    <tr>
      <th>Bits</th>
      <th>Descri√ß√£o</th>
      <th>Observa√ß√£o</th>
    </tr>
  </thead>
  <tbody>
    <tr>
      <td>[10:3]</td>
      <td>Valor escalar (8 bits)</td>
      <td>Utilizado na multiplica√ß√£o por escalar</td>
    </tr>
    <tr>
      <td>[2:0]</td>
      <td>Opcode da opera√ß√£o</td>
      <td><code>0b101</code> representa multiplica√ß√£o escalar</td>
    </tr>
  </tbody>
</table>

  <p>Ap√≥s montar a instru√ß√£o, a fun√ß√£o a escreve no registrador de instru√ß√£o monitorado pelo coprocessador e aguarda a conclus√£o da opera√ß√£o por meio do sinal de status.</p>
  <li>Register_overflow :</li>
  <p>
     A rotina tem como objetivo registrar ocorr√™ncias de estouro (overflow) durante opera√ß√µes matriciais no hardware, armazenando a posi√ß√£o (linha e coluna) e o valor que causou o overflow em vetores de acompanhamento. Para garantir a integridade dos buffers, ela s√≥ adiciona novas entradas se o contador de overflows (overflow_count) for menor que 25, evitando assim escrita fora dos limites. 
  </p>
  <p>
    O overflow do sistema √© sinalizado todas √†s vezes que uma opera√ß√£o aritm√©tica resulta em um valor fora do range de <code>-128 a 127</code>, quando isto ocorre o coprocessador sinaliza no endere√ßo do ponteiro para flags que o valor operado ser√° truncado e n√£o ter√° o valor exato da opera√ß√£o.
  </p>
  <li>Result:</li>
<div style="text-align: justify; font-family: Arial, sans-serif; max-width: 800px; margin: auto;">

  <p>
    A fun√ß√£o tem como objetivo recuperar, a partir do coprocessador, o valor resultante armazenado na posi√ß√£o <strong>[i][j]</strong> de uma matriz processada. 
    Para isso, a fun√ß√£o monta uma instru√ß√£o codificada com os √≠ndices da linha (i) e da coluna (j), al√©m de um <em>opcode</em> espec√≠fico (<code>0b001</code>), 
    que sinaliza ao hardware que se trata de uma opera√ß√£o de leitura. A instru√ß√£o √© escrita diretamente no registrador respons√°vel por transmitir comandos ao coprocessador.
  </p>

  <h3 style="text-align: center; margin-top: 40px;">Formato da Instru√ß√£o (9 bits)</h3>

  <div style="display: flex; justify-content: center;">
    <table border="1" cellpadding="10" cellspacing="0" style="border-collapse: collapse; text-align: center;">
      <thead style="background-color: #f2f2f2;">
        <tr>
          <th>Bits</th>
          <th>Campo</th>
          <th>Descri√ß√£o</th>
          <th>Tamanho (bits)</th>
        </tr>
      </thead>
      <tbody>
        <tr>
          <td>8 : 6</td>
          <td>√çndice da linha (i)</td>
          <td>√çndice da linha na matriz</td>
          <td>3</td>
        </tr>
        <tr>
          <td>5 : 3</td>
          <td>√çndice da coluna (j)</td>
          <td>√çndice da coluna na matriz</td>
          <td>3</td>
        </tr>
        <tr>
          <td>2 : 0</td>
          <td>Opcode</td>
          <td>C√≥digo da opera√ß√£o (<code>0b001</code> = leitura do resultado)</td>
          <td>3</td>
        </tr>
      </tbody>
    </table>
  </div>

  <p style="text-align: center; margin-top: 10px;"><strong>Opcode <code>0b001</code></strong> indica opera√ß√£o de leitura do resultado.</p>

  <p>
    Ap√≥s o envio da instru√ß√£o, a fun√ß√£o entra em uma etapa de espera ativa, onde monitora o registrador de status at√© que o coprocessador sinalize a conclus√£o da opera√ß√£o, 
    indicando que o dado est√° dispon√≠vel no registrador de sa√≠da. Em seguida, o valor correspondente √† posi√ß√£o solicitada √© lido diretamente e armazenado.
  </p>

  <p>
    Antes de retornar esse valor, a fun√ß√£o verifica se houve um <em>overflow</em> na opera√ß√£o que gerou o dado. 
    Isso √© feito por meio da leitura do valor atual de <code>*flags</code>. 
    Se <code>*flags >= 4</code>, um estouro √© identificado, e a fun√ß√£o registra a ocorr√™ncia chamando <code>register_overflow</code>, 
    armazenando a posi√ß√£o e o valor para an√°lise posterior.
  </p>

  <p>
    Por fim, o valor recuperado √© retornado, tornando essa fun√ß√£o essencial tanto para a obten√ß√£o de resultados como para o controle de falhas num√©ricas no processamento feito pelo coprocessador.
  </p>
</div>
<h3>2.4 Menu do Sistema</h3>
<p>A √∫ltima etapa do desenvolvimento consistiu na implementa√ß√£o da interface de intera√ß√£o com o usu√°rio, respons√°vel pelo envio e recebimento de dados do sistema. Essa interface foi constru√≠da por meio de um menu textual, implementado em linguagem C, com foco na simplicidade e na integra√ß√£o direta com a biblioteca desenvolvida em Assembly.
</p>
<p>O menu permite ao usu√°rio realizar a entrada de dados, escolher opera√ß√µes a serem realizadas pelo coprocessador, visualizar os resultados processados e identificar poss√≠veis falhas (como overflow). O c√≥digo conta com fun√ß√µes de leitura de entrada (input), tratamento de erros, e exibi√ß√£o formatada dos resultados.</p>
<p>Al√©m disso, o menu atua como camada de controle, sendo respons√°vel por chamar as rotinas da biblioteca Assembly conforme as op√ß√µes selecionadas. Dessa forma, a aplica√ß√£o em C orquestra as opera√ß√µes  de forma estruturada, servindo como ponte entre o usu√°rio e o coprocessador implementado em hardware.</p>
</div>

---
<h2 id="testes">3. Testes: </h2>
<p align="justify">
  Para garantir que as opera√ß√µes est√£o funcionando corretamente, foram realizados alguns testes pr√°ticos.
  Em cada linha da tabela abaixo, √© apresentada a opera√ß√£o enviada ao sistema (√† esquerda) e o resultado esperado,
  calculado com a ferramenta <a href="https://matrixcalc.org/" target="_blank">Matrix Calculator</a> (√† direita).
  Dessa forma, foi poss√≠vel realizar a compara√ß√£o e validar se tudo est√° funcionando conforme o esperado.
</p>
<table align="center">
  <!-- Linha 1: Adi√ß√£o -->
  <tr>
    <td align="center">
      <img src="testesImagens/somaTest.png" alt="Teste de adi√ß√£o" width="360px" style="border: 1px solid #ccc; border-radius: 8px;">
      <p><em>Adi√ß√£o</em></p>
    </td>
    <td align="center">
      <img src="testesImagens/matrizTestSoma.png" alt="Resultado da adi√ß√£o" width="280px" style="border: 1px solid #ccc; border-radius: 8px;">
      <p><em>Resultado obtido por calculadora de matrizes</em></p>
    </td>
  </tr>

  <!-- Linha 2: Subtra√ß√£o -->
  <tr>
    <td align="center">
      <img src="testesImagens/subTest.png" alt="Teste de subtra√ß√£o" width="360px" style="border: 1px solid #ccc; border-radius: 8px;">
      <p><em>Subtra√ß√£o</em></p>
    </td>
    <td align="center">
      <img src="testesImagens/matrizTestSub.png" alt="Resultado da subtra√ß√£o" width="280px" style="border: 1px solid #ccc; border-radius: 8px;">
      <p><em>Resultado obtido por calculadora de matrizes</em></p>
    </td>
  </tr>

  <!-- Linha 3: Multiplica√ß√£o -->
  <tr>
    <td align="center">
      <img src="testesImagens/multTest.png" alt="Teste de multiplica√ß√£o" width="360px" style="border: 1px solid #ccc; border-radius: 8px;">
      <p><em>Multiplica√ß√£o</em></p>
    </td>
    <td align="center">
      <img src="testesImagens/matrizTestMult.png" alt="Resultado da multiplica√ß√£o" width="280px" style="border: 1px solid #ccc; border-radius: 8px;">
      <p><em>Resultado obtido por calculadora de matrizes</em></p>
    </td>
  </tr>

  <!-- Linha 4: Multiplica√ß√£o com overflow -->
  <tr>
    <td align="center">
      <img src="testesImagens/multOverflowTest.png" alt="Teste de multiplica√ß√£o com overflow" width="360px" style="border: 1px solid #ccc; border-radius: 8px;">
      <p><em>Multiplica√ß√£o com overflow</em></p>
    </td>
    <td align="center">
      <img src="testesImagens/matrizTestMultOverflow.png" alt="Resultado da multiplica√ß√£o com overflow" width="280px" style="border: 1px solid #ccc; border-radius: 8px;">
      <p><em>Resultado obtido por calculadora de matrizes</em></p>
    </td>
  </tr>
  
<!-- Linha 5: Multiplica√ß√£o escalar -->
  <tr>
    <td align="center">
      <img src="testesImagens/matrizMultEscalarTest.png" alt="Teste de multiplica√ß√£o escalar" width="360px" style="border: 1px solid #ccc; border-radius: 8px;">
      <p><em>Multiplica√ß√£o escalar</em></p>
    </td>
    <td align="center">
      <img src="testesImagens/multTestEscalar.png" alt="Resultado da multiplica√ß√£o escalar" width="280px" style="border: 1px solid #ccc; border-radius: 8px;">
      <p><em>Resultado obtido por calculadora de matrizes</em></p>
    </td>
  </tr>
</table>

---

<h2 id="execucao">4. Como Executar</h2>

<h3>1Ô∏è‚É£ Clone o reposit√≥rio</h3>

<pre><code>git clone https://github.com/tamillycosta/Mi-Sistemas-Digitais-.git
</code></pre>

<hr>

<h3>2Ô∏è‚É£ Executar o Coprocessador no Quartus Prime</h3>
<ol>
  <li>Abra o Quartus Prime.</li>
  <li>No menu, v√° em <strong>File &gt; Open Project</strong> e selecione o arquivo <code>.qpf</code> do projeto.</li>
  <li>Compile o projeto clicando em <strong>Compile</strong> no menu principal.</li>
  <li>Carregue o projeto na FPGA:
    <ul>
      <li>V√° em <strong>Tools &gt; Programmer</strong></li>
      <li>Selecione o arquivo <code>.sof</code> compilado.</li>
      <li>Envie para a placa <strong>DE1-SoC</strong> conectada via <strong>USB-Blaster</strong>.</li>
    </ul>
  </li>
</ol>

<hr>

<h3>3Ô∏è‚É£ Executar a Biblioteca Assembly no HPS</h3>
<ol>
  <li>Conecte-se ao HPS via SSH.</li>
  <li>Adicione os arquivos da pasta <code>Mi-Sistemas-Digitais-</code> ao HPS.</li>
  <li>Compile o projeto manualmente usando o seguinte comando:</li>
</ol>

<pre><code>gcc -Wall -Wextra -o programa main.c menu.c libAssembly.s -lrt
</code></pre>

<ol start="4">
  <li>Execute o programa:</li>
</ol>

<pre><code>sudo ./programa
</code></pre>

<hr>

<h2 id="conclusao">5. Conclus√£o:</h2>
<div align="justify">
<p>A partir da implementa√ß√£o de um coprocessador customizado, foi poss√≠vel explorar o envio de instru√ß√µes e a manipula√ß√£o de dados diretamente via mem√≥ria mapeada, utilizando a ponte AXI-Lightweight entre a HPS e a FPGA, configurada por meio da ferramenta Qsys.</p>
<p>A biblioteca em Assembly desenvolvida permitiu encapsular as instru√ß√µes de baixo n√≠vel, facilitando a comunica√ß√£o eficiente com o hardware. J√° a interface em linguagem C funcionou como uma camada de controle, permitindo ao usu√°rio interagir com o sistema de forma pr√°tica, com entrada de dados, execu√ß√£o de opera√ß√µes e exibi√ß√£o dos resultados. O sistema tamb√©m foi projetado com mecanismos de verifica√ß√£o e registro de overflow, assegurando maior confiabilidade nas opera√ß√µes aritm√©ticas realizadas pelo coprocessador.</p>
<p>Dessa forma, o projeto cumpriu seu objetivo de demonstrar na pr√°tica o funcionamento da comunica√ß√£o entre software e hardware, al√©m de refor√ßar o entendimento sobre arquiteturas reconfigur√°veis, manipula√ß√£o de mem√≥ria e controle de fluxo de dados.</p>
</div>

---
<h2 id="referencias">6. Refer√™ncias Bibliogr√°ficas</h2>
<div align="justify">
  <ul>
    <li>AMAZON WEB SERVICES. O que √© CPU? Dispon√≠vel em: <https://aws.amazon.com/pt/what-is/cpu/>. Acesso em: 18 maio 2025.</li>
    <li>IBM. RISC architecture. IBM Archives, [s.d.]. Dispon√≠vel em: <https://www.ibm.com/history/risc>. Acesso em: 20 maio 2025.</li>
    <li>MATIAS, Luiz Gustavo F. Implementa√ß√£o de um processador h√≠brido utilizando FPGA para processamento digital de imagens. 2022. 107 f. Trabalho de Conclus√£o de Curso (Bacharelado em Engenharia Eletr√¥nica) ‚Äì Universidade Tecnol√≥gica Federal do Paran√°, Curitiba, 2022. Dispon√≠vel em: <https://repositorio.utfpr.edu.br/jspui/bitstream/1/26083/1/hpsfpgaprocessamentodigitalimagens.pdf>. Acesso em: 18 maio 2025.</li>
    <li>NASCIMENTO, Maike de Oliveira. CoProcessador_PBL2_SD_2025-1. GitHub, 2025. Dispon√≠vel em: <https://github.com/DestinyWolf/CoProcessador_PBL2_SD_2025-1>. Acesso em: 24 maio 2025.</li>
    <li>PATTERSON, David A.; HENNESSY, John L. Computer organization and design: the hardware/software interface. 5. ed. Amsterdam: Morgan Kaufmann, 2017.  </li>
    <li>ROCK CONTENT. Linguagem de programa√ß√£o: o que √©, para que serve e quais os tipos mais populares. Dispon√≠vel em: <https://rockcontent.com/br/blog/linguagem-de-programacao/>. Acesso em: 18 maio 2025.</li>
    <li>SANTOS, Fernando Merc√™s. Assembly para iniciantes. Mente Bin√°ria, 2022. Dispon√≠vel em: <https://mentebinaria.gitbook.io/assembly>. Acesso em: 18 maio 2025.</li>
    <li>TECNOBLOG. Qual √© a diferen√ßa entre processador ARM e x86? Tecnoblog, 6 abr. 2021. Dispon√≠vel em: <https://tecnoblog.net/responde/qual-e-a-diferenca-entre-processador-arm-e-x86/>. Acesso em: 20 maio 2025.</li>
  </ul>
</div>

