<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7k160tfbg676-2" LaunchTime="1476896741">
  <File Type="PA-TCL" Name="top_level.tcl"/>
  <File Type="RDS-RDS" Name="top_level.vds"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_level_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="top_level_timing_summary_synth.pb"/>
  <File Type="RDS-DCP" Name="top_level.dcp"/>
  <File Type="RDS-UTIL-PB" Name="top_level_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="top_level_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="top_level_drc_synth.rpt"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/test_bench.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_pcie_1/project_pcie_1.srcs/sources_1/new/test_bench.vhd"/>
        <Attr Name="ImportTime" Val="1475258981"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/imports/new/simple_counter.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_pcie_1/project_pcie_1.srcs/sources_1/imports/sources_1/imports/new/simple_counter.vhd"/>
        <Attr Name="ImportTime" Val="1475252012"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/ram_interface.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_pcie_1/project_pcie_1.srcs/sources_1/new/ram_interface.vhd"/>
        <Attr Name="ImportTime" Val="1475184943"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/ram_ctrl.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_pcie_1/project_pcie_1.srcs/sources_1/new/ram_ctrl.vhd"/>
        <Attr Name="ImportTime" Val="1475256655"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/ila_0/ila_0.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_pcie_1/project_pcie_1.srcs/sources_1/ip/ila_0/ila_0.xci"/>
        <Attr Name="ImportTime" Val="1476470597"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/design_1/design_1.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_pcie_1/project_pcie_1.srcs/sources_1/bd/design_1/design_1.bd"/>
        <Attr Name="ImportTime" Val="1476729077"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/sources_1/new/top_level.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_pcie_1/project_pcie_1.srcs/sources_1/imports/sources_1/new/top_level.vhd"/>
        <Attr Name="ImportTime" Val="1476738446"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top_level"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/project_2.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_pcie_1/project_pcie_1.srcs/constrs_1/new/project_2.xdc"/>
        <Attr Name="ImportTime" Val="1476741431"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/new/project_2.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="pcie_7x_0"/>
  <BlockFileSet Type="BlockSrcs" Name="ila_1"/>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_gen_0"/>
  <BlockFileSet Type="BlockSrcs" Name="axi_mm2s_mapper_0"/>
  <BlockFileSet Type="BlockSrcs" Name="ila_2"/>
</GenRun>
