Fitter report for Practical3
Tue Mar 12 00:01:36 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Routing Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Fitter Messages
 25. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; Fitter Summary                                                         ;
+---------------------------+--------------------------------------------+
; Fitter Status             ; Successful - Tue Mar 12 00:01:36 2024      ;
; Quartus II 64-Bit Version ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name             ; Practical3                                 ;
; Top-level Entity Name     ; Practical3                                 ;
; Family                    ; MAX II                                     ;
; Device                    ; EPM240T100C3                               ;
; Timing Models             ; Final                                      ;
; Total logic elements      ; 122 / 240 ( 51 % )                         ;
; Total pins                ; 48 / 80 ( 60 % )                           ;
; Total virtual pins        ; 0                                          ;
; UFM blocks                ; 0 / 1 ( 0 % )                              ;
+---------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ; < 0.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Sharif/Term4/ComputerArchitecture/Tamrin3/Practical/output_files/Practical3.pin.


+------------------------------------------------------------------+
; Fitter Resource Usage Summary                                    ;
+---------------------------------------------+--------------------+
; Resource                                    ; Usage              ;
+---------------------------------------------+--------------------+
; Total logic elements                        ; 122 / 240 ( 51 % ) ;
;     -- Combinational with no register       ; 82                 ;
;     -- Register only                        ; 0                  ;
;     -- Combinational with a register        ; 40                 ;
;                                             ;                    ;
; Logic element usage by number of LUT inputs ;                    ;
;     -- 4 input functions                    ; 70                 ;
;     -- 3 input functions                    ; 33                 ;
;     -- 2 input functions                    ; 19                 ;
;     -- 1 input functions                    ; 0                  ;
;     -- 0 input functions                    ; 0                  ;
;                                             ;                    ;
; Logic elements by mode                      ;                    ;
;     -- normal mode                          ; 112                ;
;     -- arithmetic mode                      ; 10                 ;
;     -- qfbk mode                            ; 2                  ;
;     -- register cascade mode                ; 0                  ;
;     -- synchronous clear/load mode          ; 15                 ;
;     -- asynchronous clear/load mode         ; 0                  ;
;                                             ;                    ;
; Total registers                             ; 40 / 240 ( 17 % )  ;
; Total LABs                                  ; 14 / 24 ( 58 % )   ;
; Logic elements in carry chains              ; 12                 ;
; Virtual pins                                ; 0                  ;
; I/O pins                                    ; 48 / 80 ( 60 % )   ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )    ;
;                                             ;                    ;
; Global signals                              ; 1                  ;
; UFM blocks                                  ; 0 / 1 ( 0 % )      ;
; Global clocks                               ; 1 / 4 ( 25 % )     ;
; JTAGs                                       ; 0 / 1 ( 0 % )      ;
; Average interconnect usage (total/H/V)      ; 9% / 9% / 10%      ;
; Peak interconnect usage (total/H/V)         ; 9% / 9% / 10%      ;
; Maximum fan-out                             ; 40                 ;
; Highest non-global fan-out                  ; 36                 ;
; Total fan-out                               ; 520                ;
; Average fan-out                             ; 3.06               ;
+---------------------------------------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                       ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; A[0]      ; 40    ; 1        ; 5            ; 0            ; 2           ; 8                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; A[1]      ; 89    ; 2        ; 4            ; 5            ; 0           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; A[2]      ; 85    ; 2        ; 5            ; 5            ; 0           ; 8                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; A[3]      ; 58    ; 2        ; 8            ; 2            ; 2           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; A[4]      ; 15    ; 1        ; 1            ; 2            ; 1           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; A[5]      ; 17    ; 1        ; 1            ; 2            ; 3           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; A[6]      ; 30    ; 1        ; 3            ; 0            ; 3           ; 8                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; A[7]      ; 43    ; 1        ; 6            ; 0            ; 3           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; B[0]      ; 37    ; 1        ; 4            ; 0            ; 1           ; 8                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; B[1]      ; 38    ; 1        ; 4            ; 0            ; 0           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; B[2]      ; 42    ; 1        ; 5            ; 0            ; 0           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; B[3]      ; 48    ; 1        ; 6            ; 0            ; 0           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; B[4]      ; 47    ; 1        ; 6            ; 0            ; 1           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; B[5]      ; 34    ; 1        ; 3            ; 0            ; 1           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; B[6]      ; 35    ; 1        ; 3            ; 0            ; 0           ; 8                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; B[7]      ; 39    ; 1        ; 5            ; 0            ; 3           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; CLOCK     ; 14    ; 1        ; 1            ; 2            ; 0           ; 40                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; ENABLE    ; 81    ; 2        ; 6            ; 5            ; 0           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; OPCODE[0] ; 53    ; 2        ; 8            ; 1            ; 3           ; 36                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; OPCODE[1] ; 54    ; 2        ; 8            ; 1            ; 2           ; 35                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; OPCODE[2] ; 7     ; 1        ; 1            ; 3            ; 1           ; 18                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; OPCODE[3] ; 12    ; 1        ; 1            ; 3            ; 3           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; DECODE[0]  ; 69    ; 2        ; 8            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[10] ; 66    ; 2        ; 8            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[11] ; 82    ; 2        ; 6            ; 5            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[12] ; 62    ; 2        ; 8            ; 2            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[13] ; 57    ; 2        ; 8            ; 2            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[14] ; 74    ; 2        ; 8            ; 4            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[15] ; 64    ; 2        ; 8            ; 3            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[1]  ; 70    ; 2        ; 8            ; 4            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[2]  ; 61    ; 2        ; 8            ; 2            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[3]  ; 71    ; 2        ; 8            ; 4            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[4]  ; 67    ; 2        ; 8            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[5]  ; 27    ; 1        ; 2            ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[6]  ; 83    ; 2        ; 6            ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[7]  ; 73    ; 2        ; 8            ; 4            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[8]  ; 72    ; 2        ; 8            ; 4            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; DECODE[9]  ; 84    ; 2        ; 6            ; 5            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; OUT[0]     ; 41    ; 1        ; 5            ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; OUT[1]     ; 8     ; 1        ; 1            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; OUT[2]     ; 88    ; 2        ; 5            ; 5            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; OUT[3]     ; 87    ; 2        ; 5            ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; OUT[4]     ; 36    ; 1        ; 4            ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; OUT[5]     ; 6     ; 1        ; 1            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; OUT[6]     ; 96    ; 2        ; 3            ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; OUT[7]     ; 95    ; 2        ; 3            ; 5            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; READY      ; 68    ; 2        ; 8            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; ZERO       ; 92    ; 2        ; 3            ; 5            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 21 / 38 ( 55 % ) ; 3.3V          ; --           ;
; 2        ; 27 / 42 ( 64 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 83         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 2        ; 0          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 1          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 2          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 3          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 4          ; 1        ; OUT[5]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 7        ; 5          ; 1        ; OPCODE[2]      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 8        ; 6          ; 1        ; OUT[1]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 12       ; 7          ; 1        ; OPCODE[3]      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 13       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 14       ; 8          ; 1        ; CLOCK          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 15       ; 9          ; 1        ; A[4]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 16       ; 10         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 11         ; 1        ; A[5]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 12         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 19       ; 13         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 14         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 15         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 16         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 23       ; 17         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 24       ; 18         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 25       ; 19         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 26       ; 20         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 27       ; 21         ; 1        ; DECODE[5]      ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 28       ; 22         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 29       ; 23         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 30       ; 24         ; 1        ; A[6]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 31       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 32       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 33       ; 25         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 34       ; 26         ; 1        ; B[5]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 35       ; 27         ; 1        ; B[6]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 36       ; 28         ; 1        ; OUT[4]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 37       ; 29         ; 1        ; B[0]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 38       ; 30         ; 1        ; B[1]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 39       ; 31         ; 1        ; B[7]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 40       ; 32         ; 1        ; A[0]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 41       ; 33         ; 1        ; OUT[0]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 42       ; 34         ; 1        ; B[2]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 43       ; 35         ; 1        ; A[7]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 44       ; 36         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 45       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 46       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 47       ; 37         ; 1        ; B[4]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 48       ; 38         ; 1        ; B[3]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 49       ; 39         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 40         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 41         ; 1        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 42         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 53       ; 43         ; 2        ; OPCODE[0]      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 54       ; 44         ; 2        ; OPCODE[1]      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 55       ; 45         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 46         ; 2        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 47         ; 2        ; DECODE[13]     ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 58       ; 48         ; 2        ; A[3]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 59       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 61       ; 49         ; 2        ; DECODE[2]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 62       ; 50         ; 2        ; DECODE[12]     ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 63       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 64       ; 51         ; 2        ; DECODE[15]     ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 65       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 52         ; 2        ; DECODE[10]     ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 67       ; 53         ; 2        ; DECODE[4]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 68       ; 54         ; 2        ; READY          ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 69       ; 55         ; 2        ; DECODE[0]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 70       ; 56         ; 2        ; DECODE[1]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 71       ; 57         ; 2        ; DECODE[3]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 72       ; 58         ; 2        ; DECODE[8]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 73       ; 59         ; 2        ; DECODE[7]      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 74       ; 60         ; 2        ; DECODE[14]     ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; N               ; no       ; Off          ;
; 75       ; 61         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 62         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 63         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 64         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 79       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 80       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 81       ; 65         ; 2        ; ENABLE         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 82       ; 66         ; 2        ; DECODE[11]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 83       ; 67         ; 2        ; DECODE[6]      ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 84       ; 68         ; 2        ; DECODE[9]      ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 85       ; 69         ; 2        ; A[2]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 86       ; 70         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 71         ; 2        ; OUT[3]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 88       ; 72         ; 2        ; OUT[2]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 89       ; 73         ; 2        ; A[1]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 90       ; 74         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 91       ; 75         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 92       ; 76         ; 2        ; ZERO           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 93       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 94       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 95       ; 77         ; 2        ; OUT[7]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 96       ; 78         ; 2        ; OUT[6]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; N               ; no       ; Off          ;
; 97       ; 79         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 98       ; 80         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 81         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 82         ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                  ; Library Name ;
+----------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Practical3                                        ; 122 (0)     ; 40           ; 0          ; 48   ; 0            ; 82 (0)       ; 0 (0)             ; 40 (0)           ; 12 (0)          ; 2 (0)      ; |Practical3                                                                                                                                          ; work         ;
;    |Booth_Multiplier:inst4|                        ; 31 (0)      ; 20           ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 20 (0)           ; 12 (0)          ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4                                                                                                                   ; work         ;
;       |Booth_Complex_Adder:inst33|                 ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|Booth_Complex_Adder:inst33                                                                                        ; work         ;
;          |lpm_add_sub0:inst2|                      ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2                                                                     ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component|    ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component                                   ; work         ;
;                |alt_stratix_add_sub:stratix_adder| ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder ; work         ;
;          |lpm_mux6:inst7|                          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_mux6:inst7                                                                         ; work         ;
;             |lpm_mux:LPM_MUX_component|            ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_mux6:inst7|lpm_mux:LPM_MUX_component                                               ; work         ;
;                |mux_jnd:auto_generated|            ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_mux6:inst7|lpm_mux:LPM_MUX_component|mux_jnd:auto_generated                        ; work         ;
;       |Register17bit:inst6|                        ; 16 (0)      ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 0 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|Register17bit:inst6                                                                                               ; work         ;
;          |Register16bit:inst|                      ; 16 (0)      ; 16           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 0 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst                                                                            ; work         ;
;             |Register8bit:inst1|                   ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst1                                                         ; work         ;
;             |Register8bit:inst|                    ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst                                                          ; work         ;
;       |lpm_compare1:inst30|                        ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|lpm_compare1:inst30                                                                                               ; work         ;
;          |lpm_compare:LPM_COMPARE_component|       ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|lpm_compare1:inst30|lpm_compare:LPM_COMPARE_component                                                             ; work         ;
;             |cmpr_24g:auto_generated|              ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|lpm_compare1:inst30|lpm_compare:LPM_COMPARE_component|cmpr_24g:auto_generated                                     ; work         ;
;       |lpm_compare1:inst9|                         ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|lpm_compare1:inst9                                                                                                ; work         ;
;          |lpm_compare:LPM_COMPARE_component|       ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|lpm_compare1:inst9|lpm_compare:LPM_COMPARE_component                                                              ; work         ;
;             |cmpr_24g:auto_generated|              ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|lpm_compare1:inst9|lpm_compare:LPM_COMPARE_component|cmpr_24g:auto_generated                                      ; work         ;
;       |lpm_counter0:inst|                          ; 4 (0)       ; 4            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|lpm_counter0:inst                                                                                                 ; work         ;
;          |lpm_counter:LPM_COUNTER_component|       ; 4 (0)       ; 4            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component                                                               ; work         ;
;             |cntr_sai:auto_generated|              ; 4 (4)       ; 4            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |Practical3|Booth_Multiplier:inst4|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_sai:auto_generated                                       ; work         ;
;    |SCAdder-8bit:inst3|                            ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SCAdder-8bit:inst3                                                                                                                       ; work         ;
;       |RCadder_4bit:inst10|                        ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SCAdder-8bit:inst3|RCadder_4bit:inst10                                                                                                   ; work         ;
;          |FA:inst1|                                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SCAdder-8bit:inst3|RCadder_4bit:inst10|FA:inst1                                                                                          ; work         ;
;       |RCadder_4bit:inst9|                         ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SCAdder-8bit:inst3|RCadder_4bit:inst9                                                                                                    ; work         ;
;          |FA:inst1|                                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SCAdder-8bit:inst3|RCadder_4bit:inst9|FA:inst1                                                                                           ; work         ;
;       |RCadder_4bit:inst|                          ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SCAdder-8bit:inst3|RCadder_4bit:inst                                                                                                     ; work         ;
;          |FA:inst1|                                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst1                                                                                            ; work         ;
;          |FA:inst2|                                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst2                                                                                            ; work         ;
;          |FA:inst3|                                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst3                                                                                            ; work         ;
;       |lpm_mux10:inst5|                            ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SCAdder-8bit:inst3|lpm_mux10:inst5                                                                                                       ; work         ;
;          |lpm_mux:LPM_MUX_component|               ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SCAdder-8bit:inst3|lpm_mux10:inst5|lpm_mux:LPM_MUX_component                                                                             ; work         ;
;             |mux_sld:auto_generated|               ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SCAdder-8bit:inst3|lpm_mux10:inst5|lpm_mux:LPM_MUX_component|mux_sld:auto_generated                                                      ; work         ;
;    |SUB_8bit:inst10|                               ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10                                                                                                                          ; work         ;
;       |SCAdder-8bit:inst|                          ; 12 (0)      ; 0            ; 0          ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst                                                                                                        ; work         ;
;          |RCadder_4bit:inst10|                     ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10                                                                                    ; work         ;
;             |FA:inst1|                             ; 2 (1)       ; 0            ; 0          ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst1                                                                           ; work         ;
;                |xor3:inst|                         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst1|xor3:inst                                                                 ; work         ;
;             |FA:inst2|                             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst2                                                                           ; work         ;
;                |xor3:inst|                         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst2|xor3:inst                                                                 ; work         ;
;             |FA:inst3|                             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst3                                                                           ; work         ;
;                |xor3:inst|                         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst3|xor3:inst                                                                 ; work         ;
;          |RCadder_4bit:inst9|                      ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9                                                                                     ; work         ;
;             |FA:inst1|                             ; 2 (1)       ; 0            ; 0          ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst1                                                                            ; work         ;
;                |xor3:inst|                         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst1|xor3:inst                                                                  ; work         ;
;             |FA:inst2|                             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst2                                                                            ; work         ;
;                |xor3:inst|                         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst2|xor3:inst                                                                  ; work         ;
;             |FA:inst3|                             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst3                                                                            ; work         ;
;                |xor3:inst|                         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst3|xor3:inst                                                                  ; work         ;
;          |RCadder_4bit:inst|                       ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst                                                                                      ; work         ;
;             |FA:inst1|                             ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst|FA:inst1                                                                             ; work         ;
;             |FA:inst2|                             ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst|FA:inst2                                                                             ; work         ;
;             |FA:inst3|                             ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst|FA:inst3                                                                             ; work         ;
;             |FA:inst|                              ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst|FA:inst                                                                              ; work         ;
;    |lpm_compare0:inst18|                           ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|lpm_compare0:inst18                                                                                                                      ; work         ;
;       |lpm_compare:LPM_COMPARE_component|          ; 10 (0)      ; 0            ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component                                                                                    ; work         ;
;          |cmpr_pag:auto_generated|                 ; 10 (10)     ; 0            ; 0          ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component|cmpr_pag:auto_generated                                                            ; work         ;
;    |lpm_decode0:inst7|                             ; 19 (0)      ; 0            ; 0          ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|lpm_decode0:inst7                                                                                                                        ; work         ;
;       |lpm_decode:LPM_DECODE_component|            ; 19 (0)      ; 0            ; 0          ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|lpm_decode0:inst7|lpm_decode:LPM_DECODE_component                                                                                        ; work         ;
;          |decode_cff:auto_generated|               ; 19 (19)     ; 0            ; 0          ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated                                                              ; work         ;
;    |lpm_mux1:inst19|                               ; 40 (0)      ; 18           ; 0          ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 18 (0)           ; 0 (0)           ; 1 (0)      ; |Practical3|lpm_mux1:inst19                                                                                                                          ; work         ;
;       |lpm_mux:LPM_MUX_component|                  ; 40 (0)      ; 18           ; 0          ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 18 (0)           ; 0 (0)           ; 1 (0)      ; |Practical3|lpm_mux1:inst19|lpm_mux:LPM_MUX_component                                                                                                ; work         ;
;          |mux_iqe:auto_generated|                  ; 40 (40)     ; 18           ; 0          ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 18 (18)          ; 0 (0)           ; 1 (1)      ; |Practical3|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated                                                                         ; work         ;
;    |lpm_mux8:inst5|                                ; 1 (0)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0 (0)           ; 1 (0)      ; |Practical3|lpm_mux8:inst5                                                                                                                           ; work         ;
;       |lpm_mux:LPM_MUX_component|                  ; 1 (0)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0 (0)           ; 1 (0)      ; |Practical3|lpm_mux8:inst5|lpm_mux:LPM_MUX_component                                                                                                 ; work         ;
;          |mux_u8e:auto_generated|                  ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |Practical3|lpm_mux8:inst5|lpm_mux:LPM_MUX_component|mux_u8e:auto_generated                                                                          ; work         ;
;    |lpm_mux9:inst6|                                ; 1 (0)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|lpm_mux9:inst6                                                                                                                           ; work         ;
;       |lpm_mux:LPM_MUX_component|                  ; 1 (0)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |Practical3|lpm_mux9:inst6|lpm_mux:LPM_MUX_component                                                                                                 ; work         ;
;          |mux_67e:auto_generated|                  ; 1 (1)       ; 1            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |Practical3|lpm_mux9:inst6|lpm_mux:LPM_MUX_component|mux_67e:auto_generated                                                                          ; work         ;
+----------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------+
; Delay Chain Summary                   ;
+------------+----------+---------------+
; Name       ; Pin Type ; Pad to Core 0 ;
+------------+----------+---------------+
; READY      ; Output   ; --            ;
; ZERO       ; Output   ; --            ;
; DECODE[15] ; Output   ; --            ;
; DECODE[14] ; Output   ; --            ;
; DECODE[13] ; Output   ; --            ;
; DECODE[12] ; Output   ; --            ;
; DECODE[11] ; Output   ; --            ;
; DECODE[10] ; Output   ; --            ;
; DECODE[9]  ; Output   ; --            ;
; DECODE[8]  ; Output   ; --            ;
; DECODE[7]  ; Output   ; --            ;
; DECODE[6]  ; Output   ; --            ;
; DECODE[5]  ; Output   ; --            ;
; DECODE[4]  ; Output   ; --            ;
; DECODE[3]  ; Output   ; --            ;
; DECODE[2]  ; Output   ; --            ;
; DECODE[1]  ; Output   ; --            ;
; DECODE[0]  ; Output   ; --            ;
; OUT[7]     ; Output   ; --            ;
; OUT[6]     ; Output   ; --            ;
; OUT[5]     ; Output   ; --            ;
; OUT[4]     ; Output   ; --            ;
; OUT[3]     ; Output   ; --            ;
; OUT[2]     ; Output   ; --            ;
; OUT[1]     ; Output   ; --            ;
; OUT[0]     ; Output   ; --            ;
; OPCODE[2]  ; Input    ; (1)           ;
; ENABLE     ; Input    ; (1)           ;
; OPCODE[3]  ; Input    ; (1)           ;
; OPCODE[1]  ; Input    ; (1)           ;
; OPCODE[0]  ; Input    ; (1)           ;
; CLOCK      ; Input    ; (0)           ;
; A[0]       ; Input    ; (1)           ;
; B[0]       ; Input    ; (1)           ;
; A[6]       ; Input    ; (1)           ;
; B[6]       ; Input    ; (1)           ;
; A[7]       ; Input    ; (1)           ;
; B[7]       ; Input    ; (1)           ;
; A[5]       ; Input    ; (1)           ;
; B[5]       ; Input    ; (1)           ;
; A[4]       ; Input    ; (1)           ;
; B[4]       ; Input    ; (1)           ;
; A[2]       ; Input    ; (1)           ;
; B[2]       ; Input    ; (1)           ;
; A[3]       ; Input    ; (1)           ;
; B[3]       ; Input    ; (1)           ;
; A[1]       ; Input    ; (1)           ;
; B[1]       ; Input    ; (1)           ;
+------------+----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------+-------------+---------+-------------+--------+----------------------+------------------+
; Name                                                                                                                       ; Location    ; Fan-Out ; Usage       ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------------------------------------------------------------------------------+-------------+---------+-------------+--------+----------------------+------------------+
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst1|inst7                                     ; LC_X5_Y1_N9 ; 9       ; Invert A    ; no     ; --                   ; --               ;
; Booth_Multiplier:inst4|lpm_compare1:inst30|lpm_compare:LPM_COMPARE_component|cmpr_24g:auto_generated|aneb_result_wire[0]~0 ; LC_X6_Y4_N3 ; 5       ; Sync. clear ; no     ; --                   ; --               ;
; Booth_Multiplier:inst4|lpm_compare1:inst9|lpm_compare:LPM_COMPARE_component|cmpr_24g:auto_generated|aneb_result_wire[0]~0  ; LC_X6_Y4_N2 ; 16      ; Sync. load  ; no     ; --                   ; --               ;
; CLOCK                                                                                                                      ; PIN_14      ; 40      ; Clock       ; yes    ; Global Clock         ; GCLK1            ;
; OPCODE[0]                                                                                                                  ; PIN_53      ; 36      ; Sync. load  ; no     ; --                   ; --               ;
; OPCODE[1]                                                                                                                  ; PIN_54      ; 35      ; Sync. clear ; no     ; --                   ; --               ;
+----------------------------------------------------------------------------------------------------------------------------+-------------+---------+-------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; CLOCK ; PIN_14   ; 40      ; Global Clock         ; GCLK1            ;
+-------+----------+---------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; OPCODE[0]                                                                                                                                                             ; 36      ;
; OPCODE[1]                                                                                                                                                             ; 35      ;
; OPCODE[2]                                                                                                                                                             ; 18      ;
; Booth_Multiplier:inst4|lpm_compare1:inst9|lpm_compare:LPM_COMPARE_component|cmpr_24g:auto_generated|aneb_result_wire[0]~0                                             ; 16      ;
; B[4]                                                                                                                                                                  ; 12      ;
; A[4]                                                                                                                                                                  ; 12      ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst1|inst7                                                                                ; 9       ;
; B[5]                                                                                                                                                                  ; 9       ;
; A[5]                                                                                                                                                                  ; 9       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode3w[1]                                                                              ; 9       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_mux6:inst7|lpm_mux:LPM_MUX_component|mux_jnd:auto_generated|result_node[9]~0                                    ; 8       ;
; A[2]                                                                                                                                                                  ; 8       ;
; B[6]                                                                                                                                                                  ; 8       ;
; A[6]                                                                                                                                                                  ; 8       ;
; B[0]                                                                                                                                                                  ; 8       ;
; A[0]                                                                                                                                                                  ; 8       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe1a[3]                                                                                            ; 8       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe1a[2]                                                                                            ; 8       ;
; B[1]                                                                                                                                                                  ; 7       ;
; A[1]                                                                                                                                                                  ; 7       ;
; B[3]                                                                                                                                                                  ; 7       ;
; A[3]                                                                                                                                                                  ; 7       ;
; B[2]                                                                                                                                                                  ; 7       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode69w[3]~0                                                                           ; 7       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode101w[1]                                                                            ; 6       ;
; Booth_Multiplier:inst4|lpm_compare1:inst30|lpm_compare:LPM_COMPARE_component|cmpr_24g:auto_generated|aneb_result_wire[0]~0                                            ; 5       ;
; OPCODE[3]                                                                                                                                                             ; 5       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst|inst                                                                                  ; 4       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode69w[3]                                                                             ; 4       ;
; SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst3|inst5~0                                                                                                                 ; 4       ;
; SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst|FA:inst3|inst5~0                                                                                                  ; 4       ;
; lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component|cmpr_pag:auto_generated|data_wire[3]~2                                                                          ; 4       ;
; ENABLE                                                                                                                                                                ; 4       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|add_sub_cell[4]~COUT         ; 3       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst1|inst6                                                                                ; 3       ;
; SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst1|inst5~0                                                                                                                 ; 3       ;
; lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component|cmpr_pag:auto_generated|data_wire[2]~3                                                                          ; 3       ;
; B[7]                                                                                                                                                                  ; 3       ;
; A[7]                                                                                                                                                                  ; 3       ;
; lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component|cmpr_pag:auto_generated|data_wire[3]~1                                                                          ; 3       ;
; Booth_Multiplier:inst4|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_sai:auto_generated|safe_q[3]                                                          ; 3       ;
; Booth_Multiplier:inst4|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_sai:auto_generated|safe_q[0]                                                          ; 3       ;
; Booth_Multiplier:inst4|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_sai:auto_generated|safe_q[2]                                                          ; 3       ;
; Booth_Multiplier:inst4|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_sai:auto_generated|safe_q[1]                                                          ; 3       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst|inst1                                                                                 ; 2       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst|inst2                                                                                 ; 2       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst|inst3                                                                                 ; 2       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst|inst4                                                                                 ; 2       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst|inst5                                                                                 ; 2       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst|inst6                                                                                 ; 2       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst1|inst5                                                                                ; 2       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst1|inst4                                                                                ; 2       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst1|inst3                                                                                ; 2       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst1|inst2                                                                                ; 2       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst1|inst1                                                                                ; 2       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst1|inst                                                                                 ; 2       ;
; SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst2|inst5~1                                                                                                                 ; 2       ;
; SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst2|inst5~0                                                                                                                 ; 2       ;
; SCAdder-8bit:inst3|RCadder_4bit:inst10|FA:inst1|inst5~0                                                                                                               ; 2       ;
; SCAdder-8bit:inst3|RCadder_4bit:inst9|FA:inst1|inst5~0                                                                                                                ; 2       ;
; SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst|FA:inst2|inst5~0                                                                                                  ; 2       ;
; SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst|FA:inst1|inst5~0                                                                                                  ; 2       ;
; Booth_Multiplier:inst4|Register17bit:inst6|Register16bit:inst|Register8bit:inst|inst7                                                                                 ; 2       ;
; SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst1|inst5~0                                                                                                ; 2       ;
; SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst1|inst5~0                                                                                                 ; 2       ;
; lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component|cmpr_pag:auto_generated|data_wire[0]~7                                                                          ; 2       ;
; lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component|cmpr_pag:auto_generated|data_wire[1]~6                                                                          ; 2       ;
; lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component|cmpr_pag:auto_generated|data_wire[1]~5                                                                          ; 2       ;
; lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component|cmpr_pag:auto_generated|data_wire[2]~4                                                                          ; 2       ;
; SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst2|xor3:inst|1                                                                                            ; 1       ;
; SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst2|xor3:inst|1                                                                                             ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode29w[3]                                                                             ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode119w[3]                                                                            ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode159w[3]                                                                            ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|result[7]                    ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|add_sub_cell[6]~COUTCOUT1_18 ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|add_sub_cell[6]~COUT         ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|result[6]                    ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|add_sub_cell[5]~COUTCOUT1_16 ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|add_sub_cell[5]~COUT         ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|result[5]                    ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|result[4]                    ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|add_sub_cell[3]~COUTCOUT1_14 ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|add_sub_cell[3]~COUT         ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|result[3]                    ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|add_sub_cell[2]~COUTCOUT1_12 ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|add_sub_cell[2]~COUT         ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|result[2]                    ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|add_sub_cell[1]~COUTCOUT1_10 ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|add_sub_cell[1]~COUT         ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|result[1]                    ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|add_sub_cell[0]~COUTCOUT1_8  ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|add_sub_cell[0]~COUT         ; 1       ;
; Booth_Multiplier:inst4|Booth_Complex_Adder:inst33|lpm_add_sub0:inst2|lpm_add_sub:LPM_ADD_SUB_component|alt_stratix_add_sub:stratix_adder|result[0]                    ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe6~1                                                                                              ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe6~0                                                                                              ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|_~1                                                                                                  ; 1       ;
; SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst|FA:inst|inst5                                                                                                     ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe10~1                                                                                             ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe10~0                                                                                             ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe14~1                                                                                             ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe14~0                                                                                             ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|_~0                                                                                                  ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe18~1                                                                                             ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe18~0                                                                                             ; 1       ;
; SCAdder-8bit:inst3|lpm_mux10:inst5|lpm_mux:LPM_MUX_component|mux_sld:auto_generated|result_node[1]~1                                                                  ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe22~0                                                                                             ; 1       ;
; SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst1|xor3:inst|1                                                                                            ; 1       ;
; SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst1|xor3:inst|1                                                                                             ; 1       ;
; SCAdder-8bit:inst3|lpm_mux10:inst5|lpm_mux:LPM_MUX_component|mux_sld:auto_generated|result_node[2]~0                                                                  ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe26~0                                                                                             ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe30~2                                                                                             ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe30~1                                                                                             ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe30~0                                                                                             ; 1       ;
; SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst3|xor3:inst|1                                                                                            ; 1       ;
; SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst3|xor3:inst|1                                                                                             ; 1       ;
; lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component|cmpr_pag:auto_generated|aneb_result_wire[0]~1                                                                   ; 1       ;
; lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component|cmpr_pag:auto_generated|aneb_result_wire[0]~0                                                                   ; 1       ;
; lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component|cmpr_pag:auto_generated|data_wire[0]~0                                                                          ; 1       ;
; Booth_Multiplier:inst4|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_sai:auto_generated|counter_cella0~COUTCOUT1_3                                         ; 1       ;
; Booth_Multiplier:inst4|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_sai:auto_generated|counter_cella0~COUT                                                ; 1       ;
; Booth_Multiplier:inst4|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_sai:auto_generated|counter_cella2~COUTCOUT1_3                                         ; 1       ;
; Booth_Multiplier:inst4|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_sai:auto_generated|counter_cella2~COUT                                                ; 1       ;
; Booth_Multiplier:inst4|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_sai:auto_generated|counter_cella1~COUTCOUT1_3                                         ; 1       ;
; Booth_Multiplier:inst4|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_sai:auto_generated|counter_cella1~COUT                                                ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|result_node[0]~7                                                                                     ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe2                                                                                                ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe3                                                                                                ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|result_node[1]~6                                                                                     ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe6                                                                                                ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe7                                                                                                ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|result_node[2]~5                                                                                     ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe10                                                                                               ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe11                                                                                               ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|result_node[3]~4                                                                                     ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe14                                                                                               ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe15                                                                                               ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|result_node[4]~3                                                                                     ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe18                                                                                               ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe19                                                                                               ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|result_node[5]~2                                                                                     ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe22                                                                                               ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe23                                                                                               ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|result_node[6]~1                                                                                     ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe26                                                                                               ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe27                                                                                               ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|result_node[7]~0                                                                                     ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe30                                                                                               ; 1       ;
; lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_iqe:auto_generated|dffe31                                                                                               ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode12w[3]                                                                             ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode39w[3]                                                                             ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode49w[3]                                                                             ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode59w[3]                                                                             ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode79w[3]                                                                             ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode89w[3]                                                                             ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode108w[3]                                                                            ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode129w[3]                                                                            ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode139w[3]                                                                            ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode149w[3]                                                                            ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode169w[3]                                                                            ; 1       ;
; lpm_decode0:inst7|lpm_decode:LPM_DECODE_component|decode_cff:auto_generated|w_anode179w[3]                                                                            ; 1       ;
; lpm_mux8:inst5|lpm_mux:LPM_MUX_component|mux_u8e:auto_generated|result_node[0]~0                                                                                      ; 1       ;
; lpm_mux8:inst5|lpm_mux:LPM_MUX_component|mux_u8e:auto_generated|dffe3                                                                                                 ; 1       ;
; lpm_mux9:inst6|lpm_mux:LPM_MUX_component|mux_67e:auto_generated|external_latency_ffsa[0]                                                                              ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------+
; Routing Usage Summary                      ;
+-----------------------+--------------------+
; Routing Resource Type ; Usage              ;
+-----------------------+--------------------+
; C4s                   ; 71 / 784 ( 9 % )   ;
; Direct links          ; 31 / 888 ( 3 % )   ;
; Global clocks         ; 1 / 4 ( 25 % )     ;
; LAB clocks            ; 4 / 32 ( 13 % )    ;
; LUT chains            ; 4 / 216 ( 2 % )    ;
; Local interconnects   ; 175 / 888 ( 20 % ) ;
; R4s                   ; 51 / 704 ( 7 % )   ;
+-----------------------+--------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.71) ; Number of LABs  (Total = 14) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 1                            ;
; 5                                          ; 1                            ;
; 6                                          ; 1                            ;
; 7                                          ; 0                            ;
; 8                                          ; 0                            ;
; 9                                          ; 3                            ;
; 10                                         ; 8                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.43) ; Number of LABs  (Total = 14) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 13                           ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 4                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.86) ; Number of LABs  (Total = 14) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 3                            ;
; 10                                          ; 8                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.07) ; Number of LABs  (Total = 14) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 2                            ;
; 5                                               ; 3                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 1                            ;
; 9                                               ; 1                            ;
; 10                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.00) ; Number of LABs  (Total = 14) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 4                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (119004): Automatically selected device EPM240T100C3 for design Practical3
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM570T100C3 is compatible
Critical Warning (169085): No exact pin location assignment(s) for 48 pins of 48 total pins
    Info (169086): Pin READY not assigned to an exact location on the device
    Info (169086): Pin ZERO not assigned to an exact location on the device
    Info (169086): Pin DECODE[15] not assigned to an exact location on the device
    Info (169086): Pin DECODE[14] not assigned to an exact location on the device
    Info (169086): Pin DECODE[13] not assigned to an exact location on the device
    Info (169086): Pin DECODE[12] not assigned to an exact location on the device
    Info (169086): Pin DECODE[11] not assigned to an exact location on the device
    Info (169086): Pin DECODE[10] not assigned to an exact location on the device
    Info (169086): Pin DECODE[9] not assigned to an exact location on the device
    Info (169086): Pin DECODE[8] not assigned to an exact location on the device
    Info (169086): Pin DECODE[7] not assigned to an exact location on the device
    Info (169086): Pin DECODE[6] not assigned to an exact location on the device
    Info (169086): Pin DECODE[5] not assigned to an exact location on the device
    Info (169086): Pin DECODE[4] not assigned to an exact location on the device
    Info (169086): Pin DECODE[3] not assigned to an exact location on the device
    Info (169086): Pin DECODE[2] not assigned to an exact location on the device
    Info (169086): Pin DECODE[1] not assigned to an exact location on the device
    Info (169086): Pin DECODE[0] not assigned to an exact location on the device
    Info (169086): Pin OUT[7] not assigned to an exact location on the device
    Info (169086): Pin OUT[6] not assigned to an exact location on the device
    Info (169086): Pin OUT[5] not assigned to an exact location on the device
    Info (169086): Pin OUT[4] not assigned to an exact location on the device
    Info (169086): Pin OUT[3] not assigned to an exact location on the device
    Info (169086): Pin OUT[2] not assigned to an exact location on the device
    Info (169086): Pin OUT[1] not assigned to an exact location on the device
    Info (169086): Pin OUT[0] not assigned to an exact location on the device
    Info (169086): Pin OPCODE[2] not assigned to an exact location on the device
    Info (169086): Pin ENABLE not assigned to an exact location on the device
    Info (169086): Pin OPCODE[3] not assigned to an exact location on the device
    Info (169086): Pin OPCODE[1] not assigned to an exact location on the device
    Info (169086): Pin OPCODE[0] not assigned to an exact location on the device
    Info (169086): Pin CLOCK not assigned to an exact location on the device
    Info (169086): Pin A[0] not assigned to an exact location on the device
    Info (169086): Pin B[0] not assigned to an exact location on the device
    Info (169086): Pin A[6] not assigned to an exact location on the device
    Info (169086): Pin B[6] not assigned to an exact location on the device
    Info (169086): Pin A[7] not assigned to an exact location on the device
    Info (169086): Pin B[7] not assigned to an exact location on the device
    Info (169086): Pin A[5] not assigned to an exact location on the device
    Info (169086): Pin B[5] not assigned to an exact location on the device
    Info (169086): Pin A[4] not assigned to an exact location on the device
    Info (169086): Pin B[4] not assigned to an exact location on the device
    Info (169086): Pin A[2] not assigned to an exact location on the device
    Info (169086): Pin B[2] not assigned to an exact location on the device
    Info (169086): Pin A[3] not assigned to an exact location on the device
    Info (169086): Pin B[3] not assigned to an exact location on the device
    Info (169086): Pin A[1] not assigned to an exact location on the device
    Info (169086): Pin B[1] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Practical3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000        CLOCK
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "CLOCK" to use Global clock in PIN 14
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 47 (unused VREF, 3.3V VCCIO, 21 input, 26 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X0_Y0 to location X8_Y5
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.19 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/Sharif/Term4/ComputerArchitecture/Tamrin3/Practical/output_files/Practical3.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5889 megabytes
    Info: Processing ended: Tue Mar 12 00:01:36 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Sharif/Term4/ComputerArchitecture/Tamrin3/Practical/output_files/Practical3.fit.smsg.


