module memory(input wire [3:0] seletor, output reg [2:0] funcao, output reg [3:0] valor);
	
	parameter
	A = 4'b0100,
	B = 4'b0010;
	
	parameter clrld = 3b'000; 
	parameter addld = 3b'001; 
	parameter add = 3b'010; 
	parameter div2 = 3'011;
	parameter disp = 3'100;

	always begin
		#2
		case(seletor)
			4'b0000:
			begin
				funcao <= clrld;
				valor <= A;
			end
			4'b0001:
			begin
				funcao <= addld;
				valor <= B;
			end
			4'b0010:
			begin
				funcao <= add;
				valor <= 0;
			end
			4'b0011:
			begin
				funcao <= div2;
				valor <= 0;
			end
			4'b0100:
			begin
				funcao <= disp;
				valor <= 0;
			end
			/*4'b0101:
			begin
				funcao <= 3;
				valor <= 0;
			end
			4'b0110:
			begin
				funcao <= 4;
				valor <= 0;
			end*/
		endcase
	end

endmodule