questão 25
os sistemas digitais são componentes essenciais em uma ampla variedade de aplicações, desde 
dispositivos eletrônicos portáteis até sistemas de controle industrial. um dos principais aspectos do 
projeto desse tipo de sistema é a descrição do circuito em uma hardware description language (hdl), 
como verilog ou vhdl. essas linguagens permitem descrever o comportamento e a estrutura do circuito 
de forma abstrata, viabilizando a síntese e a simulação do sistema.
um exemplo de circuito sequencial é o contador de 4 bits assíncrono, mostrado na figura a seguir,  
o qual foi implementado utilizando flip-flops jk.
count 3
1
count 2
count 1
count 0
reset
clk
clr
clr
clr
clr
clk
j
q
k
q
clk
j
q
k
q
clk
j
q
k
q
clk
j
q
k
q
nesse contexto, considere que um engenheiro proponha as duas traduções desse circuito em verilog e 
vhdl, equivalentes entre si, conforme observado a seguir.
verilog:
//-----------------------------------------------
module contador_4bits (
    input wire clk,
    input wire reset,
    output reg [1:0] count
);
    always @(posedge clk or posedge reset) begin
        if (reset)
            count <= 0;
        else
            count <= count + 1;
    end
endmodule
//-----------------------------------------------
*r08202328*
validinep2023validinep2023validinep2023validinep2023validin3p2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023
validinep2023validinep2023validin3p2023validinep2023validin3p2validinep

engenharia de computação
29
vhdl:
//-----------------------------------------------
library ieee;
use ieee.std_logic_1164.all;
entity contador_4bits is
    port (
       clk : in std_logic;
       reset : in std_logic;
       count : out integer range 0 to 3
 );
end entity contador_4bits;
architecture behavioral of contador_4bits is
begin
    process(clk, reset)
  variable q : integer range 0 to 3;
  begin
      if reset = '1' then
        q := 0;
      elsif rising_edge(clk) then
         q := q + 1;
      end if;
  count <= q;
   end process;
end architecture behavioral;
//-----------------------------------------------
considerando as informações apresentadas, avalie as asserções a seguir e a relação proposta entre elas.
i.	 qualquer um dos códigos corresponde ao circuito contador de 4 bits mostrado na figura.
porque
ii.	 ao atingir o valor máximo da contagem, o valor da saída será zerado no próximo ciclo de clock e 
o processo será reiniciado.
a respeito dessas asserções, assinale a opção correta.
a	 as asserções i e ii são proposições verdadeiras, e a ii é uma justificativa correta da i.
b	 as asserções i e ii são proposições verdadeiras, mas a ii não é uma justificativa correta da i.
c	 a asserção i é uma proposição verdadeira, e a ii é uma proposição falsa.
d	 a asserção i é uma proposição falsa, e a ii é uma proposição verdadeira.
e	 as asserções i e ii são proposições falsas.
*r08202329*
validinep2023validinep2023validinep2023validinep2023validin3p2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023validinep2023
validinep2023validinep2023validin3p2023validinep2023validinep2validinep

30
engenharia de computação