Fitter report for ALU_4BIT
Thu Mar 06 08:53:00 2014
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. Output Pin Default Load For Reported TCO
 11. Fitter Resource Utilization by Entity
 12. Non-Global High Fan-Out Signals
 13. Interconnect Usage Summary
 14. LAB External Interconnect
 15. LAB Macrocells
 16. Parallel Expander
 17. Shareable Expander
 18. Logic Cell Interconnection
 19. Fitter Device Options
 20. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Thu Mar 06 08:53:00 2014   ;
; Quartus II Version    ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name         ; ALU_4BIT                                ;
; Top-level Entity Name ; ALU_4BIT                                ;
; Family                ; MAX7000S                                ;
; Device                ; EPM7128SLC84-15                         ;
; Timing Models         ; Final                                   ;
; Total macrocells      ; 40 / 128 ( 31 % )                       ;
; Total pins            ; 21 / 68 ( 31 % )                        ;
+-----------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7128SLC84-15 ;               ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Use TimeQuest Timing Analyzer                                              ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; On              ; On            ;
; Limit to One Fitting Attempt                                               ; Off             ; Off           ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Fitter Effort                                                              ; Auto Fit        ; Auto Fit      ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
; Use Best Effort Settings for Compilation                                   ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in S:/My Documents/DavidHouston/EE131LABS/LAB8/ALU_4BIT/ALU_4BIT.pin.


+-------------------------------------------------------+
; Fitter Resource Usage Summary                         ;
+-----------------------------------+-------------------+
; Resource                          ; Usage             ;
+-----------------------------------+-------------------+
; Logic cells                       ; 40 / 128 ( 31 % ) ;
; Registers                         ; 0 / 128 ( 0 % )   ;
; Number of pterms used             ; 193               ;
; User inserted logic elements      ; 0                 ;
; I/O pins                          ; 21 / 68 ( 31 % )  ;
;     -- Clock pins                 ; 0 / 2 ( 0 % )     ;
;     -- Dedicated input pins       ; 0 / 2 ( 0 % )     ;
; Global signals                    ; 0                 ;
; Shareable expanders               ; 6 / 128 ( 5 % )   ;
; Parallel expanders                ; 19 / 120 ( 16 % ) ;
; Cells using turbo bit             ; 40 / 128 ( 31 % ) ;
; Maximum fan-out node              ; A0                ;
; Maximum fan-out                   ; 37                ;
; Highest non-global fan-out signal ; A0                ;
; Highest non-global fan-out        ; 37                ;
; Total fan-out                     ; 319               ;
; Average fan-out                   ; 4.76              ;
+-----------------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                 ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; A0   ; 39    ; --       ; 4   ; 37                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A1   ; 40    ; --       ; 4   ; 27                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A2   ; 37    ; --       ; 4   ; 17                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A3   ; 35    ; --       ; 4   ; 16                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; B0   ; 56    ; --       ; 6   ; 33                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; B1   ; 55    ; --       ; 6   ; 29                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; B2   ; 54    ; --       ; 6   ; 18                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; B3   ; 41    ; --       ; 4   ; 21                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; CIN  ; 36    ; --       ; 4   ; 35                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; SEL0 ; 33    ; --       ; 4   ; 24                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; SEL1 ; 34    ; --       ; 4   ; 9                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                              ;
+------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; COUT ; 44    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; F0   ; 49    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; F1   ; 48    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; F2   ; 46    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; F3   ; 45    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; OVR  ; 50    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 5        ; 4          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 6        ; 5          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 9        ; 8          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 10       ; 9          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 11       ; 10         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 12       ; 11         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 16       ; 15         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 17       ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 18       ; 17         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 21       ; 20         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 22       ; 21         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 25       ; 24         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 28       ; 27         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 29       ; 28         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 30       ; 29         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 31       ; 30         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; SEL0           ; input  ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; SEL1           ; input  ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; A3             ; input  ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; CIN            ; input  ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; A2             ; input  ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; A0             ; input  ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; A1             ; input  ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; B3             ; input  ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; COUT           ; output ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; F3             ; output ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; F2             ; output ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; F1             ; output ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; F0             ; output ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; OVR            ; output ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 52       ; 51         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; B2             ; input  ; TTL          ;         ; Y               ;
; 55       ; 54         ; --       ; B1             ; input  ; TTL          ;         ; Y               ;
; 56       ; 55         ; --       ; B0             ; input  ; TTL          ;         ; Y               ;
; 57       ; 56         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 58       ; 57         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 61       ; 60         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 64       ; 63         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 65       ; 64         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 68       ; 67         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 69       ; 68         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 70       ; 69         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 74       ; 73         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 75       ; 74         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 76       ; 75         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 77       ; 76         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 80       ; 79         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 81       ; 80         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; GND+           ;        ;              ;         ;                 ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                   ;
+----------------------------+------------+------+---------------------------------------------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name                                     ; Library Name ;
+----------------------------+------------+------+---------------------------------------------------------+--------------+
; |ALU_4BIT                  ; 40         ; 21   ; |ALU_4BIT                                               ; work         ;
;    |MUX2_1:inst15|         ; 14         ; 0    ; |ALU_4BIT|MUX2_1:inst15                                 ; work         ;
;    |MUX4_1:inst14|         ; 9          ; 0    ; |ALU_4BIT|MUX4_1:inst14                                 ; work         ;
;    |add_4bit:inst12|       ; 9          ; 0    ; |ALU_4BIT|add_4bit:inst12                               ; work         ;
;       |ADD_1BIT:inst19|    ; 6          ; 0    ; |ALU_4BIT|add_4bit:inst12|ADD_1BIT:inst19               ; work         ;
;       |ADD_1BIT:inst20|    ; 3          ; 0    ; |ALU_4BIT|add_4bit:inst12|ADD_1BIT:inst20               ; work         ;
;    |sub_4bit:inst13|       ; 8          ; 0    ; |ALU_4BIT|sub_4bit:inst13                               ; work         ;
;       |add_4bit:inst|      ; 8          ; 0    ; |ALU_4BIT|sub_4bit:inst13|add_4bit:inst                 ; work         ;
;          |ADD_1BIT:inst19| ; 5          ; 0    ; |ALU_4BIT|sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19 ; work         ;
;          |ADD_1BIT:inst20| ; 3          ; 0    ; |ALU_4BIT|sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst20 ; work         ;
+----------------------------+------------+------+---------------------------------------------------------+--------------+


+-----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                 ;
+-------------------------------------------------------+---------+
; Name                                                  ; Fan-Out ;
+-------------------------------------------------------+---------+
; A0                                                    ; 37      ;
; CIN                                                   ; 35      ;
; B0                                                    ; 33      ;
; B1                                                    ; 29      ;
; A1                                                    ; 27      ;
; SEL0                                                  ; 24      ;
; B3                                                    ; 21      ;
; B2                                                    ; 18      ;
; A2                                                    ; 17      ;
; A3                                                    ; 16      ;
; SEL1                                                  ; 9       ;
; MUX4_1:inst14|ALUOUT1~14bal                           ; 3       ;
; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|COUT~9  ; 3       ;
; add_4bit:inst12|ADD_1BIT:inst19|SUM~0bal              ; 2       ;
; add_4bit:inst12|ADD_1BIT:inst19|COUT~9                ; 2       ;
; MUX4_1:inst14|ALUOUT1~8                               ; 2       ;
; MUX4_1:inst14|ALUOUT0~8bal                            ; 1       ;
; MUX2_1:inst15|OVR~72                                  ; 1       ;
; MUX2_1:inst15|OVR~66                                  ; 1       ;
; MUX2_1:inst15|OVR~60                                  ; 1       ;
; MUX2_1:inst15|OVR~54                                  ; 1       ;
; MUX2_1:inst15|OVR~48                                  ; 1       ;
; MUX2_1:inst15|OVR~42                                  ; 1       ;
; MUX4_1:inst14|ALUOUT3~17                              ; 1       ;
; add_4bit:inst12|ADD_1BIT:inst20|COUT~16               ; 1       ;
; add_4bit:inst12|ADD_1BIT:inst20|COUT~10               ; 1       ;
; add_4bit:inst12|ADD_1BIT:inst19|COUT~16               ; 1       ;
; add_4bit:inst12|ADD_1BIT:inst19|COUT~10               ; 1       ;
; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst20|COUT~16 ; 1       ;
; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst20|COUT~10 ; 1       ;
; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|COUT~16 ; 1       ;
; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|COUT~10 ; 1       ;
; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|SUM~10  ; 1       ;
; add_4bit:inst12|ADD_1BIT:inst19|SUM~9                 ; 1       ;
; MUX4_1:inst14|ALUOUT1~31                              ; 1       ;
; MUX4_1:inst14|ALUOUT1~25                              ; 1       ;
; MUX2_1:inst15|OVR~39                                  ; 1       ;
; MUX2_1:inst15|OVR~38                                  ; 1       ;
; MUX2_1:inst15|OVR~32                                  ; 1       ;
; MUX2_1:inst15|OVR~26                                  ; 1       ;
; MUX2_1:inst15|OVR~20                                  ; 1       ;
; MUX2_1:inst15|OVR~14                                  ; 1       ;
; MUX2_1:inst15|OVR~8                                   ; 1       ;
; MUX4_1:inst14|ALUOUT3~16                              ; 1       ;
; MUX4_1:inst14|ALUOUT3~9                               ; 1       ;
; MUX2_1:inst15|COUT~7                                  ; 1       ;
; add_4bit:inst12|ADD_1BIT:inst20|COUT~9                ; 1       ;
; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst20|COUT~9  ; 1       ;
; MUX4_1:inst14|ALUOUT2~13                              ; 1       ;
; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|SUM~3   ; 1       ;
+-------------------------------------------------------+---------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 43 / 288 ( 15 % ) ;
; PIAs                       ; 43 / 288 ( 15 % ) ;
+----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 5.38) ; Number of LABs  (Total = 3) ;
+----------------------------------------------+-----------------------------+
; 0 - 1                                        ; 5                           ;
; 2 - 3                                        ; 0                           ;
; 4 - 5                                        ; 0                           ;
; 6 - 7                                        ; 0                           ;
; 8 - 9                                        ; 1                           ;
; 10 - 11                                      ; 1                           ;
; 12 - 13                                      ; 0                           ;
; 14 - 15                                      ; 0                           ;
; 16 - 17                                      ; 0                           ;
; 18 - 19                                      ; 0                           ;
; 20 - 21                                      ; 0                           ;
; 22 - 23                                      ; 0                           ;
; 24 - 25                                      ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 5.00) ; Number of LABs  (Total = 3) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 5                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;
; 6                                      ; 0                           ;
; 7                                      ; 0                           ;
; 8                                      ; 0                           ;
; 9                                      ; 0                           ;
; 10                                     ; 1                           ;
; 11                                     ; 0                           ;
; 12                                     ; 0                           ;
; 13                                     ; 0                           ;
; 14                                     ; 1                           ;
; 15                                     ; 0                           ;
; 16                                     ; 1                           ;
+----------------------------------------+-----------------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 9                            ;
; 2                        ; 5                            ;
+--------------------------+------------------------------+


+-------------------------------------------------------------------------------+
; Shareable Expander                                                            ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders  (Average = 0.75) ; Number of LABs  (Total = 1) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 7                           ;
; 1                                               ; 0                           ;
; 2                                               ; 0                           ;
; 3                                               ; 0                           ;
; 4                                               ; 0                           ;
; 5                                               ; 0                           ;
; 6                                               ; 1                           ;
+-------------------------------------------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                               ;
+-----+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                                                                                    ; Output                                                                                     ;
+-----+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+
;  A  ; LC10       ; MUX2_1:inst15|OVR~48, B2, SEL0, CIN, A0, A1, B3, A3, B0                                                                                                                                                  ; MUX2_1:inst15|OVR~39                                                                       ;
;  A  ; LC12       ; MUX2_1:inst15|OVR~54, B1, SEL0, CIN, A0, A2, B3, A3, B0                                                                                                                                                  ; MUX2_1:inst15|OVR~39                                                                       ;
;  A  ; LC3        ; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst20|COUT~16, B1, B3, A1, A2, CIN, A0, B0                                                                                                                       ; MUX2_1:inst15|COUT~7                                                                       ;
;  A  ; LC6        ; add_4bit:inst12|ADD_1BIT:inst20|COUT~16, B1, B3, A1, A2, CIN, A0, B0                                                                                                                                     ; MUX2_1:inst15|COUT~7                                                                       ;
;  A  ; LC14       ; MUX2_1:inst15|OVR~60, SEL0, CIN, A0, A1, A2, B3, A3, B0                                                                                                                                                  ; MUX2_1:inst15|OVR~39                                                                       ;
;  A  ; LC16       ; MUX2_1:inst15|OVR~72, B1, SEL0, A1, A2, B3, A3, B2, B0, A0, CIN                                                                                                                                          ; MUX2_1:inst15|OVR~39                                                                       ;
;  A  ; LC8        ; MUX2_1:inst15|OVR~42, B2, B1, SEL0, CIN, A0, B3, A3, B0                                                                                                                                                  ; MUX2_1:inst15|OVR~39                                                                       ;
;  A  ; LC1        ; B2, B1, B0, B3, A0, CIN, A1                                                                                                                                                                              ; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst20|COUT~16                                      ;
;  A  ; LC2        ; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst20|COUT~10, B2, B0, B3, CIN, A1, A2, A0, B1                                                                                                                   ; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst20|COUT~9                                       ;
;  A  ; LC4        ; B2, B1, B0, B3, A0, CIN, A1                                                                                                                                                                              ; add_4bit:inst12|ADD_1BIT:inst20|COUT~16                                                    ;
;  A  ; LC5        ; add_4bit:inst12|ADD_1BIT:inst20|COUT~10, B2, B0, B3, CIN, A1, A2, A0, B1                                                                                                                                 ; add_4bit:inst12|ADD_1BIT:inst20|COUT~9                                                     ;
;  A  ; LC7        ; B2, B1, B0, SEL0, CIN, B3, A3, A0                                                                                                                                                                        ; MUX2_1:inst15|OVR~8                                                                        ;
;  A  ; LC9        ; B2, B0, SEL0, CIN, A1, B3, A3, A0                                                                                                                                                                        ; MUX2_1:inst15|OVR~14                                                                       ;
;  A  ; LC11       ; B1, B0, SEL0, CIN, A2, B3, A3, A0                                                                                                                                                                        ; MUX2_1:inst15|OVR~20                                                                       ;
;  A  ; LC13       ; B0, SEL0, CIN, A1, A2, B3, A3, A0                                                                                                                                                                        ; MUX2_1:inst15|OVR~26                                                                       ;
;  A  ; LC15       ; B2, SEL0, A2, B3, A3, B1, A1                                                                                                                                                                             ; MUX2_1:inst15|OVR~38                                                                       ;
;  B  ; LC25       ; B1, B0, CIN, A0                                                                                                                                                                                          ; add_4bit:inst12|ADD_1BIT:inst19|SUM~2                                                      ;
;  B  ; LC26       ; add_4bit:inst12|ADD_1BIT:inst19|SUM~9, B1, A1, B0, CIN, A0, add_4bit:inst12|ADD_1BIT:inst19|SUM~0bal                                                                                                     ; MUX4_1:inst14|ALUOUT2~13                                                                   ;
;  B  ; LC24       ; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|SUM~10, B1, A1, B0, CIN, A0, add_4bit:inst12|ADD_1BIT:inst19|SUM~0bal                                                                                      ; MUX4_1:inst14|ALUOUT2~13                                                                   ;
;  B  ; LC19       ; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|COUT~16, B1, A2, A0, CIN, A1, B0                                                                                                                           ; MUX2_1:inst15|COUT~7, MUX4_1:inst14|ALUOUT3~16, MUX4_1:inst14|ALUOUT3~17                   ;
;  B  ; LC22       ; add_4bit:inst12|ADD_1BIT:inst19|COUT~16, B1, A2, A0, CIN, A1, B0                                                                                                                                         ; MUX2_1:inst15|COUT~7, MUX4_1:inst14|ALUOUT3~17                                             ;
;  B  ; LC23       ; B1, B0, CIN, A0                                                                                                                                                                                          ; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|SUM~3                                        ;
;  B  ; LC17       ; B2, B1, B0, CIN, A0, A1                                                                                                                                                                                  ; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|COUT~16                                      ;
;  B  ; LC18       ; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|COUT~10, B2, B0, A1, A0, CIN, A2, B1                                                                                                                       ; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|COUT~9                                       ;
;  B  ; LC20       ; B2, B1, B0, CIN, A0, A1                                                                                                                                                                                  ; add_4bit:inst12|ADD_1BIT:inst19|COUT~16                                                    ;
;  B  ; LC21       ; add_4bit:inst12|ADD_1BIT:inst19|COUT~10, B2, B0, A1, A0, CIN, A2, B1                                                                                                                                     ; add_4bit:inst12|ADD_1BIT:inst19|COUT~9                                                     ;
;  E  ; LC75       ; MUX2_1:inst15|OVR~8, MUX2_1:inst15|OVR~14, MUX2_1:inst15|OVR~20, MUX2_1:inst15|OVR~26, MUX2_1:inst15|OVR~32, MUX2_1:inst15|OVR~38                                                                        ; OVR                                                                                        ;
;  E  ; LC70       ; MUX4_1:inst14|ALUOUT1~14bal, SEL1, B1, A1, CIN, SEL0, A0, MUX4_1:inst14|ALUOUT1~8, B0                                                                                                                    ; MUX4_1:inst14|ALUOUT1~31                                                                   ;
;  E  ; LC71       ; MUX4_1:inst14|ALUOUT1~25, MUX4_1:inst14|ALUOUT1~14bal, MUX4_1:inst14|ALUOUT1~9, SEL1, B0, B1, A1, SEL0, MUX4_1:inst14|ALUOUT1~10, MUX4_1:inst14|ALUOUT1~8, CIN, A0                                       ; MUX4_1:inst14|ALUOUT1~22                                                                   ;
;  E  ; LC73       ; MUX4_1:inst14|ALUOUT0~8bal, MUX4_1:inst14|ALUOUT0~13, CIN, A0, SEL0, B0, MUX4_1:inst14|ALUOUT0~6, SEL1                                                                                                   ; F0                                                                                         ;
;  E  ; LC66       ; add_4bit:inst12|ADD_1BIT:inst19|COUT~9, SEL1, SEL0, A3, B3, sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|COUT~9                                                                                         ; MUX4_1:inst14|ALUOUT3~16                                                                   ;
;  E  ; LC72       ; MUX4_1:inst14|ALUOUT1~31, MUX4_1:inst14|ALUOUT1~14bal, SEL1, B1, A1, CIN, SEL0, A0                                                                                                                       ; F1                                                                                         ;
;  E  ; LC69       ; B2, SEL1, SEL0, A2, add_4bit:inst12|ADD_1BIT:inst19|SUM~2, sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|SUM~3                                                                                           ; F2                                                                                         ;
;  E  ; LC65       ; sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|COUT~9, B3, SEL0, sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst20|COUT~9, A3, add_4bit:inst12|ADD_1BIT:inst19|COUT~9, add_4bit:inst12|ADD_1BIT:inst20|COUT~9 ; COUT                                                                                       ;
;  E  ; LC67       ; MUX4_1:inst14|ALUOUT3~17, SEL0, sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|COUT~9, A3, B3, MUX4_1:inst14|ALUOUT3~9, SEL1                                                                              ; F3                                                                                         ;
;  E  ; LC76       ; B2, B1, SEL0, A1, B3, A3, B0, A0                                                                                                                                                                         ; MUX2_1:inst15|OVR~32                                                                       ;
;  E  ; LC77       ; MUX2_1:inst15|OVR~66, B2, B1, SEL0, CIN, A0, B3, A3, B0, A1, A2                                                                                                                                          ; MUX2_1:inst15|OVR~39                                                                       ;
;  E  ; LC68       ; SEL1, CIN, A0, SEL0, B0                                                                                                                                                                                  ; MUX4_1:inst14|ALUOUT0~18                                                                   ;
;  E  ; LC74       ; SEL1, B0, B1, A1, CIN, A0                                                                                                                                                                                ; MUX4_1:inst14|ALUOUT1~22, MUX4_1:inst14|ALUOUT1~25, MUX4_1:inst14|ALUOUT1~31               ;
;  E  ; LC78       ; A2, B2                                                                                                                                                                                                   ; add_4bit:inst12|ADD_1BIT:inst19|SUM~2, sub_4bit:inst13|add_4bit:inst|ADD_1BIT:inst19|SUM~3 ;
+-----+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Thu Mar 06 08:52:59 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ALU_4BIT -c ALU_4BIT
Info: Selected device EPM7128SLC84-15 for design "ALU_4BIT"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 171 megabytes
    Info: Processing ended: Thu Mar 06 08:53:01 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


