Fitter report for kim
Thu Dec 21 18:22:49 2023
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 21 18:22:49 2023          ;
; Quartus Prime Version              ; 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Revision Name                      ; kim                                            ;
; Top-level Entity Name              ; codeeee                                        ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE22F17C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 21,900 / 22,320 ( 98 % )                       ;
;     Total combinational functions  ; 21,898 / 22,320 ( 98 % )                       ;
;     Dedicated logic registers      ; 175 / 22,320 ( < 1 % )                         ;
; Total registers                    ; 175                                            ;
; Total pins                         ; 31 / 154 ( 20 % )                              ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 20 / 132 ( 15 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.7%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 22169 ) ; 0.00 % ( 0 / 22169 )       ; 0.00 % ( 0 / 22169 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 22169 ) ; 0.00 % ( 0 / 22169 )       ; 0.00 % ( 0 / 22169 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 22159 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Verilog/kim/output_files/kim.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 21,900 / 22,320 ( 98 % ) ;
;     -- Combinational with no register       ; 21725                    ;
;     -- Register only                        ; 2                        ;
;     -- Combinational with a register        ; 173                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 6215                     ;
;     -- 3 input functions                    ; 8990                     ;
;     -- <=2 input functions                  ; 6693                     ;
;     -- Register only                        ; 2                        ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 14765                    ;
;     -- arithmetic mode                      ; 7133                     ;
;                                             ;                          ;
; Total registers*                            ; 175 / 23,018 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 175 / 22,320 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 1,395 / 1,395 ( 100 % )  ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 31 / 154 ( 20 % )        ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; M9Ks                                        ; 0 / 66 ( 0 % )           ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )      ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )      ;
; Embedded Multiplier 9-bit elements          ; 20 / 132 ( 15 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global signals                              ; 3                        ;
;     -- Global clocks                        ; 3 / 20 ( 15 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 38.8% / 35.6% / 43.2%    ;
; Peak interconnect usage (total/H/V)         ; 66.3% / 59.8% / 80.6%    ;
; Maximum fan-out                             ; 436                      ;
; Highest non-global fan-out                  ; 436                      ;
; Total fan-out                               ; 64932                    ;
; Average fan-out                             ; 2.93                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 21900 / 22320 ( 98 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 21725                  ; 0                              ;
;     -- Register only                        ; 2                      ; 0                              ;
;     -- Combinational with a register        ; 173                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 6215                   ; 0                              ;
;     -- 3 input functions                    ; 8990                   ; 0                              ;
;     -- <=2 input functions                  ; 6693                   ; 0                              ;
;     -- Register only                        ; 2                      ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 14765                  ; 0                              ;
;     -- arithmetic mode                      ; 7133                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 175                    ; 0                              ;
;     -- Dedicated logic registers            ; 175 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1395 / 1395 ( 100 % )  ; 0 / 1395 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 31                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 20 / 132 ( 15 % )      ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 65277                  ; 5                              ;
;     -- Registered Connections               ; 2455                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 17                     ; 0                              ;
;     -- Output Ports                         ; 14                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clock_50m ; E1    ; 1        ; 0            ; 16           ; 7            ; 21                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[0]     ; R12   ; 4        ; 36           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[10]    ; P8    ; 3        ; 25           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[11]    ; A7    ; 8        ; 20           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[12]    ; B6    ; 8        ; 16           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[13]    ; R10   ; 4        ; 34           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[14]    ; M16   ; 5        ; 53           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[15]    ; F15   ; 6        ; 53           ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[1]     ; B7    ; 8        ; 18           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[2]     ; T11   ; 4        ; 36           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[3]     ; T12   ; 4        ; 36           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[4]     ; D15   ; 6        ; 53           ; 26           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[5]     ; E7    ; 8        ; 16           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[6]     ; F14   ; 6        ; 53           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[7]     ; D16   ; 6        ; 53           ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[8]     ; N16   ; 5        ; 53           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pb[9]     ; B13   ; 7        ; 49           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; fnd_d[0] ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fnd_d[1] ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fnd_d[2] ; E8    ; 8        ; 20           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fnd_d[3] ; J2    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fnd_d[4] ; G1    ; 1        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fnd_d[5] ; D8    ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fnd_d[6] ; C6    ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fnd_d[7] ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fnd_s[0] ; G2    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fnd_s[1] ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fnd_s[2] ; F1    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fnd_s[3] ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fnd_s[4] ; J1    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fnd_s[5] ; K1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                       ; Use as regular IO        ; pb[15]                  ; Dual Purpose Pin          ;
; D16      ;                                          ; Use as regular IO        ; pb[7]                   ; Dual Purpose Pin          ;
; D15      ; PADD23                                   ; Use as regular IO        ; pb[4]                   ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; fnd_d[1]                ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; fnd_d[0]                ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; fnd_d[2]                ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; pb[11]                  ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; pb[1]                   ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO        ; pb[12]                  ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO        ; pb[5]                   ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 14 ( 71 % ) ; 2.5V          ; --           ;
; 2        ; 4 / 16 ( 25 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 4 / 20 ( 20 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 18 ( 11 % )  ; 2.5V          ; --           ;
; 6        ; 5 / 13 ( 38 % )  ; 2.5V          ; --           ;
; 7        ; 2 / 24 ( 8 % )   ; 2.5V          ; --           ;
; 8        ; 8 / 24 ( 33 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; pb[11]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; pb[12]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 221        ; 8        ; pb[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; pb[9]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; fnd_d[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; fnd_d[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; fnd_d[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; pb[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 169        ; 6        ; pb[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 26         ; 1        ; clock_50m                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; pb[5]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 218        ; 8        ; fnd_d[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 205        ; 7        ; fnd_d[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; fnd_s[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 13         ; 1        ; fnd_s[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; pb[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 163        ; 6        ; pb[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; fnd_d[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 15         ; 1        ; fnd_s[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; fnd_s[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; fnd_s[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 29         ; 2        ; fnd_d[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; fnd_s[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; pb[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; pb[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; pb[10]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; fnd_d[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; pb[13]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; pb[0]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; pb[2]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 101        ; 4        ; pb[3]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; fnd_s[0]  ; Incomplete set of assignments ;
; fnd_s[1]  ; Incomplete set of assignments ;
; fnd_s[2]  ; Incomplete set of assignments ;
; fnd_s[3]  ; Incomplete set of assignments ;
; fnd_s[4]  ; Incomplete set of assignments ;
; fnd_s[5]  ; Incomplete set of assignments ;
; fnd_d[0]  ; Incomplete set of assignments ;
; fnd_d[1]  ; Incomplete set of assignments ;
; fnd_d[2]  ; Incomplete set of assignments ;
; fnd_d[3]  ; Incomplete set of assignments ;
; fnd_d[4]  ; Incomplete set of assignments ;
; fnd_d[5]  ; Incomplete set of assignments ;
; fnd_d[6]  ; Incomplete set of assignments ;
; fnd_d[7]  ; Incomplete set of assignments ;
; clock_50m ; Incomplete set of assignments ;
; pb[15]    ; Incomplete set of assignments ;
; pb[3]     ; Incomplete set of assignments ;
; pb[7]     ; Incomplete set of assignments ;
; pb[4]     ; Incomplete set of assignments ;
; pb[5]     ; Incomplete set of assignments ;
; pb[2]     ; Incomplete set of assignments ;
; pb[6]     ; Incomplete set of assignments ;
; pb[0]     ; Incomplete set of assignments ;
; pb[8]     ; Incomplete set of assignments ;
; pb[12]    ; Incomplete set of assignments ;
; pb[10]    ; Incomplete set of assignments ;
; pb[13]    ; Incomplete set of assignments ;
; pb[11]    ; Incomplete set of assignments ;
; pb[1]     ; Incomplete set of assignments ;
; pb[9]     ; Incomplete set of assignments ;
; pb[14]    ; Incomplete set of assignments ;
; fnd_s[0]  ; Missing location assignment   ;
; fnd_s[1]  ; Missing location assignment   ;
; fnd_s[2]  ; Missing location assignment   ;
; fnd_s[3]  ; Missing location assignment   ;
; fnd_s[4]  ; Missing location assignment   ;
; fnd_s[5]  ; Missing location assignment   ;
; fnd_d[0]  ; Missing location assignment   ;
; fnd_d[1]  ; Missing location assignment   ;
; fnd_d[2]  ; Missing location assignment   ;
; fnd_d[3]  ; Missing location assignment   ;
; fnd_d[4]  ; Missing location assignment   ;
; fnd_d[5]  ; Missing location assignment   ;
; fnd_d[6]  ; Missing location assignment   ;
; fnd_d[7]  ; Missing location assignment   ;
; clock_50m ; Missing location assignment   ;
; pb[15]    ; Missing location assignment   ;
; pb[3]     ; Missing location assignment   ;
; pb[7]     ; Missing location assignment   ;
; pb[4]     ; Missing location assignment   ;
; pb[5]     ; Missing location assignment   ;
; pb[2]     ; Missing location assignment   ;
; pb[6]     ; Missing location assignment   ;
; pb[0]     ; Missing location assignment   ;
; pb[8]     ; Missing location assignment   ;
; pb[12]    ; Missing location assignment   ;
; pb[10]    ; Missing location assignment   ;
; pb[13]    ; Missing location assignment   ;
; pb[11]    ; Missing location assignment   ;
; pb[1]     ; Missing location assignment   ;
; pb[9]     ; Missing location assignment   ;
; pb[14]    ; Missing location assignment   ;
+-----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                             ; Entity Name         ; Library Name ;
+---------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |codeeee                                    ; 21900 (1860) ; 175 (175)                 ; 0 (0)         ; 0           ; 0    ; 20           ; 0       ; 10        ; 31   ; 0            ; 21725 (1685) ; 2 (2)             ; 173 (170)        ; |codeeee                                                                                                                        ; codeeee             ; work         ;
;    |lpm_divide:Div0|                        ; 1340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1340 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div0                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_ekm:auto_generated|       ; 1340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1340 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div0|lpm_divide_ekm:auto_generated                                                                          ; lpm_divide_ekm      ; work         ;
;          |sign_div_unsign_6nh:divider|      ; 1340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1340 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div0|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider                                              ; sign_div_unsign_6nh ; work         ;
;             |alt_u_div_0af:divider|         ; 1340 (1339)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1340 (1339)  ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div0|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider                        ; alt_u_div_0af       ; work         ;
;                |add_sub_8pc:add_sub_1|      ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div0|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_8pc:add_sub_1  ; add_sub_8pc         ; work         ;
;    |lpm_divide:Div10|                       ; 127 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div10                                                                                                       ; lpm_divide          ; work         ;
;       |lpm_divide_p0p:auto_generated|       ; 127 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div10|lpm_divide_p0p:auto_generated                                                                         ; lpm_divide_p0p      ; work         ;
;          |abs_divider_kbg:divider|          ; 127 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (12)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div10|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider                                                 ; abs_divider_kbg     ; work         ;
;             |alt_u_div_67f:divider|         ; 100 (100)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div10|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider                           ; alt_u_div_67f       ; work         ;
;             |lpm_abs_f0a:my_abs_num|        ; 15 (15)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div10|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_f0a:my_abs_num                          ; lpm_abs_f0a         ; work         ;
;    |lpm_divide:Div11|                       ; 86 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div11                                                                                                       ; lpm_divide          ; work         ;
;       |lpm_divide_cvo:auto_generated|       ; 86 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div11|lpm_divide_cvo:auto_generated                                                                         ; lpm_divide_cvo      ; work         ;
;          |abs_divider_7ag:divider|          ; 86 (12)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (12)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div11|lpm_divide_cvo:auto_generated|abs_divider_7ag:divider                                                 ; abs_divider_7ag     ; work         ;
;             |alt_u_div_c4f:divider|         ; 65 (65)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div11|lpm_divide_cvo:auto_generated|abs_divider_7ag:divider|alt_u_div_c4f:divider                           ; alt_u_div_c4f       ; work         ;
;             |lpm_abs_5v9:my_abs_num|        ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div11|lpm_divide_cvo:auto_generated|abs_divider_7ag:divider|lpm_abs_5v9:my_abs_num                          ; lpm_abs_5v9         ; work         ;
;    |lpm_divide:Div12|                       ; 1338 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1338 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div12                                                                                                       ; lpm_divide          ; work         ;
;       |lpm_divide_ekm:auto_generated|       ; 1338 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1338 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div12|lpm_divide_ekm:auto_generated                                                                         ; lpm_divide_ekm      ; work         ;
;          |sign_div_unsign_6nh:divider|      ; 1338 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1338 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div12|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider                                             ; sign_div_unsign_6nh ; work         ;
;             |alt_u_div_0af:divider|         ; 1338 (1337)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1338 (1337)  ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div12|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider                       ; alt_u_div_0af       ; work         ;
;                |add_sub_8pc:add_sub_1|      ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div12|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_8pc:add_sub_1 ; add_sub_8pc         ; work         ;
;    |lpm_divide:Div2|                        ; 1362 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1362 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div2                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_d2p:auto_generated|       ; 1362 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1362 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div2|lpm_divide_d2p:auto_generated                                                                          ; lpm_divide_d2p      ; work         ;
;          |abs_divider_8dg:divider|          ; 1362 (28)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1362 (28)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div2|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider                                                  ; abs_divider_8dg     ; work         ;
;             |alt_u_div_eaf:divider|         ; 1300 (1300)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1300 (1300)  ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div2|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider                            ; alt_u_div_eaf       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 34 (34)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div2|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num                           ; lpm_abs_i0a         ; work         ;
;    |lpm_divide:Div3|                        ; 218 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div3                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_e2p:auto_generated|       ; 218 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div3|lpm_divide_e2p:auto_generated                                                                          ; lpm_divide_e2p      ; work         ;
;          |abs_divider_9dg:divider|          ; 218 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (12)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div3|lpm_divide_e2p:auto_generated|abs_divider_9dg:divider                                                  ; abs_divider_9dg     ; work         ;
;             |alt_u_div_gaf:divider|         ; 174 (174)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (174)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div3|lpm_divide_e2p:auto_generated|abs_divider_9dg:divider|alt_u_div_gaf:divider                            ; alt_u_div_gaf       ; work         ;
;             |lpm_abs_m0a:my_abs_num|        ; 32 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div3|lpm_divide_e2p:auto_generated|abs_divider_9dg:divider|lpm_abs_m0a:my_abs_num                           ; lpm_abs_m0a         ; work         ;
;    |lpm_divide:Div4|                        ; 205 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div4                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_72p:auto_generated|       ; 205 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div4|lpm_divide_72p:auto_generated                                                                          ; lpm_divide_72p      ; work         ;
;          |abs_divider_2dg:divider|          ; 205 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (13)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div4|lpm_divide_72p:auto_generated|abs_divider_2dg:divider                                                  ; abs_divider_2dg     ; work         ;
;             |alt_u_div_2af:divider|         ; 166 (166)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (166)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div4|lpm_divide_72p:auto_generated|abs_divider_2dg:divider|alt_u_div_2af:divider                            ; alt_u_div_2af       ; work         ;
;             |lpm_abs_j0a:my_abs_num|        ; 26 (26)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div4|lpm_divide_72p:auto_generated|abs_divider_2dg:divider|lpm_abs_j0a:my_abs_num                           ; lpm_abs_j0a         ; work         ;
;    |lpm_divide:Div5|                        ; 132 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div5                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_p0p:auto_generated|       ; 132 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div5|lpm_divide_p0p:auto_generated                                                                          ; lpm_divide_p0p      ; work         ;
;          |abs_divider_kbg:divider|          ; 132 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (12)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div5|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider                                                  ; abs_divider_kbg     ; work         ;
;             |alt_u_div_67f:divider|         ; 100 (100)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div5|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider                            ; alt_u_div_67f       ; work         ;
;             |lpm_abs_f0a:my_abs_num|        ; 20 (20)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div5|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_f0a:my_abs_num                           ; lpm_abs_f0a         ; work         ;
;    |lpm_divide:Div6|                        ; 90 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div6                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_cvo:auto_generated|       ; 90 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div6|lpm_divide_cvo:auto_generated                                                                          ; lpm_divide_cvo      ; work         ;
;          |abs_divider_7ag:divider|          ; 90 (12)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (12)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div6|lpm_divide_cvo:auto_generated|abs_divider_7ag:divider                                                  ; abs_divider_7ag     ; work         ;
;             |alt_u_div_c4f:divider|         ; 65 (65)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div6|lpm_divide_cvo:auto_generated|abs_divider_7ag:divider|alt_u_div_c4f:divider                            ; alt_u_div_c4f       ; work         ;
;             |lpm_abs_5v9:my_abs_num|        ; 13 (13)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div6|lpm_divide_cvo:auto_generated|abs_divider_7ag:divider|lpm_abs_5v9:my_abs_num                           ; lpm_abs_5v9         ; work         ;
;    |lpm_divide:Div7|                        ; 1298 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1298 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div7                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_a2p:auto_generated|       ; 1298 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1298 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div7|lpm_divide_a2p:auto_generated                                                                          ; lpm_divide_a2p      ; work         ;
;          |abs_divider_5dg:divider|          ; 1298 (30)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1298 (30)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div7|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider                                                  ; abs_divider_5dg     ; work         ;
;             |alt_u_div_8af:divider|         ; 1232 (1232)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1232 (1232)  ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div7|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider                            ; alt_u_div_8af       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 36 (36)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div7|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num                           ; lpm_abs_i0a         ; work         ;
;    |lpm_divide:Div8|                        ; 186 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 186 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div8                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_72p:auto_generated|       ; 186 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 186 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div8|lpm_divide_72p:auto_generated                                                                          ; lpm_divide_72p      ; work         ;
;          |abs_divider_2dg:divider|          ; 186 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 186 (11)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div8|lpm_divide_72p:auto_generated|abs_divider_2dg:divider                                                  ; abs_divider_2dg     ; work         ;
;             |alt_u_div_2af:divider|         ; 156 (156)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (156)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div8|lpm_divide_72p:auto_generated|abs_divider_2dg:divider|alt_u_div_2af:divider                            ; alt_u_div_2af       ; work         ;
;             |lpm_abs_j0a:my_abs_num|        ; 19 (19)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div8|lpm_divide_72p:auto_generated|abs_divider_2dg:divider|lpm_abs_j0a:my_abs_num                           ; lpm_abs_j0a         ; work         ;
;    |lpm_divide:Div9|                        ; 199 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div9                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_e2p:auto_generated|       ; 199 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div9|lpm_divide_e2p:auto_generated                                                                          ; lpm_divide_e2p      ; work         ;
;          |abs_divider_9dg:divider|          ; 199 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 199 (5)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div9|lpm_divide_e2p:auto_generated|abs_divider_9dg:divider                                                  ; abs_divider_9dg     ; work         ;
;             |alt_u_div_gaf:divider|         ; 172 (172)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 172 (172)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div9|lpm_divide_e2p:auto_generated|abs_divider_9dg:divider|alt_u_div_gaf:divider                            ; alt_u_div_gaf       ; work         ;
;             |lpm_abs_m0a:my_abs_num|        ; 22 (22)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Div9|lpm_divide_e2p:auto_generated|abs_divider_9dg:divider|lpm_abs_m0a:my_abs_num                           ; lpm_abs_m0a         ; work         ;
;    |lpm_divide:Mod0|                        ; 1318 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1318 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod0                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_hcm:auto_generated|       ; 1318 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1318 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod0|lpm_divide_hcm:auto_generated                                                                          ; lpm_divide_hcm      ; work         ;
;          |sign_div_unsign_6nh:divider|      ; 1318 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1318 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod0|lpm_divide_hcm:auto_generated|sign_div_unsign_6nh:divider                                              ; sign_div_unsign_6nh ; work         ;
;             |alt_u_div_0af:divider|         ; 1318 (1318)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1318 (1318)  ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod0|lpm_divide_hcm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider                        ; alt_u_div_0af       ; work         ;
;    |lpm_divide:Mod10|                       ; 884 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 884 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod10                                                                                                       ; lpm_divide          ; work         ;
;       |lpm_divide_voo:auto_generated|       ; 884 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 884 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod10|lpm_divide_voo:auto_generated                                                                         ; lpm_divide_voo      ; work         ;
;          |abs_divider_nbg:divider|          ; 884 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 884 (15)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod10|lpm_divide_voo:auto_generated|abs_divider_nbg:divider                                                 ; abs_divider_nbg     ; work         ;
;             |alt_u_div_c7f:divider|         ; 869 (869)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 869 (869)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod10|lpm_divide_voo:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider                           ; alt_u_div_c7f       ; work         ;
;    |lpm_divide:Mod11|                       ; 623 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 623 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod11                                                                                                       ; lpm_divide          ; work         ;
;       |lpm_divide_soo:auto_generated|       ; 623 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 623 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod11|lpm_divide_soo:auto_generated                                                                         ; lpm_divide_soo      ; work         ;
;          |abs_divider_lbg:divider|          ; 623 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 623 (11)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod11|lpm_divide_soo:auto_generated|abs_divider_lbg:divider                                                 ; abs_divider_lbg     ; work         ;
;             |alt_u_div_77f:divider|         ; 603 (603)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 603 (603)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod11|lpm_divide_soo:auto_generated|abs_divider_lbg:divider|alt_u_div_77f:divider                           ; alt_u_div_77f       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod11|lpm_divide_soo:auto_generated|abs_divider_lbg:divider|lpm_abs_i0a:my_abs_num                          ; lpm_abs_i0a         ; work         ;
;    |lpm_divide:Mod12|                       ; 1327 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1327 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod12                                                                                                       ; lpm_divide          ; work         ;
;       |lpm_divide_hcm:auto_generated|       ; 1327 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1327 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod12|lpm_divide_hcm:auto_generated                                                                         ; lpm_divide_hcm      ; work         ;
;          |sign_div_unsign_6nh:divider|      ; 1327 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1327 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod12|lpm_divide_hcm:auto_generated|sign_div_unsign_6nh:divider                                             ; sign_div_unsign_6nh ; work         ;
;             |alt_u_div_0af:divider|         ; 1327 (1327)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1327 (1327)  ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod12|lpm_divide_hcm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider                       ; alt_u_div_0af       ; work         ;
;    |lpm_divide:Mod2|                        ; 1417 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1417 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod2                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_gqo:auto_generated|       ; 1417 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1417 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod2|lpm_divide_gqo:auto_generated                                                                          ; lpm_divide_gqo      ; work         ;
;          |abs_divider_8dg:divider|          ; 1417 (32)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1417 (32)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod2|lpm_divide_gqo:auto_generated|abs_divider_8dg:divider                                                  ; abs_divider_8dg     ; work         ;
;             |alt_u_div_eaf:divider|         ; 1366 (1366)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1366 (1366)  ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod2|lpm_divide_gqo:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider                            ; alt_u_div_eaf       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 19 (19)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod2|lpm_divide_gqo:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num                           ; lpm_abs_i0a         ; work         ;
;    |lpm_divide:Mod3|                        ; 1309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1307 (0)     ; 0 (0)             ; 2 (0)            ; |codeeee|lpm_divide:Mod3                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_dqo:auto_generated|       ; 1309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1307 (0)     ; 0 (0)             ; 2 (0)            ; |codeeee|lpm_divide:Mod3|lpm_divide_dqo:auto_generated                                                                          ; lpm_divide_dqo      ; work         ;
;          |abs_divider_5dg:divider|          ; 1309 (27)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1307 (27)    ; 0 (0)             ; 2 (0)            ; |codeeee|lpm_divide:Mod3|lpm_divide_dqo:auto_generated|abs_divider_5dg:divider                                                  ; abs_divider_5dg     ; work         ;
;             |alt_u_div_8af:divider|         ; 1280 (1280)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1278 (1278)  ; 0 (0)             ; 2 (2)            ; |codeeee|lpm_divide:Mod3|lpm_divide_dqo:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider                            ; alt_u_div_8af       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod3|lpm_divide_dqo:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num                           ; lpm_abs_i0a         ; work         ;
;    |lpm_divide:Mod4|                        ; 1105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1105 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod4                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_9qo:auto_generated|       ; 1105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1105 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod4|lpm_divide_9qo:auto_generated                                                                          ; lpm_divide_9qo      ; work         ;
;          |abs_divider_1dg:divider|          ; 1105 (20)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1105 (20)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod4|lpm_divide_9qo:auto_generated|abs_divider_1dg:divider                                                  ; abs_divider_1dg     ; work         ;
;             |alt_u_div_1af:divider|         ; 1081 (1081)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1081 (1081)  ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod4|lpm_divide_9qo:auto_generated|abs_divider_1dg:divider|alt_u_div_1af:divider                            ; alt_u_div_1af       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod4|lpm_divide_9qo:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num                           ; lpm_abs_i0a         ; work         ;
;    |lpm_divide:Mod5|                        ; 884 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 883 (0)      ; 0 (0)             ; 1 (0)            ; |codeeee|lpm_divide:Mod5                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_voo:auto_generated|       ; 884 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 883 (0)      ; 0 (0)             ; 1 (0)            ; |codeeee|lpm_divide:Mod5|lpm_divide_voo:auto_generated                                                                          ; lpm_divide_voo      ; work         ;
;          |abs_divider_nbg:divider|          ; 884 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 883 (15)     ; 0 (0)             ; 1 (0)            ; |codeeee|lpm_divide:Mod5|lpm_divide_voo:auto_generated|abs_divider_nbg:divider                                                  ; abs_divider_nbg     ; work         ;
;             |alt_u_div_c7f:divider|         ; 869 (869)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 868 (868)    ; 0 (0)             ; 1 (1)            ; |codeeee|lpm_divide:Mod5|lpm_divide_voo:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider                            ; alt_u_div_c7f       ; work         ;
;    |lpm_divide:Mod6|                        ; 619 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 619 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod6                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_soo:auto_generated|       ; 619 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 619 (0)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod6|lpm_divide_soo:auto_generated                                                                          ; lpm_divide_soo      ; work         ;
;          |abs_divider_lbg:divider|          ; 619 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 619 (10)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod6|lpm_divide_soo:auto_generated|abs_divider_lbg:divider                                                  ; abs_divider_lbg     ; work         ;
;             |alt_u_div_77f:divider|         ; 603 (603)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 603 (603)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod6|lpm_divide_soo:auto_generated|abs_divider_lbg:divider|alt_u_div_77f:divider                            ; alt_u_div_77f       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod6|lpm_divide_soo:auto_generated|abs_divider_lbg:divider|lpm_abs_i0a:my_abs_num                           ; lpm_abs_i0a         ; work         ;
;    |lpm_divide:Mod7|                        ; 1248 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1248 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod7                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_dqo:auto_generated|       ; 1248 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1248 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod7|lpm_divide_dqo:auto_generated                                                                          ; lpm_divide_dqo      ; work         ;
;          |abs_divider_5dg:divider|          ; 1248 (27)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1248 (27)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod7|lpm_divide_dqo:auto_generated|abs_divider_5dg:divider                                                  ; abs_divider_5dg     ; work         ;
;             |alt_u_div_8af:divider|         ; 1218 (1218)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1218 (1218)  ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod7|lpm_divide_dqo:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider                            ; alt_u_div_8af       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod7|lpm_divide_dqo:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num                           ; lpm_abs_i0a         ; work         ;
;    |lpm_divide:Mod8|                        ; 1362 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1362 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod8                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_gqo:auto_generated|       ; 1362 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1362 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod8|lpm_divide_gqo:auto_generated                                                                          ; lpm_divide_gqo      ; work         ;
;          |abs_divider_8dg:divider|          ; 1362 (32)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1362 (32)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod8|lpm_divide_gqo:auto_generated|abs_divider_8dg:divider                                                  ; abs_divider_8dg     ; work         ;
;             |alt_u_div_eaf:divider|         ; 1328 (1328)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1328 (1328)  ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod8|lpm_divide_gqo:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider                            ; alt_u_div_eaf       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod8|lpm_divide_gqo:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num                           ; lpm_abs_i0a         ; work         ;
;    |lpm_divide:Mod9|                        ; 1105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1105 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod9                                                                                                        ; lpm_divide          ; work         ;
;       |lpm_divide_9qo:auto_generated|       ; 1105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1105 (0)     ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod9|lpm_divide_9qo:auto_generated                                                                          ; lpm_divide_9qo      ; work         ;
;          |abs_divider_1dg:divider|          ; 1105 (20)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1105 (20)    ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod9|lpm_divide_9qo:auto_generated|abs_divider_1dg:divider                                                  ; abs_divider_1dg     ; work         ;
;             |alt_u_div_1af:divider|         ; 1081 (1081)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1081 (1081)  ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod9|lpm_divide_9qo:auto_generated|abs_divider_1dg:divider|alt_u_div_1af:divider                            ; alt_u_div_1af       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 4 (4)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_divide:Mod9|lpm_divide_9qo:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num                           ; lpm_abs_i0a         ; work         ;
;    |lpm_mult:Mult0|                         ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult0                                                                                                         ; lpm_mult            ; work         ;
;       |multcore:mult_core|                  ; 11 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (5)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore            ; work         ;
;          |mpar_add:padder|                  ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;             |lpm_add_sub:adder[0]|          ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                |add_sub_kgh:auto_generated| ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                      ; add_sub_kgh         ; work         ;
;    |lpm_mult:Mult10|                        ; 51 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult10                                                                                                        ; lpm_mult            ; work         ;
;       |mult_1dt:auto_generated|             ; 51 (51)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult10|mult_1dt:auto_generated                                                                                ; mult_1dt            ; work         ;
;    |lpm_mult:Mult12|                        ; 51 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult12                                                                                                        ; lpm_mult            ; work         ;
;       |mult_1dt:auto_generated|             ; 51 (51)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult12|mult_1dt:auto_generated                                                                                ; mult_1dt            ; work         ;
;    |lpm_mult:Mult1|                         ; 16 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult1                                                                                                         ; lpm_mult            ; work         ;
;       |multcore:mult_core|                  ; 16 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (8)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult1|multcore:mult_core                                                                                      ; multcore            ; work         ;
;          |mpar_add:padder|                  ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;             |lpm_add_sub:adder[0]|          ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                |add_sub_ngh:auto_generated| ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                      ; add_sub_ngh         ; work         ;
;    |lpm_mult:Mult2|                         ; 13 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult2                                                                                                         ; lpm_mult            ; work         ;
;       |multcore:mult_core|                  ; 13 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (7)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult2|multcore:mult_core                                                                                      ; multcore            ; work         ;
;          |mpar_add:padder|                  ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;             |lpm_add_sub:adder[0]|          ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                |add_sub_kgh:auto_generated| ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                      ; add_sub_kgh         ; work         ;
;    |lpm_mult:Mult3|                         ; 20 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult3                                                                                                         ; lpm_mult            ; work         ;
;       |multcore:mult_core|                  ; 20 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (9)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult3|multcore:mult_core                                                                                      ; multcore            ; work         ;
;          |mpar_add:padder|                  ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;             |lpm_add_sub:adder[0]|          ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                |add_sub_rgh:auto_generated| ; 11 (11)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated                      ; add_sub_rgh         ; work         ;
;    |lpm_mult:Mult4|                         ; 18 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult4                                                                                                         ; lpm_mult            ; work         ;
;       |multcore:mult_core|                  ; 18 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (10)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult4|multcore:mult_core                                                                                      ; multcore            ; work         ;
;          |mpar_add:padder|                  ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;             |lpm_add_sub:adder[0]|          ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                |add_sub_ngh:auto_generated| ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                      ; add_sub_ngh         ; work         ;
;    |lpm_mult:Mult5|                         ; 12 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult5                                                                                                         ; lpm_mult            ; work         ;
;       |multcore:mult_core|                  ; 12 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (6)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult5|multcore:mult_core                                                                                      ; multcore            ; work         ;
;          |mpar_add:padder|                  ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;             |lpm_add_sub:adder[0]|          ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                |add_sub_kgh:auto_generated| ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                      ; add_sub_kgh         ; work         ;
;    |lpm_mult:Mult6|                         ; 21 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult6                                                                                                         ; lpm_mult            ; work         ;
;       |multcore:mult_core|                  ; 21 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (10)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult6|multcore:mult_core                                                                                      ; multcore            ; work         ;
;          |mpar_add:padder|                  ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;             |lpm_add_sub:adder[0]|          ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                |add_sub_lgh:auto_generated| ; 11 (11)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated                      ; add_sub_lgh         ; work         ;
;    |lpm_mult:Mult7|                         ; 19 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult7                                                                                                         ; lpm_mult            ; work         ;
;       |multcore:mult_core|                  ; 19 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (8)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult7|multcore:mult_core                                                                                      ; multcore            ; work         ;
;          |mpar_add:padder|                  ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;             |lpm_add_sub:adder[0]|          ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                |add_sub_rgh:auto_generated| ; 11 (11)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated                      ; add_sub_rgh         ; work         ;
;    |lpm_mult:Mult8|                         ; 17 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult8                                                                                                         ; lpm_mult            ; work         ;
;       |multcore:mult_core|                  ; 17 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (9)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult8|multcore:mult_core                                                                                      ; multcore            ; work         ;
;          |mpar_add:padder|                  ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;             |lpm_add_sub:adder[0]|          ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                |add_sub_ngh:auto_generated| ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                      ; add_sub_ngh         ; work         ;
;    |lpm_mult:Mult9|                         ; 12 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult9                                                                                                         ; lpm_mult            ; work         ;
;       |multcore:mult_core|                  ; 12 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (6)       ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult9|multcore:mult_core                                                                                      ; multcore            ; work         ;
;          |mpar_add:padder|                  ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;             |lpm_add_sub:adder[0]|          ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                |add_sub_kgh:auto_generated| ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |codeeee|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                      ; add_sub_kgh         ; work         ;
+---------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; fnd_s[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fnd_s[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fnd_s[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fnd_s[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fnd_s[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fnd_s[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fnd_d[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fnd_d[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fnd_d[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fnd_d[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fnd_d[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fnd_d[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fnd_d[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fnd_d[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock_50m ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pb[15]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; pb[3]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; pb[7]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; pb[4]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; pb[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; pb[2]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; pb[6]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; pb[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; pb[8]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; pb[12]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; pb[10]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; pb[13]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; pb[11]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; pb[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; pb[9]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; pb[14]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------+
; Pad To Core Delay Chain Fanout                     ;
+----------------------+-------------------+---------+
; Source Pin / Fanout  ; Pad To Core Index ; Setting ;
+----------------------+-------------------+---------+
; clock_50m            ;                   ;         ;
; pb[15]               ;                   ;         ;
;      - pb_1st[15]~0  ; 0                 ; 6       ;
; pb[3]                ;                   ;         ;
;      - pb_1st[3]~1   ; 1                 ; 6       ;
; pb[7]                ;                   ;         ;
;      - pb_1st[7]~2   ; 1                 ; 6       ;
; pb[4]                ;                   ;         ;
;      - pb_1st[4]~3   ; 1                 ; 6       ;
; pb[5]                ;                   ;         ;
;      - pb_1st[5]~4   ; 0                 ; 6       ;
; pb[2]                ;                   ;         ;
;      - pb_1st[2]~5   ; 1                 ; 6       ;
; pb[6]                ;                   ;         ;
;      - pb_1st[6]~6   ; 0                 ; 6       ;
; pb[0]                ;                   ;         ;
;      - pb_1st[0]~7   ; 0                 ; 6       ;
; pb[8]                ;                   ;         ;
;      - pb_1st[8]~8   ; 0                 ; 6       ;
; pb[12]               ;                   ;         ;
;      - pb_1st[12]~9  ; 1                 ; 6       ;
; pb[10]               ;                   ;         ;
;      - pb_1st[10]~10 ; 0                 ; 6       ;
; pb[13]               ;                   ;         ;
;      - pb_1st[13]~11 ; 0                 ; 6       ;
; pb[11]               ;                   ;         ;
;      - pb_1st[11]~12 ; 1                 ; 6       ;
; pb[1]                ;                   ;         ;
;      - pb_1st[1]~13  ; 0                 ; 6       ;
; pb[9]                ;                   ;         ;
;      - pb_1st[9]~14  ; 0                 ; 6       ;
; pb[14]               ;                   ;         ;
+----------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                             ;
+-------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name              ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Equal31~0         ; LCCOMB_X52_Y23_N18 ; 72      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Selector309~3     ; LCCOMB_X44_Y10_N26 ; 21      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Selector329~0     ; LCCOMB_X24_Y21_N2  ; 20      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; always2~5         ; LCCOMB_X36_Y11_N0  ; 39      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; clock_50m         ; PIN_E1             ; 21      ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; fnd_cnt[2]        ; FF_X16_Y16_N17     ; 15      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; fnd_s[3]~0        ; LCCOMB_X16_Y16_N22 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; init_counter[16]  ; FF_X1_Y22_N11      ; 16      ; Clock                     ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; init_counter[20]  ; FF_X1_Y22_N19      ; 138     ; Clock                     ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; numbercage[15]~10 ; LCCOMB_X36_Y11_N6  ; 61      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; numbercage[7]~9   ; LCCOMB_X24_Y21_N10 ; 20      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; opcage~13         ; LCCOMB_X38_Y19_N20 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sw_status.sw_s6   ; FF_X47_Y13_N3      ; 101     ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; sw_status~13      ; LCCOMB_X43_Y19_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+-------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                             ;
+------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name             ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock_50m        ; PIN_E1        ; 21      ; 3                                    ; Global Clock         ; GCLK2            ; --                        ;
; init_counter[16] ; FF_X1_Y22_N11 ; 16      ; 1                                    ; Global Clock         ; GCLK1            ; --                        ;
; init_counter[20] ; FF_X1_Y22_N19 ; 138     ; 25                                   ; Global Clock         ; GCLK0            ; --                        ;
+------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 10          ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 10          ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 20          ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 10          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                   ;
+------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult12|mult_1dt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult12|mult_1dt:auto_generated|mac_mult3 ;                            ; DSPMULT_X42_Y8_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult12|mult_1dt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult12|mult_1dt:auto_generated|mac_mult5 ;                            ; DSPMULT_X42_Y6_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult12|mult_1dt:auto_generated|w648w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult12|mult_1dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y7_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult12|mult_1dt:auto_generated|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult12|mult_1dt:auto_generated|mac_mult9 ;                            ; DSPMULT_X42_Y9_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult12|mult_1dt:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult12|mult_1dt:auto_generated|mac_mult7 ;                            ; DSPMULT_X42_Y10_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult10|mult_1dt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult10|mult_1dt:auto_generated|mac_mult5 ;                            ; DSPMULT_X42_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult10|mult_1dt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult10|mult_1dt:auto_generated|mac_mult3 ;                            ; DSPMULT_X42_Y19_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult10|mult_1dt:auto_generated|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult10|mult_1dt:auto_generated|mac_mult9 ;                            ; DSPMULT_X42_Y20_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult10|mult_1dt:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult10|mult_1dt:auto_generated|mac_mult7 ;                            ; DSPMULT_X42_Y17_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult10|mult_1dt:auto_generated|w648w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult10|mult_1dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y18_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 32,681 / 71,559 ( 46 % ) ;
; C16 interconnects     ; 693 / 2,597 ( 27 % )     ;
; C4 interconnects      ; 19,296 / 46,848 ( 41 % ) ;
; Direct links          ; 5,033 / 71,559 ( 7 % )   ;
; Global clocks         ; 3 / 20 ( 15 % )          ;
; Local interconnects   ; 9,503 / 24,624 ( 39 % )  ;
; R24 interconnects     ; 711 / 2,496 ( 28 % )     ;
; R4 interconnects      ; 21,039 / 62,424 ( 34 % ) ;
+-----------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 15.70) ; Number of LABs  (Total = 1395) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 1                              ;
; 2                                           ; 1                              ;
; 3                                           ; 0                              ;
; 4                                           ; 0                              ;
; 5                                           ; 0                              ;
; 6                                           ; 2                              ;
; 7                                           ; 3                              ;
; 8                                           ; 4                              ;
; 9                                           ; 3                              ;
; 10                                          ; 3                              ;
; 11                                          ; 8                              ;
; 12                                          ; 14                             ;
; 13                                          ; 13                             ;
; 14                                          ; 25                             ;
; 15                                          ; 88                             ;
; 16                                          ; 1230                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.10) ; Number of LABs  (Total = 1395) ;
+------------------------------------+--------------------------------+
; 1 Clock                            ; 59                             ;
; 1 Clock enable                     ; 41                             ;
; 1 Sync. clear                      ; 16                             ;
; 1 Sync. load                       ; 17                             ;
; 2 Clock enables                    ; 5                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 15.41) ; Number of LABs  (Total = 1395) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 2                              ;
; 3                                            ; 0                              ;
; 4                                            ; 2                              ;
; 5                                            ; 3                              ;
; 6                                            ; 4                              ;
; 7                                            ; 5                              ;
; 8                                            ; 4                              ;
; 9                                            ; 5                              ;
; 10                                           ; 2                              ;
; 11                                           ; 9                              ;
; 12                                           ; 14                             ;
; 13                                           ; 12                             ;
; 14                                           ; 29                             ;
; 15                                           ; 524                            ;
; 16                                           ; 722                            ;
; 17                                           ; 20                             ;
; 18                                           ; 14                             ;
; 19                                           ; 6                              ;
; 20                                           ; 6                              ;
; 21                                           ; 5                              ;
; 22                                           ; 1                              ;
; 23                                           ; 4                              ;
; 24                                           ; 0                              ;
; 25                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 11.43) ; Number of LABs  (Total = 1395) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 3                              ;
; 1                                                ; 6                              ;
; 2                                                ; 5                              ;
; 3                                                ; 10                             ;
; 4                                                ; 28                             ;
; 5                                                ; 21                             ;
; 6                                                ; 32                             ;
; 7                                                ; 80                             ;
; 8                                                ; 58                             ;
; 9                                                ; 89                             ;
; 10                                               ; 217                            ;
; 11                                               ; 139                            ;
; 12                                               ; 144                            ;
; 13                                               ; 154                            ;
; 14                                               ; 132                            ;
; 15                                               ; 54                             ;
; 16                                               ; 221                            ;
; 17                                               ; 1                              ;
; 18                                               ; 1                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 21.83) ; Number of LABs  (Total = 1395) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 1                              ;
; 3                                            ; 0                              ;
; 4                                            ; 2                              ;
; 5                                            ; 4                              ;
; 6                                            ; 2                              ;
; 7                                            ; 3                              ;
; 8                                            ; 12                             ;
; 9                                            ; 17                             ;
; 10                                           ; 18                             ;
; 11                                           ; 37                             ;
; 12                                           ; 34                             ;
; 13                                           ; 43                             ;
; 14                                           ; 58                             ;
; 15                                           ; 51                             ;
; 16                                           ; 45                             ;
; 17                                           ; 42                             ;
; 18                                           ; 55                             ;
; 19                                           ; 69                             ;
; 20                                           ; 49                             ;
; 21                                           ; 91                             ;
; 22                                           ; 58                             ;
; 23                                           ; 100                            ;
; 24                                           ; 66                             ;
; 25                                           ; 66                             ;
; 26                                           ; 77                             ;
; 27                                           ; 74                             ;
; 28                                           ; 99                             ;
; 29                                           ; 97                             ;
; 30                                           ; 32                             ;
; 31                                           ; 32                             ;
; 32                                           ; 13                             ;
; 33                                           ; 13                             ;
; 34                                           ; 12                             ;
; 35                                           ; 9                              ;
; 36                                           ; 10                             ;
; 37                                           ; 3                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 31        ; 0            ; 0            ; 31        ; 31        ; 0            ; 14           ; 0            ; 0            ; 17           ; 0            ; 14           ; 17           ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 31        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 31           ; 31           ; 31           ; 31           ; 31           ; 0         ; 31           ; 31           ; 0         ; 0         ; 31           ; 17           ; 31           ; 31           ; 14           ; 31           ; 17           ; 14           ; 31           ; 31           ; 31           ; 17           ; 31           ; 31           ; 31           ; 31           ; 31           ; 0         ; 31           ; 31           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; fnd_s[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fnd_s[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fnd_s[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fnd_s[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fnd_s[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fnd_s[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fnd_d[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fnd_d[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fnd_d[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fnd_d[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fnd_d[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fnd_d[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fnd_d[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fnd_d[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock_50m          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pb[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock_50m       ; clock_50m            ; 5.8               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details               ;
+------------------+----------------------+-------------------+
; Source Register  ; Destination Register ; Delay Added in ns ;
+------------------+----------------------+-------------------+
; init_counter[20] ; init_counter[20]     ; 3.045             ;
; init_counter[16] ; init_counter[19]     ; 2.771             ;
+------------------+----------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "kim"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 31 pins of 31 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'kim.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock_50m~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: C:/Verilog/kim/codeeee.v Line: 4
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node init_counter[20]  File: C:/Verilog/kim/codeeee.v Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node init_counter[20]~58 File: C:/Verilog/kim/codeeee.v Line: 11
Info (176353): Automatically promoted node init_counter[16]  File: C:/Verilog/kim/codeeee.v Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node init_counter[16]~50 File: C:/Verilog/kim/codeeee.v Line: 11
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 30 (unused VREF, 2.5V VCCIO, 16 input, 14 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:11
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:13
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:30
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 30% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 48% of the available device resources in the region that extends from location X43_Y11 to location X53_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:52
Info (11888): Total time spent on timing analysis during the Fitter is 14.12 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file C:/Verilog/kim/output_files/kim.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5392 megabytes
    Info: Processing ended: Thu Dec 21 18:22:52 2023
    Info: Elapsed time: 00:04:10
    Info: Total CPU time (on all processors): 00:05:51


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Verilog/kim/output_files/kim.fit.smsg.


