TimeQuest Timing Analyzer report for clkgen
Fri Mar 01 11:55:09 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Hold: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 42. Fast 1200mV 0C Model Hold: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'genpll|altpll_component|auto_generated|pll1|clk[0]'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Board Trace Model Assignments
 56. Input Transition Times
 57. Signal Integrity Metrics (Slow 1200mv 0c Model)
 58. Signal Integrity Metrics (Slow 1200mv 85c Model)
 59. Signal Integrity Metrics (Fast 1200mv 0c Model)
 60. Setup Transfers
 61. Hold Transfers
 62. Report TCCS
 63. Report RSKM
 64. Unconstrained Paths
 65. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; clkgen                                                             ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE6E22C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period   ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; clk                                                ; Base      ; 20.000   ; 50.0 MHz  ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { clk }                                                ;
; genpll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 1000.000 ; 1.0 MHz   ; 0.000 ; 500.000 ; 50.00      ; 50        ; 1           ;       ;        ;           ;            ; false    ; clk    ; genpll|altpll_component|auto_generated|pll1|inclk[0] ; { genpll|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                       ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 359.45 MHz ; 359.45 MHz      ; genpll|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 997.218 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.744 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk                                                ; 9.786   ; 0.000         ;
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 499.718 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                  ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node   ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 997.218 ; cnt[0]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.702      ;
; 997.226 ; cnt[1]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.694      ;
; 997.256 ; cnt[1]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.664      ;
; 997.337 ; cnt[2]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.583      ;
; 997.348 ; cnt[0]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.572      ;
; 997.364 ; cnt[0]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.556      ;
; 997.372 ; cnt[1]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.548      ;
; 997.386 ; cnt[3]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.534      ;
; 997.402 ; cnt[1]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.518      ;
; 997.416 ; cnt[3]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.504      ;
; 997.466 ; cnt[2]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.454      ;
; 997.483 ; cnt[2]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.437      ;
; 997.492 ; cnt[12]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.492 ; cnt[12]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.492 ; cnt[12]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.492 ; cnt[12]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.492 ; cnt[12]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.492 ; cnt[12]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.492 ; cnt[12]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.492 ; cnt[12]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.492 ; cnt[12]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.492 ; cnt[12]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.492 ; cnt[12]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.492 ; cnt[12]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.492 ; cnt[12]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.492 ; cnt[12]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.428      ;
; 997.494 ; cnt[0]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.426      ;
; 997.503 ; cnt[4]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.417      ;
; 997.510 ; cnt[0]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.410      ;
; 997.518 ; cnt[1]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.402      ;
; 997.518 ; cnt[8]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.402      ;
; 997.527 ; cnt[5]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.393      ;
; 997.532 ; cnt[3]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.388      ;
; 997.548 ; cnt[1]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.372      ;
; 997.557 ; cnt[5]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.363      ;
; 997.562 ; cnt[3]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.358      ;
; 997.612 ; cnt[2]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.308      ;
; 997.616 ; cnt[4]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.616 ; cnt[13]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.304      ;
; 997.629 ; cnt[2]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.291      ;
; 997.640 ; cnt[0]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.280      ;
; 997.646 ; cnt[6]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.274      ;
; 997.649 ; cnt[4]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.271      ;
; 997.656 ; cnt[0]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.264      ;
; 997.664 ; cnt[1]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.256      ;
; 997.671 ; cnt[7]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.249      ;
; 997.673 ; cnt[5]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.247      ;
; 997.678 ; cnt[3]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.242      ;
; 997.693 ; cnt[4]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.227      ;
; 997.693 ; cnt[6]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.227      ;
; 997.694 ; cnt[1]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.226      ;
; 997.701 ; cnt[7]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.219      ;
; 997.703 ; cnt[5]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.217      ;
; 997.708 ; cnt[3]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.212      ;
; 997.740 ; cnt[7]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.180      ;
; 997.758 ; cnt[2]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.162      ;
; 997.762 ; cnt[4]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.158      ;
; 997.769 ; cnt[6]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.151      ;
; 997.774 ; cnt[8]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.146      ;
; 997.775 ; cnt[2]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.145      ;
; 997.778 ; cnt[11]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.778 ; cnt[11]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.778 ; cnt[11]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.778 ; cnt[11]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.778 ; cnt[11]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.778 ; cnt[11]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.778 ; cnt[11]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.778 ; cnt[11]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.778 ; cnt[11]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.778 ; cnt[11]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.778 ; cnt[11]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.778 ; cnt[11]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.778 ; cnt[11]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.778 ; cnt[11]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.142      ;
; 997.786 ; cnt[0]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.134      ;
; 997.792 ; cnt[6]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.128      ;
; 997.795 ; cnt[4]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.125      ;
; 997.802 ; cnt[0]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.118      ;
; 997.810 ; cnt[1]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.110      ;
; 997.817 ; cnt[7]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.103      ;
; 997.819 ; cnt[5]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.101      ;
; 997.823 ; cnt[9]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.097      ;
; 997.824 ; cnt[3]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.096      ;
; 997.840 ; cnt[1]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.080      ;
; 997.847 ; cnt[7]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.073      ;
; 997.849 ; cnt[5]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.071      ;
; 997.853 ; cnt[9]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.081     ; 2.067      ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                 ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.744 ; cnt[9]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; cnt[3]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; cnt[7]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; cnt[4]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; cnt[5]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; cnt[6]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; cnt[10]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.041      ;
; 0.761 ; cnt[1]    ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; cnt[0]    ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; cnt[11]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; cnt[13]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.765 ; cnt[2]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; cnt[12]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; cnt[8]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.909 ; cnt[13]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.202      ;
; 1.099 ; cnt[9]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; cnt[3]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; cnt[7]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; cnt[0]    ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; cnt[5]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.394      ;
; 1.108 ; cnt[4]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; cnt[0]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; cnt[6]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; cnt[10]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.116 ; cnt[1]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; cnt[11]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; cnt[4]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; cnt[6]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; cnt[10]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.411      ;
; 1.126 ; cnt[2]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; cnt[12]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; cnt[8]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.420      ;
; 1.135 ; cnt[2]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; cnt[8]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.429      ;
; 1.154 ; cnt[11]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.447      ;
; 1.230 ; cnt[9]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.523      ;
; 1.231 ; cnt[3]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; cnt[7]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; cnt[5]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.525      ;
; 1.239 ; cnt[9]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; cnt[3]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; cnt[0]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; cnt[7]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; cnt[5]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.534      ;
; 1.247 ; cnt[1]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; cnt[11]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; cnt[4]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; cnt[0]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; cnt[6]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; cnt[10]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.256 ; cnt[1]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; cnt[4]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; cnt[6]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.551      ;
; 1.266 ; cnt[2]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; cnt[8]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.560      ;
; 1.275 ; cnt[2]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.568      ;
; 1.276 ; cnt[8]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.569      ;
; 1.298 ; cnt[2]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.591      ;
; 1.370 ; cnt[9]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.663      ;
; 1.371 ; cnt[3]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.664      ;
; 1.371 ; cnt[7]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.664      ;
; 1.372 ; cnt[5]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.665      ;
; 1.380 ; cnt[3]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.673      ;
; 1.380 ; cnt[0]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.673      ;
; 1.380 ; cnt[7]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.673      ;
; 1.381 ; cnt[5]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.674      ;
; 1.387 ; cnt[1]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.680      ;
; 1.388 ; cnt[4]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; cnt[0]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; cnt[6]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.682      ;
; 1.396 ; cnt[1]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.689      ;
; 1.397 ; cnt[4]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.690      ;
; 1.398 ; cnt[6]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.691      ;
; 1.406 ; cnt[2]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.699      ;
; 1.407 ; cnt[8]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.700      ;
; 1.415 ; cnt[2]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.708      ;
; 1.436 ; cnt[1]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.729      ;
; 1.445 ; cnt[12]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.738      ;
; 1.450 ; cnt[10]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.743      ;
; 1.471 ; cnt[3]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.764      ;
; 1.511 ; cnt[3]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.804      ;
; 1.511 ; cnt[7]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.804      ;
; 1.512 ; cnt[5]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.805      ;
; 1.520 ; cnt[3]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.813      ;
; 1.520 ; cnt[0]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.813      ;
; 1.521 ; cnt[5]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.814      ;
; 1.527 ; cnt[1]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.820      ;
; 1.528 ; cnt[4]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.821      ;
; 1.529 ; cnt[0]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.822      ;
; 1.529 ; cnt[6]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.822      ;
; 1.536 ; cnt[1]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.829      ;
; 1.537 ; cnt[4]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.830      ;
; 1.546 ; cnt[2]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.839      ;
; 1.555 ; cnt[2]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.848      ;
; 1.595 ; cnt[9]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.888      ;
; 1.647 ; cnt[5]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.940      ;
; 1.651 ; cnt[3]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.944      ;
; 1.652 ; cnt[5]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.945      ;
; 1.660 ; cnt[3]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.953      ;
; 1.660 ; cnt[0]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.953      ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.786  ; 10.006       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; exitbutton~reg0                                              ;
; 9.786  ; 10.006       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ledbutton~reg0                                               ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; exitbutton~reg0                                              ;
; 9.804  ; 9.992        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ledbutton~reg0                                               ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.944  ; 9.944        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; exitbutton~reg0|clk                                          ;
; 9.944  ; 9.944        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ledbutton~reg0|clk                                           ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 9.977  ; 9.977        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.022 ; 10.022       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 10.055 ; 10.055       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; exitbutton~reg0|clk                                          ;
; 10.055 ; 10.055       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ledbutton~reg0|clk                                           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; exitbutton~reg0                                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; ledbutton~reg0                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 499.718 ; 499.938      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 499.720 ; 499.940      ; 0.220          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
; 499.870 ; 500.058      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 499.872 ; 500.060      ; 0.188          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 499.967 ; 499.967      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.967 ; 499.967      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]|clk                                                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]|clk                                                              ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]|clk                                                              ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]|clk                                                              ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]|clk                                                              ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]|clk                                                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]|clk                                                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]|clk                                                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]|clk                                                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]|clk                                                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]|clk                                                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]|clk                                                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]|clk                                                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]|clk                                                               ;
; 499.989 ; 499.989      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0|clk                                                            ;
; 500.010 ; 500.010      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0|clk                                                            ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]|clk                                                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]|clk                                                              ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]|clk                                                              ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]|clk                                                              ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]|clk                                                              ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]|clk                                                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]|clk                                                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]|clk                                                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]|clk                                                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]|clk                                                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]|clk                                                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]|clk                                                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]|clk                                                               ;
; 500.012 ; 500.012      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]|clk                                                               ;
; 500.031 ; 500.031      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.031 ; 500.031      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; button    ; clk        ; -0.734 ; -0.624 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; button    ; clk        ; 1.096 ; 0.993 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; exitbutton ; clk        ; 8.288 ; 8.184 ; Rise       ; clk                                                ;
; ledbutton  ; clk        ; 6.502 ; 6.486 ; Rise       ; clk                                                ;
; exit       ; clk        ; 5.381 ; 5.195 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; exitbutton ; clk        ; 7.995 ; 7.894 ; Rise       ; clk                                                ;
; ledbutton  ; clk        ; 6.280 ; 6.264 ; Rise       ; clk                                                ;
; exit       ; clk        ; 4.782 ; 4.603 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+----------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+-----------+-----------------+----------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                         ; Note ;
+-----------+-----------------+----------------------------------------------------+------+
; 400.8 MHz ; 400.8 MHz       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                           ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 997.505 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.691 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                             ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk                                                ; 9.775   ; 0.000         ;
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 499.716 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node   ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 997.505 ; cnt[0]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.424      ;
; 997.533 ; cnt[1]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.396      ;
; 997.572 ; cnt[1]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.357      ;
; 997.608 ; cnt[2]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.321      ;
; 997.622 ; cnt[12]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.622 ; cnt[12]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.622 ; cnt[12]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.622 ; cnt[12]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.622 ; cnt[12]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.622 ; cnt[12]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.622 ; cnt[12]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.622 ; cnt[12]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.622 ; cnt[12]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.622 ; cnt[12]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.622 ; cnt[12]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.622 ; cnt[12]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.622 ; cnt[12]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.622 ; cnt[12]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.307      ;
; 997.631 ; cnt[0]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.298      ;
; 997.642 ; cnt[0]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.287      ;
; 997.658 ; cnt[8]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.272      ;
; 997.659 ; cnt[1]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.270      ;
; 997.671 ; cnt[3]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.258      ;
; 997.698 ; cnt[1]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.231      ;
; 997.710 ; cnt[3]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.219      ;
; 997.734 ; cnt[2]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.195      ;
; 997.739 ; cnt[13]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.739 ; cnt[13]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.739 ; cnt[13]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.739 ; cnt[13]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.739 ; cnt[13]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.739 ; cnt[13]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.739 ; cnt[13]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.739 ; cnt[13]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.739 ; cnt[13]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.739 ; cnt[13]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.739 ; cnt[13]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.739 ; cnt[13]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.739 ; cnt[13]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.739 ; cnt[13]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.190      ;
; 997.745 ; cnt[2]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.184      ;
; 997.750 ; cnt[4]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.179      ;
; 997.757 ; cnt[0]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.172      ;
; 997.768 ; cnt[0]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.161      ;
; 997.785 ; cnt[1]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.144      ;
; 997.792 ; cnt[5]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.137      ;
; 997.797 ; cnt[3]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.132      ;
; 997.824 ; cnt[1]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.105      ;
; 997.830 ; cnt[4]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.100      ;
; 997.830 ; cnt[6]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.100      ;
; 997.831 ; cnt[5]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.098      ;
; 997.836 ; cnt[3]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.093      ;
; 997.860 ; cnt[2]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.069      ;
; 997.871 ; cnt[2]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.058      ;
; 997.872 ; cnt[6]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.057      ;
; 997.872 ; cnt[4]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.057      ;
; 997.876 ; cnt[4]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.053      ;
; 997.883 ; cnt[0]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.046      ;
; 997.887 ; cnt[7]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 2.043      ;
; 997.889 ; cnt[11]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.889 ; cnt[11]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.889 ; cnt[11]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.889 ; cnt[11]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.889 ; cnt[11]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.889 ; cnt[11]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.889 ; cnt[11]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.889 ; cnt[11]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.889 ; cnt[11]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.889 ; cnt[11]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.889 ; cnt[11]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.889 ; cnt[11]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.889 ; cnt[11]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.889 ; cnt[11]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.040      ;
; 997.894 ; cnt[0]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.035      ;
; 997.911 ; cnt[1]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.018      ;
; 997.917 ; cnt[7]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.012      ;
; 997.918 ; cnt[5]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.011      ;
; 997.923 ; cnt[3]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 2.006      ;
; 997.950 ; cnt[1]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.979      ;
; 997.956 ; cnt[7]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.973      ;
; 997.957 ; cnt[5]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.972      ;
; 997.962 ; cnt[3]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.967      ;
; 997.985 ; cnt[8]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.944      ;
; 997.986 ; cnt[2]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.943      ;
; 997.997 ; cnt[2]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.932      ;
; 997.998 ; cnt[6]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.931      ;
; 997.998 ; cnt[4]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.931      ;
; 998.002 ; cnt[4]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.927      ;
; 998.006 ; cnt[5]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.924      ;
; 998.007 ; cnt[6]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.922      ;
; 998.009 ; cnt[0]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.920      ;
; 998.020 ; cnt[0]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.909      ;
; 998.037 ; cnt[1]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.892      ;
; 998.043 ; cnt[7]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.886      ;
; 998.044 ; cnt[5]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.885      ;
; 998.049 ; cnt[9]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.880      ;
; 998.049 ; cnt[3]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.880      ;
; 998.061 ; cnt[9]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.072     ; 1.869      ;
; 998.076 ; cnt[1]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.853      ;
; 998.082 ; cnt[7]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.073     ; 1.847      ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                  ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.691 ; cnt[3]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; cnt[9]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.959      ;
; 0.695 ; cnt[4]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; cnt[5]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; cnt[7]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; cnt[10]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.964      ;
; 0.699 ; cnt[6]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.967      ;
; 0.705 ; cnt[1]    ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; cnt[11]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.707 ; cnt[13]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.711 ; cnt[2]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; cnt[8]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; cnt[12]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.713 ; cnt[0]    ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.981      ;
; 0.833 ; cnt[13]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.101      ;
; 1.006 ; cnt[0]    ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.013 ; cnt[3]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.281      ;
; 1.013 ; cnt[9]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; cnt[4]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; cnt[10]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.283      ;
; 1.018 ; cnt[6]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.286      ;
; 1.019 ; cnt[5]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.287      ;
; 1.019 ; cnt[7]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.287      ;
; 1.023 ; cnt[0]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.291      ;
; 1.027 ; cnt[11]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; cnt[1]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; cnt[2]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; cnt[8]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; cnt[12]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; cnt[4]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; cnt[10]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.298      ;
; 1.033 ; cnt[6]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.301      ;
; 1.045 ; cnt[11]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; cnt[2]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; cnt[8]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.313      ;
; 1.109 ; cnt[9]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.377      ;
; 1.109 ; cnt[3]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.377      ;
; 1.116 ; cnt[5]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.384      ;
; 1.116 ; cnt[7]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.384      ;
; 1.120 ; cnt[1]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; cnt[11]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.389      ;
; 1.128 ; cnt[0]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.396      ;
; 1.135 ; cnt[3]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.403      ;
; 1.135 ; cnt[9]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.403      ;
; 1.136 ; cnt[4]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.404      ;
; 1.137 ; cnt[10]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.405      ;
; 1.140 ; cnt[6]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.408      ;
; 1.141 ; cnt[5]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.409      ;
; 1.141 ; cnt[7]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.409      ;
; 1.145 ; cnt[0]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.413      ;
; 1.149 ; cnt[1]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; cnt[2]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; cnt[8]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.419      ;
; 1.151 ; cnt[4]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.419      ;
; 1.155 ; cnt[6]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.423      ;
; 1.167 ; cnt[2]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.435      ;
; 1.167 ; cnt[8]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.435      ;
; 1.194 ; cnt[2]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.462      ;
; 1.231 ; cnt[9]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.499      ;
; 1.231 ; cnt[3]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.499      ;
; 1.238 ; cnt[5]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.506      ;
; 1.238 ; cnt[7]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.506      ;
; 1.242 ; cnt[1]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.510      ;
; 1.250 ; cnt[0]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.518      ;
; 1.257 ; cnt[3]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.525      ;
; 1.258 ; cnt[4]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.526      ;
; 1.262 ; cnt[6]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.530      ;
; 1.263 ; cnt[5]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.531      ;
; 1.263 ; cnt[7]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.531      ;
; 1.267 ; cnt[0]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.535      ;
; 1.271 ; cnt[1]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.539      ;
; 1.272 ; cnt[2]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.540      ;
; 1.273 ; cnt[8]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.541      ;
; 1.273 ; cnt[4]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.541      ;
; 1.277 ; cnt[6]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.545      ;
; 1.289 ; cnt[2]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.557      ;
; 1.292 ; cnt[10]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.560      ;
; 1.311 ; cnt[3]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.579      ;
; 1.327 ; cnt[1]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.595      ;
; 1.338 ; cnt[12]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.606      ;
; 1.353 ; cnt[3]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.621      ;
; 1.360 ; cnt[5]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.628      ;
; 1.360 ; cnt[7]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.628      ;
; 1.364 ; cnt[1]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.632      ;
; 1.372 ; cnt[0]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.640      ;
; 1.379 ; cnt[3]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.647      ;
; 1.380 ; cnt[4]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.648      ;
; 1.384 ; cnt[6]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.652      ;
; 1.385 ; cnt[5]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.653      ;
; 1.389 ; cnt[0]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.657      ;
; 1.393 ; cnt[1]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.661      ;
; 1.394 ; cnt[2]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.662      ;
; 1.395 ; cnt[4]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.663      ;
; 1.411 ; cnt[2]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.679      ;
; 1.455 ; cnt[9]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.723      ;
; 1.471 ; cnt[5]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.739      ;
; 1.475 ; cnt[3]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.743      ;
; 1.482 ; cnt[5]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.750      ;
; 1.486 ; cnt[1]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.754      ;
; 1.494 ; cnt[0]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.762      ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.775  ; 9.991        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; exitbutton~reg0                                              ;
; 9.775  ; 9.991        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ledbutton~reg0                                               ;
; 9.823  ; 10.007       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; exitbutton~reg0                                              ;
; 9.823  ; 10.007       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ledbutton~reg0                                               ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.955  ; 9.955        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; exitbutton~reg0|clk                                          ;
; 9.955  ; 9.955        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ledbutton~reg0|clk                                           ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.008 ; 10.008       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 10.044 ; 10.044       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; exitbutton~reg0|clk                                          ;
; 10.044 ; 10.044       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ledbutton~reg0|clk                                           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; exitbutton~reg0                                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; ledbutton~reg0                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                          ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 499.716 ; 499.932      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 499.717 ; 499.933      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 499.880 ; 500.064      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
; 499.965 ; 499.965      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.965 ; 499.965      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]|clk                                                               ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]|clk                                                              ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]|clk                                                              ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]|clk                                                              ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]|clk                                                              ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]|clk                                                               ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]|clk                                                               ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]|clk                                                               ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]|clk                                                               ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]|clk                                                               ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]|clk                                                               ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]|clk                                                               ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]|clk                                                               ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]|clk                                                               ;
; 499.987 ; 499.987      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0|clk                                                            ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]|clk                                                              ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]|clk                                                              ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]|clk                                                              ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]|clk                                                              ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]|clk                                                               ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0|clk                                                            ;
; 500.033 ; 500.033      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.033 ; 500.033      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 997.513 ; 1000.000     ; 2.487          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; button    ; clk        ; -0.657 ; -0.515 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; button    ; clk        ; 0.991 ; 0.856 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; exitbutton ; clk        ; 7.664 ; 7.372 ; Rise       ; clk                                                ;
; ledbutton  ; clk        ; 5.913 ; 5.851 ; Rise       ; clk                                                ;
; exit       ; clk        ; 5.060 ; 4.754 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; exitbutton ; clk        ; 7.376 ; 7.094 ; Rise       ; clk                                                ;
; ledbutton  ; clk        ; 5.695 ; 5.634 ; Rise       ; clk                                                ;
; exit       ; clk        ; 4.507 ; 4.212 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+----------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                           ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 998.775 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.298 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                             ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk                                                ; 9.434   ; 0.000         ;
; genpll|altpll_component|auto_generated|pll1|clk[0] ; 499.797 ; 0.000         ;
+----------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node   ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 998.775 ; cnt[1]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.176      ;
; 998.779 ; cnt[1]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.172      ;
; 998.797 ; cnt[0]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.154      ;
; 998.835 ; cnt[0]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.116      ;
; 998.843 ; cnt[1]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.108      ;
; 998.847 ; cnt[1]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.104      ;
; 998.849 ; cnt[3]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.102      ;
; 998.853 ; cnt[3]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.098      ;
; 998.853 ; cnt[2]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.098      ;
; 998.865 ; cnt[0]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.086      ;
; 998.891 ; cnt[2]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.060      ;
; 998.903 ; cnt[0]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.048      ;
; 998.911 ; cnt[1]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.040      ;
; 998.912 ; cnt[5]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.039      ;
; 998.915 ; cnt[1]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.036      ;
; 998.916 ; cnt[5]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.035      ;
; 998.917 ; cnt[3]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.034      ;
; 998.921 ; cnt[3]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.030      ;
; 998.921 ; cnt[2]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.030      ;
; 998.927 ; cnt[8]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.024      ;
; 998.928 ; cnt[4]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.023      ;
; 998.929 ; cnt[12]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.929 ; cnt[12]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.929 ; cnt[12]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.929 ; cnt[12]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.929 ; cnt[12]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.929 ; cnt[12]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.929 ; cnt[12]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.929 ; cnt[12]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.929 ; cnt[12]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.929 ; cnt[12]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.929 ; cnt[12]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.929 ; cnt[12]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.929 ; cnt[12]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.929 ; cnt[12]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.022      ;
; 998.933 ; cnt[0]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.018      ;
; 998.959 ; cnt[2]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.992      ;
; 998.965 ; cnt[4]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.986      ;
; 998.971 ; cnt[0]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.980      ;
; 998.979 ; cnt[1]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.972      ;
; 998.980 ; cnt[7]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.971      ;
; 998.980 ; cnt[5]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.971      ;
; 998.983 ; cnt[1]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.968      ;
; 998.984 ; cnt[7]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.967      ;
; 998.984 ; cnt[5]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.967      ;
; 998.985 ; cnt[3]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.966      ;
; 998.989 ; cnt[3]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.962      ;
; 998.989 ; cnt[2]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.962      ;
; 998.993 ; cnt[13]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.993 ; cnt[13]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.993 ; cnt[13]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.993 ; cnt[13]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.993 ; cnt[13]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.993 ; cnt[13]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.993 ; cnt[13]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.993 ; cnt[13]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.993 ; cnt[13]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.993 ; cnt[13]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.993 ; cnt[13]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.993 ; cnt[13]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.993 ; cnt[13]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.993 ; cnt[13]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.958      ;
; 998.996 ; cnt[6]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.955      ;
; 998.996 ; cnt[4]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.955      ;
; 999.000 ; cnt[4]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.951      ;
; 999.001 ; cnt[0]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.950      ;
; 999.003 ; cnt[6]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.948      ;
; 999.011 ; cnt[7]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.940      ;
; 999.027 ; cnt[2]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.924      ;
; 999.032 ; cnt[6]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.919      ;
; 999.033 ; cnt[4]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.918      ;
; 999.039 ; cnt[0]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.912      ;
; 999.047 ; cnt[1]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.904      ;
; 999.048 ; cnt[7]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.903      ;
; 999.048 ; cnt[5]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.903      ;
; 999.051 ; cnt[1]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.900      ;
; 999.052 ; cnt[7]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.899      ;
; 999.052 ; cnt[5]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.899      ;
; 999.053 ; cnt[9]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.898      ;
; 999.053 ; cnt[3]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.898      ;
; 999.057 ; cnt[9]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.894      ;
; 999.057 ; cnt[8]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.894      ;
; 999.057 ; cnt[3]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.894      ;
; 999.057 ; cnt[2]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.894      ;
; 999.064 ; cnt[6]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.887      ;
; 999.064 ; cnt[4]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.887      ;
; 999.069 ; cnt[0]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.882      ;
; 999.073 ; cnt[11]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.878      ;
; 999.073 ; cnt[11]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.878      ;
; 999.073 ; cnt[11]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.878      ;
; 999.073 ; cnt[11]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.878      ;
; 999.073 ; cnt[11]   ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.878      ;
; 999.073 ; cnt[11]   ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.878      ;
; 999.073 ; cnt[11]   ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.878      ;
; 999.073 ; cnt[11]   ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.878      ;
; 999.073 ; cnt[11]   ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.878      ;
; 999.073 ; cnt[11]   ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.878      ;
; 999.073 ; cnt[11]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.878      ;
; 999.073 ; cnt[11]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.878      ;
; 999.073 ; cnt[11]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 0.878      ;
+---------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                  ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.298 ; cnt[3]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; cnt[9]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; cnt[5]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; cnt[4]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; cnt[6]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; cnt[7]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; cnt[10]   ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; cnt[13]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; cnt[1]    ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; cnt[11]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; cnt[0]    ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; cnt[2]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; cnt[12]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; cnt[8]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.354 ; cnt[13]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.475      ;
; 0.445 ; cnt[11]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.566      ;
; 0.447 ; cnt[3]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; cnt[9]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; cnt[5]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; cnt[7]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.569      ;
; 0.453 ; cnt[0]    ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; cnt[1]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; cnt[11]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.456 ; cnt[0]    ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; cnt[4]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; cnt[6]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; cnt[10]   ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; cnt[4]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; cnt[6]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; cnt[10]   ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.465 ; cnt[2]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; cnt[12]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; cnt[8]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.468 ; cnt[2]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; cnt[8]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.499 ; cnt[2]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.620      ;
; 0.510 ; cnt[3]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; cnt[9]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; cnt[5]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; cnt[7]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.632      ;
; 0.513 ; cnt[3]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; cnt[9]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; cnt[5]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.634      ;
; 0.515 ; cnt[7]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.635      ;
; 0.517 ; cnt[1]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; cnt[11]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.519 ; cnt[0]    ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; cnt[1]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.522 ; cnt[0]    ; cnt[4]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.524 ; cnt[4]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; cnt[6]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; cnt[10]   ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.527 ; cnt[4]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.647      ;
; 0.527 ; cnt[6]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.647      ;
; 0.531 ; cnt[2]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; cnt[8]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.652      ;
; 0.534 ; cnt[2]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; cnt[8]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.655      ;
; 0.563 ; cnt[10]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.684      ;
; 0.564 ; cnt[1]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.685      ;
; 0.574 ; cnt[12]   ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.695      ;
; 0.576 ; cnt[3]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.697      ;
; 0.576 ; cnt[3]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; cnt[9]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.696      ;
; 0.577 ; cnt[5]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.697      ;
; 0.578 ; cnt[7]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.698      ;
; 0.579 ; cnt[3]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.580 ; cnt[5]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.700      ;
; 0.581 ; cnt[7]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.701      ;
; 0.583 ; cnt[1]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.703      ;
; 0.585 ; cnt[0]    ; cnt[5]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.705      ;
; 0.586 ; cnt[1]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.588 ; cnt[0]    ; cnt[6]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.708      ;
; 0.590 ; cnt[4]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.710      ;
; 0.590 ; cnt[6]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.710      ;
; 0.593 ; cnt[4]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.713      ;
; 0.593 ; cnt[6]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.713      ;
; 0.597 ; cnt[2]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.717      ;
; 0.598 ; cnt[8]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.718      ;
; 0.600 ; cnt[2]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.720      ;
; 0.623 ; cnt[9]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.744      ;
; 0.635 ; cnt[5]    ; exit~reg0 ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.756      ;
; 0.642 ; cnt[3]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.762      ;
; 0.643 ; cnt[5]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.763      ;
; 0.644 ; cnt[7]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.764      ;
; 0.645 ; cnt[3]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.765      ;
; 0.646 ; cnt[5]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.766      ;
; 0.649 ; cnt[1]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.769      ;
; 0.651 ; cnt[0]    ; cnt[7]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.771      ;
; 0.652 ; cnt[1]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.772      ;
; 0.654 ; cnt[0]    ; cnt[8]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.774      ;
; 0.656 ; cnt[4]    ; cnt[11]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.776      ;
; 0.656 ; cnt[6]    ; cnt[13]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.776      ;
; 0.659 ; cnt[4]    ; cnt[12]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.779      ;
; 0.663 ; cnt[2]    ; cnt[9]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.783      ;
; 0.666 ; cnt[2]    ; cnt[10]   ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.786      ;
; 0.670 ; cnt[11]   ; cnt[0]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.790      ;
; 0.670 ; cnt[11]   ; cnt[1]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.790      ;
; 0.670 ; cnt[11]   ; cnt[2]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.790      ;
; 0.670 ; cnt[11]   ; cnt[3]    ; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.790      ;
+-------+-----------+-----------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.434  ; 9.618        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; exitbutton~reg0                                              ;
; 9.434  ; 9.618        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ledbutton~reg0                                               ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.614  ; 9.614        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; exitbutton~reg0|clk                                          ;
; 9.614  ; 9.614        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ledbutton~reg0|clk                                           ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; exitbutton~reg0                                              ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ledbutton~reg0                                               ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; exitbutton~reg0|clk                                          ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ledbutton~reg0|clk                                           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; genpll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; exitbutton~reg0                                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ledbutton~reg0                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'genpll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                          ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 499.797 ; 499.981      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 499.798 ; 499.982      ; 0.184          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 499.799 ; 500.015      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 499.800 ; 500.016      ; 0.216          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]|clk                                                              ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]|clk                                                              ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]|clk                                                              ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]|clk                                                              ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]|clk                                                               ;
; 499.977 ; 499.977      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]|clk                                                               ;
; 499.978 ; 499.978      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0|clk                                                            ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genpll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]|clk                                                               ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]|clk                                                              ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]|clk                                                              ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]|clk                                                              ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]|clk                                                              ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]|clk                                                               ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]|clk                                                               ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]|clk                                                               ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]|clk                                                               ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]|clk                                                               ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]|clk                                                               ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]|clk                                                               ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]|clk                                                               ;
; 500.021 ; 500.021      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]|clk                                                               ;
; 500.022 ; 500.022      ; 0.000          ; High Pulse Width ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0|clk                                                            ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]                                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]                                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]                                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]                                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]                                                                   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; genpll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; exit~reg0                                                                ;
+---------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; button    ; clk        ; -0.337 ; 0.008 ; Rise       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; button    ; clk        ; 0.491 ; 0.142 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; exitbutton ; clk        ; 3.832 ; 4.018 ; Rise       ; clk                                                ;
; ledbutton  ; clk        ; 3.081 ; 3.143 ; Rise       ; clk                                                ;
; exit       ; clk        ; 2.374 ; 2.473 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; exitbutton ; clk        ; 3.709 ; 3.889 ; Rise       ; clk                                                ;
; ledbutton  ; clk        ; 2.988 ; 3.048 ; Rise       ; clk                                                ;
; exit       ; clk        ; 2.101 ; 2.196 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+----------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-----------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                               ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                    ; 997.218 ; 0.298 ; N/A      ; N/A     ; 9.434               ;
;  clk                                                ; N/A     ; N/A   ; N/A      ; N/A     ; 9.434               ;
;  genpll|altpll_component|auto_generated|pll1|clk[0] ; 997.218 ; 0.298 ; N/A      ; N/A     ; 499.716             ;
; Design-wide TNS                                     ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                                ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  genpll|altpll_component|auto_generated|pll1|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; button    ; clk        ; -0.337 ; 0.008 ; Rise       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; button    ; clk        ; 1.096 ; 0.993 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; exitbutton ; clk        ; 8.288 ; 8.184 ; Rise       ; clk                                                ;
; ledbutton  ; clk        ; 6.502 ; 6.486 ; Rise       ; clk                                                ;
; exit       ; clk        ; 5.381 ; 5.195 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+------------+------------+-------+-------+------------+----------------------------------------------------+
; exitbutton ; clk        ; 3.709 ; 3.889 ; Rise       ; clk                                                ;
; ledbutton  ; clk        ; 2.988 ; 3.048 ; Rise       ; clk                                                ;
; exit       ; clk        ; 2.101 ; 2.196 ; Rise       ; genpll|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; exit          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; exitbutton    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledbutton     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; button                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; exit          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; exitbutton    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ledbutton     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; exit          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; exitbutton    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ledbutton     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; exit          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; exitbutton    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ledbutton     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 160      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; genpll|altpll_component|auto_generated|pll1|clk[0] ; genpll|altpll_component|auto_generated|pll1|clk[0] ; 160      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Mar 01 11:55:07 2024
Info: Command: quartus_sta clkgen -c clkgen
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'clkgen.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {genpll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {genpll|altpll_component|auto_generated|pll1|clk[0]} {genpll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 997.218
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   997.218         0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.744
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.744         0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.786
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.786         0.000 clk 
    Info (332119):   499.718         0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 997.505
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   997.505         0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.691
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.691         0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.775
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.775         0.000 clk 
    Info (332119):   499.716         0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 998.775
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   998.775         0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.298         0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.434         0.000 clk 
    Info (332119):   499.797         0.000 genpll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 461 megabytes
    Info: Processing ended: Fri Mar 01 11:55:09 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


