以原子層累積技術沉積氧化鉿電阻層應用於非揮發性電阻式記憶體之研究
A study of HfO2 insulator prepared by Atomic Layer Deposition for nonvolatile
resistance random access memory
計畫編號：97-2221-E-182-055
執行期間：97 年 8 月 1日至 99 年 7 月 31 日
主持人：長庚大學光電所副教授 劉國辰博士
一、中文摘要
非揮發性電阻式記憶體的發展至今已將
近十年，在這幾年間各式各樣不同的材料陸續
被發表出來具有阻值轉態的特性，雖然針對不
同的氧化層多個轉態機制都相繼被提出來解
釋其阻值轉態的行為，然而對於細詳的物理機
制仍然需要更深入的探討，以求更為精確的了
解。隨著研究發展的演進，不管對於單極或是
雙極操作的轉態特性，愈來愈多的研究團隊都
認為金屬／氧化層之間的介面扮演著極為關
鍵且重要的角色，這層介面不僅決定了阻值轉
態的特性與否，更大大的影響了其相關的操作
參數特性，如：操作電壓、高低阻值比、耐久
度等等。雖然對於電阻式記憶體在目前的發展
來看，雙極操作的特性遠勝於單極操作者。然
而，對於單極操作的電阻式記憶體，其有著較
為精簡的週邊電路設計及較高密度的記憶，雖
然是發展的比較晚，還是有值得發展的潛力。
在現今的單極操作的電性中，人們依然無法有
效的掌握其轉態的穩定度，雖然已有多篇改善
散佈度的論文被發表，然而，單極操作的穩定
度依然是個極為迫切的議題尚待克服。而在雙
極方面的研究，我們也針對新興材料二氧化釓
去做阻值操作的研究。
目前針對多個議題已有被廣泛的討論，
如：forming process、限流值、電極材料、阻值
轉換的操作型態、氧化層沉積的製程參數、氧
化層的結晶特性和後續的熱處理等等。然而，
目前依然沒有相當穩定且耐久之單極操作的
特性，也因此有其必要再深入的探究其他因素
可能造成不穩定的關鍵要素。
在第一年，我們首先觀察 HfO2/TiN RRAM
元件在搭配不同電極時的電性表現。我們所量
測到的數據結果，以舊有被提出的資料並無法
完整解釋所觀察到的電性特性。隨著更進一步
的去調整反應性金屬的厚度，能有效的將阻值
轉態的特性呈現出現，也說明了單極操作之電
性，和反應性電極的厚度極為相關。此外，本
報告也同時探討金屬電極在沉積時的製程參
數，所帶來對氧化層轉態特性的影響。第二
年，我們觀察紫外光的照射，對阻值轉態特性
的影響。我們發現在有無銦錫氧化物(ITO)薄
膜覆蓋時，在紫外光照射下所反應的電性表現
極為不同。最後我們成功的製作出以三氧化二
釓材料來作為電阻轉換的氧化層，成功的呈現
其電阻轉換的特性，並成功的製作出全透式的
電阻式記憶體。
英文摘要
The non-volatile resistive random access
想。以阻值的不同來作為存取暫態的電阻式記
憶體(RRAM)，由於其具有著結構小、低功率
操作、切換速度快和易和 Si 製程匹配，因此
在眾多的新興非揮發性記憶體之中，也成為了
最具有潛力的候選人之一[1,2]。電阻式記憶
體，原理是在兩端元件(MIM)的架構上利用電
壓訊號來改變元件的阻值大小，可以同極性電
壓(unipolar－單極)或者是相反極性的電壓
(bipolar－雙極)來操作。早在 60年代就有人致
力於研究負電阻(Negative Differential Resistive)
的電性行為。但人們對其轉態的行為機制並不
了解，加上該元件的特性不夠穩定、耐久力也
不足，因此一直不被人們所重視。直到 2000
年，由休士頓大學 S.Q. Liu研究團隊提出電阻
式的記憶元件，成功的展現了電性切換的特
性，因而再次的引起人們高度的興趣。
近幾年的發展，各式各樣不同材料都陸續
的被應用於非揮發性電阻式記憶體中，而在這
之中，又以二元金屬氧化物來作為電阻層最被
受 到 重 視 。 相 對 於 鐵 電 材 料
(Ferroelectric)[3] 、 或 是 鐵 磁 材 料
(Ferromagetic)[4]，過渡金屬氧化物(Transition
metal oxide, TMO)[5,6]有著結構組成簡單、製
程易掌控，加上材料較為人所熟知，較易和
CMOS製程做匹配，更可輕易的藉由製程過程
參數的調控，而達到理想的當量(stoichiometric)
或是非當量(non-stoichiometric)的元素組成比
例。相較之下，TMO結構比起鐵電和鐵磁材料
有著相當多的優勢。因此，本計畫中主要選擇
HfO2作為氧化層材料，由於 HfO2有較大的介
電常數、較大的 energy gap、較低的漏電流，
在和 Si製程之間的研究也相當的多，也因此有
製合上之優勢。再者，以 HfO2 為氧化層的
RRAM，有研究團隊發表了其極穩定的阻值轉
態電性，且具有著低操作電壓、低漏電、大的
高／低阻值比、multi-level 的阻值記憶功能、
切換速度快、有長的耐久度和持久力等優點，
也因此是個相當有發展潛力的材料[7,8]。
RRAM 能以單極或雙極來進行阻值轉換
的操作，而在現階段的研究中，以雙極操作的
發展進程勝過於單極，其最大的差異可能是來
自於其轉態機制的不同。雙極主要是利用正反
極性的電壓，使氧化層之中的電子或是氧離子
受極性吸引下，一來一往的在氧化層之中造成
路徑的形成和斷開，也因此其操作的特性是必
需要施以反向極性，才能將阻態操作至另一阻
態。然而，單極操作在這一部份，在斷開路徑
時的操作，所憑藉的是以高溫的焦耳熱來對導
通路徑作斷開的機制，焦耳熱導致薄膜重新結
晶排列，造成路徑斷開，故在轉態的穩定性方
面就必需要考量到諸多材料特性的因素。再
者，單極轉態的位置也被提出認為是發生在靠
近陽極端的氧化層，也因此電極／氧化層之間
介面特性也就相當的重要，已沉積的 HfO2 薄
膜其特性是否會受後續金屬電極製程的影響
也就備受關注。在我們的實驗中，是以 Atomic
Layer Deposition (ALD)方式來沉積 HfO2 薄
膜。有關 HfO2 的薄膜特性、製程方式及其阻
值轉態的電性，已發表於期刊。而在此計畫當
中，我們主要是針對後續製程如電極材料的種
類及其沉積方式造成在上電極／氧化層的影
響來進行研究。在此，我們針對兩個部份來做
們設計了一些實驗，我們將 Al 的厚度調降至
10 nm，並覆蓋上 Pd 電極 30 nm 以利於下探
針，第二個實驗，我們計算出蝕刻 Al 溶液對
Al的蝕刻速率，並用來蝕刻先前沒有轉態電性
的 Al電極 RRAM，將 Al電極的厚度蝕刻至 10
nm，之後再覆蓋上 Pd電極 30 nm來量測電性。
為了方便區分，我們命名 Al 直接沉積者為
PA(d)，而有蝕刻 Al者為 PA(e)。圖二和圖三分
別顯示的各別為PA(d)和PA(e)的阻值轉態電性
圖。由圖中可以看出，二者皆具有阻值轉態的
特性，從原先完全沒有轉態特性，在降低了 Al
的厚度後，展現了超過 400次的操作次數。有
趣的是，在原先沒有轉態電性的 Al/HfO2/TiN
結構，在有效的降低了 Al 的厚度後，雖然操
作次數遠遠不及 PA(d)樣本，但也有著數次的
操作，如圖三。這個實驗說明了，對於不同金
屬所帶來不同轉態特性的差異，除了現階段已
熟知的功函數不同或是對氧的自由能不同以
外，電極厚度也是必須考量的關鍵要素。此部
份相關成果發表於 ECS Transaction期刊。
（二）不同電極製程方式對轉態特性的影響
除了電極材料的探討以外，我們同時探討
製程電極方式的不同對阻值轉態的影響。在這
圖二 Pd/Al/HfO2/TiN之阻值轉態電性圖
圖三 Pd/Al/HfO2/TiN之阻值轉態電性圖
程所帶來對氧化層影響的程度，會和製程過程
中的沉積速率、濺鍍功率和腔體內壓力高低有
很大關係。這些結果，能夠在以施加電流的方
式來操作得到驗證。中介態(intermediate state)
數目的多寡，會隨著襯墊層的插入，有效了降
低這個在 SET過程中散佈度的現象，而且 SET
電壓也能夠得到有效的降低。比對由電壓模式
和電流模式所得到的電性圖，我們認為這層襯
墊層的插入，能確實的帶來電性上的改善，也
證實了濺鍍法沉積金屬確實是會對氧化層表
面造成影響，進而反應在電阻式記憶體的操作
特性上。此部份相關成果發表於 Surface &
Coatings Technology期刊。
（三）紫外光照射對轉態特性的影響
由於氧化層表面對阻值轉態特性的重要
性，我們持續了研究紫外光(ultraviolet light, UV)
照射電阻式記憶體的表面，觀察其對轉態特性
的影響。我們以波長 365 nm、且能量為 80
mW/cm2的紫外光，分別來對 HfO2/TiN（#1元
件）、ITO/HfO2/TiN（#2 元件）元件之表面作
照射。照射時間從 30 秒至 600 秒作為實驗變
因。圖七為 forming 前之電性圖。由圖中清楚
看出，#1 元件在經 30 秒紫外光照射後，漏電
流大幅上升，而#2元件縱使在 120秒照射後，
依然有著相當低等級的漏電流。這代表著紫外
光直接照射氧化層表面，確實是會對元件表面
帶來損傷和裂化。圖八和圖九顯示地分別為無
處理、#1和#2照射 120秒之轉態電性圖。
當#2元件經過 120秒曝照紫外光處理後，轉態
特性變得相當的穩定，操作特性也不再任意晃
圖七 Forming操作前之 I-V特性圖
圖八 未處理之 ITO/HfO2/TiN轉態電性圖
圖九 紫外光曝照 ITO/HfO2/TiN元件 120
秒之轉態電性圖
由圖十一和十二，可輕易的比較出兩個電
性的差異，經由 XPS分析，我們發現電性會和
上電極有著極大的相關。Ti相較於 Pt，對氧有
著較大自由能。因此會在 Ti/HfO2介面形成薄
氧化層，此薄氧化層有助於在反覆的開關操作
時，氧離子在介面移動的穩定性，但 Pt無法在
Pt/HfO2介面形成氧化層，因此對氧的控制力較
差，因而轉態特性容易失敗。此舉也證實了，
和上電極相關的效應除了在 HfO2 中會發生，
在 Gd2O3 之中也會。此部份相關成果發表於
Microelectronics Reliability期刊。
四、結論與討論
本計畫對於電阻式記憶體的特性的研
究，第一年是著重在金屬電極上，除了探討不
同電極材料對轉態特性的影響外，同時也進一
步的探討了不同金屬製程方式所帶來對阻值
轉態特性的影響。第二年研究紫外光照射下，
在有無銦錫氧化物保護表面時的電性影響，最
後，也成功的製作出以 Gd2O3 為氧化層的
RRAM。並觀察到上電極效應不只是會影響
HfO2材料，也會影響 Gd2O3材料。
五、計畫成果自評
本計畫為一年期計畫，非常感謝國科會的
大力支助。在執行完二年後已完成了四位碩士
論文分別是：
1. 利用陽極電極的調變來改善氧化鉿薄膜之
電阻式轉換記憶體其單極操作特性研究
2. 鎳／氧化鉿／氧化鈦結構的電阻式記憶體
及其熱處理效應
3. 氮氣和熱處理對氧化鉿薄膜的電阻式記憶
體電性之效應
4. 利用氧化釓當做氧化層在電阻式記憶體之
研究
期刊論文：
1. K.M. Chang, W.H. Tzeng, K.C. Liu, and W.R.
Lai, “Modulation of the Electrical
Characteristics of HfOx/TiN RRAM Devices
through the Top Electrode Metal”, ECS Trans.
28, 119 (2010).
2. K.C. Liu, W.H. Tzeng, K.M. Chang, Y.C.
Chan, and C.C. Kuo, “Effect of ultraviolet
light exposure on HfOx RRAM devices”,
Thin Solid Films -Accepted (2010).
3. K.C. Liu, W.H. Tzeng, K.M. Chang, Y.C.
Chan, C.C. Kuo, and C.W. Cheng, “The
Resistive Switching Characteristics of A
Ti/Gd2O3/Pt RRAM Device”, Mic. Reliab. 50,
670 (2010).
4. K.M. Chang, W.H. Tzeng, K.C. Liu, Y.C.
Chan, and C.C. Kuo, “Investigation on the
abnormal resistive switching induced by
ultraviolet light exposure based on
HfOx/film”, Mic. Reliab. -Accepted (2010).
5. K.C. Liu, W.H. Tzeng, K.M. Chang, “The
electrical characteristics of Pt/HfOx/TiN
RRAM device impact by plasma effect”, Surf.
Coat. Technol. - Submitted (2010).
另有四篇期刊正在撰寫中。
[7] H.Y. Lee, P.S. Chen, C.C. Wang, S. Maikap,
P.J. Tzeng, C.H. Lin, L.S. Lee, and M.J. Tsai,
Jpn. J. Appl. Phys. 46, pp. 2175-2179 (2007)
[8] H.Y. Lee, P.S. Chen, T.Y. Wu, Y.S. Chen, C.C.
Wang, P.J. Tzeng, C.H. Lin, F. Chen, C.H.
Lien, M.J. Tsai, IEDM Tech. Dig. (2008)
[9] G. Legeay, X. Castel, R. Benzerga, J. Pinel,
Stat. Sol. (c) 5, 3248 (2008)
[10] D.C. Kim, M.J. Lee, S.E. Ahn, S. Seo, J.C.
Park, I.K. Yoo, Appl. Phys. Lett. 88, 232106
內容摘要
(1) Here we describe the electrical and physical properties of the
ZnO based transparent thin film transistors (TTFTs) fabricated
at a full room temperature with gate dielectric of Gd2O3 thin
films. Oxygen pressures effects on the characteristics of thin
films of ZnO and Gd2O3 will be elucidated. In this work, the
width and length of this reported TTFT were designed to be 500
and 120 µm, respectively. The ratio of on-to-off current was
extracted to be approximately 8.6×104 for device operating in
the saturation region. In addition, the threshold voltage (Vth) and
the filed effect mobility (µFE) was estimated to be about 2.0 V
and 1.12 cm2/V-s. Based on these mentioned results of electrical
properties, performance of TTFT devices can be improved by
further study on the quality of the ZnO thin film, gate dielectric
and the interfaces between multi-layers.
(2) We reported on the performance of amorphous oxide transparent
thin film transistors (TFTs) using DC magnetron sputter
techniques at room temperature. The amorphous indium zinc
oxide (a-IZO, In2O3-10wt.% ZnO) and high dielectric constant
(high-κ) hafnium oxide (HfO2) films were deposited for the
semiconducting channel and gate insulator under a mixture gas
of argon and oxygen ambient, respectively. The reported
transparent TFT structure was a bottom-gate type, consisting of
indium-tin-oxide (ITO) and aluminium as gate electrode and
source/drain electrodes, respectively. The optical transmittance
of a-IZO films in the visible region was greater than 84%. The
a-IZO TFTs showed that the field effect saturation mobility,
on/off ratio, subthreshold swing, and threshold voltage were
extracted to be 10.62 cm2/V-s, 4×105, 0.42 V/decade, and 3.54
V, respectively. The reported a-IZO TFT with high HfO2 gate
dielectric sputtered at room temperature presents high quality of
characteristics which can be taken as good candidate for the
application of low-temperature fabricated optoelectronic devices
on organic flexible substrates.
(3) In this study, the atomic layer deposition (ALD), which is
considered as a promising method to deposit a smooth,
conformal, pinhole free and densely packed film, was performed
遲現象。而接下來，從90nm~32nm元件世代裡，新材料的開發與應用成為關鍵性
的技術，來避免元件漏電流、降低操作電壓、增加元件可靠度及元件操作速度等。
而在超越32nm元件製程技術開發上，下圖所示為幾個重要的挑戰: 包含: 1.閘極
接觸點到閘極(contact-to-gate)及沉積層到閘極的寄生電容必須要降低; 2.降
低源極/汲極的電阻; 3.減少閘極氧化層厚度以增加閘極控制通道的能力; 4.通
道內載子遷移率的提升;以及5.必須考慮通道長度及臨界操作電壓的變化。 接著
會議中，亦針對上述這五項影響未來32nm製程技術元件製作的主要因素作了很多
目前可能解決方式的介紹。
接著，下午1時30分開始本次研討會所錄取之口頭論文的報告，會議依照不
同的論文研究課題，安排在不同的會議室，包含: SOI/GOI and Channel
Engineering、Organic Photonic Photovoltaic Device and Memory、Organic
Transistor、DRAM、Flash Memory、和Thin Film Transistor and Memory等主
題，其中與本實驗室較為相關的為Thin Film Transistor and Memory的研究課
題。其演講內容包含: 有學者利用提出量測元件(Si Nano-Dot floating gate MOS
capacitor)的電容值來找到新的在nano-structure and electrode之間穿透模型，從電
極到奈米結構所注入的有效且穩定的電子行為對於未來奈米電子元件而言是非
常重要的因素之一，而其中，一小部分的電子所造成的傳輸信號可靠度問題的分
析方法更是不容忽視，因此，此演講內容針對Si Nano-Dot floating gate MOS
capacitor直接穿透區域的溫度效應對於該區電子注入電壓的影響作深入分析，並
提出在該區的電子密度之溫度及空間分布扮演關鍵性的角色。另外也有學者提出
利用diode-pumped solid-state (DPSS) continuous wave (CW) green laser lateral
crystallization 結晶方式來成長出高品質的矽薄膜，藉以完成低溫(550oC)下自我
校準(Self-aligned) top and bottom metal double-gate (DG), P型通道的複
晶矽薄膜電晶體，表現出不錯的電性行為，如下圖所示: 對於DG LT poly-Si TFT
而言，subthreshold swing = 200 mV/dec ;  on/off current that is greater than 106 ;
對於 TG LT poly-Si TFTs, 而言，subthreshold swing = 200 mV/dec ; on current
約為前者的一半，而在線性區所萃取的場效電子遷移率對於 DG p-ch LTpoly-Si
