# 一生一芯组会
陈健达


---
## pa
完成了基础的 klib 部分，能够顺利通过 `string` 和 `hello-str` 测试点
基础设施部分: 完成 i/m/ftrace
目前正在进行: klib 的完整实现和测试

---
## npc
本学期完成了一个基于 `RV32I` 的五级流水线设计 (硬件综合课程设计)
能够通过前推和停顿解决数据和控制冒险
可正确运行部分 `cpu-tests`
**但搁置了一生一芯中的单周期 npc 实现**
花了些时间学会使用 `decoder` api 

---
## 问题
对于我的处理器设计, 能够在本人的课设基础上进行?
原先所写的单周期处理器使用的是 chisel，而课设中使用的是 verilog（为了与队友协作，无法依个人想法完全使用 chisel 实现）