Fitter report for Microcomputer
Sun Dec 18 07:37:48 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 18 07:37:48 2016           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Microcomputer                                   ;
; Top-level Entity Name              ; Microcomputer                                   ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 3,496 / 4,608 ( 76 % )                          ;
;     Total combinational functions  ; 3,403 / 4,608 ( 74 % )                          ;
;     Dedicated logic registers      ; 738 / 4,608 ( 16 % )                            ;
; Total registers                    ; 738                                             ;
; Total pins                         ; 52 / 89 ( 58 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 98,304 / 119,808 ( 82 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4232 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4232 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4229    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/doug_000/Documents/GitHub/EP2C5-Cyclone-II-Mini-Board/Multicomp/Microcomputer/output_files/Microcomputer.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 3,496 / 4,608 ( 76 % )     ;
;     -- Combinational with no register       ; 2758                       ;
;     -- Register only                        ; 93                         ;
;     -- Combinational with a register        ; 645                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2118                       ;
;     -- 3 input functions                    ; 677                        ;
;     -- <=2 input functions                  ; 608                        ;
;     -- Register only                        ; 93                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2952                       ;
;     -- arithmetic mode                      ; 451                        ;
;                                             ;                            ;
; Total registers*                            ; 738 / 4,851 ( 15 % )       ;
;     -- Dedicated logic registers            ; 738 / 4,608 ( 16 % )       ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 247 / 288 ( 86 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 52 / 89 ( 58 % )           ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )             ;
;                                             ;                            ;
; Global signals                              ; 4                          ;
; M4Ks                                        ; 24 / 26 ( 92 % )           ;
; Total block memory bits                     ; 98,304 / 119,808 ( 82 % )  ;
; Total block memory implementation bits      ; 110,592 / 119,808 ( 92 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )             ;
; PLLs                                        ; 0 / 2 ( 0 % )              ;
; Global clocks                               ; 4 / 8 ( 50 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 27% / 26% / 28%            ;
; Peak interconnect usage (total/H/V)         ; 32% / 29% / 35%            ;
; Maximum fan-out                             ; 393                        ;
; Highest non-global fan-out                  ; 212                        ;
; Total fan-out                               ; 14542                      ;
; Average fan-out                             ; 3.40                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3496 / 4608 ( 76 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 2758                 ; 0                              ;
;     -- Register only                        ; 93                   ; 0                              ;
;     -- Combinational with a register        ; 645                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2118                 ; 0                              ;
;     -- 3 input functions                    ; 677                  ; 0                              ;
;     -- <=2 input functions                  ; 608                  ; 0                              ;
;     -- Register only                        ; 93                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2952                 ; 0                              ;
;     -- arithmetic mode                      ; 451                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 738                  ; 0                              ;
;     -- Dedicated logic registers            ; 738 / 4608 ( 16 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 247 / 288 ( 86 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 52                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 98304                ; 0                              ;
; Total RAM block bits                        ; 110592               ; 0                              ;
; M4K                                         ; 24 / 26 ( 92 % )     ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 4 / 10 ( 40 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 14562                ; 0                              ;
;     -- Registered Connections               ; 5510                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 5                    ; 0                              ;
;     -- Output Ports                         ; 37                   ; 0                              ;
;     -- Bidir Ports                          ; 10                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk     ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n_reset ; 144   ; 2        ; 1            ; 14           ; 3           ; 212                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; rxd1    ; 101   ; 3        ; 28           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; rxd2    ; 99    ; 3        ; 28           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; sdMISO  ; 92    ; 3        ; 28           ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; driveLED        ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hSync           ; 71    ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_sRamCS        ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_sRamOE        ; 134   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_sRamWE        ; 4     ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; rts1            ; 104   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; rts2            ; 96    ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdCS            ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdMOSI          ; 93    ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdSCLK          ; 94    ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[0]  ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[10] ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[11] ; 136   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[12] ; 28    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[13] ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[14] ; 30    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[15] ; 8     ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[1]  ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[2]  ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[3]  ; 133   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[4]  ; 135   ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[5]  ; 137   ; 2        ; 3            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[6]  ; 141   ; 2        ; 1            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[7]  ; 143   ; 2        ; 1            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[8]  ; 142   ; 2        ; 1            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[9]  ; 139   ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; txd1            ; 103   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; txd2            ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vSync           ; 72    ; 4        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video           ; 75    ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoB0         ; 64    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoB1         ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoG0         ; 67    ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoG1         ; 65    ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoR0         ; 70    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoR1         ; 69    ; 4        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoSync       ; 74    ; 3        ; 28           ; 1            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source             ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------+---------------------+
; ps2Clk      ; 86    ; 3        ; 28           ; 6            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SBCTextDisplayRGB:io1|ps2ClkOut  ; -                   ;
; ps2Data     ; 87    ; 3        ; 28           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SBCTextDisplayRGB:io1|ps2DataOut ; -                   ;
; sramData[0] ; 119   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR                          ; -                   ;
; sramData[1] ; 115   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR                          ; -                   ;
; sramData[2] ; 113   ; 2        ; 26           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR                          ; -                   ;
; sramData[3] ; 112   ; 2        ; 26           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR                          ; -                   ;
; sramData[4] ; 114   ; 2        ; 26           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR                          ; -                   ;
; sramData[5] ; 118   ; 2        ; 21           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR                          ; -                   ;
; sramData[6] ; 120   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR                          ; -                   ;
; sramData[7] ; 122   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR                          ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 9 / 19 ( 47 % )   ; 3.3V          ; --           ;
; 2        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 15 / 23 ( 65 % )  ; 3.3V          ; --           ;
; 4        ; 8 / 24 ( 33 % )   ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 2          ; 1        ; driveLED                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; n_sRamWE                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; sramAddress[15]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 10       ; 13         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                          ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; sramAddress[13]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 26       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 27       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 28       ; 32         ; 1        ; sramAddress[12]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; sramAddress[14]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 32       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 41       ; 44         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 42       ; 45         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 46         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 47         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ; 48         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 46       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 48       ; 50         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 49       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 58       ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 63         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 64         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; videoB1                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; videoB0                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; videoG1                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; videoG0                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; videoR1                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; videoR0                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; hSync                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; vSync                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 85         ; 3        ; videoSync                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; video                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 82       ; 99         ; 3        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; ps2Clk                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; ps2Data                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; sdMISO                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 93       ; 110        ; 3        ; sdMOSI                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; sdSCLK                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; rts2                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; sdCS                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; rxd2                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 100      ; 120        ; 3        ; txd2                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; rxd1                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 102      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; txd1                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; rts1                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; sramData[3]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; sramData[2]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; sramData[4]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; sramData[1]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; sramData[5]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; sramData[0]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; sramData[6]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; sramAddress[0]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; sramData[7]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; sramAddress[1]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; n_sRamCS                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; sramAddress[2]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; sramAddress[10]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; sramAddress[3]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; n_sRamOE                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; sramAddress[4]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; sramAddress[11]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; sramAddress[5]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; sramAddress[9]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; sramAddress[6]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; sramAddress[8]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; sramAddress[7]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; n_reset                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                     ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Microcomputer                               ; 3496 (27)   ; 738 (7)                   ; 0 (0)         ; 98304       ; 24   ; 0            ; 0       ; 0         ; 52   ; 0            ; 2758 (20)    ; 93 (0)            ; 645 (16)         ; |Microcomputer                                                                                                                          ; work         ;
;    |SBCTextDisplayRGB:io1|                   ; 1445 (1268) ; 384 (384)                 ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1061 (884)   ; 33 (33)           ; 351 (350)        ; |Microcomputer|SBCTextDisplayRGB:io1                                                                                                    ; work         ;
;       |CGABoldRom:\GEN_EXT_CHARS:fontRom|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Microcomputer|SBCTextDisplayRGB:io1|CGABoldRom:\GEN_EXT_CHARS:fontRom                                                                  ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Microcomputer|SBCTextDisplayRGB:io1|CGABoldRom:\GEN_EXT_CHARS:fontRom|altsyncram:altsyncram_component                                  ; work         ;
;             |altsyncram_8ma1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Microcomputer|SBCTextDisplayRGB:io1|CGABoldRom:\GEN_EXT_CHARS:fontRom|altsyncram:altsyncram_component|altsyncram_8ma1:auto_generated   ; work         ;
;       |DisplayRam2K:\GEN_2KRAM:dispCharRam|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Microcomputer|SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Microcomputer|SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_v272:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Microcomputer|SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated ; work         ;
;       |lpm_divide:Mod0|                      ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 1 (0)            ; |Microcomputer|SBCTextDisplayRGB:io1|lpm_divide:Mod0                                                                                    ; work         ;
;          |lpm_divide_08m:auto_generated|     ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 1 (0)            ; |Microcomputer|SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated                                                      ; work         ;
;             |sign_div_unsign_7nh:divider|    ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 1 (0)            ; |Microcomputer|SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider                          ; work         ;
;                |alt_u_div_g5f:divider|       ; 89 (89)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 1 (1)            ; |Microcomputer|SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider    ; work         ;
;       |lpm_divide:Mod1|                      ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 0 (0)            ; |Microcomputer|SBCTextDisplayRGB:io1|lpm_divide:Mod1                                                                                    ; work         ;
;          |lpm_divide_08m:auto_generated|     ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 0 (0)            ; |Microcomputer|SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated                                                      ; work         ;
;             |sign_div_unsign_7nh:divider|    ; 89 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 0 (0)            ; |Microcomputer|SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider                          ; work         ;
;                |alt_u_div_g5f:divider|       ; 89 (89)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 0 (0)             ; 0 (0)            ; |Microcomputer|SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider    ; work         ;
;    |T80s:cpu1|                               ; 2024 (14)   ; 346 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1677 (2)     ; 60 (0)            ; 287 (12)         ; |Microcomputer|T80s:cpu1                                                                                                                ; work         ;
;       |T80:u0|                               ; 2010 (838)  ; 334 (206)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1675 (643)   ; 60 (10)           ; 275 (199)        ; |Microcomputer|T80s:cpu1|T80:u0                                                                                                         ; work         ;
;          |T80_ALU:alu|                       ; 389 (389)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 389 (389)    ; 0 (0)             ; 0 (0)            ; |Microcomputer|T80s:cpu1|T80:u0|T80_ALU:alu                                                                                             ; work         ;
;          |T80_MCode:mcode|                   ; 463 (463)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 455 (455)    ; 0 (0)             ; 8 (8)            ; |Microcomputer|T80s:cpu1|T80:u0|T80_MCode:mcode                                                                                         ; work         ;
;          |T80_Reg:Regs|                      ; 332 (332)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 188 (188)    ; 50 (50)           ; 94 (94)          ; |Microcomputer|T80s:cpu1|T80:u0|T80_Reg:Regs                                                                                            ; work         ;
;    |Z80_BASIC_ROM:rom1|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Microcomputer|Z80_BASIC_ROM:rom1                                                                                                       ; work         ;
;       |altsyncram:altsyncram_component|      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Microcomputer|Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component                                                                       ; work         ;
;          |altsyncram_5m81:auto_generated|    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Microcomputer|Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated                                        ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; sramData[0]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[1]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[2]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[3]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[4]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[5]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[6]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[7]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ps2Clk          ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ps2Data         ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sramAddress[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[10] ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[11] ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[12] ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[13] ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[14] ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[15] ; Output   ; --            ; --            ; --                    ; --  ;
; n_sRamWE        ; Output   ; --            ; --            ; --                    ; --  ;
; n_sRamCS        ; Output   ; --            ; --            ; --                    ; --  ;
; n_sRamOE        ; Output   ; --            ; --            ; --                    ; --  ;
; rxd1            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; txd1            ; Output   ; --            ; --            ; --                    ; --  ;
; rts1            ; Output   ; --            ; --            ; --                    ; --  ;
; rxd2            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; txd2            ; Output   ; --            ; --            ; --                    ; --  ;
; rts2            ; Output   ; --            ; --            ; --                    ; --  ;
; videoSync       ; Output   ; --            ; --            ; --                    ; --  ;
; video           ; Output   ; --            ; --            ; --                    ; --  ;
; videoR0         ; Output   ; --            ; --            ; --                    ; --  ;
; videoG0         ; Output   ; --            ; --            ; --                    ; --  ;
; videoB0         ; Output   ; --            ; --            ; --                    ; --  ;
; videoR1         ; Output   ; --            ; --            ; --                    ; --  ;
; videoG1         ; Output   ; --            ; --            ; --                    ; --  ;
; videoB1         ; Output   ; --            ; --            ; --                    ; --  ;
; hSync           ; Output   ; --            ; --            ; --                    ; --  ;
; vSync           ; Output   ; --            ; --            ; --                    ; --  ;
; sdCS            ; Output   ; --            ; --            ; --                    ; --  ;
; sdMOSI          ; Output   ; --            ; --            ; --                    ; --  ;
; sdMISO          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sdSCLK          ; Output   ; --            ; --            ; --                    ; --  ;
; driveLED        ; Output   ; --            ; --            ; --                    ; --  ;
; n_reset         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clk             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; sramData[0]                                          ;                   ;         ;
;      - cpuDataIn[0]~9                                ; 0                 ; 6       ;
; sramData[1]                                          ;                   ;         ;
;      - cpuDataIn[1]~3                                ; 0                 ; 6       ;
; sramData[2]                                          ;                   ;         ;
;      - cpuDataIn[2]~11                               ; 0                 ; 6       ;
; sramData[3]                                          ;                   ;         ;
;      - cpuDataIn[3]~13                               ; 1                 ; 6       ;
; sramData[4]                                          ;                   ;         ;
;      - cpuDataIn[4]~15                               ; 0                 ; 6       ;
; sramData[5]                                          ;                   ;         ;
;      - cpuDataIn[5]~17                               ; 0                 ; 6       ;
; sramData[6]                                          ;                   ;         ;
;      - cpuDataIn[6]~7                                ; 0                 ; 6       ;
; sramData[7]                                          ;                   ;         ;
;      - cpuDataIn[7]~5                                ; 0                 ; 6       ;
; ps2Clk                                               ;                   ;         ;
;      - SBCTextDisplayRGB:io1|process_4~0             ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|ps2ClkFiltered~0        ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|process_4~4             ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|ps2ClkFilter[5]~10      ; 1                 ; 6       ;
; ps2Data                                              ;                   ;         ;
;      - SBCTextDisplayRGB:io1|ps2Byte~7               ; 0                 ; 6       ;
; rxd1                                                 ;                   ;         ;
; rxd2                                                 ;                   ;         ;
; sdMISO                                               ;                   ;         ;
; n_reset                                              ;                   ;         ;
;      - T80s:cpu1|DI_Reg[0]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|XY_Ind                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|XY_State[0]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|XY_State[1]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ISet[0]                      ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ISet[1]                      ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[0]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[1]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[2]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[3]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[4]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[5]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[6]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[7]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[0]                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[0]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[1]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[2]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[3]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[4]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[5]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[6]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[7]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[8]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[9]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[10]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[11]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[12]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[13]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[14]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[15]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[0]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TState[2]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[0]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[1]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[2]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[3]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[4]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[5]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[6]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|MCycle[1]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|MCycle[2]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[8]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[9]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[10]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[11]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[12]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[13]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[14]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[15]                       ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispAttWRData[6]        ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispAttWRData[5]        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|MCycles[0]                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|MCycles[1]                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[0]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[1]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[2]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[3]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[4]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[5]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[6]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[7]                        ; 1                 ; 6       ;
;      - T80s:cpu1|WR_n                                ; 1                 ; 6       ;
;      - T80s:cpu1|MREQ_n                              ; 1                 ; 6       ;
;      - T80s:cpu1|RD_n                                ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|MCycle[0]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[6]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[0]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[2]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[7]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[0]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TState[0]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TState[1]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[1]                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[1]                        ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[1]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[1]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[2]                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[2]                        ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[2]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[2]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[3]                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[3]                        ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[3]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[3]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[4]                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[4]                        ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[4]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[4]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[5]                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[5]                        ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[5]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[5]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[6]                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[6]                        ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[6]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[6]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[7]                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[7]                        ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[7]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[7]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[7]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[8]                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[8]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[0]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[0]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[9]                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[9]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[1]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[1]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[10]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[10]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[2]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[2]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[11]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[11]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[3]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[3]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[12]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[12]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[4]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[4]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[13]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[13]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[5]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[5]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[14]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[14]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[6]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[6]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[15]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[15]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[7]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[7]                         ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|cursorVert[0]           ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|cursorVert[1]           ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispAttWRData[7]        ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispAttWRData[3]        ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispAttWRData[0]        ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispAttWRData[2]        ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispAttWRData[1]        ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispAttWRData[4]        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Alternate                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ALU_Op_r[0]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ALU_Op_r[1]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ALU_Op_r[3]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ALU_Op_r[2]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Save_ALU_r                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Read_To_Reg_r[0]             ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Read_To_Reg_r[4]             ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Auto_Wait_t1                 ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Read_To_Reg_r[2]             ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Read_To_Reg_r[1]             ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Read_To_Reg_r[3]             ; 1                 ; 6       ;
;      - T80s:cpu1|IORQ_n                              ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Halt_FF                      ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Pre_XY_F_M[1]                ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Pre_XY_F_M[0]                ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|MCycles[2]                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|No_BTR                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Pre_XY_F_M[2]                ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[4]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[1]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[2]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IntE_FF2                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Arith16_r                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[7]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[6]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Z16_r                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PreserveC_r                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[0]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|BTR_r                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[0]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[1]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[2]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[3]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[4]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[5]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[6]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[7]                        ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.dispWrite     ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.idle          ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.clearC2       ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.del2          ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.ins2          ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.clearLine     ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.clearScreen   ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.clearChar     ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.clearL2       ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.clearS2       ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.insertLine    ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.deleteLine    ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.dispNextLoc   ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.ins3          ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispState.del3          ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|cursorVert[4]~66        ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|cursorHoriz[6]~26       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[4]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[1]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[3]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[5]                         ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispWR                  ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispCharWRData[7]~1     ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|attInverse~1            ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|dispByteSent~0          ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|cursorVertRestore[0]~6  ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|paramCount[2]~1         ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|paramCount[2]~10        ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|cursorHorizRestore[6]~4 ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[3]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[5]                        ; 1                 ; 6       ;
;      - SBCTextDisplayRGB:io1|startAddr[6]~21         ; 1                 ; 6       ;
; clk                                                  ;                   ;         ;
+------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                    ;
+--------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                         ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; LessThan1~0                                                  ; LCCOMB_X18_Y3_N4   ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|Equal30~2                              ; LCCOMB_X5_Y6_N16   ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|LessThan0~1                            ; LCCOMB_X7_Y11_N10  ; 24      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|LessThan3~1                            ; LCCOMB_X6_Y11_N2   ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|LessThan51~0                           ; LCCOMB_X9_Y3_N6    ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|LessThan9~6                            ; LCCOMB_X10_Y5_N30  ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|attInverse                             ; LCFF_X2_Y4_N11     ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|attInverse~2                           ; LCCOMB_X6_Y1_N20   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|charHoriz[3]~12                        ; LCCOMB_X7_Y10_N8   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|charHoriz[3]~25                        ; LCCOMB_X7_Y10_N10  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|charVert[4]~17                         ; LCCOMB_X7_Y11_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|cursorHorizRestore[6]~4                ; LCCOMB_X8_Y3_N30   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|cursorHoriz[6]~30                      ; LCCOMB_X6_Y3_N6    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|cursorVertRestore[0]~6                 ; LCCOMB_X5_Y5_N16   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|dispAttWRData[7]~23                    ; LCCOMB_X5_Y4_N10   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|dispByteLatch[4]~0                     ; LCCOMB_X7_Y6_N16   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|dispCharWRData[7]~2                    ; LCCOMB_X6_Y5_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|dispWR                                 ; LCFF_X4_Y1_N9      ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|kbBuffer~104                           ; LCCOMB_X25_Y1_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|kbBuffer~105                           ; LCCOMB_X26_Y1_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|kbBuffer~106                           ; LCCOMB_X26_Y1_N14  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|kbBuffer~107                           ; LCCOMB_X25_Y1_N14  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|kbBuffer~108                           ; LCCOMB_X21_Y1_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|kbBuffer~109                           ; LCCOMB_X25_Y4_N14  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|kbBuffer~110                           ; LCCOMB_X24_Y1_N2   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|kbBuffer~111                           ; LCCOMB_X24_Y4_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|kbInPointer[3]~4                       ; LCCOMB_X21_Y1_N22  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|kbInPointer[3]~7                       ; LCCOMB_X26_Y8_N30  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|kbWatchdogTimer~79                     ; LCCOMB_X26_Y6_N16  ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|nextState.processingAdditionalParams~3 ; LCCOMB_X5_Y6_N20   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|param1[6]~12                           ; LCCOMB_X4_Y6_N6    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|param2[6]~9                            ; LCCOMB_X2_Y6_N30   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|param3[6]~8                            ; LCCOMB_X5_Y6_N26   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|param4[6]~7                            ; LCCOMB_X5_Y6_N0    ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|pixelClockCount[0]~6                   ; LCCOMB_X7_Y12_N22  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|pixelCount[1]~1                        ; LCCOMB_X7_Y10_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|process_0~17                           ; LCCOMB_X7_Y11_N26  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|process_6~29                           ; LCCOMB_X6_Y5_N24   ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|ps2Byte[0]~1                           ; LCCOMB_X25_Y7_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|ps2ClkCount[3]~3                       ; LCCOMB_X26_Y7_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|ps2ClkFilter[5]~10                     ; LCCOMB_X27_Y7_N4   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|ps2ConvertedByte[6]~3                  ; LCCOMB_X25_Y7_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|ps2PreviousByte[0]~0                   ; LCCOMB_X26_Y7_N22  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|ps2WriteByte[3]~5                      ; LCCOMB_X26_Y6_N24  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|ps2WriteClkCount[0]~11                 ; LCCOMB_X26_Y11_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|ps2WriteClkCount[0]~7                  ; LCCOMB_X26_Y11_N16 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|savedCursorVert[4]~2                   ; LCCOMB_X6_Y1_N24   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|startAddr[6]~21                        ; LCCOMB_X4_Y4_N10   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SBCTextDisplayRGB:io1|videoB0~2                              ; LCCOMB_X7_Y10_N20  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|ACC[1]~14                                   ; LCCOMB_X9_Y9_N12   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|A[0]                                        ; LCFF_X15_Y6_N17    ; 32      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|A[0]~21                                     ; LCCOMB_X17_Y3_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|A[12]                                       ; LCFF_X19_Y6_N19    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|BusA[3]~1                                   ; LCCOMB_X17_Y9_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|DO[7]~16                                    ; LCCOMB_X10_Y10_N22 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|Equal0~2                                    ; LCCOMB_X18_Y5_N18  ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|Equal44~0                                   ; LCCOMB_X18_Y5_N4   ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|F[3]~65                                     ; LCCOMB_X21_Y12_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|F~49                                        ; LCCOMB_X21_Y12_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|IR[7]~1                                     ; LCCOMB_X22_Y7_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|ISet[1]                                     ; LCFF_X18_Y9_N15    ; 71      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|I[0]~0                                      ; LCCOMB_X12_Y7_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|PC[5]~23                                    ; LCCOMB_X17_Y4_N28  ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|PC[5]~27                                    ; LCCOMB_X17_Y4_N10  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|Pre_XY_F_M[2]~0                             ; LCCOMB_X19_Y11_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|R[4]~11                                     ; LCCOMB_X19_Y4_N4   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|R[4]~9                                      ; LCCOMB_X10_Y7_N28  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|SP[7]~8                                     ; LCCOMB_X9_Y10_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|SP[8]~27                                    ; LCCOMB_X9_Y11_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0]~6                  ; LCCOMB_X17_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0]~5                  ; LCCOMB_X17_Y10_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0]~4                  ; LCCOMB_X17_Y10_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0]~7                  ; LCCOMB_X17_Y10_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][0]~2                  ; LCCOMB_X17_Y9_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0]~0                  ; LCCOMB_X12_Y6_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0]~1                  ; LCCOMB_X17_Y11_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0]~3                  ; LCCOMB_X12_Y6_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][0]~6                  ; LCCOMB_X15_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                  ; LCCOMB_X13_Y8_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][0]~4                  ; LCCOMB_X15_Y9_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                  ; LCCOMB_X13_Y8_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][0]~2                  ; LCCOMB_X14_Y8_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][0]~0                  ; LCCOMB_X14_Y7_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][0]~1                  ; LCCOMB_X14_Y8_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][0]~3                  ; LCCOMB_X13_Y8_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|TmpAddr[0]~32                               ; LCCOMB_X14_Y2_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|TmpAddr[15]~44                              ; LCCOMB_X14_Y5_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|XY_State[1]~6                               ; LCCOMB_X18_Y9_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk                                                          ; PIN_17             ; 393     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; comb                                                         ; LCCOMB_X21_Y5_N10  ; 12      ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; comb~3                                                       ; LCCOMB_X21_Y5_N16  ; 11      ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; cpuClock                                                     ; LCFF_X18_Y3_N31    ; 10      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; cpuClock                                                     ; LCFF_X18_Y3_N31    ; 337     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; n_memWR                                                      ; LCCOMB_X18_Y6_N2   ; 8       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; n_reset                                                      ; PIN_144            ; 212     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                  ;
+----------+-------------------+---------+----------------------+------------------+---------------------------+
; Name     ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+-------------------+---------+----------------------+------------------+---------------------------+
; clk      ; PIN_17            ; 393     ; Global Clock         ; GCLK2            ; --                        ;
; comb     ; LCCOMB_X21_Y5_N10 ; 12      ; Global Clock         ; GCLK5            ; --                        ;
; comb~3   ; LCCOMB_X21_Y5_N16 ; 11      ; Global Clock         ; GCLK6            ; --                        ;
; cpuClock ; LCFF_X18_Y3_N31   ; 337     ; Global Clock         ; GCLK4            ; --                        ;
+----------+-------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; n_reset                                                                                                                                            ; 212     ;
; T80s:cpu1|T80:u0|IR[1]                                                                                                                             ; 198     ;
; T80s:cpu1|T80:u0|IR[0]                                                                                                                             ; 181     ;
; T80s:cpu1|T80:u0|IR[2]                                                                                                                             ; 165     ;
; T80s:cpu1|T80:u0|IR[3]                                                                                                                             ; 151     ;
; T80s:cpu1|T80:u0|IR[4]                                                                                                                             ; 118     ;
; T80s:cpu1|T80:u0|IR[5]                                                                                                                             ; 115     ;
; T80s:cpu1|T80:u0|IR[6]                                                                                                                             ; 114     ;
; T80s:cpu1|T80:u0|IR[7]                                                                                                                             ; 105     ;
; T80s:cpu1|T80:u0|MCycle[0]                                                                                                                         ; 85      ;
; T80s:cpu1|T80:u0|MCycle[1]                                                                                                                         ; 79      ;
; T80s:cpu1|T80:u0|MCycle[2]                                                                                                                         ; 72      ;
; T80s:cpu1|T80:u0|ISet[1]                                                                                                                           ; 71      ;
; T80s:cpu1|T80:u0|RegAddrA[1]~10                                                                                                                    ; 64      ;
; T80s:cpu1|T80:u0|RegAddrA[0]~8                                                                                                                     ; 64      ;
; SBCTextDisplayRGB:io1|ps2Byte[3]                                                                                                                   ; 56      ;
; SBCTextDisplayRGB:io1|ps2Byte[4]                                                                                                                   ; 54      ;
; SBCTextDisplayRGB:io1|ps2Byte[1]                                                                                                                   ; 54      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~2                                                                                                          ; 54      ;
; SBCTextDisplayRGB:io1|ps2Byte[0]                                                                                                                   ; 52      ;
; SBCTextDisplayRGB:io1|ps2Byte[6]                                                                                                                   ; 50      ;
; T80s:cpu1|T80:u0|ALU_Op_r[0]                                                                                                                       ; 50      ;
; SBCTextDisplayRGB:io1|ps2Byte[2]                                                                                                                   ; 48      ;
; T80s:cpu1|T80:u0|RegAddrB[1]~1                                                                                                                     ; 48      ;
; T80s:cpu1|T80:u0|RegAddrB[0]~0                                                                                                                     ; 48      ;
; T80s:cpu1|T80:u0|RegAddrC[1]                                                                                                                       ; 48      ;
; T80s:cpu1|T80:u0|RegAddrC[0]                                                                                                                       ; 48      ;
; T80s:cpu1|T80:u0|ALU_Op_r[1]                                                                                                                       ; 46      ;
; T80s:cpu1|T80:u0|ISet[0]                                                                                                                           ; 46      ;
; T80s:cpu1|T80:u0|process_0~2                                                                                                                       ; 44      ;
; SBCTextDisplayRGB:io1|ps2Byte[5]                                                                                                                   ; 40      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~3                                                                                                          ; 36      ;
; SBCTextDisplayRGB:io1|cursorVert[0]                                                                                                                ; 35      ;
; SBCTextDisplayRGB:io1|Equal30~2                                                                                                                    ; 33      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~1                                                                                                          ; 33      ;
; T80s:cpu1|T80:u0|RegDIL[0]~0                                                                                                                       ; 32      ;
; T80s:cpu1|T80:u0|RegAddrA[2]~13                                                                                                                    ; 32      ;
; T80s:cpu1|T80:u0|A[0]                                                                                                                              ; 32      ;
; SBCTextDisplayRGB:io1|kbInPointer[3]~7                                                                                                             ; 31      ;
; SBCTextDisplayRGB:io1|cursorVert[1]                                                                                                                ; 31      ;
; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                ; 30      ;
; SBCTextDisplayRGB:io1|process_6~29                                                                                                                 ; 29      ;
; T80s:cpu1|DI_Reg[7]                                                                                                                                ; 29      ;
; T80s:cpu1|T80:u0|TState[0]                                                                                                                         ; 29      ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[11]~14 ; 29      ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[11]~14 ; 29      ;
; SBCTextDisplayRGB:io1|n_kbWR                                                                                                                       ; 28      ;
; T80s:cpu1|T80:u0|ALU_Op_r[2]                                                                                                                       ; 28      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~20                                                                                                 ; 28      ;
; SBCTextDisplayRGB:io1|kbWriteTimer[19]~4                                                                                                           ; 27      ;
; SBCTextDisplayRGB:io1|dispByteLatch[1]                                                                                                             ; 27      ;
; T80s:cpu1|T80:u0|Equal0~2                                                                                                                          ; 27      ;
; T80s:cpu1|T80:u0|A[0]~16                                                                                                                           ; 27      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux255~0                                                                                                          ; 27      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~4                                                                                                          ; 27      ;
; SBCTextDisplayRGB:io1|kbWatchdogTimer~79                                                                                                           ; 26      ;
; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                     ; 26      ;
; SBCTextDisplayRGB:io1|kbWriteTimer[2]~5                                                                                                            ; 26      ;
; SBCTextDisplayRGB:io1|LessThan9~6                                                                                                                  ; 26      ;
; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                ; 26      ;
; T80s:cpu1|T80:u0|TState[2]                                                                                                                         ; 26      ;
; SBCTextDisplayRGB:io1|kbReadPointer[1]                                                                                                             ; 25      ;
; SBCTextDisplayRGB:io1|process_6~45                                                                                                                 ; 25      ;
; T80s:cpu1|T80:u0|Equal44~0                                                                                                                         ; 25      ;
; T80s:cpu1|T80:u0|TState[1]                                                                                                                         ; 25      ;
; SBCTextDisplayRGB:io1|kbReadPointer[0]                                                                                                             ; 24      ;
; SBCTextDisplayRGB:io1|LessThan0~1                                                                                                                  ; 24      ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[12]~16 ; 24      ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[12]~16 ; 24      ;
; SBCTextDisplayRGB:io1|LessThan53~2                                                                                                                 ; 23      ;
; SBCTextDisplayRGB:io1|param1[0]                                                                                                                    ; 23      ;
; SBCTextDisplayRGB:io1|dispState.idle                                                                                                               ; 23      ;
; SBCTextDisplayRGB:io1|param1[2]                                                                                                                    ; 23      ;
; SBCTextDisplayRGB:io1|Equal46~1                                                                                                                    ; 22      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux75~5                                                                                                           ; 22      ;
; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                ; 21      ;
; SBCTextDisplayRGB:io1|param1[1]                                                                                                                    ; 21      ;
; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                          ; 20      ;
; T80s:cpu1|T80:u0|Equal36~0                                                                                                                         ; 20      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux12~0                                                                                                           ; 20      ;
; SBCTextDisplayRGB:io1|param1[4]                                                                                                                    ; 20      ;
; T80s:cpu1|T80:u0|F[1]                                                                                                                              ; 19      ;
; T80s:cpu1|T80:u0|ALU_Op_r[3]                                                                                                                       ; 19      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux253~12                                                                                                         ; 18      ;
; SBCTextDisplayRGB:io1|attInverse                                                                                                                   ; 18      ;
; SBCTextDisplayRGB:io1|dispState.dispNextLoc                                                                                                        ; 18      ;
; SBCTextDisplayRGB:io1|dispByteLatch[2]                                                                                                             ; 18      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|process_0~0                                                                                                           ; 18      ;
; T80s:cpu1|T80:u0|A[12]                                                                                                                             ; 18      ;
; T80s:cpu1|T80:u0|A[7]                                                                                                                              ; 18      ;
; T80s:cpu1|T80:u0|A[6]                                                                                                                              ; 18      ;
; T80s:cpu1|T80:u0|A[5]                                                                                                                              ; 18      ;
; T80s:cpu1|T80:u0|A[4]                                                                                                                              ; 18      ;
; T80s:cpu1|T80:u0|A[3]                                                                                                                              ; 18      ;
; T80s:cpu1|T80:u0|A[2]                                                                                                                              ; 18      ;
; T80s:cpu1|T80:u0|A[1]                                                                                                                              ; 18      ;
; SBCTextDisplayRGB:io1|param1[3]                                                                                                                    ; 18      ;
; SBCTextDisplayRGB:io1|ps2Byte[7]                                                                                                                   ; 17      ;
; SBCTextDisplayRGB:io1|LessThan43~0                                                                                                                 ; 17      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux271~1                                                                                                          ; 17      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux11~1                                                                                                               ; 17      ;
; T80s:cpu1|T80:u0|BusA[7]                                                                                                                           ; 17      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux100~2                                                                                                          ; 17      ;
; T80s:cpu1|T80:u0|A[11]                                                                                                                             ; 17      ;
; T80s:cpu1|T80:u0|A[10]                                                                                                                             ; 17      ;
; T80s:cpu1|T80:u0|A[9]                                                                                                                              ; 17      ;
; T80s:cpu1|T80:u0|A[8]                                                                                                                              ; 17      ;
; SBCTextDisplayRGB:io1|param1[6]                                                                                                                    ; 17      ;
; SBCTextDisplayRGB:io1|param1[5]                                                                                                                    ; 17      ;
; T80s:cpu1|T80:u0|F~49                                                                                                                              ; 16      ;
; T80s:cpu1|T80:u0|BusA[3]~0                                                                                                                         ; 16      ;
; SBCTextDisplayRGB:io1|dispByteLatch[3]                                                                                                             ; 16      ;
; SBCTextDisplayRGB:io1|dispByteLatch[4]                                                                                                             ; 16      ;
; SBCTextDisplayRGB:io1|dispByteLatch[0]                                                                                                             ; 16      ;
; T80s:cpu1|T80:u0|BusA[5]                                                                                                                           ; 16      ;
; T80s:cpu1|T80:u0|RegAddrB[2]~2                                                                                                                     ; 16      ;
; T80s:cpu1|T80:u0|RegDIL[0]~1                                                                                                                       ; 16      ;
; T80s:cpu1|T80:u0|A[0]~21                                                                                                                           ; 16      ;
; T80s:cpu1|T80:u0|F[0]                                                                                                                              ; 16      ;
; T80s:cpu1|T80:u0|RegAddrC[2]                                                                                                                       ; 16      ;
; T80s:cpu1|T80:u0|ACC[1]~36                                                                                                                         ; 15      ;
; SBCTextDisplayRGB:io1|process_5~2                                                                                                                  ; 15      ;
; T80s:cpu1|T80:u0|PC[5]~27                                                                                                                          ; 15      ;
; T80s:cpu1|T80:u0|PC[5]~23                                                                                                                          ; 15      ;
; SBCTextDisplayRGB:io1|ps2ClkFiltered                                                                                                               ; 14      ;
; T80s:cpu1|T80:u0|BusB[0]~4                                                                                                                         ; 14      ;
; T80s:cpu1|T80:u0|process_0~4                                                                                                                       ; 14      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux11~0                                                                                                               ; 14      ;
; SBCTextDisplayRGB:io1|cursorHoriz[0]                                                                                                               ; 14      ;
; SBCTextDisplayRGB:io1|Equal13~0                                                                                                                    ; 13      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~20                                                                                                 ; 13      ;
; SBCTextDisplayRGB:io1|process_6~41                                                                                                                 ; 13      ;
; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                ; 13      ;
; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                ; 13      ;
; SBCTextDisplayRGB:io1|dispState.ins3                                                                                                               ; 13      ;
; SBCTextDisplayRGB:io1|LessThan3~1                                                                                                                  ; 13      ;
; T80s:cpu1|T80:u0|BusA[6]                                                                                                                           ; 13      ;
; T80s:cpu1|T80:u0|BusA[3]                                                                                                                           ; 13      ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[0]                                                                                                                  ; 13      ;
; SBCTextDisplayRGB:io1|cursorHoriz[3]                                                                                                               ; 13      ;
; SBCTextDisplayRGB:io1|cursorHoriz[2]                                                                                                               ; 13      ;
; SBCTextDisplayRGB:io1|cursorHoriz[1]                                                                                                               ; 13      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux214~0                                                                                                          ; 13      ;
; T80s:cpu1|T80:u0|A[14]~55                                                                                                                          ; 13      ;
; T80s:cpu1|T80:u0|Equal4~3                                                                                                                          ; 13      ;
; T80s:cpu1|T80:u0|Equal3~0                                                                                                                          ; 13      ;
; SBCTextDisplayRGB:io1|savedCursorVert[4]~2                                                                                                         ; 12      ;
; cpuDataIn[6]~19                                                                                                                                    ; 12      ;
; SBCTextDisplayRGB:io1|ps2PrevClk                                                                                                                   ; 12      ;
; T80s:cpu1|T80:u0|DO[7]~13                                                                                                                          ; 12      ;
; T80s:cpu1|T80:u0|DO[7]~12                                                                                                                          ; 12      ;
; SBCTextDisplayRGB:io1|cursorVertRestore[3]~2                                                                                                       ; 12      ;
; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                               ; 12      ;
; SBCTextDisplayRGB:io1|kbInPointer[0]                                                                                                               ; 12      ;
; SBCTextDisplayRGB:io1|cursorHoriz[1]~15                                                                                                            ; 12      ;
; SBCTextDisplayRGB:io1|cursorHoriz[1]~12                                                                                                            ; 12      ;
; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                ; 12      ;
; SBCTextDisplayRGB:io1|dispByteLatch[6]                                                                                                             ; 12      ;
; SBCTextDisplayRGB:io1|LessThan52~1                                                                                                                 ; 12      ;
; T80s:cpu1|T80:u0|PC[9]~47                                                                                                                          ; 12      ;
; T80s:cpu1|T80:u0|PC[9]~46                                                                                                                          ; 12      ;
; T80s:cpu1|T80:u0|ACC[1]~8                                                                                                                          ; 12      ;
; T80s:cpu1|T80:u0|ACC[1]~7                                                                                                                          ; 12      ;
; T80s:cpu1|T80:u0|SP[8]~24                                                                                                                          ; 12      ;
; T80s:cpu1|T80:u0|SP[8]~23                                                                                                                          ; 12      ;
; T80s:cpu1|T80:u0|PC[5]~19                                                                                                                          ; 12      ;
; T80s:cpu1|T80:u0|PC[5]~18                                                                                                                          ; 12      ;
; T80s:cpu1|T80:u0|SP[7]~3                                                                                                                           ; 12      ;
; T80s:cpu1|T80:u0|SP[7]~2                                                                                                                           ; 12      ;
; T80s:cpu1|T80:u0|BusB[7]                                                                                                                           ; 12      ;
; T80s:cpu1|T80:u0|BusA[2]                                                                                                                           ; 12      ;
; cpuDataIn[6]~2                                                                                                                                     ; 12      ;
; T80s:cpu1|T80:u0|Save_ALU_r                                                                                                                        ; 12      ;
; T80s:cpu1|T80:u0|BusA[1]                                                                                                                           ; 12      ;
; SBCTextDisplayRGB:io1|cursorHoriz[6]                                                                                                               ; 12      ;
; SBCTextDisplayRGB:io1|cursorHoriz[5]                                                                                                               ; 12      ;
; SBCTextDisplayRGB:io1|cursorHoriz[4]                                                                                                               ; 12      ;
; T80s:cpu1|T80:u0|A[14]~54                                                                                                                          ; 12      ;
; T80s:cpu1|DI_Reg[6]                                                                                                                                ; 12      ;
; T80s:cpu1|DI_Reg[5]                                                                                                                                ; 12      ;
; T80s:cpu1|DI_Reg[4]                                                                                                                                ; 12      ;
; T80s:cpu1|DI_Reg[3]                                                                                                                                ; 12      ;
; T80s:cpu1|DI_Reg[2]                                                                                                                                ; 12      ;
; T80s:cpu1|DI_Reg[1]                                                                                                                                ; 12      ;
; T80s:cpu1|DI_Reg[0]                                                                                                                                ; 12      ;
; T80s:cpu1|T80:u0|A[0]~15                                                                                                                           ; 12      ;
; T80s:cpu1|T80:u0|A[0]~14                                                                                                                           ; 12      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux235~0                                                                                                          ; 12      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~60                                                                                                                ; 12      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux287~4                                                                                                          ; 12      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux229~4                                                                                                          ; 12      ;
; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                               ; 11      ;
; SBCTextDisplayRGB:io1|kbReadPointer[2]                                                                                                             ; 11      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux250~5                                                                                                          ; 11      ;
; SBCTextDisplayRGB:io1|Equal49~0                                                                                                                    ; 11      ;
; SBCTextDisplayRGB:io1|dispState.del3                                                                                                               ; 11      ;
; SBCTextDisplayRGB:io1|WideOr1~0                                                                                                                    ; 11      ;
; T80s:cpu1|T80:u0|BusB[5]                                                                                                                           ; 11      ;
; T80s:cpu1|T80:u0|BusA[4]                                                                                                                           ; 11      ;
; T80s:cpu1|T80:u0|BusB[1]                                                                                                                           ; 11      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~0                                                                                                          ; 11      ;
; T80s:cpu1|T80:u0|F[6]                                                                                                                              ; 11      ;
; SBCTextDisplayRGB:io1|ps2PreviousByte[0]~0                                                                                                         ; 10      ;
; SBCTextDisplayRGB:io1|ps2ClkCount[3]                                                                                                               ; 10      ;
; SBCTextDisplayRGB:io1|Equal50~1                                                                                                                    ; 10      ;
; SBCTextDisplayRGB:io1|process_6~42                                                                                                                 ; 10      ;
; SBCTextDisplayRGB:io1|process_6~40                                                                                                                 ; 10      ;
; SBCTextDisplayRGB:io1|Equal56~0                                                                                                                    ; 10      ;
; SBCTextDisplayRGB:io1|dispState.clearS2                                                                                                            ; 10      ;
; T80s:cpu1|T80:u0|BusB[3]                                                                                                                           ; 10      ;
; T80s:cpu1|T80:u0|BusB[6]                                                                                                                           ; 10      ;
; T80s:cpu1|T80:u0|BusB[2]                                                                                                                           ; 10      ;
; T80s:cpu1|T80:u0|Halt_FF                                                                                                                           ; 10      ;
; T80s:cpu1|T80:u0|BusA[0]                                                                                                                           ; 10      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~76                                                                                                                ; 10      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux126~0                                                                                                          ; 10      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux44~0                                                                                                           ; 10      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux110~0                                                                                                          ; 10      ;
; T80s:cpu1|T80:u0|XY_State[1]                                                                                                                       ; 10      ;
; T80s:cpu1|T80:u0|Equal3~1                                                                                                                          ; 10      ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[13]~20 ; 10      ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[13]~20 ; 10      ;
; SBCTextDisplayRGB:io1|Equal11~0                                                                                                                    ; 9       ;
; SBCTextDisplayRGB:io1|process_5~15                                                                                                                 ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[3]~10                                                                                                 ; 9       ;
; SBCTextDisplayRGB:io1|cursorHoriz[1]~18                                                                                                            ; 9       ;
; SBCTextDisplayRGB:io1|cursorHoriz[1]~17                                                                                                            ; 9       ;
; SBCTextDisplayRGB:io1|dispCharWRData~0                                                                                                             ; 9       ;
; SBCTextDisplayRGB:io1|dispByteLatch[5]                                                                                                             ; 9       ;
; SBCTextDisplayRGB:io1|process_0~17                                                                                                                 ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux265~2                                                                                                          ; 9       ;
; T80s:cpu1|T80:u0|F~11                                                                                                                              ; 9       ;
; T80s:cpu1|T80:u0|BusB[4]                                                                                                                           ; 9       ;
; T80s:cpu1|T80:u0|BusB[0]                                                                                                                           ; 9       ;
; T80s:cpu1|T80:u0|ACC[5]                                                                                                                            ; 9       ;
; T80s:cpu1|T80:u0|ACC[3]                                                                                                                            ; 9       ;
; cpuClock                                                                                                                                           ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux294~0                                                                                                          ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[1]~2                                                                                                  ; 9       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~56                                                                                                                ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux45~2                                                                                                           ; 9       ;
; SBCTextDisplayRGB:io1|horizCount[11]                                                                                                               ; 9       ;
; ~GND                                                                                                                                               ; 8       ;
; SBCTextDisplayRGB:io1|process_6~56                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|ps2Byte[0]~1                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|ps2ClkCount[0]                                                                                                               ; 8       ;
; SBCTextDisplayRGB:io1|kbBuffer~119                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|kbBuffer~116                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|kbBuffer~115                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|kbBuffer~114                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|kbBuffer~113                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|kbBuffer~112                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|kbBuffer~103                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|Equal18~2                                                                                                                    ; 8       ;
; SBCTextDisplayRGB:io1|kbBuffer~100                                                                                                                 ; 8       ;
; T80s:cpu1|T80:u0|DO[7]~16                                                                                                                          ; 8       ;
; SBCTextDisplayRGB:io1|dispByteLatch[4]~0                                                                                                           ; 8       ;
; SBCTextDisplayRGB:io1|dispCharWRData[7]~2                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|BusA[3]~1                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|Mux95~0                                                                                                                           ; 8       ;
; T80s:cpu1|T80:u0|BusB[0]~3                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|BusB[0]~2                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|BusB[0]~1                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|BusB[0]~0                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|Mux87~0                                                                                                                           ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[1]~11                                                                                                 ; 8       ;
; n_memWR                                                                                                                                            ; 8       ;
; SBCTextDisplayRGB:io1|dispAttWRData~32                                                                                                             ; 8       ;
; SBCTextDisplayRGB:io1|dispAttWRData~31                                                                                                             ; 8       ;
; SBCTextDisplayRGB:io1|dispAttWRData[7]~23                                                                                                          ; 8       ;
; SBCTextDisplayRGB:io1|charHoriz[3]~12                                                                                                              ; 8       ;
; SBCTextDisplayRGB:io1|nextState.processingAdditionalParams~1                                                                                       ; 8       ;
; SBCTextDisplayRGB:io1|process_6~37                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|process_6~18                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|process_6~17                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|process_6~14                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                 ; 8       ;
; SBCTextDisplayRGB:io1|dispCharWRData[1]                                                                                                            ; 8       ;
; SBCTextDisplayRGB:io1|dispCharWRData[2]                                                                                                            ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[7]~15                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[6]~13                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[5]~11                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[4]~9                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[3]~7                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[2]~5                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[1]~3                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|I[0]~0                                                                                                                            ; 8       ;
; T80s:cpu1|T80:u0|PC[9]~50                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|ACC[1]~14                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|ACC[1]~11                                                                                                                         ; 8       ;
; T80s:cpu1|T80:u0|SP[8]~27                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0]~7                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0]~6                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0]~5                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0]~4                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0]~3                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][0]~2                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0]~1                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0]~0                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|RegWEH~0                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[0]~1                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|TmpAddr[15]~44                                                                                                                    ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[7]~17                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[6]~15                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[5]~13                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[4]~11                                                                                                                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[3]~9                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[2]~7                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[1]~5                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|SP[7]~8                                                                                                                           ; 8       ;
; T80s:cpu1|T80:u0|TmpAddr[0]~32                                                                                                                     ; 8       ;
; T80s:cpu1|T80:u0|IR[7]~1                                                                                                                           ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][0]~6                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][0]~4                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][0]~3                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][0]~2                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][0]~1                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][0]~0                                                                                                        ; 8       ;
; T80s:cpu1|T80:u0|RegWEL~3                                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[0]~3                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux249~0                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|Save_Mux[0]~3                                                                                                                     ; 8       ;
; T80s:cpu1|T80:u0|Save_Mux[0]~2                                                                                                                     ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux275~0                                                                                                          ; 8       ;
; SBCTextDisplayRGB:io1|hActive                                                                                                                      ; 8       ;
; SBCTextDisplayRGB:io1|vActive                                                                                                                      ; 8       ;
; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                                              ; 8       ;
; SBCTextDisplayRGB:io1|Mux0~4                                                                                                                       ; 8       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux7~0                                                                                                                ; 8       ;
; T80s:cpu1|T80:u0|PC[0]                                                                                                                             ; 8       ;
; T80s:cpu1|T80:u0|XY_Ind                                                                                                                            ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Equal8~0                                                                                                          ; 8       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~59                                                                                                                ; 8       ;
; T80s:cpu1|T80:u0|F[2]                                                                                                                              ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[2]~21                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|charHoriz[3]~25                                                                                                              ; 7       ;
; SBCTextDisplayRGB:io1|param4[6]~7                                                                                                                  ; 7       ;
; SBCTextDisplayRGB:io1|ps2ConvertedByte[6]~3                                                                                                        ; 7       ;
; SBCTextDisplayRGB:io1|param3[6]~8                                                                                                                  ; 7       ;
; SBCTextDisplayRGB:io1|startAddr[6]~21                                                                                                              ; 7       ;
; SBCTextDisplayRGB:io1|LessThan51~0                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|kbBuffer~111                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|kbBuffer~110                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|kbBuffer~109                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|kbBuffer~108                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|kbBuffer~107                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|kbBuffer~106                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|kbBuffer~105                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|kbBuffer~104                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                                               ; 7       ;
; SBCTextDisplayRGB:io1|Equal17~2                                                                                                                    ; 7       ;
; SBCTextDisplayRGB:io1|process_5~6                                                                                                                  ; 7       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[16]                                                                                                             ; 7       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                                                              ; 7       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                                                              ; 7       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                                                             ; 7       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                                                             ; 7       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                                                             ; 7       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                                                             ; 7       ;
; SBCTextDisplayRGB:io1|param2[6]~9                                                                                                                  ; 7       ;
; SBCTextDisplayRGB:io1|cursorHorizRestore[6]~4                                                                                                      ; 7       ;
; SBCTextDisplayRGB:io1|param1[6]~12                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|Selector22~2                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|process_6~51                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|cursorHoriz[6]~30                                                                                                            ; 7       ;
; SBCTextDisplayRGB:io1|cursorHoriz[1]~25                                                                                                            ; 7       ;
; SBCTextDisplayRGB:io1|cursorHoriz[1]~22                                                                                                            ; 7       ;
; SBCTextDisplayRGB:io1|cursorHoriz[1]~21                                                                                                            ; 7       ;
; SBCTextDisplayRGB:io1|cursorHoriz[1]~6                                                                                                             ; 7       ;
; SBCTextDisplayRGB:io1|cursorVert[2]~67                                                                                                             ; 7       ;
; SBCTextDisplayRGB:io1|process_6~39                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|process_6~26                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|process_6~22                                                                                                                 ; 7       ;
; SBCTextDisplayRGB:io1|dispByteLatch[7]                                                                                                             ; 7       ;
; SBCTextDisplayRGB:io1|dispCharWRData[0]                                                                                                            ; 7       ;
; LessThan1~0                                                                                                                                        ; 7       ;
; T80s:cpu1|T80:u0|R[4]~11                                                                                                                           ; 7       ;
; T80s:cpu1|T80:u0|R[4]~9                                                                                                                            ; 7       ;
; T80s:cpu1|T80:u0|BTR_r                                                                                                                             ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux264~5                                                                                                          ; 7       ;
; T80s:cpu1|T80:u0|F[4]                                                                                                                              ; 7       ;
; SBCTextDisplayRGB:io1|process_0~9                                                                                                                  ; 7       ;
; SBCTextDisplayRGB:io1|process_0~8                                                                                                                  ; 7       ;
; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                                              ; 7       ;
; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                                              ; 7       ;
; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux251~0                                                                                                          ; 7       ;
; T80s:cpu1|T80:u0|ACC[7]                                                                                                                            ; 7       ;
; T80s:cpu1|T80:u0|ACC[6]                                                                                                                            ; 7       ;
; T80s:cpu1|T80:u0|ACC[4]                                                                                                                            ; 7       ;
; T80s:cpu1|T80:u0|ACC[2]                                                                                                                            ; 7       ;
; T80s:cpu1|T80:u0|ACC[1]                                                                                                                            ; 7       ;
; T80s:cpu1|T80:u0|ACC[0]                                                                                                                            ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~5                                                                                                          ; 7       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~71                                                                                                                ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[0]~11                                                                                                 ; 7       ;
; T80s:cpu1|T80:u0|Equal4~2                                                                                                                          ; 7       ;
; T80s:cpu1|T80:u0|F[7]                                                                                                                              ; 7       ;
; SBCTextDisplayRGB:io1|ps2WriteClkCount[4]                                                                                                          ; 7       ;
; SBCTextDisplayRGB:io1|ps2WriteClkCount[1]                                                                                                          ; 7       ;
; SBCTextDisplayRGB:io1|ps2WriteClkCount[0]                                                                                                          ; 7       ;
; T80s:cpu1|T80:u0|DO[5]~5                                                                                                                           ; 7       ;
; T80s:cpu1|T80:u0|DO[4]~4                                                                                                                           ; 7       ;
; T80s:cpu1|T80:u0|DO[3]~3                                                                                                                           ; 7       ;
; T80s:cpu1|T80:u0|DO[1]~1                                                                                                                           ; 7       ;
; T80s:cpu1|T80:u0|DO[6]~6                                                                                                                           ; 7       ;
; T80s:cpu1|T80:u0|DO[7]~7                                                                                                                           ; 7       ;
; T80s:cpu1|T80:u0|DO[2]~2                                                                                                                           ; 7       ;
; T80s:cpu1|T80:u0|DO[0]~0                                                                                                                           ; 7       ;
; SBCTextDisplayRGB:io1|dispAttWRData[5]                                                                                                             ; 7       ;
; SBCTextDisplayRGB:io1|dispAttWRData[6]                                                                                                             ; 7       ;
; SBCTextDisplayRGB:io1|dispAttWRData[7]~61                                                                                                          ; 6       ;
; SBCTextDisplayRGB:io1|ps2ClkFilter[5]~10                                                                                                           ; 6       ;
; SBCTextDisplayRGB:io1|Equal12~0                                                                                                                    ; 6       ;
; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                                                               ; 6       ;
; SBCTextDisplayRGB:io1|LessThan16~2                                                                                                                 ; 6       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                                                             ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux251~7                                                                                                          ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux252~14                                                                                                         ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux67~9                                                                                                           ; 6       ;
; SBCTextDisplayRGB:io1|param2[0]                                                                                                                    ; 6       ;
; SBCTextDisplayRGB:io1|process_6~31                                                                                                                 ; 6       ;
; SBCTextDisplayRGB:io1|dispState.deleteLine                                                                                                         ; 6       ;
; SBCTextDisplayRGB:io1|dispState.insertLine                                                                                                         ; 6       ;
; SBCTextDisplayRGB:io1|Selector13~2                                                                                                                 ; 6       ;
; SBCTextDisplayRGB:io1|dispByteWritten                                                                                                              ; 6       ;
; SBCTextDisplayRGB:io1|LessThan0~0                                                                                                                  ; 6       ;
; T80s:cpu1|T80:u0|SP[8]~1                                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|Save_Mux[7]~14                                                                                                                    ; 6       ;
; T80s:cpu1|T80:u0|process_0~7                                                                                                                       ; 6       ;
; T80s:cpu1|T80:u0|Alternate                                                                                                                         ; 6       ;
; T80s:cpu1|T80:u0|Equal37~0                                                                                                                         ; 6       ;
; SBCTextDisplayRGB:io1|videoB0~2                                                                                                                    ; 6       ;
; SBCTextDisplayRGB:io1|dispAttWRData[4]                                                                                                             ; 6       ;
; SBCTextDisplayRGB:io1|dispAttWRData[1]                                                                                                             ; 6       ;
; SBCTextDisplayRGB:io1|dispAttWRData[2]                                                                                                             ; 6       ;
; SBCTextDisplayRGB:io1|dispAttWRData[0]                                                                                                             ; 6       ;
; SBCTextDisplayRGB:io1|dispAttWRData[3]                                                                                                             ; 6       ;
; SBCTextDisplayRGB:io1|dispAttWRData[7]                                                                                                             ; 6       ;
; SBCTextDisplayRGB:io1|pixelCount[0]                                                                                                                ; 6       ;
; SBCTextDisplayRGB:io1|pixelClockCount[1]                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~110                                                                                                               ; 6       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~77                                                                                                                ; 6       ;
; T80s:cpu1|T80:u0|process_0~1                                                                                                                       ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~6                                                                                                          ; 6       ;
; T80s:cpu1|T80:u0|Equal3~4                                                                                                                          ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[2]~24                                                                                                 ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux87~4                                                                                                           ; 6       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~68                                                                                                                ; 6       ;
; T80s:cpu1|T80:u0|RegAddrA~0                                                                                                                        ; 6       ;
; T80s:cpu1|T80:u0|XY_State[0]                                                                                                                       ; 6       ;
; SBCTextDisplayRGB:io1|ps2WriteClkCount[3]                                                                                                          ; 6       ;
; SBCTextDisplayRGB:io1|ps2WriteClkCount[2]                                                                                                          ; 6       ;
; SBCTextDisplayRGB:io1|charHoriz[0]                                                                                                                 ; 6       ;
; SBCTextDisplayRGB:io1|horizCount[9]                                                                                                                ; 6       ;
; SBCTextDisplayRGB:io1|charVert[4]~17                                                                                                               ; 5       ;
; T80s:cpu1|T80:u0|DO[7]~31                                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|process_7~4                                                                                                                       ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux92~5                                                                                                           ; 5       ;
; SBCTextDisplayRGB:io1|process_4~4                                                                                                                  ; 5       ;
; SBCTextDisplayRGB:io1|ps2Scroll                                                                                                                    ; 5       ;
; SBCTextDisplayRGB:io1|LessThan19~0                                                                                                                 ; 5       ;
; SBCTextDisplayRGB:io1|Mux3~0                                                                                                                       ; 5       ;
; SBCTextDisplayRGB:io1|ps2WriteByte[3]~5                                                                                                            ; 5       ;
; SBCTextDisplayRGB:io1|ps2WriteClkCount[0]~11                                                                                                       ; 5       ;
; SBCTextDisplayRGB:io1|ps2WriteClkCount[0]~7                                                                                                        ; 5       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[19]~2                                                                                                           ; 5       ;
; SBCTextDisplayRGB:io1|kbInPointer[3]~3                                                                                                             ; 5       ;
; SBCTextDisplayRGB:io1|process_5~10                                                                                                                 ; 5       ;
; SBCTextDisplayRGB:io1|Equal19~1                                                                                                                    ; 5       ;
; SBCTextDisplayRGB:io1|Equal18~1                                                                                                                    ; 5       ;
; SBCTextDisplayRGB:io1|Equal16~0                                                                                                                    ; 5       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                                                             ; 5       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[14]                                                                                                             ; 5       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[7]                                                                                                              ; 5       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                                                              ; 5       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[5]                                                                                                              ; 5       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[4]                                                                                                              ; 5       ;
; SBCTextDisplayRGB:io1|cursorVertRestore[0]~6                                                                                                       ; 5       ;
; SBCTextDisplayRGB:io1|dispWR                                                                                                                       ; 5       ;
; T80s:cpu1|T80:u0|F[3]~30                                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux263~5                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~179                                                                                                               ; 5       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~178                                                                                                               ; 5       ;
; SBCTextDisplayRGB:io1|process_6~50                                                                                                                 ; 5       ;
; SBCTextDisplayRGB:io1|attBold                                                                                                                      ; 5       ;
; SBCTextDisplayRGB:io1|Selector13~4                                                                                                                 ; 5       ;
; SBCTextDisplayRGB:io1|paramCount[2]~0                                                                                                              ; 5       ;
; SBCTextDisplayRGB:io1|cursorVert[2]~58                                                                                                             ; 5       ;
; SBCTextDisplayRGB:io1|process_6~43                                                                                                                 ; 5       ;
; SBCTextDisplayRGB:io1|process_6~38                                                                                                                 ; 5       ;
; SBCTextDisplayRGB:io1|cursorVert[2]~26                                                                                                             ; 5       ;
; SBCTextDisplayRGB:io1|process_6~19                                                                                                                 ; 5       ;
; SBCTextDisplayRGB:io1|Equal32~0                                                                                                                    ; 5       ;
; SBCTextDisplayRGB:io1|Equal46~0                                                                                                                    ; 5       ;
; SBCTextDisplayRGB:io1|dispState.clearL2                                                                                                            ; 5       ;
; SBCTextDisplayRGB:io1|Equal29~2                                                                                                                    ; 5       ;
; SBCTextDisplayRGB:io1|process_6~8                                                                                                                  ; 5       ;
; SBCTextDisplayRGB:io1|nextState.processingAdditionalParams                                                                                         ; 5       ;
; SBCTextDisplayRGB:io1|Equal55~2                                                                                                                    ; 5       ;
; SBCTextDisplayRGB:io1|Equal55~1                                                                                                                    ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux199~0                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux293~1                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux270~0                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux115~1                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux116~1                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~153                                                                                                               ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux272~3                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux100~3                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|Equal34~0                                                                                                                         ; 5       ;
; T80s:cpu1|T80:u0|SP[15]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[14]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[13]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[12]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[11]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[10]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|SP[9]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|SP[8]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|PC[7]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|SP[7]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|PC[6]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|SP[6]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|PC[5]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|SP[5]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|PC[4]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|SP[4]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|PC[3]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|SP[3]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|PC[2]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|SP[2]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|PC[1]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|SP[1]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux92~4                                                                                                           ; 5       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~78                                                                                                                ; 5       ;
; T80s:cpu1|T80:u0|SP[0]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux110~1                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux272~2                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux75~16                                                                                                          ; 5       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~57                                                                                                                ; 5       ;
; SBCTextDisplayRGB:io1|param2[3]                                                                                                                    ; 5       ;
; SBCTextDisplayRGB:io1|param2[2]                                                                                                                    ; 5       ;
; SBCTextDisplayRGB:io1|param2[1]                                                                                                                    ; 5       ;
; SBCTextDisplayRGB:io1|charHoriz[3]                                                                                                                 ; 5       ;
; SBCTextDisplayRGB:io1|charHoriz[1]                                                                                                                 ; 5       ;
; SBCTextDisplayRGB:io1|charHoriz[2]                                                                                                                 ; 5       ;
; SBCTextDisplayRGB:io1|vertLineCount[4]                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|PC[15]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|PC[14]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|PC[13]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|PC[12]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|PC[11]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|PC[10]                                                                                                                            ; 5       ;
; T80s:cpu1|T80:u0|PC[9]                                                                                                                             ; 5       ;
; T80s:cpu1|T80:u0|PC[8]                                                                                                                             ; 5       ;
; ps2Clk~0                                                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux12~1                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux10~1                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|ACC[1]~38                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux102~2                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|ACC[1]~37                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|Equal4~6                                                                                                                          ; 4       ;
; SBCTextDisplayRGB:io1|ps2WriteByte2~3                                                                                                              ; 4       ;
; SBCTextDisplayRGB:io1|ps2ClkCount[3]~3                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io1|Mux7~1                                                                                                                       ; 4       ;
; SBCTextDisplayRGB:io1|ps2WriteByte[3]~3                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io1|param4[0]                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io1|ps2Caps                                                                                                                      ; 4       ;
; T80s:cpu1|T80:u0|F[3]~52                                                                                                                           ; 4       ;
; SBCTextDisplayRGB:io1|Equal16~2                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io1|process_5~13                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io1|ps2ConvertedByte[6]                                                                                                          ; 4       ;
; SBCTextDisplayRGB:io1|ps2ConvertedByte[3]                                                                                                          ; 4       ;
; SBCTextDisplayRGB:io1|ps2ConvertedByte[2]                                                                                                          ; 4       ;
; SBCTextDisplayRGB:io1|ps2ConvertedByte[4]                                                                                                          ; 4       ;
; SBCTextDisplayRGB:io1|Equal17~0                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io1|Equal20~0                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io1|LessThan17~3                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io1|Equal10~8                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io1|LessThan14~4                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[3]                                                                                                              ; 4       ;
; SBCTextDisplayRGB:io1|LessThan15~4                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io1|Equal10~2                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io1|param3[0]                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io1|Add27~1                                                                                                                      ; 4       ;
; SBCTextDisplayRGB:io1|Add27~0                                                                                                                      ; 4       ;
; SBCTextDisplayRGB:io1|paramCount[2]~10                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io1|param1[5]~8                                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[166]~104            ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[165]~103            ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[164]~102            ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[163]~101            ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[162]~100            ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[161]~99             ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[160]~98             ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[159]~97             ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[158]~92             ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod1|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[157]~87             ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[166]~104            ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[165]~103            ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[164]~102            ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[163]~101            ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[162]~100            ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[161]~99             ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[160]~98             ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[159]~97             ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[158]~92             ; 4       ;
; SBCTextDisplayRGB:io1|lpm_divide:Mod0|lpm_divide_08m:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[157]~87             ; 4       ;
; SBCTextDisplayRGB:io1|Equal7~2                                                                                                                     ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~198                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~197                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~169                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux252~6                                                                                                          ; 4       ;
; SBCTextDisplayRGB:io1|ps2DataOut                                                                                                                   ; 4       ;
; SBCTextDisplayRGB:io1|process_6~52                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io1|dispState~32                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io1|process_6~47                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io1|cursorVert[2]~60                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io1|LessThan44~0                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io1|process_6~34                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io1|Equal46~2                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io1|Equal43~0                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io1|cursorVert[2]~23                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io1|cursorVert[2]~22                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io1|nextState.processingAdditionalParams~0                                                                                       ; 4       ;
; SBCTextDisplayRGB:io1|process_6~7                                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io1|dispCharWRData[7]                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io1|dispCharWRData[3]                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io1|charScanLine[0]~6                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io1|charScanLine[3]~4                                                                                                            ; 4       ;
; SBCTextDisplayRGB:io1|charHoriz[3]~9                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|DO[7]~11                                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux69~2                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Inc_PC~2                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|ALU_Op_r~10                                                                                                                       ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~3                                                                                                  ; 4       ;
; T80s:cpu1|T80:u0|process_0~6                                                                                                                       ; 4       ;
; T80s:cpu1|T80:u0|Arith16_r                                                                                                                         ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux8~4                                                                                                                ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[7]~5                                                                                                            ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux28~5                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|Equal4~5                                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~149                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~145                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux21~2                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|Equal3~5                                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux295~0                                                                                                          ; 4       ;
; n_interface1CS~2                                                                                                                                   ; 4       ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[3]                                                                                                                  ; 4       ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[1]                                                                                                                  ; 4       ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[2]                                                                                                                  ; 4       ;
; T80s:cpu1|T80:u0|RegWEL~0                                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux273~3                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|RegAddrA~7                                                                                                                        ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux274~3                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux224~0                                                                                                          ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~119                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux32~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux33~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux34~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux35~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux36~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux37~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux38~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux39~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux40~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux41~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux42~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux43~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux44~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux45~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux46~4                                                                                                              ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~103                                                                                                               ; 4       ;
; T80s:cpu1|T80:u0|NextIs_XY_Fetch~3                                                                                                                 ; 4       ;
; T80s:cpu1|T80:u0|process_0~0                                                                                                                       ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~65                                                                                                                ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux67~8                                                                                                           ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~58                                                                                                                ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux47~4                                                                                                              ; 4       ;
; T80s:cpu1|WR_n                                                                                                                                     ; 4       ;
; Equal0~0                                                                                                                                           ; 4       ;
; SBCTextDisplayRGB:io1|ps2ClkFilter[5]                                                                                                              ; 4       ;
; SBCTextDisplayRGB:io1|ps2ClkFilter[4]                                                                                                              ; 4       ;
; SBCTextDisplayRGB:io1|kbWatchdogTimer[25]                                                                                                          ; 4       ;
; SBCTextDisplayRGB:io1|startAddr[7]                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io1|startAddr[8]                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io1|startAddr[9]                                                                                                                 ; 4       ;
; SBCTextDisplayRGB:io1|startAddr[10]                                                                                                                ; 4       ;
; T80s:cpu1|T80:u0|DO[7]                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|DO[6]                                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|DO[5]                                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io1|param2[5]                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io1|param2[4]                                                                                                                    ; 4       ;
; SBCTextDisplayRGB:io1|Add42~14                                                                                                                     ; 4       ;
; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|q_a[7]                    ; 4       ;
; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|q_a[6]                    ; 4       ;
; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|q_a[5]                    ; 4       ;
; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|q_a[4]                    ; 4       ;
; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|q_a[3]                    ; 4       ;
; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|q_a[2]                    ; 4       ;
; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|q_a[1]                    ; 4       ;
; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|q_a[0]                    ; 4       ;
; SBCTextDisplayRGB:io1|vertLineCount[1]                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io1|charVert[4]                                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io1|charVert[2]                                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io1|charVert[3]                                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io1|charVert[0]                                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io1|charVert[1]                                                                                                                  ; 4       ;
; SBCTextDisplayRGB:io1|horizCount[7]                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io1|horizCount[5]                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io1|horizCount[10]                                                                                                               ; 4       ;
; SBCTextDisplayRGB:io1|horizCount[8]                                                                                                                ; 4       ;
; SBCTextDisplayRGB:io1|vertLineCount[2]                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io1|vertLineCount[6]                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io1|vertLineCount[9]                                                                                                             ; 4       ;
; SBCTextDisplayRGB:io1|vertLineCount[8]                                                                                                             ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux15~1                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux13~1                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux11~3                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux14~1                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux9~1                                                                                                                ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~272                                                                                                               ; 3       ;
; SBCTextDisplayRGB:io1|cursorVertRestore[3]~7                                                                                                       ; 3       ;
; SBCTextDisplayRGB:io1|Selector22~7                                                                                                                 ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~267                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[0]~55                                                                                                                     ; 3       ;
; T80s:cpu1|T80:u0|XY_State~7                                                                                                                        ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux286~4                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|NextIs_XY_Fetch~4                                                                                                                 ; 3       ;
; T80s:cpu1|T80:u0|process_1~9                                                                                                                       ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux298~8                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~25                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io1|ps2Num                                                                                                                       ; 3       ;
; SBCTextDisplayRGB:io1|ps2Scroll~1                                                                                                                  ; 3       ;
; SBCTextDisplayRGB:io1|ps2WriteByte2[0]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|ps2WriteByte2[2]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|ps2WriteByte2[1]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|ps2WriteByte2~2                                                                                                              ; 3       ;
; SBCTextDisplayRGB:io1|LessThan28~8                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io1|LessThan28~7                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io1|kbInPointer[3]~6                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|ps2DataOut~9                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                      ; 3       ;
; SBCTextDisplayRGB:io1|kbInPointer[3]~4                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|ps2WriteByte2~0                                                                                                              ; 3       ;
; SBCTextDisplayRGB:io1|kbBuffer~101                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io1|ps2ConvertedByte[5]                                                                                                          ; 3       ;
; SBCTextDisplayRGB:io1|ps2ConvertedByte[0]                                                                                                          ; 3       ;
; SBCTextDisplayRGB:io1|kbInPointer[3]~0                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|process_5~5                                                                                                                  ; 3       ;
; SBCTextDisplayRGB:io1|ps2PreviousByte[4]                                                                                                           ; 3       ;
; SBCTextDisplayRGB:io1|ps2ConvertedByte[1]                                                                                                          ; 3       ;
; SBCTextDisplayRGB:io1|Equal28~1                                                                                                                    ; 3       ;
; SBCTextDisplayRGB:io1|ps2WriteByte[3]                                                                                                              ; 3       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[1]                                                                                                              ; 3       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[0]                                                                                                              ; 3       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[2]                                                                                                              ; 3       ;
; SBCTextDisplayRGB:io1|Equal10~5                                                                                                                    ; 3       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[23]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|param1[5]~11                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io1|paramCount[2]~1                                                                                                              ; 3       ;
; SBCTextDisplayRGB:io1|attInverse~1                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io1|dispState~36                                                                                                                 ; 3       ;
; T80s:cpu1|T80:u0|Pre_XY_F_M[2]~0                                                                                                                   ; 3       ;
; SBCTextDisplayRGB:io1|process_6~55                                                                                                                 ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux69~4                                                                                                           ; 3       ;
; T80s:cpu1|T80:u0|ALU_Op_r~12                                                                                                                       ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux122~4                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux71~0                                                                                                           ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux11~0                                                                                                           ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux246~8                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~209                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~171                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~168                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~166                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux252~5                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux214~1                                                                                                          ; 3       ;
; SBCTextDisplayRGB:io1|Add36~0                                                                                                                      ; 3       ;
; SBCTextDisplayRGB:io1|dispAttWRData~33                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|dispAttWRData~24                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|process_6~53                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io1|attInverse~0                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io1|process_6~49                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io1|process_6~48                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io1|cursorHoriz[1]~8                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|Selector8~0                                                                                                                  ; 3       ;
; SBCTextDisplayRGB:io1|cursorVert[4]~72                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|cursorVert[2]~56                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|cursorVert[2]~52                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|cursorVert[2]~51                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|cursorVert[2]~49                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|cursorVert[2]~48                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|Selector12~15                                                                                                                ; 3       ;
; SBCTextDisplayRGB:io1|Equal48~0                                                                                                                    ; 3       ;
; SBCTextDisplayRGB:io1|process_6~33                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io1|cursorVert~24                                                                                                                ; 3       ;
; SBCTextDisplayRGB:io1|cursorVertRestore[1]                                                                                                         ; 3       ;
; SBCTextDisplayRGB:io1|cursorVertRestore[0]                                                                                                         ; 3       ;
; SBCTextDisplayRGB:io1|dispState.ins2                                                                                                               ; 3       ;
; SBCTextDisplayRGB:io1|dispState.del2                                                                                                               ; 3       ;
; SBCTextDisplayRGB:io1|Equal30~0                                                                                                                    ; 3       ;
; SBCTextDisplayRGB:io1|cursorVert[2]~21                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|LessThan41~0                                                                                                                 ; 3       ;
; SBCTextDisplayRGB:io1|cursorVert[2]~20                                                                                                             ; 3       ;
; SBCTextDisplayRGB:io1|dispCharWRData[4]                                                                                                            ; 3       ;
; SBCTextDisplayRGB:io1|dispCharWRData[5]                                                                                                            ; 3       ;
; SBCTextDisplayRGB:io1|dispCharWRData[6]                                                                                                            ; 3       ;
; SBCTextDisplayRGB:io1|pixelCount[1]~1                                                                                                              ; 3       ;
; SBCTextDisplayRGB:io1|process_0~13                                                                                                                 ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux0~4                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux1~4                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux2~4                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux3~4                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux4~4                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux5~4                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux6~4                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|F~29                                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux100~4                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux7~4                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux8~4                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux9~4                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux10~4                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux11~4                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux12~4                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux13~4                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux14~4                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~156                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|Equal56~1                                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux285~0                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[4]~15                                                                                                           ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[1]~13                                                                                                           ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[3]~11                                                                                                           ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[5]~9                                                                                                            ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[6]~6                                                                                                            ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[6]~4                                                                                                            ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~152                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux7~3                                                                                                                ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux7~2                                                                                                                ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~148                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~147                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~146                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~144                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~143                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|IncDecZ                                                                                                                           ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~7                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|DO[7]~10                                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~141                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux22~1                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|process_3~0                                                                                                                       ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux272~9                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux15~4                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|RegAddrA~4                                                                                                                        ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux272~8                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux272~7                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux223~0                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux298~7                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~131                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~130                                                                                                               ; 3       ;
; SBCTextDisplayRGB:io1|videoB0~5                                                                                                                    ; 3       ;
; SBCTextDisplayRGB:io1|videoR0~2                                                                                                                    ; 3       ;
; SBCTextDisplayRGB:io1|videoB0~1                                                                                                                    ; 3       ;
; SBCTextDisplayRGB:io1|videoR0~0                                                                                                                    ; 3       ;
; SBCTextDisplayRGB:io1|videoB0~0                                                                                                                    ; 3       ;
; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                                              ; 3       ;
; SBCTextDisplayRGB:io1|Equal3~0                                                                                                                     ; 3       ;
; SBCTextDisplayRGB:io1|pixelCount[2]                                                                                                                ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux125~4                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux262~14                                                                                                         ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux62~4                                                                                                           ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux87~5                                                                                                           ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~114                                                                                                               ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux250~0                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[15]                                                                                                                       ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[14]                                                                                                                       ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[13]                                                                                                                       ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[12]                                                                                                                       ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[11]                                                                                                                       ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[10]                                                                                                                       ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][2]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][1]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[9]                                                                                                                        ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][0]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|process_1~4                                                                                                                       ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[8]                                                                                                                        ; 3       ;
; T80s:cpu1|T80:u0|R[7]                                                                                                                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[7]                                                                                                                        ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[6]                                                                                                                        ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][6]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][5]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[5]                                                                                                                        ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[4]                                                                                                                        ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][4]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][3]                                                                                                          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[3]                                                                                                                        ; 3       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                       ; Location                                                                                                                                                                                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; SBCTextDisplayRGB:io1|CGABoldRom:\GEN_EXT_CHARS:fontRom|altsyncram:altsyncram_component|altsyncram_8ma1:auto_generated|ALTSYNCRAM   ; AUTO ; ROM            ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 4    ; ../../Components/TERMINAL/CGAFontBold.HEX ; M4K_X11_Y10, M4K_X11_Y13, M4K_X11_Y11, M4K_X11_Y12                                                                                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 4    ; None                                      ; M4K_X11_Y1, M4K_X11_Y2, M4K_X11_Y3, M4K_X11_Y4                                                                                                                                                   ; Don't care           ; Don't care      ; Don't care      ;
; Z80_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_5m81:auto_generated|ALTSYNCRAM                                        ; AUTO ; ROM            ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 8192                        ; 8                           ; --                          ; --                          ; 65536               ; 16   ; ../ROMS/Z80/BASIC.HEX                     ; M4K_X11_Y6, M4K_X23_Y1, M4K_X23_Y7, M4K_X23_Y4, M4K_X23_Y6, M4K_X23_Y11, M4K_X23_Y10, M4K_X23_Y9, M4K_X11_Y8, M4K_X23_Y2, M4K_X11_Y9, M4K_X11_Y5, M4K_X23_Y8, M4K_X11_Y7, M4K_X23_Y3, M4K_X23_Y5 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,949 / 15,666 ( 38 % ) ;
; C16 interconnects           ; 31 / 812 ( 4 % )        ;
; C4 interconnects            ; 3,209 / 11,424 ( 28 % ) ;
; Direct links                ; 805 / 15,666 ( 5 % )    ;
; Global clocks               ; 4 / 8 ( 50 % )          ;
; Local interconnects         ; 2,015 / 4,608 ( 44 % )  ;
; R24 interconnects           ; 40 / 652 ( 6 % )        ;
; R4 interconnects            ; 3,525 / 13,328 ( 26 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.15) ; Number of LABs  (Total = 247) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 3                             ;
; 3                                           ; 3                             ;
; 4                                           ; 0                             ;
; 5                                           ; 2                             ;
; 6                                           ; 0                             ;
; 7                                           ; 2                             ;
; 8                                           ; 3                             ;
; 9                                           ; 4                             ;
; 10                                          ; 6                             ;
; 11                                          ; 13                            ;
; 12                                          ; 8                             ;
; 13                                          ; 14                            ;
; 14                                          ; 12                            ;
; 15                                          ; 24                            ;
; 16                                          ; 149                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.21) ; Number of LABs  (Total = 247) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 47                            ;
; 1 Clock                            ; 146                           ;
; 1 Clock enable                     ; 54                            ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 9                             ;
; 2 Clock enables                    ; 27                            ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.94) ; Number of LABs  (Total = 247) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 5                             ;
; 11                                           ; 4                             ;
; 12                                           ; 5                             ;
; 13                                           ; 10                            ;
; 14                                           ; 12                            ;
; 15                                           ; 20                            ;
; 16                                           ; 58                            ;
; 17                                           ; 25                            ;
; 18                                           ; 10                            ;
; 19                                           ; 11                            ;
; 20                                           ; 12                            ;
; 21                                           ; 17                            ;
; 22                                           ; 13                            ;
; 23                                           ; 4                             ;
; 24                                           ; 7                             ;
; 25                                           ; 3                             ;
; 26                                           ; 5                             ;
; 27                                           ; 2                             ;
; 28                                           ; 3                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.85) ; Number of LABs  (Total = 247) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 8                             ;
; 2                                               ; 6                             ;
; 3                                               ; 12                            ;
; 4                                               ; 8                             ;
; 5                                               ; 14                            ;
; 6                                               ; 24                            ;
; 7                                               ; 26                            ;
; 8                                               ; 26                            ;
; 9                                               ; 24                            ;
; 10                                              ; 24                            ;
; 11                                              ; 13                            ;
; 12                                              ; 16                            ;
; 13                                              ; 10                            ;
; 14                                              ; 13                            ;
; 15                                              ; 7                             ;
; 16                                              ; 8                             ;
; 17                                              ; 2                             ;
; 18                                              ; 2                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 2                             ;
; 23                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.94) ; Number of LABs  (Total = 247) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 2                             ;
; 4                                            ; 5                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 5                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 4                             ;
; 13                                           ; 7                             ;
; 14                                           ; 7                             ;
; 15                                           ; 10                            ;
; 16                                           ; 14                            ;
; 17                                           ; 11                            ;
; 18                                           ; 8                             ;
; 19                                           ; 14                            ;
; 20                                           ; 7                             ;
; 21                                           ; 9                             ;
; 22                                           ; 8                             ;
; 23                                           ; 11                            ;
; 24                                           ; 13                            ;
; 25                                           ; 10                            ;
; 26                                           ; 13                            ;
; 27                                           ; 10                            ;
; 28                                           ; 15                            ;
; 29                                           ; 13                            ;
; 30                                           ; 17                            ;
; 31                                           ; 18                            ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "Microcomputer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node cpuClock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node T80s:cpu1|WR_n
        Info (176357): Destination node T80s:cpu1|RD_n
        Info (176357): Destination node T80s:cpu1|T80:u0|A[1]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[2]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[3]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[4]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[5]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[6]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[7]
Info (176353): Automatically promoted node comb 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node comb~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 21% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 6.05 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 47 output pins without output pin load capacitance assignment
    Info (306007): Pin "sramData[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2Clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_sRamWE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_sRamCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_sRamOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "txd1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rts1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "txd2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rts2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoSync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoR0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoG0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoB0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoR1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoG1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoB1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hSync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vSync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdMOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdSCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "driveLED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file C:/Users/doug_000/Documents/GitHub/EP2C5-Cyclone-II-Mini-Board/Multicomp/Microcomputer/output_files/Microcomputer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 715 megabytes
    Info: Processing ended: Sun Dec 18 07:37:49 2016
    Info: Elapsed time: 00:00:45
    Info: Total CPU time (on all processors): 00:00:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/doug_000/Documents/GitHub/EP2C5-Cyclone-II-Mini-Board/Multicomp/Microcomputer/output_files/Microcomputer.fit.smsg.


