---
layout: default
---

# RISC-V 双周简报 (2019-02)

要点新闻：


----

## RV新闻

## 技术讨论

### RISC-V 工具链的当前状况

RISC-V 工具链的当前状况又被问及。Jim Wilson 又很耐心地做了一次回答。
尽管工具链当前的状况仍然比较混乱，没有发生什么本质上地改变，但是有了一些进步：

- 关于GCC，如果是做编译器研究，那么应该去看GCC的主开发分支，所有的最新改进都在主开发分支。
  如果是想用些比较稳定的编译器，GCC-7.3应该是现在最稳定的，GCC-8.x是当前较稳定的最新版本。
- Glibc将在二月底发布下一个版本，然后不久rv32将能够进入Glibc的上游分支，并逐步纳入主线。
- GDB也可能在二月发布一个新版本，这个新版本将替掉现在在riscv-gnu-toolchain的开发repo。
- GitHub上的riscv-gnu-toolchain将会被一直维护（基本也是现在最容易从代码编译安装的repo）。

详情请见Jim Wilson的[邮件](https://groups.google.com/a/groups.riscv.org/d/msgid/sw-dev/CAFyWVaZFivYiQAEGk3u3zJD1pVOpMKHVgWLXQwa3tToKVfYEJw)

### UNIMP 指令

Louish Marques和Andrew Waterman等人讨论了“未实现指令的”几个问题。对于
“未实现指令”，GNU Binutil目前的既定做法是UNIMP，Louis提出对这个指令的
二进制译码，取决于是否使用到了压缩指令集，Binutil给出的结果是不一样的，
如下表（压缩指令的产生可以通过用 `option .norvc` 或者是通过 `-march`
选项）

| --------- | --------------- | -------- |
| `unimp`   | `.option norvc` | c0001073 |
| `unimp`   | `.option rvc`   | 0000     |
| `c.unimp` | `.option norvc` | error    |
| `c.unimp` | `.option rvc`   | error    |

Louis对如何处理压缩指令集的UNIMP编码提出一些意见，Andrew Waterman也对此一一做了回应。

1.  既然所有的压缩指令集都是 `c.op` 的形式，因此应该明确支持 `c.unimp` 这个形式。
    Andrew表示同意，也承认`c.unimp` 从Binutil里漏掉了是疏忽。

2.  Louis觉得目前设计的优势在于可以区分32-bit和16-bit的 `unimp` ，但是如果不是出
    于保留指令空间的考虑的话，其实可以简单的使用 `0000_0000`作为32-bit `unimp`
    的编码。对此Andrew的回答是使得32-bit `unimp`清楚无误地译码成32-bit位宽的指令
    才是最重要的考虑，否则的话译码成`0000_0000` 的确是可以的。（编者按：
    `0000_0000` 目前是译码成两个16-bit的 `unimp` ）

3.  目前的Spec并没有把 `0000` 作为正式的“未实现”指令，而作为非法指令。因此一个实
    现如果会trap非法指令当然也会trap未实现指令，所以Louis认为16-bit `unimp` 保持
    不变使用 `0000` 应该没问题，不过最好能在Spec中正式注明 `0000` 用作16-bit
    `unimp`。对此，Andrew认为Spec中已经把 `0x0000` 定义为非法指令，所以应该不需
    要改变，稍加说明即可。

4.  Louis认为Spec中没有任何关于 `c0001073` 的描述，他认为应该是类似
    `ECALL/EBREAK`一类的指令，但是RISC-V Spec并没有保证一个实现必须要trap未实现
    指令，也没有办法保证`c0001073` 不会被拿来作为别的实现，因为Spec里面没有明确
    保留这个指令编码。Louis认为最好能够用全1来作为32-bit的`unimp` ，不过Spec里面
    说到过32-bit的全1作为非法指令也曾经考虑过，没有被采用是因为这样会增加可变长
    度指令的取指和译码单元的复杂度。Louis最后认为Spec里面如果不正式采用
    `c0001073`作为未实现指令，应该至少说明一下这是个既定的事实。
    
    Andrew解释道 `c0001073` 其实是 `CSRRW x0, cycle, x0` ，因为 `cycle` 是一个只
    读的CSR，所谓不论实现中有没有提供 `cycle` 这个CSR，这个指令是必须会被trap的。
    关于Spec中说明的问题，Andrew认为这个其实是应该是ABI/assembler的问题，因此他
    也已经在ASM手册里面说明了 `CSRRW x0, cycle, x0` 应该是保证被trap的。参见
    \[2\]。

最后，Louis提供了LLVM的补丁，之前的表格相对应的变动如下。

| --------- | --------------- | -------- |
| `unimp`   | `.option norvc` | c0001073 |
| `unimp`   | `.option rvc`   | 0000     |
| `c.unimp` | `.option norvc` | error    |
| `c.unimp` | `.option rvc`   | 0000     |

\[1\] [讨论原文](https://groups.google.com/a/groups.riscv.org/d/topic/sw-dev/Xu6UmcIAKIk/discussion)
\[2\] [RISC-V ASM Manual](https://github.com/riscv/riscv-asm-manual/blob/master/riscv-asm.md)

## 代码更新

## 安全点评

## 微群热点

## 实用资料

## 行业视角

## 市场相关

## CNRV社区活动

## CNRV网站更新

## 会议征稿

## 暴走事件

### 2019年3月

- 2019年3月12-14日 [RISC-V Taiwan Workshop](https://tmt.knect365.com/risc-v-workshop-taiwan/)将在新竹举办。

### 2019年5月

- 2019年5月，RISC-V基金会将在大陆的**北上深蓉杭**举办5城巡演。

### 2019年6月

- 2019年6月10日 RISC-V Zurich Workshop将在瑞士苏黎世举办。

## 招聘简讯

_CNRV提供为行业公司提供公益性质的一句话的招聘信息发布，若有任何体系结构、IC设计、软件开发的招聘信息，欢迎联系我们！_

----

整理编集: 宋威、黄柏玮、汪平、林容威、傅炜、廖巍巍、郭雄飞、黄玮、李健

----

**欢迎关注微信公众号CNRV，接收最新最时尚的RISC-V讯息！**

![CNRV微信公众号](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/cn/80x15.png" /></a><br />本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/">知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议</a>进行许可。



