# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../ProgettoRetiLogiche2020.srcs/sources_1/new/10577011.vhd" \
"D:/Dati Lorenzo/Università/Progetto Reti Logiche/tb_pfrl_2020_no_wz.vhd" \

# Do not sort compile order
nosort
