L0:
         add (4|M0)               a0.0<1>:w     r22.0<4;4,1>:w    0x0:uw           {AccWrEn}
         mov (8|M0)               r27.0<1>:ud   r0.0<8;8,1>:ud                  
         shl (2|M0)               r27.0<1>:d    r7.0<2;2,1>:w     0x1:v           
         mov (1|M0)               r27.2<1>:ud   0xF000F:ud                      
         add (4|M0)               a0.4<1>:w     a0.0<4;4,1>:w     r22.8<0;2,1>:w  
         and (16|M0)              r29.0<1>:uw   r[a0.0]<16;16,1>:uw  0xF800:uw    
         and (16|M0)              r30.0<1>:uw   r[a0.0,32]<16;16,1>:uw  0xF800:uw 
         shr (16|M0)              r29.0<2>:ub   r[a0.2,1]<32;16,2>:ub  0x3:uw     
         shr (16|M0)              r30.0<2>:ub   r[a0.2,33]<32;16,2>:ub  0x3:uw    
         shr (16|M0)              r[a0.1]<1>:uw  r[a0.1]<16;16,1>:uw  0x5:uw      
         shr (16|M0)              r[a0.1,32]<1>:uw  r[a0.1,32]<16;16,1>:uw  0x5:uw
         and (16|M0)              r[a0.1]<1>:uw  r[a0.1]<16;16,1>:uw  0x7E0:uw    
         and (16|M0)              r[a0.1,32]<1>:uw  r[a0.1,32]<16;16,1>:uw  0x7E0:uw
         or (16|M0)               r29.0<1>:uw   r[a0.1]<16;16,1>:uw  r29.0<16;16,1>:uw
         or (16|M0)               r30.0<1>:uw   r[a0.1,32]<16;16,1>:uw  r30.0<16;16,1>:uw
         add (4|M0)               a0.0<1>:w     a0.0<4;4,1>:w     0x200:uw        
         and (16|M0)              r38.0<1>:uw   r[a0.4]<16;16,1>:uw  0xF800:uw    
         and (16|M0)              r39.0<1>:uw   r[a0.4,32]<16;16,1>:uw  0xF800:uw 
         shr (16|M0)              r38.0<2>:ub   r[a0.6,1]<32;16,2>:ub  0x3:uw     
         shr (16|M0)              r39.0<2>:ub   r[a0.6,33]<32;16,2>:ub  0x3:uw    
         shr (16|M0)              r[a0.5]<1>:uw  r[a0.5]<16;16,1>:uw  0x5:uw      
         shr (16|M0)              r[a0.5,32]<1>:uw  r[a0.5,32]<16;16,1>:uw  0x5:uw
         and (16|M0)              r[a0.5]<1>:uw  r[a0.5]<16;16,1>:uw  0x7E0:uw    
         and (16|M0)              r[a0.5,32]<1>:uw  r[a0.5,32]<16;16,1>:uw  0x7E0:uw
         or (16|M0)               r38.0<1>:uw   r[a0.5]<16;16,1>:uw  r38.0<16;16,1>:uw
         or (16|M0)               r39.0<1>:uw   r[a0.5,32]<16;16,1>:uw  r39.0<16;16,1>:uw
         add (4|M0)               a0.4<1>:w     a0.4<4;4,1>:w     0x200:uw        
         mov (8|M0)               r28.0<1>:ud   r27.0<8;8,1>:ud                 
         mov (8|M0)               r37.0<1>:ud   r27.0<8;8,1>:ud                 
         and (16|M0)              r31.0<1>:uw   r[a0.0]<16;16,1>:uw  0xF800:uw    
         and (16|M0)              r32.0<1>:uw   r[a0.0,32]<16;16,1>:uw  0xF800:uw 
         shr (16|M0)              r31.0<2>:ub   r[a0.2,1]<32;16,2>:ub  0x3:uw     
         shr (16|M0)              r32.0<2>:ub   r[a0.2,33]<32;16,2>:ub  0x3:uw    
         shr (16|M0)              r[a0.1]<1>:uw  r[a0.1]<16;16,1>:uw  0x5:uw      
         shr (16|M0)              r[a0.1,32]<1>:uw  r[a0.1,32]<16;16,1>:uw  0x5:uw
         and (16|M0)              r[a0.1]<1>:uw  r[a0.1]<16;16,1>:uw  0x7E0:uw    
         and (16|M0)              r[a0.1,32]<1>:uw  r[a0.1,32]<16;16,1>:uw  0x7E0:uw
         or (16|M0)               r31.0<1>:uw   r[a0.1]<16;16,1>:uw  r31.0<16;16,1>:uw
         or (16|M0)               r32.0<1>:uw   r[a0.1,32]<16;16,1>:uw  r32.0<16;16,1>:uw
         add (4|M0)               a0.0<1>:w     a0.0<4;4,1>:w     0x200:uw        
         and (16|M0)              r40.0<1>:uw   r[a0.4]<16;16,1>:uw  0xF800:uw    
         and (16|M0)              r41.0<1>:uw   r[a0.4,32]<16;16,1>:uw  0xF800:uw 
         shr (16|M0)              r40.0<2>:ub   r[a0.6,1]<32;16,2>:ub  0x3:uw     
         shr (16|M0)              r41.0<2>:ub   r[a0.6,33]<32;16,2>:ub  0x3:uw    
         shr (16|M0)              r[a0.5]<1>:uw  r[a0.5]<16;16,1>:uw  0x5:uw      
         shr (16|M0)              r[a0.5,32]<1>:uw  r[a0.5,32]<16;16,1>:uw  0x5:uw
         and (16|M0)              r[a0.5]<1>:uw  r[a0.5]<16;16,1>:uw  0x7E0:uw    
         and (16|M0)              r[a0.5,32]<1>:uw  r[a0.5,32]<16;16,1>:uw  0x7E0:uw
         or (16|M0)               r40.0<1>:uw   r[a0.5]<16;16,1>:uw  r40.0<16;16,1>:uw
         or (16|M0)               r41.0<1>:uw   r[a0.5,32]<16;16,1>:uw  r41.0<16;16,1>:uw
         add (4|M0)               a0.4<1>:w     a0.4<4;4,1>:w     0x200:uw        
         and (16|M0)              r33.0<1>:uw   r[a0.0]<16;16,1>:uw  0xF800:uw    
         and (16|M0)              r34.0<1>:uw   r[a0.0,32]<16;16,1>:uw  0xF800:uw 
         shr (16|M0)              r33.0<2>:ub   r[a0.2,1]<32;16,2>:ub  0x3:uw     
         shr (16|M0)              r34.0<2>:ub   r[a0.2,33]<32;16,2>:ub  0x3:uw    
         shr (16|M0)              r[a0.1]<1>:uw  r[a0.1]<16;16,1>:uw  0x5:uw      
         shr (16|M0)              r[a0.1,32]<1>:uw  r[a0.1,32]<16;16,1>:uw  0x5:uw
         and (16|M0)              r[a0.1]<1>:uw  r[a0.1]<16;16,1>:uw  0x7E0:uw    
         and (16|M0)              r[a0.1,32]<1>:uw  r[a0.1,32]<16;16,1>:uw  0x7E0:uw
         or (16|M0)               r33.0<1>:uw   r[a0.1]<16;16,1>:uw  r33.0<16;16,1>:uw
         or (16|M0)               r34.0<1>:uw   r[a0.1,32]<16;16,1>:uw  r34.0<16;16,1>:uw
         add (4|M0)               a0.0<1>:w     a0.0<4;4,1>:w     0x200:uw        
         and (16|M0)              r42.0<1>:uw   r[a0.4]<16;16,1>:uw  0xF800:uw    
         and (16|M0)              r43.0<1>:uw   r[a0.4,32]<16;16,1>:uw  0xF800:uw 
         shr (16|M0)              r42.0<2>:ub   r[a0.6,1]<32;16,2>:ub  0x3:uw     
         shr (16|M0)              r43.0<2>:ub   r[a0.6,33]<32;16,2>:ub  0x3:uw    
         shr (16|M0)              r[a0.5]<1>:uw  r[a0.5]<16;16,1>:uw  0x5:uw      
         shr (16|M0)              r[a0.5,32]<1>:uw  r[a0.5,32]<16;16,1>:uw  0x5:uw
         and (16|M0)              r[a0.5]<1>:uw  r[a0.5]<16;16,1>:uw  0x7E0:uw    
         and (16|M0)              r[a0.5,32]<1>:uw  r[a0.5,32]<16;16,1>:uw  0x7E0:uw
         or (16|M0)               r42.0<1>:uw   r[a0.5]<16;16,1>:uw  r42.0<16;16,1>:uw
         or (16|M0)               r43.0<1>:uw   r[a0.5,32]<16;16,1>:uw  r43.0<16;16,1>:uw
         add (4|M0)               a0.4<1>:w     a0.4<4;4,1>:w     0x200:uw        
         add (1|M0)               r37.0<1>:d    r27.0<0;1,0>:d    16:d            
         and (16|M0)              r35.0<1>:uw   r[a0.0]<16;16,1>:uw  0xF800:uw    
         and (16|M0)              r36.0<1>:uw   r[a0.0,32]<16;16,1>:uw  0xF800:uw 
         shr (16|M0)              r35.0<2>:ub   r[a0.2,1]<32;16,2>:ub  0x3:uw     
         shr (16|M0)              r36.0<2>:ub   r[a0.2,33]<32;16,2>:ub  0x3:uw    
         shr (16|M0)              r[a0.1]<1>:uw  r[a0.1]<16;16,1>:uw  0x5:uw      
         shr (16|M0)              r[a0.1,32]<1>:uw  r[a0.1,32]<16;16,1>:uw  0x5:uw
         and (16|M0)              r[a0.1]<1>:uw  r[a0.1]<16;16,1>:uw  0x7E0:uw    
         and (16|M0)              r[a0.1,32]<1>:uw  r[a0.1,32]<16;16,1>:uw  0x7E0:uw
         or (16|M0)               r35.0<1>:uw   r[a0.1]<16;16,1>:uw  r35.0<16;16,1>:uw
         or (16|M0)               r36.0<1>:uw   r[a0.1,32]<16;16,1>:uw  r36.0<16;16,1>:uw
         and (16|M0)              r44.0<1>:uw   r[a0.4]<16;16,1>:uw  0xF800:uw    
         and (16|M0)              r45.0<1>:uw   r[a0.4,32]<16;16,1>:uw  0xF800:uw 
         shr (16|M0)              r44.0<2>:ub   r[a0.6,1]<32;16,2>:ub  0x3:uw     
         shr (16|M0)              r45.0<2>:ub   r[a0.6,33]<32;16,2>:ub  0x3:uw    
         shr (16|M0)              r[a0.5]<1>:uw  r[a0.5]<16;16,1>:uw  0x5:uw      
         shr (16|M0)              r[a0.5,32]<1>:uw  r[a0.5,32]<16;16,1>:uw  0x5:uw
         and (16|M0)              r[a0.5]<1>:uw  r[a0.5]<16;16,1>:uw  0x7E0:uw    
         and (16|M0)              r[a0.5,32]<1>:uw  r[a0.5,32]<16;16,1>:uw  0x7E0:uw
         or (16|M0)               r44.0<1>:uw   r[a0.5]<16;16,1>:uw  r44.0<16;16,1>:uw
         or (16|M0)               r45.0<1>:uw   r[a0.5,32]<16;16,1>:uw  r45.0<16;16,1>:uw
         send (8|M0)              null:d   r28:ub  0xC       0x120A8018 //  DP_DC1  wr:9h, rd:0, fc: 0x28018
         send (8|M0)              null:d   r37:ub  0xC       0x120A8018 //  DP_DC1  wr:9h, rd:0, fc: 0x28018
         illegal                
         illegal                
         illegal                
         illegal                
         illegal                
         illegal                
         illegal                
         illegal                
