Classic Timing Analyzer report for project
Sat Nov 24 19:39:31 2018
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'CLOCK_50_I'
  7. Clock Hold: 'CLOCK_50_I'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                                                     ;
+------------------------------+-----------+----------------------------------+----------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+------------+------------+--------------+
; Type                         ; Slack     ; Required Time                    ; Actual Time                      ; From                                                            ; To                                                              ; From Clock ; To Clock   ; Failed Paths ;
+------------------------------+-----------+----------------------------------+----------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+------------+------------+--------------+
; Worst-case tsu               ; N/A       ; None                             ; 6.885 ns                         ; UART_RX_I                                                       ; top_state[1]                                                    ; --         ; CLOCK_50_I ; 0            ;
; Worst-case tco               ; N/A       ; None                             ; 13.395 ns                        ; top_state[0]                                                    ; SEVEN_SEGMENT_N_O[1][1]                                         ; CLOCK_50_I ; --         ; 0            ;
; Worst-case tpd               ; N/A       ; None                             ; 6.115 ns                         ; CLOCK_50_I                                                      ; VGA_CLOCK_O                                                     ; --         ; --         ; 0            ;
; Worst-case th                ; N/A       ; None                             ; -2.248 ns                        ; CLOCK_50_I                                                      ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                           ; --         ; CLOCK_50_I ; 0            ;
; Clock Setup: 'CLOCK_50_I'    ; 13.114 ns ; 50.00 MHz ( period = 20.000 ns ) ; 145.22 MHz ( period = 6.886 ns ) ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2]   ; VGA_SRAM_interface:VGA_unit|VGA_red[4]                          ; CLOCK_50_I ; CLOCK_50_I ; 0            ;
; Clock Hold: 'CLOCK_50_I'     ; 0.391 ns  ; 50.00 MHz ( period = 20.000 ns ) ; N/A                              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC ; CLOCK_50_I ; CLOCK_50_I ; 0            ;
; Total number of failed paths ;           ;                                  ;                                  ;                                                                 ;                                                                 ;            ;            ; 0            ;
+------------------------------+-----------+----------------------------------+----------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+------------+------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------+--------------------+------+-------------------------+-------------+
; Option                                                                                               ; Setting            ; From ; To                      ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+-------------------------+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;                         ;             ;
; Timing Models                                                                                        ; Final              ;      ;                         ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;                         ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;                         ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;                         ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;                         ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;                         ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;                         ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;                         ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;                         ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;                         ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;                         ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;                         ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;                         ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;                         ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;                         ;             ;
; Number of paths to report                                                                            ; 200                ;      ;                         ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;                         ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;                         ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;                         ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;                         ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;                         ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;                         ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;                         ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;                         ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;                         ;             ;
; Clock Settings                                                                                       ; clock_50MHz        ;      ; CLOCK_50_I              ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[0][0] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[0][1] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[0][2] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[0][3] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[0][4] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[0][5] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[0][6] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[1][0] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[1][1] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[1][2] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[1][3] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[1][4] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[1][5] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[1][6] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[2][0] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[2][1] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[2][2] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[2][3] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[2][4] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[2][5] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[2][6] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[3][0] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[3][1] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[3][2] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[3][3] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[3][4] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[3][5] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[3][6] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[4][0] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[4][1] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[4][2] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[4][3] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[4][4] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[4][5] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[4][6] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[5][0] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[5][1] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[5][2] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[5][3] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[5][4] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[5][5] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[5][6] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[6][0] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[6][1] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[6][2] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[6][3] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[6][4] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[6][5] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[6][6] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[7][0] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[7][1] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[7][2] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[7][3] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[7][4] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[7][5] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SEVEN_SEGMENT_N_O[7][6] ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; LED_GREEN_O[0]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; LED_GREEN_O[1]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; LED_GREEN_O[2]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; LED_GREEN_O[3]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; LED_GREEN_O[4]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; LED_GREEN_O[5]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; LED_GREEN_O[6]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; LED_GREEN_O[7]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; LED_GREEN_O[8]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_CLOCK_O             ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_HSYNC_O             ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_VSYNC_O             ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_BLANK_O             ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_SYNC_O              ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_RED_O[0]            ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_RED_O[1]            ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_RED_O[2]            ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_RED_O[3]            ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_RED_O[4]            ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_RED_O[5]            ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_RED_O[6]            ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_RED_O[7]            ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_RED_O[8]            ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_RED_O[9]            ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_GREEN_O[0]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_GREEN_O[1]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_GREEN_O[2]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_GREEN_O[3]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_GREEN_O[4]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_GREEN_O[5]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_GREEN_O[6]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_GREEN_O[7]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_GREEN_O[8]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_GREEN_O[9]          ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_BLUE_O[0]           ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_BLUE_O[1]           ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_BLUE_O[2]           ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_BLUE_O[3]           ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_BLUE_O[4]           ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_BLUE_O[5]           ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_BLUE_O[6]           ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_BLUE_O[7]           ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_BLUE_O[8]           ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; VGA_BLUE_O[9]           ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[0]       ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[1]       ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[2]       ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[3]       ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[4]       ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[5]       ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[6]       ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[7]       ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[8]       ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[9]       ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[10]      ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[11]      ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[12]      ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[13]      ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[14]      ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[15]      ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[16]      ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_ADDRESS_O[17]      ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_UB_N_O             ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_LB_N_O             ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_WE_N_O             ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_CE_N_O             ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_OE_N_O             ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; UART_TX_O               ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[0]         ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[1]         ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[2]         ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[3]         ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[4]         ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[5]         ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[6]         ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[7]         ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[8]         ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[9]         ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[10]        ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[11]        ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[12]        ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[13]        ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[14]        ;             ;
; Output Pin Load                                                                                      ; 20                 ;      ; SRAM_DATA_IO[15]        ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+-------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------+--------------------+------------+------------------+---------------+--------------+-------------+-----------------------+---------------------+-----------+--------------+
; Clock Node Name                                                                          ; Clock Setting Name ; Type       ; Fmax Requirement ; Early Latency ; Late Latency ; Based on    ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset    ; Phase offset ;
+------------------------------------------------------------------------------------------+--------------------+------------+------------------+---------------+--------------+-------------+-----------------------+---------------------+-----------+--------------+
; SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|_clk0 ;                    ; PLL output ; 100.0 MHz        ; 0.000 ns      ; 0.000 ns     ; clock_50MHz ; 2                     ; 1                   ; -2.358 ns ;              ;
; CLOCK_50_I                                                                               ; clock_50MHz        ; User Pin   ; 50.0 MHz         ; 0.000 ns      ; 0.000 ns     ; --          ; N/A                   ; N/A                 ; N/A       ;              ;
+------------------------------------------------------------------------------------------+--------------------+------------+------------------+---------------+--------------+-------------+-----------------------+---------------------+-----------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLOCK_50_I'                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------------------------+-----------------------------------------------+------------+------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                                          ; To                                            ; From Clock ; To Clock   ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------------------------+-----------------------------------------------+------------+------------+-----------------------------+---------------------------+-------------------------+
; 13.114 ns                               ; 145.22 MHz ( period = 6.886 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.669 ns                ;
; 13.114 ns                               ; 145.22 MHz ( period = 6.886 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.669 ns                ;
; 13.114 ns                               ; 145.22 MHz ( period = 6.886 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.669 ns                ;
; 13.228 ns                               ; 147.67 MHz ( period = 6.772 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.555 ns                ;
; 13.228 ns                               ; 147.67 MHz ( period = 6.772 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.555 ns                ;
; 13.228 ns                               ; 147.67 MHz ( period = 6.772 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.555 ns                ;
; 13.242 ns                               ; 147.97 MHz ( period = 6.758 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.541 ns                ;
; 13.242 ns                               ; 147.97 MHz ( period = 6.758 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.541 ns                ;
; 13.242 ns                               ; 147.97 MHz ( period = 6.758 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.541 ns                ;
; 13.282 ns                               ; 148.85 MHz ( period = 6.718 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.475 ns                ;
; 13.282 ns                               ; 148.85 MHz ( period = 6.718 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.475 ns                ;
; 13.282 ns                               ; 148.85 MHz ( period = 6.718 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.475 ns                ;
; 13.314 ns                               ; 149.57 MHz ( period = 6.686 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.469 ns                ;
; 13.314 ns                               ; 149.57 MHz ( period = 6.686 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.469 ns                ;
; 13.314 ns                               ; 149.57 MHz ( period = 6.686 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.469 ns                ;
; 13.329 ns                               ; 149.90 MHz ( period = 6.671 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.454 ns                ;
; 13.329 ns                               ; 149.90 MHz ( period = 6.671 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.454 ns                ;
; 13.329 ns                               ; 149.90 MHz ( period = 6.671 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.454 ns                ;
; 13.346 ns                               ; 150.29 MHz ( period = 6.654 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.438 ns                ;
; 13.346 ns                               ; 150.29 MHz ( period = 6.654 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.438 ns                ;
; 13.346 ns                               ; 150.29 MHz ( period = 6.654 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.438 ns                ;
; 13.346 ns                               ; 150.29 MHz ( period = 6.654 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.438 ns                ;
; 13.351 ns                               ; 150.40 MHz ( period = 6.649 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.406 ns                ;
; 13.351 ns                               ; 150.40 MHz ( period = 6.649 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.406 ns                ;
; 13.351 ns                               ; 150.40 MHz ( period = 6.649 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.406 ns                ;
; 13.360 ns                               ; 150.60 MHz ( period = 6.640 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.423 ns                ;
; 13.360 ns                               ; 150.60 MHz ( period = 6.640 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.423 ns                ;
; 13.360 ns                               ; 150.60 MHz ( period = 6.640 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.423 ns                ;
; 13.363 ns                               ; 150.67 MHz ( period = 6.637 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14 ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.786 ns                 ; 6.423 ns                ;
; 13.376 ns                               ; 150.97 MHz ( period = 6.624 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                 ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.407 ns                ;
; 13.376 ns                               ; 150.97 MHz ( period = 6.624 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                 ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.407 ns                ;
; 13.376 ns                               ; 150.97 MHz ( period = 6.624 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                 ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.407 ns                ;
; 13.412 ns                               ; 151.79 MHz ( period = 6.588 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                 ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.371 ns                ;
; 13.412 ns                               ; 151.79 MHz ( period = 6.588 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                 ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.371 ns                ;
; 13.412 ns                               ; 151.79 MHz ( period = 6.588 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                 ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.371 ns                ;
; 13.448 ns                               ; 152.63 MHz ( period = 6.552 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.309 ns                ;
; 13.448 ns                               ; 152.63 MHz ( period = 6.552 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.309 ns                ;
; 13.448 ns                               ; 152.63 MHz ( period = 6.552 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.309 ns                ;
; 13.460 ns                               ; 152.91 MHz ( period = 6.540 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.324 ns                ;
; 13.460 ns                               ; 152.91 MHz ( period = 6.540 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.324 ns                ;
; 13.460 ns                               ; 152.91 MHz ( period = 6.540 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.324 ns                ;
; 13.460 ns                               ; 152.91 MHz ( period = 6.540 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.324 ns                ;
; 13.474 ns                               ; 153.23 MHz ( period = 6.526 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.310 ns                ;
; 13.474 ns                               ; 153.23 MHz ( period = 6.526 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.310 ns                ;
; 13.474 ns                               ; 153.23 MHz ( period = 6.526 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.310 ns                ;
; 13.474 ns                               ; 153.23 MHz ( period = 6.526 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.310 ns                ;
; 13.477 ns                               ; 153.30 MHz ( period = 6.523 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14 ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.786 ns                 ; 6.309 ns                ;
; 13.491 ns                               ; 153.63 MHz ( period = 6.509 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14 ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.786 ns                 ; 6.295 ns                ;
; 13.497 ns                               ; 153.78 MHz ( period = 6.503 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.311 ns                ;
; 13.497 ns                               ; 153.78 MHz ( period = 6.503 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[3]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.311 ns                ;
; 13.497 ns                               ; 153.78 MHz ( period = 6.503 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[2]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.311 ns                ;
; 13.497 ns                               ; 153.78 MHz ( period = 6.503 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.311 ns                ;
; 13.497 ns                               ; 153.78 MHz ( period = 6.503 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.311 ns                ;
; 13.497 ns                               ; 153.78 MHz ( period = 6.503 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.311 ns                ;
; 13.497 ns                               ; 153.78 MHz ( period = 6.503 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.311 ns                ;
; 13.497 ns                               ; 153.78 MHz ( period = 6.503 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.311 ns                ;
; 13.517 ns                               ; 154.25 MHz ( period = 6.483 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.294 ns                ;
; 13.517 ns                               ; 154.25 MHz ( period = 6.483 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.294 ns                ;
; 13.517 ns                               ; 154.25 MHz ( period = 6.483 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.294 ns                ;
; 13.517 ns                               ; 154.25 MHz ( period = 6.483 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.294 ns                ;
; 13.517 ns                               ; 154.25 MHz ( period = 6.483 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.294 ns                ;
; 13.517 ns                               ; 154.25 MHz ( period = 6.483 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[7]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.294 ns                ;
; 13.517 ns                               ; 154.25 MHz ( period = 6.483 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.294 ns                ;
; 13.517 ns                               ; 154.25 MHz ( period = 6.483 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.294 ns                ;
; 13.525 ns                               ; 154.44 MHz ( period = 6.475 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.258 ns                ;
; 13.525 ns                               ; 154.44 MHz ( period = 6.475 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.258 ns                ;
; 13.525 ns                               ; 154.44 MHz ( period = 6.475 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.258 ns                ;
; 13.546 ns                               ; 154.94 MHz ( period = 6.454 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.238 ns                ;
; 13.546 ns                               ; 154.94 MHz ( period = 6.454 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.238 ns                ;
; 13.546 ns                               ; 154.94 MHz ( period = 6.454 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.238 ns                ;
; 13.546 ns                               ; 154.94 MHz ( period = 6.454 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.238 ns                ;
; 13.563 ns                               ; 155.35 MHz ( period = 6.437 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14 ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.786 ns                 ; 6.223 ns                ;
; 13.571 ns                               ; 155.55 MHz ( period = 6.429 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.241 ns                ;
; 13.571 ns                               ; 155.55 MHz ( period = 6.429 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.241 ns                ;
; 13.571 ns                               ; 155.55 MHz ( period = 6.429 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.241 ns                ;
; 13.571 ns                               ; 155.55 MHz ( period = 6.429 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.241 ns                ;
; 13.571 ns                               ; 155.55 MHz ( period = 6.429 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.241 ns                ;
; 13.600 ns                               ; 156.25 MHz ( period = 6.400 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                 ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.183 ns                ;
; 13.600 ns                               ; 156.25 MHz ( period = 6.400 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                 ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.183 ns                ;
; 13.600 ns                               ; 156.25 MHz ( period = 6.400 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                 ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.183 ns                ;
; 13.602 ns                               ; 156.30 MHz ( period = 6.398 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.188 ns                ;
; 13.602 ns                               ; 156.30 MHz ( period = 6.398 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.188 ns                ;
; 13.602 ns                               ; 156.30 MHz ( period = 6.398 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.188 ns                ;
; 13.602 ns                               ; 156.30 MHz ( period = 6.398 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.188 ns                ;
; 13.602 ns                               ; 156.30 MHz ( period = 6.398 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]   ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.188 ns                ;
; 13.611 ns                               ; 156.52 MHz ( period = 6.389 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.197 ns                ;
; 13.611 ns                               ; 156.52 MHz ( period = 6.389 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_green[3]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.197 ns                ;
; 13.611 ns                               ; 156.52 MHz ( period = 6.389 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_green[2]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.197 ns                ;
; 13.611 ns                               ; 156.52 MHz ( period = 6.389 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.197 ns                ;
; 13.611 ns                               ; 156.52 MHz ( period = 6.389 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.197 ns                ;
; 13.611 ns                               ; 156.52 MHz ( period = 6.389 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.197 ns                ;
; 13.611 ns                               ; 156.52 MHz ( period = 6.389 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.197 ns                ;
; 13.611 ns                               ; 156.52 MHz ( period = 6.389 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.197 ns                ;
; 13.612 ns                               ; 156.54 MHz ( period = 6.388 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.145 ns                ;
; 13.612 ns                               ; 156.54 MHz ( period = 6.388 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.145 ns                ;
; 13.612 ns                               ; 156.54 MHz ( period = 6.388 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.145 ns                ;
; 13.625 ns                               ; 156.86 MHz ( period = 6.375 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.183 ns                ;
; 13.625 ns                               ; 156.86 MHz ( period = 6.375 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[3]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.183 ns                ;
; 13.625 ns                               ; 156.86 MHz ( period = 6.375 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[2]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.183 ns                ;
; 13.625 ns                               ; 156.86 MHz ( period = 6.375 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.183 ns                ;
; 13.625 ns                               ; 156.86 MHz ( period = 6.375 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.183 ns                ;
; 13.625 ns                               ; 156.86 MHz ( period = 6.375 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.183 ns                ;
; 13.625 ns                               ; 156.86 MHz ( period = 6.375 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.183 ns                ;
; 13.625 ns                               ; 156.86 MHz ( period = 6.375 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.183 ns                ;
; 13.630 ns                               ; 156.99 MHz ( period = 6.370 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.153 ns                ;
; 13.630 ns                               ; 156.99 MHz ( period = 6.370 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.153 ns                ;
; 13.630 ns                               ; 156.99 MHz ( period = 6.370 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.783 ns                 ; 6.153 ns                ;
; 13.631 ns                               ; 157.01 MHz ( period = 6.369 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.180 ns                ;
; 13.631 ns                               ; 157.01 MHz ( period = 6.369 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.180 ns                ;
; 13.631 ns                               ; 157.01 MHz ( period = 6.369 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.180 ns                ;
; 13.631 ns                               ; 157.01 MHz ( period = 6.369 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.180 ns                ;
; 13.631 ns                               ; 157.01 MHz ( period = 6.369 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.180 ns                ;
; 13.631 ns                               ; 157.01 MHz ( period = 6.369 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_green[7]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.180 ns                ;
; 13.631 ns                               ; 157.01 MHz ( period = 6.369 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.180 ns                ;
; 13.631 ns                               ; 157.01 MHz ( period = 6.369 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.180 ns                ;
; 13.645 ns                               ; 157.36 MHz ( period = 6.355 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.166 ns                ;
; 13.645 ns                               ; 157.36 MHz ( period = 6.355 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.166 ns                ;
; 13.645 ns                               ; 157.36 MHz ( period = 6.355 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.166 ns                ;
; 13.645 ns                               ; 157.36 MHz ( period = 6.355 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.166 ns                ;
; 13.645 ns                               ; 157.36 MHz ( period = 6.355 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.166 ns                ;
; 13.645 ns                               ; 157.36 MHz ( period = 6.355 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[7]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.166 ns                ;
; 13.645 ns                               ; 157.36 MHz ( period = 6.355 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.166 ns                ;
; 13.645 ns                               ; 157.36 MHz ( period = 6.355 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.166 ns                ;
; 13.648 ns                               ; 157.43 MHz ( period = 6.352 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.109 ns                ;
; 13.648 ns                               ; 157.43 MHz ( period = 6.352 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.109 ns                ;
; 13.648 ns                               ; 157.43 MHz ( period = 6.352 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.109 ns                ;
; 13.665 ns                               ; 157.85 MHz ( period = 6.335 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.782 ns                 ; 6.117 ns                ;
; 13.665 ns                               ; 157.85 MHz ( period = 6.335 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[3]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.782 ns                 ; 6.117 ns                ;
; 13.665 ns                               ; 157.85 MHz ( period = 6.335 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[2]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.782 ns                 ; 6.117 ns                ;
; 13.665 ns                               ; 157.85 MHz ( period = 6.335 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.782 ns                 ; 6.117 ns                ;
; 13.665 ns                               ; 157.85 MHz ( period = 6.335 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.782 ns                 ; 6.117 ns                ;
; 13.665 ns                               ; 157.85 MHz ( period = 6.335 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.782 ns                 ; 6.117 ns                ;
; 13.665 ns                               ; 157.85 MHz ( period = 6.335 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.782 ns                 ; 6.117 ns                ;
; 13.665 ns                               ; 157.85 MHz ( period = 6.335 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.782 ns                 ; 6.117 ns                ;
; 13.667 ns                               ; 157.90 MHz ( period = 6.333 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[1]   ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.123 ns                ;
; 13.667 ns                               ; 157.90 MHz ( period = 6.333 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2] ; VGA_SRAM_interface:VGA_unit|SRAM_address[0]   ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.123 ns                ;
; 13.672 ns                               ; 158.03 MHz ( period = 6.328 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.085 ns                ;
; 13.672 ns                               ; 158.03 MHz ( period = 6.328 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_red[3]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.085 ns                ;
; 13.672 ns                               ; 158.03 MHz ( period = 6.328 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_red[2]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.757 ns                 ; 6.085 ns                ;
; 13.681 ns                               ; 158.25 MHz ( period = 6.319 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.103 ns                ;
; 13.681 ns                               ; 158.25 MHz ( period = 6.319 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.103 ns                ;
; 13.681 ns                               ; 158.25 MHz ( period = 6.319 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.103 ns                ;
; 13.681 ns                               ; 158.25 MHz ( period = 6.319 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.784 ns                 ; 6.103 ns                ;
; 13.685 ns                               ; 158.35 MHz ( period = 6.315 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.127 ns                ;
; 13.685 ns                               ; 158.35 MHz ( period = 6.315 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.127 ns                ;
; 13.685 ns                               ; 158.35 MHz ( period = 6.315 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.127 ns                ;
; 13.685 ns                               ; 158.35 MHz ( period = 6.315 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.127 ns                ;
; 13.685 ns                               ; 158.35 MHz ( period = 6.315 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.127 ns                ;
; 13.685 ns                               ; 158.35 MHz ( period = 6.315 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.785 ns                 ; 6.100 ns                ;
; 13.685 ns                               ; 158.35 MHz ( period = 6.315 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.785 ns                 ; 6.100 ns                ;
; 13.685 ns                               ; 158.35 MHz ( period = 6.315 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.785 ns                 ; 6.100 ns                ;
; 13.685 ns                               ; 158.35 MHz ( period = 6.315 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.785 ns                 ; 6.100 ns                ;
; 13.685 ns                               ; 158.35 MHz ( period = 6.315 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.785 ns                 ; 6.100 ns                ;
; 13.685 ns                               ; 158.35 MHz ( period = 6.315 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[7]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.785 ns                 ; 6.100 ns                ;
; 13.685 ns                               ; 158.35 MHz ( period = 6.315 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.785 ns                 ; 6.100 ns                ;
; 13.685 ns                               ; 158.35 MHz ( period = 6.315 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.785 ns                 ; 6.100 ns                ;
; 13.697 ns                               ; 158.65 MHz ( period = 6.303 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.111 ns                ;
; 13.697 ns                               ; 158.65 MHz ( period = 6.303 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[3]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.111 ns                ;
; 13.697 ns                               ; 158.65 MHz ( period = 6.303 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[2]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.111 ns                ;
; 13.697 ns                               ; 158.65 MHz ( period = 6.303 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.111 ns                ;
; 13.697 ns                               ; 158.65 MHz ( period = 6.303 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.111 ns                ;
; 13.697 ns                               ; 158.65 MHz ( period = 6.303 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.111 ns                ;
; 13.697 ns                               ; 158.65 MHz ( period = 6.303 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.111 ns                ;
; 13.697 ns                               ; 158.65 MHz ( period = 6.303 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.111 ns                ;
; 13.698 ns                               ; 158.68 MHz ( period = 6.302 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14 ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.786 ns                 ; 6.088 ns                ;
; 13.699 ns                               ; 158.70 MHz ( period = 6.301 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.113 ns                ;
; 13.699 ns                               ; 158.70 MHz ( period = 6.301 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.113 ns                ;
; 13.699 ns                               ; 158.70 MHz ( period = 6.301 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.113 ns                ;
; 13.699 ns                               ; 158.70 MHz ( period = 6.301 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.113 ns                ;
; 13.699 ns                               ; 158.70 MHz ( period = 6.301 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.812 ns                 ; 6.113 ns                ;
; 13.712 ns                               ; 159.03 MHz ( period = 6.288 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_green[4]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.096 ns                ;
; 13.712 ns                               ; 159.03 MHz ( period = 6.288 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_green[3]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.096 ns                ;
; 13.712 ns                               ; 159.03 MHz ( period = 6.288 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_green[2]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.096 ns                ;
; 13.712 ns                               ; 159.03 MHz ( period = 6.288 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_red[9]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.096 ns                ;
; 13.712 ns                               ; 159.03 MHz ( period = 6.288 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_red[8]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.096 ns                ;
; 13.712 ns                               ; 159.03 MHz ( period = 6.288 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_red[7]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.096 ns                ;
; 13.712 ns                               ; 159.03 MHz ( period = 6.288 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_red[6]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.096 ns                ;
; 13.712 ns                               ; 159.03 MHz ( period = 6.288 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_red[5]        ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.808 ns                 ; 6.096 ns                ;
; 13.716 ns                               ; 159.13 MHz ( period = 6.284 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.074 ns                ;
; 13.716 ns                               ; 159.13 MHz ( period = 6.284 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.074 ns                ;
; 13.716 ns                               ; 159.13 MHz ( period = 6.284 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.074 ns                ;
; 13.716 ns                               ; 159.13 MHz ( period = 6.284 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.074 ns                ;
; 13.716 ns                               ; 159.13 MHz ( period = 6.284 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]   ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.074 ns                ;
; 13.717 ns                               ; 159.16 MHz ( period = 6.283 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.094 ns                ;
; 13.717 ns                               ; 159.16 MHz ( period = 6.283 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.094 ns                ;
; 13.717 ns                               ; 159.16 MHz ( period = 6.283 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.094 ns                ;
; 13.717 ns                               ; 159.16 MHz ( period = 6.283 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.094 ns                ;
; 13.717 ns                               ; 159.16 MHz ( period = 6.283 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.094 ns                ;
; 13.717 ns                               ; 159.16 MHz ( period = 6.283 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[7]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.094 ns                ;
; 13.717 ns                               ; 159.16 MHz ( period = 6.283 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.094 ns                ;
; 13.717 ns                               ; 159.16 MHz ( period = 6.283 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.094 ns                ;
; 13.730 ns                               ; 159.49 MHz ( period = 6.270 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.060 ns                ;
; 13.730 ns                               ; 159.49 MHz ( period = 6.270 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.060 ns                ;
; 13.730 ns                               ; 159.49 MHz ( period = 6.270 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.060 ns                ;
; 13.730 ns                               ; 159.49 MHz ( period = 6.270 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10]  ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.060 ns                ;
; 13.730 ns                               ; 159.49 MHz ( period = 6.270 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]   ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.790 ns                 ; 6.060 ns                ;
; 13.732 ns                               ; 159.54 MHz ( period = 6.268 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.079 ns                ;
; 13.732 ns                               ; 159.54 MHz ( period = 6.268 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.079 ns                ;
; 13.732 ns                               ; 159.54 MHz ( period = 6.268 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]       ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.079 ns                ;
; 13.732 ns                               ; 159.54 MHz ( period = 6.268 ns )                    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_green[9]      ; CLOCK_50_I ; CLOCK_50_I ; 20.000 ns                   ; 19.811 ns                 ; 6.079 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                               ;                                               ;            ;            ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------------------------------+-----------------------------------------------+------------+------------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'CLOCK_50_I'                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------+------------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                                         ; To                                                                           ; From Clock ; To Clock   ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------+------------+----------------------------+----------------------------+--------------------------+
; 0.391 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; VGA_enable                                                                   ; VGA_enable                                                                   ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; UART_SRAM_interface:UART_unit|UART_rx_enable                                 ; UART_SRAM_interface:UART_unit|UART_rx_enable                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; milestone1:M1_unit|Yaddr[0]                                                  ; milestone1:M1_unit|Yaddr[0]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; top_state[1]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; top_state[2]                                                                 ; top_state[2]                                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; milestone1:M1_unit|Vaddr[0]                                                  ; milestone1:M1_unit|Vaddr[0]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; M1_start                                                                     ; M1_start                                                                     ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; milestone1:M1_unit|state~11                                                  ; milestone1:M1_unit|state~11                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; milestone1:M1_unit|state~10                                                  ; milestone1:M1_unit|state~10                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.391 ns                                ; milestone1:M1_unit|state~12                                                  ; milestone1:M1_unit|state~12                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.407 ns                 ;
; 0.520 ns                                ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.536 ns                 ;
; 0.521 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.537 ns                 ;
; 0.521 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.537 ns                 ;
; 0.523 ns                                ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.539 ns                 ;
; 0.524 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[5]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[13]                            ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.540 ns                 ;
; 0.524 ns                                ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.540 ns                 ;
; 0.525 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data_in     ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.541 ns                 ;
; 0.525 ns                                ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.541 ns                 ;
; 0.525 ns                                ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|push_button_status[0]                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.541 ns                 ;
; 0.527 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.543 ns                 ;
; 0.527 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.543 ns                 ;
; 0.527 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.543 ns                 ;
; 0.528 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[11]                            ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.544 ns                 ;
; 0.528 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.544 ns                 ;
; 0.528 ns                                ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.544 ns                 ;
; 0.529 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[0]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[8]                             ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.545 ns                 ;
; 0.531 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.547 ns                 ;
; 0.531 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.547 ns                 ;
; 0.531 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.547 ns                 ;
; 0.533 ns                                ; milestone1:M1_unit|Uaddr[7]                                                  ; milestone1:M1_unit|SRAM_address[7]                                           ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.549 ns                 ;
; 0.534 ns                                ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.550 ns                 ;
; 0.534 ns                                ; milestone1:M1_unit|Uaddr[4]                                                  ; milestone1:M1_unit|SRAM_address[4]                                           ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.550 ns                 ;
; 0.535 ns                                ; milestone1:M1_unit|Uaddr[2]                                                  ; milestone1:M1_unit|SRAM_address[2]                                           ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.551 ns                 ;
; 0.537 ns                                ; milestone1:M1_unit|state~11                                                  ; milestone1:M1_unit|state~10                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.553 ns                 ;
; 0.538 ns                                ; milestone1:M1_unit|state~11                                                  ; milestone1:M1_unit|Yaddr[0]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.554 ns                 ;
; 0.538 ns                                ; milestone1:M1_unit|state~11                                                  ; milestone1:M1_unit|state~12                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.554 ns                 ;
; 0.541 ns                                ; milestone1:M1_unit|Uaddr[15]                                                 ; milestone1:M1_unit|SRAM_address[15]                                          ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.557 ns                 ;
; 0.542 ns                                ; milestone1:M1_unit|Uaddr[14]                                                 ; milestone1:M1_unit|SRAM_address[14]                                          ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.558 ns                 ;
; 0.542 ns                                ; milestone1:M1_unit|Uaddr[12]                                                 ; milestone1:M1_unit|SRAM_address[12]                                          ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.558 ns                 ;
; 0.562 ns                                ; top_state[2]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.578 ns                 ;
; 0.575 ns                                ; top_state[1]                                                                 ; VGA_enable                                                                   ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.591 ns                 ;
; 0.577 ns                                ; top_state[1]                                                                 ; top_state[2]                                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.593 ns                 ;
; 0.586 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.602 ns                 ;
; 0.664 ns                                ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.680 ns                 ;
; 0.665 ns                                ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.681 ns                 ;
; 0.671 ns                                ; milestone1:M1_unit|Uaddr[8]                                                  ; milestone1:M1_unit|SRAM_address[8]                                           ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.015 ns                   ; 0.686 ns                 ;
; 0.675 ns                                ; UART_SRAM_interface:UART_unit|SRAM_address[1]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.691 ns                 ;
; 0.676 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[5]     ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.015 ns                   ; 0.691 ns                 ;
; 0.678 ns                                ; milestone1:M1_unit|Yaddr[16]                                                 ; milestone1:M1_unit|SRAM_address[16]                                          ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.694 ns                 ;
; 0.678 ns                                ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz_buf                                         ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.694 ns                 ;
; 0.682 ns                                ; UART_SRAM_interface:UART_unit|SRAM_address[3]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.698 ns                 ;
; 0.687 ns                                ; UART_SRAM_interface:UART_unit|SRAM_address[5]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.017 ns                   ; 0.704 ns                 ;
; 0.691 ns                                ; UART_SRAM_interface:UART_unit|SRAM_address[2]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.707 ns                 ;
; 0.704 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.720 ns                 ;
; 0.705 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[1]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[1]                             ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.017 ns                   ; 0.722 ns                 ;
; 0.706 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[2]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[2]                             ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.017 ns                   ; 0.723 ns                 ;
; 0.706 ns                                ; milestone1:M1_unit|Yaddr[1]                                                  ; milestone1:M1_unit|SRAM_address[1]                                           ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.017 ns                   ; 0.723 ns                 ;
; 0.707 ns                                ; milestone1:M1_unit|Yaddr[13]                                                 ; milestone1:M1_unit|SRAM_address[13]                                          ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.723 ns                 ;
; 0.708 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[0]     ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.015 ns                   ; 0.723 ns                 ;
; 0.710 ns                                ; milestone1:M1_unit|Yaddr[5]                                                  ; milestone1:M1_unit|SRAM_address[5]                                           ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.017 ns                   ; 0.727 ns                 ;
; 0.714 ns                                ; SRAM_Controller:SRAM_unit|SRAM_read_data[4]                                  ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][4]                              ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.730 ns                 ;
; 0.714 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[7]     ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.015 ns                   ; 0.729 ns                 ;
; 0.715 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.731 ns                 ;
; 0.718 ns                                ; milestone1:M1_unit|Uaddr[11]                                                 ; milestone1:M1_unit|SRAM_address[11]                                          ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.734 ns                 ;
; 0.718 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]     ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.015 ns                   ; 0.733 ns                 ;
; 0.722 ns                                ; SRAM_Controller:SRAM_unit|SRAM_read_data[3]                                  ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][3]                              ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.738 ns                 ;
; 0.728 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_red[3]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.744 ns                 ;
; 0.737 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_red[2]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.753 ns                 ;
; 0.768 ns                                ; milestone1:M1_unit|Uaddr[10]                                                 ; milestone1:M1_unit|Uaddr[10]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.784 ns                 ;
; 0.779 ns                                ; milestone1:M1_unit|Vaddr[13]                                                 ; milestone1:M1_unit|Vaddr[13]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.795 ns                 ;
; 0.791 ns                                ; milestone1:M1_unit|Uaddr[0]                                                  ; milestone1:M1_unit|Uaddr[0]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.807 ns                 ;
; 0.795 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[1] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.811 ns                 ;
; 0.795 ns                                ; milestone1:M1_unit|Yaddr[10]                                                 ; milestone1:M1_unit|Yaddr[10]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.811 ns                 ;
; 0.795 ns                                ; milestone1:M1_unit|Vaddr[10]                                                 ; milestone1:M1_unit|Vaddr[10]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.811 ns                 ;
; 0.795 ns                                ; milestone1:M1_unit|Yaddr[9]                                                  ; milestone1:M1_unit|Yaddr[9]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.811 ns                 ;
; 0.795 ns                                ; milestone1:M1_unit|Vaddr[9]                                                  ; milestone1:M1_unit|Vaddr[9]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.811 ns                 ;
; 0.795 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.811 ns                 ;
; 0.795 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.811 ns                 ;
; 0.797 ns                                ; UART_timer[13]                                                               ; UART_timer[13]                                                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.813 ns                 ;
; 0.799 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.815 ns                 ;
; 0.800 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.816 ns                 ;
; 0.801 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.817 ns                 ;
; 0.801 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.817 ns                 ;
; 0.801 ns                                ; milestone1:M1_unit|Uaddr[9]                                                  ; milestone1:M1_unit|Uaddr[9]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.817 ns                 ;
; 0.801 ns                                ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|push_button_status[0]                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.817 ns                 ;
; 0.802 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.818 ns                 ;
; 0.802 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.818 ns                 ;
; 0.802 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.818 ns                 ;
; 0.802 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.818 ns                 ;
; 0.802 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.818 ns                 ;
; 0.804 ns                                ; UART_timer[6]                                                                ; UART_timer[6]                                                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.820 ns                 ;
; 0.804 ns                                ; milestone1:M1_unit|Uaddr[2]                                                  ; milestone1:M1_unit|Uaddr[2]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.820 ns                 ;
; 0.805 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.821 ns                 ;
; 0.805 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[7] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[7] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.821 ns                 ;
; 0.805 ns                                ; UART_timer[8]                                                                ; UART_timer[8]                                                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.821 ns                 ;
; 0.805 ns                                ; milestone1:M1_unit|Yaddr[2]                                                  ; milestone1:M1_unit|Yaddr[2]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.821 ns                 ;
; 0.805 ns                                ; milestone1:M1_unit|Uaddr[4]                                                  ; milestone1:M1_unit|Uaddr[4]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.821 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Yaddr[16]                                                 ; milestone1:M1_unit|Yaddr[16]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Uaddr[16]                                                 ; milestone1:M1_unit|Uaddr[16]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Vaddr[16]                                                 ; milestone1:M1_unit|Vaddr[16]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Yaddr[13]                                                 ; milestone1:M1_unit|Yaddr[13]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Uaddr[13]                                                 ; milestone1:M1_unit|Uaddr[13]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Uaddr[11]                                                 ; milestone1:M1_unit|Uaddr[11]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Yaddr[11]                                                 ; milestone1:M1_unit|Yaddr[11]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Vaddr[11]                                                 ; milestone1:M1_unit|Vaddr[11]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Vaddr[8]                                                  ; milestone1:M1_unit|Vaddr[8]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Uaddr[7]                                                  ; milestone1:M1_unit|Uaddr[7]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Vaddr[7]                                                  ; milestone1:M1_unit|Vaddr[7]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Yaddr[6]                                                  ; milestone1:M1_unit|Yaddr[6]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Vaddr[6]                                                  ; milestone1:M1_unit|Vaddr[6]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[0] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[0] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[3] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; UART_timer[1]                                                                ; UART_timer[1]                                                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; UART_timer[10]                                                               ; UART_timer[10]                                                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; UART_timer[4]                                                                ; UART_timer[4]                                                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; UART_timer[15]                                                               ; UART_timer[15]                                                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Vaddr[2]                                                  ; milestone1:M1_unit|Vaddr[2]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Yaddr[4]                                                  ; milestone1:M1_unit|Yaddr[4]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.806 ns                                ; milestone1:M1_unit|Vaddr[4]                                                  ; milestone1:M1_unit|Vaddr[4]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.822 ns                 ;
; 0.807 ns                                ; milestone1:M1_unit|Uaddr[9]                                                  ; milestone1:M1_unit|SRAM_address[9]                                           ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.823 ns                 ;
; 0.807 ns                                ; UART_timer[14]                                                               ; UART_timer[14]                                                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.823 ns                 ;
; 0.809 ns                                ; milestone1:M1_unit|Yaddr[6]                                                  ; milestone1:M1_unit|SRAM_address[6]                                           ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.825 ns                 ;
; 0.809 ns                                ; UART_timer[24]                                                               ; UART_timer[24]                                                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.825 ns                 ;
; 0.810 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.826 ns                 ;
; 0.810 ns                                ; milestone1:M1_unit|Uaddr[8]                                                  ; milestone1:M1_unit|Uaddr[8]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.826 ns                 ;
; 0.810 ns                                ; milestone1:M1_unit|Yaddr[7]                                                  ; milestone1:M1_unit|Yaddr[7]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.826 ns                 ;
; 0.810 ns                                ; milestone1:M1_unit|Uaddr[6]                                                  ; milestone1:M1_unit|Uaddr[6]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.826 ns                 ;
; 0.810 ns                                ; UART_timer[11]                                                               ; UART_timer[11]                                                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.826 ns                 ;
; 0.810 ns                                ; UART_timer[20]                                                               ; UART_timer[20]                                                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.826 ns                 ;
; 0.810 ns                                ; UART_timer[17]                                                               ; UART_timer[17]                                                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.826 ns                 ;
; 0.811 ns                                ; milestone1:M1_unit|Yaddr[8]                                                  ; milestone1:M1_unit|Yaddr[8]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.827 ns                 ;
; 0.811 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[5] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[5] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.827 ns                 ;
; 0.811 ns                                ; UART_timer[12]                                                               ; UART_timer[12]                                                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.827 ns                 ;
; 0.811 ns                                ; milestone1:M1_unit|Vaddr[0]                                                  ; milestone1:M1_unit|Vaddr[1]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.827 ns                 ;
; 0.812 ns                                ; UART_SRAM_interface:UART_unit|SRAM_address[17]                               ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.828 ns                 ;
; 0.813 ns                                ; UART_timer[22]                                                               ; UART_timer[22]                                                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.829 ns                 ;
; 0.814 ns                                ; milestone1:M1_unit|Vaddr[15]                                                 ; milestone1:M1_unit|Vaddr[15]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.830 ns                 ;
; 0.819 ns                                ; milestone1:M1_unit|Uaddr[12]                                                 ; milestone1:M1_unit|Uaddr[12]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.835 ns                 ;
; 0.825 ns                                ; milestone1:M1_unit|state~10                                                  ; milestone1:M1_unit|state~11                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.841 ns                 ;
; 0.827 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.843 ns                 ;
; 0.827 ns                                ; milestone1:M1_unit|Vaddr[17]                                                 ; milestone1:M1_unit|Vaddr[17]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.843 ns                 ;
; 0.828 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.844 ns                 ;
; 0.828 ns                                ; milestone1:M1_unit|state~10                                                  ; milestone1:M1_unit|Yaddr[0]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.844 ns                 ;
; 0.828 ns                                ; milestone1:M1_unit|state~10                                                  ; milestone1:M1_unit|state~12                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.844 ns                 ;
; 0.829 ns                                ; milestone1:M1_unit|state~10                                                  ; milestone1:M1_unit|Vaddr[0]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.845 ns                 ;
; 0.831 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[7]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[15]                            ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.847 ns                 ;
; 0.832 ns                                ; milestone1:M1_unit|Yaddr[17]                                                 ; milestone1:M1_unit|Yaddr[17]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.848 ns                 ;
; 0.834 ns                                ; milestone1:M1_unit|Uaddr[17]                                                 ; milestone1:M1_unit|Uaddr[17]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.850 ns                 ;
; 0.836 ns                                ; milestone1:M1_unit|Uaddr[17]                                                 ; milestone1:M1_unit|SRAM_address[17]                                          ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.852 ns                 ;
; 0.837 ns                                ; milestone1:M1_unit|Yaddr[1]                                                  ; milestone1:M1_unit|Yaddr[1]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.853 ns                 ;
; 0.837 ns                                ; milestone1:M1_unit|Vaddr[1]                                                  ; milestone1:M1_unit|Vaddr[1]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.853 ns                 ;
; 0.838 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; milestone1:M1_unit|Yaddr[12]                                                 ; milestone1:M1_unit|Yaddr[12]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; milestone1:M1_unit|Vaddr[12]                                                 ; milestone1:M1_unit|Vaddr[12]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; milestone1:M1_unit|Yaddr[5]                                                  ; milestone1:M1_unit|Yaddr[5]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; milestone1:M1_unit|Vaddr[5]                                                  ; milestone1:M1_unit|Vaddr[5]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[10]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[10]                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[12]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[12]                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[3]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[3]                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[8]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[8]                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; UART_timer[16]                                                               ; UART_timer[16]                                                               ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; milestone1:M1_unit|Yaddr[3]                                                  ; milestone1:M1_unit|Yaddr[3]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.838 ns                                ; milestone1:M1_unit|Vaddr[3]                                                  ; milestone1:M1_unit|Vaddr[3]                                                  ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.854 ns                 ;
; 0.839 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.855 ns                 ;
; 0.839 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.855 ns                 ;
; 0.839 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.855 ns                 ;
; 0.839 ns                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.855 ns                 ;
; 0.839 ns                                ; milestone1:M1_unit|Yaddr[15]                                                 ; milestone1:M1_unit|Yaddr[15]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.855 ns                 ;
; 0.839 ns                                ; milestone1:M1_unit|Vaddr[14]                                                 ; milestone1:M1_unit|Vaddr[14]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.855 ns                 ;
; 0.839 ns                                ; milestone1:M1_unit|Yaddr[14]                                                 ; milestone1:M1_unit|Yaddr[14]                                                 ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.855 ns                 ;
; 0.839 ns                                ; PB_Controller:PB_unit|clock_1kHz_div_count[6]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[6]                                ; CLOCK_50_I ; CLOCK_50_I ; 0.000 ns                   ; 0.016 ns                   ; 0.855 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu)                          ;                                                                              ;            ;            ;                            ;                            ;                          ;
+-----------------------------------------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+------------+------------+----------------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                          ;
+-------+--------------+------------+------------------+--------------------------------------------------------------------------+------------+
; Slack ; Required tsu ; Actual tsu ; From             ; To                                                                       ; To Clock   ;
+-------+--------------+------------+------------------+--------------------------------------------------------------------------+------------+
; N/A   ; None         ; 6.885 ns   ; UART_RX_I        ; top_state[1]                                                             ; CLOCK_50_I ;
; N/A   ; None         ; 6.876 ns   ; UART_RX_I        ; top_state[2]                                                             ; CLOCK_50_I ;
; N/A   ; None         ; 6.185 ns   ; UART_RX_I        ; top_state[0]                                                             ; CLOCK_50_I ;
; N/A   ; None         ; 5.967 ns   ; UART_RX_I        ; VGA_enable                                                               ; CLOCK_50_I ;
; N/A   ; None         ; 4.921 ns   ; PUSH_BUTTON_I[0] ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                           ; CLOCK_50_I ;
; N/A   ; None         ; 4.616 ns   ; SRAM_DATA_IO[2]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[2]                              ; CLOCK_50_I ;
; N/A   ; None         ; 4.599 ns   ; SRAM_DATA_IO[1]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[1]                              ; CLOCK_50_I ;
; N/A   ; None         ; 4.552 ns   ; UART_RX_I        ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data_in ; CLOCK_50_I ;
; N/A   ; None         ; 4.545 ns   ; SRAM_DATA_IO[3]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[3]                              ; CLOCK_50_I ;
; N/A   ; None         ; 4.525 ns   ; SRAM_DATA_IO[6]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[6]                              ; CLOCK_50_I ;
; N/A   ; None         ; 4.388 ns   ; SRAM_DATA_IO[4]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[4]                              ; CLOCK_50_I ;
; N/A   ; None         ; 4.316 ns   ; SRAM_DATA_IO[5]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[5]                              ; CLOCK_50_I ;
; N/A   ; None         ; 4.306 ns   ; SRAM_DATA_IO[11] ; SRAM_Controller:SRAM_unit|SRAM_read_data[11]                             ; CLOCK_50_I ;
; N/A   ; None         ; 4.298 ns   ; SRAM_DATA_IO[8]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[8]                              ; CLOCK_50_I ;
; N/A   ; None         ; 4.272 ns   ; SRAM_DATA_IO[0]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[0]                              ; CLOCK_50_I ;
; N/A   ; None         ; 4.106 ns   ; SRAM_DATA_IO[7]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[7]                              ; CLOCK_50_I ;
; N/A   ; None         ; 4.097 ns   ; SRAM_DATA_IO[9]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[9]                              ; CLOCK_50_I ;
; N/A   ; None         ; 4.092 ns   ; SRAM_DATA_IO[13] ; SRAM_Controller:SRAM_unit|SRAM_read_data[13]                             ; CLOCK_50_I ;
; N/A   ; None         ; 4.051 ns   ; SRAM_DATA_IO[12] ; SRAM_Controller:SRAM_unit|SRAM_read_data[12]                             ; CLOCK_50_I ;
; N/A   ; None         ; 3.832 ns   ; SRAM_DATA_IO[15] ; SRAM_Controller:SRAM_unit|SRAM_read_data[15]                             ; CLOCK_50_I ;
; N/A   ; None         ; 3.822 ns   ; SRAM_DATA_IO[14] ; SRAM_Controller:SRAM_unit|SRAM_read_data[14]                             ; CLOCK_50_I ;
; N/A   ; None         ; 3.822 ns   ; SRAM_DATA_IO[10] ; SRAM_Controller:SRAM_unit|SRAM_read_data[10]                             ; CLOCK_50_I ;
; N/A   ; None         ; 2.478 ns   ; CLOCK_50_I       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                    ; CLOCK_50_I ;
+-------+--------------+------------+------------------+--------------------------------------------------------------------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+------------+------------------------------------------------+-------------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                           ; To                      ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+------------------------------------------------+-------------------------+------------+
; N/A                                     ; None                                                ; 13.395 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 13.385 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 13.258 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 13.248 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 13.172 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 13.154 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 13.151 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 13.144 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 13.038 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 13.017 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.991 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.974 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.969 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.967 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.961 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.958 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.954 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.953 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.925 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.905 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.894 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.854 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.832 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.830 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.827 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.824 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.820 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.791 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.768 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.763 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.760 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.760 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.756 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.750 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.728 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.727 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.726 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.696 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.664 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.502 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.433 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[5]    ; SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.420 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.412 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[5]    ; SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.365 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.286 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.263 ns  ; milestone1:M1_unit|SRAM_address[5]             ; SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.261 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.242 ns  ; milestone1:M1_unit|SRAM_address[5]             ; SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.222 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.222 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[5]    ; SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.221 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.219 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[5]    ; SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.215 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[5]    ; SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.186 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[5]    ; SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.159 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.155 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.155 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[5]    ; SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.149 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.148 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[16]   ; SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.121 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]    ; SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.111 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]    ; SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.084 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.052 ns  ; milestone1:M1_unit|SRAM_address[5]             ; SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.049 ns  ; milestone1:M1_unit|SRAM_address[5]             ; SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.045 ns  ; milestone1:M1_unit|SRAM_address[5]             ; SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.022 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.018 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.016 ns  ; milestone1:M1_unit|SRAM_address[5]             ; SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 12.012 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.999 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.985 ns  ; milestone1:M1_unit|SRAM_address[5]             ; SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.984 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.943 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.918 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.914 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.908 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.875 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]    ; SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.870 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]    ; SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.847 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.806 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.769 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.762 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.752 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[10]   ; SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.744 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[10]   ; SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.738 ns  ; milestone1:M1_unit|SRAM_address[8]             ; SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.728 ns  ; milestone1:M1_unit|SRAM_address[8]             ; SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.717 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]    ; SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.709 ns  ; milestone1:M1_unit|SRAM_address[16]            ; SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.702 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.695 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]    ; SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.693 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.693 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]    ; SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.683 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.677 ns  ; milestone1:M1_unit|SRAM_address[9]             ; SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.672 ns  ; milestone1:M1_unit|SRAM_address[9]             ; SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.632 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.631 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]    ; SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.601 ns  ; milestone1:M1_unit|SRAM_address[10]            ; SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.593 ns  ; milestone1:M1_unit|SRAM_address[10]            ; SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.556 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.553 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.546 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.528 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.518 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[12]   ; SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.516 ns  ; top_state[0]                                   ; SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.514 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[12]   ; SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.477 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]    ; SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.471 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[12]   ; SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.466 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[13]   ; SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.462 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[13]   ; SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.456 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[13]   ; SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.453 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]    ; SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.452 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.447 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]    ; SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.442 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.423 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[14]   ; SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.422 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[14]   ; SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.419 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[14]   ; SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.419 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]    ; SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.416 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.399 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[11]   ; SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.397 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[11]   ; SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.379 ns  ; top_state[1]                                   ; SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.355 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[10]   ; SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.334 ns  ; milestone1:M1_unit|SRAM_address[8]             ; SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.331 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.331 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[12]   ; SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.331 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[10]   ; SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.323 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[10]   ; SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.312 ns  ; milestone1:M1_unit|SRAM_address[8]             ; SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.310 ns  ; milestone1:M1_unit|SRAM_address[8]             ; SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.294 ns  ; top_state[2]                                   ; SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.279 ns  ; milestone1:M1_unit|SRAM_address[9]             ; SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.270 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[10]   ; SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.262 ns  ; milestone1:M1_unit|SRAM_address[13]            ; SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.258 ns  ; milestone1:M1_unit|SRAM_address[13]            ; SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.255 ns  ; milestone1:M1_unit|SRAM_address[9]             ; SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.252 ns  ; milestone1:M1_unit|SRAM_address[13]            ; SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.250 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[13]   ; SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.249 ns  ; milestone1:M1_unit|SRAM_address[9]             ; SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.248 ns  ; milestone1:M1_unit|SRAM_address[8]             ; SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.240 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[14]   ; SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.228 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]    ; SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.226 ns  ; milestone1:M1_unit|SRAM_address[11]            ; SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.224 ns  ; milestone1:M1_unit|SRAM_address[11]            ; SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.221 ns  ; milestone1:M1_unit|SRAM_address[9]             ; SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.204 ns  ; milestone1:M1_unit|SRAM_address[10]            ; SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.186 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]    ; SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.184 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[17]   ; SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.180 ns  ; milestone1:M1_unit|SRAM_address[10]            ; SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.172 ns  ; milestone1:M1_unit|SRAM_address[10]            ; SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.168 ns  ; UART_SRAM_interface:UART_unit|SRAM_address[9]  ; SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.167 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]    ; SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.163 ns  ; UART_SRAM_interface:UART_unit|SRAM_address[9]  ; SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.140 ns  ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]    ; SRAM_ADDRESS_O[0]       ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.136 ns  ; UART_SRAM_interface:UART_unit|SRAM_address[8]  ; SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.126 ns  ; UART_SRAM_interface:UART_unit|SRAM_address[8]  ; SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.121 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[6]    ; SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.119 ns  ; milestone1:M1_unit|SRAM_address[10]            ; SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.118 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[12]   ; SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.099 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[6]    ; SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.076 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[13]   ; SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.072 ns  ; milestone1:M1_unit|SRAM_address[12]            ; SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.068 ns  ; milestone1:M1_unit|SRAM_address[12]            ; SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.046 ns  ; milestone1:M1_unit|SRAM_address[13]            ; SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.045 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[12]   ; SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.039 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[12]   ; SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.038 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[14]   ; SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.025 ns  ; milestone1:M1_unit|SRAM_address[12]            ; SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.008 ns  ; milestone1:M1_unit|SRAM_address[15]            ; SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.006 ns  ; milestone1:M1_unit|SRAM_address[15]            ; SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.004 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[11]   ; SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.001 ns  ; milestone1:M1_unit|SRAM_address[15]            ; SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.001 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]    ; SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 11.000 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[13]   ; SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.990 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[13]   ; SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.985 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[15]   ; SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.983 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[15]   ; SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.983 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]    ; SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.981 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[11]   ; SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.978 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[15]   ; SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.977 ns  ; milestone1:M1_unit|SRAM_address[6]             ; SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.973 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[11]   ; SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.971 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]    ; SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.970 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]    ; SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.965 ns  ; milestone1:M1_unit|SRAM_address[14]            ; SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.964 ns  ; milestone1:M1_unit|SRAM_address[14]            ; SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.963 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[14]   ; SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.961 ns  ; milestone1:M1_unit|SRAM_address[14]            ; SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.955 ns  ; milestone1:M1_unit|SRAM_address[6]             ; SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.952 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[14]   ; SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.947 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[17]   ; SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.947 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]    ; SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.946 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[11]   ; SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.940 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]    ; SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.931 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[6]    ; SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.902 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[6]    ; SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.893 ns  ; VGA_SRAM_interface:VGA_unit|SRAM_address[6]    ; SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.892 ns  ; UART_SRAM_interface:UART_unit|SRAM_address[16] ; SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ;
; N/A                                     ; None                                                ; 10.885 ns  ; milestone1:M1_unit|SRAM_address[12]            ; SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                                ;                         ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+------------------------------------------------+-------------------------+------------+


+------------------------------------------------------------------------+
; tpd                                                                    ;
+-------+-------------------+-----------------+------------+-------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From       ; To          ;
+-------+-------------------+-----------------+------------+-------------+
; N/A   ; None              ; 6.115 ns        ; CLOCK_50_I ; VGA_CLOCK_O ;
+-------+-------------------+-----------------+------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                 ;
+---------------+-------------+-----------+------------------+--------------------------------------------------------------------------+------------+
; Minimum Slack ; Required th ; Actual th ; From             ; To                                                                       ; To Clock   ;
+---------------+-------------+-----------+------------------+--------------------------------------------------------------------------+------------+
; N/A           ; None        ; -2.248 ns ; CLOCK_50_I       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                    ; CLOCK_50_I ;
; N/A           ; None        ; -3.592 ns ; SRAM_DATA_IO[14] ; SRAM_Controller:SRAM_unit|SRAM_read_data[14]                             ; CLOCK_50_I ;
; N/A           ; None        ; -3.592 ns ; SRAM_DATA_IO[10] ; SRAM_Controller:SRAM_unit|SRAM_read_data[10]                             ; CLOCK_50_I ;
; N/A           ; None        ; -3.602 ns ; SRAM_DATA_IO[15] ; SRAM_Controller:SRAM_unit|SRAM_read_data[15]                             ; CLOCK_50_I ;
; N/A           ; None        ; -3.821 ns ; SRAM_DATA_IO[12] ; SRAM_Controller:SRAM_unit|SRAM_read_data[12]                             ; CLOCK_50_I ;
; N/A           ; None        ; -3.862 ns ; SRAM_DATA_IO[13] ; SRAM_Controller:SRAM_unit|SRAM_read_data[13]                             ; CLOCK_50_I ;
; N/A           ; None        ; -3.867 ns ; SRAM_DATA_IO[9]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[9]                              ; CLOCK_50_I ;
; N/A           ; None        ; -3.876 ns ; SRAM_DATA_IO[7]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[7]                              ; CLOCK_50_I ;
; N/A           ; None        ; -4.042 ns ; SRAM_DATA_IO[0]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[0]                              ; CLOCK_50_I ;
; N/A           ; None        ; -4.068 ns ; SRAM_DATA_IO[8]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[8]                              ; CLOCK_50_I ;
; N/A           ; None        ; -4.076 ns ; SRAM_DATA_IO[11] ; SRAM_Controller:SRAM_unit|SRAM_read_data[11]                             ; CLOCK_50_I ;
; N/A           ; None        ; -4.086 ns ; SRAM_DATA_IO[5]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[5]                              ; CLOCK_50_I ;
; N/A           ; None        ; -4.158 ns ; SRAM_DATA_IO[4]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[4]                              ; CLOCK_50_I ;
; N/A           ; None        ; -4.295 ns ; SRAM_DATA_IO[6]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[6]                              ; CLOCK_50_I ;
; N/A           ; None        ; -4.315 ns ; SRAM_DATA_IO[3]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[3]                              ; CLOCK_50_I ;
; N/A           ; None        ; -4.322 ns ; UART_RX_I        ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data_in ; CLOCK_50_I ;
; N/A           ; None        ; -4.369 ns ; SRAM_DATA_IO[1]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[1]                              ; CLOCK_50_I ;
; N/A           ; None        ; -4.386 ns ; SRAM_DATA_IO[2]  ; SRAM_Controller:SRAM_unit|SRAM_read_data[2]                              ; CLOCK_50_I ;
; N/A           ; None        ; -4.691 ns ; PUSH_BUTTON_I[0] ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                           ; CLOCK_50_I ;
; N/A           ; None        ; -5.737 ns ; UART_RX_I        ; VGA_enable                                                               ; CLOCK_50_I ;
; N/A           ; None        ; -5.955 ns ; UART_RX_I        ; top_state[0]                                                             ; CLOCK_50_I ;
; N/A           ; None        ; -6.646 ns ; UART_RX_I        ; top_state[2]                                                             ; CLOCK_50_I ;
; N/A           ; None        ; -6.655 ns ; UART_RX_I        ; top_state[1]                                                             ; CLOCK_50_I ;
+---------------+-------------+-----------+------------------+--------------------------------------------------------------------------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Nov 24 19:39:30 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off project -c project --timing_analysis_only
Warning: Clock latency analysis for PLL offsets is supported for the current device family, but is not enabled
Info: Found timing assignments -- calculating delays
Info: No valid register-to-register data paths exist for clock "SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|_clk0"
Info: Slack time is 13.114 ns for clock "CLOCK_50_I" between source register "VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2]" and destination register "VGA_SRAM_interface:VGA_unit|VGA_red[4]"
    Info: Fmax is 145.22 MHz (period= 6.886 ns)
    Info: + Largest register to register requirement is 19.783 ns
        Info: + Setup relationship between source and destination is 20.000 ns
            Info: + Latch edge is 20.000 ns
                Info: Clock period of Destination clock "CLOCK_50_I" is 20.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "CLOCK_50_I" is 20.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is -0.003 ns
            Info: + Shortest clock path from clock "CLOCK_50_I" to destination register is 2.665 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 4; CLK Node = 'CLOCK_50_I'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 416; COMB Node = 'CLOCK_50_I~clkctrl'
                Info: 3: + IC(1.011 ns) + CELL(0.537 ns) = 2.665 ns; Loc. = LCFF_X33_Y21_N15; Fanout = 1; REG Node = 'VGA_SRAM_interface:VGA_unit|VGA_red[4]'
                Info: Total cell delay = 1.536 ns ( 57.64 % )
                Info: Total interconnect delay = 1.129 ns ( 42.36 % )
            Info: - Longest clock path from clock "CLOCK_50_I" to source register is 2.668 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 4; CLK Node = 'CLOCK_50_I'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 416; COMB Node = 'CLOCK_50_I~clkctrl'
                Info: 3: + IC(1.014 ns) + CELL(0.537 ns) = 2.668 ns; Loc. = LCFF_X35_Y20_N11; Fanout = 6; REG Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2]'
                Info: Total cell delay = 1.536 ns ( 57.57 % )
                Info: Total interconnect delay = 1.132 ns ( 42.43 % )
        Info: - Micro clock to output delay of source is 0.250 ns
        Info: - Micro setup delay of destination is -0.036 ns
    Info: - Longest register to register delay is 6.669 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X35_Y20_N11; Fanout = 6; REG Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2]'
        Info: 2: + IC(1.062 ns) + CELL(0.414 ns) = 1.476 ns; Loc. = LCCOMB_X36_Y18_N4; Fanout = 2; COMB Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~5'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 1.547 ns; Loc. = LCCOMB_X36_Y18_N6; Fanout = 2; COMB Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~7'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 1.618 ns; Loc. = LCCOMB_X36_Y18_N8; Fanout = 2; COMB Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~9'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 1.689 ns; Loc. = LCCOMB_X36_Y18_N10; Fanout = 2; COMB Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~11'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.760 ns; Loc. = LCCOMB_X36_Y18_N12; Fanout = 2; COMB Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~13'
        Info: 7: + IC(0.000 ns) + CELL(0.159 ns) = 1.919 ns; Loc. = LCCOMB_X36_Y18_N14; Fanout = 2; COMB Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~15'
        Info: 8: + IC(0.000 ns) + CELL(0.410 ns) = 2.329 ns; Loc. = LCCOMB_X36_Y18_N16; Fanout = 6; COMB Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~16'
        Info: 9: + IC(0.281 ns) + CELL(0.398 ns) = 3.008 ns; Loc. = LCCOMB_X36_Y18_N20; Fanout = 2; COMB Node = 'VGA_SRAM_interface:VGA_unit|Equal2~0'
        Info: 10: + IC(0.278 ns) + CELL(0.436 ns) = 3.722 ns; Loc. = LCCOMB_X36_Y18_N24; Fanout = 26; COMB Node = 'VGA_SRAM_interface:VGA_unit|Equal2~2'
        Info: 11: + IC(0.277 ns) + CELL(0.438 ns) = 4.437 ns; Loc. = LCCOMB_X36_Y18_N22; Fanout = 24; COMB Node = 'VGA_SRAM_interface:VGA_unit|VGA_green[7]~2'
        Info: 12: + IC(1.572 ns) + CELL(0.660 ns) = 6.669 ns; Loc. = LCFF_X33_Y21_N15; Fanout = 1; REG Node = 'VGA_SRAM_interface:VGA_unit|VGA_red[4]'
        Info: Total cell delay = 3.199 ns ( 47.97 % )
        Info: Total interconnect delay = 3.470 ns ( 52.03 % )
Info: Minimum slack time is 391 ps for clock "CLOCK_50_I" between source register "VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC" and destination register "VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC"
    Info: + Shortest register to register delay is 0.407 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X34_Y21_N19; Fanout = 3; REG Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC'
        Info: 2: + IC(0.000 ns) + CELL(0.323 ns) = 0.323 ns; Loc. = LCCOMB_X34_Y21_N18; Fanout = 1; COMB Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC~4'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 0.407 ns; Loc. = LCFF_X34_Y21_N19; Fanout = 3; REG Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC'
        Info: Total cell delay = 0.407 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.016 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "CLOCK_50_I" is 20.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "CLOCK_50_I" is 20.000 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "CLOCK_50_I" to destination register is 2.665 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 4; CLK Node = 'CLOCK_50_I'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 416; COMB Node = 'CLOCK_50_I~clkctrl'
                Info: 3: + IC(1.011 ns) + CELL(0.537 ns) = 2.665 ns; Loc. = LCFF_X34_Y21_N19; Fanout = 3; REG Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC'
                Info: Total cell delay = 1.536 ns ( 57.64 % )
                Info: Total interconnect delay = 1.129 ns ( 42.36 % )
            Info: - Shortest clock path from clock "CLOCK_50_I" to source register is 2.665 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 4; CLK Node = 'CLOCK_50_I'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 416; COMB Node = 'CLOCK_50_I~clkctrl'
                Info: 3: + IC(1.011 ns) + CELL(0.537 ns) = 2.665 ns; Loc. = LCFF_X34_Y21_N19; Fanout = 3; REG Node = 'VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC'
                Info: Total cell delay = 1.536 ns ( 57.64 % )
                Info: Total interconnect delay = 1.129 ns ( 42.36 % )
        Info: - Micro clock to output delay of source is 0.250 ns
        Info: + Micro hold delay of destination is 0.266 ns
Info: tsu for register "top_state[1]" (data pin = "UART_RX_I", clock pin = "CLOCK_50_I") is 6.885 ns
    Info: + Longest pin to register delay is 9.593 ns
        Info: 1: + IC(0.000 ns) + CELL(0.882 ns) = 0.882 ns; Loc. = PIN_C25; Fanout = 2; PIN Node = 'UART_RX_I'
        Info: 2: + IC(6.828 ns) + CELL(0.150 ns) = 7.860 ns; Loc. = LCCOMB_X44_Y7_N16; Fanout = 3; COMB Node = 'top_state[1]~2'
        Info: 3: + IC(0.277 ns) + CELL(0.275 ns) = 8.412 ns; Loc. = LCCOMB_X44_Y7_N26; Fanout = 1; COMB Node = 'top_state[1]~3'
        Info: 4: + IC(0.249 ns) + CELL(0.149 ns) = 8.810 ns; Loc. = LCCOMB_X44_Y7_N2; Fanout = 2; COMB Node = 'top_state[1]~4'
        Info: 5: + IC(0.280 ns) + CELL(0.419 ns) = 9.509 ns; Loc. = LCCOMB_X44_Y7_N18; Fanout = 1; COMB Node = 'top_state[1]~6'
        Info: 6: + IC(0.000 ns) + CELL(0.084 ns) = 9.593 ns; Loc. = LCFF_X44_Y7_N19; Fanout = 28; REG Node = 'top_state[1]'
        Info: Total cell delay = 1.959 ns ( 20.42 % )
        Info: Total interconnect delay = 7.634 ns ( 79.58 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "CLOCK_50_I" to destination register is 2.672 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 4; CLK Node = 'CLOCK_50_I'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 416; COMB Node = 'CLOCK_50_I~clkctrl'
        Info: 3: + IC(1.018 ns) + CELL(0.537 ns) = 2.672 ns; Loc. = LCFF_X44_Y7_N19; Fanout = 28; REG Node = 'top_state[1]'
        Info: Total cell delay = 1.536 ns ( 57.49 % )
        Info: Total interconnect delay = 1.136 ns ( 42.51 % )
Info: tco from clock "CLOCK_50_I" to destination pin "SEVEN_SEGMENT_N_O[1][1]" through register "top_state[0]" is 13.395 ns
    Info: + Longest clock path from clock "CLOCK_50_I" to source register is 2.672 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 4; CLK Node = 'CLOCK_50_I'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 416; COMB Node = 'CLOCK_50_I~clkctrl'
        Info: 3: + IC(1.018 ns) + CELL(0.537 ns) = 2.672 ns; Loc. = LCFF_X44_Y7_N13; Fanout = 50; REG Node = 'top_state[0]'
        Info: Total cell delay = 1.536 ns ( 57.49 % )
        Info: Total interconnect delay = 1.136 ns ( 42.51 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 10.473 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X44_Y7_N13; Fanout = 50; REG Node = 'top_state[0]'
        Info: 2: + IC(0.862 ns) + CELL(0.275 ns) = 1.137 ns; Loc. = LCCOMB_X44_Y8_N18; Fanout = 35; COMB Node = 'SRAM_address~1'
        Info: 3: + IC(1.286 ns) + CELL(0.378 ns) = 2.801 ns; Loc. = LCCOMB_X43_Y11_N0; Fanout = 1; COMB Node = 'SRAM_address[8]~10'
        Info: 4: + IC(0.252 ns) + CELL(0.420 ns) = 3.473 ns; Loc. = LCCOMB_X43_Y11_N6; Fanout = 8; COMB Node = 'SRAM_address[8]~11'
        Info: 5: + IC(0.821 ns) + CELL(0.436 ns) = 4.730 ns; Loc. = LCCOMB_X43_Y8_N26; Fanout = 1; COMB Node = 'convert_hex_to_seven_segment:unit1|WideOr5~0'
        Info: 6: + IC(2.394 ns) + CELL(3.349 ns) = 10.473 ns; Loc. = PIN_V21; Fanout = 0; PIN Node = 'SEVEN_SEGMENT_N_O[1][1]'
        Info: Total cell delay = 4.858 ns ( 46.39 % )
        Info: Total interconnect delay = 5.615 ns ( 53.61 % )
Info: Longest tpd from source pin "CLOCK_50_I" to destination pin "VGA_CLOCK_O" is 6.115 ns
    Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 4; CLK Node = 'CLOCK_50_I'
    Info: 2: + IC(1.758 ns) + CELL(3.358 ns) = 6.115 ns; Loc. = PIN_B8; Fanout = 0; PIN Node = 'VGA_CLOCK_O'
    Info: Total cell delay = 4.357 ns ( 71.25 % )
    Info: Total interconnect delay = 1.758 ns ( 28.75 % )
Info: th for register "SRAM_Controller:SRAM_unit|SRAM_LB_N_O" (data pin = "CLOCK_50_I", clock pin = "CLOCK_50_I") is -2.248 ns
    Info: + Offset between input clock "CLOCK_50_I" and output clock "SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|_clk0" is -2.358 ns
    Info: + Longest clock path from clock "SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|_clk0" to destination register is 2.674 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|_clk0'
        Info: 2: + IC(1.091 ns) + CELL(0.000 ns) = 1.091 ns; Loc. = CLKCTRL_G3; Fanout = 1; COMB Node = 'SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(1.046 ns) + CELL(0.537 ns) = 2.674 ns; Loc. = LCFF_X21_Y1_N17; Fanout = 2; REG Node = 'SRAM_Controller:SRAM_unit|SRAM_LB_N_O'
        Info: Total cell delay = 0.537 ns ( 20.08 % )
        Info: Total interconnect delay = 2.137 ns ( 79.92 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.830 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 4; CLK Node = 'CLOCK_50_I'
        Info: 2: + IC(1.597 ns) + CELL(0.150 ns) = 2.746 ns; Loc. = LCCOMB_X21_Y1_N16; Fanout = 1; COMB Node = 'SRAM_Controller:SRAM_unit|SRAM_LB_N_O~0'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 2.830 ns; Loc. = LCFF_X21_Y1_N17; Fanout = 2; REG Node = 'SRAM_Controller:SRAM_unit|SRAM_LB_N_O'
        Info: Total cell delay = 1.233 ns ( 43.57 % )
        Info: Total interconnect delay = 1.597 ns ( 56.43 % )
Info: All timing requirements were met for slow timing model timing analysis. See Report window for more details.
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 196 megabytes
    Info: Processing ended: Sat Nov 24 19:39:32 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


