# 5b.3 1/fノイズ低減PMOS構造と製造マニュアル  
## 5b.3 Low 1/f Noise PMOS: Process Manual and Structure

---

## 🎯 本節のねらい / Objective

この節では、AMS回路における**差別化技術の中核**として、1/fノイズを低減するための**専用PMOS構造と製造マニュアル**を提示する。  
ノイズ源の物理的起点を突き止め、プロセス構造・工程条件・材料選定を最適化することで、**業界標準比で50%以上のノイズ低減**を目指す。

> This section presents a specialized low-noise PMOS structure and process manual that achieve more than 50% reduction in 1/f noise compared to standard industrial practices.

---

## 🧱 基本構造と設計指針

| 項目 | 採用方針 | 理由・効果 |
|------|----------|-------------|
| ウエハ基板 | Si(100) P-type / Epi | 欠陥密度低減、拡散プロファイル安定化 |
| NWell濃度 | 通常より**低濃度**設定（1E17程度） | 界面トラップ減少、Vbs影響緩和 |
| チャネル構造 | PMOS / P+ - NWell - Psub | NMOSより1/fノイズが低く、Epi効果と親和 |
| W/L比 | Lを十分長く（例：W=10μm, L=10μm〜20μm） | 短チャネル効果およびフリッカー寄与の抑制 |
| Gate酸化膜 | **厚膜酸化（Tox ≧ 10nm）** + H₂/N₂アニール | 界面品質・トラップ密度を大幅改善 |

---

## 🛠 製造マニュアル：プロセス工程抜粋

| 工程 | 処理内容 | 目的 |
|------|----------|------|
| 前処理 | SC1 → SC2 → H₂SO₄/H₂O₂洗浄 | 有機・金属汚染除去、界面欠陥抑制 |
| 熱酸化 | N₂中Dry酸化（1000℃ 60min） | 厚膜酸化による電界緩和と信頼性向上 |
| アニール | H₂/N₂アニール（420℃ 30min） | 酸化膜界面トラップ（Dit）低減 |
| NWell注入 | 低エネルギ・低線量注入（1E13〜1E14/cm²） | 不要な深拡散と歪みの抑制 |
| Poly形成 | 堆積後、B-doping実施／対称レイアウト | 抵抗安定性とマッチング確保 |
| コンバージョン | 専用モジュール名付きでIP化 | 回路設計段階で選択的利用可能にする |

---

## 📊 ノイズ低減の定量評価例（比較モデル）

| モデル | 1/fノイズ電圧密度 (μV²/Hz) @ 10Hz | 備考 |
|--------|------------------------|------|
| 標準PMOS | 3.5 | 業界一般的な0.18μmプロセス |
| 提案PMOS | 1.6 | 本構造・製造条件での実測想定値 |
| 低温BTI後 | 1.4 | 信頼性劣化抑制後の期待値 |

→ **約55%低減達成**を想定（最適条件下）

---

## 🔐 知財化・再利用戦略

- **プロセスIPとしての登録** → セルライブラリ中の“LowFlickerPMOS”として搭載  
- **設計ルールに準拠しながら選択可能に** → 通常設計の一部差し替えだけで実装可能  
- **試作チップ評価 → 仕様化 → 製品化へ** → 医療／精密計測系への展開を想定

---

## 🧭 次節への導線

→ **5b.4 温度ドリフトとノイズ密度の相関**  
実環境でのノイズ安定性と温度ストレスの影響を評価する。
