MAX_LANE_NUM,VAR_0
PCIE_CLIENT_ARI_ENABLE,VAR_1
PCIE_CLIENT_CONFIG,VAR_2
PCIE_CLIENT_CONF_DISABLE,VAR_3
PCIE_CLIENT_CONF_ENABLE,VAR_4
PCIE_CLIENT_CONF_LANE_NUM,FUNC_0
PCIE_CLIENT_GEN_SEL_1,VAR_5
PCIE_CLIENT_GEN_SEL_2,VAR_6
PCIE_CLIENT_LINK_TRAIN_ENABLE,VAR_7
PCIE_CLIENT_MODE_EP,VAR_8
PCIE_CLIENT_MODE_RC,VAR_9
dev_err,FUNC_1
phy_exit,FUNC_2
phy_init,FUNC_3
phy_power_off,FUNC_4
phy_power_on,FUNC_5
reset_control_assert,FUNC_6
reset_control_deassert,FUNC_7
rockchip_pcie_write,FUNC_8
udelay,FUNC_9
rockchip_pcie_init_port,FUNC_10
rockchip,VAR_10
dev,VAR_11
err,VAR_12
i,VAR_13
regs,VAR_14
