//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-19856038
// Cuda compilation tools, release 7.5, V7.5.17
// Based on LLVM 3.4svn
//

.version 4.3
.target sm_50
.address_size 64

	// .weak	cudaMalloc

.weak .func  (.param .b32 func_retval0) cudaMalloc(
	.param .b64 cudaMalloc_param_0,
	.param .b64 cudaMalloc_param_1
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaFuncGetAttributes
.weak .func  (.param .b32 func_retval0) cudaFuncGetAttributes(
	.param .b64 cudaFuncGetAttributes_param_0,
	.param .b64 cudaFuncGetAttributes_param_1
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaDeviceGetAttribute
.weak .func  (.param .b32 func_retval0) cudaDeviceGetAttribute(
	.param .b64 cudaDeviceGetAttribute_param_0,
	.param .b32 cudaDeviceGetAttribute_param_1,
	.param .b32 cudaDeviceGetAttribute_param_2
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaGetDevice
.weak .func  (.param .b32 func_retval0) cudaGetDevice(
	.param .b64 cudaGetDevice_param_0
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaOccupancyMaxActiveBlocksPerMultiprocessor
.weak .func  (.param .b32 func_retval0) cudaOccupancyMaxActiveBlocksPerMultiprocessor(
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_0,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_1,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_2,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessor_param_3
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .weak	cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags
.weak .func  (.param .b32 func_retval0) cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags(
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_0,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_1,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_2,
	.param .b64 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_3,
	.param .b32 cudaOccupancyMaxActiveBlocksPerMultiprocessorWithFlags_param_4
)
{
	.reg .b32 	%r<2>;


	mov.u32 	%r1, 30;
	st.param.b32	[func_retval0+0], %r1;
	ret;
}

	// .globl	_Z8inv_MsatPffi
.visible .func  (.param .b32 func_retval0) _Z8inv_MsatPffi(
	.param .b64 _Z8inv_MsatPffi_param_0,
	.param .b32 _Z8inv_MsatPffi_param_1,
	.param .b32 _Z8inv_MsatPffi_param_2
)
{
	.reg .pred 	%p<3>;
	.reg .f32 	%f<10>;
	.reg .b32 	%r<2>;
	.reg .b64 	%rd<4>;


	ld.param.u64 	%rd1, [_Z8inv_MsatPffi_param_0];
	ld.param.f32 	%f8, [_Z8inv_MsatPffi_param_1];
	ld.param.u32 	%r1, [_Z8inv_MsatPffi_param_2];
	setp.eq.s64	%p1, %rd1, 0;
	@%p1 bra 	BB6_2;

	mul.wide.s32 	%rd2, %r1, 4;
	add.s64 	%rd3, %rd1, %rd2;
	ld.f32 	%f6, [%rd3];
	mul.f32 	%f8, %f6, %f8;

BB6_2:
	setp.eq.f32	%p2, %f8, 0f00000000;
	mov.f32 	%f9, 0f00000000;
	@%p2 bra 	BB6_4;

	rcp.rn.f32 	%f9, %f8;

BB6_4:
	st.param.f32	[func_retval0+0], %f9;
	ret;
}

	// .globl	adddmibulk
.visible .entry adddmibulk(
	.param .u64 adddmibulk_param_0,
	.param .u64 adddmibulk_param_1,
	.param .u64 adddmibulk_param_2,
	.param .u64 adddmibulk_param_3,
	.param .u64 adddmibulk_param_4,
	.param .u64 adddmibulk_param_5,
	.param .u64 adddmibulk_param_6,
	.param .f32 adddmibulk_param_7,
	.param .u64 adddmibulk_param_8,
	.param .u64 adddmibulk_param_9,
	.param .u64 adddmibulk_param_10,
	.param .f32 adddmibulk_param_11,
	.param .f32 adddmibulk_param_12,
	.param .f32 adddmibulk_param_13,
	.param .u32 adddmibulk_param_14,
	.param .u32 adddmibulk_param_15,
	.param .u32 adddmibulk_param_16,
	.param .u8 adddmibulk_param_17
)
{
	.reg .pred 	%p<40>;
	.reg .b16 	%rs<14>;
	.reg .f32 	%f<227>;
	.reg .b32 	%r<84>;
	.reg .b64 	%rd<60>;


	ld.param.u64 	%rd9, [adddmibulk_param_0];
	ld.param.u64 	%rd10, [adddmibulk_param_1];
	ld.param.u64 	%rd11, [adddmibulk_param_2];
	ld.param.u64 	%rd16, [adddmibulk_param_3];
	ld.param.u64 	%rd17, [adddmibulk_param_4];
	ld.param.u64 	%rd18, [adddmibulk_param_5];
	ld.param.u64 	%rd12, [adddmibulk_param_6];
	ld.param.f32 	%f225, [adddmibulk_param_7];
	ld.param.u64 	%rd13, [adddmibulk_param_8];
	ld.param.u64 	%rd14, [adddmibulk_param_9];
	ld.param.u64 	%rd15, [adddmibulk_param_10];
	ld.param.f32 	%f71, [adddmibulk_param_11];
	ld.param.f32 	%f72, [adddmibulk_param_12];
	ld.param.f32 	%f73, [adddmibulk_param_13];
	ld.param.u32 	%r32, [adddmibulk_param_14];
	ld.param.u32 	%r33, [adddmibulk_param_15];
	ld.param.u32 	%r34, [adddmibulk_param_16];
	ld.param.u8 	%rs4, [adddmibulk_param_17];
	cvta.to.global.u64 	%rd1, %rd18;
	cvta.to.global.u64 	%rd2, %rd17;
	cvta.to.global.u64 	%rd3, %rd16;
	mov.u32 	%r35, %ntid.x;
	mov.u32 	%r36, %ctaid.x;
	mov.u32 	%r37, %tid.x;
	mad.lo.s32 	%r1, %r35, %r36, %r37;
	mov.u32 	%r38, %ntid.y;
	mov.u32 	%r39, %ctaid.y;
	mov.u32 	%r40, %tid.y;
	mad.lo.s32 	%r2, %r38, %r39, %r40;
	mov.u32 	%r41, %ntid.z;
	mov.u32 	%r42, %ctaid.z;
	mov.u32 	%r43, %tid.z;
	mad.lo.s32 	%r3, %r41, %r42, %r43;
	setp.ge.s32	%p1, %r2, %r33;
	setp.ge.s32	%p2, %r1, %r32;
	or.pred  	%p3, %p1, %p2;
	setp.ge.s32	%p4, %r3, %r34;
	or.pred  	%p5, %p3, %p4;
	@%p5 bra 	BB7_39;

	cvta.to.global.u64 	%rd19, %rd15;
	mul.lo.s32 	%r4, %r3, %r33;
	add.s32 	%r44, %r4, %r2;
	mul.lo.s32 	%r5, %r44, %r32;
	add.s32 	%r45, %r5, %r1;
	cvt.s64.s32	%rd4, %r45;
	mul.wide.s32 	%rd20, %r45, 4;
	add.s64 	%rd21, %rd3, %rd20;
	add.s64 	%rd22, %rd2, %rd20;
	add.s64 	%rd23, %rd1, %rd20;
	add.s64 	%rd24, %rd19, %rd4;
	ld.global.nc.u8 	%rs5, [%rd24];
	cvt.u32.u16	%r46, %rs5;
	and.b32  	%r47, %r46, 255;
	add.s32 	%r48, %r47, 1;
	mul.lo.s32 	%r49, %r48, %r47;
	shr.u32 	%r50, %r49, 1;
	add.s32 	%r51, %r50, %r47;
	cvta.to.global.u64 	%rd25, %rd13;
	mul.wide.s32 	%rd26, %r51, 4;
	add.s64 	%rd27, %rd25, %rd26;
	cvta.to.global.u64 	%rd28, %rd14;
	add.s64 	%rd29, %rd28, %rd26;
	ld.global.nc.f32 	%f74, [%rd27];
	add.f32 	%f1, %f74, %f74;
	ld.global.nc.f32 	%f2, [%rd29];
	div.rn.f32 	%f3, %f2, %f1;
	ld.global.nc.f32 	%f4, [%rd21];
	ld.global.nc.f32 	%f5, [%rd22];
	mul.f32 	%f75, %f5, %f5;
	fma.rn.f32 	%f76, %f4, %f4, %f75;
	ld.global.nc.f32 	%f6, [%rd23];
	fma.rn.f32 	%f77, %f6, %f6, %f76;
	setp.eq.f32	%p6, %f77, 0f00000000;
	@%p6 bra 	BB7_39;

	and.b16  	%rs1, %rs4, 1;
	setp.eq.s16	%p7, %rs1, 0;
	add.s32 	%r6, %r1, -1;
	@%p7 bra 	BB7_4;

	rem.s32 	%r52, %r6, %r32;
	add.s32 	%r53, %r52, %r32;
	rem.s32 	%r78, %r53, %r32;
	bra.uni 	BB7_5;

BB7_4:
	mov.u32 	%r54, 0;
	max.s32 	%r78, %r6, %r54;

BB7_5:
	and.b16  	%rs6, %rs1, 1;
	setp.eq.b16	%p8, %rs6, 1;
	setp.gt.s32	%p9, %r1, 0;
	or.pred  	%p10, %p9, %p8;
	mov.f32 	%f206, 0f00000000;
	mov.f32 	%f205, %f206;
	mov.f32 	%f204, %f206;
	@!%p10 bra 	BB7_7;
	bra.uni 	BB7_6;

BB7_6:
	add.s32 	%r55, %r78, %r5;
	mul.wide.s32 	%rd30, %r55, 4;
	add.s64 	%rd31, %rd3, %rd30;
	ld.global.nc.f32 	%f204, [%rd31];
	add.s64 	%rd32, %rd2, %rd30;
	ld.global.nc.f32 	%f205, [%rd32];
	add.s64 	%rd33, %rd1, %rd30;
	ld.global.nc.f32 	%f206, [%rd33];

BB7_7:
	add.s32 	%r10, %r1, 1;
	@%p7 bra 	BB7_9;

	rem.s32 	%r56, %r10, %r32;
	add.s32 	%r57, %r56, %r32;
	rem.s32 	%r79, %r57, %r32;
	bra.uni 	BB7_10;

BB7_9:
	add.s32 	%r58, %r32, -1;
	min.s32 	%r79, %r10, %r58;

BB7_10:
	setp.lt.s32	%p12, %r10, %r32;
	setp.eq.b16	%p13, %rs6, 1;
	or.pred  	%p14, %p12, %p13;
	mov.f32 	%f209, 0f00000000;
	mov.f32 	%f208, %f209;
	mov.f32 	%f207, %f209;
	@!%p14 bra 	BB7_12;
	bra.uni 	BB7_11;

BB7_11:
	add.s32 	%r59, %r79, %r5;
	mul.wide.s32 	%rd34, %r59, 4;
	add.s64 	%rd35, %rd3, %rd34;
	ld.global.nc.f32 	%f207, [%rd35];
	add.s64 	%rd36, %rd2, %rd34;
	ld.global.nc.f32 	%f208, [%rd36];
	add.s64 	%rd37, %rd1, %rd34;
	ld.global.nc.f32 	%f209, [%rd37];

BB7_12:
	and.b16  	%rs2, %rs4, 2;
	setp.eq.s16	%p15, %rs2, 0;
	add.s32 	%r14, %r2, -1;
	@%p15 bra 	BB7_14;

	rem.s32 	%r60, %r14, %r33;
	add.s32 	%r61, %r60, %r33;
	rem.s32 	%r80, %r61, %r33;
	bra.uni 	BB7_15;

BB7_14:
	mov.u32 	%r62, 0;
	max.s32 	%r80, %r14, %r62;

BB7_15:
	setp.ne.s16	%p16, %rs2, 0;
	setp.gt.s32	%p17, %r2, 0;
	or.pred  	%p18, %p17, %p16;
	mov.f32 	%f212, 0f00000000;
	mov.f32 	%f211, %f212;
	mov.f32 	%f210, %f212;
	@!%p18 bra 	BB7_17;
	bra.uni 	BB7_16;

BB7_16:
	add.s32 	%r63, %r80, %r4;
	mad.lo.s32 	%r64, %r63, %r32, %r1;
	mul.wide.s32 	%rd38, %r64, 4;
	add.s64 	%rd39, %rd3, %rd38;
	ld.global.nc.f32 	%f210, [%rd39];
	add.s64 	%rd40, %rd2, %rd38;
	ld.global.nc.f32 	%f211, [%rd40];
	add.s64 	%rd41, %rd1, %rd38;
	ld.global.nc.f32 	%f212, [%rd41];

BB7_17:
	mul.f32 	%f87, %f3, %f71;
	mul.f32 	%f88, %f6, %f87;
	mul.f32 	%f89, %f5, %f87;
	mul.f32 	%f90, %f71, %f71;
	div.rn.f32 	%f91, %f1, %f90;
	div.rn.f32 	%f92, %f2, %f71;
	cvta.to.global.u64 	%rd5, %rd11;
	cvta.to.global.u64 	%rd6, %rd10;
	cvta.to.global.u64 	%rd7, %rd9;
	cvta.to.global.u64 	%rd8, %rd12;
	mul.f32 	%f93, %f205, %f205;
	fma.rn.f32 	%f94, %f204, %f204, %f93;
	fma.rn.f32 	%f95, %f206, %f206, %f94;
	setp.eq.f32	%p19, %f95, 0f00000000;
	add.f32 	%f96, %f5, %f88;
	sub.f32 	%f97, %f6, %f89;
	selp.f32	%f98, %f4, %f204, %p19;
	selp.f32	%f99, %f96, %f205, %p19;
	selp.f32	%f100, %f97, %f206, %p19;
	sub.f32 	%f101, %f98, %f4;
	sub.f32 	%f102, %f99, %f5;
	sub.f32 	%f103, %f100, %f6;
	fma.rn.f32 	%f104, %f91, %f101, 0f00000000;
	fma.rn.f32 	%f105, %f91, %f102, 0f00000000;
	fma.rn.f32 	%f106, %f91, %f103, 0f00000000;
	mul.f32 	%f107, %f92, %f100;
	sub.f32 	%f108, %f105, %f107;
	fma.rn.f32 	%f109, %f92, %f99, %f106;
	mul.f32 	%f110, %f208, %f208;
	fma.rn.f32 	%f111, %f207, %f207, %f110;
	fma.rn.f32 	%f112, %f209, %f209, %f111;
	setp.eq.f32	%p20, %f112, 0f00000000;
	selp.f32	%f113, %f4, %f207, %p20;
	sub.f32 	%f114, %f5, %f88;
	selp.f32	%f115, %f114, %f208, %p20;
	add.f32 	%f116, %f6, %f89;
	selp.f32	%f117, %f116, %f209, %p20;
	sub.f32 	%f118, %f113, %f4;
	sub.f32 	%f119, %f115, %f5;
	sub.f32 	%f120, %f117, %f6;
	fma.rn.f32 	%f121, %f91, %f118, %f104;
	fma.rn.f32 	%f122, %f91, %f119, %f108;
	fma.rn.f32 	%f123, %f91, %f120, %f109;
	fma.rn.f32 	%f124, %f92, %f117, %f122;
	mul.f32 	%f125, %f92, %f115;
	sub.f32 	%f126, %f123, %f125;
	mul.f32 	%f127, %f211, %f211;
	fma.rn.f32 	%f128, %f210, %f210, %f127;
	fma.rn.f32 	%f129, %f212, %f212, %f128;
	setp.eq.f32	%p21, %f129, 0f00000000;
	mul.f32 	%f130, %f3, %f72;
	mul.f32 	%f25, %f6, %f130;
	sub.f32 	%f131, %f4, %f25;
	mul.f32 	%f26, %f4, %f130;
	add.f32 	%f132, %f6, %f26;
	selp.f32	%f133, %f131, %f210, %p21;
	selp.f32	%f134, %f5, %f211, %p21;
	selp.f32	%f135, %f132, %f212, %p21;
	mul.f32 	%f136, %f72, %f72;
	div.rn.f32 	%f27, %f1, %f136;
	sub.f32 	%f137, %f133, %f4;
	sub.f32 	%f138, %f134, %f5;
	sub.f32 	%f139, %f135, %f6;
	fma.rn.f32 	%f140, %f27, %f137, %f121;
	fma.rn.f32 	%f28, %f27, %f138, %f124;
	fma.rn.f32 	%f141, %f27, %f139, %f126;
	div.rn.f32 	%f29, %f2, %f72;
	fma.rn.f32 	%f30, %f29, %f135, %f140;
	mul.f32 	%f142, %f29, %f133;
	sub.f32 	%f31, %f141, %f142;
	add.s32 	%r18, %r2, 1;
	@%p15 bra 	BB7_19;

	rem.s32 	%r65, %r18, %r33;
	add.s32 	%r66, %r65, %r33;
	rem.s32 	%r81, %r66, %r33;
	bra.uni 	BB7_20;

BB7_19:
	add.s32 	%r67, %r33, -1;
	min.s32 	%r81, %r18, %r67;

BB7_20:
	add.s32 	%r22, %r81, %r4;
	setp.lt.s32	%p23, %r18, %r33;
	or.pred  	%p25, %p23, %p16;
	mov.f32 	%f215, 0f00000000;
	mov.f32 	%f214, %f215;
	mov.f32 	%f213, %f215;
	@!%p25 bra 	BB7_22;
	bra.uni 	BB7_21;

BB7_21:
	mad.lo.s32 	%r68, %r22, %r32, %r1;
	mul.wide.s32 	%rd42, %r68, 4;
	add.s64 	%rd43, %rd3, %rd42;
	ld.global.nc.f32 	%f213, [%rd43];
	add.s64 	%rd44, %rd2, %rd42;
	ld.global.nc.f32 	%f214, [%rd44];
	add.s64 	%rd45, %rd1, %rd42;
	ld.global.nc.f32 	%f215, [%rd45];

BB7_22:
	mul.f32 	%f146, %f214, %f214;
	fma.rn.f32 	%f147, %f213, %f213, %f146;
	fma.rn.f32 	%f148, %f215, %f215, %f147;
	setp.eq.f32	%p26, %f148, 0f00000000;
	add.f32 	%f149, %f4, %f25;
	selp.f32	%f150, %f149, %f213, %p26;
	selp.f32	%f151, %f5, %f214, %p26;
	sub.f32 	%f152, %f6, %f26;
	selp.f32	%f153, %f152, %f215, %p26;
	sub.f32 	%f154, %f150, %f4;
	sub.f32 	%f155, %f151, %f5;
	sub.f32 	%f156, %f153, %f6;
	fma.rn.f32 	%f157, %f27, %f154, %f30;
	fma.rn.f32 	%f223, %f27, %f155, %f28;
	fma.rn.f32 	%f158, %f27, %f156, %f31;
	mul.f32 	%f159, %f29, %f153;
	sub.f32 	%f222, %f157, %f159;
	fma.rn.f32 	%f224, %f29, %f150, %f158;
	setp.eq.s32	%p27, %r34, 1;
	@%p27 bra 	BB7_34;

	and.b16  	%rs3, %rs4, 4;
	setp.eq.s16	%p28, %rs3, 0;
	add.s32 	%r23, %r3, -1;
	@%p28 bra 	BB7_25;

	rem.s32 	%r69, %r23, %r34;
	add.s32 	%r70, %r69, %r34;
	rem.s32 	%r82, %r70, %r34;
	bra.uni 	BB7_26;

BB7_25:
	mov.u32 	%r71, 0;
	max.s32 	%r82, %r23, %r71;

BB7_26:
	setp.ne.s16	%p29, %rs3, 0;
	setp.gt.s32	%p30, %r3, 0;
	or.pred  	%p31, %p30, %p29;
	mov.f32 	%f218, 0f00000000;
	mov.f32 	%f217, %f218;
	mov.f32 	%f216, %f218;
	@!%p31 bra 	BB7_28;
	bra.uni 	BB7_27;

BB7_27:
	mad.lo.s32 	%r72, %r82, %r33, %r2;
	mad.lo.s32 	%r73, %r72, %r32, %r1;
	mul.wide.s32 	%rd46, %r73, 4;
	add.s64 	%rd47, %rd3, %rd46;
	ld.global.nc.f32 	%f216, [%rd47];
	add.s64 	%rd48, %rd2, %rd46;
	ld.global.nc.f32 	%f217, [%rd48];
	add.s64 	%rd49, %rd1, %rd46;
	ld.global.nc.f32 	%f218, [%rd49];

BB7_28:
	mul.f32 	%f163, %f217, %f217;
	fma.rn.f32 	%f164, %f216, %f216, %f163;
	fma.rn.f32 	%f165, %f218, %f218, %f164;
	setp.eq.f32	%p32, %f165, 0f00000000;
	mul.f32 	%f166, %f3, %f73;
	mul.f32 	%f47, %f5, %f166;
	add.f32 	%f167, %f4, %f47;
	mul.f32 	%f48, %f4, %f166;
	sub.f32 	%f168, %f5, %f48;
	selp.f32	%f169, %f167, %f216, %p32;
	selp.f32	%f170, %f168, %f217, %p32;
	selp.f32	%f171, %f6, %f218, %p32;
	mul.f32 	%f172, %f73, %f73;
	div.rn.f32 	%f49, %f1, %f172;
	sub.f32 	%f173, %f169, %f4;
	sub.f32 	%f174, %f170, %f5;
	sub.f32 	%f175, %f171, %f6;
	fma.rn.f32 	%f176, %f49, %f173, %f222;
	fma.rn.f32 	%f177, %f49, %f174, %f223;
	fma.rn.f32 	%f50, %f49, %f175, %f224;
	div.rn.f32 	%f51, %f2, %f73;
	mul.f32 	%f178, %f51, %f170;
	sub.f32 	%f52, %f176, %f178;
	fma.rn.f32 	%f53, %f51, %f169, %f177;
	add.s32 	%r27, %r3, 1;
	@%p28 bra 	BB7_30;

	rem.s32 	%r74, %r27, %r34;
	add.s32 	%r75, %r74, %r34;
	rem.s32 	%r83, %r75, %r34;
	bra.uni 	BB7_31;

BB7_30:
	add.s32 	%r76, %r34, -1;
	min.s32 	%r83, %r27, %r76;

BB7_31:
	mad.lo.s32 	%r77, %r83, %r33, %r2;
	mad.lo.s32 	%r31, %r77, %r32, %r1;
	setp.lt.s32	%p34, %r27, %r34;
	or.pred  	%p36, %p34, %p29;
	mov.f32 	%f221, 0f00000000;
	mov.f32 	%f220, %f221;
	mov.f32 	%f219, %f221;
	@!%p36 bra 	BB7_33;
	bra.uni 	BB7_32;

BB7_32:
	mul.wide.s32 	%rd50, %r31, 4;
	add.s64 	%rd51, %rd3, %rd50;
	ld.global.nc.f32 	%f221, [%rd51];
	add.s64 	%rd52, %rd2, %rd50;
	ld.global.nc.f32 	%f220, [%rd52];
	add.s64 	%rd53, %rd1, %rd50;
	ld.global.nc.f32 	%f219, [%rd53];

BB7_33:
	mul.f32 	%f182, %f221, %f221;
	fma.rn.f32 	%f183, %f220, %f220, %f182;
	fma.rn.f32 	%f184, %f219, %f219, %f183;
	setp.eq.f32	%p37, %f184, 0f00000000;
	selp.f32	%f185, %f6, %f219, %p37;
	add.f32 	%f186, %f5, %f48;
	selp.f32	%f187, %f186, %f220, %p37;
	sub.f32 	%f188, %f4, %f47;
	selp.f32	%f189, %f188, %f221, %p37;
	sub.f32 	%f190, %f189, %f4;
	sub.f32 	%f191, %f187, %f5;
	sub.f32 	%f192, %f185, %f6;
	fma.rn.f32 	%f193, %f49, %f190, %f52;
	fma.rn.f32 	%f194, %f49, %f191, %f53;
	fma.rn.f32 	%f224, %f49, %f192, %f50;
	fma.rn.f32 	%f222, %f51, %f187, %f193;
	mul.f32 	%f195, %f51, %f189;
	sub.f32 	%f223, %f194, %f195;

BB7_34:
	setp.eq.s64	%p38, %rd12, 0;
	@%p38 bra 	BB7_36;

	shl.b64 	%rd54, %rd4, 2;
	add.s64 	%rd55, %rd8, %rd54;
	ld.global.nc.f32 	%f196, [%rd55];
	mul.f32 	%f225, %f196, %f225;

BB7_36:
	setp.eq.f32	%p39, %f225, 0f00000000;
	mov.f32 	%f226, 0f00000000;
	@%p39 bra 	BB7_38;

	rcp.rn.f32 	%f226, %f225;

BB7_38:
	shl.b64 	%rd56, %rd4, 2;
	add.s64 	%rd57, %rd7, %rd56;
	ld.global.f32 	%f198, [%rd57];
	fma.rn.f32 	%f199, %f222, %f226, %f198;
	st.global.f32 	[%rd57], %f199;
	add.s64 	%rd58, %rd6, %rd56;
	ld.global.f32 	%f200, [%rd58];
	fma.rn.f32 	%f201, %f223, %f226, %f200;
	st.global.f32 	[%rd58], %f201;
	add.s64 	%rd59, %rd5, %rd56;
	ld.global.f32 	%f202, [%rd59];
	fma.rn.f32 	%f203, %f224, %f226, %f202;
	st.global.f32 	[%rd59], %f203;

BB7_39:
	ret;
}


