### Receptor de Transacciones MDIO üì°üîÑüíæ

## Descripci√≥n del Proyecto üìù

Este proyecto consiste en el dise√±o de un receptor de transacciones MDIO (Interfaz de Gesti√≥n de Dispositivos Independientes) seg√∫n las especificaciones de la cl√°usula 22 del est√°ndar IEEE 802.3. El receptor es responsable de recibir y procesar transacciones MDIO, las cuales son transacciones seriales de 32 bits utilizadas para la gesti√≥n y configuraci√≥n de dispositivos en redes Ethernet.

## Estructura del Proyecto üóÇÔ∏è

El proyecto se organiza de la siguiente manera:

```
.
‚îú‚îÄ‚îÄ MDIO
‚îÇ   ‚îú‚îÄ‚îÄ controller
‚îÇ   ‚îÇ   ‚îú‚îÄ‚îÄ controller_tb.v
‚îÇ   ‚îÇ   ‚îî‚îÄ‚îÄ controller.v
‚îÇ   ‚îú‚îÄ‚îÄ Makefile
‚îÇ   ‚îú‚îÄ‚îÄ MDIO_tb.v
‚îÇ   ‚îî‚îÄ‚îÄ peripheral
‚îÇ       ‚îú‚îÄ‚îÄ peripheral_tb.v
‚îÇ       ‚îî‚îÄ‚îÄ peripheral.v
‚îú‚îÄ‚îÄ Parte 2 Proyecto Final.pdf
‚îî‚îÄ‚îÄ README.md
```

### Controlador y Perif√©rico MDIO ‚öôÔ∏è

#### Protocolo MDIO üîÑ
- Formato de transacci√≥n serial de 32 bits
- Estructura:

| Bit(s) | Campo             | Descripci√≥n                                                                  |
|--------|-------------------|------------------------------------------------------------------------------|
| 31-30  | ST (Start)        | C√≥digo de inicio de trama (01 para Clause 22)                                 |
| 29-28  | C√≥digo de operaci√≥n | 10: Lectura, 01: Escritura                                                    |
| 27-23  | PHY Address       | Direcci√≥n del dispositivo PHY                                                 |
| 22-18  | Reg Address       | Direcci√≥n del registro a leer o escribir en el dispositivo PHY                |
| 17-16  | TA (Turnaround)   | Tiempo de espera para cambiar la propiedad del bus                            |
| 15-0   | Data              | Datos a escribir (en transacciones de escritura) o datos le√≠dos (en transacciones de lectura) |

- Utiliza se√±ales MDC (Reloj) y MDIO (Datos)
- Las transacciones se transmiten bit a bit en cada ciclo de reloj MDC
- En Escritura, se env√≠an los 32 bits de la trama al dispositivo PHY
- En Lectura, se env√≠an los primeros 16 bits, y el PHY responde con los 16 bits restantes (datos le√≠dos)

### Controlador üéõÔ∏è
- Recibe:
  1. `MDC`: Reloj para el MDIO. Flanco activo en flanco creciente.
  2. `RESET`: Reinicio del controlador. Si RESET=1, funciona normalmente. Si RESET=0, vuelve a estado inicial y todas las salidas a 0.
  3. `MDIO_OUT`: Entrada serial. Debe provenir de un generador MDIO o modelar su comportamiento.
  4. `MDIO_OE`: Habilitaci√≥n de MDIO_OUT. Debe detectar si el valor de MDIO_OUT es v√°lido y habilitado.
- Genera:
  1. `MDIO_DONE`: Strobe (pulso de 1 ciclo de reloj). Indica que se complet√≥ una transacci√≥n MDIO.
  2. `MDIO_IN`: Salida serie. Durante operaci√≥n de lectura, env√≠a el dato almacenado en REGADDR durante los √∫ltimos 16 ciclos.
  3. `ADDR[4:0]`: Direcci√≥n del registro a leer/escribir.
  4. `WR_DATA[15:0]`: Datos a escribir en la posici√≥n de memoria indicada por ADDR cuando MDIO_DONE=1 y WR_STB=1.
  5. `RD_DATA[15:0]`: Valor le√≠do desde la memoria, a m√°s tardar 2 ciclos de MDC despu√©s de MDIO_DONE=1 y WR_STB=0.
  6. `WR_STB`: Indica que WR_DATA y WR_ADDR son v√°lidos y deben escribirse a la memoria.

### Perif√©rico üñß
- Recibe:
  1. `ADDR[4:0]`: Direcci√≥n del registro a leer/escribir.
  2. `WR_DATA[15:0]`: Datos a escribir.
  3. `RD_DATA[15:0]`: Salida de datos le√≠dos.
  4. `WR_STB`: Indica operaci√≥n de escritura cuando WR_STB=1.
- Implementa memoria interna (por ejemplo, arreglo) para almacenar registros
- Para Escritura:
  1. Recibe direcci√≥n de registro (ADDR) y datos (WR_DATA)
  2. En WR_STB=1, escribe WR_DATA en la posici√≥n de memoria indicada por ADDR
- Para Lectura:
  1. Recibe direcci√≥n de registro (ADDR)
  2. Lee datos de la posici√≥n de memoria indicada por ADDR
  3. Coloca los datos le√≠dos en RD_DATA

### Banco de Pruebas del Controlador üß™
- Genera se√±ales de entrada: MDC, RESET, MDIO_OUT, MDIO_OE
- Verifica se√±ales de salida: MDIO_DONE, MDIO_IN, ADDR, WR_DATA, RD_DATA, WR_STB
- Pruebas:
  1. Inicializaci√≥n y reset
  2. Transacciones de Escritura v√°lidas e inv√°lidas:
    * Diferentes combinaciones de direcci√≥n de registro y datos
    * Verificaci√≥n de MDIO_DONE, WR_STB, WR_DATA, ADDR
  3. Transacciones de Lectura v√°lidas e inv√°lidas:
    * Diferentes combinaciones de direcci√≥n de registro
    * Verificaci√≥n de MDIO_DONE, MDIO_IN, RD_DATA, ADDR
  4. Cobertura de c√≥digo: ejercitar todas las l√≠neas y condiciones

### Banco de Pruebas del Perif√©rico üß´
- Genera se√±ales de entrada: ADDR, WR_DATA, WR_STB
- Verifica se√±ales de salida: RD_DATA
- Pruebas:
  1. Inicializaci√≥n y reset
  2. Operaciones de Escritura v√°lidas e inv√°lidas:
    * Diferentes combinaciones de direcci√≥n de registro y datos
    * Verificaci√≥n de datos escritos en memoria
  3. Operaciones de Lectura v√°lidas e inv√°lidas:
    * Diferentes combinaciones de direcci√≥n de registro
    * Verificaci√≥n de datos le√≠dos de memoria
  4. Cobertura de c√≥digo: ejercitar todas las l√≠neas y condiciones

### Banco de Pruebas de MDIO üî¨
- Instancia del Controlador y Perif√©rico
- Genera se√±ales de entrada del Controlador: MDC, RESET, MDIO_OUT, MDIO_OE
- Verifica se√±ales de salida del Controlador y Perif√©rico
- Pruebas:
  1. Inicializaci√≥n y reset de Controlador y Perif√©rico
  2. Transacciones MDIO completas de Escritura y Lectura v√°lidas e inv√°lidas:
    * Diferentes combinaciones de direcci√≥n de PHY, direcci√≥n de registro y datos
    * Verificaci√≥n de decodificaci√≥n y procesamiento de tramas
    * Verificaci√≥n de datos escritos y le√≠dos en Perif√©rico
    * Verificaci√≥n de se√±ales de control y datos (MDIO_DONE, WR_STB, MDIO_IN, WR_DATA, RD_DATA)
  3. Cobertura de c√≥digo para Controlador y Perif√©rico
  4. Interoperabilidad entre Controlador y Perif√©rico
  5. Pruebas de estr√©s y rendimiento:
    * Gran cantidad de transacciones MDIO consecutivas
    * Verificaci√≥n de manejo correcto del sistema
  6. Escenarios de error y condiciones de borde:
    * Tramas MDIO incorrectas
    * Interrupciones durante transacciones

### Uso del Makefile para Probar los M√≥dulos y el Protocolo MDIO üõ†Ô∏è

El proyecto incluye un archivo `Makefile` que facilita la compilaci√≥n y ejecuci√≥n de los bancos de pruebas. Para ejecutar los bancos de pruebas, sigue estos pasos:

1. Abre una terminal en el directorio ra√≠z del proyecto.
2. Ejecuta el comando `make` para compilar todos los m√≥dulos y bancos de pruebas.
3. Para ejecutar el banco de pruebas del controlador, ejecuta el comando `make controller`.
4. Para ejecutar el banco de pruebas del perif√©rico, ejecuta el comando `make peripheral`.
5. Para ejecutar el banco de pruebas de MDIO, ejecuta el comando `make mdio`.

Despu√©s de ejecutar cada banco de pruebas, se generar√° un archivo `*.vcd` que contiene la traza de la simulaci√≥n. Puedes abrir este archivo en un visor de formas de onda, como GTKWave, para visualizar los resultados.

### Fuentes y Software Usado üíª

- Est√°ndar IEEE 802.3 (cl√°usula 22)
- Icarus Verilog (compilador de Verilog)
- GTKWave (visor de formas de onda)
