# ğŸ“‚ íŒŒì¼ êµ¬ì¡° ë° í”„ë¡œì íŠ¸ íë¦„
ğŸ“¦ Verilog-verification-automation-tool <br>
 â”£ ğŸ“œ `README.md`                  # ì „ì²´ í”„ë¡œì íŠ¸ ì„¤ëª… íŒŒì¼ <br>
 â”£ ğŸ“‚ `explain`            <br>
 â”— â”— ğŸ“œ `file_structure.md`        # file êµ¬ì¡° ì„¤ëª… <br>

 1ï¸âƒ£ testcase / n-bit verilog, tb file ìë™ ìƒì„± <br>
 â”£ ğŸ“œ `number.txt`                 # bit width ë¥¼ ì €ì¥ <br>
 â”£ ğŸ“œ `generate_vfile.py`          # `number.txt` ì— ì €ì¥ëœ ì •ìˆ˜(n)ì„ ë°”íƒ•ìœ¼ë¡œ n-bit adder ëª¨ë“ˆ ìë™ ìƒì„± <br>
 â”£ ğŸ“œ `generate_tb.py`             # `number.txt` ì— ì €ì¥ëœ ì •ìˆ˜(n)ì„ ë°”íƒ•ìœ¼ë¡œ n-bit adder testbench ëª¨ë“ˆ ìë™ ìƒì„± <br>
 â”£ ğŸ“œ `generate_input.py`          # n-bit ë¥¼ ê°€ì§€ëŠ” random input 6ê°œë¥¼ ìƒì„±í•˜ì—¬ `input.txt` ì— ì €ì¥ <br>
 â”— ğŸ“œ `input.txt`                  

 2ï¸âƒ£ Verilog ì½”ë“œ <br>
 â”£ ğŸ“œ `adder.v`                    # Verilog 1 bit Full Adder <br>
 â”£ ğŸ“œ `adder_n.v`                  # `generate_vfile.py`ì— ì˜í•´ ìë™ìƒì„±ëœ Verilog n bit Full Adder ëª¨ë“ˆ <br>
 â”£ ğŸ“œ `adder_tb.v`                 # `generate_tb.py`ì— ì˜í•´ ìë™ìƒì„±ëœ Verilog Testbench ëª¨ë“ˆ <br>
 â”— ğŸ“œ `verilog_output.txt`         # `input.txt`ë¥¼ inputìœ¼ë¡œ í•˜ëŠ” n-bit Full Adder(Verilog) ì—°ì‚° ê²°ê³¼ ì €ì¥ <br>

 3ï¸âƒ£ Python ì—°ì‚° ë° ê²°ê³¼ ì €ì¥ <br>
 â”£ ğŸ“œ `run_python_adder.py`        # n-bit ë§ì…ˆì„ íŒŒì´ì¬ í™˜ê²½ì—ì„œ ì‹¤í–‰í•˜ëŠ” íŒŒì¼ <br>
 â”£ ğŸ“œ `python_output.txt`          # `input.txt`ë¥¼ inputìœ¼ë¡œ í•˜ëŠ” n-bit ë§ì…ˆê¸°(Python) ì—°ì‚° ê²°ê³¼ ì €ì¥ <br>

 4ï¸âƒ£ ê²°ê³¼ ë¹„êµ ë° ê²€ì¦ <br>
 â”£ ğŸ“œ `compare_files.py`           # Pythonê³¼ Verilog ê²°ê³¼ ë¹„êµ ìŠ¤í¬ë¦½íŠ¸ <br>
 â”£ ğŸ“œ `txt_to_csv.py`              # `compare_files.py`ì˜ ê²°ê³¼ë¥¼ csv í˜•ì‹ìœ¼ë¡œ ì €ì¥ <br>
 â”£ ğŸ“œ `comparision_output.csv`
 â”£ ğŸ“œ `success_per.py`             # ëˆ„ì ëœ testcaseì— ëŒ€í•œ ì„±ê³µë¥  ê³„ì‚° <br>
 â”£ ğŸ“œ `success_per.txt`            # testcase ëˆ„ì  ì„±ê³µë¥  ì €ì¥ <br>
 â”£ ğŸ“‚ `.github/workflows`          # GitHub Actions ì›Œí¬í”Œë¡œìš° íŒŒì¼ ì €ì¥ì†Œ <br>
 â”— â”— ğŸ“œ `verilog_verification.yml` # GitHub Actions ìë™í™” ìŠ¤í¬ë¦½íŠ¸ <br>
