# Tutorial de GPDMA (General Purpose DMA) para LPC1769

**Autor:** Tutorial generado para la materia Electr√≥nica Digital III
**Fecha:** 2024
**Microcontrolador:** LPC1769 (ARM Cortex-M3)
**Archivos fuente verificados:**
- `library/CMSISv2p00_LPC17xx/Drivers/inc/lpc17xx_gpdma.h`
- `library/CMSISv2p00_LPC17xx/Drivers/src/lpc17xx_gpdma.c`
- `library/examples/GPDMA/Ram_2_Ram_Test/gpdma_r2r_test.c`
- `library/examples/GPDMA/Link_list/link_list.c`
- `library/examples/UART/DMA/uart_dma_test.c`
- `library/examples/ADC/DMA/adc_dma_test.c`

---

## √çndice

1. [Introducci√≥n](#1-introducci√≥n)
2. [Caracter√≠sticas del GPDMA](#2-caracter√≠sticas-del-gpdma)
3. [Arquitectura del GPDMA](#3-arquitectura-del-gpdma)
4. [Canales DMA](#4-canales-dma)
5. [Tipos de transferencia](#5-tipos-de-transferencia)
6. [Conexiones perif√©ricas](#6-conexiones-perif√©ricas)
7. [Configuraci√≥n del GPDMA](#7-configuraci√≥n-del-gpdma)
8. [Listas enlazadas (Linked Lists)](#8-listas-enlazadas-linked-lists)
9. [Interrupciones del GPDMA](#9-interrupciones-del-gpdma)
10. [Funciones del driver](#10-funciones-del-driver)
11. [Ejemplos pr√°cticos](#11-ejemplos-pr√°cticos)
12. [Errores comunes](#12-errores-comunes)
13. [Referencias](#13-referencias)

---

## 1. Introducci√≥n

El **GPDMA (General Purpose Direct Memory Access)** del LPC1769 es un controlador DMA de 8 canales que permite transferir datos entre memoria y perif√©ricos (o entre memorias) **sin intervenci√≥n de la CPU**. Esto libera al procesador para realizar otras tareas mientras el DMA maneja las transferencias de datos.

### ¬øCu√°ndo usar DMA?

- **Transferencias grandes de datos** desde/hacia perif√©ricos (UART, ADC, DAC, SSP, I2S)
- **Generaci√≥n de se√±ales complejas** con DAC (ej: ondas senoidales)
- **Copia de bloques de memoria** de forma eficiente
- **Reducir carga de CPU** en aplicaciones que requieren transferencias continuas

### Ventajas del DMA

‚úÖ **Libera la CPU** para otras tareas
‚úÖ **Transferencias r√°pidas** sin overhead de software
‚úÖ **Bajo consumo de energ√≠a** (CPU puede entrar en sleep)
‚úÖ **Soporte para m√∫ltiples perif√©ricos** simult√°neamente

---

## 2. Caracter√≠sticas del GPDMA

### Caracter√≠sticas principales (verificadas en lpc17xx_gpdma.h)

- **8 canales DMA independientes** (canal 0 = mayor prioridad, canal 7 = menor prioridad)
- **4 tipos de transferencia:**
  - Memory-to-Memory (M2M)
  - Memory-to-Peripheral (M2P)
  - Peripheral-to-Memory (P2M)
  - Peripheral-to-Peripheral (P2P)

- **Anchos de transferencia:** 8 bits (byte), 16 bits (halfword), 32 bits (word)
- **Tama√±os de burst:** 1, 4, 8, 16, 32, 64, 128, 256 transferencias
- **24 conexiones perif√©ricas** soportadas
- **Linked List support:** transferencias encadenadas
- **Interrupciones:** Terminal Count (TC) y Error por canal

### Especificaciones t√©cnicas

| Caracter√≠stica | Especificaci√≥n |
|----------------|----------------|
| N√∫mero de canales | 8 (0-7) |
| Prioridad de canales | Canal 0 = m√°xima, Canal 7 = m√≠nima |
| Ancho de bus AHB | 32 bits |
| M√°x. transferencia por vez | 4095 √≠tems |
| Direccionamiento | Incremento/decremento de direcci√≥n |
| Interrupciones | 2 por canal (TC y Error) |

---

## 3. Arquitectura del GPDMA

### Diagrama de bloques simplificado

```
                    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
                    ‚îÇ      GPDMA Controller            ‚îÇ
                    ‚îÇ                                  ‚îÇ
   ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§  8 Canales DMA (0-7)            ‚îÇ
   ‚îÇ                ‚îÇ  Prioridad: 0 > 1 > ... > 7     ‚îÇ
   ‚îÇ                ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
   ‚îÇ                               ‚îÇ
   ‚îÇ         ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
   ‚îÇ         ‚îÇ                                        ‚îÇ
   ‚ñº         ‚ñº                                        ‚ñº
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                              ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ RAM  ‚îÇ  ‚îÇ Flash‚îÇ                              ‚îÇPerif√©ricos‚îÇ
‚îÇ      ‚îÇ  ‚îÇ      ‚îÇ                              ‚îÇ SSP, UART‚îÇ
‚îÇ      ‚îÇ  ‚îÇ      ‚îÇ                              ‚îÇ ADC, DAC ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                              ‚îÇ I2S, etc ‚îÇ
                                                 ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

### Flujo de transferencia DMA

1. **CPU configura el canal DMA:**
   - Direcci√≥n fuente y destino
   - Tama√±o de transferencia
   - Tipo de transferencia
   - Ancho de datos y burst size

2. **CPU habilita el canal DMA**

3. **DMA toma control del bus AHB** y transfiere datos

4. **Al finalizar:**
   - DMA genera interrupci√≥n Terminal Count (TC)
   - El canal se deshabilita autom√°ticamente (o contin√∫a con linked list)

---

## 4. Canales DMA

El LPC1769 tiene **8 canales DMA** (0-7) independientes.

### Prioridad de canales

Los canales tienen prioridad fija basada en su n√∫mero:

```
Canal 0  ‚Üê  Prioridad m√°s alta
Canal 1
Canal 2
Canal 3
Canal 4
Canal 5
Canal 6
Canal 7  ‚Üê  Prioridad m√°s baja
```

**‚ö†Ô∏è IMPORTANTE:** Si dos canales solicitan el bus simult√°neamente, **el canal con n√∫mero m√°s bajo tiene prioridad**.

### Registro de canales habilitados

Puedes verificar qu√© canales est√°n activos usando:

```c
if (LPC_GPDMA->DMACEnbldChns & (1 << channel_num)) {
    // El canal est√° habilitado
}
```

---

## 5. Tipos de transferencia

El GPDMA soporta 4 tipos de transferencia (definidos en `lpc17xx_gpdma.h:78-81`):

### 5.1. Memory-to-Memory (M2M)

Copia datos entre dos regiones de memoria.

```c
#define GPDMA_TRANSFERTYPE_M2M    ((0UL))  // Memoria a Memoria
```

**Caracter√≠sticas:**
- Ambas direcciones (fuente y destino) se incrementan
- Burst size √≥ptimo: 32 (l√≠nea 263 en lpc17xx_gpdma.c)
- **Uso t√≠pico:** Copiar buffers, inicializar memoria

**Ejemplo de configuraci√≥n:**
```c
GPDMACfg.TransferType = GPDMA_TRANSFERTYPE_M2M;
GPDMACfg.SrcMemAddr = (uint32_t)&source_buffer;
GPDMACfg.DstMemAddr = (uint32_t)&dest_buffer;
GPDMACfg.TransferSize = BUFFER_SIZE;
GPDMACfg.TransferWidth = GPDMA_WIDTH_WORD;  // 32 bits
GPDMACfg.SrcConn = 0;  // No usado en M2M
GPDMACfg.DstConn = 0;  // No usado en M2M
```

### 5.2. Memory-to-Peripheral (M2P)

Transfiere datos desde memoria hacia un perif√©rico.

```c
#define GPDMA_TRANSFERTYPE_M2P    ((1UL))  // Memoria a Perif√©rico
```

**Caracter√≠sticas:**
- Direcci√≥n fuente se incrementa
- Direcci√≥n destino es fija (registro FIFO del perif√©rico)
- El perif√©rico controla el ritmo de transferencia
- **Uso t√≠pico:** Transmitir por UART, enviar datos al DAC, transmitir por SSP

**Ejemplo de configuraci√≥n (UART Tx):**
```c
GPDMACfg.TransferType = GPDMA_TRANSFERTYPE_M2P;
GPDMACfg.SrcMemAddr = (uint32_t)&tx_buffer;
GPDMACfg.DstMemAddr = 0;  // No usado, se obtiene de tabla interna
GPDMACfg.TransferSize = strlen(tx_buffer);
GPDMACfg.SrcConn = 0;  // No usado en M2P
GPDMACfg.DstConn = GPDMA_CONN_UART0_Tx;  // Destino: UART0 Tx
```

### 5.3. Peripheral-to-Memory (P2M)

Transfiere datos desde un perif√©rico hacia memoria.

```c
#define GPDMA_TRANSFERTYPE_P2M    ((2UL))  // Perif√©rico a Memoria
```

**Caracter√≠sticas:**
- Direcci√≥n fuente es fija (registro FIFO del perif√©rico)
- Direcci√≥n destino se incrementa
- El perif√©rico controla el ritmo de transferencia
- **Uso t√≠pico:** Recibir por UART, adquirir datos del ADC

**Ejemplo de configuraci√≥n (ADC):**
```c
GPDMACfg.TransferType = GPDMA_TRANSFERTYPE_P2M;
GPDMACfg.SrcMemAddr = 0;  // No usado, se obtiene de tabla interna
GPDMACfg.DstMemAddr = (uint32_t)&adc_buffer;
GPDMACfg.TransferSize = NUM_SAMPLES;
GPDMACfg.SrcConn = GPDMA_CONN_ADC;  // Fuente: ADC
GPDMACfg.DstConn = 0;  // No usado en P2M
```

### 5.4. Peripheral-to-Peripheral (P2P)

Transfiere datos directamente entre dos perif√©ricos.

```c
#define GPDMA_TRANSFERTYPE_P2P    ((3UL))  // Perif√©rico a Perif√©rico
```

**Caracter√≠sticas:**
- Ambas direcciones son fijas
- √ötil para routing de datos entre perif√©ricos
- **Uso t√≠pico:** ADC ‚Üí DAC, I2S ‚Üí DAC

---

## 6. Conexiones perif√©ricas

El GPDMA del LPC1769 soporta **24 conexiones perif√©ricas** diferentes (definidas en `lpc17xx_gpdma.h:52-75`).

### Tabla completa de conexiones (verificada en lpc17xx_gpdma.c:86-111)

| N√∫mero | Constante | Perif√©rico | Direcci√≥n | Burst | Ancho |
|--------|-----------|------------|-----------|-------|-------|
| 0 | `GPDMA_CONN_SSP0_Tx` | SSP0 | Transmit | 4 | Byte |
| 1 | `GPDMA_CONN_SSP0_Rx` | SSP0 | Receive | 4 | Byte |
| 2 | `GPDMA_CONN_SSP1_Tx` | SSP1 | Transmit | 4 | Byte |
| 3 | `GPDMA_CONN_SSP1_Rx` | SSP1 | Receive | 4 | Byte |
| 4 | `GPDMA_CONN_ADC` | ADC | - | 4 | Word |
| 5 | `GPDMA_CONN_I2S_Channel_0` | I2S | Channel 0 | 32 | Word |
| 6 | `GPDMA_CONN_I2S_Channel_1` | I2S | Channel 1 | 32 | Word |
| 7 | `GPDMA_CONN_DAC` | DAC | - | 1 | Byte |
| 8 | `GPDMA_CONN_UART0_Tx` | UART0 | Transmit | 1 | Byte |
| 9 | `GPDMA_CONN_UART0_Rx` | UART0 | Receive | 1 | Byte |
| 10 | `GPDMA_CONN_UART1_Tx` | UART1 | Transmit | 1 | Byte |
| 11 | `GPDMA_CONN_UART1_Rx` | UART1 | Receive | 1 | Byte |
| 12 | `GPDMA_CONN_UART2_Tx` | UART2 | Transmit | 1 | Byte |
| 13 | `GPDMA_CONN_UART2_Rx` | UART2 | Receive | 1 | Byte |
| 14 | `GPDMA_CONN_UART3_Tx` | UART3 | Transmit | 1 | Byte |
| 15 | `GPDMA_CONN_UART3_Rx` | UART3 | Receive | 1 | Byte |
| 16 | `GPDMA_CONN_MAT0_0` | TIMER0 | Match 0 | 1 | Word |
| 17 | `GPDMA_CONN_MAT0_1` | TIMER0 | Match 1 | 1 | Word |
| 18 | `GPDMA_CONN_MAT1_0` | TIMER1 | Match 0 | 1 | Word |
| 19 | `GPDMA_CONN_MAT1_1` | TIMER1 | Match 1 | 1 | Word |
| 20 | `GPDMA_CONN_MAT2_0` | TIMER2 | Match 0 | 1 | Word |
| 21 | `GPDMA_CONN_MAT2_1` | TIMER2 | Match 1 | 1 | Word |
| 22 | `GPDMA_CONN_MAT3_0` | TIMER3 | Match 0 | 1 | Word |
| 23 | `GPDMA_CONN_MAT3_1` | TIMER3 | Match 1 | 1 | Word |

**üìù Notas:**
- Los valores de Burst y Ancho son **valores optimizados** definidos en las tablas `GPDMA_LUTPerBurst` (l√≠neas 130-155) y `GPDMA_LUTPerWid` (l√≠neas 159-184) en `lpc17xx_gpdma.c`
- El driver usa estas tablas internamente para configurar autom√°ticamente los par√°metros √≥ptimos

### Direcciones de perif√©ricos (Tabla LUT)

El driver mantiene una tabla interna `GPDMA_LUTPerAddr[]` (l√≠neas 86-111 en lpc17xx_gpdma.c) con las direcciones de los registros FIFO de cada perif√©rico:

```c
const uint32_t GPDMA_LUTPerAddr[] = {
    ((uint32_t)&LPC_SSP0->DR),      // SSP0 Tx/Rx
    ((uint32_t)&LPC_SSP1->DR),      // SSP1 Tx/Rx
    ((uint32_t)&LPC_ADC->ADGDR),    // ADC
    ((uint32_t)&LPC_DAC->DACR),     // DAC
    ((uint32_t)&LPC_UART0->THR),    // UART0 Tx
    ((uint32_t)&LPC_UART0->RBR),    // UART0 Rx
    // ... etc
};
```

**No necesitas especificar estas direcciones manualmente**, el driver las obtiene autom√°ticamente usando `SrcConn` o `DstConn`.

---

## 7. Configuraci√≥n del GPDMA

### 7.1. Estructura de configuraci√≥n

La estructura `GPDMA_Channel_CFG_Type` (l√≠neas 317-378 en lpc17xx_gpdma.h) define todos los par√°metros de un canal DMA:

```c
typedef struct {
    uint32_t ChannelNum;     // N√∫mero de canal (0-7)
    uint32_t TransferSize;   // Tama√±o de transferencia (m√°x 4095)
    uint32_t TransferWidth;  // Ancho: BYTE, HALFWORD, WORD (solo M2M)
    uint32_t SrcMemAddr;     // Direcci√≥n fuente (M2M, M2P)
    uint32_t DstMemAddr;     // Direcci√≥n destino (M2M, P2M)
    uint32_t TransferType;   // M2M, M2P, P2M, P2P
    uint32_t SrcConn;        // Conexi√≥n perif√©rico fuente (P2M, P2P)
    uint32_t DstConn;        // Conexi√≥n perif√©rico destino (M2P, P2P)
    uint32_t DMALLI;         // Linked List Item (0 si no se usa)
} GPDMA_Channel_CFG_Type;
```

### 7.2. Anchos de transferencia

```c
#define GPDMA_WIDTH_BYTE       ((0UL))  // 8 bits
#define GPDMA_WIDTH_HALFWORD   ((1UL))  // 16 bits
#define GPDMA_WIDTH_WORD       ((2UL))  // 32 bits
```

**üìù Nota:** `TransferWidth` **solo se usa en transferencias M2M**. Para transferencias con perif√©ricos, el driver usa autom√°ticamente el ancho √≥ptimo de la tabla `GPDMA_LUTPerWid`.

### 7.3. Tama√±os de burst

```c
#define GPDMA_BSIZE_1     ((0UL))  // Burst de 1 transferencia
#define GPDMA_BSIZE_4     ((1UL))  // Burst de 4 transferencias
#define GPDMA_BSIZE_8     ((2UL))  // Burst de 8 transferencias
#define GPDMA_BSIZE_16    ((3UL))  // Burst de 16 transferencias
#define GPDMA_BSIZE_32    ((4UL))  // Burst de 32 transferencias
#define GPDMA_BSIZE_64    ((5UL))  // Burst de 64 transferencias
#define GPDMA_BSIZE_128   ((6UL))  // Burst de 128 transferencias
#define GPDMA_BSIZE_256   ((7UL))  // Burst de 256 transferencias
```

**‚ö†Ô∏è IMPORTANTE:** Los burst sizes tambi√©n son configurados autom√°ticamente por el driver seg√∫n la tabla `GPDMA_LUTPerBurst`.

### 7.4. Procedimiento de configuraci√≥n

**Paso 1: Inicializar el controlador GPDMA**

```c
GPDMA_Init();
```

Esta funci√≥n (l√≠neas 200-218 en lpc17xx_gpdma.c):
- Habilita el clock del GPDMA
- Resetea todos los canales
- Limpia todas las interrupciones

**Paso 2: Configurar la estructura del canal**

```c
GPDMA_Channel_CFG_Type GPDMACfg;

GPDMACfg.ChannelNum = 0;           // Usar canal 0
GPDMACfg.SrcMemAddr = (uint32_t)&src;
GPDMACfg.DstMemAddr = (uint32_t)&dst;
GPDMACfg.TransferSize = SIZE;
GPDMACfg.TransferWidth = GPDMA_WIDTH_WORD;
GPDMACfg.TransferType = GPDMA_TRANSFERTYPE_M2M;
GPDMACfg.SrcConn = 0;
GPDMACfg.DstConn = 0;
GPDMACfg.DMALLI = 0;               // Sin linked list
```

**Paso 3: Configurar el canal con los par√°metros**

```c
Status result = GPDMA_Setup(&GPDMACfg);
if (result == ERROR) {
    // El canal ya est√° habilitado, necesita deshabilitarse primero
}
```

La funci√≥n `GPDMA_Setup()` (l√≠neas 229-353 en lpc17xx_gpdma.c):
- Verifica que el canal est√© disponible
- Configura direcciones, tama√±o, burst, ancho seg√∫n el tipo de transferencia
- **NO habilita el canal** (se hace manualmente con `GPDMA_ChannelCmd`)

**Paso 4: Configurar interrupciones (opcional)**

```c
NVIC_SetPriority(DMA_IRQn, ((0x01<<3)|0x01));
NVIC_EnableIRQ(DMA_IRQn);
```

**Paso 5: Habilitar el canal**

```c
GPDMA_ChannelCmd(0, ENABLE);
```

**Paso 6: Esperar finalizaci√≥n**

Opci√≥n A - Polling:
```c
while ((Channel0_TC == 0) && (Channel0_Err == 0));
```

Opci√≥n B - Por interrupci√≥n (ver secci√≥n 9).

---

## 8. Listas enlazadas (Linked Lists)

Las **Linked Lists** permiten encadenar m√∫ltiples transferencias DMA **sin intervenci√≥n de la CPU** entre cada transferencia.

### 8.1. Estructura de Linked List Item

```c
typedef struct {
    uint32_t SrcAddr;   // Direcci√≥n fuente
    uint32_t DstAddr;   // Direcci√≥n destino
    uint32_t NextLLI;   // Direcci√≥n del siguiente LLI (0 = fin)
    uint32_t Control;   // Control word (size, width, burst, etc)
} GPDMA_LLI_Type;
```

### 8.2. Campo Control

El campo `Control` se construye manualmente con los siguientes bits:

```c
Control = TransferSize           // Bits 0-11: Tama√±o (0-4095)
        | (SBSize << 12)         // Bits 12-14: Source Burst Size
        | (DBSize << 15)         // Bits 15-17: Dest Burst Size
        | (SWidth << 18)         // Bits 18-20: Source Width
        | (DWidth << 21)         // Bits 21-23: Dest Width
        | (SI << 26)             // Bit 26: Source Increment (1=s√≠)
        | (DI << 27)             // Bit 27: Dest Increment (1=s√≠)
        | (I << 31);             // Bit 31: Terminal Count Interrupt (1=s√≠)
```

### 8.3. Ejemplo completo de Linked List

Este ejemplo est√° verificado de `library/examples/GPDMA/Link_list/link_list.c:206-224`:

```c
GPDMA_LLI_Type DMA_LLI_Struct[2];

// Primera transferencia: Buffer1 ‚Üí Destino[0..15]
DMA_LLI_Struct[0].SrcAddr = (uint32_t)&DMASrc_Buffer1;
DMA_LLI_Struct[0].DstAddr = (uint32_t)&DMADest_Buffer;
DMA_LLI_Struct[0].NextLLI = (uint32_t)&DMA_LLI_Struct[1];  // Apunta al siguiente
DMA_LLI_Struct[0].Control = (DMA_SIZE/2)     // 16 words
                          | (2<<18)          // Source width = 32 bits
                          | (2<<21)          // Dest width = 32 bits
                          | (1<<26)          // Source increment
                          | (1<<27);         // Dest increment

// Segunda transferencia: Buffer2 ‚Üí Destino[16..31]
DMA_LLI_Struct[1].SrcAddr = (uint32_t)&DMASrc_Buffer2;
DMA_LLI_Struct[1].DstAddr = ((uint32_t)&DMADest_Buffer) + (DMA_SIZE/2)*4;
DMA_LLI_Struct[1].NextLLI = 0;               // Fin de la lista
DMA_LLI_Struct[1].Control = (DMA_SIZE/2)
                          | (2<<18)
                          | (2<<21)
                          | (1<<26)
                          | (1<<27);

// Configurar canal con linked list
GPDMACfg.DMALLI = (uint32_t)&DMA_LLI_Struct[0];  // Apuntar al primer LLI
```

### 8.4. Ventajas de Linked Lists

‚úÖ **Sin intervenci√≥n de CPU** entre transferencias
‚úÖ **Transferencias encadenadas autom√°ticas**
‚úÖ **Ideal para buffers circulares** o m√∫ltiples bloques
‚úÖ **Reduce latencia** entre transferencias

---

## 9. Interrupciones del GPDMA

El GPDMA genera **2 tipos de interrupciones por canal:**

1. **Terminal Count (TC):** Se genera cuando la transferencia se completa exitosamente
2. **Error:** Se genera cuando ocurre un error durante la transferencia

### 9.1. Vector de interrupci√≥n

Todos los canales DMA comparten el mismo vector de interrupci√≥n:

```c
void DMA_IRQHandler(void);
```

**IRQ n√∫mero:** `DMA_IRQn`

### 9.2. Funciones de manejo de interrupciones

**Verificar estado de interrupci√≥n:**

```c
IntStatus GPDMA_IntGetStatus(GPDMA_Status_Type type, uint8_t channel);
```

Tipos de estado disponibles (enum `GPDMA_Status_Type` en lpc17xx_gpdma.h:297-304):

```c
GPDMA_STAT_INT        // Estado general de interrupci√≥n
GPDMA_STAT_INTTC      // Terminal Count interrupt status
GPDMA_STAT_INTERR     // Error interrupt status
GPDMA_STAT_RAWINTTC   // Raw Terminal Count status (sin m√°scara)
GPDMA_STAT_RAWINTERR  // Raw Error status (sin m√°scara)
GPDMA_STAT_ENABLED_CH // Estado de canal habilitado
```

**Limpiar interrupciones:**

```c
void GPDMA_ClearIntPending(GPDMA_StateClear_Type type, uint8_t channel);
```

Tipos de limpieza (enum `GPDMA_StateClear_Type` en lpc17xx_gpdma.h:309-312):

```c
GPDMA_STATCLR_INTTC   // Limpiar Terminal Count interrupt
GPDMA_STATCLR_INTERR  // Limpiar Error interrupt
```

### 9.3. Ejemplo de handler de interrupci√≥n

Este ejemplo est√° verificado de `library/examples/GPDMA/Ram_2_Ram_Test/gpdma_r2r_test.c:86-102`:

```c
volatile uint32_t Channel0_TC = 0;
volatile uint32_t Channel0_Err = 0;

void DMA_IRQHandler(void)
{
    // Verificar si el canal 0 tiene interrupci√≥n pendiente
    if (GPDMA_IntGetStatus(GPDMA_STAT_INT, 0)) {

        // Verificar si es Terminal Count
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTTC, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTTC, 0);
            Channel0_TC++;  // Incrementar contador
        }

        // Verificar si es Error
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTERR, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTERR, 0);
            Channel0_Err++;  // Incrementar contador de errores
        }
    }
}
```

### 9.4. Handler para m√∫ltiples canales

Este ejemplo est√° verificado de `library/examples/UART/DMA/uart_dma_test.c:78-122`:

```c
volatile uint32_t Channel0_TC = 0, Channel0_Err = 0;
volatile uint32_t Channel1_TC = 0, Channel1_Err = 0;

void DMA_IRQHandler(void)
{
    uint32_t tmp;

    // Escanear todos los canales
    for (tmp = 0; tmp <= 7; tmp++) {
        if (GPDMA_IntGetStatus(GPDMA_STAT_INT, tmp)) {

            // Check Terminal Count
            if (GPDMA_IntGetStatus(GPDMA_STAT_INTTC, tmp)) {
                GPDMA_ClearIntPending(GPDMA_STATCLR_INTTC, tmp);

                switch (tmp) {
                    case 0:
                        Channel0_TC++;
                        GPDMA_ChannelCmd(0, DISABLE);
                        break;
                    case 1:
                        Channel1_TC++;
                        GPDMA_ChannelCmd(1, DISABLE);
                        break;
                }
            }

            // Check Error
            if (GPDMA_IntGetStatus(GPDMA_STAT_INTERR, tmp)) {
                GPDMA_ClearIntPending(GPDMA_STATCLR_INTERR, tmp);

                switch (tmp) {
                    case 0:
                        Channel0_Err++;
                        GPDMA_ChannelCmd(0, DISABLE);
                        break;
                    case 1:
                        Channel1_Err++;
                        GPDMA_ChannelCmd(1, DISABLE);
                        break;
                }
            }
        }
    }
}
```

---

## 10. Funciones del driver

### 10.1. Inicializaci√≥n

```c
void GPDMA_Init(void);
```

**Descripci√≥n:** Inicializa el controlador GPDMA
**Par√°metros:** Ninguno
**Retorno:** Ninguno

**Acciones realizadas (lpc17xx_gpdma.c:200-218):**
- Habilita el clock del GPDMA
- Resetea configuraci√≥n de todos los canales (0-7)
- Limpia todas las interrupciones pendientes

**Ejemplo:**
```c
GPDMA_Init();
```

---

### 10.2. Configuraci√≥n de canal

```c
Status GPDMA_Setup(GPDMA_Channel_CFG_Type *GPDMAChannelConfig);
```

**Descripci√≥n:** Configura un canal DMA con los par√°metros especificados
**Par√°metros:**
- `GPDMAChannelConfig`: Puntero a estructura de configuraci√≥n

**Retorno:**
- `SUCCESS`: Canal configurado correctamente
- `ERROR`: Canal ya est√° habilitado (debe deshabilitarse primero)

**Verificaci√≥n interna (lpc17xx_gpdma.c:234-237):**
```c
if (LPC_GPDMA->DMACEnbldChns & (GPDMA_DMACEnbldChns_Ch(GPDMAChannelConfig->ChannelNum))) {
    return ERROR;  // Canal ocupado
}
```

**Ejemplo:**
```c
GPDMA_Channel_CFG_Type GPDMACfg;
GPDMACfg.ChannelNum = 0;
// ... (configurar otros campos)
if (GPDMA_Setup(&GPDMACfg) == ERROR) {
    // Error: canal ya habilitado
}
```

---

### 10.3. Habilitar/Deshabilitar canal

```c
void GPDMA_ChannelCmd(uint8_t channelNum, FunctionalState NewState);
```

**Descripci√≥n:** Habilita o deshabilita un canal DMA
**Par√°metros:**
- `channelNum`: N√∫mero de canal (0-7)
- `NewState`: `ENABLE` o `DISABLE`

**Retorno:** Ninguno

**Ejemplos:**
```c
GPDMA_ChannelCmd(0, ENABLE);   // Habilitar canal 0
GPDMA_ChannelCmd(0, DISABLE);  // Deshabilitar canal 0
```

**‚ö†Ô∏è IMPORTANTE:** Siempre deshabilita el canal antes de reconfigurar con `GPDMA_Setup()`.

---

### 10.4. Verificaci√≥n de estado

```c
IntStatus GPDMA_IntGetStatus(GPDMA_Status_Type type, uint8_t channel);
```

**Descripci√≥n:** Verifica el estado de interrupci√≥n de un canal
**Par√°metros:**
- `type`: Tipo de estado a verificar
  - `GPDMA_STAT_INT`: Interrupci√≥n general
  - `GPDMA_STAT_INTTC`: Terminal Count
  - `GPDMA_STAT_INTERR`: Error
  - `GPDMA_STAT_RAWINTTC`: TC raw (sin m√°scara)
  - `GPDMA_STAT_RAWINTERR`: Error raw (sin m√°scara)
  - `GPDMA_STAT_ENABLED_CH`: Canal habilitado
- `channel`: N√∫mero de canal (0-7)

**Retorno:**
- `SET`: La condici√≥n est√° activa
- `RESET`: La condici√≥n no est√° activa

**Ejemplos:**
```c
// Verificar si canal 0 complet√≥ transferencia
if (GPDMA_IntGetStatus(GPDMA_STAT_INTTC, 0) == SET) {
    // Transferencia completa
}

// Verificar si canal est√° habilitado
if (GPDMA_IntGetStatus(GPDMA_STAT_ENABLED_CH, 0) == SET) {
    // Canal est√° activo
}
```

---

### 10.5. Limpieza de interrupciones

```c
void GPDMA_ClearIntPending(GPDMA_StateClear_Type type, uint8_t channel);
```

**Descripci√≥n:** Limpia interrupciones pendientes de un canal
**Par√°metros:**
- `type`: Tipo de interrupci√≥n a limpiar
  - `GPDMA_STATCLR_INTTC`: Limpiar Terminal Count
  - `GPDMA_STATCLR_INTERR`: Limpiar Error
- `channel`: N√∫mero de canal (0-7)

**Retorno:** Ninguno

**Ejemplo:**
```c
// Limpiar interrupci√≥n de Terminal Count del canal 0
GPDMA_ClearIntPending(GPDMA_STATCLR_INTTC, 0);

// Limpiar interrupci√≥n de Error del canal 1
GPDMA_ClearIntPending(GPDMA_STATCLR_INTERR, 1);
```

---

## 11. Ejemplos pr√°cticos

### Ejemplo 1: Transferencia Memory-to-Memory (M2M)

Este ejemplo copia un buffer de memoria a otro usando DMA.

**Archivo fuente:** `library/examples/GPDMA/Ram_2_Ram_Test/gpdma_r2r_test.c`

```c
#include "lpc17xx_gpdma.h"
#include "lpc17xx_pinsel.h"

#define DMA_SIZE    256  // 256 words = 1024 bytes

uint32_t source_buffer[DMA_SIZE];
uint32_t dest_buffer[DMA_SIZE];

volatile uint32_t Channel0_TC = 0;
volatile uint32_t Channel0_Err = 0;

void DMA_IRQHandler(void)
{
    if (GPDMA_IntGetStatus(GPDMA_STAT_INT, 0)) {
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTTC, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTTC, 0);
            Channel0_TC++;
        }
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTERR, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTERR, 0);
            Channel0_Err++;
        }
    }
}

int main(void)
{
    GPDMA_Channel_CFG_Type GPDMACfg;

    // Inicializar buffers
    for (uint32_t i = 0; i < DMA_SIZE; i++) {
        source_buffer[i] = i;
        dest_buffer[i] = 0;
    }

    // Configurar interrupci√≥n DMA
    NVIC_DisableIRQ(DMA_IRQn);
    NVIC_SetPriority(DMA_IRQn, ((0x01<<3)|0x01));

    // Inicializar GPDMA
    GPDMA_Init();

    // Configurar canal 0
    GPDMACfg.ChannelNum = 0;
    GPDMACfg.SrcMemAddr = (uint32_t)source_buffer;
    GPDMACfg.DstMemAddr = (uint32_t)dest_buffer;
    GPDMACfg.TransferSize = DMA_SIZE;
    GPDMACfg.TransferWidth = GPDMA_WIDTH_WORD;  // 32 bits
    GPDMACfg.TransferType = GPDMA_TRANSFERTYPE_M2M;
    GPDMACfg.SrcConn = 0;
    GPDMACfg.DstConn = 0;
    GPDMACfg.DMALLI = 0;

    GPDMA_Setup(&GPDMACfg);

    // Resetear flags
    Channel0_TC = 0;
    Channel0_Err = 0;

    // Habilitar interrupci√≥n y canal
    NVIC_EnableIRQ(DMA_IRQn);
    GPDMA_ChannelCmd(0, ENABLE);

    // Esperar finalizaci√≥n
    while ((Channel0_TC == 0) && (Channel0_Err == 0));

    // Verificar datos
    for (uint32_t i = 0; i < DMA_SIZE; i++) {
        if (source_buffer[i] != dest_buffer[i]) {
            // Error en la transferencia
            while(1);
        }
    }

    // ¬°√âxito!
    while(1);
}
```

**Explicaci√≥n:**
1. Se inicializan dos buffers: `source_buffer` con datos, `dest_buffer` en cero
2. Se configura el DMA para transferencia M2M de 256 words (1024 bytes)
3. El DMA copia autom√°ticamente todos los datos
4. La interrupci√≥n Terminal Count indica finalizaci√≥n
5. Se verifica que todos los datos se copiaron correctamente

---

### Ejemplo 2: UART Transmit con DMA (M2P)

Este ejemplo transmite un string por UART0 usando DMA.

**Archivo fuente:** `library/examples/UART/DMA/uart_dma_test.c:198-255`

```c
#include "lpc17xx_uart.h"
#include "lpc17xx_gpdma.h"
#include "lpc17xx_pinsel.h"

uint8_t tx_buffer[] = "Hola! Este mensaje se transmite por DMA\n\r";

volatile uint32_t Channel0_TC = 0;
volatile uint32_t Channel0_Err = 0;

void DMA_IRQHandler(void)
{
    if (GPDMA_IntGetStatus(GPDMA_STAT_INT, 0)) {
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTTC, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTTC, 0);
            Channel0_TC++;
        }
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTERR, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTERR, 0);
            Channel0_Err++;
        }
    }
}

int main(void)
{
    PINSEL_CFG_Type PinCfg;
    UART_CFG_Type UARTConfigStruct;
    UART_FIFO_CFG_Type UARTFIFOConfigStruct;
    GPDMA_Channel_CFG_Type GPDMACfg;

    // Configurar pines UART0: P0.2 (TXD), P0.3 (RXD)
    PinCfg.Funcnum = 1;
    PinCfg.OpenDrain = 0;
    PinCfg.Pinmode = 0;
    PinCfg.Portnum = 0;
    PinCfg.Pinnum = 2;
    PINSEL_ConfigPin(&PinCfg);
    PinCfg.Pinnum = 3;
    PINSEL_ConfigPin(&PinCfg);

    // Inicializar UART0 a 115200 bps
    UART_ConfigStructInit(&UARTConfigStruct);
    UARTConfigStruct.Baud_rate = 115200;
    UART_Init(LPC_UART0, &UARTConfigStruct);

    // Configurar FIFO con DMA habilitado
    UART_FIFOConfigStructInit(&UARTFIFOConfigStruct);
    UARTFIFOConfigStruct.FIFO_DMAMode = ENABLE;  // ¬°CR√çTICO!
    UART_FIFOConfig(LPC_UART0, &UARTFIFOConfigStruct);

    UART_TxCmd(LPC_UART0, ENABLE);

    // Inicializar GPDMA
    GPDMA_Init();

    // Configurar interrupci√≥n
    NVIC_DisableIRQ(DMA_IRQn);
    NVIC_SetPriority(DMA_IRQn, ((0x01<<3)|0x01));

    // Configurar canal 0: Memoria ‚Üí UART0 Tx
    GPDMACfg.ChannelNum = 0;
    GPDMACfg.SrcMemAddr = (uint32_t)&tx_buffer;
    GPDMACfg.DstMemAddr = 0;  // No usado (direcci√≥n obtenida autom√°ticamente)
    GPDMACfg.TransferSize = sizeof(tx_buffer);
    GPDMACfg.TransferWidth = 0;  // No usado en M2P
    GPDMACfg.TransferType = GPDMA_TRANSFERTYPE_M2P;
    GPDMACfg.SrcConn = 0;  // No usado en M2P
    GPDMACfg.DstConn = GPDMA_CONN_UART0_Tx;  // UART0 Transmit
    GPDMACfg.DMALLI = 0;

    GPDMA_Setup(&GPDMACfg);

    // Resetear flags
    Channel0_TC = 0;
    Channel0_Err = 0;

    // Habilitar interrupci√≥n y canal
    NVIC_EnableIRQ(DMA_IRQn);
    GPDMA_ChannelCmd(0, ENABLE);

    // Esperar finalizaci√≥n
    while ((Channel0_TC == 0) && (Channel0_Err == 0));

    // Transmisi√≥n completa
    while(1);
}
```

**‚ö†Ô∏è IMPORTANTE:** Para usar DMA con UART, **DEBES habilitar el modo DMA en el FIFO:**

```c
UARTFIFOConfigStruct.FIFO_DMAMode = ENABLE;
```

---

### Ejemplo 3: ADC con DMA (P2M)

Este ejemplo adquiere muestras del ADC continuamente usando DMA.

**Archivo fuente:** `library/examples/ADC/DMA/adc_dma_test.c:125-248`

```c
#include "lpc17xx_adc.h"
#include "lpc17xx_gpdma.h"
#include "lpc17xx_pinsel.h"

#define NUM_SAMPLES  100

uint32_t adc_samples[NUM_SAMPLES];

volatile uint32_t Channel0_TC = 0;
volatile uint32_t Channel0_Err = 0;

void DMA_IRQHandler(void)
{
    if (GPDMA_IntGetStatus(GPDMA_STAT_INT, 0)) {
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTTC, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTTC, 0);
            Channel0_TC++;
        }
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTERR, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTERR, 0);
            Channel0_Err++;
        }
    }
}

int main(void)
{
    PINSEL_CFG_Type PinCfg;
    GPDMA_Channel_CFG_Type GPDMACfg;

    // Configurar P0.25 como AD0.2
    PinCfg.Funcnum = 1;
    PinCfg.OpenDrain = 0;
    PinCfg.Pinmode = 0;
    PinCfg.Pinnum = 25;
    PinCfg.Portnum = 0;
    PINSEL_ConfigPin(&PinCfg);

    // Inicializar ADC a 200kHz
    ADC_Init(LPC_ADC, 200000);
    ADC_IntConfig(LPC_ADC, ADC_ADINTEN2, SET);
    ADC_ChannelCmd(LPC_ADC, ADC_CHANNEL_2, ENABLE);

    // Inicializar GPDMA
    GPDMA_Init();

    // Configurar interrupci√≥n
    NVIC_DisableIRQ(DMA_IRQn);
    NVIC_SetPriority(DMA_IRQn, ((0x01<<3)|0x01));

    // Configurar canal 0: ADC ‚Üí Memoria
    GPDMACfg.ChannelNum = 0;
    GPDMACfg.SrcMemAddr = 0;  // No usado (direcci√≥n obtenida autom√°ticamente)
    GPDMACfg.DstMemAddr = (uint32_t)&adc_samples;
    GPDMACfg.TransferSize = NUM_SAMPLES;
    GPDMACfg.TransferWidth = 0;  // No usado en P2M
    GPDMACfg.TransferType = GPDMA_TRANSFERTYPE_P2M;
    GPDMACfg.SrcConn = GPDMA_CONN_ADC;  // ADC como fuente
    GPDMACfg.DstConn = 0;  // No usado en P2M
    GPDMACfg.DMALLI = 0;

    GPDMA_Setup(&GPDMACfg);

    // Resetear flags
    Channel0_TC = 0;
    Channel0_Err = 0;

    // Habilitar interrupci√≥n y canal
    NVIC_EnableIRQ(DMA_IRQn);
    GPDMA_ChannelCmd(0, ENABLE);

    // Iniciar conversiones del ADC
    ADC_StartCmd(LPC_ADC, ADC_START_NOW);

    // Esperar finalizaci√≥n
    while ((Channel0_TC == 0) && (Channel0_Err == 0));

    // Deshabilitar canal
    GPDMA_ChannelCmd(0, DISABLE);

    // Procesar muestras
    for (uint32_t i = 0; i < NUM_SAMPLES; i++) {
        uint16_t value = ADC_DR_RESULT(adc_samples[i]);  // Extraer bits 4-15
        float voltage = (value / 4095.0) * 3.3;
        // ... usar voltage
    }

    while(1);
}
```

**Explicaci√≥n:**
- El ADC genera conversiones y las escribe en su registro ADGDR
- El DMA lee autom√°ticamente ADGDR y lo copia a `adc_samples[]`
- Despu√©s de 100 muestras, el DMA genera interrupci√≥n Terminal Count
- Los datos se procesan usando la macro `ADC_DR_RESULT()` para extraer el valor

---

### Ejemplo 4: DAC con DMA para generar onda senoidal

Este ejemplo genera una onda senoidal de 60Hz usando DAC + DMA.

**Archivo fuente:** `library/examples/DAC/DMA/dac_dma.c` (ver tutorial 07_ADC_DAC.md para ejemplo completo)

```c
#include "lpc17xx_dac.h"
#include "lpc17xx_gpdma.h"
#include "lpc17xx_pinsel.h"
#include "lpc17xx_clkpwr.h"

#define NUM_SINE_SAMPLES  60
#define SIGNAL_FREQ_Hz    60

// Tabla lookup de onda senoidal (60 muestras, 10 bits)
uint32_t dac_sine_lut[NUM_SINE_SAMPLES];

volatile uint32_t Channel0_TC = 0;
volatile uint32_t Channel0_Err = 0;

void DMA_IRQHandler(void)
{
    if (GPDMA_IntGetStatus(GPDMA_STAT_INT, 0)) {
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTTC, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTTC, 0);
            Channel0_TC++;
        }
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTERR, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTERR, 0);
            Channel0_Err++;
        }
    }
}

int main(void)
{
    PINSEL_CFG_Type PinCfg;
    GPDMA_Channel_CFG_Type GPDMACfg;
    DAC_CONVERTER_CFG_Type DAC_ConverterConfigStruct;
    uint32_t i, tmp;

    // Configurar P0.26 como AOUT
    PinCfg.Funcnum = 2;
    PinCfg.OpenDrain = 0;
    PinCfg.Pinmode = 0;
    PinCfg.Pinnum = 26;
    PinCfg.Portnum = 0;
    PINSEL_ConfigPin(&PinCfg);

    // Generar tabla lookup de onda senoidal
    for (i = 0; i < NUM_SINE_SAMPLES; i++) {
        double sin_value = sin(2.0 * 3.14159 * i / NUM_SINE_SAMPLES);
        uint32_t dac_value = (uint32_t)((sin_value + 1.0) * 511.5);  // 0-1023
        dac_sine_lut[i] = DAC_VALUE(dac_value);
    }

    // Inicializar DAC
    DAC_Init(LPC_DAC);

    // Configurar DAC para DMA
    DAC_ConverterConfigStruct.CNT_ENA = SET;      // Habilitar contador de timeout
    DAC_ConverterConfigStruct.DMA_ENA = SET;      // Habilitar DMA
    DAC_ConverterConfigStruct.DBLBUF_ENA = RESET;
    DAC_ConfigDAConverterControl(LPC_DAC, &DAC_ConverterConfigStruct);

    // Calcular timeout para 60Hz con 60 muestras = 3600 muestras/seg
    uint32_t PCLK = CLKPWR_GetPCLK(CLKPWR_PCLKSEL_DAC);
    uint32_t dac_timeout = PCLK / (SIGNAL_FREQ_Hz * NUM_SINE_SAMPLES);
    DAC_SetDMATimeOut(LPC_DAC, dac_timeout);

    // Inicializar GPDMA
    GPDMA_Init();

    // Configurar interrupci√≥n
    NVIC_DisableIRQ(DMA_IRQn);
    NVIC_SetPriority(DMA_IRQn, ((0x01<<3)|0x01));

    // Configurar canal 0: Memoria ‚Üí DAC (c√≠clico con linked list)
    GPDMACfg.ChannelNum = 0;
    GPDMACfg.SrcMemAddr = (uint32_t)dac_sine_lut;
    GPDMACfg.DstMemAddr = 0;  // DAC (autom√°tico)
    GPDMACfg.TransferSize = NUM_SINE_SAMPLES;
    GPDMACfg.TransferWidth = 0;
    GPDMACfg.TransferType = GPDMA_TRANSFERTYPE_M2P;
    GPDMACfg.SrcConn = 0;
    GPDMACfg.DstConn = GPDMA_CONN_DAC;
    GPDMACfg.DMALLI = 0;  // Sin linked list (para ejemplo simple)

    GPDMA_Setup(&GPDMACfg);

    // Habilitar DMA
    NVIC_EnableIRQ(DMA_IRQn);
    GPDMA_ChannelCmd(0, ENABLE);

    // El DAC genera una se√±al senoidal de 60Hz continuamente
    while(1) {
        // Monitorear si hubo error
        if (Channel0_Err > 0) {
            // Error en DMA
            break;
        }
    }
}
```

**Explicaci√≥n:**
- Se crea una tabla lookup con 60 muestras de una senoidal
- El DAC est√° configurado en modo DMA con timeout
- Cada timeout, el DAC solicita un dato al DMA
- El DMA transfiere autom√°ticamente los valores de la tabla al DAC
- El resultado es una onda senoidal de 60Hz en el pin AOUT (P0.26)

---

### Ejemplo 5: Linked List para transferencias m√∫ltiples

Este ejemplo usa linked list para transferir dos buffers secuencialmente sin intervenci√≥n de CPU.

**Archivo fuente:** `library/examples/GPDMA/Link_list/link_list.c:206-246`

```c
#include "lpc17xx_gpdma.h"

#define DMA_SIZE  32

uint32_t buffer1[DMA_SIZE/2] = {0x01, 0x02, 0x03, /* ... */, 0x10};
uint32_t buffer2[DMA_SIZE/2] = {0x11, 0x12, 0x13, /* ... */, 0x20};
uint32_t destination[DMA_SIZE];

volatile uint32_t Channel0_TC = 0;
volatile uint32_t Channel0_Err = 0;

void DMA_IRQHandler(void)
{
    if (GPDMA_IntGetStatus(GPDMA_STAT_INT, 0)) {
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTTC, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTTC, 0);
            Channel0_TC++;
        }
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTERR, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTERR, 0);
            Channel0_Err++;
        }
    }
}

int main(void)
{
    GPDMA_Channel_CFG_Type GPDMACfg;
    GPDMA_LLI_Type DMA_LLI_Struct[2];

    // Inicializar GPDMA
    GPDMA_Init();

    // Configurar primer Linked List Item: buffer1 ‚Üí destination[0..15]
    DMA_LLI_Struct[0].SrcAddr = (uint32_t)&buffer1;
    DMA_LLI_Struct[0].DstAddr = (uint32_t)&destination;
    DMA_LLI_Struct[0].NextLLI = (uint32_t)&DMA_LLI_Struct[1];  // Apuntar al siguiente
    DMA_LLI_Struct[0].Control = (DMA_SIZE/2)     // 16 words
                              | (2<<18)          // Source width = 32 bits (WORD)
                              | (2<<21)          // Dest width = 32 bits (WORD)
                              | (1<<26)          // Source increment
                              | (1<<27);         // Dest increment

    // Configurar segundo Linked List Item: buffer2 ‚Üí destination[16..31]
    DMA_LLI_Struct[1].SrcAddr = (uint32_t)&buffer2;
    DMA_LLI_Struct[1].DstAddr = ((uint32_t)&destination) + (DMA_SIZE/2)*4;  // Offset
    DMA_LLI_Struct[1].NextLLI = 0;               // Fin de lista
    DMA_LLI_Struct[1].Control = (DMA_SIZE/2)
                              | (2<<18)
                              | (2<<21)
                              | (1<<26)
                              | (1<<27);

    // Configurar canal 0 con linked list
    GPDMACfg.ChannelNum = 0;
    GPDMACfg.SrcMemAddr = (uint32_t)buffer1;     // Primera fuente
    GPDMACfg.DstMemAddr = (uint32_t)destination;  // Primer destino
    GPDMACfg.TransferSize = DMA_SIZE;
    GPDMACfg.TransferWidth = GPDMA_WIDTH_WORD;
    GPDMACfg.TransferType = GPDMA_TRANSFERTYPE_M2M;
    GPDMACfg.SrcConn = 0;
    GPDMACfg.DstConn = 0;
    GPDMACfg.DMALLI = (uint32_t)&DMA_LLI_Struct[0];  // Apuntar al primer LLI

    GPDMA_Setup(&GPDMACfg);

    // Configurar interrupci√≥n
    NVIC_DisableIRQ(DMA_IRQn);
    NVIC_SetPriority(DMA_IRQn, ((0x01<<3)|0x01));
    NVIC_EnableIRQ(DMA_IRQn);

    // Resetear flags
    Channel0_TC = 0;
    Channel0_Err = 0;

    // Habilitar canal
    GPDMA_ChannelCmd(0, ENABLE);

    // Esperar que AMBAS transferencias terminen
    while ((Channel0_TC == 0) && (Channel0_Err == 0));

    // Verificar resultados
    // destination[0..15] debe contener buffer1
    // destination[16..31] debe contener buffer2

    while(1);
}
```

**Explicaci√≥n del flujo:**
1. Se configuran 2 Linked List Items en un array
2. LLI[0] apunta a LLI[1] mediante `NextLLI`
3. LLI[1] tiene `NextLLI = 0` (fin de lista)
4. El canal se configura apuntando a LLI[0] mediante `DMALLI`
5. Al habilitar el canal:
   - DMA transfiere buffer1 ‚Üí destination[0..15]
   - **Autom√°ticamente** carga LLI[1] y contin√∫a
   - DMA transfiere buffer2 ‚Üí destination[16..31]
   - Genera interrupci√≥n TC al finalizar TODO

**Ventaja:** Las dos transferencias ocurren **sin intervenci√≥n de CPU**.

---

## 12. Errores comunes

### Error 1: Olvidar habilitar el modo DMA en perif√©ricos

**S√≠ntoma:** El DMA no se activa o no transfiere datos.

**Causa:** Algunos perif√©ricos requieren habilitar expl√≠citamente el modo DMA en su configuraci√≥n.

**Soluci√≥n:**

Para **UART:**
```c
UART_FIFO_CFG_Type UARTFIFOConfigStruct;
UART_FIFOConfigStructInit(&UARTFIFOConfigStruct);
UARTFIFOConfigStruct.FIFO_DMAMode = ENABLE;  // ¬°Cr√≠tico!
UART_FIFOConfig(LPC_UART0, &UARTFIFOConfigStruct);
```

Para **DAC:**
```c
DAC_CONVERTER_CFG_Type DAC_ConverterConfigStruct;
DAC_ConverterConfigStruct.DMA_ENA = SET;  // Habilitar DMA
DAC_ConverterConfigStruct.CNT_ENA = SET;  // Habilitar timeout counter
DAC_ConfigDAConverterControl(LPC_DAC, &DAC_ConverterConfigStruct);
```

---

### Error 2: Canal ya habilitado al llamar GPDMA_Setup()

**S√≠ntoma:** `GPDMA_Setup()` retorna `ERROR`.

**Causa:** El canal DMA ya est√° habilitado de una operaci√≥n anterior.

**Soluci√≥n:** Deshabilitar el canal antes de reconfigurar:

```c
// Deshabilitar canal primero
GPDMA_ChannelCmd(0, DISABLE);

// Esperar a que se deshabilite completamente
while (GPDMA_IntGetStatus(GPDMA_STAT_ENABLED_CH, 0) == SET);

// Ahora reconfigurar
if (GPDMA_Setup(&GPDMACfg) == ERROR) {
    // Todav√≠a hay error
}
```

---

### Error 3: No limpiar interrupciones en el handler

**S√≠ntoma:** El handler de interrupci√≥n se ejecuta continuamente.

**Causa:** No se limpiaron las banderas de interrupci√≥n.

**Soluci√≥n:** Siempre limpiar las interrupciones:

```c
void DMA_IRQHandler(void)
{
    if (GPDMA_IntGetStatus(GPDMA_STAT_INT, 0)) {
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTTC, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTTC, 0);  // ¬°Limpiar!
            // ... procesar
        }
        if (GPDMA_IntGetStatus(GPDMA_STAT_INTERR, 0)) {
            GPDMA_ClearIntPending(GPDMA_STATCLR_INTERR, 0);  // ¬°Limpiar!
            // ... procesar error
        }
    }
}
```

---

### Error 4: TransferSize excede 4095

**S√≠ntoma:** Solo se transfieren 4095 elementos o menos de lo esperado.

**Causa:** El campo `TransferSize` es de 12 bits, m√°ximo 4095 (0xFFF).

**Soluci√≥n:** Para transferencias grandes, usar linked lists:

```c
#define BUFFER_SIZE  10000

// Dividir en bloques de 4095
GPDMA_LLI_Type LLI[3];  // Necesitamos 3 bloques (4095 + 4095 + 1810)

LLI[0].Control = 4095 | ...;
LLI[0].NextLLI = (uint32_t)&LLI[1];

LLI[1].Control = 4095 | ...;
LLI[1].NextLLI = (uint32_t)&LLI[2];

LLI[2].Control = 1810 | ...;  // Resto
LLI[2].NextLLI = 0;
```

---

### Error 5: Alineaci√≥n incorrecta de buffers

**S√≠ntoma:** Error de DMA o transferencias incorrectas.

**Causa:** Los buffers no est√°n alineados correctamente para transferencias WORD o HALFWORD.

**Soluci√≥n:** Asegurar alineaci√≥n correcta:

```c
// Para transferencias WORD (32 bits), alinear a 4 bytes
uint32_t buffer[100] __attribute__((aligned(4)));

// O usar tipos nativos que ya est√°n alineados
uint32_t buffer[100];  // Autom√°ticamente alineado a 4 bytes
```

---

### Error 6: Olvidar incrementar direcciones

**S√≠ntoma:** El DMA transfiere siempre el mismo dato.

**Causa:** En transferencias M2M, los bits de incremento de direcci√≥n no est√°n configurados.

**Explicaci√≥n:** En transferencias M2M configuradas con `GPDMA_Setup()`, el driver autom√°ticamente configura los bits SI (Source Increment) y DI (Destination Increment) (l√≠neas 267-268 en lpc17xx_gpdma.c). Sin embargo, si est√°s configurando **Linked Lists manualmente**, debes incluir estos bits:

```c
// En Control word de Linked List:
DMA_LLI.Control = (size)
                | (2<<18)    // Source width
                | (2<<21)    // Dest width
                | (1<<26)    // SI: Source Increment ¬°IMPORTANTE!
                | (1<<27);   // DI: Dest Increment ¬°IMPORTANTE!
```

---

### Error 7: Perif√©rico no configurado correctamente

**S√≠ntoma:** El DMA no inicia la transferencia o se detiene inmediatamente.

**Causa:** El perif√©rico fuente/destino no est√° configurado o inicializado.

**Soluci√≥n:** Configurar el perif√©rico **antes** de habilitar el DMA:

Para **ADC:**
```c
// Primero configurar ADC
ADC_Init(LPC_ADC, 200000);
ADC_ChannelCmd(LPC_ADC, ADC_CHANNEL_2, ENABLE);
ADC_IntConfig(LPC_ADC, ADC_ADINTEN2, SET);  // Habilitar interrupci√≥n del canal

// LUEGO configurar DMA
GPDMA_Setup(&GPDMACfg);
GPDMA_ChannelCmd(0, ENABLE);

// FINALMENTE iniciar conversi√≥n
ADC_StartCmd(LPC_ADC, ADC_START_NOW);
```

Para **UART:**
```c
// Primero configurar UART y habilitar FIFO DMA
UART_Init(LPC_UART0, &UARTConfigStruct);
UARTFIFOConfigStruct.FIFO_DMAMode = ENABLE;
UART_FIFOConfig(LPC_UART0, &UARTFIFOConfigStruct);
UART_TxCmd(LPC_UART0, ENABLE);

// LUEGO configurar y habilitar DMA
GPDMA_Setup(&GPDMACfg);
GPDMA_ChannelCmd(0, ENABLE);
```

---

### Error 8: Valores incorrectos en NextLLI de Linked Lists

**S√≠ntoma:** Transferencia se detiene despu√©s del primer bloque o comportamiento err√°tico.

**Causa:** El campo `NextLLI` debe estar **alineado a 4 bytes** y apuntar a una estructura v√°lida.

**Soluci√≥n:**

```c
// ‚ùå INCORRECTO: Direcci√≥n no alineada o inv√°lida
DMA_LLI_Struct[0].NextLLI = 0x12345678;  // Direcci√≥n arbitraria

// ‚úÖ CORRECTO: Apuntar a otra estructura LLI v√°lida
DMA_LLI_Struct[0].NextLLI = (uint32_t)&DMA_LLI_Struct[1];

// ‚úÖ CORRECTO: √öltimo item debe tener NextLLI = 0
DMA_LLI_Struct[1].NextLLI = 0;
```

**‚ö†Ô∏è IMPORTANTE:** Las direcciones de los LLI deben ser accesibles durante toda la transferencia (no pueden estar en stack de una funci√≥n que retorna).

---

### Error 9: No verificar Terminal Count antes de acceder a datos

**S√≠ntoma:** Los datos procesados est√°n incompletos o son incorrectos.

**Causa:** Se accede al buffer de destino antes de que el DMA termine la transferencia.

**Soluci√≥n:** Siempre esperar Terminal Count:

```c
// Opci√≥n 1: Polling
while (Channel0_TC == 0);

// Opci√≥n 2: Por interrupci√≥n
volatile uint8_t dma_complete = 0;

void DMA_IRQHandler(void) {
    if (GPDMA_IntGetStatus(GPDMA_STAT_INTTC, 0)) {
        GPDMA_ClearIntPending(GPDMA_STATCLR_INTTC, 0);
        dma_complete = 1;  // Marcar como completo
    }
}

// En main:
while (!dma_complete);  // Esperar
// Ahora es seguro acceder a los datos
```

---

### Error 10: Usar mismo canal para m√∫ltiples perif√©ricos simult√°neamente

**S√≠ntoma:** Solo una transferencia funciona o comportamiento err√°tico.

**Causa:** Un canal DMA solo puede manejar una transferencia a la vez.

**Soluci√≥n:** Usar canales diferentes para transferencias simult√°neas:

```c
// ‚ùå INCORRECTO: Mismo canal para UART Tx y UART Rx
GPDMACfg.ChannelNum = 0;
GPDMACfg.DstConn = GPDMA_CONN_UART0_Tx;
GPDMA_Setup(&GPDMACfg);
GPDMA_ChannelCmd(0, ENABLE);

GPDMACfg.ChannelNum = 0;  // ¬°Mismo canal!
GPDMACfg.SrcConn = GPDMA_CONN_UART0_Rx;
GPDMA_Setup(&GPDMACfg);  // ERROR: canal ya habilitado
GPDMA_ChannelCmd(0, ENABLE);

// ‚úÖ CORRECTO: Canales diferentes
// Canal 0 para UART Tx
GPDMACfg.ChannelNum = 0;
GPDMACfg.DstConn = GPDMA_CONN_UART0_Tx;
GPDMA_Setup(&GPDMACfg);
GPDMA_ChannelCmd(0, ENABLE);

// Canal 1 para UART Rx
GPDMACfg.ChannelNum = 1;
GPDMACfg.SrcConn = GPDMA_CONN_UART0_Rx;
GPDMA_Setup(&GPDMACfg);
GPDMA_ChannelCmd(1, ENABLE);
```

---

## 13. Referencias

### Documentos oficiales
- **UM10360:** LPC176x/5x User Manual (Cap√≠tulo 31: GPDMA)
- **CMSIS:** Cortex Microcontroller Software Interface Standard

### Archivos del driver
- `library/CMSISv2p00_LPC17xx/Drivers/inc/lpc17xx_gpdma.h` - Definiciones y prototipos
- `library/CMSISv2p00_LPC17xx/Drivers/src/lpc17xx_gpdma.c` - Implementaci√≥n del driver

### Ejemplos verificados
- `library/examples/GPDMA/Ram_2_Ram_Test/gpdma_r2r_test.c` - Memory to Memory
- `library/examples/GPDMA/Link_list/link_list.c` - Linked Lists
- `library/examples/UART/DMA/uart_dma_test.c` - UART con DMA
- `library/examples/ADC/DMA/adc_dma_test.c` - ADC con DMA
- `library/examples/DAC/DMA/dac_dma.c` - DAC con DMA

### Tutoriales relacionados
- `04_TIMER.md` - Para uso de TIMER Match con DMA
- `06_UART.md` - Para configuraci√≥n de UART
- `07_ADC_DAC.md` - Para configuraci√≥n de ADC y DAC

---

**Fin del tutorial de GPDMA para LPC1769**
