5.2.6.9系统时钟设计
系统中存在多个时钟，而门控时钟会给时序约束带来不必要的麻烦，所以在FPGA 中不建议使用门控时钟。在本项目中，统一使用由FPGA时钟树提供的时钟，它能保证 到各个寄存器的时钟的延退不会相差太大。
本系统中需要3个时钟，第一个是对基带数据的4倍采样时钟50M,第二个为FFT 处理时钟200M,第三个为数据输出时钟12.5Mo这三个时钟都由PLL提供，PLL的输 入时钟为10Mo
