3) Porque o processador MIPS se caracteriza como uma arquitetura LOAD/STORE? Quais as
vantagens e desvantagens desta arquitetura?

é do tipo load/store por que trabalha (na maior parte do tempo) com a memoria e apenas carrega/escreve dados nos registradores já que, os registradores levam menos tempo para serem acessados e possuem maior vazao do que a memoria.

vantagens:
ganho de desempenho em relaçao a arquiteturas baseadas em acumuladores.

dsevantagens:

4) Dar o conjunto mínimo de instruções do MIPS monociclo, para realizar as operações,
observando-se que não exista a instrução de subtração imediata (subi):

a) a = a -1
	addi $t2, $zero, 1
	sub $1, $1, t2

b) a = 0
	sw $s1 $zero

c) A[10] = 0, com inicio do vetor A em $4.
	sw 10($s4), $zero

d) se a < b salta para L1
	slt $t0, $s1, $s2
	bnq $t0, $zero, L1

e) se a > 0 salta para L1
	slt $t0, $s1, $zero
	bnq $t0, $zero, L1

f) a = b + 100;
	addi $s1, $s2, 100

5) O Opcode representa uma instrução aritmética. Qual a operação aritmética, e quais os
registradores envolvidos, se a situação é apresentada pelo padrão de bits:

0000 0000 0000 0000 0000 0000 0010 0000

Add $zero $zero $zero


6) Descreva como a instrução set-on-less-than faz a comparação dos registradores e calcula o
resultado na ULA.




7) Quais os sinais de controle no MIPS monociclo que são habilitados para uma instrução do tipo R.

RegDst, RegWrite e Aluop1

8) Quais são os modos de endereçamento no MIPS monociclo e como se é o formato de cada uma
das suas instruções (R, I e J ).
Tipo R
op(6)	rs(5)	rt(5)	rd(5)	shamt(5)	func(6)

Tipo I
op(6)	rs(5)	rt(5)	off set(16)

Tipo J
op(6)	adress(26)


9) Qual a diferença entre desvio condicional e incondicional no MIPS monociclo? E apresente um
exemplo de cada.

condicional: só executa o desvio se a condiçao for satisfeita.
if ( i == j ) go to L1;

incondicional : executa desvio sem necessidade de condição.
jump go to L1.

10) Traduza a partir do código em C para o assembly do MIPS:

a) If (i == j) h = i + j;
	bne $s0, $s1, label
	addi $s2, $s0, $s1
	label ... 

b) While (a > b) a = a * b;

c) If (a < b) a = 1
else
a = 0
	
	slt $t0, $s0, %s1
	bne $t0, $zero, label
	sw $s0, 1
	label : sw $s0, $zero

d) x = y ^ 2
	mult $t0, $s1, $s1
	sw $s0, $t0


11) Qual das entradas é ativada pelo sinal de controle MemtoReg em uma instrução LW no MIPS
monociclo.

entrada do mux que seleciona qual valor será escrito no banco de registradores.


12) Quais são os componentes utilizados em uma instrução do tipo R do MIPS monociclo.

um banco de registradores e a ula.




op code
35 lw
43 sw
8 addi
0 sll



func
32 add
34 sub
36 and
37 or
39 nor
0  sll
2  srl
42 slt
8  jr
