# Föreläsningar

Material från föreläsningar:
* [L01](./L01/README.md): Logiska grindnät (del I).
* [L02](./L02/README.md): Logiska grindnät (del II).
* [L03](./L03/README.md): Logiska grindnät (del III).
* [L04](./L04/README.md): Övningslabb (del I).
* [L05](./L05/README.md): Övningslabb (del II).
* [L06](./L06/README.md): **P01** - Praktisk labb med 74-seriegrindar.
* [L07](./L07/README.md): Introduktion till VHDL, installation av programvaror.
* [L08](./L08/README.md): Syntes samt simulering av grindnät i VHDL (del I).
* [L09](./L09/README.md): Syntes samt simulering av grindnät i VHDL (del II).
* [L10](./L10/README.md): **P02** - Praktisk labb med kombinatorisk logik i VHDL.
* [L11](./L11/README.md): Konstruktion av komparatorer.
* [L12](./L12/README.md): Konstruktion av multiplexers.
* [L13](./L13/README.md): Konstruktion av AD-omvandlare med prioritetsavkodare.
* [L14](./L14/README.md): **D01** - VHDL teori (del I).
* [L15](./L15/README.md): Delkomponenter i VHDL, 7-segmentsdisplayer (del I).
* [L16](./L16/README.md): Delkomponenter i VHDL, 7-segmentsdisplayer (del II).
* [L17](./L17/README.md): D-latchen och D-vippan.
* [L18](./L18/README.md): Synkrona processers mall.
* [L19](./L19/README.md): Flankdetektering med D-vippor (del I).
* [L20](./L20/README.md): Flankdetektering med D-vippor (del II).
* [L21](./L21/README.md): Förebyggande av metastabilitet med vippor.
