{"hands_on_practices": [{"introduction": "掌握同步计数器的设计是数字逻辑学习的核心。本练习将引导你完成一个完整的、系统化的设计流程，从定义一个特定的计数序列（模5减法计数）开始，到最终推导出驱动T型触发器的组合逻辑。通过这个过程，你将实践状态转换表、触发器激励表以及卡诺图化简等基本技能，这些都是序时逻辑电路设计的基石。", "problem": "一个工业过程的控制系统需要一个专门的同步计数器。该计数器必须是一个MOD-5减法计数器，按十进制序列 4、3、2、1、0 循环计数，然后重复。计数器的状态由三位表示：$Q_C$、$Q_B$ 和 $Q_A$，其中 $Q_C$ 是最高有效位（MSB），$Q_A$ 是最低有效位（LSB）。计数器状态的十进制值可以表示为 $4Q_C + 2Q_B + Q_A$。\n\n该计数器将使用T型触发器来实现。这些触发器的输入分别表示为 $T_C$、$T_B$ 和 $T_A$。对应于十进制值 5、6 和 7 的二进制状态在计数序列中未使用，应被视为“无关”项以简化逻辑。\n\n下列哪组简化布尔表达式正确描述了T型触发器所需的输入？\n\n\nA.\n$T_C = Q_C \\bar{Q_B} + Q_B Q_A$\n$T_B = \\bar{Q_C}Q_A$\n$T_A = \\bar{Q_C} + Q_B + Q_A$\n\nB.\n$T_C = \\bar{Q_B}\\bar{Q_A}$\n$T_B = Q_C$\n$T_A = Q_C + Q_B\\bar{Q_A}$\n\nC.\n$T_C = Q_C + Q_A$\n$T_B = \\bar{Q_C} + Q_B$\n$T_A = \\bar{Q_A}$\n\nD.\n$T_C = \\bar{Q_B}\\bar{Q_A}$\n$T_B = Q_C + Q_B\\bar{Q_A}$\n$T_A = Q_C + Q_B + Q_A$", "solution": "为了使用T型触发器设计MOD-5同步减法计数器，我们遵循一个标准流程，包括创建状态转换表、然后是激励表，最后使用卡诺图（K-maps）来推导触发器输入的简化布尔表达式。\n\n**步骤1：状态转换表**\n计数器需要表示从0到4的十进制值，这至少需要3位。设计数器的状态由 $(Q_C, Q_B, Q_A)$ 表示。计数序列为 4 → 3 → 2 → 1 → 0 → 4。我们可以构建状态转换表，显示当前状态 $(Q_C(t), Q_B(t), Q_A(t))$ 和对应的下一状态 $(Q_C(t+1), Q_B(t+1), Q_A(t+1))$。十进制5、6和7的状态是未使用的，因此它们的下一状态是“无关项”（X）。\n\n| 十进制（当前） | 当前状态 ($Q_C Q_B Q_A$) | 下一状态 ($Q_C(t+1) Q_B(t+1) Q_A(t+1)$) | 十进制（下一） |\n| :---: | :---: | :---: | :---: |\n| 4 | 1 0 0 | 0 1 1 | 3 |\n| 3 | 0 1 1 | 0 1 0 | 2 |\n| 2 | 0 1 0 | 0 0 1 | 1 |\n| 1 | 0 0 1 | 0 0 0 | 0 |\n| 0 | 0 0 0 | 1 0 0 | 4 |\n| 5 | 1 0 1 | X X X | X |\n| 6 | 1 1 0 | X X X | X |\n| 7 | 1 1 1 | X X X | X |\n\n**步骤2：T型触发器激励表**\nT型触发器的特征方程为 $Q(t+1) = Q(t) \\oplus T$。由此，我们推导出给定状态转换所需的激励输入 $T$：$T = Q(t) \\oplus Q(t+1)$。这意味着如果状态翻转（$0 \\to 1$ 或 $1 \\to 0$），则 $T=1$；如果状态保持（$0 \\to 0$ 或 $1 \\to 1$），则 $T=0$。\n\n我们将此应用于我们的状态转换，以找到所需的输入 $T_C$、$T_B$ 和 $T_A$。\n\n| $Q_C Q_B Q_A$ | $Q_C(t+1) Q_B(t+1) Q_A(t+1)$ | $T_C$ | $T_B$ | $T_A$ |\n| :---: | :---: | :---: | :---: | :---: |\n| 0 0 0 | 1 0 0 | 1 | 0 | 0 |\n| 0 0 1 | 0 0 0 | 0 | 0 | 1 |\n| 0 1 0 | 0 0 1 | 0 | 1 | 1 |\n| 0 1 1 | 0 1 0 | 0 | 0 | 1 |\n| 1 0 0 | 0 1 1 | 1 | 1 | 1 |\n| 1 0 1 | X X X | X | X | X |\n| 1 1 0 | X X X | X | X | X |\n| 1 1 1 | X X X | X | X | X |\n\n**步骤3：卡诺图简化**\n现在我们为 $T_C$、$T_B$ 和 $T_A$ 创建关于 $Q_C$、$Q_B$ 和 $Q_A$ 的卡诺图。\n\n**对于 $T_C$：**\n$T_C=1$ 的最小项是 $m_0$ (000) 和 $m_4$ (100)。“无关”最小项是 $d(5, 6, 7)$。\n$T_C(Q_C, Q_B, Q_A) = \\sum m(0, 4) + d(5, 6, 7)$\n\n$T_C$ 的卡诺图：\n```\n      Q_B Q_A\n       00  01  11  10\nQ_C 0 | 1 | 0 | 0 | 0 |\n    1 | 1 | X | X | X |\n```\n我们可以用一个包含两个单元的圈来覆盖 $m_0$ 和 $m_4$ 处的两个 '1'，它们在第一列中是相邻的。这个圈对应于 $Q_B=0$ 且 $Q_A=0$ 的项。\n这给出了简化表达式：$T_C = \\bar{Q_B}\\bar{Q_A}$。\n\n**对于 $T_B$：**\n$T_B=1$ 的最小项是 $m_2$ (010) 和 $m_4$ (100)。“无关”最小项是 $d(5, 6, 7)$。\n$T_B(Q_C, Q_B, Q_A) = \\sum m(2, 4) + d(5, 6, 7)$\n\n$T_B$ 的卡诺图：\n```\n      Q_B Q_A\n       00  01  11  10\nQ_C 0 | 0 | 0 | 0 | 1 |\n    1 | 1 | X | X | X |\n```\n为了覆盖 $m_2$ (010) 处的 '1'，我们可以将其与 $m_6$ (110) 处的无关项组合。这产生了项 $Q_B\\bar{Q_A}$。这是一个本质主蕴含项，因为没有其他圈能覆盖 $m_2$。\n为了覆盖 $m_4$ (100) 处的 '1'，我们可以将其与 $m_5, m_6, m_7$ 处的无关项组成一个四单元的圈。这个圈覆盖了整个底行，产生了项 $Q_C$。这也是一个本质主蕴含项，因为没有其他圈能覆盖 $m_4$。\n组合本质主蕴含项，得到最小积之和表达式：$T_B = Q_C + Q_B\\bar{Q_A}$。\n\n**对于 $T_A$：**\n$T_A=1$ 的最小项是 $m_1, m_2, m_3, m_4$。“无关”最小项是 $d(5, 6, 7)$。\n$T_A(Q_C, Q_B, Q_A) = \\sum m(1, 2, 3, 4) + d(5, 6, 7)$\n\n$T_A$ 的卡诺图：\n```\n      Q_B Q_A\n       00  01  11  10\nQ_C 0 | 0 | 1 | 1 | 1 |\n    1 | 1 | X | X | X |\n```\n这张图在除 $m_0$ (000)（其值为'0'）之外的每个单元格中都有一个 '1' 或 'X'。更简单的方法是找到 '0' 的表达式（和之积），然后将其反转。唯一的 '0' 在 $m_0 = \\bar{Q_C}\\bar{Q_B}\\bar{Q_A}$。这代表函数 $\\bar{T_A}$。\n所以，$\\bar{T_A} = \\bar{Q_C}\\bar{Q_B}\\bar{Q_A}$。\n使用 De Morgan 定理求 $T_A$：\n$T_A = \\overline{\\bar{Q_C}\\bar{Q_B}\\bar{Q_A}} = \\overline{\\bar{Q_C}} + \\overline{\\bar{Q_B}} + \\overline{\\bar{Q_A}} = Q_C + Q_B + Q_A$。\n\n**步骤4：结论**\n推导出的简化布尔表达式为：\n$T_C = \\bar{Q_B}\\bar{Q_A}$\n$T_B = Q_C + Q_B\\bar{Q_A}$\n$T_A = Q_C + Q_B + Q_A$\n\n将这些结果与给定的选项进行比较，我们发现它们与选项D匹配。", "answer": "$$\\boxed{D}$$", "id": "1965648"}, {"introduction": "在真实的工程实践中，设计不仅要满足功能要求，还要考虑成本和效率。这个练习将挑战你跳出标准计数模式的框架，为一个非线性的特殊序列设计一个同步计数器。更重要的是，你需要在严格的硬件限制下（仅使用一个额外的逻辑门）完成任务，这将锻炼你的逻辑简化能力和对可用资源的巧妙运用。[@problem_id:1928948]", "problem": "一位数字系统工程师的任务是设计一个专用同步计数器。该计数器必须使用两个D型触发器循环通过一个特定的2位序列。计数器的状态由触发器输出 $(Q_1, Q_0)$ 表示，其中 $Q_1$ 是最高有效位。所需的状态序列为：\n$00 \\rightarrow 10 \\rightarrow 01 \\rightarrow 11 \\rightarrow 00 \\dots$\n\n该设计受到可用硬件的限制：组合逻辑部分只能使用两个D型触发器和一个2输入逻辑门。你可以选择任何标准的2输入门（AND, OR, NAND, NOR, XOR, XNOR）。假设每个D型触发器都提供同相输出 ($Q$) 和反相输出 ($\\overline{Q}$)，它们都可用于连接。触发器的输入表示为 $D_1$ 和 $D_0$。\n\n以下哪个选项正确地指明了能够产生所需序列的单个2输入门的类型以及触发器输入 $D_1$ 和 $D_0$ 的逻辑方程？\n\nA. 门类型：XOR；输入方程：$D_1 = \\overline{Q_1}$, $D_0 = Q_1 \\oplus Q_0$\nB. 门类型：AND；输入方程：$D_1 = \\overline{Q_1}$, $D_0 = Q_1 \\cdot Q_0$\nC. 门类型：XNOR；输入方程：$D_1 = Q_0$, $D_0 = Q_1 \\odot \\overline{Q_0}$\nD. 门类型：XOR；输入方程：$D_1 = Q_0$, $D_0 = \\overline{Q_1}$\nE. 门类型：OR；输入方程：$D_1 = \\overline{Q_0}$, $D_0 = Q_1 + Q_0$", "solution": "对于边沿触发的D型触发器，下一个状态等于有效时钟边沿处的D输入值，因此\n$$Q_1^{+}=D_1,\\quad Q_0^{+}=D_0.$$\n从所需序列\n$$(Q_1,Q_0):\\ 00\\rightarrow 10\\rightarrow 01\\rightarrow 11\\rightarrow 00,$$\n下一状态的映射为\n$$(00)\\rightarrow (10)\\ \\Rightarrow\\ D_1=1,\\ D_0=0,$$\n$$(10)\\rightarrow (01)\\ \\Rightarrow\\ D_1=0,\\ D_0=1,$$\n$$(01)\\rightarrow (11)\\ \\Rightarrow\\ D_1=1,\\ D_0=1,$$\n$$(11)\\rightarrow (00)\\ \\Rightarrow\\ D_1=0,\\ D_0=0.$$\n从这四种情况中：\n- 对于 $D_1$，当 $Q_1=0$ 时，有 $D_1=1$；当 $Q_1=1$ 时，有 $D_1=0$。这与 $Q_0$ 的值无关。因此\n$$D_1=\\overline{Q_1}.$$\n- 对于 $D_0$，其值仅在 $Q_1$ 和 $Q_0$ 不同时为1，即当 $(Q_1,Q_0)=(10)$ 或 $(01)$ 时。因此\n$$D_0=Q_1\\oplus Q_0.$$\n这个实现使用一个2输入XOR门来生成 $D_0$，而 $D_1$ 直接从触发器的反相输出 $\\overline{Q_1}$ 获得，满足硬件限制条件。这与选项A相符。", "answer": "$$\\boxed{A}$$", "id": "1928948"}, {"introduction": "一个电路的设计完成并非终点，理解其在故障条件下的行为对于构建可靠的系统至关重要。本练习将你的视角从设计转向分析。通过模拟一个常见的硬件故障——“卡死于1”故障，你将学会如何追踪一个受损电路的逻辑，并预测其非预期的行为。[@problem_id:1965692] 这对于任何数字系统的调试和测试都是一项至关重要的技能。", "problem": "一个 3 位同步二进制加法计数器使用三个 T 型触发器设计。计数器的状态由二进制数 $Q_2Q_1Q_0$ 表示，其中 $Q_2$ 是最高有效位 (MSB)，$Q_0$ 是最低有效位 (LSB)。在其预定操作中，触发器的输入设计如下：LSB 触发器的输入为 $T_0=1$；第二个触发器的输入为 $T_1=Q_0$；MSB 触发器的输入为 $T_2=Q_1 \\cdot Q_0$。所有触发器都由相同的时钟信号触发。\n\n一个制造缺陷导致 LSB 触发器的输出 $Q_0$ 永久性地固定为 1。假设计数器被初始化，使得所有触发器的输出都应为零，但故障从一开始就存在，迫使 $Q_0$ 在第一个时钟脉冲到达之前就为 1。以下哪个序列表示计数器状态 ($Q_2Q_1Q_0$) 在后续时钟脉冲下的十进制等效值？\n\nA. $0 \\rightarrow 1 \\rightarrow 2 \\rightarrow 3 \\rightarrow 4 \\rightarrow 5 \\rightarrow 6 \\rightarrow 7 \\rightarrow 0 \\dots$\nB. $1 \\rightarrow 2 \\rightarrow 4 \\rightarrow 6 \\rightarrow 1 \\dots$\nC. $1 \\rightarrow 3 \\rightarrow 5 \\rightarrow 7 \\rightarrow 1 \\dots$\nD. $1 \\rightarrow 3 \\rightarrow 1 \\rightarrow 3 \\rightarrow 1 \\dots$\nE. $0 \\rightarrow 2 \\rightarrow 4 \\rightarrow 6 \\rightarrow 0 \\dots$", "solution": "对于 T 型触发器，其特征方程为\n$$Q^{+} = Q \\oplus T,$$\n因此，如果 $T=1$ 则触发器翻转，如果 $T=0$ 则保持不变。\n\n给定同步 3 位计数器的输入为 $T_{0}=1$，$T_{1}=Q_{0}$，$T_{2}=Q_{1}\\cdot Q_{0}$，并且 $Q_{0}$ 上存在固定为 1 的故障，我们有\n$$Q_{0}=1 \\text{ at all times} \\;\\Rightarrow\\; Q_{0}^{+}=1.$$\n因此，有效的 T 输入变为\n$$T_{1}=Q_{0}=1,$$\n$$T_{2}=Q_{1}\\cdot Q_{0}=Q_{1}.$$\n因此，次态方程为\n$$Q_{1}^{+} = Q_{1} \\oplus T_{1} = Q_{1} \\oplus 1 = \\overline{Q_{1}},$$\n$$Q_{2}^{+} = Q_{2} \\oplus T_{2} = Q_{2} \\oplus Q_{1}.$$\n\n故障下的初始条件为 $Q_{2}Q_{1}Q_{0} = 0\\,0\\,1$ (十进制 $1$）。同步演进状态：\n- 从 $(Q_{2},Q_{1},Q_{0})=(0,0,1)$ 开始：\n$$Q_{1}^{+}=\\overline{0}=1,\\quad Q_{2}^{+}=0\\oplus 0=0,\\quad Q_{0}^{+}=1,$$\n所以下一个状态是 $(0,1,1)$ (十进制 $3$）。\n- 从 $(0,1,1)$ 开始：\n$$Q_{1}^{+}=\\overline{1}=0,\\quad Q_{2}^{+}=0\\oplus 1=1,\\quad Q_{0}^{+}=1,$$\n所以下一个状态是 $(1,0,1)$ (十进制 $5$）。\n- 从 $(1,0,1)$ 开始：\n$$Q_{1}^{+}=\\overline{0}=1,\\quad Q_{2}^{+}=1\\oplus 0=1,\\quad Q_{0}^{+}=1,$$\n所以下一个状态是 $(1,1,1)$ (十进制 $7$）。\n- 从 $(1,1,1)$ 开始：\n$$Q_{1}^{+}=\\overline{1}=0,\\quad Q_{2}^{+}=1\\oplus 1=0,\\quad Q_{0}^{+}=1,$$\n所以下一个状态是 $(0,0,1)$ (十进制 $1$)，回到起始状态。\n\n因此，序列为 $1 \\rightarrow 3 \\rightarrow 5 \\rightarrow 7 \\rightarrow 1 \\dots$，对应于选项 C。", "answer": "$$\\boxed{C}$$", "id": "1965692"}]}