# üìã CHECKLIST ENTREGA FINAL - Proyecto 3
## Fecha: 29 de octubre de 2025

---

## ‚úÖ PRE-ENTREGA (Antes de ir al laboratorio)

### Archivos Verificados
- [x] `hardware.bin` generado (31 KB)
- [x] `hardware.json` generado (677 KB)
- [x] `hardware.pcf` configurado con pines Go Board
- [x] `config.json` listo para OpenLane
- [x] Todos los `.v` en la ra√≠z del proyecto
- [x] `im.dat` creado para simulaci√≥n
- [x] Testbench compilado y pasando

### Tests Ejecutados
- [x] `apio build` exitoso (22.78s)
- [x] Simulaci√≥n con `iverilog + vvp` exitosa
- [x] Todos los tests del testbench pasaron
- [x] Programa cuenta correctamente 15‚Üí0

### Documentaci√≥n
- [x] README.md actualizado
- [x] VALIDACION_PROGRAMA.md creado
- [x] GUIA_OPENLANE.md preparada
- [x] REPORTE_VALIDACION_FINAL.md listo
- [x] helper_nuevo.sh funcional

---

## üì± EN EL LABORATORIO

### 1. Preparaci√≥n Inicial
- [ ] Llevar laptop con proyecto
- [ ] Tener cable USB disponible
- [ ] Abrir terminal en carpeta del proyecto
- [ ] Activar entorno: `source apio-env/bin/activate`

### 2. Demo FPGA (4 puntos)
- [ ] Conectar FPGA Go Board
- [ ] Ejecutar: `apio upload`
- [ ] Verificar que flashea correctamente
- [ ] **Observar comportamiento:**
  - [ ] Display muestra 15 inicialmente
  - [ ] Cuenta regresiva visible: 15‚Üí14‚Üí13...‚Üí0
  - [ ] LEDs muestran binario (1111‚Üí1110‚Üí...‚Üí0000)
  - [ ] Al llegar a 0, se mantiene
  - [ ] Tiempo entre decrementos: ~0.67 segundos

### 3. Explicaci√≥n al Ayudante
**Preparar respuestas a:**

#### "¬øC√≥mo funciona?"
- [ ] Explicar: CPU ejecuta programa de 7 instrucciones
- [ ] Mencionar: Loop con CMP, JEQ, SUB, JMP
- [ ] Recalcar: NO hardcoded, ejecutado por el CPU

#### "¬øC√≥mo se implement√≥?"
- [ ] Mostrar `instruction_memory.v` (ROM hardcoded)
- [ ] Explicar diferencia SIMULATION vs s√≠ntesis
- [ ] Mencionar arquitectura Harvard de 8-bit

#### "¬øC√≥mo se visualiza?"
- [ ] LEDs: bits 0-3 de regA directamente
- [ ] Display: m√≥dulo `sevenseg` convierte a BCD
- [ ] Reloj: divisor de 25 MHz a ~1.5 Hz

---

## üè≠ DEMO OPENLANE (1 punto)

### Preparaci√≥n
- [ ] Tener `config.json` listo
- [ ] Conocer par√°metros clave del dise√±o
- [ ] Revisar `GUIA_OPENLANE.md`

### Par√°metros a Mostrar
**El ayudante puede pedir cualquiera:**

#### √Årea del Dise√±o
- [ ] Ubicaci√≥n: `runs/<run_name>/reports/final_summary_report.csv`
- [ ] Buscar: `chip_area_mm2` o `die_area_um2`

#### N√∫mero de Compuertas
- [ ] Ubicaci√≥n: `runs/<run_name>/reports/synthesis/1-synthesis.AREA_0.stat.rpt`
- [ ] Buscar: `Number of cells` o similar

#### Archivo GDS
- [ ] Ubicaci√≥n: `runs/<run_name>/results/final/gds/`
- [ ] Archivo: `<design_name>.gds`
- [ ] Visualizar con: KLayout o similar

#### Densidad de Potencia
- [ ] Ubicaci√≥n: `runs/<run_name>/reports/routing/`
- [ ] Archivo: Mapa de densidad de potencia (PNG/PDF)

#### Densidad de Compuertas
- [ ] Ubicaci√≥n: `runs/<run_name>/reports/placement/`
- [ ] Archivo: Mapa de densidad de celdas

### Comandos OpenLane
```bash
# En la VM Zero to ASIC:
cd /path/to/proyecto
docker run -it -v $(pwd):/project efabless/openlane:latest
flow.tcl -design /project
```

---

## üéØ PUNTOS DE LA R√öBRICA

### Entrega Final (5 puntos totales)

#### 1. OpenLane (1 punto)
- [x] C√≥digo preparado con `config.json`
- [ ] Capaz de mostrar par√°metros al ayudante:
  - [ ] √Årea
  - [ ] Compuertas
  - [ ] GDS
  - [ ] Densidad potencia
  - [ ] Densidad compuertas

#### 2. FPGA (4 puntos)
- [x] C√≥digo sintetiza con APIO
- [x] Programa cuenta 15‚Üí0
- [x] Implementado via CPU (no hardcoded)
- [ ] Display muestra decimal
- [ ] LEDs muestran binario
- [ ] Demo funcional al ayudante

---

## üìö DOCUMENTOS DE REFERENCIA R√ÅPIDA

### Durante la Demo
Tener abiertos:
1. `VALIDACION_PROGRAMA.md` - Respuestas t√©cnicas
2. `GUIA_OPENLANE.md` - Par√°metros OpenLane
3. `REPORTE_VALIDACION_FINAL.md` - Overview completo

### Comandos de Emergencia
```bash
# Si algo falla, recompilar:
source apio-env/bin/activate
apio clean
apio build
apio upload

# Ver helper:
./helper_nuevo.sh
```

---

## ‚ö†Ô∏è PROBLEMAS COMUNES Y SOLUCIONES

### FPGA no detectada
**S√≠ntomas:** `apio upload` da error "device not found"
**Soluci√≥n:**
1. Verificar cable USB conectado
2. `ls /dev/cu.*` para ver dispositivos
3. Reinstalar drivers FTDI si necesario

### Display no muestra nada
**Posibles causas:**
1. Segmentos invertidos (l√≥gica negativa)
2. Pin mapping incorrecto en `hardware.pcf`
**Verificar:** Consultar datasheet Go Board

### Contador muy r√°pido/lento
**Soluci√≥n:** Cambiar bit del divisor en `main.v`
```verilog
// Actual: div_clk[24] ‚âà 1.5 Hz
// M√°s lento: div_clk[23] ‚âà 3 Hz
// Muy lento: div_clk[25] ‚âà 0.75 Hz
```

### OpenLane falla
**Soluci√≥n:**
1. Verificar todos los m√≥dulos tienen `endmodule`
2. No usar `$display` en c√≥digo para s√≠ntesis
3. Verificar `config.json` sint√°cticamente correcto

---

## üéâ DESPU√âS DE LA DEMO

### Si todo sali√≥ bien
- [ ] Commit final con tag "entrega-final"
- [ ] Push a GitHub
- [ ] Backup de todos los archivos

### Si hubo problemas
- [ ] Documentar qu√© fall√≥
- [ ] Revisar logs de error
- [ ] Consultar con ayudante/profesor

---

## üìä AUTOEVALUACI√ìN

**Antes de ir al lab, responde:**

1. ¬øPuedo explicar c√≥mo funciona el programa contador?  
   - [ ] S√≠, con confianza
   - [ ] M√°s o menos
   - [ ] Necesito repasar

2. ¬øS√© d√≥nde est√°n los par√°metros de OpenLane?  
   - [ ] S√≠
   - [ ] Necesito ver la gu√≠a

3. ¬øPuedo flashear la FPGA sin ayuda?  
   - [ ] S√≠
   - [ ] Necesito recordar comandos

4. ¬øEntiendo qu√© hace cada m√≥dulo del CPU?  
   - [ ] S√≠
   - [ ] Parcialmente
   - [ ] Necesito repasar

**Si alguna respuesta es "No" o "Necesito repasar", revisar documentaci√≥n correspondiente.**

---

## üîë PUNTOS CLAVE PARA RECORDAR

1. **El contador NO est√° hardcoded** - Es un programa que ejecuta el CPU
2. **Frecuencia visible** - ~1.5 Hz para que se vea el conteo
3. **LEDs = binario, Display = decimal** - Misma fuente (regA), distinta representaci√≥n
4. **Ifdef SIMULATION** - C√≥digo se comporta distinto en sim vs s√≠ntesis
5. **Go Board = 25 MHz** - Necesita divisor de reloj para ser visible

---

**¬°√âXITO EN LA ENTREGA!** üöÄ

---

**√öltima revisi√≥n:** 29 oct 2025, 11:35 AM
