{
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "lc3Interface": [
        "lc3Interface",
        "ZzNQ8",
        "module"
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ],
    "testbench": [
        "testbench",
        "iAVhC",
        "module"
    ]
}