\section{任务基本信息}

\subsection{作业要求}
用Verilog实现Y86-64的顺序结构-SEQ，要求：

\begin{enumerate}
    \item 在现有Y86-64 ISA基础上增加iaddq指令，即ISA+；
    \item 利用一种硬件描述语言如Verilog，设计能够支持ISA+的SEQ；
    \item 进行模拟验证；
    \item 进行逻辑综合（选做，加分项目）
\end{enumerate}

提示：可参照“Verilog Implementation of a Pipelined Y86-64 Processor”文档(waside-verilog.pdf)，写出SEQ的Verilog实现。 

\subsection{实验环境与工具}

\begin{itemize}
    \item Vivado
    \item ModelSIM
\end{itemize}
