`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/07/18 23:08:02
// Design Name: 
// Module Name: Inst_Decode
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

`include "defines.v"

module Inst_Decode(
    input                     clk,           // 时钟信号
    input [`BitWidth]         Inst_code,     // 指令字
    input [3:0]               PC_tmp         // PC的高地址四位
    );

endmodule
