# 2.1 中断概述

----

# 中断简介

中断是操作系统诸多功能的基础，后续的譬如线程并发等功能都需要依赖中断机制。如果没有中断，我们就没有办法打断一个正在运行的线程，并发性就无从谈起。所以，我们需要率先实现中断。

中断根据中断源可以大致分为两类：**内部中断**和**外部中断**，内部中断又可以分为**异常**和**陷阱**。

**异常（Exception）**：在执行一条指令时发生错误，这个错误是由这个指令本身引起的，这时就需要进入中断来处理错误。有些错误是可以恢复的，例如缺页异常，中断处理程序将需要的页面调入内存后再次执行导致异常的指令即可。而有些异常不可恢复，如除零异常，遇到这种异常中断处理程序会直接终止当前程序。

**陷阱（Trap）**：陷阱是由程序主动引发的中断，程序通过陷阱机制可以主动向操作系统请求服务。常见的有通过 `ecall` 指令进行系统调用，或者通过 `ebreak` 指令进入断点。

**外部中断（Interrupt）**：狭义的中断专指外部中断，这类中断和当前运行的程序无关，是由外部设备引发的。例如时钟中断或外部设备发送数据等。

> [!TIP|label:Note|]
> 外部中断是**异步（asynchronous）**的，CPU 无法预测外部中断何时发生。但是 CPU 也并不需要一直在原地等着外部中断的发生，而是执行代码，有了外部中断才去处理。我们知道，CPU 的主频远高于 I/O 设备，这样做可以避免 CPU 资源的浪费。

# RISC-V 的中断机制

## 中断相关寄存器

中断的处理过程是自动的，但是在此之前我们仍然需要设置一些寄存器来指导硬件处理中断。

- `stvec`<br>
    设置 S-Mode 中断处理流程的入口地址，存储了一个基地址 BASE 和 处理模式 MODE。BASE 必须保证四字节对齐，即其最低两位都是 0，MODE 就存放在 stvec 的最低两位上。

    - MODE = 0 表示 Direct 模式处理中断，无论发生什么类型的中断都会跳转到 BASE 处。
    - MODE = 1 表示 Vectored 模式处理中断，此时 BASE 存储一个向量，存储不同的地址，当中断发生时，还会根据中断类型 scause，跳转到 `BASE + scause * 4` 中存储的地址处。

- `sstatus`<br>
    S-Mode 控制状态寄存器，包含了全局中断使能标志 SIE，用来设置 S-Mode 是否响应中断。

- `sie`<br>
    Supervisor Interrupt Enable，控制具体的中断使能，如 SSIE 位控制软件中断，STIE 位控制时钟中断，SEIE 位控制外部中断。

当中断发生时，中断处理程序需要根据中断类型等信息来处理，处理器会自动设置一些寄存器来保存中断相关的信息。

- `scause`<br>
    记录中断发生的具体原因。可查[表](https://five-embeddev.com/riscv-isa-manual/latest/supervisor.html#sec:scause)匹配。

- `sepc`<br>
    Supervisor Exception Program Count，内部中断发生时用于记录触发中断的指令地址。

- `stval`<br>
    用于保存中断的进一步信息，例如缺页异常发生时所需要的地址等，便于处理程序做进一步处理。

## 读写寄存器

以上介绍的这些寄存器在 RISC-V 中被称为 **CSR**（Control and Status Register，控制和状态寄存器），只有使用特殊的指令才可以读写这些寄存器。通常，这指令都是原子的。

- `csrrw dst, csr, src`<br>
    将 csr 的值写入 dst，并将 src 的值写入 csr

- `csrr dst, csr`<br>
    将 csr 的值读到 dst

- `csrw csr, src`<br>
    将 src 的值写入 csr

## 与中断相关的指令

- `ecall`<br>
    触发环境调用，进入更高一级权限级的中断处理流程。U-Mode 下使用该指令进入 S-Mode 的中断处理流程，S-Mode 下使用该指令请求 M-Mode 的 OpenSBI 的服务。

- `ebreak`<br>
    手动触发一个断点

- `sret`<br>
    从 S-Mode 返回 U-Mode，返回地址是 sepc 中的值。

# 更多内容

关于寄存器中各个位的含义，以及各种中断原因等，可以查看 RISC-V 官方文档 P55：Supervisor CSRs 一章。

[The RISC-V Instruction Set Manual Volume II: Privileged Architecture](https://github.com/riscv/riscv-isa-manual/releases/download/Ratified-IMFDQC-and-Priv-v1.11/riscv-privileged-20190608.pdf)