image::https://github.com/bahadirturkoglu/fpga/raw/master/kurulum_1.PNG[R]

= VERİLOG FULL ADDER TASARIMI +
== (ZYBO ZYNQ-7000 KARTI KULLANILMIŞTIR.) +

image::https://github.com/bahadirturkoglu/fpga/raw/master/buy_xilinx_fpga-2.PNG[R]


= Tam Toplayıcı Devre +

Bir bitlik üç adet sayının toplamını gerçekleştiren ve sonucu S ve C olarak isimlendirilen iki çıkış hattında
gösteren düzenek, *‘Tam Toplayıcı’* olarak isimlendirilir. Girişlerden ikisi toplanacak bitleri gösterirken,
üçüncü giriş bir önceki düşük değerlikli basamaktan gelen eldeyi (carry) ifade etmek için kullanılır. +

Toplayıcı tasarımında, doğruluk tablosunda giriş değişkenlerinin alabileceği değerler sıralandıktan sonra, kombinasyonlarda +
bulunan *‘1’* değerleri Boolean kurallarına göre toplanıp, sonuçlar S ve Co kolonlarına yazılır. Devrede iki çıkış +
bulunduğundan, her bir çıkış için uygun olan değerleri içeren sütunlar oluşturulur ve sütunlardaki değerler Karnaugh +
haritalarına taşınır. Karnaugh haritalarından lojik eşitlikler elde edilir ve elde edilen +
eşitliklerin lojik şemaları çizilir. +

image::https://github.com/bahadirturkoglu/fpga/raw/master/K1.PNG[R]

image::https://github.com/bahadirturkoglu/fpga/raw/master/K2.PNG[R]

== TAM TOPLAYICI DEVRESİ STRUCTURAL KODU VE BLOK ŞEMASI +

[source,verilog]
---------------------------------------------------------------------

module fulladder(
input x,
input y,
input cin,
output A,
output cout
);

wire w1,w2,w3;
	xor(w1,x,y);
	xor(A,w1,cin);
	
	and(w2,w1,cin);
	and(w3,x,y);
	or(cout,w2,w3);
endmodule

---------------------------------------------------------------------

image::https://github.com/bahadirturkoglu/fpga/raw/master/1-1-S.PNG[R]


== TAM TOPLAYICI BEHAVİORAL KODU VE BLOK ŞEMASI +

[source,verilog]
---------------------------------------------------------------------

module full_adder(a,b,cin,sum,cout);

input a,b,cin;
output sum,cout;

wire a,b,cin;
reg sum,cout;

always@(a or b or cin)
	begin
		{cout,sum}=a+b+cin;
	end
endmodule

---------------------------------------------------------------------


image::https://github.com/bahadirturkoglu/fpga/raw/master/2-2-S.PNG[R]

== TAM TOPLAYICI DATAFLOW KODU VE BLOK ŞEMASI +

[source,verilog]
---------------------------------------------------------------------

module full_adder(a,b,c,sum,carry);

input a;
input b;
input c;

output sum;
output carry;

assign sum=a ^ b ^ c;
assign carry= (a&b)| (b&c)| (c&a);

endmodule

---------------------------------------------------------------------



image::https://github.com/bahadirturkoglu/fpga/raw/master/3-3-D.PNG[R]

== SİMÜLASYON ÇIKTISI +

image::https://github.com/bahadirturkoglu/fpga/raw/master/SİM.PNG[R]





