# hdmi_demo_tmct (Terasic DE0CV)
Send video/audio over HDMI on an FPGA  
Sameer Puri's HDMI library has been ported to Terasic DE0CV.  
[hdl-util/hdmi](https://github.com/hdl-util/hdmi)  
Project files for the development environment will also be included so you can use them as a reference for creating your own project.


音声パケット付きDVI(HDMI)出力ライブラリ  
Sameer PuriさんのHDMIライブラリをTerasic DE0CVに移植しました。  
[hdl-util/hdmi](https://github.com/hdl-util/hdmi)  
開発環境のプロジェクトファイルも含まれるので、新しいプロジェクトを作る際の参考として使用することができます。  
※日本語の解説文は英文解説の後にあります。

![HDMI-FPGAテスト環境の写真(1)](../../image/hdmi_test(1).jpg "Photo of HDMI test environment(1)")

---
## Specifications, etc.

|  | Specifications |
| :-- | :-- |
| Evaluation Board | Terasic DE0CV<br/>(Intel 5CEBA4F23C7N) |
| Tool | Quartus Prime Lite Edition Version 20.1.1 |
| Video | Resolution: 720×480p<br/>Refresh rate: 59.94Hz<br/>Pixcel clock: 27MHz |
| Audio | Resolution: 16bit<br/>Sampling rate: 48KHz<br/>Number of channels: 2(Stereo) |
| Output driver| LVDS_E_3R<br/>VCCIO=3.3V<br/>altlvds_tx is used as a serializer. |

　

The result of the logical synthesis is as follows.

```
Family : Cyclone V
Device : 5CEBA4F23C7
Timing Models : Final
Logic utilization (in ALMs) : 439 / 18,480 ( 2 % )
Total registers : 407
Total pins : 18 / 224 ( 8 % )
Total virtual pins : 0
Total block memory bits : 0 / 3,153,920 ( 0 % )
Total RAM Blocks : 0 / 308 ( 0 % )
Total DSP Blocks : 0 / 66 ( 0 % )
Total HSSI RX PCSs : 0
Total HSSI PMA RX Deserializers : 0
Total HSSI TX PCSs : 0
Total HSSI PMA TX Serializers : 0
Total PLLs : 2 / 4 ( 50 % )
Total DLLs : 0 / 4 ( 0 % )
```


## Folder Structure
Everything specific to the board/FPGA device is placed under /boards/terasic_de0/. (The project files themselves are also placed under this folder as they are strongly board/FPGA device dependent.)

| Path | Details |
| :-- | :-- |
| /board/terasic_de0cv/ | Contains Quartus project files for Terasic DE0CV |
| /board/terasic_de0cv/ip/pll/ | CycloneV altpll |
| /board/terasic_de0cv/ip/serializer/ | CycloneV altlvds_tx |
| /board/terasic_de0cv/output_files/ | Logic synthesis output folder |
| /board/terasic_de0cv/rtl/ | DE0CV-specific rtl<br/>　- serializer.sv ... Wrapper for altlvds_tx (including MSB first to LSB first conversion)<br/>　- hdmi_test_top.sv ... Top-level entry (including image and audio test pattern generator) |
| /board/terasic_de0cv/sdc/ | Timing constraint setting |
| /rtl/ | Sammer's HDMI library, etc.<br/>　- hdmi.sv ... HDMI library body<br/>　※Serializer.sv is not used. |


## Hardware Connections
The outputs from DE0CV are assigned so that the differential outputs are next to each other as much as possible, as shown below.  

| Signal name | FPGA<br/>Pin | GPIO 0<br/>Pin | HDMI-Connector<br/>Pin | Remarks |
| :-- | :-- | :-- | :-- | :-- |
| O_TMDS_DATA[2]+ | K17 | 28 | 1:(TMDS)Data2+ |  |
| O_TMDS_DATA[2]- | L17 | 26 | 3:(TMDS)Data2- |  |
| O_TMDS_DATA[1]+ | L19 | 27 | 4:(TMDS)Data1+ |  |
| O_TMDS_DATA[1]- | L18 | 25 | 6:(TMDS)Data1- |  |
| O_TMDS_DATA[0]+ | N20 | 17 | 7:(TMDS)Data0+ |  |
| O_TMDS_DATA[0]- | N21 | 13 | 9:(TMDS)Data0- |  |
| O_TMDS_CLK+ | M22 | 19 | 10:(TMDS)Clock+ |  |
| O_TMDS_CLK- | L22 | 21 | 12:(TMDS)Clock- |  |
| O_AUDIO | T17 | 39 | - | - | Audio test pattern frequency output |
| O_AUDIO_CLK | T15 | 40 | - | Audio sampling clock output |
| O_VIDEO_CLK | T19 | 37 | - | Pixel clock output |
| O_PLL_LOCKED | AA2 | - | - | PLL lock output<br/>Connected to LEDR0 |
| I_AUDIO_PITCH[3] | T12 | - | - | Audio test pattern frequency selection<br/>onnected to SW3 |
| I_AUDIO_PITCH[2] | T13 | - | - | Audio test pattern frequency selection<br/>onnected to SW2 |
| I_AUDIO_PITCH[1] | V13 | - | - | Audio test pattern frequency selection<br/>onnected to SW1 |
| I_AUDIO_PITCH[0] | U13 | - | - | Audio test pattern frequency selection<br/>onnected to SW0 |
| I_CLK | V15 | - | - | 50MHz will be input<br/>The following are generated by the PLL:<br/>- Serializer operating clock<br/>- Pixel clock<br/>- Audio sampling clock |
| I_RESET_N | U7 | - | - | Connected to KEY0<br/>Press = Reset |

　

## Operation test
After connecting the monitor and transferring the logic to DE0CV, it will immediately start working and LEDR0 will light up to indicate PLL lock.  
You will see a screen on your monitor with a colorful test pattern scrolling up to the left.  

![Photo of HDMI test environment(2)](../../image/hdmi_test(4).jpg "Photo of HDMI test environment(2)")

The assignment of switches and LEDs is as follows.

| Assign | Details |
| :-- | :-- |
| LEDR0 | **PLL lock state**<br/>Lights up when the PLL is locked. |
| KEY0 | **Reset**<br/>Press down to reset. |
| SW0〜3 | **Audio test pattern frequency change**<br/>Turning on any of the switches will output a test tone, and changing the switch pattern will change the frequency.<br/>The waveform of the test audio is a sawtooth wave with low volume. |


## Special thanks
The following sites and projects were referenced in the production of this project.

- **hdl-util/hdmi**  
  [https://github.com/hdl-util/hdmi](https://github.com/hdl-util/hdmi)
- **廉価FPGAでHDMI(DVI)出力**  
  [http://sa89a.net/mp.cgi/ele/fpga_hdmi.htm](http://sa89a.net/mp.cgi/ele/fpga_hdmi.htm)
- **ついに、Kintex-7で安定したHDMI 1080p出力に成功！**  
  [http://nahitafu.cocolog-nifty.com/nahitafu/2020/11/post-fc5a2f.html](http://nahitafu.cocolog-nifty.com/nahitafu/2020/11/post-fc5a2f.html)


---
## 仕様など

|  | 仕様 |
| :-- | :-- |
| 評価ボード | Terasic DE0CV<br/>(Intel 5CEBA4F23C7N) |
| ツール | Quartus Prime Lite Edition Version 20.1.1 |
| 画像 | 解像度: 720×480p<br/>リフレッシュレート: 59.94Hz<br/>画素クロック: 27MHz |
| 音声 | 解像度: 16bit<br/>サンプリングレート: 48KHz<br/>チャンネル数: 2(ステレオ) |
| 出力ドライバ | LVDS_E_3R<br/>ただしVCCIO=3.3V<br/>シリアライザとしてaltlvds_txを使用 |

　

論理合成結果は以下のようになりました。

```
Family : Cyclone V
Device : 5CEBA4F23C7
Timing Models : Final
Logic utilization (in ALMs) : 439 / 18,480 ( 2 % )
Total registers : 407
Total pins : 18 / 224 ( 8 % )
Total virtual pins : 0
Total block memory bits : 0 / 3,153,920 ( 0 % )
Total RAM Blocks : 0 / 308 ( 0 % )
Total DSP Blocks : 0 / 66 ( 0 % )
Total HSSI RX PCSs : 0
Total HSSI PMA RX Deserializers : 0
Total HSSI TX PCSs : 0
Total HSSI PMA TX Serializers : 0
Total PLLs : 2 / 4 ( 50 % )
Total DLLs : 0 / 4 ( 0 % )
```


## フォルダ構成
ボード・FPGAデバイスに固有のものはすべて /boards/terasic_de0/ の下に配置しています。(プロジェクトファイル自体もボード・FPGAデバイスに強く依存するため、このフォルダの下に配置しています。)

| Path | Details |
| :-- | :-- |
| /board/terasic_de0cv/ | Contains Quartus project files for Terasic DE0CV |
| /board/terasic_de0cv/ip/pll/ | CycloneV altpll |
| /board/terasic_de0cv/ip/serializer/ | CycloneV altlvds_tx |
| /board/terasic_de0cv/output_files/ | Logic synthesis output folder |
| /board/terasic_de0cv/rtl/ | DE0CV固有rtl<br/>　- serializer.sv ... altlvds_txのラッパー(MSB first→LSB first変換含む)<br/>　- hdmi_test_top.sv ... トップレベルエントリ(画像・音声テストパターン生成器含む) |
| /board/terasic_de0cv/sdc/ | タイミング制約設定 |
| /rtl/ | SammerさんのHDMIライブラリなど<br/>　- hdmi.sv ... HDMIライブラリ本体<br/>　※serializer.svは未使用 |


## ハードウェアの結線
DE0CVからの出力は以下のようにできるだけ差動出力が隣になるようアサインしています。  

| 信号名 | FPGA<br/>Pin | GPIO 0<br/>Pin | HDMI-Connector<br/>Pin | Remarks |
| :-- | :-- | :-- | :-- | :-- |
| O_TMDS_DATA[2]+ | K17 | 28 | 1:(TMDS)Data2+ |  |
| O_TMDS_DATA[2]- | L17 | 26 | 3:(TMDS)Data2- |  |
| O_TMDS_DATA[1]+ | L19 | 27 | 4:(TMDS)Data1+ |  |
| O_TMDS_DATA[1]- | L18 | 25 | 6:(TMDS)Data1- |  |
| O_TMDS_DATA[0]+ | N20 | 17 | 7:(TMDS)Data0+ |  |
| O_TMDS_DATA[0]- | N21 | 13 | 9:(TMDS)Data0- |  |
| O_TMDS_CLK+ | M22 | 19 | 10:(TMDS)Clock+ |  |
| O_TMDS_CLK- | L22 | 21 | 12:(TMDS)Clock- |  |
| O_AUDIO | T17 | 39 | - | - | 音声テストパターン周波数出力 |
| O_AUDIO_CLK | T15 | 40 | - | 音声サンプリングクロック出力 |
| O_VIDEO_CLK | T19 | 37 | - | 画素クロック出力 |
| O_PLL_LOCKED | AA2 | - | - | PLLロック出力<br/>LEDR0に接続されています |
| I_AUDIO_PITCH[3] | T12 | - | - | 音声テストパターン周波数選択<br/>SW3に接続されています |
| I_AUDIO_PITCH[2] | T13 | - | - | 音声テストパターン周波数選択<br/>SW2に接続されています |
| I_AUDIO_PITCH[1] | V13 | - | - | 音声テストパターン周波数選択<br/>SW1に接続されています |
| I_AUDIO_PITCH[0] | U13 | - | - | 音声テストパターン周波数選択<br/>SW0に接続されています |
| I_CLK | V15 | - | - | 50MHzが入力されます<br/>以下はPLLで生成されます:<br/>- シリアライザの動作クロック<br/>- 画素クロック<br/>- 音声サンプリングクロック |
| I_RESET_N | U7 | - | - | KEY0に接続されています<br/>押下=リセット |

　

## 動作させる
モニタを接続してDE0CVに論理を転送するとただちに動作を始め、LEDR0が点灯してPLLロックを示します。  
モニタにはカラフルなテストパターンが左上にスクロールしていくような画面が表示されます。    

![Photo of HDMI test environment(2)](../../image/hdmi_test(4).jpg "Photo of HDMI test environment(2)")

スイッチやLEDなどのアサインは以下の通り。

| Assign | Details |
| :-- | :-- |
| LEDR0 | **PLLロック状態**<br/>PLLがロックすると点灯します。 |
| KEY0 | **リセット**<br/>押下するとリセット、離すと解除されます。 |
| SW0〜3 | **音声テストパターン周波数変更**<br/>いずれかのスイッチをONするとテスト音が出力され、スイッチのパターンを変えると周波数が変わります。<br/>テスト音声の波形は音量小さめののこぎり波です。 |


## Special thanks
このプロジェクトの製作にあたり、以下のサイト・プロジェクトを参照しました。

- **hdl-util/hdmi**  
  [https://github.com/hdl-util/hdmi](https://github.com/hdl-util/hdmi)
- **廉価FPGAでHDMI(DVI)出力**  
  [http://sa89a.net/mp.cgi/ele/fpga_hdmi.htm](http://sa89a.net/mp.cgi/ele/fpga_hdmi.htm)
- **ついに、Kintex-7で安定したHDMI 1080p出力に成功！**  
  [http://nahitafu.cocolog-nifty.com/nahitafu/2020/11/post-fc5a2f.html](http://nahitafu.cocolog-nifty.com/nahitafu/2020/11/post-fc5a2f.html)

