# asyn_fifo
异步FIFO(asyn_fifo)的Verilog实现。

写在前面：这是本人第一个repository，多有不足之处请见谅。

文件内asyn_fifo是主模块，另一个是SRAM的子模块，该子模块已经在主模块中被调用。

最近几日学了西南交大邸志雄老师的硬件加速设计课程，学了有关异步FIFO的有关内容，深感异步FIFO在跨时钟域处理中的好用之处。为了能对异步FIFO的理解更深刻（更为了今年秋招哈哈哈），又找了一点资源学习了一下，使用Verilog实现了异步FIFO。
