{
  "module_name": "lsdma_6_0_0_offset.h",
  "hash_id": "ce3eb91d25e3c93e1f0d8c9dbea8de2299dacdbf421e08c785d55c810c5cbe3e",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/amd/include/asic_reg/lsdma/lsdma_6_0_0_offset.h",
  "human_readable_source": " \n#ifndef _lsdma_6_0_0_OFFSET_HEADER\n#define _lsdma_6_0_0_OFFSET_HEADER\n\n\n\n\n\n#define regLSDMA_UCODE_ADDR                                                                             0x0000\n#define regLSDMA_UCODE_ADDR_BASE_IDX                                                                    0\n#define regLSDMA_UCODE_DATA                                                                             0x0001\n#define regLSDMA_UCODE_DATA_BASE_IDX                                                                    0\n#define regLSDMA_ERROR_INJECT_CNTL                                                                      0x0004\n#define regLSDMA_ERROR_INJECT_CNTL_BASE_IDX                                                             0\n#define regLSDMA_ERROR_INJECT_SELECT                                                                    0x0005\n#define regLSDMA_ERROR_INJECT_SELECT_BASE_IDX                                                           0\n#define regLSDMA_CONTEXT_GROUP_BOUNDARY                                                                 0x001f\n#define regLSDMA_CONTEXT_GROUP_BOUNDARY_BASE_IDX                                                        0\n#define regLSDMA_RB_RPTR_FETCH_HI                                                                       0x0020\n#define regLSDMA_RB_RPTR_FETCH_HI_BASE_IDX                                                              0\n#define regLSDMA_SEM_WAIT_FAIL_TIMER_CNTL                                                               0x0021\n#define regLSDMA_SEM_WAIT_FAIL_TIMER_CNTL_BASE_IDX                                                      0\n#define regLSDMA_RB_RPTR_FETCH                                                                          0x0022\n#define regLSDMA_RB_RPTR_FETCH_BASE_IDX                                                                 0\n#define regLSDMA_IB_OFFSET_FETCH                                                                        0x0023\n#define regLSDMA_IB_OFFSET_FETCH_BASE_IDX                                                               0\n#define regLSDMA_PROGRAM                                                                                0x0024\n#define regLSDMA_PROGRAM_BASE_IDX                                                                       0\n#define regLSDMA_STATUS_REG                                                                             0x0025\n#define regLSDMA_STATUS_REG_BASE_IDX                                                                    0\n#define regLSDMA_STATUS1_REG                                                                            0x0026\n#define regLSDMA_STATUS1_REG_BASE_IDX                                                                   0\n#define regLSDMA_RD_BURST_CNTL                                                                          0x0027\n#define regLSDMA_RD_BURST_CNTL_BASE_IDX                                                                 0\n#define regLSDMA_HBM_PAGE_CONFIG                                                                        0x0028\n#define regLSDMA_HBM_PAGE_CONFIG_BASE_IDX                                                               0\n#define regLSDMA_UCODE_CHECKSUM                                                                         0x0029\n#define regLSDMA_UCODE_CHECKSUM_BASE_IDX                                                                0\n#define regLSDMA_FREEZE                                                                                 0x002b\n#define regLSDMA_FREEZE_BASE_IDX                                                                        0\n#define regLSDMA_PF_PIO_STATUS                                                                          0x002c\n#define regLSDMA_PF_PIO_STATUS_BASE_IDX                                                                 0\n#define regLSDMA_VF_PIO_STATUS                                                                          0x002d\n#define regLSDMA_VF_PIO_STATUS_BASE_IDX                                                                 0\n#define regLSDMA_POWER_GATING                                                                           0x002e\n#define regLSDMA_POWER_GATING_BASE_IDX                                                                  0\n#define regLSDMA_PGFSM_CONFIG                                                                           0x002f\n#define regLSDMA_PGFSM_CONFIG_BASE_IDX                                                                  0\n#define regLSDMA_PGFSM_WRITE                                                                            0x0030\n#define regLSDMA_PGFSM_WRITE_BASE_IDX                                                                   0\n#define regLSDMA_PGFSM_READ                                                                             0x0031\n#define regLSDMA_PGFSM_READ_BASE_IDX                                                                    0\n#define regLSDMA_PIO_STATUS                                                                             0x0032\n#define regLSDMA_PIO_STATUS_BASE_IDX                                                                    0\n#define regLSDMA_BA_THRESHOLD                                                                           0x0033\n#define regLSDMA_BA_THRESHOLD_BASE_IDX                                                                  0\n#define regLSDMA_ID                                                                                     0x0034\n#define regLSDMA_ID_BASE_IDX                                                                            0\n#define regLSDMA_VERSION                                                                                0x0035\n#define regLSDMA_VERSION_BASE_IDX                                                                       0\n#define regLSDMA_EDC_COUNTER                                                                            0x0036\n#define regLSDMA_EDC_COUNTER_BASE_IDX                                                                   0\n#define regLSDMA_EDC_COUNTER2                                                                           0x0037\n#define regLSDMA_EDC_COUNTER2_BASE_IDX                                                                  0\n#define regLSDMA_STATUS2_REG                                                                            0x0038\n#define regLSDMA_STATUS2_REG_BASE_IDX                                                                   0\n#define regLSDMA_ATOMIC_CNTL                                                                            0x0039\n#define regLSDMA_ATOMIC_CNTL_BASE_IDX                                                                   0\n#define regLSDMA_ATOMIC_PREOP_LO                                                                        0x003a\n#define regLSDMA_ATOMIC_PREOP_LO_BASE_IDX                                                               0\n#define regLSDMA_ATOMIC_PREOP_HI                                                                        0x003b\n#define regLSDMA_ATOMIC_PREOP_HI_BASE_IDX                                                               0\n#define regLSDMA_UTCL1_CNTL                                                                             0x003c\n#define regLSDMA_UTCL1_CNTL_BASE_IDX                                                                    0\n#define regLSDMA_UTCL1_WATERMK                                                                          0x003d\n#define regLSDMA_UTCL1_WATERMK_BASE_IDX                                                                 0\n#define regLSDMA_UTCL1_RD_STATUS                                                                        0x003e\n#define regLSDMA_UTCL1_RD_STATUS_BASE_IDX                                                               0\n#define regLSDMA_UTCL1_WR_STATUS                                                                        0x003f\n#define regLSDMA_UTCL1_WR_STATUS_BASE_IDX                                                               0\n#define regLSDMA_UTCL1_INV0                                                                             0x0040\n#define regLSDMA_UTCL1_INV0_BASE_IDX                                                                    0\n#define regLSDMA_UTCL1_INV1                                                                             0x0041\n#define regLSDMA_UTCL1_INV1_BASE_IDX                                                                    0\n#define regLSDMA_UTCL1_INV2                                                                             0x0042\n#define regLSDMA_UTCL1_INV2_BASE_IDX                                                                    0\n#define regLSDMA_UTCL1_RD_XNACK0                                                                        0x0043\n#define regLSDMA_UTCL1_RD_XNACK0_BASE_IDX                                                               0\n#define regLSDMA_UTCL1_RD_XNACK1                                                                        0x0044\n#define regLSDMA_UTCL1_RD_XNACK1_BASE_IDX                                                               0\n#define regLSDMA_UTCL1_WR_XNACK0                                                                        0x0045\n#define regLSDMA_UTCL1_WR_XNACK0_BASE_IDX                                                               0\n#define regLSDMA_UTCL1_WR_XNACK1                                                                        0x0046\n#define regLSDMA_UTCL1_WR_XNACK1_BASE_IDX                                                               0\n#define regLSDMA_UTCL1_TIMEOUT                                                                          0x0047\n#define regLSDMA_UTCL1_TIMEOUT_BASE_IDX                                                                 0\n#define regLSDMA_UTCL1_PAGE                                                                             0x0048\n#define regLSDMA_UTCL1_PAGE_BASE_IDX                                                                    0\n#define regLSDMA_RELAX_ORDERING_LUT                                                                     0x004a\n#define regLSDMA_RELAX_ORDERING_LUT_BASE_IDX                                                            0\n#define regLSDMA_CHICKEN_BITS_2                                                                         0x004b\n#define regLSDMA_CHICKEN_BITS_2_BASE_IDX                                                                0\n#define regLSDMA_STATUS3_REG                                                                            0x004c\n#define regLSDMA_STATUS3_REG_BASE_IDX                                                                   0\n#define regLSDMA_PHYSICAL_ADDR_LO                                                                       0x004d\n#define regLSDMA_PHYSICAL_ADDR_LO_BASE_IDX                                                              0\n#define regLSDMA_PHYSICAL_ADDR_HI                                                                       0x004e\n#define regLSDMA_PHYSICAL_ADDR_HI_BASE_IDX                                                              0\n#define regLSDMA_ECC_CNTL                                                                               0x004f\n#define regLSDMA_ECC_CNTL_BASE_IDX                                                                      0\n#define regLSDMA_ERROR_LOG                                                                              0x0050\n#define regLSDMA_ERROR_LOG_BASE_IDX                                                                     0\n#define regLSDMA_PUB_DUMMY0                                                                             0x0051\n#define regLSDMA_PUB_DUMMY0_BASE_IDX                                                                    0\n#define regLSDMA_PUB_DUMMY1                                                                             0x0052\n#define regLSDMA_PUB_DUMMY1_BASE_IDX                                                                    0\n#define regLSDMA_PUB_DUMMY2                                                                             0x0053\n#define regLSDMA_PUB_DUMMY2_BASE_IDX                                                                    0\n#define regLSDMA_PUB_DUMMY3                                                                             0x0054\n#define regLSDMA_PUB_DUMMY3_BASE_IDX                                                                    0\n#define regLSDMA_F32_COUNTER                                                                            0x0055\n#define regLSDMA_F32_COUNTER_BASE_IDX                                                                   0\n#define regLSDMA_PERFCNT_PERFCOUNTER0_CFG                                                               0x0057\n#define regLSDMA_PERFCNT_PERFCOUNTER0_CFG_BASE_IDX                                                      0\n#define regLSDMA_PERFCNT_PERFCOUNTER1_CFG                                                               0x0058\n#define regLSDMA_PERFCNT_PERFCOUNTER1_CFG_BASE_IDX                                                      0\n#define regLSDMA_PERFCNT_PERFCOUNTER_RSLT_CNTL                                                          0x0059\n#define regLSDMA_PERFCNT_PERFCOUNTER_RSLT_CNTL_BASE_IDX                                                 0\n#define regLSDMA_PERFCNT_MISC_CNTL                                                                      0x005a\n#define regLSDMA_PERFCNT_MISC_CNTL_BASE_IDX                                                             0\n#define regLSDMA_PERFCNT_PERFCOUNTER_LO                                                                 0x005b\n#define regLSDMA_PERFCNT_PERFCOUNTER_LO_BASE_IDX                                                        0\n#define regLSDMA_PERFCNT_PERFCOUNTER_HI                                                                 0x005c\n#define regLSDMA_PERFCNT_PERFCOUNTER_HI_BASE_IDX                                                        0\n#define regLSDMA_CRD_CNTL                                                                               0x005d\n#define regLSDMA_CRD_CNTL_BASE_IDX                                                                      0\n#define regLSDMA_ULV_CNTL                                                                               0x005f\n#define regLSDMA_ULV_CNTL_BASE_IDX                                                                      0\n#define regLSDMA_EA_DBIT_ADDR_DATA                                                                      0x0060\n#define regLSDMA_EA_DBIT_ADDR_DATA_BASE_IDX                                                             0\n#define regLSDMA_EA_DBIT_ADDR_INDEX                                                                     0x0061\n#define regLSDMA_EA_DBIT_ADDR_INDEX_BASE_IDX                                                            0\n#define regLSDMA_STATUS4_REG                                                                            0x0063\n#define regLSDMA_STATUS4_REG_BASE_IDX                                                                   0\n#define regLSDMA_CE_CTRL                                                                                0x0066\n#define regLSDMA_CE_CTRL_BASE_IDX                                                                       0\n#define regLSDMA_EXCEPTION_STATUS                                                                       0x0067\n#define regLSDMA_EXCEPTION_STATUS_BASE_IDX                                                              0\n#define regLSDMA_PIO_SRC_ADDR_LO                                                                        0x0069\n#define regLSDMA_PIO_SRC_ADDR_LO_BASE_IDX                                                               0\n#define regLSDMA_PIO_SRC_ADDR_HI                                                                        0x006a\n#define regLSDMA_PIO_SRC_ADDR_HI_BASE_IDX                                                               0\n#define regLSDMA_PIO_DST_ADDR_LO                                                                        0x006b\n#define regLSDMA_PIO_DST_ADDR_LO_BASE_IDX                                                               0\n#define regLSDMA_PIO_DST_ADDR_HI                                                                        0x006c\n#define regLSDMA_PIO_DST_ADDR_HI_BASE_IDX                                                               0\n#define regLSDMA_PIO_COMMAND                                                                            0x006d\n#define regLSDMA_PIO_COMMAND_BASE_IDX                                                                   0\n#define regLSDMA_PIO_CONSTFILL_DATA                                                                     0x006e\n#define regLSDMA_PIO_CONSTFILL_DATA_BASE_IDX                                                            0\n#define regLSDMA_PIO_CONTROL                                                                            0x006f\n#define regLSDMA_PIO_CONTROL_BASE_IDX                                                                   0\n#define regLSDMA_INT_CNTL                                                                               0x0070\n#define regLSDMA_INT_CNTL_BASE_IDX                                                                      0\n#define regLSDMA_MEM_POWER_CTRL                                                                         0x0071\n#define regLSDMA_MEM_POWER_CTRL_BASE_IDX                                                                0\n#define regLSDMA_CLK_CTRL                                                                               0x0072\n#define regLSDMA_CLK_CTRL_BASE_IDX                                                                      0\n#define regLSDMA_CNTL                                                                                   0x0073\n#define regLSDMA_CNTL_BASE_IDX                                                                          0\n#define regLSDMA_CHICKEN_BITS                                                                           0x0074\n#define regLSDMA_CHICKEN_BITS_BASE_IDX                                                                  0\n#define regLSDMA_GB_ADDR_CONFIG                                                                         0x0075\n#define regLSDMA_GB_ADDR_CONFIG_BASE_IDX                                                                0\n#define regLSDMA_GB_ADDR_CONFIG_READ                                                                    0x0076\n#define regLSDMA_GB_ADDR_CONFIG_READ_BASE_IDX                                                           0\n#define regLSDMA_QUEUE0_RB_CNTL                                                                         0x0080\n#define regLSDMA_QUEUE0_RB_CNTL_BASE_IDX                                                                0\n#define regLSDMA_QUEUE0_RB_BASE                                                                         0x0081\n#define regLSDMA_QUEUE0_RB_BASE_BASE_IDX                                                                0\n#define regLSDMA_QUEUE0_RB_BASE_HI                                                                      0x0082\n#define regLSDMA_QUEUE0_RB_BASE_HI_BASE_IDX                                                             0\n#define regLSDMA_QUEUE0_RB_RPTR                                                                         0x0083\n#define regLSDMA_QUEUE0_RB_RPTR_BASE_IDX                                                                0\n#define regLSDMA_QUEUE0_RB_RPTR_HI                                                                      0x0084\n#define regLSDMA_QUEUE0_RB_RPTR_HI_BASE_IDX                                                             0\n#define regLSDMA_QUEUE0_RB_WPTR                                                                         0x0085\n#define regLSDMA_QUEUE0_RB_WPTR_BASE_IDX                                                                0\n#define regLSDMA_QUEUE0_RB_WPTR_HI                                                                      0x0086\n#define regLSDMA_QUEUE0_RB_WPTR_HI_BASE_IDX                                                             0\n#define regLSDMA_QUEUE0_RB_WPTR_POLL_CNTL                                                               0x0087\n#define regLSDMA_QUEUE0_RB_WPTR_POLL_CNTL_BASE_IDX                                                      0\n#define regLSDMA_QUEUE0_RB_RPTR_ADDR_HI                                                                 0x0088\n#define regLSDMA_QUEUE0_RB_RPTR_ADDR_HI_BASE_IDX                                                        0\n#define regLSDMA_QUEUE0_RB_RPTR_ADDR_LO                                                                 0x0089\n#define regLSDMA_QUEUE0_RB_RPTR_ADDR_LO_BASE_IDX                                                        0\n#define regLSDMA_QUEUE0_IB_CNTL                                                                         0x008a\n#define regLSDMA_QUEUE0_IB_CNTL_BASE_IDX                                                                0\n#define regLSDMA_QUEUE0_IB_RPTR                                                                         0x008b\n#define regLSDMA_QUEUE0_IB_RPTR_BASE_IDX                                                                0\n#define regLSDMA_QUEUE0_IB_OFFSET                                                                       0x008c\n#define regLSDMA_QUEUE0_IB_OFFSET_BASE_IDX                                                              0\n#define regLSDMA_QUEUE0_IB_BASE_LO                                                                      0x008d\n#define regLSDMA_QUEUE0_IB_BASE_LO_BASE_IDX                                                             0\n#define regLSDMA_QUEUE0_IB_BASE_HI                                                                      0x008e\n#define regLSDMA_QUEUE0_IB_BASE_HI_BASE_IDX                                                             0\n#define regLSDMA_QUEUE0_IB_SIZE                                                                         0x008f\n#define regLSDMA_QUEUE0_IB_SIZE_BASE_IDX                                                                0\n#define regLSDMA_QUEUE0_SKIP_CNTL                                                                       0x0090\n#define regLSDMA_QUEUE0_SKIP_CNTL_BASE_IDX                                                              0\n#define regLSDMA_QUEUE0_CONTEXT_STATUS                                                                  0x0091\n#define regLSDMA_QUEUE0_CONTEXT_STATUS_BASE_IDX                                                         0\n#define regLSDMA_QUEUE0_DOORBELL                                                                        0x0092\n#define regLSDMA_QUEUE0_DOORBELL_BASE_IDX                                                               0\n#define regLSDMA_QUEUE0_STATUS                                                                          0x00a8\n#define regLSDMA_QUEUE0_STATUS_BASE_IDX                                                                 0\n#define regLSDMA_QUEUE0_DOORBELL_LOG                                                                    0x00a9\n#define regLSDMA_QUEUE0_DOORBELL_LOG_BASE_IDX                                                           0\n#define regLSDMA_QUEUE0_WATERMARK                                                                       0x00aa\n#define regLSDMA_QUEUE0_WATERMARK_BASE_IDX                                                              0\n#define regLSDMA_QUEUE0_DOORBELL_OFFSET                                                                 0x00ab\n#define regLSDMA_QUEUE0_DOORBELL_OFFSET_BASE_IDX                                                        0\n#define regLSDMA_QUEUE0_CSA_ADDR_LO                                                                     0x00ac\n#define regLSDMA_QUEUE0_CSA_ADDR_LO_BASE_IDX                                                            0\n#define regLSDMA_QUEUE0_CSA_ADDR_HI                                                                     0x00ad\n#define regLSDMA_QUEUE0_CSA_ADDR_HI_BASE_IDX                                                            0\n#define regLSDMA_QUEUE0_RB_PREEMPT                                                                      0x00ae\n#define regLSDMA_QUEUE0_RB_PREEMPT_BASE_IDX                                                             0\n#define regLSDMA_QUEUE0_IB_SUB_REMAIN                                                                   0x00af\n#define regLSDMA_QUEUE0_IB_SUB_REMAIN_BASE_IDX                                                          0\n#define regLSDMA_QUEUE0_PREEMPT                                                                         0x00b0\n#define regLSDMA_QUEUE0_PREEMPT_BASE_IDX                                                                0\n#define regLSDMA_QUEUE0_DUMMY0                                                                          0x00b1\n#define regLSDMA_QUEUE0_DUMMY0_BASE_IDX                                                                 0\n#define regLSDMA_QUEUE0_RB_WPTR_POLL_ADDR_HI                                                            0x00b2\n#define regLSDMA_QUEUE0_RB_WPTR_POLL_ADDR_HI_BASE_IDX                                                   0\n#define regLSDMA_QUEUE0_RB_WPTR_POLL_ADDR_LO                                                            0x00b3\n#define regLSDMA_QUEUE0_RB_WPTR_POLL_ADDR_LO_BASE_IDX                                                   0\n#define regLSDMA_QUEUE0_RB_AQL_CNTL                                                                     0x00b4\n#define regLSDMA_QUEUE0_RB_AQL_CNTL_BASE_IDX                                                            0\n#define regLSDMA_QUEUE0_MINOR_PTR_UPDATE                                                                0x00b5\n#define regLSDMA_QUEUE0_MINOR_PTR_UPDATE_BASE_IDX                                                       0\n#define regLSDMA_QUEUE0_CNTL                                                                            0x00b6\n#define regLSDMA_QUEUE0_CNTL_BASE_IDX                                                                   0\n#define regLSDMA_QUEUE0_DUMMY1                                                                          0x00b8\n#define regLSDMA_QUEUE0_DUMMY1_BASE_IDX                                                                 0\n#define regLSDMA_QUEUE0_DUMMY2                                                                          0x00b9\n#define regLSDMA_QUEUE0_DUMMY2_BASE_IDX                                                                 0\n#define regLSDMA_QUEUE0_MIDCMD_DATA0                                                                    0x00c0\n#define regLSDMA_QUEUE0_MIDCMD_DATA0_BASE_IDX                                                           0\n#define regLSDMA_QUEUE0_MIDCMD_DATA1                                                                    0x00c1\n#define regLSDMA_QUEUE0_MIDCMD_DATA1_BASE_IDX                                                           0\n#define regLSDMA_QUEUE0_MIDCMD_DATA2                                                                    0x00c2\n#define regLSDMA_QUEUE0_MIDCMD_DATA2_BASE_IDX                                                           0\n#define regLSDMA_QUEUE0_MIDCMD_DATA3                                                                    0x00c3\n#define regLSDMA_QUEUE0_MIDCMD_DATA3_BASE_IDX                                                           0\n#define regLSDMA_QUEUE0_MIDCMD_DATA4                                                                    0x00c4\n#define regLSDMA_QUEUE0_MIDCMD_DATA4_BASE_IDX                                                           0\n#define regLSDMA_QUEUE0_MIDCMD_DATA5                                                                    0x00c5\n#define regLSDMA_QUEUE0_MIDCMD_DATA5_BASE_IDX                                                           0\n#define regLSDMA_QUEUE0_MIDCMD_DATA6                                                                    0x00c6\n#define regLSDMA_QUEUE0_MIDCMD_DATA6_BASE_IDX                                                           0\n#define regLSDMA_QUEUE0_MIDCMD_DATA7                                                                    0x00c7\n#define regLSDMA_QUEUE0_MIDCMD_DATA7_BASE_IDX                                                           0\n#define regLSDMA_QUEUE0_MIDCMD_DATA8                                                                    0x00c8\n#define regLSDMA_QUEUE0_MIDCMD_DATA8_BASE_IDX                                                           0\n#define regLSDMA_QUEUE0_MIDCMD_DATA9                                                                    0x00c9\n#define regLSDMA_QUEUE0_MIDCMD_DATA9_BASE_IDX                                                           0\n#define regLSDMA_QUEUE0_MIDCMD_DATA10                                                                   0x00ca\n#define regLSDMA_QUEUE0_MIDCMD_DATA10_BASE_IDX                                                          0\n#define regLSDMA_QUEUE0_MIDCMD_CNTL                                                                     0x00cb\n#define regLSDMA_QUEUE0_MIDCMD_CNTL_BASE_IDX                                                            0\n#define regLSDMA_QUEUE1_RB_CNTL                                                                         0x00d8\n#define regLSDMA_QUEUE1_RB_CNTL_BASE_IDX                                                                0\n#define regLSDMA_QUEUE1_RB_BASE                                                                         0x00d9\n#define regLSDMA_QUEUE1_RB_BASE_BASE_IDX                                                                0\n#define regLSDMA_QUEUE1_RB_BASE_HI                                                                      0x00da\n#define regLSDMA_QUEUE1_RB_BASE_HI_BASE_IDX                                                             0\n#define regLSDMA_QUEUE1_RB_RPTR                                                                         0x00db\n#define regLSDMA_QUEUE1_RB_RPTR_BASE_IDX                                                                0\n#define regLSDMA_QUEUE1_RB_RPTR_HI                                                                      0x00dc\n#define regLSDMA_QUEUE1_RB_RPTR_HI_BASE_IDX                                                             0\n#define regLSDMA_QUEUE1_RB_WPTR                                                                         0x00dd\n#define regLSDMA_QUEUE1_RB_WPTR_BASE_IDX                                                                0\n#define regLSDMA_QUEUE1_RB_WPTR_HI                                                                      0x00de\n#define regLSDMA_QUEUE1_RB_WPTR_HI_BASE_IDX                                                             0\n#define regLSDMA_QUEUE1_RB_WPTR_POLL_CNTL                                                               0x00df\n#define regLSDMA_QUEUE1_RB_WPTR_POLL_CNTL_BASE_IDX                                                      0\n#define regLSDMA_QUEUE1_RB_RPTR_ADDR_HI                                                                 0x00e0\n#define regLSDMA_QUEUE1_RB_RPTR_ADDR_HI_BASE_IDX                                                        0\n#define regLSDMA_QUEUE1_RB_RPTR_ADDR_LO                                                                 0x00e1\n#define regLSDMA_QUEUE1_RB_RPTR_ADDR_LO_BASE_IDX                                                        0\n#define regLSDMA_QUEUE1_IB_CNTL                                                                         0x00e2\n#define regLSDMA_QUEUE1_IB_CNTL_BASE_IDX                                                                0\n#define regLSDMA_QUEUE1_IB_RPTR                                                                         0x00e3\n#define regLSDMA_QUEUE1_IB_RPTR_BASE_IDX                                                                0\n#define regLSDMA_QUEUE1_IB_OFFSET                                                                       0x00e4\n#define regLSDMA_QUEUE1_IB_OFFSET_BASE_IDX                                                              0\n#define regLSDMA_QUEUE1_IB_BASE_LO                                                                      0x00e5\n#define regLSDMA_QUEUE1_IB_BASE_LO_BASE_IDX                                                             0\n#define regLSDMA_QUEUE1_IB_BASE_HI                                                                      0x00e6\n#define regLSDMA_QUEUE1_IB_BASE_HI_BASE_IDX                                                             0\n#define regLSDMA_QUEUE1_IB_SIZE                                                                         0x00e7\n#define regLSDMA_QUEUE1_IB_SIZE_BASE_IDX                                                                0\n#define regLSDMA_QUEUE1_SKIP_CNTL                                                                       0x00e8\n#define regLSDMA_QUEUE1_SKIP_CNTL_BASE_IDX                                                              0\n#define regLSDMA_QUEUE1_CONTEXT_STATUS                                                                  0x00e9\n#define regLSDMA_QUEUE1_CONTEXT_STATUS_BASE_IDX                                                         0\n#define regLSDMA_QUEUE1_DOORBELL                                                                        0x00ea\n#define regLSDMA_QUEUE1_DOORBELL_BASE_IDX                                                               0\n#define regLSDMA_QUEUE1_STATUS                                                                          0x0100\n#define regLSDMA_QUEUE1_STATUS_BASE_IDX                                                                 0\n#define regLSDMA_QUEUE1_DOORBELL_LOG                                                                    0x0101\n#define regLSDMA_QUEUE1_DOORBELL_LOG_BASE_IDX                                                           0\n#define regLSDMA_QUEUE1_WATERMARK                                                                       0x0102\n#define regLSDMA_QUEUE1_WATERMARK_BASE_IDX                                                              0\n#define regLSDMA_QUEUE1_DOORBELL_OFFSET                                                                 0x0103\n#define regLSDMA_QUEUE1_DOORBELL_OFFSET_BASE_IDX                                                        0\n#define regLSDMA_QUEUE1_CSA_ADDR_LO                                                                     0x0104\n#define regLSDMA_QUEUE1_CSA_ADDR_LO_BASE_IDX                                                            0\n#define regLSDMA_QUEUE1_CSA_ADDR_HI                                                                     0x0105\n#define regLSDMA_QUEUE1_CSA_ADDR_HI_BASE_IDX                                                            0\n#define regLSDMA_QUEUE1_RB_PREEMPT                                                                      0x0106\n#define regLSDMA_QUEUE1_RB_PREEMPT_BASE_IDX                                                             0\n#define regLSDMA_QUEUE1_IB_SUB_REMAIN                                                                   0x0107\n#define regLSDMA_QUEUE1_IB_SUB_REMAIN_BASE_IDX                                                          0\n#define regLSDMA_QUEUE1_PREEMPT                                                                         0x0108\n#define regLSDMA_QUEUE1_PREEMPT_BASE_IDX                                                                0\n#define regLSDMA_QUEUE1_DUMMY0                                                                          0x0109\n#define regLSDMA_QUEUE1_DUMMY0_BASE_IDX                                                                 0\n#define regLSDMA_QUEUE1_RB_WPTR_POLL_ADDR_HI                                                            0x010a\n#define regLSDMA_QUEUE1_RB_WPTR_POLL_ADDR_HI_BASE_IDX                                                   0\n#define regLSDMA_QUEUE1_RB_WPTR_POLL_ADDR_LO                                                            0x010b\n#define regLSDMA_QUEUE1_RB_WPTR_POLL_ADDR_LO_BASE_IDX                                                   0\n#define regLSDMA_QUEUE1_RB_AQL_CNTL                                                                     0x010c\n#define regLSDMA_QUEUE1_RB_AQL_CNTL_BASE_IDX                                                            0\n#define regLSDMA_QUEUE1_MINOR_PTR_UPDATE                                                                0x010d\n#define regLSDMA_QUEUE1_MINOR_PTR_UPDATE_BASE_IDX                                                       0\n#define regLSDMA_QUEUE1_CNTL                                                                            0x010e\n#define regLSDMA_QUEUE1_CNTL_BASE_IDX                                                                   0\n#define regLSDMA_QUEUE1_DUMMY1                                                                          0x0110\n#define regLSDMA_QUEUE1_DUMMY1_BASE_IDX                                                                 0\n#define regLSDMA_QUEUE1_DUMMY2                                                                          0x0111\n#define regLSDMA_QUEUE1_DUMMY2_BASE_IDX                                                                 0\n#define regLSDMA_QUEUE1_MIDCMD_DATA0                                                                    0x0118\n#define regLSDMA_QUEUE1_MIDCMD_DATA0_BASE_IDX                                                           0\n#define regLSDMA_QUEUE1_MIDCMD_DATA1                                                                    0x0119\n#define regLSDMA_QUEUE1_MIDCMD_DATA1_BASE_IDX                                                           0\n#define regLSDMA_QUEUE1_MIDCMD_DATA2                                                                    0x011a\n#define regLSDMA_QUEUE1_MIDCMD_DATA2_BASE_IDX                                                           0\n#define regLSDMA_QUEUE1_MIDCMD_DATA3                                                                    0x011b\n#define regLSDMA_QUEUE1_MIDCMD_DATA3_BASE_IDX                                                           0\n#define regLSDMA_QUEUE1_MIDCMD_DATA4                                                                    0x011c\n#define regLSDMA_QUEUE1_MIDCMD_DATA4_BASE_IDX                                                           0\n#define regLSDMA_QUEUE1_MIDCMD_DATA5                                                                    0x011d\n#define regLSDMA_QUEUE1_MIDCMD_DATA5_BASE_IDX                                                           0\n#define regLSDMA_QUEUE1_MIDCMD_DATA6                                                                    0x011e\n#define regLSDMA_QUEUE1_MIDCMD_DATA6_BASE_IDX                                                           0\n#define regLSDMA_QUEUE1_MIDCMD_DATA7                                                                    0x011f\n#define regLSDMA_QUEUE1_MIDCMD_DATA7_BASE_IDX                                                           0\n#define regLSDMA_QUEUE1_MIDCMD_DATA8                                                                    0x0120\n#define regLSDMA_QUEUE1_MIDCMD_DATA8_BASE_IDX                                                           0\n#define regLSDMA_QUEUE1_MIDCMD_DATA9                                                                    0x0121\n#define regLSDMA_QUEUE1_MIDCMD_DATA9_BASE_IDX                                                           0\n#define regLSDMA_QUEUE1_MIDCMD_DATA10                                                                   0x0122\n#define regLSDMA_QUEUE1_MIDCMD_DATA10_BASE_IDX                                                          0\n#define regLSDMA_QUEUE1_MIDCMD_CNTL                                                                     0x0123\n#define regLSDMA_QUEUE1_MIDCMD_CNTL_BASE_IDX                                                            0\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}