//module QQ(port_1, port_2);  
module Q2(input wire A1, A2, B2, output C1, AREWR); 
//module Q3(input wire A1, A2,  B1, z2);
endmodule
