DRAM_RULE_ENABLE,FUNC_0
GET_TOHM,FUNC_1
GET_TOLM,FUNC_2
INTERLEAVE_MODE,FUNC_3
IS_RIR_VALID,FUNC_4
MAX_RIR_RANGES,VAR_0
MAX_SAD,VAR_1
MAX_TAD,VAR_2
NUM_CHANNELS,VAR_3
RIR_LIMIT,FUNC_5
RIR_OFFSET,FUNC_6
RIR_RNK_TGT,FUNC_7
RIR_WAY,FUNC_8
SAD_LIMIT,FUNC_9
TAD_CH,FUNC_10
TAD_LIMIT,FUNC_11
TAD_OFFSET,FUNC_12
TAD_SOCK,FUNC_13
TAD_TGT0,FUNC_14
TAD_TGT1,FUNC_15
TAD_TGT2,FUNC_16
TAD_TGT3,FUNC_17
TOHM,VAR_4
TOLM,VAR_5
debugf0,FUNC_18
dram_rule,VAR_6
get_dram_attr,FUNC_19
interleave_list,VAR_7
pci_read_config_dword,FUNC_20
rir_offset,VAR_8
rir_way_limit,VAR_9
sad_pkg,FUNC_21
tad_ch_nilv_offset,VAR_10
tad_dram_rule,VAR_11
get_memory_layout,FUNC_22
mci,VAR_12
pvt,VAR_13
i,VAR_14
j,VAR_15
k,VAR_16
n_sads,VAR_17
n_tads,VAR_18
sad_interl,VAR_19
reg,VAR_20
limit,VAR_21
prv,VAR_22
tmp_mb,VAR_23
rir_way,VAR_24
