# 数据排序

设计一个时序逻辑电路，对输入32个8位无符号整数从小到大进行排序（若存在多个数据值相等，则不分先后，见例子）。例如：

l  输入32个数据依次为：31,
29, 27, 25, 23, 21, 19, 17, 15, 13, 11, 9, 7, 5, 3, 1, 2, 2, 4, 4, 4, 4, 8, 16,
8, 16, 32, 32, 0, 10, 20, 30

l  输出32个数据依次为：0,
1, 2, 2, 3, 4, 4, 4, 4, 5, 7, 8, 8, 9, 10, 11, 13, 15, 16, 16, 17, 19, 20, 21,
23, 25, 27, 29, 30, 31, 32, 32

顶层模块名为**sort_32_u8**，输入输出功能定义：

| **名称**                       | **方向** | **位宽** | **描述**                     |
| ---------------------------- | ------ | ------ | -------------------------- |
| clk                          | I      | 1      | 系统时钟                       |
| rst_n                        | I      | 1      | 系统异步复位，低电平有效               |
| vld_in                       | I      | 1      | 输入数据有效指示                   |
| din_0, din_1, … …, din_31    | I      | 8      | 输入数据0，输入数据1，……，<br> 输入数据31 |
| vld_out                      | O      | 1      | 输出数据有效指示                   |
| dout_0, dout_1, … …, dout_31 | O      | 8      | 输出数据0，输出数据1，……，<br> 输出数据31 |

注：din_0 ~ din_31共32个输入端口，dout_0~
dout_31共32个输出端口。输出数据dout_0 ~ dout_31的值从小到大排列。

设计要求：

1 Verilog实现代码可综合，给出综合以及仿真结果。

2 逻辑资源和延迟需要做权衡，使得数据输入到结果输出延迟周期数尽量少。
