FIRRTL version 3.2.0
circuit Top :
  module Top :
    input a : { b: UInt<1>[2], b_0: UInt<2>, b_1: UInt<3> }
    input a_b : UInt<4>[2]
    input a_b_0 : UInt<5>
