Fitter report for rgb2vga
Fri Oct 23 21:40:43 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Fitter RAM Summary
 27. |coco3|genlock:genlock|altsyncram:Mux54_rtl_0|altsyncram_0201:auto_generated|ALTSYNCRAM
 28. |coco3|genlock:genlock|altsyncram:Mux89_rtl_0|altsyncram_v101:auto_generated|ALTSYNCRAM
 29. |coco3|genlock:genlock|altsyncram:Mux57_rtl_0|altsyncram_2201:auto_generated|ALTSYNCRAM
 30. |coco3|genlock:genlock|altsyncram:Mux92_rtl_0|altsyncram_1201:auto_generated|ALTSYNCRAM
 31. |coco3|genlock:genlock|altsyncram:Mux60_rtl_0|altsyncram_4201:auto_generated|ALTSYNCRAM
 32. |coco3|genlock:genlock|altsyncram:Mux95_rtl_0|altsyncram_3201:auto_generated|ALTSYNCRAM
 33. Routing Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Estimated Delay Added for Hold Timing Summary
 45. Estimated Delay Added for Hold Timing Details
 46. Fitter Messages
 47. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Oct 23 21:40:43 2015      ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name                      ; rgb2vga                                    ;
; Top-level Entity Name              ; coco3                                      ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,096 / 22,320 ( 5 % )                     ;
;     Total combinational functions  ; 1,049 / 22,320 ( 5 % )                     ;
;     Dedicated logic registers      ; 405 / 22,320 ( 2 % )                       ;
; Total registers                    ; 405                                        ;
; Total pins                         ; 71 / 154 ( 46 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 34,304 / 608,256 ( 6 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                               ;
+----------------------------------------------------------------------------+--------------------------+---------------------------------------+
; Option                                                                     ; Setting                  ; Default Value                         ;
+----------------------------------------------------------------------------+--------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6             ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                        ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                       ;                                       ;
; Fit Attempts to Skip                                                       ; 0                        ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                    ;                                       ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                       ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                       ; Off                                   ;
; Reserve all unused pins                                                    ; As output driving ground ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                      ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                       ; On                                    ;
; Enable compact report table                                                ; Off                      ; Off                                   ;
; Auto Merge PLLs                                                            ; On                       ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                   ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                      ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                      ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                      ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                       ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation       ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                      ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation       ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                      ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                      ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                   ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                      ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically            ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically            ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                        ; 1                                     ;
; PCI I/O                                                                    ; Off                      ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                      ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                      ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                     ; Auto                                  ;
; Auto Delay Chains                                                          ; On                       ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                      ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                      ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                      ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                      ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                      ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                      ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                      ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                 ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                   ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                     ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                     ; Auto                                  ;
; Auto Global Clock                                                          ; On                       ; On                                    ;
; Auto Global Register Control Signals                                       ; On                       ; On                                    ;
; Synchronizer Identification                                                ; Off                      ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                       ; On                                    ;
; Optimize Design for Metastability                                          ; On                       ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                      ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                      ; Off                                   ;
+----------------------------------------------------------------------------+--------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; DRAM_CLK      ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; D0            ; Missing slew rate                    ;
; D1            ; Missing slew rate                    ;
; D2            ; Missing slew rate                    ;
; VGAR0         ; Missing slew rate                    ;
; VGAR1         ; Missing slew rate                    ;
; VGAG0         ; Missing slew rate                    ;
; VGAG1         ; Missing slew rate                    ;
; VGAB0         ; Missing slew rate                    ;
; VGAB1         ; Missing slew rate                    ;
; VGAR2         ; Missing slew rate                    ;
; VGAG2         ; Missing slew rate                    ;
; VGAVS         ; Missing slew rate                    ;
; VGAHS         ; Missing slew rate                    ;
; VGAB2         ; Missing slew rate                    ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_DQM[1]   ; Missing drive strength and slew rate ;
; DRAM_DQM[0]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                             ;
+----------+----------------+--------------+---------------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------------+---------------+----------------+
; Location ;                ;              ; pll_speccy:pll_inst ; PLL_1         ; QSF Assignment ;
+----------+----------------+--------------+---------------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1664 ) ; 0.00 % ( 0 / 1664 )        ; 0.00 % ( 0 / 1664 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1664 ) ; 0.00 % ( 0 / 1664 )        ; 0.00 % ( 0 / 1664 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1649 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 15 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/src/rgb2vga/vhdl/output_files/rgb2vga.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,096 / 22,320 ( 5 % )    ;
;     -- Combinational with no register       ; 691                       ;
;     -- Register only                        ; 47                        ;
;     -- Combinational with a register        ; 358                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 544                       ;
;     -- 3 input functions                    ; 236                       ;
;     -- <=2 input functions                  ; 269                       ;
;     -- Register only                        ; 47                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 844                       ;
;     -- arithmetic mode                      ; 205                       ;
;                                             ;                           ;
; Total registers*                            ; 405 / 23,018 ( 2 % )      ;
;     -- Dedicated logic registers            ; 405 / 22,320 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 84 / 1,395 ( 6 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 71 / 154 ( 46 % )         ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 3                         ;
; M9Ks                                        ; 9 / 66 ( 14 % )           ;
; Total block memory bits                     ; 34,304 / 608,256 ( 6 % )  ;
; Total block memory implementation bits      ; 82,944 / 608,256 ( 14 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 3 / 20 ( 15 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1.6% / 1.4% / 1.9%        ;
; Peak interconnect usage (total/H/V)         ; 5.9% / 4.1% / 8.4%        ;
; Maximum fan-out                             ; 303                       ;
; Highest non-global fan-out                  ; 75                        ;
; Total fan-out                               ; 4957                      ;
; Average fan-out                             ; 2.97                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1096 / 22320 ( 5 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 691                  ; 0                              ;
;     -- Register only                        ; 47                   ; 0                              ;
;     -- Combinational with a register        ; 358                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 544                  ; 0                              ;
;     -- 3 input functions                    ; 236                  ; 0                              ;
;     -- <=2 input functions                  ; 269                  ; 0                              ;
;     -- Register only                        ; 47                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 844                  ; 0                              ;
;     -- arithmetic mode                      ; 205                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 405                  ; 0                              ;
;     -- Dedicated logic registers            ; 405 / 22320 ( 2 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 84 / 1395 ( 6 % )    ; 0 / 1395 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 71                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 34304                ; 0                              ;
; Total RAM block bits                        ; 82944                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 9 / 66 ( 13 % )      ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 0 / 24 ( 0 % )       ; 4 / 24 ( 16 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 434                  ; 1                              ;
;     -- Registered Input Connections         ; 411                  ; 0                              ;
;     -- Output Connections                   ; 17                   ; 418                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4970                 ; 429                            ;
;     -- Registered Connections               ; 2176                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 32                   ; 419                            ;
;     -- hard_block:auto_generated_inst       ; 419                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 18                   ; 1                              ;
;     -- Output Ports                         ; 37                   ; 3                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; BRIGHT   ; B4    ; 8        ; 7            ; 34           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CLOCK_50 ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DIFFB    ; B12   ; 7        ; 43           ; 34           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; Bus LVDS     ; --                        ; User                 ; no        ;
; DIFFBn   ; A12   ; 7        ; 43           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; Bus LVDS     ; --                        ; User                 ; no        ;
; DIFFG    ; D12   ; 7        ; 51           ; 34           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; Bus LVDS     ; --                        ; User                 ; no        ;
; DIFFGn   ; D11   ; 7        ; 51           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; Bus LVDS     ; --                        ; User                 ; no        ;
; DIFFR    ; D9    ; 7        ; 31           ; 34           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; Bus LVDS     ; --                        ; User                 ; no        ;
; DIFFRn   ; C9    ; 7        ; 31           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; Bus LVDS     ; --                        ; User                 ; no        ;
; FP0      ; A5    ; 8        ; 14           ; 34           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; no        ;
; FP1      ; B6    ; 8        ; 16           ; 34           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; no        ;
; FP2      ; B7    ; 8        ; 18           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; no        ;
; FP3      ; A7    ; 8        ; 20           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; no        ;
; FP4      ; C8    ; 8        ; 23           ; 34           ; 14           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; no        ;
; FP5      ; E7    ; 8        ; 16           ; 34           ; 14           ; 19                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; no        ;
; FP6      ; E8    ; 8        ; 20           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; no        ;
; FP7      ; F9    ; 7        ; 34           ; 34           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; no        ;
; HSYNC    ; A8    ; 8        ; 25           ; 34           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; VSYNC    ; B8    ; 8        ; 25           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; D0            ; A3    ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D1            ; C3    ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D2            ; D3    ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; N2    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; N1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; L4    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; N5    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; N6    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; M8    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; P8    ; 3        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T7    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; N8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; T6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; M7    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; L1    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; P6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; R6    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; T5    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; L2    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; C2    ; 1        ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAB0         ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAB1         ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAB2         ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAG0         ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAG1         ; N11   ; 4        ; 43           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAG2         ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAHS         ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAR0         ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAR1         ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAR2         ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGAVS         ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------+
; DRAM_DQ[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[0]~en (inverted)  ;
; DRAM_DQ[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[10]~en (inverted) ;
; DRAM_DQ[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[11]~en (inverted) ;
; DRAM_DQ[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[12]~en (inverted) ;
; DRAM_DQ[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[13]~en (inverted) ;
; DRAM_DQ[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[14]~en (inverted) ;
; DRAM_DQ[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[15]~en (inverted) ;
; DRAM_DQ[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[1]~en (inverted)  ;
; DRAM_DQ[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[2]~en (inverted)  ;
; DRAM_DQ[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[3]~en (inverted)  ;
; DRAM_DQ[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[4]~en (inverted)  ;
; DRAM_DQ[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[5]~en (inverted)  ;
; DRAM_DQ[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[6]~en (inverted)  ;
; DRAM_DQ[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[7]~en (inverted)  ;
; DRAM_DQ[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[8]~en (inverted)  ;
; DRAM_DQ[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; sdram:dram|SdrDat[9]~en (inverted)  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+------------------------------------------+------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated    ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated    ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                      ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; Compiler configured    ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated    ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                      ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                      ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                                ; -                      ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                      ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                      ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                      ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                      ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO      ; FP7                     ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO      ; DIFFRn                  ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO      ; DIFFR                   ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; FP4                     ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO      ; FP6                     ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO      ; FP3                     ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO      ; FP2                     ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO      ; FP1                     ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO      ; FP5                     ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO      ; FP0                     ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO      ; BRIGHT                  ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 14 ( 50 % )  ; 2.5V          ; --           ;
; 2        ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ;
; 3        ; 24 / 25 ( 96 % ) ; 2.5V          ; --           ;
; 4        ; 7 / 20 ( 35 % )  ; 2.5V          ; --           ;
; 5        ; 4 / 18 ( 22 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 7        ; 7 / 24 ( 29 % )  ; 2.5V          ; --           ;
; 8        ; 13 / 24 ( 54 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 239        ; 8        ; D0                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 232        ; 8        ; FP0                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; A6       ; 225        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 220        ; 8        ; FP3                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; A8       ; 211        ; 8        ; HSYNC                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 188        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 186        ; 7        ; DIFFBn                                                    ; input  ; Bus LVDS     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 181        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 191        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 237        ; 8        ; BRIGHT                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 226        ; 8        ; FP1                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; B7       ; 221        ; 8        ; FP2                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; B8       ; 212        ; 8        ; VSYNC                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 189        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 187        ; 7        ; DIFFB                                                     ; input  ; Bus LVDS     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 182        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; D1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; FP4                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; C9       ; 200        ; 7        ; DIFFRn                                                    ; input  ; Bus LVDS     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 174        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 173        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 10         ; 1        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; D2                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 234        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 201        ; 7        ; DIFFR                                                     ; input  ; Bus LVDS     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; DIFFGn                                                    ; input  ; Bus LVDS     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; DIFFG                                                     ; input  ; Bus LVDS     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 170        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 169        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 227        ; 8        ; FP5                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; E8       ; 218        ; 8        ; FP6                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; E9       ; 205        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 184        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 183        ; 7        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 13         ; 1        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 8          ; 1        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 197        ; 7        ; FP7                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 167        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 159        ; 6        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT_WITH_WEAK_PULLUP           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 144        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 143        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 142        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 140        ; 5        ; VGAG2                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 134        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; VGAR0                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; VGAG1                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 133        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 132        ; 5        ; VGAR2                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; VGAG0                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; VGAB0                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 127        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 128        ; 5        ; VGAR1                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; VGAB2                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; VGAB1                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 107        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 120        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; GND*                                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 99         ; 4        ; VGAHS                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; VGAVS                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 115        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 116        ; 4        ; GND*                                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                     ;
+-------------------------------+---------------------------------------------------------------------------------+
; Name                          ; pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                                   ;
; PLL mode                      ; Normal                                                                          ;
; Compensate clock              ; clock0                                                                          ;
; Compensated input/output pins ; --                                                                              ;
; Switchover type               ; --                                                                              ;
; Input frequency 0             ; 50.0 MHz                                                                        ;
; Input frequency 1             ; --                                                                              ;
; Nominal PFD frequency         ; 10.0 MHz                                                                        ;
; Nominal VCO frequency         ; 1260.0 MHz                                                                      ;
; VCO post scale K counter      ; --                                                                              ;
; VCO frequency control         ; Auto                                                                            ;
; VCO phase shift step          ; 99 ps                                                                           ;
; VCO multiply                  ; --                                                                              ;
; VCO divide                    ; --                                                                              ;
; Freq min lock                 ; 27.0 MHz                                                                        ;
; Freq max lock                 ; 51.6 MHz                                                                        ;
; M VCO Tap                     ; 0                                                                               ;
; M Initial                     ; 1                                                                               ;
; M value                       ; 126                                                                             ;
; N value                       ; 5                                                                               ;
; Charge pump current           ; setting 1                                                                       ;
; Loop filter resistance        ; setting 16                                                                      ;
; Loop filter capacitance       ; setting 0                                                                       ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                              ;
; Bandwidth type                ; Medium                                                                          ;
; Real time reconfigurable      ; Off                                                                             ;
; Scan chain MIF file           ; --                                                                              ;
; Preserve PLL counter order    ; Off                                                                             ;
; PLL location                  ; PLL_1                                                                           ;
; Inclk0 signal                 ; CLOCK_50                                                                        ;
; Inclk1 signal                 ; --                                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                                   ;
; Inclk1 signal type            ; --                                                                              ;
+-------------------------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift  ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 126  ; 55  ; 114.55 MHz       ; 0 (0 ps)     ; 4.09 (99 ps)     ; 50/50      ; C0      ; 11            ; 6/5 Odd    ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 63   ; 125 ; 25.2 MHz         ; 0 (0 ps)     ; 0.90 (99 ps)     ; 50/50      ; C1      ; 50            ; 25/25 Even ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 126  ; 55  ; 114.55 MHz       ; 45 (1091 ps) ; 4.09 (99 ps)     ; 50/50      ; C2      ; 11            ; 6/5 Odd    ; --            ; 2       ; 3       ; pll_inst|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                      ; Library Name ;
+---------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
; |coco3                                                        ; 1096 (1)    ; 405 (0)                   ; 0 (0)         ; 34304       ; 9    ; 0            ; 0       ; 0         ; 71   ; 0            ; 691 (1)      ; 47 (0)            ; 358 (0)          ; |coco3                                                                                   ; work         ;
;    |altiobuf:lvds|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|altiobuf:lvds                                                                     ; work         ;
;       |altiobuf_iobuf_in_m0j:altiobuf_iobuf_in_m0j_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|altiobuf:lvds|altiobuf_iobuf_in_m0j:altiobuf_iobuf_in_m0j_component               ; work         ;
;    |dac_counter:dac_counter|                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |coco3|dac_counter:dac_counter                                                           ; work         ;
;       |lpm_counter:LPM_COUNTER_component|                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |coco3|dac_counter:dac_counter|lpm_counter:LPM_COUNTER_component                         ; work         ;
;          |cntr_b7i:auto_generated|                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |coco3|dac_counter:dac_counter|lpm_counter:LPM_COUNTER_component|cntr_b7i:auto_generated ; work         ;
;    |genlock:genlock|                                          ; 513 (513)   ; 133 (133)                 ; 0 (0)         ; 8704        ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 380 (380)    ; 5 (5)             ; 128 (128)        ; |coco3|genlock:genlock                                                                   ; work         ;
;       |altsyncram:Mux54_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|genlock:genlock|altsyncram:Mux54_rtl_0                                            ; work         ;
;          |altsyncram_0201:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|genlock:genlock|altsyncram:Mux54_rtl_0|altsyncram_0201:auto_generated             ; work         ;
;       |altsyncram:Mux57_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|genlock:genlock|altsyncram:Mux57_rtl_0                                            ; work         ;
;          |altsyncram_2201:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|genlock:genlock|altsyncram:Mux57_rtl_0|altsyncram_2201:auto_generated             ; work         ;
;       |altsyncram:Mux60_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|genlock:genlock|altsyncram:Mux60_rtl_0                                            ; work         ;
;          |altsyncram_4201:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|genlock:genlock|altsyncram:Mux60_rtl_0|altsyncram_4201:auto_generated             ; work         ;
;       |altsyncram:Mux89_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|genlock:genlock|altsyncram:Mux89_rtl_0                                            ; work         ;
;          |altsyncram_v101:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|genlock:genlock|altsyncram:Mux89_rtl_0|altsyncram_v101:auto_generated             ; work         ;
;       |altsyncram:Mux92_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|genlock:genlock|altsyncram:Mux92_rtl_0                                            ; work         ;
;          |altsyncram_1201:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|genlock:genlock|altsyncram:Mux92_rtl_0|altsyncram_1201:auto_generated             ; work         ;
;       |altsyncram:Mux95_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|genlock:genlock|altsyncram:Mux95_rtl_0                                            ; work         ;
;          |altsyncram_3201:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|genlock:genlock|altsyncram:Mux95_rtl_0|altsyncram_3201:auto_generated             ; work         ;
;    |input_detect:input_detect|                                ; 41 (41)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 29 (29)          ; |coco3|input_detect:input_detect                                                         ; work         ;
;    |pll_coco3:pll_inst|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|pll_coco3:pll_inst                                                                ; work         ;
;       |altpll:altpll_component|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|pll_coco3:pll_inst|altpll:altpll_component                                        ; work         ;
;          |pll_coco3_altpll:auto_generated|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated        ; work         ;
;    |ram2:ram2|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|ram2:ram2                                                                         ; work         ;
;       |altsyncram:altsyncram_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|ram2:ram2|altsyncram:altsyncram_component                                         ; work         ;
;          |altsyncram_inj1:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated          ; work         ;
;    |ram2:ram3|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|ram2:ram3                                                                         ; work         ;
;       |altsyncram:altsyncram_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|ram2:ram3|altsyncram:altsyncram_component                                         ; work         ;
;          |altsyncram_inj1:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |coco3|ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated          ; work         ;
;    |sdram:dram|                                               ; 317 (317)   ; 158 (158)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (159)    ; 40 (40)           ; 118 (118)        ; |coco3|sdram:dram                                                                        ; work         ;
;    |vgaout:vgaout|                                            ; 221 (221)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (139)    ; 2 (2)             ; 80 (80)          ; |coco3|vgaout:vgaout                                                                     ; work         ;
+---------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D0            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D2            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAR0         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAR1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAG0         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAG1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAB0         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAB1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAR2         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAG2         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAVS         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAHS         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGAB2         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DIFFB         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DIFFBn        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; DIFFG         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DIFFGn        ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; DIFFR         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DIFFRn        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; FP0           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; HSYNC         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; FP1           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; VSYNC         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; FP7           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FP6           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FP5           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FP2           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FP4           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; BRIGHT        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; FP3           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                         ;
+----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------+-------------------+---------+
; DRAM_DQ[15]                                              ;                   ;         ;
; DRAM_DQ[14]                                              ;                   ;         ;
; DRAM_DQ[13]                                              ;                   ;         ;
; DRAM_DQ[12]                                              ;                   ;         ;
; DRAM_DQ[11]                                              ;                   ;         ;
; DRAM_DQ[10]                                              ;                   ;         ;
; DRAM_DQ[9]                                               ;                   ;         ;
; DRAM_DQ[8]                                               ;                   ;         ;
;      - sdram:dram|pixelOut[8]~feeder                     ; 0                 ; 6       ;
; DRAM_DQ[7]                                               ;                   ;         ;
;      - sdram:dram|pixelOut[7]~feeder                     ; 1                 ; 6       ;
; DRAM_DQ[6]                                               ;                   ;         ;
;      - sdram:dram|pixelOut[6]~feeder                     ; 1                 ; 6       ;
; DRAM_DQ[5]                                               ;                   ;         ;
;      - sdram:dram|pixelOut[5]~feeder                     ; 1                 ; 6       ;
; DRAM_DQ[4]                                               ;                   ;         ;
;      - sdram:dram|pixelOut[4]~feeder                     ; 1                 ; 6       ;
; DRAM_DQ[3]                                               ;                   ;         ;
;      - sdram:dram|pixelOut[3]~feeder                     ; 1                 ; 6       ;
; DRAM_DQ[2]                                               ;                   ;         ;
;      - sdram:dram|pixelOut[2]                            ; 0                 ; 6       ;
; DRAM_DQ[1]                                               ;                   ;         ;
;      - sdram:dram|pixelOut[1]~feeder                     ; 1                 ; 6       ;
; DRAM_DQ[0]                                               ;                   ;         ;
;      - sdram:dram|pixelOut[0]~feeder                     ; 0                 ; 6       ;
; DIFFB                                                    ;                   ;         ;
;      - genlock:genlock|blue_adc~0                        ; 0                 ; 6       ;
;      - genlock:genlock|blue_adc~1                        ; 0                 ; 6       ;
;      - genlock:genlock|blue_adc~2                        ; 0                 ; 6       ;
;      - genlock:genlock|blue_adc~3                        ; 0                 ; 6       ;
;      - genlock:genlock|Mux6~0                            ; 0                 ; 6       ;
;      - genlock:genlock|blue_adc~4                        ; 0                 ; 6       ;
;      - genlock:genlock|blue_adc~5                        ; 0                 ; 6       ;
;      - genlock:genlock|blue_adc~6                        ; 0                 ; 6       ;
; DIFFBn                                                   ;                   ;         ;
;      - genlock:genlock|blue_adc~0                        ; 0                 ; 0       ;
;      - genlock:genlock|blue_adc~1                        ; 0                 ; 0       ;
;      - genlock:genlock|blue_adc~2                        ; 0                 ; 0       ;
;      - genlock:genlock|blue_adc~3                        ; 0                 ; 0       ;
;      - genlock:genlock|Mux6~0                            ; 0                 ; 0       ;
;      - genlock:genlock|blue_adc~4                        ; 0                 ; 0       ;
;      - genlock:genlock|blue_adc~5                        ; 0                 ; 0       ;
;      - genlock:genlock|blue_adc~6                        ; 0                 ; 0       ;
; DIFFG                                                    ;                   ;         ;
;      - genlock:genlock|green_adc~0                       ; 1                 ; 6       ;
;      - genlock:genlock|Mux3~0                            ; 1                 ; 6       ;
;      - genlock:genlock|green_adc~1                       ; 1                 ; 6       ;
;      - genlock:genlock|green_adc~2                       ; 1                 ; 6       ;
;      - genlock:genlock|green_adc~3                       ; 1                 ; 6       ;
;      - genlock:genlock|green_adc~4                       ; 1                 ; 6       ;
;      - genlock:genlock|green_adc~5                       ; 1                 ; 6       ;
;      - genlock:genlock|green_adc~6                       ; 1                 ; 6       ;
; DIFFGn                                                   ;                   ;         ;
;      - genlock:genlock|green_adc~0                       ; 1                 ; 0       ;
;      - genlock:genlock|Mux3~0                            ; 1                 ; 0       ;
;      - genlock:genlock|green_adc~1                       ; 1                 ; 0       ;
;      - genlock:genlock|green_adc~2                       ; 1                 ; 0       ;
;      - genlock:genlock|green_adc~3                       ; 1                 ; 0       ;
;      - genlock:genlock|green_adc~4                       ; 1                 ; 0       ;
;      - genlock:genlock|green_adc~5                       ; 1                 ; 0       ;
;      - genlock:genlock|green_adc~6                       ; 1                 ; 0       ;
; DIFFR                                                    ;                   ;         ;
;      - genlock:genlock|red_adc~0                         ; 0                 ; 6       ;
;      - genlock:genlock|red_adc~1                         ; 0                 ; 6       ;
;      - genlock:genlock|red_adc~2                         ; 0                 ; 6       ;
;      - genlock:genlock|red_adc~3                         ; 0                 ; 6       ;
;      - genlock:genlock|Mux0~0                            ; 0                 ; 6       ;
;      - genlock:genlock|red_adc~4                         ; 0                 ; 6       ;
;      - genlock:genlock|red_adc~5                         ; 0                 ; 6       ;
;      - genlock:genlock|red_adc~6                         ; 0                 ; 6       ;
; DIFFRn                                                   ;                   ;         ;
;      - genlock:genlock|red_adc~0                         ; 0                 ; 0       ;
;      - genlock:genlock|red_adc~1                         ; 0                 ; 0       ;
;      - genlock:genlock|red_adc~2                         ; 0                 ; 0       ;
;      - genlock:genlock|red_adc~3                         ; 0                 ; 0       ;
;      - genlock:genlock|Mux0~0                            ; 0                 ; 0       ;
;      - genlock:genlock|red_adc~4                         ; 0                 ; 0       ;
;      - genlock:genlock|red_adc~5                         ; 0                 ; 0       ;
;      - genlock:genlock|red_adc~6                         ; 0                 ; 0       ;
; CLOCK_50                                                 ;                   ;         ;
; FP0                                                      ;                   ;         ;
;      - vgaout:vgaout|bar~23                              ; 0                 ; 6       ;
;      - vgaout:vgaout|RESULT~22                           ; 0                 ; 6       ;
;      - vgaout:vgaout|RESULT~23                           ; 0                 ; 6       ;
;      - vgaout:vgaout|RESULT~24                           ; 0                 ; 6       ;
; HSYNC                                                    ;                   ;         ;
; FP1                                                      ;                   ;         ;
;      - input_detect:input_detect|hblank_out~0            ; 0                 ; 6       ;
;      - input_detect:input_detect|\horizontal:hcount[0]~3 ; 0                 ; 6       ;
;      - genlock:genlock|vsync_lock~0                      ; 0                 ; 6       ;
; VSYNC                                                    ;                   ;         ;
; FP7                                                      ;                   ;         ;
;      - genlock:genlock|front_porch[6]                    ; 0                 ; 6       ;
;      - genlock:genlock|pixel_d[0]                        ; 0                 ; 6       ;
;      - genlock:genlock|column[11]~29                     ; 0                 ; 6       ;
;      - genlock:genlock|front_porch~1                     ; 0                 ; 6       ;
;      - genlock:genlock|n_pixel~0                         ; 0                 ; 6       ;
;      - genlock:genlock|n_pixel~2                         ; 0                 ; 6       ;
;      - genlock:genlock|n_pixel~5                         ; 0                 ; 6       ;
;      - genlock:genlock|front_porch[4]~3                  ; 0                 ; 6       ;
;      - genlock:genlock|pixel_a[8]~27                     ; 0                 ; 6       ;
; FP6                                                      ;                   ;         ;
;      - genlock:genlock|front_porch~0                     ; 0                 ; 6       ;
;      - genlock:genlock|front_porch~1                     ; 0                 ; 6       ;
; FP5                                                      ;                   ;         ;
;      - genlock:genlock|front_porch~0                     ; 0                 ; 6       ;
;      - genlock:genlock|front_porch~1                     ; 0                 ; 6       ;
;      - genlock:genlock|Mux98~1                           ; 0                 ; 6       ;
;      - genlock:genlock|Mux98~2                           ; 0                 ; 6       ;
;      - genlock:genlock|Mux99~1                           ; 0                 ; 6       ;
;      - genlock:genlock|Mux99~2                           ; 0                 ; 6       ;
;      - genlock:genlock|Mux106~0                          ; 0                 ; 6       ;
;      - genlock:genlock|Mux100~1                          ; 0                 ; 6       ;
;      - genlock:genlock|Mux101~1                          ; 0                 ; 6       ;
;      - genlock:genlock|Mux102~1                          ; 0                 ; 6       ;
;      - genlock:genlock|Mux103~1                          ; 0                 ; 6       ;
;      - genlock:genlock|Mux104~1                          ; 0                 ; 6       ;
;      - genlock:genlock|Mux105~1                          ; 0                 ; 6       ;
;      - genlock:genlock|Mux106~1                          ; 0                 ; 6       ;
;      - genlock:genlock|artifact_mode~3                   ; 0                 ; 6       ;
;      - genlock:genlock|brown~0                           ; 0                 ; 6       ;
;      - genlock:genlock|magenta~0                         ; 0                 ; 6       ;
;      - genlock:genlock|aqua[5]~2                         ; 0                 ; 6       ;
;      - genlock:genlock|aqua[7]~feeder                    ; 0                 ; 6       ;
; FP2                                                      ;                   ;         ;
;      - genlock:genlock|artifact_mode~3                   ; 0                 ; 6       ;
; FP4                                                      ;                   ;         ;
;      - genlock:genlock|c_pixel~0                         ; 1                 ; 6       ;
;      - genlock:genlock|c_pixel~1                         ; 1                 ; 6       ;
;      - genlock:genlock|c_pixel~2                         ; 1                 ; 6       ;
;      - genlock:genlock|c_pixel~3                         ; 1                 ; 6       ;
;      - genlock:genlock|c_pixel~4                         ; 1                 ; 6       ;
;      - genlock:genlock|c_pixel~5                         ; 1                 ; 6       ;
;      - genlock:genlock|c_pixel~6                         ; 1                 ; 6       ;
;      - genlock:genlock|c_pixel~7                         ; 1                 ; 6       ;
;      - genlock:genlock|c_pixel~8                         ; 1                 ; 6       ;
;      - genlock:genlock|c_pixel~9                         ; 1                 ; 6       ;
;      - genlock:genlock|c_pixel~10                        ; 1                 ; 6       ;
; BRIGHT                                                   ;                   ;         ;
;      - genlock:genlock|c_pixel~1                         ; 1                 ; 6       ;
;      - genlock:genlock|c_pixel~5                         ; 1                 ; 6       ;
;      - genlock:genlock|c_pixel~8                         ; 1                 ; 6       ;
; FP3                                                      ;                   ;         ;
;      - genlock:genlock|brown~0                           ; 0                 ; 6       ;
;      - genlock:genlock|magenta~0                         ; 0                 ; 6       ;
+----------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                    ; PIN_R8             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; FP7                                                                                         ; PIN_F9             ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; genlock:genlock|Equal0~1                                                                    ; LCCOMB_X24_Y27_N0  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:genlock|column[11]~30                                                               ; LCCOMB_X23_Y23_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:genlock|hraster~0                                                                   ; LCCOMB_X19_Y24_N4  ; 18      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; genlock:genlock|process_a~0                                                                 ; LCCOMB_X23_Y23_N28 ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:genlock|process_col_nr~12                                                           ; LCCOMB_X19_Y23_N2  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:genlock|process_d~7                                                                 ; LCCOMB_X25_Y15_N10 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; genlock:genlock|vblank                                                                      ; FF_X20_Y23_N17     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; genlock:genlock|vsync_lock~0                                                                ; LCCOMB_X20_Y23_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; genlock:genlock|wren_pixel                                                                  ; FF_X19_Y23_N3      ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; input_detect:input_detect|\horizontal:hcount[0]~3                                           ; LCCOMB_X23_Y24_N30 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; input_detect:input_detect|hblank_out                                                        ; FF_X19_Y25_N11     ; 20      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; input_detect:input_detect|horizontal~0                                                      ; LCCOMB_X19_Y25_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; input_detect:input_detect|horizontal~1                                                      ; LCCOMB_X19_Y25_N26 ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 301     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 82      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1              ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sdram:dram|SdrAddress[5]~10                                                                 ; LCCOMB_X15_Y10_N18 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrAdr[10]~14                                                                    ; LCCOMB_X16_Y10_N6  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrCmd~0                                                                         ; LCCOMB_X15_Y11_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrCmd~1                                                                         ; LCCOMB_X18_Y12_N0  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrCmd~2                                                                         ; LCCOMB_X15_Y11_N8  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[0]~en                                                                     ; FF_X16_Y11_N21     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[10]~en                                                                    ; FF_X16_Y11_N19     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[11]~en                                                                    ; FF_X16_Y11_N1      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[12]~en                                                                    ; FF_X16_Y11_N7      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[13]~en                                                                    ; FF_X16_Y11_N29     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[14]~en                                                                    ; FF_X16_Y11_N27     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[15]~en                                                                    ; FF_X16_Y11_N9      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[1]~en                                                                     ; FF_X5_Y12_N11      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[2]~en                                                                     ; FF_X16_Y11_N3      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[3]~en                                                                     ; FF_X16_Y11_N25     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[4]~en                                                                     ; FF_X16_Y11_N23     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[5]~en                                                                     ; FF_X16_Y11_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[6]~en                                                                     ; FF_X16_Y11_N11     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[7]~en                                                                     ; FF_X16_Y11_N17     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[8]~en                                                                     ; FF_X16_Y11_N31     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrDat[9]~en                                                                     ; FF_X16_Y11_N5      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrRoutine.SdrRoutine_Init                                                       ; FF_X17_Y12_N5      ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram:dram|SdrUdq~2                                                                         ; LCCOMB_X15_Y11_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:dram|Selector78~1                                                                     ; LCCOMB_X17_Y11_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:dram|Selector7~14                                                                     ; LCCOMB_X17_Y12_N24 ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram:dram|Selector7~23                                                                     ; LCCOMB_X17_Y12_N0  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:dram|colLoadNr[0]~13                                                                  ; LCCOMB_X15_Y10_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:dram|colStoreNr[0]~13                                                                 ; LCCOMB_X18_Y12_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:dram|pixelOut[6]~1                                                                    ; LCCOMB_X20_Y8_N8   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:dram|rowLoadAck                                                                       ; FF_X16_Y12_N1      ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sdram:dram|rowStoreAck                                                                      ; FF_X17_Y13_N5      ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sdram:dram|wren_sdr                                                                         ; FF_X20_Y8_N9       ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; vgaout:vgaout|bar~23                                                                        ; LCCOMB_X26_Y6_N2   ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; vgaout:vgaout|blank~0                                                                       ; LCCOMB_X26_Y6_N24  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 301     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1    ; 82      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1    ; 32      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+--------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                    ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+--------------------------------+----------------------+------------------------+------------------------+---------------+
; genlock:genlock|altsyncram:Mux54_rtl_0|altsyncram_0201:auto_generated|ALTSYNCRAM    ; AUTO ; ROM              ; Single Clock ; 512          ; 3            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 512                         ; 3                           ; --                          ; --                          ; 1536                ; 1    ; rgb2vga.coco31.rtl.mif ; M9K_X22_Y16_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; genlock:genlock|altsyncram:Mux57_rtl_0|altsyncram_2201:auto_generated|ALTSYNCRAM    ; AUTO ; ROM              ; Single Clock ; 512          ; 3            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 512                         ; 3                           ; --                          ; --                          ; 1536                ; 1    ; rgb2vga.coco33.rtl.mif ; M9K_X22_Y19_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; genlock:genlock|altsyncram:Mux60_rtl_0|altsyncram_4201:auto_generated|ALTSYNCRAM    ; AUTO ; ROM              ; Single Clock ; 512          ; 2            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024  ; 512                         ; 2                           ; --                          ; --                          ; 1024                ; 1    ; rgb2vga.coco35.rtl.mif ; M9K_X22_Y21_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; genlock:genlock|altsyncram:Mux89_rtl_0|altsyncram_v101:auto_generated|ALTSYNCRAM    ; AUTO ; ROM              ; Single Clock ; 512          ; 3            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 512                         ; 3                           ; --                          ; --                          ; 1536                ; 1    ; rgb2vga.coco30.rtl.mif ; M9K_X22_Y20_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; genlock:genlock|altsyncram:Mux92_rtl_0|altsyncram_1201:auto_generated|ALTSYNCRAM    ; AUTO ; ROM              ; Single Clock ; 512          ; 3            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 512                         ; 3                           ; --                          ; --                          ; 1536                ; 1    ; rgb2vga.coco32.rtl.mif ; M9K_X22_Y17_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; genlock:genlock|altsyncram:Mux95_rtl_0|altsyncram_3201:auto_generated|ALTSYNCRAM    ; AUTO ; ROM              ; Single Clock ; 512          ; 3            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536  ; 512                         ; 3                           ; --                          ; --                          ; 1536                ; 1    ; rgb2vga.coco34.rtl.mif ; M9K_X22_Y18_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ram2:ram2|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 1024                        ; 9                           ; 1024                        ; 9                           ; 9216                ; 1    ; None                   ; M9K_X22_Y8_N0                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ram2:ram3|altsyncram:altsyncram_component|altsyncram_inj1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None                   ; M9K_X22_Y12_N0, M9K_X22_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+--------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |coco3|genlock:genlock|altsyncram:Mux54_rtl_0|altsyncram_0201:auto_generated|ALTSYNCRAM                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(000) (0) (0) (00)   ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;
;8;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;
;16;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;24;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;
;32;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;40;(001) (1) (1) (01)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;48;(101) (5) (5) (05)    ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;56;(011) (3) (3) (03)    ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;64;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;
;72;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;
;80;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;88;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;96;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;104;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;112;(101) (5) (5) (05)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;120;(101) (5) (5) (05)    ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;128;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;
;136;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;144;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;152;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;160;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;168;(110) (6) (6) (06)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;176;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;184;(001) (1) (1) (01)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;192;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;
;200;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;208;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;216;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;224;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;232;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;240;(110) (6) (6) (06)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;248;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;256;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;264;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;272;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;280;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;288;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;296;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;304;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;312;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;320;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;328;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;336;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;344;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;352;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;360;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;368;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;376;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;384;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;392;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;400;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;408;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;416;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;424;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;432;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;440;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;448;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;456;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;464;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;472;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;480;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;488;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;496;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;504;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |coco3|genlock:genlock|altsyncram:Mux89_rtl_0|altsyncram_v101:auto_generated|ALTSYNCRAM                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(000) (0) (0) (00)   ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;
;8;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;
;16;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;24;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;
;32;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;40;(001) (1) (1) (01)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;48;(101) (5) (5) (05)    ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;56;(011) (3) (3) (03)    ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;64;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;
;72;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;
;80;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;88;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;96;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;104;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;112;(101) (5) (5) (05)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;120;(101) (5) (5) (05)    ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;128;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;
;136;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;144;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;152;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;160;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;168;(110) (6) (6) (06)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;176;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;184;(001) (1) (1) (01)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;192;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;
;200;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;208;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;216;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;224;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;232;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;240;(110) (6) (6) (06)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;248;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;256;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;264;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;272;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;280;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;288;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;296;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;304;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;312;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;320;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;328;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;336;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;344;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;352;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;360;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;368;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;376;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;384;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;392;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;400;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;408;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;416;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;424;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;432;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;440;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;448;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;456;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;464;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;472;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;480;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;488;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;496;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;504;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |coco3|genlock:genlock|altsyncram:Mux57_rtl_0|altsyncram_2201:auto_generated|ALTSYNCRAM                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(000) (0) (0) (00)   ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;
;8;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;
;16;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;24;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;
;32;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;40;(001) (1) (1) (01)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;48;(101) (5) (5) (05)    ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;56;(011) (3) (3) (03)    ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;64;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;
;72;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;
;80;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;88;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;96;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;104;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;112;(101) (5) (5) (05)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;120;(101) (5) (5) (05)    ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;128;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;
;136;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;144;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;152;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;160;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;168;(110) (6) (6) (06)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;176;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;184;(001) (1) (1) (01)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;192;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;
;200;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;208;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;216;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;224;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;232;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;240;(110) (6) (6) (06)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;248;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;256;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;264;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;272;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;280;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;288;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;296;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;304;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;312;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;320;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;328;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;336;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;344;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;352;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;360;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;368;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;376;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;384;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;392;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;400;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;408;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;416;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;424;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;432;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;440;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;448;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;456;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;464;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;472;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;480;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;488;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;496;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;504;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |coco3|genlock:genlock|altsyncram:Mux92_rtl_0|altsyncram_1201:auto_generated|ALTSYNCRAM                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(000) (0) (0) (00)   ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;
;8;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;
;16;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;24;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;
;32;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;40;(001) (1) (1) (01)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;48;(101) (5) (5) (05)    ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;56;(011) (3) (3) (03)    ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;64;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;
;72;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;
;80;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;88;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;96;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;104;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;112;(101) (5) (5) (05)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;120;(101) (5) (5) (05)    ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;128;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;
;136;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;144;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;152;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;160;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;168;(110) (6) (6) (06)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;176;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;184;(001) (1) (1) (01)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;192;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;
;200;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;208;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;216;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;224;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;232;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;240;(110) (6) (6) (06)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;248;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;256;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;264;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;272;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;280;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;288;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;296;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;304;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;312;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;320;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;328;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;336;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;344;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;352;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;360;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;368;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;376;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;384;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;392;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;400;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;408;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;416;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;424;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;432;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;440;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;448;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;456;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;464;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;472;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;480;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;488;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;496;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;504;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |coco3|genlock:genlock|altsyncram:Mux60_rtl_0|altsyncram_4201:auto_generated|ALTSYNCRAM                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;
;8;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;
;16;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;
;24;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;
;32;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;40;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;48;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;56;(11) (3) (3) (03)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;64;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;
;72;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;
;80;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;
;88;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;96;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;104;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;112;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;120;(01) (1) (1) (01)    ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;128;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;
;136;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;
;144;(00) (0) (0) (00)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;152;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;160;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;168;(10) (2) (2) (02)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;176;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;184;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;192;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;
;200;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;208;(00) (0) (0) (00)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;216;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;224;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;232;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;240;(10) (2) (2) (02)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;248;(01) (1) (1) (01)    ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;256;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;264;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;272;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;280;(00) (0) (0) (00)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;288;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;296;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;304;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;312;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;320;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;
;328;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;336;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;344;(00) (0) (0) (00)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;352;(00) (0) (0) (00)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;360;(00) (0) (0) (00)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;368;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;376;(10) (2) (2) (02)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;384;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;392;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;
;400;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;408;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;416;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;424;(00) (0) (0) (00)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;432;(00) (0) (0) (00)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;440;(00) (0) (0) (00)    ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;448;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;456;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;464;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;472;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;480;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;488;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;496;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;
;504;(00) (0) (0) (00)    ;(00) (0) (0) (00)   ;(10) (2) (2) (02)   ;(10) (2) (2) (02)   ;(01) (1) (1) (01)   ;(01) (1) (1) (01)   ;(11) (3) (3) (03)   ;(11) (3) (3) (03)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |coco3|genlock:genlock|altsyncram:Mux95_rtl_0|altsyncram_3201:auto_generated|ALTSYNCRAM                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(000) (0) (0) (00)   ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;
;8;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;
;16;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;24;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;
;32;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;40;(001) (1) (1) (01)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;48;(101) (5) (5) (05)    ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;56;(011) (3) (3) (03)    ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;64;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;
;72;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;
;80;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;88;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;96;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;104;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;112;(101) (5) (5) (05)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;120;(101) (5) (5) (05)    ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;128;(000) (0) (0) (00)    ;(000) (0) (0) (00)   ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;
;136;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;
;144;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;152;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;160;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;168;(110) (6) (6) (06)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;176;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;184;(001) (1) (1) (01)    ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;192;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;
;200;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;208;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;216;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;224;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;232;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;240;(110) (6) (6) (06)    ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;248;(001) (1) (1) (01)    ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;(111) (7) (7) (07)   ;
;256;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;
;264;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;
;272;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;280;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;288;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;296;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;304;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;312;(110) (6) (6) (06)    ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;320;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;
;328;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;336;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;344;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;352;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;360;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;368;(010) (2) (2) (02)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;376;(010) (2) (2) (02)    ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;384;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;392;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;
;400;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(011) (3) (3) (03)   ;
;408;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;416;(100) (4) (4) (04)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;424;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;432;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;440;(100) (4) (4) (04)    ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;448;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;456;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;464;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;472;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;480;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;488;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;496;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;
;504;(000) (0) (0) (00)    ;(100) (4) (4) (04)   ;(010) (2) (2) (02)   ;(110) (6) (6) (06)   ;(001) (1) (1) (01)   ;(101) (5) (5) (05)   ;(011) (3) (3) (03)   ;(111) (7) (7) (07)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,331 / 71,559 ( 2 % ) ;
; C16 interconnects     ; 51 / 2,597 ( 2 % )     ;
; C4 interconnects      ; 814 / 46,848 ( 2 % )   ;
; Direct links          ; 182 / 71,559 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )        ;
; Local interconnects   ; 663 / 24,624 ( 3 % )   ;
; R24 interconnects     ; 50 / 2,496 ( 2 % )     ;
; R4 interconnects      ; 755 / 62,424 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.05) ; Number of LABs  (Total = 84) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 8                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 3                            ;
; 12                                          ; 2                            ;
; 13                                          ; 3                            ;
; 14                                          ; 9                            ;
; 15                                          ; 12                           ;
; 16                                          ; 40                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.52) ; Number of LABs  (Total = 84) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 9                            ;
; 1 Clock                            ; 69                           ;
; 1 Clock enable                     ; 31                           ;
; 1 Sync. clear                      ; 5                            ;
; 1 Sync. load                       ; 10                           ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.60) ; Number of LABs  (Total = 84) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 5                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 4                            ;
; 15                                           ; 2                            ;
; 16                                           ; 8                            ;
; 17                                           ; 5                            ;
; 18                                           ; 5                            ;
; 19                                           ; 5                            ;
; 20                                           ; 8                            ;
; 21                                           ; 5                            ;
; 22                                           ; 6                            ;
; 23                                           ; 4                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 4                            ;
; 27                                           ; 3                            ;
; 28                                           ; 4                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.21) ; Number of LABs  (Total = 84) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 9                            ;
; 2                                               ; 7                            ;
; 3                                               ; 7                            ;
; 4                                               ; 4                            ;
; 5                                               ; 7                            ;
; 6                                               ; 5                            ;
; 7                                               ; 5                            ;
; 8                                               ; 4                            ;
; 9                                               ; 5                            ;
; 10                                              ; 8                            ;
; 11                                              ; 6                            ;
; 12                                              ; 3                            ;
; 13                                              ; 6                            ;
; 14                                              ; 3                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.38) ; Number of LABs  (Total = 84) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 4                            ;
; 3                                            ; 9                            ;
; 4                                            ; 4                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 6                            ;
; 11                                           ; 6                            ;
; 12                                           ; 6                            ;
; 13                                           ; 5                            ;
; 14                                           ; 2                            ;
; 15                                           ; 4                            ;
; 16                                           ; 5                            ;
; 17                                           ; 3                            ;
; 18                                           ; 6                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 0                            ;
; 35                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 18    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 12    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                             ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                            ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 71        ; 0            ; 71        ; 0            ; 0            ; 71        ; 71        ; 0            ; 71        ; 71        ; 31           ; 39           ; 0            ; 8            ; 28           ; 31           ; 39           ; 28           ; 8            ; 0            ; 0            ; 39           ; 70           ; 0            ; 0            ; 0            ; 0            ; 71        ; 59           ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 71           ; 0         ; 71           ; 71           ; 0         ; 0         ; 71           ; 0         ; 0         ; 40           ; 32           ; 71           ; 63           ; 43           ; 40           ; 32           ; 43           ; 63           ; 71           ; 71           ; 32           ; 1            ; 71           ; 71           ; 71           ; 71           ; 0         ; 12           ; 71           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; D0                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; D1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; D2                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAR0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAR1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAG0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAG1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAB0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAB1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAR2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAG2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAVS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAHS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGAB2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DIFFB              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DIFFBn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DIFFG              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DIFFGn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DIFFR              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DIFFRn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP0                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSYNC              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VSYNC              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP7                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP6                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP5                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP4                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BRIGHT             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FP3                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; Compiler configured      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                              ;
+-----------------+------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                 ; Delay Added in ns ;
+-----------------+------------------------------------------------------+-------------------+
; I/O             ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.9               ;
+-----------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                     ;
+---------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                       ; Destination Register                                                                                  ; Delay Added in ns ;
+---------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------+
; FP5                                   ; genlock:genlock|front_porch[6]                                                                        ; 0.492             ;
; FP1                                   ; genlock:genlock|top_border[1]                                                                         ; 0.305             ;
; DIFFR                                 ; genlock:genlock|pixel_adc[7]                                                                          ; 0.258             ;
; VSYNC                                 ; genlock:genlock|top_border[1]                                                                         ; 0.230             ;
; genlock:genlock|\process_a:p_pixel[6] ; genlock:genlock|altsyncram:Mux89_rtl_0|altsyncram_v101:auto_generated|ram_block1a0~porta_address_reg0 ; 0.205             ;
; genlock:genlock|\process_a:p_pixel[7] ; genlock:genlock|altsyncram:Mux89_rtl_0|altsyncram_v101:auto_generated|ram_block1a0~porta_address_reg0 ; 0.205             ;
; genlock:genlock|\process_a:p_pixel[8] ; genlock:genlock|altsyncram:Mux89_rtl_0|altsyncram_v101:auto_generated|ram_block1a0~porta_address_reg0 ; 0.205             ;
; FP7                                   ; genlock:genlock|pixel_b[0]                                                                            ; 0.131             ;
; DIFFB                                 ; genlock:genlock|pixel_adc[1]                                                                          ; 0.106             ;
; FP6                                   ; genlock:genlock|front_porch[2]                                                                        ; 0.105             ;
; DIFFG                                 ; genlock:genlock|pixel_adc[3]                                                                          ; 0.051             ;
+---------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 11 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "rgb2vga"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 126, clock division of 55, and phase shift of 0 degrees (0 ps) for pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 63, clock division of 125, and phase shift of 0 degrees (0 ps) for pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 126, clock division of 55, and phase shift of 45 degrees (1091 ps) for pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[2] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (176598): PLL "pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_R8"
Info (332104): Reading SDC File: 'rgb2vga.out.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 55 -multiply_by 126 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -multiply_by 63 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[1]} {pll_inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 55 -multiply_by 126 -phase 45.00 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[2]} {pll_inst|altpll_component|auto_generated|pll1|clk[2]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at rgb2vga.out.sdc(266): sdram:dram|SdrCmd[3] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at rgb2vga.out.sdc(266): Argument <from> is not an object ID
    Info (332050): set_false_path -from {sdram:dram|SdrCmd[3]} -to {DRAM_CS_N}
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):    8.730 pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   39.682 pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    8.730 pll_inst|altpll_component|auto_generated|pll1|clk[2]
Info (176353): Automatically promoted node pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node pll_coco3:pll_inst|altpll:altpll_component|pll_coco3_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "pll_speccy:pll_inst" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.68 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/src/rgb2vga/vhdl/output_files/rgb2vga.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 1049 megabytes
    Info: Processing ended: Fri Oct 23 21:40:44 2015
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/src/rgb2vga/vhdl/output_files/rgb2vga.fit.smsg.


