
## 逻辑符号
| **与** | $AB$  | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091492048-33c7fadb-5de6-469d-9e21-03ecb45b6f84.png \| 71]] | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091514088-88838a86-6a7b-47ad-9cd4-d811817cd028.png \| 68]] |
| --- | --- | --- | --- |
| **或** | $A + B$   | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091528227-52f77396-caf6-468b-a09b-216f1ab3b11d.png \| 65]] | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091541658-1950531d-cfa6-4059-8b30-5c7d8b61b8a7.png \| 71]] |
| **非** | $\overline{A}$  | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091559778-fa2edcc2-b216-4379-b6f7-066e7cda1af2.png \| 60]] | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091571099-e7754175-2cff-4323-b582-08ac125a5772.png \| 90]] |
| **与非** | $\overline{AB}$  | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091583055-46c367cf-ef03-48e5-b6c6-b8e19374ac68.png \| 70]] | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091591510-1538d00a-cf44-4258-898a-fafb89a9abe6.png \| 78]] |
| **或非** | $\overline{A+B}$  | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091601786-3b5057c4-dbc8-4eab-bd1a-bb89c5a859c5.png \| 64]] | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091611567-047a9f6e-5e95-49b3-941a-5a813779e020.png \| 71]] |
| **异或** | $A\oplus B$  | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091623100-259533d6-44ab-4137-80c8-23bee2d0914a.png \| 70]] | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091639805-412038eb-aefd-4ff1-968f-61669b374851.png \| 62]] |
| **同或** | $A\odot B$  | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091631722-ad026871-a655-4170-8962-82435defa372.png \| 78]] | ![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1633091649098-b7a4f424-acdc-4e1b-8b4f-d0d1257de9d4.png \| 82]] |

其中：

- 异或运算：$A\oplus B = A\overline{B} + \overline{A}B$ ，异则返回真
- 同或运算：$A\odot B = \overline{AB} + AB $ ，同则返回真


## 运算定律
![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1632661886631-f0349ab1-f798-4080-8c1c-ac0ab2f0522b.png | 600]]


## 由真值表得到逻辑式

- 找到输出为 1 的行，将变量相乘，遇到 0 取反
- 将输出为 1 的所有行加起来

例如：
![[不活跃主题/计算机组成原理/基本逻辑电路/_attachments/1632662734026-ce069ba7-6423-4f68-9823-36af7728a677.png | 181]]


## 时序电路和组合电路
「组合逻辑电路」的输出仅仅取决于当前时刻的输入
「时序逻辑电路」的输出不仅取决于当前时刻的输入，还和之前的输入有关
