---
layout: post
title: 快速维特比译码器的新架构
date: 2017-12-11
description: communication
tag: Viterbi
---

[Lee I, Sonntag J L. A new architecture for the fast Viterbi algorithm[J]. IEEE transactions on communications, 2003, 51(10): 1624-1628.](http://ieeexplore.ieee.org/abstract/document/1237430/ "http://ieeexplore.ieee.org/abstract/document/1237430/")

# 摘要
为快速实现Viterbi算法采用了新型构架，使得传统的串行方式（累加-->比较-->筛选）的方式改为平行处理。增速33%，当然硬件实现的时候需要付出更大的面积。
通过增加状态数避免不同分支度量的状态转移到相同的状态上，通过这种方法规避了需要先完成累加才能得到对应的路径度量值，最后根据对比路径度量值的大小得到对应的最大似然路径。
因为$SM^{n+1}_k=SM^{n}_i+BM^n_{ik}$,经过增加状态的处理之后首先能够在$n+1$时刻到达$k$状态的分支度量$BM^n_{ij}$是相等的，因此在筛选其各自路径度量大小等同一次筛选其在$n$时刻的路径度量。
因此整个操作的过程由原来的顺序执行方式（累加-->比较-->筛选）改变为目前的并行处理方式。

\$$P(A|B) = {P(A,B) \over P(B)}1.1\$$