module lab4(input clk);
endmodule