Vivado Simulator v2022.1
Copyright 1986-1999, 2001-2022 Xilinx, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2022.1/bin/unwrapped/win64.o/xelab.exe --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L secureip --snapshot FFTTest_tb_func_synth xil_defaultlib.FFTTest_tb xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Pass Through NonSizing Optimizer
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module unisims_ver.x_lut3_mux8
Compiling module unisims_ver.LUT3
Compiling module unisims_ver.LUT6
Compiling module unisims_ver.LUT4
Compiling module unisims_ver.FDRE_default
Compiling module unisims_ver.IBUF
Compiling module unisims_ver.OBUF
Compiling module unisims_ver.LUT5
Compiling module unisims_ver.BUFG
Compiling module unisims_ver.x_lut1_mux2
Compiling module unisims_ver.LUT1
Compiling module unisims_ver.CARRY4
Compiling module xil_defaultlib.dbg_hub_CV
Compiling module unisims_ver.GND
Compiling module unisims_ver.x_lut2_mux4
Compiling module unisims_ver.LUT2
Compiling module unisims_ver.SRL16E_default
Compiling module xil_defaultlib.fftmodule_0_fftmodule_cordic_v6_...
Compiling module xil_defaultlib.fftmodule_0_xlcordic_66bbec3ad9d...
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOB_REG=1,REA...
Compiling module unisims_ver.RAMB18E1(DOB_REG=1,READ_WIDTH_B=...
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOB_REG=1,REA...
Compiling module unisims_ver.RAMB18E1(DOB_REG=1,READ_WIDTH_B=...
Compiling module unisims_ver.DSP48E1(ADREG=0,CARRYINREG=0,CAR...
Compiling module unisims_ver.DSP48E1(ADREG=0,CARRYINSELREG=0,...
Compiling module unisims_ver.DSP48E1(ACASCREG=2,ADREG=0,AREG=...
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module unisims_ver.SRLC32E_default
Compiling module unisims_ver.DSP48E1(ADREG=0,CARRYINREG=0,CAR...
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOB_REG=1,REA...
Compiling module unisims_ver.RAMB18E1(DOB_REG=1,READ_WIDTH_B=...
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,RAM...
Compiling module unisims_ver.RAM256X1S
Compiling module unisims_ver.RAM64X1S
Compiling module unisims_ver.DSP48E1(ACASCREG=2,AREG=2,B_INPU...
Compiling module unisims_ver.DSP48E1(ACASCREG=2,AREG=2,BCASCR...
Compiling module xil_defaultlib.fftmodule_0_fftmodule_xfft_v9_1_...
Compiling module xil_defaultlib.fftmodule_0_xlfftmodule_xfft_v9_...
Compiling module xil_defaultlib.fftmodule_0_fftmodule_struct
Compiling module xil_defaultlib.fftmodule_0_fftmodule
Compiling module xil_defaultlib.fftmodule_0
Compiling module unisims_ver.MUXF8
Compiling module unisims_ver.MUXF7
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB36E1(DOA_REG=1,DOB_REG=1,REA...
Compiling module unisims_ver.SRLC16E_default
Compiling module unisims_ver.CFGLUT5_default
Compiling module unisims_ver.FDSE_default
Compiling module xil_defaultlib.ila_1
Compiling module xil_defaultlib.SPIMasterSend
Compiling module xil_defaultlib.FrequencyScanner
Compiling module xil_defaultlib.FFTTest_tb
Compiling module xil_defaultlib.glbl
Built simulation snapshot FFTTest_tb_func_synth
