TimeQuest Timing Analyzer report for pratica1
Fri Apr 06 17:02:29 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SW[6]'
 12. Slow Model Hold: 'SW[6]'
 13. Slow Model Minimum Pulse Width: 'SW[6]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'SW[6]'
 26. Fast Model Hold: 'SW[6]'
 27. Fast Model Minimum Pulse Width: 'SW[6]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; pratica1                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; SW[6]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[6] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 61.0 MHz ; 61.0 MHz        ; SW[6]      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; SW[6] ; -15.393 ; -1338.791     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; SW[6] ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; SW[6] ; -2.000 ; -195.380              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[6]'                                                                                                                     ;
+---------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -15.393 ; memory:memory|outputValid       ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 16.426     ;
; -15.350 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 16.385     ;
; -15.330 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 16.365     ;
; -15.217 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 16.252     ;
; -15.209 ; memory:memory|currentWren       ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 16.244     ;
; -15.206 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 16.241     ;
; -15.086 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 16.121     ;
; -14.991 ; memory:memory|outputValid       ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 16.024     ;
; -14.948 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.983     ;
; -14.928 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.963     ;
; -14.901 ; memory:memory|outputValid       ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 15.932     ;
; -14.858 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.891     ;
; -14.838 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.871     ;
; -14.815 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.850     ;
; -14.807 ; memory:memory|currentWren       ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.842     ;
; -14.804 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.839     ;
; -14.725 ; memory:memory|currentAddress[2] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.758     ;
; -14.717 ; memory:memory|currentWren       ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.750     ;
; -14.714 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.747     ;
; -14.684 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.719     ;
; -14.682 ; memory:memory|outputValid       ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.008      ; 15.726     ;
; -14.639 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.010      ; 15.685     ;
; -14.619 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.010      ; 15.665     ;
; -14.594 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.627     ;
; -14.507 ; memory:memory|outputValid       ; memory:memory|cache[2][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 15.538     ;
; -14.506 ; memory:memory|currentAddress[2] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.010      ; 15.552     ;
; -14.498 ; memory:memory|currentWren       ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.010      ; 15.544     ;
; -14.495 ; memory:memory|currentAddress[4] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.010      ; 15.541     ;
; -14.492 ; memory:memory|outputValid       ; memory:memory|outputData[4] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 15.542     ;
; -14.492 ; memory:memory|outputValid       ; memory:memory|outputData[5] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 15.542     ;
; -14.492 ; memory:memory|outputValid       ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 15.542     ;
; -14.492 ; memory:memory|outputValid       ; memory:memory|outputData[7] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 15.542     ;
; -14.485 ; memory:memory|outputValid       ; memory:memory|cache[3][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.518     ;
; -14.485 ; memory:memory|outputValid       ; memory:memory|cache[3][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.518     ;
; -14.473 ; memory:memory|outputValid       ; memory:memory|cache[2][5]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.001      ; 15.510     ;
; -14.465 ; memory:memory|outputValid       ; memory:memory|cache[0][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 15.499     ;
; -14.465 ; memory:memory|outputValid       ; memory:memory|cache[0][9]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 15.499     ;
; -14.465 ; memory:memory|outputValid       ; memory:memory|cache[0][8]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 15.499     ;
; -14.465 ; memory:memory|outputValid       ; memory:memory|cache[0][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 15.499     ;
; -14.464 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.497     ;
; -14.459 ; memory:memory|outputValid       ; memory:memory|cache[1][1]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 15.485     ;
; -14.449 ; memory:memory|currentAddress[0] ; memory:memory|outputData[4] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.501     ;
; -14.449 ; memory:memory|currentAddress[0] ; memory:memory|outputData[5] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.501     ;
; -14.449 ; memory:memory|currentAddress[0] ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.501     ;
; -14.449 ; memory:memory|currentAddress[0] ; memory:memory|outputData[7] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.501     ;
; -14.444 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.477     ;
; -14.442 ; memory:memory|currentAddress[0] ; memory:memory|cache[3][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.477     ;
; -14.442 ; memory:memory|currentAddress[0] ; memory:memory|cache[3][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.477     ;
; -14.430 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][5]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 15.469     ;
; -14.429 ; memory:memory|currentAddress[3] ; memory:memory|outputData[4] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.481     ;
; -14.429 ; memory:memory|currentAddress[3] ; memory:memory|outputData[5] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.481     ;
; -14.429 ; memory:memory|currentAddress[3] ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.481     ;
; -14.429 ; memory:memory|currentAddress[3] ; memory:memory|outputData[7] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.481     ;
; -14.422 ; memory:memory|currentAddress[3] ; memory:memory|cache[3][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.457     ;
; -14.422 ; memory:memory|currentAddress[3] ; memory:memory|cache[3][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.457     ;
; -14.422 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 15.458     ;
; -14.422 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][9]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 15.458     ;
; -14.422 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 15.458     ;
; -14.422 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 15.458     ;
; -14.416 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][1]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 15.444     ;
; -14.410 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][5]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 15.449     ;
; -14.402 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 15.438     ;
; -14.402 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][9]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 15.438     ;
; -14.402 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 15.438     ;
; -14.402 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 15.438     ;
; -14.396 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][1]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 15.424     ;
; -14.375 ; memory:memory|currentAddress[1] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.010      ; 15.421     ;
; -14.348 ; memory:memory|outputValid       ; memory:memory|cache[3][9]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.009     ; 15.375     ;
; -14.336 ; memory:memory|outputValid       ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.369     ;
; -14.336 ; memory:memory|outputValid       ; memory:memory|cache[1][10]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.369     ;
; -14.336 ; memory:memory|outputValid       ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.369     ;
; -14.336 ; memory:memory|outputValid       ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.369     ;
; -14.334 ; memory:memory|outputValid       ; memory:memory|outputData[0] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 15.384     ;
; -14.334 ; memory:memory|outputValid       ; memory:memory|outputData[1] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 15.384     ;
; -14.334 ; memory:memory|outputValid       ; memory:memory|outputData[2] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 15.384     ;
; -14.334 ; memory:memory|outputValid       ; memory:memory|outputData[3] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 15.384     ;
; -14.331 ; memory:memory|currentAddress[2] ; memory:memory|cache[2][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.364     ;
; -14.326 ; memory:memory|outputValid       ; memory:memory|cache[1][4]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.008      ; 15.370     ;
; -14.323 ; memory:memory|currentWren       ; memory:memory|cache[2][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.356     ;
; -14.320 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 15.353     ;
; -14.316 ; memory:memory|currentAddress[2] ; memory:memory|outputData[4] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.368     ;
; -14.316 ; memory:memory|currentAddress[2] ; memory:memory|outputData[5] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.368     ;
; -14.316 ; memory:memory|currentAddress[2] ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.368     ;
; -14.316 ; memory:memory|currentAddress[2] ; memory:memory|outputData[7] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.368     ;
; -14.313 ; memory:memory|outputValid       ; memory:memory|cache[1][6]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.008      ; 15.357     ;
; -14.311 ; memory:memory|outputValid       ; memory:memory|cache[1][7]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.008      ; 15.355     ;
; -14.309 ; memory:memory|currentAddress[2] ; memory:memory|cache[3][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.344     ;
; -14.309 ; memory:memory|currentAddress[2] ; memory:memory|cache[3][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.344     ;
; -14.308 ; memory:memory|currentWren       ; memory:memory|outputData[4] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.360     ;
; -14.308 ; memory:memory|currentWren       ; memory:memory|outputData[5] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.360     ;
; -14.308 ; memory:memory|currentWren       ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.360     ;
; -14.308 ; memory:memory|currentWren       ; memory:memory|outputData[7] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.360     ;
; -14.305 ; memory:memory|currentAddress[4] ; memory:memory|outputData[4] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.357     ;
; -14.305 ; memory:memory|currentAddress[4] ; memory:memory|outputData[5] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.357     ;
; -14.305 ; memory:memory|currentAddress[4] ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.357     ;
; -14.305 ; memory:memory|currentAddress[4] ; memory:memory|outputData[7] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 15.357     ;
; -14.305 ; memory:memory|currentAddress[0] ; memory:memory|cache[3][9]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.007     ; 15.334     ;
; -14.301 ; memory:memory|currentWren       ; memory:memory|cache[3][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.336     ;
; -14.301 ; memory:memory|currentWren       ; memory:memory|cache[3][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.336     ;
; -14.298 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 15.333     ;
+---------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[6]'                                                                                                                                                                                                                ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; memory:memory|currentAddress[4] ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentAddress[3] ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|memCount[0]       ; memory:memory|memCount[0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|memCount[1]       ; memory:memory|memCount[1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|cache[3][8]       ; memory:memory|cache[3][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|cache[2][16]      ; memory:memory|cache[2][16]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|cache[1][9]       ; memory:memory|cache[1][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|writeAddress[0]   ; memory:memory|writeAddress[0]                                                                                           ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|writeAddress[1]   ; memory:memory|writeAddress[1]                                                                                           ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|cache[3][15]      ; memory:memory|cache[3][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[0]    ; memory:memory|currentData[0]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[7]    ; memory:memory|currentData[7]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[6]    ; memory:memory|currentData[6]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[5]    ; memory:memory|currentData[5]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[4]    ; memory:memory|currentData[4]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[3]    ; memory:memory|currentData[3]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[2]    ; memory:memory|currentData[2]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|currentData[1]    ; memory:memory|currentData[1]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memory:memory|cache[1][0]       ; memory:memory|cache[1][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.657      ;
; 0.672 ; memory:memory|memAddress[4]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ; SW[6]        ; SW[6]       ; 0.000        ; 0.055      ; 0.961      ;
; 0.674 ; memory:memory|memAddress[3]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ; SW[6]        ; SW[6]       ; 0.000        ; 0.055      ; 0.963      ;
; 0.680 ; memory:memory|memAddress[2]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ; SW[6]        ; SW[6]       ; 0.000        ; 0.055      ; 0.969      ;
; 0.686 ; memory:memory|memAddress[1]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ; SW[6]        ; SW[6]       ; 0.000        ; 0.055      ; 0.975      ;
; 0.795 ; memory:memory|memCount[0]       ; memory:memory|memCount[1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.061      ;
; 0.889 ; memory:memory|memData[5]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ; SW[6]        ; SW[6]       ; 0.000        ; 0.054      ; 1.177      ;
; 0.890 ; memory:memory|memData[4]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ; SW[6]        ; SW[6]       ; 0.000        ; 0.054      ; 1.178      ;
; 0.893 ; memory:memory|memData[1]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ; SW[6]        ; SW[6]       ; 0.000        ; 0.054      ; 1.181      ;
; 0.896 ; memory:memory|memData[0]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ; SW[6]        ; SW[6]       ; 0.000        ; 0.054      ; 1.184      ;
; 0.897 ; memory:memory|memData[6]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ; SW[6]        ; SW[6]       ; 0.000        ; 0.054      ; 1.185      ;
; 0.897 ; memory:memory|memData[2]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ; SW[6]        ; SW[6]       ; 0.000        ; 0.054      ; 1.185      ;
; 0.901 ; memory:memory|memData[3]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ; SW[6]        ; SW[6]       ; 0.000        ; 0.054      ; 1.189      ;
; 0.903 ; memory:memory|memData[7]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ; SW[6]        ; SW[6]       ; 0.000        ; 0.054      ; 1.191      ;
; 0.921 ; memory:memory|memAddress[0]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; 0.055      ; 1.210      ;
; 0.924 ; memory:memory|currentData[4]    ; memory:memory|cache[3][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.190      ;
; 1.097 ; memory:memory|currentData[6]    ; memory:memory|cache[3][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.363      ;
; 1.102 ; memory:memory|currentData[1]    ; memory:memory|cache[3][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.368      ;
; 1.125 ; memory:memory|cache[3][10]      ; memory:memory|memAddress[2]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.391      ;
; 1.128 ; memory:memory|currentData[3]    ; memory:memory|cache[3][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.394      ;
; 1.137 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][12]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 1.405      ;
; 1.209 ; memory:memory|cache[3][2]       ; memory:memory|cache[3][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.475      ;
; 1.211 ; memory:memory|cache[0][6]       ; memory:memory|cache[0][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.477      ;
; 1.226 ; memory:memory|cache[2][15]      ; memory:memory|cache[2][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.492      ;
; 1.299 ; memory:memory|currentData[4]    ; memory:memory|cache[0][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 1.564      ;
; 1.329 ; memory:memory|writeAddress[1]   ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.595      ;
; 1.346 ; memory:memory|cache[1][4]       ; memory:memory|cache[1][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.612      ;
; 1.352 ; memory:memory|cache[3][6]       ; memory:memory|cache[3][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.618      ;
; 1.376 ; memory:memory|cache[2][7]       ; memory:memory|cache[2][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.642      ;
; 1.377 ; memory:memory|cache[3][7]       ; memory:memory|cache[3][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.643      ;
; 1.391 ; memory:memory|cache[0][15]      ; memory:memory|cache[0][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.657      ;
; 1.394 ; memory:memory|currentAddress[1] ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.660      ;
; 1.396 ; memory:memory|currentAddress[1] ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.662      ;
; 1.398 ; memory:memory|cache[3][8]       ; memory:memory|memAddress[0]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.664      ;
; 1.473 ; memory:memory|cache[1][1]       ; memory:memory|cache[1][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.739      ;
; 1.480 ; memory:memory|cache[2][2]       ; memory:memory|cache[2][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.746      ;
; 1.480 ; memory:memory|cache[3][3]       ; memory:memory|cache[3][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.746      ;
; 1.483 ; memory:memory|cache[1][15]      ; memory:memory|cache[1][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.749      ;
; 1.491 ; memory:memory|cache[2][5]       ; memory:memory|cache[2][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.757      ;
; 1.492 ; memory:memory|cache[1][6]       ; memory:memory|cache[1][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.758      ;
; 1.496 ; memory:memory|cache[0][5]       ; memory:memory|cache[0][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.762      ;
; 1.509 ; memory:memory|cache[1][3]       ; memory:memory|cache[1][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.775      ;
; 1.511 ; memory:memory|cache[2][0]       ; memory:memory|cache[2][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.777      ;
; 1.514 ; memory:memory|currentAddress[4] ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.780      ;
; 1.516 ; memory:memory|cache[1][7]       ; memory:memory|cache[1][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.782      ;
; 1.516 ; memory:memory|cache[0][3]       ; memory:memory|cache[0][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.782      ;
; 1.517 ; memory:memory|currentWren       ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.783      ;
; 1.519 ; memory:memory|currentWren       ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.785      ;
; 1.522 ; memory:memory|cache[0][7]       ; memory:memory|cache[0][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.788      ;
; 1.525 ; memory:memory|currentAddress[2] ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.791      ;
; 1.527 ; memory:memory|cache[3][0]       ; memory:memory|cache[3][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.793      ;
; 1.527 ; memory:memory|currentAddress[2] ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.793      ;
; 1.549 ; memory:memory|currentData[6]    ; memory:memory|cache[2][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.815      ;
; 1.553 ; memory:memory|currentData[4]    ; memory:memory|cache[2][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.819      ;
; 1.569 ; memory:memory|currentData[2]    ; memory:memory|cache[3][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.004     ; 1.831      ;
; 1.613 ; memory:memory|currentData[7]    ; memory:memory|cache[3][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 1.876      ;
; 1.620 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][11]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.886      ;
; 1.640 ; memory:memory|currentAddress[3] ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.906      ;
; 1.658 ; memory:memory|currentAddress[0] ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.924      ;
; 1.660 ; memory:memory|currentAddress[0] ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.926      ;
; 1.682 ; memory:memory|currentData[7]    ; memory:memory|cache[2][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.004     ; 1.944      ;
; 1.691 ; memory:memory|currentAddress[2] ; memory:memory|cache[2][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 1.959      ;
; 1.701 ; memory:memory|outputValid       ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 1.965      ;
; 1.703 ; memory:memory|outputValid       ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 1.967      ;
; 1.705 ; memory:memory|memWren           ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ; SW[6]        ; SW[6]       ; 0.000        ; 0.051      ; 1.990      ;
; 1.714 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 1.982      ;
; 1.717 ; memory:memory|cache[0][2]       ; memory:memory|cache[0][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 1.983      ;
; 1.731 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][12]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 1.996      ;
; 1.735 ; memory:memory|currentAddress[4] ; memory:memory|cache[1][12]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.001     ; 2.000      ;
; 1.771 ; memory:memory|currentData[7]    ; memory:memory|outputData[7]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.006      ; 2.043      ;
; 1.773 ; memory:memory|currentData[1]    ; memory:memory|outputData[1]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.010      ; 2.049      ;
; 1.778 ; memory:memory|writeAddress[0]   ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 2.044      ;
; 1.785 ; memory:memory|currentData[4]    ; memory:memory|outputData[4]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.009      ; 2.060      ;
; 1.788 ; memory:memory|memWren           ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 2.054      ;
; 1.793 ; memory:memory|currentData[3]    ; memory:memory|outputData[3]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.010      ; 2.069      ;
; 1.799 ; memory:memory|currentData[2]    ; memory:memory|cache[2][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 2.062      ;
; 1.799 ; memory:memory|currentData[3]    ; memory:memory|cache[1][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.014     ; 2.051      ;
; 1.799 ; memory:memory|currentData[7]    ; memory:memory|cache[1][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 2.065      ;
; 1.800 ; memory:memory|currentData[0]    ; memory:memory|cache[3][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.004     ; 2.062      ;
; 1.804 ; memory:memory|currentData[5]    ; memory:memory|cache[1][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.006      ; 2.076      ;
; 1.805 ; memory:memory|currentData[5]    ; memory:memory|outputData[5]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.006      ; 2.077      ;
; 1.806 ; memory:memory|currentData[6]    ; memory:memory|outputData[6]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.009      ; 2.081      ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[6]'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[6] ; Rise       ; SW[6]                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][5]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][5]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][6]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][6]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][7]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][7]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][8]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][8]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][9]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][9]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][5]                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 16.538 ; 16.538 ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; 16.414 ; 16.414 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 15.987 ; 15.987 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 16.330 ; 16.330 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 16.538 ; 16.538 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; 16.460 ; 16.460 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 16.224 ; 16.224 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 3.123  ; 3.123  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 2.480  ; 2.480  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 3.102  ; 3.102  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; 7.250  ; 7.250  ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; 6.382  ; 6.382  ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; 5.960  ; 5.960  ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; 6.178  ; 6.178  ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; 6.643  ; 6.643  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 0.746  ; 0.746  ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; -1.473 ; -1.473 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; -1.295 ; -1.295 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; -1.628 ; -1.628 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; -0.515 ; -0.515 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; -0.788 ; -0.788 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; -1.532 ; -1.532 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.343  ; 0.343  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.375  ; 0.375  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.746  ; 0.746  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; -3.940 ; -3.940 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; -3.538 ; -3.538 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; -3.286 ; -3.286 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; -3.600 ; -3.600 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; -3.648 ; -3.648 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 9.440  ; 9.440  ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 9.189  ; 9.189  ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 9.166  ; 9.166  ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 9.172  ; 9.172  ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 9.440  ; 9.440  ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 9.428  ; 9.428  ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 9.427  ; 9.427  ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 9.427  ; 9.427  ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 10.854 ; 10.854 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 9.223  ; 9.223  ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 10.171 ; 10.171 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 9.655  ; 9.655  ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 10.854 ; 10.854 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 9.587  ; 9.587  ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 9.990  ; 9.990  ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 9.339  ; 9.339  ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 9.049  ; 9.049  ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 9.049  ; 9.049  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 8.999  ; 8.999  ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 9.027  ; 9.027  ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 8.999  ; 8.999  ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 9.005  ; 9.005  ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 9.274  ; 9.274  ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 9.275  ; 9.275  ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 9.261  ; 9.261  ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 9.255  ; 9.255  ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 8.951  ; 8.951  ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 8.951  ; 8.951  ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 9.857  ; 9.857  ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 9.343  ; 9.343  ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 10.541 ; 10.541 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 9.305  ; 9.305  ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 9.676  ; 9.676  ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 9.025  ; 9.025  ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 9.049  ; 9.049  ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 9.049  ; 9.049  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 7.029 ; 7.029 ; 7.029 ; 7.029 ;
; SW[0]      ; HEX6[1]     ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
; SW[0]      ; HEX6[2]     ;       ; 6.996 ; 6.996 ;       ;
; SW[0]      ; HEX6[3]     ; 7.582 ; 7.582 ; 7.582 ; 7.582 ;
; SW[0]      ; HEX6[4]     ; 7.572 ;       ;       ; 7.572 ;
; SW[0]      ; HEX6[5]     ; 7.553 ;       ;       ; 7.553 ;
; SW[0]      ; HEX6[6]     ; 7.568 ; 7.568 ; 7.568 ; 7.568 ;
; SW[1]      ; HEX6[0]     ; 6.974 ; 6.974 ; 6.974 ; 6.974 ;
; SW[1]      ; HEX6[1]     ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; SW[1]      ; HEX6[2]     ; 6.973 ;       ;       ; 6.973 ;
; SW[1]      ; HEX6[3]     ; 7.519 ; 7.519 ; 7.519 ; 7.519 ;
; SW[1]      ; HEX6[4]     ;       ; 7.516 ; 7.516 ;       ;
; SW[1]      ; HEX6[5]     ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; SW[1]      ; HEX6[6]     ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; SW[2]      ; HEX6[0]     ; 6.723 ; 6.723 ; 6.723 ; 6.723 ;
; SW[2]      ; HEX6[1]     ; 6.735 ;       ;       ; 6.735 ;
; SW[2]      ; HEX6[2]     ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; SW[2]      ; HEX6[3]     ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; SW[2]      ; HEX6[4]     ; 7.264 ; 7.264 ; 7.264 ; 7.264 ;
; SW[2]      ; HEX6[5]     ; 7.246 ; 7.246 ; 7.246 ; 7.246 ;
; SW[2]      ; HEX6[6]     ; 7.260 ; 7.260 ; 7.260 ; 7.260 ;
; SW[3]      ; HEX6[0]     ; 6.609 ; 6.609 ; 6.609 ; 6.609 ;
; SW[3]      ; HEX6[1]     ; 6.622 ; 6.622 ; 6.622 ; 6.622 ;
; SW[3]      ; HEX6[2]     ; 6.611 ; 6.611 ; 6.611 ; 6.611 ;
; SW[3]      ; HEX6[3]     ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; SW[3]      ; HEX6[4]     ;       ; 7.151 ; 7.151 ;       ;
; SW[3]      ; HEX6[5]     ; 7.132 ; 7.132 ; 7.132 ; 7.132 ;
; SW[3]      ; HEX6[6]     ; 7.144 ; 7.144 ; 7.144 ; 7.144 ;
; SW[4]      ; HEX7[0]     ; 6.105 ;       ;       ; 6.105 ;
; SW[4]      ; HEX7[3]     ; 6.075 ;       ;       ; 6.075 ;
; SW[4]      ; HEX7[4]     ; 6.075 ;       ;       ; 6.075 ;
; SW[4]      ; HEX7[5]     ; 6.109 ;       ;       ; 6.109 ;
; SW[5]      ; HEX3[0]     ;       ; 5.127 ; 5.127 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 5.392 ; 5.392 ;       ;
; SW[10]     ; HEX4[0]     ; 5.374 ; 5.374 ; 5.374 ; 5.374 ;
; SW[10]     ; HEX4[1]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; SW[10]     ; HEX4[2]     ;       ; 5.268 ; 5.268 ;       ;
; SW[10]     ; HEX4[3]     ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; SW[10]     ; HEX4[4]     ; 5.099 ;       ;       ; 5.099 ;
; SW[10]     ; HEX4[5]     ; 5.108 ;       ;       ; 5.108 ;
; SW[10]     ; HEX4[6]     ; 5.262 ; 5.262 ; 5.262 ; 5.262 ;
; SW[11]     ; HEX4[0]     ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; SW[11]     ; HEX4[1]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[11]     ; HEX4[2]     ; 5.129 ;       ;       ; 5.129 ;
; SW[11]     ; HEX4[3]     ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; SW[11]     ; HEX4[4]     ;       ; 4.966 ; 4.966 ;       ;
; SW[11]     ; HEX4[5]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW[11]     ; HEX4[6]     ; 5.137 ; 5.137 ; 5.137 ; 5.137 ;
; SW[12]     ; HEX4[0]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; SW[12]     ; HEX4[1]     ; 5.534 ;       ;       ; 5.534 ;
; SW[12]     ; HEX4[2]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[12]     ; HEX4[3]     ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; SW[12]     ; HEX4[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[12]     ; HEX4[5]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[12]     ; HEX4[6]     ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; SW[13]     ; HEX4[0]     ; 9.558 ; 9.558 ; 9.558 ; 9.558 ;
; SW[13]     ; HEX4[1]     ; 9.565 ; 9.565 ; 9.565 ; 9.565 ;
; SW[13]     ; HEX4[2]     ; 9.450 ; 9.450 ; 9.450 ; 9.450 ;
; SW[13]     ; HEX4[3]     ; 9.246 ; 9.246 ; 9.246 ; 9.246 ;
; SW[13]     ; HEX4[4]     ;       ; 9.283 ; 9.283 ;       ;
; SW[13]     ; HEX4[5]     ; 9.291 ; 9.291 ; 9.291 ; 9.291 ;
; SW[13]     ; HEX4[6]     ; 9.440 ; 9.440 ; 9.440 ; 9.440 ;
; SW[14]     ; HEX5[0]     ; 8.884 ; 8.884 ; 8.884 ; 8.884 ;
; SW[14]     ; HEX5[1]     ; 8.867 ; 8.867 ; 8.867 ; 8.867 ;
; SW[14]     ; HEX5[2]     ;       ; 8.856 ; 8.856 ;       ;
; SW[14]     ; HEX5[3]     ; 9.426 ; 9.426 ; 9.426 ; 9.426 ;
; SW[14]     ; HEX5[4]     ; 9.397 ;       ;       ; 9.397 ;
; SW[14]     ; HEX5[5]     ; 9.407 ;       ;       ; 9.407 ;
; SW[14]     ; HEX5[6]     ; 9.572 ; 9.572 ; 9.572 ; 9.572 ;
; SW[15]     ; HEX5[0]     ; 9.141 ; 9.141 ; 9.141 ; 9.141 ;
; SW[15]     ; HEX5[1]     ; 9.154 ; 9.154 ; 9.154 ; 9.154 ;
; SW[15]     ; HEX5[2]     ; 9.143 ;       ;       ; 9.143 ;
; SW[15]     ; HEX5[3]     ; 9.240 ; 9.240 ; 9.240 ; 9.240 ;
; SW[15]     ; HEX5[4]     ;       ; 9.208 ; 9.208 ;       ;
; SW[15]     ; HEX5[5]     ; 9.221 ; 9.221 ; 9.221 ; 9.221 ;
; SW[15]     ; HEX5[6]     ; 9.386 ; 9.386 ; 9.386 ; 9.386 ;
; SW[16]     ; HEX5[0]     ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; SW[16]     ; HEX5[1]     ; 9.044 ;       ;       ; 9.044 ;
; SW[16]     ; HEX5[2]     ; 9.031 ; 9.031 ; 9.031 ; 9.031 ;
; SW[16]     ; HEX5[3]     ; 9.091 ; 9.091 ; 9.091 ; 9.091 ;
; SW[16]     ; HEX5[4]     ; 9.057 ; 9.057 ; 9.057 ; 9.057 ;
; SW[16]     ; HEX5[5]     ; 9.069 ; 9.069 ; 9.069 ; 9.069 ;
; SW[16]     ; HEX5[6]     ; 9.237 ; 9.237 ; 9.237 ; 9.237 ;
; SW[17]     ; HEX5[0]     ; 9.205 ; 9.205 ; 9.205 ; 9.205 ;
; SW[17]     ; HEX5[1]     ; 9.212 ; 9.212 ; 9.212 ; 9.212 ;
; SW[17]     ; HEX5[2]     ; 9.199 ; 9.199 ; 9.199 ; 9.199 ;
; SW[17]     ; HEX5[3]     ; 8.956 ; 8.956 ; 8.956 ; 8.956 ;
; SW[17]     ; HEX5[4]     ;       ; 8.924 ; 8.924 ;       ;
; SW[17]     ; HEX5[5]     ; 8.937 ; 8.937 ; 8.937 ; 8.937 ;
; SW[17]     ; HEX5[6]     ; 9.105 ; 9.105 ; 9.105 ; 9.105 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 7.029 ; 7.029 ; 7.029 ; 7.029 ;
; SW[0]      ; HEX6[1]     ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
; SW[0]      ; HEX6[2]     ;       ; 6.996 ; 6.996 ;       ;
; SW[0]      ; HEX6[3]     ; 7.582 ; 7.582 ; 7.582 ; 7.582 ;
; SW[0]      ; HEX6[4]     ; 7.572 ;       ;       ; 7.572 ;
; SW[0]      ; HEX6[5]     ; 7.553 ;       ;       ; 7.553 ;
; SW[0]      ; HEX6[6]     ; 7.568 ; 7.568 ; 7.568 ; 7.568 ;
; SW[1]      ; HEX6[0]     ; 6.974 ; 6.974 ; 6.974 ; 6.974 ;
; SW[1]      ; HEX6[1]     ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; SW[1]      ; HEX6[2]     ; 6.973 ;       ;       ; 6.973 ;
; SW[1]      ; HEX6[3]     ; 7.519 ; 7.519 ; 7.519 ; 7.519 ;
; SW[1]      ; HEX6[4]     ;       ; 7.516 ; 7.516 ;       ;
; SW[1]      ; HEX6[5]     ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; SW[1]      ; HEX6[6]     ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; SW[2]      ; HEX6[0]     ; 6.723 ; 6.723 ; 6.723 ; 6.723 ;
; SW[2]      ; HEX6[1]     ; 6.735 ;       ;       ; 6.735 ;
; SW[2]      ; HEX6[2]     ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; SW[2]      ; HEX6[3]     ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; SW[2]      ; HEX6[4]     ; 7.264 ; 7.264 ; 7.264 ; 7.264 ;
; SW[2]      ; HEX6[5]     ; 7.246 ; 7.246 ; 7.246 ; 7.246 ;
; SW[2]      ; HEX6[6]     ; 7.260 ; 7.260 ; 7.260 ; 7.260 ;
; SW[3]      ; HEX6[0]     ; 6.609 ; 6.609 ; 6.609 ; 6.609 ;
; SW[3]      ; HEX6[1]     ; 6.622 ; 6.622 ; 6.622 ; 6.622 ;
; SW[3]      ; HEX6[2]     ; 6.611 ; 6.611 ; 6.611 ; 6.611 ;
; SW[3]      ; HEX6[3]     ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; SW[3]      ; HEX6[4]     ;       ; 7.151 ; 7.151 ;       ;
; SW[3]      ; HEX6[5]     ; 7.132 ; 7.132 ; 7.132 ; 7.132 ;
; SW[3]      ; HEX6[6]     ; 7.144 ; 7.144 ; 7.144 ; 7.144 ;
; SW[4]      ; HEX7[0]     ; 6.105 ;       ;       ; 6.105 ;
; SW[4]      ; HEX7[3]     ; 6.075 ;       ;       ; 6.075 ;
; SW[4]      ; HEX7[4]     ; 6.075 ;       ;       ; 6.075 ;
; SW[4]      ; HEX7[5]     ; 6.109 ;       ;       ; 6.109 ;
; SW[5]      ; HEX3[0]     ;       ; 5.127 ; 5.127 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 5.392 ; 5.392 ;       ;
; SW[10]     ; HEX4[0]     ; 5.374 ; 5.374 ; 5.374 ; 5.374 ;
; SW[10]     ; HEX4[1]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; SW[10]     ; HEX4[2]     ;       ; 5.268 ; 5.268 ;       ;
; SW[10]     ; HEX4[3]     ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; SW[10]     ; HEX4[4]     ; 5.099 ;       ;       ; 5.099 ;
; SW[10]     ; HEX4[5]     ; 5.108 ;       ;       ; 5.108 ;
; SW[10]     ; HEX4[6]     ; 5.262 ; 5.262 ; 5.262 ; 5.262 ;
; SW[11]     ; HEX4[0]     ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; SW[11]     ; HEX4[1]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[11]     ; HEX4[2]     ; 5.129 ;       ;       ; 5.129 ;
; SW[11]     ; HEX4[3]     ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; SW[11]     ; HEX4[4]     ;       ; 4.966 ; 4.966 ;       ;
; SW[11]     ; HEX4[5]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW[11]     ; HEX4[6]     ; 5.137 ; 5.137 ; 5.137 ; 5.137 ;
; SW[12]     ; HEX4[0]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; SW[12]     ; HEX4[1]     ; 5.534 ;       ;       ; 5.534 ;
; SW[12]     ; HEX4[2]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[12]     ; HEX4[3]     ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; SW[12]     ; HEX4[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[12]     ; HEX4[5]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[12]     ; HEX4[6]     ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; SW[13]     ; HEX4[0]     ; 9.558 ; 9.558 ; 9.558 ; 9.558 ;
; SW[13]     ; HEX4[1]     ; 9.565 ; 9.565 ; 9.565 ; 9.565 ;
; SW[13]     ; HEX4[2]     ; 9.450 ; 9.450 ; 9.450 ; 9.450 ;
; SW[13]     ; HEX4[3]     ; 9.246 ; 9.246 ; 9.246 ; 9.246 ;
; SW[13]     ; HEX4[4]     ;       ; 9.283 ; 9.283 ;       ;
; SW[13]     ; HEX4[5]     ; 9.291 ; 9.291 ; 9.291 ; 9.291 ;
; SW[13]     ; HEX4[6]     ; 9.440 ; 9.440 ; 9.440 ; 9.440 ;
; SW[14]     ; HEX5[0]     ; 8.884 ; 8.884 ; 8.884 ; 8.884 ;
; SW[14]     ; HEX5[1]     ; 8.867 ; 8.867 ; 8.867 ; 8.867 ;
; SW[14]     ; HEX5[2]     ;       ; 8.856 ; 8.856 ;       ;
; SW[14]     ; HEX5[3]     ; 9.426 ; 9.426 ; 9.426 ; 9.426 ;
; SW[14]     ; HEX5[4]     ; 9.397 ;       ;       ; 9.397 ;
; SW[14]     ; HEX5[5]     ; 9.407 ;       ;       ; 9.407 ;
; SW[14]     ; HEX5[6]     ; 9.572 ; 9.572 ; 9.572 ; 9.572 ;
; SW[15]     ; HEX5[0]     ; 9.141 ; 9.141 ; 9.141 ; 9.141 ;
; SW[15]     ; HEX5[1]     ; 9.154 ; 9.154 ; 9.154 ; 9.154 ;
; SW[15]     ; HEX5[2]     ; 9.143 ;       ;       ; 9.143 ;
; SW[15]     ; HEX5[3]     ; 9.240 ; 9.240 ; 9.240 ; 9.240 ;
; SW[15]     ; HEX5[4]     ;       ; 9.208 ; 9.208 ;       ;
; SW[15]     ; HEX5[5]     ; 9.221 ; 9.221 ; 9.221 ; 9.221 ;
; SW[15]     ; HEX5[6]     ; 9.386 ; 9.386 ; 9.386 ; 9.386 ;
; SW[16]     ; HEX5[0]     ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; SW[16]     ; HEX5[1]     ; 9.044 ;       ;       ; 9.044 ;
; SW[16]     ; HEX5[2]     ; 9.031 ; 9.031 ; 9.031 ; 9.031 ;
; SW[16]     ; HEX5[3]     ; 9.091 ; 9.091 ; 9.091 ; 9.091 ;
; SW[16]     ; HEX5[4]     ; 9.057 ; 9.057 ; 9.057 ; 9.057 ;
; SW[16]     ; HEX5[5]     ; 9.069 ; 9.069 ; 9.069 ; 9.069 ;
; SW[16]     ; HEX5[6]     ; 9.237 ; 9.237 ; 9.237 ; 9.237 ;
; SW[17]     ; HEX5[0]     ; 9.205 ; 9.205 ; 9.205 ; 9.205 ;
; SW[17]     ; HEX5[1]     ; 9.212 ; 9.212 ; 9.212 ; 9.212 ;
; SW[17]     ; HEX5[2]     ; 9.199 ; 9.199 ; 9.199 ; 9.199 ;
; SW[17]     ; HEX5[3]     ; 8.956 ; 8.956 ; 8.956 ; 8.956 ;
; SW[17]     ; HEX5[4]     ;       ; 8.924 ; 8.924 ;       ;
; SW[17]     ; HEX5[5]     ; 8.937 ; 8.937 ; 8.937 ; 8.937 ;
; SW[17]     ; HEX5[6]     ; 9.105 ; 9.105 ; 9.105 ; 9.105 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; SW[6] ; -6.146 ; -539.367      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; SW[6] ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; SW[6] ; -2.000 ; -195.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[6]'                                                                                                                    ;
+--------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -6.146 ; memory:memory|outputValid       ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 7.175      ;
; -6.105 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 7.136      ;
; -6.077 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 7.108      ;
; -6.073 ; memory:memory|currentWren       ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 7.104      ;
; -6.038 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 7.069      ;
; -6.033 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 7.064      ;
; -5.990 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 7.021      ;
; -5.975 ; memory:memory|outputValid       ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 7.004      ;
; -5.959 ; memory:memory|outputValid       ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 6.986      ;
; -5.943 ; memory:memory|outputValid       ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.009      ; 6.984      ;
; -5.934 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 6.965      ;
; -5.923 ; memory:memory|outputValid       ; memory:memory|cache[3][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 6.951      ;
; -5.923 ; memory:memory|outputValid       ; memory:memory|cache[3][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 6.951      ;
; -5.918 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 6.947      ;
; -5.906 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 6.937      ;
; -5.902 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.011      ; 6.945      ;
; -5.902 ; memory:memory|currentWren       ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 6.933      ;
; -5.895 ; memory:memory|outputValid       ; memory:memory|outputData[4] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 6.941      ;
; -5.895 ; memory:memory|outputValid       ; memory:memory|outputData[5] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 6.941      ;
; -5.895 ; memory:memory|outputValid       ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 6.941      ;
; -5.895 ; memory:memory|outputValid       ; memory:memory|outputData[7] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 6.941      ;
; -5.894 ; memory:memory|outputValid       ; memory:memory|cache[0][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.924      ;
; -5.894 ; memory:memory|outputValid       ; memory:memory|cache[0][9]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.924      ;
; -5.894 ; memory:memory|outputValid       ; memory:memory|cache[0][8]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.924      ;
; -5.894 ; memory:memory|outputValid       ; memory:memory|cache[0][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.924      ;
; -5.890 ; memory:memory|currentAddress[3] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 6.919      ;
; -5.886 ; memory:memory|currentWren       ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 6.915      ;
; -5.882 ; memory:memory|currentAddress[0] ; memory:memory|cache[3][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.912      ;
; -5.882 ; memory:memory|currentAddress[0] ; memory:memory|cache[3][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.912      ;
; -5.874 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.011      ; 6.917      ;
; -5.870 ; memory:memory|currentWren       ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.011      ; 6.913      ;
; -5.867 ; memory:memory|currentAddress[2] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 6.898      ;
; -5.862 ; memory:memory|currentAddress[4] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 6.893      ;
; -5.859 ; memory:memory|outputValid       ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 6.887      ;
; -5.859 ; memory:memory|outputValid       ; memory:memory|cache[1][10]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 6.887      ;
; -5.859 ; memory:memory|outputValid       ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 6.887      ;
; -5.859 ; memory:memory|outputValid       ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.004     ; 6.887      ;
; -5.854 ; memory:memory|currentAddress[3] ; memory:memory|cache[3][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.884      ;
; -5.854 ; memory:memory|currentAddress[3] ; memory:memory|cache[3][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.884      ;
; -5.854 ; memory:memory|currentAddress[0] ; memory:memory|outputData[4] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 6.902      ;
; -5.854 ; memory:memory|currentAddress[0] ; memory:memory|outputData[5] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 6.902      ;
; -5.854 ; memory:memory|currentAddress[0] ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 6.902      ;
; -5.854 ; memory:memory|currentAddress[0] ; memory:memory|outputData[7] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 6.902      ;
; -5.853 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.885      ;
; -5.853 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][9]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.885      ;
; -5.853 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.885      ;
; -5.853 ; memory:memory|currentAddress[0] ; memory:memory|cache[0][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.885      ;
; -5.851 ; memory:memory|currentAddress[2] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 6.880      ;
; -5.850 ; memory:memory|currentWren       ; memory:memory|cache[3][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.880      ;
; -5.850 ; memory:memory|currentWren       ; memory:memory|cache[3][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.880      ;
; -5.846 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 6.875      ;
; -5.844 ; memory:memory|outputValid       ; memory:memory|cache[3][9]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.008     ; 6.868      ;
; -5.835 ; memory:memory|currentAddress[2] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.011      ; 6.878      ;
; -5.830 ; memory:memory|currentAddress[4] ; memory:memory|cache[1][14]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.011      ; 6.873      ;
; -5.826 ; memory:memory|currentAddress[3] ; memory:memory|outputData[4] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 6.874      ;
; -5.826 ; memory:memory|currentAddress[3] ; memory:memory|outputData[5] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 6.874      ;
; -5.826 ; memory:memory|currentAddress[3] ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 6.874      ;
; -5.826 ; memory:memory|currentAddress[3] ; memory:memory|outputData[7] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 6.874      ;
; -5.825 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.857      ;
; -5.825 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][9]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.857      ;
; -5.825 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.857      ;
; -5.825 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.857      ;
; -5.822 ; memory:memory|currentWren       ; memory:memory|outputData[4] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 6.870      ;
; -5.822 ; memory:memory|currentWren       ; memory:memory|outputData[5] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 6.870      ;
; -5.822 ; memory:memory|currentWren       ; memory:memory|outputData[6] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 6.870      ;
; -5.822 ; memory:memory|currentWren       ; memory:memory|outputData[7] ; SW[6]        ; SW[6]       ; 1.000        ; 0.016      ; 6.870      ;
; -5.821 ; memory:memory|currentWren       ; memory:memory|cache[0][11]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.853      ;
; -5.821 ; memory:memory|currentWren       ; memory:memory|cache[0][9]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.853      ;
; -5.821 ; memory:memory|currentWren       ; memory:memory|cache[0][8]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.853      ;
; -5.821 ; memory:memory|currentWren       ; memory:memory|cache[0][12]  ; SW[6]        ; SW[6]       ; 1.000        ; 0.000      ; 6.853      ;
; -5.819 ; memory:memory|currentAddress[1] ; memory:memory|cache[0][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.001     ; 6.850      ;
; -5.818 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.848      ;
; -5.818 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][10]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.848      ;
; -5.818 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.848      ;
; -5.818 ; memory:memory|currentAddress[0] ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.848      ;
; -5.817 ; memory:memory|outputValid       ; memory:memory|outputData[0] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 6.863      ;
; -5.817 ; memory:memory|outputValid       ; memory:memory|outputData[1] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 6.863      ;
; -5.817 ; memory:memory|outputValid       ; memory:memory|outputData[2] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 6.863      ;
; -5.817 ; memory:memory|outputValid       ; memory:memory|outputData[3] ; SW[6]        ; SW[6]       ; 1.000        ; 0.014      ; 6.863      ;
; -5.815 ; memory:memory|currentAddress[2] ; memory:memory|cache[3][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.845      ;
; -5.815 ; memory:memory|currentAddress[2] ; memory:memory|cache[3][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.845      ;
; -5.810 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.840      ;
; -5.810 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.840      ;
; -5.804 ; memory:memory|outputValid       ; memory:memory|cache[3][5]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 6.840      ;
; -5.804 ; memory:memory|outputValid       ; memory:memory|cache[2][5]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.003      ; 6.839      ;
; -5.804 ; memory:memory|outputValid       ; memory:memory|cache[3][3]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 6.840      ;
; -5.804 ; memory:memory|outputValid       ; memory:memory|cache[3][2]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 6.840      ;
; -5.804 ; memory:memory|outputValid       ; memory:memory|cache[1][1]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.010     ; 6.826      ;
; -5.804 ; memory:memory|outputValid       ; memory:memory|cache[3][1]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 6.840      ;
; -5.804 ; memory:memory|outputValid       ; memory:memory|cache[3][0]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.004      ; 6.840      ;
; -5.803 ; memory:memory|currentAddress[1] ; memory:memory|cache[2][14]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.003     ; 6.832      ;
; -5.803 ; memory:memory|currentAddress[0] ; memory:memory|cache[3][9]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.006     ; 6.829      ;
; -5.793 ; memory:memory|outputValid       ; memory:memory|cache[2][13]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.005     ; 6.820      ;
; -5.793 ; memory:memory|outputValid       ; memory:memory|cache[1][4]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.009      ; 6.834      ;
; -5.790 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][11]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.820      ;
; -5.790 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][10]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.820      ;
; -5.790 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][12]  ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.820      ;
; -5.790 ; memory:memory|currentAddress[3] ; memory:memory|cache[1][8]   ; SW[6]        ; SW[6]       ; 1.000        ; -0.002     ; 6.820      ;
; -5.788 ; memory:memory|outputValid       ; memory:memory|cache[1][7]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.009      ; 6.829      ;
; -5.788 ; memory:memory|outputValid       ; memory:memory|cache[1][6]   ; SW[6]        ; SW[6]       ; 1.000        ; 0.009      ; 6.829      ;
+--------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[6]'                                                                                                                                                                                                                ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; memory:memory|currentAddress[4] ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentAddress[3] ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|memCount[0]       ; memory:memory|memCount[0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|memCount[1]       ; memory:memory|memCount[1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|cache[3][8]       ; memory:memory|cache[3][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|cache[2][16]      ; memory:memory|cache[2][16]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|cache[1][9]       ; memory:memory|cache[1][9]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|writeAddress[0]   ; memory:memory|writeAddress[0]                                                                                           ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|writeAddress[1]   ; memory:memory|writeAddress[1]                                                                                           ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|cache[3][15]      ; memory:memory|cache[3][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[0]    ; memory:memory|currentData[0]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[7]    ; memory:memory|currentData[7]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[6]    ; memory:memory|currentData[6]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[5]    ; memory:memory|currentData[5]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[4]    ; memory:memory|currentData[4]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[3]    ; memory:memory|currentData[3]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[2]    ; memory:memory|currentData[2]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|currentData[1]    ; memory:memory|currentData[1]                                                                                            ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memory:memory|cache[1][0]       ; memory:memory|cache[1][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.367      ;
; 0.281 ; memory:memory|memAddress[4]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ; SW[6]        ; SW[6]       ; 0.000        ; 0.061      ; 0.480      ;
; 0.282 ; memory:memory|memAddress[3]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ; SW[6]        ; SW[6]       ; 0.000        ; 0.061      ; 0.481      ;
; 0.285 ; memory:memory|memAddress[2]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ; SW[6]        ; SW[6]       ; 0.000        ; 0.061      ; 0.484      ;
; 0.288 ; memory:memory|memAddress[1]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ; SW[6]        ; SW[6]       ; 0.000        ; 0.061      ; 0.487      ;
; 0.358 ; memory:memory|memCount[0]       ; memory:memory|memCount[1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.510      ;
; 0.373 ; memory:memory|memData[4]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ; SW[6]        ; SW[6]       ; 0.000        ; 0.060      ; 0.571      ;
; 0.374 ; memory:memory|memData[5]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ; SW[6]        ; SW[6]       ; 0.000        ; 0.060      ; 0.572      ;
; 0.377 ; memory:memory|memData[0]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ; SW[6]        ; SW[6]       ; 0.000        ; 0.060      ; 0.575      ;
; 0.378 ; memory:memory|memData[6]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ; SW[6]        ; SW[6]       ; 0.000        ; 0.060      ; 0.576      ;
; 0.378 ; memory:memory|memData[3]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ; SW[6]        ; SW[6]       ; 0.000        ; 0.060      ; 0.576      ;
; 0.378 ; memory:memory|memData[1]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ; SW[6]        ; SW[6]       ; 0.000        ; 0.060      ; 0.576      ;
; 0.379 ; memory:memory|memData[2]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ; SW[6]        ; SW[6]       ; 0.000        ; 0.060      ; 0.577      ;
; 0.381 ; memory:memory|memData[7]        ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ; SW[6]        ; SW[6]       ; 0.000        ; 0.060      ; 0.579      ;
; 0.398 ; memory:memory|memAddress[0]     ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ; SW[6]        ; SW[6]       ; 0.000        ; 0.061      ; 0.597      ;
; 0.432 ; memory:memory|currentData[4]    ; memory:memory|cache[3][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.584      ;
; 0.508 ; memory:memory|currentData[6]    ; memory:memory|cache[3][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.660      ;
; 0.510 ; memory:memory|currentData[1]    ; memory:memory|cache[3][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.662      ;
; 0.527 ; memory:memory|currentData[3]    ; memory:memory|cache[3][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; memory:memory|cache[3][2]       ; memory:memory|cache[3][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.680      ;
; 0.534 ; memory:memory|cache[0][6]       ; memory:memory|cache[0][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; memory:memory|cache[2][15]      ; memory:memory|cache[2][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.687      ;
; 0.556 ; memory:memory|cache[3][10]      ; memory:memory|memAddress[2]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.708      ;
; 0.558 ; memory:memory|currentAddress[4] ; memory:memory|cache[2][12]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 0.712      ;
; 0.586 ; memory:memory|cache[1][4]       ; memory:memory|cache[1][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.738      ;
; 0.589 ; memory:memory|cache[3][6]       ; memory:memory|cache[3][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.741      ;
; 0.593 ; memory:memory|cache[2][7]       ; memory:memory|cache[2][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.745      ;
; 0.598 ; memory:memory|cache[3][7]       ; memory:memory|cache[3][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.750      ;
; 0.598 ; memory:memory|currentData[4]    ; memory:memory|cache[0][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.001      ; 0.751      ;
; 0.618 ; memory:memory|currentAddress[1] ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.770      ;
; 0.620 ; memory:memory|currentAddress[1] ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.772      ;
; 0.623 ; memory:memory|writeAddress[1]   ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.775      ;
; 0.633 ; memory:memory|cache[3][8]       ; memory:memory|memAddress[0]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; memory:memory|cache[0][15]      ; memory:memory|cache[0][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.786      ;
; 0.642 ; memory:memory|cache[1][1]       ; memory:memory|cache[1][1]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.794      ;
; 0.648 ; memory:memory|cache[3][3]       ; memory:memory|cache[3][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.800      ;
; 0.649 ; memory:memory|cache[2][2]       ; memory:memory|cache[2][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.801      ;
; 0.654 ; memory:memory|cache[1][3]       ; memory:memory|cache[1][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.806      ;
; 0.654 ; memory:memory|cache[2][0]       ; memory:memory|cache[2][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.806      ;
; 0.655 ; memory:memory|cache[1][15]      ; memory:memory|cache[1][15]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.807      ;
; 0.658 ; memory:memory|cache[0][3]       ; memory:memory|cache[0][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.810      ;
; 0.659 ; memory:memory|cache[2][5]       ; memory:memory|cache[2][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.811      ;
; 0.661 ; memory:memory|currentAddress[4] ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.813      ;
; 0.663 ; memory:memory|cache[1][6]       ; memory:memory|cache[1][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.815      ;
; 0.664 ; memory:memory|cache[0][7]       ; memory:memory|cache[0][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.816      ;
; 0.664 ; memory:memory|cache[1][7]       ; memory:memory|cache[1][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.816      ;
; 0.666 ; memory:memory|cache[0][5]       ; memory:memory|cache[0][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.818      ;
; 0.666 ; memory:memory|currentAddress[2] ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.818      ;
; 0.668 ; memory:memory|currentAddress[2] ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.820      ;
; 0.684 ; memory:memory|cache[3][0]       ; memory:memory|cache[3][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.836      ;
; 0.701 ; memory:memory|currentWren       ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.853      ;
; 0.703 ; memory:memory|currentWren       ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.855      ;
; 0.707 ; memory:memory|currentAddress[3] ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.859      ;
; 0.713 ; memory:memory|currentData[6]    ; memory:memory|cache[2][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.001      ; 0.866      ;
; 0.714 ; memory:memory|currentData[4]    ; memory:memory|cache[2][4]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.001      ; 0.867      ;
; 0.719 ; memory:memory|currentData[2]    ; memory:memory|cache[3][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.004     ; 0.867      ;
; 0.733 ; memory:memory|currentAddress[0] ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.885      ;
; 0.735 ; memory:memory|currentAddress[0] ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.887      ;
; 0.740 ; memory:memory|currentData[7]    ; memory:memory|cache[3][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 0.889      ;
; 0.758 ; memory:memory|cache[0][2]       ; memory:memory|cache[0][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.910      ;
; 0.759 ; memory:memory|memWren           ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ; SW[6]        ; SW[6]       ; 0.000        ; 0.057      ; 0.954      ;
; 0.767 ; memory:memory|currentAddress[2] ; memory:memory|cache[2][10]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 0.921      ;
; 0.772 ; memory:memory|currentAddress[3] ; memory:memory|cache[0][11]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.924      ;
; 0.774 ; memory:memory|outputValid       ; memory:memory|currentAddress[3]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 0.924      ;
; 0.776 ; memory:memory|outputValid       ; memory:memory|currentAddress[4]                                                                                         ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 0.926      ;
; 0.778 ; memory:memory|currentAddress[0] ; memory:memory|cache[2][8]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 0.932      ;
; 0.780 ; memory:memory|currentData[7]    ; memory:memory|cache[2][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 0.930      ;
; 0.782 ; memory:memory|memWren           ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.934      ;
; 0.810 ; memory:memory|cache[1][2]       ; memory:memory|cache[1][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.962      ;
; 0.814 ; memory:memory|currentData[7]    ; memory:memory|outputData[7]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.006      ; 0.972      ;
; 0.814 ; memory:memory|writeAddress[0]   ; memory:memory|memWren                                                                                                   ; SW[6]        ; SW[6]       ; 0.000        ; 0.000      ; 0.966      ;
; 0.827 ; memory:memory|currentData[1]    ; memory:memory|outputData[1]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.010      ; 0.989      ;
; 0.827 ; memory:memory|currentData[0]    ; memory:memory|cache[3][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.005     ; 0.974      ;
; 0.829 ; memory:memory|currentData[6]    ; memory:memory|cache[1][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.004      ; 0.985      ;
; 0.830 ; memory:memory|currentData[6]    ; memory:memory|cache[0][6]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.004      ; 0.986      ;
; 0.831 ; memory:memory|currentData[4]    ; memory:memory|outputData[4]                                                                                             ; SW[6]        ; SW[6]       ; 0.000        ; 0.009      ; 0.992      ;
; 0.831 ; memory:memory|currentData[2]    ; memory:memory|cache[2][2]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 0.981      ;
; 0.832 ; memory:memory|currentData[7]    ; memory:memory|cache[1][7]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.001      ; 0.985      ;
; 0.834 ; memory:memory|currentData[0]    ; memory:memory|cache[2][0]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; -0.003     ; 0.983      ;
; 0.836 ; memory:memory|currentAddress[4] ; memory:memory|cache[3][12]                                                                                              ; SW[6]        ; SW[6]       ; 0.000        ; -0.002     ; 0.986      ;
; 0.837 ; memory:memory|currentData[5]    ; memory:memory|cache[1][5]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.006      ; 0.995      ;
; 0.837 ; memory:memory|currentData[3]    ; memory:memory|cache[2][3]                                                                                               ; SW[6]        ; SW[6]       ; 0.000        ; 0.002      ; 0.991      ;
+-------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[6]'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|ramlpm:ram|altsyncram:altsyncram_component|altsyncram_7de1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[6] ; Rise       ; SW[6]                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][5]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][5]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][6]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][6]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][7]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][7]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][8]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][8]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[0][9]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[0][9]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][10]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][11]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][12]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][13]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][14]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][15]                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][1]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][2]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][3]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[6] ; Rise       ; memory:memory|cache[1][4]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[6] ; Rise       ; memory:memory|cache[1][5]                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; SW[6]      ; 6.958 ; 6.958 ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; 6.844 ; 6.844 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 6.666 ; 6.666 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 6.829 ; 6.829 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 6.939 ; 6.939 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; 6.958 ; 6.958 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 6.760 ; 6.760 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 1.062 ; 1.062 ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.841 ; 0.841 ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 1.077 ; 1.077 ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; 3.609 ; 3.609 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; 3.180 ; 3.180 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; 3.011 ; 3.011 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; 3.096 ; 3.096 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; 3.321 ; 3.321 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 0.687  ; 0.687  ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; -0.396 ; -0.396 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; -0.294 ; -0.294 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; -0.457 ; -0.457 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 0.009  ; 0.009  ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; -0.179 ; -0.179 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; -0.388 ; -0.388 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.469  ; 0.469  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.498  ; 0.498  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.687  ; 0.687  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; -2.095 ; -2.095 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; -1.910 ; -1.910 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; -1.814 ; -1.814 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; -1.956 ; -1.956 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; -1.994 ; -1.994 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 5.102 ; 5.102 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 4.983 ; 4.983 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 4.956 ; 4.956 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 4.963 ; 4.963 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 5.101 ; 5.101 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 5.102 ; 5.102 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 5.089 ; 5.089 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 5.087 ; 5.087 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 5.739 ; 5.739 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 5.048 ; 5.048 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 5.438 ; 5.438 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 5.188 ; 5.188 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 5.739 ; 5.739 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 5.152 ; 5.152 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 5.281 ; 5.281 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 5.031 ; 5.031 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 5.033 ; 5.033 ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 5.033 ; 5.033 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 4.842 ; 4.842 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 4.867 ; 4.867 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 4.842 ; 4.842 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 4.851 ; 4.851 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 4.985 ; 4.985 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 4.987 ; 4.987 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 4.973 ; 4.973 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 4.971 ; 4.971 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 4.898 ; 4.898 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 4.926 ; 4.926 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 5.305 ; 5.305 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 5.050 ; 5.050 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 5.605 ; 5.605 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 5.027 ; 5.027 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 5.148 ; 5.148 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 4.898 ; 4.898 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 5.033 ; 5.033 ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 5.033 ; 5.033 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 3.616 ; 3.616 ; 3.616 ; 3.616 ;
; SW[0]      ; HEX6[1]     ; 3.619 ; 3.619 ; 3.619 ; 3.619 ;
; SW[0]      ; HEX6[2]     ;       ; 3.612 ; 3.612 ;       ;
; SW[0]      ; HEX6[3]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[0]      ; HEX6[4]     ; 3.897 ;       ;       ; 3.897 ;
; SW[0]      ; HEX6[5]     ; 3.884 ;       ;       ; 3.884 ;
; SW[0]      ; HEX6[6]     ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; SW[1]      ; HEX6[0]     ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; SW[1]      ; HEX6[1]     ; 3.591 ; 3.591 ; 3.591 ; 3.591 ;
; SW[1]      ; HEX6[2]     ; 3.589 ;       ;       ; 3.589 ;
; SW[1]      ; HEX6[3]     ; 3.868 ; 3.868 ; 3.868 ; 3.868 ;
; SW[1]      ; HEX6[4]     ;       ; 3.866 ; 3.866 ;       ;
; SW[1]      ; HEX6[5]     ; 3.850 ; 3.850 ; 3.850 ; 3.850 ;
; SW[1]      ; HEX6[6]     ; 3.848 ; 3.848 ; 3.848 ; 3.848 ;
; SW[2]      ; HEX6[0]     ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; SW[2]      ; HEX6[1]     ; 3.494 ;       ;       ; 3.494 ;
; SW[2]      ; HEX6[2]     ; 3.490 ; 3.490 ; 3.490 ; 3.490 ;
; SW[2]      ; HEX6[3]     ; 3.771 ; 3.771 ; 3.771 ; 3.771 ;
; SW[2]      ; HEX6[4]     ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; SW[2]      ; HEX6[5]     ; 3.750 ; 3.750 ; 3.750 ; 3.750 ;
; SW[2]      ; HEX6[6]     ; 3.751 ; 3.751 ; 3.751 ; 3.751 ;
; SW[3]      ; HEX6[0]     ; 3.444 ; 3.444 ; 3.444 ; 3.444 ;
; SW[3]      ; HEX6[1]     ; 3.448 ; 3.448 ; 3.448 ; 3.448 ;
; SW[3]      ; HEX6[2]     ; 3.449 ; 3.449 ; 3.449 ; 3.449 ;
; SW[3]      ; HEX6[3]     ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; SW[3]      ; HEX6[4]     ;       ; 3.722 ; 3.722 ;       ;
; SW[3]      ; HEX6[5]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[3]      ; HEX6[6]     ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; SW[4]      ; HEX7[0]     ; 3.307 ;       ;       ; 3.307 ;
; SW[4]      ; HEX7[3]     ; 3.277 ;       ;       ; 3.277 ;
; SW[4]      ; HEX7[4]     ; 3.277 ;       ;       ; 3.277 ;
; SW[4]      ; HEX7[5]     ; 3.311 ;       ;       ; 3.311 ;
; SW[5]      ; HEX3[0]     ;       ; 2.730 ; 2.730 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 2.844 ; 2.844 ;       ;
; SW[10]     ; HEX4[0]     ; 2.781 ; 2.781 ; 2.781 ; 2.781 ;
; SW[10]     ; HEX4[1]     ; 2.788 ; 2.788 ; 2.788 ; 2.788 ;
; SW[10]     ; HEX4[2]     ;       ; 2.738 ; 2.738 ;       ;
; SW[10]     ; HEX4[3]     ; 2.646 ; 2.646 ; 2.646 ; 2.646 ;
; SW[10]     ; HEX4[4]     ; 2.665 ;       ;       ; 2.665 ;
; SW[10]     ; HEX4[5]     ; 2.664 ;       ;       ; 2.664 ;
; SW[10]     ; HEX4[6]     ; 2.733 ; 2.733 ; 2.733 ; 2.733 ;
; SW[11]     ; HEX4[0]     ; 2.727 ; 2.727 ; 2.727 ; 2.727 ;
; SW[11]     ; HEX4[1]     ; 2.728 ; 2.728 ; 2.728 ; 2.728 ;
; SW[11]     ; HEX4[2]     ; 2.674 ;       ;       ; 2.674 ;
; SW[11]     ; HEX4[3]     ; 2.591 ; 2.591 ; 2.591 ; 2.591 ;
; SW[11]     ; HEX4[4]     ;       ; 2.606 ; 2.606 ;       ;
; SW[11]     ; HEX4[5]     ; 2.613 ; 2.613 ; 2.613 ; 2.613 ;
; SW[11]     ; HEX4[6]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[12]     ; HEX4[0]     ; 2.854 ; 2.854 ; 2.854 ; 2.854 ;
; SW[12]     ; HEX4[1]     ; 2.855 ;       ;       ; 2.855 ;
; SW[12]     ; HEX4[2]     ; 2.799 ; 2.799 ; 2.799 ; 2.799 ;
; SW[12]     ; HEX4[3]     ; 2.717 ; 2.717 ; 2.717 ; 2.717 ;
; SW[12]     ; HEX4[4]     ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[12]     ; HEX4[5]     ; 2.736 ; 2.736 ; 2.736 ; 2.736 ;
; SW[12]     ; HEX4[6]     ; 2.808 ; 2.808 ; 2.808 ; 2.808 ;
; SW[13]     ; HEX4[0]     ; 5.320 ; 5.320 ; 5.320 ; 5.320 ;
; SW[13]     ; HEX4[1]     ; 5.325 ; 5.325 ; 5.325 ; 5.325 ;
; SW[13]     ; HEX4[2]     ; 5.274 ; 5.274 ; 5.274 ; 5.274 ;
; SW[13]     ; HEX4[3]     ; 5.182 ; 5.182 ; 5.182 ; 5.182 ;
; SW[13]     ; HEX4[4]     ;       ; 5.198 ; 5.198 ;       ;
; SW[13]     ; HEX4[5]     ; 5.200 ; 5.200 ; 5.200 ; 5.200 ;
; SW[13]     ; HEX4[6]     ; 5.264 ; 5.264 ; 5.264 ; 5.264 ;
; SW[14]     ; HEX5[0]     ; 5.019 ; 5.019 ; 5.019 ; 5.019 ;
; SW[14]     ; HEX5[1]     ; 4.992 ; 4.992 ; 4.992 ; 4.992 ;
; SW[14]     ; HEX5[2]     ;       ; 4.990 ; 4.990 ;       ;
; SW[14]     ; HEX5[3]     ; 5.264 ; 5.264 ; 5.264 ; 5.264 ;
; SW[14]     ; HEX5[4]     ; 5.244 ;       ;       ; 5.244 ;
; SW[14]     ; HEX5[5]     ; 5.247 ;       ;       ; 5.247 ;
; SW[14]     ; HEX5[6]     ; 5.320 ; 5.320 ; 5.320 ; 5.320 ;
; SW[15]     ; HEX5[0]     ; 5.144 ; 5.144 ; 5.144 ; 5.144 ;
; SW[15]     ; HEX5[1]     ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; SW[15]     ; HEX5[2]     ; 5.119 ;       ;       ; 5.119 ;
; SW[15]     ; HEX5[3]     ; 5.180 ; 5.180 ; 5.180 ; 5.180 ;
; SW[15]     ; HEX5[4]     ;       ; 5.149 ; 5.149 ;       ;
; SW[15]     ; HEX5[5]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; SW[15]     ; HEX5[6]     ; 5.232 ; 5.232 ; 5.232 ; 5.232 ;
; SW[16]     ; HEX5[0]     ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; SW[16]     ; HEX5[1]     ; 5.081 ;       ;       ; 5.081 ;
; SW[16]     ; HEX5[2]     ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; SW[16]     ; HEX5[3]     ; 5.121 ; 5.121 ; 5.121 ; 5.121 ;
; SW[16]     ; HEX5[4]     ; 5.094 ; 5.094 ; 5.094 ; 5.094 ;
; SW[16]     ; HEX5[5]     ; 5.102 ; 5.102 ; 5.102 ; 5.102 ;
; SW[16]     ; HEX5[6]     ; 5.184 ; 5.184 ; 5.184 ; 5.184 ;
; SW[17]     ; HEX5[0]     ; 5.178 ; 5.178 ; 5.178 ; 5.178 ;
; SW[17]     ; HEX5[1]     ; 5.151 ; 5.151 ; 5.151 ; 5.151 ;
; SW[17]     ; HEX5[2]     ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; SW[17]     ; HEX5[3]     ; 5.067 ; 5.067 ; 5.067 ; 5.067 ;
; SW[17]     ; HEX5[4]     ;       ; 5.043 ; 5.043 ;       ;
; SW[17]     ; HEX5[5]     ; 5.047 ; 5.047 ; 5.047 ; 5.047 ;
; SW[17]     ; HEX5[6]     ; 5.128 ; 5.128 ; 5.128 ; 5.128 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 3.616 ; 3.616 ; 3.616 ; 3.616 ;
; SW[0]      ; HEX6[1]     ; 3.619 ; 3.619 ; 3.619 ; 3.619 ;
; SW[0]      ; HEX6[2]     ;       ; 3.612 ; 3.612 ;       ;
; SW[0]      ; HEX6[3]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[0]      ; HEX6[4]     ; 3.897 ;       ;       ; 3.897 ;
; SW[0]      ; HEX6[5]     ; 3.884 ;       ;       ; 3.884 ;
; SW[0]      ; HEX6[6]     ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; SW[1]      ; HEX6[0]     ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; SW[1]      ; HEX6[1]     ; 3.591 ; 3.591 ; 3.591 ; 3.591 ;
; SW[1]      ; HEX6[2]     ; 3.589 ;       ;       ; 3.589 ;
; SW[1]      ; HEX6[3]     ; 3.868 ; 3.868 ; 3.868 ; 3.868 ;
; SW[1]      ; HEX6[4]     ;       ; 3.866 ; 3.866 ;       ;
; SW[1]      ; HEX6[5]     ; 3.850 ; 3.850 ; 3.850 ; 3.850 ;
; SW[1]      ; HEX6[6]     ; 3.848 ; 3.848 ; 3.848 ; 3.848 ;
; SW[2]      ; HEX6[0]     ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; SW[2]      ; HEX6[1]     ; 3.494 ;       ;       ; 3.494 ;
; SW[2]      ; HEX6[2]     ; 3.490 ; 3.490 ; 3.490 ; 3.490 ;
; SW[2]      ; HEX6[3]     ; 3.771 ; 3.771 ; 3.771 ; 3.771 ;
; SW[2]      ; HEX6[4]     ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; SW[2]      ; HEX6[5]     ; 3.750 ; 3.750 ; 3.750 ; 3.750 ;
; SW[2]      ; HEX6[6]     ; 3.751 ; 3.751 ; 3.751 ; 3.751 ;
; SW[3]      ; HEX6[0]     ; 3.444 ; 3.444 ; 3.444 ; 3.444 ;
; SW[3]      ; HEX6[1]     ; 3.448 ; 3.448 ; 3.448 ; 3.448 ;
; SW[3]      ; HEX6[2]     ; 3.449 ; 3.449 ; 3.449 ; 3.449 ;
; SW[3]      ; HEX6[3]     ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; SW[3]      ; HEX6[4]     ;       ; 3.722 ; 3.722 ;       ;
; SW[3]      ; HEX6[5]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[3]      ; HEX6[6]     ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; SW[4]      ; HEX7[0]     ; 3.307 ;       ;       ; 3.307 ;
; SW[4]      ; HEX7[3]     ; 3.277 ;       ;       ; 3.277 ;
; SW[4]      ; HEX7[4]     ; 3.277 ;       ;       ; 3.277 ;
; SW[4]      ; HEX7[5]     ; 3.311 ;       ;       ; 3.311 ;
; SW[5]      ; HEX3[0]     ;       ; 2.730 ; 2.730 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 2.844 ; 2.844 ;       ;
; SW[10]     ; HEX4[0]     ; 2.781 ; 2.781 ; 2.781 ; 2.781 ;
; SW[10]     ; HEX4[1]     ; 2.788 ; 2.788 ; 2.788 ; 2.788 ;
; SW[10]     ; HEX4[2]     ;       ; 2.738 ; 2.738 ;       ;
; SW[10]     ; HEX4[3]     ; 2.646 ; 2.646 ; 2.646 ; 2.646 ;
; SW[10]     ; HEX4[4]     ; 2.665 ;       ;       ; 2.665 ;
; SW[10]     ; HEX4[5]     ; 2.664 ;       ;       ; 2.664 ;
; SW[10]     ; HEX4[6]     ; 2.733 ; 2.733 ; 2.733 ; 2.733 ;
; SW[11]     ; HEX4[0]     ; 2.727 ; 2.727 ; 2.727 ; 2.727 ;
; SW[11]     ; HEX4[1]     ; 2.728 ; 2.728 ; 2.728 ; 2.728 ;
; SW[11]     ; HEX4[2]     ; 2.674 ;       ;       ; 2.674 ;
; SW[11]     ; HEX4[3]     ; 2.591 ; 2.591 ; 2.591 ; 2.591 ;
; SW[11]     ; HEX4[4]     ;       ; 2.606 ; 2.606 ;       ;
; SW[11]     ; HEX4[5]     ; 2.613 ; 2.613 ; 2.613 ; 2.613 ;
; SW[11]     ; HEX4[6]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[12]     ; HEX4[0]     ; 2.854 ; 2.854 ; 2.854 ; 2.854 ;
; SW[12]     ; HEX4[1]     ; 2.855 ;       ;       ; 2.855 ;
; SW[12]     ; HEX4[2]     ; 2.799 ; 2.799 ; 2.799 ; 2.799 ;
; SW[12]     ; HEX4[3]     ; 2.717 ; 2.717 ; 2.717 ; 2.717 ;
; SW[12]     ; HEX4[4]     ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[12]     ; HEX4[5]     ; 2.736 ; 2.736 ; 2.736 ; 2.736 ;
; SW[12]     ; HEX4[6]     ; 2.808 ; 2.808 ; 2.808 ; 2.808 ;
; SW[13]     ; HEX4[0]     ; 5.320 ; 5.320 ; 5.320 ; 5.320 ;
; SW[13]     ; HEX4[1]     ; 5.325 ; 5.325 ; 5.325 ; 5.325 ;
; SW[13]     ; HEX4[2]     ; 5.274 ; 5.274 ; 5.274 ; 5.274 ;
; SW[13]     ; HEX4[3]     ; 5.182 ; 5.182 ; 5.182 ; 5.182 ;
; SW[13]     ; HEX4[4]     ;       ; 5.198 ; 5.198 ;       ;
; SW[13]     ; HEX4[5]     ; 5.200 ; 5.200 ; 5.200 ; 5.200 ;
; SW[13]     ; HEX4[6]     ; 5.264 ; 5.264 ; 5.264 ; 5.264 ;
; SW[14]     ; HEX5[0]     ; 5.019 ; 5.019 ; 5.019 ; 5.019 ;
; SW[14]     ; HEX5[1]     ; 4.992 ; 4.992 ; 4.992 ; 4.992 ;
; SW[14]     ; HEX5[2]     ;       ; 4.990 ; 4.990 ;       ;
; SW[14]     ; HEX5[3]     ; 5.264 ; 5.264 ; 5.264 ; 5.264 ;
; SW[14]     ; HEX5[4]     ; 5.244 ;       ;       ; 5.244 ;
; SW[14]     ; HEX5[5]     ; 5.247 ;       ;       ; 5.247 ;
; SW[14]     ; HEX5[6]     ; 5.320 ; 5.320 ; 5.320 ; 5.320 ;
; SW[15]     ; HEX5[0]     ; 5.144 ; 5.144 ; 5.144 ; 5.144 ;
; SW[15]     ; HEX5[1]     ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; SW[15]     ; HEX5[2]     ; 5.119 ;       ;       ; 5.119 ;
; SW[15]     ; HEX5[3]     ; 5.180 ; 5.180 ; 5.180 ; 5.180 ;
; SW[15]     ; HEX5[4]     ;       ; 5.149 ; 5.149 ;       ;
; SW[15]     ; HEX5[5]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; SW[15]     ; HEX5[6]     ; 5.232 ; 5.232 ; 5.232 ; 5.232 ;
; SW[16]     ; HEX5[0]     ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; SW[16]     ; HEX5[1]     ; 5.081 ;       ;       ; 5.081 ;
; SW[16]     ; HEX5[2]     ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; SW[16]     ; HEX5[3]     ; 5.121 ; 5.121 ; 5.121 ; 5.121 ;
; SW[16]     ; HEX5[4]     ; 5.094 ; 5.094 ; 5.094 ; 5.094 ;
; SW[16]     ; HEX5[5]     ; 5.102 ; 5.102 ; 5.102 ; 5.102 ;
; SW[16]     ; HEX5[6]     ; 5.184 ; 5.184 ; 5.184 ; 5.184 ;
; SW[17]     ; HEX5[0]     ; 5.178 ; 5.178 ; 5.178 ; 5.178 ;
; SW[17]     ; HEX5[1]     ; 5.151 ; 5.151 ; 5.151 ; 5.151 ;
; SW[17]     ; HEX5[2]     ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; SW[17]     ; HEX5[3]     ; 5.067 ; 5.067 ; 5.067 ; 5.067 ;
; SW[17]     ; HEX5[4]     ;       ; 5.043 ; 5.043 ;       ;
; SW[17]     ; HEX5[5]     ; 5.047 ; 5.047 ; 5.047 ; 5.047 ;
; SW[17]     ; HEX5[6]     ; 5.128 ; 5.128 ; 5.128 ; 5.128 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -15.393   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  SW[6]           ; -15.393   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1338.791 ; 0.0   ; 0.0      ; 0.0     ; -195.38             ;
;  SW[6]           ; -1338.791 ; 0.000 ; N/A      ; N/A     ; -195.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 16.538 ; 16.538 ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; 16.414 ; 16.414 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; 15.987 ; 15.987 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; 16.330 ; 16.330 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 16.538 ; 16.538 ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; 16.460 ; 16.460 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; 16.224 ; 16.224 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 3.123  ; 3.123  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 2.480  ; 2.480  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 3.102  ; 3.102  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; 7.250  ; 7.250  ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; 6.382  ; 6.382  ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; 5.960  ; 5.960  ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; 6.178  ; 6.178  ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; 6.643  ; 6.643  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[6]      ; 0.746  ; 0.746  ; Rise       ; SW[6]           ;
;  SW[0]    ; SW[6]      ; -0.396 ; -0.396 ; Rise       ; SW[6]           ;
;  SW[1]    ; SW[6]      ; -0.294 ; -0.294 ; Rise       ; SW[6]           ;
;  SW[2]    ; SW[6]      ; -0.457 ; -0.457 ; Rise       ; SW[6]           ;
;  SW[3]    ; SW[6]      ; 0.009  ; 0.009  ; Rise       ; SW[6]           ;
;  SW[4]    ; SW[6]      ; -0.179 ; -0.179 ; Rise       ; SW[6]           ;
;  SW[5]    ; SW[6]      ; -0.388 ; -0.388 ; Rise       ; SW[6]           ;
;  SW[10]   ; SW[6]      ; 0.469  ; 0.469  ; Rise       ; SW[6]           ;
;  SW[11]   ; SW[6]      ; 0.498  ; 0.498  ; Rise       ; SW[6]           ;
;  SW[12]   ; SW[6]      ; 0.746  ; 0.746  ; Rise       ; SW[6]           ;
;  SW[13]   ; SW[6]      ; -2.095 ; -2.095 ; Rise       ; SW[6]           ;
;  SW[14]   ; SW[6]      ; -1.910 ; -1.910 ; Rise       ; SW[6]           ;
;  SW[15]   ; SW[6]      ; -1.814 ; -1.814 ; Rise       ; SW[6]           ;
;  SW[16]   ; SW[6]      ; -1.956 ; -1.956 ; Rise       ; SW[6]           ;
;  SW[17]   ; SW[6]      ; -1.994 ; -1.994 ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 9.440  ; 9.440  ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 9.189  ; 9.189  ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 9.166  ; 9.166  ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 9.172  ; 9.172  ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 9.440  ; 9.440  ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 9.428  ; 9.428  ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 9.427  ; 9.427  ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 9.427  ; 9.427  ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 10.854 ; 10.854 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 9.223  ; 9.223  ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 10.171 ; 10.171 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 9.655  ; 9.655  ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 10.854 ; 10.854 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 9.587  ; 9.587  ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 9.990  ; 9.990  ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 9.339  ; 9.339  ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 9.049  ; 9.049  ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 9.049  ; 9.049  ; Rise       ; SW[6]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[6]      ; 4.842 ; 4.842 ; Rise       ; SW[6]           ;
;  HEX0[0]  ; SW[6]      ; 4.867 ; 4.867 ; Rise       ; SW[6]           ;
;  HEX0[1]  ; SW[6]      ; 4.842 ; 4.842 ; Rise       ; SW[6]           ;
;  HEX0[2]  ; SW[6]      ; 4.851 ; 4.851 ; Rise       ; SW[6]           ;
;  HEX0[3]  ; SW[6]      ; 4.985 ; 4.985 ; Rise       ; SW[6]           ;
;  HEX0[4]  ; SW[6]      ; 4.987 ; 4.987 ; Rise       ; SW[6]           ;
;  HEX0[5]  ; SW[6]      ; 4.973 ; 4.973 ; Rise       ; SW[6]           ;
;  HEX0[6]  ; SW[6]      ; 4.971 ; 4.971 ; Rise       ; SW[6]           ;
; HEX1[*]   ; SW[6]      ; 4.898 ; 4.898 ; Rise       ; SW[6]           ;
;  HEX1[0]  ; SW[6]      ; 4.926 ; 4.926 ; Rise       ; SW[6]           ;
;  HEX1[1]  ; SW[6]      ; 5.305 ; 5.305 ; Rise       ; SW[6]           ;
;  HEX1[2]  ; SW[6]      ; 5.050 ; 5.050 ; Rise       ; SW[6]           ;
;  HEX1[3]  ; SW[6]      ; 5.605 ; 5.605 ; Rise       ; SW[6]           ;
;  HEX1[4]  ; SW[6]      ; 5.027 ; 5.027 ; Rise       ; SW[6]           ;
;  HEX1[5]  ; SW[6]      ; 5.148 ; 5.148 ; Rise       ; SW[6]           ;
;  HEX1[6]  ; SW[6]      ; 4.898 ; 4.898 ; Rise       ; SW[6]           ;
; LEDR[*]   ; SW[6]      ; 5.033 ; 5.033 ; Rise       ; SW[6]           ;
;  LEDR[0]  ; SW[6]      ; 5.033 ; 5.033 ; Rise       ; SW[6]           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 7.029 ; 7.029 ; 7.029 ; 7.029 ;
; SW[0]      ; HEX6[1]     ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
; SW[0]      ; HEX6[2]     ;       ; 6.996 ; 6.996 ;       ;
; SW[0]      ; HEX6[3]     ; 7.582 ; 7.582 ; 7.582 ; 7.582 ;
; SW[0]      ; HEX6[4]     ; 7.572 ;       ;       ; 7.572 ;
; SW[0]      ; HEX6[5]     ; 7.553 ;       ;       ; 7.553 ;
; SW[0]      ; HEX6[6]     ; 7.568 ; 7.568 ; 7.568 ; 7.568 ;
; SW[1]      ; HEX6[0]     ; 6.974 ; 6.974 ; 6.974 ; 6.974 ;
; SW[1]      ; HEX6[1]     ; 6.986 ; 6.986 ; 6.986 ; 6.986 ;
; SW[1]      ; HEX6[2]     ; 6.973 ;       ;       ; 6.973 ;
; SW[1]      ; HEX6[3]     ; 7.519 ; 7.519 ; 7.519 ; 7.519 ;
; SW[1]      ; HEX6[4]     ;       ; 7.516 ; 7.516 ;       ;
; SW[1]      ; HEX6[5]     ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; SW[1]      ; HEX6[6]     ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; SW[2]      ; HEX6[0]     ; 6.723 ; 6.723 ; 6.723 ; 6.723 ;
; SW[2]      ; HEX6[1]     ; 6.735 ;       ;       ; 6.735 ;
; SW[2]      ; HEX6[2]     ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; SW[2]      ; HEX6[3]     ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; SW[2]      ; HEX6[4]     ; 7.264 ; 7.264 ; 7.264 ; 7.264 ;
; SW[2]      ; HEX6[5]     ; 7.246 ; 7.246 ; 7.246 ; 7.246 ;
; SW[2]      ; HEX6[6]     ; 7.260 ; 7.260 ; 7.260 ; 7.260 ;
; SW[3]      ; HEX6[0]     ; 6.609 ; 6.609 ; 6.609 ; 6.609 ;
; SW[3]      ; HEX6[1]     ; 6.622 ; 6.622 ; 6.622 ; 6.622 ;
; SW[3]      ; HEX6[2]     ; 6.611 ; 6.611 ; 6.611 ; 6.611 ;
; SW[3]      ; HEX6[3]     ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; SW[3]      ; HEX6[4]     ;       ; 7.151 ; 7.151 ;       ;
; SW[3]      ; HEX6[5]     ; 7.132 ; 7.132 ; 7.132 ; 7.132 ;
; SW[3]      ; HEX6[6]     ; 7.144 ; 7.144 ; 7.144 ; 7.144 ;
; SW[4]      ; HEX7[0]     ; 6.105 ;       ;       ; 6.105 ;
; SW[4]      ; HEX7[3]     ; 6.075 ;       ;       ; 6.075 ;
; SW[4]      ; HEX7[4]     ; 6.075 ;       ;       ; 6.075 ;
; SW[4]      ; HEX7[5]     ; 6.109 ;       ;       ; 6.109 ;
; SW[5]      ; HEX3[0]     ;       ; 5.127 ; 5.127 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 5.392 ; 5.392 ;       ;
; SW[10]     ; HEX4[0]     ; 5.374 ; 5.374 ; 5.374 ; 5.374 ;
; SW[10]     ; HEX4[1]     ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; SW[10]     ; HEX4[2]     ;       ; 5.268 ; 5.268 ;       ;
; SW[10]     ; HEX4[3]     ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; SW[10]     ; HEX4[4]     ; 5.099 ;       ;       ; 5.099 ;
; SW[10]     ; HEX4[5]     ; 5.108 ;       ;       ; 5.108 ;
; SW[10]     ; HEX4[6]     ; 5.262 ; 5.262 ; 5.262 ; 5.262 ;
; SW[11]     ; HEX4[0]     ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; SW[11]     ; HEX4[1]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; SW[11]     ; HEX4[2]     ; 5.129 ;       ;       ; 5.129 ;
; SW[11]     ; HEX4[3]     ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; SW[11]     ; HEX4[4]     ;       ; 4.966 ; 4.966 ;       ;
; SW[11]     ; HEX4[5]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW[11]     ; HEX4[6]     ; 5.137 ; 5.137 ; 5.137 ; 5.137 ;
; SW[12]     ; HEX4[0]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; SW[12]     ; HEX4[1]     ; 5.534 ;       ;       ; 5.534 ;
; SW[12]     ; HEX4[2]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[12]     ; HEX4[3]     ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; SW[12]     ; HEX4[4]     ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW[12]     ; HEX4[5]     ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; SW[12]     ; HEX4[6]     ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; SW[13]     ; HEX4[0]     ; 9.558 ; 9.558 ; 9.558 ; 9.558 ;
; SW[13]     ; HEX4[1]     ; 9.565 ; 9.565 ; 9.565 ; 9.565 ;
; SW[13]     ; HEX4[2]     ; 9.450 ; 9.450 ; 9.450 ; 9.450 ;
; SW[13]     ; HEX4[3]     ; 9.246 ; 9.246 ; 9.246 ; 9.246 ;
; SW[13]     ; HEX4[4]     ;       ; 9.283 ; 9.283 ;       ;
; SW[13]     ; HEX4[5]     ; 9.291 ; 9.291 ; 9.291 ; 9.291 ;
; SW[13]     ; HEX4[6]     ; 9.440 ; 9.440 ; 9.440 ; 9.440 ;
; SW[14]     ; HEX5[0]     ; 8.884 ; 8.884 ; 8.884 ; 8.884 ;
; SW[14]     ; HEX5[1]     ; 8.867 ; 8.867 ; 8.867 ; 8.867 ;
; SW[14]     ; HEX5[2]     ;       ; 8.856 ; 8.856 ;       ;
; SW[14]     ; HEX5[3]     ; 9.426 ; 9.426 ; 9.426 ; 9.426 ;
; SW[14]     ; HEX5[4]     ; 9.397 ;       ;       ; 9.397 ;
; SW[14]     ; HEX5[5]     ; 9.407 ;       ;       ; 9.407 ;
; SW[14]     ; HEX5[6]     ; 9.572 ; 9.572 ; 9.572 ; 9.572 ;
; SW[15]     ; HEX5[0]     ; 9.141 ; 9.141 ; 9.141 ; 9.141 ;
; SW[15]     ; HEX5[1]     ; 9.154 ; 9.154 ; 9.154 ; 9.154 ;
; SW[15]     ; HEX5[2]     ; 9.143 ;       ;       ; 9.143 ;
; SW[15]     ; HEX5[3]     ; 9.240 ; 9.240 ; 9.240 ; 9.240 ;
; SW[15]     ; HEX5[4]     ;       ; 9.208 ; 9.208 ;       ;
; SW[15]     ; HEX5[5]     ; 9.221 ; 9.221 ; 9.221 ; 9.221 ;
; SW[15]     ; HEX5[6]     ; 9.386 ; 9.386 ; 9.386 ; 9.386 ;
; SW[16]     ; HEX5[0]     ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; SW[16]     ; HEX5[1]     ; 9.044 ;       ;       ; 9.044 ;
; SW[16]     ; HEX5[2]     ; 9.031 ; 9.031 ; 9.031 ; 9.031 ;
; SW[16]     ; HEX5[3]     ; 9.091 ; 9.091 ; 9.091 ; 9.091 ;
; SW[16]     ; HEX5[4]     ; 9.057 ; 9.057 ; 9.057 ; 9.057 ;
; SW[16]     ; HEX5[5]     ; 9.069 ; 9.069 ; 9.069 ; 9.069 ;
; SW[16]     ; HEX5[6]     ; 9.237 ; 9.237 ; 9.237 ; 9.237 ;
; SW[17]     ; HEX5[0]     ; 9.205 ; 9.205 ; 9.205 ; 9.205 ;
; SW[17]     ; HEX5[1]     ; 9.212 ; 9.212 ; 9.212 ; 9.212 ;
; SW[17]     ; HEX5[2]     ; 9.199 ; 9.199 ; 9.199 ; 9.199 ;
; SW[17]     ; HEX5[3]     ; 8.956 ; 8.956 ; 8.956 ; 8.956 ;
; SW[17]     ; HEX5[4]     ;       ; 8.924 ; 8.924 ;       ;
; SW[17]     ; HEX5[5]     ; 8.937 ; 8.937 ; 8.937 ; 8.937 ;
; SW[17]     ; HEX5[6]     ; 9.105 ; 9.105 ; 9.105 ; 9.105 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX6[0]     ; 3.616 ; 3.616 ; 3.616 ; 3.616 ;
; SW[0]      ; HEX6[1]     ; 3.619 ; 3.619 ; 3.619 ; 3.619 ;
; SW[0]      ; HEX6[2]     ;       ; 3.612 ; 3.612 ;       ;
; SW[0]      ; HEX6[3]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[0]      ; HEX6[4]     ; 3.897 ;       ;       ; 3.897 ;
; SW[0]      ; HEX6[5]     ; 3.884 ;       ;       ; 3.884 ;
; SW[0]      ; HEX6[6]     ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; SW[1]      ; HEX6[0]     ; 3.588 ; 3.588 ; 3.588 ; 3.588 ;
; SW[1]      ; HEX6[1]     ; 3.591 ; 3.591 ; 3.591 ; 3.591 ;
; SW[1]      ; HEX6[2]     ; 3.589 ;       ;       ; 3.589 ;
; SW[1]      ; HEX6[3]     ; 3.868 ; 3.868 ; 3.868 ; 3.868 ;
; SW[1]      ; HEX6[4]     ;       ; 3.866 ; 3.866 ;       ;
; SW[1]      ; HEX6[5]     ; 3.850 ; 3.850 ; 3.850 ; 3.850 ;
; SW[1]      ; HEX6[6]     ; 3.848 ; 3.848 ; 3.848 ; 3.848 ;
; SW[2]      ; HEX6[0]     ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; SW[2]      ; HEX6[1]     ; 3.494 ;       ;       ; 3.494 ;
; SW[2]      ; HEX6[2]     ; 3.490 ; 3.490 ; 3.490 ; 3.490 ;
; SW[2]      ; HEX6[3]     ; 3.771 ; 3.771 ; 3.771 ; 3.771 ;
; SW[2]      ; HEX6[4]     ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; SW[2]      ; HEX6[5]     ; 3.750 ; 3.750 ; 3.750 ; 3.750 ;
; SW[2]      ; HEX6[6]     ; 3.751 ; 3.751 ; 3.751 ; 3.751 ;
; SW[3]      ; HEX6[0]     ; 3.444 ; 3.444 ; 3.444 ; 3.444 ;
; SW[3]      ; HEX6[1]     ; 3.448 ; 3.448 ; 3.448 ; 3.448 ;
; SW[3]      ; HEX6[2]     ; 3.449 ; 3.449 ; 3.449 ; 3.449 ;
; SW[3]      ; HEX6[3]     ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; SW[3]      ; HEX6[4]     ;       ; 3.722 ; 3.722 ;       ;
; SW[3]      ; HEX6[5]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[3]      ; HEX6[6]     ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; SW[4]      ; HEX7[0]     ; 3.307 ;       ;       ; 3.307 ;
; SW[4]      ; HEX7[3]     ; 3.277 ;       ;       ; 3.277 ;
; SW[4]      ; HEX7[4]     ; 3.277 ;       ;       ; 3.277 ;
; SW[4]      ; HEX7[5]     ; 3.311 ;       ;       ; 3.311 ;
; SW[5]      ; HEX3[0]     ;       ; 2.730 ; 2.730 ;       ;
; SW[5]      ; HEX3[6]     ;       ; 2.844 ; 2.844 ;       ;
; SW[10]     ; HEX4[0]     ; 2.781 ; 2.781 ; 2.781 ; 2.781 ;
; SW[10]     ; HEX4[1]     ; 2.788 ; 2.788 ; 2.788 ; 2.788 ;
; SW[10]     ; HEX4[2]     ;       ; 2.738 ; 2.738 ;       ;
; SW[10]     ; HEX4[3]     ; 2.646 ; 2.646 ; 2.646 ; 2.646 ;
; SW[10]     ; HEX4[4]     ; 2.665 ;       ;       ; 2.665 ;
; SW[10]     ; HEX4[5]     ; 2.664 ;       ;       ; 2.664 ;
; SW[10]     ; HEX4[6]     ; 2.733 ; 2.733 ; 2.733 ; 2.733 ;
; SW[11]     ; HEX4[0]     ; 2.727 ; 2.727 ; 2.727 ; 2.727 ;
; SW[11]     ; HEX4[1]     ; 2.728 ; 2.728 ; 2.728 ; 2.728 ;
; SW[11]     ; HEX4[2]     ; 2.674 ;       ;       ; 2.674 ;
; SW[11]     ; HEX4[3]     ; 2.591 ; 2.591 ; 2.591 ; 2.591 ;
; SW[11]     ; HEX4[4]     ;       ; 2.606 ; 2.606 ;       ;
; SW[11]     ; HEX4[5]     ; 2.613 ; 2.613 ; 2.613 ; 2.613 ;
; SW[11]     ; HEX4[6]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[12]     ; HEX4[0]     ; 2.854 ; 2.854 ; 2.854 ; 2.854 ;
; SW[12]     ; HEX4[1]     ; 2.855 ;       ;       ; 2.855 ;
; SW[12]     ; HEX4[2]     ; 2.799 ; 2.799 ; 2.799 ; 2.799 ;
; SW[12]     ; HEX4[3]     ; 2.717 ; 2.717 ; 2.717 ; 2.717 ;
; SW[12]     ; HEX4[4]     ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[12]     ; HEX4[5]     ; 2.736 ; 2.736 ; 2.736 ; 2.736 ;
; SW[12]     ; HEX4[6]     ; 2.808 ; 2.808 ; 2.808 ; 2.808 ;
; SW[13]     ; HEX4[0]     ; 5.320 ; 5.320 ; 5.320 ; 5.320 ;
; SW[13]     ; HEX4[1]     ; 5.325 ; 5.325 ; 5.325 ; 5.325 ;
; SW[13]     ; HEX4[2]     ; 5.274 ; 5.274 ; 5.274 ; 5.274 ;
; SW[13]     ; HEX4[3]     ; 5.182 ; 5.182 ; 5.182 ; 5.182 ;
; SW[13]     ; HEX4[4]     ;       ; 5.198 ; 5.198 ;       ;
; SW[13]     ; HEX4[5]     ; 5.200 ; 5.200 ; 5.200 ; 5.200 ;
; SW[13]     ; HEX4[6]     ; 5.264 ; 5.264 ; 5.264 ; 5.264 ;
; SW[14]     ; HEX5[0]     ; 5.019 ; 5.019 ; 5.019 ; 5.019 ;
; SW[14]     ; HEX5[1]     ; 4.992 ; 4.992 ; 4.992 ; 4.992 ;
; SW[14]     ; HEX5[2]     ;       ; 4.990 ; 4.990 ;       ;
; SW[14]     ; HEX5[3]     ; 5.264 ; 5.264 ; 5.264 ; 5.264 ;
; SW[14]     ; HEX5[4]     ; 5.244 ;       ;       ; 5.244 ;
; SW[14]     ; HEX5[5]     ; 5.247 ;       ;       ; 5.247 ;
; SW[14]     ; HEX5[6]     ; 5.320 ; 5.320 ; 5.320 ; 5.320 ;
; SW[15]     ; HEX5[0]     ; 5.144 ; 5.144 ; 5.144 ; 5.144 ;
; SW[15]     ; HEX5[1]     ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; SW[15]     ; HEX5[2]     ; 5.119 ;       ;       ; 5.119 ;
; SW[15]     ; HEX5[3]     ; 5.180 ; 5.180 ; 5.180 ; 5.180 ;
; SW[15]     ; HEX5[4]     ;       ; 5.149 ; 5.149 ;       ;
; SW[15]     ; HEX5[5]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; SW[15]     ; HEX5[6]     ; 5.232 ; 5.232 ; 5.232 ; 5.232 ;
; SW[16]     ; HEX5[0]     ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; SW[16]     ; HEX5[1]     ; 5.081 ;       ;       ; 5.081 ;
; SW[16]     ; HEX5[2]     ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; SW[16]     ; HEX5[3]     ; 5.121 ; 5.121 ; 5.121 ; 5.121 ;
; SW[16]     ; HEX5[4]     ; 5.094 ; 5.094 ; 5.094 ; 5.094 ;
; SW[16]     ; HEX5[5]     ; 5.102 ; 5.102 ; 5.102 ; 5.102 ;
; SW[16]     ; HEX5[6]     ; 5.184 ; 5.184 ; 5.184 ; 5.184 ;
; SW[17]     ; HEX5[0]     ; 5.178 ; 5.178 ; 5.178 ; 5.178 ;
; SW[17]     ; HEX5[1]     ; 5.151 ; 5.151 ; 5.151 ; 5.151 ;
; SW[17]     ; HEX5[2]     ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; SW[17]     ; HEX5[3]     ; 5.067 ; 5.067 ; 5.067 ; 5.067 ;
; SW[17]     ; HEX5[4]     ;       ; 5.043 ; 5.043 ;       ;
; SW[17]     ; HEX5[5]     ; 5.047 ; 5.047 ; 5.047 ; 5.047 ;
; SW[17]     ; HEX5[6]     ; 5.128 ; 5.128 ; 5.128 ; 5.128 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; SW[6]      ; SW[6]    ; 215762283 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; SW[6]      ; SW[6]    ; 215762283 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 777   ; 777  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 147   ; 147  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Apr 06 17:02:28 2018
Info: Command: quartus_sta pratica1 -c pratica1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[6] SW[6]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.393
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.393     -1338.791 SW[6] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 SW[6] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -195.380 SW[6] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.146
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.146      -539.367 SW[6] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 SW[6] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -195.380 SW[6] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 405 megabytes
    Info: Processing ended: Fri Apr 06 17:02:29 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


