# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 40
attribute \dynports 1
attribute \src "dut.sv:2.1-24.10"
attribute \cells_not_processed 1
module \function_loop
  parameter \WIDTH 8
  attribute \src "dut.sv:22.18-22.30"
  wire width 8 $0\func_loop$func$dut.sv:22$1.$result$7
  attribute \src "dut.sv:22.18-22.30"
  wire width 8 $0\func_loop$func$dut.sv:22$2.$result$5
  attribute \src "dut.sv:22.18-22.30"
  wire width 8 $0\func_loop$func$dut.sv:22$2.x$4
  attribute \src "dut.sv:22.18-22.30"
  wire width 8 $1\func_loop$func$dut.sv:22$2.$result$6
  wire width 32 $auto$expression.cpp:1543:import_operation$12
  wire width 32 $auto$expression.cpp:1543:import_operation$16
  wire width 32 $auto$expression.cpp:1543:import_operation$20
  wire width 32 $auto$expression.cpp:1543:import_operation$24
  wire width 32 $auto$expression.cpp:1543:import_operation$28
  wire width 32 $auto$expression.cpp:1543:import_operation$32
  wire width 32 $auto$expression.cpp:1543:import_operation$36
  wire width 32 $auto$expression.cpp:1543:import_operation$8
  wire $auto$expression.cpp:2445:import_bit_select$10
  wire $auto$expression.cpp:2445:import_bit_select$14
  wire $auto$expression.cpp:2445:import_bit_select$18
  wire $auto$expression.cpp:2445:import_bit_select$22
  wire $auto$expression.cpp:2445:import_bit_select$26
  wire $auto$expression.cpp:2445:import_bit_select$30
  wire $auto$expression.cpp:2445:import_bit_select$34
  wire $auto$expression.cpp:2445:import_bit_select$38
  wire width 8 $func_func_loop_result_0
  wire width 8 \func_loop$func$dut.sv:22$1.$result
  attribute \nosync 1
  attribute \src "dut.sv:22.18-22.30"
  wire width 8 \func_loop$func$dut.sv:22$2.$result
  attribute \nosync 1
  attribute \src "dut.sv:22.18-22.30"
  wire width 32 \func_loop$func$dut.sv:22$2.i
  attribute \nosync 1
  attribute \src "dut.sv:22.18-22.30"
  wire width 8 \func_loop$func$dut.sv:22$2.x
  attribute \src "dut.sv:6.30-6.33"
  wire width 8 output 2 \out
  attribute \src "dut.sv:5.30-5.31"
  wire width 8 input 1 \x
  attribute \src "dut.sv:16.34-16.43"
  cell $shiftx $shiftx$dut.sv:16$11
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \x
    connect \B $auto$expression.cpp:1543:import_operation$8
    connect \Y $auto$expression.cpp:2445:import_bit_select$10
  end
  attribute \src "dut.sv:16.34-16.43"
  cell $shiftx $shiftx$dut.sv:16$15
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \x
    connect \B $auto$expression.cpp:1543:import_operation$12
    connect \Y $auto$expression.cpp:2445:import_bit_select$14
  end
  attribute \src "dut.sv:16.34-16.43"
  cell $shiftx $shiftx$dut.sv:16$19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \x
    connect \B $auto$expression.cpp:1543:import_operation$16
    connect \Y $auto$expression.cpp:2445:import_bit_select$18
  end
  attribute \src "dut.sv:16.34-16.43"
  cell $shiftx $shiftx$dut.sv:16$23
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \x
    connect \B $auto$expression.cpp:1543:import_operation$20
    connect \Y $auto$expression.cpp:2445:import_bit_select$22
  end
  attribute \src "dut.sv:16.34-16.43"
  cell $shiftx $shiftx$dut.sv:16$27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \x
    connect \B $auto$expression.cpp:1543:import_operation$24
    connect \Y $auto$expression.cpp:2445:import_bit_select$26
  end
  attribute \src "dut.sv:16.34-16.43"
  cell $shiftx $shiftx$dut.sv:16$31
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \x
    connect \B $auto$expression.cpp:1543:import_operation$28
    connect \Y $auto$expression.cpp:2445:import_bit_select$30
  end
  attribute \src "dut.sv:16.34-16.43"
  cell $shiftx $shiftx$dut.sv:16$35
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \x
    connect \B $auto$expression.cpp:1543:import_operation$32
    connect \Y $auto$expression.cpp:2445:import_bit_select$34
  end
  attribute \src "dut.sv:16.34-16.43"
  cell $shiftx $shiftx$dut.sv:16$39
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \x
    connect \B $auto$expression.cpp:1543:import_operation$36
    connect \Y $auto$expression.cpp:2445:import_bit_select$38
  end
  cell $sub $sub$dut.sv:16$13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 1
    connect \Y $auto$expression.cpp:1543:import_operation$12
  end
  cell $sub $sub$dut.sv:16$17
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 2
    connect \Y $auto$expression.cpp:1543:import_operation$16
  end
  cell $sub $sub$dut.sv:16$21
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 3
    connect \Y $auto$expression.cpp:1543:import_operation$20
  end
  cell $sub $sub$dut.sv:16$25
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 4
    connect \Y $auto$expression.cpp:1543:import_operation$24
  end
  cell $sub $sub$dut.sv:16$29
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 5
    connect \Y $auto$expression.cpp:1543:import_operation$28
  end
  cell $sub $sub$dut.sv:16$33
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 6
    connect \Y $auto$expression.cpp:1543:import_operation$32
  end
  cell $sub $sub$dut.sv:16$37
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 7
    connect \Y $auto$expression.cpp:1543:import_operation$36
  end
  cell $sub $sub$dut.sv:16$9
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A 7
    connect \B 0
    connect \Y $auto$expression.cpp:1543:import_operation$8
  end
  attribute \src "dut.sv:22.18-22.30"
  process $proc$dut.sv:22$3
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_loop$func$dut.sv:22$2.x$4 \x
    assign $0\func_loop$func$dut.sv:22$2.$result$5 $1\func_loop$func$dut.sv:22$2.$result$6
    assign $0\func_loop$func$dut.sv:22$1.$result$7 $1\func_loop$func$dut.sv:22$2.$result$6
    assign $1\func_loop$func$dut.sv:22$2.$result$6 8'00000000
    assign $1\func_loop$func$dut.sv:22$2.$result$6 [0] $auto$expression.cpp:2445:import_bit_select$10
    assign $1\func_loop$func$dut.sv:22$2.$result$6 [1] $auto$expression.cpp:2445:import_bit_select$14
    assign $1\func_loop$func$dut.sv:22$2.$result$6 [2] $auto$expression.cpp:2445:import_bit_select$18
    assign $1\func_loop$func$dut.sv:22$2.$result$6 [3] $auto$expression.cpp:2445:import_bit_select$22
    assign $1\func_loop$func$dut.sv:22$2.$result$6 [4] $auto$expression.cpp:2445:import_bit_select$26
    assign $1\func_loop$func$dut.sv:22$2.$result$6 [5] $auto$expression.cpp:2445:import_bit_select$30
    assign $1\func_loop$func$dut.sv:22$2.$result$6 [6] $auto$expression.cpp:2445:import_bit_select$34
    assign $1\func_loop$func$dut.sv:22$2.$result$6 [7] $auto$expression.cpp:2445:import_bit_select$38
    sync always
      update \func_loop$func$dut.sv:22$1.$result $0\func_loop$func$dut.sv:22$1.$result$7
      update \func_loop$func$dut.sv:22$2.$result 8'x
      update \func_loop$func$dut.sv:22$2.x 8'x
      update \func_loop$func$dut.sv:22$2.i 32'x
  end
  connect $func_func_loop_result_0 \func_loop$func$dut.sv:22$1.$result
  connect \out $func_func_loop_result_0
end
