# Processador MIPS 32-bit em Verilog

![Linguagem](https://img.shields.io/badge/language-Verilog-blue.svg)
![Ferramenta](https://img.shields.io/badge/tool-Intel%20Quartus%20Prime-brightgreen.svg)

## ðŸ“– DescriÃ§Ã£o do Projeto

Este repositÃ³rio contÃ©m a implementaÃ§Ã£o de um processador didÃ¡tico de 32 bits com um subconjunto da arquitetura MIPS, desenvolvido em Verilog HDL. O projeto foi criado para fins acadÃªmicos na disciplina de Arquitetura de Computadores, com o objetivo de aplicar os conceitos de design de hardware, datapath e unidade de controle.

O processador Ã© capaz de executar um conjunto de instruÃ§Ãµes aritmÃ©ticas, lÃ³gicas, de acesso Ã  memÃ³ria e de desvio, lendo o cÃ³digo de uma memÃ³ria de instruÃ§Ãµes (ROM) e utilizando uma memÃ³ria de dados (RAM) para operaÃ§Ãµes de leitura e escrita. O projeto inclui mÃ³dulos para exibiÃ§Ã£o de resultados em displays de 7 segmentos, facilitando a depuraÃ§Ã£o e visualizaÃ§Ã£o em uma placa FPGA.

## âœ¨ Funcionalidades e InstruÃ§Ãµes Implementadas

O processador suporta as seguintes instruÃ§Ãµes do conjunto MIPS:

*(Nota: Esta lista Ã© uma suposiÃ§Ã£o baseada nos mÃ³dulos. Adapte-a para refletir as instruÃ§Ãµes que o seu processador realmente implementa.)*

* **Tipo-R:** `add`, `sub`, `and`, `or`, `slt`
* **Tipo-I:** `lw`, `sw`, `beq`, `addi`
* **Tipo-J:** `j`

## ðŸ—ï¸ Arquitetura e MÃ³dulos

O projeto Ã© modular, separando os principais componentes funcionais do processador para facilitar o desenvolvimento e o teste.

-   `CPU.v`: MÃ³dulo principal (top-level) que integra todos os outros componentes do processador.
-   `UnidadeProcessamento.v`: ContÃ©m o *datapath* do processador, interligando o PC, o banco de registradores, a ULA e as memÃ³rias.
-   `Controle.v`: A Unidade de Controle, responsÃ¡vel por gerar todos os sinais de controle para o *datapath* com base no `opcode` da instruÃ§Ã£o atual.
-   `ULA.v`: Unidade LÃ³gica e AritmÃ©tica que realiza as operaÃ§Ãµes de cÃ¡lculo (soma, subtraÃ§Ã£o, E, OU, etc.).
-   `Registradores.v`: O banco de registradores MIPS (32 registradores de 32 bits).
-   `ProgramCounter.v`: O Contador de Programa (PC), que aponta para a prÃ³xima instruÃ§Ã£o a ser executada.
-   `ROMSinglePort.v`: A memÃ³ria de instruÃ§Ãµes (ROM) onde o programa em linguagem de mÃ¡quina Ã© armazenado.
-   `RAMDualPortDualClock.v`: A memÃ³ria de dados (RAM) utilizada pelas instruÃ§Ãµes `lw` e `sw`.
-   `ExtensorBit.v`: Realiza a extensÃ£o de sinal de um valor imediato de 16 para 32 bits.
-   `MUX.v`, `MUX2.v`, `MUX8.v`: Multiplexadores utilizados em diversos pontos do *datapath*.
-   `DivFreq.v`: Divisor de frequÃªncia para adequar o clock do sistema para visualizaÃ§Ã£o.
-   `OutputMod.v`, `bcd.v`, `seg7.v`: MÃ³dulos de saÃ­da para converter valores binÃ¡rios para BCD e exibi-los em displays de 7 segmentos.

## ðŸ“‚ Estrutura de Arquivos

-   **`*.v`**: Arquivos-fonte em Verilog com a descriÃ§Ã£o de cada mÃ³dulo do hardware.
-   **`ProcessadorMIPS.qpf`**: Arquivo de projeto do Intel Quartus Prime.
-   **`ProcessadorMIPS.qsf`**: Arquivo de configuraÃ§Ãµes e atribuiÃ§Ã£o de pinos do Quartus.
-   **`*.vwf`**: Arquivos de forma de onda (Waveform) para simulaÃ§Ã£o e teste de cada mÃ³dulo individualmente.
-   **`GCD.txt`, `test.txt`**: Arquivos de exemplo com cÃ³digo em linguagem de mÃ¡quina MIPS para serem carregados na ROM.

## ðŸ› ï¸ Ferramentas NecessÃ¡rias

* **Intel Quartus Prime:** Ferramenta utilizada para sÃ­ntese, compilaÃ§Ã£o, simulaÃ§Ã£o e gravaÃ§Ã£o do projeto em uma FPGA. A versÃ£o 18.1 ou superior Ã© recomendada.
* **ModelSim (Opcional):** Pode ser utilizado para simulaÃ§Ãµes mais avanÃ§adas (geralmente vem integrado ao Quartus).
* **Placa FPGA (Opcional):** Uma placa da famÃ­lia Altera/Intel (como DE1-SoC, DE2-115) para testes em hardware real.

## ðŸš€ Como Compilar e Simular

1.  **Clone o repositÃ³rio:**
    ```bash
    git clone https://github.com/BrunoKenji2/ProcessadorMips.git
    ```

2.  **Abra o Projeto no Quartus:**
    * Abra o software Intel Quartus Prime.
    * VÃ¡ em `File > Open Project...` e selecione o arquivo `ProcessadorMIPS.qpf`.

3.  **Carregue um Programa na ROM:**
    * O mÃ³dulo `ROMSinglePort.v` utiliza a funÃ§Ã£o `$readmemh` para carregar um programa.
    * Abra o arquivo `ROMSinglePort.v` e certifique-se de que o caminho para o arquivo de programa (ex: `"GCD.txt"`) estÃ¡ correto.

4.  **Compile o Projeto:**
    * Inicie a compilaÃ§Ã£o completa clicando em `Processing > Start Compilation` ou pelo atalho (botÃ£o de "Play" azul).

5.  **Simule o Projeto:**
    * ApÃ³s a compilaÃ§Ã£o bem-sucedida, vÃ¡ em `Tools > Run Simulation Tool > RTL Simulation`.
    * O Quartus abrirÃ¡ a simulaÃ§Ã£o com base no arquivo de waveform (`.vwf`) configurado no `Simulation > Simulation Settings`.
    * Para testar o projeto completo, use o arquivo `CPU.vwf`.

