Introdução
    Introdução
        Necessidade de maior desempenho
        Limites físicos e da Lei de Moore
    Justificativa
        Instruções redundantes
        Possibilidade de otimização dinâmica de código - DTM
    Problema
        Métricas para avaliar qualidade chip
        Verificar se DTM é uma solução viável
    Objetivos
        Implementar DTM em HDL
        Gravar em FPGA
        Testar e analisar desempenho
    Estrutura da tese

Metodologia
    Escolher arquitetura
        Java vs RISC
    Revisão literatura
        DTM - Tese Amarildo
        Tecnologias
            LEON3
            Altera
            VHDL ???? - Perguntar Bruno
    Implementação
        Estudo e adaptação para SPARC
        Repetir Metodologia:Literatura:Tecnologias ????
    Testes e análise
        Chu - repetir Introducao:Problema - Perguntar Bruno qual benchmark

Fundamentação Teórica
    Arquitetura / Desenho Digital
    DTM
    Leon3 / GRLIB
    VHDL
    FPGA