# HUST_Verilog_lab
## 华中科技大学硬件描述语言实验