# 🧮 PID Simulinkモデル構成（例）

本モデルは、Simulink上で **比例積分制御（PI制御）** を構成し、ステップ応答を可視化するブロック図です。

---

## 🔧 ブロック構成図（論理構成）

```text
             +-------------------------+
             |                         |
             |     +------+            v
    Step ───▶│(+)──▶ Kp  ├────┐    +---------+    +---------+
             │     +------+    │    |         |    |         |
             |                (+)──▶│  Sum     ├──▶│  Scope  │
             │     +------+    │    |         |    |         |
             │     | 1/s  ├──┐ │    +---------+    +---------+
             │     +------+  │ │
             |               ▼ ▼
             |              Ki ×
             |               ▲
             +---------------+
```

---

## 🧩 使用ブロック一覧（Simulink標準）

| ブロック | 役割 |
|----------|------|
| `Step`        | 入力ステップ信号（初期値0 → 1） |
| `Sum`         | 偏差の加算（比例＋積分） |
| `Gain (Kp)`   | 比例ゲイン |
| `Gain (Ki)`   | 積分ゲイン（1/sブロックと直列） |
| `Integrator`  | 積分器（1/s） |
| `Scope`       | 出力波形の可視化 |

---

## 🔧 モデルパラメータ例

- `Kp = 2.0`
- `Ki = 1.0`
- ステップ時刻：1.0 sec
- シミュレーション時間：5.0 sec

---

## 💡 学習ポイント

- PID構造をブロックで直感的に学習できる
- Kp, Ki の変化によるステップ応答の違いを可視化
- `Simulink Coder` を使えばCコード化して `c_to_hdl/` に展開可能

---

## 🔗 関連ファイル

| ファイル | 内容 |
|----------|------|
| `model_to_code.md` | コード生成とHDL連携手順 |
| `conversion_prompt.md` | CコードをVerilogに変換するプロンプト例 |
| `testbench/tb_pid_controller.v` | PID出力波形のHDLシミュレーション例 |

---

## 🔖 備考

- 本モデルは `pid_simulink_example.slx` にて提供予定
- GitHubでは `.slx` 共有が可能だが、同時にスクリーンショット掲載も推奨
