## Circuitos Combinacionales.

Se caracterizan por proporcionar una o varias salidas, que dependen, exclusivamente, del estado de entradas. Están formados por: codificadores, decodificadores, multiplexores, demultiplexores, comparadores y generadores, detectores de paridad, circuitos aritméticos

##### Decodificadores
En general un decodificador dispone de n entradas y 2 n salidas, dependiendo de los valores de entrada solo una línea de salida será seleccionada en un momento dado.

> ![[ARC-Decodificador.png]]
> **Su Tabla de verdad Es:**
> ![[DecodificadorTabla.png]]

##### Codificador
Son sistemas combinacionales, que se encargan de transformar una serie de señales, que generalmente suelen representar los diferentes dígitos del lenguaje humano, en otro conjunto de señales digitales que representan un código de lenguaje máquina. En general un codificador dispone de 2 n entradas y n salidas.

> ![[ARC-Codificador.png]]
> **Su Tabla de verdad Es:**
> ![[CodificadorTabla.png]]

##### Comparador
La función de un comparador es realizar la comparación de dos palabras de entrada.

> ![[ARC-ComparadorBlo.png]]
> (Imprementacion hardware de un comparador de 2 bits)
> ![[ARC-Comparador.png]]
> **Su Tabla de verdad Es:**
> ![[ComparadorTabla.png]]
> - La salida G sera 1 solo si A > B
> - La salida E sera 1 solo si A = B
> - La salida L sera 1 solo si A < B

##### Multiplexor
Otra combinación útil de elementos lógicos son los multiplexores o selectores de datos. Un multiplexor es un circuito con 2n entradas, una salida de datos y n entradas de control que selecciona una de las entradas de datos.

> ![[ARC-Multiplexor.png]]
> (Implementacion hardware de dos entradas)
> ![[ARC-MultiplexorImpl.png]]
> **Su Tabla de verdad Es:**
> ![[MultiplexorTabla.png]]

##### Demultiplexor
El demultiplexor realiza la función inversa de un multiplexor; conecta una única entrada a una de varias salidas.

> ![[ARC-Demultiplexor.png]]
> Implementacion hardware para una Demultiplexor de 4 salidas
> ![[ARC-DemultiplexorImpl.png]]
> **Su Tabla de verdad Es:**
> ![[DemultiplexorTabla.png]]

### Circuitos Aritmeticos

##### Semi-Sumador
Al sumar dos bits, x e y, se generan tanto la suma de ambos como un acarreo. Puede diseñarse un circuito para que realice esta tarea. Este circuito también recibe el nombre de semisumador, dado que sólo toma la mitad de los bits que se van a sumar.

> ![[ARc-SemiSumador.png]]
> Implementacio hardware de un Semi-Sumador
> ![[ARC-SemiSumadorImple.png]]
> **Si Tabla de verdad Es:**
> ![[SemiSumadorTabla.png]]

##### Sumador o Sumador Completo
Un sumador debe ser capaz de tratar tres datos, los dos bits que se van a sumar y un acarreo procedente de la etapa anterior. Este tipo de sumador se conoce como sumador completo.

> ![[ARC-Sumador.png]]
> Implementacion hardware para un sumador completo
> ![[ARC-SumadorImpl.png]]
> **Su Tabla de verdad Es:**
> ![[SumadorTabla.png]]

## Circuitos no Combinacionales

Sistemas cuya salida toman un estado que dependen, de los estados de entrada y los estados anteriores. Se pueden dividir en:

- **Asincronos:** el pulso de sincronismo no es necesario. En este caso la finalización de una operación da lugar a que se inicie la siguiente.
- **Sincronos:** En estos circuitos se emplea una señal de reloj para asegurar que todas las operaciones deseadas se inician sólo a raíz del pulso de sincronismo del reloj.

##### Cerrojo S-R
El circuito tiene dos entradas, S (Set) y R (Reset), y dos salidas, Q y Q', y consiste en dos puertas NOR conectadas por realimentación.

> ![[ARC-CerrojoS-R.png]]

##### S-R Sincrono
La mayoría de los acontecimientos en computadores digitales están sincronizados por un pulso de reloj.

> ![[ARC-S-Rsincrono.png]]

##### Biestable D
Un problema con los biestables S-R es que la condición R = 1, S = 1 debe ser evitada. Una manera de hacerlo es permitir sólo una única entrada. El biestable D lo cumple. “Biestable de retardo”

> ![[ARC-BiestableD.png]]

##### Biestable J-K
- La entrada J sólo realiza la función de puesta a uno, causando que la salida sea 1.
- La entrada K sólo realiza la función de puesta a cero, provocando que la salida sea 0.
- Cuando J y K son 1, la función realizada se denomina función de conmutación: la salida se invierte.

> ![[ARC-BiestableJ-K.png]]

##### Biestable T
El biestable T dispone de dos entradas. Estas son la T y el reloj. El biestable niega o complementa la salida en cada cambio de la entrada del reloj. El biestable tipo T puede construirse a partir del biestable tipo J-K conectando las entradas J y K a un valor alto (1 lógico).

> ![[ARC-BiestableT.png]]

---

## Concepto de Maquina Algoritmica y Arquitectura Reconfigurable

#### Maquina Algoritmica
Es un sistema que es capaz de resolver un problema aplicando un procedimiento conocido, lo que se denomina algoritmo. Es un aparato capaz de ejecutar algoritmos. Llamaremos máquina algorítmica al aparato capaz de ejecutar un algoritmo.

#### Arquitectura Reconfigurable
Métodos para la ejecución de algoritmos en la computación tradicional. La computación reconfigurable se consigue con la utilización de FPGAs (Field Programmable Gate Arrays - matriz de puertas programables - Conjunto Programable de Puertas). Es un dispositivo reconfigurable que contiene bloques lógicos, estos se conectan entre si para darles cierta funcionalidad lógica. Se basan en celdas SRAM programables, estas celdas se pueden programar y reprogramar sin necesidad de sustituir el chip.

#### FPGA
La computación reconfigurable se consigue con la utilización de FPGAs o matriz de puertas programables en español. Estos dispositivos contienen una serie de bloques lógicos cuya funcionalidad se determina a través de múltiples celdas de SRAM, los bloques lógicos, se conectan entre sí mediante recursos de interconexión programables. De este modo, se pueden trazar los circuitos con las funciones lógicas dentro de los bloques lógicos y posteriormente programar las conexiones entre dichos bloques lógicos formando el circuito necesario dentro de la FPGA.

