79 88 16 //#gates, #wires, #out_wires_start // # num_non_free_gates  = 10 
8 8 8 8 0  //#const_inputs #eval_inputs #total_outputs #const_outputs #eval_outputs

2 1 0 0 24 NXOR
2 1 0 0 25 XOR
2 1 0 25 26 XOR
2 1 1 25 27 XOR
2 1 2 25 28 XOR
2 1 3 25 29 XOR
2 1 4 25 30 XOR
2 1 5 25 31 XOR
2 1 6 25 32 XOR
2 1 7 25 33 XOR
2 1 0 25 34 XOR
2 1 1 25 35 XOR
2 1 2 25 36 XOR
2 1 3 25 37 XOR
2 1 4 25 38 XOR
2 1 5 25 39 XOR
2 1 6 25 40 XOR
2 1 7 25 41 XOR
2 1 26 26 50 NXOR
2 1 26 26 51 XOR
2 1 28 28 63 AND
2 1 28 63 60 XOR
2 1 29 60 74 XOR
2 1 60 29 64 XOR
2 1 29 64 63 AND
2 1 29 63 60 XOR
2 1 30 60 75 XOR
2 1 60 30 64 XOR
2 1 30 64 63 AND
2 1 30 63 60 XOR
2 1 31 60 76 XOR
2 1 60 31 64 XOR
2 1 31 64 63 AND
2 1 31 63 60 XOR
2 1 32 60 77 XOR
2 1 74 74 63 AND
2 1 74 63 60 XOR
2 1 75 60 88 XOR
2 1 60 75 64 XOR
2 1 75 64 63 AND
2 1 75 63 60 XOR
2 1 76 60 75 XOR
2 1 60 76 64 XOR
2 1 76 64 63 AND
2 1 76 63 60 XOR
2 1 77 60 76 XOR
2 1 88 88 63 AND
2 1 88 63 60 XOR
2 1 75 60 89 XOR
2 1 60 75 64 XOR
2 1 75 64 63 AND
2 1 75 63 60 XOR
2 1 76 60 75 XOR
2 1 89 89 63 AND
2 1 89 63 60 XOR
2 1 75 60 90 XOR
2 1 26 51 53 XOR
2 1 27 51 54 XOR
2 1 28 51 55 XOR
2 1 74 51 56 XOR
2 1 88 51 57 XOR
2 1 89 51 58 XOR
2 1 90 51 59 XOR
2 1 51 51 42 XOR
2 1 53 51 43 XOR
2 1 54 51 44 XOR
2 1 55 51 45 XOR
2 1 56 51 46 XOR
2 1 57 51 47 XOR
2 1 58 51 48 XOR
2 1 59 51 49 XOR
2 1 42 25 16 XOR
2 1 43 25 17 XOR
2 1 44 25 18 XOR
2 1 45 25 19 XOR
2 1 46 25 20 XOR
2 1 47 25 21 XOR
2 1 48 25 22 XOR
2 1 49 25 23 XOR
