
////////////////////////////////////////////////////////////////////////////////////////
                                       CELLO V2.1                                       
              temp_9c052a8e8b93492b94099b806f057be5 + Eco1C1G1T1.UCF.json               
////////////////////////////////////////////////////////////////////////////////////////

new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_9c052a8e8b93492b94099b806f057be5
verilog: temp_9c052a8e8b93492b94099b806f057be5.v
v_loc: /home/lexo/Desktop/Practica/App/library/verilogs/temp_9c052a8e8b93492b94099b806f057be5.v
new_in: /home/lexo/Desktop/Practica/App/library/verilogs
new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_9c052a8e8b93492b94099b806f057be5



////////////////////////////////////////////////////////////////////////////////////////
                                 End of Logic Synthesis                                 
////////////////////////////////////////////////////////////////////////////////////////



∫ *** DEBUG *** ∫ Ports [5, 6] not used in any cell (gate).



∫ *** DEBUG *** ∫ Ports [5, 6] not used in any cell (gate).

Cello object deleted...

Archivo Verilog temporal eliminado: temp_9c052a8e8b93492b94099b806f057be5.v
Archivo Verilog temporal creado: temp_aa165328b6b64b32ba69def6f929caaa.v
