<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:52:45.5245</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.09.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7005389</applicationNumber><claimCount>33</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>감소된 접촉 저항 및/또는 기생 커패시턴스를 갖는 수직 채널 전계 효과 트랜지스터(VCFET), 및 관련 제조 방법들</inventionTitle><inventionTitleEng>VERTICAL CHANNEL FIELD EFFECT TRANSISTOR (VCFET) WITH REDUCED CONTACT RESISTANCE AND/OR PARASITIC CAPACITANCE, AND RELATED FABRICATION METHODS</inventionTitleEng><openDate>2025.05.28</openDate><openNumber>10-2025-0075562</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.02.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/66</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/17</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/63</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 감소된 접촉 저항 및/또는 기생 커패시턴스를 갖는 수직 채널 전계-효과 트랜지스터(VCFET)들, 및 관련 제조 방법들. 예시적인 양태들에서, VCFET의 접촉 저항을 감소시키기 위해, 수직 채널의 단부 부분은 기판 표면에 평행한 수평 방향으로 확장된 폭을 갖는 반도체 구조를 갖는다. 이는 VCFET의 접촉 저항을 감소시키기 위해 소스/드레인에 대한 콘택을 형성하기 위한 더 큰 면적을 제공한다. VCFET의 게이트와 콘택 사이의 기생 커패시턴스를 감소시키기 위해, 스페이서는 스페이서의 전체 평균 유전율을 감소시키기 위해 게이트와 콘택 사이에 에어 스페이서(들)를 형성하는 하나 이상의 에어 갭들을 포함한다. 일 예에서, VCFET의 에어 스페이서(들)는 기생 커패시턴스를 추가로 감소시키기 위해 기판 표면에 평행한(그리고 수직 채널의 수직 방향에 수직인) 수평 방향으로 신장된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.03.28</internationOpenDate><internationOpenNumber>WO2024064565</internationOpenNumber><internationalApplicationDate>2023.09.13</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/074070</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 수직 채널 전계 효과 트랜지스터(vertical channel field-effect transistor, VCFET)로서,기판 표면을 포함하는 기판;채널 - 상기 채널은,제1 단부 표면 및 상기 제1 단부 표면에 대향하는 제2 단부 표면을 포함하는 제1 채널 부분으로서,상기 제2 단부 표면은 상기 기판 표면에 평행한 제1 방향으로 제1 폭을 갖는, 상기 제1 채널 부분; 및상기 제2 단부 표면에 커플링된 제3 단부 표면 및 상기 제3 단부 표면에 대향하는 제4 단부 표면을 포함하는 제2 채널 부분으로서,상기 제4 단부 표면은 상기 제1 방향으로 상기 제1 폭보다 큰 제2 폭을 갖는, 상기 제2 채널 부분을 포함함 -;상기 제1 채널 부분에 인접한 게이트;상기 제1 채널 부분의 상기 제1 단부 표면에 커플링된 소스/드레인; 및상기 제2 채널 부분의 상기 제4 단부 표면에 커플링된 드레인/소스를 포함하는, VCFET.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 채널은 상기 기판 표면에 직교하는 제2 방향으로 전하를 수송하도록 구성되는, VCFET.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제1 폭에 대한 상기 제2 폭의 비율은 적어도 1.1인, VCFET.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 폭은 1 나노미터(nm) 내지 10 nm이고;상기 제2 폭은 1 nm 내지 20 nm인, VCFET.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 채널 부분은 상기 기판 표면에 직교하는 제2 방향으로 제1 높이를 갖고;상기 제1 폭은 상기 제1 높이보다 작고;상기 제2 채널 부분은 상기 제2 방향으로 제2 높이를 갖는, VCFET.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 채널 부분의 상기 제1 단부 표면 및 상기 게이트에 인접한 제1 스페이서; 및상기 제1 채널 부분의 상기 제2 단부 표면 및 상기 게이트에 인접한 제2 스페이서를 추가로 포함하고;상기 제1 스페이서는 적어도 하나의 제1 에어 갭(air gap)을 포함하고;상기 제2 스페이서는 적어도 하나의 제2 에어 갭을 포함하는, VCFET.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 기판 표면에 직교하는 제2 방향으로 그리고 상기 기판 표면에 직교하는 제1 길이방향 축을 따라 연장되는 스페이서 측벽을 추가로 포함하고;상기 스페이서 측벽은 상기 제1 스페이서, 상기 제2 스페이서, 및 상기 게이트에 인접한, VCFET.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서,상기 적어도 하나의 제1 에어 갭 각각은 상기 기판 표면에 평행한 상기 제1 방향으로 연장되는 제1 길이 및 상기 기판 표면에 직교하는 제2 방향으로 연장되는 제1 높이를 갖고;상기 제1 길이는 상기 제1 높이보다 크고;상기 적어도 하나의 제2 에어 갭 각각은 상기 제1 방향으로 연장되는 제2 길이 및 상기 제2 방향으로 연장되는 제2 높이를 갖고;상기 제2 길이는 상기 제2 높이보다 큰, VCFET.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서,상기 적어도 하나의 제1 에어 갭은 복수의 제1 에어 갭들을 포함하고;상기 적어도 하나의 제2 에어 갭은 복수의 제2 에어 갭들을 포함하는, VCFET.</claim></claimInfo><claimInfo><claim>10. 제6항에 있어서,상기 제1 스페이서는 제1 유전체 구조체 및 상기 제1 유전체 구조체 내에 배치된 상기 적어도 하나의 제1 에어 갭을 포함하고;상기 제2 스페이서는 제2 유전체 구조체 및 상기 제2 유전체 구조체 내에 배치된 상기 적어도 하나의 제2 에어 갭을 포함하는, VCFET.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 유전체 구조체는 실리콘 질화물(SiN)을 포함하고;상기 제2 유전체 구조체는 SiN을 포함하는, VCFET.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 소스/드레인에 커플링되고, 상기 기판 표면에 직교하는 제2 방향으로 그리고 제1 길이방향 축을 따라 연장되는 제1 콘택; 및상기 드레인/소스에 커플링되고, 상기 제1 길이방향 축에 평행한 제2 길이방향 축을 따라 상기 제2 방향으로 연장되는 제2 콘택을 추가로 포함하는, VCFET.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 제1 채널 부분은 제1 측벽을 포함하고;상기 게이트는 상기 제1 채널 부분의 상기 제1 측벽을 둘러싸는, VCFET.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, 상기 게이트의 유효 길이(Leff)는 상기 기판 표면에 직교하는 제2 방향에서의 상기 게이트의 제1 높이에 의해 정의되는, VCFET.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서, 상기 기판에 인접한 P 반도체 유형(P-형) 웰(well)을 추가로 포함하고;상기 소스/드레인은 N-형 소스/드레인을 포함하고;상기 드레인/소스는 N-형 드레인/소스를 포함하고;상기 N-형 소스/드레인은 상기 P-형 웰에 배치되는, VCFET.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 채널의 채널 측벽에 대한 결정 구조는 상기 기판 표면에 대해 003c#001003e# 면으로 배향되는, VCFET.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서, 상기 기판에 인접한 N 반도체 유형(N-형) 웰을 추가로 포함하고;상기 소스/드레인은 P-형 소스/드레인을 포함하고;상기 드레인/소스는 P-형 드레인/소스를 포함하고;상기 P-형 소스/드레인은 상기 N-형 웰에 배치되는, VCFET.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 채널의 채널 측벽에 대한 결정 구조는 상기 기판 표면에 대해 003c#011003e# 면으로 배향되는, VCFET.</claim></claimInfo><claimInfo><claim>19. 제1항에 있어서,상기 소스/드레인은 실리콘 및 실리콘 게르마늄으로 이루어진 그룹으로 구성된 제1 재료로 구성되고;상기 드레인/소스는 실리콘 및 실리콘 게르마늄으로 이루어진 그룹으로 구성된 제2 재료로 구성되는, VCFET.</claim></claimInfo><claimInfo><claim>20. 제1항에 있어서,상기 소스/드레인은 상기 기판 표면에 인접한 상기 제1 채널 부분의 상기 제1 단부 표면에 인접하고;상기 드레인/소스는 상기 제2 채널 부분의 상기 제4 단부 표면에 인접한, VCFET.</claim></claimInfo><claimInfo><claim>21. 제1항에 있어서, 셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; 위성 포지셔닝 시스템(global positioning system, GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; 세션 개시 프로토콜(session initiation protocol, SIP) 폰; 태블릿; 패블릿(phablet); 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; 개인용 디지털 어시스턴트(personal digital assistant, PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 음악 플레이어; 디지털 음악 플레이어; 휴대용 음악 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크(digital video disc, DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공 전자 시스템(avionics system)들; 드론; 및 멀티콥터로 이루어진 그룹으로부터 선택된 디바이스에 통합되는, VCFET.</claim></claimInfo><claimInfo><claim>22. 수직 채널 전계 효과 트랜지스터(VCFET)를 제조하는 방법으로서,기판 표면을 포함하는 기판을 제공하는 단계;채널을 형성하는 단계 - 상기 채널을 형성하는 단계는,제1 단부 표면 및 상기 제1 단부 표면에 대향하는 제2 단부 표면을 포함하는 제1 채널 부분을 형성하는 단계로서,상기 제2 단부 표면은 상기 기판 표면에 평행한 제1 방향으로 제1 폭을 갖는, 상기 제1 채널 부분을 형성하는 단계; 및상기 제2 단부 표면에 커플링된 제3 단부 표면 및 상기 제3 단부 표면에 대향하는 제4 단부 표면을 포함하는 제2 채널 부분을 형성하는 단계로서,상기 제4 단부 표면은 상기 제1 방향으로 상기 제1 폭보다 큰 제2 폭을 갖는, 상기 제2 채널 부분을 형성하는 단계를 포함함 -;상기 제1 채널 부분에 인접한 게이트를 형성하는 단계;상기 제1 채널 부분의 상기 제1 단부 표면에 커플링된 소스/드레인을 형성하는 단계; 및상기 제2 채널 부분의 상기 제4 단부 표면에 커플링된 드레인/소스를 형성하는 단계를 포함하는, VCFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,상기 제1 채널 부분의 상기 제1 단부 표면 및 상기 게이트에 인접한 적어도 하나의 제1 에어 갭을 포함하는 제1 스페이서를 형성하는 단계; 및상기 제1 채널 부분의 상기 제2 단부 표면 및 상기 게이트에 인접한 적어도 하나의 제2 에어 갭을 포함하는 제2 스페이서를 형성하는 단계를 추가로 포함하는, VCFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서,상기 제1 스페이서를 형성하는 단계는, 상기 기판 표면에 평행한 상기 제1 방향으로 연장되는 제1 길이 및 상기 기판 표면에 직교하는 제2 방향으로 연장되는 제1 높이를 갖는 상기 적어도 하나의 제1 에어 갭 각각을 형성하는 단계를 포함하고, 상기 제1 길이는 상기 제1 높이보다 크고;상기 제2 스페이서를 형성하는 단계는, 상기 제1 방향으로 연장되는 제2 길이 및 상기 제2 방향으로 연장되는 제2 높이를 갖는 상기 적어도 하나의 제2 에어 갭 각각을 형성하는 단계를 포함하고, 상기 제2 길이는 상기 제2 높이보다 큰, VCFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>25. 제22항에 있어서,상기 소스/드레인에 제1 콘택을 커플링하는 단계 - 상기 제1 콘택은 상기 기판 표면에 직교하는 제2 방향으로 그리고 제1 길이방향 축을 따라 연장됨 -; 및상기 드레인/소스에 제2 콘택을 커플링하는 단계 - 상기 제2 콘택은 상기 제1 길이방향 축에 평행한 제2 길이방향 축을 따라 상기 제2 방향으로 연장됨 - 를 추가로 포함하는, VCFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>26. 제23항에 있어서, 상기 제1 스페이서를 형성하는 단계는,복수의 제1 유전체 층들을 형성하는 단계;복수의 제2 유전체 층들을 형성하는 단계 - 상기 복수의 제2 유전체 층들 중 각각의 제2 유전체 층은 상기 복수의 제1 유전체 층들 중 2개의 인접한 제1 유전체 층들 사이에 배치됨 -; 및상기 복수의 제2 유전체 층들을 제거하여, 상기 복수의 제1 유전체 층들 중 2개의 인접한 제1 유전체 층들 사이에 각각 배치된 상기 적어도 하나의 제1 에어 갭을 형성하는 단계를 포함하는, VCFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서, 상기 복수의 제2 유전체 층들을 제거하기 전에 상기 제1 채널 부분의 상기 제2 단부 표면 상에 하드 마스크를 형성하는 단계를 추가로 포함하는, VCFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>28. 제26항에 있어서,상기 제1 스페이서 상에 유전체 층을 형성하는 단계를 추가로 포함하고;상기 제2 스페이서를 형성하는 단계는,복수의 제3 유전체 층들을 형성하는 단계; 및복수의 제4 유전체 층들을 형성하는 단계를 포함하고, 상기 복수의 제4 유전체 층들 중 각각의 제4 유전체 층은 상기 복수의 제3 유전체 층들 중 2개의 인접한 제3 유전체 층들 사이에 배치되는, VCFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서,상기 제1 채널 부분의 상기 제2 단부 표면에 인접한 상기 복수의 제3 유전체 층들 및 상기 복수의 제4 유전체 층들에 개구를 형성하는 단계;상기 제1 채널 부분의 상기 제2 단부 표면에 커플링된 상기 개구에 상기 제2 채널 부분을 형성하는 단계; 및상기 복수의 제4 유전체 층들을 제거하여, 상기 복수의 제3 유전체 층들 중 2개의 인접한 제3 유전체 층들 사이에 각각 배치된 상기 적어도 하나의 제2 에어 갭을 형성하는 단계를 추가로 포함하는, VCFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>30. 제29항에 있어서,상기 제1 채널 부분에 인접한 상기 유전체 층을 리세싱하는(recessing) 단계; 및상기 게이트를 형성하기 위해 상기 제1 채널 부분에 인접하게 금속 게이트를 증착하는 단계를 추가로 포함하는, VCFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>31. 제22항에 있어서,상기 소스/드레인을 형성하는 단계는 상기 제1 채널 부분의 상기 제1 단부 표면과 접촉하여 상기 소스/드레인을 에피택셜 성장시키는 단계를 포함하고;상기 드레인/소스를 형성하는 단계는 상기 제2 채널 부분의 상기 제4 단부 표면 상에 상기 드레인/소스를 에피택셜 성장시키는 단계를 포함하는, VCFET를 제조하는 방법.</claim></claimInfo><claimInfo><claim>32. 집적 회로(IC)로서,기판 표면을 포함하는 기판;상기 기판 표면 상의 복수의 전계 효과 트랜지스터(FET)들을 포함하며, 상기 복수의 FET들은,P-반도체 유형(P-형) FET; 및N-반도체 유형(N-형) FET를 포함하고,상기 P-형 FET는,P-형 채널 - 상기 P-형 채널은,제1 단부 표면 및 상기 제1 단부 표면에 대향하는 제2 단부 표면을 포함하는 제1 P-형 채널 부분으로서,상기 제2 단부 표면은 상기 기판 표면에 평행한 제1 방향으로 제1 폭을 갖는, 상기 제1 P-형 채널 부분; 및상기 제2 단부 표면에 커플링된 제3 단부 표면 및 상기 제3 단부 표면에 대향하는 제4 단부 표면을 포함하는 제2 P-형 채널 부분으로서,상기 제4 단부 표면은 상기 제1 방향으로 상기 제1 폭보다 큰 제2 폭을 갖는, 상기 제2 P-형 채널 부분을 포함함 -;상기 제1 P-형 채널 부분에 인접한 제1 게이트;상기 제1 P-형 채널 부분의 상기 제1 단부 표면에 커플링된 P-형 소스/드레인; 및상기 제2 P-형 채널 부분의 상기 제4 단부 표면에 커플링된 P-형 드레인/소스를 포함하고;상기 N-형 FET는,N-형 채널 - 상기 N-형 채널은,제5 단부 표면 및 상기 제5 단부 표면에 대향하는 제6 단부 표면을 포함하는 제1 N-형 채널 부분으로서,상기 제6 단부 표면은 상기 기판 표면에 평행한 상기 제1 방향으로 제3 폭을 갖는, 상기 제1 N-형 채널 부분; 및상기 제6 단부 표면에 커플링된 제7 단부 표면 및 상기 제7 단부 표면에 대향하는 제8 단부 표면을 포함하는 제2 N-형 채널 부분으로서,상기 제8 단부 표면은 상기 제1 방향으로 상기 제3 폭보다 큰 제4 폭을 갖는, 상기 제2 N-형 채널 부분을 포함함 -;상기 제1 N-형 채널 부분에 인접한 제2 게이트;상기 제1 N-형 채널 부분의 상기 제5 단부 표면에 커플링된 N-형 소스/드레인; 및상기 제2 N-형 채널 부분의 상기 제8 단부 표면에 커플링된 N-형 드레인/소스를 포함하는, IC.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서,상기 P-형 채널은 상기 기판 표면에 직교하는 제2 방향으로 전하를 수송하도록 구성되고;상기 N-형 채널은 상기 기판 표면에 직교하는 상기 제2 방향으로 전하를 수송하도록 구성되는, IC.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>미국</country><engName>BAO, Junjing</engName><name>바오, 준징</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>미국</country><engName>LI, Xia</engName><name>리, 시아</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>인도</country><engName>NALLAPATI, Giridhar</engName><name>날라파티, 기리다르</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.20</priorityApplicationDate><priorityApplicationNumber>17/933,568</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.02.19</receiptDate><receiptNumber>1-1-2025-0191689-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.04.25</receiptDate><receiptNumber>1-5-2025-0069869-47</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257005389.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9385f595290fd0a5ae6646a14bf33109f4af4fb93848e3c285e7e3df2ed60e2ba42d26e3cba121ec8eb5701f79ed63ab9a033a2ba63183090e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfc17d465d221df212d8bae14594d0561c8f70620d957151fb6a5803f339f198ecce3fa9688b0a5a68b381a6e7491d755b9fec28e4bbb03e5c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>