-- Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.
-- --------------------------------------------------------------------------------
-- Tool Version: Vivado v.2019.2 (win64) Build 2708876 Wed Nov  6 21:40:23 MST 2019
-- Date        : Wed Feb  5 12:59:57 2020
-- Host        : DESKTOP-FPAAR5U running 64-bit major release  (build 9200)
-- Command     : write_vhdl -force -mode funcsim
--               D:/VivadoProject/FLXG/FLXG.srcs/sources_1/ip/blk_mem_gen_64/blk_mem_gen_64_sim_netlist.vhdl
-- Design      : blk_mem_gen_64
-- Purpose     : This VHDL netlist is a functional simulation representation of the design and should not be modified or
--               synthesized. This netlist cannot be used for SDF annotated simulation.
-- Device      : xc7a100tcsg324-1
-- --------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_64_bindec is
  port (
    ena_array : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 1 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_64_bindec : entity is "bindec";
end blk_mem_gen_64_bindec;

architecture STRUCTURE of blk_mem_gen_64_bindec is
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"02"
    )
        port map (
      I0 => ena,
      I1 => addra(0),
      I2 => addra(1),
      O => ena_array(0)
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__0\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"40"
    )
        port map (
      I0 => addra(1),
      I1 => addra(0),
      I2 => ena,
      O => ena_array(1)
    );
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_i_1__1\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"40"
    )
        port map (
      I0 => addra(0),
      I1 => ena,
      I2 => addra(1),
      O => ena_array(2)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_64_blk_mem_gen_mux is
  port (
    douta : out STD_LOGIC_VECTOR ( 8 downto 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 1 downto 0 );
    clka : in STD_LOGIC;
    DOPADOP : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[11]\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    \douta[11]_0\ : in STD_LOGIC_VECTOR ( 0 to 0 );
    DOADO : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[10]\ : in STD_LOGIC_VECTOR ( 7 downto 0 );
    \douta[10]_0\ : in STD_LOGIC_VECTOR ( 7 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_64_blk_mem_gen_mux : entity is "blk_mem_gen_mux";
end blk_mem_gen_64_blk_mem_gen_mux;

architecture STRUCTURE of blk_mem_gen_64_blk_mem_gen_mux is
  signal sel_pipe : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal sel_pipe_d1 : STD_LOGIC_VECTOR ( 1 downto 0 );
begin
\douta[10]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(7),
      I1 => \douta[10]\(7),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(7),
      O => douta(7)
    );
\douta[11]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOPADOP(0),
      I1 => \douta[11]\(0),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[11]_0\(0),
      O => douta(8)
    );
\douta[3]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(0),
      I1 => \douta[10]\(0),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(0),
      O => douta(0)
    );
\douta[4]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(1),
      I1 => \douta[10]\(1),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(1),
      O => douta(1)
    );
\douta[5]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(2),
      I1 => \douta[10]\(2),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(2),
      O => douta(2)
    );
\douta[6]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(3),
      I1 => \douta[10]\(3),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(3),
      O => douta(3)
    );
\douta[7]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(4),
      I1 => \douta[10]\(4),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(4),
      O => douta(4)
    );
\douta[8]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(5),
      I1 => \douta[10]\(5),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(5),
      O => douta(5)
    );
\douta[9]_INST_0\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0FAC00AC"
    )
        port map (
      I0 => DOADO(6),
      I1 => \douta[10]\(6),
      I2 => sel_pipe_d1(1),
      I3 => sel_pipe_d1(0),
      I4 => \douta[10]_0\(6),
      O => douta(6)
    );
\no_softecc_norm_sel2.has_mem_regs.WITHOUT_ECC_PIPE.ce_pri.sel_pipe_d1_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => sel_pipe(0),
      Q => sel_pipe_d1(0),
      R => '0'
    );
\no_softecc_norm_sel2.has_mem_regs.WITHOUT_ECC_PIPE.ce_pri.sel_pipe_d1_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => sel_pipe(1),
      Q => sel_pipe_d1(1),
      R => '0'
    );
\no_softecc_sel_reg.ce_pri.sel_pipe_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => addra(0),
      Q => sel_pipe(0),
      R => '0'
    );
\no_softecc_sel_reg.ce_pri.sel_pipe_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => clka,
      CE => ena,
      D => addra(1),
      Q => sel_pipe(1),
      R => '0'
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_64_blk_mem_gen_prim_wrapper_init is
  port (
    douta : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_64_blk_mem_gen_prim_wrapper_init : entity is "blk_mem_gen_prim_wrapper_init";
end blk_mem_gen_64_blk_mem_gen_prim_wrapper_init;

architecture STRUCTURE of blk_mem_gen_64_blk_mem_gen_prim_wrapper_init is
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 15 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 15 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram\: unisim.vcomponents.RAMB18E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"000000001ABFFFFFFFFFFFFFFFFFFFFFFFFFCC0000000000000000000000000B",
      INIT_01 => X"FFFFFFFFFFFFFFFFFFFA3FFFFFFFFFFFFFFFFFFFFFFFFFAC0000000000000000",
      INIT_02 => X"FFA7FFFFFFFFFFFFFFFFFFFFFFFFFA7FFFFFFFFFFFFFFFFFFFFFFFFFA7FFFFFF",
      INIT_03 => X"FDFFFFE3FFFFA7FFFFEFBCFEFDFEB9FFE5FFFFFA7FFFFFFFFFFFFFFFFFFFFFFF",
      INIT_04 => X"FE9C9FF6DFFEEFFF9DFFFFA7FFFFE429FE05FEC2FFF21FFFFA7FFFFE97FFEA5F",
      INIT_05 => X"F07FFA7FFF0EFE3F27FE02E0003E00FFA7FFEFE9E6FE7DDFACFFF1CF9FFA7FFF",
      INIT_06 => X"7D2FBEFFFFFF3FFA7FFF007E0167FEFFFFFFFFFEFFA7FFEF19C21A7FE1FF001C",
      INIT_07 => X"FFF9FFFFE676DFFFFFFDDF7FFA7FFF9FFFFE1E7D09D0009C08FFA7FFF9FFFFE6",
      INIT_08 => X"FFFDFFFFA7FFF8000017FF9FFE0000DFEFFA7FFF9FFFFE913DFFC0017DFAFFA7",
      INIT_09 => X"037FF9FFF0000DFFFFA7FFFE7FFFD7FF9FFFFFFFDFFFFA7FFFFFFFFF7FF9FFFF",
      INIT_0A => X"FA7FFFF9FFFFE7BFFFCFFF9DFFFFA7FFFF800032F93FFC0004DFFFFA7FFFE800",
      INIT_0B => X"EFFFFFCFFFFA7FFFF9FFFF07D1FFFFFFDDFFFFA7FFFF9FFFFE7FFFFDFFFDDFFF",
      INIT_0C => X"9CFFFE7FFE8F074F7FFFFA7FFFF9C07FE7FFEEE6FFFDFFFFA7FFFF9CFDFE7DFF",
      INIT_0D => X"07FFA7FE599D1FFE7FC000332000DFFA7FFFF9CFFFE7FFECF37DFFFFFFA7FFFF",
      INIT_0E => X"FEFFFFFFFFE5FFA7FFDB9DFFFE7FEFFFFF3FFFCFFA7FFAC9DFFFE7FF00017C00",
      INIT_0F => X"FBD9DFFE3ED7FFF7FF3FF2FFA7FE059DE585F9AFFFFFFFFF7FFA7FF4F9DE7FE7",
      INIT_10 => X"9E17FFFA7FEFD9DE327FD5FF6FFF3FF3FFA7FFFD9DF307FDD0023FFC003FFA7F",
      INIT_11 => X"E25F3D7F5757F7DFFA7FF2E9DE3C3FF6E6FF71FA5DFFA7FE5DDDEFEDF797F5E7",
      INIT_12 => X"A7FFE7FFF6F9F79CFEE7799B8FFA7FEF73DF3F5639BFCF7D9FF7FFA7FF363DF9",
      INIT_13 => X"FE75FA1DFFA7FFE7F6FFF4FE7F0CE7599F5FFA7FFF7FBF8F2FF7716E75B2C7FF",
      INIT_14 => X"FFFFFFFFFFFF06FFFFFFA7FFF2E9FBE7FFFD7CE04FEBFFFA7FFEFF2FB5BFFECA",
      INIT_15 => X"FFFA7FFFFFFFFFFFFFFFFFF6FFFFFFA7FFFFFFFFFFFFFFFFFE3FFFFFFA7FFFFF",
      INIT_16 => X"FFFFFFFFFFFFFA7FFFFFFFFFFFFFFFFFFFFFFFFFA7FFFFFFFFFFFFFFFFFFEFFF",
      INIT_17 => X"FFFFFFFFFFFFFFFFFFFFFFFA7FFFFFFFFFFFFFFFFFFFFFFFFFA7FFFFFFFFFFFF",
      INIT_18 => X"FFFFFFA7FFFFFFFFFFFFFFFFFFFFFFFFFA7FFFFFFFFFFFFFFFFFFFFFFFFFA7FF",
      INIT_19 => X"FFFFFFFFFFFFFFFFA7FFFFFFFFFFFFFFFFFFFFFFFFFA7FFFFFFFFFFFFFFFFFFF",
      INIT_1A => X"7FFFFFFFFFFFFFFFFFFFFFFFFFA7FFFFFFFFFFFFFFFFFFFFFFFFFA7FFFFFFFFF",
      INIT_1B => X"B0F81FFFFA7FFFFFFECEFFFFFFFB9F6FFFFFA7FFFFFFEFFFFFFFFEFDFFFFFFFA",
      INIT_1C => X"F8F7FFFF807C51FFBFFA7FFFFFFF9F3FFFFFFE3F9FFFFFA7FFFFFFEF12FFFFFF",
      INIT_1D => X"FFA7FFFFFFECFFFFFEFFFF86FF5FFA7FFFFFFECFFFFFE00682CEF1FFA7FFFFFF",
      INIT_1E => X"EF4114EEF6FFA7FFF7FFEAF3FEBEF8FC0FFFCFFA7FFFFFFECFFFFFEFFFF16FF5",
      INIT_1F => X"3FFFBFFFE7EFC313AFFFFFA7FFF3FFFFFFFE7EF8B618EF3FFA7FFFBFFFEFBFEB",
      INIT_20 => X"FF2FFA7FFE3E000FD0042FDBF9FFF6FFA7FFE3FFFFFDFE08F93DEDEF7FFA7FFF",
      INIT_21 => X"FEFF6B7EBCE6FFFA7FFE7FFFE78FFA87D7E6DFF6FFA7FFE3CFFE7EFE2AF9BFCF",
      INIT_22 => X"FFFFFFFFF8FFFEE6EFD0EBBFFA7FFFFFFFF77FF5C6FEF8EEE1FFA7FFFFFFF07F",
      INIT_23 => X"2F6205FFA7FFFFFFFF7FFFD6572DFE6FDFFA7FFFFFFFEF8FFB7E02264FF7FFA7",
      INIT_24 => X"FFE5FF4EFFA47906FFA7FFF7DFFE3C1FF06FF647C2CFFA7FFF7DFFE9D7FFBDFF",
      INIT_25 => X"FA7FFFBCFFF1EFFEBFFFFFFFCFFFA7FFF3DFFF7FAFFE3003E801AFFA7FFF7DFF",
      INIT_26 => X"F5FCFBF3FFFA7FFFBCFFFEF0FEDFFFFFFFCFFFA7FFFBCFFFFE1FEBFFFFFFFCFF",
      INIT_27 => X"E4FF86ECF6E7F2FA76FFFA7FFFDE7FFB7E9F7EDFF5FFEFFFA7FFF9EFFFBF93EF",
      INIT_28 => X"B2FFA7FFEDF1E1E57B66FDFE1FCCFFFA7FFFDE4FFFAF4E6EDFFBDDFFFFA7FFFD",
      INIT_29 => X"EDF7FFBB3FFDFFA7FFF9FFFDF7BFBFF7FDDFFFBFFA7FFEBF8F7F9FC4BFEFFFFB",
      INIT_2A => X"FFEBF16FEFF9FB3EDF47FDFFA7FFFC7FFDFCFBDDFFFDF1C77FFA7FFFCFFFCF33",
      INIT_2B => X"F93DFFFE7FFFFFFF9FF817FCC0BF7D5DFFA7FFFF1000FFEFEF03F0F59E5FFA7F",
      INIT_2C => X"FFFFFFFFFFFFFFFFF57FFFFFFFFFFFFFFFFFFFFFFFFF27FFFF3C19FFBABFC004",
      INIT_2D => X"0000000000000000000000000000C00000000000000000000000003BFFFFFFFF",
      INIT_2E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_30 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_31 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_32 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_33 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_34 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_35 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_36 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_37 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_38 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_39 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_A => X"00000",
      INIT_B => X"00000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 1,
      READ_WIDTH_B => 1,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"00000",
      SRVAL_B => X"00000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 1,
      WRITE_WIDTH_B => 1
    )
        port map (
      ADDRARDADDR(13 downto 0) => addra(13 downto 0),
      ADDRBWRADDR(13 downto 0) => B"00000000000000",
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DIADI(15 downto 0) => B"0000000000000000",
      DIBDI(15 downto 0) => B"0000000000000000",
      DIPADIP(1 downto 0) => B"00",
      DIPBDIP(1 downto 0) => B"00",
      DOADO(15 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOADO_UNCONNECTED\(15 downto 1),
      DOADO(0) => douta(0),
      DOBDO(15 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOBDO_UNCONNECTED\(15 downto 0),
      DOPADOP(1 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPADOP_UNCONNECTED\(1 downto 0),
      DOPBDOP(1 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM18.ram_DOPBDOP_UNCONNECTED\(1 downto 0),
      ENARDEN => ena,
      ENBWREN => '0',
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      WEA(1 downto 0) => B"00",
      WEBWE(3 downto 0) => B"0000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized0\ is
  port (
    douta : out STD_LOGIC_VECTOR ( 1 downto 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized0\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized0\;

architecture STRUCTURE of \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized0\ is
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 2 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"FFFFFFFFF00000000000000000000000000000000000000000000000000000C0",
      INIT_01 => X"FFFFFFFFFFFFFFFFFFFC0FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFC3FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFC3FFFFFFFFFFFFFFFFFFFFFFF",
      INIT_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFC3FFFFFFFFFFFFF",
      INIT_05 => X"FFFFFC3FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFC3FFF",
      INIT_06 => X"FFFFFFFFFFFFFFFC3FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_07 => X"FFF3FFFFFFFFFC0FFFFFFFFFFC3FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_08 => X"FFFCBFDFFFFFCFF9FFFFFFCBFDFFFFFFFFFC3FFFFFFFFFFFF03FFFFFFFCC3FFF",
      INIT_09 => X"FFFFCBFF4FFFFFBFDFFFFFCFF9FFFFFFCFFDFFFFFFFFFC3FFFFFFFFFFFF7F9FF",
      INIT_0A => X"FC3FFFFFFFFFFFDFFF7FFFFCBFDFFFFFDFFDFFFFFF1FFEFFCFFFFFFC3FFFFFFF",
      INIT_0B => X"FFFFEFFFFFFC3FFFFFFFFFFFDFFE3FFFFCBFDFFDFFFFFFFFFFFFFFFFFFEFFFFF",
      INIT_0C => X"FFFFFFFFFFFFFFEFFFFFFC3FFFFFFFFFFF2FFDFFFFFCBFDFFDFFFFFFFFFFFFFF",
      INIT_0D => X"BFDFFDFFFFFFFFFFFFFFFFFFEFFFFFFC3FFFFFFF7FFFFFFFFFFD3CBFDFFDFFFF",
      INIT_0E => X"FFFFFFFE3F7FDFFF001FFD0000001FFE000FFFFFFC3FFFFFFF7FFFFFFFFFFE3C",
      INIT_0F => X"FFFFFF7FFFFFFFFFFE3CBFDFFFFFCFF8FFFFFFCFFDFFFFFFFFFC3FFFFFFF7FFF",
      INIT_10 => X"FFFFFFFC3FFFFFFF7FFFFFFFFFFE7EFFFA9FFFCFFE5555555FFDFFFFFFFFFC3F",
      INIT_11 => X"FFFFFFFDFFFFFFFFFC3FFFFFFFC000000000037FFFFFEFFFCFFFFFFFFFFFFDFF",
      INIT_12 => X"EFFFCFFFFFFFFFFFFDFFFFFFFFFC3FFFFFFFFFFFFFFFFFFF7FFFFFEFFFCFFFFF",
      INIT_13 => X"554F7FFFFFEFFFCFFFFFFFFFFFFDFFFFFFFFFC3FFFFFFFFFFFFFFFFFFF7FFFFF",
      INIT_14 => X"FFFFDFFFFFFFDF01BFE00FFFCFFD0000000FFDFFFFFFFFFC3FFFFFFFFFC55555",
      INIT_15 => X"FFFC3FFFFFFFFFDFFFFFFFDFFCBFEFFFFFCFFDFFFFFFCFFDFFFFFFFFFC3FFFFF",
      INIT_16 => X"FFFDFFFFFFFFFC3FFFFFFFFFDFFFFFFFDFFCBFDFFFFFCFFEAAAAAAAFFDFFFFFF",
      INIT_17 => X"CFFFFFFFFFFFFEFFFFFFFFFC3FFFFFFFFFDFFFFFFFDFFCBFDFFFFFCFFFFFFFFF",
      INIT_18 => X"FCBFDFFFFFCFFFFFFFFFFFFDFFFFFFFFFC3FFFFFFFFFDFFFAAFFDFFCBFDFFFFF",
      INIT_19 => X"DFFDFCBFDFFCBFDFFFFFCA55AAFFEA5594FFFFFFFFFC3FFFFFFFFFDFFD01FFDF",
      INIT_1A => X"3FFFFFFFFFDFFDFCBFDFFCBFDFFFFFF0FF0CFFD3FFFFFFFFFFFFFC3FFFFFFFFF",
      INIT_1B => X"AA9FFFFFFC3FFFFFFFFFDFFCFCBFDFFCBFDFFFFFFFFFFCFFDFFFFFFFFFFFFFFC",
      INIT_1C => X"FFFFFFFFFFFFEFFFFFFC3FFFFFFFC4DFFCFCBFDFFCBFDFFCAAAAAAAAFFEAAAAA",
      INIT_1D => X"DFFDFFFFFFFFFFFFFFFFFFEFFFFFFC3FFFFFF1B8DFFCFCBFDFFCBFDFFDFFFFFF",
      INIT_1E => X"FCBFE0547FEFFDFFFFFFFFFFFFFFFFFFEFFFFFFC3FFFFFF7F8DFFCFCBFDFFCBF",
      INIT_1F => X"FFF2FCDFFCFF7FE0BABFDFFCAAAAAAFFFFFFFAAAAAEFFFFFFC3FFFFFF7FCDFFC",
      INIT_20 => X"FFFFFC3FFFFFF2FCDFFCFF7FF4BFFFE4FF000002FFFFFFE400000FFFFFFC3FFF",
      INIT_21 => X"FFFF93FFFFFFFFFC3FFFFFF2FCDFFCFF7FF4BFFFFE93FFFF1BFFFFFFF9FFFFFF",
      INIT_22 => X"FC5BFFF4FFEBFFFA7FFFFFFFFC3FFFFFF2FCDFFCFF2FF9BFFFFFE3FFF1AFFFFF",
      INIT_23 => X"FF41AFFFDF1AFFFFD0FFD0FFFFE4FFFFFFFC3FFFFFFEFDDFFCFF2FFEBFFFFFDF",
      INIT_24 => X"FFFFFCFFCBFFCF01BF91BFFFFE3CFFDF2FFFFE9FFFFFFC3FFFFFFDFE6FFCFFDF",
      INIT_25 => X"FC3FFFFFFDFFFFF8FFF7FFE3FF0141FFFFE4FCFFDFC6FFFFE3FFFFFC3FFFFFFD",
      INIT_26 => X"C6FFBFFFFFFC3FFFFFFFBFFFF7FFF2FFDFFFFF3CFFFE4FFCFFDFFC7FFFCFFFFF",
      INIT_27 => X"FFFCFFDFFFFC6F3FFFFFFC3FFFFFFF6FFFE3FFFCBE7FFFFFFF7FE4FFFCFFDFFF",
      INIT_28 => X"FFFFFFC3FFFFFCAA8FFFFFC0FFFFFFFC3FFFFFFFC6AA4FFFFF6DFFFFFFFF290F",
      INIT_29 => X"FFFFFFFFFFFFFFFFFFFFFFFF003FFFFFFFFFFFFFFC3FFFFFFFFC00FFFFFFC0FF",
      INIT_2A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFC3FFFFFFFFFFF",
      INIT_2B => X"FFFFFFFC3FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFC3F",
      INIT_2C => X"FFFFFFFFFFFFFFFFFC3FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_2D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFC3FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_2E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFC3FFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_2F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFC3FFFFFFFFFFFFFFF",
      INIT_30 => X"FFFC3FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFC3FFFFF",
      INIT_31 => X"FFFFFFFFFFFFFC3FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_32 => X"FFFFFFFFFFFFFFFFFFFFFFFC3FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_33 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFC3FFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_34 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFC3FFFFFFFFFFFFFFFFFFF",
      INIT_35 => X"3FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFC3FFFFFFFFF",
      INIT_36 => X"FFFFFFFFFC3FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFC",
      INIT_37 => X"7FEFFFF3FEFFFFFFFFFC3FFFFFFFFFFFFFFFF1564FFFFFFFFFFFFF255FFFFD55",
      INIT_38 => X"FFFFFFFFFF7FEFFFF2FEFFFFFFFFFC3FFFFFFFFFFFFFFFF2FFDFFFFFFFFFFFFF",
      INIT_39 => X"FFF2FFDFFFFFFFFF1555BFE54FF2FEFFFFFFFFFC3FFFFFFFFFFFFFFFF2FFDFFF",
      INIT_3A => X"FFFFFFFFFFFFF2FFDFFFFFFFFCBFFFFFFFED5BFF557FFFFFFC3FFFFFFFFFFFFF",
      INIT_3B => X"FFFFFC3FFFFFFFFFFFFFFFF2FFDFFFFFFFFCBFFFFFFFE3FFFFFFFFFFFFFC3FFF",
      INIT_3C => X"E3FFFFFFBFFFFFFC3FFFFFFFFFFFFFFFF2FFDFFFFFFFFCBFFFFFFFE2FFFFFFFF",
      INIT_3D => X"FCBFD5BFF542ABFFAABFFFFFFC3FFFFFFF0000000002FFE00000FFFCBFFFFFFF",
      INIT_3E => X"FFFFFFFF7FFCBF8F3FEC0007FF003FFFFFFC3FFFFFFF2AAAAAAAABFFFAAAAA3F",
      INIT_3F => X"7FFFFFFFFFFFFFFFFF7FFCBF8F3FF59D57FEFFFFFFFFFC3FFFFFFF7FFFFFFFFF",
      INIT_40 => X"FC3FFFFFFF7FFFFFFFFFFFFFFFFF7FC0BF8F2FFFE3FFFF554FFFFFFC3FFFFFFF",
      INIT_41 => X"FFFFDFFFFFFC3FFFFFFF7FFFFFFFFFFFFFFFFF71A4BF8FDFFFFEFFFFFFDFFFFF",
      INIT_42 => X"81FFFF8EAFFFFFCFFFFFFC3FFFFFFF7FFE555556FFE5555533F4BF8F2FFFEBFF",
      INIT_43 => X"FFFFF2F8FF9BFFFF4F07FFABBFFFFFFC3FFFFFFF6FF8FFFFFDFFE3FFFFF3F8FF",
      INIT_44 => X"FFFFFCFFE3FFFFF1FEFF8BFFFFE3FFFF017FFFFFFC3FFFFFFF2FF8FFFFFDFFE3",
      INIT_45 => X"FFFFFF2FF8FFFFFCBFF7FFFFFDFFFFB7FABFF833FF4FFFFFFFFC3FFFFFFF2FF8",
      INIT_46 => X"BFFFFFFC3FFFFFFF2FF8FFFFFCBFF7FFFFFCFFFFB2E07FFF72FF957FFFFFFC3F",
      INIT_47 => X"C7F8FCBFFFBFFFFFFC3FFFFFFF2FF8FFFFFFBFF7FFFFFFBFFE7C4FDFFE3DFFFF",
      INIT_48 => X"FF1BE4FFFFF2F8FF1FFF7FFFFFFC3FFFFFFF2FFCFFFFFF7FF8FFFFFF3FFDFFFF",
      INIT_49 => X"FF2FFE3FFFFFF14FFFFFC7FE3FC5AA3FFFFFFC3FFFFFFF2FFCFFFFFF7FFDFFFF",
      INIT_4A => X"FF2FFCFFFFFF1FFE3FFFFFF15555555BFF555554FFFFFFFC3FFFFFFF2FFCFFFF",
      INIT_4B => X"FFFC3FFFFFFFEFFDFFFFFFDFFF7FFFFFC7FFFFFFFFFFFFFFFEFFFFFFFC3FFFFF",
      INIT_4C => X"FFFFFEFFFFFFFC3FFFFFFFEFFDFFFFFFCBFFDFFFFFC7FFFFFFFFFFFFFFFEFFFF",
      INIT_4D => X"FFEEAAAFFFFAAAF9FFFFFFFC3FFFFFFFEFFDFFFFFFF7FFE3FFFFF7FFFFFFFFFF",
      INIT_4E => X"FFF9FFFFF3FF440001FFE40000FFFFFFFC3FFFFFFFEFFDFFFFFFF2FFFBFFFFF3",
      INIT_4F => X"FE3FFFFFFCBFFF7FFFF3FF7FFFFCBFF4FFFFFFFFFFFC3FFFFFFFDFFE3FFFFFFD",
      INIT_50 => X"3FFFFFFFDFFF7FFFFFFF3FFFD3FFF3FF7FFFFF7FFD3FFFFFFFFFFC3FFFFFFFDF",
      INIT_51 => X"0FFFFFFFFC3FFFFFFFDFFF93FC03FF1FFFF7FFF3FF7FFFFF2FFF80FFFFFFFFFC",
      INIT_52 => X"0003F6FFFFE40FFFFFFC3FFFFFFFDBFFF901A8FFCBFFFE3FF2FF8FFFFFCBFFF9",
      INIT_53 => X"FFE3FDFFFFFFF3FCBFFFFFE3FFFFFC3FFFFFFFCBFFFFFFFCFFF2FFFF9FF2FFE4",
      INIT_54 => X"FFFBFFFF2FFF8FFCBFFFFFE3FF2FFFFFDFFFFFFC3FFFFFFFF7FFFFFFF8FFFCBF",
      INIT_55 => X"FFFFFC7FFFFFF7FFFFCBFE3FFF7FFFFFEFFFF6FFFF8FFFFFFC3FFFFFFFF2FFFF",
      INIT_56 => X"FFFFFC3FFFFFFFFF1AFFFFF7FFFFF2F8FFFF1BFFFFEFFFFF6FFF7FFFFFFC3FFF",
      INIT_57 => X"FFFFFFC4FFFFFFFC3FFFFFFFFFFC555553FFFFFCA7FFFFF15AAA5FFFFFF5AEFF",
      INIT_58 => X"FFFFFFFFFFFFFFFFFFFFFFFFFC3FFFFFFFFFFFFFFFFFFFFFFFCFFFFFFFFFFFFF",
      INIT_59 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF03FFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_5A => X"00000000000000000000000000000000000000000000000FFFFFFFFFFFFFFFFF",
      INIT_5B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_60 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_61 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_62 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_63 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_64 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_65 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_66 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_67 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_68 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_69 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_70 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_71 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_72 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_73 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_74 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_75 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_76 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_77 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_78 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_79 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 2,
      READ_WIDTH_B => 2,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 2,
      WRITE_WIDTH_B => 2
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 1) => addra(13 downto 0),
      ADDRARDADDR(0) => '1',
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 0) => B"00000000000000000000000000000000",
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 2) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 2),
      DOADO(1 downto 0) => douta(1 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => ena,
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3 downto 0) => B"0000",
      WEBWE(7 downto 0) => B"00000000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized1\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena_array : in STD_LOGIC_VECTOR ( 0 to 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized1\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized1\;

architecture STRUCTURE of \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized1\ is
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_00 => X"FBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFAFBD797",
      INIT_01 => X"FBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFB",
      INIT_02 => X"FBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFBFB",
      INIT_03 => X"DADADADADADADADADADADADADADADADADAF8FBB995D7D9FBFBFBFBFBFBFBFBFB",
      INIT_04 => X"DADADADADADADADADADADADADADADADADADADADADADADADADADADADADADADADA",
      INIT_05 => X"DADADADADADADADADADADADADADADADADADADADADADADADADADADADADADADADA",
      INIT_06 => X"D8D8D8D8D8D8DADBB7F9F8DADADADADADADADADADADADADADADADADADADADADA",
      INIT_07 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_08 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_09 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_0A => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8DAFBD9F8D8D8",
      INIT_0B => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_0C => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_0D => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FBD9DAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_0E => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_0F => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_10 => X"D8F8D8FBD9F8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_11 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_12 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_13 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_14 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9F8D8D8D8D8D8D8",
      INIT_15 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_16 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_17 => X"D8D8D8D8D8D8D8D8D8F8D8FBD9F8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_18 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_19 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_1A => X"D9F8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_1B => X"D8D8D8D8D8F8DAF8D8DADAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FB",
      INIT_1C => X"D8DADAF8DAD8F8DAD8D8D8D8D8D8D8DAD8D8DAF8DADADAD8D8D8D8D8D8D8D8D8",
      INIT_1D => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_1E => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9F8D8D8D8D8D8D8D8D8D8D8",
      INIT_1F => X"D8D8D8D8D8DADBDAFADAFAF8D8D8D8D8D8D8D8D8D8D8D8D8D8DADADBFBDBFAFA",
      INIT_20 => X"D8D8DBFBDBD8F8F8F8F8D8D8D8D8D8D8D8D8D8D8FADBDAFBDBDAF8D8D8D8D8D8",
      INIT_21 => X"D8D8D8D8D8F8D8FBD9F8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DA",
      INIT_22 => X"D8D8D8D8D8D8D8D8D8D8D8D8FAFBFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_23 => X"D8D8D8D8D8D8D8DBFDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFDD9",
      INIT_24 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DAD8FAFDFFFFFDFDDBDAF8D8D8",
      INIT_25 => X"FAFBFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9F8D8D8",
      INIT_26 => X"FFFDD8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFDD9D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_27 => X"D8D8D8D8D8D8D8DAD8FBFDFFFFFFFFFFFDFBD8D8D8D8D8D8D8D8D8FAFDFFFFFF",
      INIT_28 => X"DADBF8D8D8D8D8D8D8D8D8D8D8F8D8FBD9F8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_29 => X"DADDFFFFFFFFFDFBDADADADADADADADADADADADAFBDBFFFFFFFFFFDDDADADADA",
      INIT_2A => X"FFFFFFFDDBF8D8D8D8D8D8D8D8D8D8FBFDFFFFFFFFFDD8D8D8D8D8DADADADADA",
      INIT_2B => X"D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8F8F8D8D8D8D8D8D8D8FDFFFF",
      INIT_2C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDD8DAD8D8D8D8D8D8D8D8",
      INIT_2D => X"D8D8D8FBFDFFFFFFFFFDD8D8D8D8FAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_2E => X"D8D8D8D8D8D8D8D8DADADAD8D8D8D8D8FAFDFFFFFFFFFFFDFBF8D8DAD8D8D8D8",
      INIT_2F => X"FFFFFFFFFFFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8",
      INIT_30 => X"D8D8FAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_31 => X"DADADADAFDFFFFFFFFFFFDDBFADADADADADAD8D8D8DAD8FBFDFFFFFFFFFDD8D8",
      INIT_32 => X"D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8F8D8DAD8D8",
      INIT_33 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDD8D8",
      INIT_34 => X"FFFFFDFFFFFFFDFDFBD8D8FBFDFFFFFFFFFDD8D8D8D8FAFDFFFFFFFFFFFFFFFF",
      INIT_35 => X"D9FAD8D8D8D8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_36 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDDAD8D8D8D8D8D8D8D8D8D8F8D8FB",
      INIT_37 => X"FDFFFFFFFFDDDAD8DADADAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_38 => X"D8D8D8FAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDFBD8D8FB",
      INIT_39 => X"FBFBFBFBDBDBDAD8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8",
      INIT_3A => X"FBFBFBDBDBFDFFFFFFFFFFFBDBDBDBDBDBDBDBDBDBDBDBDBFBFBFFFFFFFFFFDD",
      INIT_3B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDDBDADAFAFDFFFFFFFFFDF8F8F8D8D8FA",
      INIT_3C => X"D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFFFFF",
      INIT_3D => X"DADADADADADADADADADADADAFAFBFFFFFFFFFFDDDADADADADAD8D8D8D8D8D8D8",
      INIT_3E => X"FFFFFFFDFBDAD8FBFDFFFFFFFFDDD8DADAD8D8D8DADADADAFAFDFFFFFFFFFDD9",
      INIT_3F => X"D8D8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_40 => X"FBFDFFFFFFFFFFDDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8",
      INIT_41 => X"FFFFFDFFFDFDDAD8D8D8D8D8FAFDFFFFFFFFFDFDDBDBDBDBDBDBDBDBDBDBDBDB",
      INIT_42 => X"FDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDFDFFFFFFFFFFFFFF",
      INIT_43 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_44 => X"FAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDBD8D8D8D8",
      INIT_45 => X"DBDBDBDBDBDBDBDBDBDBDBFAFDFFFFFFFFFFFFFFFFFFFFFFFFFDD8D8D8D8D8D8",
      INIT_46 => X"D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8DADBDBDBDBDBDBDBDBDBDBDB",
      INIT_47 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_48 => X"FDFFFFFFFFFFFFFFFFFFFFFFFFFDD8D8D8D8D8D8FAFDFFFFFFFFFFFFFFFFFFFF",
      INIT_49 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8F8D8D8D8D8D8D8D8D8D8D8D8F8D8D8D8FA",
      INIT_4A => X"FFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8",
      INIT_4B => X"FFFDD8D8D8D8D8D8FAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_4C => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DADAFAFDFFFFFFFFFFFFFFFFFFFFFF",
      INIT_4D => X"D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_4E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDBD8D8D8D8D8D8D8D8",
      INIT_4F => X"DBDBDBDBDBDBD8FAFDFFFFFFFFFFFFFFFFFFFFFFFFFDD8D8D8D8D8D8FAFDFFFF",
      INIT_50 => X"D9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DBFBDBDBDBDBDBDBDBDBDB",
      INIT_51 => X"FBFBFBFBFBFDFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FB",
      INIT_52 => X"FFFFFFFFFFFDFBFBFBFBD8D8D8D8D8D8FAFDFFFFFFFFFDD9FBFBFBFBFBFBFBFB",
      INIT_53 => X"D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDFBD8DADBFBFBFD",
      INIT_54 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8",
      INIT_55 => X"D8D8D8D8FAFDFFFFFFFFFDD9D8D8D8D8D8D8D8D8D8D8D8DADAFDFFFFFFFFFFDB",
      INIT_56 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFBF8DADADADAFBFDFFFFFFFFFDDADADAD8D8D8",
      INIT_57 => X"D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFF",
      INIT_58 => X"FDFDFDFDFDFDFDFDFDFDFDFDFDFDFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_59 => X"FFFBF8D8D8D8D8FBFDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFFD",
      INIT_5A => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_5B => X"FFFFFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8",
      INIT_5C => X"FFFDD8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_5D => X"D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFBF8D8D8D8D8F9FDFFFFFF",
      INIT_5E => X"D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_5F => X"FAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDBD8D8D8D8",
      INIT_60 => X"FDFDFDFFFFFFFFFFFFFBD8D8D8D8D8FBFDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8",
      INIT_61 => X"D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFD",
      INIT_62 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_63 => X"D8D8D8FBFDFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFFFFFFFFFFF",
      INIT_64 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFDDBDBDBDBFDFFFFFFFFFFFBD8D8",
      INIT_65 => X"DDDDFDFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8",
      INIT_66 => X"D8D8D8D8D8D8D8D8FAFBDDDDDDDDDDDDDDDDFDFFFFFFFFFFFFFDDDDDDDDDDDDD",
      INIT_67 => X"D8FDFFFFFFFFFDFBF8F8F8FDFFFFFFFFFFFBD8D8D8D8D8FBFDFFFFFFFFFDD8D8",
      INIT_68 => X"D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_69 => X"DADADADADBDBDAFDFFFFFFFFFFFBDBDADADADADADADADAF8D8D8D8D8D8D8D8D8",
      INIT_6A => X"FFFFFFFFFFFBD8D8D8D8D8FBFDFFFFFFFFFDD8D8D8D8D8D8D8D8D8DAD8FADBDB",
      INIT_6B => X"D9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFDDBD8D8D8FD",
      INIT_6C => X"FFDBDAD8DADADADADADAD8D8DADADADADAD8D8D8D8D8D8D8D8D8D8D8D8F8D8FB",
      INIT_6D => X"FDFFFFFFFFFDD8D8D8D8D8D8DADADADAD8DADAD8DADADAD8D8D8FAFDFFFFFFFF",
      INIT_6E => X"D8DADAD8D8DADADAD8FDFFFFFFFFFDDBD8D8D8FDFFFFFFFFFFFBD8D8D8D8D8FB",
      INIT_6F => X"FDFDFDFDFDFBD8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8",
      INIT_70 => X"FDFDFDFDFDFDFDFDFDFDFDFDFDFDFDFFFFFFFFFFFFFFFDFDFDFDFDFDFDFDFDFD",
      INIT_71 => X"FFFFFDDBD8D8D8FDFFFFFFFFFFDDD8D8D8D8D8FBFDFFFFFFFFFDD8D8D8D8FAFB",
      INIT_72 => X"D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8DADAFDFBDBD8FDFFFF",
      INIT_73 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFBDAD8D8D8D8D8",
      INIT_74 => X"FFDDD8D8D8D8D8FBFDFFFFFFFFFDD8D8D8D8FAFDFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_75 => X"D8D8D8D8D8D8D8D8D8F8FBFDFDFFDDDBD8FDFFFFFFFFFDDBD8D8D8FDFFFFFFFF",
      INIT_76 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFBDAD8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8",
      INIT_77 => X"FFFDD8D8D8D8FAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_78 => X"FFFFFDDBD8FDFFFFFFFFFDDBD8D8D8FBFDFFFFFFFFFDFAD8D8D8D8FBFDFFFFFF",
      INIT_79 => X"FFFDDAD8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8FDFF",
      INIT_7A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_7B => X"D8D8D8FBFDFFFFFFFFFDF9FBFBFDDBFBFDFFFFFFFFFDDAD8D8DAFAFDFFFFFFFF",
      INIT_7C => X"D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8DAD8DAFDFFFFFFFDDBD8FDFFFFFFFFFDDB",
      INIT_7D => X"FFFFFFFFFFFFFFFFFFFDFDFDFDFDFDFDFDFDFDFDFDFBDAD8D8D8D8D8D8D8D8D8",
      INIT_7E => X"FDFFFFFDFFFFFFFFFFFDD8D8F8D8FAFBFDFDFDFDFDFDFDFDFDFDFDFFFFFFFFFF",
      INIT_7F => X"D8D8D8D8D8DAFDFFFFFFFDDBD8FDFFFFFFFFFDDBD8D8D8FAFDFFFFFFFFFDFBFB",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 0) => B"00000000000000000000000000000000",
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => ena_array(0),
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3 downto 0) => B"0000",
      WEBWE(7 downto 0) => B"00000000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized2\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena_array : in STD_LOGIC_VECTOR ( 0 to 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized2\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized2\;

architecture STRUCTURE of \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized2\ is
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0F => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_00 => X"FBFBFBFBDBDBDBDBDBDBD8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8",
      INIT_01 => X"DAD8DAFADBDBDBDBDBDBDBDBFBDBFBFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDFBDB",
      INIT_02 => X"D8FDFFFFFFFFFDDBD8D8D8FAFDFFFFFFFFFDDBFBFDFFFFFFFFFFFFFFFFFDFBDB",
      INIT_03 => X"D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8DAFDFFFFFFFFDB",
      INIT_04 => X"FBFDFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDDBFAD8D8D8D8D8D8D8F8D8D8D8",
      INIT_05 => X"FDFFFFFFFFFFDDFBFDFFFFFFFFFFFFFFFFFFFFFFFDFDFBD8D8D8D8D8D8D8D8D8",
      INIT_06 => X"D9FAD8D8D8D8D8D8D8D8D8DAD8DAFDFFFFFFFFFBD8FDFFFFFFFFFDDBD8D8D8D8",
      INIT_07 => X"FFFDFFFFFFFFFFFFFDFBFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FB",
      INIT_08 => X"FFFFFFFFFFFFFFFFFFFDDBD8D8D8F8F8D8DAFBFDFDFFFFFFFFFFFFFFFFFFFFFF",
      INIT_09 => X"D8D8FBFDFFFFFFDBF8FDFFFFFFFFFDDBD8D8D8D8FDFFFFFFFFFFDDFDFFFFFFFF",
      INIT_0A => X"FBD8D8F8F8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8",
      INIT_0B => X"D8D8DAFBFDFDFFFFFFFFFFFFFFFFFDFDFFFFFFFFFFFDFDFFFFFFFFFFFFFFFDFD",
      INIT_0C => X"FFFFFDDBD8D8D8F8FBFDFFFFFFFFFFFDFDFDFFFFFFFFFFFFFFFFFFFFFFDBF8D8",
      INIT_0D => X"D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8FAFDFFFFFFDDFAFDFFFF",
      INIT_0E => X"FDFBFBFBFFFFFFFFFFFBDBFDFFFFFFFFFFFFFFFFFDFDFDDBFAD8D8D8D8D8D8D8",
      INIT_0F => X"FFFFFFFDFBDBFBFDFFFFFFFFFFFFFFFFFFFBF8DAFBFDFDFFFFFFFFFFFFFFFFFF",
      INIT_10 => X"D8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFDFDFFFFFFFFFFFDDBD8D8D8F8D8FDFFFF",
      INIT_11 => X"FBFFFFFFFFFFFFFFFFFFFFFFFDFDDAD8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8",
      INIT_12 => X"FFFFFFFFFDD9FBFDFFFFFFFFFFFFFFFFFFFFFFDDDBFAFAFBFFFFFFFFFFFBDAFA",
      INIT_13 => X"FFFFFFFFFFFFFFFFFFFFFDDBD8D8D8D8D8FBFDFFFFFFFFFFFDDBDAFAFBFBFBFD",
      INIT_14 => X"FFFDDBDAD8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8DAFD",
      INIT_15 => X"FFFFFFFFFFFDFBDBD8D8FAFDFFFFFFFFFFDBD8F8DAFBFDFFFFFFFFFFFFFFFFFF",
      INIT_16 => X"D8D8D8D8D8DAFDFFFFFFFFFFFFDDDBF8D8D8D8FAFBFBFBFDFBDBDBFDFFFFFFFF",
      INIT_17 => X"D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFDDB",
      INIT_18 => X"FFFFFFFFFFDBDAD8D8F8FAFBFDFFFFFFFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8",
      INIT_19 => X"FDDBDAD8D8D8D8D8D8D8D8FAFBDADAFBFFFFFFFFFFFFFFFDFBDBDADAD8D8FAFD",
      INIT_1A => X"D8D8D8D8D8D8D8FAFDFFFFFFFFFFFFFFFFFFDDDAD8D8D8D8F8D8DBFDFFFFFFFF",
      INIT_1B => X"FADBDDFFFFFFFFFFFDDAD8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8",
      INIT_1C => X"DAD8D8DAFDFFFFFFFDFDFBDBF8F8D8D8D8D8FAFDFFFFFFFFFFDBDAD8D8F8F8F8",
      INIT_1D => X"FFFFFFFFFFFDDBDAD8D8D8D8D8F8DAFDFFFFFFFDDBF8F8D8D8D8D8D8D8D8D8D8",
      INIT_1E => X"D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8DAFBFDFFFF",
      INIT_1F => X"D8D8D8D8D8D8FAFDFFFFFFFFFFDBDAD8D8D8D8D8D8DADADBDDFFFFFFFBD8F8D8",
      INIT_20 => X"DADAD8FAFDFFFDDBDAD8F8D8D8D8D8D8D8D8D8D8D8D8D8DADBFDFDFBDBDBFAF8",
      INIT_21 => X"D9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8DAFBFDFDFDFDFDFDDBDBDAD8D8D8D8D8",
      INIT_22 => X"FDDBD8F8D8D8D8D8D8D8D8D8DAFBFBFBDAD8D8D8D8D8D8D8D8D8D8D8D8F8D8FB",
      INIT_23 => X"D8D8D8D8D8D8D8D8D8D8D8D8DAFBDBDAD8D8D8D8D8D8D8D8D8D8D8FBFDFDFDFD",
      INIT_24 => X"D8D8D8D8D8DAFAFBFBFBFBDBDADAD8D8D8D8D8D8D8D8D8D8DAFBFBDBD8D8D8D8",
      INIT_25 => X"D8D8D8DAD8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8",
      INIT_26 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DADBDBDBDBDBDAD8D8D8D8D8D8D8D8D8D8",
      INIT_27 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_28 => X"D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_29 => X"D8D8D8D8F8F8F8F8F8F8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_2A => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_2B => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_2C => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8",
      INIT_2D => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_2E => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_2F => X"D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_30 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_31 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_32 => X"D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_33 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_34 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_35 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_36 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8",
      INIT_37 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_38 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_39 => X"D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_3A => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_3B => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_3C => X"D9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_3D => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FB",
      INIT_3E => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_3F => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_40 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8",
      INIT_41 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_42 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_43 => X"D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_44 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_45 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_46 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_47 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8",
      INIT_48 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_49 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_4A => X"D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_4B => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_4C => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_4D => X"D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_4E => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_4F => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_50 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_51 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8",
      INIT_52 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_53 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_54 => X"D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_55 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_56 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_57 => X"D9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_58 => X"D8D8D8D8D8D8F8DAFAFAFAFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FB",
      INIT_59 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8DAFADADADAD8D8",
      INIT_5A => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFAFAFAFAFADADAD8D8",
      INIT_5B => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8",
      INIT_5C => X"D8D8D8D8D8D8D8D8D8D8D8D8FBFDFDFDFDFBF8DAD8D8D8D8D8DADAFDFDFDFDDD",
      INIT_5D => X"D8D8D8D8D8D8D8D8D8D8FBFDFDFDFDFDFDFBD8DAD8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_5E => X"D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_5F => X"FBFFFFFFFFFBD8DAD8D8D8D8D8DADBFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_60 => X"FFFFFFFFFFFBF8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_61 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DAFDFF",
      INIT_62 => X"D8D8DBFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8",
      INIT_63 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFBFFFFFFFFDBD8D8D8D8D8D8",
      INIT_64 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FBFDFFFFFFFFFFFBF8D8D8D8D8D8",
      INIT_65 => X"D8F8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_66 => X"FBFBFBFBFBFBFBFBFDFFFFFFFFFDFBFBFBDBD8DAD8F8FBFFFFFFFFFDD8D8D8D8",
      INIT_67 => X"D8D8D8D8D8D8FBFDFFFFFFFFFFFBF8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FA",
      INIT_68 => X"D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_69 => X"FFFFFDFDFDFBDAFDDDFDFDFFFFFFFFFFFDFDFDFDFBD8DAF8D8D8D8D8D8D8D8D8",
      INIT_6A => X"FFFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FBFFFFFFFDFDFDFDFFFFFFFFFF",
      INIT_6B => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DAFBFDFFFFFFFF",
      INIT_6C => X"FFFFFFFFFFFFFFFFFDD8DAF8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8",
      INIT_6D => X"D8D8D8D8D8D8D8FBFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDDBFFFFFFFFFF",
      INIT_6E => X"D8D8D8D8D8D8D8D8D8D8D8D8D8DAFBFDFFFFFFFFFFFBD8D8D8D8D8D8D8D8D8D8",
      INIT_6F => X"D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_70 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFDDBFFFFFFFFFFFFFFFFFFFFFFFFFFFDD8DAD8",
      INIT_71 => X"D8DAFBFDFFFFFFFFFFFBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FBFFFFFFFF",
      INIT_72 => X"D9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_73 => X"FFFDDBFFFFFFFFFFFFFFFFFFFFFFFFFFFDD8D8D8D8D8D8D8D8D8D8D8D8F8D8FB",
      INIT_74 => X"DBDBDBDBDBDBDBDBFAD8D8D8D8D8D8FBFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_75 => X"D8D8D8D8DBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBDBFBFDFFFFFFFFFFFDDBDB",
      INIT_76 => X"FDFDFDFDFDDAF8DAD8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8",
      INIT_77 => X"D8D8D8FBFFFFFFFFFDFDFDFDFDFFFFFFFFFDFDFDFDFBFBFDFDFDFDFFFFFFFFFF",
      INIT_78 => X"FDFDFDFDFDFDFDFDFDFDFDFFFFFFFFFFFFFDFDFDFDFDFDFDFDFDFDFDFBD8D8D8",
      INIT_79 => X"D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8FBFDFDFDFDFDFDFD",
      INIT_7A => X"FDFFFFFFFFFDDAFBFBF9F9DBDBFBFBFFFFFFFFFDDBDBDBDBDBDAD8D8D8D8D8D8",
      INIT_7B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDDBD8F8D8D8D8D8FBFFFFFFFFFDFBDAFA",
      INIT_7C => X"D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_7D => X"FDFDFDFFFFFFFFFDFAFAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8",
      INIT_7E => X"FFFFFFFDDBD8D8D8D8D8D8FBFFFFFFFFFDFBDADAFBFFFFFFFFFDFDFDFFFBFAFD",
      INIT_7F => X"FDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 0) => B"00000000000000000000000000000000",
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => ena_array(0),
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3 downto 0) => B"0000",
      WEBWE(7 downto 0) => B"00000000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized3\ is
  port (
    DOADO : out STD_LOGIC_VECTOR ( 7 downto 0 );
    DOPADOP : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena_array : in STD_LOGIC_VECTOR ( 0 to 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized3\ : entity is "blk_mem_gen_prim_wrapper_init";
end \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized3\;

architecture STRUCTURE of \blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized3\ is
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\ : STD_LOGIC;
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 8 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 31 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\ : STD_LOGIC_VECTOR ( 7 downto 0 );
  signal \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\ : STD_LOGIC_VECTOR ( 8 downto 0 );
  attribute box_type : string;
  attribute box_type of \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : label is "PRIMITIVE";
begin
\DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\: unisim.vcomponents.RAMB36E1
    generic map(
      DOA_REG => 1,
      DOB_REG => 0,
      EN_ECC_READ => false,
      EN_ECC_WRITE => false,
      INITP_00 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_01 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_03 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_04 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_05 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_06 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_07 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_08 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_09 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0A => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0B => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0C => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0D => X"0000000000000000000000000000FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"FBFBDAD8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_01 => X"FFFFFFFFFDFBDAD8DBFFFFFFFFFFFFFFFFFDFDFFFFFFFFFFFFFFFFFFFDFDFDFD",
      INIT_02 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDDBD8F8DAFAFBDBFB",
      INIT_03 => X"D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFF",
      INIT_04 => X"FFFFFFFFFFFFFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFDBDAD8D8D8D8D8D8D8D8D8",
      INIT_05 => X"FFFFFFFFFFFFFFFFFFFFFFFDDBD8FBFDFDFDDBFBFFFFFFFFFDFBD8F8FAFDFFFF",
      INIT_06 => X"D8D8D8D8D8D8D8DAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_07 => X"FFFFFFFFFFFFFFFFFDDBD8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8",
      INIT_08 => X"FBDAFDFFFFFFDDFBFFFFFFFFFDFBDAFAFDFDFFFFFFFFFFFFFFFDFDFFFFFFFFFF",
      INIT_09 => X"FFFFFFFDFDFDFDFDFDFDFDFDFDFDFDFDFFFFFFFFFFFDFDFDFDFDFDFDFDFDFDFB",
      INIT_0A => X"D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8DAFDFFFFFF",
      INIT_0B => X"FDFBFDFDFFFFFFFFFFFFFFFFFDDBFAFDFDFFFFFFFFFFFFFFFFFFFFFFFDFBF8D8",
      INIT_0C => X"D8D8FAFDFFFFFFFFFFFDFBDAD8D8D8D8D8D8D8D8D8D8DDFFFFFFDDFBFFFFFFFF",
      INIT_0D => X"D9FAD8D8D8D8D8D8D8D8D8D8D8D8D8DAFDFFFFFFFFFFFDDBD8D8D8D8D8D8D8D8",
      INIT_0E => X"FDDBF8DAFBFDFDFFFFFFFFFFFDFDFFFFFDDAF8D8D8D8D8D8D8D8D8D8D8F8D8FB",
      INIT_0F => X"D8D8D8D8D8D8D8D8F8F8FBFFFFFFFDFBFFFFFFFFFDFBFFFFFFFFFFFFFFFFFFFF",
      INIT_10 => X"D8D8D8D8FDFFFFFFFFFFFDDBD8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFDF9D8",
      INIT_11 => X"FBDBFDFBFBD8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8",
      INIT_12 => X"FFFFFDFDFFFFFFFFFDDBFFFFFFFFFFFFFFFFFFFFFFDDDBDAF8F8DAFFFFFFFFFD",
      INIT_13 => X"D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFDDBD8D8D8D8D8D8D8D8D8D8F8FBFD",
      INIT_14 => X"D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFDDB",
      INIT_15 => X"FFFFFDFDFFFFFFFFFFFFFDDBF9F8DBFFFFFFFFFFFBDBDAFADAF8F8D8D8D8D8D8",
      INIT_16 => X"FFFFFFFFFFFDFBD8D8D8D8D8D8D8D8D8DAD8FAFDFFFFFFFFFFFFFFFFFDDAFDFF",
      INIT_17 => X"D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFDDBD8D8D8D8D8D8D8D8D8D8D8FD",
      INIT_18 => X"FBD8DBFFFFFFFFFFFDFDFDFDFBD8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8",
      INIT_19 => X"D8D8D8D8D8D8FAFDFFFFFFFFFFFFFFFFFBFADBFDFFFDFBDBFDFFFFFFFFFFFFFD",
      INIT_1A => X"FDFFFFFFFFFFFDDBD8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFBD8D8D8D8D8",
      INIT_1B => X"FDD8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_1C => X"FFFFFFFDDBD8DAFBFBDBD8F8DAFDFFFFFFFFFFFDFBD8FAFDFFFFFFFFFFFFFFFF",
      INIT_1D => X"D8D8D8D8D8D8D8FAFDFFFFFFFFFFFDDAD8D8D8D8D8D8D8D8D8D8D8DAFDFFFFFF",
      INIT_1E => X"D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8FBFFFFFFFFFFFDDBD8D8D8D8",
      INIT_1F => X"DAFBFDFFFFFFFDDBD8D8D8FBFDFFFFFFFFFFFFFFFDDAF8D8D8D8D8D8D8D8D8D8",
      INIT_20 => X"FFFFFDDBD8D8D8D8D8D8D8D8D8D8D8DAFBFFFFFFFFFFFFDDFAD8D8D8D8D8D8D8",
      INIT_21 => X"D8D8D8D8D8D8D8D8FBFDFFFFFFFFFDDBD8D8D8D8D8D8D8D8D8D8D8FAFDFFFFFF",
      INIT_22 => X"FBFDFFFFFFFFFFFFFBD8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8",
      INIT_23 => X"D8D8D8D8FBFDFDFFFDFDFDDBF8F8F8D8DADADAD8D8DAFBFFFFFFFDFBDADAD8DA",
      INIT_24 => X"FFFFFDDBD8D8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFFDFBD8DAD8D8D8D8D8D8",
      INIT_25 => X"D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8FBFDFFFF",
      INIT_26 => X"DADADADADADADADAFAFBFDFDFFFFFDFDDBDADADADADBFDFDFDFDFDFDD9D8D8D8",
      INIT_27 => X"D8D8D8D8FDFFFFFFFFFFFFFDF9D8D8D8D8D8D8D8D8D8D8D8D8DADBFDFBFBDAFA",
      INIT_28 => X"D9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8FBFDFFFFFFFFFDDBD8D8D8D8D8D8D8D8",
      INIT_29 => X"FFFFFFFFFDFDFDFDFDFDFDFDFDFDFDFBF8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FB",
      INIT_2A => X"FBD8D8DAD8D8D8D8D8D8D8D8D8DAFDFDFDFDFDFDFDFDFDFDFDFDFDFDFDFDFFFF",
      INIT_2B => X"D8D8D8D8FBFDFFFFFFFFFDDBD8D8D8D8D8D8D8D8D8D8D8D8FBFFFFFFFFFFFFFD",
      INIT_2C => X"FFFFFFDDD8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8",
      INIT_2D => X"D8FBFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_2E => X"D8D8D8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFFFDDFAD8D8D8D8D8D8D8D8D8D8",
      INIT_2F => X"D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFFB",
      INIT_30 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDDD8D8D8D8D8D8D8D8",
      INIT_31 => X"D8FBFDFFFFFFFFFFFDFBDAD8D8D8D8D8D8D8D8D8D8FBFDFFFFFFFFFFFFFFFFFF",
      INIT_32 => X"D8D8D8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_33 => X"FFFFFFFFFFFFFFFFFFFFFFDDD8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8",
      INIT_34 => X"D8D8D8D8D8D8D8D8F8FAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF",
      INIT_35 => X"FAFDFFFFFFFFFFDBD8D8D8D8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFFFFDDBD8",
      INIT_36 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_37 => X"FFFFFFFFFDFDFDFDFDFDFDFDFDFDFDFFFFFFFFFFFFFFFDFDFDFDFDFDFDFDFDDB",
      INIT_38 => X"D8D8D8D8D8D8D8D8D8D8FBFFFFFFFFFFFFFFFBDAD8D8D8D8D8D8D8D8D8FAFDFF",
      INIT_39 => X"D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFFBD8D8D8D8",
      INIT_3A => X"DBDBDBFDFFFFFFFFFFFDDBDBDBDBDBDBDBDBFBFBD8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_3B => X"FFFFFFFFFFFFFDDBDAD8F8D8D8D8D8D8D8FAFDFFFFFFFFFFFDDBDBDBDBDBDBDB",
      INIT_3C => X"D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFFDFBD8D8D8D8D8D8D8D8D8D8D8D8D8FAFD",
      INIT_3D => X"F8F8D8DADADAD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8",
      INIT_3E => X"D8D8D8D8D8FAFDFFFFFFFFFFDBD8D8DAD8D8D8D8D8D8DAFBFFFFFFFFFFFFDDFB",
      INIT_3F => X"FFFFFFFDDBF8D8D8D8D8D8D8D8D8D8D8D8DAD8FBFFFFFFFFFFFFFFFDDBFAF8D8",
      INIT_40 => X"D8D8D8D8D8D8D8D8D8F8D8FBD9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFDFFFF",
      INIT_41 => X"DBD8F8D8D8D8D8D8F8F8F8FAFDFFFFFFFFFFFDFBDBF8F8D8D8D8D8D8D8D8D8D8",
      INIT_42 => X"D8D8D8D8D8D8D8FAFDFFFFFFFFFFFFFFFDDBDBD8D8D8D8D8D8FAFDFFFFFFFFFF",
      INIT_43 => X"D9FAD8D8D8D8D8D8D8D8D8D8D8D8D8D8FAFDFFFFFFFFFFFDDBF8D8DAD8D8D8D8",
      INIT_44 => X"FBFDFFFFFFFFFFFFFDDBFBDBD8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FB",
      INIT_45 => X"FFFFFFFFFFDDDDDAD8D8D8D8D8FAFDFFFFFFFFFFFDDAF8D8D8D8D8D8D8D8DADA",
      INIT_46 => X"D8D8D8D8D8FDFFFFFFFFFFFFFDFBFBDAFAFAFADBDBDBDBDAD8D8D8D8FBFDFFFF",
      INIT_47 => X"DBDBDAF8D8D8D8D8D8D8D8D8D8D8D8D8D8F8D8FBD9F8D8D8D8D8D8D8D8D8D8D8",
      INIT_48 => X"F8F8DBFFFFFFFFFFFDFBFAD8D8D8D8F8FADAD8F8FADBFFFFFFFFFFFFFFFFFDFB",
      INIT_49 => X"FFFDFDFDFDFDFDFDFDFDFDDBD8D8D8D8D8FBFFFFFFFFFFFFFFFFFFDDFBDAD8D8",
      INIT_4A => X"D8D8D8D8D8F8D8FBD9F8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFF",
      INIT_4B => X"DBDBDBFBFDFDDBD8D8DAFDFDFFFFFFFFFFFFFFFFFDFDFDDBDBDBDAF8D8D8D8D8",
      INIT_4C => X"D8D8D8D8D8FAFDFFFFFFFFFFFFFFFFFFFDDBDAD8D8F8FBFFFFFFFFFFFFFDFDDB",
      INIT_4D => X"D8D8D8D8D8D8D8D8D8D8D8D8D8FDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDDB",
      INIT_4E => X"FDFFFFFFFFFFFFFFFFFFFFFFFFFDDBD8D8D8D8D8D8D8D8D8D8F8D8FBD9F8D8D8",
      INIT_4F => X"FFFFFFFFFFFDDBD8D8D8FAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFDDBDAD8DADAFB",
      INIT_50 => X"F8FAFDFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFDDBD8D8D8D8D8D8DAFDFFFFFFFF",
      INIT_51 => X"FFFBD8F8D8D8D8D8D8D8D8D8D8F8D8FBD9F8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_52 => X"FFFFFFFFFFFFFFFFFFFFFFFFFFFDFBF8D8D8F8F8FBFDFFFFFFFFFFFFFFFFFFFF",
      INIT_53 => X"FFFFFFFFFFFFFDDAD8D8D8D8DAD8D8FAFBFFFFFFFFFFFFFFFDDBDAD8D8D8DAFD",
      INIT_54 => X"D8F8D8FBD9F8D8D8D8D8D8D8D8D8D8D8D8D8D8D8F8F8FBFFFFFFFFFFFFFFFFFF",
      INIT_55 => X"FFFDDAD8D8D8D8D8F8DAFDFFFFFFFFFFFFFFFFFFFDFBF8D8D8D8D8D8D8D8D8D8",
      INIT_56 => X"D8D8D8D8FAFDFFFFFFFFFFFDFBD8D8D8D8D8D8FAFDFFFFFFFFFFFFFFFFFFFFFF",
      INIT_57 => X"D8D8D8D8D8D8D8D8D8D8D8FBFDFFFFFFFFFFFFFFFFFFFFFFFFFFDBF8D8D8D8D8",
      INIT_58 => X"FDFDFFFFFFFFFFFFDBD8F8D8D8D8D8D8D8D8D8D8D8F8D8FBD9F8D8D8D8D8D8D8",
      INIT_59 => X"D8F8D8D8D8D8D8D8FBFDFDFDFFFFFFFFFFFFFFFFFFDBD8DAD8D8D8D8D8D8DAFA",
      INIT_5A => X"DBFBFDFDFFFFFFFFFFFFFFFFFFFDDBF8D8D8D8D8D8D8D8D8D8DAFBFFFFFFFDDB",
      INIT_5B => X"D8D8D8D8D8D8D8D8D8F8D8FBD9F8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_5C => X"FDFDFDFDFDFDFDFDFDDBF8D8D8D8D8D8D8D8D8D8DADAFDFDFDFDFFDDDAD8D8D8",
      INIT_5D => X"FBFBDBD8D8D8D8D8D8D8D8D8D8F8D8FBFDFDFBD8D8D8D8D8D8D8D8D8F8D8DBFB",
      INIT_5E => X"D9F8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DADBFDFDFDFDFBFBFBFD",
      INIT_5F => X"D8D8D8D8D8DADAD8F8D8DADAD8FBFDDBD8D8D8DAD8D8D8D8D8D8D8D8D8D8D8FB",
      INIT_60 => X"D8D8D8D8FADBDAD8D8DAD8D8D8D8D8D8D8D8D8DADADADADAD8D8D8D8DADAF8DA",
      INIT_61 => X"D8D8D8D8D8D8D8D8DAD8F8D8DADADADADADADADAD8DADAD8D8D8D8D8D8D8D8D8",
      INIT_62 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8DAFBD9FAD8D8D8D8D8D8D8D8D8D8",
      INIT_63 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_64 => X"D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_65 => X"FAFAFAFADADAFBD9D9F8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8D8",
      INIT_66 => X"FAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFA",
      INIT_67 => X"FAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFA",
      INIT_68 => X"F8FAF8FAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFAFA",
      INIT_69 => X"D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D997B7F9F8FA",
      INIT_6A => X"D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9",
      INIT_6B => X"D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9D9",
      INIT_6C => X"0000000000000000000000000000000097B7D9D9D9D9D9D9D9D9D9D9D9D9D9D9",
      INIT_6D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_70 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_71 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_72 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_73 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_74 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_75 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_76 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_77 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_78 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_79 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_A => X"000000000",
      INIT_B => X"000000000",
      INIT_FILE => "NONE",
      IS_CLKARDCLK_INVERTED => '0',
      IS_CLKBWRCLK_INVERTED => '0',
      IS_ENARDEN_INVERTED => '0',
      IS_ENBWREN_INVERTED => '0',
      IS_RSTRAMARSTRAM_INVERTED => '0',
      IS_RSTRAMB_INVERTED => '0',
      IS_RSTREGARSTREG_INVERTED => '0',
      IS_RSTREGB_INVERTED => '0',
      RAM_EXTENSION_A => "NONE",
      RAM_EXTENSION_B => "NONE",
      RAM_MODE => "TDP",
      RDADDR_COLLISION_HWCONFIG => "PERFORMANCE",
      READ_WIDTH_A => 9,
      READ_WIDTH_B => 9,
      RSTREG_PRIORITY_A => "REGCE",
      RSTREG_PRIORITY_B => "REGCE",
      SIM_COLLISION_CHECK => "ALL",
      SIM_DEVICE => "7SERIES",
      SRVAL_A => X"000000000",
      SRVAL_B => X"000000000",
      WRITE_MODE_A => "WRITE_FIRST",
      WRITE_MODE_B => "WRITE_FIRST",
      WRITE_WIDTH_A => 9,
      WRITE_WIDTH_B => 9
    )
        port map (
      ADDRARDADDR(15) => '1',
      ADDRARDADDR(14 downto 3) => addra(11 downto 0),
      ADDRARDADDR(2 downto 0) => B"111",
      ADDRBWRADDR(15 downto 0) => B"0000000000000000",
      CASCADEINA => '0',
      CASCADEINB => '0',
      CASCADEOUTA => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTA_UNCONNECTED\,
      CASCADEOUTB => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_CASCADEOUTB_UNCONNECTED\,
      CLKARDCLK => clka,
      CLKBWRCLK => clka,
      DBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DBITERR_UNCONNECTED\,
      DIADI(31 downto 0) => B"00000000000000000000000000000000",
      DIBDI(31 downto 0) => B"00000000000000000000000000000000",
      DIPADIP(3 downto 0) => B"0000",
      DIPBDIP(3 downto 0) => B"0000",
      DOADO(31 downto 8) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOADO_UNCONNECTED\(31 downto 8),
      DOADO(7 downto 0) => DOADO(7 downto 0),
      DOBDO(31 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOBDO_UNCONNECTED\(31 downto 0),
      DOPADOP(3 downto 1) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPADOP_UNCONNECTED\(3 downto 1),
      DOPADOP(0) => DOPADOP(0),
      DOPBDOP(3 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_DOPBDOP_UNCONNECTED\(3 downto 0),
      ECCPARITY(7 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_ECCPARITY_UNCONNECTED\(7 downto 0),
      ENARDEN => ena_array(0),
      ENBWREN => '0',
      INJECTDBITERR => '0',
      INJECTSBITERR => '0',
      RDADDRECC(8 downto 0) => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_RDADDRECC_UNCONNECTED\(8 downto 0),
      REGCEAREGCE => ena,
      REGCEB => '0',
      RSTRAMARSTRAM => '0',
      RSTRAMB => '0',
      RSTREGARSTREG => '0',
      RSTREGB => '0',
      SBITERR => \NLW_DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_SBITERR_UNCONNECTED\,
      WEA(3 downto 0) => B"0000",
      WEBWE(7 downto 0) => B"00000000"
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_64_blk_mem_gen_prim_width is
  port (
    douta : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_64_blk_mem_gen_prim_width : entity is "blk_mem_gen_prim_width";
end blk_mem_gen_64_blk_mem_gen_prim_width;

architecture STRUCTURE of blk_mem_gen_64_blk_mem_gen_prim_width is
begin
\prim_init.ram\: entity work.blk_mem_gen_64_blk_mem_gen_prim_wrapper_init
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(0) => douta(0),
      ena => ena
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized0\ is
  port (
    douta : out STD_LOGIC_VECTOR ( 1 downto 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized0\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized0\;

architecture STRUCTURE of \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized0\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized0\
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(1 downto 0) => douta(1 downto 0),
      ena => ena
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized1\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena_array : in STD_LOGIC_VECTOR ( 0 to 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized1\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized1\;

architecture STRUCTURE of \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized1\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized1\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(11 downto 0) => addra(11 downto 0),
      clka => clka,
      ena => ena,
      ena_array(0) => ena_array(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized2\ is
  port (
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\ : out STD_LOGIC_VECTOR ( 7 downto 0 );
    \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena_array : in STD_LOGIC_VECTOR ( 0 to 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized2\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized2\;

architecture STRUCTURE of \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized2\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized2\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(7 downto 0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7 downto 0),
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_1\(0) => \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0),
      addra(11 downto 0) => addra(11 downto 0),
      clka => clka,
      ena => ena,
      ena_array(0) => ena_array(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized3\ is
  port (
    DOADO : out STD_LOGIC_VECTOR ( 7 downto 0 );
    DOPADOP : out STD_LOGIC_VECTOR ( 0 to 0 );
    clka : in STD_LOGIC;
    ena_array : in STD_LOGIC_VECTOR ( 0 to 0 );
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized3\ : entity is "blk_mem_gen_prim_width";
end \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized3\;

architecture STRUCTURE of \blk_mem_gen_64_blk_mem_gen_prim_width__parameterized3\ is
begin
\prim_init.ram\: entity work.\blk_mem_gen_64_blk_mem_gen_prim_wrapper_init__parameterized3\
     port map (
      DOADO(7 downto 0) => DOADO(7 downto 0),
      DOPADOP(0) => DOPADOP(0),
      addra(11 downto 0) => addra(11 downto 0),
      clka => clka,
      ena => ena,
      ena_array(0) => ena_array(0)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_64_blk_mem_gen_generic_cstr is
  port (
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_64_blk_mem_gen_generic_cstr : entity is "blk_mem_gen_generic_cstr";
end blk_mem_gen_64_blk_mem_gen_generic_cstr;

architecture STRUCTURE of blk_mem_gen_64_blk_mem_gen_generic_cstr is
  signal ena_array : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \ramloop[2].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[2].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[3].ram.r_n_8\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_0\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_1\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_2\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_3\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_4\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_5\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_6\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_7\ : STD_LOGIC;
  signal \ramloop[4].ram.r_n_8\ : STD_LOGIC;
begin
\bindec_a.bindec_inst_a\: entity work.blk_mem_gen_64_bindec
     port map (
      addra(1 downto 0) => addra(13 downto 12),
      ena => ena,
      ena_array(2 downto 0) => ena_array(2 downto 0)
    );
\has_mux_a.A\: entity work.blk_mem_gen_64_blk_mem_gen_mux
     port map (
      DOADO(7) => \ramloop[4].ram.r_n_0\,
      DOADO(6) => \ramloop[4].ram.r_n_1\,
      DOADO(5) => \ramloop[4].ram.r_n_2\,
      DOADO(4) => \ramloop[4].ram.r_n_3\,
      DOADO(3) => \ramloop[4].ram.r_n_4\,
      DOADO(2) => \ramloop[4].ram.r_n_5\,
      DOADO(1) => \ramloop[4].ram.r_n_6\,
      DOADO(0) => \ramloop[4].ram.r_n_7\,
      DOPADOP(0) => \ramloop[4].ram.r_n_8\,
      addra(1 downto 0) => addra(13 downto 12),
      clka => clka,
      douta(8 downto 0) => douta(11 downto 3),
      \douta[10]\(7) => \ramloop[2].ram.r_n_0\,
      \douta[10]\(6) => \ramloop[2].ram.r_n_1\,
      \douta[10]\(5) => \ramloop[2].ram.r_n_2\,
      \douta[10]\(4) => \ramloop[2].ram.r_n_3\,
      \douta[10]\(3) => \ramloop[2].ram.r_n_4\,
      \douta[10]\(2) => \ramloop[2].ram.r_n_5\,
      \douta[10]\(1) => \ramloop[2].ram.r_n_6\,
      \douta[10]\(0) => \ramloop[2].ram.r_n_7\,
      \douta[10]_0\(7) => \ramloop[3].ram.r_n_0\,
      \douta[10]_0\(6) => \ramloop[3].ram.r_n_1\,
      \douta[10]_0\(5) => \ramloop[3].ram.r_n_2\,
      \douta[10]_0\(4) => \ramloop[3].ram.r_n_3\,
      \douta[10]_0\(3) => \ramloop[3].ram.r_n_4\,
      \douta[10]_0\(2) => \ramloop[3].ram.r_n_5\,
      \douta[10]_0\(1) => \ramloop[3].ram.r_n_6\,
      \douta[10]_0\(0) => \ramloop[3].ram.r_n_7\,
      \douta[11]\(0) => \ramloop[2].ram.r_n_8\,
      \douta[11]_0\(0) => \ramloop[3].ram.r_n_8\,
      ena => ena
    );
\ramloop[0].ram.r\: entity work.blk_mem_gen_64_blk_mem_gen_prim_width
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(0) => douta(0),
      ena => ena
    );
\ramloop[1].ram.r\: entity work.\blk_mem_gen_64_blk_mem_gen_prim_width__parameterized0\
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(1 downto 0) => douta(2 downto 1),
      ena => ena
    );
\ramloop[2].ram.r\: entity work.\blk_mem_gen_64_blk_mem_gen_prim_width__parameterized1\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[2].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[2].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[2].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[2].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[2].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[2].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[2].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[2].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[2].ram.r_n_8\,
      addra(11 downto 0) => addra(11 downto 0),
      clka => clka,
      ena => ena,
      ena_array(0) => ena_array(0)
    );
\ramloop[3].ram.r\: entity work.\blk_mem_gen_64_blk_mem_gen_prim_width__parameterized2\
     port map (
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(7) => \ramloop[3].ram.r_n_0\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(6) => \ramloop[3].ram.r_n_1\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(5) => \ramloop[3].ram.r_n_2\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(4) => \ramloop[3].ram.r_n_3\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(3) => \ramloop[3].ram.r_n_4\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(2) => \ramloop[3].ram.r_n_5\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(1) => \ramloop[3].ram.r_n_6\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram\(0) => \ramloop[3].ram.r_n_7\,
      \DEVICE_7SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram_0\(0) => \ramloop[3].ram.r_n_8\,
      addra(11 downto 0) => addra(11 downto 0),
      clka => clka,
      ena => ena,
      ena_array(0) => ena_array(1)
    );
\ramloop[4].ram.r\: entity work.\blk_mem_gen_64_blk_mem_gen_prim_width__parameterized3\
     port map (
      DOADO(7) => \ramloop[4].ram.r_n_0\,
      DOADO(6) => \ramloop[4].ram.r_n_1\,
      DOADO(5) => \ramloop[4].ram.r_n_2\,
      DOADO(4) => \ramloop[4].ram.r_n_3\,
      DOADO(3) => \ramloop[4].ram.r_n_4\,
      DOADO(2) => \ramloop[4].ram.r_n_5\,
      DOADO(1) => \ramloop[4].ram.r_n_6\,
      DOADO(0) => \ramloop[4].ram.r_n_7\,
      DOPADOP(0) => \ramloop[4].ram.r_n_8\,
      addra(11 downto 0) => addra(11 downto 0),
      clka => clka,
      ena => ena,
      ena_array(0) => ena_array(2)
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_64_blk_mem_gen_top is
  port (
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_64_blk_mem_gen_top : entity is "blk_mem_gen_top";
end blk_mem_gen_64_blk_mem_gen_top;

architecture STRUCTURE of blk_mem_gen_64_blk_mem_gen_top is
begin
\valid.cstr\: entity work.blk_mem_gen_64_blk_mem_gen_generic_cstr
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(11 downto 0) => douta(11 downto 0),
      ena => ena
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_64_blk_mem_gen_v8_4_4_synth is
  port (
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 );
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_64_blk_mem_gen_v8_4_4_synth : entity is "blk_mem_gen_v8_4_4_synth";
end blk_mem_gen_64_blk_mem_gen_v8_4_4_synth;

architecture STRUCTURE of blk_mem_gen_64_blk_mem_gen_v8_4_4_synth is
begin
\gnbram.gnativebmg.native_blk_mem_gen\: entity work.blk_mem_gen_64_blk_mem_gen_top
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(11 downto 0) => douta(11 downto 0),
      ena => ena
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_64_blk_mem_gen_v8_4_4 is
  port (
    clka : in STD_LOGIC;
    rsta : in STD_LOGIC;
    ena : in STD_LOGIC;
    regcea : in STD_LOGIC;
    wea : in STD_LOGIC_VECTOR ( 0 to 0 );
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 );
    dina : in STD_LOGIC_VECTOR ( 11 downto 0 );
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 );
    clkb : in STD_LOGIC;
    rstb : in STD_LOGIC;
    enb : in STD_LOGIC;
    regceb : in STD_LOGIC;
    web : in STD_LOGIC_VECTOR ( 0 to 0 );
    addrb : in STD_LOGIC_VECTOR ( 13 downto 0 );
    dinb : in STD_LOGIC_VECTOR ( 11 downto 0 );
    doutb : out STD_LOGIC_VECTOR ( 11 downto 0 );
    injectsbiterr : in STD_LOGIC;
    injectdbiterr : in STD_LOGIC;
    eccpipece : in STD_LOGIC;
    sbiterr : out STD_LOGIC;
    dbiterr : out STD_LOGIC;
    rdaddrecc : out STD_LOGIC_VECTOR ( 13 downto 0 );
    sleep : in STD_LOGIC;
    deepsleep : in STD_LOGIC;
    shutdown : in STD_LOGIC;
    rsta_busy : out STD_LOGIC;
    rstb_busy : out STD_LOGIC;
    s_aclk : in STD_LOGIC;
    s_aresetn : in STD_LOGIC;
    s_axi_awid : in STD_LOGIC_VECTOR ( 3 downto 0 );
    s_axi_awaddr : in STD_LOGIC_VECTOR ( 31 downto 0 );
    s_axi_awlen : in STD_LOGIC_VECTOR ( 7 downto 0 );
    s_axi_awsize : in STD_LOGIC_VECTOR ( 2 downto 0 );
    s_axi_awburst : in STD_LOGIC_VECTOR ( 1 downto 0 );
    s_axi_awvalid : in STD_LOGIC;
    s_axi_awready : out STD_LOGIC;
    s_axi_wdata : in STD_LOGIC_VECTOR ( 11 downto 0 );
    s_axi_wstrb : in STD_LOGIC_VECTOR ( 0 to 0 );
    s_axi_wlast : in STD_LOGIC;
    s_axi_wvalid : in STD_LOGIC;
    s_axi_wready : out STD_LOGIC;
    s_axi_bid : out STD_LOGIC_VECTOR ( 3 downto 0 );
    s_axi_bresp : out STD_LOGIC_VECTOR ( 1 downto 0 );
    s_axi_bvalid : out STD_LOGIC;
    s_axi_bready : in STD_LOGIC;
    s_axi_arid : in STD_LOGIC_VECTOR ( 3 downto 0 );
    s_axi_araddr : in STD_LOGIC_VECTOR ( 31 downto 0 );
    s_axi_arlen : in STD_LOGIC_VECTOR ( 7 downto 0 );
    s_axi_arsize : in STD_LOGIC_VECTOR ( 2 downto 0 );
    s_axi_arburst : in STD_LOGIC_VECTOR ( 1 downto 0 );
    s_axi_arvalid : in STD_LOGIC;
    s_axi_arready : out STD_LOGIC;
    s_axi_rid : out STD_LOGIC_VECTOR ( 3 downto 0 );
    s_axi_rdata : out STD_LOGIC_VECTOR ( 11 downto 0 );
    s_axi_rresp : out STD_LOGIC_VECTOR ( 1 downto 0 );
    s_axi_rlast : out STD_LOGIC;
    s_axi_rvalid : out STD_LOGIC;
    s_axi_rready : in STD_LOGIC;
    s_axi_injectsbiterr : in STD_LOGIC;
    s_axi_injectdbiterr : in STD_LOGIC;
    s_axi_sbiterr : out STD_LOGIC;
    s_axi_dbiterr : out STD_LOGIC;
    s_axi_rdaddrecc : out STD_LOGIC_VECTOR ( 13 downto 0 )
  );
  attribute C_ADDRA_WIDTH : integer;
  attribute C_ADDRA_WIDTH of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 14;
  attribute C_ADDRB_WIDTH : integer;
  attribute C_ADDRB_WIDTH of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 14;
  attribute C_ALGORITHM : integer;
  attribute C_ALGORITHM of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_AXI_ID_WIDTH : integer;
  attribute C_AXI_ID_WIDTH of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 4;
  attribute C_AXI_SLAVE_TYPE : integer;
  attribute C_AXI_SLAVE_TYPE of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_AXI_TYPE : integer;
  attribute C_AXI_TYPE of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_BYTE_SIZE : integer;
  attribute C_BYTE_SIZE of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 9;
  attribute C_COMMON_CLK : integer;
  attribute C_COMMON_CLK of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_COUNT_18K_BRAM : string;
  attribute C_COUNT_18K_BRAM of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "1";
  attribute C_COUNT_36K_BRAM : string;
  attribute C_COUNT_36K_BRAM of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "4";
  attribute C_CTRL_ECC_ALGO : string;
  attribute C_CTRL_ECC_ALGO of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "NONE";
  attribute C_DEFAULT_DATA : string;
  attribute C_DEFAULT_DATA of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "0";
  attribute C_DISABLE_WARN_BHV_COLL : integer;
  attribute C_DISABLE_WARN_BHV_COLL of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_DISABLE_WARN_BHV_RANGE : integer;
  attribute C_DISABLE_WARN_BHV_RANGE of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_ELABORATION_DIR : string;
  attribute C_ELABORATION_DIR of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "./";
  attribute C_ENABLE_32BIT_ADDRESS : integer;
  attribute C_ENABLE_32BIT_ADDRESS of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_DEEPSLEEP_PIN : integer;
  attribute C_EN_DEEPSLEEP_PIN of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_ECC_PIPE : integer;
  attribute C_EN_ECC_PIPE of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_RDADDRA_CHG : integer;
  attribute C_EN_RDADDRA_CHG of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_RDADDRB_CHG : integer;
  attribute C_EN_RDADDRB_CHG of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_SAFETY_CKT : integer;
  attribute C_EN_SAFETY_CKT of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_SHUTDOWN_PIN : integer;
  attribute C_EN_SHUTDOWN_PIN of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EN_SLEEP_PIN : integer;
  attribute C_EN_SLEEP_PIN of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_EST_POWER_SUMMARY : string;
  attribute C_EST_POWER_SUMMARY of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "Estimated Power for IP     :     5.7617 mW";
  attribute C_FAMILY : string;
  attribute C_FAMILY of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "artix7";
  attribute C_HAS_AXI_ID : integer;
  attribute C_HAS_AXI_ID of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_ENA : integer;
  attribute C_HAS_ENA of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_HAS_ENB : integer;
  attribute C_HAS_ENB of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_INJECTERR : integer;
  attribute C_HAS_INJECTERR of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_MEM_OUTPUT_REGS_A : integer;
  attribute C_HAS_MEM_OUTPUT_REGS_A of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_HAS_MEM_OUTPUT_REGS_B : integer;
  attribute C_HAS_MEM_OUTPUT_REGS_B of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_MUX_OUTPUT_REGS_A : integer;
  attribute C_HAS_MUX_OUTPUT_REGS_A of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_MUX_OUTPUT_REGS_B : integer;
  attribute C_HAS_MUX_OUTPUT_REGS_B of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_REGCEA : integer;
  attribute C_HAS_REGCEA of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_REGCEB : integer;
  attribute C_HAS_REGCEB of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_RSTA : integer;
  attribute C_HAS_RSTA of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_RSTB : integer;
  attribute C_HAS_RSTB of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_SOFTECC_INPUT_REGS_A : integer;
  attribute C_HAS_SOFTECC_INPUT_REGS_A of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_HAS_SOFTECC_OUTPUT_REGS_B : integer;
  attribute C_HAS_SOFTECC_OUTPUT_REGS_B of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_INITA_VAL : string;
  attribute C_INITA_VAL of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "0";
  attribute C_INITB_VAL : string;
  attribute C_INITB_VAL of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "0";
  attribute C_INIT_FILE : string;
  attribute C_INIT_FILE of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "blk_mem_gen_64.mem";
  attribute C_INIT_FILE_NAME : string;
  attribute C_INIT_FILE_NAME of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "blk_mem_gen_64.mif";
  attribute C_INTERFACE_TYPE : integer;
  attribute C_INTERFACE_TYPE of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_LOAD_INIT_FILE : integer;
  attribute C_LOAD_INIT_FILE of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_MEM_TYPE : integer;
  attribute C_MEM_TYPE of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 3;
  attribute C_MUX_PIPELINE_STAGES : integer;
  attribute C_MUX_PIPELINE_STAGES of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_PRIM_TYPE : integer;
  attribute C_PRIM_TYPE of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_READ_DEPTH_A : integer;
  attribute C_READ_DEPTH_A of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 11664;
  attribute C_READ_DEPTH_B : integer;
  attribute C_READ_DEPTH_B of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 11664;
  attribute C_READ_LATENCY_A : integer;
  attribute C_READ_LATENCY_A of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_READ_LATENCY_B : integer;
  attribute C_READ_LATENCY_B of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_READ_WIDTH_A : integer;
  attribute C_READ_WIDTH_A of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 12;
  attribute C_READ_WIDTH_B : integer;
  attribute C_READ_WIDTH_B of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 12;
  attribute C_RSTRAM_A : integer;
  attribute C_RSTRAM_A of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_RSTRAM_B : integer;
  attribute C_RSTRAM_B of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_RST_PRIORITY_A : string;
  attribute C_RST_PRIORITY_A of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "CE";
  attribute C_RST_PRIORITY_B : string;
  attribute C_RST_PRIORITY_B of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "CE";
  attribute C_SIM_COLLISION_CHECK : string;
  attribute C_SIM_COLLISION_CHECK of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "ALL";
  attribute C_USE_BRAM_BLOCK : integer;
  attribute C_USE_BRAM_BLOCK of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_BYTE_WEA : integer;
  attribute C_USE_BYTE_WEA of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_BYTE_WEB : integer;
  attribute C_USE_BYTE_WEB of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_DEFAULT_DATA : integer;
  attribute C_USE_DEFAULT_DATA of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_ECC : integer;
  attribute C_USE_ECC of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_SOFTECC : integer;
  attribute C_USE_SOFTECC of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_USE_URAM : integer;
  attribute C_USE_URAM of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 0;
  attribute C_WEA_WIDTH : integer;
  attribute C_WEA_WIDTH of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_WEB_WIDTH : integer;
  attribute C_WEB_WIDTH of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 1;
  attribute C_WRITE_DEPTH_A : integer;
  attribute C_WRITE_DEPTH_A of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 11664;
  attribute C_WRITE_DEPTH_B : integer;
  attribute C_WRITE_DEPTH_B of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 11664;
  attribute C_WRITE_MODE_A : string;
  attribute C_WRITE_MODE_A of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "WRITE_FIRST";
  attribute C_WRITE_MODE_B : string;
  attribute C_WRITE_MODE_B of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "WRITE_FIRST";
  attribute C_WRITE_WIDTH_A : integer;
  attribute C_WRITE_WIDTH_A of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 12;
  attribute C_WRITE_WIDTH_B : integer;
  attribute C_WRITE_WIDTH_B of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is 12;
  attribute C_XDEVICEFAMILY : string;
  attribute C_XDEVICEFAMILY of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "artix7";
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "blk_mem_gen_v8_4_4";
  attribute downgradeipidentifiedwarnings : string;
  attribute downgradeipidentifiedwarnings of blk_mem_gen_64_blk_mem_gen_v8_4_4 : entity is "yes";
end blk_mem_gen_64_blk_mem_gen_v8_4_4;

architecture STRUCTURE of blk_mem_gen_64_blk_mem_gen_v8_4_4 is
  signal \<const0>\ : STD_LOGIC;
begin
  dbiterr <= \<const0>\;
  doutb(11) <= \<const0>\;
  doutb(10) <= \<const0>\;
  doutb(9) <= \<const0>\;
  doutb(8) <= \<const0>\;
  doutb(7) <= \<const0>\;
  doutb(6) <= \<const0>\;
  doutb(5) <= \<const0>\;
  doutb(4) <= \<const0>\;
  doutb(3) <= \<const0>\;
  doutb(2) <= \<const0>\;
  doutb(1) <= \<const0>\;
  doutb(0) <= \<const0>\;
  rdaddrecc(13) <= \<const0>\;
  rdaddrecc(12) <= \<const0>\;
  rdaddrecc(11) <= \<const0>\;
  rdaddrecc(10) <= \<const0>\;
  rdaddrecc(9) <= \<const0>\;
  rdaddrecc(8) <= \<const0>\;
  rdaddrecc(7) <= \<const0>\;
  rdaddrecc(6) <= \<const0>\;
  rdaddrecc(5) <= \<const0>\;
  rdaddrecc(4) <= \<const0>\;
  rdaddrecc(3) <= \<const0>\;
  rdaddrecc(2) <= \<const0>\;
  rdaddrecc(1) <= \<const0>\;
  rdaddrecc(0) <= \<const0>\;
  rsta_busy <= \<const0>\;
  rstb_busy <= \<const0>\;
  s_axi_arready <= \<const0>\;
  s_axi_awready <= \<const0>\;
  s_axi_bid(3) <= \<const0>\;
  s_axi_bid(2) <= \<const0>\;
  s_axi_bid(1) <= \<const0>\;
  s_axi_bid(0) <= \<const0>\;
  s_axi_bresp(1) <= \<const0>\;
  s_axi_bresp(0) <= \<const0>\;
  s_axi_bvalid <= \<const0>\;
  s_axi_dbiterr <= \<const0>\;
  s_axi_rdaddrecc(13) <= \<const0>\;
  s_axi_rdaddrecc(12) <= \<const0>\;
  s_axi_rdaddrecc(11) <= \<const0>\;
  s_axi_rdaddrecc(10) <= \<const0>\;
  s_axi_rdaddrecc(9) <= \<const0>\;
  s_axi_rdaddrecc(8) <= \<const0>\;
  s_axi_rdaddrecc(7) <= \<const0>\;
  s_axi_rdaddrecc(6) <= \<const0>\;
  s_axi_rdaddrecc(5) <= \<const0>\;
  s_axi_rdaddrecc(4) <= \<const0>\;
  s_axi_rdaddrecc(3) <= \<const0>\;
  s_axi_rdaddrecc(2) <= \<const0>\;
  s_axi_rdaddrecc(1) <= \<const0>\;
  s_axi_rdaddrecc(0) <= \<const0>\;
  s_axi_rdata(11) <= \<const0>\;
  s_axi_rdata(10) <= \<const0>\;
  s_axi_rdata(9) <= \<const0>\;
  s_axi_rdata(8) <= \<const0>\;
  s_axi_rdata(7) <= \<const0>\;
  s_axi_rdata(6) <= \<const0>\;
  s_axi_rdata(5) <= \<const0>\;
  s_axi_rdata(4) <= \<const0>\;
  s_axi_rdata(3) <= \<const0>\;
  s_axi_rdata(2) <= \<const0>\;
  s_axi_rdata(1) <= \<const0>\;
  s_axi_rdata(0) <= \<const0>\;
  s_axi_rid(3) <= \<const0>\;
  s_axi_rid(2) <= \<const0>\;
  s_axi_rid(1) <= \<const0>\;
  s_axi_rid(0) <= \<const0>\;
  s_axi_rlast <= \<const0>\;
  s_axi_rresp(1) <= \<const0>\;
  s_axi_rresp(0) <= \<const0>\;
  s_axi_rvalid <= \<const0>\;
  s_axi_sbiterr <= \<const0>\;
  s_axi_wready <= \<const0>\;
  sbiterr <= \<const0>\;
GND: unisim.vcomponents.GND
     port map (
      G => \<const0>\
    );
inst_blk_mem_gen: entity work.blk_mem_gen_64_blk_mem_gen_v8_4_4_synth
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      clka => clka,
      douta(11 downto 0) => douta(11 downto 0),
      ena => ena
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity blk_mem_gen_64 is
  port (
    clka : in STD_LOGIC;
    ena : in STD_LOGIC;
    addra : in STD_LOGIC_VECTOR ( 13 downto 0 );
    douta : out STD_LOGIC_VECTOR ( 11 downto 0 )
  );
  attribute NotValidForBitStream : boolean;
  attribute NotValidForBitStream of blk_mem_gen_64 : entity is true;
  attribute CHECK_LICENSE_TYPE : string;
  attribute CHECK_LICENSE_TYPE of blk_mem_gen_64 : entity is "blk_mem_gen_64,blk_mem_gen_v8_4_4,{}";
  attribute downgradeipidentifiedwarnings : string;
  attribute downgradeipidentifiedwarnings of blk_mem_gen_64 : entity is "yes";
  attribute x_core_info : string;
  attribute x_core_info of blk_mem_gen_64 : entity is "blk_mem_gen_v8_4_4,Vivado 2019.2";
end blk_mem_gen_64;

architecture STRUCTURE of blk_mem_gen_64 is
  signal NLW_U0_dbiterr_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_rsta_busy_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_rstb_busy_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_arready_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_awready_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_bvalid_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_dbiterr_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_rlast_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_rvalid_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_sbiterr_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_s_axi_wready_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_sbiterr_UNCONNECTED : STD_LOGIC;
  signal NLW_U0_doutb_UNCONNECTED : STD_LOGIC_VECTOR ( 11 downto 0 );
  signal NLW_U0_rdaddrecc_UNCONNECTED : STD_LOGIC_VECTOR ( 13 downto 0 );
  signal NLW_U0_s_axi_bid_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_U0_s_axi_bresp_UNCONNECTED : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal NLW_U0_s_axi_rdaddrecc_UNCONNECTED : STD_LOGIC_VECTOR ( 13 downto 0 );
  signal NLW_U0_s_axi_rdata_UNCONNECTED : STD_LOGIC_VECTOR ( 11 downto 0 );
  signal NLW_U0_s_axi_rid_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_U0_s_axi_rresp_UNCONNECTED : STD_LOGIC_VECTOR ( 1 downto 0 );
  attribute C_ADDRA_WIDTH : integer;
  attribute C_ADDRA_WIDTH of U0 : label is 14;
  attribute C_ADDRB_WIDTH : integer;
  attribute C_ADDRB_WIDTH of U0 : label is 14;
  attribute C_ALGORITHM : integer;
  attribute C_ALGORITHM of U0 : label is 1;
  attribute C_AXI_ID_WIDTH : integer;
  attribute C_AXI_ID_WIDTH of U0 : label is 4;
  attribute C_AXI_SLAVE_TYPE : integer;
  attribute C_AXI_SLAVE_TYPE of U0 : label is 0;
  attribute C_AXI_TYPE : integer;
  attribute C_AXI_TYPE of U0 : label is 1;
  attribute C_BYTE_SIZE : integer;
  attribute C_BYTE_SIZE of U0 : label is 9;
  attribute C_COMMON_CLK : integer;
  attribute C_COMMON_CLK of U0 : label is 0;
  attribute C_COUNT_18K_BRAM : string;
  attribute C_COUNT_18K_BRAM of U0 : label is "1";
  attribute C_COUNT_36K_BRAM : string;
  attribute C_COUNT_36K_BRAM of U0 : label is "4";
  attribute C_CTRL_ECC_ALGO : string;
  attribute C_CTRL_ECC_ALGO of U0 : label is "NONE";
  attribute C_DEFAULT_DATA : string;
  attribute C_DEFAULT_DATA of U0 : label is "0";
  attribute C_DISABLE_WARN_BHV_COLL : integer;
  attribute C_DISABLE_WARN_BHV_COLL of U0 : label is 0;
  attribute C_DISABLE_WARN_BHV_RANGE : integer;
  attribute C_DISABLE_WARN_BHV_RANGE of U0 : label is 0;
  attribute C_ELABORATION_DIR : string;
  attribute C_ELABORATION_DIR of U0 : label is "./";
  attribute C_ENABLE_32BIT_ADDRESS : integer;
  attribute C_ENABLE_32BIT_ADDRESS of U0 : label is 0;
  attribute C_EN_DEEPSLEEP_PIN : integer;
  attribute C_EN_DEEPSLEEP_PIN of U0 : label is 0;
  attribute C_EN_ECC_PIPE : integer;
  attribute C_EN_ECC_PIPE of U0 : label is 0;
  attribute C_EN_RDADDRA_CHG : integer;
  attribute C_EN_RDADDRA_CHG of U0 : label is 0;
  attribute C_EN_RDADDRB_CHG : integer;
  attribute C_EN_RDADDRB_CHG of U0 : label is 0;
  attribute C_EN_SAFETY_CKT : integer;
  attribute C_EN_SAFETY_CKT of U0 : label is 0;
  attribute C_EN_SHUTDOWN_PIN : integer;
  attribute C_EN_SHUTDOWN_PIN of U0 : label is 0;
  attribute C_EN_SLEEP_PIN : integer;
  attribute C_EN_SLEEP_PIN of U0 : label is 0;
  attribute C_EST_POWER_SUMMARY : string;
  attribute C_EST_POWER_SUMMARY of U0 : label is "Estimated Power for IP     :     5.7617 mW";
  attribute C_FAMILY : string;
  attribute C_FAMILY of U0 : label is "artix7";
  attribute C_HAS_AXI_ID : integer;
  attribute C_HAS_AXI_ID of U0 : label is 0;
  attribute C_HAS_ENA : integer;
  attribute C_HAS_ENA of U0 : label is 1;
  attribute C_HAS_ENB : integer;
  attribute C_HAS_ENB of U0 : label is 0;
  attribute C_HAS_INJECTERR : integer;
  attribute C_HAS_INJECTERR of U0 : label is 0;
  attribute C_HAS_MEM_OUTPUT_REGS_A : integer;
  attribute C_HAS_MEM_OUTPUT_REGS_A of U0 : label is 1;
  attribute C_HAS_MEM_OUTPUT_REGS_B : integer;
  attribute C_HAS_MEM_OUTPUT_REGS_B of U0 : label is 0;
  attribute C_HAS_MUX_OUTPUT_REGS_A : integer;
  attribute C_HAS_MUX_OUTPUT_REGS_A of U0 : label is 0;
  attribute C_HAS_MUX_OUTPUT_REGS_B : integer;
  attribute C_HAS_MUX_OUTPUT_REGS_B of U0 : label is 0;
  attribute C_HAS_REGCEA : integer;
  attribute C_HAS_REGCEA of U0 : label is 0;
  attribute C_HAS_REGCEB : integer;
  attribute C_HAS_REGCEB of U0 : label is 0;
  attribute C_HAS_RSTA : integer;
  attribute C_HAS_RSTA of U0 : label is 0;
  attribute C_HAS_RSTB : integer;
  attribute C_HAS_RSTB of U0 : label is 0;
  attribute C_HAS_SOFTECC_INPUT_REGS_A : integer;
  attribute C_HAS_SOFTECC_INPUT_REGS_A of U0 : label is 0;
  attribute C_HAS_SOFTECC_OUTPUT_REGS_B : integer;
  attribute C_HAS_SOFTECC_OUTPUT_REGS_B of U0 : label is 0;
  attribute C_INITA_VAL : string;
  attribute C_INITA_VAL of U0 : label is "0";
  attribute C_INITB_VAL : string;
  attribute C_INITB_VAL of U0 : label is "0";
  attribute C_INIT_FILE : string;
  attribute C_INIT_FILE of U0 : label is "blk_mem_gen_64.mem";
  attribute C_INIT_FILE_NAME : string;
  attribute C_INIT_FILE_NAME of U0 : label is "blk_mem_gen_64.mif";
  attribute C_INTERFACE_TYPE : integer;
  attribute C_INTERFACE_TYPE of U0 : label is 0;
  attribute C_LOAD_INIT_FILE : integer;
  attribute C_LOAD_INIT_FILE of U0 : label is 1;
  attribute C_MEM_TYPE : integer;
  attribute C_MEM_TYPE of U0 : label is 3;
  attribute C_MUX_PIPELINE_STAGES : integer;
  attribute C_MUX_PIPELINE_STAGES of U0 : label is 0;
  attribute C_PRIM_TYPE : integer;
  attribute C_PRIM_TYPE of U0 : label is 1;
  attribute C_READ_DEPTH_A : integer;
  attribute C_READ_DEPTH_A of U0 : label is 11664;
  attribute C_READ_DEPTH_B : integer;
  attribute C_READ_DEPTH_B of U0 : label is 11664;
  attribute C_READ_LATENCY_A : integer;
  attribute C_READ_LATENCY_A of U0 : label is 1;
  attribute C_READ_LATENCY_B : integer;
  attribute C_READ_LATENCY_B of U0 : label is 1;
  attribute C_READ_WIDTH_A : integer;
  attribute C_READ_WIDTH_A of U0 : label is 12;
  attribute C_READ_WIDTH_B : integer;
  attribute C_READ_WIDTH_B of U0 : label is 12;
  attribute C_RSTRAM_A : integer;
  attribute C_RSTRAM_A of U0 : label is 0;
  attribute C_RSTRAM_B : integer;
  attribute C_RSTRAM_B of U0 : label is 0;
  attribute C_RST_PRIORITY_A : string;
  attribute C_RST_PRIORITY_A of U0 : label is "CE";
  attribute C_RST_PRIORITY_B : string;
  attribute C_RST_PRIORITY_B of U0 : label is "CE";
  attribute C_SIM_COLLISION_CHECK : string;
  attribute C_SIM_COLLISION_CHECK of U0 : label is "ALL";
  attribute C_USE_BRAM_BLOCK : integer;
  attribute C_USE_BRAM_BLOCK of U0 : label is 0;
  attribute C_USE_BYTE_WEA : integer;
  attribute C_USE_BYTE_WEA of U0 : label is 0;
  attribute C_USE_BYTE_WEB : integer;
  attribute C_USE_BYTE_WEB of U0 : label is 0;
  attribute C_USE_DEFAULT_DATA : integer;
  attribute C_USE_DEFAULT_DATA of U0 : label is 0;
  attribute C_USE_ECC : integer;
  attribute C_USE_ECC of U0 : label is 0;
  attribute C_USE_SOFTECC : integer;
  attribute C_USE_SOFTECC of U0 : label is 0;
  attribute C_USE_URAM : integer;
  attribute C_USE_URAM of U0 : label is 0;
  attribute C_WEA_WIDTH : integer;
  attribute C_WEA_WIDTH of U0 : label is 1;
  attribute C_WEB_WIDTH : integer;
  attribute C_WEB_WIDTH of U0 : label is 1;
  attribute C_WRITE_DEPTH_A : integer;
  attribute C_WRITE_DEPTH_A of U0 : label is 11664;
  attribute C_WRITE_DEPTH_B : integer;
  attribute C_WRITE_DEPTH_B of U0 : label is 11664;
  attribute C_WRITE_MODE_A : string;
  attribute C_WRITE_MODE_A of U0 : label is "WRITE_FIRST";
  attribute C_WRITE_MODE_B : string;
  attribute C_WRITE_MODE_B of U0 : label is "WRITE_FIRST";
  attribute C_WRITE_WIDTH_A : integer;
  attribute C_WRITE_WIDTH_A of U0 : label is 12;
  attribute C_WRITE_WIDTH_B : integer;
  attribute C_WRITE_WIDTH_B of U0 : label is 12;
  attribute C_XDEVICEFAMILY : string;
  attribute C_XDEVICEFAMILY of U0 : label is "artix7";
  attribute downgradeipidentifiedwarnings of U0 : label is "yes";
  attribute x_interface_info : string;
  attribute x_interface_info of clka : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA CLK";
  attribute x_interface_parameter : string;
  attribute x_interface_parameter of clka : signal is "XIL_INTERFACENAME BRAM_PORTA, MEM_SIZE 8192, MEM_WIDTH 32, MEM_ECC NONE, MASTER_TYPE OTHER, READ_LATENCY 1";
  attribute x_interface_info of ena : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA EN";
  attribute x_interface_info of addra : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA ADDR";
  attribute x_interface_info of douta : signal is "xilinx.com:interface:bram:1.0 BRAM_PORTA DOUT";
begin
U0: entity work.blk_mem_gen_64_blk_mem_gen_v8_4_4
     port map (
      addra(13 downto 0) => addra(13 downto 0),
      addrb(13 downto 0) => B"00000000000000",
      clka => clka,
      clkb => '0',
      dbiterr => NLW_U0_dbiterr_UNCONNECTED,
      deepsleep => '0',
      dina(11 downto 0) => B"000000000000",
      dinb(11 downto 0) => B"000000000000",
      douta(11 downto 0) => douta(11 downto 0),
      doutb(11 downto 0) => NLW_U0_doutb_UNCONNECTED(11 downto 0),
      eccpipece => '0',
      ena => ena,
      enb => '0',
      injectdbiterr => '0',
      injectsbiterr => '0',
      rdaddrecc(13 downto 0) => NLW_U0_rdaddrecc_UNCONNECTED(13 downto 0),
      regcea => '0',
      regceb => '0',
      rsta => '0',
      rsta_busy => NLW_U0_rsta_busy_UNCONNECTED,
      rstb => '0',
      rstb_busy => NLW_U0_rstb_busy_UNCONNECTED,
      s_aclk => '0',
      s_aresetn => '0',
      s_axi_araddr(31 downto 0) => B"00000000000000000000000000000000",
      s_axi_arburst(1 downto 0) => B"00",
      s_axi_arid(3 downto 0) => B"0000",
      s_axi_arlen(7 downto 0) => B"00000000",
      s_axi_arready => NLW_U0_s_axi_arready_UNCONNECTED,
      s_axi_arsize(2 downto 0) => B"000",
      s_axi_arvalid => '0',
      s_axi_awaddr(31 downto 0) => B"00000000000000000000000000000000",
      s_axi_awburst(1 downto 0) => B"00",
      s_axi_awid(3 downto 0) => B"0000",
      s_axi_awlen(7 downto 0) => B"00000000",
      s_axi_awready => NLW_U0_s_axi_awready_UNCONNECTED,
      s_axi_awsize(2 downto 0) => B"000",
      s_axi_awvalid => '0',
      s_axi_bid(3 downto 0) => NLW_U0_s_axi_bid_UNCONNECTED(3 downto 0),
      s_axi_bready => '0',
      s_axi_bresp(1 downto 0) => NLW_U0_s_axi_bresp_UNCONNECTED(1 downto 0),
      s_axi_bvalid => NLW_U0_s_axi_bvalid_UNCONNECTED,
      s_axi_dbiterr => NLW_U0_s_axi_dbiterr_UNCONNECTED,
      s_axi_injectdbiterr => '0',
      s_axi_injectsbiterr => '0',
      s_axi_rdaddrecc(13 downto 0) => NLW_U0_s_axi_rdaddrecc_UNCONNECTED(13 downto 0),
      s_axi_rdata(11 downto 0) => NLW_U0_s_axi_rdata_UNCONNECTED(11 downto 0),
      s_axi_rid(3 downto 0) => NLW_U0_s_axi_rid_UNCONNECTED(3 downto 0),
      s_axi_rlast => NLW_U0_s_axi_rlast_UNCONNECTED,
      s_axi_rready => '0',
      s_axi_rresp(1 downto 0) => NLW_U0_s_axi_rresp_UNCONNECTED(1 downto 0),
      s_axi_rvalid => NLW_U0_s_axi_rvalid_UNCONNECTED,
      s_axi_sbiterr => NLW_U0_s_axi_sbiterr_UNCONNECTED,
      s_axi_wdata(11 downto 0) => B"000000000000",
      s_axi_wlast => '0',
      s_axi_wready => NLW_U0_s_axi_wready_UNCONNECTED,
      s_axi_wstrb(0) => '0',
      s_axi_wvalid => '0',
      sbiterr => NLW_U0_sbiterr_UNCONNECTED,
      shutdown => '0',
      sleep => '0',
      wea(0) => '0',
      web(0) => '0'
    );
end STRUCTURE;
