Fitter report for DE0_base1
Fri Jun 22 12:17:31 2018
Quartus II 64-Bit Version 10.1 Build 153 11/29/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Output Pin Default Load For Reported TCO
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|altera_up_video_128_character_rom:Character_Rom|altsyncram:character_data_rom|altsyncram_n8i1:auto_generated|ALTSYNCRAM
 31. |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|onchip_memory:the_onchip_memory|altsyncram:the_altsyncram|altsyncram_fd22:auto_generated|ALTSYNCRAM
 32. Fitter DSP Block Usage Summary
 33. DSP Block Details
 34. Interconnect Usage Summary
 35. LAB Logic Elements
 36. LAB-wide Signals
 37. LAB Signals Sourced
 38. LAB Signals Sourced Out
 39. LAB Distinct Inputs
 40. I/O Rules Summary
 41. I/O Rules Details
 42. I/O Rules Matrix
 43. Fitter Device Options
 44. Operating Settings and Conditions
 45. Estimated Delay Added for Hold Timing Summary
 46. Estimated Delay Added for Hold Timing Details
 47. Fitter Messages
 48. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Fri Jun 22 12:17:30 2018    ;
; Quartus II 64-Bit Version          ; 10.1 Build 153 11/29/2010 SJ Web Edition ;
; Revision Name                      ; DE0_base1                                ;
; Top-level Entity Name              ; RamAndFlash                              ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C16F484C8                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 5,931 / 15,408 ( 38 % )                  ;
;     Total combinational functions  ; 5,174 / 15,408 ( 34 % )                  ;
;     Dedicated logic registers      ; 3,715 / 15,408 ( 24 % )                  ;
; Total registers                    ; 3855                                     ;
; Total pins                         ; 168 / 347 ( 48 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 202,752 / 516,096 ( 39 % )               ;
; Embedded Multiplier 9-bit elements ; 4 / 112 ( 4 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.39        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   3.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------+
; I/O Assignment Warnings                                      ;
+-----------------------+--------------------------------------+
; Pin Name              ; Reason                               ;
+-----------------------+--------------------------------------+
; DRAM_CLK              ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]          ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]          ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]          ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]          ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]          ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]          ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]          ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]          ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]          ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]          ; Missing drive strength and slew rate ;
; DRAM_ADDR[10]         ; Missing drive strength and slew rate ;
; DRAM_ADDR[11]         ; Missing drive strength and slew rate ;
; DRAM_BA_1             ; Missing drive strength and slew rate ;
; DRAM_BA_0             ; Missing drive strength and slew rate ;
; DRAM_CAS_N            ; Missing drive strength and slew rate ;
; DRAM_CKE              ; Missing drive strength and slew rate ;
; DRAM_CS_N             ; Missing drive strength and slew rate ;
; DRAM_UDQM             ; Missing drive strength and slew rate ;
; DRAM_LDQM             ; Missing drive strength and slew rate ;
; DRAM_RAS_N            ; Missing drive strength and slew rate ;
; DRAM_WE_N             ; Missing drive strength and slew rate ;
; FL_OE_N               ; Missing drive strength and slew rate ;
; FL_CE_N               ; Missing drive strength and slew rate ;
; FL_WE_N               ; Missing drive strength and slew rate ;
; FL_RST_N              ; Missing drive strength and slew rate ;
; FL_WP_N               ; Missing drive strength and slew rate ;
; FL_BYTE_N             ; Missing drive strength and slew rate ;
; FL_ADDR[0]            ; Missing drive strength and slew rate ;
; FL_ADDR[1]            ; Missing drive strength and slew rate ;
; FL_ADDR[2]            ; Missing drive strength and slew rate ;
; FL_ADDR[3]            ; Missing drive strength and slew rate ;
; FL_ADDR[4]            ; Missing drive strength and slew rate ;
; FL_ADDR[5]            ; Missing drive strength and slew rate ;
; FL_ADDR[6]            ; Missing drive strength and slew rate ;
; FL_ADDR[7]            ; Missing drive strength and slew rate ;
; FL_ADDR[8]            ; Missing drive strength and slew rate ;
; FL_ADDR[9]            ; Missing drive strength and slew rate ;
; FL_ADDR[10]           ; Missing drive strength and slew rate ;
; FL_ADDR[11]           ; Missing drive strength and slew rate ;
; FL_ADDR[12]           ; Missing drive strength and slew rate ;
; FL_ADDR[13]           ; Missing drive strength and slew rate ;
; FL_ADDR[14]           ; Missing drive strength and slew rate ;
; FL_ADDR[15]           ; Missing drive strength and slew rate ;
; FL_ADDR[16]           ; Missing drive strength and slew rate ;
; FL_ADDR[17]           ; Missing drive strength and slew rate ;
; FL_ADDR[18]           ; Missing drive strength and slew rate ;
; FL_ADDR[19]           ; Missing drive strength and slew rate ;
; FL_ADDR[20]           ; Missing drive strength and slew rate ;
; FL_ADDR[21]           ; Missing drive strength and slew rate ;
; VGA_CLK               ; Missing drive strength and slew rate ;
; VGA_HS                ; Missing drive strength and slew rate ;
; VGA_VS                ; Missing drive strength and slew rate ;
; VGA_R[0]              ; Missing drive strength and slew rate ;
; VGA_R[1]              ; Missing drive strength and slew rate ;
; VGA_R[2]              ; Missing drive strength and slew rate ;
; VGA_R[3]              ; Missing drive strength and slew rate ;
; VGA_G[0]              ; Missing drive strength and slew rate ;
; VGA_G[1]              ; Missing drive strength and slew rate ;
; VGA_G[2]              ; Missing drive strength and slew rate ;
; VGA_G[3]              ; Missing drive strength and slew rate ;
; VGA_B[0]              ; Missing drive strength and slew rate ;
; VGA_B[1]              ; Missing drive strength and slew rate ;
; VGA_B[2]              ; Missing drive strength and slew rate ;
; VGA_B[3]              ; Missing drive strength and slew rate ;
; LED[0]                ; Missing drive strength and slew rate ;
; LED[1]                ; Missing drive strength and slew rate ;
; LED[2]                ; Missing drive strength and slew rate ;
; LED[3]                ; Missing drive strength and slew rate ;
; LED[4]                ; Missing drive strength and slew rate ;
; LED[5]                ; Missing drive strength and slew rate ;
; LED[6]                ; Missing drive strength and slew rate ;
; LED[7]                ; Missing drive strength and slew rate ;
; LED[8]                ; Missing drive strength and slew rate ;
; LED[9]                ; Missing drive strength and slew rate ;
; LED[10]               ; Missing drive strength and slew rate ;
; SEG7[0]               ; Missing drive strength and slew rate ;
; SEG7[1]               ; Missing drive strength and slew rate ;
; SEG7[2]               ; Missing drive strength and slew rate ;
; SEG7[3]               ; Missing drive strength and slew rate ;
; SEG7[4]               ; Missing drive strength and slew rate ;
; SEG7[5]               ; Missing drive strength and slew rate ;
; SEG7[6]               ; Missing drive strength and slew rate ;
; SEG7[7]               ; Missing drive strength and slew rate ;
; SEG7[8]               ; Missing drive strength and slew rate ;
; SEG7[9]               ; Missing drive strength and slew rate ;
; SEG7[10]              ; Missing drive strength and slew rate ;
; SEG7[11]              ; Missing drive strength and slew rate ;
; SEG7[12]              ; Missing drive strength and slew rate ;
; SEG7[13]              ; Missing drive strength and slew rate ;
; SEG7[14]              ; Missing drive strength and slew rate ;
; SEG7[15]              ; Missing drive strength and slew rate ;
; SEG7[16]              ; Missing drive strength and slew rate ;
; SEG7[17]              ; Missing drive strength and slew rate ;
; SEG7[18]              ; Missing drive strength and slew rate ;
; SEG7[19]              ; Missing drive strength and slew rate ;
; SEG7[20]              ; Missing drive strength and slew rate ;
; SEG7[21]              ; Missing drive strength and slew rate ;
; SEG7[22]              ; Missing drive strength and slew rate ;
; SEG7[23]              ; Missing drive strength and slew rate ;
; SEG7[24]              ; Missing drive strength and slew rate ;
; SEG7[25]              ; Missing drive strength and slew rate ;
; SEG7[26]              ; Missing drive strength and slew rate ;
; SEG7[27]              ; Missing drive strength and slew rate ;
; SEG7[28]              ; Missing drive strength and slew rate ;
; SEG7[29]              ; Missing drive strength and slew rate ;
; SEG7[30]              ; Missing drive strength and slew rate ;
; SEG7[31]              ; Missing drive strength and slew rate ;
; UART0_TX              ; Missing drive strength and slew rate ;
; SPI_MOSI              ; Missing drive strength               ;
; SPI_CLK               ; Missing drive strength               ;
; SPI_SS                ; Missing drive strength               ;
; MOSI_from_the_mmc_spi ; Missing drive strength and slew rate ;
; SCLK_from_the_mmc_spi ; Missing drive strength and slew rate ;
; SS_n_from_the_mmc_spi ; Missing drive strength and slew rate ;
; DRAM_DQ[0]            ; Missing drive strength and slew rate ;
; DRAM_DQ[1]            ; Missing drive strength and slew rate ;
; DRAM_DQ[2]            ; Missing drive strength and slew rate ;
; DRAM_DQ[3]            ; Missing drive strength and slew rate ;
; DRAM_DQ[4]            ; Missing drive strength and slew rate ;
; DRAM_DQ[5]            ; Missing drive strength and slew rate ;
; DRAM_DQ[6]            ; Missing drive strength and slew rate ;
; DRAM_DQ[7]            ; Missing drive strength and slew rate ;
; DRAM_DQ[8]            ; Missing drive strength and slew rate ;
; DRAM_DQ[9]            ; Missing drive strength and slew rate ;
; DRAM_DQ[10]           ; Missing drive strength and slew rate ;
; DRAM_DQ[11]           ; Missing drive strength and slew rate ;
; DRAM_DQ[12]           ; Missing drive strength and slew rate ;
; DRAM_DQ[13]           ; Missing drive strength and slew rate ;
; DRAM_DQ[14]           ; Missing drive strength and slew rate ;
; DRAM_DQ[15]           ; Missing drive strength and slew rate ;
; FL_DATA[0]            ; Missing drive strength and slew rate ;
; FL_DATA[1]            ; Missing drive strength and slew rate ;
; FL_DATA[2]            ; Missing drive strength and slew rate ;
; FL_DATA[3]            ; Missing drive strength and slew rate ;
; FL_DATA[4]            ; Missing drive strength and slew rate ;
; FL_DATA[5]            ; Missing drive strength and slew rate ;
; FL_DATA[6]            ; Missing drive strength and slew rate ;
; FL_DATA[7]            ; Missing drive strength and slew rate ;
; FL_DATA[8]            ; Missing drive strength and slew rate ;
; FL_DATA[9]            ; Missing drive strength and slew rate ;
; FL_DATA[10]           ; Missing drive strength and slew rate ;
; FL_DATA[11]           ; Missing drive strength and slew rate ;
; FL_DATA[12]           ; Missing drive strength and slew rate ;
; FL_DATA[13]           ; Missing drive strength and slew rate ;
; FL_DATA[14]           ; Missing drive strength and slew rate ;
; FL_DATA[15]           ; Missing drive strength and slew rate ;
; PS2_KBCLK             ; Missing drive strength and slew rate ;
; PS2_KBDAT             ; Missing drive strength and slew rate ;
+-----------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                        ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[0]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[0]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[1]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[1]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[2]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[2]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[3]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[3]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[4]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[4]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[5]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[5]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[6]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[6]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[7]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[7]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[8]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[8]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[9]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[9]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[10]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[10]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[11]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[11]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[12]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[12]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[13]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[13]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[14]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[14]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[15]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[15]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[16]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[17]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[18]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[19]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[20]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[21]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[22]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[23]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[24]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[25]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[26]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[27]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[28]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[29]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[30]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src1[31]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[0]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[0]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[1]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[1]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[2]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[2]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[3]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[3]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[4]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[4]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[5]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[5]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[6]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[6]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[7]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[7]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[8]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[8]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[9]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[9]                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[10]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[10]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[11]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[11]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[12]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[12]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[13]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[13]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[14]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[14]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[15]                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[15]                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_bht_data[0]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_2of1:auto_generated|q_b[0]                                                                                   ; PORTBDATAOUT     ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_bht_data[1]                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_2of1:auto_generated|q_b[1]                                                                                   ; PORTBDATAOUT     ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[0]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[1]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[2]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[3]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[4]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[5]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[6]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[7]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[0]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                    ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[1]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                    ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[2]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                    ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[3]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                    ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[4]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                    ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[5]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                    ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[6]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                    ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[7]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                    ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[8]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                    ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[9]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                    ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[10]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                   ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[11]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                   ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_bank[0]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA_0~output                                                                                                                                                                                                       ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_bank[1]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA_1~output                                                                                                                                                                                                       ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[0]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[0]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                       ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[0]                                                                                                  ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[1]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[1]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[1]                                                                                                  ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[2]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[2]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[2]                                                                                                  ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[3]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                       ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_cmd[3]                                                                                                  ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[0]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[0]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[1]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[1]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[2]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[2]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[3]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[3]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[4]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[4]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[5]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[5]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[6]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[6]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[7]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[7]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[8]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[8]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[9]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[9]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[10]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[10]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[11]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[11]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[12]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[12]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[13]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[13]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[14]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[14]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[15]                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_data[15]                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_dqm[0]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_LDQM~output                                                                                                                                                                                                       ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_dqm[1]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_UDQM~output                                                                                                                                                                                                       ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_1                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                      ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_1                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_1                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_2                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                      ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_2                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_2                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_3                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                      ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_3                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_3                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_4                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                      ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_4                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_4                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_5                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                      ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_5                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_5                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_6                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                      ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_6                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_6                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_7                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                      ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_7                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_7                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_8                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                      ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_8                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_8                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_9                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                     ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_9                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_9                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_10                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                     ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_10                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                     ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_10                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_11                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                     ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_11                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                     ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_11                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_12                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                     ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_12                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                     ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_12                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_13                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                     ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_13                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                     ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_13                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_14                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                     ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_14                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                     ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_14                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_15                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                     ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_15                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[0]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[1]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[2]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[3]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[4]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[5]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[6]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[7]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[8]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[9]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[10]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                      ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[11]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                      ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[12]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                      ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[13]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                      ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[14]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                      ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_data[15]                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                      ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[1]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[0]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[2]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[1]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[3]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[2]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[4]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[3]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[5]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[4]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[6]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[5]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[7]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[6]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[8]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[7]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[9]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[8]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[10]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[9]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[11]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[10]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[12]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[11]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[13]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[12]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[14]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[13]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[15]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[14]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[16]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[15]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[17]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[16]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[18]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[17]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[19]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[18]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[20]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[19]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|address_to_the_cfi_flash[21]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_ADDR[20]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                          ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[0]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                          ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[1]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                          ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[2]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                          ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[3]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                          ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[4]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                          ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[5]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                          ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[6]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                          ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[7]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                          ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[8]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                         ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[9]~output                                                                                                                                                                                                      ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                         ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[10]~output                                                                                                                                                                                                     ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                         ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[11]~output                                                                                                                                                                                                     ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                         ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[12]~output                                                                                                                                                                                                     ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                         ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[13]~output                                                                                                                                                                                                     ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                         ; Q                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[14]~output                                                                                                                                                                                                     ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; FL_DATA[15]~output                                                                                                                                                                                                     ; OE               ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[0]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[0]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[1]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[1]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[2]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[2]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[3]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[3]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[4]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[4]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[5]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[5]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[6]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[6]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[7]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[7]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[8]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[8]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[9]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[9]~output                                                                                                                                                                                                      ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[10] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[10]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[11] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[11]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[12] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[12]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[13] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[13]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[14] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[14]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash[15] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_DATA[15]~output                                                                                                                                                                                                     ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[0]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[0]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[1]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[1]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[2]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[2]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[3]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[3]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[4]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[4]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[5]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[5]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[6]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[6]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[7]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[7]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[8]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[8]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[9]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[9]~input                                                                                                                                                                                                       ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[10]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[10]~input                                                                                                                                                                                                      ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[11]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[11]~input                                                                                                                                                                                                      ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[12]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[12]~input                                                                                                                                                                                                      ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[13]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[13]~input                                                                                                                                                                                                      ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[14]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[14]~input                                                                                                                                                                                                      ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[15]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; FL_DATA[15]~input                                                                                                                                                                                                      ; O                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|read_n_to_the_cfi_flash                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_OE_N~output                                                                                                                                                                                                         ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|read_n_to_the_cfi_flash                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|select_n_to_the_cfi_flash                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_CE_N~output                                                                                                                                                                                                         ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|select_n_to_the_cfi_flash                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|write_n_to_the_cfi_flash                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FL_WE_N~output                                                                                                                                                                                                         ; I                ;                       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|write_n_to_the_cfi_flash                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                       ;
+-----------------------------+------------------------------------------+--------------+-----------------------------+------------------------+----------------------------+
; Name                        ; Ignored Entity                           ; Ignored From ; Ignored To                  ; Ignored Value          ; Ignored Source             ;
+-----------------------------+------------------------------------------+--------------+-----------------------------+------------------------+----------------------------+
; Synchronizer Identification ; dcfifo_qsj1                              ;              ; rs_dgwp_reg                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_qsj1                              ;              ; wrfull_eq_comp_lsb_mux_reg  ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_qsj1                              ;              ; wrfull_eq_comp_msb_mux_reg  ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[0]                   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[10]                  ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[11]                  ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[12]                  ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[13]                  ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[14]                  ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[15]                  ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[1]                   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[2]                   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[3]                   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[4]                   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[5]                   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[6]                   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[7]                   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[8]                   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram                                    ;              ; m_data[9]                   ; ON                     ; Compiler or HDL Assignment ;
; Fast Output Register        ; tri_state_bridge_avalon_slave_arbitrator ;              ; address_to_the_cfi_flash[0] ; ON                     ; Compiler or HDL Assignment ;
+-----------------------------+------------------------------------------+--------------+-----------------------------+------------------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 9745 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 9745 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 9536    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 197     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/xbs/Desktop/test/lab1_2_3/DE0_base1.pin.


+-------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                         ;
+---------------------------------------------+---------------------------------------------------------+
; Resource                                    ; Usage                                                   ;
+---------------------------------------------+---------------------------------------------------------+
; Total logic elements                        ; 5,931 / 15,408 ( 38 % )                                 ;
;     -- Combinational with no register       ; 2216                                                    ;
;     -- Register only                        ; 757                                                     ;
;     -- Combinational with a register        ; 2958                                                    ;
;                                             ;                                                         ;
; Logic element usage by number of LUT inputs ;                                                         ;
;     -- 4 input functions                    ; 2536                                                    ;
;     -- 3 input functions                    ; 1642                                                    ;
;     -- <=2 input functions                  ; 996                                                     ;
;     -- Register only                        ; 757                                                     ;
;                                             ;                                                         ;
; Logic elements by mode                      ;                                                         ;
;     -- normal mode                          ; 4663                                                    ;
;     -- arithmetic mode                      ; 511                                                     ;
;                                             ;                                                         ;
; Total registers*                            ; 3,855 / 17,068 ( 23 % )                                 ;
;     -- Dedicated logic registers            ; 3,715 / 15,408 ( 24 % )                                 ;
;     -- I/O registers                        ; 140 / 1,660 ( 8 % )                                     ;
;                                             ;                                                         ;
; Total LABs:  partially or completely used   ; 470 / 963 ( 49 % )                                      ;
; User inserted logic elements                ; 0                                                       ;
; Virtual pins                                ; 0                                                       ;
; I/O pins                                    ; 168 / 347 ( 48 % )                                      ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                          ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                          ;
; Global signals                              ; 8                                                       ;
; M9Ks                                        ; 36 / 56 ( 64 % )                                        ;
; Total block memory bits                     ; 202,752 / 516,096 ( 39 % )                              ;
; Total block memory implementation bits      ; 331,776 / 516,096 ( 64 % )                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 112 ( 4 % )                                         ;
; PLLs                                        ; 1 / 4 ( 25 % )                                          ;
; Global clocks                               ; 8 / 20 ( 40 % )                                         ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                           ;
; Average interconnect usage (total/H/V)      ; 19% / 18% / 20%                                         ;
; Peak interconnect usage (total/H/V)         ; 53% / 49% / 58%                                         ;
; Maximum fan-out node                        ; CLOCK_50~inputclkctrl                                   ;
; Maximum fan-out                             ; 3210                                                    ;
; Highest non-global fan-out signal           ; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_stall~0 ;
; Highest non-global fan-out                  ; 739                                                     ;
; Total fan-out                               ; 33057                                                   ;
; Average fan-out                             ; 3.29                                                    ;
+---------------------------------------------+---------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                                ;
; Total logic elements                         ; 5802 / 15408 ( 37 % ) ; 129 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register        ; 2163                  ; 53                    ; 0                              ;
;     -- Register only                         ; 749                   ; 8                     ; 0                              ;
;     -- Combinational with a register         ; 2890                  ; 68                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 2484                  ; 52                    ; 0                              ;
;     -- 3 input functions                     ; 1598                  ; 44                    ; 0                              ;
;     -- <=2 input functions                   ; 971                   ; 25                    ; 0                              ;
;     -- Register only                         ; 749                   ; 8                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 4546                  ; 117                   ; 0                              ;
;     -- arithmetic mode                       ; 507                   ; 4                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total registers                              ; 3779                  ; 76                    ; 0                              ;
;     -- Dedicated logic registers             ; 3639 / 15408 ( 23 % ) ; 76 / 15408 ( < 1 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                         ; 280                   ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 460 / 963 ( 47 % )    ; 12 / 963 ( 1 % )      ; 0 / 963 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 168                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 112 ( 3 % )       ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                            ; 202752                ; 0                     ; 0                              ;
; Total RAM block bits                         ; 331776                ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 36 / 56 ( 64 % )      ; 0 / 56 ( 0 % )        ; 0 / 56 ( 0 % )                 ;
; Clock control block                          ; 6 / 24 ( 25 % )       ; 0 / 24 ( 0 % )        ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 76 / 336 ( 22 % )     ; 0 / 336 ( 0 % )       ; 0 / 336 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 336 ( 9 % )      ; 0 / 336 ( 0 % )       ; 0 / 336 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                                ;
;     -- Input Connections                     ; 840                   ; 117                   ; 2                              ;
;     -- Registered Input Connections          ; 670                   ; 84                    ; 0                              ;
;     -- Output Connections                    ; 245                   ; 166                   ; 548                            ;
;     -- Registered Output Connections         ; 4                     ; 165                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;
;     -- Total Connections                     ; 32675                 ; 822                   ; 558                            ;
;     -- Registered Connections                ; 12823                 ; 588                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                                ;
;     -- Top                                   ; 254                   ; 281                   ; 550                            ;
;     -- sld_hub:auto_hub                      ; 281                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 550                   ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;
;     -- Input Ports                           ; 59                    ; 22                    ; 2                              ;
;     -- Output Ports                          ; 122                   ; 39                    ; 6                              ;
;     -- Bidir Ports                           ; 34                    ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 29                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 25                    ; 3                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; BTN[0]              ; H2    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; BTN[1]              ; G3    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; BTN[2]              ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLOCK_50            ; G21   ; 6        ; 41           ; 15           ; 0            ; 3211                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; FL_RY               ; M7    ; 2        ; 0            ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; MISO_to_the_mmc_spi ; AA22  ; 5        ; 41           ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RST                 ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SPI_MISO            ; W10   ; 3        ; 19           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; SW[0]               ; T2    ; 2        ; 0            ; 14           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; SW[1]               ; H5    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[2]               ; H6    ; 1        ; 0            ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[3]               ; G4    ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[4]               ; G5    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[5]               ; J7    ; 1        ; 0            ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[6]               ; H7    ; 1        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[7]               ; E3    ; 1        ; 0            ; 26           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[8]               ; E4    ; 1        ; 0            ; 26           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[9]               ; D2    ; 1        ; 0            ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; UART0_RX            ; AB15  ; 4        ; 26           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; DRAM_ADDR[0]          ; C4    ; 8        ; 1            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10]         ; B4    ; 8        ; 5            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11]         ; A7    ; 8        ; 11           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]          ; A3    ; 8        ; 3            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]          ; B3    ; 8        ; 3            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]          ; C3    ; 8        ; 3            ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]          ; A5    ; 8        ; 7            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]          ; C6    ; 8        ; 5            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]          ; B6    ; 8        ; 11           ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]          ; A6    ; 8        ; 11           ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]          ; C7    ; 8        ; 9            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]          ; B7    ; 8        ; 11           ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0             ; B5    ; 8        ; 7            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1             ; A4    ; 8        ; 5            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N            ; G8    ; 8        ; 5            ; 29           ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE              ; E6    ; 8        ; 1            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK              ; E5    ; 8        ; 1            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N             ; G7    ; 8        ; 1            ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM             ; E7    ; 8        ; 3            ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N            ; F7    ; 8        ; 1            ; 29           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM             ; B8    ; 8        ; 14           ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N             ; D6    ; 8        ; 3            ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]            ; P7    ; 2        ; 0            ; 5            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]           ; N1    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]           ; M3    ; 2        ; 0            ; 12           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]           ; M2    ; 2        ; 0            ; 13           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]           ; M1    ; 2        ; 0            ; 13           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]           ; L7    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]           ; L6    ; 2        ; 0            ; 13           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]           ; AA2   ; 2        ; 0            ; 5            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]           ; M5    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]           ; M6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]           ; P1    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]            ; P5    ; 2        ; 0            ; 8            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]           ; P3    ; 2        ; 0            ; 9            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]           ; R2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]            ; P6    ; 2        ; 0            ; 4            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]            ; N7    ; 2        ; 0            ; 6            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]            ; N5    ; 2        ; 0            ; 10           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]            ; N6    ; 2        ; 0            ; 8            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]            ; M8    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]            ; M4    ; 2        ; 0            ; 12           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]            ; P2    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]            ; N2    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_BYTE_N             ; AA1   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N               ; N8    ; 2        ; 0            ; 7            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N               ; R6    ; 2        ; 0            ; 3            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N              ; R1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N               ; P4    ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WP_N               ; T3    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[0]                ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[10]               ; AA14  ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[1]                ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[2]                ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[3]                ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[4]                ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[5]                ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[6]                ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[7]                ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[8]                ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED[9]                ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; MOSI_from_the_mmc_spi ; Y22   ; 5        ; 41           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SCLK_from_the_mmc_spi ; Y21   ; 5        ; 41           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[0]               ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[10]              ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[11]              ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[12]              ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[13]              ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[14]              ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[15]              ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[16]              ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[17]              ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[18]              ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[19]              ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[1]               ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[20]              ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[21]              ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[22]              ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[23]              ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[24]              ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[25]              ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[26]              ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[27]              ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[28]              ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[29]              ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[2]               ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[30]              ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[31]              ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[3]               ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[4]               ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[5]               ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[6]               ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[7]               ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[8]               ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SEG7[9]               ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SPI_CLK               ; R10   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SPI_MOSI              ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SPI_SS                ; V11   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SS_n_from_the_mmc_spi ; W21   ; 5        ; 41           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; UART0_TX              ; AA15  ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]              ; K22   ; 6        ; 41           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]              ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]              ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]              ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK               ; B20   ; 7        ; 35           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[0]              ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]              ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]              ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]              ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS                ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]              ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]              ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]              ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]              ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS                ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                           ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; D10   ; 8        ; 16           ; 29           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe                                                                                                                           ; -                   ;
; DRAM_DQ[10] ; A9    ; 8        ; 16           ; 29           ; 28           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                             ; -                   ;
; DRAM_DQ[11] ; C10   ; 8        ; 14           ; 29           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                             ; -                   ;
; DRAM_DQ[12] ; B10   ; 8        ; 16           ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                             ; -                   ;
; DRAM_DQ[13] ; A10   ; 8        ; 16           ; 29           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                             ; -                   ;
; DRAM_DQ[14] ; E10   ; 8        ; 16           ; 29           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                             ; -                   ;
; DRAM_DQ[15] ; F10   ; 8        ; 7            ; 29           ; 28           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                             ; -                   ;
; DRAM_DQ[1]  ; G10   ; 8        ; 9            ; 29           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                              ; -                   ;
; DRAM_DQ[2]  ; H10   ; 8        ; 9            ; 29           ; 28           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                              ; -                   ;
; DRAM_DQ[3]  ; E9    ; 8        ; 11           ; 29           ; 28           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                              ; -                   ;
; DRAM_DQ[4]  ; F9    ; 8        ; 7            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                              ; -                   ;
; DRAM_DQ[5]  ; G9    ; 8        ; 9            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                              ; -                   ;
; DRAM_DQ[6]  ; H9    ; 8        ; 7            ; 29           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                              ; -                   ;
; DRAM_DQ[7]  ; F8    ; 8        ; 5            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                              ; -                   ;
; DRAM_DQ[8]  ; A8    ; 8        ; 14           ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                              ; -                   ;
; DRAM_DQ[9]  ; B9    ; 8        ; 14           ; 29           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                              ; -                   ;
; FL_DATA[0]  ; R7    ; 2        ; 0            ; 2            ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                                               ; -                   ;
; FL_DATA[10] ; T4    ; 2        ; 0            ; 4            ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                 ; -                   ;
; FL_DATA[11] ; U2    ; 2        ; 0            ; 9            ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                 ; -                   ;
; FL_DATA[12] ; V1    ; 2        ; 0            ; 8            ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                 ; -                   ;
; FL_DATA[13] ; V4    ; 2        ; 0            ; 5            ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                 ; -                   ;
; FL_DATA[14] ; W2    ; 2        ; 0            ; 7            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                 ; -                   ;
; FL_DATA[15] ; Y2    ; 2        ; 0            ; 6            ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                 ; -                   ;
; FL_DATA[1]  ; P8    ; 2        ; 0            ; 2            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                  ; -                   ;
; FL_DATA[2]  ; R8    ; 2        ; 0            ; 2            ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                  ; -                   ;
; FL_DATA[3]  ; U1    ; 2        ; 0            ; 9            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                  ; -                   ;
; FL_DATA[4]  ; V2    ; 2        ; 0            ; 9            ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                  ; -                   ;
; FL_DATA[5]  ; V3    ; 2        ; 0            ; 4            ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                  ; -                   ;
; FL_DATA[6]  ; W1    ; 2        ; 0            ; 7            ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                  ; -                   ;
; FL_DATA[7]  ; Y1    ; 2        ; 0            ; 6            ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                  ; -                   ;
; FL_DATA[8]  ; T5    ; 2        ; 0            ; 3            ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                  ; -                   ;
; FL_DATA[9]  ; T7    ; 2        ; 0            ; 2            ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                  ; -                   ;
; PS2_KBCLK   ; P22   ; 5        ; 41           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; -                   ;
; PS2_KBDAT   ; P21   ; 5        ; 41           ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|PS2_DAT~3 (inverted)                                 ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                       ; Use as regular IO        ; SW[8]                   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO        ; VGA_VS                  ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                   ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; VGA_B[0]                ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO        ; SEG7[24]                ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; SEG7[20]                ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; SEG7[21]                ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; SEG7[13]                ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; SEG7[6]                 ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO        ; SEG7[14]                ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; SEG7[15]                ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; SEG7[10]                ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; SEG7[7]                 ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; SEG7[11]                ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO        ; SEG7[12]                ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; SEG7[8]                 ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; SEG7[9]                 ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO        ; SEG7[0]                 ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO        ; SEG7[1]                 ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; DRAM_DQ[12]             ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; DRAM_DQ[10]             ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; DRAM_DQ[9]              ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; DRAM_DQ[8]              ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; DRAM_UDQM               ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; DRAM_ADDR[11]           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; DRAM_ADDR[9]            ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; DRAM_ADDR[7]            ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO        ; DRAM_ADDR[6]            ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO        ; DRAM_ADDR[8]            ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO        ; DRAM_ADDR[4]            ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; DRAM_DQ[15]             ; Dual Purpose Pin          ;
; C6       ; DATA7                                    ; Use as regular IO        ; DRAM_ADDR[5]            ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; DRAM_ADDR[10]           ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; DRAM_DQ[7]              ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; DRAM_ADDR[1]            ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; DRAM_ADDR[2]            ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; DRAM_ADDR[0]            ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 27 / 33 ( 82 % ) ; 2.5V          ; --           ;
; 2        ; 46 / 48 ( 96 % ) ; 2.5V          ; --           ;
; 3        ; 4 / 46 ( 9 % )   ; 3.3V          ; --           ;
; 4        ; 3 / 41 ( 7 % )   ; 2.5V          ; --           ;
; 5        ; 6 / 46 ( 13 % )  ; 2.5V          ; --           ;
; 6        ; 15 / 43 ( 35 % ) ; 2.5V          ; --           ;
; 7        ; 33 / 47 ( 70 % ) ; 2.5V          ; --           ;
; 8        ; 38 / 43 ( 88 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; DRAM_ADDR[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 350        ; 8        ; DRAM_BA_1                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 345        ; 8        ; DRAM_ADDR[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 336        ; 8        ; DRAM_ADDR[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; DRAM_ADDR[11]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 332        ; 8        ; DRAM_DQ[8]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 328        ; 8        ; DRAM_DQ[10]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 326        ; 8        ; DRAM_DQ[13]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; SEG7[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; SEG7[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; SEG7[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; SEG7[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; SEG7[20]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; SEG7[23]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; SEG7[26]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; FL_BYTE_N                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 75         ; 2        ; FL_ADDR[16]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; LED[10]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; UART0_TX                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; MISO_to_the_mmc_spi                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; UART0_RX                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; LED[9]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; LED[8]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; DRAM_ADDR[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 351        ; 8        ; DRAM_ADDR[10]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 346        ; 8        ; DRAM_BA_0                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 337        ; 8        ; DRAM_ADDR[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; DRAM_ADDR[9]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 333        ; 8        ; DRAM_UDQM                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 329        ; 8        ; DRAM_DQ[9]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 327        ; 8        ; DRAM_DQ[12]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; SEG7[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; SEG7[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; SEG7[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; SEG7[18]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; SEG7[21]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; SEG7[24]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; SEG7[27]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; VGA_CLK                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; DRAM_ADDR[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 359        ; 8        ; DRAM_ADDR[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; DRAM_ADDR[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 340        ; 8        ; DRAM_ADDR[8]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; DRAM_DQ[11]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; SEG7[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; SEG7[28]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; DRAM_WE_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; DRAM_DQ[0]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; SEG7[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; SEG7[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; SEG7[29]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; DRAM_CLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 362        ; 8        ; DRAM_CKE                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 357        ; 8        ; DRAM_LDQM                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; DRAM_DQ[3]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 325        ; 8        ; DRAM_DQ[14]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 317        ; 7        ; SEG7[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; SEG7[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; SEG7[19]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; BTN[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; DRAM_RAS_N                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 352        ; 8        ; DRAM_DQ[7]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 347        ; 8        ; DRAM_DQ[4]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 348        ; 8        ; DRAM_DQ[15]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 318        ; 7        ; SEG7[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; SEG7[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; SEG7[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; SEG7[22]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; SEG7[25]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; BTN[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; DRAM_CS_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 353        ; 8        ; DRAM_CAS_N                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 342        ; 8        ; DRAM_DQ[5]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 341        ; 8        ; DRAM_DQ[1]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; SEG7[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; SEG7[30]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; SEG7[31]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; BTN[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; DRAM_DQ[6]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H10      ; 343        ; 8        ; DRAM_DQ[2]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; SEG7[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; SEG7[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; VGA_R[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; VGA_R[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; VGA_R[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; VGA_R[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; VGA_G[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RST                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; VGA_G[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; VGA_G[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; VGA_B[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; VGA_G[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; VGA_B[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; VGA_B[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; VGA_B[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 34         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 33         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 42         ; 2        ; FL_ADDR[15]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 50         ; 2        ; FL_ADDR[14]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; VGA_HS                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; VGA_VS                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; FL_ADDR[13]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 44         ; 2        ; FL_ADDR[12]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 47         ; 2        ; FL_ADDR[11]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 46         ; 2        ; FL_ADDR[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 51         ; 2        ; FL_ADDR[17]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 43         ; 2        ; FL_ADDR[18]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 65         ; 2        ; FL_RY                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 66         ; 2        ; FL_ADDR[6]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; FL_ADDR[10]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 48         ; 2        ; FL_ADDR[9]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; FL_ADDR[4]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 64         ; 2        ; FL_ADDR[5]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 73         ; 2        ; FL_ADDR[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 67         ; 2        ; FL_CE_N                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; FL_ADDR[19]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 2        ; FL_ADDR[8]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 58         ; 2        ; FL_ADDR[20]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 2        ; FL_WE_N                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 63         ; 2        ; FL_ADDR[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 79         ; 2        ; FL_ADDR[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 74         ; 2        ; FL_ADDR[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ; 86         ; 2        ; FL_DATA[1]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 211        ; 5        ; PS2_KBDAT                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 210        ; 5        ; PS2_KBCLK                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 55         ; 2        ; FL_RST_N                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 54         ; 2        ; FL_ADDR[21]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; FL_OE_N                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 84         ; 2        ; FL_DATA[0]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 87         ; 2        ; FL_DATA[2]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; SPI_CLK                                                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 72         ; 2        ; FL_WP_N                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 81         ; 2        ; FL_DATA[10]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 82         ; 2        ; FL_DATA[8]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; FL_DATA[9]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; FL_DATA[3]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 59         ; 2        ; FL_DATA[11]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; FL_DATA[12]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 61         ; 2        ; FL_DATA[4]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 78         ; 2        ; FL_DATA[5]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 77         ; 2        ; FL_DATA[13]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; SPI_SS                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; FL_DATA[6]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 68         ; 2        ; FL_DATA[14]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; SPI_MISO                                                  ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; SS_n_from_the_mmc_spi                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; FL_DATA[7]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 70         ; 2        ; FL_DATA[15]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; SPI_MOSI                                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; SCLK_from_the_mmc_spi                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 185        ; 5        ; MOSI_from_the_mmc_spi                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                            ;
+-------------------------------+------------------------------------------------------------------------+
; Name                          ; RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|pll7 ;
+-------------------------------+------------------------------------------------------------------------+
; SDC pin name                  ; RamAndFlash_inst|the_pll|sd1|pll7                                      ;
; PLL mode                      ; Normal                                                                 ;
; Compensate clock              ; clock0                                                                 ;
; Compensated input/output pins ; --                                                                     ;
; Switchover type               ; --                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                               ;
; Input frequency 1             ; --                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                               ;
; Nominal VCO frequency         ; 599.9 MHz                                                              ;
; VCO post scale                ; 2                                                                      ;
; VCO frequency control         ; Auto                                                                   ;
; VCO phase shift step          ; 208 ps                                                                 ;
; VCO multiply                  ; --                                                                     ;
; VCO divide                    ; --                                                                     ;
; Freq min lock                 ; 25.0 MHz                                                               ;
; Freq max lock                 ; 54.18 MHz                                                              ;
; M VCO Tap                     ; 0                                                                      ;
; M Initial                     ; 2                                                                      ;
; M value                       ; 12                                                                     ;
; N value                       ; 1                                                                      ;
; Charge pump current           ; setting 1                                                              ;
; Loop filter resistance        ; setting 27                                                             ;
; Loop filter capacitance       ; setting 0                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                     ;
; Bandwidth type                ; Medium                                                                 ;
; Real time reconfigurable      ; Off                                                                    ;
; Scan chain MIF file           ; --                                                                     ;
; Preserve PLL counter order    ; Off                                                                    ;
; PLL location                  ; PLL_2                                                                  ;
; Inclk0 signal                 ; CLOCK_50                                                               ;
; Inclk1 signal                 ; --                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                          ;
; Inclk1 signal type            ; --                                                                     ;
+-------------------------------+------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------+
; Name                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                             ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------+
; RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|wire_pll7_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; -60 (-1667 ps) ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; RamAndFlash_inst|the_pll|sd1|pll7|clk[0] ;
; RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)       ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 2       ; 0       ; RamAndFlash_inst|the_pll|sd1|pll7|clk[1] ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                           ; Library Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |RamAndFlash                                                                                                                               ; 5931 (2)    ; 3715 (0)                  ; 140 (140)     ; 202752      ; 36   ; 4            ; 0       ; 2         ; 168  ; 0            ; 2216 (2)     ; 757 (0)           ; 2958 (0)         ; |RamAndFlash                                                                                                                                                                                                                                                                  ;              ;
;    |RamAndFlash_sopc:RamAndFlash_inst|                                                                                                     ; 5744 (0)    ; 3603 (0)                  ; 0 (0)         ; 202752      ; 36   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2139 (0)     ; 739 (0)           ; 2866 (1)         ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst                                                                                                                                                                                                                                ;              ;
;       |RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0|                                                                              ; 132 (113)   ; 130 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 81 (78)           ; 49 (34)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0                                                                                                                                                                          ;              ;
;          |RamAndFlash_sopc_clock_0_edge_to_pulse:read_done_edge_to_pulse|                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0|RamAndFlash_sopc_clock_0_edge_to_pulse:read_done_edge_to_pulse                                                                                                           ;              ;
;          |RamAndFlash_sopc_clock_0_edge_to_pulse:read_request_edge_to_pulse|                                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0|RamAndFlash_sopc_clock_0_edge_to_pulse:read_request_edge_to_pulse                                                                                                        ;              ;
;          |RamAndFlash_sopc_clock_0_edge_to_pulse:write_request_edge_to_pulse|                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0|RamAndFlash_sopc_clock_0_edge_to_pulse:write_request_edge_to_pulse                                                                                                       ;              ;
;          |RamAndFlash_sopc_clock_0_master_FSM:master_FSM|                                                                                  ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0|RamAndFlash_sopc_clock_0_master_FSM:master_FSM                                                                                                                           ;              ;
;          |RamAndFlash_sopc_clock_0_slave_FSM:slave_FSM|                                                                                    ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0|RamAndFlash_sopc_clock_0_slave_FSM:slave_FSM                                                                                                                             ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                      ;              ;
;       |RamAndFlash_sopc_clock_0_in_arbitrator:the_RamAndFlash_sopc_clock_0_in|                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0_in_arbitrator:the_RamAndFlash_sopc_clock_0_in                                                                                                                                                         ;              ;
;       |RamAndFlash_sopc_clock_0_out_arbitrator:the_RamAndFlash_sopc_clock_0_out|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0_out_arbitrator:the_RamAndFlash_sopc_clock_0_out                                                                                                                                                       ;              ;
;       |RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|                                                                              ; 140 (113)   ; 136 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 81 (76)           ; 55 (36)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1                                                                                                                                                                          ;              ;
;          |RamAndFlash_sopc_clock_1_edge_to_pulse:read_done_edge_to_pulse|                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|RamAndFlash_sopc_clock_1_edge_to_pulse:read_done_edge_to_pulse                                                                                                           ;              ;
;          |RamAndFlash_sopc_clock_1_edge_to_pulse:read_request_edge_to_pulse|                                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|RamAndFlash_sopc_clock_1_edge_to_pulse:read_request_edge_to_pulse                                                                                                        ;              ;
;          |RamAndFlash_sopc_clock_1_edge_to_pulse:write_done_edge_to_pulse|                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|RamAndFlash_sopc_clock_1_edge_to_pulse:write_done_edge_to_pulse                                                                                                          ;              ;
;          |RamAndFlash_sopc_clock_1_edge_to_pulse:write_request_edge_to_pulse|                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|RamAndFlash_sopc_clock_1_edge_to_pulse:write_request_edge_to_pulse                                                                                                       ;              ;
;          |RamAndFlash_sopc_clock_1_master_FSM:master_FSM|                                                                                  ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|RamAndFlash_sopc_clock_1_master_FSM:master_FSM                                                                                                                           ;              ;
;          |RamAndFlash_sopc_clock_1_slave_FSM:slave_FSM|                                                                                    ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|RamAndFlash_sopc_clock_1_slave_FSM:slave_FSM                                                                                                                             ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                      ;              ;
;       |RamAndFlash_sopc_clock_1_in_arbitrator:the_RamAndFlash_sopc_clock_1_in|                                                             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1_in_arbitrator:the_RamAndFlash_sopc_clock_1_in                                                                                                                                                         ;              ;
;       |RamAndFlash_sopc_clock_1_out_arbitrator:the_RamAndFlash_sopc_clock_1_out|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1_out_arbitrator:the_RamAndFlash_sopc_clock_1_out                                                                                                                                                       ;              ;
;       |RamAndFlash_sopc_reset_clk_0_domain_synch_module:RamAndFlash_sopc_reset_clk_0_domain_synch|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_0_domain_synch_module:RamAndFlash_sopc_reset_clk_0_domain_synch                                                                                                                                     ;              ;
;       |RamAndFlash_sopc_reset_clk_pllc0_domain_synch_module:RamAndFlash_sopc_reset_clk_pllc0_domain_synch|                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_pllc0_domain_synch_module:RamAndFlash_sopc_reset_clk_pllc0_domain_synch                                                                                                                             ;              ;
;       |RamAndFlash_sopc_reset_clk_pllc1_domain_synch_module:RamAndFlash_sopc_reset_clk_pllc1_domain_synch|                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_pllc1_domain_synch_module:RamAndFlash_sopc_reset_clk_pllc1_domain_synch                                                                                                                             ;              ;
;       |cpu:the_cpu|                                                                                                                        ; 2505 (2212) ; 1586 (1397)               ; 0 (0)         ; 63872       ; 14   ; 4            ; 0       ; 2         ; 0    ; 0            ; 917 (812)    ; 302 (259)         ; 1286 (1141)      ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu                                                                                                                                                                                                                    ;              ;
;          |cpu_bht_module:cpu_bht|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_bht_module:cpu_bht                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_2of1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_2of1:auto_generated                                                                                                                                    ;              ;
;          |cpu_dc_data_module:cpu_dc_data|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                           ;              ;
;                |altsyncram_bcf1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_bcf1:auto_generated                                                                                                                            ;              ;
;          |cpu_dc_tag_module:cpu_dc_tag|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                             ;              ;
;                |altsyncram_scf1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_scf1:auto_generated                                                                                                                              ;              ;
;          |cpu_dc_victim_module:cpu_dc_victim|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                       ;              ;
;                |altsyncram_i2d1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_i2d1:auto_generated                                                                                                                        ;              ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                                                  ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                                    ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                           ;              ;
;                |altsyncram_3id1:auto_generated|                                                                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated                                                                                                                            ;              ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                             ;              ;
;                |altsyncram_74g1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_74g1:auto_generated                                                                                                                              ;              ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                    ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                 ;              ;
;                |mult_add_dfr2:auto_generated|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated                                                                                                                    ;              ;
;                   |ded_mult_br81:ded_mult1|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1                                                                                            ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                 ;              ;
;                |mult_add_ffr2:auto_generated|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated                                                                                                                    ;              ;
;                   |ded_mult_br81:ded_mult1|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1                                                                                            ;              ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                                                 ; 281 (39)    ; 188 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (39)      ; 43 (0)            ; 145 (0)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                    ;              ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                                                              ; 137 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 43 (0)            ; 53 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                    ;              ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                                                             ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                                                   ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (2)             ; 43 (43)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                   ;              ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                                                ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                      ;              ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                        ;              ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                                                  ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                        ;              ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                                                        ; 53 (53)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 44 (44)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                              ;              ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_6472:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6472:auto_generated          ;              ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                           ;              ;
;                |altsyncram_26f1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_26f1:auto_generated                                                                                                            ;              ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                           ;              ;
;                |altsyncram_36f1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_36f1:auto_generated                                                                                                            ;              ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                  ;              ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                                                     ; 443 (443)   ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (276)    ; 7 (7)             ; 160 (160)        ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                 ;              ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                                                       ; 101 (101)   ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 16 (16)           ; 72 (72)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                   ;              ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                                                         ; 55 (55)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 12 (12)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                     ;              ;
;       |jtag_uart:the_jtag_uart|                                                                                                            ; 161 (48)    ; 99 (13)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (35)      ; 12 (0)            ; 87 (12)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart                                                                                                                                                                                                        ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                                                   ; 63 (63)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 12 (12)           ; 35 (35)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                          ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                              ;              ;
;             |scfifo:rfifo|                                                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                 ;              ;
;                |scfifo_aq21:auto_generated|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated                                                                                                                      ;              ;
;                   |a_dpfifo_h031:dpfifo|                                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                             ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                         ;              ;
;                         |cntr_4n7:count_usedw|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                    ;              ;
;                      |cntr_omb:rd_ptr_count|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                           ;              ;
;                      |cntr_omb:wr_ptr|                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                 ;              ;
;                      |dpram_ek21:FIFOram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                              ;              ;
;                         |altsyncram_i0m1:altsyncram1|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                  ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                              ;              ;
;             |scfifo:wfifo|                                                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                 ;              ;
;                |scfifo_aq21:auto_generated|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated                                                                                                                      ;              ;
;                   |a_dpfifo_h031:dpfifo|                                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                             ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                         ;              ;
;                         |cntr_4n7:count_usedw|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                    ;              ;
;                      |cntr_omb:rd_ptr_count|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                           ;              ;
;                      |cntr_omb:wr_ptr|                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                 ;              ;
;                      |dpram_ek21:FIFOram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                              ;              ;
;                         |altsyncram_i0m1:altsyncram1|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                  ;              ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                         ;              ;
;       |mmc_spi:the_mmc_spi|                                                                                                                ; 136 (136)   ; 113 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 37 (37)           ; 76 (76)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi                                                                                                                                                                                                            ;              ;
;       |mmc_spi_spi_control_port_arbitrator:the_mmc_spi_spi_control_port|                                                                   ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|mmc_spi_spi_control_port_arbitrator:the_mmc_spi_spi_control_port                                                                                                                                                               ;              ;
;       |onchip_memory:the_onchip_memory|                                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|onchip_memory:the_onchip_memory                                                                                                                                                                                                ;              ;
;          |altsyncram:the_altsyncram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|onchip_memory:the_onchip_memory|altsyncram:the_altsyncram                                                                                                                                                                      ;              ;
;             |altsyncram_fd22:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|onchip_memory:the_onchip_memory|altsyncram:the_altsyncram|altsyncram_fd22:auto_generated                                                                                                                                       ;              ;
;       |onchip_memory_s1_arbitrator:the_onchip_memory_s1|                                                                                   ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|onchip_memory_s1_arbitrator:the_onchip_memory_s1                                                                                                                                                                               ;              ;
;       |onchip_memory_s2_arbitrator:the_onchip_memory_s2|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|onchip_memory_s2_arbitrator:the_onchip_memory_s2                                                                                                                                                                               ;              ;
;       |pio_btn0:the_pio_btn0|                                                                                                              ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 11 (11)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|pio_btn0:the_pio_btn0                                                                                                                                                                                                          ;              ;
;       |pio_btn0_s1_arbitrator:the_pio_btn0_s1|                                                                                             ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|pio_btn0_s1_arbitrator:the_pio_btn0_s1                                                                                                                                                                                         ;              ;
;       |pio_led:the_pio_led|                                                                                                                ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|pio_led:the_pio_led                                                                                                                                                                                                            ;              ;
;       |pio_led_s1_arbitrator:the_pio_led_s1|                                                                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|pio_led_s1_arbitrator:the_pio_led_s1                                                                                                                                                                                           ;              ;
;       |pio_seg7:the_pio_seg7|                                                                                                              ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|pio_seg7:the_pio_seg7                                                                                                                                                                                                          ;              ;
;       |pio_seg7_s1_arbitrator:the_pio_seg7_s1|                                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|pio_seg7_s1_arbitrator:the_pio_seg7_s1                                                                                                                                                                                         ;              ;
;       |pio_sw:the_pio_sw|                                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|pio_sw:the_pio_sw                                                                                                                                                                                                              ;              ;
;       |pio_sw_s1_arbitrator:the_pio_sw_s1|                                                                                                 ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|pio_sw_s1_arbitrator:the_pio_sw_s1                                                                                                                                                                                             ;              ;
;       |pll:the_pll|                                                                                                                        ; 7 (3)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 5 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll                                                                                                                                                                                                                    ;              ;
;          |pll_altpll_mpa2:sd1|                                                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1                                                                                                                                                                                                ;              ;
;          |pll_stdsync_sv6:stdsync2|                                                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_stdsync_sv6:stdsync2                                                                                                                                                                                           ;              ;
;             |pll_dffpipe_l2c:dffpipe3|                                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_stdsync_sv6:stdsync2|pll_dffpipe_l2c:dffpipe3                                                                                                                                                                  ;              ;
;       |pll_pll_slave_arbitrator:the_pll_pll_slave|                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|pll_pll_slave_arbitrator:the_pll_pll_slave                                                                                                                                                                                     ;              ;
;       |ps2_0:the_ps2_0|                                                                                                                    ; 319 (33)    ; 177 (23)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (10)     ; 7 (0)             ; 174 (23)         ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0                                                                                                                                                                                                                ;              ;
;          |altera_up_ps2:PS2_Serial_Port|                                                                                                   ; 219 (34)    ; 115 (16)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (18)     ; 7 (0)             ; 112 (16)         ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port                                                                                                                                                                                  ;              ;
;             |altera_up_ps2_command_out:PS2_Command_Out|                                                                                    ; 148 (148)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 77 (77)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out                                                                                                                                        ;              ;
;             |altera_up_ps2_data_in:PS2_Data_In|                                                                                            ; 37 (37)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 7 (7)             ; 19 (19)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In                                                                                                                                                ;              ;
;          |scfifo:Incoming_Data_FIFO|                                                                                                       ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 39 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO                                                                                                                                                                                      ;              ;
;             |scfifo_6v31:auto_generated|                                                                                                   ; 67 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 39 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated                                                                                                                                                           ;              ;
;                |a_dpfifo_pm31:dpfifo|                                                                                                      ; 67 (41)     ; 39 (16)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (25)      ; 0 (0)             ; 39 (16)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo                                                                                                                                      ;              ;
;                   |altsyncram_4ud1:FIFOram|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|altsyncram_4ud1:FIFOram                                                                                                              ;              ;
;                   |cntr_497:usedw_counter|                                                                                                 ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_497:usedw_counter                                                                                                               ;              ;
;                   |cntr_n8b:rd_ptr_msb|                                                                                                    ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_n8b:rd_ptr_msb                                                                                                                  ;              ;
;                   |cntr_o8b:wr_ptr|                                                                                                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr                                                                                                                      ;              ;
;       |ps2_0_avalon_ps2_slave_arbitrator:the_ps2_0_avalon_ps2_slave|                                                                       ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|ps2_0_avalon_ps2_slave_arbitrator:the_ps2_0_avalon_ps2_slave                                                                                                                                                                   ;              ;
;       |sdram:the_sdram|                                                                                                                    ; 351 (242)   ; 206 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (137)    ; 43 (2)            ; 166 (82)         ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram                                                                                                                                                                                                                ;              ;
;          |sdram_input_efifo_module:the_sdram_input_efifo_module|                                                                           ; 132 (132)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 41 (41)           ; 86 (86)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                          ;              ;
;       |sdram_s1_arbitrator:the_sdram_s1|                                                                                                   ; 102 (52)    ; 34 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (8)       ; 0 (0)             ; 74 (44)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                               ;              ;
;          |rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1|              ; 26 (26)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 20 (20)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1                                                                            ;              ;
;          |rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1|              ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 12 (12)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1                                                                            ;              ;
;       |spi0:the_spi0|                                                                                                                      ; 147 (147)   ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 38 (38)           ; 81 (81)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0                                                                                                                                                                                                                  ;              ;
;       |spi0_spi_control_port_arbitrator:the_spi0_spi_control_port|                                                                         ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|spi0_spi_control_port_arbitrator:the_spi0_spi_control_port                                                                                                                                                                     ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                                             ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                         ;              ;
;       |timer:the_timer|                                                                                                                    ; 144 (144)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 21 (21)           ; 99 (99)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer                                                                                                                                                                                                                ;              ;
;       |timer_s1_arbitrator:the_timer_s1|                                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|timer_s1_arbitrator:the_timer_s1                                                                                                                                                                                               ;              ;
;       |tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|                                                         ; 79 (79)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 31 (31)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave                                                                                                                                                     ;              ;
;       |uart0:the_uart0|                                                                                                                    ; 188 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 21 (0)            ; 107 (0)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0                                                                                                                                                                                                                ;              ;
;          |uart0_regs:the_uart0_regs|                                                                                                       ; 78 (78)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 19 (19)           ; 40 (40)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs                                                                                                                                                                                      ;              ;
;          |uart0_rx:the_uart0_rx|                                                                                                           ; 71 (69)     ; 44 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 2 (1)             ; 42 (42)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx                                                                                                                                                                                          ;              ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                      ;              ;
;          |uart0_tx:the_uart0_tx|                                                                                                           ; 47 (47)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 33 (33)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_tx:the_uart0_tx                                                                                                                                                                                          ;              ;
;       |uart0_s1_arbitrator:the_uart0_s1|                                                                                                   ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|uart0_s1_arbitrator:the_uart0_s1                                                                                                                                                                                               ;              ;
;       |video_alpha_blender:the_video_alpha_blender|                                                                                        ; 16 (4)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (4)       ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_alpha_blender:the_video_alpha_blender                                                                                                                                                                                    ;              ;
;          |altera_up_video_alpha_blender_simple:alpha_blender|                                                                              ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_alpha_blender:the_video_alpha_blender|altera_up_video_alpha_blender_simple:alpha_blender                                                                                                                                 ;              ;
;       |video_character_buffer_with_dma:the_video_character_buffer_with_dma|                                                                ; 141 (141)   ; 113 (113)                 ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 5 (5)             ; 108 (108)        ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma                                                                                                                                                            ;              ;
;          |altera_up_video_128_character_rom:Character_Rom|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|altera_up_video_128_character_rom:Character_Rom                                                                                                            ;              ;
;             |altsyncram:character_data_rom|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|altera_up_video_128_character_rom:Character_Rom|altsyncram:character_data_rom                                                                              ;              ;
;                |altsyncram_n8i1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|altera_up_video_128_character_rom:Character_Rom|altsyncram:character_data_rom|altsyncram_n8i1:auto_generated                                               ;              ;
;          |altsyncram:Char_Buffer_Memory|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 57344       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|altsyncram:Char_Buffer_Memory                                                                                                                              ;              ;
;             |altsyncram_d572:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 57344       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|altsyncram:Char_Buffer_Memory|altsyncram_d572:auto_generated                                                                                               ;              ;
;       |video_character_buffer_with_dma_avalon_char_buffer_slave_arbitrator:the_video_character_buffer_with_dma_avalon_char_buffer_slave|   ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma_avalon_char_buffer_slave_arbitrator:the_video_character_buffer_with_dma_avalon_char_buffer_slave                                                                                               ;              ;
;       |video_character_buffer_with_dma_avalon_char_control_slave_arbitrator:the_video_character_buffer_with_dma_avalon_char_control_slave| ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma_avalon_char_control_slave_arbitrator:the_video_character_buffer_with_dma_avalon_char_control_slave                                                                                             ;              ;
;       |video_dual_clock_buffer:the_video_dual_clock_buffer|                                                                                ; 115 (2)     ; 94 (0)                    ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (2)       ; 47 (0)            ; 47 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer                                                                                                                                                                            ;              ;
;          |dcfifo:Data_FIFO|                                                                                                                ; 113 (0)     ; 94 (0)                    ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 47 (0)            ; 47 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO                                                                                                                                                           ;              ;
;             |dcfifo_qsj1:auto_generated|                                                                                                   ; 113 (34)    ; 94 (26)                   ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (8)       ; 47 (22)           ; 47 (1)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated                                                                                                                                ;              ;
;                |a_gray2bin_kfb:wrptr_g_gray2bin|                                                                                           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_gray2bin_kfb:wrptr_g_gray2bin                                                                                                ;              ;
;                |a_gray2bin_kfb:ws_dgrp_gray2bin|                                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_gray2bin_kfb:ws_dgrp_gray2bin                                                                                                ;              ;
;                |a_graycounter_c4c:wrptr_gp|                                                                                                ; 17 (17)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_c4c:wrptr_gp                                                                                                     ;              ;
;                |a_graycounter_hm6:rdptr_g1p|                                                                                               ; 17 (17)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 11 (11)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_hm6:rdptr_g1p                                                                                                    ;              ;
;                |alt_synch_pipe_26d:rs_dgwp|                                                                                                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 8 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|alt_synch_pipe_26d:rs_dgwp                                                                                                     ;              ;
;                   |dffpipe_1v8:dffpipe15|                                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|alt_synch_pipe_26d:rs_dgwp|dffpipe_1v8:dffpipe15                                                                               ;              ;
;                |alt_synch_pipe_36d:ws_dgrp|                                                                                                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|alt_synch_pipe_36d:ws_dgrp                                                                                                     ;              ;
;                   |dffpipe_2v8:dffpipe19|                                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|alt_synch_pipe_36d:ws_dgrp|dffpipe_2v8:dffpipe19                                                                               ;              ;
;                |altsyncram_gnu:fifo_ram|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|altsyncram_gnu:fifo_ram                                                                                                        ;              ;
;                |cmpr_156:rdempty_eq_comp1_msb|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|cmpr_156:rdempty_eq_comp1_msb                                                                                                  ;              ;
;                |dffpipe_0v8:ws_brp|                                                                                                        ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|dffpipe_0v8:ws_brp                                                                                                             ;              ;
;                |dffpipe_0v8:ws_bwp|                                                                                                        ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|dffpipe_0v8:ws_bwp                                                                                                             ;              ;
;                |mux_a18:rdemp_eq_comp_lsb_mux|                                                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux                                                                                                  ;              ;
;                |mux_a18:rdemp_eq_comp_msb_mux|                                                                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux                                                                                                  ;              ;
;       |video_pixel_buffer_dma:the_video_pixel_buffer_dma|                                                                                  ; 257 (199)   ; 154 (119)                 ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (77)     ; 0 (0)             ; 157 (122)        ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma                                                                                                                                                                              ;              ;
;          |scfifo:Image_Buffer|                                                                                                             ; 58 (0)      ; 35 (0)                    ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 35 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer                                                                                                                                                          ;              ;
;             |scfifo_83a1:auto_generated|                                                                                                   ; 58 (6)      ; 35 (2)                    ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (4)       ; 0 (0)             ; 35 (2)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated                                                                                                                               ;              ;
;                |a_dpfifo_tq31:dpfifo|                                                                                                      ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo                                                                                                          ;              ;
;                   |altsyncram_sf81:FIFOram|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|altsyncram_sf81:FIFOram                                                                                  ;              ;
;                   |cntr_397:usedw_counter|                                                                                                 ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|cntr_397:usedw_counter                                                                                   ;              ;
;                   |cntr_m8b:rd_ptr_msb|                                                                                                    ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|cntr_m8b:rd_ptr_msb                                                                                      ;              ;
;                   |cntr_n8b:wr_ptr|                                                                                                        ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|cntr_n8b:wr_ptr                                                                                          ;              ;
;       |video_pixel_buffer_dma_avalon_control_slave_arbitrator:the_video_pixel_buffer_dma_avalon_control_slave|                             ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma_avalon_control_slave_arbitrator:the_video_pixel_buffer_dma_avalon_control_slave                                                                                                                         ;              ;
;       |video_pixel_buffer_dma_avalon_pixel_dma_master_arbitrator:the_video_pixel_buffer_dma_avalon_pixel_dma_master|                       ; 18 (18)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 2 (2)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma_avalon_pixel_dma_master_arbitrator:the_video_pixel_buffer_dma_avalon_pixel_dma_master                                                                                                                   ;              ;
;       |video_rgb_resampler:the_video_rgb_resampler|                                                                                        ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_rgb_resampler:the_video_rgb_resampler                                                                                                                                                                                    ;              ;
;       |video_scaler:the_video_scaler|                                                                                                      ; 162 (0)     ; 101 (0)                   ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 101 (0)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler                                                                                                                                                                                                  ;              ;
;          |altera_up_video_scaler_multiply_height:Multiply_Height|                                                                          ; 121 (70)    ; 68 (35)                   ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (35)      ; 0 (0)             ; 68 (35)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height                                                                                                                                           ;              ;
;             |scfifo:Multiply_Height_FIFO|                                                                                                  ; 51 (0)      ; 33 (0)                    ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 33 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO                                                                                                               ;              ;
;                |scfifo_kf31:auto_generated|                                                                                                ; 51 (0)      ; 33 (0)                    ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 33 (0)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated                                                                                    ;              ;
;                   |a_dpfifo_7731:dpfifo|                                                                                                   ; 51 (29)     ; 33 (13)                   ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (16)      ; 0 (0)             ; 33 (13)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo                                                               ;              ;
;                      |altsyncram_4g81:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|altsyncram_4g81:FIFOram                                       ;              ;
;                      |cntr_397:usedw_counter|                                                                                              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_397:usedw_counter                                        ;              ;
;                      |cntr_m8b:rd_ptr_msb|                                                                                                 ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_m8b:rd_ptr_msb                                           ;              ;
;                      |cntr_n8b:wr_ptr|                                                                                                     ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_n8b:wr_ptr                                               ;              ;
;          |altera_up_video_scaler_multiply_width:Multiply_Width|                                                                            ; 41 (41)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 33 (33)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_width:Multiply_Width                                                                                                                                             ;              ;
;       |video_vga_controller:the_video_vga_controller|                                                                                      ; 74 (15)     ; 57 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 14 (14)           ; 44 (1)           ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_vga_controller:the_video_vga_controller                                                                                                                                                                                  ;              ;
;          |altera_up_avalon_video_vga_timing:VGA_Timing|                                                                                    ; 59 (59)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 43 (43)          ; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_vga_controller:the_video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing                                                                                                                                     ;              ;
;    |button_debouncer:bd_btL|                                                                                                               ; 48 (48)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 3 (3)             ; 23 (23)          ; |RamAndFlash|button_debouncer:bd_btL                                                                                                                                                                                                                                          ;              ;
;    |button_debouncer:bd_btR|                                                                                                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |RamAndFlash|button_debouncer:bd_btR                                                                                                                                                                                                                                          ;              ;
;    |button_debouncer:bd_btT|                                                                                                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |RamAndFlash|button_debouncer:bd_btT                                                                                                                                                                                                                                          ;              ;
;    |sld_hub:auto_hub|                                                                                                                      ; 129 (86)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (38)      ; 8 (8)             ; 68 (43)          ; |RamAndFlash|sld_hub:auto_hub                                                                                                                                                                                                                                                 ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                                            ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |RamAndFlash|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                         ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                          ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |RamAndFlash|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                       ;              ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                            ;
+-----------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name                  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-----------------------+----------+---------------+---------------+-----------------------+----------+----------+
; DRAM_CLK              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA_1             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA_0             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_UDQM             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_LDQM             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N             ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_OE_N               ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_CE_N               ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_WE_N               ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_RST_N              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_WP_N               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_BYTE_N             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[0]            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[1]            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[2]            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[3]            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[4]            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[5]            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[6]            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[7]            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[8]            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[9]            ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[10]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[11]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[12]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[13]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[14]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[15]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[16]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[17]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[18]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[19]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[20]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; FL_ADDR[21]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_RY                 ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; VGA_CLK               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_HS                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_VS                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[0]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[1]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[2]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[3]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[0]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[1]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[2]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[3]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[0]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[1]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[2]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[3]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[0]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[1]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[2]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[3]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[4]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[5]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[6]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[7]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[8]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[9]                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[10]               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[0]               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[1]               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[2]               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[3]               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[4]               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[5]               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[6]               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[7]               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[8]               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[9]               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[10]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[11]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[12]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[13]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[14]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[15]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[16]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[17]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[18]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[19]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[20]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[21]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[22]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[23]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[24]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[25]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[26]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[27]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[28]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[29]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[30]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SEG7[31]              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART0_TX              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SPI_MOSI              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SPI_CLK               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SPI_SS                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MOSI_from_the_mmc_spi ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SCLK_from_the_mmc_spi ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SS_n_from_the_mmc_spi ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[0]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[1]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[2]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[3]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[4]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[5]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[6]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[7]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[8]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[9]            ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[10]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[11]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[12]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[13]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[14]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FL_DATA[15]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; PS2_KBCLK             ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; PS2_KBDAT             ; Bidir    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; CLOCK_50              ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; RST                   ; Input    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; SW[7]                 ; Input    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; SW[9]                 ; Input    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; SW[8]                 ; Input    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; SW[6]                 ; Input    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; SW[5]                 ; Input    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; SW[4]                 ; Input    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; SW[3]                 ; Input    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; SW[2]                 ; Input    ; --            ; (6) 2585 ps   ; --                    ; --       ; --       ;
; SW[1]                 ; Input    ; --            ; (6) 2585 ps   ; --                    ; --       ; --       ;
; SW[0]                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; MISO_to_the_mmc_spi   ; Input    ; --            ; (6) 2585 ps   ; --                    ; --       ; --       ;
; SPI_MISO              ; Input    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; UART0_RX              ; Input    ; --            ; (6) 2587 ps   ; --                    ; --       ; --       ;
; BTN[2]                ; Input    ; --            ; (6) 2585 ps   ; --                    ; --       ; --       ;
; BTN[1]                ; Input    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; BTN[0]                ; Input    ; --            ; (6) 2585 ps   ; --                    ; --       ; --       ;
+-----------------------+----------+---------------+---------------+-----------------------+----------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FL_RY                                                                                                                                            ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                      ;                   ;         ;
; FL_DATA[0]                                                                                                                                       ;                   ;         ;
; FL_DATA[1]                                                                                                                                       ;                   ;         ;
; FL_DATA[2]                                                                                                                                       ;                   ;         ;
; FL_DATA[3]                                                                                                                                       ;                   ;         ;
; FL_DATA[4]                                                                                                                                       ;                   ;         ;
; FL_DATA[5]                                                                                                                                       ;                   ;         ;
; FL_DATA[6]                                                                                                                                       ;                   ;         ;
; FL_DATA[7]                                                                                                                                       ;                   ;         ;
; FL_DATA[8]                                                                                                                                       ;                   ;         ;
; FL_DATA[9]                                                                                                                                       ;                   ;         ;
; FL_DATA[10]                                                                                                                                      ;                   ;         ;
; FL_DATA[11]                                                                                                                                      ;                   ;         ;
; FL_DATA[12]                                                                                                                                      ;                   ;         ;
; FL_DATA[13]                                                                                                                                      ;                   ;         ;
; FL_DATA[14]                                                                                                                                      ;                   ;         ;
; FL_DATA[15]                                                                                                                                      ;                   ;         ;
; PS2_KBCLK                                                                                                                                        ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|ps2_clk_reg~0                                             ; 0                 ; 6       ;
; PS2_KBDAT                                                                                                                                        ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|ps2_data_reg~0                                            ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                         ;                   ;         ;
; RST                                                                                                                                              ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|reset_n_sources~0                                                                                       ; 0                 ; 6       ;
; SW[7]                                                                                                                                            ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|pio_sw:the_pio_sw|read_mux_out[7]                                                                       ; 0                 ; 6       ;
; SW[9]                                                                                                                                            ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|pio_sw:the_pio_sw|read_mux_out[9]                                                                       ; 0                 ; 6       ;
; SW[8]                                                                                                                                            ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|pio_sw:the_pio_sw|read_mux_out[8]                                                                       ; 0                 ; 6       ;
; SW[6]                                                                                                                                            ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|pio_sw:the_pio_sw|read_mux_out[6]                                                                       ; 0                 ; 6       ;
; SW[5]                                                                                                                                            ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|pio_sw:the_pio_sw|read_mux_out[5]                                                                       ; 0                 ; 6       ;
; SW[4]                                                                                                                                            ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|pio_sw:the_pio_sw|read_mux_out[4]                                                                       ; 0                 ; 6       ;
; SW[3]                                                                                                                                            ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|pio_sw:the_pio_sw|read_mux_out[3]                                                                       ; 0                 ; 6       ;
; SW[2]                                                                                                                                            ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|pio_sw:the_pio_sw|read_mux_out[2]                                                                       ; 1                 ; 6       ;
; SW[1]                                                                                                                                            ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|pio_sw:the_pio_sw|read_mux_out[1]                                                                       ; 1                 ; 6       ;
; SW[0]                                                                                                                                            ;                   ;         ;
; MISO_to_the_mmc_spi                                                                                                                              ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|shift_reg~8                                                                         ; 1                 ; 6       ;
; SPI_MISO                                                                                                                                         ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|MISO_reg~0                                                                                ; 0                 ; 6       ;
; UART0_RX                                                                                                                                         ;                   ;         ;
;      - RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 1                 ; 6       ;
; BTN[2]                                                                                                                                           ;                   ;         ;
;      - button_debouncer:bd_btL|data_in_0~0                                                                                                       ; 1                 ; 6       ;
; BTN[1]                                                                                                                                           ;                   ;         ;
;      - button_debouncer:bd_btT|data_in_0~0                                                                                                       ; 0                 ; 6       ;
; BTN[0]                                                                                                                                           ;                   ;         ;
;      - button_debouncer:bd_btR|data_in_0~0                                                                                                       ; 1                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                 ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                             ; PIN_G21                ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                             ; PIN_G21                ; 3192    ; Clock                                              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0|always0~2                                                                                                                                    ; LCCOMB_X12_Y26_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|always0~2                                                                                                                                    ; LCCOMB_X12_Y26_N12     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_0_domain_synch_module:RamAndFlash_sopc_reset_clk_0_domain_synch|data_out                                                                                                ; FF_X9_Y9_N9            ; 518     ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_0_domain_synch_module:RamAndFlash_sopc_reset_clk_0_domain_synch|data_out                                                                                                ; FF_X9_Y9_N9            ; 2374    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_pllc0_domain_synch_module:RamAndFlash_sopc_reset_clk_pllc0_domain_synch|data_out                                                                                        ; FF_X17_Y26_N15         ; 318     ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_pllc0_domain_synch_module:RamAndFlash_sopc_reset_clk_pllc0_domain_synch|data_out                                                                                        ; FF_X17_Y26_N15         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_pllc1_domain_synch_module:RamAndFlash_sopc_reset_clk_pllc1_domain_synch|data_out                                                                                        ; FF_X38_Y17_N9          ; 26      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                  ; LCCOMB_X21_Y13_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_rd_data_cnt[2]~0                                                                                                                                                                  ; LCCOMB_X22_Y13_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_rd_data_cnt[2]~1                                                                                                                                                                  ; LCCOMB_X21_Y13_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wb_en                                                                                                                                                                             ; LCCOMB_X20_Y14_N0      ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wb_update_av_writedata                                                                                                                                                            ; LCCOMB_X20_Y12_N24     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                ; LCCOMB_X20_Y12_N8      ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wr_data_cnt[3]~0                                                                                                                                                                  ; LCCOMB_X20_Y12_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                                             ; FF_X23_Y12_N7          ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_xfer_wr_active                                                                                                                                                                    ; FF_X23_Y9_N25          ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_ienable_reg_irq0~0                                                                                                                                                                   ; LCCOMB_X23_Y13_N2      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                                  ; FF_X20_Y9_N21          ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_ld_align_sh8                                                                                                                                                                         ; FF_X27_Y14_N25         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                         ; FF_X32_Y9_N3           ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_slow_inst_result_en~0                                                                                                                                                                ; LCCOMB_X21_Y9_N4       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_stall~0                                                                                                                                                                              ; LCCOMB_X23_Y13_N30     ; 739     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                    ; FF_X30_Y12_N27         ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|Add8~5                                                                                                                                                                                 ; LCCOMB_X27_Y5_N22      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_ctrl_src2_choose_imm~1                                                                                                                                                               ; LCCOMB_X24_Y5_N22      ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                   ; LCCOMB_X30_Y15_N18     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_src1_hazard_E                                                                                                                                                                        ; LCCOMB_X28_Y7_N20      ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_hbreak_req                                                                                                                                                                           ; LCCOMB_X27_Y15_N30     ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[0]                                                                                                                                                                                ; FF_X28_Y12_N5          ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; FF_X26_Y12_N17         ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_stall                                                                                                                                                                                ; LCCOMB_X27_Y11_N2      ; 163     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_bht_wr_en_unfiltered                                                                                                                                                                 ; LCCOMB_X26_Y12_N30     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                           ; LCCOMB_X30_Y11_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                      ; FF_X27_Y15_N9          ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_pipe_flush                                                                                                                                                                           ; FF_X30_Y11_N19         ; 50      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; FF_X27_Y5_N27          ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|always144~0                                                                                                                                                                            ; LCCOMB_X23_Y13_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|ram_block1a0~0                                                                                 ; LCCOMB_X27_Y11_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                    ; FF_X32_Y23_N1          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X30_Y23_N8      ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X32_Y23_N26     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X31_Y23_N18     ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X31_Y23_N8      ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X32_Y23_N15         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[1]~13                       ; LCCOMB_X33_Y20_N2      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[28]~21                      ; LCCOMB_X29_Y21_N30     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[37]~28                      ; LCCOMB_X29_Y21_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; LCCOMB_X33_Y20_N0      ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                   ; LCCOMB_X32_Y23_N24     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                          ; LCCOMB_X28_Y21_N14     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~14                                                                                                    ; LCCOMB_X32_Y23_N12     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                            ; FF_X32_Y23_N11         ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|comb~5                                                                                                           ; LCCOMB_X28_Y21_N20     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_offset_field[0]~0                                                                                                                                                            ; LCCOMB_X20_Y15_N12     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[15]~32                                                                                                                                                                     ; LCCOMB_X20_Y12_N18     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                                     ; LCCOMB_X21_Y13_N26     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|dc_tag_wr_port_en                                                                                                                                                                      ; LCCOMB_X24_Y6_N14      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                     ; FF_X23_Y16_N3          ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                 ; LCCOMB_X31_Y15_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                 ; LCCOMB_X29_Y16_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                  ; LCCOMB_X28_Y15_N12     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                            ; LCCOMB_X30_Y15_N26     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_tag_wraddress[1]~5                                                                                                                                                                  ; LCCOMB_X30_Y15_N22     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_tag_wren                                                                                                                                                                            ; LCCOMB_X28_Y18_N24     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|always1~0                                                                                                                                           ; LCCOMB_X17_Y18_N28     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|always4~0                                                                                                                                           ; LCCOMB_X17_Y16_N24     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|always6~0                                                                                                                                           ; LCCOMB_X17_Y16_N6      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|always7~0                                                                                                                                           ; LCCOMB_X17_Y16_N28     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|always8~0                                                                                                                                           ; LCCOMB_X17_Y16_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdatavalid~14                                                                                                                    ; LCCOMB_X14_Y14_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always1~0                                                                                                                             ; LCCOMB_X19_Y11_N18     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always4~0                                                                                                                             ; LCCOMB_X23_Y16_N10     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_counter_enable~0                                                                                              ; LCCOMB_X24_Y16_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_winner~2                                                                                                      ; LCCOMB_X24_Y19_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                      ; LCCOMB_X23_Y24_N30     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                 ; LCCOMB_X23_Y22_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                ; LCCOMB_X23_Y22_N10     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                              ; LCCOMB_X23_Y22_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|fifo_rd~0                                                                                                                                                                  ; LCCOMB_X21_Y19_N2      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                    ; FF_X23_Y21_N29         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|ien_AE~0                                                                                                                                                                   ; LCCOMB_X21_Y16_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~4                                         ; LCCOMB_X21_Y23_N6      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~0                                         ; LCCOMB_X24_Y21_N0      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                    ; LCCOMB_X23_Y21_N0      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                   ; LCCOMB_X24_Y23_N0      ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|Equal8~1                                                                                                                                                                       ; LCCOMB_X17_Y13_N18     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|always6~0                                                                                                                                                                      ; LCCOMB_X12_Y13_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|control_wr_strobe                                                                                                                                                              ; LCCOMB_X16_Y13_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                   ; LCCOMB_X15_Y10_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|shift_reg[1]~1                                                                                                                                                                 ; LCCOMB_X16_Y13_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|slaveselect_wr_strobe                                                                                                                                                          ; LCCOMB_X16_Y13_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|transmitting                                                                                                                                                                   ; FF_X17_Y13_N15         ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|write_tx_holding                                                                                                                                                               ; LCCOMB_X16_Y13_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|onchip_memory:the_onchip_memory|wren                                                                                                                                                               ; LCCOMB_X12_Y14_N2      ; 8       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|pio_btn0:the_pio_btn0|always1~0                                                                                                                                                                    ; LCCOMB_X17_Y14_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|pio_led:the_pio_led|always0~2                                                                                                                                                                      ; LCCOMB_X16_Y20_N30     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|pio_seg7:the_pio_seg7|always0~1                                                                                                                                                                    ; LCCOMB_X16_Y14_N2      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|wire_pll7_clk[0]                                                                                                                                                   ; PLL_2                  ; 448     ; Clock                                              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|wire_pll7_clk[1]                                                                                                                                                   ; PLL_2                  ; 97      ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|wire_pll7_locked                                                                                                                                                   ; PLL_2                  ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|prev_reset                                                                                                                                                                             ; FF_X19_Y20_N29         ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|PS2_DAT~3                                                                                                  ; LCCOMB_X9_Y11_N20      ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|cur_bit[3]~2                                                                                               ; LCCOMB_X9_Y10_N8       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|ps2_command[7]~1                                                                                           ; LCCOMB_X9_Y9_N8        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[17]~51                                                                                    ; LCCOMB_X9_Y10_N16      ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_count[3]~2                                                                                                    ; LCCOMB_X10_Y17_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_shift_reg[1]~1                                                                                                ; LCCOMB_X10_Y17_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|received_data[7]~1                                                                                                 ; LCCOMB_X10_Y17_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|comb~0                                                                                                                                                                             ; LCCOMB_X10_Y12_N0      ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|readdata[5]~1                                                                                                                                                                      ; LCCOMB_X10_Y14_N10     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_497:usedw_counter|_~0                                                                               ; LCCOMB_X10_Y16_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_n8b:rd_ptr_msb|_~0                                                                                  ; LCCOMB_X9_Y14_N22      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|_~0                                                                                      ; LCCOMB_X10_Y12_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|pulse_ram_output~1                                                                                       ; LCCOMB_X10_Y16_N20     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|rd_ptr_lsb~1                                                                                             ; LCCOMB_X10_Y14_N14     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|reset_n_sources~0                                                                                                                                                                                  ; LCCOMB_X28_Y23_N24     ; 6       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|Selector27~6                                                                                                                                                                       ; LCCOMB_X20_Y26_N10     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|Selector34~4                                                                                                                                                                       ; LCCOMB_X19_Y27_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|WideOr16~0                                                                                                                                                                         ; LCCOMB_X16_Y26_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|active_rnw~1                                                                                                                                                                       ; LCCOMB_X17_Y26_N14     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|f_select                                                                                                                                                                           ; LCCOMB_X17_Y26_N4      ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[7]~2                                                                                                                                                                        ; LCCOMB_X19_Y27_N22     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_state.000000010                                                                                                                                                                  ; FF_X20_Y26_N1          ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_state.000010000                                                                                                                                                                  ; FF_X19_Y26_N19         ; 57      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_state.001000000                                                                                                                                                                  ; FF_X20_Y27_N1          ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe                                                                                                                                                                                 ; DDIOOECELL_X16_Y29_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                                    ; DDIOOECELL_X9_Y29_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                                   ; DDIOOECELL_X16_Y29_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                                   ; DDIOOECELL_X14_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                                   ; DDIOOECELL_X16_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                                   ; DDIOOECELL_X16_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                                   ; DDIOOECELL_X16_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                                   ; DDIOOECELL_X7_Y29_N33  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                                    ; DDIOOECELL_X9_Y29_N33  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                                    ; DDIOOECELL_X11_Y29_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                                    ; DDIOOECELL_X7_Y29_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                                    ; DDIOOECELL_X9_Y29_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                                    ; DDIOOECELL_X7_Y29_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                                    ; DDIOOECELL_X5_Y29_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                                    ; DDIOOECELL_X14_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                                    ; DDIOOECELL_X14_Y29_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[40]~0                                                                                                                ; LCCOMB_X16_Y24_N30     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[40]~0                                                                                                                ; LCCOMB_X16_Y24_N28     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1|always1~0                                      ; LCCOMB_X14_Y26_N18     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1|always0~0                                      ; LCCOMB_X12_Y26_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1|always10~0                                     ; LCCOMB_X14_Y26_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1|always12~0                                     ; LCCOMB_X14_Y26_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1|always15~0                                     ; LCCOMB_X11_Y26_N30     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1|always2~0                                      ; LCCOMB_X12_Y26_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1|always4~0                                      ; LCCOMB_X10_Y26_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1|always6~0                                      ; LCCOMB_X10_Y26_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1|always8~0                                      ; LCCOMB_X10_Y26_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|always11~0                                                                                                                                                                           ; LCCOMB_X6_Y9_N2        ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|always6~0                                                                                                                                                                            ; LCCOMB_X8_Y9_N8        ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|control_wr_strobe                                                                                                                                                                    ; LCCOMB_X7_Y11_N18      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|endofpacketvalue_wr_strobe~0                                                                                                                                                         ; LCCOMB_X7_Y11_N20      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|p1_slowcount~0                                                                                                                                                                       ; LCCOMB_X7_Y9_N12       ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|shift_reg[3]~2                                                                                                                                                                       ; LCCOMB_X6_Y9_N14       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|slaveselect_wr_strobe                                                                                                                                                                ; LCCOMB_X7_Y11_N24      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|transmitting~10                                                                                                                                                                      ; LCCOMB_X6_Y9_N6        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|write_tx_holding                                                                                                                                                                     ; LCCOMB_X7_Y11_N22      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|always0~0                                                                                                                                                                          ; LCCOMB_X12_Y19_N10     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|always0~1                                                                                                                                                                          ; LCCOMB_X12_Y19_N20     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|control_wr_strobe~2                                                                                                                                                                ; LCCOMB_X12_Y21_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|period_h_wr_strobe~2                                                                                                                                                               ; LCCOMB_X12_Y21_N28     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|period_l_wr_strobe~3                                                                                                                                                               ; LCCOMB_X12_Y21_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|snap_strobe~0                                                                                                                                                                      ; LCCOMB_X12_Y21_N14     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle                                                                                                     ; DDIOOECELL_X0_Y2_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                        ; DDIOOECELL_X0_Y2_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                       ; DDIOOECELL_X0_Y4_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                       ; DDIOOECELL_X0_Y9_N12   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                       ; DDIOOECELL_X0_Y8_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                       ; DDIOOECELL_X0_Y5_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                       ; DDIOOECELL_X0_Y7_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                       ; DDIOOECELL_X0_Y6_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                        ; DDIOOECELL_X0_Y2_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                        ; DDIOOECELL_X0_Y9_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                        ; DDIOOECELL_X0_Y9_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                        ; DDIOOECELL_X0_Y4_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                        ; DDIOOECELL_X0_Y7_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                        ; DDIOOECELL_X0_Y6_N12   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                        ; DDIOOECELL_X0_Y3_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                        ; DDIOOECELL_X0_Y2_N12   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_counter_enable~0                                                                      ; LCCOMB_X17_Y11_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_winner~4                                                                              ; LCCOMB_X16_Y11_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|control_wr_strobe~0                                                                                                                                      ; LCCOMB_X27_Y20_N26     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|divisor_wr_strobe~0                                                                                                                                      ; LCCOMB_X27_Y20_N28     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|tx_wr_strobe~0                                                                                                                                           ; LCCOMB_X27_Y20_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|baud_clk_en~2                                                                                                                                                ; LCCOMB_X26_Y18_N0      ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|got_new_char                                                                                                                                                 ; LCCOMB_X29_Y19_N6      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~0                                                                                                     ; LCCOMB_X29_Y19_N0      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_tx:the_uart0_tx|always4~0                                                                                                                                                    ; LCCOMB_X27_Y21_N26     ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_tx:the_uart0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[5]~1                                                                                              ; LCCOMB_X26_Y20_N14     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_alpha_blender:the_video_alpha_blender|background_ready~1                                                                                                                                     ; LCCOMB_X16_Y4_N28      ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_alpha_blender:the_video_alpha_blender|foreground_ready~0                                                                                                                                     ; LCCOMB_X16_Y4_N10      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|buf_readdata[0]~1                                                                                                              ; LCCOMB_X11_Y14_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|clear_screen                                                                                                                   ; FF_X14_Y10_N1          ; 9       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|comb~0                                                                                                                         ; LCCOMB_X12_Y12_N6      ; 7       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|control_reg[10]~5                                                                                                              ; LCCOMB_X12_Y16_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|control_reg[1]~8                                                                                                               ; LCCOMB_X12_Y16_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|control_reg[20]~7                                                                                                              ; LCCOMB_X12_Y15_N12     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|control_reg[25]~10                                                                                                             ; LCCOMB_X12_Y15_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|ctrl_readdata[1]~34                                                                                                            ; LCCOMB_X11_Y14_N14     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|delayed_x_position[2]~0                                                                                                        ; LCCOMB_X14_Y6_N4       ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|x_position[1]~18                                                                                                               ; LCCOMB_X14_Y6_N2       ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|y_position[7]~17                                                                                                               ; LCCOMB_X14_Y10_N30     ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|y_position[7]~18                                                                                                               ; LCCOMB_X14_Y6_N20      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|comb~0                                                                                                                                         ; LCCOMB_X28_Y17_N4      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|always2~4                                                                                                                                        ; LCCOMB_X15_Y12_N22     ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|back_buf_start_address[12]~2                                                                                                                     ; LCCOMB_X11_Y12_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|back_buf_start_address[17]~4                                                                                                                     ; LCCOMB_X11_Y12_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|back_buf_start_address[25]~8                                                                                                                     ; LCCOMB_X11_Y12_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|back_buf_start_address[7]~6                                                                                                                      ; LCCOMB_X11_Y12_N18     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|buffer_start_address[2]~1                                                                                                                        ; LCCOMB_X11_Y12_N26     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|fifo_write                                                                                                                                       ; LCCOMB_X10_Y7_N24      ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|line_address[5]~8                                                                                                                                ; LCCOMB_X15_Y15_N24     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|line_address[5]~9                                                                                                                                ; LCCOMB_X15_Y15_N2      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|pending_reads[2]~0                                                                                                                               ; LCCOMB_X15_Y15_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|pending_reads[2]~1                                                                                                                               ; LCCOMB_X10_Y8_N18      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|pixel_address[3]~13                                                                                                                              ; LCCOMB_X15_Y15_N20     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|cntr_397:usedw_counter|_~0                                                   ; LCCOMB_X12_Y7_N6       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|cntr_m8b:rd_ptr_msb|_~0                                                      ; LCCOMB_X12_Y7_N12      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|cntr_n8b:wr_ptr|_~0                                                          ; LCCOMB_X11_Y9_N6       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|rd_ptr_lsb~1                                                                 ; LCCOMB_X12_Y7_N18      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|slave_readdata[11]~10                                                                                                                            ; LCCOMB_X16_Y14_N30     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_rgb_resampler:the_video_rgb_resampler|stream_out_data[17]~0                                                                                                                                  ; LCCOMB_X11_Y7_N30      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|fifo_write~1                                                                                                  ; LCCOMB_X11_Y7_N22      ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_m8b:rd_ptr_msb|_~0           ; LCCOMB_X12_Y4_N30      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_n8b:wr_ptr|_~0               ; LCCOMB_X11_Y7_N26      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|usedw_will_be_1~0                 ; LCCOMB_X11_Y7_N24      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|stream_out_data[7]~1                                                                                          ; LCCOMB_X14_Y4_N6       ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_in[0]~9                                                                                                 ; LCCOMB_X14_Y5_N14      ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[1]~10                                                                                               ; LCCOMB_X11_Y4_N6       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[1]~9                                                                                                ; LCCOMB_X11_Y4_N4       ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|data[9]~0                                                                                                       ; LCCOMB_X14_Y4_N0       ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|stream_out_data[9]~0                                                                                            ; LCCOMB_X16_Y4_N24      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_vga_controller:the_video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|line_counter[9]~12                                                                                      ; LCCOMB_X38_Y17_N28     ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|video_vga_controller:the_video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[2]~22                                                                                     ; LCCOMB_X38_Y17_N8      ; 20      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                         ; JTAG_X1_Y15_N0         ; 159     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                         ; JTAG_X1_Y15_N0         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; button_debouncer:bd_btL|Equal0~6                                                                                                                                                                                                     ; LCCOMB_X30_Y24_N30     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                             ; FF_X32_Y22_N7          ; 68      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                     ; LCCOMB_X33_Y22_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                    ; LCCOMB_X33_Y22_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~3                                                                                                                                                                                                       ; LCCOMB_X33_Y22_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                          ; LCCOMB_X33_Y21_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                              ; LCCOMB_X33_Y22_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                              ; LCCOMB_X33_Y22_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~5                                                                                                                                                                                ; LCCOMB_X32_Y20_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~16                                                                                                                                                                          ; LCCOMB_X32_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                          ; LCCOMB_X32_Y20_N18     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                  ; FF_X31_Y21_N31         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                 ; FF_X31_Y20_N11         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                  ; FF_X31_Y21_N25         ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                  ; FF_X32_Y21_N19         ; 42      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                  ; FF_X32_Y21_N9          ; 10      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                           ; LCCOMB_X31_Y21_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                 ; FF_X31_Y21_N29         ; 26      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                          ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                      ; PIN_G21            ; 3192    ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_0_domain_synch_module:RamAndFlash_sopc_reset_clk_0_domain_synch|data_out         ; FF_X9_Y9_N9        ; 2374    ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_pllc0_domain_synch_module:RamAndFlash_sopc_reset_clk_pllc0_domain_synch|data_out ; FF_X17_Y26_N15     ; 318     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|wire_pll7_clk[0]                                                            ; PLL_2              ; 448     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|wire_pll7_clk[1]                                                            ; PLL_2              ; 97      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|prev_reset                                                                                      ; FF_X19_Y20_N29     ; 2       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; RamAndFlash_sopc:RamAndFlash_inst|reset_n_sources~0                                                                                           ; LCCOMB_X28_Y23_N24 ; 6       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                  ; JTAG_X1_Y15_N0     ; 159     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_stall~0                                                                                                                                                                                                                       ; 739     ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_0_domain_synch_module:RamAndFlash_sopc_reset_clk_0_domain_synch|data_out                                                                                                                                         ; 517     ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_offset_field[0]                                                                                                                                                                                                       ; 223     ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_stall                                                                                                                                                                                                                         ; 164     ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_offset_field[1]                                                                                                                                                                                                       ; 115     ;
; ~GND                                                                                                                                                                                                                                                                          ; 113     ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_read                                                                                                                                                                                                                          ; 106     ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_offset_field[2]                                                                                                                                                                                                       ; 89      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_stall                                                                                                                                                                                                                     ; 73      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                      ; 68      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0                                          ; 64      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|RamAndFlash_sopc_clock_0_out_granted_sdram_s1~0                                                                                                                                                            ; 57      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_state.000010000                                                                                                                                                                                                           ; 57      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_ctrl_cmp                                                                                                                                                                                                                      ; 55      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_fill_active                                                                                                                                                                                                                ; 54      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_pipe_flush                                                                                                                                                                                                                    ; 50      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_write                                                                                                                                                                                                                         ; 50      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[20]~2                                                                                                                                                                                                                    ; 48      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[20]~1                                                                                                                                                                                                                    ; 48      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_src2_reg[25]~13                                                                                                                                                                                                               ; 48      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_src2_reg[25]~12                                                                                                                                                                                                               ; 48      ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1_in_arbitrator:the_RamAndFlash_sopc_clock_1_in|cpu_data_master_qualified_request_RamAndFlash_sopc_clock_1_in~1                                                                                                      ; 44      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                           ; 42      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                                                            ; 42      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                                ; 41      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_en_d1                                                                                                                                                                                                                         ; 41      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_valid_st_bypass_hit                                                                                                                                                                                                        ; 41      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_qualified_request_cpu_jtag_debug_module~0                                                                                                                 ; 41      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                         ; 41      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                                         ; 41      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|active_rnw~1                                                                                                                                                                                                                ; 41      ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_data_master_read_data_valid_cfi_flash_s1_shift_register[1]                                                                                                   ; 40      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_ctrl_mul_lsw                                                                                                                                                                                                                  ; 40      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                 ; 39      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                            ; 39      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|always3~0                                                                                                                                                                                 ; 38      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_iw[3]~7                                                                                                                                                                                                                       ; 38      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma_avalon_char_buffer_slave_arbitrator:the_video_character_buffer_with_dma_avalon_char_buffer_slave|cpu_data_master_read_data_valid_video_character_buffer_with_dma_avalon_char_buffer_slave_shift_register    ; 37      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mem_bypass_pending                                                                                                                                                                                                            ; 36      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_address[1]                                                                                                                                                               ; 36      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_line_field[1]                                                                                                                                                                                                         ; 36      ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_instruction_master_read_data_valid_cfi_flash_s1_shift_register[1]                                                                                            ; 35      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_pc[19]~0                                                                                                                                                                                                                      ; 35      ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1_in_arbitrator:the_RamAndFlash_sopc_clock_1_in|RamAndFlash_sopc_clock_1_in_read~0                                                                                                                                   ; 35      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_line_field[0]                                                                                                                                                                                                         ; 35      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                           ; 34      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|Equal2~2                                                                                                                                                                                          ; 34      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_pc[19]~1                                                                                                                                                                                                                      ; 34      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                         ; 34      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|always2~4                                                                                                                                                                                 ; 33      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma_avalon_char_control_slave_arbitrator:the_video_character_buffer_with_dma_avalon_char_control_slave|cpu_data_master_read_data_valid_video_character_buffer_with_dma_avalon_char_control_slave_shift_register ; 33      ;
; RamAndFlash_sopc:RamAndFlash_inst|onchip_memory_s1_arbitrator:the_onchip_memory_s1|cpu_data_master_read_data_valid_onchip_memory_s1_shift_register                                                                                                                            ; 33      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma_avalon_control_slave_arbitrator:the_video_pixel_buffer_dma_avalon_control_slave|cpu_data_master_read_data_valid_video_pixel_buffer_dma_avalon_control_slave_shift_register                                           ; 33      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_ctrl_src2_choose_imm~1                                                                                                                                                                                                        ; 33      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                              ; 33      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_logic_op[0]                                                                                                                                                                                                                   ; 33      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_logic_op[1]                                                                                                                                                                                                                   ; 33      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~2                                                                                                                                                                   ; 33      ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_grant_vector[1]~0                                                                                                                  ; 33      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                                                               ; 33      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|ctrl_readdata[1]~34                                                                                                                                                     ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|buffer_start_address[2]~1                                                                                                                                                                 ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|snap_strobe~0                                                                                                                                                                                                               ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|always0~1                                                                                                                                                                                                                   ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|always0~0                                                                                                                                                                                                                   ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                                                                     ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_rot_rn[2]                                                                                                                                                                                                                     ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|always2~2                                                                                                                                                                                 ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_rot_rn[4]                                                                                                                                                                                                                     ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_fill_bit                                                                                                                                                                                                                  ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                               ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_ctrl_mem                                                                                                                                                                                                                      ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_slow_inst_result_en~0                                                                                                                                                                                                         ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                                                                  ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                  ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~14                                                                                                                                             ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[36]                                                           ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[37]                                                           ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[5]                                                                                                                                                                                                                         ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_grant_vector[1]~0                                                                                                                                          ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[15]~32                                                                                                                                                                                                              ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                     ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|pio_seg7:the_pio_seg7|always0~1                                                                                                                                                                                                             ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_state.000000010                                                                                                                                                                                                           ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|Add8~5                                                                                                                                                                                                                          ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|Add8~3                                                                                                                                                                                                                          ; 32      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|slave_readdata[11]~10                                                                                                                                                                     ; 31      ;
; RamAndFlash_sopc:RamAndFlash_inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_data_master_requests_sysid_control_slave~1                                                                                                                                       ; 31      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|delayed_x_position[2]~0                                                                                                                                                 ; 30      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[12]                                                                                                                                                                                                                        ; 30      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[2]                                                                                                                                                                                                                         ; 30      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_hbreak_req                                                                                                                                                                                                                    ; 30      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[0]                                                                                                                                                                                                                  ; 30      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|readdata[4]~0                                                                                                                                                                                   ; 29      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~3                                                                                                                                                                   ; 29      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_alu_result~2                                                                                                                                                                                                                  ; 29      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_ctrl_logic                                                                                                                                                                                                                    ; 29      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[1]                                                                                                                                                                                                                  ; 29      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_line_field[5]                                                                                                                                                                                                         ; 29      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[26]~1                                                                                                                                                                                                      ; 28      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[26]~0                                                                                                                                                                                                      ; 28      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[3]                                                                                                                                                                                                                  ; 28      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma_avalon_char_control_slave_arbitrator:the_video_character_buffer_with_dma_avalon_char_control_slave|video_character_buffer_with_dma_avalon_char_control_slave_read                                           ; 27      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|fifo_read~0                                                                                                                                            ; 27      ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0_avalon_ps2_slave_arbitrator:the_ps2_0_avalon_ps2_slave|cpu_data_master_read_data_valid_ps2_0_avalon_ps2_slave_shift_register                                                                                                          ; 27      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_src2_hazard_E                                                                                                                                                                                                                 ; 27      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[2]                                                                                                                                                                                                                  ; 27      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                          ; 26      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                ; 26      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[8]~0                                                                                                                                               ; 26      ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_pllc1_domain_synch_module:RamAndFlash_sopc_reset_clk_pllc1_domain_synch|data_out                                                                                                                                 ; 26      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                                                            ; 26      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_latency_counter[1]                                                                                                                                                           ; 26      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_ld_align_sh16                                                                                                                                                                                                                 ; 25      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_bht_data[1]                                                                                                                                                                                                                   ; 25      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[6]                                                                                                                                                                                                                  ; 25      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[4]                                                                                                                                                                                                                  ; 25      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|f_select                                                                                                                                                                                                                    ; 24      ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|data_to_cpu[4]~0                                                                                                                                                                                                              ; 24      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_ctrl_exception                                                                                                                                                                                                                ; 24      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_ctrl_crst                                                                                                                                                                                                                     ; 24      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_ctrl_break                                                                                                                                                                                                                    ; 24      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                            ; 24      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                    ; 24      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_valid_jmp_indirect                                                                                                                                                                                                            ; 24      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_ctrl_alu_subtract                                                                                                                                                                                                             ; 24      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|refresh_request                                                                                                                                                                                                             ; 24      ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK                                                                                                        ; 24      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[7]                                                                                                                                                                                                                  ; 24      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_ctrl_jmp_indirect                                                                                                                                                                                                             ; 23      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_ctrl_a_not_src                                                                                                                                                                                                                ; 23      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|present_state.STATE_1_LOOP_FIFO                                                                                                                        ; 23      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[5]                                                                                                                                                                                                                  ; 23      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_line_field[2]                                                                                                                                                                                                         ; 23      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                              ; 22      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|oci_ienable[31]                                                                                                                                   ; 22      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[13]                                                                                                                                                                                                                        ; 22      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|za_valid                                                                                                                                                                                                                    ; 22      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_state.000000001                                                                                                                                                                                                           ; 22      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_tag_field[1]                                                                                                                                                                                                          ; 22      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[1]                                                                                                                                                            ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                  ; 21      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                      ; 21      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_alu_result[21]~3                                                                                                                                                                                                              ; 21      ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                         ; 21      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[0]                                                                                                                                                            ; 21      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                          ; 20      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_vga_controller:the_video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[2]~22                                                                                                                              ; 20      ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi_spi_control_port_arbitrator:the_mmc_spi_spi_control_port|mmc_spi_spi_control_port_in_a_read_cycle~0                                                                                                                                 ; 20      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[16]                                                                                                                                                                                                                        ; 20      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[14]                                                                                                                                                                                                                        ; 20      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                         ; 20      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_tag_field_nxt~0                                                                                                                                                                                                       ; 20      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|r_2~4                                                                                                                                                                                        ; 20      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_regnum_a_cmp_D                                                                                                                                                                                                                ; 20      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_tag_field[0]                                                                                                                                                                                                          ; 20      ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|pulse_ram_output~1                                                                                                                                ; 19      ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|readdata[5]~1                                                                                                                                                                                                               ; 19      ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|ps2_clk_reg                                                                                                                                                                                   ; 19      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[11]                                                                                                                                                                                                                        ; 19      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[0]                                                                                                                                                                                                                         ; 19      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_address[0]                                                                                                                                                               ; 19      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0_s1_arbitrator:the_uart0_s1|cpu_data_master_requests_uart0_s1~0                                                                                                                                                                        ; 19      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_line[5]                                                                                                                                                                                                                 ; 19      ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|in_a_write_cycle                                                                                                                                                 ; 19      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_state.001000000                                                                                                                                                                                                           ; 19      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[10]                                                                                                                                                                                                                 ; 19      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_line_field[4]                                                                                                                                                                                                         ; 19      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_line_field[3]                                                                                                                                                                                                         ; 19      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|always5~2                                                                                                                                                                                                                   ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[28]~21                                                               ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0_s1_arbitrator:the_uart0_s1|uart0_s1_in_a_read_cycle~0                                                                                                                                                                                 ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~4                                                                                                                                                                   ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_ctrl_ld_signed                                                                                                                                                                                                                ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_fill_starting_d1                                                                                                                                                                                                           ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|last_ps2_clk                                                                                                                                                                                  ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|comb~0                                                                                                                                                                                  ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[15]                                                                                                                                                                                                                        ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|r_0~1                                                                                                                                                                          ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|pio_seg7_s1_arbitrator:the_pio_seg7_s1|cpu_data_master_granted_pio_seg7_s1                                                                                                                                                                  ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_valid_from_E                                                                                                                                                                                                                  ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|av_waitrequest~2                                                                                                                                                                                                    ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|init_done                                                                                                                                                                                                                   ; 18      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|WideOr9~0                                                                                                                                                                                                                   ; 18      ;
; button_debouncer:bd_btL|counter[0]                                                                                                                                                                                                                                            ; 17      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                       ; 17      ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[17]~51                                                                                                                             ; 17      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_ctrl_hi_imm16~0                                                                                                                                                                                                               ; 17      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                     ; 17      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|Equal59~1                                                                                                                                                                                                                       ; 17      ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION                                                                                                ; 17      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[9]                                                                                                                                                                                                                  ; 17      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[8]                                                                                                                                                                                                                  ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                  ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|baud_clk_en~2                                                                                                                                                                                         ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0|always0~2                                                                                                                                                                             ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|always0~2                                                                                                                                                                             ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|period_l_wr_strobe~3                                                                                                                                                                                                        ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|period_h_wr_strobe~2                                                                                                                                                                                                        ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0|RamAndFlash_sopc_clock_0_slave_FSM:slave_FSM|Selector1~6                                                                                                                              ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|rxd_edge                                                                                                                                                                                              ; 16      ;
; button_debouncer:bd_btL|Equal0~5                                                                                                                                                                                                                                              ; 16      ;
; button_debouncer:bd_btL|Equal0~4                                                                                                                                                                                                                                              ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                                                            ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                  ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always1~0                                                                                                                                                                      ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always4~0                                                                                                                                                                      ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|always1~0                                                                                                                                                                                    ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|always4~0                                                                                                                                                                                    ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|Equal2~5                                                                                                                                                                                          ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|data_to_cpu[14]~0                                                                                                                                                                                                       ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|divisor_wr_strobe~0                                                                                                                                                                               ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                                                              ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_tx:the_uart0_tx|always4~0                                                                                                                                                                                             ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr~19                                                                   ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                             ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|r_1~0                                                                                                                                                                                        ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[13]~50                                                                                                                                                                                                     ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_ctrl_hi_imm16~1                                                                                                                                                                                                               ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[21]                                                                                                                                                                                                                        ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|Equal2~1                                                                                                                                                                                          ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[4]                                                                                                                                                                                                                         ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[3]                                                                                                                                                                                                                         ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|slaveselect_wr_strobe                                                                                                                                                                                                   ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|slaveselect_wr_strobe                                                                                                                                                                                                         ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|always6~0                                                                                                                                                                                                               ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|always6~0                                                                                                                                                                                                                     ; 16      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|i_read                                                                                                                                                                                                                          ; 16      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                           ; 15      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_rgb_resampler:the_video_rgb_resampler|stream_in_ready~0                                                                                                                                                                               ; 15      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|empty_dff                                                                                                             ; 15      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|Equal2~4                                                                                                                                                                                          ; 15      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|data[9]~0                                                                                                                                                ; 15      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_src2[24]~0                                                                                                                                                                                                                    ; 15      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_src1_hazard_E                                                                                                                                                                                                                 ; 15      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|comb~0                                                                                                                                                                                                     ; 15      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[0]                                                                                                                                                                                                                         ; 15      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_ctrl_b_is_dst                                                                                                                                                                                                                 ; 15      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[2]                                                                                                                                                                                                                         ; 15      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[1]                                                                                                                                                                                                                         ; 15      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                              ; 15      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|fifo_write~1                                                                                                                                           ; 14      ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|comb~0                                                                                                                                                                                                                      ; 14      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|readdata[31]~12                                                                                                                                                                                 ; 14      ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                            ; 14      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_src2_imm[30]~0                                                                                                                                                                                                                ; 14      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_ic_fill_starting_d1                                                                                                                                                                                                           ; 14      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                            ; 14      ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|send_command_to_PS2_port~1                                                                                                                                                                                                  ; 14      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|RamAndFlash_sopc_clock_1_out_granted_sdram_s1~0                                                                                                                                                            ; 14      ;
; RamAndFlash_sopc:RamAndFlash_inst|pio_led_s1_arbitrator:the_pio_led_s1|cpu_data_master_granted_pio_led_s1                                                                                                                                                                     ; 14      ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|transmitting                                                                                                                                                                                                            ; 14      ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|received_data_en                                                                                                                                            ; 14      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|fifo_write                                                                                                                                                                                ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|Equal2~3                                                                                                                                                                                          ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|stream_out_data[9]~0                                                                                                                                     ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_data_master_granted_sysid_control_slave~0                                                                                                                                        ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_tx:the_uart0_tx|do_load_shifter                                                                                                                                                                                       ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[1]                                                                                                                                                                                                                         ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[1]~13                                                                ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[6]                                                                                                                                                                                                                 ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[5]                                                                                                                                                                                                                 ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wb_active                                                                                                                                                                                                                  ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_state.100000000                                                                                                                                                                                                           ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src2[0]                                                                                                                                                                                                                       ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src2[1]                                                                                                                                                                                                                       ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src2[2]                                                                                                                                                                                                                       ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src2[3]                                                                                                                                                                                                                       ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src2[4]                                                                                                                                                                                                                       ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_vga_controller:the_video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|blanking_pulse                                                                                                                                   ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[15]                                                                                                                                                                                                                 ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[14]                                                                                                                                                                                                                 ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[13]                                                                                                                                                                                                                 ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[12]                                                                                                                                                                                                                 ; 13      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[11]                                                                                                                                                                                                                 ; 13      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                  ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                          ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma_avalon_pixel_dma_master_arbitrator:the_video_pixel_buffer_dma_avalon_pixel_dma_master|selecto_2_1[0]                                                                                                                 ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma_avalon_pixel_dma_master_arbitrator:the_video_pixel_buffer_dma_avalon_pixel_dma_master|selecto_2_1[1]                                                                                                                 ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|stream_out_data[7]~1                                                                                                                                   ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                        ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[1]~76                                                                                                                                                                                                      ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[1]~75                                                                                                                                                                                                      ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[8]                                                                                                                                                                                                                         ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_ctrl_retaddr                                                                                                                                                                                                                  ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[3]                                                                                                                                                                                                                         ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[10]                                                                                                                                                                                                                ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[9]                                                                                                                                                                                                                 ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[8]                                                                                                                                                                                                                 ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[7]                                                                                                                                                                                                                 ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|Equal0~4                                                                                                                                                                                                                    ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|i_state.011                                                                                                                                                                                                                 ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|i_state.000                                                                                                                                                                                                                 ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|Equal8~1                                                                                                                                                                                                                ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[7]~2                                                                                                                                                                                                                 ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|pending~9                                                                                                                                                                                                                   ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|present_state.STATE_2_READ_BUFFER                                                                                                                                                         ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|altera_up_video_128_character_rom:Character_Rom|altsyncram:character_data_rom|altsyncram_n8i1:auto_generated|q_a[0]                                                     ; 12      ;
; RamAndFlash_sopc:RamAndFlash_inst|pio_led:the_pio_led|always0~2                                                                                                                                                                                                               ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|fifo_read                                                                                                                                                                                 ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_rgb_resampler:the_video_rgb_resampler|stream_out_data[17]~0                                                                                                                                                                           ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|do_start_rx                                                                                                                                                                                           ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|Equal1~0                                                                                                                                                                                  ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                                                             ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_alpha_blender:the_video_alpha_blender|foreground_ready~0                                                                                                                                                                              ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_ctrl_shift_rot                                                                                                                                                                                                                ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|fifo_rd~0                                                                                                                                                                                                           ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                                                              ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|hbreak_enabled                                                                                                                                                                                                                  ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[5]                                                                                                                                                                                                                         ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_fill_starting~0                                                                                                                                                                                                            ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|i_state.010                                                                                                                                                                                                                 ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|i_state.101                                                                                                                                                                                                                 ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                              ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_instruction_master_granted_cfi_flash_s1~0                                                                                                                    ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_latency_counter[0]                                                                                                                                                           ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_addr[7]~0                                                                                                                                                                                                                 ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|SCLK_reg                                                                                                                                                                                                                ; 11      ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|transmitting                                                                                                                                                                                                                  ; 11      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                                ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                  ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|transmitting~10                                                                                                                                                                                                               ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|s_ps2_transceiver.PS2_STATE_0_IDLE                                                                                                                                                            ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|pending_reads[0]                                                                                                                                                                          ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~0                                                                                                                                              ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|got_new_char                                                                                                                                                                                          ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|data_to_cpu[4]~1                                                                                                                                                                                                              ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|x_position[1]~18                                                                                                                                                        ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~33                                                                                                                                                                  ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_vga_controller:the_video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|line_counter[9]~12                                                                                                                               ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_ld_align_sh8                                                                                                                                                                                                                  ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_c4c:wrptr_gp|counter13a[3]                                                                                                    ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_c4c:wrptr_gp|counter13a[2]                                                                                                    ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                      ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                      ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_readdatavalid_d1                                                                                                                                                                                                              ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1|always15~0                                                                              ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|control_wr_strobe~0                                                                                                                                                                               ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[4]                                                                                                                                                                                                                 ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[3]                                                                                                                                                                                                                 ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                                                                 ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~28                                                                                                                                                                       ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0_avalon_ps2_slave_arbitrator:the_ps2_0_avalon_ps2_slave|cpu_data_master_qualified_request_ps2_0_avalon_ps2_slave~0                                                                                                                     ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma_avalon_control_slave_arbitrator:the_video_pixel_buffer_dma_avalon_control_slave|cpu_data_master_requests_video_pixel_buffer_dma_avalon_control_slave~2                                                               ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_data_master_qualified_request_cfi_flash_s1~2                                                                                                                 ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_instruction_master_requests_cfi_flash_s1~0                                                                                                                   ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|i_addr[11]                                                                                                                                                                                                                  ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|y_position[8]                                                                                                                                                           ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|y_position[7]                                                                                                                                                           ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|y_position[6]                                                                                                                                                           ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|y_position[5]                                                                                                                                                           ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|y_position[4]                                                                                                                                                           ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|y_position[3]                                                                                                                                                           ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|x_position[9]                                                                                                                                                           ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|x_position[8]                                                                                                                                                           ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|x_position[7]                                                                                                                                                           ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|x_position[6]                                                                                                                                                           ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|x_position[5]                                                                                                                                                           ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|x_position[4]                                                                                                                                                           ; 10      ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|x_position[3]                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                  ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_pllc1_domain_synch_module:RamAndFlash_sopc_reset_clk_pllc1_domain_synch|data_out~_wirecell                                                                                                                       ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                       ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|Equal0~2                                                                                                                                                                                      ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|always2~3                                                                                                                                                                                 ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|y_position[7]~18                                                                                                                                                        ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|y_position[7]~17                                                                                                                                                        ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma_avalon_char_control_slave_arbitrator:the_video_character_buffer_with_dma_avalon_char_control_slave|cpu_data_master_requests_video_character_buffer_with_dma_avalon_char_control_slave                       ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                      ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[0]                                                                                                                                                                                                                 ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                                                                           ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|ps2_command[7]~1                                                                                                                                    ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_tx:the_uart0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[5]~1                                                                                                                                       ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_hm6:rdptr_g1p|counter5a2                                                                                                      ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_alpha_blender:the_video_alpha_blender|background_ready~1                                                                                                                                                                              ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|cur_bit[1]                                                                                                                                          ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wb_wr_starting                                                                                                                                                                                                             ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_run                                                                                                                                                     ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|onchip_memory_s1_arbitrator:the_onchip_memory_s1|cpu_data_master_requests_onchip_memory_s1                                                                                                                                                  ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_qualified_request_cpu_jtag_debug_module~1                                                                                                                        ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_want_fill                                                                                                                                                                                                                  ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                 ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module~4                                                                                                                                 ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_line[6]                                                                                                                                                                                                                 ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_line[4]                                                                                                                                                                                                                 ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_line[3]                                                                                                                                                                                                                 ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_line[2]                                                                                                                                                                                                                 ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_line[1]                                                                                                                                                                                                                 ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_line[0]                                                                                                                                                                                                                 ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|WideOr1                                                                                                                                                          ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_data_master_requests_cfi_flash_s1                                                                                                                            ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal1~0                                                                                                                                                              ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_state.000000100                                                                                                                                                                                                           ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_state.010000000                                                                                                                                                                                                           ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|full_dff                                                                                                                                          ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|clear_screen                                                                                                                                                            ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                                ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                ; 9       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                                ; 9       ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                  ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|onchip_memory:the_onchip_memory|wren                                                                                                                                                                                                        ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_shift_reg[1]~1                                                                                                                                         ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|onchip_memory_s2_arbitrator:the_onchip_memory_s2|video_pixel_buffer_dma_avalon_pixel_dma_master_read_data_valid_onchip_memory_s2_shift_register                                                                                             ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_o8b:wr_ptr|_~0                                                                                                                               ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|received_data[7]~1                                                                                                                                          ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[1]~10                                                                                                                                        ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|back_buf_start_address[25]~8                                                                                                                                                              ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|control_reg[25]~10                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|back_buf_start_address[7]~6                                                                                                                                                               ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|control_reg[1]~8                                                                                                                                                        ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|back_buf_start_address[17]~4                                                                                                                                                              ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_497:usedw_counter|_~0                                                                                                                        ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|back_buf_start_address[12]~2                                                                                                                                                              ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|control_reg[10]~5                                                                                                                                                       ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|pending_reads[2]~0                                                                                                                                                                        ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|usedw_will_be_1~0                                                          ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                    ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|empty_dff                                                                                                                                         ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                   ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                                                          ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                                                           ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma_avalon_control_slave_arbitrator:the_video_pixel_buffer_dma_avalon_control_slave|cpu_data_master_granted_video_pixel_buffer_dma_avalon_control_slave                                                                  ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_pass0                                                                                                                                                                                                                     ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_sel_fill0                                                                                                                                                                                                                 ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_pass1                                                                                                                                                                                                                     ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_sel_fill1                                                                                                                                                                                                                 ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_slow_ld_data_fill_bit                                                                                                                                                                                                         ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_pass2                                                                                                                                                                                                                     ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_sel_fill2                                                                                                                                                                                                                 ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_pass3                                                                                                                                                                                                                     ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_sel_fill3                                                                                                                                                                                                                 ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|tx_wr_strobe~0                                                                                                                                                                                    ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_hm6:rdptr_g1p|counter5a3                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_hm6:rdptr_g1p|counter5a0                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_c4c:wrptr_gp|counter13a[0]                                                                                                    ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                            ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                     ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|Equal191~0                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[2]                                                                                                                                                                                                                       ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[3]                                                                                                                                                                                                                       ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[4]                                                                                                                                                                                                                       ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[5]                                                                                                                                                                                                                       ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[6]                                                                                                                                                                                                                       ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[7]                                                                                                                                                                                                                       ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[8]                                                                                                                                                                                                                       ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[9]                                                                                                                                                                                                                       ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[10]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[11]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[12]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[13]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[14]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[15]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[16]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[17]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[18]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[19]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[20]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[21]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[22]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[23]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[24]                                                                                                                                                                                                                      ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|i_count[1]                                                                                                                                                                                                                  ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|cur_bit[0]                                                                                                                                          ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|write_tx_holding                                                                                                                                                                                                        ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|write_tx_holding                                                                                                                                                                                                              ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[11]                                                                                                                                                                                                                ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|p1_cpu_data_master_latency_counter~3                                                                                                                                                         ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_valid                                                                                                                                                                                                                         ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma_avalon_char_buffer_slave_arbitrator:the_video_character_buffer_with_dma_avalon_char_buffer_slave|cpu_data_master_requests_video_character_buffer_with_dma_avalon_char_buffer_slave                          ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|always144~0                                                                                                                                                                                                                     ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_count[1]                                                                                                                                                                                                                  ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|control_wr_strobe                                                                                                                                                                                                       ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|shift_reg[1]~1                                                                                                                                                                                                          ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|control_wr_strobe                                                                                                                                                                                                             ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|shift_reg[3]~2                                                                                                                                                                                                                ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|shift_reg[3]~0                                                                                                                                                                                                                ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_byteenable[0]                                                                                                                                                                                                                 ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_slavearbiterlockenable                                                                                                             ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_state.000001000                                                                                                                                                                                                           ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|Add4~24                                                                                                                                                                                   ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|Add4~22                                                                                                                                                                                   ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|Add4~20                                                                                                                                                                                   ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|Add4~18                                                                                                                                                                                   ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|Add4~16                                                                                                                                                                                   ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|Add4~14                                                                                                                                                                                   ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|Add4~12                                                                                                                                                                                   ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|Add4~10                                                                                                                                                                                   ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|Add4~8                                                                                                                                                                                    ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|Add4~6                                                                                                                                                                                    ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|Add4~4                                                                                                                                                                                    ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_regnum_b_cmp_D                                                                                                                                                                                                                ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|slowcount[4]                                                                                                                                                                                                                  ; 8       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_tag_field[3]                                                                                                                                                                                                          ; 8       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                      ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|cntr_397:usedw_counter|_~0                                                                                            ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|cntr_n8b:wr_ptr|_~0                                                                                                   ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|cntr_n8b:rd_ptr_msb|_~0                                                                                                                           ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_n8b:wr_ptr|_~0                                                        ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[1]~9                                                                                                                                         ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_in[0]~9                                                                                                                                          ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|control_reg[20]~7                                                                                                                                                       ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|pixel_address[3]~13                                                                                                                                                                       ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|always6~0                                                                                                                                                                                    ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|always7~0                                                                                                                                                                                    ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|always8~0                                                                                                                                                                                    ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|buf_readdata[0]~1                                                                                                                                                       ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                            ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[21]~44                                                                                                                                                              ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                               ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                  ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|comb~0                                                                                                                                                                  ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_tag_wraddress[1]~5                                                                                                                                                                                                           ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                     ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1|always1~0                                                                               ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|valid                                                                                                                                                    ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[1]                                                                                                                                                                                                                 ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[7]                                                                                                                                                                                                                         ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_hm6:rdptr_g1p|counter5a5                                                                                                      ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_hm6:rdptr_g1p|counter5a4                                                                                                      ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_hm6:rdptr_g1p|counter5a1                                                                                                      ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_c4c:wrptr_gp|counter13a[5]                                                                                                    ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_c4c:wrptr_gp|counter13a[1]                                                                                                    ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|delayed_buf_waitrequest~0                                                                                                                                               ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_chipselect~0                                                                                                                                               ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_waits_for_read~0                                                                                                                                           ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_in_a_read_cycle~0                                                                                                                                          ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|i_count[2]                                                                                                                                                                                                                  ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1|updated_one_count~3                                                                     ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_1_out_to_sdram_s1|updated_one_count~3                                                                     ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1_out_arbitrator:the_RamAndFlash_sopc_clock_1_out|r_2~1                                                                                                                                                              ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                               ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[21]                                                                                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[20]                                                                                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[19]                                                                                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[18]                                                                                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[17]                                                                                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[16]                                                                                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[15]                                                                                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[14]                                                                                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[13]                                                                                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[12]                                                                                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                          ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[23]                                                                                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[24]                                                                                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wr_data_cnt[3]                                                                                                                                                                                                             ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wb_wr_active                                                                                                                                                                                                               ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_alu_result[22]                                                                                                                                                                                                                ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0_in_arbitrator:the_RamAndFlash_sopc_clock_0_in|cpu_instruction_master_requests_RamAndFlash_sopc_clock_0_in~0                                                                                                        ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0_avalon_ps2_slave_arbitrator:the_ps2_0_avalon_ps2_slave|cpu_data_master_granted_ps2_0_avalon_ps2_slave                                                                                                                                 ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma_avalon_char_control_slave_arbitrator:the_video_character_buffer_with_dma_avalon_char_control_slave|cpu_data_master_requests_video_character_buffer_with_dma_avalon_char_control_slave~2                     ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_requests_cpu_jtag_debug_module~4                                                                                                                          ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|comb~0                                                                                                                                                                                                                      ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|in_a_write_cycle                                                                                                                                                                                           ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_count[2]                                                                                                                                                                                                                  ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_cdr                                                              ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|Equal2~0                                                                                                                                                                                                                      ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_dbs_address[1]                                                                                                                                          ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_begins_xfer~0                                                                                                                      ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cpu_instruction_master_qualified_request_cfi_flash_s1~1                                                                                                          ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1_in_arbitrator:the_RamAndFlash_sopc_clock_1_in|cpu_data_master_qualified_request_RamAndFlash_sopc_clock_1_in~0                                                                                                      ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_byteenable[2]                                                                                                                                                                                                                 ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_tag[11]                                                                                                                                                                                                                 ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_tag[12]                                                                                                                                                                                                                 ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cfi_flash_s1_wait_counter[0]                                                                                                                                     ; 7       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_3_TRANSMIT_DATA                                                                                                         ; 7       ;
; sld_hub:auto_hub|node_ena_proc~1                                                                                                                                                                                                                                              ; 6       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                                  ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                  ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|always1~2                                                                                                                                                   ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|cntr_m8b:rd_ptr_msb|_~0                                                                                               ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_m8b:rd_ptr_msb|_~0                                                    ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|line_address[5]~9                                                                                                                                                                         ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|line_address[5]~8                                                                                                                                                                         ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|always2~0                                                                                                                                                               ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|Equal0~1                                                                                                                                               ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|comb~1                                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_control_reg_rddata_muxed[2]~0                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_ctrl_shift_rot_left                                                                                                                                                                                                           ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                  ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|period_l_wr_strobe~2                                                                                                                                                                                                        ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[0]                                              ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                     ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|clr_break_line                                                                                                                                                                                                                  ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[0]~1                                                                                                                                               ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_tx:the_uart0_tx|tx_ready                                                                                                                                                                                              ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|stream_out_endofpacket~1                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                                                       ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                                                       ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_dst_regnum[0]~3                                                                                                                                                                                                               ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_rdv_counter[0]                                                                                                                                                           ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_rdv_counter[1]                                                                                                                                                           ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|pio_btn0_s1_arbitrator:the_pio_btn0_s1|cpu_data_master_granted_pio_btn0_s1                                                                                                                                                                  ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[6]                                                                                                                                                                                                                         ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|dc_tag_wr_port_addr~0                                                                                                                                                                                                           ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                            ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[0]                                              ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                          ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_c4c:wrptr_gp|counter13a[4]                                                                                                    ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|stream_in_ready~0                                                                                                                                        ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|stream_out_valid                                                                                                                                         ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                            ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_ctrl_shift_right_arith~0                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_issue                                                                                                                                                                                                                         ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_winner~0                                                                                                                                               ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_valid~1                                                                                                                                                                                                                       ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                                       ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[1]                                                                                                                                                                                                                       ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[25]                                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[26]                                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[27]                                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[28]                                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[29]                                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[30]                                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[31]                                                                                                                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0_out_arbitrator:the_RamAndFlash_sopc_clock_0_out|r_2~1                                                                                                                                                              ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_count[0]                                                                                                                                                                                                                  ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mem_baddr[10]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mem_baddr[9]                                                                                                                                                                                                                  ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mem_baddr[8]                                                                                                                                                                                                                  ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mem_baddr[7]                                                                                                                                                                                                                  ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mem_baddr[6]                                                                                                                                                                                                                  ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mem_baddr[5]                                                                                                                                                                                                                  ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma_avalon_char_buffer_slave_arbitrator:the_video_character_buffer_with_dma_avalon_char_buffer_slave|cpu_data_master_granted_video_character_buffer_with_dma_avalon_char_buffer_slave                           ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1_in_arbitrator:the_RamAndFlash_sopc_clock_1_in|cpu_data_master_granted_RamAndFlash_sopc_clock_1_in~1                                                                                                                ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1_in_arbitrator:the_RamAndFlash_sopc_clock_1_in|cpu_data_master_granted_RamAndFlash_sopc_clock_1_in~0                                                                                                                ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0_spi_control_port_arbitrator:the_spi0_spi_control_port|cpu_data_master_requests_spi0_spi_control_port~0                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi_spi_control_port_arbitrator:the_mmc_spi_spi_control_port|cpu_data_master_requests_mmc_spi_spi_control_port~0                                                                                                                        ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module~5                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[0]                                                                                                                                              ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[1]                                                                                                                                              ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|pll_pll_slave_arbitrator:the_pll_pll_slave|cpu_data_master_granted_pll_pll_slave                                                                                                                                                            ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|wr_strobe                                                                                                                                                                                                               ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|state[4]                                                                                                                                                                                                                ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|state[0]                                                                                                                                                                                                                ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|tx_holding_primed                                                                                                                                                                                                       ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|always11~0                                                                                                                                                                                                                    ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|wr_strobe                                                                                                                                                                                                                     ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|tx_holding_primed                                                                                                                                                                                                             ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                            ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_addend[0]                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_arb_addend[1]                                                                                                                      ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_byteenable[1]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_byteenable[3]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cfi_flash_s1_wait_counter[1]                                                                                                                                     ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|s_ps2_transceiver.PS2_STATE_3_END_TRANSFER                                                                                                                                                    ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|full_dff                                                                                                              ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|pending_reads[2]                                                                                                                                                                          ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|pending_reads[3]                                                                                                                                                                          ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[28]                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[29]                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[30]                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[31]                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[1]                                                                                                                                  ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[22]                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[23]                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[24]                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[25]                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[26]                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[27]                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src1[0]                                                                                                                                                                                                                       ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[31]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[30]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[29]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[28]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[27]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[26]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[25]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[24]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[23]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[22]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[21]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[20]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[19]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[18]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[17]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_writedata[16]                                                                                                                                                                                                                 ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_tag_field[2]                                                                                                                                                                                                          ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_tag_field[12]                                                                                                                                                                                                         ; 6       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_tag_field[13]                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~16                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~3                                                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~0                                                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_ic_fill_starting~1_wirecell                                                                                                                                                                                                   ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|control_wr_strobe~2                                                                                                                                                                                                         ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|pio_sw_s1_arbitrator:the_pio_sw_s1|cpu_data_master_granted_pio_sw_s1~3                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                           ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1|full_5                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|usedw_is_1_dff                                                                                                                                    ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1|full_4                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|always2~0                                                                                                                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|enlarge_height_counter[1]                                                                                                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|present_state.STATE_0_GET_CURRENT_LINE                                                                                                                 ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|ROE                                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|ROE                                                                                                                                                                                                                           ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|r_1~1                                                                                                                                                                                        ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1|full_3                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[3]                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[4]                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[5]                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[1]                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[2]                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|M_iw[6]                                                                                                                                                                                                                         ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_fill_dp_offset[0]                                                                                                                                                                                                          ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1|full_2                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_c4c:wrptr_gp|_~0                                                                                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_status_reg_pie                                                                                                                                                                                                                ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                           ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[0]~108                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[1]~104                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[2]~100                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[3]~96                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[4]~92                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[5]~88                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[6]~84                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[7]~80                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[8]~74                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[9]~71                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[10]~68                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[11]~65                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[12]~62                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[13]~59                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[14]~56                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[15]~53                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[16]~49                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[17]~46                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[18]~43                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[19]~40                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[20]~37                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[21]~34                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[22]~31                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[23]~28                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[24]~25                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[25]~22                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[26]~19                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[27]~16                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[28]~13                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[18]                                                                                                                                                                                                                        ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[29]~10                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[19]                                                                                                                                                                                                                        ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[30]~7                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[20]                                                                                                                                                                                                                        ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_data_unfiltered[31]~4                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|Equal59~4                                                                                                                                                                                                                       ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1|full_1                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|Equal3~5                                                                                                                                            ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[1]                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[2]                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[3]                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[4]                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[5]                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wb_rd_addr_starting                                                                                                                                                                                                        ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_hm6:rdptr_g1p|counter5a7                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_hm6:rdptr_g1p|counter5a6                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_c4c:wrptr_gp|counter13a[6]                                                                                                    ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_c4c:wrptr_gp|counter13a[7]                                                                                                    ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_arith_result[0]~12                                                                                                                                                                                                            ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                            ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|Equal59~2                                                                                                                                                                                                                       ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|Equal59~0                                                                                                                                                                                                                       ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_pc[1]                                                                                                                                                                                                                         ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|F_pc[0]                                                                                                                                                                                                                         ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_begintransfer~0                                                                                                                                            ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                                                    ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[12]                                                                                                                                                                                                                        ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[14]                                                                                                                                                                                                                        ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[15]                                                                                                                                                                                                                        ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_arith_result[31]~0                                                                                                                                                                                                            ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[35]                                                           ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                             ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                            ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_ctrl_ld_st_bypass                                                                                                                                                                                                             ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module                                                                                                                                   ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|tri_state_bridge_avalon_slave_end_xfer~0                                                                                                                         ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|d1_reasons_to_wait                                                                                                                                                               ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0_s1_arbitrator:the_uart0_s1|d1_reasons_to_wait                                                                                                                                                                                         ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|p1_data_to_cpu[10]~0                                                                                                                                                                                                          ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|RamAndFlash_sopc_clock_1_slave_FSM:slave_FSM|Selector3~2                                                                                                                              ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|av_waitrequest                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0_in_arbitrator:the_RamAndFlash_sopc_clock_0_in|cpu_instruction_master_qualified_request_RamAndFlash_sopc_clock_0_in~0                                                                                               ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_slavearbiterlockenable                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mem_stall                                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_shift_rot_stall                                                                                                                                                                                                               ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[0]                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_0:the_RamAndFlash_sopc_clock_0|RamAndFlash_sopc_clock_0_master_FSM:master_FSM|master_read                                                                                                                            ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[1]                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|RamAndFlash_sopc_clock_1_out_qualified_request_sdram_s1~0                                                                                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1:the_RamAndFlash_sopc_clock_1|RamAndFlash_sopc_clock_1_master_FSM:master_FSM|master_read                                                                                                                            ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|Equal8~0                                                                                                                                                                                                                ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|state[4]                                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|state[0]                                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_tag[9]                                                                                                                                                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_tag[8]                                                                                                                                                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_tag[7]                                                                                                                                                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_tag[6]                                                                                                                                                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_tag[5]                                                                                                                                                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_tag[4]                                                                                                                                                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_tag[3]                                                                                                                                                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_tag[2]                                                                                                                                                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_tag[1]                                                                                                                                                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_tag[0]                                                                                                                                                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_ap_offset[1]                                                                                                                                                                                                            ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_latency_counter[0]                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_latency_counter[1]                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1_in_arbitrator:the_RamAndFlash_sopc_clock_1_in|cpu_data_master_byteenable_RamAndFlash_sopc_clock_1_in[1]~1                                                                                                          ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_clock_1_in_arbitrator:the_RamAndFlash_sopc_clock_1_in|cpu_data_master_byteenable_RamAndFlash_sopc_clock_1_in[1]~0                                                                                                          ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_tag[10]                                                                                                                                                                                                                 ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|cfi_flash_s1_wait_counter[2]                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|m_state.000100000                                                                                                                                                                                                           ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_pllc0_domain_synch_module:RamAndFlash_sopc_reset_clk_pllc0_domain_synch|data_out                                                                                                                                 ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|pending                                                                                                                                                                                                                     ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|SCLK_reg                                                                                                                                                                                                                      ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|s_ps2_receiver.PS2_STATE_2_DATA_IN                                                                                                                          ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|cntr_397:usedw_counter|counter_reg_bit[6]                                                                             ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|cntr_397:usedw_counter|counter_reg_bit[5]                                                                             ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|pending_reads[1]                                                                                                                                                                          ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|line_address[5]                                                                                                                                                                           ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|line_address[4]                                                                                                                                                                           ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|y_position[2]                                                                                                                                                           ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|stream_out_valid                                                                                                                                       ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|enlarge_width_counter[0]                                                                                                                                 ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[2]                                                                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[0]                                                                                                                                  ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_slow_inst_sel                                                                                                                                                                                                                 ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_fill_has_started                                                                                                                                                                                                           ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                           ; 5       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_address_tag_field[11]                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~5                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                           ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_count[3]~2                                                                                                                                             ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_count~0                                                                                                                                                ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_count[0]                                                                                                                                               ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|pending_reads[2]~1                                                                                                                                                                        ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|rd_ptr_lsb                                                                                                            ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|Equal5~0                                                                                                                                                                                  ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1_module:rdv_fifo_for_RamAndFlash_sopc_clock_0_out_to_sdram_s1|full_6                                                                                  ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|rd_ptr_lsb                                                                                                                                        ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|back_buf_start_address[25]~1                                                                                                                                                              ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|always1~0                                                                                                                                                                                 ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|rd_ptr_lsb                                                                 ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|fifo_write~0                                                                                                                                           ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|Equal1~1                                                                                                                                               ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|status_wr_strobe                                                                                                                                                                                                        ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|wrreq_delaya[1]                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|status_wr_strobe                                                                                                                                                                                                              ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|status_wr_strobe~0                                                                                                                                                                                ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_ctrl_rot                                                                                                                                                                                                                      ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|enlarge_height_counter[0]                                                                                                                              ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|enlarge_height_counter[2]                                                                                                                              ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|empty_dff                                                                  ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|RRDY                                                                                                                                                                                                                    ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|mmc_spi:the_mmc_spi|TOE                                                                                                                                                                                                                     ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|RRDY                                                                                                                                                                                                                          ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|spi0:the_spi0|TOE                                                                                                                                                                                                                           ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|rx_char_ready                                                                                                                                                                                         ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|framing_error                                                                                                                                                                                         ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|rx_overrun                                                                                                                                                                                            ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_rx:the_uart0_rx|break_detect                                                                                                                                                                                          ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_tx:the_uart0_tx|tx_overrun                                                                                                                                                                                            ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|timer:the_timer|Equal0~10                                                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|readdata[3]~31                                                                                                                                                                                  ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~194                                                                                                                                                              ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[0]                                                                                                                       ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[1]                                                                                                                       ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[2]                                                                                                                       ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[3]                                                                                                                       ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[4]                                                                                                                       ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[5]                                                                                                                       ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[6]                                                                                                                       ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[8]                                                                                                                       ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|buf_readdata[0]                                                                                                                                                         ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|buf_readdata[1]                                                                                                                                                         ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[9]                                                                                                                       ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|buf_readdata[2]                                                                                                                                                         ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[10]                                                                                                                      ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|buf_readdata[3]                                                                                                                                                         ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[11]                                                                                                                      ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|buf_readdata[4]                                                                                                                                                         ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[12]                                                                                                                      ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|buf_readdata[5]                                                                                                                                                         ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[13]                                                                                                                      ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|buf_readdata[6]                                                                                                                                                         ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[14]                                                                                                                      ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[30]~46                                                                                                                                                              ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[15]                                                                                                                      ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~25                                                                                                                                                               ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|tri_state_bridge_avalon_slave_arbitrator:the_tri_state_bridge_avalon_slave|incoming_data_to_and_from_the_cfi_flash[7]                                                                                                                       ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]~7                                                                                                                                                               ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]~6                                                                                                                                                               ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[15]                                                                                                                                                                                  ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[14]                                                                                                                                                                                  ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[13]                                                                                                                                                                                  ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[11]                                                                                                                                                                                  ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[9]                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[8]                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[7]                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[5]                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[2]                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|uart0:the_uart0|uart0_regs:the_uart0_regs|baud_divisor[1]                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_fill_byte_en~2                                                                                                                                                                                                             ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                                                                              ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|ram_block1a0~0                                                                                                                          ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_mask[0]                                                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_mask[1]                                                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_mask[2]                                                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_mask[3]                                                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_mask[4]                                                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_mask[5]                                                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_mask[6]                                                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_rot_mask[7]                                                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_fill_dp_offset[1]                                                                                                                                                                                                          ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_readdata_d1[31]                                                                                                                                                                                                               ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|d_readdata_d1[23]                                                                                                                                                                                                               ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dst_regnum_from_M[4]                                                                                                                                                                                                          ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dst_regnum_from_M[3]                                                                                                                                                                                                          ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dst_regnum_from_M[2]                                                                                                                                                                                                          ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dst_regnum_from_M[1]                                                                                                                                                                                                          ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dst_regnum_from_M[0]                                                                                                                                                                                                          ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                             ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~1                                                                                                                                          ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~0                                                                                                                                          ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_hm6:rdptr_g1p|_~3                                                                                                             ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_hm6:rdptr_g1p|parity6                                                                                                         ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_c4c:wrptr_gp|_~4                                                                                                              ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_graycounter_c4c:wrptr_gp|parity11                                                                                                         ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|a_gray2bin_kfb:ws_dgrp_gray2bin|xor4                                                                                                        ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_ctrl_break~0                                                                                                                                                                                                                  ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                          ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_dst_regnum[4]~8                                                                                                                                                                                                               ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_dst_regnum[2]~7                                                                                                                                                                                                               ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_dst_regnum[3]~6                                                                                                                                                                                                               ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_dst_regnum[0]~5                                                                                                                                                                                                               ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_ctrl_implicit_dst_retaddr~1                                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                           ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_rd_data_cnt[0]                                                                                                                                                                                                             ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_valid                                                                                                                                                                                                                         ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|D_iw[17]                                                                                                                                                                                                                        ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|Equal59~8                                                                                                                                                                                                                       ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|Equal161~1                                                                                                                                                                                                                      ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_dcache_management_wr_en~0                                                                                                                                                                                                  ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|i_count[0]                                                                                                                                                                                                                  ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|i_refs[0]                                                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|cur_bit[3]~2                                                                                                                                        ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|cur_bit~0                                                                                                                                           ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write1                                                                                                                                                           ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                       ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wb_rd_addr_offset[0]                                                                                                                                                                                                       ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wb_en                                                                                                                                                                                                                      ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|video_alpha_blender:the_video_alpha_blender|background_ready~0                                                                                                                                                                              ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_arith_result[1]~11                                                                                                                                                                                                            ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wr_data_cnt[3]~0                                                                                                                                                                                                           ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_wr_data_cnt[0]                                                                                                                                                                                                             ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|ic_fill_ap_cnt[0]                                                                                                                                                                                                               ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_br_result~0                                                                                                                                                                                                                   ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_ctrl_br_cond                                                                                                                                                                                                                  ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                                                           ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_rd_addr_cnt[0]                                                                                                                                                                                                             ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|av_wr_data_transfer~0                                                                                                                                                                                                           ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_mul_cnt[0]                                                                                                                                                                                                                    ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_arith_result[10]~9                                                                                                                                                                                                            ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_arith_result[8]~8                                                                                                                                                                                                             ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_arith_result[9]~7                                                                                                                                                                                                             ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_arith_result[6]~6                                                                                                                                                                                                             ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_arith_result[7]~5                                                                                                                                                                                                             ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_arith_result[5]~3                                                                                                                                                                                                             ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|A_dc_rd_data_cnt[3]                                                                                                                                                                                                             ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[11]                                                                                                                                                                                                                        ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[13]                                                                                                                                                                                                                        ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_iw[16]                                                                                                                                                                                                                        ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|Equal216~1                                                                                                                                                                                                                      ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src2[16]                                                                                                                                                                                                                      ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src2[17]                                                                                                                                                                                                                      ; 4       ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|E_src2[18]                                                                                                                                                                                                                      ; 4       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                   ; Location                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_2of1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_bht_ram.mif                       ; M9K_X25_Y11_N0                                                                                                                 ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_bcf1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                                  ; M9K_X25_Y13_N0, M9K_X25_Y12_N0                                                                                                 ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_scf1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; cpu_dc_tag_ram.mif                    ; M9K_X25_Y6_N0                                                                                                                  ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_i2d1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                  ; M9K_X25_Y10_N0                                                                                                                 ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                  ; M9K_X25_Y16_N0, M9K_X25_Y14_N0, M9K_X25_Y17_N0, M9K_X25_Y18_N0                                                                 ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_74g1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; cpu_ic_tag_ram.mif                    ; M9K_X25_Y15_N0                                                                                                                 ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6472:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif       ; M9K_X25_Y20_N0, M9K_X25_Y22_N0                                                                                                 ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_26f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                      ; M9K_X25_Y8_N0                                                                                                                  ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_36f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                      ; M9K_X25_Y7_N0                                                                                                                  ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X25_Y23_N0                                                                                                                 ;
; RamAndFlash_sopc:RamAndFlash_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                  ; M9K_X25_Y21_N0                                                                                                                 ;
; RamAndFlash_sopc:RamAndFlash_inst|onchip_memory:the_onchip_memory|altsyncram:the_altsyncram|altsyncram_fd22:auto_generated|ALTSYNCRAM                                                                                                                              ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; onchip_memory.hex                     ; M9K_X13_Y22_N0, M9K_X13_Y21_N0, M9K_X13_Y15_N0, M9K_X13_Y17_N0, M9K_X13_Y18_N0, M9K_X13_Y16_N0, M9K_X13_Y20_N0, M9K_X13_Y19_N0 ;
; RamAndFlash_sopc:RamAndFlash_inst|ps2_0:the_ps2_0|scfifo:Incoming_Data_FIFO|scfifo_6v31:auto_generated|a_dpfifo_pm31:dpfifo|altsyncram_4ud1:FIFOram|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                  ; M9K_X13_Y14_N0                                                                                                                 ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|altera_up_video_128_character_rom:Character_Rom|altsyncram:character_data_rom|altsyncram_n8i1:auto_generated|ALTSYNCRAM                                      ; AUTO ; ROM              ; Single Clock ; 8192         ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192  ; 8192                        ; 1                           ; --                          ; --                          ; 8192                ; 1    ; altera_up_video_char_mode_rom_128.mif ; M9K_X13_Y6_N0                                                                                                                  ;
; RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|altsyncram:Char_Buffer_Memory|altsyncram_d572:auto_generated|ALTSYNCRAM                                                                                      ; AUTO ; True Dual Port   ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 65536 ; 8192                        ; 7                           ; 8192                        ; 7                           ; 57344               ; 7    ; None                                  ; M9K_X13_Y9_N0, M9K_X13_Y11_N0, M9K_X13_Y13_N0, M9K_X13_Y12_N0, M9K_X13_Y7_N0, M9K_X13_Y8_N0, M9K_X13_Y10_N0                    ;
; RamAndFlash_sopc:RamAndFlash_inst|video_dual_clock_buffer:the_video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_qsj1:auto_generated|altsyncram_gnu:fifo_ram|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None                                  ; M9K_X25_Y9_N0                                                                                                                  ;
; RamAndFlash_sopc:RamAndFlash_inst|video_pixel_buffer_dma:the_video_pixel_buffer_dma|scfifo:Image_Buffer|scfifo_83a1:auto_generated|a_dpfifo_tq31:dpfifo|altsyncram_sf81:FIFOram|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280  ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None                                  ; M9K_X13_Y5_N0                                                                                                                  ;
; RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|altsyncram_4g81:FIFOram|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 14                          ; 128                         ; 14                          ; 1792                ; 1    ; None                                  ; M9K_X13_Y4_N0                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|video_character_buffer_with_dma:the_video_character_buffer_with_dma|altera_up_video_128_character_rom:Character_Rom|altsyncram:character_data_rom|altsyncram_n8i1:auto_generated|ALTSYNCRAM                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;16;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;24;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;32;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;40;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;48;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;56;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;64;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;72;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;80;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;88;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;96;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;104;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;112;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;120;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;128;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;136;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;144;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;152;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;160;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;168;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;176;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;184;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;192;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;200;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;208;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;216;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;224;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;248;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;256;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;264;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;272;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;280;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;288;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;296;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;304;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;312;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;320;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;328;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;344;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;352;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;360;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;368;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;376;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;384;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;392;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;400;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;408;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;416;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;424;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;432;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;440;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;448;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;456;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;464;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;472;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;480;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;488;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;496;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;504;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;512;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;520;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;528;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;536;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;544;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;552;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;560;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;568;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;576;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;584;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;592;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;600;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;608;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;616;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;624;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;632;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;640;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;648;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;656;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;664;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;672;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;680;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;688;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;696;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;704;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;712;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;728;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;736;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;744;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;752;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;760;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;768;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;776;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;784;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;792;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;800;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;808;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;816;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;824;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;832;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;848;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;856;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;864;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;872;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;880;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;888;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;896;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;904;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;912;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;920;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;928;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;936;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;944;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;952;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;960;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;968;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;984;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;992;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1000;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1008;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1016;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1024;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1032;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1040;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1048;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1056;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1064;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1072;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1080;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1088;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1096;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1112;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1120;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1168;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1192;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1216;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1224;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1232;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1240;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1248;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1256;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1264;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1272;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1280;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1288;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1296;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1304;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1312;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1320;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1328;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1344;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1352;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;1360;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1368;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1376;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1384;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1392;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1400;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1408;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1416;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1424;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1432;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1440;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1448;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1456;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1464;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1472;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1480;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1488;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1496;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1504;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1512;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1520;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1528;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1536;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1544;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1552;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1560;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1568;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1576;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1584;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1592;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1600;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1608;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1616;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1624;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1632;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1640;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1648;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1656;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1664;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1672;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1680;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1688;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1696;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1704;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1712;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1728;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1744;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1752;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1760;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1768;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1776;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1784;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1800;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1808;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1816;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1824;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1832;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1848;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1856;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1864;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1872;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1880;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1888;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1896;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1904;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1912;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1920;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1928;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1936;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1944;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;1952;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1960;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;1968;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;1992;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;2000;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;2008;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2016;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2024;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2032;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2040;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2048;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2056;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2064;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2072;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2080;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2088;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2096;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2120;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2176;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2184;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2224;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2240;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2248;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2256;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2264;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2272;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2280;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2288;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2296;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2304;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2312;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2320;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2328;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2344;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2352;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2360;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2368;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2376;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2384;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2392;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2400;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2408;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2416;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2424;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2432;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2440;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2448;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2456;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2464;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2472;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2480;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2488;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2496;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2504;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2512;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2520;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2528;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2536;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2544;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2552;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2560;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2568;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2576;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2584;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2592;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2600;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2608;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2616;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2624;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2632;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2640;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2648;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2656;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2664;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2672;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2680;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2688;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2696;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2704;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2712;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;2720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2728;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2744;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2752;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2760;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2768;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2776;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2784;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2800;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2808;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2816;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2824;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2832;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2848;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2856;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2864;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2872;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2880;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2888;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2896;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2904;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;2912;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2920;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2928;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2936;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2944;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2952;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2960;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2968;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;2992;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3000;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3008;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3016;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3024;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3032;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3040;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3048;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3056;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3064;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3072;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3080;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3088;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3096;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3104;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3112;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3120;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3184;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3200;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3208;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3224;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3240;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3248;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3256;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3264;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3272;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3280;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3288;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3296;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3304;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3312;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3320;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3328;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3344;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3352;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3360;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3368;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3376;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3384;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3392;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3400;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3408;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3416;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3424;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3432;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3440;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3448;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3456;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3464;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3472;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3480;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3488;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3496;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3504;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3512;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3520;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3528;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3536;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3544;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3552;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3560;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3568;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3576;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3584;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3592;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3600;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3608;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3616;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3624;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3632;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3640;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3648;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3656;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3664;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3672;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3680;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3688;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3696;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3704;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3712;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3728;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3744;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3752;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3760;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3768;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3776;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3784;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3800;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3808;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3816;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3824;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3832;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3848;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3856;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3864;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3872;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3880;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3888;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3896;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3904;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3912;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3920;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3928;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3936;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3944;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;3952;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3960;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3968;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;3992;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4000;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4008;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4016;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4024;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4032;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4040;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4048;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4056;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4064;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4072;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4080;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4088;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4096;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4104;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4112;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4120;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4128;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4136;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4144;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4168;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4176;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4184;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4192;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4200;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4208;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4224;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4232;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4240;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4248;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4256;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4264;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4272;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4280;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4288;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4296;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4304;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4312;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4320;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4328;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4344;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4352;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4360;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4368;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4376;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4384;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4392;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4400;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4408;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4416;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4424;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4432;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4440;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4448;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4456;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4464;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4472;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4480;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4488;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4496;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4504;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4512;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4520;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4528;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4536;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4544;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4552;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4560;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4568;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4576;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4584;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4592;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4600;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4608;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4616;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4624;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4632;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4640;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4648;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4656;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4664;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4672;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4680;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4688;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4696;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4704;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4712;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4728;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4744;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4752;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4760;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4768;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4776;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4784;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4800;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4808;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4816;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4824;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4832;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4840;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4848;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4856;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4864;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4872;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4880;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4888;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4896;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4904;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4912;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4920;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4928;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4936;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4944;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4952;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4960;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4968;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4976;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;4984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;4992;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5000;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5008;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5016;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5024;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5032;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5040;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5048;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5056;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5064;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5072;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5080;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5088;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5096;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5104;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5120;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5128;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5136;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5144;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5152;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5160;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5168;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5184;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5192;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5200;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5208;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5216;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5224;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5232;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5248;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5256;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5264;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5272;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5280;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5288;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5296;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5304;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5312;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5320;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5328;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5344;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5352;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5360;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5368;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5376;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5384;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5392;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5400;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5408;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5416;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5424;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5432;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5440;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5448;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5456;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5464;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5472;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5480;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5488;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5496;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5504;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5512;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5520;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5528;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5536;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5544;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5552;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5560;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5568;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5576;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5584;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5592;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5600;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5608;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5616;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5624;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5632;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5640;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5648;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5656;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5664;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5672;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5680;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5688;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5696;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5704;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5712;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5728;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5744;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5752;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5760;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5768;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5776;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5784;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5800;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5808;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5816;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5824;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5832;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5848;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5856;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5864;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5872;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5880;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5888;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5896;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5904;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5912;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5920;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5928;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5936;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;5944;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5952;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5960;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5968;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;5992;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6000;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6008;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6016;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6024;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6032;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6040;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6048;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6056;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6064;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6072;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6080;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6088;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6096;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6120;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6136;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;6144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6224;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6240;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6248;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6256;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6264;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6272;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6280;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6288;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6296;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6304;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6312;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6320;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6328;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6336;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6344;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6352;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6360;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6368;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6376;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6384;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6392;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6400;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6408;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6416;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6424;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6432;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6440;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6448;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6456;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6464;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6472;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6480;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6488;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6496;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6504;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6512;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6520;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6528;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6536;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6544;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6552;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6560;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6568;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6576;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6584;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6592;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6600;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6608;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6616;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6624;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6632;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6640;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6648;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6656;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6664;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6672;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6680;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6688;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6696;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6704;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6712;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6720;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6728;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6744;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6752;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6760;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6768;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6776;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6784;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6800;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6808;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6816;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6824;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6832;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6848;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6856;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6864;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6872;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6880;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6888;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6896;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;6904;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6912;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6920;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6928;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6936;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6944;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6952;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6960;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6968;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;6992;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7000;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7008;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7016;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7024;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7032;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7040;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7048;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7056;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7064;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7072;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7080;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7088;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7096;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7120;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7128;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7136;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7144;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7152;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7184;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7192;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7200;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7208;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7216;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7224;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7248;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7256;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7264;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7272;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7280;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7288;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7296;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7304;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7312;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7320;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7328;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7336;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7344;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7352;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7360;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7368;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7376;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7384;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7392;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7400;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7408;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7416;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7424;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7432;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7440;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7448;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7456;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7464;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7472;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7480;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7488;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7496;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7504;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7512;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7520;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7528;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7536;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7544;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7552;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7560;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7568;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7576;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7584;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7592;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7600;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7608;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7616;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7624;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7632;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7640;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7648;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7656;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7664;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7672;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7680;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7688;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7696;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7704;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7712;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7720;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7728;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7736;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7744;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7752;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7760;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7768;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7776;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7784;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7792;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7800;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7808;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7816;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7824;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7832;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7840;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7848;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7856;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7864;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7872;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7880;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7888;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7896;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7904;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7912;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7920;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;7928;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7936;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7944;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7952;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7960;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7968;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7976;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7984;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;7992;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8000;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8008;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8016;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8024;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;8032;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8040;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8048;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8056;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8064;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;8072;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8080;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8088;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8096;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8120;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8152;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8160;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;8168;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;8176;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;8184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |RamAndFlash|RamAndFlash_sopc:RamAndFlash_inst|onchip_memory:the_onchip_memory|altsyncram:the_altsyncram|altsyncram_fd22:auto_generated|ALTSYNCRAM                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                               ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y7_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X34_Y7_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y6_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    RamAndFlash_sopc:RamAndFlash_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X34_Y6_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 10,014 / 47,787 ( 21 % ) ;
; C16 interconnects          ; 152 / 1,804 ( 8 % )      ;
; C4 interconnects           ; 6,428 / 31,272 ( 21 % )  ;
; Direct links               ; 1,149 / 47,787 ( 2 % )   ;
; Global clocks              ; 8 / 20 ( 40 % )          ;
; Local interconnects        ; 2,863 / 15,408 ( 19 % )  ;
; R24 interconnects          ; 225 / 1,775 ( 13 % )     ;
; R4 interconnects           ; 7,535 / 41,310 ( 18 % )  ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.62) ; Number of LABs  (Total = 470) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 33                            ;
; 2                                           ; 31                            ;
; 3                                           ; 12                            ;
; 4                                           ; 9                             ;
; 5                                           ; 4                             ;
; 6                                           ; 6                             ;
; 7                                           ; 7                             ;
; 8                                           ; 7                             ;
; 9                                           ; 7                             ;
; 10                                          ; 4                             ;
; 11                                          ; 5                             ;
; 12                                          ; 8                             ;
; 13                                          ; 7                             ;
; 14                                          ; 5                             ;
; 15                                          ; 12                            ;
; 16                                          ; 313                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.47) ; Number of LABs  (Total = 470) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 296                           ;
; 1 Clock                            ; 393                           ;
; 1 Clock enable                     ; 210                           ;
; 1 Sync. clear                      ; 30                            ;
; 1 Sync. load                       ; 67                            ;
; 2 Async. clears                    ; 39                            ;
; 2 Clock enables                    ; 76                            ;
; 2 Clocks                           ; 51                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.10) ; Number of LABs  (Total = 470) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 15                            ;
; 2                                            ; 21                            ;
; 3                                            ; 5                             ;
; 4                                            ; 27                            ;
; 5                                            ; 1                             ;
; 6                                            ; 10                            ;
; 7                                            ; 6                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 7                             ;
; 15                                           ; 3                             ;
; 16                                           ; 10                            ;
; 17                                           ; 9                             ;
; 18                                           ; 10                            ;
; 19                                           ; 18                            ;
; 20                                           ; 25                            ;
; 21                                           ; 22                            ;
; 22                                           ; 28                            ;
; 23                                           ; 36                            ;
; 24                                           ; 25                            ;
; 25                                           ; 23                            ;
; 26                                           ; 25                            ;
; 27                                           ; 26                            ;
; 28                                           ; 26                            ;
; 29                                           ; 23                            ;
; 30                                           ; 19                            ;
; 31                                           ; 10                            ;
; 32                                           ; 26                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.71) ; Number of LABs  (Total = 470) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 57                            ;
; 2                                               ; 20                            ;
; 3                                               ; 7                             ;
; 4                                               ; 15                            ;
; 5                                               ; 10                            ;
; 6                                               ; 26                            ;
; 7                                               ; 24                            ;
; 8                                               ; 33                            ;
; 9                                               ; 38                            ;
; 10                                              ; 28                            ;
; 11                                              ; 26                            ;
; 12                                              ; 32                            ;
; 13                                              ; 33                            ;
; 14                                              ; 28                            ;
; 15                                              ; 19                            ;
; 16                                              ; 41                            ;
; 17                                              ; 6                             ;
; 18                                              ; 4                             ;
; 19                                              ; 5                             ;
; 20                                              ; 3                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 5                             ;
; 24                                              ; 3                             ;
; 25                                              ; 3                             ;
; 26                                              ; 1                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.69) ; Number of LABs  (Total = 470) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 9                             ;
; 3                                            ; 16                            ;
; 4                                            ; 40                            ;
; 5                                            ; 10                            ;
; 6                                            ; 13                            ;
; 7                                            ; 5                             ;
; 8                                            ; 9                             ;
; 9                                            ; 9                             ;
; 10                                           ; 9                             ;
; 11                                           ; 11                            ;
; 12                                           ; 13                            ;
; 13                                           ; 17                            ;
; 14                                           ; 11                            ;
; 15                                           ; 7                             ;
; 16                                           ; 8                             ;
; 17                                           ; 10                            ;
; 18                                           ; 15                            ;
; 19                                           ; 18                            ;
; 20                                           ; 22                            ;
; 21                                           ; 11                            ;
; 22                                           ; 12                            ;
; 23                                           ; 19                            ;
; 24                                           ; 15                            ;
; 25                                           ; 13                            ;
; 26                                           ; 8                             ;
; 27                                           ; 21                            ;
; 28                                           ; 12                            ;
; 29                                           ; 7                             ;
; 30                                           ; 18                            ;
; 31                                           ; 23                            ;
; 32                                           ; 16                            ;
; 33                                           ; 19                            ;
; 34                                           ; 17                            ;
; 35                                           ; 2                             ;
; 36                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass            ; 166          ; 76           ; 166          ; 0            ; 0            ; 172       ; 166          ; 0            ; 172       ; 172       ; 0            ; 146          ; 0            ; 0            ; 53           ; 0            ; 146          ; 53           ; 0            ; 0            ; 1            ; 146          ; 0            ; 0            ; 0            ; 0            ; 0            ; 172       ; 0            ; 0            ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable    ; 6            ; 96           ; 6            ; 172          ; 172          ; 0         ; 6            ; 172          ; 0         ; 0         ; 172          ; 26           ; 172          ; 172          ; 119          ; 172          ; 26           ; 119          ; 172          ; 172          ; 171          ; 26           ; 172          ; 172          ; 172          ; 172          ; 172          ; 0         ; 172          ; 172          ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DRAM_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA_1             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA_0             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_OE_N               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_CE_N               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WE_N               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RST_N              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WP_N               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_BYTE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[8]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[9]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[10]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[11]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[12]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[13]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[14]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[15]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[16]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[17]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[18]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[19]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[20]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_ADDR[21]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_RY                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[9]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[10]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[18]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[19]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[20]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[21]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[22]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[23]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[24]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[25]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[26]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[27]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[28]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[29]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[30]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG7[31]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART0_TX              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_MOSI              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_CLK               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MOSI_from_the_mmc_spi ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCLK_from_the_mmc_spi ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SS_n_from_the_mmc_spi ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[8]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[9]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[10]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[11]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[12]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[13]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[14]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_DATA[15]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_KBCLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_KBDAT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MISO_to_the_mmc_spi   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_MISO              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART0_RX              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BTN[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BTN[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BTN[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; On                       ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 10.1 Build 153 11/29/2010 SJ Web Edition
    Info: Processing started: Fri Jun 22 12:16:53 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE0_base1 -c DE0_base1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP3C16F484C8 for design "DE0_base1"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|pll7" as Cyclone III PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of -60 degrees (-1667 ps) for RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|wire_pll7_clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|wire_pll7_clk[1] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C40F484C8 is compatible
    Info: Device EP3C55F484C8 is compatible
    Info: Device EP3C80F484C8 is compatible
    Info: Device EP3C120F484C8 is compatible
Info: Fitter converted 4 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location K2
    Info: Pin ~ALTERA_DATA0~ is reserved at location K1
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 2 pins of 168 total pins
    Info: Pin VGA_CLK not assigned to an exact location on the device
    Info: Pin SW[0] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity alt_jtag_atlantic
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_write}] -to [get_registers {*|alt_jtag_atlantic:*|read_write1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity dcfifo_qsj1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2v8:dffpipe19|dffe20a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1v8:dffpipe15|dffe16a* 
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'cpu.sdc'
Info: Reading SDC File: '../../../../../altera/10.1/ip/altera/sopc_builder_ip/altera_avalon_clock_adapter/altera_avalon_clock_adapter.sdc'
Warning: Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Node: RamAndFlash_inst|the_pll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: RamAndFlash_inst|the_pll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning: From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node CLOCK_50~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info: Automatically promoted node RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|wire_pll7_clk[0] (placed in counter C1 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|wire_pll7_clk[1] (placed in counter C0 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL2E0
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_0_domain_synch_module:RamAndFlash_sopc_reset_clk_0_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_n8b:wr_ptr|counter_reg_bit[6]
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_n8b:wr_ptr|counter_reg_bit[5]
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_n8b:wr_ptr|counter_reg_bit[4]
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_n8b:wr_ptr|counter_reg_bit[3]
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_n8b:wr_ptr|counter_reg_bit[2]
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_n8b:wr_ptr|counter_reg_bit[1]
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_n8b:wr_ptr|counter_reg_bit[0]
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_397:usedw_counter|counter_reg_bit[6]
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_397:usedw_counter|counter_reg_bit[5]
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|video_scaler:the_video_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_kf31:auto_generated|a_dpfifo_7731:dpfifo|cntr_397:usedw_counter|counter_reg_bit[4]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node RamAndFlash_sopc:RamAndFlash_inst|RamAndFlash_sopc_reset_clk_pllc0_domain_synch_module:RamAndFlash_sopc_reset_clk_pllc0_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|active_rnw~1
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|active_cs_n~1
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|i_refs[0]
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|i_refs[2]
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|sdram:the_sdram|i_refs[1]
Info: Automatically promoted node RamAndFlash_sopc:RamAndFlash_inst|reset_n_sources~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|prev_reset 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node RamAndFlash_sopc:RamAndFlash_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~290
Info: Starting register packing
Warning: Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Ignoring some wildcard destinations of fast I/O register assignments
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Enable Register=ON" to "d1_in_a_write_cycle" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info: Finished register packing
    Extra Info: Packed 10 registers into blocks of type EC
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info: Packed 108 registers into blocks of type I/O Output Buffer
    Extra Info: Created 81 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 31 total pin(s) used --  6 pins available
        Info: I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 45 total pin(s) used --  3 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  42 pins available
        Info: I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  38 pins available
        Info: I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  40 pins available
        Info: I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 15 total pin(s) used --  28 pins available
        Info: I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 33 total pin(s) used --  14 pins available
        Info: I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 38 total pin(s) used --  5 pins available
Warning: PLL "RamAndFlash_sopc:RamAndFlash_inst|pll:the_pll|pll_altpll_mpa2:sd1|pll7" output port clk[0] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:11
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:03
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 16% of the available device resources
    Info: Router estimated peak interconnect usage is 47% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: 1 pins must meet Altera requirements for 3.3, 3.0, and 2.5-V interfaces. Refer to the device Application Note 447 (Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems).
    Info: Pin SPI_MISO uses I/O standard 3.3-V LVCMOS at W10
Info: Generated suppressed messages file C:/Users/xbs/Desktop/test/lab1_2_3/DE0_base1.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 667 megabytes
    Info: Processing ended: Fri Jun 22 12:17:33 2018
    Info: Elapsed time: 00:00:40
    Info: Total CPU time (on all processors): 00:00:32


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/xbs/Desktop/test/lab1_2_3/DE0_base1.fit.smsg.


