# 实验报告

## 实验名称（相对简单CPU电路设计）

智能1602 201607030227 马琛迎

## 实验目标

利用VHDL设计相对简单CPU的电路并验证。

## 实验要求

* 采用VHDL描述电路及其测试平台
* 采用时序逻辑设计电路
* 采用从1累加到n的程序进行测试

## 实验内容

### 相对简单CPU的设计需求

相对简单CPU的设计需求请详见课件，主要特征如下：

* 地址总线16位，数据总线8位
* 有一个8位累加寄存器AC，一个8位通用寄存器R，一个1位的零标志
* 有一个16位AR寄存器，一个16位程序计数器PC，一个8位数据寄存器DR，一个8位指令寄存器IR，一个8位临时寄存器TR
* 有16条指令，每条指令1个或3个字节，其中操作码8位。3字节的指令有16位的地址

### 相对简单CPU设计方案

相对简单CPU的设计方案请详见课件，主要思路如下：

1. 指令执行过程分为取指、译码、执行三个阶段
1. 取指包括三个状态，FETCH1，FETCH2,FETCH3

   在fetch3之后，要根据ir寄存器的值判断下一个状态，这里分为了多状态和单状态各8个操作：
   
   ![11](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/1.png)
  
   ![12](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/2.png)

2. 译码体现为从FETCH3状态到各指令执行状态序列的第一个状态
3. 执行根据指令的具体操作分为若干状态
4. 执行的最后一个状态转移到FETCH1状态
5. 控制器根据每个状态需要完成的操作产生相应的控制信号
   
   控制信号主要是看做了哪些操作，根据数据通路，按器件写出信号：
   
   ![13](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/3.png)
   
   对于不同的信号，会有不同的数据传输：
   
   ![14](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/4.png)
   
   ![15](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/5.png)

## 测试

### 测试平台

相对简单CPU电路在如下机器上进行了测试：

| 部件     | 配置             | 备注   |
| :--------|:----------------:| :-----:|
| CPU      | core i5-6500U    |        |
| 内存     | DDR3 4GB         |        |
| 操作系统 | windows | 中文版 |
| 综合软件 | Quartus             |        |
| 仿真软件 | Quartus             |        |
| 波形查看 | Quartus          |        |


### 测试输入

在编译代码的时候出现了一些错误，导致暂时无法运行：

代码：

![1](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/code.png)

报错：

![2](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/error.png)

最后参考借鉴同学的代码，仿真出正确结果：

N = 10

![F1](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/F1.png)

![F2](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/F2.png)

![F3](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/F3.png)

![F4](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/F4.png)

![F5](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/F5.png)

![F6](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/F6.png)

![F7](https://github.com/luojike/sysdesign/blob/master/2018/201607030227/F7.png)

## 分析和结论

自己的代码还有些问题，所以学习了别人的代码并仿真出了正确结果。
