# FPGA多功能电子表
设计FPGA模块模拟多功能电子表的工作过程，具有多种功能，功能如下<br>
（1）	时间显示界面，要求从00：00点计到23：59。<br>
（2）	日期显示界面，要求显示当前日期，包含年、月、日。<br>
（3）	调整时间界面，即可以设置或更改当前的时间（小时、分）。 <br>
（4）	日期设置界面。可以设置当前的日期，比如2020年09月22日。要求支持闰年与大小月的识别。<br>
（5） 闹钟设置界面，可以设置3个闹钟，闹钟时间到了后会用LED闪烁提醒，提醒时间持续5秒，如果提醒时按解除键，则该闹钟解除提醒，如果闹钟响时没有按键或按其他按键，则响完5秒之后暂停，然后10秒钟后重新提醒一次后解除。<br>
（6） 倒计时功能。可以设定倒计时的起始时间，比如1分钟，然后开始倒计时，从01:00倒计时到00:00，然后LED灯闪烁5秒钟。倒计时中间可以暂停或重新开始。<br>
（7） 电子表只有六个按键。请只使用六个按键来完成所有功能。


# 上升沿转脉冲
写一个钟。在我的设计里，计数器的CLK由上一个计数器进位的上升沿充当。这将导致计数器的进位脉冲宽度和驱动其的CLK周期相同。如果该计数器表示小时，那么它的进位将1小时更新一次，即其进位的高电平将保持一个小时。
如果只是计时，这样可以满足要求。但是需要自己设置时间，意味着寄存器的更新还要能通过按钮的脉冲(称为ADD)控制。在我的设计里，实际更新寄存器信号是用复用器选择的CLK和ADD之一。问题来了，如果在CLK长达1小时的高电平期间，切换到ADD信号，再切换回去，就会多出一个上升沿，导致计数器无辜+1。因为由于ADD是按钮脉冲，故大多时候为低电平。如果在ADD为低电平的时候离开设置模式，即切换回长达1小时高电平的CLK信号，就会产生上升沿。
解决办法是写一个长脉冲转短脉冲的模块。
第一版，检测电平变化，CLK为高频，比如100Hz
```verilog
module POSEDGE_TO_PULSE(
    input CLK,
    input SIGNAL,
    output reg PULSE
);
    reg prev_SIGNAL;

    always @(posedge CLK) begin
        // 如果上一刻是低电平且此时为高电平才高
        PULSE <= !prev_SIGNAL && SIGNAL;
        prev_SIGNAL <= SIGNAL;
    end

    initial begin
        prev_SIGNAL = 0;
        PULSE = 0;
    end
endmodule
```
但是用到进位上成了这样：
![counter+posedgetopulse](test/COUNTER+%E8%84%89%E5%86%B2%E6%B5%8B%E8%AF%95.jpg)
还是叫这个为上升沿延迟模块吧...重新写一个。<br>
冥思苦想（想了很久很久！），想到一个：
```verilog
module POSEDGE_TO_PULSE(
    input CLK,
    input SIGNAL,
    output reg PULSE
);
    reg bef;
    always @(posedge CLK) begin
        bef <= SIGNAL;
    end
    wire clk = CLK & SIGNAL;
    always @(posedge clk) begin
        PULSE = !bef;
    end
endmodule
```
原理：由于CLK导致SIGNAL(时钟导致进位)，所以SIGNAL的上升沿会落后于CLK的上升沿，利用了两个always的先后。但是这有一个缺点：输出为2个CLK周期长度。改进方法是增加采样密度，所以用双边沿采样技术，即两次异或。代码如下：
```verilog
module POSEDGE_TO_PULSE(
    input CLK,
    input SIGNAL,
    output reg PULSE
);
    reg bef_pos;
    reg bef_neg;
    always @(posedge CLK) begin
        #1 bef_pos <= SIGNAL ^ bef_neg;
    end
    always @(negedge CLK) begin
        #1 bef_neg <= SIGNAL ^ bef_pos;
    end
    wire bef = bef_pos ^ bef_neg;

    wire clk = CLK & SIGNAL;
    always @(posedge clk) begin
        PULSE = !bef;
    end
endmodule
```
关于上述代码的"#1"，是因为仿真的时候似乎有了竞争冒险，(没加的时候)导致寄存器没锁住，输出为X。加了之后就完全没有问题。
但是，实际上的延迟真的会让它正常工作吗？要改方法。似乎只要在clk上升沿之前更新bef即可。那不如在CLK的下降沿触发！
最终代码如下：
```verilog
module POSEDGE_TO_PULSE(
    input CLK,
    input SIGNAL,
    output reg PULSE
);
    reg bef;
    always @(negedge CLK) begin
        bef <= SIGNAL;
    end
    wire clk = CLK & SIGNAL;
    always @(posedge clk) begin
        PULSE = !bef;
    end

    initial begin
        bef = 0;
        PULSE = 0;
    end
endmodule
```
写一个test bench：
```verilog
module pulse_test();
    reg clk;
    wire [3:0] s1, s2, s3;
    wire [2:0] c;
    COUNTER #(9) c1(clk, 0, 0, c[0], s1);
    COUNTER #(9) c2(c[0], 0, 0, c[1], s2);

    wire cc1;
    POSEDGE_TO_PULSE pc1(clk, c[1], cc1);
    COUNTER #(9) c3(cc1, 0, 0, c[2], s3);

    always #1 clk = ~clk;
    initial begin
        clk = 0;
    end
endmodule
```
完美解决问题！
![Alt text](test/%E8%BD%AC%E8%84%89%E5%86%B2%E6%88%90%E5%93%81.jpg)
但是最后发现了更好的写法，已经更新在文件中。

# 碎碎念
TIMER中，wire ifcarry = set == 8'b0;在切换的时候似乎会"泄露"。在clk中用<=就避免了泄露<br>

HOURMODE中，
```verilog
wire h24 = {HOUR1, HOUR2};
reg [7:0] h12;
assign {HOUR1_AFT, HOUR2_AFT} = MODE ? h12 : h24;
```
只同步了最后一位。<br>
额，其实只是h24前面忘写[7:0]了。。。

uart的发送，一直不行。仿真了才发现是终止位只有0.5。把源代码的9改成了10,使终止位到1.5就好了。接收一开始用的rx_flag的沿，不行。换成时钟上升沿检测就好了。所以时钟沿检测才是正道。

蓝牙模块要提前配对好，软件里只能读取已配对的蓝牙。注意和蓝牙模块的连接，RX和TX要交错。

## 关于FSM的更改
一开始是异步的，每个按钮信号对应特定的功能，上升沿触发。虽然按钮消抖后信号和clk同步，但是从来的时机看还是异步的。为了防止出问题，模块内部对fsm出来的信号再次同步。<br>
后来因为功能多了，换成了每个CLK上升沿检查一次，同时在下降沿执行输入信号的上升沿检测。这样所有信号都同步了，模块内的同步就没有了必要……吗？同步和不同步，都出现了set切换时数据的异常。因为所有操作都在上升沿，考虑到延迟，我猜是因为寄存器没锁存住。所以同步换成了下降沿，果然完美解决问题。


# 说明书
本闹钟仅使用5个按钮：<br>
按【下】则切换界面，六次一循环，能从左边六个LED灯得知当前为何界面。（不提供返回上一个界面的按钮）<br>
按【中】则进入设置模式，再按一次则退出。<br>
    设置模式下，闪烁位为当前设置位，按【上】则加一。（不提供减一的按钮）<br>
    设置模式下，同单位间进位有效，但不向高一级进位。比如设置分钟时，个位能进位，但十位不会向小时进位。<br>
    设置模式下，按【左】改变当前设置位。<br>
    设置模式下，【下】将失效。<br>
【右】为功能键，具体功能和当前界面有关。<br>
若触发报警(闹钟、倒计时)，将强制退出设置模式。此时全屏闪烁，耳机口有声音信号。在闪烁时按【左】【中】【右】【下】任意一键提前停止报警，或等其自动停止。<br>
短时间内若有多个报警，则需要一个个清除。清除完会自动跳转至下一个待清除的界面。

## 界面1.时钟
时时分分秒秒毫毫<br>
按【右】切换12或24进制。<br>
设置模型下，进制会暂时到恢复24进制。<br>
设计特色：小时个位设置成7(大于3的数)时，如果十位从1到2，则会自动变为23。<br>
为充分利用FPGA资源，最后两位分别代表100ms和10ms。

## 界面2.日历
年年年年月月日日<br>
【右】无功能。

## 界面3/4/5.闹钟
时时分分秒秒毫毫<br>
按【右】启用/禁用当前闹钟，可以根据右边3个LED灯得知闹钟工作情况，亮则为启用。<br>
当前闹钟或时钟处于设置模式时，闹钟禁用，与是否启用无关。<br>
为避免歧义，闹钟固定为24进制。<br>
闹钟响后，界面将跳转对应闹钟界面，同时开始报警。如果没有按键解除，则响完5秒之后暂停，然后10秒钟后重新提醒一次后解除。注意，只是声音会停10s，界面始终闪烁。

## 界面6.倒计时
时时分分秒秒毫毫<br>
按【右】开始/停止倒计时；停止后可继续倒计时。<br>
倒计时开始后，无论停止或在倒数，按【中】将退出倒计时。<br>
倒计时未开始时，【中】键仍为设置模式的入口。即要设置时间，必须先退出倒计时。<br>
倒计时结束后，界面将跳转至此界面，同时开始报警5s。

## 蓝牙连接
下载配套[Android APP](../../../APK/powerClock.apk)。手机需先在系统设置中连接蓝牙模块。