TimeQuest Timing Analyzer report for UART_test
Tue Apr 14 17:38:58 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'UartTx:iUart_Tx|state.TRMT'
 14. Slow 1200mV 85C Model Setup: 'RST_n'
 15. Slow 1200mV 85C Model Setup: 'UartTx:iUart_Tx|state.IDLE'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'UartTx:iUart_Tx|state.IDLE'
 18. Slow 1200mV 85C Model Hold: 'RST_n'
 19. Slow 1200mV 85C Model Hold: 'UartTx:iUart_Tx|state.TRMT'
 20. Slow 1200mV 85C Model Recovery: 'clk'
 21. Slow 1200mV 85C Model Removal: 'clk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'RST_n'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'UartTx:iUart_Tx|state.IDLE'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'UartTx:iUart_Tx|state.TRMT'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'clk'
 38. Slow 1200mV 0C Model Setup: 'UartTx:iUart_Tx|state.TRMT'
 39. Slow 1200mV 0C Model Setup: 'RST_n'
 40. Slow 1200mV 0C Model Setup: 'UartTx:iUart_Tx|state.IDLE'
 41. Slow 1200mV 0C Model Hold: 'clk'
 42. Slow 1200mV 0C Model Hold: 'UartTx:iUart_Tx|state.IDLE'
 43. Slow 1200mV 0C Model Hold: 'RST_n'
 44. Slow 1200mV 0C Model Hold: 'UartTx:iUart_Tx|state.TRMT'
 45. Slow 1200mV 0C Model Recovery: 'clk'
 46. Slow 1200mV 0C Model Removal: 'clk'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'RST_n'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'UartTx:iUart_Tx|state.IDLE'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'UartTx:iUart_Tx|state.TRMT'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Slow 1200mV 0C Model Metastability Report
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'clk'
 62. Fast 1200mV 0C Model Setup: 'RST_n'
 63. Fast 1200mV 0C Model Setup: 'UartTx:iUart_Tx|state.TRMT'
 64. Fast 1200mV 0C Model Setup: 'UartTx:iUart_Tx|state.IDLE'
 65. Fast 1200mV 0C Model Hold: 'UartTx:iUart_Tx|state.IDLE'
 66. Fast 1200mV 0C Model Hold: 'clk'
 67. Fast 1200mV 0C Model Hold: 'UartTx:iUart_Tx|state.TRMT'
 68. Fast 1200mV 0C Model Hold: 'RST_n'
 69. Fast 1200mV 0C Model Recovery: 'clk'
 70. Fast 1200mV 0C Model Removal: 'clk'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'RST_n'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'UartTx:iUart_Tx|state.IDLE'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'UartTx:iUart_Tx|state.TRMT'
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Fast 1200mV 0C Model Metastability Report
 80. Multicorner Timing Analysis Summary
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Board Trace Model Assignments
 86. Input Transition Times
 87. Signal Integrity Metrics (Slow 1200mv 0c Model)
 88. Signal Integrity Metrics (Slow 1200mv 85c Model)
 89. Signal Integrity Metrics (Fast 1200mv 0c Model)
 90. Setup Transfers
 91. Hold Transfers
 92. Recovery Transfers
 93. Removal Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; UART_test                                          ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; RST_n                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RST_n }                      ;
; UartTx:iUart_Tx|state.IDLE ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UartTx:iUart_Tx|state.IDLE } ;
; UartTx:iUart_Tx|state.TRMT ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UartTx:iUart_Tx|state.TRMT } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 193.05 MHz ; 193.05 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.439 ; -160.416      ;
; UartTx:iUart_Tx|state.TRMT ; -2.429 ; -2.429        ;
; RST_n                      ; -1.653 ; -1.653        ;
; UartTx:iUart_Tx|state.IDLE ; -0.313 ; -0.313        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk                        ; 0.141 ; 0.000         ;
; UartTx:iUart_Tx|state.IDLE ; 0.185 ; 0.000         ;
; RST_n                      ; 1.351 ; 0.000         ;
; UartTx:iUart_Tx|state.TRMT ; 2.222 ; 0.000         ;
+----------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.173 ; -103.669              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.307 ; 0.000                 ;
+-------+-------+-----------------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -76.000       ;
; RST_n                      ; -3.000 ; -3.000        ;
; UartTx:iUart_Tx|state.IDLE ; 0.446  ; 0.000         ;
; UartTx:iUart_Tx|state.TRMT ; 0.484  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                   ;
+--------+--------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.439 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.372      ;
; -3.439 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.372      ;
; -3.439 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.372      ;
; -3.439 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.372      ;
; -3.439 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.372      ;
; -3.439 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.372      ;
; -3.439 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.372      ;
; -3.439 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.372      ;
; -3.439 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.372      ;
; -3.439 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.372      ;
; -3.418 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.351      ;
; -3.418 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.351      ;
; -3.418 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.351      ;
; -3.418 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.351      ;
; -3.418 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.351      ;
; -3.418 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.351      ;
; -3.418 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.351      ;
; -3.418 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.351      ;
; -3.418 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.351      ;
; -3.418 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.351      ;
; -3.365 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.298      ;
; -3.365 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.298      ;
; -3.365 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.298      ;
; -3.365 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.298      ;
; -3.365 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.298      ;
; -3.365 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.298      ;
; -3.365 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.298      ;
; -3.365 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.298      ;
; -3.365 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.298      ;
; -3.365 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.298      ;
; -3.269 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.202      ;
; -3.269 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.202      ;
; -3.269 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.202      ;
; -3.269 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.202      ;
; -3.249 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 4.182      ;
; -3.248 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.181      ;
; -3.248 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.181      ;
; -3.248 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.181      ;
; -3.248 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.181      ;
; -3.243 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 4.176      ;
; -3.228 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 4.161      ;
; -3.222 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 4.155      ;
; -3.196 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 4.129      ;
; -3.196 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 4.129      ;
; -3.196 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.129      ;
; -3.196 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.129      ;
; -3.196 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.129      ;
; -3.196 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.129      ;
; -3.196 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.129      ;
; -3.196 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.129      ;
; -3.196 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.129      ;
; -3.196 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.129      ;
; -3.196 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.129      ;
; -3.196 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.129      ;
; -3.195 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.128      ;
; -3.195 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.128      ;
; -3.195 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.128      ;
; -3.195 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.128      ;
; -3.177 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 4.110      ;
; -3.175 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 4.108      ;
; -3.175 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 4.108      ;
; -3.171 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 4.104      ;
; -3.122 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 4.055      ;
; -3.122 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 4.055      ;
; -3.082 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.015      ;
; -3.082 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.015      ;
; -3.082 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.015      ;
; -3.082 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.015      ;
; -3.082 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.015      ;
; -3.082 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.015      ;
; -3.082 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.015      ;
; -3.082 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.015      ;
; -3.082 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.015      ;
; -3.082 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.015      ;
; -3.026 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.959      ;
; -3.026 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.959      ;
; -3.026 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.959      ;
; -3.026 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.959      ;
; -3.006 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.939      ;
; -3.002 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.935      ;
; -3.002 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.935      ;
; -3.002 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.935      ;
; -3.002 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.935      ;
; -3.002 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.935      ;
; -3.002 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.935      ;
; -3.002 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.935      ;
; -3.002 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.935      ;
; -3.002 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.935      ;
; -3.002 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.935      ;
; -3.000 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.933      ;
; -2.953 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.886      ;
; -2.953 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.886      ;
; -2.935 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]    ; UartTx:iUart_Tx|state.TRMT                         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.868      ;
; -2.931 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.864      ;
; -2.912 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.845      ;
; -2.912 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.845      ;
; -2.912 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.845      ;
; -2.912 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.845      ;
; -2.910 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.843      ;
; -2.892 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.825      ;
+--------+--------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UartTx:iUart_Tx|state.TRMT'                                                                                                ;
+--------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                       ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+
; -2.429 ; UartTx:iUart_Tx|state.LOAD ; UartTx:iUart_Tx|rst_shftreg_n ; clk          ; UartTx:iUart_Tx|state.TRMT ; 1.000        ; -1.819     ; 0.609      ;
+--------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RST_n'                                                                                          ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.653 ; reset_synch:iRST|q0 ; reset_synch:iRST|rst_n~1 ; clk          ; RST_n       ; 0.500        ; -0.484     ; 0.617      ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UartTx:iUart_Tx|state.IDLE'                                                                                                     ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.313 ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|load ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; 0.500        ; 0.537      ; 0.928      ;
; 0.105  ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|load ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; 1.000        ; 0.537      ; 1.010      ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                   ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.141 ; UartTx:iUart_Tx|state.TRMT                         ; UartRx:iUART_rcv|iRX                               ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 2.153      ; 2.670      ;
; 0.228 ; UartTx:iUart_Tx|state.TRMT                         ; UartTx:iUart_Tx|state.TRMT                         ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 2.153      ; 2.757      ;
; 0.233 ; UartTx:iUart_Tx|state.IDLE                         ; UartTx:iUart_Tx|state.LOAD                         ; UartTx:iUart_Tx|state.IDLE ; clk         ; 0.000        ; 2.153      ; 2.762      ;
; 0.341 ; UartTx:iUart_Tx|state.TRMT                         ; UartTx:iUart_Tx|state.IDLE                         ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 2.152      ; 2.869      ;
; 0.346 ; UartTx:iUart_Tx|state.IDLE                         ; UartTx:iUart_Tx|state.IDLE                         ; UartTx:iUart_Tx|state.IDLE ; clk         ; 0.000        ; 2.152      ; 2.874      ;
; 0.358 ; UartRx:iUART_rcv|bit_cnt[1]                        ; UartRx:iUART_rcv|bit_cnt[1]                        ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UartRx:iUART_rcv|bit_cnt[3]                        ; UartRx:iUART_rcv|bit_cnt[3]                        ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UartRx:iUART_rcv|bit_cnt[2]                        ; UartRx:iUART_rcv|bit_cnt[2]                        ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UartRx:iUART_rcv|state.CLEAR                       ; UartRx:iUART_rcv|state.CLEAR                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UartRx:iUART_rcv|state.RCVING                      ; UartRx:iUART_rcv|state.RCVING                      ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UartRx:iUART_rcv|state.IDLE                        ; UartRx:iUART_rcv|state.IDLE                        ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; count[0]                                           ; count[0]                                           ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; UartRx:iUART_rcv|bit_cnt[0]                        ; UartRx:iUART_rcv|bit_cnt[0]                        ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.370 ; UartRx:iUART_rcv|state.IDLE                        ; UartRx:iUART_rcv|state.LOAD                        ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.589      ;
; 0.371 ; UartRx:iUART_rcv|state.CLEAR                       ; UartRx:iUART_rcv|state.IDLE                        ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.590      ;
; 0.371 ; button_smpl:iButton_smpl|q0                        ; button_smpl:iButton_smpl|q1                        ; clk                        ; clk         ; 0.000        ; 0.063      ; 0.591      ;
; 0.374 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.383 ; reset_synch:iRST|q0                                ; reset_synch:iRST|rst_n~_emulated                   ; clk                        ; clk         ; 0.000        ; 0.063      ; 0.603      ;
; 0.390 ; UartRx:iUART_rcv|bit_cnt[0]                        ; UartRx:iUART_rcv|bit_cnt[1]                        ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.391 ; UartRx:iUART_rcv|bit_cnt[0]                        ; UartRx:iUART_rcv|bit_cnt[2]                        ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.610      ;
; 0.392 ; UartRx:iUART_rcv|bit_cnt[0]                        ; UartRx:iUART_rcv|bit_cnt[3]                        ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.611      ;
; 0.392 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.611      ;
; 0.404 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.697      ;
; 0.422 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.715      ;
; 0.479 ; UartRx:iUART_rcv|rx_shft_reg[8]                    ; UartRx:iUART_rcv|rx_shft_reg[7]                    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.480 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.699      ;
; 0.486 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.705      ;
; 0.496 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.789      ;
; 0.498 ; UartRx:iUART_rcv|rx_shft_reg[7]                    ; UartRx:iUART_rcv|rx_shft_reg[6]                    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.717      ;
; 0.499 ; UartRx:iUART_rcv|rx_shft_reg[2]                    ; UartRx:iUART_rcv|rx_shft_reg[1]                    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.718      ;
; 0.501 ; UartRx:iUART_rcv|rx_shft_reg[4]                    ; UartRx:iUART_rcv|rx_shft_reg[3]                    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.720      ;
; 0.524 ; count[7]                                           ; count[7]                                           ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.526 ; UartRx:iUART_rcv|iRX                               ; UartRx:iUART_rcv|fRX                               ; clk                        ; clk         ; 0.000        ; 0.063      ; 0.746      ;
; 0.541 ; UartRx:iUART_rcv|state.RCVING                      ; UartRx:iUART_rcv|state.CLEAR                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.760      ;
; 0.544 ; button_smpl:iButton_smpl|q1                        ; button_smpl:iButton_smpl|q2                        ; clk                        ; clk         ; 0.000        ; 0.063      ; 0.764      ;
; 0.552 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.554 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.560 ; UartRx:iUART_rcv|bit_cnt[2]                        ; UartRx:iUART_rcv|bit_cnt[3]                        ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.571 ; UartRx:iUART_rcv|rx_shft_reg[6]                    ; UartRx:iUART_rcv|rx_shft_reg[5]                    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; UartRx:iUART_rcv|bit_cnt[1]                        ; UartRx:iUART_rcv|bit_cnt[3]                        ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; UartRx:iUART_rcv|bit_cnt[1]                        ; UartRx:iUART_rcv|bit_cnt[2]                        ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; UartRx:iUART_rcv|fRX                               ; UartRx:iUART_rcv|rx_shft_reg[8]                    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.865      ;
; 0.573 ; UartRx:iUART_rcv|rx_shft_reg[5]                    ; UartRx:iUART_rcv|rx_shft_reg[4]                    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[7]                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; count[2]                                           ; count[2]                                           ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; UartRx:iUART_rcv|rx_shft_reg[3]                    ; UartRx:iUART_rcv|rx_shft_reg[2]                    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[9]                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; count[3]                                           ; count[3]                                           ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.575 ; UartRx:iUART_rcv|rx_shft_reg[1]                    ; UartRx:iUART_rcv|rx_shft_reg[0]                    ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.575 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[3]                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.582 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[2]                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.801      ;
; 0.582 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[8]                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.801      ;
; 0.583 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[1]                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.802      ;
; 0.589 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.808      ;
; 0.592 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.593 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.602 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.895      ;
; 0.602 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.895      ;
; 0.610 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11]  ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.903      ;
; 0.628 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.921      ;
; 0.628 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10]  ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.921      ;
; 0.632 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.925      ;
; 0.634 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.927      ;
; 0.634 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.927      ;
; 0.635 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.928      ;
; 0.636 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.929      ;
; 0.637 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.930      ;
; 0.640 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.933      ;
; 0.640 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.933      ;
; 0.641 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.934      ;
; 0.656 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.949      ;
; 0.661 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.954      ;
; 0.670 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|state.RCVING                      ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.889      ;
; 0.675 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.968      ;
; 0.684 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.903      ;
; 0.694 ; count[5]                                           ; count[5]                                           ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.913      ;
; 0.694 ; count[4]                                           ; count[4]                                           ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.913      ;
; 0.697 ; UartTx:iUart_Tx|state.TRMT                         ; UartRx:iUART_rcv|iRX                               ; UartTx:iUart_Tx|state.TRMT ; clk         ; -0.500       ; 2.153      ; 2.726      ;
; 0.706 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 1.999      ;
; 0.725 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[4]                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.944      ;
; 0.726 ; count[5]                                           ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.944      ;
; 0.729 ; count[0]                                           ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.947      ;
; 0.733 ; count[3]                                           ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk                        ; clk         ; 0.000        ; 0.061      ; 0.951      ;
; 0.747 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[11]                      ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.966      ;
; 0.750 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[6]                       ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.969      ;
; 0.750 ; count[0]                                           ; count[1]                                           ; clk                        ; clk         ; 0.000        ; 0.062      ; 0.969      ;
; 0.775 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 2.068      ;
; 0.775 ; UartTx:iUart_Tx|state.TRMT                         ; UartTx:iUart_Tx|state.TRMT                         ; UartTx:iUart_Tx|state.TRMT ; clk         ; -0.500       ; 2.153      ; 2.804      ;
; 0.782 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 2.075      ;
; 0.782 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 2.075      ;
; 0.782 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.616      ; 2.075      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UartTx:iUart_Tx|state.IDLE'                                                                                                     ;
+-------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.185 ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|load ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; 0.000        ; 0.560      ; 0.944      ;
; 0.616 ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|load ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; -0.500       ; 0.560      ; 0.875      ;
+-------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RST_n'                                                                                          ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.351 ; reset_synch:iRST|q0 ; reset_synch:iRST|rst_n~1 ; clk          ; RST_n       ; -0.500       ; -0.334     ; 0.547      ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UartTx:iUart_Tx|state.TRMT'                                                                                                ;
+-------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                       ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+
; 2.222 ; UartTx:iUart_Tx|state.LOAD ; UartTx:iUart_Tx|rst_shftreg_n ; clk          ; UartTx:iUart_Tx|state.TRMT ; 0.000        ; -1.700     ; 0.542      ;
+-------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                               ;
+--------+----------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.173 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|state.IDLE                        ; clk          ; clk         ; 0.500        ; -0.311     ; 2.357      ;
; -2.024 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|state.IDLE                        ; clk          ; clk         ; 0.500        ; -0.311     ; 2.208      ;
; -1.985 ; reset_synch:iRST|q0              ; count[0]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.985 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|bit_cnt[0]                       ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.985 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|bit_cnt[1]                       ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.985 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|bit_cnt[2]                       ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.985 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|bit_cnt[3]                       ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.985 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[8]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.985 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[7]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.985 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[6]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.985 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[5]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.985 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[4]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.985 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[3]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.985 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[2]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.985 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[1]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.985 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[0]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.171      ;
; -1.963 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]  ; clk          ; clk         ; 0.500        ; -0.310     ; 2.148      ;
; -1.963 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]  ; clk          ; clk         ; 0.500        ; -0.310     ; 2.148      ;
; -1.963 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]  ; clk          ; clk         ; 0.500        ; -0.310     ; 2.148      ;
; -1.963 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]  ; clk          ; clk         ; 0.500        ; -0.310     ; 2.148      ;
; -1.963 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]  ; clk          ; clk         ; 0.500        ; -0.310     ; 2.148      ;
; -1.963 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]  ; clk          ; clk         ; 0.500        ; -0.310     ; 2.148      ;
; -1.963 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]  ; clk          ; clk         ; 0.500        ; -0.310     ; 2.148      ;
; -1.963 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]  ; clk          ; clk         ; 0.500        ; -0.310     ; 2.148      ;
; -1.963 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10] ; clk          ; clk         ; 0.500        ; -0.310     ; 2.148      ;
; -1.958 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]  ; clk          ; clk         ; 0.500        ; -0.310     ; 2.143      ;
; -1.958 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]  ; clk          ; clk         ; 0.500        ; -0.310     ; 2.143      ;
; -1.958 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11] ; clk          ; clk         ; 0.500        ; -0.310     ; 2.143      ;
; -1.949 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|state.LOAD                        ; clk          ; clk         ; 0.500        ; -0.310     ; 2.134      ;
; -1.949 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|state.TRMT                        ; clk          ; clk         ; 0.500        ; -0.310     ; 2.134      ;
; -1.945 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|state.CLEAR                      ; clk          ; clk         ; 0.500        ; -0.309     ; 2.131      ;
; -1.945 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|state.IDLE                       ; clk          ; clk         ; 0.500        ; -0.309     ; 2.131      ;
; -1.945 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|state.LOAD                       ; clk          ; clk         ; 0.500        ; -0.309     ; 2.131      ;
; -1.945 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|state.RCVING                     ; clk          ; clk         ; 0.500        ; -0.309     ; 2.131      ;
; -1.945 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[1]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 2.131      ;
; -1.945 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[2]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 2.131      ;
; -1.945 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[3]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 2.131      ;
; -1.945 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[4]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 2.131      ;
; -1.945 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[6]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 2.131      ;
; -1.945 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[7]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 2.131      ;
; -1.945 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[8]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 2.131      ;
; -1.945 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[9]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 2.131      ;
; -1.945 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[11]                     ; clk          ; clk         ; 0.500        ; -0.309     ; 2.131      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; count[0]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|bit_cnt[0]                       ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|bit_cnt[1]                       ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|bit_cnt[2]                       ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|bit_cnt[3]                       ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[8]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[7]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[6]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[5]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[4]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[3]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[2]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[1]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.837 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[0]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 2.023      ;
; -1.824 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]  ; clk          ; clk         ; 0.500        ; -0.310     ; 2.009      ;
; -1.824 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]  ; clk          ; clk         ; 0.500        ; -0.310     ; 2.009      ;
; -1.824 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11] ; clk          ; clk         ; 0.500        ; -0.310     ; 2.009      ;
; -1.814 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.999      ;
; -1.814 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.999      ;
; -1.814 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.999      ;
; -1.814 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.999      ;
; -1.814 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.999      ;
; -1.814 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.999      ;
; -1.814 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.999      ;
; -1.814 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]  ; clk          ; clk         ; 0.500        ; -0.310     ; 1.999      ;
; -1.814 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10] ; clk          ; clk         ; 0.500        ; -0.310     ; 1.999      ;
; -1.803 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|state.LOAD                        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.988      ;
; -1.803 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|state.TRMT                        ; clk          ; clk         ; 0.500        ; -0.310     ; 1.988      ;
; -1.797 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|state.CLEAR                      ; clk          ; clk         ; 0.500        ; -0.309     ; 1.983      ;
; -1.797 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|state.IDLE                       ; clk          ; clk         ; 0.500        ; -0.309     ; 1.983      ;
; -1.797 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|state.LOAD                       ; clk          ; clk         ; 0.500        ; -0.309     ; 1.983      ;
; -1.797 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|state.RCVING                     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.983      ;
; -1.797 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[1]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 1.983      ;
; -1.797 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[2]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 1.983      ;
; -1.797 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[3]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 1.983      ;
; -1.797 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[4]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 1.983      ;
; -1.797 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[6]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 1.983      ;
; -1.797 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[7]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 1.983      ;
; -1.797 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[8]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 1.983      ;
; -1.797 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[9]                      ; clk          ; clk         ; 0.500        ; -0.309     ; 1.983      ;
; -1.797 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[11]                     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.983      ;
; -1.770 ; reset_synch:iRST|q0              ; count[2]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.956      ;
; -1.770 ; reset_synch:iRST|q0              ; count[1]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.956      ;
; -1.770 ; reset_synch:iRST|q0              ; count[3]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.956      ;
; -1.770 ; reset_synch:iRST|q0              ; count[4]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.956      ;
; -1.770 ; reset_synch:iRST|q0              ; count[5]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.956      ;
; -1.770 ; reset_synch:iRST|q0              ; count[7]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.956      ;
; -1.770 ; reset_synch:iRST|q0              ; count[6]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.956      ;
; -1.648 ; reset_synch:iRST|rst_n~_emulated ; count[2]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.834      ;
; -1.648 ; reset_synch:iRST|rst_n~_emulated ; count[1]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.834      ;
; -1.648 ; reset_synch:iRST|rst_n~_emulated ; count[3]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.834      ;
; -1.648 ; reset_synch:iRST|rst_n~_emulated ; count[4]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.834      ;
; -1.648 ; reset_synch:iRST|rst_n~_emulated ; count[5]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.834      ;
; -1.648 ; reset_synch:iRST|rst_n~_emulated ; count[7]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.834      ;
; -1.648 ; reset_synch:iRST|rst_n~_emulated ; count[6]                                          ; clk          ; clk         ; 0.500        ; -0.309     ; 1.834      ;
; -1.592 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[5]                      ; clk          ; clk         ; 0.500        ; 0.044      ; 2.131      ;
; -1.592 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[10]                     ; clk          ; clk         ; 0.500        ; 0.044      ; 2.131      ;
+--------+----------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                           ;
+-------+-------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                            ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.307 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.819      ; 2.303      ;
; 0.307 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.819      ; 2.303      ;
; 0.307 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.819      ; 2.303      ;
; 0.307 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.819      ; 2.303      ;
; 0.307 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.819      ; 2.303      ;
; 0.307 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.819      ; 2.303      ;
; 0.307 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.819      ; 2.303      ;
; 0.307 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.819      ; 2.303      ;
; 0.307 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.819      ; 2.303      ;
; 0.307 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.819      ; 2.303      ;
; 0.473 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[5]                       ; RST_n                      ; clk         ; 0.000        ; 2.521      ; 3.181      ;
; 0.473 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[10]                      ; RST_n                      ; clk         ; 0.000        ; 2.521      ; 3.181      ;
; 0.473 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[0]                       ; RST_n                      ; clk         ; 0.000        ; 2.521      ; 3.181      ;
; 0.671 ; RST_n                         ; count[1]                                           ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.012      ;
; 0.671 ; RST_n                         ; count[2]                                           ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.012      ;
; 0.671 ; RST_n                         ; count[3]                                           ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.012      ;
; 0.671 ; RST_n                         ; count[4]                                           ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.012      ;
; 0.671 ; RST_n                         ; count[5]                                           ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.012      ;
; 0.671 ; RST_n                         ; count[6]                                           ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.012      ;
; 0.671 ; RST_n                         ; count[7]                                           ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.012      ;
; 0.680 ; RST_n                         ; reset_synch:iRST|q0                                ; RST_n                      ; clk         ; 0.000        ; 2.401      ; 3.268      ;
; 0.680 ; RST_n                         ; reset_synch:iRST|rst_n~_emulated                   ; RST_n                      ; clk         ; 0.000        ; 2.401      ; 3.268      ;
; 0.694 ; RST_n                         ; button_smpl:iButton_smpl|q0                        ; RST_n                      ; clk         ; 0.000        ; 2.401      ; 3.282      ;
; 0.694 ; RST_n                         ; button_smpl:iButton_smpl|q1                        ; RST_n                      ; clk         ; 0.000        ; 2.401      ; 3.282      ;
; 0.694 ; RST_n                         ; button_smpl:iButton_smpl|q2                        ; RST_n                      ; clk         ; 0.000        ; 2.401      ; 3.282      ;
; 0.697 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[5]                       ; RST_n                      ; clk         ; 0.000        ; 0.604      ; 1.488      ;
; 0.697 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[10]                      ; RST_n                      ; clk         ; 0.000        ; 0.604      ; 1.488      ;
; 0.697 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[0]                       ; RST_n                      ; clk         ; 0.000        ; 0.604      ; 1.488      ;
; 0.840 ; RST_n                         ; UartRx:iUART_rcv|state.CLEAR                       ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.181      ;
; 0.840 ; RST_n                         ; UartRx:iUART_rcv|state.IDLE                        ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.181      ;
; 0.840 ; RST_n                         ; UartRx:iUART_rcv|state.LOAD                        ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.181      ;
; 0.840 ; RST_n                         ; UartRx:iUART_rcv|state.RCVING                      ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.181      ;
; 0.840 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[1]                       ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.181      ;
; 0.840 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[2]                       ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.181      ;
; 0.840 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[3]                       ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.181      ;
; 0.840 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[4]                       ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.181      ;
; 0.840 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[6]                       ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.181      ;
; 0.840 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[7]                       ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.181      ;
; 0.840 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[8]                       ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.181      ;
; 0.840 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[9]                       ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.181      ;
; 0.840 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[11]                      ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.181      ;
; 0.844 ; RST_n                         ; UartTx:iUart_Tx|state.LOAD                         ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.184      ;
; 0.844 ; RST_n                         ; UartTx:iUart_Tx|state.TRMT                         ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.184      ;
; 0.852 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.192      ;
; 0.852 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.192      ;
; 0.852 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11]  ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.192      ;
; 0.857 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]   ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.197      ;
; 0.857 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]   ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.197      ;
; 0.857 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.197      ;
; 0.857 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]   ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.197      ;
; 0.857 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.197      ;
; 0.857 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]   ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.197      ;
; 0.857 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]   ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.197      ;
; 0.857 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]   ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.197      ;
; 0.857 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10]  ; RST_n                      ; clk         ; 0.000        ; 2.153      ; 3.197      ;
; 0.878 ; RST_n                         ; count[0]                                           ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.878 ; RST_n                         ; UartRx:iUART_rcv|bit_cnt[0]                        ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.878 ; RST_n                         ; UartRx:iUART_rcv|bit_cnt[1]                        ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.878 ; RST_n                         ; UartRx:iUART_rcv|bit_cnt[2]                        ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.878 ; RST_n                         ; UartRx:iUART_rcv|bit_cnt[3]                        ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.878 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[8]                    ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.878 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[7]                    ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.878 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[6]                    ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.878 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[5]                    ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.878 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[4]                    ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.878 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[3]                    ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.878 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[2]                    ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.878 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[1]                    ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.878 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[0]                    ; RST_n                      ; clk         ; 0.000        ; 2.154      ; 3.219      ;
; 0.895 ; reset_synch:iRST|rst_n~1      ; count[1]                                           ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.319      ;
; 0.895 ; reset_synch:iRST|rst_n~1      ; count[2]                                           ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.319      ;
; 0.895 ; reset_synch:iRST|rst_n~1      ; count[3]                                           ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.319      ;
; 0.895 ; reset_synch:iRST|rst_n~1      ; count[4]                                           ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.319      ;
; 0.895 ; reset_synch:iRST|rst_n~1      ; count[5]                                           ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.319      ;
; 0.895 ; reset_synch:iRST|rst_n~1      ; count[6]                                           ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.319      ;
; 0.895 ; reset_synch:iRST|rst_n~1      ; count[7]                                           ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.319      ;
; 0.924 ; RST_n                         ; button_smpl:iButton_smpl|q0                        ; RST_n                      ; clk         ; -0.500       ; 2.401      ; 3.012      ;
; 0.924 ; RST_n                         ; button_smpl:iButton_smpl|q1                        ; RST_n                      ; clk         ; -0.500       ; 2.401      ; 3.012      ;
; 0.924 ; RST_n                         ; button_smpl:iButton_smpl|q2                        ; RST_n                      ; clk         ; -0.500       ; 2.401      ; 3.012      ;
; 0.925 ; RST_n                         ; reset_synch:iRST|q0                                ; RST_n                      ; clk         ; -0.500       ; 2.401      ; 3.013      ;
; 0.925 ; RST_n                         ; reset_synch:iRST|rst_n~_emulated                   ; RST_n                      ; clk         ; -0.500       ; 2.401      ; 3.013      ;
; 1.059 ; RST_n                         ; UartTx:iUart_Tx|state.IDLE                         ; RST_n                      ; clk         ; 0.000        ; 2.152      ; 3.398      ;
; 1.064 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|state.CLEAR                       ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.064 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|state.IDLE                        ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.064 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|state.LOAD                        ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.064 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|state.RCVING                      ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.064 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[1]                       ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.064 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[2]                       ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.064 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[3]                       ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.064 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[4]                       ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.064 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[6]                       ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.064 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[7]                       ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.064 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[8]                       ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.064 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[9]                       ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.064 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[11]                      ; RST_n                      ; clk         ; 0.000        ; 0.237      ; 1.488      ;
; 1.068 ; reset_synch:iRST|rst_n~1      ; UartTx:iUart_Tx|state.LOAD                         ; RST_n                      ; clk         ; 0.000        ; 0.236      ; 1.491      ;
; 1.068 ; reset_synch:iRST|rst_n~1      ; UartTx:iUart_Tx|state.TRMT                         ; RST_n                      ; clk         ; 0.000        ; 0.236      ; 1.491      ;
; 1.076 ; reset_synch:iRST|rst_n~1      ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; RST_n                      ; clk         ; 0.000        ; 0.236      ; 1.499      ;
; 1.076 ; reset_synch:iRST|rst_n~1      ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; RST_n                      ; clk         ; 0.000        ; 0.236      ; 1.499      ;
; 1.076 ; reset_synch:iRST|rst_n~1      ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11]  ; RST_n                      ; clk         ; 0.000        ; 0.236      ; 1.499      ;
+-------+-------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[10]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[11]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[8]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[9]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|fRX                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|iRX                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|state.CLEAR                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|state.IDLE                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|state.LOAD                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|state.RCVING                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|state.IDLE                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|state.LOAD                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|state.TRMT                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; button_smpl:iButton_smpl|q0                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; button_smpl:iButton_smpl|q1                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; button_smpl:iButton_smpl|q2                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[0]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[1]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[2]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[3]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[4]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[5]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[6]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[7]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; reset_synch:iRST|q0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; reset_synch:iRST|rst_n~_emulated                   ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; button_smpl:iButton_smpl|q0                        ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; button_smpl:iButton_smpl|q1                        ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; button_smpl:iButton_smpl|q2                        ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; reset_synch:iRST|q0                                ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; reset_synch:iRST|rst_n~_emulated                   ;
; 0.078  ; 0.262        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[0]                       ;
; 0.078  ; 0.262        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[10]                      ;
; 0.078  ; 0.262        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[5]                       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[11]                      ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[1]                       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[2]                       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[3]                       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[4]                       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[6]                       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[7]                       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[8]                       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[9]                       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|state.CLEAR                       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|state.IDLE                        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|state.LOAD                        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|state.RCVING                      ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartTx:iUart_Tx|state.IDLE                         ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[0]                        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[1]                        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[2]                        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[3]                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RST_n'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RST_n ; Rise       ; RST_n                    ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; RST_n ; Rise       ; iRST|rst_n~1|datac       ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; RST_n ; Rise       ; RST_n~input|o            ;
; 0.252  ; 0.252        ; 0.000          ; Low Pulse Width  ; RST_n ; Rise       ; reset_synch:iRST|rst_n~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST_n ; Rise       ; RST_n~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST_n ; Rise       ; RST_n~input|i            ;
; 0.747  ; 0.747        ; 0.000          ; High Pulse Width ; RST_n ; Rise       ; reset_synch:iRST|rst_n~1 ;
; 0.752  ; 0.752        ; 0.000          ; High Pulse Width ; RST_n ; Rise       ; RST_n~input|o            ;
; 0.757  ; 0.757        ; 0.000          ; High Pulse Width ; RST_n ; Rise       ; iRST|rst_n~1|datac       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UartTx:iUart_Tx|state.IDLE'                                                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------+
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.IDLE ; Rise       ; iUart_Tx|load|datad   ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.IDLE ; Fall       ; UartTx:iUart_Tx|load  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.IDLE ; Rise       ; iUart_Tx|state.IDLE|q ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.IDLE ; Rise       ; iUart_Tx|state.IDLE|q ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.IDLE ; Fall       ; UartTx:iUart_Tx|load  ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.IDLE ; Rise       ; iUart_Tx|load|datad   ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UartTx:iUart_Tx|state.TRMT'                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.TRMT ; Rise       ; UartTx:iUart_Tx|rst_shftreg_n ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.TRMT ; Rise       ; iUart_Tx|rst_shftreg_n|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.TRMT ; Rise       ; iUart_Tx|rst_shftreg_n|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.TRMT ; Rise       ; iUart_Tx|state.TRMT|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.TRMT ; Rise       ; iUart_Tx|state.TRMT|q         ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.TRMT ; Rise       ; UartTx:iUart_Tx|rst_shftreg_n ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; next_byte ; clk        ; 0.495 ; 0.677 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; next_byte ; clk        ; -0.174 ; -0.359 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 9.528 ; 9.389 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 6.591 ; 6.555 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 6.257 ; 6.250 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 6.219 ; 6.208 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 6.304 ; 6.308 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 7.716 ; 7.733 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 9.528 ; 9.389 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 7.002 ; 7.056 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 8.779 ; 8.613 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 6.008 ; 5.995 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 6.366 ; 6.328 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 6.045 ; 6.035 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 6.008 ; 5.995 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 6.090 ; 6.091 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 7.449 ; 7.462 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 9.264 ; 9.117 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 6.759 ; 6.807 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 8.545 ; 8.372 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 210.79 MHz ; 210.79 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.014 ; -138.345      ;
; UartTx:iUart_Tx|state.TRMT ; -2.078 ; -2.078        ;
; RST_n                      ; -1.395 ; -1.395        ;
; UartTx:iUart_Tx|state.IDLE ; -0.244 ; -0.244        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk                        ; 0.126 ; 0.000         ;
; UartTx:iUart_Tx|state.IDLE ; 0.163 ; 0.000         ;
; RST_n                      ; 1.236 ; 0.000         ;
; UartTx:iUart_Tx|state.TRMT ; 2.012 ; 0.000         ;
+----------------------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.937 ; -91.802              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.274 ; 0.000                ;
+-------+-------+----------------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -76.000       ;
; RST_n                      ; -3.000 ; -3.000        ;
; UartTx:iUart_Tx|state.IDLE ; 0.464  ; 0.000         ;
; UartTx:iUart_Tx|state.TRMT ; 0.487  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                    ;
+--------+--------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.014 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.953      ;
; -3.014 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.953      ;
; -3.014 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.953      ;
; -3.014 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.953      ;
; -3.014 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.953      ;
; -3.014 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.953      ;
; -3.014 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.953      ;
; -3.014 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.953      ;
; -3.014 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.953      ;
; -3.014 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.953      ;
; -2.980 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.919      ;
; -2.980 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.919      ;
; -2.980 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.919      ;
; -2.980 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.919      ;
; -2.980 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.919      ;
; -2.980 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.919      ;
; -2.980 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.919      ;
; -2.980 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.919      ;
; -2.980 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.919      ;
; -2.980 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.919      ;
; -2.927 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.866      ;
; -2.927 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.866      ;
; -2.927 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.866      ;
; -2.927 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.866      ;
; -2.927 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.866      ;
; -2.927 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.866      ;
; -2.927 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.866      ;
; -2.927 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.866      ;
; -2.927 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.866      ;
; -2.927 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.866      ;
; -2.849 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.789      ;
; -2.849 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.789      ;
; -2.849 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.789      ;
; -2.849 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.789      ;
; -2.825 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.765      ;
; -2.820 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.760      ;
; -2.815 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.755      ;
; -2.815 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.755      ;
; -2.815 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.755      ;
; -2.815 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.755      ;
; -2.793 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.733      ;
; -2.793 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.733      ;
; -2.791 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.731      ;
; -2.786 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.726      ;
; -2.762 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.702      ;
; -2.762 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.702      ;
; -2.762 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.702      ;
; -2.762 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.702      ;
; -2.759 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.699      ;
; -2.759 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.699      ;
; -2.753 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.692      ;
; -2.753 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.692      ;
; -2.753 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.692      ;
; -2.753 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.692      ;
; -2.753 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.692      ;
; -2.753 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.692      ;
; -2.753 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.692      ;
; -2.753 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.692      ;
; -2.753 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.692      ;
; -2.753 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.692      ;
; -2.738 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.678      ;
; -2.733 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.673      ;
; -2.706 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.646      ;
; -2.706 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.646      ;
; -2.656 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.595      ;
; -2.656 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.595      ;
; -2.656 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.595      ;
; -2.656 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.595      ;
; -2.656 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.595      ;
; -2.656 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.595      ;
; -2.656 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.595      ;
; -2.656 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.595      ;
; -2.656 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.595      ;
; -2.656 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.595      ;
; -2.590 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.529      ;
; -2.590 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.529      ;
; -2.590 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.529      ;
; -2.590 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.529      ;
; -2.590 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.529      ;
; -2.590 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.529      ;
; -2.590 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.529      ;
; -2.590 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.529      ;
; -2.590 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.529      ;
; -2.590 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.529      ;
; -2.588 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.528      ;
; -2.588 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.528      ;
; -2.588 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.528      ;
; -2.588 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.528      ;
; -2.573 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.513      ;
; -2.566 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.506      ;
; -2.550 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]    ; UartTx:iUart_Tx|state.TRMT                         ; clk          ; clk         ; 1.000        ; -0.056     ; 3.489      ;
; -2.532 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.472      ;
; -2.532 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.472      ;
; -2.530 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.470      ;
; -2.496 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.436      ;
; -2.491 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.431      ;
; -2.491 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.431      ;
; -2.491 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.431      ;
; -2.491 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 3.431      ;
; -2.476 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 3.416      ;
+--------+--------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UartTx:iUart_Tx|state.TRMT'                                                                                                 ;
+--------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                       ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+
; -2.078 ; UartTx:iUart_Tx|state.LOAD ; UartTx:iUart_Tx|rst_shftreg_n ; clk          ; UartTx:iUart_Tx|state.TRMT ; 1.000        ; -1.644     ; 0.543      ;
+--------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RST_n'                                                                                           ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.395 ; reset_synch:iRST|q0 ; reset_synch:iRST|rst_n~1 ; clk          ; RST_n       ; 0.500        ; -0.403     ; 0.550      ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UartTx:iUart_Tx|state.IDLE'                                                                                                      ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.244 ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|load ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; 0.500        ; 0.478      ; 0.837      ;
; 0.196  ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|load ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; 1.000        ; 0.478      ; 0.897      ;
+--------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.126 ; UartTx:iUart_Tx|state.TRMT                         ; UartRx:iUART_rcv|iRX                               ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.939      ; 2.409      ;
; 0.249 ; UartTx:iUart_Tx|state.IDLE                         ; UartTx:iUart_Tx|state.LOAD                         ; UartTx:iUart_Tx|state.IDLE ; clk         ; 0.000        ; 1.939      ; 2.532      ;
; 0.257 ; UartTx:iUart_Tx|state.TRMT                         ; UartTx:iUart_Tx|state.TRMT                         ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.939      ; 2.540      ;
; 0.311 ; UartRx:iUART_rcv|bit_cnt[1]                        ; UartRx:iUART_rcv|bit_cnt[1]                        ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UartRx:iUART_rcv|bit_cnt[3]                        ; UartRx:iUART_rcv|bit_cnt[3]                        ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; UartRx:iUART_rcv|bit_cnt[2]                        ; UartRx:iUART_rcv|bit_cnt[2]                        ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; count[0]                                           ; count[0]                                           ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; UartRx:iUART_rcv|state.CLEAR                       ; UartRx:iUART_rcv|state.CLEAR                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UartRx:iUART_rcv|state.RCVING                      ; UartRx:iUART_rcv|state.RCVING                      ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UartRx:iUART_rcv|state.IDLE                        ; UartRx:iUART_rcv|state.IDLE                        ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; UartRx:iUART_rcv|bit_cnt[0]                        ; UartRx:iUART_rcv|bit_cnt[0]                        ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.320 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.330 ; UartRx:iUART_rcv|state.IDLE                        ; UartRx:iUART_rcv|state.LOAD                        ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.529      ;
; 0.331 ; UartRx:iUART_rcv|state.CLEAR                       ; UartRx:iUART_rcv|state.IDLE                        ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.530      ;
; 0.337 ; UartTx:iUart_Tx|state.TRMT                         ; UartTx:iUart_Tx|state.IDLE                         ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.938      ; 2.619      ;
; 0.338 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; button_smpl:iButton_smpl|q0                        ; button_smpl:iButton_smpl|q1                        ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.343 ; reset_synch:iRST|q0                                ; reset_synch:iRST|rst_n~_emulated                   ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.542      ;
; 0.347 ; UartRx:iUART_rcv|bit_cnt[0]                        ; UartRx:iUART_rcv|bit_cnt[1]                        ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.547      ;
; 0.348 ; UartRx:iUART_rcv|bit_cnt[0]                        ; UartRx:iUART_rcv|bit_cnt[2]                        ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.548      ;
; 0.349 ; UartRx:iUART_rcv|bit_cnt[0]                        ; UartRx:iUART_rcv|bit_cnt[3]                        ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.549      ;
; 0.349 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.548      ;
; 0.353 ; UartTx:iUart_Tx|state.IDLE                         ; UartTx:iUart_Tx|state.IDLE                         ; UartTx:iUart_Tx|state.IDLE ; clk         ; 0.000        ; 1.938      ; 2.635      ;
; 0.404 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.529      ;
; 0.424 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.549      ;
; 0.431 ; UartRx:iUART_rcv|rx_shft_reg[8]                    ; UartRx:iUART_rcv|rx_shft_reg[7]                    ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.631      ;
; 0.433 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.633      ;
; 0.437 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.637      ;
; 0.448 ; UartRx:iUART_rcv|rx_shft_reg[7]                    ; UartRx:iUART_rcv|rx_shft_reg[6]                    ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.648      ;
; 0.449 ; UartRx:iUART_rcv|rx_shft_reg[2]                    ; UartRx:iUART_rcv|rx_shft_reg[1]                    ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.649      ;
; 0.451 ; UartRx:iUART_rcv|rx_shft_reg[4]                    ; UartRx:iUART_rcv|rx_shft_reg[3]                    ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.651      ;
; 0.482 ; count[7]                                           ; count[7]                                           ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.681      ;
; 0.483 ; UartRx:iUART_rcv|iRX                               ; UartRx:iUART_rcv|fRX                               ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.683      ;
; 0.492 ; button_smpl:iButton_smpl|q1                        ; button_smpl:iButton_smpl|q2                        ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.691      ;
; 0.494 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.694      ;
; 0.494 ; UartRx:iUART_rcv|state.RCVING                      ; UartRx:iUART_rcv|state.CLEAR                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.495 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.695      ;
; 0.497 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.697      ;
; 0.497 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.697      ;
; 0.502 ; UartRx:iUART_rcv|bit_cnt[2]                        ; UartRx:iUART_rcv|bit_cnt[3]                        ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.702      ;
; 0.503 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[3]                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[7]                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[9]                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.508 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[8]                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.707      ;
; 0.509 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[2]                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.708      ;
; 0.510 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[1]                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; UartRx:iUART_rcv|bit_cnt[1]                        ; UartRx:iUART_rcv|bit_cnt[3]                        ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; UartRx:iUART_rcv|bit_cnt[1]                        ; UartRx:iUART_rcv|bit_cnt[2]                        ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.635      ;
; 0.512 ; UartRx:iUART_rcv|rx_shft_reg[6]                    ; UartRx:iUART_rcv|rx_shft_reg[5]                    ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.712      ;
; 0.513 ; UartRx:iUART_rcv|rx_shft_reg[5]                    ; UartRx:iUART_rcv|rx_shft_reg[4]                    ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; UartRx:iUART_rcv|fRX                               ; UartRx:iUART_rcv|rx_shft_reg[8]                    ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.713      ;
; 0.515 ; UartRx:iUART_rcv|rx_shft_reg[3]                    ; UartRx:iUART_rcv|rx_shft_reg[2]                    ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; count[2]                                           ; count[2]                                           ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; UartRx:iUART_rcv|rx_shft_reg[1]                    ; UartRx:iUART_rcv|rx_shft_reg[0]                    ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.716      ;
; 0.517 ; count[3]                                           ; count[3]                                           ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.527 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.726      ;
; 0.529 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.728      ;
; 0.530 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.559 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.684      ;
; 0.589 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11]  ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.714      ;
; 0.592 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|state.RCVING                      ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.791      ;
; 0.598 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.723      ;
; 0.598 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.723      ;
; 0.607 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.732      ;
; 0.607 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10]  ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.732      ;
; 0.608 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.733      ;
; 0.616 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.741      ;
; 0.620 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.745      ;
; 0.622 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.747      ;
; 0.625 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.750      ;
; 0.626 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.826      ;
; 0.626 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.751      ;
; 0.626 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.751      ;
; 0.626 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.751      ;
; 0.626 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.751      ;
; 0.628 ; count[5]                                           ; count[5]                                           ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.827      ;
; 0.628 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.753      ;
; 0.632 ; count[4]                                           ; count[4]                                           ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.831      ;
; 0.632 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.757      ;
; 0.639 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[4]                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.838      ;
; 0.658 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[11]                      ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.857      ;
; 0.661 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[6]                       ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.860      ;
; 0.662 ; count[5]                                           ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.860      ;
; 0.667 ; count[0]                                           ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.866      ;
; 0.671 ; count[3]                                           ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk                        ; clk         ; 0.000        ; 0.054      ; 0.869      ;
; 0.675 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.800      ;
; 0.685 ; count[0]                                           ; count[1]                                           ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.885      ;
; 0.697 ; UartTx:iUart_Tx|state.TRMT                         ; UartRx:iUART_rcv|iRX                               ; UartTx:iUart_Tx|state.TRMT ; clk         ; -0.500       ; 1.939      ; 2.480      ;
; 0.701 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.826      ;
; 0.718 ; UartTx:iUart_Tx|state.TRMT                         ; UartTx:iUart_Tx|state.TRMT                         ; UartTx:iUart_Tx|state.TRMT ; clk         ; -0.500       ; 1.939      ; 2.501      ;
; 0.757 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 1.461      ; 1.882      ;
; 0.760 ; count[2]                                           ; count[3]                                           ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.766 ; count[3]                                           ; count[4]                                           ; clk                        ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.770 ; UartRx:iUART_rcv|fRX                               ; UartRx:iUART_rcv|state.LOAD                        ; clk                        ; clk         ; 0.000        ; 0.056      ; 0.970      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UartTx:iUart_Tx|state.IDLE'                                                                                                      ;
+-------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.163 ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|load ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; 0.000        ; 0.497      ; 0.840      ;
; 0.615 ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|load ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; -0.500       ; 0.497      ; 0.792      ;
+-------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RST_n'                                                                                           ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.236 ; reset_synch:iRST|q0 ; reset_synch:iRST|rst_n~1 ; clk          ; RST_n       ; -0.500       ; -0.270     ; 0.496      ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UartTx:iUart_Tx|state.TRMT'                                                                                                 ;
+-------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                       ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+
; 2.012 ; UartTx:iUart_Tx|state.LOAD ; UartTx:iUart_Tx|rst_shftreg_n ; clk          ; UartTx:iUart_Tx|state.TRMT ; 0.000        ; -1.539     ; 0.493      ;
+-------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                ;
+--------+----------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.937 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|state.IDLE                        ; clk          ; clk         ; 0.500        ; -0.299     ; 2.133      ;
; -1.780 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|state.IDLE                        ; clk          ; clk         ; 0.500        ; -0.299     ; 1.976      ;
; -1.765 ; reset_synch:iRST|q0              ; count[0]                                          ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.765 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|bit_cnt[0]                       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.765 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|bit_cnt[1]                       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.765 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|bit_cnt[2]                       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.765 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|bit_cnt[3]                       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.765 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[8]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.765 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[7]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.765 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[6]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.765 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[5]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.765 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[4]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.765 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[3]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.765 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[2]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.765 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[1]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.765 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[0]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.962      ;
; -1.748 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.945      ;
; -1.748 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.945      ;
; -1.748 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.945      ;
; -1.748 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.945      ;
; -1.748 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.945      ;
; -1.748 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.945      ;
; -1.748 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.945      ;
; -1.748 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.945      ;
; -1.748 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.945      ;
; -1.739 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.936      ;
; -1.739 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.936      ;
; -1.739 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.936      ;
; -1.729 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|state.LOAD                        ; clk          ; clk         ; 0.500        ; -0.299     ; 1.925      ;
; -1.729 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|state.TRMT                        ; clk          ; clk         ; 0.500        ; -0.299     ; 1.925      ;
; -1.725 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|state.CLEAR                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.923      ;
; -1.725 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|state.IDLE                       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.923      ;
; -1.725 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|state.LOAD                       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.923      ;
; -1.725 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|state.RCVING                     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.923      ;
; -1.725 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[1]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.923      ;
; -1.725 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[2]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.923      ;
; -1.725 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[3]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.923      ;
; -1.725 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[4]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.923      ;
; -1.725 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[6]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.923      ;
; -1.725 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[7]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.923      ;
; -1.725 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[8]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.923      ;
; -1.725 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[9]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.923      ;
; -1.725 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[11]                     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.923      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; count[0]                                          ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|bit_cnt[0]                       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|bit_cnt[1]                       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|bit_cnt[2]                       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|bit_cnt[3]                       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[8]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[7]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[6]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[5]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[4]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[3]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[2]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[1]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.616 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[0]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.813      ;
; -1.603 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.800      ;
; -1.603 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.800      ;
; -1.603 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.800      ;
; -1.595 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.792      ;
; -1.595 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.792      ;
; -1.595 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.792      ;
; -1.595 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.792      ;
; -1.595 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.792      ;
; -1.595 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.792      ;
; -1.595 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.792      ;
; -1.595 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.792      ;
; -1.595 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.792      ;
; -1.586 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|state.LOAD                        ; clk          ; clk         ; 0.500        ; -0.299     ; 1.782      ;
; -1.586 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|state.TRMT                        ; clk          ; clk         ; 0.500        ; -0.299     ; 1.782      ;
; -1.577 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|state.CLEAR                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.775      ;
; -1.577 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|state.IDLE                       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.775      ;
; -1.577 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|state.LOAD                       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.775      ;
; -1.577 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|state.RCVING                     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.775      ;
; -1.577 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[1]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.775      ;
; -1.577 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[2]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.775      ;
; -1.577 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[3]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.775      ;
; -1.577 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[4]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.775      ;
; -1.577 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[6]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.775      ;
; -1.577 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[7]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.775      ;
; -1.577 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[8]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.775      ;
; -1.577 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[9]                      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.775      ;
; -1.577 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[11]                     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.775      ;
; -1.565 ; reset_synch:iRST|q0              ; count[2]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.763      ;
; -1.565 ; reset_synch:iRST|q0              ; count[1]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.763      ;
; -1.565 ; reset_synch:iRST|q0              ; count[3]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.763      ;
; -1.565 ; reset_synch:iRST|q0              ; count[4]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.763      ;
; -1.565 ; reset_synch:iRST|q0              ; count[5]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.763      ;
; -1.565 ; reset_synch:iRST|q0              ; count[7]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.763      ;
; -1.565 ; reset_synch:iRST|q0              ; count[6]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.763      ;
; -1.446 ; reset_synch:iRST|rst_n~_emulated ; count[2]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.644      ;
; -1.446 ; reset_synch:iRST|rst_n~_emulated ; count[1]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.644      ;
; -1.446 ; reset_synch:iRST|rst_n~_emulated ; count[3]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.644      ;
; -1.446 ; reset_synch:iRST|rst_n~_emulated ; count[4]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.644      ;
; -1.446 ; reset_synch:iRST|rst_n~_emulated ; count[5]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.644      ;
; -1.446 ; reset_synch:iRST|rst_n~_emulated ; count[7]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.644      ;
; -1.446 ; reset_synch:iRST|rst_n~_emulated ; count[6]                                          ; clk          ; clk         ; 0.500        ; -0.297     ; 1.644      ;
; -1.409 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[5]                      ; clk          ; clk         ; 0.500        ; 0.019      ; 1.923      ;
; -1.409 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[10]                     ; clk          ; clk         ; 0.500        ; 0.019      ; 1.923      ;
+--------+----------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                            ;
+-------+-------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                            ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.274 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.644      ; 2.082      ;
; 0.274 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.644      ; 2.082      ;
; 0.274 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.644      ; 2.082      ;
; 0.274 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.644      ; 2.082      ;
; 0.274 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.644      ; 2.082      ;
; 0.274 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.644      ; 2.082      ;
; 0.274 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.644      ; 2.082      ;
; 0.274 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.644      ; 2.082      ;
; 0.274 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.644      ; 2.082      ;
; 0.274 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.644      ; 2.082      ;
; 0.490 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[5]                       ; RST_n                      ; clk         ; 0.000        ; 2.269      ; 2.933      ;
; 0.490 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[10]                      ; RST_n                      ; clk         ; 0.000        ; 2.269      ; 2.933      ;
; 0.490 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[0]                       ; RST_n                      ; clk         ; 0.000        ; 2.269      ; 2.933      ;
; 0.612 ; RST_n                         ; reset_synch:iRST|q0                                ; RST_n                      ; clk         ; 0.000        ; 2.182      ; 2.968      ;
; 0.612 ; RST_n                         ; reset_synch:iRST|rst_n~_emulated                   ; RST_n                      ; clk         ; 0.000        ; 2.182      ; 2.968      ;
; 0.640 ; RST_n                         ; button_smpl:iButton_smpl|q0                        ; RST_n                      ; clk         ; 0.000        ; 2.182      ; 2.996      ;
; 0.640 ; RST_n                         ; button_smpl:iButton_smpl|q1                        ; RST_n                      ; clk         ; 0.000        ; 2.182      ; 2.996      ;
; 0.640 ; RST_n                         ; button_smpl:iButton_smpl|q2                        ; RST_n                      ; clk         ; 0.000        ; 2.182      ; 2.996      ;
; 0.664 ; RST_n                         ; count[1]                                           ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.778      ;
; 0.664 ; RST_n                         ; count[2]                                           ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.778      ;
; 0.664 ; RST_n                         ; count[3]                                           ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.778      ;
; 0.664 ; RST_n                         ; count[4]                                           ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.778      ;
; 0.664 ; RST_n                         ; count[5]                                           ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.778      ;
; 0.664 ; RST_n                         ; count[6]                                           ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.778      ;
; 0.664 ; RST_n                         ; count[7]                                           ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.778      ;
; 0.669 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[5]                       ; RST_n                      ; clk         ; 0.000        ; 0.490      ; 1.333      ;
; 0.669 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[10]                      ; RST_n                      ; clk         ; 0.000        ; 0.490      ; 1.333      ;
; 0.669 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[0]                       ; RST_n                      ; clk         ; 0.000        ; 0.490      ; 1.333      ;
; 0.819 ; RST_n                         ; UartRx:iUART_rcv|state.CLEAR                       ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.933      ;
; 0.819 ; RST_n                         ; UartRx:iUART_rcv|state.IDLE                        ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.933      ;
; 0.819 ; RST_n                         ; UartRx:iUART_rcv|state.LOAD                        ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.933      ;
; 0.819 ; RST_n                         ; UartRx:iUART_rcv|state.RCVING                      ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.933      ;
; 0.819 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[1]                       ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.933      ;
; 0.819 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[2]                       ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.933      ;
; 0.819 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[3]                       ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.933      ;
; 0.819 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[4]                       ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.933      ;
; 0.819 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[6]                       ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.933      ;
; 0.819 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[7]                       ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.933      ;
; 0.819 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[8]                       ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.933      ;
; 0.819 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[9]                       ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.933      ;
; 0.819 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[11]                      ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.933      ;
; 0.821 ; RST_n                         ; UartTx:iUart_Tx|state.LOAD                         ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.934      ;
; 0.821 ; RST_n                         ; UartTx:iUart_Tx|state.TRMT                         ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.934      ;
; 0.832 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.945      ;
; 0.832 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.945      ;
; 0.832 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11]  ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.945      ;
; 0.839 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]   ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.952      ;
; 0.839 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]   ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.952      ;
; 0.839 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.952      ;
; 0.839 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]   ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.952      ;
; 0.839 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.952      ;
; 0.839 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]   ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.952      ;
; 0.839 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]   ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.952      ;
; 0.839 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]   ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.952      ;
; 0.839 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10]  ; RST_n                      ; clk         ; 0.000        ; 1.939      ; 2.952      ;
; 0.855 ; RST_n                         ; count[0]                                           ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.855 ; RST_n                         ; UartRx:iUART_rcv|bit_cnt[0]                        ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.855 ; RST_n                         ; UartRx:iUART_rcv|bit_cnt[1]                        ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.855 ; RST_n                         ; UartRx:iUART_rcv|bit_cnt[2]                        ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.855 ; RST_n                         ; UartRx:iUART_rcv|bit_cnt[3]                        ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.855 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[8]                    ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.855 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[7]                    ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.855 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[6]                    ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.855 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[5]                    ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.855 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[4]                    ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.855 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[3]                    ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.855 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[2]                    ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.855 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[1]                    ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.855 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[0]                    ; RST_n                      ; clk         ; 0.000        ; 1.940      ; 2.969      ;
; 0.866 ; reset_synch:iRST|rst_n~1      ; count[1]                                           ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.201      ;
; 0.866 ; reset_synch:iRST|rst_n~1      ; count[2]                                           ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.201      ;
; 0.866 ; reset_synch:iRST|rst_n~1      ; count[3]                                           ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.201      ;
; 0.866 ; reset_synch:iRST|rst_n~1      ; count[4]                                           ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.201      ;
; 0.866 ; reset_synch:iRST|rst_n~1      ; count[5]                                           ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.201      ;
; 0.866 ; reset_synch:iRST|rst_n~1      ; count[6]                                           ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.201      ;
; 0.866 ; reset_synch:iRST|rst_n~1      ; count[7]                                           ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.201      ;
; 0.922 ; RST_n                         ; button_smpl:iButton_smpl|q0                        ; RST_n                      ; clk         ; -0.500       ; 2.182      ; 2.778      ;
; 0.922 ; RST_n                         ; button_smpl:iButton_smpl|q1                        ; RST_n                      ; clk         ; -0.500       ; 2.182      ; 2.778      ;
; 0.922 ; RST_n                         ; button_smpl:iButton_smpl|q2                        ; RST_n                      ; clk         ; -0.500       ; 2.182      ; 2.778      ;
; 0.929 ; RST_n                         ; reset_synch:iRST|q0                                ; RST_n                      ; clk         ; -0.500       ; 2.182      ; 2.785      ;
; 0.929 ; RST_n                         ; reset_synch:iRST|rst_n~_emulated                   ; RST_n                      ; clk         ; -0.500       ; 2.182      ; 2.785      ;
; 0.998 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|state.CLEAR                       ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.333      ;
; 0.998 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|state.IDLE                        ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.333      ;
; 0.998 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|state.LOAD                        ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.333      ;
; 0.998 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|state.RCVING                      ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.333      ;
; 0.998 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[1]                       ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.333      ;
; 0.998 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[2]                       ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.333      ;
; 0.998 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[3]                       ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.333      ;
; 0.998 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[4]                       ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.333      ;
; 0.998 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[6]                       ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.333      ;
; 0.998 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[7]                       ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.333      ;
; 0.998 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[8]                       ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.333      ;
; 0.998 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[9]                       ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.333      ;
; 0.998 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[11]                      ; RST_n                      ; clk         ; 0.000        ; 0.161      ; 1.333      ;
; 1.006 ; reset_synch:iRST|rst_n~1      ; UartTx:iUart_Tx|state.LOAD                         ; RST_n                      ; clk         ; 0.000        ; 0.160      ; 1.340      ;
; 1.006 ; reset_synch:iRST|rst_n~1      ; UartTx:iUart_Tx|state.TRMT                         ; RST_n                      ; clk         ; 0.000        ; 0.160      ; 1.340      ;
; 1.016 ; RST_n                         ; UartTx:iUart_Tx|state.IDLE                         ; RST_n                      ; clk         ; 0.000        ; 1.938      ; 3.128      ;
; 1.016 ; reset_synch:iRST|rst_n~1      ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]   ; RST_n                      ; clk         ; 0.000        ; 0.160      ; 1.350      ;
; 1.016 ; reset_synch:iRST|rst_n~1      ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]   ; RST_n                      ; clk         ; 0.000        ; 0.160      ; 1.350      ;
; 1.016 ; reset_synch:iRST|rst_n~1      ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; RST_n                      ; clk         ; 0.000        ; 0.160      ; 1.350      ;
+-------+-------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[10]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[11]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[8]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[9]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|fRX                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|iRX                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|state.CLEAR                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|state.IDLE                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|state.LOAD                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|state.RCVING                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|state.IDLE                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|state.LOAD                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|state.TRMT                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; button_smpl:iButton_smpl|q0                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; button_smpl:iButton_smpl|q1                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; button_smpl:iButton_smpl|q2                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[0]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[1]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[2]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[3]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[4]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[5]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[6]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[7]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; reset_synch:iRST|q0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; reset_synch:iRST|rst_n~_emulated                   ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; button_smpl:iButton_smpl|q0                        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; button_smpl:iButton_smpl|q1                        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; button_smpl:iButton_smpl|q2                        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; reset_synch:iRST|q0                                ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; reset_synch:iRST|rst_n~_emulated                   ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[0]                       ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[10]                      ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[5]                       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[11]                      ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[1]                       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[2]                       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[3]                       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[4]                       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[6]                       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[7]                       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[8]                       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[9]                       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[0]                        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[1]                        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[2]                        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[3]                        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|fRX                               ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|iRX                               ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[0]                    ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[1]                    ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[2]                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RST_n'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RST_n ; Rise       ; RST_n                    ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; RST_n ; Rise       ; RST_n~input|o            ;
; 0.285  ; 0.285        ; 0.000          ; Low Pulse Width  ; RST_n ; Rise       ; iRST|rst_n~1|datac       ;
; 0.288  ; 0.288        ; 0.000          ; Low Pulse Width  ; RST_n ; Rise       ; reset_synch:iRST|rst_n~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST_n ; Rise       ; RST_n~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST_n ; Rise       ; RST_n~input|i            ;
; 0.708  ; 0.708        ; 0.000          ; High Pulse Width ; RST_n ; Rise       ; reset_synch:iRST|rst_n~1 ;
; 0.713  ; 0.713        ; 0.000          ; High Pulse Width ; RST_n ; Rise       ; iRST|rst_n~1|datac       ;
; 0.747  ; 0.747        ; 0.000          ; High Pulse Width ; RST_n ; Rise       ; RST_n~input|o            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UartTx:iUart_Tx|state.IDLE'                                                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------+
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.IDLE ; Rise       ; iUart_Tx|load|datad   ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.IDLE ; Fall       ; UartTx:iUart_Tx|load  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.IDLE ; Rise       ; iUart_Tx|state.IDLE|q ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.IDLE ; Rise       ; iUart_Tx|state.IDLE|q ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.IDLE ; Fall       ; UartTx:iUart_Tx|load  ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.IDLE ; Rise       ; iUart_Tx|load|datad   ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UartTx:iUart_Tx|state.TRMT'                                                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.TRMT ; Rise       ; UartTx:iUart_Tx|rst_shftreg_n ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.TRMT ; Rise       ; iUart_Tx|rst_shftreg_n|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.TRMT ; Rise       ; iUart_Tx|rst_shftreg_n|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.TRMT ; Rise       ; iUart_Tx|state.TRMT|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.TRMT ; Rise       ; iUart_Tx|state.TRMT|q         ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.TRMT ; Rise       ; UartTx:iUart_Tx|rst_shftreg_n ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; next_byte ; clk        ; 0.453 ; 0.689 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; next_byte ; clk        ; -0.164 ; -0.402 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 8.596 ; 8.276 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 5.974 ; 5.877 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 5.649 ; 5.580 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 5.614 ; 5.539 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 5.704 ; 5.643 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 7.008 ; 6.877 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 8.596 ; 8.276 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 6.359 ; 6.312 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 7.887 ; 7.548 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 5.413 ; 5.338 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 5.758 ; 5.661 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 5.446 ; 5.377 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 5.413 ; 5.338 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 5.499 ; 5.438 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 6.753 ; 6.623 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 8.345 ; 8.021 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 6.126 ; 6.078 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 7.663 ; 7.322 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.413 ; -66.179       ;
; RST_n                      ; -1.200 ; -1.200        ;
; UartTx:iUart_Tx|state.TRMT ; -0.866 ; -0.866        ;
; UartTx:iUart_Tx|state.IDLE ; 0.073  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; UartTx:iUart_Tx|state.IDLE ; 0.105 ; 0.000         ;
; clk                        ; 0.113 ; 0.000         ;
; UartTx:iUart_Tx|state.TRMT ; 1.167 ; 0.000         ;
; RST_n                      ; 1.435 ; 0.000         ;
+----------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.411 ; -66.584              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.181 ; 0.000                ;
+-------+-------+----------------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -96.407       ;
; RST_n                      ; -3.000 ; -3.304        ;
; UartTx:iUart_Tx|state.IDLE ; 0.454  ; 0.000         ;
; UartTx:iUart_Tx|state.TRMT ; 0.492  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                    ;
+--------+--------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.413 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.362      ;
; -1.413 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.362      ;
; -1.413 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.362      ;
; -1.413 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.362      ;
; -1.413 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.362      ;
; -1.413 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.362      ;
; -1.413 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.362      ;
; -1.413 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.362      ;
; -1.413 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.362      ;
; -1.413 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.362      ;
; -1.410 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.359      ;
; -1.410 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.359      ;
; -1.410 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.359      ;
; -1.410 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.359      ;
; -1.410 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.359      ;
; -1.410 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.359      ;
; -1.410 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.359      ;
; -1.410 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.359      ;
; -1.410 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.359      ;
; -1.410 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.359      ;
; -1.406 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.356      ;
; -1.406 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.356      ;
; -1.406 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.356      ;
; -1.406 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.356      ;
; -1.406 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.356      ;
; -1.406 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.356      ;
; -1.406 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.356      ;
; -1.406 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.356      ;
; -1.406 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.356      ;
; -1.406 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.356      ;
; -1.334 ; button_smpl:iButton_smpl|q1                      ; UartTx:iUart_Tx|state.IDLE                         ; clk          ; clk         ; 0.500        ; -0.598     ; 1.223      ;
; -1.330 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.280      ;
; -1.326 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.275      ;
; -1.326 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.275      ;
; -1.326 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.275      ;
; -1.326 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.275      ;
; -1.326 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.275      ;
; -1.326 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.275      ;
; -1.326 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.275      ;
; -1.326 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.275      ;
; -1.326 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.275      ;
; -1.326 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.275      ;
; -1.325 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.275      ;
; -1.325 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.275      ;
; -1.325 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.275      ;
; -1.325 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.275      ;
; -1.324 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.274      ;
; -1.321 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.272      ;
; -1.321 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.272      ;
; -1.321 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.272      ;
; -1.321 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.272      ;
; -1.319 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.269      ;
; -1.316 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.266      ;
; -1.316 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.266      ;
; -1.316 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.266      ;
; -1.316 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.266      ;
; -1.315 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.266      ;
; -1.313 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.263      ;
; -1.309 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.260      ;
; -1.293 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.243      ;
; -1.292 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.242      ;
; -1.282 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.232      ;
; -1.281 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.231      ;
; -1.278 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.229      ;
; -1.277 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.228      ;
; -1.262 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]    ; UartTx:iUart_Tx|state.TRMT                         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.212      ;
; -1.261 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.210      ;
; -1.261 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.210      ;
; -1.261 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.210      ;
; -1.261 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.210      ;
; -1.261 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.210      ;
; -1.261 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.210      ;
; -1.261 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.210      ;
; -1.261 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.210      ;
; -1.261 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.210      ;
; -1.261 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.210      ;
; -1.241 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.191      ;
; -1.241 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.191      ;
; -1.241 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.191      ;
; -1.241 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.191      ;
; -1.239 ; button_smpl:iButton_smpl|q2                      ; UartTx:iUart_Tx|state.IDLE                         ; clk          ; clk         ; 0.500        ; -0.598     ; 1.128      ;
; -1.224 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.174      ;
; -1.218 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.168      ;
; -1.213 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.162      ;
; -1.192 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.142      ;
; -1.192 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.142      ;
; -1.176 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.126      ;
; -1.176 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.126      ;
; -1.176 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.126      ;
; -1.176 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 2.126      ;
; -1.159 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5] ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.109      ;
+--------+--------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RST_n'                                                                                           ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.200 ; reset_synch:iRST|q0 ; reset_synch:iRST|rst_n~1 ; clk          ; RST_n       ; 0.500        ; -0.762     ; 0.336      ;
+--------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UartTx:iUart_Tx|state.TRMT'                                                                                                 ;
+--------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                       ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+
; -0.866 ; UartTx:iUart_Tx|state.LOAD ; UartTx:iUart_Tx|rst_shftreg_n ; clk          ; UartTx:iUart_Tx|state.TRMT ; 1.000        ; -0.970     ; 0.333      ;
+--------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UartTx:iUart_Tx|state.IDLE'                                                                                                     ;
+-------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.073 ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|load ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; 0.500        ; 0.303      ; 0.495      ;
; 0.501 ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|load ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; 1.000        ; 0.303      ; 0.567      ;
+-------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UartTx:iUart_Tx|state.IDLE'                                                                                                      ;
+-------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.105 ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|load ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; 0.000        ; 0.315      ; 0.525      ;
; 0.547 ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|load ; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; -0.500       ; 0.315      ; 0.467      ;
+-------+----------------------------+----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.113 ; UartTx:iUart_Tx|state.TRMT                         ; UartTx:iUart_Tx|state.TRMT                         ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.152      ; 1.474      ;
; 0.155 ; UartTx:iUart_Tx|state.TRMT                         ; UartRx:iUART_rcv|iRX                               ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.153      ; 1.517      ;
; 0.186 ; UartRx:iUART_rcv|bit_cnt[1]                        ; UartRx:iUART_rcv|bit_cnt[1]                        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UartRx:iUART_rcv|bit_cnt[3]                        ; UartRx:iUART_rcv|bit_cnt[3]                        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UartRx:iUART_rcv|bit_cnt[2]                        ; UartRx:iUART_rcv|bit_cnt[2]                        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count[0]                                           ; count[0]                                           ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; UartRx:iUART_rcv|state.CLEAR                       ; UartRx:iUART_rcv|state.CLEAR                       ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UartRx:iUART_rcv|state.RCVING                      ; UartRx:iUART_rcv|state.RCVING                      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UartRx:iUART_rcv|state.IDLE                        ; UartRx:iUART_rcv|state.IDLE                        ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.191 ; button_smpl:iButton_smpl|q0                        ; button_smpl:iButton_smpl|q1                        ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.313      ;
; 0.192 ; reset_synch:iRST|rst_n~1                           ; reset_synch:iRST|rst_n~_emulated                   ; RST_n                      ; clk         ; -0.500       ; 0.762      ; 0.568      ;
; 0.193 ; UartRx:iUART_rcv|bit_cnt[0]                        ; UartRx:iUART_rcv|bit_cnt[0]                        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.198 ; UartRx:iUART_rcv|state.CLEAR                       ; UartRx:iUART_rcv|state.IDLE                        ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; UartRx:iUART_rcv|state.IDLE                        ; UartRx:iUART_rcv|state.LOAD                        ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.201 ; reset_synch:iRST|q0                                ; reset_synch:iRST|rst_n~_emulated                   ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.323      ;
; 0.204 ; UartRx:iUART_rcv|bit_cnt[0]                        ; UartRx:iUART_rcv|bit_cnt[3]                        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; UartRx:iUART_rcv|bit_cnt[0]                        ; UartRx:iUART_rcv|bit_cnt[2]                        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; UartRx:iUART_rcv|bit_cnt[0]                        ; UartRx:iUART_rcv|bit_cnt[1]                        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.207 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; UartTx:iUart_Tx|state.IDLE                         ; UartTx:iUart_Tx|state.LOAD                         ; UartTx:iUart_Tx|state.IDLE ; clk         ; 0.000        ; 1.152      ; 1.569      ;
; 0.221 ; UartTx:iUart_Tx|state.IDLE                         ; UartTx:iUart_Tx|state.IDLE                         ; UartTx:iUart_Tx|state.IDLE ; clk         ; 0.000        ; 1.151      ; 1.581      ;
; 0.232 ; UartTx:iUart_Tx|state.TRMT                         ; UartTx:iUart_Tx|state.IDLE                         ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 1.151      ; 1.592      ;
; 0.252 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.254 ; UartRx:iUART_rcv|rx_shft_reg[8]                    ; UartRx:iUART_rcv|rx_shft_reg[7]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.258 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.379      ;
; 0.263 ; UartRx:iUART_rcv|rx_shft_reg[7]                    ; UartRx:iUART_rcv|rx_shft_reg[6]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.264 ; UartRx:iUART_rcv|rx_shft_reg[2]                    ; UartRx:iUART_rcv|rx_shft_reg[1]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.267 ; UartRx:iUART_rcv|rx_shft_reg[4]                    ; UartRx:iUART_rcv|rx_shft_reg[3]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.270 ; UartRx:iUART_rcv|iRX                               ; UartRx:iUART_rcv|fRX                               ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.271 ; count[7]                                           ; count[7]                                           ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.280 ; UartRx:iUART_rcv|state.RCVING                      ; UartRx:iUART_rcv|state.CLEAR                       ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.283 ; button_smpl:iButton_smpl|q1                        ; button_smpl:iButton_smpl|q2                        ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.405      ;
; 0.293 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.295 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.299 ; UartRx:iUART_rcv|bit_cnt[2]                        ; UartRx:iUART_rcv|bit_cnt[3]                        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.305 ; UartRx:iUART_rcv|rx_shft_reg[6]                    ; UartRx:iUART_rcv|rx_shft_reg[5]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; UartRx:iUART_rcv|fRX                               ; UartRx:iUART_rcv|rx_shft_reg[8]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; UartRx:iUART_rcv|bit_cnt[1]                        ; UartRx:iUART_rcv|bit_cnt[3]                        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; UartRx:iUART_rcv|rx_shft_reg[5]                    ; UartRx:iUART_rcv|rx_shft_reg[4]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; count[2]                                           ; count[2]                                           ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; UartRx:iUART_rcv|bit_cnt[1]                        ; UartRx:iUART_rcv|bit_cnt[2]                        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; UartRx:iUART_rcv|rx_shft_reg[1]                    ; UartRx:iUART_rcv|rx_shft_reg[0]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; UartRx:iUART_rcv|rx_shft_reg[3]                    ; UartRx:iUART_rcv|rx_shft_reg[2]                    ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; count[3]                                           ; count[3]                                           ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.311 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[3]                       ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[9]                       ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.314 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[7]                       ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.314 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.318 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[2]                       ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[8]                       ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[1]                       ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.359 ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.480      ;
; 0.367 ; count[4]                                           ; count[4]                                           ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.368 ; count[5]                                           ; count[5]                                           ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.368 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|state.RCVING                      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.382 ; count[5]                                           ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.501      ;
; 0.385 ; count[0]                                           ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.505      ;
; 0.386 ; count[3]                                           ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.505      ;
; 0.391 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[4]                       ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.393 ; count[0]                                           ; count[1]                                           ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.514      ;
; 0.403 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[11]                      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.523      ;
; 0.408 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|baud_cnt[6]                       ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.528      ;
; 0.449 ; UartRx:iUART_rcv|fRX                               ; UartRx:iUART_rcv|state.LOAD                        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.570      ;
; 0.455 ; count[2]                                           ; count[3]                                           ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.460 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]   ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.464 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; count[3]                                           ; count[4]                                           ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; count[3]                                           ; count[5]                                           ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.478 ; count[1]                                           ; count[1]                                           ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.481 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 0.850      ; 0.935      ;
; 0.483 ; UartRx:iUART_rcv|fRX                               ; UartRx:iUART_rcv|state.CLEAR                       ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.604      ;
; 0.489 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|rx_shft_reg[0]                    ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.609      ;
; 0.491 ; UartRx:iUART_rcv|fRX                               ; UartRx:iUART_rcv|state.IDLE                        ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.612      ;
; 0.492 ; count[4]                                           ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.611      ;
; 0.492 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|rx_shft_reg[2]                    ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.612      ;
; 0.492 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|rx_shft_reg[5]                    ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.612      ;
; 0.492 ; UartTx:iUart_Tx|load                               ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]   ; UartTx:iUart_Tx|state.IDLE ; clk         ; -0.500       ; 0.850      ; 0.946      ;
; 0.495 ; count[1]                                           ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.614      ;
; 0.497 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|rx_shft_reg[8]                    ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.617      ;
; 0.498 ; count[7]                                           ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; clk                        ; clk         ; 0.000        ; 0.035      ; 0.617      ;
; 0.498 ; UartRx:iUART_rcv|state.LOAD                        ; UartRx:iUART_rcv|rx_shft_reg[4]                    ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.618      ;
; 0.516 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; count[4]                                           ; count[5]                                           ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.518 ; count[2]                                           ; count[4]                                           ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.521 ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]   ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]   ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; count[2]                                           ; count[5]                                           ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.526 ; count[5]                                           ; count[6]                                           ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.646      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UartTx:iUart_Tx|state.TRMT'                                                                                                 ;
+-------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                       ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+
; 1.167 ; UartTx:iUart_Tx|state.LOAD ; UartTx:iUart_Tx|rst_shftreg_n ; clk          ; UartTx:iUart_Tx|state.TRMT ; 0.000        ; -0.897     ; 0.290      ;
+-------+----------------------------+-------------------------------+--------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RST_n'                                                                                           ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.435 ; reset_synch:iRST|q0 ; reset_synch:iRST|rst_n~1 ; clk          ; RST_n       ; -0.500       ; -0.673     ; 0.292      ;
+-------+---------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                ;
+--------+----------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.411 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|state.IDLE                        ; clk          ; clk         ; 0.500        ; -0.598     ; 1.300      ;
; -1.366 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|state.IDLE                        ; clk          ; clk         ; 0.500        ; -0.598     ; 1.255      ;
; -1.305 ; reset_synch:iRST|q0              ; count[0]                                          ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.305 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|bit_cnt[0]                       ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.305 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|bit_cnt[1]                       ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.305 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|bit_cnt[2]                       ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.305 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|bit_cnt[3]                       ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.305 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[8]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.305 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[7]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.305 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[6]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.305 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[5]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.305 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[4]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.305 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[3]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.305 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[2]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.305 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[1]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.305 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|rx_shft_reg[0]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.195      ;
; -1.298 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.188      ;
; -1.298 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.188      ;
; -1.298 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.188      ;
; -1.298 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.188      ;
; -1.298 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.188      ;
; -1.298 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.188      ;
; -1.298 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.188      ;
; -1.298 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.188      ;
; -1.298 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10] ; clk          ; clk         ; 0.500        ; -0.597     ; 1.188      ;
; -1.296 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.186      ;
; -1.296 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.186      ;
; -1.296 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11] ; clk          ; clk         ; 0.500        ; -0.597     ; 1.186      ;
; -1.290 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|state.LOAD                        ; clk          ; clk         ; 0.500        ; -0.598     ; 1.179      ;
; -1.290 ; reset_synch:iRST|q0              ; UartTx:iUart_Tx|state.TRMT                        ; clk          ; clk         ; 0.500        ; -0.598     ; 1.179      ;
; -1.285 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|state.CLEAR                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.176      ;
; -1.285 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|state.IDLE                       ; clk          ; clk         ; 0.500        ; -0.596     ; 1.176      ;
; -1.285 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|state.LOAD                       ; clk          ; clk         ; 0.500        ; -0.596     ; 1.176      ;
; -1.285 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|state.RCVING                     ; clk          ; clk         ; 0.500        ; -0.596     ; 1.176      ;
; -1.285 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[1]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.176      ;
; -1.285 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[2]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.176      ;
; -1.285 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[3]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.176      ;
; -1.285 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[4]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.176      ;
; -1.285 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[6]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.176      ;
; -1.285 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[7]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.176      ;
; -1.285 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[8]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.176      ;
; -1.285 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[9]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.176      ;
; -1.285 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[11]                     ; clk          ; clk         ; 0.500        ; -0.596     ; 1.176      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; count[0]                                          ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|bit_cnt[0]                       ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|bit_cnt[1]                       ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|bit_cnt[2]                       ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|bit_cnt[3]                       ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[8]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[7]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[6]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[5]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[4]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[3]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[2]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[1]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.250 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|rx_shft_reg[0]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.140      ;
; -1.244 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.134      ;
; -1.244 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.134      ;
; -1.244 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11] ; clk          ; clk         ; 0.500        ; -0.597     ; 1.134      ;
; -1.241 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.131      ;
; -1.241 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.131      ;
; -1.241 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.131      ;
; -1.241 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.131      ;
; -1.241 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.131      ;
; -1.241 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.131      ;
; -1.241 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.131      ;
; -1.241 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]  ; clk          ; clk         ; 0.500        ; -0.597     ; 1.131      ;
; -1.241 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10] ; clk          ; clk         ; 0.500        ; -0.597     ; 1.131      ;
; -1.230 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|state.LOAD                        ; clk          ; clk         ; 0.500        ; -0.598     ; 1.119      ;
; -1.230 ; reset_synch:iRST|rst_n~_emulated ; UartTx:iUart_Tx|state.TRMT                        ; clk          ; clk         ; 0.500        ; -0.598     ; 1.119      ;
; -1.222 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|state.CLEAR                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.113      ;
; -1.222 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|state.IDLE                       ; clk          ; clk         ; 0.500        ; -0.596     ; 1.113      ;
; -1.222 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|state.LOAD                       ; clk          ; clk         ; 0.500        ; -0.596     ; 1.113      ;
; -1.222 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|state.RCVING                     ; clk          ; clk         ; 0.500        ; -0.596     ; 1.113      ;
; -1.222 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[1]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.113      ;
; -1.222 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[2]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.113      ;
; -1.222 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[3]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.113      ;
; -1.222 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[4]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.113      ;
; -1.222 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[6]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.113      ;
; -1.222 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[7]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.113      ;
; -1.222 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[8]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.113      ;
; -1.222 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[9]                      ; clk          ; clk         ; 0.500        ; -0.596     ; 1.113      ;
; -1.222 ; reset_synch:iRST|rst_n~_emulated ; UartRx:iUART_rcv|baud_cnt[11]                     ; clk          ; clk         ; 0.500        ; -0.596     ; 1.113      ;
; -1.194 ; reset_synch:iRST|q0              ; count[2]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.085      ;
; -1.194 ; reset_synch:iRST|q0              ; count[1]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.085      ;
; -1.194 ; reset_synch:iRST|q0              ; count[3]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.085      ;
; -1.194 ; reset_synch:iRST|q0              ; count[4]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.085      ;
; -1.194 ; reset_synch:iRST|q0              ; count[5]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.085      ;
; -1.194 ; reset_synch:iRST|q0              ; count[7]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.085      ;
; -1.194 ; reset_synch:iRST|q0              ; count[6]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.085      ;
; -1.136 ; reset_synch:iRST|rst_n~_emulated ; count[2]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.027      ;
; -1.136 ; reset_synch:iRST|rst_n~_emulated ; count[1]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.027      ;
; -1.136 ; reset_synch:iRST|rst_n~_emulated ; count[3]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.027      ;
; -1.136 ; reset_synch:iRST|rst_n~_emulated ; count[4]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.027      ;
; -1.136 ; reset_synch:iRST|rst_n~_emulated ; count[5]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.027      ;
; -1.136 ; reset_synch:iRST|rst_n~_emulated ; count[7]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.027      ;
; -1.136 ; reset_synch:iRST|rst_n~_emulated ; count[6]                                          ; clk          ; clk         ; 0.500        ; -0.596     ; 1.027      ;
; -1.094 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[5]                      ; clk          ; clk         ; 0.500        ; -0.405     ; 1.176      ;
; -1.094 ; reset_synch:iRST|q0              ; UartRx:iUART_rcv|baud_cnt[10]                     ; clk          ; clk         ; 0.500        ; -0.405     ; 1.176      ;
+--------+----------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                            ;
+-------+-------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                            ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.181 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[5]                       ; RST_n                      ; clk         ; 0.000        ; 1.352      ; 1.647      ;
; 0.181 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[10]                      ; RST_n                      ; clk         ; 0.000        ; 1.352      ; 1.647      ;
; 0.181 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[0]                       ; RST_n                      ; clk         ; 0.000        ; 1.352      ; 1.647      ;
; 0.206 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 0.970      ; 1.280      ;
; 0.206 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 0.970      ; 1.280      ;
; 0.206 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 0.970      ; 1.280      ;
; 0.206 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 0.970      ; 1.280      ;
; 0.206 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 0.970      ; 1.280      ;
; 0.206 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 0.970      ; 1.280      ;
; 0.206 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 0.970      ; 1.280      ;
; 0.206 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 0.970      ; 1.280      ;
; 0.206 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 0.970      ; 1.280      ;
; 0.206 ; UartTx:iUart_Tx|rst_shftreg_n ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ; UartTx:iUart_Tx|state.TRMT ; clk         ; 0.000        ; 0.970      ; 1.280      ;
; 0.232 ; RST_n                         ; reset_synch:iRST|q0                                ; RST_n                      ; clk         ; -0.500       ; 1.713      ; 1.559      ;
; 0.232 ; RST_n                         ; reset_synch:iRST|rst_n~_emulated                   ; RST_n                      ; clk         ; -0.500       ; 1.713      ; 1.559      ;
; 0.233 ; RST_n                         ; button_smpl:iButton_smpl|q0                        ; RST_n                      ; clk         ; -0.500       ; 1.713      ; 1.560      ;
; 0.233 ; RST_n                         ; button_smpl:iButton_smpl|q1                        ; RST_n                      ; clk         ; -0.500       ; 1.713      ; 1.560      ;
; 0.233 ; RST_n                         ; button_smpl:iButton_smpl|q2                        ; RST_n                      ; clk         ; -0.500       ; 1.713      ; 1.560      ;
; 0.293 ; RST_n                         ; count[1]                                           ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.560      ;
; 0.293 ; RST_n                         ; count[2]                                           ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.560      ;
; 0.293 ; RST_n                         ; count[3]                                           ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.560      ;
; 0.293 ; RST_n                         ; count[4]                                           ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.560      ;
; 0.293 ; RST_n                         ; count[5]                                           ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.560      ;
; 0.293 ; RST_n                         ; count[6]                                           ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.560      ;
; 0.293 ; RST_n                         ; count[7]                                           ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.560      ;
; 0.296 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[5]                       ; RST_n                      ; clk         ; 0.000        ; 0.401      ; 0.811      ;
; 0.296 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[10]                      ; RST_n                      ; clk         ; 0.000        ; 0.401      ; 0.811      ;
; 0.296 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[0]                       ; RST_n                      ; clk         ; 0.000        ; 0.401      ; 0.811      ;
; 0.348 ; reset_synch:iRST|rst_n~1      ; button_smpl:iButton_smpl|q0                        ; RST_n                      ; clk         ; -0.500       ; 0.762      ; 0.724      ;
; 0.348 ; reset_synch:iRST|rst_n~1      ; button_smpl:iButton_smpl|q1                        ; RST_n                      ; clk         ; -0.500       ; 0.762      ; 0.724      ;
; 0.348 ; reset_synch:iRST|rst_n~1      ; button_smpl:iButton_smpl|q2                        ; RST_n                      ; clk         ; -0.500       ; 0.762      ; 0.724      ;
; 0.374 ; RST_n                         ; button_smpl:iButton_smpl|q0                        ; RST_n                      ; clk         ; 0.000        ; 1.713      ; 2.201      ;
; 0.374 ; RST_n                         ; button_smpl:iButton_smpl|q1                        ; RST_n                      ; clk         ; 0.000        ; 1.713      ; 2.201      ;
; 0.374 ; RST_n                         ; button_smpl:iButton_smpl|q2                        ; RST_n                      ; clk         ; 0.000        ; 1.713      ; 2.201      ;
; 0.380 ; RST_n                         ; UartRx:iUART_rcv|state.CLEAR                       ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.647      ;
; 0.380 ; RST_n                         ; UartRx:iUART_rcv|state.IDLE                        ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.647      ;
; 0.380 ; RST_n                         ; UartRx:iUART_rcv|state.LOAD                        ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.647      ;
; 0.380 ; RST_n                         ; UartRx:iUART_rcv|state.RCVING                      ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.647      ;
; 0.380 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[1]                       ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.647      ;
; 0.380 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[2]                       ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.647      ;
; 0.380 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[3]                       ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.647      ;
; 0.380 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[4]                       ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.647      ;
; 0.380 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[6]                       ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.647      ;
; 0.380 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[7]                       ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.647      ;
; 0.380 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[8]                       ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.647      ;
; 0.380 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[9]                       ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.647      ;
; 0.380 ; RST_n                         ; UartRx:iUART_rcv|baud_cnt[11]                      ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.647      ;
; 0.384 ; RST_n                         ; UartTx:iUart_Tx|state.LOAD                         ; RST_n                      ; clk         ; 0.000        ; 1.152      ; 1.650      ;
; 0.384 ; RST_n                         ; UartTx:iUart_Tx|state.TRMT                         ; RST_n                      ; clk         ; 0.000        ; 1.152      ; 1.650      ;
; 0.391 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ; RST_n                      ; clk         ; 0.000        ; 1.152      ; 1.657      ;
; 0.391 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ; RST_n                      ; clk         ; 0.000        ; 1.152      ; 1.657      ;
; 0.391 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11]  ; RST_n                      ; clk         ; 0.000        ; 1.152      ; 1.657      ;
; 0.392 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]   ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.659      ;
; 0.392 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]   ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.659      ;
; 0.392 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.659      ;
; 0.392 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]   ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.659      ;
; 0.392 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.659      ;
; 0.392 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]   ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.659      ;
; 0.392 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]   ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.659      ;
; 0.392 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]   ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.659      ;
; 0.392 ; RST_n                         ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10]  ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.659      ;
; 0.399 ; RST_n                         ; count[0]                                           ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.399 ; RST_n                         ; UartRx:iUART_rcv|bit_cnt[0]                        ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.399 ; RST_n                         ; UartRx:iUART_rcv|bit_cnt[1]                        ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.399 ; RST_n                         ; UartRx:iUART_rcv|bit_cnt[2]                        ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.399 ; RST_n                         ; UartRx:iUART_rcv|bit_cnt[3]                        ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.399 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[8]                    ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.399 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[7]                    ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.399 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[6]                    ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.399 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[5]                    ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.399 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[4]                    ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.399 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[3]                    ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.399 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[2]                    ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.399 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[1]                    ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.399 ; RST_n                         ; UartRx:iUART_rcv|rx_shft_reg[0]                    ; RST_n                      ; clk         ; 0.000        ; 1.153      ; 1.666      ;
; 0.408 ; reset_synch:iRST|rst_n~1      ; count[1]                                           ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.724      ;
; 0.408 ; reset_synch:iRST|rst_n~1      ; count[2]                                           ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.724      ;
; 0.408 ; reset_synch:iRST|rst_n~1      ; count[3]                                           ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.724      ;
; 0.408 ; reset_synch:iRST|rst_n~1      ; count[4]                                           ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.724      ;
; 0.408 ; reset_synch:iRST|rst_n~1      ; count[5]                                           ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.724      ;
; 0.408 ; reset_synch:iRST|rst_n~1      ; count[6]                                           ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.724      ;
; 0.408 ; reset_synch:iRST|rst_n~1      ; count[7]                                           ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.724      ;
; 0.411 ; RST_n                         ; reset_synch:iRST|q0                                ; RST_n                      ; clk         ; 0.000        ; 1.713      ; 2.238      ;
; 0.411 ; RST_n                         ; reset_synch:iRST|rst_n~_emulated                   ; RST_n                      ; clk         ; 0.000        ; 1.713      ; 2.238      ;
; 0.495 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|state.CLEAR                       ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.811      ;
; 0.495 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|state.IDLE                        ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.811      ;
; 0.495 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|state.LOAD                        ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.811      ;
; 0.495 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|state.RCVING                      ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.811      ;
; 0.495 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[1]                       ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.811      ;
; 0.495 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[2]                       ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.811      ;
; 0.495 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[3]                       ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.811      ;
; 0.495 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[4]                       ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.811      ;
; 0.495 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[6]                       ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.811      ;
; 0.495 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[7]                       ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.811      ;
; 0.495 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[8]                       ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.811      ;
; 0.495 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[9]                       ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.811      ;
; 0.495 ; reset_synch:iRST|rst_n~1      ; UartRx:iUART_rcv|baud_cnt[11]                      ; RST_n                      ; clk         ; 0.000        ; 0.202      ; 0.811      ;
; 0.497 ; RST_n                         ; UartTx:iUart_Tx|state.IDLE                         ; RST_n                      ; clk         ; 0.000        ; 1.151      ; 1.762      ;
; 0.499 ; reset_synch:iRST|rst_n~1      ; UartTx:iUart_Tx|state.LOAD                         ; RST_n                      ; clk         ; 0.000        ; 0.201      ; 0.814      ;
; 0.499 ; reset_synch:iRST|rst_n~1      ; UartTx:iUart_Tx|state.TRMT                         ; RST_n                      ; clk         ; 0.000        ; 0.201      ; 0.814      ;
+-------+-------------------------------+----------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[10]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[11]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[8]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[9]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|fRX                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|iRX                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|state.CLEAR                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|state.IDLE                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|state.LOAD                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartRx:iUART_rcv|state.RCVING                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|baud_counter:baudcnt|baud_cnt[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|bit_counter:bitcnt|bit_cnt[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|shift_register:shiftreg|regData[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|state.IDLE                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|state.LOAD                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UartTx:iUart_Tx|state.TRMT                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; button_smpl:iButton_smpl|q0                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; button_smpl:iButton_smpl|q1                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; button_smpl:iButton_smpl|q2                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[0]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[1]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[2]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[3]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[4]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[5]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[6]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; count[7]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; reset_synch:iRST|q0                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; reset_synch:iRST|rst_n~_emulated                   ;
; -0.268 ; -0.052       ; 0.216          ; High Pulse Width ; clk   ; Fall       ; button_smpl:iButton_smpl|q0                        ;
; -0.268 ; -0.052       ; 0.216          ; High Pulse Width ; clk   ; Fall       ; button_smpl:iButton_smpl|q1                        ;
; -0.268 ; -0.052       ; 0.216          ; High Pulse Width ; clk   ; Fall       ; button_smpl:iButton_smpl|q2                        ;
; -0.268 ; -0.052       ; 0.216          ; High Pulse Width ; clk   ; Fall       ; reset_synch:iRST|q0                                ;
; -0.268 ; -0.052       ; 0.216          ; High Pulse Width ; clk   ; Fall       ; reset_synch:iRST|rst_n~_emulated                   ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[0]                       ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[10]                      ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[5]                       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[11]                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[1]                       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[2]                       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[3]                       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[4]                       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[6]                       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[7]                       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[8]                       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|baud_cnt[9]                       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[0]                        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[1]                        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[2]                        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|bit_cnt[3]                        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|fRX                               ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|iRX                               ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[0]                    ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[1]                    ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UartRx:iUART_rcv|rx_shft_reg[2]                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RST_n'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RST_n ; Rise       ; RST_n                    ;
; -0.129 ; -0.129       ; 0.000          ; Low Pulse Width  ; RST_n ; Rise       ; iRST|rst_n~1|datac       ;
; -0.123 ; -0.123       ; 0.000          ; Low Pulse Width  ; RST_n ; Rise       ; reset_synch:iRST|rst_n~1 ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; RST_n ; Rise       ; RST_n~input|o            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST_n ; Rise       ; RST_n~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST_n ; Rise       ; RST_n~input|i            ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; RST_n ; Rise       ; RST_n~input|o            ;
; 1.122  ; 1.122        ; 0.000          ; High Pulse Width ; RST_n ; Rise       ; reset_synch:iRST|rst_n~1 ;
; 1.128  ; 1.128        ; 0.000          ; High Pulse Width ; RST_n ; Rise       ; iRST|rst_n~1|datac       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UartTx:iUart_Tx|state.IDLE'                                                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------+
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.IDLE ; Rise       ; iUart_Tx|load|datad   ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.IDLE ; Fall       ; UartTx:iUart_Tx|load  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.IDLE ; Rise       ; iUart_Tx|state.IDLE|q ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.IDLE ; Rise       ; iUart_Tx|state.IDLE|q ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.IDLE ; Fall       ; UartTx:iUart_Tx|load  ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.IDLE ; Rise       ; iUart_Tx|load|datad   ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UartTx:iUart_Tx|state.TRMT'                                                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.TRMT ; Rise       ; UartTx:iUart_Tx|rst_shftreg_n ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.TRMT ; Rise       ; iUart_Tx|rst_shftreg_n|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.TRMT ; Rise       ; iUart_Tx|rst_shftreg_n|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UartTx:iUart_Tx|state.TRMT ; Rise       ; iUart_Tx|state.TRMT|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.TRMT ; Rise       ; iUart_Tx|state.TRMT|q         ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; UartTx:iUart_Tx|state.TRMT ; Rise       ; UartTx:iUart_Tx|rst_shftreg_n ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; next_byte ; clk        ; -0.100 ; 0.310 ; Fall       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; next_byte ; clk        ; 0.285 ; -0.130 ; Fall       ; clk             ;
+-----------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 5.914 ; 5.901 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 3.829 ; 3.901 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 3.683 ; 3.729 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 3.659 ; 3.702 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 3.671 ; 3.736 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 4.493 ; 4.636 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 5.914 ; 5.901 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 4.072 ; 4.205 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 5.481 ; 5.402 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 3.532 ; 3.572 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 3.696 ; 3.763 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 3.555 ; 3.597 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 3.532 ; 3.572 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 3.544 ; 3.604 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 4.337 ; 4.471 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 5.759 ; 5.736 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 3.930 ; 4.055 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 5.343 ; 5.257 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+-----------------------------+----------+-------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -3.439   ; 0.105 ; -2.173   ; 0.181   ; -3.000              ;
;  RST_n                      ; -1.653   ; 1.236 ; N/A      ; N/A     ; -3.000              ;
;  UartTx:iUart_Tx|state.IDLE ; -0.313   ; 0.105 ; N/A      ; N/A     ; 0.446               ;
;  UartTx:iUart_Tx|state.TRMT ; -2.429   ; 1.167 ; N/A      ; N/A     ; 0.484               ;
;  clk                        ; -3.439   ; 0.113 ; -2.173   ; 0.181   ; -3.000              ;
; Design-wide TNS             ; -164.811 ; 0.0   ; -103.669 ; 0.0     ; -99.711             ;
;  RST_n                      ; -1.653   ; 0.000 ; N/A      ; N/A     ; -3.304              ;
;  UartTx:iUart_Tx|state.IDLE ; -0.313   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  UartTx:iUart_Tx|state.TRMT ; -2.429   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk                        ; -160.416 ; 0.000 ; -103.669 ; 0.000   ; -96.407             ;
+-----------------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; next_byte ; clk        ; 0.495 ; 0.689 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; next_byte ; clk        ; 0.285 ; -0.130 ; Fall       ; clk             ;
+-----------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 9.528 ; 9.389 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 6.591 ; 6.555 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 6.257 ; 6.250 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 6.219 ; 6.208 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 6.304 ; 6.308 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 7.716 ; 7.733 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 9.528 ; 9.389 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 7.002 ; 7.056 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 8.779 ; 8.613 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 3.532 ; 3.572 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 3.696 ; 3.763 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 3.555 ; 3.597 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 3.532 ; 3.572 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 3.544 ; 3.604 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 4.337 ; 4.471 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 5.759 ; 5.736 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 3.930 ; 4.055 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 5.343 ; 5.257 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; next_byte               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 2179     ; 20       ; 0        ; 3        ;
; RST_n                      ; clk                        ; 0        ; 0        ; 1        ; 0        ;
; UartTx:iUart_Tx|state.IDLE ; clk                        ; 2        ; 80       ; 0        ; 0        ;
; UartTx:iUart_Tx|state.TRMT ; clk                        ; 3        ; 3        ; 0        ; 0        ;
; clk                        ; RST_n                      ; 0        ; 1        ; 0        ; 0        ;
; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; 0        ; 0        ; 1        ; 1        ;
; clk                        ; UartTx:iUart_Tx|state.TRMT ; 1        ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 2179     ; 20       ; 0        ; 3        ;
; RST_n                      ; clk                        ; 0        ; 0        ; 1        ; 0        ;
; UartTx:iUart_Tx|state.IDLE ; clk                        ; 2        ; 80       ; 0        ; 0        ;
; UartTx:iUart_Tx|state.TRMT ; clk                        ; 3        ; 3        ; 0        ; 0        ;
; clk                        ; RST_n                      ; 0        ; 1        ; 0        ; 0        ;
; UartTx:iUart_Tx|state.TRMT ; UartTx:iUart_Tx|state.IDLE ; 0        ; 0        ; 1        ; 1        ;
; clk                        ; UartTx:iUart_Tx|state.TRMT ; 1        ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; clk                        ; clk      ; 0        ; 104      ; 0        ; 6        ;
; RST_n                      ; clk      ; 104      ; 52       ; 8        ; 5        ;
; UartTx:iUart_Tx|state.TRMT ; clk      ; 10       ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; clk                        ; clk      ; 0        ; 104      ; 0        ; 6        ;
; RST_n                      ; clk      ; 104      ; 52       ; 8        ; 5        ;
; UartTx:iUart_Tx|state.TRMT ; clk      ; 10       ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Tue Apr 14 17:38:50 2015
Info: Command: quartus_sta UART_test -c UART_test
Info: qsta_default_script.tcl version: #3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_test.SDC'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name UartTx:iUart_Tx|state.IDLE UartTx:iUart_Tx|state.IDLE
    Info (332105): create_clock -period 1.000 -name UartTx:iUart_Tx|state.TRMT UartTx:iUart_Tx|state.TRMT
    Info (332105): create_clock -period 1.000 -name RST_n RST_n
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.439
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.439            -160.416 clk 
    Info (332119):    -2.429              -2.429 UartTx:iUart_Tx|state.TRMT 
    Info (332119):    -1.653              -1.653 RST_n 
    Info (332119):    -0.313              -0.313 UartTx:iUart_Tx|state.IDLE 
Info (332146): Worst-case hold slack is 0.141
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.141               0.000 clk 
    Info (332119):     0.185               0.000 UartTx:iUart_Tx|state.IDLE 
    Info (332119):     1.351               0.000 RST_n 
    Info (332119):     2.222               0.000 UartTx:iUart_Tx|state.TRMT 
Info (332146): Worst-case recovery slack is -2.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.173            -103.669 clk 
Info (332146): Worst-case removal slack is 0.307
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.307               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.000 clk 
    Info (332119):    -3.000              -3.000 RST_n 
    Info (332119):     0.446               0.000 UartTx:iUart_Tx|state.IDLE 
    Info (332119):     0.484               0.000 UartTx:iUart_Tx|state.TRMT 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.014
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.014            -138.345 clk 
    Info (332119):    -2.078              -2.078 UartTx:iUart_Tx|state.TRMT 
    Info (332119):    -1.395              -1.395 RST_n 
    Info (332119):    -0.244              -0.244 UartTx:iUart_Tx|state.IDLE 
Info (332146): Worst-case hold slack is 0.126
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.126               0.000 clk 
    Info (332119):     0.163               0.000 UartTx:iUart_Tx|state.IDLE 
    Info (332119):     1.236               0.000 RST_n 
    Info (332119):     2.012               0.000 UartTx:iUart_Tx|state.TRMT 
Info (332146): Worst-case recovery slack is -1.937
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.937             -91.802 clk 
Info (332146): Worst-case removal slack is 0.274
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.274               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.000 clk 
    Info (332119):    -3.000              -3.000 RST_n 
    Info (332119):     0.464               0.000 UartTx:iUart_Tx|state.IDLE 
    Info (332119):     0.487               0.000 UartTx:iUart_Tx|state.TRMT 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.413
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.413             -66.179 clk 
    Info (332119):    -1.200              -1.200 RST_n 
    Info (332119):    -0.866              -0.866 UartTx:iUart_Tx|state.TRMT 
    Info (332119):     0.073               0.000 UartTx:iUart_Tx|state.IDLE 
Info (332146): Worst-case hold slack is 0.105
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.105               0.000 UartTx:iUart_Tx|state.IDLE 
    Info (332119):     0.113               0.000 clk 
    Info (332119):     1.167               0.000 UartTx:iUart_Tx|state.TRMT 
    Info (332119):     1.435               0.000 RST_n 
Info (332146): Worst-case recovery slack is -1.411
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.411             -66.584 clk 
Info (332146): Worst-case removal slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -96.407 clk 
    Info (332119):    -3.000              -3.304 RST_n 
    Info (332119):     0.454               0.000 UartTx:iUart_Tx|state.IDLE 
    Info (332119):     0.492               0.000 UartTx:iUart_Tx|state.TRMT 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 639 megabytes
    Info: Processing ended: Tue Apr 14 17:38:58 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:04


