TimeQuest Timing Analyzer report for bus
Tue Nov 13 04:55:49 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Minimum Pulse Width: 'clk'
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Minimum Pulse Width: 'clk'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Progagation Delay
 36. Minimum Progagation Delay
 37. Clock Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; bus                                                ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C70F896C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -3.380                ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dff_r:U0_dff_r|q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dff_r:U0_dff_r|q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dff_r:U1_dff_r|q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dff_r:U1_dff_r|q     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_dff_r|q|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_dff_r|q|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_dff_r|q|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_dff_r|q|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; M0_address[*]  ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  M0_address[5] ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  M0_address[6] ; clk        ; 3.719 ; 3.719 ; Rise       ; clk             ;
;  M0_address[7] ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; M0_address[*]  ; clk        ; -3.485 ; -3.485 ; Rise       ; clk             ;
;  M0_address[5] ; clk        ; -3.684 ; -3.684 ; Rise       ; clk             ;
;  M0_address[6] ; clk        ; -3.485 ; -3.485 ; Rise       ; clk             ;
;  M0_address[7] ; clk        ; -3.826 ; -3.826 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; M_din[*]   ; clk        ; 13.539 ; 13.539 ; Rise       ; clk             ;
;  M_din[0]  ; clk        ; 12.559 ; 12.559 ; Rise       ; clk             ;
;  M_din[1]  ; clk        ; 7.983  ; 7.983  ; Rise       ; clk             ;
;  M_din[2]  ; clk        ; 7.867  ; 7.867  ; Rise       ; clk             ;
;  M_din[3]  ; clk        ; 12.780 ; 12.780 ; Rise       ; clk             ;
;  M_din[4]  ; clk        ; 12.545 ; 12.545 ; Rise       ; clk             ;
;  M_din[5]  ; clk        ; 12.541 ; 12.541 ; Rise       ; clk             ;
;  M_din[6]  ; clk        ; 13.094 ; 13.094 ; Rise       ; clk             ;
;  M_din[7]  ; clk        ; 7.761  ; 7.761  ; Rise       ; clk             ;
;  M_din[8]  ; clk        ; 12.763 ; 12.763 ; Rise       ; clk             ;
;  M_din[9]  ; clk        ; 13.030 ; 13.030 ; Rise       ; clk             ;
;  M_din[10] ; clk        ; 8.008  ; 8.008  ; Rise       ; clk             ;
;  M_din[11] ; clk        ; 7.982  ; 7.982  ; Rise       ; clk             ;
;  M_din[12] ; clk        ; 12.884 ; 12.884 ; Rise       ; clk             ;
;  M_din[13] ; clk        ; 13.178 ; 13.178 ; Rise       ; clk             ;
;  M_din[14] ; clk        ; 7.782  ; 7.782  ; Rise       ; clk             ;
;  M_din[15] ; clk        ; 12.972 ; 12.972 ; Rise       ; clk             ;
;  M_din[16] ; clk        ; 13.111 ; 13.111 ; Rise       ; clk             ;
;  M_din[17] ; clk        ; 8.273  ; 8.273  ; Rise       ; clk             ;
;  M_din[18] ; clk        ; 8.050  ; 8.050  ; Rise       ; clk             ;
;  M_din[19] ; clk        ; 7.970  ; 7.970  ; Rise       ; clk             ;
;  M_din[20] ; clk        ; 7.300  ; 7.300  ; Rise       ; clk             ;
;  M_din[21] ; clk        ; 12.397 ; 12.397 ; Rise       ; clk             ;
;  M_din[22] ; clk        ; 7.773  ; 7.773  ; Rise       ; clk             ;
;  M_din[23] ; clk        ; 12.760 ; 12.760 ; Rise       ; clk             ;
;  M_din[24] ; clk        ; 7.299  ; 7.299  ; Rise       ; clk             ;
;  M_din[25] ; clk        ; 13.046 ; 13.046 ; Rise       ; clk             ;
;  M_din[26] ; clk        ; 13.071 ; 13.071 ; Rise       ; clk             ;
;  M_din[27] ; clk        ; 13.132 ; 13.132 ; Rise       ; clk             ;
;  M_din[28] ; clk        ; 8.217  ; 8.217  ; Rise       ; clk             ;
;  M_din[29] ; clk        ; 12.783 ; 12.783 ; Rise       ; clk             ;
;  M_din[30] ; clk        ; 13.539 ; 13.539 ; Rise       ; clk             ;
;  M_din[31] ; clk        ; 13.335 ; 13.335 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; M_din[*]   ; clk        ; 6.997  ; 6.997  ; Rise       ; clk             ;
;  M_din[0]  ; clk        ; 10.792 ; 10.792 ; Rise       ; clk             ;
;  M_din[1]  ; clk        ; 7.697  ; 7.697  ; Rise       ; clk             ;
;  M_din[2]  ; clk        ; 7.569  ; 7.569  ; Rise       ; clk             ;
;  M_din[3]  ; clk        ; 11.013 ; 11.013 ; Rise       ; clk             ;
;  M_din[4]  ; clk        ; 10.810 ; 10.810 ; Rise       ; clk             ;
;  M_din[5]  ; clk        ; 10.805 ; 10.805 ; Rise       ; clk             ;
;  M_din[6]  ; clk        ; 11.171 ; 11.171 ; Rise       ; clk             ;
;  M_din[7]  ; clk        ; 7.471  ; 7.471  ; Rise       ; clk             ;
;  M_din[8]  ; clk        ; 11.046 ; 11.046 ; Rise       ; clk             ;
;  M_din[9]  ; clk        ; 11.263 ; 11.263 ; Rise       ; clk             ;
;  M_din[10] ; clk        ; 7.658  ; 7.658  ; Rise       ; clk             ;
;  M_din[11] ; clk        ; 7.730  ; 7.730  ; Rise       ; clk             ;
;  M_din[12] ; clk        ; 10.994 ; 10.994 ; Rise       ; clk             ;
;  M_din[13] ; clk        ; 11.129 ; 11.129 ; Rise       ; clk             ;
;  M_din[14] ; clk        ; 7.496  ; 7.496  ; Rise       ; clk             ;
;  M_din[15] ; clk        ; 11.212 ; 11.212 ; Rise       ; clk             ;
;  M_din[16] ; clk        ; 10.187 ; 10.187 ; Rise       ; clk             ;
;  M_din[17] ; clk        ; 7.970  ; 7.970  ; Rise       ; clk             ;
;  M_din[18] ; clk        ; 7.746  ; 7.746  ; Rise       ; clk             ;
;  M_din[19] ; clk        ; 7.668  ; 7.668  ; Rise       ; clk             ;
;  M_din[20] ; clk        ; 6.997  ; 6.997  ; Rise       ; clk             ;
;  M_din[21] ; clk        ; 10.519 ; 10.519 ; Rise       ; clk             ;
;  M_din[22] ; clk        ; 7.470  ; 7.470  ; Rise       ; clk             ;
;  M_din[23] ; clk        ; 11.005 ; 11.005 ; Rise       ; clk             ;
;  M_din[24] ; clk        ; 7.034  ; 7.034  ; Rise       ; clk             ;
;  M_din[25] ; clk        ; 11.318 ; 11.318 ; Rise       ; clk             ;
;  M_din[26] ; clk        ; 10.178 ; 10.178 ; Rise       ; clk             ;
;  M_din[27] ; clk        ; 10.239 ; 10.239 ; Rise       ; clk             ;
;  M_din[28] ; clk        ; 8.003  ; 8.003  ; Rise       ; clk             ;
;  M_din[29] ; clk        ; 11.048 ; 11.048 ; Rise       ; clk             ;
;  M_din[30] ; clk        ; 10.614 ; 10.614 ; Rise       ; clk             ;
;  M_din[31] ; clk        ; 10.410 ; 10.410 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+---------------+--------------+--------+--------+--------+--------+
; Input Port    ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+---------------+--------------+--------+--------+--------+--------+
; M0_address[0] ; S_address[0] ; 7.874  ;        ;        ; 7.874  ;
; M0_address[1] ; S_address[1] ; 7.884  ;        ;        ; 7.884  ;
; M0_address[2] ; S_address[2] ; 7.920  ;        ;        ; 7.920  ;
; M0_address[3] ; S_address[3] ; 7.960  ;        ;        ; 7.960  ;
; M0_address[4] ; S_address[4] ; 7.906  ;        ;        ; 7.906  ;
; M0_address[5] ; S0_sel       ;        ; 10.591 ; 10.591 ;        ;
; M0_address[5] ; S1_sel       ; 10.396 ;        ;        ; 10.396 ;
; M0_address[5] ; S_address[5] ; 8.567  ;        ;        ; 8.567  ;
; M0_address[6] ; S0_sel       ;        ; 10.396 ; 10.396 ;        ;
; M0_address[6] ; S1_sel       ;        ; 10.150 ; 10.150 ;        ;
; M0_address[6] ; S_address[6] ; 8.861  ;        ;        ; 8.861  ;
; M0_address[7] ; S0_sel       ;        ; 10.736 ; 10.736 ;        ;
; M0_address[7] ; S1_sel       ;        ; 10.491 ; 10.491 ;        ;
; M0_address[7] ; S_address[7] ; 8.828  ;        ;        ; 8.828  ;
; M0_dout[0]    ; S_din[0]     ; 8.882  ;        ;        ; 8.882  ;
; M0_dout[1]    ; S_din[1]     ; 8.083  ;        ;        ; 8.083  ;
; M0_dout[2]    ; S_din[2]     ; 7.904  ;        ;        ; 7.904  ;
; M0_dout[3]    ; S_din[3]     ; 8.953  ;        ;        ; 8.953  ;
; M0_dout[4]    ; S_din[4]     ; 7.944  ;        ;        ; 7.944  ;
; M0_dout[5]    ; S_din[5]     ; 8.932  ;        ;        ; 8.932  ;
; M0_dout[6]    ; S_din[6]     ; 7.900  ;        ;        ; 7.900  ;
; M0_dout[7]    ; S_din[7]     ; 7.970  ;        ;        ; 7.970  ;
; M0_dout[8]    ; S_din[8]     ; 8.800  ;        ;        ; 8.800  ;
; M0_dout[9]    ; S_din[9]     ; 8.850  ;        ;        ; 8.850  ;
; M0_dout[10]   ; S_din[10]    ; 7.920  ;        ;        ; 7.920  ;
; M0_dout[11]   ; S_din[11]    ; 7.940  ;        ;        ; 7.940  ;
; M0_dout[12]   ; S_din[12]    ; 8.930  ;        ;        ; 8.930  ;
; M0_dout[13]   ; S_din[13]    ; 7.906  ;        ;        ; 7.906  ;
; M0_dout[14]   ; S_din[14]    ; 8.836  ;        ;        ; 8.836  ;
; M0_dout[15]   ; S_din[15]    ; 7.970  ;        ;        ; 7.970  ;
; M0_dout[16]   ; S_din[16]    ; 8.855  ;        ;        ; 8.855  ;
; M0_dout[17]   ; S_din[17]    ; 8.676  ;        ;        ; 8.676  ;
; M0_dout[18]   ; S_din[18]    ; 7.990  ;        ;        ; 7.990  ;
; M0_dout[19]   ; S_din[19]    ; 8.888  ;        ;        ; 8.888  ;
; M0_dout[20]   ; S_din[20]    ; 7.996  ;        ;        ; 7.996  ;
; M0_dout[21]   ; S_din[21]    ; 8.786  ;        ;        ; 8.786  ;
; M0_dout[22]   ; S_din[22]    ; 8.817  ;        ;        ; 8.817  ;
; M0_dout[23]   ; S_din[23]    ; 7.946  ;        ;        ; 7.946  ;
; M0_dout[24]   ; S_din[24]    ; 8.897  ;        ;        ; 8.897  ;
; M0_dout[25]   ; S_din[25]    ; 8.835  ;        ;        ; 8.835  ;
; M0_dout[26]   ; S_din[26]    ; 8.793  ;        ;        ; 8.793  ;
; M0_dout[27]   ; S_din[27]    ; 8.006  ;        ;        ; 8.006  ;
; M0_dout[28]   ; S_din[28]    ; 7.970  ;        ;        ; 7.970  ;
; M0_dout[29]   ; S_din[29]    ; 8.914  ;        ;        ; 8.914  ;
; M0_dout[30]   ; S_din[30]    ; 8.815  ;        ;        ; 8.815  ;
; M0_dout[31]   ; S_din[31]    ; 8.877  ;        ;        ; 8.877  ;
; M0_wr         ; S_wr         ; 8.140  ;        ;        ; 8.140  ;
; S0_dout[0]    ; M_din[0]     ; 10.211 ;        ;        ; 10.211 ;
; S0_dout[1]    ; M_din[1]     ; 10.658 ;        ;        ; 10.658 ;
; S0_dout[2]    ; M_din[2]     ; 9.825  ;        ;        ; 9.825  ;
; S0_dout[3]    ; M_din[3]     ; 9.892  ;        ;        ; 9.892  ;
; S0_dout[4]    ; M_din[4]     ; 9.424  ;        ;        ; 9.424  ;
; S0_dout[5]    ; M_din[5]     ; 9.669  ;        ;        ; 9.669  ;
; S0_dout[6]    ; M_din[6]     ; 10.633 ;        ;        ; 10.633 ;
; S0_dout[7]    ; M_din[7]     ; 9.724  ;        ;        ; 9.724  ;
; S0_dout[8]    ; M_din[8]     ; 9.881  ;        ;        ; 9.881  ;
; S0_dout[9]    ; M_din[9]     ; 10.684 ;        ;        ; 10.684 ;
; S0_dout[10]   ; M_din[10]    ; 9.827  ;        ;        ; 9.827  ;
; S0_dout[11]   ; M_din[11]    ; 10.809 ;        ;        ; 10.809 ;
; S0_dout[12]   ; M_din[12]    ; 10.163 ;        ;        ; 10.163 ;
; S0_dout[13]   ; M_din[13]    ; 10.341 ;        ;        ; 10.341 ;
; S0_dout[14]   ; M_din[14]    ; 10.024 ;        ;        ; 10.024 ;
; S0_dout[15]   ; M_din[15]    ; 11.022 ;        ;        ; 11.022 ;
; S0_dout[16]   ; M_din[16]    ; 9.699  ;        ;        ; 9.699  ;
; S0_dout[17]   ; M_din[17]    ; 10.858 ;        ;        ; 10.858 ;
; S0_dout[18]   ; M_din[18]    ; 11.074 ;        ;        ; 11.074 ;
; S0_dout[19]   ; M_din[19]    ; 10.664 ;        ;        ; 10.664 ;
; S0_dout[20]   ; M_din[20]    ; 9.930  ;        ;        ; 9.930  ;
; S0_dout[21]   ; M_din[21]    ; 9.120  ;        ;        ; 9.120  ;
; S0_dout[22]   ; M_din[22]    ; 10.952 ;        ;        ; 10.952 ;
; S0_dout[23]   ; M_din[23]    ; 10.464 ;        ;        ; 10.464 ;
; S0_dout[24]   ; M_din[24]    ; 9.695  ;        ;        ; 9.695  ;
; S0_dout[25]   ; M_din[25]    ; 10.639 ;        ;        ; 10.639 ;
; S0_dout[26]   ; M_din[26]    ; 9.652  ;        ;        ; 9.652  ;
; S0_dout[27]   ; M_din[27]    ; 9.660  ;        ;        ; 9.660  ;
; S0_dout[28]   ; M_din[28]    ; 10.906 ;        ;        ; 10.906 ;
; S0_dout[29]   ; M_din[29]    ; 10.420 ;        ;        ; 10.420 ;
; S0_dout[30]   ; M_din[30]    ; 10.161 ;        ;        ; 10.161 ;
; S0_dout[31]   ; M_din[31]    ; 9.687  ;        ;        ; 9.687  ;
; S1_dout[0]    ; M_din[0]     ; 10.127 ;        ;        ; 10.127 ;
; S1_dout[1]    ; M_din[1]     ; 11.154 ;        ;        ; 11.154 ;
; S1_dout[2]    ; M_din[2]     ; 10.778 ;        ;        ; 10.778 ;
; S1_dout[3]    ; M_din[3]     ; 10.600 ;        ;        ; 10.600 ;
; S1_dout[4]    ; M_din[4]     ; 9.682  ;        ;        ; 9.682  ;
; S1_dout[5]    ; M_din[5]     ; 10.404 ;        ;        ; 10.404 ;
; S1_dout[6]    ; M_din[6]     ; 9.798  ;        ;        ; 9.798  ;
; S1_dout[7]    ; M_din[7]     ; 10.381 ;        ;        ; 10.381 ;
; S1_dout[8]    ; M_din[8]     ; 10.023 ;        ;        ; 10.023 ;
; S1_dout[9]    ; M_din[9]     ; 10.182 ;        ;        ; 10.182 ;
; S1_dout[10]   ; M_din[10]    ; 10.145 ;        ;        ; 10.145 ;
; S1_dout[11]   ; M_din[11]    ; 10.663 ;        ;        ; 10.663 ;
; S1_dout[12]   ; M_din[12]    ; 10.364 ;        ;        ; 10.364 ;
; S1_dout[13]   ; M_din[13]    ; 10.560 ;        ;        ; 10.560 ;
; S1_dout[14]   ; M_din[14]    ; 10.632 ;        ;        ; 10.632 ;
; S1_dout[15]   ; M_din[15]    ; 10.542 ;        ;        ; 10.542 ;
; S1_dout[16]   ; M_din[16]    ; 9.667  ;        ;        ; 9.667  ;
; S1_dout[17]   ; M_din[17]    ; 10.688 ;        ;        ; 10.688 ;
; S1_dout[18]   ; M_din[18]    ; 10.988 ;        ;        ; 10.988 ;
; S1_dout[19]   ; M_din[19]    ; 10.624 ;        ;        ; 10.624 ;
; S1_dout[20]   ; M_din[20]    ; 9.801  ;        ;        ; 9.801  ;
; S1_dout[21]   ; M_din[21]    ; 9.715  ;        ;        ; 9.715  ;
; S1_dout[22]   ; M_din[22]    ; 9.681  ;        ;        ; 9.681  ;
; S1_dout[23]   ; M_din[23]    ; 10.164 ;        ;        ; 10.164 ;
; S1_dout[24]   ; M_din[24]    ; 9.480  ;        ;        ; 9.480  ;
; S1_dout[25]   ; M_din[25]    ; 11.170 ;        ;        ; 11.170 ;
; S1_dout[26]   ; M_din[26]    ; 9.706  ;        ;        ; 9.706  ;
; S1_dout[27]   ; M_din[27]    ; 9.505  ;        ;        ; 9.505  ;
; S1_dout[28]   ; M_din[28]    ; 11.017 ;        ;        ; 11.017 ;
; S1_dout[29]   ; M_din[29]    ; 10.465 ;        ;        ; 10.465 ;
; S1_dout[30]   ; M_din[30]    ; 9.877  ;        ;        ; 9.877  ;
; S1_dout[31]   ; M_din[31]    ; 9.394  ;        ;        ; 9.394  ;
+---------------+--------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+---------------+--------------+--------+--------+--------+--------+
; Input Port    ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+---------------+--------------+--------+--------+--------+--------+
; M0_address[0] ; S_address[0] ; 7.874  ;        ;        ; 7.874  ;
; M0_address[1] ; S_address[1] ; 7.884  ;        ;        ; 7.884  ;
; M0_address[2] ; S_address[2] ; 7.920  ;        ;        ; 7.920  ;
; M0_address[3] ; S_address[3] ; 7.960  ;        ;        ; 7.960  ;
; M0_address[4] ; S_address[4] ; 7.906  ;        ;        ; 7.906  ;
; M0_address[5] ; S0_sel       ;        ; 10.591 ; 10.591 ;        ;
; M0_address[5] ; S1_sel       ; 10.396 ;        ;        ; 10.396 ;
; M0_address[5] ; S_address[5] ; 8.567  ;        ;        ; 8.567  ;
; M0_address[6] ; S0_sel       ;        ; 10.396 ; 10.396 ;        ;
; M0_address[6] ; S1_sel       ;        ; 10.150 ; 10.150 ;        ;
; M0_address[6] ; S_address[6] ; 8.861  ;        ;        ; 8.861  ;
; M0_address[7] ; S0_sel       ;        ; 10.736 ; 10.736 ;        ;
; M0_address[7] ; S1_sel       ;        ; 10.491 ; 10.491 ;        ;
; M0_address[7] ; S_address[7] ; 8.828  ;        ;        ; 8.828  ;
; M0_dout[0]    ; S_din[0]     ; 8.882  ;        ;        ; 8.882  ;
; M0_dout[1]    ; S_din[1]     ; 8.083  ;        ;        ; 8.083  ;
; M0_dout[2]    ; S_din[2]     ; 7.904  ;        ;        ; 7.904  ;
; M0_dout[3]    ; S_din[3]     ; 8.953  ;        ;        ; 8.953  ;
; M0_dout[4]    ; S_din[4]     ; 7.944  ;        ;        ; 7.944  ;
; M0_dout[5]    ; S_din[5]     ; 8.932  ;        ;        ; 8.932  ;
; M0_dout[6]    ; S_din[6]     ; 7.900  ;        ;        ; 7.900  ;
; M0_dout[7]    ; S_din[7]     ; 7.970  ;        ;        ; 7.970  ;
; M0_dout[8]    ; S_din[8]     ; 8.800  ;        ;        ; 8.800  ;
; M0_dout[9]    ; S_din[9]     ; 8.850  ;        ;        ; 8.850  ;
; M0_dout[10]   ; S_din[10]    ; 7.920  ;        ;        ; 7.920  ;
; M0_dout[11]   ; S_din[11]    ; 7.940  ;        ;        ; 7.940  ;
; M0_dout[12]   ; S_din[12]    ; 8.930  ;        ;        ; 8.930  ;
; M0_dout[13]   ; S_din[13]    ; 7.906  ;        ;        ; 7.906  ;
; M0_dout[14]   ; S_din[14]    ; 8.836  ;        ;        ; 8.836  ;
; M0_dout[15]   ; S_din[15]    ; 7.970  ;        ;        ; 7.970  ;
; M0_dout[16]   ; S_din[16]    ; 8.855  ;        ;        ; 8.855  ;
; M0_dout[17]   ; S_din[17]    ; 8.676  ;        ;        ; 8.676  ;
; M0_dout[18]   ; S_din[18]    ; 7.990  ;        ;        ; 7.990  ;
; M0_dout[19]   ; S_din[19]    ; 8.888  ;        ;        ; 8.888  ;
; M0_dout[20]   ; S_din[20]    ; 7.996  ;        ;        ; 7.996  ;
; M0_dout[21]   ; S_din[21]    ; 8.786  ;        ;        ; 8.786  ;
; M0_dout[22]   ; S_din[22]    ; 8.817  ;        ;        ; 8.817  ;
; M0_dout[23]   ; S_din[23]    ; 7.946  ;        ;        ; 7.946  ;
; M0_dout[24]   ; S_din[24]    ; 8.897  ;        ;        ; 8.897  ;
; M0_dout[25]   ; S_din[25]    ; 8.835  ;        ;        ; 8.835  ;
; M0_dout[26]   ; S_din[26]    ; 8.793  ;        ;        ; 8.793  ;
; M0_dout[27]   ; S_din[27]    ; 8.006  ;        ;        ; 8.006  ;
; M0_dout[28]   ; S_din[28]    ; 7.970  ;        ;        ; 7.970  ;
; M0_dout[29]   ; S_din[29]    ; 8.914  ;        ;        ; 8.914  ;
; M0_dout[30]   ; S_din[30]    ; 8.815  ;        ;        ; 8.815  ;
; M0_dout[31]   ; S_din[31]    ; 8.877  ;        ;        ; 8.877  ;
; M0_wr         ; S_wr         ; 8.140  ;        ;        ; 8.140  ;
; S0_dout[0]    ; M_din[0]     ; 10.211 ;        ;        ; 10.211 ;
; S0_dout[1]    ; M_din[1]     ; 10.658 ;        ;        ; 10.658 ;
; S0_dout[2]    ; M_din[2]     ; 9.825  ;        ;        ; 9.825  ;
; S0_dout[3]    ; M_din[3]     ; 9.892  ;        ;        ; 9.892  ;
; S0_dout[4]    ; M_din[4]     ; 9.424  ;        ;        ; 9.424  ;
; S0_dout[5]    ; M_din[5]     ; 9.669  ;        ;        ; 9.669  ;
; S0_dout[6]    ; M_din[6]     ; 10.633 ;        ;        ; 10.633 ;
; S0_dout[7]    ; M_din[7]     ; 9.724  ;        ;        ; 9.724  ;
; S0_dout[8]    ; M_din[8]     ; 9.881  ;        ;        ; 9.881  ;
; S0_dout[9]    ; M_din[9]     ; 10.684 ;        ;        ; 10.684 ;
; S0_dout[10]   ; M_din[10]    ; 9.827  ;        ;        ; 9.827  ;
; S0_dout[11]   ; M_din[11]    ; 10.809 ;        ;        ; 10.809 ;
; S0_dout[12]   ; M_din[12]    ; 10.163 ;        ;        ; 10.163 ;
; S0_dout[13]   ; M_din[13]    ; 10.341 ;        ;        ; 10.341 ;
; S0_dout[14]   ; M_din[14]    ; 10.024 ;        ;        ; 10.024 ;
; S0_dout[15]   ; M_din[15]    ; 11.022 ;        ;        ; 11.022 ;
; S0_dout[16]   ; M_din[16]    ; 9.699  ;        ;        ; 9.699  ;
; S0_dout[17]   ; M_din[17]    ; 10.858 ;        ;        ; 10.858 ;
; S0_dout[18]   ; M_din[18]    ; 11.074 ;        ;        ; 11.074 ;
; S0_dout[19]   ; M_din[19]    ; 10.664 ;        ;        ; 10.664 ;
; S0_dout[20]   ; M_din[20]    ; 9.930  ;        ;        ; 9.930  ;
; S0_dout[21]   ; M_din[21]    ; 9.120  ;        ;        ; 9.120  ;
; S0_dout[22]   ; M_din[22]    ; 10.952 ;        ;        ; 10.952 ;
; S0_dout[23]   ; M_din[23]    ; 10.464 ;        ;        ; 10.464 ;
; S0_dout[24]   ; M_din[24]    ; 9.695  ;        ;        ; 9.695  ;
; S0_dout[25]   ; M_din[25]    ; 10.639 ;        ;        ; 10.639 ;
; S0_dout[26]   ; M_din[26]    ; 9.652  ;        ;        ; 9.652  ;
; S0_dout[27]   ; M_din[27]    ; 9.660  ;        ;        ; 9.660  ;
; S0_dout[28]   ; M_din[28]    ; 10.906 ;        ;        ; 10.906 ;
; S0_dout[29]   ; M_din[29]    ; 10.420 ;        ;        ; 10.420 ;
; S0_dout[30]   ; M_din[30]    ; 10.161 ;        ;        ; 10.161 ;
; S0_dout[31]   ; M_din[31]    ; 9.687  ;        ;        ; 9.687  ;
; S1_dout[0]    ; M_din[0]     ; 10.127 ;        ;        ; 10.127 ;
; S1_dout[1]    ; M_din[1]     ; 11.154 ;        ;        ; 11.154 ;
; S1_dout[2]    ; M_din[2]     ; 10.778 ;        ;        ; 10.778 ;
; S1_dout[3]    ; M_din[3]     ; 10.600 ;        ;        ; 10.600 ;
; S1_dout[4]    ; M_din[4]     ; 9.682  ;        ;        ; 9.682  ;
; S1_dout[5]    ; M_din[5]     ; 10.404 ;        ;        ; 10.404 ;
; S1_dout[6]    ; M_din[6]     ; 9.798  ;        ;        ; 9.798  ;
; S1_dout[7]    ; M_din[7]     ; 10.381 ;        ;        ; 10.381 ;
; S1_dout[8]    ; M_din[8]     ; 10.023 ;        ;        ; 10.023 ;
; S1_dout[9]    ; M_din[9]     ; 10.182 ;        ;        ; 10.182 ;
; S1_dout[10]   ; M_din[10]    ; 10.145 ;        ;        ; 10.145 ;
; S1_dout[11]   ; M_din[11]    ; 10.663 ;        ;        ; 10.663 ;
; S1_dout[12]   ; M_din[12]    ; 10.364 ;        ;        ; 10.364 ;
; S1_dout[13]   ; M_din[13]    ; 10.560 ;        ;        ; 10.560 ;
; S1_dout[14]   ; M_din[14]    ; 10.632 ;        ;        ; 10.632 ;
; S1_dout[15]   ; M_din[15]    ; 10.542 ;        ;        ; 10.542 ;
; S1_dout[16]   ; M_din[16]    ; 9.667  ;        ;        ; 9.667  ;
; S1_dout[17]   ; M_din[17]    ; 10.688 ;        ;        ; 10.688 ;
; S1_dout[18]   ; M_din[18]    ; 10.988 ;        ;        ; 10.988 ;
; S1_dout[19]   ; M_din[19]    ; 10.624 ;        ;        ; 10.624 ;
; S1_dout[20]   ; M_din[20]    ; 9.801  ;        ;        ; 9.801  ;
; S1_dout[21]   ; M_din[21]    ; 9.715  ;        ;        ; 9.715  ;
; S1_dout[22]   ; M_din[22]    ; 9.681  ;        ;        ; 9.681  ;
; S1_dout[23]   ; M_din[23]    ; 10.164 ;        ;        ; 10.164 ;
; S1_dout[24]   ; M_din[24]    ; 9.480  ;        ;        ; 9.480  ;
; S1_dout[25]   ; M_din[25]    ; 11.170 ;        ;        ; 11.170 ;
; S1_dout[26]   ; M_din[26]    ; 9.706  ;        ;        ; 9.706  ;
; S1_dout[27]   ; M_din[27]    ; 9.505  ;        ;        ; 9.505  ;
; S1_dout[28]   ; M_din[28]    ; 11.017 ;        ;        ; 11.017 ;
; S1_dout[29]   ; M_din[29]    ; 10.465 ;        ;        ; 10.465 ;
; S1_dout[30]   ; M_din[30]    ; 9.877  ;        ;        ; 9.877  ;
; S1_dout[31]   ; M_din[31]    ; 9.394  ;        ;        ; 9.394  ;
+---------------+--------------+--------+--------+--------+--------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -3.380                ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dff_r:U0_dff_r|q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dff_r:U0_dff_r|q     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dff_r:U1_dff_r|q     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dff_r:U1_dff_r|q     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U0_dff_r|q|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U0_dff_r|q|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; U1_dff_r|q|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; U1_dff_r|q|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; M0_address[*]  ; clk        ; 2.102 ; 2.102 ; Rise       ; clk             ;
;  M0_address[5] ; clk        ; 2.069 ; 2.069 ; Rise       ; clk             ;
;  M0_address[6] ; clk        ; 1.966 ; 1.966 ; Rise       ; clk             ;
;  M0_address[7] ; clk        ; 2.102 ; 2.102 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; M0_address[*]  ; clk        ; -1.840 ; -1.840 ; Rise       ; clk             ;
;  M0_address[5] ; clk        ; -1.947 ; -1.947 ; Rise       ; clk             ;
;  M0_address[6] ; clk        ; -1.840 ; -1.840 ; Rise       ; clk             ;
;  M0_address[7] ; clk        ; -1.976 ; -1.976 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; M_din[*]   ; clk        ; 7.009 ; 7.009 ; Rise       ; clk             ;
;  M_din[0]  ; clk        ; 6.623 ; 6.623 ; Rise       ; clk             ;
;  M_din[1]  ; clk        ; 4.388 ; 4.388 ; Rise       ; clk             ;
;  M_din[2]  ; clk        ; 4.377 ; 4.377 ; Rise       ; clk             ;
;  M_din[3]  ; clk        ; 6.719 ; 6.719 ; Rise       ; clk             ;
;  M_din[4]  ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
;  M_din[5]  ; clk        ; 6.590 ; 6.590 ; Rise       ; clk             ;
;  M_din[6]  ; clk        ; 6.820 ; 6.820 ; Rise       ; clk             ;
;  M_din[7]  ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  M_din[8]  ; clk        ; 6.701 ; 6.701 ; Rise       ; clk             ;
;  M_din[9]  ; clk        ; 6.829 ; 6.829 ; Rise       ; clk             ;
;  M_din[10] ; clk        ; 4.435 ; 4.435 ; Rise       ; clk             ;
;  M_din[11] ; clk        ; 4.397 ; 4.397 ; Rise       ; clk             ;
;  M_din[12] ; clk        ; 6.751 ; 6.751 ; Rise       ; clk             ;
;  M_din[13] ; clk        ; 6.884 ; 6.884 ; Rise       ; clk             ;
;  M_din[14] ; clk        ; 4.321 ; 4.321 ; Rise       ; clk             ;
;  M_din[15] ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  M_din[16] ; clk        ; 6.837 ; 6.837 ; Rise       ; clk             ;
;  M_din[17] ; clk        ; 4.550 ; 4.550 ; Rise       ; clk             ;
;  M_din[18] ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  M_din[19] ; clk        ; 4.384 ; 4.384 ; Rise       ; clk             ;
;  M_din[20] ; clk        ; 4.091 ; 4.091 ; Rise       ; clk             ;
;  M_din[21] ; clk        ; 6.522 ; 6.522 ; Rise       ; clk             ;
;  M_din[22] ; clk        ; 4.308 ; 4.308 ; Rise       ; clk             ;
;  M_din[23] ; clk        ; 6.701 ; 6.701 ; Rise       ; clk             ;
;  M_din[24] ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
;  M_din[25] ; clk        ; 6.867 ; 6.867 ; Rise       ; clk             ;
;  M_din[26] ; clk        ; 6.796 ; 6.796 ; Rise       ; clk             ;
;  M_din[27] ; clk        ; 6.857 ; 6.857 ; Rise       ; clk             ;
;  M_din[28] ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  M_din[29] ; clk        ; 6.722 ; 6.722 ; Rise       ; clk             ;
;  M_din[30] ; clk        ; 7.009 ; 7.009 ; Rise       ; clk             ;
;  M_din[31] ; clk        ; 6.938 ; 6.938 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; M_din[*]   ; clk        ; 3.951 ; 3.951 ; Rise       ; clk             ;
;  M_din[0]  ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  M_din[1]  ; clk        ; 4.267 ; 4.267 ; Rise       ; clk             ;
;  M_din[2]  ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  M_din[3]  ; clk        ; 6.070 ; 6.070 ; Rise       ; clk             ;
;  M_din[4]  ; clk        ; 5.954 ; 5.954 ; Rise       ; clk             ;
;  M_din[5]  ; clk        ; 5.938 ; 5.938 ; Rise       ; clk             ;
;  M_din[6]  ; clk        ; 6.104 ; 6.104 ; Rise       ; clk             ;
;  M_din[7]  ; clk        ; 4.170 ; 4.170 ; Rise       ; clk             ;
;  M_din[8]  ; clk        ; 6.062 ; 6.062 ; Rise       ; clk             ;
;  M_din[9]  ; clk        ; 6.180 ; 6.180 ; Rise       ; clk             ;
;  M_din[10] ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  M_din[11] ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  M_din[12] ; clk        ; 6.021 ; 6.021 ; Rise       ; clk             ;
;  M_din[13] ; clk        ; 6.082 ; 6.082 ; Rise       ; clk             ;
;  M_din[14] ; clk        ; 4.200 ; 4.200 ; Rise       ; clk             ;
;  M_din[15] ; clk        ; 6.136 ; 6.136 ; Rise       ; clk             ;
;  M_din[16] ; clk        ; 5.652 ; 5.652 ; Rise       ; clk             ;
;  M_din[17] ; clk        ; 4.410 ; 4.410 ; Rise       ; clk             ;
;  M_din[18] ; clk        ; 4.343 ; 4.343 ; Rise       ; clk             ;
;  M_din[19] ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  M_din[20] ; clk        ; 3.951 ; 3.951 ; Rise       ; clk             ;
;  M_din[21] ; clk        ; 5.800 ; 5.800 ; Rise       ; clk             ;
;  M_din[22] ; clk        ; 4.168 ; 4.168 ; Rise       ; clk             ;
;  M_din[23] ; clk        ; 6.059 ; 6.059 ; Rise       ; clk             ;
;  M_din[24] ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  M_din[25] ; clk        ; 6.218 ; 6.218 ; Rise       ; clk             ;
;  M_din[26] ; clk        ; 5.609 ; 5.609 ; Rise       ; clk             ;
;  M_din[27] ; clk        ; 5.670 ; 5.670 ; Rise       ; clk             ;
;  M_din[28] ; clk        ; 4.442 ; 4.442 ; Rise       ; clk             ;
;  M_din[29] ; clk        ; 6.069 ; 6.069 ; Rise       ; clk             ;
;  M_din[30] ; clk        ; 5.824 ; 5.824 ; Rise       ; clk             ;
;  M_din[31] ; clk        ; 5.753 ; 5.753 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+---------------+--------------+-------+-------+-------+-------+
; Input Port    ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+---------------+--------------+-------+-------+-------+-------+
; M0_address[0] ; S_address[0] ; 4.532 ;       ;       ; 4.532 ;
; M0_address[1] ; S_address[1] ; 4.542 ;       ;       ; 4.542 ;
; M0_address[2] ; S_address[2] ; 4.566 ;       ;       ; 4.566 ;
; M0_address[3] ; S_address[3] ; 4.606 ;       ;       ; 4.606 ;
; M0_address[4] ; S_address[4] ; 4.552 ;       ;       ; 4.552 ;
; M0_address[5] ; S0_sel       ;       ; 5.866 ; 5.866 ;       ;
; M0_address[5] ; S1_sel       ; 5.755 ;       ;       ; 5.755 ;
; M0_address[5] ; S_address[5] ; 4.888 ;       ;       ; 4.888 ;
; M0_address[6] ; S0_sel       ;       ; 5.765 ; 5.765 ;       ;
; M0_address[6] ; S1_sel       ;       ; 5.646 ; 5.646 ;       ;
; M0_address[6] ; S_address[6] ; 5.035 ;       ;       ; 5.035 ;
; M0_address[7] ; S0_sel       ;       ; 5.901 ; 5.901 ;       ;
; M0_address[7] ; S1_sel       ;       ; 5.782 ; 5.782 ;       ;
; M0_address[7] ; S_address[7] ; 5.011 ;       ;       ; 5.011 ;
; M0_dout[0]    ; S_din[0]     ; 5.075 ;       ;       ; 5.075 ;
; M0_dout[1]    ; S_din[1]     ; 4.700 ;       ;       ; 4.700 ;
; M0_dout[2]    ; S_din[2]     ; 4.562 ;       ;       ; 4.562 ;
; M0_dout[3]    ; S_din[3]     ; 5.127 ;       ;       ; 5.127 ;
; M0_dout[4]    ; S_din[4]     ; 4.602 ;       ;       ; 4.602 ;
; M0_dout[5]    ; S_din[5]     ; 5.115 ;       ;       ; 5.115 ;
; M0_dout[6]    ; S_din[6]     ; 4.546 ;       ;       ; 4.546 ;
; M0_dout[7]    ; S_din[7]     ; 4.616 ;       ;       ; 4.616 ;
; M0_dout[8]    ; S_din[8]     ; 4.997 ;       ;       ; 4.997 ;
; M0_dout[9]    ; S_din[9]     ; 5.034 ;       ;       ; 5.034 ;
; M0_dout[10]   ; S_din[10]    ; 4.566 ;       ;       ; 4.566 ;
; M0_dout[11]   ; S_din[11]    ; 4.586 ;       ;       ; 4.586 ;
; M0_dout[12]   ; S_din[12]    ; 5.113 ;       ;       ; 5.113 ;
; M0_dout[13]   ; S_din[13]    ; 4.560 ;       ;       ; 4.560 ;
; M0_dout[14]   ; S_din[14]    ; 5.023 ;       ;       ; 5.023 ;
; M0_dout[15]   ; S_din[15]    ; 4.616 ;       ;       ; 4.616 ;
; M0_dout[16]   ; S_din[16]    ; 5.043 ;       ;       ; 5.043 ;
; M0_dout[17]   ; S_din[17]    ; 4.988 ;       ;       ; 4.988 ;
; M0_dout[18]   ; S_din[18]    ; 4.636 ;       ;       ; 4.636 ;
; M0_dout[19]   ; S_din[19]    ; 5.073 ;       ;       ; 5.073 ;
; M0_dout[20]   ; S_din[20]    ; 4.642 ;       ;       ; 4.642 ;
; M0_dout[21]   ; S_din[21]    ; 4.985 ;       ;       ; 4.985 ;
; M0_dout[22]   ; S_din[22]    ; 5.026 ;       ;       ; 5.026 ;
; M0_dout[23]   ; S_din[23]    ; 4.602 ;       ;       ; 4.602 ;
; M0_dout[24]   ; S_din[24]    ; 5.091 ;       ;       ; 5.091 ;
; M0_dout[25]   ; S_din[25]    ; 5.036 ;       ;       ; 5.036 ;
; M0_dout[26]   ; S_din[26]    ; 4.993 ;       ;       ; 4.993 ;
; M0_dout[27]   ; S_din[27]    ; 4.660 ;       ;       ; 4.660 ;
; M0_dout[28]   ; S_din[28]    ; 4.616 ;       ;       ; 4.616 ;
; M0_dout[29]   ; S_din[29]    ; 5.079 ;       ;       ; 5.079 ;
; M0_dout[30]   ; S_din[30]    ; 5.013 ;       ;       ; 5.013 ;
; M0_dout[31]   ; S_din[31]    ; 5.071 ;       ;       ; 5.071 ;
; M0_wr         ; S_wr         ; 4.680 ;       ;       ; 4.680 ;
; S0_dout[0]    ; M_din[0]     ; 5.637 ;       ;       ; 5.637 ;
; S0_dout[1]    ; M_din[1]     ; 5.803 ;       ;       ; 5.803 ;
; S0_dout[2]    ; M_din[2]     ; 5.460 ;       ;       ; 5.460 ;
; S0_dout[3]    ; M_din[3]     ; 5.476 ;       ;       ; 5.476 ;
; S0_dout[4]    ; M_din[4]     ; 5.286 ;       ;       ; 5.286 ;
; S0_dout[5]    ; M_din[5]     ; 5.388 ;       ;       ; 5.388 ;
; S0_dout[6]    ; M_din[6]     ; 5.787 ;       ;       ; 5.787 ;
; S0_dout[7]    ; M_din[7]     ; 5.375 ;       ;       ; 5.375 ;
; S0_dout[8]    ; M_din[8]     ; 5.485 ;       ;       ; 5.485 ;
; S0_dout[9]    ; M_din[9]     ; 5.846 ;       ;       ; 5.846 ;
; S0_dout[10]   ; M_din[10]    ; 5.484 ;       ;       ; 5.484 ;
; S0_dout[11]   ; M_din[11]    ; 5.878 ;       ;       ; 5.878 ;
; S0_dout[12]   ; M_din[12]    ; 5.611 ;       ;       ; 5.611 ;
; S0_dout[13]   ; M_din[13]    ; 5.663 ;       ;       ; 5.663 ;
; S0_dout[14]   ; M_din[14]    ; 5.549 ;       ;       ; 5.549 ;
; S0_dout[15]   ; M_din[15]    ; 5.992 ;       ;       ; 5.992 ;
; S0_dout[16]   ; M_din[16]    ; 5.383 ;       ;       ; 5.383 ;
; S0_dout[17]   ; M_din[17]    ; 5.906 ;       ;       ; 5.906 ;
; S0_dout[18]   ; M_din[18]    ; 6.115 ;       ;       ; 6.115 ;
; S0_dout[19]   ; M_din[19]    ; 5.811 ;       ;       ; 5.811 ;
; S0_dout[20]   ; M_din[20]    ; 5.489 ;       ;       ; 5.489 ;
; S0_dout[21]   ; M_din[21]    ; 5.105 ;       ;       ; 5.105 ;
; S0_dout[22]   ; M_din[22]    ; 5.998 ;       ;       ; 5.998 ;
; S0_dout[23]   ; M_din[23]    ; 5.743 ;       ;       ; 5.743 ;
; S0_dout[24]   ; M_din[24]    ; 5.422 ;       ;       ; 5.422 ;
; S0_dout[25]   ; M_din[25]    ; 5.868 ;       ;       ; 5.868 ;
; S0_dout[26]   ; M_din[26]    ; 5.378 ;       ;       ; 5.378 ;
; S0_dout[27]   ; M_din[27]    ; 5.385 ;       ;       ; 5.385 ;
; S0_dout[28]   ; M_din[28]    ; 5.942 ;       ;       ; 5.942 ;
; S0_dout[29]   ; M_din[29]    ; 5.759 ;       ;       ; 5.759 ;
; S0_dout[30]   ; M_din[30]    ; 5.589 ;       ;       ; 5.589 ;
; S0_dout[31]   ; M_din[31]    ; 5.378 ;       ;       ; 5.378 ;
; S1_dout[0]    ; M_din[0]     ; 5.613 ;       ;       ; 5.613 ;
; S1_dout[1]    ; M_din[1]     ; 6.082 ;       ;       ; 6.082 ;
; S1_dout[2]    ; M_din[2]     ; 5.938 ;       ;       ; 5.938 ;
; S1_dout[3]    ; M_din[3]     ; 5.856 ;       ;       ; 5.856 ;
; S1_dout[4]    ; M_din[4]     ; 5.390 ;       ;       ; 5.390 ;
; S1_dout[5]    ; M_din[5]     ; 5.694 ;       ;       ; 5.694 ;
; S1_dout[6]    ; M_din[6]     ; 5.414 ;       ;       ; 5.414 ;
; S1_dout[7]    ; M_din[7]     ; 5.669 ;       ;       ; 5.669 ;
; S1_dout[8]    ; M_din[8]     ; 5.548 ;       ;       ; 5.548 ;
; S1_dout[9]    ; M_din[9]     ; 5.649 ;       ;       ; 5.649 ;
; S1_dout[10]   ; M_din[10]    ; 5.617 ;       ;       ; 5.617 ;
; S1_dout[11]   ; M_din[11]    ; 5.860 ;       ;       ; 5.860 ;
; S1_dout[12]   ; M_din[12]    ; 5.690 ;       ;       ; 5.690 ;
; S1_dout[13]   ; M_din[13]    ; 5.759 ;       ;       ; 5.759 ;
; S1_dout[14]   ; M_din[14]    ; 5.814 ;       ;       ; 5.814 ;
; S1_dout[15]   ; M_din[15]    ; 5.764 ;       ;       ; 5.764 ;
; S1_dout[16]   ; M_din[16]    ; 5.400 ;       ;       ; 5.400 ;
; S1_dout[17]   ; M_din[17]    ; 5.824 ;       ;       ; 5.824 ;
; S1_dout[18]   ; M_din[18]    ; 6.066 ;       ;       ; 6.066 ;
; S1_dout[19]   ; M_din[19]    ; 5.773 ;       ;       ; 5.773 ;
; S1_dout[20]   ; M_din[20]    ; 5.450 ;       ;       ; 5.450 ;
; S1_dout[21]   ; M_din[21]    ; 5.372 ;       ;       ; 5.372 ;
; S1_dout[22]   ; M_din[22]    ; 5.359 ;       ;       ; 5.359 ;
; S1_dout[23]   ; M_din[23]    ; 5.628 ;       ;       ; 5.628 ;
; S1_dout[24]   ; M_din[24]    ; 5.290 ;       ;       ; 5.290 ;
; S1_dout[25]   ; M_din[25]    ; 6.126 ;       ;       ; 6.126 ;
; S1_dout[26]   ; M_din[26]    ; 5.388 ;       ;       ; 5.388 ;
; S1_dout[27]   ; M_din[27]    ; 5.321 ;       ;       ; 5.321 ;
; S1_dout[28]   ; M_din[28]    ; 6.077 ;       ;       ; 6.077 ;
; S1_dout[29]   ; M_din[29]    ; 5.752 ;       ;       ; 5.752 ;
; S1_dout[30]   ; M_din[30]    ; 5.477 ;       ;       ; 5.477 ;
; S1_dout[31]   ; M_din[31]    ; 5.269 ;       ;       ; 5.269 ;
+---------------+--------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+---------------+--------------+-------+-------+-------+-------+
; Input Port    ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+---------------+--------------+-------+-------+-------+-------+
; M0_address[0] ; S_address[0] ; 4.532 ;       ;       ; 4.532 ;
; M0_address[1] ; S_address[1] ; 4.542 ;       ;       ; 4.542 ;
; M0_address[2] ; S_address[2] ; 4.566 ;       ;       ; 4.566 ;
; M0_address[3] ; S_address[3] ; 4.606 ;       ;       ; 4.606 ;
; M0_address[4] ; S_address[4] ; 4.552 ;       ;       ; 4.552 ;
; M0_address[5] ; S0_sel       ;       ; 5.866 ; 5.866 ;       ;
; M0_address[5] ; S1_sel       ; 5.755 ;       ;       ; 5.755 ;
; M0_address[5] ; S_address[5] ; 4.888 ;       ;       ; 4.888 ;
; M0_address[6] ; S0_sel       ;       ; 5.765 ; 5.765 ;       ;
; M0_address[6] ; S1_sel       ;       ; 5.646 ; 5.646 ;       ;
; M0_address[6] ; S_address[6] ; 5.035 ;       ;       ; 5.035 ;
; M0_address[7] ; S0_sel       ;       ; 5.901 ; 5.901 ;       ;
; M0_address[7] ; S1_sel       ;       ; 5.782 ; 5.782 ;       ;
; M0_address[7] ; S_address[7] ; 5.011 ;       ;       ; 5.011 ;
; M0_dout[0]    ; S_din[0]     ; 5.075 ;       ;       ; 5.075 ;
; M0_dout[1]    ; S_din[1]     ; 4.700 ;       ;       ; 4.700 ;
; M0_dout[2]    ; S_din[2]     ; 4.562 ;       ;       ; 4.562 ;
; M0_dout[3]    ; S_din[3]     ; 5.127 ;       ;       ; 5.127 ;
; M0_dout[4]    ; S_din[4]     ; 4.602 ;       ;       ; 4.602 ;
; M0_dout[5]    ; S_din[5]     ; 5.115 ;       ;       ; 5.115 ;
; M0_dout[6]    ; S_din[6]     ; 4.546 ;       ;       ; 4.546 ;
; M0_dout[7]    ; S_din[7]     ; 4.616 ;       ;       ; 4.616 ;
; M0_dout[8]    ; S_din[8]     ; 4.997 ;       ;       ; 4.997 ;
; M0_dout[9]    ; S_din[9]     ; 5.034 ;       ;       ; 5.034 ;
; M0_dout[10]   ; S_din[10]    ; 4.566 ;       ;       ; 4.566 ;
; M0_dout[11]   ; S_din[11]    ; 4.586 ;       ;       ; 4.586 ;
; M0_dout[12]   ; S_din[12]    ; 5.113 ;       ;       ; 5.113 ;
; M0_dout[13]   ; S_din[13]    ; 4.560 ;       ;       ; 4.560 ;
; M0_dout[14]   ; S_din[14]    ; 5.023 ;       ;       ; 5.023 ;
; M0_dout[15]   ; S_din[15]    ; 4.616 ;       ;       ; 4.616 ;
; M0_dout[16]   ; S_din[16]    ; 5.043 ;       ;       ; 5.043 ;
; M0_dout[17]   ; S_din[17]    ; 4.988 ;       ;       ; 4.988 ;
; M0_dout[18]   ; S_din[18]    ; 4.636 ;       ;       ; 4.636 ;
; M0_dout[19]   ; S_din[19]    ; 5.073 ;       ;       ; 5.073 ;
; M0_dout[20]   ; S_din[20]    ; 4.642 ;       ;       ; 4.642 ;
; M0_dout[21]   ; S_din[21]    ; 4.985 ;       ;       ; 4.985 ;
; M0_dout[22]   ; S_din[22]    ; 5.026 ;       ;       ; 5.026 ;
; M0_dout[23]   ; S_din[23]    ; 4.602 ;       ;       ; 4.602 ;
; M0_dout[24]   ; S_din[24]    ; 5.091 ;       ;       ; 5.091 ;
; M0_dout[25]   ; S_din[25]    ; 5.036 ;       ;       ; 5.036 ;
; M0_dout[26]   ; S_din[26]    ; 4.993 ;       ;       ; 4.993 ;
; M0_dout[27]   ; S_din[27]    ; 4.660 ;       ;       ; 4.660 ;
; M0_dout[28]   ; S_din[28]    ; 4.616 ;       ;       ; 4.616 ;
; M0_dout[29]   ; S_din[29]    ; 5.079 ;       ;       ; 5.079 ;
; M0_dout[30]   ; S_din[30]    ; 5.013 ;       ;       ; 5.013 ;
; M0_dout[31]   ; S_din[31]    ; 5.071 ;       ;       ; 5.071 ;
; M0_wr         ; S_wr         ; 4.680 ;       ;       ; 4.680 ;
; S0_dout[0]    ; M_din[0]     ; 5.637 ;       ;       ; 5.637 ;
; S0_dout[1]    ; M_din[1]     ; 5.803 ;       ;       ; 5.803 ;
; S0_dout[2]    ; M_din[2]     ; 5.460 ;       ;       ; 5.460 ;
; S0_dout[3]    ; M_din[3]     ; 5.476 ;       ;       ; 5.476 ;
; S0_dout[4]    ; M_din[4]     ; 5.286 ;       ;       ; 5.286 ;
; S0_dout[5]    ; M_din[5]     ; 5.388 ;       ;       ; 5.388 ;
; S0_dout[6]    ; M_din[6]     ; 5.787 ;       ;       ; 5.787 ;
; S0_dout[7]    ; M_din[7]     ; 5.375 ;       ;       ; 5.375 ;
; S0_dout[8]    ; M_din[8]     ; 5.485 ;       ;       ; 5.485 ;
; S0_dout[9]    ; M_din[9]     ; 5.846 ;       ;       ; 5.846 ;
; S0_dout[10]   ; M_din[10]    ; 5.484 ;       ;       ; 5.484 ;
; S0_dout[11]   ; M_din[11]    ; 5.878 ;       ;       ; 5.878 ;
; S0_dout[12]   ; M_din[12]    ; 5.611 ;       ;       ; 5.611 ;
; S0_dout[13]   ; M_din[13]    ; 5.663 ;       ;       ; 5.663 ;
; S0_dout[14]   ; M_din[14]    ; 5.549 ;       ;       ; 5.549 ;
; S0_dout[15]   ; M_din[15]    ; 5.992 ;       ;       ; 5.992 ;
; S0_dout[16]   ; M_din[16]    ; 5.383 ;       ;       ; 5.383 ;
; S0_dout[17]   ; M_din[17]    ; 5.906 ;       ;       ; 5.906 ;
; S0_dout[18]   ; M_din[18]    ; 6.115 ;       ;       ; 6.115 ;
; S0_dout[19]   ; M_din[19]    ; 5.811 ;       ;       ; 5.811 ;
; S0_dout[20]   ; M_din[20]    ; 5.489 ;       ;       ; 5.489 ;
; S0_dout[21]   ; M_din[21]    ; 5.105 ;       ;       ; 5.105 ;
; S0_dout[22]   ; M_din[22]    ; 5.998 ;       ;       ; 5.998 ;
; S0_dout[23]   ; M_din[23]    ; 5.743 ;       ;       ; 5.743 ;
; S0_dout[24]   ; M_din[24]    ; 5.422 ;       ;       ; 5.422 ;
; S0_dout[25]   ; M_din[25]    ; 5.868 ;       ;       ; 5.868 ;
; S0_dout[26]   ; M_din[26]    ; 5.378 ;       ;       ; 5.378 ;
; S0_dout[27]   ; M_din[27]    ; 5.385 ;       ;       ; 5.385 ;
; S0_dout[28]   ; M_din[28]    ; 5.942 ;       ;       ; 5.942 ;
; S0_dout[29]   ; M_din[29]    ; 5.759 ;       ;       ; 5.759 ;
; S0_dout[30]   ; M_din[30]    ; 5.589 ;       ;       ; 5.589 ;
; S0_dout[31]   ; M_din[31]    ; 5.378 ;       ;       ; 5.378 ;
; S1_dout[0]    ; M_din[0]     ; 5.613 ;       ;       ; 5.613 ;
; S1_dout[1]    ; M_din[1]     ; 6.082 ;       ;       ; 6.082 ;
; S1_dout[2]    ; M_din[2]     ; 5.938 ;       ;       ; 5.938 ;
; S1_dout[3]    ; M_din[3]     ; 5.856 ;       ;       ; 5.856 ;
; S1_dout[4]    ; M_din[4]     ; 5.390 ;       ;       ; 5.390 ;
; S1_dout[5]    ; M_din[5]     ; 5.694 ;       ;       ; 5.694 ;
; S1_dout[6]    ; M_din[6]     ; 5.414 ;       ;       ; 5.414 ;
; S1_dout[7]    ; M_din[7]     ; 5.669 ;       ;       ; 5.669 ;
; S1_dout[8]    ; M_din[8]     ; 5.548 ;       ;       ; 5.548 ;
; S1_dout[9]    ; M_din[9]     ; 5.649 ;       ;       ; 5.649 ;
; S1_dout[10]   ; M_din[10]    ; 5.617 ;       ;       ; 5.617 ;
; S1_dout[11]   ; M_din[11]    ; 5.860 ;       ;       ; 5.860 ;
; S1_dout[12]   ; M_din[12]    ; 5.690 ;       ;       ; 5.690 ;
; S1_dout[13]   ; M_din[13]    ; 5.759 ;       ;       ; 5.759 ;
; S1_dout[14]   ; M_din[14]    ; 5.814 ;       ;       ; 5.814 ;
; S1_dout[15]   ; M_din[15]    ; 5.764 ;       ;       ; 5.764 ;
; S1_dout[16]   ; M_din[16]    ; 5.400 ;       ;       ; 5.400 ;
; S1_dout[17]   ; M_din[17]    ; 5.824 ;       ;       ; 5.824 ;
; S1_dout[18]   ; M_din[18]    ; 6.066 ;       ;       ; 6.066 ;
; S1_dout[19]   ; M_din[19]    ; 5.773 ;       ;       ; 5.773 ;
; S1_dout[20]   ; M_din[20]    ; 5.450 ;       ;       ; 5.450 ;
; S1_dout[21]   ; M_din[21]    ; 5.372 ;       ;       ; 5.372 ;
; S1_dout[22]   ; M_din[22]    ; 5.359 ;       ;       ; 5.359 ;
; S1_dout[23]   ; M_din[23]    ; 5.628 ;       ;       ; 5.628 ;
; S1_dout[24]   ; M_din[24]    ; 5.290 ;       ;       ; 5.290 ;
; S1_dout[25]   ; M_din[25]    ; 6.126 ;       ;       ; 6.126 ;
; S1_dout[26]   ; M_din[26]    ; 5.388 ;       ;       ; 5.388 ;
; S1_dout[27]   ; M_din[27]    ; 5.321 ;       ;       ; 5.321 ;
; S1_dout[28]   ; M_din[28]    ; 6.077 ;       ;       ; 6.077 ;
; S1_dout[29]   ; M_din[29]    ; 5.752 ;       ;       ; 5.752 ;
; S1_dout[30]   ; M_din[30]    ; 5.477 ;       ;       ; 5.477 ;
; S1_dout[31]   ; M_din[31]    ; 5.269 ;       ;       ; 5.269 ;
+---------------+--------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -1.380              ;
;  clk             ; N/A   ; N/A  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -3.38               ;
;  clk             ; N/A   ; N/A  ; N/A      ; N/A     ; -3.380              ;
+------------------+-------+------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; M0_address[*]  ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  M0_address[5] ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  M0_address[6] ; clk        ; 3.719 ; 3.719 ; Rise       ; clk             ;
;  M0_address[7] ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; M0_address[*]  ; clk        ; -1.840 ; -1.840 ; Rise       ; clk             ;
;  M0_address[5] ; clk        ; -1.947 ; -1.947 ; Rise       ; clk             ;
;  M0_address[6] ; clk        ; -1.840 ; -1.840 ; Rise       ; clk             ;
;  M0_address[7] ; clk        ; -1.976 ; -1.976 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; M_din[*]   ; clk        ; 13.539 ; 13.539 ; Rise       ; clk             ;
;  M_din[0]  ; clk        ; 12.559 ; 12.559 ; Rise       ; clk             ;
;  M_din[1]  ; clk        ; 7.983  ; 7.983  ; Rise       ; clk             ;
;  M_din[2]  ; clk        ; 7.867  ; 7.867  ; Rise       ; clk             ;
;  M_din[3]  ; clk        ; 12.780 ; 12.780 ; Rise       ; clk             ;
;  M_din[4]  ; clk        ; 12.545 ; 12.545 ; Rise       ; clk             ;
;  M_din[5]  ; clk        ; 12.541 ; 12.541 ; Rise       ; clk             ;
;  M_din[6]  ; clk        ; 13.094 ; 13.094 ; Rise       ; clk             ;
;  M_din[7]  ; clk        ; 7.761  ; 7.761  ; Rise       ; clk             ;
;  M_din[8]  ; clk        ; 12.763 ; 12.763 ; Rise       ; clk             ;
;  M_din[9]  ; clk        ; 13.030 ; 13.030 ; Rise       ; clk             ;
;  M_din[10] ; clk        ; 8.008  ; 8.008  ; Rise       ; clk             ;
;  M_din[11] ; clk        ; 7.982  ; 7.982  ; Rise       ; clk             ;
;  M_din[12] ; clk        ; 12.884 ; 12.884 ; Rise       ; clk             ;
;  M_din[13] ; clk        ; 13.178 ; 13.178 ; Rise       ; clk             ;
;  M_din[14] ; clk        ; 7.782  ; 7.782  ; Rise       ; clk             ;
;  M_din[15] ; clk        ; 12.972 ; 12.972 ; Rise       ; clk             ;
;  M_din[16] ; clk        ; 13.111 ; 13.111 ; Rise       ; clk             ;
;  M_din[17] ; clk        ; 8.273  ; 8.273  ; Rise       ; clk             ;
;  M_din[18] ; clk        ; 8.050  ; 8.050  ; Rise       ; clk             ;
;  M_din[19] ; clk        ; 7.970  ; 7.970  ; Rise       ; clk             ;
;  M_din[20] ; clk        ; 7.300  ; 7.300  ; Rise       ; clk             ;
;  M_din[21] ; clk        ; 12.397 ; 12.397 ; Rise       ; clk             ;
;  M_din[22] ; clk        ; 7.773  ; 7.773  ; Rise       ; clk             ;
;  M_din[23] ; clk        ; 12.760 ; 12.760 ; Rise       ; clk             ;
;  M_din[24] ; clk        ; 7.299  ; 7.299  ; Rise       ; clk             ;
;  M_din[25] ; clk        ; 13.046 ; 13.046 ; Rise       ; clk             ;
;  M_din[26] ; clk        ; 13.071 ; 13.071 ; Rise       ; clk             ;
;  M_din[27] ; clk        ; 13.132 ; 13.132 ; Rise       ; clk             ;
;  M_din[28] ; clk        ; 8.217  ; 8.217  ; Rise       ; clk             ;
;  M_din[29] ; clk        ; 12.783 ; 12.783 ; Rise       ; clk             ;
;  M_din[30] ; clk        ; 13.539 ; 13.539 ; Rise       ; clk             ;
;  M_din[31] ; clk        ; 13.335 ; 13.335 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; M_din[*]   ; clk        ; 3.951 ; 3.951 ; Rise       ; clk             ;
;  M_din[0]  ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  M_din[1]  ; clk        ; 4.267 ; 4.267 ; Rise       ; clk             ;
;  M_din[2]  ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  M_din[3]  ; clk        ; 6.070 ; 6.070 ; Rise       ; clk             ;
;  M_din[4]  ; clk        ; 5.954 ; 5.954 ; Rise       ; clk             ;
;  M_din[5]  ; clk        ; 5.938 ; 5.938 ; Rise       ; clk             ;
;  M_din[6]  ; clk        ; 6.104 ; 6.104 ; Rise       ; clk             ;
;  M_din[7]  ; clk        ; 4.170 ; 4.170 ; Rise       ; clk             ;
;  M_din[8]  ; clk        ; 6.062 ; 6.062 ; Rise       ; clk             ;
;  M_din[9]  ; clk        ; 6.180 ; 6.180 ; Rise       ; clk             ;
;  M_din[10] ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  M_din[11] ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  M_din[12] ; clk        ; 6.021 ; 6.021 ; Rise       ; clk             ;
;  M_din[13] ; clk        ; 6.082 ; 6.082 ; Rise       ; clk             ;
;  M_din[14] ; clk        ; 4.200 ; 4.200 ; Rise       ; clk             ;
;  M_din[15] ; clk        ; 6.136 ; 6.136 ; Rise       ; clk             ;
;  M_din[16] ; clk        ; 5.652 ; 5.652 ; Rise       ; clk             ;
;  M_din[17] ; clk        ; 4.410 ; 4.410 ; Rise       ; clk             ;
;  M_din[18] ; clk        ; 4.343 ; 4.343 ; Rise       ; clk             ;
;  M_din[19] ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  M_din[20] ; clk        ; 3.951 ; 3.951 ; Rise       ; clk             ;
;  M_din[21] ; clk        ; 5.800 ; 5.800 ; Rise       ; clk             ;
;  M_din[22] ; clk        ; 4.168 ; 4.168 ; Rise       ; clk             ;
;  M_din[23] ; clk        ; 6.059 ; 6.059 ; Rise       ; clk             ;
;  M_din[24] ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  M_din[25] ; clk        ; 6.218 ; 6.218 ; Rise       ; clk             ;
;  M_din[26] ; clk        ; 5.609 ; 5.609 ; Rise       ; clk             ;
;  M_din[27] ; clk        ; 5.670 ; 5.670 ; Rise       ; clk             ;
;  M_din[28] ; clk        ; 4.442 ; 4.442 ; Rise       ; clk             ;
;  M_din[29] ; clk        ; 6.069 ; 6.069 ; Rise       ; clk             ;
;  M_din[30] ; clk        ; 5.824 ; 5.824 ; Rise       ; clk             ;
;  M_din[31] ; clk        ; 5.753 ; 5.753 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Progagation Delay                                                ;
+---------------+--------------+--------+--------+--------+--------+
; Input Port    ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+---------------+--------------+--------+--------+--------+--------+
; M0_address[0] ; S_address[0] ; 7.874  ;        ;        ; 7.874  ;
; M0_address[1] ; S_address[1] ; 7.884  ;        ;        ; 7.884  ;
; M0_address[2] ; S_address[2] ; 7.920  ;        ;        ; 7.920  ;
; M0_address[3] ; S_address[3] ; 7.960  ;        ;        ; 7.960  ;
; M0_address[4] ; S_address[4] ; 7.906  ;        ;        ; 7.906  ;
; M0_address[5] ; S0_sel       ;        ; 10.591 ; 10.591 ;        ;
; M0_address[5] ; S1_sel       ; 10.396 ;        ;        ; 10.396 ;
; M0_address[5] ; S_address[5] ; 8.567  ;        ;        ; 8.567  ;
; M0_address[6] ; S0_sel       ;        ; 10.396 ; 10.396 ;        ;
; M0_address[6] ; S1_sel       ;        ; 10.150 ; 10.150 ;        ;
; M0_address[6] ; S_address[6] ; 8.861  ;        ;        ; 8.861  ;
; M0_address[7] ; S0_sel       ;        ; 10.736 ; 10.736 ;        ;
; M0_address[7] ; S1_sel       ;        ; 10.491 ; 10.491 ;        ;
; M0_address[7] ; S_address[7] ; 8.828  ;        ;        ; 8.828  ;
; M0_dout[0]    ; S_din[0]     ; 8.882  ;        ;        ; 8.882  ;
; M0_dout[1]    ; S_din[1]     ; 8.083  ;        ;        ; 8.083  ;
; M0_dout[2]    ; S_din[2]     ; 7.904  ;        ;        ; 7.904  ;
; M0_dout[3]    ; S_din[3]     ; 8.953  ;        ;        ; 8.953  ;
; M0_dout[4]    ; S_din[4]     ; 7.944  ;        ;        ; 7.944  ;
; M0_dout[5]    ; S_din[5]     ; 8.932  ;        ;        ; 8.932  ;
; M0_dout[6]    ; S_din[6]     ; 7.900  ;        ;        ; 7.900  ;
; M0_dout[7]    ; S_din[7]     ; 7.970  ;        ;        ; 7.970  ;
; M0_dout[8]    ; S_din[8]     ; 8.800  ;        ;        ; 8.800  ;
; M0_dout[9]    ; S_din[9]     ; 8.850  ;        ;        ; 8.850  ;
; M0_dout[10]   ; S_din[10]    ; 7.920  ;        ;        ; 7.920  ;
; M0_dout[11]   ; S_din[11]    ; 7.940  ;        ;        ; 7.940  ;
; M0_dout[12]   ; S_din[12]    ; 8.930  ;        ;        ; 8.930  ;
; M0_dout[13]   ; S_din[13]    ; 7.906  ;        ;        ; 7.906  ;
; M0_dout[14]   ; S_din[14]    ; 8.836  ;        ;        ; 8.836  ;
; M0_dout[15]   ; S_din[15]    ; 7.970  ;        ;        ; 7.970  ;
; M0_dout[16]   ; S_din[16]    ; 8.855  ;        ;        ; 8.855  ;
; M0_dout[17]   ; S_din[17]    ; 8.676  ;        ;        ; 8.676  ;
; M0_dout[18]   ; S_din[18]    ; 7.990  ;        ;        ; 7.990  ;
; M0_dout[19]   ; S_din[19]    ; 8.888  ;        ;        ; 8.888  ;
; M0_dout[20]   ; S_din[20]    ; 7.996  ;        ;        ; 7.996  ;
; M0_dout[21]   ; S_din[21]    ; 8.786  ;        ;        ; 8.786  ;
; M0_dout[22]   ; S_din[22]    ; 8.817  ;        ;        ; 8.817  ;
; M0_dout[23]   ; S_din[23]    ; 7.946  ;        ;        ; 7.946  ;
; M0_dout[24]   ; S_din[24]    ; 8.897  ;        ;        ; 8.897  ;
; M0_dout[25]   ; S_din[25]    ; 8.835  ;        ;        ; 8.835  ;
; M0_dout[26]   ; S_din[26]    ; 8.793  ;        ;        ; 8.793  ;
; M0_dout[27]   ; S_din[27]    ; 8.006  ;        ;        ; 8.006  ;
; M0_dout[28]   ; S_din[28]    ; 7.970  ;        ;        ; 7.970  ;
; M0_dout[29]   ; S_din[29]    ; 8.914  ;        ;        ; 8.914  ;
; M0_dout[30]   ; S_din[30]    ; 8.815  ;        ;        ; 8.815  ;
; M0_dout[31]   ; S_din[31]    ; 8.877  ;        ;        ; 8.877  ;
; M0_wr         ; S_wr         ; 8.140  ;        ;        ; 8.140  ;
; S0_dout[0]    ; M_din[0]     ; 10.211 ;        ;        ; 10.211 ;
; S0_dout[1]    ; M_din[1]     ; 10.658 ;        ;        ; 10.658 ;
; S0_dout[2]    ; M_din[2]     ; 9.825  ;        ;        ; 9.825  ;
; S0_dout[3]    ; M_din[3]     ; 9.892  ;        ;        ; 9.892  ;
; S0_dout[4]    ; M_din[4]     ; 9.424  ;        ;        ; 9.424  ;
; S0_dout[5]    ; M_din[5]     ; 9.669  ;        ;        ; 9.669  ;
; S0_dout[6]    ; M_din[6]     ; 10.633 ;        ;        ; 10.633 ;
; S0_dout[7]    ; M_din[7]     ; 9.724  ;        ;        ; 9.724  ;
; S0_dout[8]    ; M_din[8]     ; 9.881  ;        ;        ; 9.881  ;
; S0_dout[9]    ; M_din[9]     ; 10.684 ;        ;        ; 10.684 ;
; S0_dout[10]   ; M_din[10]    ; 9.827  ;        ;        ; 9.827  ;
; S0_dout[11]   ; M_din[11]    ; 10.809 ;        ;        ; 10.809 ;
; S0_dout[12]   ; M_din[12]    ; 10.163 ;        ;        ; 10.163 ;
; S0_dout[13]   ; M_din[13]    ; 10.341 ;        ;        ; 10.341 ;
; S0_dout[14]   ; M_din[14]    ; 10.024 ;        ;        ; 10.024 ;
; S0_dout[15]   ; M_din[15]    ; 11.022 ;        ;        ; 11.022 ;
; S0_dout[16]   ; M_din[16]    ; 9.699  ;        ;        ; 9.699  ;
; S0_dout[17]   ; M_din[17]    ; 10.858 ;        ;        ; 10.858 ;
; S0_dout[18]   ; M_din[18]    ; 11.074 ;        ;        ; 11.074 ;
; S0_dout[19]   ; M_din[19]    ; 10.664 ;        ;        ; 10.664 ;
; S0_dout[20]   ; M_din[20]    ; 9.930  ;        ;        ; 9.930  ;
; S0_dout[21]   ; M_din[21]    ; 9.120  ;        ;        ; 9.120  ;
; S0_dout[22]   ; M_din[22]    ; 10.952 ;        ;        ; 10.952 ;
; S0_dout[23]   ; M_din[23]    ; 10.464 ;        ;        ; 10.464 ;
; S0_dout[24]   ; M_din[24]    ; 9.695  ;        ;        ; 9.695  ;
; S0_dout[25]   ; M_din[25]    ; 10.639 ;        ;        ; 10.639 ;
; S0_dout[26]   ; M_din[26]    ; 9.652  ;        ;        ; 9.652  ;
; S0_dout[27]   ; M_din[27]    ; 9.660  ;        ;        ; 9.660  ;
; S0_dout[28]   ; M_din[28]    ; 10.906 ;        ;        ; 10.906 ;
; S0_dout[29]   ; M_din[29]    ; 10.420 ;        ;        ; 10.420 ;
; S0_dout[30]   ; M_din[30]    ; 10.161 ;        ;        ; 10.161 ;
; S0_dout[31]   ; M_din[31]    ; 9.687  ;        ;        ; 9.687  ;
; S1_dout[0]    ; M_din[0]     ; 10.127 ;        ;        ; 10.127 ;
; S1_dout[1]    ; M_din[1]     ; 11.154 ;        ;        ; 11.154 ;
; S1_dout[2]    ; M_din[2]     ; 10.778 ;        ;        ; 10.778 ;
; S1_dout[3]    ; M_din[3]     ; 10.600 ;        ;        ; 10.600 ;
; S1_dout[4]    ; M_din[4]     ; 9.682  ;        ;        ; 9.682  ;
; S1_dout[5]    ; M_din[5]     ; 10.404 ;        ;        ; 10.404 ;
; S1_dout[6]    ; M_din[6]     ; 9.798  ;        ;        ; 9.798  ;
; S1_dout[7]    ; M_din[7]     ; 10.381 ;        ;        ; 10.381 ;
; S1_dout[8]    ; M_din[8]     ; 10.023 ;        ;        ; 10.023 ;
; S1_dout[9]    ; M_din[9]     ; 10.182 ;        ;        ; 10.182 ;
; S1_dout[10]   ; M_din[10]    ; 10.145 ;        ;        ; 10.145 ;
; S1_dout[11]   ; M_din[11]    ; 10.663 ;        ;        ; 10.663 ;
; S1_dout[12]   ; M_din[12]    ; 10.364 ;        ;        ; 10.364 ;
; S1_dout[13]   ; M_din[13]    ; 10.560 ;        ;        ; 10.560 ;
; S1_dout[14]   ; M_din[14]    ; 10.632 ;        ;        ; 10.632 ;
; S1_dout[15]   ; M_din[15]    ; 10.542 ;        ;        ; 10.542 ;
; S1_dout[16]   ; M_din[16]    ; 9.667  ;        ;        ; 9.667  ;
; S1_dout[17]   ; M_din[17]    ; 10.688 ;        ;        ; 10.688 ;
; S1_dout[18]   ; M_din[18]    ; 10.988 ;        ;        ; 10.988 ;
; S1_dout[19]   ; M_din[19]    ; 10.624 ;        ;        ; 10.624 ;
; S1_dout[20]   ; M_din[20]    ; 9.801  ;        ;        ; 9.801  ;
; S1_dout[21]   ; M_din[21]    ; 9.715  ;        ;        ; 9.715  ;
; S1_dout[22]   ; M_din[22]    ; 9.681  ;        ;        ; 9.681  ;
; S1_dout[23]   ; M_din[23]    ; 10.164 ;        ;        ; 10.164 ;
; S1_dout[24]   ; M_din[24]    ; 9.480  ;        ;        ; 9.480  ;
; S1_dout[25]   ; M_din[25]    ; 11.170 ;        ;        ; 11.170 ;
; S1_dout[26]   ; M_din[26]    ; 9.706  ;        ;        ; 9.706  ;
; S1_dout[27]   ; M_din[27]    ; 9.505  ;        ;        ; 9.505  ;
; S1_dout[28]   ; M_din[28]    ; 11.017 ;        ;        ; 11.017 ;
; S1_dout[29]   ; M_din[29]    ; 10.465 ;        ;        ; 10.465 ;
; S1_dout[30]   ; M_din[30]    ; 9.877  ;        ;        ; 9.877  ;
; S1_dout[31]   ; M_din[31]    ; 9.394  ;        ;        ; 9.394  ;
+---------------+--------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Progagation Delay                                    ;
+---------------+--------------+-------+-------+-------+-------+
; Input Port    ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+---------------+--------------+-------+-------+-------+-------+
; M0_address[0] ; S_address[0] ; 4.532 ;       ;       ; 4.532 ;
; M0_address[1] ; S_address[1] ; 4.542 ;       ;       ; 4.542 ;
; M0_address[2] ; S_address[2] ; 4.566 ;       ;       ; 4.566 ;
; M0_address[3] ; S_address[3] ; 4.606 ;       ;       ; 4.606 ;
; M0_address[4] ; S_address[4] ; 4.552 ;       ;       ; 4.552 ;
; M0_address[5] ; S0_sel       ;       ; 5.866 ; 5.866 ;       ;
; M0_address[5] ; S1_sel       ; 5.755 ;       ;       ; 5.755 ;
; M0_address[5] ; S_address[5] ; 4.888 ;       ;       ; 4.888 ;
; M0_address[6] ; S0_sel       ;       ; 5.765 ; 5.765 ;       ;
; M0_address[6] ; S1_sel       ;       ; 5.646 ; 5.646 ;       ;
; M0_address[6] ; S_address[6] ; 5.035 ;       ;       ; 5.035 ;
; M0_address[7] ; S0_sel       ;       ; 5.901 ; 5.901 ;       ;
; M0_address[7] ; S1_sel       ;       ; 5.782 ; 5.782 ;       ;
; M0_address[7] ; S_address[7] ; 5.011 ;       ;       ; 5.011 ;
; M0_dout[0]    ; S_din[0]     ; 5.075 ;       ;       ; 5.075 ;
; M0_dout[1]    ; S_din[1]     ; 4.700 ;       ;       ; 4.700 ;
; M0_dout[2]    ; S_din[2]     ; 4.562 ;       ;       ; 4.562 ;
; M0_dout[3]    ; S_din[3]     ; 5.127 ;       ;       ; 5.127 ;
; M0_dout[4]    ; S_din[4]     ; 4.602 ;       ;       ; 4.602 ;
; M0_dout[5]    ; S_din[5]     ; 5.115 ;       ;       ; 5.115 ;
; M0_dout[6]    ; S_din[6]     ; 4.546 ;       ;       ; 4.546 ;
; M0_dout[7]    ; S_din[7]     ; 4.616 ;       ;       ; 4.616 ;
; M0_dout[8]    ; S_din[8]     ; 4.997 ;       ;       ; 4.997 ;
; M0_dout[9]    ; S_din[9]     ; 5.034 ;       ;       ; 5.034 ;
; M0_dout[10]   ; S_din[10]    ; 4.566 ;       ;       ; 4.566 ;
; M0_dout[11]   ; S_din[11]    ; 4.586 ;       ;       ; 4.586 ;
; M0_dout[12]   ; S_din[12]    ; 5.113 ;       ;       ; 5.113 ;
; M0_dout[13]   ; S_din[13]    ; 4.560 ;       ;       ; 4.560 ;
; M0_dout[14]   ; S_din[14]    ; 5.023 ;       ;       ; 5.023 ;
; M0_dout[15]   ; S_din[15]    ; 4.616 ;       ;       ; 4.616 ;
; M0_dout[16]   ; S_din[16]    ; 5.043 ;       ;       ; 5.043 ;
; M0_dout[17]   ; S_din[17]    ; 4.988 ;       ;       ; 4.988 ;
; M0_dout[18]   ; S_din[18]    ; 4.636 ;       ;       ; 4.636 ;
; M0_dout[19]   ; S_din[19]    ; 5.073 ;       ;       ; 5.073 ;
; M0_dout[20]   ; S_din[20]    ; 4.642 ;       ;       ; 4.642 ;
; M0_dout[21]   ; S_din[21]    ; 4.985 ;       ;       ; 4.985 ;
; M0_dout[22]   ; S_din[22]    ; 5.026 ;       ;       ; 5.026 ;
; M0_dout[23]   ; S_din[23]    ; 4.602 ;       ;       ; 4.602 ;
; M0_dout[24]   ; S_din[24]    ; 5.091 ;       ;       ; 5.091 ;
; M0_dout[25]   ; S_din[25]    ; 5.036 ;       ;       ; 5.036 ;
; M0_dout[26]   ; S_din[26]    ; 4.993 ;       ;       ; 4.993 ;
; M0_dout[27]   ; S_din[27]    ; 4.660 ;       ;       ; 4.660 ;
; M0_dout[28]   ; S_din[28]    ; 4.616 ;       ;       ; 4.616 ;
; M0_dout[29]   ; S_din[29]    ; 5.079 ;       ;       ; 5.079 ;
; M0_dout[30]   ; S_din[30]    ; 5.013 ;       ;       ; 5.013 ;
; M0_dout[31]   ; S_din[31]    ; 5.071 ;       ;       ; 5.071 ;
; M0_wr         ; S_wr         ; 4.680 ;       ;       ; 4.680 ;
; S0_dout[0]    ; M_din[0]     ; 5.637 ;       ;       ; 5.637 ;
; S0_dout[1]    ; M_din[1]     ; 5.803 ;       ;       ; 5.803 ;
; S0_dout[2]    ; M_din[2]     ; 5.460 ;       ;       ; 5.460 ;
; S0_dout[3]    ; M_din[3]     ; 5.476 ;       ;       ; 5.476 ;
; S0_dout[4]    ; M_din[4]     ; 5.286 ;       ;       ; 5.286 ;
; S0_dout[5]    ; M_din[5]     ; 5.388 ;       ;       ; 5.388 ;
; S0_dout[6]    ; M_din[6]     ; 5.787 ;       ;       ; 5.787 ;
; S0_dout[7]    ; M_din[7]     ; 5.375 ;       ;       ; 5.375 ;
; S0_dout[8]    ; M_din[8]     ; 5.485 ;       ;       ; 5.485 ;
; S0_dout[9]    ; M_din[9]     ; 5.846 ;       ;       ; 5.846 ;
; S0_dout[10]   ; M_din[10]    ; 5.484 ;       ;       ; 5.484 ;
; S0_dout[11]   ; M_din[11]    ; 5.878 ;       ;       ; 5.878 ;
; S0_dout[12]   ; M_din[12]    ; 5.611 ;       ;       ; 5.611 ;
; S0_dout[13]   ; M_din[13]    ; 5.663 ;       ;       ; 5.663 ;
; S0_dout[14]   ; M_din[14]    ; 5.549 ;       ;       ; 5.549 ;
; S0_dout[15]   ; M_din[15]    ; 5.992 ;       ;       ; 5.992 ;
; S0_dout[16]   ; M_din[16]    ; 5.383 ;       ;       ; 5.383 ;
; S0_dout[17]   ; M_din[17]    ; 5.906 ;       ;       ; 5.906 ;
; S0_dout[18]   ; M_din[18]    ; 6.115 ;       ;       ; 6.115 ;
; S0_dout[19]   ; M_din[19]    ; 5.811 ;       ;       ; 5.811 ;
; S0_dout[20]   ; M_din[20]    ; 5.489 ;       ;       ; 5.489 ;
; S0_dout[21]   ; M_din[21]    ; 5.105 ;       ;       ; 5.105 ;
; S0_dout[22]   ; M_din[22]    ; 5.998 ;       ;       ; 5.998 ;
; S0_dout[23]   ; M_din[23]    ; 5.743 ;       ;       ; 5.743 ;
; S0_dout[24]   ; M_din[24]    ; 5.422 ;       ;       ; 5.422 ;
; S0_dout[25]   ; M_din[25]    ; 5.868 ;       ;       ; 5.868 ;
; S0_dout[26]   ; M_din[26]    ; 5.378 ;       ;       ; 5.378 ;
; S0_dout[27]   ; M_din[27]    ; 5.385 ;       ;       ; 5.385 ;
; S0_dout[28]   ; M_din[28]    ; 5.942 ;       ;       ; 5.942 ;
; S0_dout[29]   ; M_din[29]    ; 5.759 ;       ;       ; 5.759 ;
; S0_dout[30]   ; M_din[30]    ; 5.589 ;       ;       ; 5.589 ;
; S0_dout[31]   ; M_din[31]    ; 5.378 ;       ;       ; 5.378 ;
; S1_dout[0]    ; M_din[0]     ; 5.613 ;       ;       ; 5.613 ;
; S1_dout[1]    ; M_din[1]     ; 6.082 ;       ;       ; 6.082 ;
; S1_dout[2]    ; M_din[2]     ; 5.938 ;       ;       ; 5.938 ;
; S1_dout[3]    ; M_din[3]     ; 5.856 ;       ;       ; 5.856 ;
; S1_dout[4]    ; M_din[4]     ; 5.390 ;       ;       ; 5.390 ;
; S1_dout[5]    ; M_din[5]     ; 5.694 ;       ;       ; 5.694 ;
; S1_dout[6]    ; M_din[6]     ; 5.414 ;       ;       ; 5.414 ;
; S1_dout[7]    ; M_din[7]     ; 5.669 ;       ;       ; 5.669 ;
; S1_dout[8]    ; M_din[8]     ; 5.548 ;       ;       ; 5.548 ;
; S1_dout[9]    ; M_din[9]     ; 5.649 ;       ;       ; 5.649 ;
; S1_dout[10]   ; M_din[10]    ; 5.617 ;       ;       ; 5.617 ;
; S1_dout[11]   ; M_din[11]    ; 5.860 ;       ;       ; 5.860 ;
; S1_dout[12]   ; M_din[12]    ; 5.690 ;       ;       ; 5.690 ;
; S1_dout[13]   ; M_din[13]    ; 5.759 ;       ;       ; 5.759 ;
; S1_dout[14]   ; M_din[14]    ; 5.814 ;       ;       ; 5.814 ;
; S1_dout[15]   ; M_din[15]    ; 5.764 ;       ;       ; 5.764 ;
; S1_dout[16]   ; M_din[16]    ; 5.400 ;       ;       ; 5.400 ;
; S1_dout[17]   ; M_din[17]    ; 5.824 ;       ;       ; 5.824 ;
; S1_dout[18]   ; M_din[18]    ; 6.066 ;       ;       ; 6.066 ;
; S1_dout[19]   ; M_din[19]    ; 5.773 ;       ;       ; 5.773 ;
; S1_dout[20]   ; M_din[20]    ; 5.450 ;       ;       ; 5.450 ;
; S1_dout[21]   ; M_din[21]    ; 5.372 ;       ;       ; 5.372 ;
; S1_dout[22]   ; M_din[22]    ; 5.359 ;       ;       ; 5.359 ;
; S1_dout[23]   ; M_din[23]    ; 5.628 ;       ;       ; 5.628 ;
; S1_dout[24]   ; M_din[24]    ; 5.290 ;       ;       ; 5.290 ;
; S1_dout[25]   ; M_din[25]    ; 6.126 ;       ;       ; 6.126 ;
; S1_dout[26]   ; M_din[26]    ; 5.388 ;       ;       ; 5.388 ;
; S1_dout[27]   ; M_din[27]    ; 5.321 ;       ;       ; 5.321 ;
; S1_dout[28]   ; M_din[28]    ; 6.077 ;       ;       ; 6.077 ;
; S1_dout[29]   ; M_din[29]    ; 5.752 ;       ;       ; 5.752 ;
; S1_dout[30]   ; M_din[30]    ; 5.477 ;       ;       ; 5.477 ;
; S1_dout[31]   ; M_din[31]    ; 5.269 ;       ;       ; 5.269 ;
+---------------+--------------+-------+-------+-------+-------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 106   ; 106  ;
; Unconstrained Input Port Paths  ; 119   ; 119  ;
; Unconstrained Output Ports      ; 75    ; 75   ;
; Unconstrained Output Port Paths ; 175   ; 175  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Nov 13 04:55:48 2018
Info: Command: quartus_sta bus -c bus
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -3.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -3.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4573 megabytes
    Info: Processing ended: Tue Nov 13 04:55:49 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


