41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 186 157 245 138 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Shi, Yingkit
22 12 54 60 34 0 \NUL
yshi81
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 242 147 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Shi, Yingkit
22 12 54 60 34 0 \NUL
yshi81
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 59 222 118 203 0
in1_3
19 56 251 115 232 0
in1_2
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Shi, Yingkit
22 12 54 60 34 0 \NUL
yshi81
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 365 107 424 88 0
update
19 384 336 443 317 0
update
19 378 262 437 243 0
update
19 368 192 427 173 0
update
19 191 103 250 84 0
wadr_1
19 191 71 250 52 0
wadr_0
3 446 88 495 39 1 0
3 454 185 503 136 1 0
3 462 246 511 197 1 0
3 468 330 517 281 1 0
5 294 71 343 22 0
5 293 108 342 59 0
31 462 503 511 418 0 2
14 412 584 461 535
19 367 551 426 532 0
sel
19 194 156 253 137 0
wadr_0
19 196 228 255 209 0
wadr_0
19 201 290 260 271 0
wadr_0
19 203 312 262 293 0
wadr_1
19 198 259 257 240 0
wadr_1
19 194 182 253 163 0
wadr_1
5 307 190 356 141 0
5 313 233 362 184 0
20 519 75 578 56 0
reg0_sender
20 515 169 574 150 0
reg1_s
20 532 314 591 295 0
reg3_s
20 530 231 589 212 0
reg2_s
19 568 467 627 448 0
alu_3
19 380 466 439 447 0
alu_2
19 179 471 238 452 0
alu_1
19 21 462 80 443 0
alu_0
31 278 519 327 434 0 2
14 224 579 273 530
19 187 538 246 519 0
sel
31 98 517 147 432 0 2
14 36 571 85 522
19 17 536 76 517 0
sel
31 657 513 706 428 0 2
14 604 579 653 530
19 556 532 615 513 0
sel
19 559 503 618 484 0
kpad_3
19 374 503 433 484 0
kpad_2
19 177 502 236 483 0
kpad_1
19 21 499 80 480 0
kpad_0
20 154 431 213 412 0
new0
20 329 425 388 406 0
new1
20 515 416 574 397 0
new2
20 715 418 774 399 0
new3
22 286 27 467 7 0 \NUL
Write Register Select Logic
22 607 117 785 97 0 \NUL
2 to 4 decoder that always 
22 608 146 781 126 0 \NUL
output one 1 and three 0s.
22 11 387 280 367 0 \NUL
Either stores ALU output or keypad value
22 13 409 185 389 0 \NUL
Outputs to Data of flip flop
22 604 202 796 182 0 \NUL
Updates value to the register
1 463 499 458 559
1 423 541 463 487
1 247 61 295 46
1 247 93 294 83
1 340 46 447 49
1 339 83 447 63
1 421 97 447 77
1 424 182 455 174
1 250 146 455 146
1 455 160 353 165
1 308 165 250 172
1 434 252 463 235
1 440 326 469 319
1 314 208 252 218
1 359 208 463 207
1 254 249 463 221
1 257 280 469 291
1 259 302 469 305
1 520 65 492 63
1 500 160 516 159
1 508 221 531 221
1 514 305 533 304
1 279 515 270 554
1 243 528 279 503
1 99 513 82 546
1 73 526 99 501
1 658 509 650 554
1 612 522 658 497
1 77 489 99 477
1 77 452 99 471
1 155 421 144 471
1 235 461 279 473
1 279 479 233 492
1 436 456 463 457
1 430 493 463 463
1 330 415 324 473
1 516 406 508 457
1 624 457 658 467
1 658 473 615 493
1 716 408 703 467
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Shi, Yingkit
22 12 54 60 34 0 \NUL
yshi81
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
24 635 431 684 359 1 1 1
19 519 436 578 417 0
clear
15 603 379 652 330
24 628 164 677 92 1 1 1
24 638 304 687 232 1 1 1
24 645 573 694 501 1 1 1
19 520 187 579 168 0
clear
19 530 315 589 296 0
clear
15 600 528 649 479
15 599 243 648 194
15 586 113 635 64
5 600 198 649 149 0
5 606 327 655 278 0
5 594 451 643 402 0
5 602 594 651 545 0
19 530 579 589 560 0
clear
19 531 241 590 222 0
new2
19 534 375 593 356 0
new1
19 551 517 610 498 0
new0
19 527 115 586 96 0
new3
22 588 55 659 35 0 \NUL
Register 1
19 530 147 589 128 0
reg1_s
19 545 280 604 261 0
reg1_s
19 541 403 600 384 0
reg1_s
19 548 540 607 521 0
reg1_s
20 686 131 745 112 0
reg1_3
20 702 269 761 250 0
reg1_2
20 703 406 762 387 0
reg1_1
20 712 536 771 517 0
reg1_0
22 266 56 337 36 0 \NUL
Register 0
24 319 433 368 361 1 1 1
19 187 439 246 420 0
clear
15 287 381 336 332
24 311 166 360 94 1 1 1
24 322 306 371 234 1 1 1
24 329 575 378 503 1 1 1
19 204 189 263 170 0
clear
19 214 317 273 298 0
clear
15 284 530 333 481
15 283 245 332 196
15 278 119 327 70
5 284 200 333 151 0
5 290 329 339 280 0
5 278 453 327 404 0
5 286 596 335 547 0
19 214 581 273 562 0
clear
19 215 244 274 225 0
new2
19 218 377 277 358 0
new1
19 236 516 295 497 0
new0
19 196 114 255 95 0
new3
20 395 132 454 113 0
reg0_3
20 407 277 466 258 0
reg0_2
20 402 400 461 381 0
reg0_1
20 405 542 464 523 0
reg0_0
19 217 144 276 125 0
reg0_sender
19 224 541 283 522 0
reg0_sender
19 198 410 257 391 0
reg0_sender
19 224 279 283 260 0
reg0_sender
22 7 290 190 270 0 \NUL
4 bit registers that store 0-F
22 8 347 250 327 0 \NUL
Ranked from MSB from top to bottom
1 632 88 642 94
1 649 354 649 361
1 646 503 659 503
1 645 218 652 234
1 601 173 576 177
1 642 160 646 173
1 607 302 586 305
1 652 302 652 300
1 595 426 575 426
1 640 426 649 427
1 603 569 586 569
1 659 569 648 569
1 639 252 587 231
1 636 379 590 365
1 646 521 607 507
1 583 105 629 112
1 586 137 629 130
1 601 270 639 270
1 597 393 636 397
1 604 530 646 539
1 687 121 674 112
1 684 252 703 259
1 681 379 704 396
1 691 521 713 526
1 324 94 325 96
1 333 356 333 363
1 330 505 343 505
1 329 220 336 236
1 285 175 260 179
1 325 162 330 175
1 291 304 270 307
1 336 304 336 302
1 279 428 243 429
1 324 428 333 429
1 287 571 270 571
1 343 571 332 571
1 323 254 271 234
1 320 381 274 367
1 330 523 292 506
1 252 104 312 114
1 357 114 396 122
1 368 254 408 267
1 365 381 403 390
1 375 523 406 532
1 273 134 312 132
1 254 400 320 399
1 280 269 323 272
1 280 531 330 541
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Shi, Yingkit
22 12 54 60 34 0 \NUL
yshi81
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 584 47 655 27 0 \NUL
Register 3
24 642 425 691 353 1 1 1
19 530 431 589 412 0
clear
15 610 373 659 324
24 647 154 696 82 1 1 1
24 644 288 693 216 1 1 1
24 646 569 695 497 1 1 1
19 539 177 598 158 0
clear
19 538 310 597 291 0
clear
15 601 524 650 475
15 607 238 656 189
15 613 107 662 58
5 619 188 668 139 0
5 614 322 663 273 0
5 601 445 650 396 0
5 603 590 652 541 0
19 531 575 590 556 0
clear
19 539 236 598 217 0
new2
19 541 370 600 351 0
new1
19 537 513 596 494 0
new0
19 546 101 605 82 0
new3
19 563 140 622 121 0
reg3_s
19 559 270 618 251 0
reg3_s
19 556 399 615 380 0
reg3_s
19 555 544 614 525 0
reg3_s
20 716 130 775 111 0
reg3_3
20 710 262 769 243 0
reg3_2
20 709 400 768 381 0
reg3_1
20 715 544 774 525 0
reg3_0
24 301 427 350 355 1 1 1
19 169 433 228 414 0
clear
15 269 375 318 326
24 294 160 343 88 1 1 1
24 304 300 353 228 1 1 1
24 311 569 360 497 1 1 1
19 186 183 245 164 0
clear
19 196 311 255 292 0
clear
15 266 524 315 475
15 265 239 314 190
15 260 113 309 64
5 266 194 315 145 0
5 272 323 321 274 0
5 260 447 309 398 0
5 268 590 317 541 0
19 196 575 255 556 0
clear
19 197 237 256 218 0
new2
19 200 371 259 352 0
new1
19 218 515 277 496 0
new0
19 179 106 238 87 0
new3
22 218 52 289 32 0 \NUL
Register 2
19 203 135 262 116 0
reg2_s
19 207 278 266 259 0
reg2_s
19 207 402 266 383 0
reg2_s
19 218 541 277 522 0
reg2_s
20 358 130 417 111 0
reg2_3
20 364 275 423 256 0
reg2_2
20 368 399 427 380 0
reg2_1
20 370 540 429 521 0
reg2_0
1 659 82 661 84
1 656 348 656 355
1 647 499 660 499
1 653 213 658 218
1 620 163 595 167
1 661 150 665 163
1 615 297 594 300
1 660 297 658 284
1 602 420 586 421
1 647 420 656 421
1 604 565 587 565
1 660 565 649 565
1 643 373 597 360
1 619 130 648 120
1 615 260 645 254
1 612 389 643 391
1 611 534 647 535
1 717 120 693 102
1 711 252 690 236
1 710 390 688 373
1 716 534 692 517
1 306 88 308 90
1 315 350 315 357
1 312 499 325 499
1 311 214 318 230
1 267 169 242 173
1 308 156 312 169
1 273 298 252 301
1 318 298 318 296
1 261 422 225 423
1 306 422 315 423
1 269 565 252 565
1 325 565 314 565
1 305 248 253 227
1 302 375 256 361
1 312 517 274 505
1 235 96 295 108
1 259 125 295 126
1 263 268 305 266
1 263 392 302 393
1 274 531 312 535
1 359 120 340 108
1 365 265 350 248
1 369 389 347 375
1 371 530 357 517
1 602 91 648 102
1 595 226 645 236
1 593 503 647 517
38 6
31 655 507 704 422 0 1
14 596 565 645 516
31 672 268 721 183 0 1
14 630 322 679 273
19 554 243 613 224 0
adr1_1
19 563 277 622 258 0
adr1_0
19 544 501 603 482 0
adr1_1
19 545 531 604 512 0
adr1_0
19 588 128 647 109 0
reg3_1
19 568 157 627 138 0
reg2_1
19 549 184 608 165 0
reg1_1
19 537 210 596 191 0
reg0_1
19 571 392 630 373 0
reg3_0
19 541 416 600 397 0
reg2_0
19 516 443 575 424 0
reg1_0
19 505 476 564 457 0
reg0_0
31 338 244 387 159 0 1
14 271 283 320 234
31 324 499 373 414 0 1
14 282 537 331 488
19 210 239 269 220 0
adr1_1
19 221 518 280 499 0
adr1_0
19 227 482 286 463 0
adr1_1
19 222 261 281 242 0
adr1_0
19 218 118 277 99 0
reg3_3
19 194 146 253 127 0
reg2_3
19 182 174 241 155 0
reg1_3
19 164 199 223 180 0
reg0_3
19 233 374 292 355 0
reg3_2
19 166 430 225 411 0
reg1_2
19 199 405 258 386 0
reg2_2
19 146 455 205 436 0
reg0_2
22 346 66 453 46 0 \NUL
Read Address 1
20 414 227 473 208 0
in1_3
20 406 448 465 429 0
in1_2
20 730 203 789 184 0
in1_1
20 718 447 777 428 0
in1_0
22 15 337 388 317 0 \NUL
Specifies how much will be rotated from in1_0 and in1_1.
22 13 305 314 285 0 \NUL
Chooses the register value the ALU will show.
1 656 503 642 540
1 673 264 676 297
1 619 267 673 252
1 673 246 610 233
1 601 521 656 491
1 600 491 656 485
1 673 228 593 200
1 673 222 605 174
1 673 216 624 147
1 673 210 644 118
1 656 449 627 382
1 656 455 597 406
1 572 433 656 461
1 656 467 561 466
1 339 240 317 258
1 325 495 328 512
1 277 508 325 483
1 283 472 325 477
1 278 251 339 228
1 266 229 339 222
1 274 108 339 186
1 250 136 339 192
1 238 164 339 198
1 220 189 339 204
1 289 364 325 441
1 255 395 325 447
1 222 420 325 453
1 202 445 325 459
1 384 198 415 217
1 407 438 370 453
1 718 222 731 193
1 701 461 719 437
38 7
31 337 255 386 170 0 1
31 654 499 703 414 0 1
14 270 294 319 245
14 595 557 644 508
31 662 237 711 152 0 1
14 606 294 655 245
31 352 528 401 443 0 1
14 310 566 359 517
22 317 59 424 39 0 \NUL
Read Address 2
19 557 485 616 466 0
adr2_1
19 558 512 617 493 0
adr2_0
19 566 219 625 200 0
adr2_1
19 566 244 625 225 0
adr2_0
19 255 510 314 491 0
adr2_1
19 257 535 316 516 0
adr2_0
19 224 236 283 217 0
adr2_1
19 235 263 294 244 0
adr2_0
19 260 130 319 111 0
reg3_3
19 247 160 306 141 0
reg2_3
19 234 182 293 163 0
reg1_3
19 219 211 278 192 0
reg0_3
19 270 402 329 383 0
reg3_2
19 222 452 281 433 0
reg1_2
19 246 428 305 409 0
reg2_2
19 187 476 246 457 0
reg0_2
19 570 96 629 77 0
reg3_1
19 552 126 611 107 0
reg2_1
19 535 161 594 142 0
reg1_1
19 518 190 577 171 0
reg0_1
19 585 383 644 364 0
reg3_0
19 568 407 627 388 0
reg2_0
19 546 430 605 411 0
reg1_0
19 519 456 578 437 0
reg0_0
20 402 195 461 176 0
in2_3
20 421 446 480 427 0
in2_2
20 723 178 782 159 0
in2_1
20 731 443 790 424 0
in2_0
22 38 320 252 300 0 \NUL
Specifies the value rotating right
1 338 251 316 269
1 655 495 641 532
1 663 233 652 269
1 353 524 356 541
1 280 226 338 233
1 291 253 338 239
1 311 500 353 506
1 313 525 353 512
1 622 209 663 215
1 622 234 663 221
1 613 475 655 477
1 655 483 614 502
1 316 120 338 197
1 303 150 338 203
1 290 172 338 209
1 275 201 338 215
1 243 466 353 488
1 278 442 353 482
1 353 476 302 418
1 326 392 353 470
1 626 86 663 179
1 608 116 663 185
1 663 191 591 151
1 574 180 663 197
1 641 373 655 441
1 624 397 655 447
1 655 453 602 420
1 575 446 655 459
1 403 185 383 209
1 422 436 398 482
1 724 168 708 191
1 700 453 732 433
38 8
31 414 162 463 77 0 1
31 414 390 463 305 0 1
14 369 427 418 378
14 341 213 390 164
22 379 46 409 26 0 \NUL
ALU
20 508 131 567 112 0
alu_3
20 508 238 567 219 0
alu_2
20 504 351 563 332 0
alu_1
20 507 484 566 465 0
alu_0
19 239 184 298 165 0
in1_1
19 240 209 299 190 0
in1_0
19 239 184 298 165 0
in1_1
19 240 209 299 190 0
in1_0
19 186 545 245 526 0
in1_1
19 180 570 239 551 0
in1_0
19 203 407 262 388 0
in1_1
19 203 427 262 408 0
in1_0
19 280 301 339 282 0
in1_1
19 280 322 339 303 0
in1_0
31 416 519 465 434 0 1
14 351 590 400 541
31 415 276 464 191 0 1
14 373 321 422 272
19 126 162 185 143 0
in2_3
19 129 86 188 67 0
in2_2
19 130 113 189 94 0
in2_1
19 127 138 186 119 0
in2_0
19 164 267 223 248 0
in2_3
19 166 288 225 269 0
in2_2
19 165 222 224 203 0
in2_1
19 163 245 222 226 0
in2_0
19 102 355 161 336 0
in2_3
19 103 375 162 356 0
in2_2
19 102 395 161 376 0
in2_1
19 103 335 162 316 0
in2_0
19 113 452 172 433 0
in2_3
19 118 477 177 458 0
in2_2
19 122 502 181 483 0
in2_1
19 123 527 182 508 0
in2_0
22 477 171 788 151 0 \NUL
ALU output from right rotation of read adresss 2
22 476 190 780 170 0 \NUL
output with read address 1 outputs as selector
1 415 158 387 188
1 415 386 415 402
1 417 515 397 565
1 416 272 419 296
1 295 174 415 140
1 296 199 415 146
1 336 291 416 254
1 336 312 416 260
1 415 368 259 397
1 259 417 415 374
1 242 535 417 497
1 417 503 236 560
1 460 116 509 121
1 461 230 509 228
1 460 344 505 341
1 508 474 462 473
1 185 76 415 104
1 415 110 186 103
1 415 116 183 128
1 182 152 415 122
1 221 212 416 218
1 219 235 416 224
1 220 257 416 230
1 222 278 416 236
1 159 325 415 332
1 158 345 415 338
1 159 365 415 344
1 158 385 415 350
1 417 461 169 442
1 174 467 417 467
1 417 473 178 492
1 179 517 417 479
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
