simulator lang=verilog

// just checking if "paramset" works

paramset mynpn npn;
 .bf=100;
endparamset

mynpn q1 (.b(1), .c(1), .e(0));
vsource #(1) v1 (.p(1), .n(0))

parameter gain=.5;
print op v(nodes) i(v1) v(v1)
op

end
