Fitter report for MCU8951
Tue Mar 25 19:15:59 2014
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. PLL Summary
 12. PLL Usage
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Estimated Delay Added for Hold Timing
 29. Advanced Data - General
 30. Advanced Data - Placement Preparation
 31. Advanced Data - Placement
 32. Advanced Data - Routing
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Tue Mar 25 19:15:59 2014    ;
; Quartus II Version    ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name         ; MCU8951                                  ;
; Top-level Entity Name ; MCU8951                                  ;
; Family                ; Cyclone                                  ;
; Device                ; EP1C6Q240C8                              ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 1,709 / 5,980 ( 29 % )                   ;
; Total pins            ; 19 / 185 ( 10 % )                        ;
; Total virtual pins    ; 0                                        ;
; Total memory bits     ; 34,816 / 92,160 ( 38 % )                 ;
; Total PLLs            ; 1 / 2 ( 50 % )                           ;
+-----------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C6Q240C8                    ;                                ;
; Maximum processors allowed for parallel compilation                ; 1                              ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Fitter Effort                                                      ; Standard Fit                   ; Auto Fit                       ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Documents and Settings/Administrator/×ÀÃæ/music90/MCU8951.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+---------------------------------------------+--------------------------------------------+
; Resource                                    ; Usage                                      ;
+---------------------------------------------+--------------------------------------------+
; Total logic elements                        ; 1,709 / 5,980 ( 29 % )                     ;
;     -- Combinational with no register       ; 1086                                       ;
;     -- Register only                        ; 23                                         ;
;     -- Combinational with a register        ; 600                                        ;
;                                             ;                                            ;
; Logic element usage by number of LUT inputs ;                                            ;
;     -- 4 input functions                    ; 976                                        ;
;     -- 3 input functions                    ; 435                                        ;
;     -- 2 input functions                    ; 213                                        ;
;     -- 1 input functions                    ; 50                                         ;
;     -- 0 input functions                    ; 3                                          ;
;                                             ;                                            ;
; Logic elements by mode                      ;                                            ;
;     -- normal mode                          ; 1657                                       ;
;     -- arithmetic mode                      ; 52                                         ;
;     -- qfbk mode                            ; 93                                         ;
;     -- register cascade mode                ; 0                                          ;
;     -- synchronous clear/load mode          ; 261                                        ;
;     -- asynchronous clear/load mode         ; 236                                        ;
;                                             ;                                            ;
; Total registers                             ; 623 / 6,523 ( 10 % )                       ;
; Total LABs                                  ; 192 / 598 ( 32 % )                         ;
; Logic elements in carry chains              ; 61                                         ;
; User inserted logic elements                ; 0                                          ;
; Virtual pins                                ; 0                                          ;
; I/O pins                                    ; 19 / 185 ( 10 % )                          ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                             ;
; Global signals                              ; 8                                          ;
; M4Ks                                        ; 9 / 20 ( 45 % )                            ;
; Total memory bits                           ; 34,816 / 92,160 ( 38 % )                   ;
; Total RAM block bits                        ; 41,472 / 92,160 ( 45 % )                   ;
; PLLs                                        ; 1 / 2 ( 50 % )                             ;
; Global clocks                               ; 8 / 8 ( 100 % )                            ;
; JTAGs                                       ; 1 / 1 ( 100 % )                            ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )                              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                              ;
; Average interconnect usage (total/H/V)      ; 11% / 10% / 12%                            ;
; Peak interconnect usage (total/H/V)         ; 29% / 27% / 31%                            ;
; Maximum fan-out node                        ; pll50:inst17|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 477                                        ;
; Highest non-global fan-out signal           ; CPU_Core:inst|MCU80512:inst3|CLEAR         ;
; Highest non-global fan-out                  ; 161                                        ;
; Total fan-out                               ; 7526                                       ;
; Average fan-out                             ; 4.31                                       ;
+---------------------------------------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK    ; 28    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; NESW   ; 5     ; 1        ; 0            ; 19           ; 2           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; P01[0] ; 169   ; 3        ; 35           ; 17           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                               ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; P1O[0] ; 174   ; 3        ; 35           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; P1O[1] ; 207   ; 2        ; 20           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; P1O[2] ; 94    ; 4        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; P1O[3] ; 163   ; 3        ; 35           ; 15           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; P1O[4] ; 204   ; 2        ; 22           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; P1O[5] ; 206   ; 2        ; 20           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; P1O[6] ; 205   ; 2        ; 22           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; P1O[7] ; 208   ; 2        ; 20           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; POE[0] ; 222   ; 2        ; 10           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; POE[1] ; 219   ; 2        ; 12           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; POE[2] ; 226   ; 2        ; 8            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; POE[3] ; 223   ; 2        ; 10           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; POE[4] ; 55    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; POE[5] ; 224   ; 2        ; 10           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; POE[6] ; 234   ; 2        ; 6            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; POE[7] ; 61    ; 4        ; 2            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 44 ( 11 % )  ; 3.3V          ; --           ;
; 2        ; 11 / 48 ( 23 % ) ; 3.3V          ; --           ;
; 3        ; 3 / 45 ( 7 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 48 ( 4 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; NESW                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 11         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 14         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 18       ; 15         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ; 16         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 17         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 18         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 19         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 23         ; 1        ; CLK                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 31         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 32         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 33         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ; 34         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ; 35         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 36         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 37         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 38         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 39         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 40         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ; 41         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 42         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 43         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 44         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 45         ; 1        ; POE[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 46         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 47         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 48         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ; 49         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 60       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 61       ; 51         ; 4        ; POE[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 62       ; 52         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 53         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 54         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 55         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 56         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 58         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 59         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ; 60         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 61         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 62         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 63         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 64         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 65         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 80       ; 66         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 67         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 68         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 69         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 70         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 71         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 72         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 73         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 74         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 76         ; 4        ; P1O[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 95       ; 77         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 78         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 79         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ; 80         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 81         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 84         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 85         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 86         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 87         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 88         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 89         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 90         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 91         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 92         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 93         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ; 94         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 95         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 96         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 97         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 98         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 100        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 101        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 124      ; 102        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 103        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 104        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 105        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 106        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 108        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 111        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ; 112        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 137      ; 113        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 114        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 115        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ; 116        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 141      ; 117        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 118        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 119        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 122        ; 3        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 148      ; 123        ; 3        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 149      ; 124        ; 3        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 125        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 126        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 127        ; 3        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 156      ; 128        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 129        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 159      ; 130        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ; 131        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 132        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 133        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ; 134        ; 3        ; P1O[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 164      ; 135        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ; 136        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 166      ; 137        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 138        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 139        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ; 140        ; 3        ; P01[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ; 141        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 142        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ; 143        ; 3        ; P1O[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 175      ; 144        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ; 145        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 177      ; 146        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 147        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 179      ; 148        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 149        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 150        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 151        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 152        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 153        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 154        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 155        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 156        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 157        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 158        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 159        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 195      ; 160        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ; 161        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 197      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 164        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 166        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ; 167        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 203      ; 168        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ; 169        ; 2        ; P1O[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 205      ; 170        ; 2        ; P1O[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 206      ; 171        ; 2        ; P1O[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 207      ; 172        ; 2        ; P1O[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 208      ; 173        ; 2        ; P1O[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 174        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 214      ; 175        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ; 176        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 216      ; 177        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ; 178        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 179        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 180        ; 2        ; POE[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ; 181        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 221      ; 182        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 222      ; 183        ; 2        ; POE[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 223      ; 184        ; 2        ; POE[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 185        ; 2        ; POE[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ; 186        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 187        ; 2        ; POE[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ; 188        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 228      ; 189        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 190        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 191        ; 2        ; POE[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 235      ; 192        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 193        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 194        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 195        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 239      ; 196        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 197        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------+
; PLL Summary                                                              ;
+-------------------------------+------------------------------------------+
; Name                          ; pll50:inst17|altpll:altpll_component|pll ;
+-------------------------------+------------------------------------------+
; SDC pin name                  ; inst17|altpll_component|pll              ;
; PLL type                      ; -                                        ;
; Scan chain                    ; None                                     ;
; PLL mode                      ; Normal                                   ;
; Feedback source               ; --                                       ;
; Compensate clock              ; clock0                                   ;
; Compensated input/output pins ; --                                       ;
; Switchover on loss of clock   ; --                                       ;
; Switchover counter            ; --                                       ;
; Primary clock                 ; --                                       ;
; Input frequency 0             ; 20.0 MHz                                 ;
; Input frequency 1             ; --                                       ;
; Nominal PFD frequency         ; 20.0 MHz                                 ;
; Nominal VCO frequency         ; 639.8 MHz                                ;
; Freq min lock                 ; 15.34 MHz                                ;
; Freq max lock                 ; 31.25 MHz                                ;
; Clock Offset                  ; 0 ps                                     ;
; M VCO Tap                     ; 0                                        ;
; M Initial                     ; 1                                        ;
; M value                       ; 32                                       ;
; N value                       ; 1                                        ;
; M counter delay               ; --                                       ;
; N counter delay               ; --                                       ;
; M2 value                      ; --                                       ;
; N2 value                      ; --                                       ;
; SS counter                    ; --                                       ;
; Downspread                    ; --                                       ;
; Spread frequency              ; --                                       ;
; enable0 counter               ; --                                       ;
; enable1 counter               ; --                                       ;
; Real time reconfigurable      ; --                                       ;
; Scan chain MIF file           ; --                                       ;
; Preserve PLL counter order    ; Off                                      ;
; PLL location                  ; PLL_1                                    ;
; Inclk0 signal                 ; CLK                                      ;
; Inclk1 signal                 ; --                                       ;
; Inclk0 signal type            ; Dedicated Pin                            ;
; Inclk1 signal type            ; --                                       ;
+-------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                    ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------+
; Name                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                       ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------+
; pll50:inst17|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 20.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 32            ; 16/16 Even ; 1       ; 0       ; inst17|altpll_component|pll|clk[0] ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                          ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                 ; Library Name ;
+---------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |MCU8951                                                            ; 1709 (1)    ; 623          ; 34816       ; 9    ; 19   ; 0            ; 1086 (1)     ; 23 (0)            ; 600 (0)          ; 61 (0)          ; 93 (0)     ; |MCU8951                                                                                                                                                            ; work         ;
;    |CPU_Core:inst|                                                  ; 1448 (0)    ; 473          ; 0           ; 0    ; 18   ; 0            ; 975 (0)      ; 8 (0)             ; 465 (0)          ; 18 (0)          ; 90 (0)     ; |MCU8951|CPU_Core:inst                                                                                                                                              ; work         ;
;       |MCU80512:inst3|                                              ; 1383 (29)   ; 451          ; 0           ; 0    ; 0    ; 0            ; 932 (20)     ; 8 (0)             ; 443 (9)          ; 8 (0)           ; 88 (1)     ; |MCU8951|CPU_Core:inst|MCU80512:inst3                                                                                                                               ;              ;
;          |m3s001bo:U1|                                              ; 23 (23)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 17 (17)          ; 0 (0)           ; 1 (1)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s001bo:U1                                                                                                                   ;              ;
;          |m3s003bo:U2|                                              ; 111 (79)    ; 0            ; 0           ; 0    ; 0    ; 0            ; 111 (79)     ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 5 (5)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s003bo:U2                                                                                                                   ;              ;
;             |m3s002bo:U1|                                           ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s002bo:U1                                                                                                       ;              ;
;             |m3s002bo:U2|                                           ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s002bo:U2                                                                                                       ;              ;
;             |m3s002bo:U3|                                           ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s002bo:U3                                                                                                       ;              ;
;             |m3s002bo:U4|                                           ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s002bo:U4                                                                                                       ;              ;
;             |m3s002bo:U5|                                           ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s002bo:U5                                                                                                       ;              ;
;             |m3s002bo:U6|                                           ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s002bo:U6                                                                                                       ;              ;
;             |m3s002bo:U7|                                           ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s002bo:U7                                                                                                       ;              ;
;             |m3s002bo:U8|                                           ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s002bo:U8                                                                                                       ;              ;
;             |m3s041bo:U10|                                          ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s041bo:U10                                                                                                      ;              ;
;             |m3s041bo:U9|                                           ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s041bo:U9                                                                                                       ;              ;
;          |m3s004bo:U3|                                              ; 153 (41)    ; 0            ; 0           ; 0    ; 0    ; 0            ; 153 (41)     ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s004bo:U3                                                                                                                   ;              ;
;             |m3s022bo:U1|                                           ; 21 (21)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s022bo:U1                                                                                                       ;              ;
;             |m3s024bo:U2|                                           ; 41 (41)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s024bo:U2                                                                                                       ;              ;
;             |m3s032bo:U4|                                           ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s032bo:U4                                                                                                       ;              ;
;             |m3s033bo:U3|                                           ; 18 (18)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s033bo:U3                                                                                                       ;              ;
;             |m3s034bo:U5|                                           ; 11 (11)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s034bo:U5                                                                                                       ;              ;
;             |m3s035bo:U6|                                           ; 14 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s035bo:U6                                                                                                       ;              ;
;          |m3s005bo:U4|                                              ; 84 (84)     ; 26           ; 0           ; 0    ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 26 (26)          ; 0 (0)           ; 1 (1)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s005bo:U4                                                                                                                   ;              ;
;          |m3s006bo:U5|                                              ; 44 (44)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 1 (1)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s006bo:U5                                                                                                                   ;              ;
;          |m3s007bo:U6|                                              ; 7 (7)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s007bo:U6                                                                                                                   ;              ;
;          |m3s008bo:U7|                                              ; 127 (84)    ; 40           ; 0           ; 0    ; 0    ; 0            ; 87 (49)      ; 0 (0)             ; 40 (35)          ; 0 (0)           ; 10 (9)     ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s008bo:U7                                                                                                                   ;              ;
;             |m3s009bo:U1|                                           ; 16 (16)     ; 5            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 1 (1)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|m3s009bo:U1                                                                                                       ;              ;
;             |m3s039bo:U2|                                           ; 27 (27)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|m3s039bo:U2                                                                                                       ;              ;
;          |m3s010bo:U8|                                              ; 202 (131)   ; 78           ; 0           ; 0    ; 0    ; 0            ; 124 (53)     ; 0 (0)             ; 78 (78)          ; 8 (8)           ; 12 (1)     ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s010bo:U8                                                                                                                   ;              ;
;             |m3s011bo:U1|                                           ; 37 (6)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 37 (6)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 8 (7)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|m3s011bo:U1                                                                                                       ;              ;
;                |m3s027bo:U1|                                        ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|m3s011bo:U1|m3s027bo:U1                                                                                           ;              ;
;                |m3s027bo:U2|                                        ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|m3s011bo:U1|m3s027bo:U2                                                                                           ;              ;
;                |m3s027bo:U3|                                        ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|m3s011bo:U1|m3s027bo:U3                                                                                           ;              ;
;                |m3s027bo:U4|                                        ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|m3s011bo:U1|m3s027bo:U4                                                                                           ;              ;
;                |m3s040bo:U5|                                        ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|m3s011bo:U1|m3s040bo:U5                                                                                           ;              ;
;             |m3s013bo:U2|                                           ; 34 (34)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 3 (3)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|m3s013bo:U2                                                                                                       ;              ;
;          |m3s015bo:U9|                                              ; 157 (77)    ; 58           ; 0           ; 0    ; 0    ; 0            ; 99 (51)      ; 0 (0)             ; 58 (26)          ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s015bo:U9                                                                                                                   ;              ;
;             |m3s016bo:U1|                                           ; 18 (18)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s015bo:U9|m3s016bo:U1                                                                                                       ;              ;
;             |m3s016bo:U2|                                           ; 18 (18)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s015bo:U9|m3s016bo:U2                                                                                                       ;              ;
;             |m3s016bo:U3|                                           ; 22 (22)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s015bo:U9|m3s016bo:U3                                                                                                       ;              ;
;             |m3s016bo:U4|                                           ; 22 (22)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s015bo:U9|m3s016bo:U4                                                                                                       ;              ;
;          |m3s018bo:U10|                                             ; 72 (72)     ; 65           ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 65 (65)          ; 0 (0)           ; 32 (32)    ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s018bo:U10                                                                                                                  ;              ;
;          |m3s019bo:U11|                                             ; 52 (52)     ; 35           ; 0           ; 0    ; 0    ; 0            ; 17 (17)      ; 3 (3)             ; 32 (32)          ; 0 (0)           ; 9 (9)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s019bo:U11                                                                                                                  ;              ;
;          |m3s020bo:U12|                                             ; 72 (42)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 39 (17)      ; 0 (0)             ; 33 (25)          ; 0 (0)           ; 1 (1)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s020bo:U12                                                                                                                  ;              ;
;             |m3s014bo:U1|                                           ; 30 (30)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s020bo:U12|m3s014bo:U1                                                                                                      ;              ;
;          |m3s023bo:U13|                                             ; 122 (122)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 122 (122)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 6 (6)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s023bo:U13                                                                                                                  ;              ;
;          |m3s025bo:U14|                                             ; 12 (12)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s025bo:U14                                                                                                                  ;              ;
;          |m3s028bo:U15|                                             ; 116 (88)    ; 70           ; 0           ; 0    ; 0    ; 0            ; 46 (40)      ; 3 (3)             ; 67 (45)          ; 0 (0)           ; 9 (9)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s028bo:U15                                                                                                                  ;              ;
;             |m3s029bo:U1|                                           ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|m3s029bo:U1                                                                                                      ;              ;
;             |m3s029bo:U2|                                           ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|m3s029bo:U2                                                                                                      ;              ;
;             |m3s029bo:U3|                                           ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|m3s029bo:U3                                                                                                      ;              ;
;             |m3s029bo:U4|                                           ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|m3s029bo:U4                                                                                                      ;              ;
;             |m3s029bo:U5|                                           ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|m3s029bo:U5                                                                                                      ;              ;
;             |m3s029bo:U6|                                           ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|m3s029bo:U6                                                                                                      ;              ;
;             |m3s029bo:U7|                                           ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|m3s029bo:U7                                                                                                      ;              ;
;             |m3s029bo:U8|                                           ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|m3s029bo:U8                                                                                                      ;              ;
;             |m3s030bo:U9|                                           ; 6 (6)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|m3s030bo:U9                                                                                                      ;              ;
;             |m3s031bo:U10|                                          ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|m3s031bo:U10                                                                                                     ;              ;
;       |MUX44:inst6|                                                 ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|CPU_Core:inst|MUX44:inst6                                                                                                                                  ;              ;
;       |SCHKT:inst|                                                  ; 57 (47)     ; 22           ; 0           ; 0    ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 22 (12)          ; 10 (0)          ; 2 (2)      ; |MCU8951|CPU_Core:inst|SCHKT:inst                                                                                                                                   ;              ;
;          |lpm_counter:CT8_rtl_0|                                    ; 10 (0)      ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; 0 (0)      ; |MCU8951|CPU_Core:inst|SCHKT:inst|lpm_counter:CT8_rtl_0                                                                                                             ;              ;
;             |cntr_pt6:auto_generated|                               ; 10 (10)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |MCU8951|CPU_Core:inst|SCHKT:inst|lpm_counter:CT8_rtl_0|cntr_pt6:auto_generated                                                                                     ;              ;
;    |lpm_rom0:inst2|                                                 ; 69 (0)      ; 39           ; 32768       ; 8    ; 0    ; 0            ; 30 (0)       ; 3 (0)             ; 36 (0)           ; 21 (0)          ; 0 (0)      ; |MCU8951|lpm_rom0:inst2                                                                                                                                             ; work         ;
;       |altsyncram:altsyncram_component|                             ; 69 (0)      ; 39           ; 32768       ; 8    ; 0    ; 0            ; 30 (0)       ; 3 (0)             ; 36 (0)           ; 21 (0)          ; 0 (0)      ; |MCU8951|lpm_rom0:inst2|altsyncram:altsyncram_component                                                                                                             ; work         ;
;          |altsyncram_4m61:auto_generated|                           ; 69 (0)      ; 39           ; 32768       ; 8    ; 0    ; 0            ; 30 (0)       ; 3 (0)             ; 36 (0)           ; 21 (0)          ; 0 (0)      ; |MCU8951|lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated                                                                              ; work         ;
;             |altsyncram_3982:altsyncram1|                           ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|altsyncram_3982:altsyncram1                                                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                             ; 69 (43)     ; 39           ; 0           ; 0    ; 0    ; 0            ; 30 (13)      ; 3 (3)             ; 36 (27)          ; 21 (16)         ; 0 (0)      ; |MCU8951|lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 26 (26)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |MCU8951|lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;    |pll50:inst17|                                                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|pll50:inst17                                                                                                                                               ; work         ;
;       |altpll:altpll_component|                                     ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|pll50:inst17|altpll:altpll_component                                                                                                                       ; work         ;
;    |ram256:inst6|                                                   ; 64 (0)      ; 35           ; 2048        ; 1    ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 31 (0)           ; 17 (0)          ; 0 (0)      ; |MCU8951|ram256:inst6                                                                                                                                               ; work         ;
;       |altsyncram:altsyncram_component|                             ; 64 (0)      ; 35           ; 2048        ; 1    ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 31 (0)           ; 17 (0)          ; 0 (0)      ; |MCU8951|ram256:inst6|altsyncram:altsyncram_component                                                                                                               ; work         ;
;          |altsyncram_it91:auto_generated|                           ; 64 (0)      ; 35           ; 2048        ; 1    ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 31 (0)           ; 17 (0)          ; 0 (0)      ; |MCU8951|ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated                                                                                ; work         ;
;             |altsyncram_p982:altsyncram1|                           ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |MCU8951|ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|altsyncram_p982:altsyncram1                                                    ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                             ; 64 (39)     ; 35           ; 0           ; 0    ; 0    ; 0            ; 29 (13)      ; 4 (4)             ; 31 (22)          ; 17 (12)         ; 0 (0)      ; |MCU8951|ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|sld_mod_ram_rom:mgl_prim2                                                      ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 25 (25)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |MCU8951|ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr   ; work         ;
;    |sld_hub:sld_hub_inst|                                           ; 127 (87)    ; 76           ; 0           ; 0    ; 0    ; 0            ; 51 (39)      ; 8 (8)             ; 68 (40)          ; 5 (0)           ; 3 (3)      ; |MCU8951|sld_hub:sld_hub_inst                                                                                                                                       ; work         ;
;       |sld_rom_sr:hub_info_reg|                                     ; 21 (21)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |MCU8951|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                               ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                   ; 19 (19)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |MCU8951|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                             ; work         ;
+---------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------+
; Delay Chain Summary                                                             ;
+--------+----------+---------------+---------------+-----------------------+-----+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------+----------+---------------+---------------+-----------------------+-----+
; CLK    ; Input    ; --            ; --            ; --                    ; --  ;
; P1O[7] ; Output   ; --            ; --            ; --                    ; --  ;
; P1O[6] ; Output   ; --            ; --            ; --                    ; --  ;
; P1O[5] ; Output   ; --            ; --            ; --                    ; --  ;
; P1O[4] ; Output   ; --            ; --            ; --                    ; --  ;
; P1O[3] ; Output   ; --            ; --            ; --                    ; --  ;
; P1O[2] ; Output   ; --            ; --            ; --                    ; --  ;
; P1O[1] ; Output   ; --            ; --            ; --                    ; --  ;
; P1O[0] ; Output   ; --            ; --            ; --                    ; --  ;
; POE[7] ; Output   ; --            ; --            ; --                    ; --  ;
; POE[6] ; Output   ; --            ; --            ; --                    ; --  ;
; POE[5] ; Output   ; --            ; --            ; --                    ; --  ;
; POE[4] ; Output   ; --            ; --            ; --                    ; --  ;
; POE[3] ; Output   ; --            ; --            ; --                    ; --  ;
; POE[2] ; Output   ; --            ; --            ; --                    ; --  ;
; POE[1] ; Output   ; --            ; --            ; --                    ; --  ;
; POE[0] ; Output   ; --            ; --            ; --                    ; --  ;
; NESW   ; Input    ; ON            ; ON            ; --                    ; --  ;
; P01[0] ; Input    ; ON            ; ON            ; --                    ; --  ;
+--------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                             ;
+--------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------+-------------------+---------+
; CLK                                                          ;                   ;         ;
; CPU_Core:inst|NESW~I                                         ;                   ;         ;
;      - CPU_Core:inst|SCHKT:inst|LOK[1]~I                     ; 0                 ; ON      ;
;      - CPU_Core:inst|SCHKT:inst|Mux~4641_I                   ; 0                 ; ON      ;
;      - CPU_Core:inst|SCHKT:inst|Mux~4640_I                   ; 0                 ; ON      ;
;      - CPU_Core:inst|SCHKT:inst|Mux~4626_I                   ; 0                 ; ON      ;
;      - CPU_Core:inst|SCHKT:inst|Mux~4630_I                   ; 0                 ; ON      ;
;      - CPU_Core:inst|SCHKT:inst|Mux~4645_I                   ; 0                 ; ON      ;
;      - CPU_Core:inst|SCHKT:inst|Mux~111_I                    ; 0                 ; ON      ;
;      - CPU_Core:inst|SCHKT:inst|Mux~4628_I                   ; 0                 ; ON      ;
;      - CPU_Core:inst|SCHKT:inst|Mux~4482_I                   ; 0                 ; ON      ;
;      - CPU_Core:inst|SCHKT:inst|Mux~4634_I                   ; 0                 ; ON      ;
;      - CPU_Core:inst|SCHKT:inst|Mux~4638_I                   ; 0                 ; ON      ;
;      - CPU_Core:inst|SCHKT:inst|Mux~109_I                    ; 0                 ; ON      ;
;      - CPU_Core:inst|SCHKT:inst|Mux~4644_I                   ; 0                 ; ON      ;
;      - CPU_Core:inst|SCHKT:inst|Mux~4631_I                   ; 0                 ; ON      ;
; CPU_Core:inst|P0I[0]~I                                       ;                   ;         ;
;      - CPU_Core:inst|MCU80512:inst3|IROMD[0]~823_I           ; 1                 ; ON      ;
;      - CPU_Core:inst|MCU80512:inst3|m3s018bo:U10|LAI_IN[0]~I ; 1                 ; ON      ;
+--------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                          ; Location       ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------------+--------+----------------------+------------------+
; CLK                                                                                                                                                                           ; PIN_28         ; 1       ; Clock                      ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|CLEAR                                                                                                                                            ; LC_X15_Y15_N0  ; 161     ; Sync. clear                ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|IMMDATEN~220                                                                                                                                     ; LC_X13_Y10_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s001bo:U1|LDV2CK1                                                                                                                              ; LC_X25_Y14_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s001bo:U1|LDV2CK2                                                                                                                              ; LC_X16_Y12_N6  ; 45      ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s001bo:U1|STATD[1]~11                                                                                                                          ; LC_X14_Y9_N6   ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s001bo:U1|STATD[6]                                                                                                                             ; LC_X13_Y10_N3  ; 25      ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s001bo:U1|cycle_counter~0                                                                                                                      ; LC_X16_Y9_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s001bo:U1|lcyctimer~0                                                                                                                          ; LC_X16_Y9_N5   ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s035bo:U6|REGADD[0]                                                                                                                ; LC_X12_Y11_N4  ; 10      ; Sync. load                 ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s005bo:U4|ACC_EN~1993                                                                                                                          ; LC_X13_Y10_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s005bo:U4|B_REG_EN~22                                                                                                                          ; LC_X13_Y12_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s005bo:U4|TEMP2_EN                                                                                                                             ; LC_X9_Y16_N1   ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s006bo:U5|tmpout~195                                                                                                                           ; LC_X13_Y17_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s007bo:U6|ctruout~1                                                                                                                            ; LC_X13_Y11_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|FWE                                                                                                                                  ; LC_X13_Y11_N5  ; 1       ; Write enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|file_control~2                                                                                                                       ; LC_X15_Y13_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|load_FA~554                                                                                                                          ; LC_X13_Y9_N1   ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|load_ind_addr~1                                                                                                                      ; LC_X13_Y11_N1  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|m3s039bo:U2|SFRW[10]~390                                                                                                             ; LC_X21_Y13_N6  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|m3s039bo:U2|SFRW[18]~385                                                                                                             ; LC_X19_Y12_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|m3s039bo:U2|SFRW[20]~402                                                                                                             ; LC_X20_Y14_N9  ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|misc2~1                                                                                                                              ; LC_X14_Y10_N7  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|save_stack_data~231                                                                                                                  ; LC_X13_Y17_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|set_data_pointer~661                                                                                                                 ; LC_X15_Y10_N0  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|update_program_address~423                                                                                                           ; LC_X13_Y9_N4   ; 17      ; Sync. clear                ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|update_program_address~426                                                                                                           ; LC_X13_Y9_N6   ; 17      ; Sync. load                 ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|update_program_counter~560                                                                                                           ; LC_X13_Y16_N0  ; 16      ; Sync. clear                ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|update_program_counter~563                                                                                                           ; LC_X14_Y9_N2   ; 16      ; Sync. load                 ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s015bo:U9|T0H_EN~172                                                                                                                           ; LC_X24_Y11_N6  ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s015bo:U9|T0L_EN                                                                                                                               ; LC_X24_Y11_N4  ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s015bo:U9|T1_EN~139                                                                                                                            ; LC_X22_Y10_N2  ; 17      ; Sync. load                 ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s018bo:U10|PORT1_SFR[7]~21                                                                                                                     ; LC_X21_Y13_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s018bo:U10|PORT2_SFR[7]~32                                                                                                                     ; LC_X21_Y13_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s018bo:U10|PORT3_SFR[7]~19                                                                                                                     ; LC_X21_Y13_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s019bo:U11|priorlevelsel~0                                                                                                                     ; LC_X23_Y14_N4  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s019bo:U11|setlilx~1                                                                                                                           ; LC_X21_Y11_N7  ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s020bo:U12|m3s014bo:U1|setsp~703                                                                                                               ; LC_X16_Y10_N6  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s025bo:U14|OPC[7]                                                                                                                              ; LC_X9_Y11_N4   ; 46      ; Sync. load                 ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s025bo:U14|dat_lat~23                                                                                                                          ; LC_X14_Y10_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|COUNT_EN~26                                                                                                                         ; LC_X23_Y15_N5  ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|RSHIFT_EN~106                                                                                                                       ; LC_X25_Y16_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|RXC7                                                                                                                                ; LC_X26_Y15_N3  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|RXC8                                                                                                                                ; LC_X26_Y15_N5  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|TSHIFT_EN                                                                                                                           ; LC_X26_Y13_N6  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|TSHIFT_EN~165                                                                                                                       ; LC_X26_Y13_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|delayten~1                                                                                                                          ; LC_X16_Y9_N9   ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|gentxclk~17                                                                                                                         ; LC_X16_Y9_N1   ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|m3s028bo:U15|setbitin~52                                                                                                                         ; LC_X25_Y15_N5  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|MCU80512:inst3|setclear~35                                                                                                                                      ; LC_X15_Y15_N9  ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|SCHKT:inst|A1                                                                                                                                                   ; LC_X7_Y15_N1   ; 1       ; Clock                      ; no     ; --                   ; --               ;
; CPU_Core:inst|SCHKT:inst|CLKA~61                                                                                                                                              ; LC_X27_Y10_N4  ; 5       ; Clock                      ; yes    ; Global Clock         ; GCLK7            ;
; CPU_Core:inst|SCHKT:inst|ENA                                                                                                                                                  ; LC_X8_Y12_N8   ; 187     ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ;
; CPU_Core:inst|SCHKT:inst|LOK[0]                                                                                                                                               ; LC_X7_Y16_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; CPU_Core:inst|SCHKT:inst|add~9                                                                                                                                                ; LC_X7_Y16_N9   ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                  ; JTAG_X1_Y10_N1 ; 159     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                  ; JTAG_X1_Y10_N1 ; 22      ; Sync. clear                ; no     ; --                   ; --               ;
; lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; LC_X19_Y5_N6   ; 4       ; Sync. clear                ; no     ; --                   ; --               ;
; lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                        ; LC_X16_Y5_N4   ; 8       ; Write enable               ; no     ; --                   ; --               ;
; lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~12                                                          ; LC_X16_Y5_N9   ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~13                                                          ; LC_X16_Y5_N5   ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                           ; LC_X16_Y4_N2   ; 4       ; Async. clear               ; no     ; --                   ; --               ;
; lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~17                                                ; LC_X16_Y6_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~39      ; LC_X12_Y5_N6   ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~31 ; LC_X11_Y5_N3   ; 5       ; Sync. clear                ; no     ; --                   ; --               ;
; lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~32 ; LC_X12_Y5_N8   ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; pll50:inst17|altpll:altpll_component|_clk0                                                                                                                                    ; PLL_1          ; 477     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ;
; ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                                ; LC_X14_Y7_N0   ; 4       ; Sync. clear                ; no     ; --                   ; --               ;
; ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                          ; LC_X15_Y7_N2   ; 1       ; Write enable               ; no     ; --                   ; --               ;
; ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                             ; LC_X14_Y6_N1   ; 4       ; Async. clear               ; no     ; --                   ; --               ;
; ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                             ; LC_X15_Y7_N4   ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~9                                                             ; LC_X15_Y7_N0   ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~17                                                  ; LC_X14_Y7_N9   ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~29        ; LC_X12_Y5_N7   ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~30   ; LC_X11_Y4_N1   ; 5       ; Sync. clear                ; no     ; --                   ; --               ;
; ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~31   ; LC_X12_Y5_N3   ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                  ; LC_X14_Y7_N5   ; 35      ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ;
; sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                                                                            ; LC_X14_Y5_N1   ; 14      ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ;
; sld_hub:sld_hub_inst|irf_reg[1][2]~78                                                                                                                                         ; LC_X15_Y4_N6   ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|irf_reg[1][3]                                                                                                                                            ; LC_X14_Y5_N6   ; 8       ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|irf_reg[2][0]                                                                                                                                            ; LC_X15_Y5_N7   ; 17      ; Async. clear, Sync. load   ; yes    ; Global Clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|irf_reg[2][2]~74                                                                                                                                         ; LC_X15_Y4_N3   ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|irf_reg[2][3]                                                                                                                                            ; LC_X15_Y5_N4   ; 8       ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|irsr_reg[2]~32                                                                                                                                           ; LC_X15_Y6_N7   ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|node_ena~17                                                                                                                                              ; LC_X14_Y4_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][2]~69                                                                                                                                  ; LC_X14_Y4_N2   ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|shadow_irf_reg[2][2]~64                                                                                                                                  ; LC_X14_Y3_N3   ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]~27                                                                                                                    ; LC_X12_Y3_N6   ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~33                                                                                                               ; LC_X12_Y3_N2   ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~34                                                                                                               ; LC_X13_Y3_N3   ; 5       ; Sync. clear                ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                       ; LC_X13_Y6_N3   ; 14      ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                      ; LC_X14_Y6_N0   ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                       ; LC_X13_Y6_N9   ; 31      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                       ; LC_X14_Y3_N7   ; 16      ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~2                                                                                                                                ; LC_X14_Y6_N4   ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                      ; LC_X12_Y6_N5   ; 32      ; Async. clear, Clock enable ; no     ; --                   ; --               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+----------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                  ;
+---------------------------------------------------------+----------------+---------+----------------------+------------------+
; Name                                                    ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------+----------------+---------+----------------------+------------------+
; CPU_Core:inst|SCHKT:inst|CLKA~61                        ; LC_X27_Y10_N4  ; 5       ; Global Clock         ; GCLK7            ;
; CPU_Core:inst|SCHKT:inst|ENA                            ; LC_X8_Y12_N8   ; 187     ; Global Clock         ; GCLK2            ;
; altera_internal_jtag~TCKUTAP                            ; JTAG_X1_Y10_N1 ; 159     ; Global Clock         ; GCLK1            ;
; pll50:inst17|altpll:altpll_component|_clk0              ; PLL_1          ; 477     ; Global Clock         ; GCLK3            ;
; sld_hub:sld_hub_inst|clr_reg                            ; LC_X14_Y7_N5   ; 35      ; Global Clock         ; GCLK6            ;
; sld_hub:sld_hub_inst|irf_reg[1][0]                      ; LC_X14_Y5_N1   ; 14      ; Global Clock         ; GCLK5            ;
; sld_hub:sld_hub_inst|irf_reg[2][0]                      ; LC_X15_Y5_N7   ; 17      ; Global Clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; LC_X13_Y6_N3   ; 14      ; Global Clock         ; GCLK0            ;
+---------------------------------------------------------+----------------+---------+----------------------+------------------+


+---------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                           ;
+-----------------------------------------------------------------+---------+
; Name                                                            ; Fan-Out ;
+-----------------------------------------------------------------+---------+
; CPU_Core:inst|MCU80512:inst3|CLEAR                              ; 161     ;
; CPU_Core:inst|MCU80512:inst3|m3s025bo:U14|OPC[5]                ; 53      ;
; CPU_Core:inst|MCU80512:inst3|m3s025bo:U14|OPC[4]                ; 50      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|L_FA[1]                ; 49      ;
; CPU_Core:inst|MCU80512:inst3|m3s025bo:U14|OPC[7]                ; 46      ;
; CPU_Core:inst|MCU80512:inst3|m3s025bo:U14|OPC[6]                ; 46      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|L_FA[0]                ; 46      ;
; CPU_Core:inst|MCU80512:inst3|m3s001bo:U1|LDV2CK2                ; 45      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|L_FA[3]                ; 43      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|L_FA[4]                ; 41      ;
; CPU_Core:inst|MCU80512:inst3|m3s001bo:U1|LDV2CK1                ; 36      ;
; CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|IMMB3~383              ; 34      ;
; CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|RMW~326                ; 33      ;
; CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|misc2~1                ; 33      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|L_FA[2]                ; 33      ;
; ~GND                                                            ; 32      ;
; CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s022bo:U1|LODEC~7    ; 32      ;
; CPU_Core:inst|MCU80512:inst3|m3s019bo:U11|L_INTA                ; 32      ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                        ; 32      ;
; CPU_Core:inst|MCU80512:inst3|m3s025bo:U14|OPC[3]                ; 31      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]         ; 31      ;
; CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s022bo:U1|HIDEC~1231 ; 30      ;
; CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|JMP_REL                ; 29      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]         ; 29      ;
; CPU_Core:inst|MCU80512:inst3|m3s001bo:U1|Q4                     ; 27      ;
; CPU_Core:inst|MCU80512:inst3|m3s001bo:U1|Q5                     ; 26      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|L_FA[5]                ; 26      ;
; CPU_Core:inst|MCU80512:inst3|m3s001bo:U1|STATD[6]               ; 25      ;
; CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s024bo:U2|AC~61      ; 24      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|L_FA[6]                ; 24      ;
; CPU_Core:inst|MCU80512:inst3|m3s025bo:U14|OPC[2]                ; 23      ;
; sld_hub:sld_hub_inst|irsr_reg[6]                                ; 23      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|RAMDI[2]               ; 22      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|RAMDI[3]               ; 22      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|RAMDI[4]               ; 22      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|RAMDI[5]               ; 22      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|RAMDI[6]               ; 22      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|RAMDI[7]               ; 22      ;
; altera_internal_jtag~TMSUTAP                                    ; 22      ;
; CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s022bo:U1|LODEC~418  ; 21      ;
; CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s022bo:U1|LODEC~5    ; 21      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|RAMDI[1]               ; 21      ;
; CPU_Core:inst|MCU80512:inst3|m3s008bo:U7|RAMDI[0]               ; 20      ;
; CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s022bo:U1|LODEC~10   ; 19      ;
; CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|LMULDIV~75             ; 19      ;
; CPU_Core:inst|MCU80512:inst3|m3s001bo:U1|STATD[5]               ; 19      ;
; sld_hub:sld_hub_inst|irsr_reg[5]                                ; 19      ;
; CPU_Core:inst|MCU80512:inst3|m3s025bo:U14|OPC[1]                ; 18      ;
; CPU_Core:inst|MCU80512:inst3|m3s015bo:U9|T1_EN~139              ; 17      ;
; CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s033bo:U3|AC         ; 17      ;
+-----------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+---------------------------------------------------------------------------------------------------+
; Name                                                                                                                 ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                          ; Location                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+---------------------------------------------------------------------------------------------------+
; lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|altsyncram_3982:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 8    ; ../moebasic/ASM/MUSICHIP.HEX ; M4K_X17_Y5, M4K_X17_Y6, M4K_X17_Y10, M4K_X17_Y9, M4K_X17_Y8, M4K_X17_Y7, M4K_X17_Y12, M4K_X17_Y11 ;
; ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|altsyncram_p982:altsyncram1|ALTSYNCRAM   ; AUTO ; True Dual Port ; Dual Clocks ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                         ; M4K_X17_Y13                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+---------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 1,724 / 16,320 ( 11 % ) ;
; Direct links               ; 288 / 21,944 ( 1 % )    ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; LAB clocks                 ; 64 / 240 ( 27 % )       ;
; LUT chains                 ; 211 / 5,382 ( 4 % )     ;
; Local interconnects        ; 2,995 / 21,944 ( 14 % ) ;
; M4K buffers                ; 32 / 720 ( 4 % )        ;
; R4s                        ; 1,470 / 14,640 ( 10 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.90) ; Number of LABs  (Total = 192) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 3                             ;
; 2                                          ; 3                             ;
; 3                                          ; 6                             ;
; 4                                          ; 3                             ;
; 5                                          ; 1                             ;
; 6                                          ; 4                             ;
; 7                                          ; 8                             ;
; 8                                          ; 18                            ;
; 9                                          ; 19                            ;
; 10                                         ; 127                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.90) ; Number of LABs  (Total = 192) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 65                            ;
; 1 Clock                            ; 155                           ;
; 1 Clock enable                     ; 57                            ;
; 1 Sync. clear                      ; 25                            ;
; 1 Sync. load                       ; 37                            ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 21                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.26) ; Number of LABs  (Total = 192) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 3                             ;
; 2                                           ; 3                             ;
; 3                                           ; 7                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 3                             ;
; 7                                           ; 5                             ;
; 8                                           ; 12                            ;
; 9                                           ; 19                            ;
; 10                                          ; 109                           ;
; 11                                          ; 17                            ;
; 12                                          ; 8                             ;
; 13                                          ; 2                             ;
; 14                                          ; 0                             ;
; 15                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.84) ; Number of LABs  (Total = 192) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 11                            ;
; 2                                               ; 10                            ;
; 3                                               ; 15                            ;
; 4                                               ; 21                            ;
; 5                                               ; 27                            ;
; 6                                               ; 33                            ;
; 7                                               ; 29                            ;
; 8                                               ; 14                            ;
; 9                                               ; 13                            ;
; 10                                              ; 14                            ;
; 11                                              ; 3                             ;
; 12                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.32) ; Number of LABs  (Total = 192) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 1                             ;
; 4                                            ; 6                             ;
; 5                                            ; 6                             ;
; 6                                            ; 7                             ;
; 7                                            ; 4                             ;
; 8                                            ; 3                             ;
; 9                                            ; 8                             ;
; 10                                           ; 14                            ;
; 11                                           ; 7                             ;
; 12                                           ; 14                            ;
; 13                                           ; 7                             ;
; 14                                           ; 10                            ;
; 15                                           ; 10                            ;
; 16                                           ; 10                            ;
; 17                                           ; 14                            ;
; 18                                           ; 9                             ;
; 19                                           ; 17                            ;
; 20                                           ; 19                            ;
; 21                                           ; 13                            ;
; 22                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                        ;
+--------------------------------------------------------------------------------+-----------------------------+
; Name                                                                           ; Value                       ;
+--------------------------------------------------------------------------------+-----------------------------+
; Mid Wire Use - Fit Attempt 1                                                   ; 19                          ;
; Mid Slack - Fit Attempt 1                                                      ; 29190                       ;
; Internal Atom Count - Fit Attempt 1                                            ; 1709                        ;
; LE/ALM Count - Fit Attempt 1                                                   ; 1709                        ;
; LAB Count - Fit Attempt 1                                                      ; 211                         ;
; Outputs per Lab - Fit Attempt 1                                                ; 4.773                       ;
; Inputs per LAB - Fit Attempt 1                                                 ; 12.062                      ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 1.090                       ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:210;1:1                   ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:85;1:90;2:36              ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:77;1:64;2:64;3:5;4:1      ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:78;1:63;2:64;3:5;4:1      ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:71;1:40;2:67;3:30;4:3     ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:72;1:39;2:67;3:30;4:3     ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:166;1:42;2:3              ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:211                       ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:84;1:118;2:9              ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:47;1:99;2:64;3:1          ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:47;1:112;2:52             ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:211                       ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:47;1:141;2:23             ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:118;1:93                  ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:24;1:187                  ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:209;1:2                   ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:211                       ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1                    ; 1:84;2:67;3:40;4:13;5:6;6:1 ;
; LEs in Chains - Fit Attempt 1                                                  ; 61                          ;
; LEs in Long Chains - Fit Attempt 1                                             ; 12                          ;
; LABs with Chains - Fit Attempt 1                                               ; 10                          ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                           ;
; Time - Fit Attempt 1                                                           ; 5                           ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.094                       ;
+--------------------------------------------------------------------------------+-----------------------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Wire Use - Fit Attempt 1      ; 7     ;
; Early Slack - Fit Attempt 1         ; 27605 ;
; Mid Wire Use - Fit Attempt 1        ; 11    ;
; Mid Slack - Fit Attempt 1           ; 28484 ;
; Mid Wire Use - Fit Attempt 1        ; 11    ;
; Mid Slack - Fit Attempt 1           ; 27977 ;
; Late Wire Use - Fit Attempt 1       ; 12    ;
; Late Slack - Fit Attempt 1          ; 27977 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000 ;
; Time - Fit Attempt 1                ; 10    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 1.078 ;
+-------------------------------------+-------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; 31733       ;
; Early Wire Use - Fit Attempt 1      ; 11          ;
; Peak Regional Wire - Fit Attempt 1  ; 27          ;
; Mid Slack - Fit Attempt 1           ; 29357       ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Slack - Fit Attempt 1          ; 29357       ;
; Late Wire Use - Fit Attempt 1       ; 12          ;
; Time - Fit Attempt 1                ; 4           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.813       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Tue Mar 25 19:15:32 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off MCU8951 -c MCU8951
Info: Selected device EP1C6Q240C8 for design "MCU8951"
Info: Implementing parameter values for PLL "pll50:inst17|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll50:inst17|altpll:altpll_component|_clk0 port
Warning: Output port clk0 of PLL "pll50:inst17|altpll:altpll_component|pll" feeds an output pin via global clocks -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C12Q240C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 24
    Info: Pin ~ASDO~ is reserved at location 37
Warning: No exact pin location assignment(s) for 9 pins of 19 total pins
    Info: Pin P1O[7] not assigned to an exact location on the device
    Info: Pin P1O[6] not assigned to an exact location on the device
    Info: Pin P1O[5] not assigned to an exact location on the device
    Info: Pin P1O[4] not assigned to an exact location on the device
    Info: Pin P1O[3] not assigned to an exact location on the device
    Info: Pin P1O[2] not assigned to an exact location on the device
    Info: Pin P1O[1] not assigned to an exact location on the device
    Info: Pin POE[7] not assigned to an exact location on the device
    Info: Pin POE[6] not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "pll50:inst17|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "altera_internal_jtag~TCKUTAP" to use Global clock
Info: Automatically promoted signal "CPU_Core:inst|SCHKT:inst|CLKA~61" to use Global clock
Info: Automatically promoted some destinations of signal "CPU_Core:inst|SCHKT:inst|ENA" to use Global clock
    Info: Destination "CPU_Core:inst|POE[5]~I" may be non-global or may not use global clock
    Info: Destination "CPU_Core:inst|SCHKT:inst|FA[2]~3_I" may be non-global or may not use global clock
    Info: Destination "CPU_Core:inst|SCHKT:inst|FA[1]~4_I" may be non-global or may not use global clock
    Info: Destination "CPU_Core:inst|SCHKT:inst|FA[0]~5_I" may be non-global or may not use global clock
    Info: Destination "CPU_Core:inst|MUX44:inst6|AT[7]~8_I" may be non-global or may not use global clock
    Info: Destination "CPU_Core:inst|MUX44:inst6|AT[5]~10_I" may be non-global or may not use global clock
    Info: Destination "CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|BC~1328_I" may be non-global or may not use global clock
    Info: Destination "CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|LMULDIV~75_I" may be non-global or may not use global clock
    Info: Destination "CPU_Core:inst|MUX44:inst6|AT[6]~9_I" may be non-global or may not use global clock
    Info: Destination "CPU_Core:inst|MUX44:inst6|AT[4]~11_I" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted signal "sld_hub:sld_hub_inst|clr_reg" to use Global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|irf_reg[2][0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|tdo~6" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|tdo~12" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|shadow_irf_reg[2][0]" may be non-global or may not use global clock
    Info: Destination "lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg" may be non-global or may not use global clock
    Info: Destination "lpm_rom0:inst2|altsyncram:altsyncram_component|altsyncram_4m61:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:sld_hub_inst|irf_reg[1][0]" to use Global clock
    Info: Destination "sld_hub:sld_hub_inst|tdo~7" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|tdo~8" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|tdo~15" may be non-global or may not use global clock
    Info: Destination "sld_hub:sld_hub_inst|shadow_irf_reg[1][0]" may be non-global or may not use global clock
    Info: Destination "ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg" may be non-global or may not use global clock
    Info: Destination "ram256:inst6|altsyncram:altsyncram_component|altsyncram_it91:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 9 (unused VREF, 3.3V VCCIO, 0 input, 9 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  39 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  43 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  43 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:05
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:10
Info: Slack time is 27.977 ns between source register "CPU_Core:inst|SCHKT:inst|ENA" and destination register "CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|EXT_PROG_EN"
    Info: + Largest register to register requirement is 46.282 ns
    Info:   Shortest clock path from clock "pll50:inst17|altpll:altpll_component|_clk0" to destination register is 2.374 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 684; CLK Node = 'pll50:inst17|altpll:altpll_component|_clk0'
        Info: 2: + IC(1.663 ns) + CELL(0.711 ns) = 2.374 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|EXT_PROG_EN'
        Info: Total cell delay = 0.711 ns ( 29.95 % )
        Info: Total interconnect delay = 1.663 ns ( 70.05 % )
    Info:   Longest clock path from clock "pll50:inst17|altpll:altpll_component|_clk0" to destination register is 2.374 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 684; CLK Node = 'pll50:inst17|altpll:altpll_component|_clk0'
        Info: 2: + IC(1.663 ns) + CELL(0.711 ns) = 2.374 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|EXT_PROG_EN'
        Info: Total cell delay = 0.711 ns ( 29.95 % )
        Info: Total interconnect delay = 1.663 ns ( 70.05 % )
    Info:   Shortest clock path from clock "pll50:inst17|altpll:altpll_component|_clk0" to source register is 5.178 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 684; CLK Node = 'pll50:inst17|altpll:altpll_component|_clk0'
        Info: 2: + IC(1.663 ns) + CELL(0.935 ns) = 2.598 ns; Loc. = Unassigned; Fanout = 7; REG Node = 'CPU_Core:inst|SCHKT:inst|Q[5]'
        Info: 3: + IC(0.437 ns) + CELL(0.292 ns) = 3.327 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU_Core:inst|SCHKT:inst|A1'
        Info: 4: + IC(1.140 ns) + CELL(0.711 ns) = 5.178 ns; Loc. = Unassigned; Fanout = 187; REG Node = 'CPU_Core:inst|SCHKT:inst|ENA'
        Info: Total cell delay = 1.938 ns ( 37.43 % )
        Info: Total interconnect delay = 3.240 ns ( 62.57 % )
    Info:   Longest clock path from clock "pll50:inst17|altpll:altpll_component|_clk0" to source register is 5.831 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 684; CLK Node = 'pll50:inst17|altpll:altpll_component|_clk0'
        Info: 2: + IC(1.663 ns) + CELL(0.935 ns) = 2.598 ns; Loc. = Unassigned; Fanout = 13; REG Node = 'CPU_Core:inst|SCHKT:inst|Q[3]'
        Info: 3: + IC(0.615 ns) + CELL(0.114 ns) = 3.327 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU_Core:inst|SCHKT:inst|A1~22'
        Info: 4: + IC(0.539 ns) + CELL(0.114 ns) = 3.980 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU_Core:inst|SCHKT:inst|A1'
        Info: 5: + IC(1.140 ns) + CELL(0.711 ns) = 5.831 ns; Loc. = Unassigned; Fanout = 187; REG Node = 'CPU_Core:inst|SCHKT:inst|ENA'
        Info: Total cell delay = 1.874 ns ( 32.14 % )
        Info: Total interconnect delay = 3.957 ns ( 67.86 % )
    Info:   Micro clock to output delay of source is 0.224 ns
    Info:   Micro setup delay of destination is 0.037 ns
    Info: - Longest register to register delay is 18.305 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 187; REG Node = 'CPU_Core:inst|SCHKT:inst|ENA'
        Info: 2: + IC(0.838 ns) + CELL(0.590 ns) = 1.428 ns; Loc. = Unassigned; Fanout = 6; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|GOCYC2~403'
        Info: 3: + IC(1.061 ns) + CELL(0.292 ns) = 2.781 ns; Loc. = Unassigned; Fanout = 8; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s024bo:U2|ALUC~16'
        Info: 4: + IC(1.060 ns) + CELL(0.292 ns) = 4.133 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s002bo:U1|P~7'
        Info: 5: + IC(0.539 ns) + CELL(0.114 ns) = 4.786 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s002bo:U1|P~8'
        Info: 6: + IC(0.539 ns) + CELL(0.114 ns) = 5.439 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s041bo:U9|S~625'
        Info: 7: + IC(1.221 ns) + CELL(0.114 ns) = 6.774 ns; Loc. = Unassigned; Fanout = 4; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|CA~46'
        Info: 8: + IC(0.361 ns) + CELL(0.292 ns) = 7.427 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|DB~1034'
        Info: 9: + IC(0.539 ns) + CELL(0.114 ns) = 8.080 ns; Loc. = Unassigned; Fanout = 5; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|CARI'
        Info: 10: + IC(0.831 ns) + CELL(0.114 ns) = 9.025 ns; Loc. = Unassigned; Fanout = 8; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|CMUX~38'
        Info: 11: + IC(1.043 ns) + CELL(0.292 ns) = 10.360 ns; Loc. = Unassigned; Fanout = 6; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|LDATAA[0]~2052'
        Info: 12: + IC(1.239 ns) + CELL(0.114 ns) = 11.713 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|ALUP[0]~14'
        Info: 13: + IC(0.361 ns) + CELL(0.292 ns) = 12.366 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|ALUP[0]~15'
        Info: 14: + IC(0.361 ns) + CELL(0.292 ns) = 13.019 ns; Loc. = Unassigned; Fanout = 10; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|ALUDAT[0]~1669'
        Info: 15: + IC(1.292 ns) + CELL(0.114 ns) = 14.425 ns; Loc. = Unassigned; Fanout = 2; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|PROGRAM_ADDR[8]~COMBOUT'
        Info: 16: + IC(0.770 ns) + CELL(0.432 ns) = 15.627 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|L_EXT_ROM~0COUT1_8'
        Info: 17: + IC(0.000 ns) + CELL(0.080 ns) = 15.707 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|L_EXT_ROM~1COUT1_10'
        Info: 18: + IC(0.000 ns) + CELL(0.080 ns) = 15.787 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|L_EXT_ROM~2COUT1_12'
        Info: 19: + IC(0.000 ns) + CELL(0.080 ns) = 15.867 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|L_EXT_ROM~3COUT1_14'
        Info: 20: + IC(0.000 ns) + CELL(0.258 ns) = 16.125 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|L_EXT_ROM~4'
        Info: 21: + IC(0.000 ns) + CELL(0.679 ns) = 16.804 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|L_EXT_ROM~7'
        Info: 22: + IC(0.539 ns) + CELL(0.114 ns) = 17.457 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|EXT_PROG_EN~165'
        Info: 23: + IC(0.539 ns) + CELL(0.309 ns) = 18.305 ns; Loc. = Unassigned; Fanout = 3; REG Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|EXT_PROG_EN'
        Info: Total cell delay = 5.172 ns ( 28.25 % )
        Info: Total interconnect delay = 13.133 ns ( 71.75 % )
Info: Estimated most critical path is register to register delay of 18.305 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X8_Y12; Fanout = 187; REG Node = 'CPU_Core:inst|SCHKT:inst|ENA'
    Info: 2: + IC(0.838 ns) + CELL(0.590 ns) = 1.428 ns; Loc. = LAB_X8_Y14; Fanout = 6; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|GOCYC2~403'
    Info: 3: + IC(1.061 ns) + CELL(0.292 ns) = 2.781 ns; Loc. = LAB_X8_Y12; Fanout = 8; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s004bo:U3|m3s024bo:U2|ALUC~16'
    Info: 4: + IC(1.060 ns) + CELL(0.292 ns) = 4.133 ns; Loc. = LAB_X9_Y14; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s002bo:U1|P~7'
    Info: 5: + IC(0.539 ns) + CELL(0.114 ns) = 4.786 ns; Loc. = LAB_X9_Y14; Fanout = 3; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s002bo:U1|P~8'
    Info: 6: + IC(0.539 ns) + CELL(0.114 ns) = 5.439 ns; Loc. = LAB_X9_Y14; Fanout = 3; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|m3s041bo:U9|S~625'
    Info: 7: + IC(1.221 ns) + CELL(0.114 ns) = 6.774 ns; Loc. = LAB_X8_Y13; Fanout = 4; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|CA~46'
    Info: 8: + IC(0.361 ns) + CELL(0.292 ns) = 7.427 ns; Loc. = LAB_X8_Y13; Fanout = 2; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|DB~1034'
    Info: 9: + IC(0.539 ns) + CELL(0.114 ns) = 8.080 ns; Loc. = LAB_X8_Y13; Fanout = 5; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|CARI'
    Info: 10: + IC(0.831 ns) + CELL(0.114 ns) = 9.025 ns; Loc. = LAB_X9_Y13; Fanout = 8; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|CMUX~38'
    Info: 11: + IC(1.043 ns) + CELL(0.292 ns) = 10.360 ns; Loc. = LAB_X9_Y14; Fanout = 6; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|LDATAA[0]~2052'
    Info: 12: + IC(1.239 ns) + CELL(0.114 ns) = 11.713 ns; Loc. = LAB_X10_Y12; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|ALUP[0]~14'
    Info: 13: + IC(0.361 ns) + CELL(0.292 ns) = 12.366 ns; Loc. = LAB_X10_Y12; Fanout = 3; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|ALUP[0]~15'
    Info: 14: + IC(0.361 ns) + CELL(0.292 ns) = 13.019 ns; Loc. = LAB_X10_Y12; Fanout = 10; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s003bo:U2|ALUDAT[0]~1669'
    Info: 15: + IC(1.292 ns) + CELL(0.114 ns) = 14.425 ns; Loc. = LAB_X11_Y14; Fanout = 2; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|PROGRAM_ADDR[8]~COMBOUT'
    Info: 16: + IC(0.770 ns) + CELL(0.432 ns) = 15.627 ns; Loc. = LAB_X12_Y14; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|L_EXT_ROM~0COUT1_8'
    Info: 17: + IC(0.000 ns) + CELL(0.080 ns) = 15.707 ns; Loc. = LAB_X12_Y14; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|L_EXT_ROM~1COUT1_10'
    Info: 18: + IC(0.000 ns) + CELL(0.080 ns) = 15.787 ns; Loc. = LAB_X12_Y14; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|L_EXT_ROM~2COUT1_12'
    Info: 19: + IC(0.000 ns) + CELL(0.080 ns) = 15.867 ns; Loc. = LAB_X12_Y14; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|L_EXT_ROM~3COUT1_14'
    Info: 20: + IC(0.000 ns) + CELL(0.258 ns) = 16.125 ns; Loc. = LAB_X12_Y14; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|L_EXT_ROM~4'
    Info: 21: + IC(0.000 ns) + CELL(0.679 ns) = 16.804 ns; Loc. = LAB_X12_Y14; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|L_EXT_ROM~7'
    Info: 22: + IC(0.539 ns) + CELL(0.114 ns) = 17.457 ns; Loc. = LAB_X12_Y14; Fanout = 1; COMB Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|EXT_PROG_EN~165'
    Info: 23: + IC(0.539 ns) + CELL(0.309 ns) = 18.305 ns; Loc. = LAB_X12_Y14; Fanout = 3; REG Node = 'CPU_Core:inst|MCU80512:inst3|m3s010bo:U8|EXT_PROG_EN'
    Info: Total cell delay = 5.172 ns ( 28.25 % )
    Info: Total interconnect delay = 13.133 ns ( 71.75 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 10% of the available device resources
    Info: Peak interconnect usage is 26% of the available device resources in the region that extends from location X12_Y11 to location X23_Y21
Info: Fitter routing operations ending: elapsed time is 00:00:04
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 3 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin POE[7] has GND driving its datain port
    Info: Pin POE[6] has VCC driving its datain port
    Info: Pin POE[4] has GND driving its datain port
Info: Generated suppressed messages file C:/Documents and Settings/Administrator/×ÀÃæ/music90/MCU8951.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 204 megabytes
    Info: Processing ended: Tue Mar 25 19:15:59 2014
    Info: Elapsed time: 00:00:27
    Info: Total CPU time (on all processors): 00:00:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Documents and Settings/Administrator/×ÀÃæ/music90/MCU8951.fit.smsg.


