

================================================================
== Vivado HLS Report for 'estimate_FR_2'
================================================================
* Date:           Wed Aug 18 15:42:45 2021

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        BIN
* Solution:       unroll_12
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.452|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |   35|   35|   35|   35|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------------+-----+-----+----------+-----------+-----------+------+----------+
        |                 |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |    Loop Name    | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +-----------------+-----+-----+----------+-----------+-----------+------+----------+
        |- Unpack_count   |    6|    6|         4|          3|          1|     2|    yes   |
        |- FR_estimation  |   18|   18|         5|          2|          1|     8|    yes   |
        |- Pack_outputs   |    5|    5|         4|          2|          1|     2|    yes   |
        +-----------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      0|       0|   3457|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |       72|      -|    2916|   2560|    -|
|Memory           |       12|      -|     168|     12|    0|
|Multiplexer      |        -|      -|       -|   2630|    -|
|Register         |        -|      -|     628|      -|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |       84|      0|    3712|   8659|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |       30|      0|       3|     16|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------------+------------------------------+---------+-------+------+------+-----+
    |            Instance            |            Module            | BRAM_18K| DSP48E|  FF  |  LUT | URAM|
    +--------------------------------+------------------------------+---------+-------+------+------+-----+
    |estimate_FR_2_AXILiteS_s_axi_U  |estimate_FR_2_AXILiteS_s_axi  |       72|      0|  2916|  2560|    0|
    +--------------------------------+------------------------------+---------+-------+------+------+-----+
    |Total                           |                              |       72|      0|  2916|  2560|    0|
    +--------------------------------+------------------------------+---------+-------+------+------+-----+

    * DSP48E: 
    N/A

    * Memory: 
    +------------+-----------------------+---------+----+----+-----+------+-----+------+-------------+
    |   Memory   |         Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------+-----------------------+---------+----+----+-----+------+-----+------+-------------+
    |FR_0_V_U    |estimate_FR_2_FR_0_V   |        0|  14|   1|    0|     8|    7|     1|           56|
    |FR_1_V_U    |estimate_FR_2_FR_0_V   |        0|  14|   1|    0|     8|    7|     1|           56|
    |FR_2_V_U    |estimate_FR_2_FR_0_V   |        0|  14|   1|    0|     8|    7|     1|           56|
    |FR_3_V_U    |estimate_FR_2_FR_0_V   |        0|  14|   1|    0|     8|    7|     1|           56|
    |FR_4_V_U    |estimate_FR_2_FR_0_V   |        0|  14|   1|    0|     8|    7|     1|           56|
    |FR_5_V_U    |estimate_FR_2_FR_0_V   |        0|  14|   1|    0|     8|    7|     1|           56|
    |FR_6_V_U    |estimate_FR_2_FR_0_V   |        0|  14|   1|    0|     8|    7|     1|           56|
    |FR_7_V_U    |estimate_FR_2_FR_0_V   |        0|  14|   1|    0|     8|    7|     1|           56|
    |FR_8_V_U    |estimate_FR_2_FR_0_V   |        0|  14|   1|    0|     8|    7|     1|           56|
    |FR_9_V_U    |estimate_FR_2_FR_0_V   |        0|  14|   1|    0|     8|    7|     1|           56|
    |FR_10_V_U   |estimate_FR_2_FR_0_V   |        0|  14|   1|    0|     8|    7|     1|           56|
    |FR_11_V_U   |estimate_FR_2_FR_0_V   |        0|  14|   1|    0|     8|    7|     1|           56|
    |cnt_0_V_U   |estimate_FR_2_cnt_0_V  |        1|   0|   0|    0|     8|    6|     1|           48|
    |cnt_1_V_U   |estimate_FR_2_cnt_0_V  |        1|   0|   0|    0|     8|    6|     1|           48|
    |cnt_2_V_U   |estimate_FR_2_cnt_0_V  |        1|   0|   0|    0|     8|    6|     1|           48|
    |cnt_3_V_U   |estimate_FR_2_cnt_0_V  |        1|   0|   0|    0|     8|    6|     1|           48|
    |cnt_4_V_U   |estimate_FR_2_cnt_0_V  |        1|   0|   0|    0|     8|    6|     1|           48|
    |cnt_5_V_U   |estimate_FR_2_cnt_0_V  |        1|   0|   0|    0|     8|    6|     1|           48|
    |cnt_6_V_U   |estimate_FR_2_cnt_0_V  |        1|   0|   0|    0|     8|    6|     1|           48|
    |cnt_7_V_U   |estimate_FR_2_cnt_0_V  |        1|   0|   0|    0|     8|    6|     1|           48|
    |cnt_8_V_U   |estimate_FR_2_cnt_0_V  |        1|   0|   0|    0|     8|    6|     1|           48|
    |cnt_9_V_U   |estimate_FR_2_cnt_0_V  |        1|   0|   0|    0|     8|    6|     1|           48|
    |cnt_10_V_U  |estimate_FR_2_cnt_0_V  |        1|   0|   0|    0|     8|    6|     1|           48|
    |cnt_11_V_U  |estimate_FR_2_cnt_0_V  |        1|   0|   0|    0|     8|    6|     1|           48|
    +------------+-----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total       |                       |       12| 168|  12|    0|   192|  156|    24|         1248|
    +------------+-----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+-------+---+----+------------+------------+
    |      Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+-------+---+----+------------+------------+
    |mul_ln13_1_fu_2708_p2    |     *    |      0|  0|  17|           4|           5|
    |mul_ln13_2_fu_2841_p2    |     *    |      0|  0|  17|           4|           5|
    |mul_ln13_fu_2665_p2      |     *    |      0|  0|  17|           4|           5|
    |mul_ln321_10_fu_2789_p2  |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_11_fu_2815_p2  |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_12_fu_3430_p2  |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_13_fu_3476_p2  |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_14_fu_3522_p2  |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_15_fu_3568_p2  |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_16_fu_2884_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_17_fu_2910_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_18_fu_2936_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_19_fu_2962_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_1_fu_3032_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_20_fu_3805_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_21_fu_3980_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_22_fu_4014_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_23_fu_4048_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_24_fu_4091_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_25_fu_4126_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_26_fu_4161_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_27_fu_4196_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_28_fu_4239_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_29_fu_4265_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_2_fu_3086_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_30_fu_4291_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_31_fu_4317_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln321_3_fu_3140_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_4_fu_3181_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_5_fu_3227_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_6_fu_3273_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_7_fu_3319_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_8_fu_2737_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_9_fu_2763_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln321_fu_2639_p2     |     *    |      0|  0|  33|           6|           7|
    |mul_ln36_1_fu_5804_p2    |     *    |      0|  0|  17|           4|           5|
    |mul_ln36_2_fu_5886_p2    |     *    |      0|  0|  17|           4|           5|
    |mul_ln36_fu_5722_p2      |     *    |      0|  0|  17|           4|           5|
    |mul_ln555_10_fu_5350_p2  |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_11_fu_5386_p2  |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_12_fu_5430_p2  |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_13_fu_5466_p2  |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_14_fu_5502_p2  |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_15_fu_5538_p2  |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_16_fu_5602_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_17_fu_5628_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_18_fu_6093_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_19_fu_6128_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_1_fu_4981_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_20_fu_6172_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_21_fu_6208_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_22_fu_6244_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_23_fu_6280_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_24_fu_6324_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_25_fu_6360_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_26_fu_6396_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_27_fu_6432_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_28_fu_6476_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_29_fu_6512_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_2_fu_5025_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_30_fu_6548_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_31_fu_6584_p2  |     *    |      0|  0|  41|           7|           8|
    |mul_ln555_3_fu_5069_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_4_fu_5126_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_5_fu_5162_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_6_fu_5198_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_7_fu_5234_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_8_fu_5278_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_9_fu_5314_p2   |     *    |      0|  0|  33|           6|           7|
    |mul_ln555_fu_4937_p2     |     *    |      0|  0|  33|           6|           7|
    |FR_0_V_d0                |     +    |      0|  0|  15|           7|           7|
    |FR_10_V_d0               |     +    |      0|  0|  15|           7|           7|
    |FR_11_V_d0               |     +    |      0|  0|  15|           7|           7|
    |FR_1_V_d0                |     +    |      0|  0|  15|           7|           7|
    |FR_2_V_d0                |     +    |      0|  0|  15|           7|           7|
    |FR_3_V_d0                |     +    |      0|  0|  15|           7|           7|
    |FR_4_V_d0                |     +    |      0|  0|  15|           7|           7|
    |FR_5_V_d0                |     +    |      0|  0|  15|           7|           7|
    |FR_6_V_d0                |     +    |      0|  0|  15|           7|           7|
    |FR_7_V_d0                |     +    |      0|  0|  15|           7|           7|
    |FR_8_V_d0                |     +    |      0|  0|  15|           7|           7|
    |FR_9_V_d0                |     +    |      0|  0|  15|           7|           7|
    |add_ln12_1_fu_3783_p2    |     +    |      0|  0|  15|           5|           4|
    |add_ln12_2_fu_4073_p2    |     +    |      0|  0|  15|           5|           4|
    |add_ln12_3_fu_4221_p2    |     +    |      0|  0|  15|           5|           4|
    |add_ln12_4_fu_4333_p2    |     +    |      0|  0|  15|           5|           4|
    |add_ln12_5_fu_2608_p2    |     +    |      0|  0|  10|           1|           2|
    |add_ln12_6_fu_4371_p2    |     +    |      0|  0|  13|           4|           3|
    |add_ln12_7_fu_4377_p2    |     +    |      0|  0|  13|           4|           3|
    |add_ln12_fu_2866_p2      |     +    |      0|  0|  15|           5|           4|
    |add_ln19_1_fu_4389_p2    |     +    |      0|  0|  13|           4|           1|
    |add_ln19_fu_4411_p2      |     +    |      0|  0|  15|           7|           4|
    |add_ln31_1_fu_6154_p2    |     +    |      0|  0|  15|           5|           4|
    |add_ln31_2_fu_6306_p2    |     +    |      0|  0|  15|           5|           4|
    |add_ln31_3_fu_6458_p2    |     +    |      0|  0|  15|           5|           4|
    |add_ln31_4_fu_6610_p2    |     +    |      0|  0|  15|           5|           4|
    |add_ln31_5_fu_4907_p2    |     +    |      0|  0|  10|           1|           2|
    |add_ln31_6_fu_6616_p2    |     +    |      0|  0|  13|           4|           3|
    |add_ln31_7_fu_6622_p2    |     +    |      0|  0|  13|           4|           3|
    |add_ln31_fu_5584_p2      |     +    |      0|  0|  15|           5|           4|
    |add_ln700_10_fu_4631_p2  |     +    |      0|  0|  15|           6|           1|
    |add_ln700_11_fu_4638_p2  |     +    |      0|  0|  15|           6|           1|
    |add_ln700_1_fu_4568_p2   |     +    |      0|  0|  15|           6|           1|
    |add_ln700_2_fu_4575_p2   |     +    |      0|  0|  15|           6|           1|
    |add_ln700_3_fu_4582_p2   |     +    |      0|  0|  15|           6|           1|
    |add_ln700_4_fu_4589_p2   |     +    |      0|  0|  15|           6|           1|
    |add_ln700_5_fu_4596_p2   |     +    |      0|  0|  15|           6|           1|
    |add_ln700_6_fu_4603_p2   |     +    |      0|  0|  15|           6|           1|
    |add_ln700_7_fu_4610_p2   |     +    |      0|  0|  15|           6|           1|
    |add_ln700_8_fu_4617_p2   |     +    |      0|  0|  15|           6|           1|
    |add_ln700_9_fu_4624_p2   |     +    |      0|  0|  15|           6|           1|
    |add_ln700_fu_4561_p2     |     +    |      0|  0|  15|           6|           1|
    |ap_condition_1634        |    and   |      0|  0|   2|           1|           1|
    |icmp_ln12_fu_2602_p2     |   icmp   |      0|  0|  11|           5|           5|
    |icmp_ln19_fu_4383_p2     |   icmp   |      0|  0|  11|           7|           7|
    |icmp_ln31_fu_4901_p2     |   icmp   |      0|  0|  11|           5|           5|
    |or_ln12_1_fu_2690_p2     |    or    |      0|  0|   4|           4|           2|
    |or_ln12_2_fu_2831_p2     |    or    |      0|  0|   4|           4|           2|
    |or_ln12_fu_2655_p2       |    or    |      0|  0|   4|           4|           1|
    |or_ln14_1_fu_2753_p2     |    or    |      0|  0|   6|           6|           1|
    |or_ln14_2_fu_3455_p2     |    or    |      0|  0|   6|           6|           1|
    |or_ln14_3_fu_2900_p2     |    or    |      0|  0|   7|           7|           1|
    |or_ln14_4_fu_3971_p2     |    or    |      0|  0|   7|           7|           1|
    |or_ln14_5_fu_4116_p2     |    or    |      0|  0|   7|           7|           1|
    |or_ln14_6_fu_4255_p2     |    or    |      0|  0|   7|           7|           1|
    |or_ln14_fu_3206_p2       |    or    |      0|  0|   6|           6|           1|
    |or_ln15_1_fu_2779_p2     |    or    |      0|  0|   6|           6|           2|
    |or_ln15_2_fu_3501_p2     |    or    |      0|  0|   6|           6|           2|
    |or_ln15_3_fu_2926_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln15_4_fu_4005_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln15_5_fu_4151_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln15_6_fu_4281_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln15_fu_3252_p2       |    or    |      0|  0|   6|           6|           2|
    |or_ln16_1_fu_2805_p2     |    or    |      0|  0|   6|           6|           2|
    |or_ln16_2_fu_3547_p2     |    or    |      0|  0|   6|           6|           2|
    |or_ln16_3_fu_2952_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln16_4_fu_4039_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln16_5_fu_4186_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln16_6_fu_4307_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln16_fu_3298_p2       |    or    |      0|  0|   6|           6|           2|
    |or_ln31_1_fu_5260_p2     |    or    |      0|  0|   4|           4|           2|
    |or_ln31_2_fu_5412_p2     |    or    |      0|  0|   4|           4|           2|
    |or_ln31_fu_5108_p2       |    or    |      0|  0|   4|           4|           1|
    |or_ln321_1_fu_3076_p2    |    or    |      0|  0|   6|           6|           2|
    |or_ln321_2_fu_3130_p2    |    or    |      0|  0|   6|           6|           2|
    |or_ln321_fu_3022_p2      |    or    |      0|  0|   6|           6|           1|
    |or_ln33_1_fu_5304_p2     |    or    |      0|  0|   6|           6|           1|
    |or_ln33_2_fu_5456_p2     |    or    |      0|  0|   6|           6|           1|
    |or_ln33_3_fu_5618_p2     |    or    |      0|  0|   7|           7|           1|
    |or_ln33_4_fu_6198_p2     |    or    |      0|  0|   7|           7|           1|
    |or_ln33_5_fu_6350_p2     |    or    |      0|  0|   7|           7|           1|
    |or_ln33_6_fu_6502_p2     |    or    |      0|  0|   7|           7|           1|
    |or_ln33_fu_5152_p2       |    or    |      0|  0|   6|           6|           1|
    |or_ln34_1_fu_5340_p2     |    or    |      0|  0|   6|           6|           2|
    |or_ln34_2_fu_5492_p2     |    or    |      0|  0|   6|           6|           2|
    |or_ln34_3_fu_6084_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln34_4_fu_6234_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln34_5_fu_6386_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln34_6_fu_6538_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln34_fu_5188_p2       |    or    |      0|  0|   6|           6|           2|
    |or_ln35_1_fu_5376_p2     |    or    |      0|  0|   6|           6|           2|
    |or_ln35_2_fu_5528_p2     |    or    |      0|  0|   6|           6|           2|
    |or_ln35_3_fu_6119_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln35_4_fu_6270_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln35_5_fu_6422_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln35_6_fu_6574_p2     |    or    |      0|  0|   7|           7|           2|
    |or_ln35_fu_5224_p2       |    or    |      0|  0|   6|           6|           2|
    |or_ln555_1_fu_5015_p2    |    or    |      0|  0|   6|           6|           2|
    |or_ln555_2_fu_5059_p2    |    or    |      0|  0|   6|           6|           2|
    |or_ln555_fu_4971_p2      |    or    |      0|  0|   6|           6|           1|
    |ap_enable_pp0            |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1            |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2            |    xor   |      0|  0|   2|           1|           2|
    +-------------------------+----------+-------+---+----+------------+------------+
    |Total                    |          |      0|  0|3457|        1032|         781|
    +-------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------------------+----+-----------+-----+-----------+
    |                   Name                  | LUT| Input Size| Bits| Total Bits|
    +-----------------------------------------+----+-----------+-----+-----------+
    |FR_0_V_address0                          |  21|          4|    3|         12|
    |FR_0_V_address1                          |  15|          3|    3|          9|
    |FR_10_V_address0                         |  21|          4|    3|         12|
    |FR_10_V_address1                         |  15|          3|    3|          9|
    |FR_11_V_address0                         |  21|          4|    3|         12|
    |FR_11_V_address1                         |  15|          3|    3|          9|
    |FR_1_V_address0                          |  21|          4|    3|         12|
    |FR_1_V_address1                          |  15|          3|    3|          9|
    |FR_2_V_address0                          |  21|          4|    3|         12|
    |FR_2_V_address1                          |  15|          3|    3|          9|
    |FR_3_V_address0                          |  21|          4|    3|         12|
    |FR_3_V_address1                          |  15|          3|    3|          9|
    |FR_4_V_address0                          |  21|          4|    3|         12|
    |FR_4_V_address1                          |  15|          3|    3|          9|
    |FR_5_V_address0                          |  21|          4|    3|         12|
    |FR_5_V_address1                          |  15|          3|    3|          9|
    |FR_6_V_address0                          |  21|          4|    3|         12|
    |FR_6_V_address1                          |  15|          3|    3|          9|
    |FR_7_V_address0                          |  21|          4|    3|         12|
    |FR_7_V_address1                          |  15|          3|    3|          9|
    |FR_8_V_address0                          |  21|          4|    3|         12|
    |FR_8_V_address1                          |  15|          3|    3|          9|
    |FR_9_V_address0                          |  21|          4|    3|         12|
    |FR_9_V_address1                          |  15|          3|    3|          9|
    |ap_NS_fsm                                |  53|         12|    1|         12|
    |ap_enable_reg_pp0_iter1                  |   9|          2|    1|          2|
    |ap_enable_reg_pp1_iter2                  |   9|          2|    1|          2|
    |ap_enable_reg_pp2_iter1                  |   9|          2|    1|          2|
    |ap_phi_mux_i_0_0_phi_fu_2544_p4          |   9|          2|    7|         14|
    |ap_phi_mux_indvars_iv125_phi_fu_2474_p4  |   9|          2|    2|          4|
    |ap_phi_mux_indvars_iv206_phi_fu_2521_p4  |   9|          2|    4|          8|
    |ap_phi_mux_indvars_iv296_phi_fu_2578_p4  |   9|          2|    4|          8|
    |ap_phi_mux_indvars_iv316_phi_fu_2566_p4  |   9|          2|    4|          8|
    |ap_phi_mux_indvars_iv369_phi_fu_2555_p4  |   9|          2|    2|          4|
    |ap_phi_mux_j_0_0_phi_fu_2509_p4          |   9|          2|    5|         10|
    |ap_phi_mux_k_0_0_phi_fu_2590_p4          |   9|          2|    5|         10|
    |cnt_0_V_address0                         |  38|          7|    3|         21|
    |cnt_0_V_address1                         |  38|          7|    3|         21|
    |cnt_0_V_d0                               |  21|          4|    6|         24|
    |cnt_0_V_d1                               |  21|          4|    6|         24|
    |cnt_10_V_address0                        |  38|          7|    3|         21|
    |cnt_10_V_address1                        |  38|          7|    3|         21|
    |cnt_10_V_d0                              |  21|          4|    6|         24|
    |cnt_10_V_d1                              |  21|          4|    6|         24|
    |cnt_11_V_address0                        |  38|          7|    3|         21|
    |cnt_11_V_address1                        |  38|          7|    3|         21|
    |cnt_11_V_d0                              |  21|          4|    6|         24|
    |cnt_11_V_d1                              |  21|          4|    6|         24|
    |cnt_1_V_address0                         |  38|          7|    3|         21|
    |cnt_1_V_address1                         |  38|          7|    3|         21|
    |cnt_1_V_d0                               |  21|          4|    6|         24|
    |cnt_1_V_d1                               |  21|          4|    6|         24|
    |cnt_2_V_address0                         |  38|          7|    3|         21|
    |cnt_2_V_address1                         |  38|          7|    3|         21|
    |cnt_2_V_d0                               |  21|          4|    6|         24|
    |cnt_2_V_d1                               |  21|          4|    6|         24|
    |cnt_3_V_address0                         |  38|          7|    3|         21|
    |cnt_3_V_address1                         |  38|          7|    3|         21|
    |cnt_3_V_d0                               |  21|          4|    6|         24|
    |cnt_3_V_d1                               |  21|          4|    6|         24|
    |cnt_4_V_address0                         |  38|          7|    3|         21|
    |cnt_4_V_address1                         |  38|          7|    3|         21|
    |cnt_4_V_d0                               |  21|          4|    6|         24|
    |cnt_4_V_d1                               |  21|          4|    6|         24|
    |cnt_5_V_address0                         |  38|          7|    3|         21|
    |cnt_5_V_address1                         |  38|          7|    3|         21|
    |cnt_5_V_d0                               |  21|          4|    6|         24|
    |cnt_5_V_d1                               |  21|          4|    6|         24|
    |cnt_6_V_address0                         |  38|          7|    3|         21|
    |cnt_6_V_address1                         |  38|          7|    3|         21|
    |cnt_6_V_d0                               |  21|          4|    6|         24|
    |cnt_6_V_d1                               |  21|          4|    6|         24|
    |cnt_7_V_address0                         |  38|          7|    3|         21|
    |cnt_7_V_address1                         |  38|          7|    3|         21|
    |cnt_7_V_d0                               |  21|          4|    6|         24|
    |cnt_7_V_d1                               |  21|          4|    6|         24|
    |cnt_8_V_address0                         |  38|          7|    3|         21|
    |cnt_8_V_address1                         |  38|          7|    3|         21|
    |cnt_8_V_d0                               |  21|          4|    6|         24|
    |cnt_8_V_d1                               |  21|          4|    6|         24|
    |cnt_9_V_address0                         |  38|          7|    3|         21|
    |cnt_9_V_address1                         |  38|          7|    3|         21|
    |cnt_9_V_d0                               |  21|          4|    6|         24|
    |cnt_9_V_d1                               |  21|          4|    6|         24|
    |counts_0_address0                        |  15|          3|    1|          3|
    |counts_10_address0                       |  15|          3|    1|          3|
    |counts_11_address0                       |  15|          3|    1|          3|
    |counts_1_address0                        |  15|          3|    1|          3|
    |counts_2_address0                        |  15|          3|    1|          3|
    |counts_3_address0                        |  15|          3|    1|          3|
    |counts_4_address0                        |  15|          3|    1|          3|
    |counts_5_address0                        |  15|          3|    1|          3|
    |counts_6_address0                        |  15|          3|    1|          3|
    |counts_7_address0                        |  15|          3|    1|          3|
    |counts_8_address0                        |  15|          3|    1|          3|
    |counts_9_address0                        |  15|          3|    1|          3|
    |i_0_0_reg_2540                           |   9|          2|    7|         14|
    |indvars_iv125_reg_2470                   |   9|          2|    2|          4|
    |indvars_iv206_reg_2517                   |   9|          2|    4|          8|
    |indvars_iv296_reg_2574                   |   9|          2|    4|          8|
    |indvars_iv316_reg_2562                   |   9|          2|    4|          8|
    |indvars_iv369_reg_2551                   |   9|          2|    2|          4|
    |indvars_iv40_reg_2493                    |   9|          2|    4|          8|
    |indvars_iv60_reg_2481                    |   9|          2|    4|          8|
    |j_0_0_reg_2505                           |   9|          2|    5|         10|
    |k_0_0_reg_2586                           |   9|          2|    5|         10|
    |outputs_0_address0                       |  15|          3|    1|          3|
    |outputs_0_d0                             |  15|          3|   32|         96|
    |outputs_10_address0                      |  15|          3|    1|          3|
    |outputs_10_d0                            |  15|          3|   32|         96|
    |outputs_11_address0                      |  15|          3|    1|          3|
    |outputs_11_d0                            |  15|          3|   32|         96|
    |outputs_1_address0                       |  15|          3|    1|          3|
    |outputs_1_d0                             |  15|          3|   32|         96|
    |outputs_2_address0                       |  15|          3|    1|          3|
    |outputs_2_d0                             |  15|          3|   32|         96|
    |outputs_3_address0                       |  15|          3|    1|          3|
    |outputs_3_d0                             |  15|          3|   32|         96|
    |outputs_4_address0                       |  15|          3|    1|          3|
    |outputs_4_d0                             |  15|          3|   32|         96|
    |outputs_5_address0                       |  15|          3|    1|          3|
    |outputs_5_d0                             |  15|          3|   32|         96|
    |outputs_6_address0                       |  15|          3|    1|          3|
    |outputs_6_d0                             |  15|          3|   32|         96|
    |outputs_7_address0                       |  15|          3|    1|          3|
    |outputs_7_d0                             |  15|          3|   32|         96|
    |outputs_8_address0                       |  15|          3|    1|          3|
    |outputs_8_d0                             |  15|          3|   32|         96|
    |outputs_9_address0                       |  15|          3|    1|          3|
    |outputs_9_d0                             |  15|          3|   32|         96|
    +-----------------------------------------+----+-----------+-----+-----------+
    |Total                                    |2630|        510|  774|       2722|
    +-----------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------------+----+----+-----+-----------+
    |                Name                | FF | LUT| Bits| Const Bits|
    +------------------------------------+----+----+-----+-----------+
    |FR_0_V_load_2_reg_8095              |   7|   0|    7|          0|
    |FR_0_V_load_3_reg_8155              |   7|   0|    7|          0|
    |FR_10_V_load_2_reg_8145             |   7|   0|    7|          0|
    |FR_10_V_load_3_reg_8205             |   7|   0|    7|          0|
    |FR_11_V_load_2_reg_8150             |   7|   0|    7|          0|
    |FR_11_V_load_3_reg_8210             |   7|   0|    7|          0|
    |FR_1_V_load_2_reg_8100              |   7|   0|    7|          0|
    |FR_1_V_load_3_reg_8160              |   7|   0|    7|          0|
    |FR_2_V_load_2_reg_8105              |   7|   0|    7|          0|
    |FR_2_V_load_3_reg_8165              |   7|   0|    7|          0|
    |FR_3_V_load_2_reg_8110              |   7|   0|    7|          0|
    |FR_3_V_load_3_reg_8170              |   7|   0|    7|          0|
    |FR_4_V_load_2_reg_8115              |   7|   0|    7|          0|
    |FR_4_V_load_3_reg_8175              |   7|   0|    7|          0|
    |FR_5_V_load_2_reg_8120              |   7|   0|    7|          0|
    |FR_5_V_load_3_reg_8180              |   7|   0|    7|          0|
    |FR_6_V_load_2_reg_8125              |   7|   0|    7|          0|
    |FR_6_V_load_3_reg_8185              |   7|   0|    7|          0|
    |FR_7_V_load_2_reg_8130              |   7|   0|    7|          0|
    |FR_7_V_load_3_reg_8190              |   7|   0|    7|          0|
    |FR_8_V_load_2_reg_8135              |   7|   0|    7|          0|
    |FR_8_V_load_3_reg_8195              |   7|   0|    7|          0|
    |FR_9_V_load_2_reg_8140              |   7|   0|    7|          0|
    |FR_9_V_load_3_reg_8200              |   7|   0|    7|          0|
    |add_ln12_4_reg_7192                 |   5|   0|    5|          0|
    |add_ln12_5_reg_6920                 |   2|   0|    2|          0|
    |add_ln19_1_reg_7211                 |   4|   0|    4|          0|
    |add_ln19_reg_7316                   |   7|   0|    7|          0|
    |add_ln31_4_reg_8080                 |   5|   0|    5|          0|
    |add_ln31_5_reg_7542                 |   2|   0|    2|          0|
    |add_ln31_6_reg_8085                 |   4|   0|    4|          0|
    |add_ln31_7_reg_8090                 |   4|   0|    4|          0|
    |ap_CS_fsm                           |  11|   0|   11|          0|
    |ap_enable_reg_pp0_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2             |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1             |   1|   0|    1|          0|
    |cnt_0_V_addr_5_reg_7329             |   3|   0|    3|          0|
    |cnt_0_V_addr_6_reg_7478             |   3|   0|    3|          0|
    |cnt_10_V_addr_7_reg_7459            |   3|   0|    3|          0|
    |cnt_10_V_addr_8_reg_7528            |   3|   0|    3|          0|
    |cnt_11_V_addr_8_reg_7473            |   3|   0|    3|          0|
    |cnt_11_V_addr_9_reg_7533            |   3|   0|    3|          0|
    |cnt_1_V_addr_5_reg_7342             |   3|   0|    3|          0|
    |cnt_1_V_addr_6_reg_7483             |   3|   0|    3|          0|
    |cnt_2_V_addr_5_reg_7355             |   3|   0|    3|          0|
    |cnt_2_V_addr_6_reg_7488             |   3|   0|    3|          0|
    |cnt_3_V_addr_6_reg_7368             |   3|   0|    3|          0|
    |cnt_3_V_addr_7_reg_7493             |   3|   0|    3|          0|
    |cnt_4_V_addr_6_reg_7381             |   3|   0|    3|          0|
    |cnt_4_V_addr_7_reg_7498             |   3|   0|    3|          0|
    |cnt_5_V_addr_6_reg_7394             |   3|   0|    3|          0|
    |cnt_5_V_addr_7_reg_7503             |   3|   0|    3|          0|
    |cnt_6_V_addr_6_reg_7407             |   3|   0|    3|          0|
    |cnt_6_V_addr_7_reg_7508             |   3|   0|    3|          0|
    |cnt_7_V_addr_7_reg_7420             |   3|   0|    3|          0|
    |cnt_7_V_addr_8_reg_7513             |   3|   0|    3|          0|
    |cnt_8_V_addr_7_reg_7433             |   3|   0|    3|          0|
    |cnt_8_V_addr_8_reg_7518             |   3|   0|    3|          0|
    |cnt_9_V_addr_7_reg_7446             |   3|   0|    3|          0|
    |cnt_9_V_addr_8_reg_7523             |   3|   0|    3|          0|
    |i_0_0_reg_2540                      |   7|   0|    7|          0|
    |icmp_ln12_reg_6916                  |   1|   0|    1|          0|
    |icmp_ln19_reg_7207                  |   1|   0|    1|          0|
    |icmp_ln19_reg_7207_pp1_iter1_reg    |   1|   0|    1|          0|
    |icmp_ln31_reg_7538                  |   1|   0|    1|          0|
    |icmp_ln31_reg_7538_pp2_iter1_reg    |   1|   0|    1|          0|
    |indvars_iv125_reg_2470              |   2|   0|    2|          0|
    |indvars_iv206_reg_2517              |   4|   0|    4|          0|
    |indvars_iv296_reg_2574              |   4|   0|    4|          0|
    |indvars_iv316_reg_2562              |   4|   0|    4|          0|
    |indvars_iv369_reg_2551              |   2|   0|    2|          0|
    |indvars_iv40_reg_2493               |   4|   0|    4|          0|
    |indvars_iv60_reg_2481               |   4|   0|    4|          0|
    |j_0_0_reg_2505                      |   5|   0|    5|          0|
    |k_0_0_reg_2586                      |   5|   0|    5|          0|
    |or_ln12_2_reg_6970                  |   2|   0|    4|          2|
    |or_ln12_reg_6935                    |   3|   0|    4|          1|
    |or_ln31_1_reg_7654                  |   3|   0|    4|          1|
    |or_ln31_2_reg_7699                  |   2|   0|    4|          2|
    |or_ln31_reg_7609                    |   3|   0|    4|          1|
    |p_090_0217_0_reg_2528               |   1|   0|    1|          0|
    |shl_ln32_8_reg_7824                 |   5|   0|    7|          2|
    |tmp_108_reg_7005                    |   5|   0|    5|          0|
    |tmp_113_reg_7010                    |   5|   0|    5|          0|
    |tmp_114_reg_7015                    |   5|   0|    5|          0|
    |tmp_115_reg_7020                    |   5|   0|    5|          0|
    |tmp_116_reg_7100                    |   5|   0|    7|          2|
    |tmp_117_reg_7112                    |   5|   0|    5|          0|
    |tmp_127_reg_7172                    |   5|   0|    5|          0|
    |tmp_128_reg_7177                    |   5|   0|    5|          0|
    |tmp_129_reg_7182                    |   5|   0|    5|          0|
    |tmp_130_reg_7187                    |   5|   0|    5|          0|
    |tmp_131_reg_7325                    |   1|   0|    1|          0|
    |tmp_131_reg_7325_pp1_iter1_reg      |   1|   0|    1|          0|
    |tmp_139_reg_7338                    |   1|   0|    1|          0|
    |tmp_139_reg_7338_pp1_iter1_reg      |   1|   0|    1|          0|
    |tmp_146_reg_7351                    |   1|   0|    1|          0|
    |tmp_146_reg_7351_pp1_iter1_reg      |   1|   0|    1|          0|
    |tmp_153_reg_7364                    |   1|   0|    1|          0|
    |tmp_153_reg_7364_pp1_iter1_reg      |   1|   0|    1|          0|
    |tmp_160_reg_7377                    |   1|   0|    1|          0|
    |tmp_160_reg_7377_pp1_iter1_reg      |   1|   0|    1|          0|
    |tmp_161_reg_7390                    |   1|   0|    1|          0|
    |tmp_161_reg_7390_pp1_iter1_reg      |   1|   0|    1|          0|
    |tmp_162_reg_7403                    |   1|   0|    1|          0|
    |tmp_162_reg_7403_pp1_iter1_reg      |   1|   0|    1|          0|
    |tmp_163_reg_7416                    |   1|   0|    1|          0|
    |tmp_163_reg_7416_pp1_iter1_reg      |   1|   0|    1|          0|
    |tmp_164_reg_7429                    |   1|   0|    1|          0|
    |tmp_164_reg_7429_pp1_iter1_reg      |   1|   0|    1|          0|
    |tmp_165_reg_7830                    |   5|   0|    5|          0|
    |tmp_166_reg_7835                    |   5|   0|    5|          0|
    |tmp_169_reg_7442                    |   1|   0|    1|          0|
    |tmp_169_reg_7442_pp1_iter1_reg      |   1|   0|    1|          0|
    |tmp_175_reg_7455                    |   1|   0|    1|          0|
    |tmp_175_reg_7455_pp1_iter1_reg      |   1|   0|    1|          0|
    |tmp_181_reg_7468                    |   1|   0|    1|          0|
    |tmp_181_reg_7468_pp1_iter1_reg      |   1|   0|    1|          0|
    |tmp_26_reg_6930                     |   4|   0|    4|          0|
    |tmp_90_reg_6950                     |   4|   0|    4|          0|
    |tmp_91_reg_6955                     |   4|   0|    4|          0|
    |tmp_92_reg_6960                     |   4|   0|    4|          0|
    |tmp_93_reg_6965                     |   4|   0|    4|          0|
    |trunc_ln301_17_reg_7040             |   6|   0|    6|          0|
    |trunc_ln301_18_reg_7045             |   6|   0|    6|          0|
    |trunc_ln301_19_reg_7050             |   6|   0|    6|          0|
    |trunc_ln301_20_reg_7060             |   6|   0|    6|          0|
    |trunc_ln301_21_reg_7065             |   6|   0|    6|          0|
    |trunc_ln301_22_reg_7070             |   6|   0|    6|          0|
    |trunc_ln301_23_reg_7080             |   6|   0|    6|          0|
    |trunc_ln301_24_reg_7085             |   6|   0|    6|          0|
    |trunc_ln301_25_reg_7090             |   6|   0|    6|          0|
    |trunc_ln301_26_reg_7107             |   6|   0|    6|          0|
    |trunc_ln301_27_reg_7117             |   6|   0|    6|          0|
    |trunc_ln301_28_reg_7122             |   6|   0|    6|          0|
    |trunc_ln301_29_reg_7132             |   6|   0|    6|          0|
    |trunc_ln301_30_reg_7137             |   6|   0|    6|          0|
    |trunc_ln301_31_reg_7142             |   6|   0|    6|          0|
    |trunc_ln301_32_reg_7152             |   6|   0|    6|          0|
    |trunc_ln301_33_reg_7157             |   6|   0|    6|          0|
    |trunc_ln301_34_reg_7162             |   6|   0|    6|          0|
    |trunc_ln301_35_reg_7321             |   1|   0|    1|          0|
    |trunc_ln301_36_reg_7334             |   1|   0|    1|          0|
    |trunc_ln301_37_reg_7347             |   1|   0|    1|          0|
    |trunc_ln301_38_reg_7360             |   1|   0|    1|          0|
    |trunc_ln301_39_reg_7373             |   1|   0|    1|          0|
    |trunc_ln301_40_reg_7386             |   1|   0|    1|          0|
    |trunc_ln301_41_reg_7399             |   1|   0|    1|          0|
    |trunc_ln301_42_reg_7412             |   1|   0|    1|          0|
    |trunc_ln301_43_reg_7425             |   1|   0|    1|          0|
    |trunc_ln301_44_reg_7438             |   1|   0|    1|          0|
    |trunc_ln301_45_reg_7451             |   1|   0|    1|          0|
    |trunc_ln301_46_reg_7464             |   1|   0|    1|          0|
    |trunc_ln302_10_reg_7167             |   6|   0|    6|          0|
    |trunc_ln302_6_reg_7055              |   6|   0|    6|          0|
    |trunc_ln302_7_reg_7075              |   6|   0|    6|          0|
    |trunc_ln302_8_reg_7095              |   6|   0|    6|          0|
    |trunc_ln302_9_reg_7127              |   6|   0|    6|          0|
    |trunc_ln302_s_reg_7147              |   6|   0|    6|          0|
    |zext_ln20_reg_7216                  |   4|   0|   64|         60|
    |zext_ln20_reg_7216_pp1_iter1_reg    |   4|   0|   64|         60|
    |zext_ln36_1_reg_7567                |   2|   0|   64|         62|
    |zext_ln36_1_reg_7567_pp2_iter1_reg  |   2|   0|   64|         62|
    +------------------------------------+----+----+-----+-----------+
    |Total                               | 628|   0|  883|        255|
    +------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+---------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  | Source Object |    C Type    |
+------------------------+-----+-----+------------+---------------+--------------+
|s_axi_AXILiteS_AWVALID  |  in |    1|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_AWREADY  | out |    1|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_AWADDR   |  in |   10|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_WVALID   |  in |    1|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_WREADY   | out |    1|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_WDATA    |  in |   32|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_WSTRB    |  in |    4|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_ARVALID  |  in |    1|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_ARREADY  | out |    1|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_ARADDR   |  in |   10|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_RVALID   | out |    1|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_RREADY   |  in |    1|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_RDATA    | out |   32|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_RRESP    | out |    2|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_BVALID   | out |    1|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_BREADY   |  in |    1|    s_axi   |    AXILiteS   |     array    |
|s_axi_AXILiteS_BRESP    | out |    2|    s_axi   |    AXILiteS   |     array    |
|ap_clk                  |  in |    1| ap_ctrl_hs | estimate_FR_2 | return value |
|ap_rst_n                |  in |    1| ap_ctrl_hs | estimate_FR_2 | return value |
|interrupt               | out |    1| ap_ctrl_hs | estimate_FR_2 | return value |
+------------------------+-----+-----+------------+---------------+--------------+

