Fitter report for Microcomputer
Tue Jan 17 21:51:28 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 17 21:51:28 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Microcomputer                                   ;
; Top-level Entity Name              ; Microcomputer                                   ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,756 / 4,608 ( 60 % )                          ;
;     Total combinational functions  ; 2,574 / 4,608 ( 56 % )                          ;
;     Dedicated logic registers      ; 771 / 4,608 ( 17 % )                            ;
; Total registers                    ; 771                                             ;
; Total pins                         ; 61 / 89 ( 69 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 65,536 / 119,808 ( 55 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3432 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3432 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3429    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/doug_000/Documents/GitHub/MultiComp/Z80-CP_M-IO-Port/output_files/Microcomputer.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 2,756 / 4,608 ( 60 % )    ;
;     -- Combinational with no register       ; 1985                      ;
;     -- Register only                        ; 182                       ;
;     -- Combinational with a register        ; 589                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1680                      ;
;     -- 3 input functions                    ; 519                       ;
;     -- <=2 input functions                  ; 375                       ;
;     -- Register only                        ; 182                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2340                      ;
;     -- arithmetic mode                      ; 234                       ;
;                                             ;                           ;
; Total registers*                            ; 771 / 4,851 ( 16 % )      ;
;     -- Dedicated logic registers            ; 771 / 4,608 ( 17 % )      ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 199 / 288 ( 69 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 61 / 89 ( 69 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 7                         ;
; M4Ks                                        ; 16 / 26 ( 62 % )          ;
; Total block memory bits                     ; 65,536 / 119,808 ( 55 % ) ;
; Total block memory implementation bits      ; 73,728 / 119,808 ( 62 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 7 / 8 ( 88 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 26% / 24% / 27%           ;
; Peak interconnect usage (total/H/V)         ; 31% / 31% / 32%           ;
; Maximum fan-out                             ; 337                       ;
; Highest non-global fan-out                  ; 237                       ;
; Total fan-out                               ; 11949                     ;
; Average fan-out                             ; 3.38                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2756 / 4608 ( 60 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1985                 ; 0                              ;
;     -- Register only                        ; 182                  ; 0                              ;
;     -- Combinational with a register        ; 589                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1680                 ; 0                              ;
;     -- 3 input functions                    ; 519                  ; 0                              ;
;     -- <=2 input functions                  ; 375                  ; 0                              ;
;     -- Register only                        ; 182                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2340                 ; 0                              ;
;     -- arithmetic mode                      ; 234                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 771                  ; 0                              ;
;     -- Dedicated logic registers            ; 771 / 4608 ( 17 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 199 / 288 ( 69 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 61                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 65536                ; 0                              ;
; Total RAM block bits                        ; 73728                ; 0                              ;
; M4K                                         ; 16 / 26 ( 61 % )     ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 7 / 10 ( 70 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 11949                ; 0                              ;
;     -- Registered Connections               ; 4781                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 5                    ; 0                              ;
;     -- Output Ports                         ; 46                   ; 0                              ;
;     -- Bidir Ports                          ; 10                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk     ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n_reset ; 144   ; 2        ; 1            ; 14           ; 3           ; 237                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; rxd1    ; 101   ; 3        ; 28           ; 11           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; rxd2    ; 99    ; 3        ; 28           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; sdMISO  ; 92    ; 3        ; 28           ; 8            ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; driveLED        ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hSync           ; 71    ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ioOut8[0]       ; 47    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ioOut8[1]       ; 48    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ioOut8[2]       ; 44    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ioOut8[3]       ; 45    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ioOut8[4]       ; 42    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ioOut8[5]       ; 43    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ioOut8[6]       ; 40    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ioOut8[7]       ; 41    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_ChipSS        ; 25    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_sRamCS        ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_sRamOE        ; 134   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_sRamWE        ; 4     ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; rts1            ; 104   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; rts2            ; 96    ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdCS            ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdMOSI          ; 93    ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdSCLK          ; 94    ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[0]  ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[10] ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[11] ; 136   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[12] ; 28    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[13] ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[14] ; 30    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[15] ; 8     ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[1]  ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[2]  ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[3]  ; 133   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[4]  ; 135   ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[5]  ; 137   ; 2        ; 3            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[6]  ; 141   ; 2        ; 1            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[7]  ; 143   ; 2        ; 1            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[8]  ; 142   ; 2        ; 1            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[9]  ; 139   ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; txd1            ; 103   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; txd2            ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vSync           ; 72    ; 4        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video           ; 75    ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoB0         ; 64    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoB1         ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoG0         ; 67    ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoG1         ; 65    ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoR0         ; 70    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoR1         ; 69    ; 4        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoSync       ; 74    ; 3        ; 28           ; 1            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ps2Clk      ; 86    ; 3        ; 28           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ps2Data     ; 87    ; 3        ; 28           ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramData[0] ; 119   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR              ; -                   ;
; sramData[1] ; 115   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR              ; -                   ;
; sramData[2] ; 113   ; 2        ; 26           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR              ; -                   ;
; sramData[3] ; 112   ; 2        ; 26           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR              ; -                   ;
; sramData[4] ; 114   ; 2        ; 26           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR              ; -                   ;
; sramData[5] ; 118   ; 2        ; 21           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR              ; -                   ;
; sramData[6] ; 120   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR              ; -                   ;
; sramData[7] ; 122   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; n_memWR              ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 10 / 19 ( 53 % )  ; 3.3V          ; --           ;
; 2        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 15 / 23 ( 65 % )  ; 3.3V          ; --           ;
; 4        ; 16 / 24 ( 67 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 2          ; 1        ; driveLED                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; n_sRamWE                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; sramAddress[15]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 10       ; 13         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                          ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; sramAddress[13]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; n_ChipSS                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 27       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 28       ; 32         ; 1        ; sramAddress[12]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; sramAddress[14]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 32       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; ioOut8[6]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; ioOut8[7]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; ioOut8[4]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; ioOut8[5]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; ioOut8[2]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; ioOut8[3]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; ioOut8[0]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; ioOut8[1]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 58       ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 63         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 64         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; videoB1                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; videoB0                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; videoG1                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; videoG0                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; videoR1                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; videoR0                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; hSync                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; vSync                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 85         ; 3        ; videoSync                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; video                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 82       ; 99         ; 3        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; ps2Clk                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; ps2Data                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; sdMISO                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 93       ; 110        ; 3        ; sdMOSI                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; sdSCLK                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; rts2                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; sdCS                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; rxd2                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 100      ; 120        ; 3        ; txd2                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; rxd1                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 102      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; txd1                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; rts1                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; sramData[3]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; sramData[2]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; sramData[4]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; sramData[1]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; sramData[5]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; sramData[0]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; sramData[6]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; sramAddress[0]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; sramData[7]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; sramAddress[1]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; n_sRamCS                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; sramAddress[2]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; sramAddress[10]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; sramAddress[3]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; n_sRamOE                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; sramAddress[4]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; sramAddress[11]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; sramAddress[5]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; sramAddress[9]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; sramAddress[6]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; sramAddress[8]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; sramAddress[7]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; n_reset                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                  ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------+--------------+
; |Microcomputer                            ; 2756 (72)   ; 771 (27)                  ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 61   ; 0            ; 1985 (45)    ; 182 (0)           ; 589 (37)         ; |Microcomputer                                                                                       ; work         ;
;    |OUT_LATCH:latchIO|                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |Microcomputer|OUT_LATCH:latchIO                                                                     ; work         ;
;    |T80s:cpu1|                            ; 2035 (17)   ; 346 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1685 (5)     ; 63 (0)            ; 287 (12)         ; |Microcomputer|T80s:cpu1                                                                             ; work         ;
;       |T80:u0|                            ; 2018 (830)  ; 334 (206)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1680 (633)   ; 63 (14)           ; 275 (200)        ; |Microcomputer|T80s:cpu1|T80:u0                                                                      ; work         ;
;          |T80_ALU:alu|                    ; 409 (409)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 408 (408)    ; 0 (0)             ; 1 (1)            ; |Microcomputer|T80s:cpu1|T80:u0|T80_ALU:alu                                                          ; work         ;
;          |T80_MCode:mcode|                ; 457 (457)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 451 (451)    ; 0 (0)             ; 6 (6)            ; |Microcomputer|T80s:cpu1|T80:u0|T80_MCode:mcode                                                      ; work         ;
;          |T80_Reg:Regs|                   ; 332 (332)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 188 (188)    ; 49 (49)           ; 95 (95)          ; |Microcomputer|T80s:cpu1|T80:u0|T80_Reg:Regs                                                         ; work         ;
;    |Z80_CPM_BASIC_ROM:rom1|               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Microcomputer|Z80_CPM_BASIC_ROM:rom1                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Microcomputer|Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_4391:auto_generated| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Microcomputer|Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated ; work         ;
;    |bufferedUART:io1|                     ; 320 (320)   ; 212 (212)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 75 (75)           ; 137 (137)        ; |Microcomputer|bufferedUART:io1                                                                      ; work         ;
;    |sd_controller:sd1|                    ; 324 (324)   ; 177 (177)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (147)    ; 40 (40)           ; 137 (137)        ; |Microcomputer|sd_controller:sd1                                                                     ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; ps2Clk          ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ps2Data         ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sramData[0]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[1]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[2]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[3]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[4]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[5]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[6]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[7]     ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramAddress[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[10] ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[11] ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[12] ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[13] ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[14] ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[15] ; Output   ; --            ; --            ; --                    ; --  ;
; n_sRamWE        ; Output   ; --            ; --            ; --                    ; --  ;
; n_sRamCS        ; Output   ; --            ; --            ; --                    ; --  ;
; n_sRamOE        ; Output   ; --            ; --            ; --                    ; --  ;
; txd1            ; Output   ; --            ; --            ; --                    ; --  ;
; rts1            ; Output   ; --            ; --            ; --                    ; --  ;
; rxd2            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; txd2            ; Output   ; --            ; --            ; --                    ; --  ;
; rts2            ; Output   ; --            ; --            ; --                    ; --  ;
; videoSync       ; Output   ; --            ; --            ; --                    ; --  ;
; video           ; Output   ; --            ; --            ; --                    ; --  ;
; videoR0         ; Output   ; --            ; --            ; --                    ; --  ;
; videoG0         ; Output   ; --            ; --            ; --                    ; --  ;
; videoB0         ; Output   ; --            ; --            ; --                    ; --  ;
; videoR1         ; Output   ; --            ; --            ; --                    ; --  ;
; videoG1         ; Output   ; --            ; --            ; --                    ; --  ;
; videoB1         ; Output   ; --            ; --            ; --                    ; --  ;
; hSync           ; Output   ; --            ; --            ; --                    ; --  ;
; vSync           ; Output   ; --            ; --            ; --                    ; --  ;
; n_ChipSS        ; Output   ; --            ; --            ; --                    ; --  ;
; sdCS            ; Output   ; --            ; --            ; --                    ; --  ;
; sdMOSI          ; Output   ; --            ; --            ; --                    ; --  ;
; sdSCLK          ; Output   ; --            ; --            ; --                    ; --  ;
; driveLED        ; Output   ; --            ; --            ; --                    ; --  ;
; ioOut8[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; ioOut8[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; ioOut8[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; ioOut8[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; ioOut8[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; ioOut8[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; ioOut8[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; ioOut8[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; n_reset         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clk             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sdMISO          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; rxd1            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; ps2Clk                                                 ;                   ;         ;
; ps2Data                                                ;                   ;         ;
; sramData[0]                                            ;                   ;         ;
;      - cpuDataIn[0]~3                                  ; 0                 ; 6       ;
; sramData[1]                                            ;                   ;         ;
;      - cpuDataIn[1]~5                                  ; 0                 ; 6       ;
; sramData[2]                                            ;                   ;         ;
;      - cpuDataIn[2]~15                                 ; 1                 ; 6       ;
; sramData[3]                                            ;                   ;         ;
;      - cpuDataIn[3]~23                                 ; 0                 ; 6       ;
; sramData[4]                                            ;                   ;         ;
;      - cpuDataIn[4]~20                                 ; 0                 ; 6       ;
; sramData[5]                                            ;                   ;         ;
;      - cpuDataIn[5]~17                                 ; 1                 ; 6       ;
; sramData[6]                                            ;                   ;         ;
;      - cpuDataIn[6]~9                                  ; 1                 ; 6       ;
; sramData[7]                                            ;                   ;         ;
;      - cpuDataIn[7]~12                                 ; 0                 ; 6       ;
; rxd2                                                   ;                   ;         ;
; n_reset                                                ;                   ;         ;
;      - n_RomActive                                     ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[0]                             ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|XY_Ind                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|XY_State[0]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|XY_State[1]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ISet[0]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ISet[1]                        ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[0]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[1]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[2]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[3]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[4]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[5]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[6]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IR[7]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[0]                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[0]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[1]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[2]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[3]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[4]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[5]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[6]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[7]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[8]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[9]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[10]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[11]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[12]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[13]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[14]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|A[15]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[0]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TState[2]                      ; 1                 ; 6       ;
;      - OUT_LATCH:latchIO|Q_tmp[0]                      ; 1                 ; 6       ;
;      - OUT_LATCH:latchIO|Q_tmp[1]                      ; 1                 ; 6       ;
;      - OUT_LATCH:latchIO|Q_tmp[2]                      ; 1                 ; 6       ;
;      - OUT_LATCH:latchIO|Q_tmp[3]                      ; 1                 ; 6       ;
;      - OUT_LATCH:latchIO|Q_tmp[4]                      ; 1                 ; 6       ;
;      - OUT_LATCH:latchIO|Q_tmp[5]                      ; 1                 ; 6       ;
;      - OUT_LATCH:latchIO|Q_tmp[6]                      ; 1                 ; 6       ;
;      - OUT_LATCH:latchIO|Q_tmp[7]                      ; 1                 ; 6       ;
;      - sd_controller:sd1|sclk_sig                      ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_mode                      ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[0]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[1]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[2]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[3]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[4]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[5]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[6]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|MCycle[1]                      ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|MCycle[2]                      ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[8]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[9]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[10]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[11]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[12]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[13]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[14]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[15]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[1]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[0]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[2]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[3]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[4]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[5]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[6]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|DO[7]                          ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[7]                       ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[6]                       ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[5]                       ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[4]                       ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[3]                       ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[2]                       ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[1]                       ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[0]                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|MCycles[0]                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|MCycles[1]                     ; 1                 ; 6       ;
;      - T80s:cpu1|WR_n                                  ; 1                 ; 6       ;
;      - T80s:cpu1|MREQ_n                                ; 1                 ; 6       ;
;      - T80s:cpu1|RD_n                                  ; 1                 ; 6       ;
;      - T80s:cpu1|IORQ_n                                ; 1                 ; 6       ;
;      - sd_controller:sd1|sdCS                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|MCycle[0]                      ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[6]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[0]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[2]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[7]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[0]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TState[0]                      ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TState[1]                      ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[1]                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[1]                          ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[1]                             ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[1]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[2]                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[2]                          ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[2]                             ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[2]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[3]                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[3]                          ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[3]                             ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[3]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[4]                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[4]                          ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[4]                             ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[4]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[5]                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[5]                          ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[5]                             ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[5]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[6]                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[6]                          ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[6]                             ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[6]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[7]                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[7]                          ; 1                 ; 6       ;
;      - T80s:cpu1|DI_Reg[7]                             ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PC[7]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|R[7]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[8]                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[8]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[0]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[0]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[9]                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[9]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[1]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[1]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[10]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[10]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[2]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[2]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[11]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[11]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[3]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[3]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[12]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[12]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[4]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[4]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[13]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[13]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[5]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[5]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[14]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[14]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[6]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[6]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|TmpAddr[15]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|SP[15]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ACC[7]                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|I[7]                           ; 1                 ; 6       ;
;      - sd_controller:sd1|state.rst                     ; 1                 ; 6       ;
;      - sd_controller:sd1|state.init                    ; 1                 ; 6       ;
;      - sd_controller:sd1|state.write_block_data        ; 1                 ; 6       ;
;      - sd_controller:sd1|state.write_block_byte        ; 1                 ; 6       ;
;      - sd_controller:sd1|state.idle                    ; 1                 ; 6       ;
;      - sd_controller:sd1|data_sig[7]~2                 ; 1                 ; 6       ;
;      - sd_controller:sd1|state.send_cmd                ; 1                 ; 6       ;
;      - sd_controller:sd1|state.read_block_cmd          ; 1                 ; 6       ;
;      - sd_controller:sd1|state.write_block_cmd         ; 1                 ; 6       ;
;      - sd_controller:sd1|state.cmd55                   ; 1                 ; 6       ;
;      - sd_controller:sd1|state.cmd41                   ; 1                 ; 6       ;
;      - sd_controller:sd1|state.cmd0                    ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_out[55]~2                 ; 1                 ; 6       ;
;      - sd_controller:sd1|state.write_block_wait        ; 1                 ; 6       ;
;      - sd_controller:sd1|state.write_block_init        ; 1                 ; 6       ;
;      - sd_controller:sd1|state.poll_cmd                ; 1                 ; 6       ;
;      - sd_controller:sd1|state.read_block_data         ; 1                 ; 6       ;
;      - sd_controller:sd1|state.read_block_wait         ; 1                 ; 6       ;
;      - sd_controller:sd1|state.receive_byte_wait       ; 1                 ; 6       ;
;      - sd_controller:sd1|state.receive_byte            ; 1                 ; 6       ;
;      - sd_controller:sd1|init_busy                     ; 1                 ; 6       ;
;      - sd_controller:sd1|block_busy                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Alternate                      ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ALU_Op_r[0]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ALU_Op_r[1]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ALU_Op_r[3]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|ALU_Op_r[2]                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Save_ALU_r                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Read_To_Reg_r[0]               ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Read_To_Reg_r[4]               ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Auto_Wait_t1                   ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Read_To_Reg_r[2]               ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Read_To_Reg_r[1]               ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Read_To_Reg_r[3]               ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Halt_FF                        ; 1                 ; 6       ;
;      - sd_controller:sd1|sd_read_flag                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Pre_XY_F_M[1]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Pre_XY_F_M[0]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|MCycles[2]                     ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|No_BTR                         ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Pre_XY_F_M[2]                  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[4]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[1]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[6]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Z16_r                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Arith16_r                      ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[0]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|PreserveC_r                    ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[2]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|IntE_FF2                       ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[7]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|BTR_r                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[0]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[1]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[2]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[3]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[4]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[5]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[6]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Ap[7]                          ; 1                 ; 6       ;
;      - sd_controller:sd1|bit_counter[2]~11             ; 1                 ; 6       ;
;      - sd_controller:sd1|response_mode                 ; 1                 ; 6       ;
;      - sd_controller:sd1|byte_counter[9]~3             ; 1                 ; 6       ;
;      - sd_controller:sd1|sd_write_flag~1               ; 1                 ; 6       ;
;      - sd_controller:sd1|return_state.cmd55            ; 1                 ; 6       ;
;      - sd_controller:sd1|return_state.cmd41            ; 1                 ; 6       ;
;      - sd_controller:sd1|return_state.write_block_init ; 1                 ; 6       ;
;      - sd_controller:sd1|return_state.poll_cmd         ; 1                 ; 6       ;
;      - sd_controller:sd1|return_state.read_block_wait  ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[4]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[1]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[5]                           ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|F[3]                           ; 1                 ; 6       ;
;      - sd_controller:sd1|return_state.cmd0~1           ; 1                 ; 6       ;
;      - sd_controller:sd1|block_start_ack               ; 1                 ; 6       ;
;      - sd_controller:sd1|recv_data[0]~0                ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[5]                          ; 1                 ; 6       ;
;      - T80s:cpu1|T80:u0|Fp[3]                          ; 1                 ; 6       ;
;      - sd_controller:sd1|data_sig[0]                   ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_out[47]                   ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_out[45]                   ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_out[44]                   ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_out[43]                   ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_out[40]                   ; 1                 ; 6       ;
; clk                                                    ;                   ;         ;
; sdMISO                                                 ;                   ;         ;
;      - sd_controller:sd1|bit_counter[1]~9              ; 1                 ; 6       ;
;      - sd_controller:sd1|bit_counter[7]~12             ; 1                 ; 6       ;
;      - sd_controller:sd1|bit_counter[2]~20             ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector96~1                  ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector96~2                  ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector96~3                  ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector86~1                  ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector92~7                  ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector92~10                 ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector142~0                 ; 1                 ; 6       ;
;      - sd_controller:sd1|recv_data[0]~0                ; 1                 ; 6       ;
; rxd1                                                   ;                   ;         ;
;      - bufferedUART:io1|process_1~0                    ; 0                 ; 6       ;
;      - bufferedUART:io1|rxdFiltered~0                  ; 0                 ; 6       ;
;      - bufferedUART:io1|process_1~4                    ; 0                 ; 6       ;
;      - bufferedUART:io1|rxFilter[0]~10                 ; 0                 ; 6       ;
+--------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                  ;
+---------------------------------------------+-------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                        ; Location          ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+-------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Equal0~0                                    ; LCCOMB_X19_Y6_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LessThan1~0                                 ; LCCOMB_X19_Y9_N2  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LessThan2~0                                 ; LCCOMB_X1_Y6_N16  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|ACC[1]~37                  ; LCCOMB_X15_Y4_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|A[0]                       ; LCFF_X18_Y7_N17   ; 49      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|A[0]~13                    ; LCCOMB_X18_Y7_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|A[12]                      ; LCFF_X15_Y6_N9    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|BusA[0]~1                  ; LCCOMB_X8_Y6_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|DO[7]~17                   ; LCCOMB_X15_Y4_N0  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|Equal0~2                   ; LCCOMB_X13_Y7_N16 ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|Equal38~0                  ; LCCOMB_X10_Y7_N10 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|F[5]~67                    ; LCCOMB_X10_Y7_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|F~20                       ; LCCOMB_X13_Y6_N18 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|IR[1]~2                    ; LCCOMB_X18_Y8_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|ISet[0]~3                  ; LCCOMB_X10_Y8_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|ISet[1]                    ; LCFF_X12_Y7_N17   ; 70      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|I[0]~0                     ; LCCOMB_X12_Y4_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|PC[3]~24                   ; LCCOMB_X17_Y3_N0  ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|PC[3]~28                   ; LCCOMB_X17_Y3_N26 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|Pre_XY_F_M[2]~0            ; LCCOMB_X18_Y10_N4 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|R[2]~11                    ; LCCOMB_X12_Y4_N24 ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|R[2]~12                    ; LCCOMB_X10_Y4_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|SP[10]~27                  ; LCCOMB_X9_Y2_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|SP[4]~8                    ; LCCOMB_X9_Y1_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0]~6 ; LCCOMB_X8_Y7_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0]~5 ; LCCOMB_X7_Y8_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0]~4 ; LCCOMB_X8_Y8_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0]~7 ; LCCOMB_X9_Y7_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][0]~2 ; LCCOMB_X8_Y9_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0]~0 ; LCCOMB_X9_Y9_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0]~1 ; LCCOMB_X8_Y7_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0]~3 ; LCCOMB_X7_Y9_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][0]~6 ; LCCOMB_X9_Y5_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][0]~5 ; LCCOMB_X8_Y8_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][0]~4 ; LCCOMB_X10_Y6_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][0]~7 ; LCCOMB_X8_Y8_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][0]~2 ; LCCOMB_X7_Y4_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][0]~0 ; LCCOMB_X10_Y7_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][0]~1 ; LCCOMB_X8_Y4_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][0]~3 ; LCCOMB_X8_Y8_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|TmpAddr[6]~31              ; LCCOMB_X13_Y2_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|TmpAddr[8]~43              ; LCCOMB_X12_Y2_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; T80s:cpu1|T80:u0|XY_State[1]~1              ; LCCOMB_X7_Y12_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|LessThan3~1                ; LCCOMB_X19_Y3_N16 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|LessThan4~1                ; LCCOMB_X19_Y2_N4  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|reset~0                    ; LCCOMB_X19_Y5_N16 ; 45      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBitCount[0]~0            ; LCCOMB_X24_Y5_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~222               ; LCCOMB_X20_Y5_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~224               ; LCCOMB_X20_Y2_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~226               ; LCCOMB_X21_Y4_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~228               ; LCCOMB_X19_Y4_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~230               ; LCCOMB_X21_Y3_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~232               ; LCCOMB_X21_Y3_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~234               ; LCCOMB_X20_Y7_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~236               ; LCCOMB_X21_Y5_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~238               ; LCCOMB_X20_Y3_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~240               ; LCCOMB_X20_Y3_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~242               ; LCCOMB_X21_Y6_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~244               ; LCCOMB_X21_Y5_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~246               ; LCCOMB_X19_Y7_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~248               ; LCCOMB_X20_Y6_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~250               ; LCCOMB_X20_Y5_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~252               ; LCCOMB_X20_Y7_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxClockCount[5]~14         ; LCCOMB_X21_Y5_N4  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxCurrentByteBuffer[0]~1   ; LCCOMB_X19_Y2_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxFilter[0]~10             ; LCCOMB_X20_Y8_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxInPointer[0]~15          ; LCCOMB_X18_Y2_N28 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxReadPointer[0]~14        ; LCCOMB_X19_Y3_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|txBuffer[0]~0              ; LCCOMB_X20_Y1_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|txClockCount[1]~10         ; LCCOMB_X19_Y1_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|txClockCount[1]~9          ; LCCOMB_X18_Y1_N30 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clk                                         ; PIN_17            ; 59      ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; comb                                        ; LCCOMB_X18_Y5_N8  ; 14      ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; comb~7                                      ; LCCOMB_X19_Y5_N18 ; 12      ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; comb~8                                      ; LCCOMB_X19_Y5_N0  ; 34      ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; comb~9                                      ; LCCOMB_X19_Y5_N30 ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; cpuClock                                    ; LCFF_X19_Y9_N1    ; 10      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; cpuClock                                    ; LCFF_X19_Y9_N1    ; 337     ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; n_ioWR                                      ; LCCOMB_X19_Y5_N22 ; 4       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; n_memWR                                     ; LCCOMB_X19_Y5_N10 ; 8       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; n_reset                                     ; PIN_144           ; 237     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; n_sdChipCS~1                                ; LCCOMB_X19_Y5_N20 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdClock                                     ; LCFF_X1_Y6_N13    ; 142     ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sd_controller:sd1|Equal5~0                  ; LCCOMB_X24_Y7_N0  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|Equal5~1                  ; LCCOMB_X27_Y7_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|Equal5~2                  ; LCCOMB_X24_Y8_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|LessThan1~2               ; LCCOMB_X14_Y3_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|Selector88~0              ; LCCOMB_X24_Y7_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|bit_counter[2]~21         ; LCCOMB_X25_Y6_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|bit_counter[7]~15         ; LCCOMB_X26_Y6_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|block_read~1              ; LCCOMB_X15_Y3_N18 ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|byte_counter[9]~3         ; LCCOMB_X24_Y6_N2  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|cmd_out[55]~2             ; LCCOMB_X25_Y8_N22 ; 50      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|data_sig[7]~2             ; LCCOMB_X22_Y6_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|process_1~4               ; LCCOMB_X27_Y6_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|process_6~0               ; LCCOMB_X15_Y3_N14 ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|recv_data[0]~1            ; LCCOMB_X22_Y8_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|return_state.cmd0~1       ; LCCOMB_X25_Y3_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|state.receive_byte        ; LCFF_X24_Y7_N21   ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|state.send_cmd            ; LCFF_X26_Y7_N27   ; 59      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|state.write_block_byte    ; LCFF_X25_Y7_N27   ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|state.write_block_data    ; LCFF_X22_Y6_N19   ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; serialClkCount[15]                          ; LCFF_X27_Y8_N23   ; 178     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------------------------+-------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                            ;
+--------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name               ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------+-------------------+---------+----------------------+------------------+---------------------------+
; clk                ; PIN_17            ; 59      ; Global Clock         ; GCLK2            ; --                        ;
; comb               ; LCCOMB_X18_Y5_N8  ; 14      ; Global Clock         ; GCLK0            ; --                        ;
; comb~7             ; LCCOMB_X19_Y5_N18 ; 12      ; Global Clock         ; GCLK4            ; --                        ;
; comb~8             ; LCCOMB_X19_Y5_N0  ; 34      ; Global Clock         ; GCLK5            ; --                        ;
; cpuClock           ; LCFF_X19_Y9_N1    ; 337     ; Global Clock         ; GCLK7            ; --                        ;
; sdClock            ; LCFF_X1_Y6_N13    ; 142     ; Global Clock         ; GCLK1            ; --                        ;
; serialClkCount[15] ; LCFF_X27_Y8_N23   ; 178     ; Global Clock         ; GCLK6            ; --                        ;
+--------------------+-------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------+
; Non-Global High Fan-Out Signals                              ;
+----------------------------------------------------+---------+
; Name                                               ; Fan-Out ;
+----------------------------------------------------+---------+
; n_reset                                            ; 237     ;
; T80s:cpu1|T80:u0|IR[1]                             ; 203     ;
; T80s:cpu1|T80:u0|IR[0]                             ; 193     ;
; T80s:cpu1|T80:u0|IR[2]                             ; 174     ;
; T80s:cpu1|T80:u0|IR[3]                             ; 147     ;
; T80s:cpu1|T80:u0|IR[6]                             ; 121     ;
; T80s:cpu1|T80:u0|IR[4]                             ; 109     ;
; T80s:cpu1|T80:u0|IR[5]                             ; 107     ;
; T80s:cpu1|T80:u0|IR[7]                             ; 100     ;
; T80s:cpu1|T80:u0|MCycle[1]                         ; 89      ;
; T80s:cpu1|T80:u0|MCycle[0]                         ; 79      ;
; T80s:cpu1|T80:u0|MCycle[2]                         ; 76      ;
; T80s:cpu1|T80:u0|ISet[1]                           ; 70      ;
; T80s:cpu1|T80:u0|RegAddrA[1]~10                    ; 64      ;
; T80s:cpu1|T80:u0|RegAddrA[0]~8                     ; 64      ;
; sd_controller:sd1|state.send_cmd                   ; 59      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~2          ; 57      ;
; T80s:cpu1|T80:u0|ALU_Op_r[0]                       ; 50      ;
; sd_controller:sd1|cmd_out[55]~2                    ; 50      ;
; T80s:cpu1|T80:u0|A[0]                              ; 49      ;
; T80s:cpu1|T80:u0|RegAddrB[1]~1                     ; 48      ;
; T80s:cpu1|T80:u0|RegAddrB[0]~0                     ; 48      ;
; T80s:cpu1|T80:u0|RegAddrC[1]                       ; 48      ;
; T80s:cpu1|T80:u0|RegAddrC[0]                       ; 48      ;
; T80s:cpu1|T80:u0|ALU_Op_r[1]                       ; 45      ;
; bufferedUART:io1|reset~0                           ; 45      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~3          ; 40      ;
; T80s:cpu1|T80:u0|ISet[0]                           ; 40      ;
; T80s:cpu1|T80:u0|process_0~1                       ; 38      ;
; sd_controller:sd1|state.write_block_data           ; 36      ;
; bufferedUART:io1|rxReadPointer[0]                  ; 36      ;
; bufferedUART:io1|rxReadPointer[1]                  ; 36      ;
; bufferedUART:io1|rxReadPointer[2]                  ; 36      ;
; bufferedUART:io1|rxReadPointer[3]                  ; 36      ;
; T80s:cpu1|T80:u0|RegDIL[2]~0                       ; 32      ;
; T80s:cpu1|T80:u0|RegAddrA[2]~13                    ; 32      ;
; sd_controller:sd1|state.cmd0                       ; 31      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~4          ; 31      ;
; T80s:cpu1|T80:u0|ALU_Op_r[2]                       ; 29      ;
; T80s:cpu1|DI_Reg[7]                                ; 29      ;
; sd_controller:sd1|Selector42~4                     ; 28      ;
; T80s:cpu1|T80:u0|Equal0~2                          ; 28      ;
; T80s:cpu1|T80:u0|TState[0]                         ; 28      ;
; T80s:cpu1|T80:u0|A[0]~8                            ; 27      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~21 ; 27      ;
; T80s:cpu1|T80:u0|TState[2]                         ; 26      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux100~0          ; 26      ;
; T80s:cpu1|T80:u0|A[2]                              ; 26      ;
; T80s:cpu1|T80:u0|A[1]                              ; 26      ;
; sd_controller:sd1|Selector16~0                     ; 25      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~1          ; 25      ;
; T80s:cpu1|T80:u0|Equal38~0                         ; 24      ;
; T80s:cpu1|T80:u0|TState[1]                         ; 24      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux255~0          ; 24      ;
; sd_controller:sd1|state.receive_byte               ; 23      ;
; sd_controller:sd1|state.idle                       ; 23      ;
; T80s:cpu1|T80:u0|A[3]                              ; 23      ;
; sd_controller:sd1|sclk_sig                         ; 22      ;
; bufferedUART:io1|rxInPointer[0]                    ; 22      ;
; bufferedUART:io1|rxInPointer[1]                    ; 22      ;
; bufferedUART:io1|rxInPointer[2]                    ; 22      ;
; bufferedUART:io1|rxInPointer[3]                    ; 22      ;
; bufferedUART:io1|rxInPointer[0]~14                 ; 20      ;
; T80s:cpu1|T80:u0|F[1]                              ; 20      ;
; T80s:cpu1|T80:u0|ALU_Op_r[3]                       ; 20      ;
; T80s:cpu1|Equal1~0                                 ; 20      ;
; sd_controller:sd1|Equal11~0                        ; 20      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux64~0           ; 20      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux12~0           ; 20      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~0          ; 20      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|process_0~0           ; 19      ;
; T80s:cpu1|T80:u0|Equal3~3                          ; 19      ;
; T80s:cpu1|T80:u0|A[7]                              ; 19      ;
; T80s:cpu1|T80:u0|A[6]                              ; 19      ;
; T80s:cpu1|T80:u0|A[5]                              ; 19      ;
; T80s:cpu1|T80:u0|A[4]                              ; 19      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux253~9          ; 18      ;
; T80s:cpu1|T80:u0|F~20                              ; 18      ;
; n_interface1CS~2                                   ; 18      ;
; T80s:cpu1|T80:u0|A[12]                             ; 18      ;
; bufferedUART:io1|rxCurrentByteBuffer[3]            ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[4]            ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[5]            ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[2]            ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[7]            ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[6]            ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[1]            ; 17      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux271~1          ; 17      ;
; T80s:cpu1|T80:u0|BusA[5]                           ; 17      ;
; T80s:cpu1|T80:u0|BusA[7]                           ; 17      ;
; sd_controller:sd1|bit_counter[1]~0                 ; 17      ;
; T80s:cpu1|T80:u0|Equal4~5                          ; 17      ;
; T80s:cpu1|T80:u0|A[11]                             ; 17      ;
; T80s:cpu1|T80:u0|A[10]                             ; 17      ;
; T80s:cpu1|T80:u0|A[9]                              ; 17      ;
; T80s:cpu1|T80:u0|A[8]                              ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[0]            ; 16      ;
; T80s:cpu1|T80:u0|BusA[0]~0                         ; 16      ;
; T80s:cpu1|T80:u0|RegAddrB[2]~2                     ; 16      ;
; T80s:cpu1|T80:u0|RegDIL[2]~1                       ; 16      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux11~0               ; 16      ;
; T80s:cpu1|T80:u0|A[0]~13                           ; 16      ;
; T80s:cpu1|T80:u0|Equal4~1                          ; 16      ;
; T80s:cpu1|T80:u0|RegAddrC[2]                       ; 16      ;
; sd_controller:sd1|Selector42~5                     ; 15      ;
; T80s:cpu1|T80:u0|PC[3]~28                          ; 15      ;
; T80s:cpu1|T80:u0|PC[3]~24                          ; 15      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux11~1               ; 15      ;
; sd_controller:sd1|state.read_block_wait            ; 15      ;
; bufferedUART:io1|txState.dataBit                   ; 15      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux197~0          ; 15      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~23 ; 14      ;
; T80s:cpu1|T80:u0|process_0~3                       ; 14      ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[0]                  ; 14      ;
; sd_controller:sd1|state.receive_byte_wait          ; 14      ;
; sd_controller:sd1|state.write_block_byte           ; 14      ;
; sd_controller:sd1|Equal9~1                         ; 14      ;
; sd_controller:sd1|Equal9~0                         ; 14      ;
; sd_controller:sd1|state.rst                        ; 14      ;
; T80s:cpu1|T80:u0|Equal4~2                          ; 14      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux44~0           ; 14      ;
; T80s:cpu1|T80:u0|F[0]                              ; 14      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux110~0          ; 14      ;
; T80s:cpu1|T80:u0|BusB[6]~4                         ; 13      ;
; T80s:cpu1|T80:u0|ACC[1]~7                          ; 13      ;
; T80s:cpu1|T80:u0|BusA[6]                           ; 13      ;
; T80s:cpu1|T80:u0|A[10]~48                          ; 13      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux45~2           ; 13      ;
; T80s:cpu1|T80:u0|ACC[1]~35                         ; 12      ;
; T80s:cpu1|T80:u0|DO[7]~14                          ; 12      ;
; T80s:cpu1|T80:u0|DO[7]~13                          ; 12      ;
; T80s:cpu1|T80:u0|PC[15]~48                         ; 12      ;
; T80s:cpu1|T80:u0|PC[15]~47                         ; 12      ;
; T80s:cpu1|T80:u0|ACC[1]~8                          ; 12      ;
; T80s:cpu1|T80:u0|SP[10]~24                         ; 12      ;
; T80s:cpu1|T80:u0|SP[10]~23                         ; 12      ;
; T80s:cpu1|T80:u0|PC[3]~20                          ; 12      ;
; T80s:cpu1|T80:u0|PC[3]~19                          ; 12      ;
; T80s:cpu1|T80:u0|SP[4]~3                           ; 12      ;
; T80s:cpu1|T80:u0|SP[4]~2                           ; 12      ;
; T80s:cpu1|T80:u0|BusB[7]                           ; 12      ;
; T80s:cpu1|T80:u0|BusA[2]                           ; 12      ;
; T80s:cpu1|T80:u0|BusA[3]                           ; 12      ;
; T80s:cpu1|T80:u0|BusA[1]                           ; 12      ;
; T80s:cpu1|T80:u0|A[10]~47                          ; 12      ;
; T80s:cpu1|DI_Reg[6]                                ; 12      ;
; T80s:cpu1|DI_Reg[5]                                ; 12      ;
; T80s:cpu1|DI_Reg[4]                                ; 12      ;
; T80s:cpu1|DI_Reg[3]                                ; 12      ;
; T80s:cpu1|DI_Reg[2]                                ; 12      ;
; T80s:cpu1|DI_Reg[1]                                ; 12      ;
; T80s:cpu1|DI_Reg[0]                                ; 12      ;
; T80s:cpu1|T80:u0|A[0]~7                            ; 12      ;
; T80s:cpu1|T80:u0|A[0]~6                            ; 12      ;
; T80s:cpu1|T80:u0|Equal3~0                          ; 12      ;
; T80s:cpu1|T80:u0|DO[0]                             ; 12      ;
; sdMISO                                             ; 11      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux250~6          ; 11      ;
; sd_controller:sd1|Selector96~0                     ; 11      ;
; T80s:cpu1|T80:u0|BusB[5]                           ; 11      ;
; T80s:cpu1|T80:u0|BusA[4]                           ; 11      ;
; cpuDataIn[4]~0                                     ; 11      ;
; T80s:cpu1|T80:u0|Save_ALU_r                        ; 11      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux214~0          ; 11      ;
; T80s:cpu1|T80:u0|Equal4~0                          ; 11      ;
; T80s:cpu1|T80:u0|XY_State[1]                       ; 11      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux287~4          ; 11      ;
; T80s:cpu1|T80:u0|Equal3~1                          ; 11      ;
; T80s:cpu1|T80:u0|F[6]                              ; 11      ;
; T80s:cpu1|T80:u0|DO[1]                             ; 11      ;
; sd_controller:sd1|byte_counter[9]~3                ; 10      ;
; T80s:cpu1|T80:u0|BusB[1]                           ; 10      ;
; T80s:cpu1|T80:u0|BusB[3]                           ; 10      ;
; T80s:cpu1|T80:u0|BusA[0]                           ; 10      ;
; sd_controller:sd1|state.write_block_wait           ; 10      ;
; sd_controller:sd1|state.init                       ; 10      ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~70                ; 10      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux110~1          ; 10      ;
; T80s:cpu1|T80:u0|DO[6]                             ; 10      ;
; T80s:cpu1|T80:u0|DO[5]                             ; 10      ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[3]~13 ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux265~2          ; 9       ;
; T80s:cpu1|T80:u0|F~11                              ; 9       ;
; T80s:cpu1|T80:u0|BusB[2]                           ; 9       ;
; T80s:cpu1|T80:u0|BusB[6]                           ; 9       ;
; T80s:cpu1|T80:u0|BusB[4]                           ; 9       ;
; T80s:cpu1|T80:u0|BusB[0]                           ; 9       ;
; sd_controller:sd1|process_6~0                      ; 9       ;
; sd_controller:sd1|state.write_block_init           ; 9       ;
; sd_controller:sd1|state.cmd41                      ; 9       ;
; T80s:cpu1|T80:u0|ACC[5]                            ; 9       ;
; T80s:cpu1|T80:u0|ACC[3]                            ; 9       ;
; cpuClock                                           ; 9       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux294~0          ; 9       ;
; n_sdChipCS~1                                       ; 9       ;
; T80s:cpu1|T80:u0|DO[7]                             ; 9       ;
; T80s:cpu1|T80:u0|DO[4]                             ; 9       ;
; T80s:cpu1|T80:u0|DO[3]                             ; 9       ;
; T80s:cpu1|T80:u0|DO[2]                             ; 9       ;
; sd_controller:sd1|process_1~4                      ; 8       ;
; T80s:cpu1|T80:u0|ACC[1]~37                         ; 8       ;
; sd_controller:sd1|Equal5~2                         ; 8       ;
; sd_controller:sd1|Equal5~1                         ; 8       ;
; bufferedUART:io1|rxCurrentByteBuffer[0]~1          ; 8       ;
; bufferedUART:io1|rxBuffer~252                      ; 8       ;
; bufferedUART:io1|rxBuffer~250                      ; 8       ;
; bufferedUART:io1|rxBuffer~248                      ; 8       ;
; bufferedUART:io1|rxBuffer~246                      ; 8       ;
; bufferedUART:io1|rxBuffer~244                      ; 8       ;
; bufferedUART:io1|rxBuffer~242                      ; 8       ;
; bufferedUART:io1|rxBuffer~240                      ; 8       ;
; bufferedUART:io1|rxBuffer~238                      ; 8       ;
; bufferedUART:io1|rxBuffer~236                      ; 8       ;
; bufferedUART:io1|rxBuffer~234                      ; 8       ;
; bufferedUART:io1|rxBuffer~232                      ; 8       ;
; bufferedUART:io1|rxBuffer~230                      ; 8       ;
; bufferedUART:io1|rxBuffer~228                      ; 8       ;
; bufferedUART:io1|rxBuffer~226                      ; 8       ;
; bufferedUART:io1|rxBuffer~224                      ; 8       ;
; bufferedUART:io1|rxBuffer~222                      ; 8       ;
; sd_controller:sd1|recv_data[0]~1                   ; 8       ;
; sd_controller:sd1|dout~8                           ; 8       ;
; T80s:cpu1|T80:u0|BusA[0]~1                         ; 8       ;
; T80s:cpu1|T80:u0|Mux98~0                           ; 8       ;
; T80s:cpu1|T80:u0|BusB[6]~3                         ; 8       ;
; T80s:cpu1|T80:u0|BusB[6]~2                         ; 8       ;
; T80s:cpu1|T80:u0|BusB[6]~1                         ; 8       ;
; T80s:cpu1|T80:u0|BusB[6]~0                         ; 8       ;
; T80s:cpu1|T80:u0|Mux86~0                           ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[1]~14 ; 8       ;
; n_memWR                                            ; 8       ;
; sd_controller:sd1|byte_counter[3]~1                ; 8       ;
; T80s:cpu1|T80:u0|DO[7]~17                          ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[7]~15                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[6]~13                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[5]~11                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[4]~9                       ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[3]~7                       ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[2]~5                       ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[1]~3                       ; 8       ;
; T80s:cpu1|T80:u0|I[0]~0                            ; 8       ;
; T80s:cpu1|T80:u0|PC[15]~51                         ; 8       ;
; T80s:cpu1|T80:u0|ACC[1]~11                         ; 8       ;
; T80s:cpu1|T80:u0|SP[10]~27                         ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0]~7        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0]~6        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0]~5        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0]~4        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0]~3        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][0]~2        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0]~1        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0]~0        ; 8       ;
; T80s:cpu1|T80:u0|RegWEH~2                          ; 8       ;
; T80s:cpu1|T80:u0|RegDIH[0]~1                       ; 8       ;
; T80s:cpu1|T80:u0|TmpAddr[8]~43                     ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[7]~17                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[6]~15                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[5]~13                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[4]~11                      ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[3]~9                       ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[2]~7                       ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[1]~5                       ; 8       ;
; T80s:cpu1|T80:u0|SP[4]~8                           ; 8       ;
; T80s:cpu1|T80:u0|TmpAddr[6]~31                     ; 8       ;
; T80s:cpu1|T80:u0|F[4]                              ; 8       ;
; T80s:cpu1|T80:u0|IR[1]~2                           ; 8       ;
; cpuDataIn[4]~2                                     ; 8       ;
; n_sdCardCS~0                                       ; 8       ;
; T80s:cpu1|T80:u0|IR[1]~0                           ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][0]~7        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][0]~6        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][0]~5        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][0]~4        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][0]~3        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][0]~2        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][0]~1        ; 8       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][0]~0        ; 8       ;
; T80s:cpu1|T80:u0|RegWEL~1                          ; 8       ;
; T80s:cpu1|T80:u0|RegDIL[0]~3                       ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux249~0          ; 8       ;
; T80s:cpu1|T80:u0|Save_Mux[0]~3                     ; 8       ;
; T80s:cpu1|T80:u0|Save_Mux[0]~2                     ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux275~0          ; 8       ;
; sd_controller:sd1|LessThan1~2                      ; 8       ;
; sd_controller:sd1|state.read_block_data            ; 8       ;
; sd_controller:sd1|state.cmd55                      ; 8       ;
; Equal0~0                                           ; 8       ;
; T80s:cpu1|T80:u0|PC[0]                             ; 8       ;
; T80s:cpu1|T80:u0|XY_Ind                            ; 8       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~69                ; 8       ;
; T80s:cpu1|T80:u0|F[2]                              ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux229~0          ; 8       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[2]~25 ; 7       ;
; sd_controller:sd1|Equal5~0                         ; 7       ;
; bufferedUART:io1|txBuffer[0]~0                     ; 7       ;
; bufferedUART:io1|txClockCount[1]~10                ; 7       ;
; LessThan1~0                                        ; 7       ;
; T80s:cpu1|T80:u0|R[2]~12                           ; 7       ;
; T80s:cpu1|T80:u0|R[2]~11                           ; 7       ;
; T80s:cpu1|T80:u0|BTR_r                             ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux264~5          ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[1]~8  ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux300~0          ; 7       ;
; sd_controller:sd1|Selector0~2                      ; 7       ;
; sd_controller:sd1|state.write_block_cmd            ; 7       ;
; sd_controller:sd1|state.read_block_cmd             ; 7       ;
; sd_controller:sd1|data_sig[7]~2                    ; 7       ;
; bufferedUART:io1|txClockCount[1]~9                 ; 7       ;
; bufferedUART:io1|txState.idle                      ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux251~0          ; 7       ;
; T80s:cpu1|T80:u0|ACC[7]                            ; 7       ;
; T80s:cpu1|T80:u0|ACC[6]                            ; 7       ;
; T80s:cpu1|T80:u0|ACC[4]                            ; 7       ;
; T80s:cpu1|T80:u0|ACC[2]                            ; 7       ;
; T80s:cpu1|T80:u0|ACC[1]                            ; 7       ;
; T80s:cpu1|T80:u0|ACC[0]                            ; 7       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~6          ; 7       ;
; T80s:cpu1|T80:u0|Equal4~4                          ; 7       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~61                ; 7       ;
; T80s:cpu1|T80:u0|Equal53~0                         ; 7       ;
; T80s:cpu1|T80:u0|XY_State[0]                       ; 7       ;
; T80s:cpu1|T80:u0|F[7]                              ; 7       ;
; T80s:cpu1|T80:u0|DO[5]~5                           ; 7       ;
; T80s:cpu1|T80:u0|DO[4]~4                           ; 7       ;
; T80s:cpu1|T80:u0|DO[3]~3                           ; 7       ;
; T80s:cpu1|T80:u0|DO[1]~0                           ; 7       ;
; T80s:cpu1|T80:u0|DO[7]~7                           ; 7       ;
; T80s:cpu1|T80:u0|DO[2]~2                           ; 7       ;
; T80s:cpu1|T80:u0|DO[6]~6                           ; 7       ;
; T80s:cpu1|T80:u0|DO[0]~1                           ; 7       ;
; bufferedUART:io1|rxInPointer[4]                    ; 7       ;
; T80s:cpu1|T80:u0|ACC[1]~36                         ; 6       ;
; bufferedUART:io1|rxFilter[0]~10                    ; 6       ;
; LessThan2~0                                        ; 6       ;
; bufferedUART:io1|rxState.dataBit                   ; 6       ;
; bufferedUART:io1|rxClockCount[5]~14                ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux251~6          ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux252~15         ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux67~1           ; 6       ;
; sd_controller:sd1|bit_counter[7]~15                ; 6       ;
; bufferedUART:io1|rxInPointer[0]~15                 ; 6       ;
; bufferedUART:io1|LessThan4~1                       ; 6       ;
; bufferedUART:io1|rxReadPointer[0]~14               ; 6       ;
; bufferedUART:io1|LessThan3~1                       ; 6       ;
; T80s:cpu1|T80:u0|SP[10]~1                          ; 6       ;
; T80s:cpu1|T80:u0|Save_Mux[5]~19                    ; 6       ;
; T80s:cpu1|T80:u0|process_0~6                       ; 6       ;
; T80s:cpu1|T80:u0|DO[7]~11                          ; 6       ;
; T80s:cpu1|T80:u0|Alternate                         ; 6       ;
; T80s:cpu1|T80:u0|Equal37~0                         ; 6       ;
; sd_controller:sd1|Selector92~2                     ; 6       ;
; sd_controller:sd1|cmd_out[55]~1                    ; 6       ;
; sd_controller:sd1|process_5~0                      ; 6       ;
; sd_controller:sd1|sd_write_flag                    ; 6       ;
; sd_controller:sd1|byte_counter[1]                  ; 6       ;
; sd_controller:sd1|byte_counter[0]                  ; 6       ;
; sd_controller:sd1|byte_counter[9]                  ; 6       ;
; bufferedUART:io1|txByteSent                        ; 6       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~113               ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[2]~25 ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux87~4           ; 6       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~64                ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux92~0           ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[0]~13 ; 6       ;
; T80s:cpu1|T80:u0|RegAddrA~0                        ; 6       ;
; bufferedUART:io1|rxReadPointer[5]                  ; 6       ;
; bufferedUART:io1|rxInPointer[5]                    ; 6       ;
; bufferedUART:io1|rxReadPointer[4]                  ; 6       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux270~2          ; 5       ;
; T80s:cpu1|T80:u0|process_7~4                       ; 5       ;
; sd_controller:sd1|Selector11~0                     ; 5       ;
; bufferedUART:io1|process_1~4                       ; 5       ;
; sd_controller:sd1|Selector103~0                    ; 5       ;
; bufferedUART:io1|rxdFiltered                       ; 5       ;
; T80s:cpu1|T80:u0|F[5]~32                           ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux263~5          ; 5       ;
; sd_controller:sd1|block_read                       ; 5       ;
; bufferedUART:io1|txBitCount[3]~1                   ; 5       ;
; T80s:cpu1|T80:u0|DO[7]~12                          ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux293~2          ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux199~0          ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux292~0          ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux272~3          ; 5       ;
; sd_controller:sd1|state.poll_cmd                   ; 5       ;
; sd_controller:sd1|host_write_flag                  ; 5       ;
; sd_controller:sd1|Equal10~1                        ; 5       ;
; bufferedUART:io1|txBitCount[0]                     ; 5       ;
; bufferedUART:io1|Equal7~0                          ; 5       ;
; bufferedUART:io1|txByteWritten                     ; 5       ;
; T80s:cpu1|T80:u0|SP[15]                            ; 5       ;
; T80s:cpu1|T80:u0|SP[14]                            ; 5       ;
; T80s:cpu1|T80:u0|SP[13]                            ; 5       ;
; T80s:cpu1|T80:u0|SP[12]                            ; 5       ;
; T80s:cpu1|T80:u0|SP[11]                            ; 5       ;
; T80s:cpu1|T80:u0|SP[10]                            ; 5       ;
; T80s:cpu1|T80:u0|SP[9]                             ; 5       ;
; T80s:cpu1|T80:u0|SP[8]                             ; 5       ;
; T80s:cpu1|T80:u0|PC[7]                             ; 5       ;
; T80s:cpu1|T80:u0|SP[7]                             ; 5       ;
; T80s:cpu1|T80:u0|PC[6]                             ; 5       ;
; T80s:cpu1|T80:u0|SP[6]                             ; 5       ;
; T80s:cpu1|T80:u0|PC[5]                             ; 5       ;
; T80s:cpu1|T80:u0|SP[5]                             ; 5       ;
; T80s:cpu1|T80:u0|PC[4]                             ; 5       ;
; T80s:cpu1|T80:u0|SP[4]                             ; 5       ;
; T80s:cpu1|T80:u0|PC[3]                             ; 5       ;
; T80s:cpu1|T80:u0|SP[3]                             ; 5       ;
; T80s:cpu1|T80:u0|PC[2]                             ; 5       ;
; T80s:cpu1|T80:u0|SP[2]                             ; 5       ;
; T80s:cpu1|T80:u0|PC[1]                             ; 5       ;
; T80s:cpu1|T80:u0|SP[1]                             ; 5       ;
; T80s:cpu1|T80:u0|SP[0]                             ; 5       ;
; T80s:cpu1|T80:u0|process_0~0                       ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~7          ; 5       ;
; T80s:cpu1|T80:u0|NextIs_XY_Fetch~4                 ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux75~18          ; 5       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~52                ; 5       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux110~2          ; 5       ;
; n_interface1CS~1                                   ; 5       ;
; n_interface1CS~0                                   ; 5       ;
; bufferedUART:io1|n_rts                             ; 5       ;
; bufferedUART:io1|rxClockCount[5]                   ; 5       ;
; bufferedUART:io1|rxClockCount[3]                   ; 5       ;
; T80s:cpu1|T80:u0|PC[15]                            ; 5       ;
; T80s:cpu1|T80:u0|PC[14]                            ; 5       ;
; T80s:cpu1|T80:u0|PC[13]                            ; 5       ;
; T80s:cpu1|T80:u0|PC[12]                            ; 5       ;
; T80s:cpu1|T80:u0|PC[11]                            ; 5       ;
; T80s:cpu1|T80:u0|PC[10]                            ; 5       ;
; T80s:cpu1|T80:u0|PC[9]                             ; 5       ;
; T80s:cpu1|T80:u0|PC[8]                             ; 5       ;
; rxd1                                               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux10~1               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux12~1               ; 4       ;
; bufferedUART:io1|rxBitCount[0]~0                   ; 4       ;
; T80s:cpu1|T80:u0|F[5]~54                           ; 4       ;
; sd_controller:sd1|return_state.cmd0~1              ; 4       ;
; bufferedUART:io1|rxBitCount[0]                     ; 4       ;
; bufferedUART:io1|rxState.idle                      ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux12~1           ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~187               ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux252~8          ; 4       ;
; sd_controller:sd1|recv_data[0]                     ; 4       ;
; sd_controller:sd1|block_write                      ; 4       ;
; sd_controller:sd1|response_mode                    ; 4       ;
; sd_controller:sd1|bit_counter[1]~10                ; 4       ;
; sd_controller:sd1|bit_counter[1]~9                 ; 4       ;
; sd_controller:sd1|bit_counter[1]~3                 ; 4       ;
; bufferedUART:io1|Equal4~0                          ; 4       ;
; comb~7                                             ; 4       ;
; bufferedUART:io1|txBitCount[3]~0                   ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Inc_PC~2          ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux101~0          ; 4       ;
; T80s:cpu1|T80:u0|process_0~5                       ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux8~4                ; 4       ;
; T80s:cpu1|T80:u0|Arith16_r                         ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~158               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux21~2               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~154               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[7]~14           ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~152               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~151               ; 4       ;
; cpuDataIn[4]~8                                     ; 4       ;
; sd_controller:sd1|process_2~0                      ; 4       ;
; cpuDataIn[0]~1                                     ; 4       ;
; T80s:cpu1|T80:u0|ISet~0                            ; 4       ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[3]                  ; 4       ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[1]                  ; 4       ;
; T80s:cpu1|T80:u0|Read_To_Reg_r[2]                  ; 4       ;
; T80s:cpu1|T80:u0|RegWEH~0                          ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux273~3          ; 4       ;
; T80s:cpu1|T80:u0|RegAddrA~7                        ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux274~3          ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~142               ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~136               ; 4       ;
; sd_controller:sd1|init_busy                        ; 4       ;
; n_ioWR                                             ; 4       ;
; bufferedUART:io1|Equal8~0                          ; 4       ;
; bufferedUART:io1|txBitCount[1]                     ; 4       ;
; bufferedUART:io1|txBitCount[2]                     ; 4       ;
; T80s:cpu1|T80:u0|ALU_Op_r~0                        ; 4       ;
; T80s:cpu1|T80:u0|Equal34~0                         ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux262~9          ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~125               ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux32~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux33~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux34~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux35~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux36~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux37~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux38~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux39~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux40~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux41~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux42~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux43~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux44~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux45~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux46~4              ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux64~1           ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux7~0                ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux272~2          ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~58                ; 4       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux146~5          ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~53                ; 4       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux47~4              ; 4       ;
; T80s:cpu1|IORQ_n                                   ; 4       ;
; T80s:cpu1|RD_n                                     ; 4       ;
; n_basRomCS~0                                       ; 4       ;
; bufferedUART:io1|rxFilter[5]                       ; 4       ;
; bufferedUART:io1|rxFilter[4]                       ; 4       ;
; bufferedUART:io1|txClockCount[5]                   ; 4       ;
; bufferedUART:io1|txClockCount[4]                   ; 4       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux15~1               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux9~1                ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux11~3               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux13~1               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux14~1               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~290               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~287               ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux69~5           ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~274               ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[6]~54                     ; 3       ;
; T80s:cpu1|T80:u0|R[2]~27                           ; 3       ;
; T80s:cpu1|T80:u0|NextIs_XY_Fetch~6                 ; 3       ;
; T80s:cpu1|T80:u0|process_1~12                      ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~26 ; 3       ;
; sd_controller:sd1|data_sig[0]                      ; 3       ;
; sd_controller:sd1|block_start_ack                  ; 3       ;
; bufferedUART:io1|rxBitCount[1]                     ; 3       ;
; bufferedUART:io1|rxCurrentByteBuffer[0]~0          ; 3       ;
; T80s:cpu1|T80:u0|F[5]~45                           ; 3       ;
; T80s:cpu1|T80:u0|Pre_XY_F_M[2]~0                   ; 3       ;
; T80s:cpu1|T80:u0|ALU_Op_r~2                        ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux122~4          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux71~0           ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux246~7          ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~224               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~214               ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux100~1          ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~184               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~178               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~176               ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux252~7          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux214~1          ; 3       ;
; sd_controller:sd1|Equal14~0                        ; 3       ;
; sd_controller:sd1|return_state.read_block_data     ; 3       ;
; sd_controller:sd1|bit_counter[2]~19                ; 3       ;
; sd_controller:sd1|bit_counter[5]~16                ; 3       ;
; sd_controller:sd1|Equal10~2                        ; 3       ;
; bufferedUART:io1|reset~1                           ; 3       ;
; bufferedUART:io1|txState.stopBit                   ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux0~4               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux1~4               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux2~4               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux3~4               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux4~4               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux5~4               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux6~4               ; 3       ;
; T80s:cpu1|T80:u0|F~31                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux7~4               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux8~4               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux9~4               ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux10~4              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux11~4              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux12~4              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux13~4              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux14~4              ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux199~1          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux86~0           ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~163               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~162               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux28~3               ; 3       ;
; T80s:cpu1|T80:u0|IntE_FF2                          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux102~0          ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~157               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~156               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~155               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[4]~13           ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[3]~11           ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[5]~9            ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[1]~6            ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[2]~4            ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux92~2           ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[6]~2            ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|LessThan0~2           ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|LessThan3~1           ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~149               ; 3       ;
; T80s:cpu1|T80:u0|IncDecZ                           ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux295~0          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux92~1           ; 3       ;
; sd_controller:sd1|sd_read_flag                     ; 3       ;
; T80s:cpu1|T80:u0|Halt_FF                           ; 3       ;
; T80s:cpu1|T80:u0|Alternate~0                       ; 3       ;
; T80s:cpu1|T80:u0|DO[7]~10                          ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~147               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux22~1               ; 3       ;
; T80s:cpu1|T80:u0|process_3~0                       ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux272~7          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux15~4              ; 3       ;
; T80s:cpu1|T80:u0|RegAddrA~4                        ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux272~6          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux223~0          ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~144               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~135               ; 3       ;
; sd_controller:sd1|block_busy                       ; 3       ;
; sd_controller:sd1|led_on_count[0]                  ; 3       ;
; sd_controller:sd1|data_sig[3]~0                    ; 3       ;
; bufferedUART:io1|Equal7~1                          ; 3       ;
; bufferedUART:io1|txBitCount[3]                     ; 3       ;
; bufferedUART:io1|Selector25~0                      ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux291~8          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux298~6          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux298~3          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux62~2           ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux64~2           ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7]          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[15]                       ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[14]                       ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5]          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[13]                       ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[12]                       ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3]          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[11]                       ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[10]                       ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1]          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[9]                        ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0]          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[8]                        ; 3       ;
; T80s:cpu1|T80:u0|R[7]                              ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][7]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][7]          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[7]                        ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[6]                        ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][6]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][5]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][5]          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[5]                        ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[4]                        ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][4]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][3]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][3]          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[3]                        ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[2]                        ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][2]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][1]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][1]          ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[1]                        ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~105               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~104               ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~101               ; 3       ;
; T80s:cpu1|T80:u0|TmpAddr[0]                        ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux296~0          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux297~0          ; 3       ;
; T80s:cpu1|T80:u0|A[0]~3                            ; 3       ;
; T80s:cpu1|T80:u0|A[10]~1                           ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux67~0           ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_Addr_To~12    ; 3       ;
; T80s:cpu1|T80:u0|Equal3~4                          ; 3       ;
; T80s:cpu1|T80:u0|Equal4~3                          ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux262~2          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[0][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[1][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[4][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[6][0]          ; 3       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][0]          ; 3       ;
; T80s:cpu1|MREQ_n                                   ; 3       ;
; T80s:cpu1|WR_n                                     ; 3       ;
; bufferedUART:io1|rxFilter[3]                       ; 3       ;
; bufferedUART:io1|rxFilter[2]                       ; 3       ;
; bufferedUART:io1|rxFilter[0]                       ; 3       ;
; bufferedUART:io1|rxFilter[1]                       ; 3       ;
; sdClkCount[5]                                      ; 3       ;
; sdClkCount[3]                                      ; 3       ;
; sdClkCount[4]                                      ; 3       ;
; sd_controller:sd1|dout[3]                          ; 3       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Add1~2                ; 3       ;
; sd_controller:sd1|dout[4]                          ; 3       ;
; sd_controller:sd1|dout[5]                          ; 3       ;
; sd_controller:sd1|dout[2]                          ; 3       ;
; sd_controller:sd1|dout[7]                          ; 3       ;
; sd_controller:sd1|dout[6]                          ; 3       ;
; sd_controller:sd1|dout[1]                          ; 3       ;
; sd_controller:sd1|dout[0]                          ; 3       ;
; T80s:cpu1|T80:u0|R[6]                              ; 3       ;
; T80s:cpu1|T80:u0|R[5]                              ; 3       ;
; T80s:cpu1|T80:u0|R[4]                              ; 3       ;
; T80s:cpu1|T80:u0|R[3]                              ; 3       ;
; T80s:cpu1|T80:u0|R[2]                              ; 3       ;
; T80s:cpu1|T80:u0|R[1]                              ; 3       ;
; T80s:cpu1|T80:u0|R[0]                              ; 3       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|TStates[1]~10     ; 2       ;
; T80s:cpu1|T80:u0|F~77                              ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~286               ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux253~10         ; 2       ;
; T80s:cpu1|T80:u0|process_1~14                      ; 2       ;
; T80s:cpu1|T80:u0|DO[7]~32                          ; 2       ;
; bufferedUART:io1|txClockCount[1]~23                ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux217~4          ; 2       ;
; T80s:cpu1|T80:u0|PC[3]~66                          ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux87~18          ; 2       ;
; T80s:cpu1|T80:u0|process_1~13                      ; 2       ;
; sd_controller:sd1|WideOr26~2                       ; 2       ;
; T80s:cpu1|WR_n~5                                   ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~271               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~269               ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux112~3          ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux75~19          ; 2       ;
; sd_controller:sd1|cmd_out[40]                      ; 2       ;
; sd_controller:sd1|Selector16~1                     ; 2       ;
; sd_controller:sd1|cmd_out[43]                      ; 2       ;
; sd_controller:sd1|Selector18~0                     ; 2       ;
; sd_controller:sd1|cmd_out[44]                      ; 2       ;
; sd_controller:sd1|cmd_out[45]                      ; 2       ;
; sd_controller:sd1|cmd_out[47]                      ; 2       ;
; bufferedUART:io1|txBuffer[7]                       ; 2       ;
; bufferedUART:io1|process_1~3                       ; 2       ;
; bufferedUART:io1|process_1~2                       ; 2       ;
; bufferedUART:io1|process_1~1                       ; 2       ;
; T80s:cpu1|T80:u0|F[5]~67                           ; 2       ;
; T80s:cpu1|T80:u0|F[5]~60                           ; 2       ;
; T80s:cpu1|T80:u0|F[5]~55                           ; 2       ;
; sd_controller:sd1|block_read~1                     ; 2       ;
; sd_controller:sd1|process_3~2                      ; 2       ;
; sd_controller:sd1|return_state.cmd0~0              ; 2       ;
; bufferedUART:io1|Selector11~3                      ; 2       ;
; bufferedUART:io1|Selector11~2                      ; 2       ;
; bufferedUART:io1|Selector11~1                      ; 2       ;
; bufferedUART:io1|rxBitCount[3]                     ; 2       ;
; bufferedUART:io1|Selector11~0                      ; 2       ;
; bufferedUART:io1|rxBitCount[2]                     ; 2       ;
; sd_controller:sd1|recv_data[3]                     ; 2       ;
; T80s:cpu1|T80:u0|F[3]                              ; 2       ;
; T80s:cpu1|T80:u0|F[5]                              ; 2       ;
; T80s:cpu1|T80:u0|F~33                              ; 2       ;
; sd_controller:sd1|recv_data[4]                     ; 2       ;
; sd_controller:sd1|recv_data[5]                     ; 2       ;
; sd_controller:sd1|recv_data[2]                     ; 2       ;
; sd_controller:sd1|recv_data[6]                     ; 2       ;
; sd_controller:sd1|recv_data[1]                     ; 2       ;
; bufferedUART:io1|Equal0~3                          ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~257               ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux123~2          ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~245               ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux281~9          ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux120~0          ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~234               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~229               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~228               ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux98~0           ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux283~4          ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Set_BusB_To[0]~15 ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~222               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~209               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~208               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~205               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~200               ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux246~1          ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~195               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~186               ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux218~0          ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux61~9           ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~179               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~177               ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux67~4           ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux7~6                ; 2       ;
; sd_controller:sd1|process_5~1                      ; 2       ;
; sd_controller:sd1|return_state.read_block_wait     ; 2       ;
; sd_controller:sd1|return_state.poll_cmd            ; 2       ;
; sd_controller:sd1|return_state.write_block_init    ; 2       ;
; sd_controller:sd1|Selector88~0                     ; 2       ;
; sd_controller:sd1|return_state.cmd41               ; 2       ;
; sd_controller:sd1|return_state.cmd55               ; 2       ;
; sd_controller:sd1|Selector96~7                     ; 2       ;
; sd_controller:sd1|Selector95~1                     ; 2       ;
; LessThan3~0                                        ; 2       ;
; sd_controller:sd1|bit_counter[2]~21                ; 2       ;
; sd_controller:sd1|bit_counter[2]~20                ; 2       ;
; sd_controller:sd1|bit_counter[1]~18                ; 2       ;
; sd_controller:sd1|bit_counter[2]~11                ; 2       ;
; sd_controller:sd1|bit_counter[1]~6                 ; 2       ;
; sd_controller:sd1|bit_counter[1]~5                 ; 2       ;
; sd_controller:sd1|bit_counter[1]~2                 ; 2       ;
; bufferedUART:io1|rxState.stopBit                   ; 2       ;
; bufferedUART:io1|Equal0~2                          ; 2       ;
; bufferedUART:io1|Equal0~1                          ; 2       ;
; bufferedUART:io1|Equal0~0                          ; 2       ;
; serialClkCount[4]                                  ; 2       ;
; bufferedUART:io1|Selector36~0                      ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux16~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux17~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux18~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux19~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux20~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux21~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux22~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux23~4              ; 2       ;
; T80s:cpu1|T80:u0|R[2]~25                           ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux24~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux25~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux33~0               ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux26~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux27~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux35~5               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux35~0               ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux28~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux29~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux37~5               ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux30~4              ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux293~0          ; 2       ;
; T80s:cpu1|T80:u0|PC~13                             ; 2       ;
; T80s:cpu1|T80:u0|process_0~8                       ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux288~0          ; 2       ;
; T80s:cpu1|T80:u0|SP[4]~7                           ; 2       ;
; T80s:cpu1|T80:u0|TmpAddr[6]~30                     ; 2       ;
; T80s:cpu1|Equal1~1                                 ; 2       ;
; T80s:cpu1|T80:u0|XY_State[1]~1                     ; 2       ;
; cpuDataIn[3]~24                                    ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux23~2               ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux285~0          ; 2       ;
; T80s:cpu1|T80:u0|process_0~4                       ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux24~22              ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Mux24~9               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~153               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Add4~9                ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Equal3~0              ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~150               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q[6]~1            ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|DAA_Q~0               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Add4~1                ; 2       ;
; cpuDataIn[4]~22                                    ; 2       ;
; cpuDataIn[5]~19                                    ; 2       ;
; cpuDataIn[2]~16                                    ; 2       ;
; T80s:cpu1|T80:u0|MCycle[2]~2                       ; 2       ;
; T80s:cpu1|T80:u0|process_7~3                       ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux247~0          ; 2       ;
; T80s:cpu1|T80:u0|No_BTR                            ; 2       ;
; T80s:cpu1|T80:u0|Add10~0                           ; 2       ;
; T80s:cpu1|T80:u0|Pre_XY_F_M[0]                     ; 2       ;
; T80s:cpu1|T80:u0|Pre_XY_F_M[1]                     ; 2       ;
; cpuDataIn[7]~14                                    ; 2       ;
; cpuDataIn[6]~11                                    ; 2       ;
; sd_controller:sd1|host_read_flag                   ; 2       ;
; cpuDataIn[1]~6                                     ; 2       ;
; bufferedUART:io1|dataOut[1]                        ; 2       ;
; cpuDataIn[0]~4                                     ; 2       ;
; bufferedUART:io1|dataOut[0]                        ; 2       ;
; T80s:cpu1|T80:u0|ISet[0]~3                         ; 2       ;
; T80s:cpu1|T80:u0|RegWEL~0                          ; 2       ;
; T80s:cpu1|T80:u0|RegWEH~1                          ; 2       ;
; T80s:cpu1|T80:u0|T80_Reg:Regs|Mux31~4              ; 2       ;
; T80s:cpu1|T80:u0|RegAddrA[1]~11                    ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux273~2          ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux273~0          ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux274~2          ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux224~0          ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux274~0          ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux87~6           ; 2       ;
; sd_controller:sd1|LessThan1~1                      ; 2       ;
; sd_controller:sd1|led_on_count[3]                  ; 2       ;
; sd_controller:sd1|led_on_count[1]                  ; 2       ;
; sd_controller:sd1|led_on_count[2]                  ; 2       ;
; sd_controller:sd1|LessThan1~0                      ; 2       ;
; sd_controller:sd1|led_on_count[6]                  ; 2       ;
; sd_controller:sd1|led_on_count[7]                  ; 2       ;
; sd_controller:sd1|led_on_count[4]                  ; 2       ;
; sd_controller:sd1|led_on_count[5]                  ; 2       ;
; sd_controller:sd1|Selector92~3                     ; 2       ;
; sd_controller:sd1|Selector69~0                     ; 2       ;
; sd_controller:sd1|data_sig[7]~1                    ; 2       ;
; sd_controller:sd1|WideOr40~0                       ; 2       ;
; sd_controller:sd1|byte_counter[2]                  ; 2       ;
; sd_controller:sd1|byte_counter[3]                  ; 2       ;
; sd_controller:sd1|byte_counter[4]                  ; 2       ;
; sd_controller:sd1|byte_counter[5]                  ; 2       ;
; sd_controller:sd1|byte_counter[6]                  ; 2       ;
; sd_controller:sd1|byte_counter[7]                  ; 2       ;
; sd_controller:sd1|byte_counter[8]                  ; 2       ;
; sd_controller:sd1|Equal9~2                         ; 2       ;
; sd_controller:sd1|bit_counter[1]                   ; 2       ;
; sd_controller:sd1|bit_counter[3]                   ; 2       ;
; sd_controller:sd1|bit_counter[4]                   ; 2       ;
; sd_controller:sd1|bit_counter[5]                   ; 2       ;
; sd_controller:sd1|bit_counter[6]                   ; 2       ;
; sd_controller:sd1|bit_counter[7]                   ; 2       ;
; bufferedUART:io1|txClockCount[1]~8                 ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~132               ; 2       ;
; T80s:cpu1|T80:u0|T80_ALU:alu|Q_t~130               ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux87~5           ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux64~3           ; 2       ;
; T80s:cpu1|T80:u0|T80_MCode:mcode|Mux250~2          ; 2       ;
; T80s:cpu1|T80:u0|I[7]                              ; 2       ;
; T80s:cpu1|T80:u0|I[6]                              ; 2       ;
+----------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                             ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                       ; Location                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 8192                        ; 8                           ; --                          ; --                          ; 65536               ; 16   ; ../ROMS/Z80/CPM_BASIC.HEX ; M4K_X11_Y7, M4K_X11_Y9, M4K_X23_Y10, M4K_X11_Y11, M4K_X11_Y1, M4K_X11_Y2, M4K_X11_Y5, M4K_X23_Y5, M4K_X23_Y8, M4K_X23_Y7, M4K_X11_Y3, M4K_X11_Y6, M4K_X11_Y10, M4K_X11_Y12, M4K_X11_Y4, M4K_X11_Y8 ; Don't care           ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,024 / 15,666 ( 32 % ) ;
; C16 interconnects           ; 53 / 812 ( 7 % )        ;
; C4 interconnects            ; 3,015 / 11,424 ( 26 % ) ;
; Direct links                ; 567 / 15,666 ( 4 % )    ;
; Global clocks               ; 7 / 8 ( 88 % )          ;
; Local interconnects         ; 1,541 / 4,608 ( 33 % )  ;
; R24 interconnects           ; 58 / 652 ( 9 % )        ;
; R4 interconnects            ; 3,306 / 13,328 ( 25 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.85) ; Number of LABs  (Total = 199) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 2                             ;
; 3                                           ; 1                             ;
; 4                                           ; 0                             ;
; 5                                           ; 4                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 5                             ;
; 9                                           ; 4                             ;
; 10                                          ; 8                             ;
; 11                                          ; 5                             ;
; 12                                          ; 8                             ;
; 13                                          ; 17                            ;
; 14                                          ; 9                             ;
; 15                                          ; 24                            ;
; 16                                          ; 105                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.59) ; Number of LABs  (Total = 199) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 61                            ;
; 1 Clock                            ; 125                           ;
; 1 Clock enable                     ; 69                            ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 13                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 29                            ;
; 2 Clocks                           ; 14                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.28) ; Number of LABs  (Total = 199) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 6                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 5                             ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 9                             ;
; 15                                           ; 16                            ;
; 16                                           ; 36                            ;
; 17                                           ; 12                            ;
; 18                                           ; 18                            ;
; 19                                           ; 11                            ;
; 20                                           ; 21                            ;
; 21                                           ; 7                             ;
; 22                                           ; 7                             ;
; 23                                           ; 6                             ;
; 24                                           ; 10                            ;
; 25                                           ; 2                             ;
; 26                                           ; 2                             ;
; 27                                           ; 3                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.42) ; Number of LABs  (Total = 199) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 7                             ;
; 2                                               ; 5                             ;
; 3                                               ; 12                            ;
; 4                                               ; 11                            ;
; 5                                               ; 17                            ;
; 6                                               ; 22                            ;
; 7                                               ; 17                            ;
; 8                                               ; 9                             ;
; 9                                               ; 31                            ;
; 10                                              ; 11                            ;
; 11                                              ; 17                            ;
; 12                                              ; 7                             ;
; 13                                              ; 7                             ;
; 14                                              ; 6                             ;
; 15                                              ; 4                             ;
; 16                                              ; 9                             ;
; 17                                              ; 2                             ;
; 18                                              ; 2                             ;
; 19                                              ; 0                             ;
; 20                                              ; 2                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.69) ; Number of LABs  (Total = 199) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 5                             ;
; 12                                           ; 0                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 3                             ;
; 16                                           ; 10                            ;
; 17                                           ; 6                             ;
; 18                                           ; 4                             ;
; 19                                           ; 7                             ;
; 20                                           ; 9                             ;
; 21                                           ; 8                             ;
; 22                                           ; 10                            ;
; 23                                           ; 6                             ;
; 24                                           ; 6                             ;
; 25                                           ; 7                             ;
; 26                                           ; 11                            ;
; 27                                           ; 14                            ;
; 28                                           ; 8                             ;
; 29                                           ; 13                            ;
; 30                                           ; 23                            ;
; 31                                           ; 23                            ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                   ;
+-----------------+---------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)      ; Delay Added in ns ;
+-----------------+---------------------------+-------------------+
; cpuClock        ; T80s:cpu1|IORQ_n          ; 2.6               ;
; cpuClock        ; T80s:cpu1|IORQ_n,cpuClock ; 1.0               ;
+-----------------+---------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                ;
+-----------------------+----------------------------------+-------------------+
; Source Register       ; Destination Register             ; Delay Added in ns ;
+-----------------------+----------------------------------+-------------------+
; T80s:cpu1|T80:u0|A[7] ; sd_controller:sd1|host_read_flag ; 1.024             ;
; T80s:cpu1|WR_n        ; sd_controller:sd1|host_read_flag ; 1.024             ;
; T80s:cpu1|RD_n        ; sd_controller:sd1|host_read_flag ; 1.024             ;
; T80s:cpu1|IORQ_n      ; sd_controller:sd1|host_read_flag ; 1.024             ;
; T80s:cpu1|T80:u0|A[3] ; sd_controller:sd1|host_read_flag ; 1.023             ;
; T80s:cpu1|T80:u0|A[4] ; sd_controller:sd1|host_read_flag ; 1.023             ;
; T80s:cpu1|T80:u0|A[5] ; sd_controller:sd1|host_read_flag ; 1.023             ;
; T80s:cpu1|T80:u0|A[6] ; sd_controller:sd1|host_read_flag ; 1.023             ;
+-----------------------+----------------------------------+-------------------+
Note: This table only shows the top 8 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "Microcomputer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node cpuClock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node T80s:cpu1|WR_n
        Info (176357): Destination node T80s:cpu1|RD_n
        Info (176357): Destination node T80s:cpu1|T80:u0|A[1]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[2]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[3]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[4]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[5]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[6]
        Info (176357): Destination node T80s:cpu1|T80:u0|A[7]
Info (176353): Automatically promoted node serialClkCount[15] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node serialClkCount[15]~33
Info (176353): Automatically promoted node sdClock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node comb~8 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node comb 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node comb~7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node bufferedUART:io1|txBuffer[0]~0
        Info (176357): Destination node bufferedUART:io1|reset~0
        Info (176357): Destination node bufferedUART:io1|rxInPointer[0]~15
        Info (176357): Destination node bufferedUART:io1|rxCurrentByteBuffer[0]~1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 19% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:17
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 8.22 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 56 output pins without output pin load capacitance assignment
    Info (306007): Pin "ps2Clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_sRamWE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_sRamCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_sRamOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "txd1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rts1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "txd2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rts2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoSync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoR0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoG0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoB0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoR1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoG1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoB1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hSync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vSync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_ChipSS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdMOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdSCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "driveLED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioOut8[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioOut8[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioOut8[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioOut8[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioOut8[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioOut8[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioOut8[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ioOut8[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin ps2Clk has a permanently disabled output enable
    Info (169065): Pin ps2Data has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/doug_000/Documents/GitHub/MultiComp/Z80-CP_M-IO-Port/output_files/Microcomputer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 714 megabytes
    Info: Processing ended: Tue Jan 17 21:51:29 2017
    Info: Elapsed time: 00:00:45
    Info: Total CPU time (on all processors): 00:00:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/doug_000/Documents/GitHub/MultiComp/Z80-CP_M-IO-Port/output_files/Microcomputer.fit.smsg.


