1000_0000_0000_1000 // LDI R0<=8   00
1000_0001_0000_0111 // LDI R1<=7  01
1000_0010_0000_0000 // LDI R2<=0   10
1011_0001_0000_0001 // DEC R1      11
0000_0010_0000_0010 // ADD R2<=R2+R0 
1110_0001_0000_0011 // JNZ R1,abvline
1100_0001_0000_0001 // HLT

/*verify and or xor inv prog
1000_0000_1111_1100 // LDI R0<=12   
1000_0001_0000_0111 // LDI R1<=7  
0101_0000_0000_0001 // INV R0
0010_0010_0000_0001 // AND R2<=R0&R1
0011_0011_0000_0001 // OR R3<=R0|R1
0100_0001_0000_0001 // XOR R1<=R0^R1
1100_0001_0000_0001 // HLT
*/