(* use_dsp48="no" *) (* use_dsp="no" *) module top
#(parameter param9 = (((~((8'h9c) ^~ (8'hb0))) ? {((8'ha2) <= (8'hae))} : (((8'h9e) ? (8'ha6) : (8'ha1)) ? ((8'ha5) || (8'haa)) : (-(8'ha5)))) ? ((~((8'hae) ? (8'h9c) : (8'ha5))) ? (~|((8'hac) ? (8'h9f) : (8'ha6))) : ((~|(8'haa)) - ((8'haa) ? (8'had) : (8'ha8)))) : ((((8'ha2) ? (8'ha2) : (8'haa)) ? (+(8'had)) : (~|(8'ha2))) ? {{(8'hb0)}} : (((8'haa) ? (8'ha5) : (8'ha6)) ? (|(8'ha8)) : {(8'had)}))))
(y, clk, wire3, wire2, wire1, wire0);
  output wire [(32'h2d):(32'h0)] y;
  input wire [(1'h0):(1'h0)] clk;
  input wire [(2'h2):(1'h0)] wire3;
  input wire [(2'h3):(1'h0)] wire2;
  input wire [(3'h4):(1'h0)] wire1;
  input wire signed [(3'h5):(1'h0)] wire0;
  wire signed [(4'h8):(1'h0)] wire8;
  wire [(3'h7):(1'h0)] wire7;
  wire signed [(4'ha):(1'h0)] wire6;
  wire [(4'h8):(1'h0)] wire5;
  wire signed [(4'hb):(1'h0)] wire4;
  assign y = {wire8, wire7, wire6, wire5, wire4, (1'h0)};
  assign wire4 = $signed({(((8'hab) ? wire2 : (8'had)) <<< {wire0})});
  assign wire5 = wire2[(1'h0):(1'h0)];
  assign wire6 = (wire5 != wire3);
  assign wire7 = $unsigned(wire1);
  assign wire8 = (&((~|wire2) & wire7[(3'h6):(2'h3)]));
endmodule