TimeQuest Timing Analyzer report for Panel
Fri May 19 08:56:56 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK_50'
 24. Fast Model Hold: 'CLOCK_50'
 25. Fast Model Minimum Pulse Width: 'CLOCK_50'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Panel                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 122.82 MHz ; 122.82 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -7.142 ; -617.509      ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -168.380           ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                             ;
+--------+-------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.142 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 8.176      ;
; -7.142 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 8.176      ;
; -7.142 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 8.176      ;
; -7.142 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 8.176      ;
; -7.079 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.117      ;
; -7.078 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[29]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.116      ;
; -7.077 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.115      ;
; -7.076 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.114      ;
; -7.074 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[28]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.112      ;
; -7.073 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.111      ;
; -7.073 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.111      ;
; -7.069 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[27]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.107      ;
; -7.069 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.107      ;
; -7.069 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.107      ;
; -7.068 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.106      ;
; -7.067 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.105      ;
; -7.017 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[11]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.054      ;
; -7.017 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|e                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 8.050      ;
; -7.016 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.053      ;
; -7.016 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[30]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.054      ;
; -7.014 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.051      ;
; -7.012 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.049      ;
; -7.012 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.049      ;
; -7.011 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.048      ;
; -7.011 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[12]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.048      ;
; -6.988 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 8.022      ;
; -6.988 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[4]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 8.022      ;
; -6.988 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[6]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 8.022      ;
; -6.988 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[7]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 8.022      ;
; -6.972 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.009      ;
; -6.893 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.929      ;
; -6.891 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.927      ;
; -6.891 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 7.927      ;
; -6.843 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.877      ;
; -6.843 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.877      ;
; -6.843 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.877      ;
; -6.843 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.877      ;
; -6.790 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|state.initialize ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.824      ;
; -6.780 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.818      ;
; -6.779 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[29]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.817      ;
; -6.778 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.816      ;
; -6.777 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.815      ;
; -6.775 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|lcd_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.809      ;
; -6.775 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|lcd_data[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.809      ;
; -6.775 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|lcd_data[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.809      ;
; -6.775 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|lcd_data[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.809      ;
; -6.775 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[28]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.813      ;
; -6.774 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.812      ;
; -6.774 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.812      ;
; -6.770 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[27]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.808      ;
; -6.770 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.808      ;
; -6.770 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.808      ;
; -6.769 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.807      ;
; -6.768 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.806      ;
; -6.718 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[11]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.755      ;
; -6.718 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|e                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 7.751      ;
; -6.717 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.754      ;
; -6.717 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[30]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.755      ;
; -6.715 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.752      ;
; -6.713 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.750      ;
; -6.713 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.750      ;
; -6.712 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.750      ;
; -6.712 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.749      ;
; -6.712 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[12]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.749      ;
; -6.711 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[29]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.749      ;
; -6.710 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.748      ;
; -6.709 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|lcd_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.743      ;
; -6.709 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|lcd_data[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.743      ;
; -6.709 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|lcd_data[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.743      ;
; -6.709 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|lcd_data[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.743      ;
; -6.709 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.747      ;
; -6.707 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[28]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.745      ;
; -6.706 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.744      ;
; -6.706 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.744      ;
; -6.702 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[27]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.740      ;
; -6.702 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.740      ;
; -6.702 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.740      ;
; -6.701 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.739      ;
; -6.700 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.738      ;
; -6.689 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.723      ;
; -6.689 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[4]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.723      ;
; -6.689 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[6]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.723      ;
; -6.689 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[7]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 7.723      ;
; -6.673 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.710      ;
; -6.650 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[11]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.687      ;
; -6.650 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|e                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 7.683      ;
; -6.649 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.686      ;
; -6.649 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[30]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.687      ;
; -6.647 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.684      ;
; -6.646 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|clk_count[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.684      ;
; -6.645 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|clk_count[29]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.683      ;
; -6.645 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.682      ;
; -6.645 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.682      ;
; -6.644 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|clk_count[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.682      ;
; -6.644 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.681      ;
; -6.644 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[12]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.681      ;
; -6.643 ; Panel:pan|lcd_controller:lcd|clk_count[4] ; Panel:pan|lcd_controller:lcd|lcd_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 7.676      ;
; -6.643 ; Panel:pan|lcd_controller:lcd|clk_count[4] ; Panel:pan|lcd_controller:lcd|lcd_data[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 7.676      ;
; -6.643 ; Panel:pan|lcd_controller:lcd|clk_count[4] ; Panel:pan|lcd_controller:lcd|lcd_data[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 7.676      ;
; -6.643 ; Panel:pan|lcd_controller:lcd|clk_count[4] ; Panel:pan|lcd_controller:lcd|lcd_data[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 7.676      ;
+--------+-------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Panel:pan|UART_RX:uartRX|r_Bit_Index[0]           ; Panel:pan|UART_RX:uartRX|r_Bit_Index[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_Bit_Index[1]           ; Panel:pan|UART_RX:uartRX|r_Bit_Index[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_Bit_Index[2]           ; Panel:pan|UART_RX:uartRX|r_Bit_Index[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Data_Bits ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Data_Bits ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Stop_Bit  ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Stop_Bit  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Idle         ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Idle         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Start_Bit ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Start_Bit ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[2]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[4]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[5]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[7]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[6]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[1]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[3]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|lcd_controller:lcd|state.initialize     ; Panel:pan|lcd_controller:lcd|state.initialize     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_RX:uartRX|r_RX_DV                  ; Panel:pan|UART_RX:uartRX|r_RX_DV                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|present_state.receive_state             ; Panel:pan|present_state.receive_state             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|mapleds                                 ; Panel:pan|mapleds                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_TX:uartTX|o_TX_Active              ; Panel:pan|UART_TX:uartTX|o_TX_Active              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|present_state.send_state                ; Panel:pan|present_state.send_state                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|TX_send                                 ; Panel:pan|TX_send                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_Idle         ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_Idle         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Start_Bit ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Start_Bit ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Data_Bits ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Data_Bits ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_TX:uartTX|r_Bit_Index[0]           ; Panel:pan|UART_TX:uartTX|r_Bit_Index[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_TX:uartTX|r_Bit_Index[1]           ; Panel:pan|UART_TX:uartTX|r_Bit_Index[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_TX:uartTX|r_Bit_Index[2]           ; Panel:pan|UART_TX:uartTX|r_Bit_Index[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Stop_Bit  ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Stop_Bit  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|present_state.USER_state                ; Panel:pan|present_state.USER_state                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|lcd_controller:lcd|state.send           ; Panel:pan|lcd_controller:lcd|state.send           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|lcd_controller:lcd|state.power_up       ; Panel:pan|lcd_controller:lcd|state.power_up       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|lcd_controller:lcd|lcdon                ; Panel:pan|lcd_controller:lcd|lcdon                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|RX_busy                                 ; Panel:pan|RX_busy                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|lcd_controller:lcd|rs                   ; Panel:pan|lcd_controller:lcd|rs                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Panel:pan|UART_TX:uartTX|o_TX_Serial              ; Panel:pan|UART_TX:uartTX|o_TX_Serial              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[7]             ; Panel:pan|lcd_bus[7]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Start_Bit ; Panel:pan|UART_TX:uartTX|o_TX_Active              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.531 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[12]          ; Panel:pan|UART_TX:uartTX|r_Clk_Count[12]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Start_Bit ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Data_Bits ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.539 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[2]             ; Panel:pan|lcd_bus[2]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.550 ; Panel:pan|lcd_controller:lcd|state.power_up       ; Panel:pan|lcd_controller:lcd|lcdon                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.816      ;
; 0.556 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[6]             ; Panel:pan|lcd_bus[6]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.566 ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Data_Bits ; Panel:pan|UART_RX:uartRX|r_Bit_Index[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.568 ; Panel:pan|present_state.receive_state             ; Panel:pan|RX_busy                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.834      ;
; 0.656 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_Cleanup      ; Panel:pan|UART_TX:uartTX|r_TX_Done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.666 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ; Panel:pan|lcd_bus[0]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ; Panel:pan|lcd_bus[9]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.933      ;
; 0.688 ; Panel:pan|TX_data[1]                              ; Panel:pan|UART_TX:uartTX|r_TX_Data[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.954      ;
; 0.695 ; Panel:pan|TX_data[2]                              ; Panel:pan|UART_TX:uartTX|r_TX_Data[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.961      ;
; 0.720 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[1]             ; Panel:pan|roomsInUse[1]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.987      ;
; 0.727 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ; Panel:pan|roomsInUse[0]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.994      ;
; 0.736 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[2]             ; Panel:pan|roomsInUse[2]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.003      ;
; 0.746 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_Idle         ; Panel:pan|UART_TX:uartTX|r_Bit_Index[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.013      ;
; 0.798 ; Panel:pan|\shiftProcess:counter[7]                ; Panel:pan|\shiftProcess:counter[7]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; Panel:pan|\shiftProcess:counter[0]                ; Panel:pan|\shiftProcess:counter[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; Panel:pan|\shiftProcess:counter[3]                ; Panel:pan|\shiftProcess:counter[3]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; Panel:pan|\shiftProcess:counter[14]               ; Panel:pan|\shiftProcess:counter[14]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; Panel:pan|\shiftProcess:counter[16]               ; Panel:pan|\shiftProcess:counter[16]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.802 ; Panel:pan|\shiftProcess:counter[9]                ; Panel:pan|\shiftProcess:counter[9]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; Panel:pan|TX_data[3]                              ; Panel:pan|UART_TX:uartTX|r_TX_Data[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[0]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[6]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[8]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[8]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[1]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[4]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[11]          ; Panel:pan|UART_TX:uartTX|r_Clk_Count[11]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[10]          ; Panel:pan|UART_TX:uartTX|r_Clk_Count[10]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[9]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[9]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[11]          ; Panel:pan|UART_RX:uartRX|r_Clk_Count[11]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[1]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.814 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[1]             ; Panel:pan|lcd_bus[1]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[2]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[3]             ; Panel:pan|lcd_bus[3]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_Cleanup      ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_Idle         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[7]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.819 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Stop_Bit  ; Panel:pan|UART_TX:uartTX|o_TX_Serial              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.821 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[4]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Stop_Bit  ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_Cleanup      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Stop_Bit  ; Panel:pan|UART_TX:uartTX|o_TX_Active              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.826 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Stop_Bit  ; Panel:pan|UART_TX:uartTX|r_TX_Done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.092      ;
; 0.828 ; Panel:pan|\shiftProcess:counter[1]                ; Panel:pan|\shiftProcess:counter[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; Panel:pan|\shiftProcess:counter[2]                ; Panel:pan|\shiftProcess:counter[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; Panel:pan|\shiftProcess:counter[22]               ; Panel:pan|\shiftProcess:counter[22]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; Panel:pan|\shiftProcess:counter[24]               ; Panel:pan|\shiftProcess:counter[24]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.830 ; Panel:pan|\shiftProcess:counter[4]                ; Panel:pan|\shiftProcess:counter[4]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.096      ;
; 0.832 ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Idle         ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Start_Bit ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.098      ;
; 0.834 ; Panel:pan|UART_RX:uartRX|r_RX_Data_R              ; Panel:pan|UART_RX:uartRX|r_RX_Data                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[4]             ; Panel:pan|lcd_bus[4]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.838 ; Panel:pan|TX_data[0]                              ; Panel:pan|UART_TX:uartTX|r_TX_Data[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[8]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[8]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; Panel:pan|lcd_controller:lcd|clk_count[31]        ; Panel:pan|lcd_controller:lcd|state.send           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[10]          ; Panel:pan|UART_RX:uartRX|r_Clk_Count[10]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[0]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[2]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[5]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[7]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[12]          ; Panel:pan|UART_RX:uartRX|r_Clk_Count[12]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[3]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[9]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[9]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|RX_busy                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|RX_busy                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|TX_send                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|TX_send                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_DV                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_DV                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Data                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Data                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Data_R              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Data_R              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Cleanup      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Cleanup      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Idle         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Idle         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Data_Bits ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Data_Bits ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Start_Bit ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Start_Bit ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Stop_Bit  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Stop_Bit  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|o_TX_Active              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|o_TX_Active              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|o_TX_Serial              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|o_TX_Serial              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[3]           ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 4.344 ; 4.344 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 4.344 ; 4.344 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; 5.831 ; 5.831 ; Rise       ; CLOCK_50        ;
;  KEY[0]    ; CLOCK_50   ; 5.525 ; 5.525 ; Rise       ; CLOCK_50        ;
;  KEY[1]    ; CLOCK_50   ; 5.552 ; 5.552 ; Rise       ; CLOCK_50        ;
;  KEY[2]    ; CLOCK_50   ; 5.831 ; 5.831 ; Rise       ; CLOCK_50        ;
; SW[*]      ; CLOCK_50   ; 1.284 ; 1.284 ; Rise       ; CLOCK_50        ;
;  SW[1]     ; CLOCK_50   ; 0.379 ; 0.379 ; Rise       ; CLOCK_50        ;
;  SW[2]     ; CLOCK_50   ; 0.698 ; 0.698 ; Rise       ; CLOCK_50        ;
;  SW[3]     ; CLOCK_50   ; 1.284 ; 1.284 ; Rise       ; CLOCK_50        ;
;  SW[4]     ; CLOCK_50   ; 1.185 ; 1.185 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; -4.114 ; -4.114 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; -4.114 ; -4.114 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; -3.548 ; -3.548 ; Rise       ; CLOCK_50        ;
;  KEY[0]    ; CLOCK_50   ; -3.748 ; -3.748 ; Rise       ; CLOCK_50        ;
;  KEY[1]    ; CLOCK_50   ; -3.548 ; -3.548 ; Rise       ; CLOCK_50        ;
;  KEY[2]    ; CLOCK_50   ; -5.041 ; -5.041 ; Rise       ; CLOCK_50        ;
; SW[*]      ; CLOCK_50   ; 0.733  ; 0.733  ; Rise       ; CLOCK_50        ;
;  SW[1]     ; CLOCK_50   ; 0.733  ; 0.733  ; Rise       ; CLOCK_50        ;
;  SW[2]     ; CLOCK_50   ; 0.584  ; 0.584  ; Rise       ; CLOCK_50        ;
;  SW[3]     ; CLOCK_50   ; -0.344 ; -0.344 ; Rise       ; CLOCK_50        ;
;  SW[4]     ; CLOCK_50   ; -0.250 ; -0.250 ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO_1[*]    ; CLOCK_50   ; 7.295 ; 7.295 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]   ; CLOCK_50   ; 7.295 ; 7.295 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 8.377 ; 8.377 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 8.377 ; 8.377 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 8.682 ; 8.682 ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 7.726 ; 7.726 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 8.360 ; 8.360 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 8.679 ; 8.679 ; Rise       ; CLOCK_50        ;
;  LEDR[4]     ; CLOCK_50   ; 8.682 ; 8.682 ; Rise       ; CLOCK_50        ;
;  LEDR[5]     ; CLOCK_50   ; 8.135 ; 8.135 ; Rise       ; CLOCK_50        ;
;  LEDR[6]     ; CLOCK_50   ; 8.603 ; 8.603 ; Rise       ; CLOCK_50        ;
;  LEDR[7]     ; CLOCK_50   ; 8.592 ; 8.592 ; Rise       ; CLOCK_50        ;
;  LEDR[8]     ; CLOCK_50   ; 8.335 ; 8.335 ; Rise       ; CLOCK_50        ;
; lcd_data[*]  ; CLOCK_50   ; 8.577 ; 8.577 ; Rise       ; CLOCK_50        ;
;  lcd_data[0] ; CLOCK_50   ; 8.321 ; 8.321 ; Rise       ; CLOCK_50        ;
;  lcd_data[1] ; CLOCK_50   ; 8.236 ; 8.236 ; Rise       ; CLOCK_50        ;
;  lcd_data[2] ; CLOCK_50   ; 8.207 ; 8.207 ; Rise       ; CLOCK_50        ;
;  lcd_data[3] ; CLOCK_50   ; 8.526 ; 8.526 ; Rise       ; CLOCK_50        ;
;  lcd_data[4] ; CLOCK_50   ; 8.032 ; 8.032 ; Rise       ; CLOCK_50        ;
;  lcd_data[5] ; CLOCK_50   ; 7.349 ; 7.349 ; Rise       ; CLOCK_50        ;
;  lcd_data[6] ; CLOCK_50   ; 8.536 ; 8.536 ; Rise       ; CLOCK_50        ;
;  lcd_data[7] ; CLOCK_50   ; 8.577 ; 8.577 ; Rise       ; CLOCK_50        ;
; lcd_en       ; CLOCK_50   ; 8.021 ; 8.021 ; Rise       ; CLOCK_50        ;
; lcd_on       ; CLOCK_50   ; 8.253 ; 8.253 ; Rise       ; CLOCK_50        ;
; lcd_rs       ; CLOCK_50   ; 8.863 ; 8.863 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO_1[*]    ; CLOCK_50   ; 7.295 ; 7.295 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]   ; CLOCK_50   ; 7.295 ; 7.295 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 8.377 ; 8.377 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 8.377 ; 8.377 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 7.726 ; 7.726 ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 7.726 ; 7.726 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 8.360 ; 8.360 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 8.679 ; 8.679 ; Rise       ; CLOCK_50        ;
;  LEDR[4]     ; CLOCK_50   ; 8.682 ; 8.682 ; Rise       ; CLOCK_50        ;
;  LEDR[5]     ; CLOCK_50   ; 8.135 ; 8.135 ; Rise       ; CLOCK_50        ;
;  LEDR[6]     ; CLOCK_50   ; 8.603 ; 8.603 ; Rise       ; CLOCK_50        ;
;  LEDR[7]     ; CLOCK_50   ; 8.592 ; 8.592 ; Rise       ; CLOCK_50        ;
;  LEDR[8]     ; CLOCK_50   ; 8.335 ; 8.335 ; Rise       ; CLOCK_50        ;
; lcd_data[*]  ; CLOCK_50   ; 7.349 ; 7.349 ; Rise       ; CLOCK_50        ;
;  lcd_data[0] ; CLOCK_50   ; 8.321 ; 8.321 ; Rise       ; CLOCK_50        ;
;  lcd_data[1] ; CLOCK_50   ; 8.236 ; 8.236 ; Rise       ; CLOCK_50        ;
;  lcd_data[2] ; CLOCK_50   ; 8.207 ; 8.207 ; Rise       ; CLOCK_50        ;
;  lcd_data[3] ; CLOCK_50   ; 8.526 ; 8.526 ; Rise       ; CLOCK_50        ;
;  lcd_data[4] ; CLOCK_50   ; 8.032 ; 8.032 ; Rise       ; CLOCK_50        ;
;  lcd_data[5] ; CLOCK_50   ; 7.349 ; 7.349 ; Rise       ; CLOCK_50        ;
;  lcd_data[6] ; CLOCK_50   ; 8.536 ; 8.536 ; Rise       ; CLOCK_50        ;
;  lcd_data[7] ; CLOCK_50   ; 8.577 ; 8.577 ; Rise       ; CLOCK_50        ;
; lcd_en       ; CLOCK_50   ; 8.021 ; 8.021 ; Rise       ; CLOCK_50        ;
; lcd_on       ; CLOCK_50   ; 8.253 ; 8.253 ; Rise       ; CLOCK_50        ;
; lcd_rs       ; CLOCK_50   ; 8.863 ; 8.863 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -2.805 ; -201.937      ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -168.380           ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                             ;
+--------+-------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.805 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.835      ;
; -2.805 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.835      ;
; -2.805 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.835      ;
; -2.805 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.835      ;
; -2.729 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.759      ;
; -2.729 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[4]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.759      ;
; -2.729 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[6]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.759      ;
; -2.729 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|lcd_data[7]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.759      ;
; -2.696 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.730      ;
; -2.696 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[29]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.730      ;
; -2.695 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.729      ;
; -2.694 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.728      ;
; -2.694 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.728      ;
; -2.692 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[27]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.726      ;
; -2.692 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.726      ;
; -2.692 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[28]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.726      ;
; -2.690 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.724      ;
; -2.690 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.724      ;
; -2.688 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.722      ;
; -2.686 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.720      ;
; -2.669 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[11]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.702      ;
; -2.667 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.700      ;
; -2.667 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.700      ;
; -2.667 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.697      ;
; -2.667 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.697      ;
; -2.667 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.697      ;
; -2.667 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.697      ;
; -2.666 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.699      ;
; -2.664 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[12]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.697      ;
; -2.663 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.696      ;
; -2.663 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.696      ;
; -2.660 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|e                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.689      ;
; -2.658 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[30]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.692      ;
; -2.640 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.673      ;
; -2.634 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|lcd_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.664      ;
; -2.634 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|lcd_data[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.664      ;
; -2.634 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|lcd_data[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.664      ;
; -2.634 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|lcd_data[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.664      ;
; -2.603 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|lcd_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.633      ;
; -2.603 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|lcd_data[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.633      ;
; -2.603 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|lcd_data[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.633      ;
; -2.603 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|lcd_data[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.633      ;
; -2.601 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.633      ;
; -2.598 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.630      ;
; -2.598 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|clk_count[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.630      ;
; -2.591 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.621      ;
; -2.591 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[4]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.621      ;
; -2.591 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[6]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.621      ;
; -2.591 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|lcd_data[7]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.621      ;
; -2.570 ; Panel:pan|lcd_controller:lcd|clk_count[4] ; Panel:pan|lcd_controller:lcd|lcd_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.599      ;
; -2.570 ; Panel:pan|lcd_controller:lcd|clk_count[4] ; Panel:pan|lcd_controller:lcd|lcd_data[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.599      ;
; -2.570 ; Panel:pan|lcd_controller:lcd|clk_count[4] ; Panel:pan|lcd_controller:lcd|lcd_data[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.599      ;
; -2.570 ; Panel:pan|lcd_controller:lcd|clk_count[4] ; Panel:pan|lcd_controller:lcd|lcd_data[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.599      ;
; -2.558 ; Panel:pan|lcd_controller:lcd|clk_count[0] ; Panel:pan|lcd_controller:lcd|state.initialize ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.588      ;
; -2.558 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|lcd_data[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.588      ;
; -2.558 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|lcd_data[4]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.588      ;
; -2.558 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|lcd_data[6]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.588      ;
; -2.558 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|lcd_data[7]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.588      ;
; -2.558 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.592      ;
; -2.558 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[29]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.592      ;
; -2.557 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.591      ;
; -2.556 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.590      ;
; -2.556 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.590      ;
; -2.554 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[27]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.588      ;
; -2.554 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.588      ;
; -2.554 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[28]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.588      ;
; -2.552 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.586      ;
; -2.552 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.586      ;
; -2.550 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.584      ;
; -2.548 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.582      ;
; -2.545 ; Panel:pan|lcd_controller:lcd|clk_count[5] ; Panel:pan|lcd_controller:lcd|lcd_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.574      ;
; -2.545 ; Panel:pan|lcd_controller:lcd|clk_count[5] ; Panel:pan|lcd_controller:lcd|lcd_data[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.574      ;
; -2.545 ; Panel:pan|lcd_controller:lcd|clk_count[5] ; Panel:pan|lcd_controller:lcd|lcd_data[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.574      ;
; -2.545 ; Panel:pan|lcd_controller:lcd|clk_count[5] ; Panel:pan|lcd_controller:lcd|lcd_data[5]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.574      ;
; -2.531 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[11]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.564      ;
; -2.529 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.562      ;
; -2.529 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.562      ;
; -2.528 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.561      ;
; -2.527 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|lcd_data[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.557      ;
; -2.527 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|lcd_data[4]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.557      ;
; -2.527 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|lcd_data[6]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.557      ;
; -2.527 ; Panel:pan|lcd_controller:lcd|clk_count[3] ; Panel:pan|lcd_controller:lcd|lcd_data[7]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.557      ;
; -2.526 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[12]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.559      ;
; -2.525 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.559      ;
; -2.525 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[29]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.559      ;
; -2.525 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.558      ;
; -2.525 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.558      ;
; -2.524 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.558      ;
; -2.523 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.557      ;
; -2.523 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.557      ;
; -2.522 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|e                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.551      ;
; -2.521 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[27]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.555      ;
; -2.521 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.555      ;
; -2.521 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[28]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.555      ;
; -2.520 ; Panel:pan|lcd_controller:lcd|clk_count[1] ; Panel:pan|lcd_controller:lcd|clk_count[30]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.554      ;
; -2.519 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.553      ;
; -2.519 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.553      ;
; -2.517 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.551      ;
; -2.515 ; Panel:pan|lcd_controller:lcd|clk_count[2] ; Panel:pan|lcd_controller:lcd|clk_count[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.549      ;
; -2.505 ; Panel:pan|lcd_controller:lcd|clk_count[6] ; Panel:pan|lcd_controller:lcd|lcd_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 3.534      ;
+--------+-------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Panel:pan|UART_RX:uartRX|r_Bit_Index[0]           ; Panel:pan|UART_RX:uartRX|r_Bit_Index[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_Bit_Index[1]           ; Panel:pan|UART_RX:uartRX|r_Bit_Index[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_Bit_Index[2]           ; Panel:pan|UART_RX:uartRX|r_Bit_Index[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Data_Bits ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Data_Bits ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Stop_Bit  ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Stop_Bit  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Idle         ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Idle         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Start_Bit ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Start_Bit ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[2]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[4]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[5]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[7]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[6]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[1]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[3]             ; Panel:pan|UART_RX:uartRX|r_RX_Byte[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|lcd_controller:lcd|state.initialize     ; Panel:pan|lcd_controller:lcd|state.initialize     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_RX:uartRX|r_RX_DV                  ; Panel:pan|UART_RX:uartRX|r_RX_DV                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|present_state.receive_state             ; Panel:pan|present_state.receive_state             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|mapleds                                 ; Panel:pan|mapleds                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_TX:uartTX|o_TX_Active              ; Panel:pan|UART_TX:uartTX|o_TX_Active              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|present_state.send_state                ; Panel:pan|present_state.send_state                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|TX_send                                 ; Panel:pan|TX_send                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_Idle         ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_Idle         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Start_Bit ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Start_Bit ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Data_Bits ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Data_Bits ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_TX:uartTX|r_Bit_Index[0]           ; Panel:pan|UART_TX:uartTX|r_Bit_Index[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_TX:uartTX|r_Bit_Index[1]           ; Panel:pan|UART_TX:uartTX|r_Bit_Index[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_TX:uartTX|r_Bit_Index[2]           ; Panel:pan|UART_TX:uartTX|r_Bit_Index[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Stop_Bit  ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Stop_Bit  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|present_state.USER_state                ; Panel:pan|present_state.USER_state                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|lcd_controller:lcd|state.send           ; Panel:pan|lcd_controller:lcd|state.send           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|lcd_controller:lcd|state.power_up       ; Panel:pan|lcd_controller:lcd|state.power_up       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|lcd_controller:lcd|lcdon                ; Panel:pan|lcd_controller:lcd|lcdon                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|RX_busy                                 ; Panel:pan|RX_busy                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|lcd_controller:lcd|rs                   ; Panel:pan|lcd_controller:lcd|rs                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Panel:pan|UART_TX:uartTX|o_TX_Serial              ; Panel:pan|UART_TX:uartTX|o_TX_Serial              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[7]             ; Panel:pan|lcd_bus[7]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[12]          ; Panel:pan|UART_TX:uartTX|r_Clk_Count[12]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Start_Bit ; Panel:pan|UART_TX:uartTX|o_TX_Active              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Start_Bit ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Data_Bits ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[2]             ; Panel:pan|lcd_bus[2]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.260 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[6]             ; Panel:pan|lcd_bus[6]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.412      ;
; 0.264 ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Data_Bits ; Panel:pan|UART_RX:uartRX|r_Bit_Index[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.416      ;
; 0.266 ; Panel:pan|present_state.receive_state             ; Panel:pan|RX_busy                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.418      ;
; 0.274 ; Panel:pan|lcd_controller:lcd|state.power_up       ; Panel:pan|lcd_controller:lcd|lcdon                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.426      ;
; 0.298 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ; Panel:pan|lcd_bus[9]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.450      ;
; 0.300 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ; Panel:pan|lcd_bus[0]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.452      ;
; 0.308 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_Cleanup      ; Panel:pan|UART_TX:uartTX|r_TX_Done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.460      ;
; 0.317 ; Panel:pan|TX_data[2]                              ; Panel:pan|UART_TX:uartTX|r_TX_Data[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.469      ;
; 0.325 ; Panel:pan|TX_data[1]                              ; Panel:pan|UART_TX:uartTX|r_TX_Data[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.329 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[1]             ; Panel:pan|roomsInUse[1]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.482      ;
; 0.332 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ; Panel:pan|roomsInUse[0]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.485      ;
; 0.338 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[2]             ; Panel:pan|roomsInUse[2]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.491      ;
; 0.344 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_Idle         ; Panel:pan|UART_TX:uartTX|r_Bit_Index[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.497      ;
; 0.358 ; Panel:pan|\shiftProcess:counter[0]                ; Panel:pan|\shiftProcess:counter[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Panel:pan|\shiftProcess:counter[7]                ; Panel:pan|\shiftProcess:counter[7]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Panel:pan|\shiftProcess:counter[14]               ; Panel:pan|\shiftProcess:counter[14]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[0]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Panel:pan|\shiftProcess:counter[3]                ; Panel:pan|\shiftProcess:counter[3]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Panel:pan|\shiftProcess:counter[16]               ; Panel:pan|\shiftProcess:counter[16]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Panel:pan|\shiftProcess:counter[9]                ; Panel:pan|\shiftProcess:counter[9]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[6]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[11]          ; Panel:pan|UART_TX:uartTX|r_Clk_Count[11]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[10]          ; Panel:pan|UART_TX:uartTX|r_Clk_Count[10]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[9]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[9]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[8]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[8]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[1]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[11]          ; Panel:pan|UART_RX:uartRX|r_Clk_Count[11]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[1]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[4]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; Panel:pan|\shiftProcess:counter[1]                ; Panel:pan|\shiftProcess:counter[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Panel:pan|\shiftProcess:counter[2]                ; Panel:pan|\shiftProcess:counter[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Panel:pan|\shiftProcess:counter[22]               ; Panel:pan|\shiftProcess:counter[22]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Panel:pan|\shiftProcess:counter[24]               ; Panel:pan|\shiftProcess:counter[24]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[7]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Panel:pan|\shiftProcess:counter[4]                ; Panel:pan|\shiftProcess:counter[4]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[2]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[4]             ; Panel:pan|lcd_bus[4]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Stop_Bit  ; Panel:pan|UART_TX:uartTX|o_TX_Serial              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[4]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[4]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[3]             ; Panel:pan|lcd_bus[3]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; Panel:pan|UART_RX:uartRX|r_RX_Byte[1]             ; Panel:pan|lcd_bus[1]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Stop_Bit  ; Panel:pan|UART_TX:uartTX|o_TX_Active              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[8]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[8]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[10]          ; Panel:pan|UART_RX:uartRX|r_Clk_Count[10]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[0]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[2]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[3]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[5]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Stop_Bit  ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_Cleanup      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Stop_Bit  ; Panel:pan|UART_TX:uartTX|r_TX_Done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[12]          ; Panel:pan|UART_RX:uartRX|r_Clk_Count[12]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[7]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[7]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Panel:pan|UART_TX:uartTX|r_Clk_Count[9]           ; Panel:pan|UART_TX:uartTX|r_Clk_Count[9]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[3]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[6]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[6]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; Panel:pan|UART_RX:uartRX|r_Clk_Count[5]           ; Panel:pan|UART_RX:uartRX|r_Clk_Count[5]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; Panel:pan|lcd_controller:lcd|state.initialize     ; Panel:pan|lcd_controller:lcd|busy                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Idle         ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Start_Bit ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; Panel:pan|UART_TX:uartTX|r_SM_Main.s_TX_Data_Bits ; Panel:pan|UART_TX:uartTX|o_TX_Active              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|RX_busy                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|RX_busy                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|TX_data[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|TX_send                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|TX_send                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_Clk_Count[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Byte[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_DV                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_DV                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Data                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Data                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Data_R              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_RX_Data_R              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Cleanup      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Cleanup      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Idle         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_Idle         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Data_Bits ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Data_Bits ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Start_Bit ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Start_Bit ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Stop_Bit  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_RX:uartRX|r_SM_Main.s_RX_Stop_Bit  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|o_TX_Active              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|o_TX_Active              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|o_TX_Serial              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|o_TX_Serial              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Bit_Index[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Bit_Index[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Bit_Index[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Panel:pan|UART_TX:uartTX|r_Clk_Count[3]           ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 2.369  ; 2.369  ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 2.369  ; 2.369  ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; 3.005  ; 3.005  ; Rise       ; CLOCK_50        ;
;  KEY[0]    ; CLOCK_50   ; 2.945  ; 2.945  ; Rise       ; CLOCK_50        ;
;  KEY[1]    ; CLOCK_50   ; 2.888  ; 2.888  ; Rise       ; CLOCK_50        ;
;  KEY[2]    ; CLOCK_50   ; 3.005  ; 3.005  ; Rise       ; CLOCK_50        ;
; SW[*]      ; CLOCK_50   ; 0.350  ; 0.350  ; Rise       ; CLOCK_50        ;
;  SW[1]     ; CLOCK_50   ; -0.181 ; -0.181 ; Rise       ; CLOCK_50        ;
;  SW[2]     ; CLOCK_50   ; -0.039 ; -0.039 ; Rise       ; CLOCK_50        ;
;  SW[3]     ; CLOCK_50   ; 0.350  ; 0.350  ; Rise       ; CLOCK_50        ;
;  SW[4]     ; CLOCK_50   ; 0.280  ; 0.280  ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; -2.249 ; -2.249 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; -2.249 ; -2.249 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; -1.918 ; -1.918 ; Rise       ; CLOCK_50        ;
;  KEY[0]    ; CLOCK_50   ; -2.055 ; -2.055 ; Rise       ; CLOCK_50        ;
;  KEY[1]    ; CLOCK_50   ; -1.918 ; -1.918 ; Rise       ; CLOCK_50        ;
;  KEY[2]    ; CLOCK_50   ; -2.548 ; -2.548 ; Rise       ; CLOCK_50        ;
; SW[*]      ; CLOCK_50   ; 0.672  ; 0.672  ; Rise       ; CLOCK_50        ;
;  SW[1]     ; CLOCK_50   ; 0.672  ; 0.672  ; Rise       ; CLOCK_50        ;
;  SW[2]     ; CLOCK_50   ; 0.577  ; 0.577  ; Rise       ; CLOCK_50        ;
;  SW[3]     ; CLOCK_50   ; 0.078  ; 0.078  ; Rise       ; CLOCK_50        ;
;  SW[4]     ; CLOCK_50   ; 0.137  ; 0.137  ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO_1[*]    ; CLOCK_50   ; 4.069 ; 4.069 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]   ; CLOCK_50   ; 4.069 ; 4.069 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 4.620 ; 4.620 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 4.620 ; 4.620 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 4.776 ; 4.776 ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 4.371 ; 4.371 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 4.690 ; 4.690 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 4.768 ; 4.768 ; Rise       ; CLOCK_50        ;
;  LEDR[4]     ; CLOCK_50   ; 4.776 ; 4.776 ; Rise       ; CLOCK_50        ;
;  LEDR[5]     ; CLOCK_50   ; 4.529 ; 4.529 ; Rise       ; CLOCK_50        ;
;  LEDR[6]     ; CLOCK_50   ; 4.716 ; 4.716 ; Rise       ; CLOCK_50        ;
;  LEDR[7]     ; CLOCK_50   ; 4.711 ; 4.711 ; Rise       ; CLOCK_50        ;
;  LEDR[8]     ; CLOCK_50   ; 4.578 ; 4.578 ; Rise       ; CLOCK_50        ;
; lcd_data[*]  ; CLOCK_50   ; 4.636 ; 4.636 ; Rise       ; CLOCK_50        ;
;  lcd_data[0] ; CLOCK_50   ; 4.517 ; 4.517 ; Rise       ; CLOCK_50        ;
;  lcd_data[1] ; CLOCK_50   ; 4.466 ; 4.466 ; Rise       ; CLOCK_50        ;
;  lcd_data[2] ; CLOCK_50   ; 4.577 ; 4.577 ; Rise       ; CLOCK_50        ;
;  lcd_data[3] ; CLOCK_50   ; 4.602 ; 4.602 ; Rise       ; CLOCK_50        ;
;  lcd_data[4] ; CLOCK_50   ; 4.398 ; 4.398 ; Rise       ; CLOCK_50        ;
;  lcd_data[5] ; CLOCK_50   ; 4.109 ; 4.109 ; Rise       ; CLOCK_50        ;
;  lcd_data[6] ; CLOCK_50   ; 4.606 ; 4.606 ; Rise       ; CLOCK_50        ;
;  lcd_data[7] ; CLOCK_50   ; 4.636 ; 4.636 ; Rise       ; CLOCK_50        ;
; lcd_en       ; CLOCK_50   ; 4.366 ; 4.366 ; Rise       ; CLOCK_50        ;
; lcd_on       ; CLOCK_50   ; 4.487 ; 4.487 ; Rise       ; CLOCK_50        ;
; lcd_rs       ; CLOCK_50   ; 4.937 ; 4.937 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO_1[*]    ; CLOCK_50   ; 4.069 ; 4.069 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]   ; CLOCK_50   ; 4.069 ; 4.069 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 4.620 ; 4.620 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 4.620 ; 4.620 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 4.371 ; 4.371 ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 4.371 ; 4.371 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 4.690 ; 4.690 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 4.768 ; 4.768 ; Rise       ; CLOCK_50        ;
;  LEDR[4]     ; CLOCK_50   ; 4.776 ; 4.776 ; Rise       ; CLOCK_50        ;
;  LEDR[5]     ; CLOCK_50   ; 4.529 ; 4.529 ; Rise       ; CLOCK_50        ;
;  LEDR[6]     ; CLOCK_50   ; 4.716 ; 4.716 ; Rise       ; CLOCK_50        ;
;  LEDR[7]     ; CLOCK_50   ; 4.711 ; 4.711 ; Rise       ; CLOCK_50        ;
;  LEDR[8]     ; CLOCK_50   ; 4.578 ; 4.578 ; Rise       ; CLOCK_50        ;
; lcd_data[*]  ; CLOCK_50   ; 4.109 ; 4.109 ; Rise       ; CLOCK_50        ;
;  lcd_data[0] ; CLOCK_50   ; 4.517 ; 4.517 ; Rise       ; CLOCK_50        ;
;  lcd_data[1] ; CLOCK_50   ; 4.466 ; 4.466 ; Rise       ; CLOCK_50        ;
;  lcd_data[2] ; CLOCK_50   ; 4.577 ; 4.577 ; Rise       ; CLOCK_50        ;
;  lcd_data[3] ; CLOCK_50   ; 4.602 ; 4.602 ; Rise       ; CLOCK_50        ;
;  lcd_data[4] ; CLOCK_50   ; 4.398 ; 4.398 ; Rise       ; CLOCK_50        ;
;  lcd_data[5] ; CLOCK_50   ; 4.109 ; 4.109 ; Rise       ; CLOCK_50        ;
;  lcd_data[6] ; CLOCK_50   ; 4.606 ; 4.606 ; Rise       ; CLOCK_50        ;
;  lcd_data[7] ; CLOCK_50   ; 4.636 ; 4.636 ; Rise       ; CLOCK_50        ;
; lcd_en       ; CLOCK_50   ; 4.366 ; 4.366 ; Rise       ; CLOCK_50        ;
; lcd_on       ; CLOCK_50   ; 4.487 ; 4.487 ; Rise       ; CLOCK_50        ;
; lcd_rs       ; CLOCK_50   ; 4.937 ; 4.937 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.142   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -7.142   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -617.509 ; 0.0   ; 0.0      ; 0.0     ; -168.38             ;
;  CLOCK_50        ; -617.509 ; 0.000 ; N/A      ; N/A     ; -168.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; 4.344 ; 4.344 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; 4.344 ; 4.344 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; 5.831 ; 5.831 ; Rise       ; CLOCK_50        ;
;  KEY[0]    ; CLOCK_50   ; 5.525 ; 5.525 ; Rise       ; CLOCK_50        ;
;  KEY[1]    ; CLOCK_50   ; 5.552 ; 5.552 ; Rise       ; CLOCK_50        ;
;  KEY[2]    ; CLOCK_50   ; 5.831 ; 5.831 ; Rise       ; CLOCK_50        ;
; SW[*]      ; CLOCK_50   ; 1.284 ; 1.284 ; Rise       ; CLOCK_50        ;
;  SW[1]     ; CLOCK_50   ; 0.379 ; 0.379 ; Rise       ; CLOCK_50        ;
;  SW[2]     ; CLOCK_50   ; 0.698 ; 0.698 ; Rise       ; CLOCK_50        ;
;  SW[3]     ; CLOCK_50   ; 1.284 ; 1.284 ; Rise       ; CLOCK_50        ;
;  SW[4]     ; CLOCK_50   ; 1.185 ; 1.185 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; GPIO_0[*]  ; CLOCK_50   ; -2.249 ; -2.249 ; Rise       ; CLOCK_50        ;
;  GPIO_0[0] ; CLOCK_50   ; -2.249 ; -2.249 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; -1.918 ; -1.918 ; Rise       ; CLOCK_50        ;
;  KEY[0]    ; CLOCK_50   ; -2.055 ; -2.055 ; Rise       ; CLOCK_50        ;
;  KEY[1]    ; CLOCK_50   ; -1.918 ; -1.918 ; Rise       ; CLOCK_50        ;
;  KEY[2]    ; CLOCK_50   ; -2.548 ; -2.548 ; Rise       ; CLOCK_50        ;
; SW[*]      ; CLOCK_50   ; 0.733  ; 0.733  ; Rise       ; CLOCK_50        ;
;  SW[1]     ; CLOCK_50   ; 0.733  ; 0.733  ; Rise       ; CLOCK_50        ;
;  SW[2]     ; CLOCK_50   ; 0.584  ; 0.584  ; Rise       ; CLOCK_50        ;
;  SW[3]     ; CLOCK_50   ; 0.078  ; 0.078  ; Rise       ; CLOCK_50        ;
;  SW[4]     ; CLOCK_50   ; 0.137  ; 0.137  ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO_1[*]    ; CLOCK_50   ; 7.295 ; 7.295 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]   ; CLOCK_50   ; 7.295 ; 7.295 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 8.377 ; 8.377 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 8.377 ; 8.377 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 8.682 ; 8.682 ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 7.726 ; 7.726 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 8.360 ; 8.360 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 8.679 ; 8.679 ; Rise       ; CLOCK_50        ;
;  LEDR[4]     ; CLOCK_50   ; 8.682 ; 8.682 ; Rise       ; CLOCK_50        ;
;  LEDR[5]     ; CLOCK_50   ; 8.135 ; 8.135 ; Rise       ; CLOCK_50        ;
;  LEDR[6]     ; CLOCK_50   ; 8.603 ; 8.603 ; Rise       ; CLOCK_50        ;
;  LEDR[7]     ; CLOCK_50   ; 8.592 ; 8.592 ; Rise       ; CLOCK_50        ;
;  LEDR[8]     ; CLOCK_50   ; 8.335 ; 8.335 ; Rise       ; CLOCK_50        ;
; lcd_data[*]  ; CLOCK_50   ; 8.577 ; 8.577 ; Rise       ; CLOCK_50        ;
;  lcd_data[0] ; CLOCK_50   ; 8.321 ; 8.321 ; Rise       ; CLOCK_50        ;
;  lcd_data[1] ; CLOCK_50   ; 8.236 ; 8.236 ; Rise       ; CLOCK_50        ;
;  lcd_data[2] ; CLOCK_50   ; 8.207 ; 8.207 ; Rise       ; CLOCK_50        ;
;  lcd_data[3] ; CLOCK_50   ; 8.526 ; 8.526 ; Rise       ; CLOCK_50        ;
;  lcd_data[4] ; CLOCK_50   ; 8.032 ; 8.032 ; Rise       ; CLOCK_50        ;
;  lcd_data[5] ; CLOCK_50   ; 7.349 ; 7.349 ; Rise       ; CLOCK_50        ;
;  lcd_data[6] ; CLOCK_50   ; 8.536 ; 8.536 ; Rise       ; CLOCK_50        ;
;  lcd_data[7] ; CLOCK_50   ; 8.577 ; 8.577 ; Rise       ; CLOCK_50        ;
; lcd_en       ; CLOCK_50   ; 8.021 ; 8.021 ; Rise       ; CLOCK_50        ;
; lcd_on       ; CLOCK_50   ; 8.253 ; 8.253 ; Rise       ; CLOCK_50        ;
; lcd_rs       ; CLOCK_50   ; 8.863 ; 8.863 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO_1[*]    ; CLOCK_50   ; 4.069 ; 4.069 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]   ; CLOCK_50   ; 4.069 ; 4.069 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 4.620 ; 4.620 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 4.620 ; 4.620 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 4.371 ; 4.371 ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 4.371 ; 4.371 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 4.690 ; 4.690 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 4.768 ; 4.768 ; Rise       ; CLOCK_50        ;
;  LEDR[4]     ; CLOCK_50   ; 4.776 ; 4.776 ; Rise       ; CLOCK_50        ;
;  LEDR[5]     ; CLOCK_50   ; 4.529 ; 4.529 ; Rise       ; CLOCK_50        ;
;  LEDR[6]     ; CLOCK_50   ; 4.716 ; 4.716 ; Rise       ; CLOCK_50        ;
;  LEDR[7]     ; CLOCK_50   ; 4.711 ; 4.711 ; Rise       ; CLOCK_50        ;
;  LEDR[8]     ; CLOCK_50   ; 4.578 ; 4.578 ; Rise       ; CLOCK_50        ;
; lcd_data[*]  ; CLOCK_50   ; 4.109 ; 4.109 ; Rise       ; CLOCK_50        ;
;  lcd_data[0] ; CLOCK_50   ; 4.517 ; 4.517 ; Rise       ; CLOCK_50        ;
;  lcd_data[1] ; CLOCK_50   ; 4.466 ; 4.466 ; Rise       ; CLOCK_50        ;
;  lcd_data[2] ; CLOCK_50   ; 4.577 ; 4.577 ; Rise       ; CLOCK_50        ;
;  lcd_data[3] ; CLOCK_50   ; 4.602 ; 4.602 ; Rise       ; CLOCK_50        ;
;  lcd_data[4] ; CLOCK_50   ; 4.398 ; 4.398 ; Rise       ; CLOCK_50        ;
;  lcd_data[5] ; CLOCK_50   ; 4.109 ; 4.109 ; Rise       ; CLOCK_50        ;
;  lcd_data[6] ; CLOCK_50   ; 4.606 ; 4.606 ; Rise       ; CLOCK_50        ;
;  lcd_data[7] ; CLOCK_50   ; 4.636 ; 4.636 ; Rise       ; CLOCK_50        ;
; lcd_en       ; CLOCK_50   ; 4.366 ; 4.366 ; Rise       ; CLOCK_50        ;
; lcd_on       ; CLOCK_50   ; 4.487 ; 4.487 ; Rise       ; CLOCK_50        ;
; lcd_rs       ; CLOCK_50   ; 4.937 ; 4.937 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 80484    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 80484    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 92    ; 92   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 19 08:56:55 2023
Info: Command: quartus_sta ControlPanel10000 -c Panel
Info: qsta_default_script.tcl version: #1
Warning (292000): FLEXlm software error: Future license file format or misspelling in license file.  The file was issued for a later version of FLEXnet Licensing than this  program understands. Feature:       quartus License text:  ONE_TS_OK SIGN="1663 4B7E 24C2 0965 72A2 AD41 3EA4 999C 1CCF 4002 7004 4171 F4EF 834F A45F 0BD3 FE8C 4E78 AAEB 54D8 6544 D576 C23F FBE4 9E21 9E48 B404 3494 5104 00F9" License path:  C:\Program Files\StruSoft\FEM-Design 21 Educational\license.lic FLEXnet Licensing error:-90,313 For further information, refer to the FLEXnet Licensing End User Guide, available at "www.macrovision.com".
Warning (292000): FLEXlm software error: Future license file format or misspelling in license file.  The file was issued for a later version of FLEXnet Licensing than this  program understands. Feature:       quartus_talkback License text:  ONE_TS_OK SIGN="1663 4B7E 24C2 0965 72A2 AD41 3EA4 999C 1CCF 4002 7004 4171 F4EF 834F A45F 0BD3 FE8C 4E78 AAEB 54D8 6544 D576 C23F FBE4 9E21 9E48 B404 3494 5104 00F9" License path:  C:\Program Files\StruSoft\FEM-Design 21 Educational\license.lic FLEXnet Licensing error:-90,313 For further information, refer to the FLEXnet Licensing End User Guide, available at "www.macrovision.com".
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Panel.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.142
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.142      -617.509 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -168.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.805
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.805      -201.937 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -168.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 4556 megabytes
    Info: Processing ended: Fri May 19 08:56:56 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


