network pipeline_01 {
  in  bool i;
  out bool o;

  pipeline bool p;

  new fsm a {
    out sync ready pipeline;
    void main() {
      p = i.read();
      out.write();
      fence;
    }
  }

  a -> b;

  new fsm b {
    in sync ready pipeline;
    out sync ready pipeline;
    void main() {
      in.read();
      out.write();
      fence;
    }
  }

  b -> c;

  new fsm c {
    in sync ready pipeline;
    void main() {
      in.read();
      o.write(p);
      fence;
    }
  }

}

// @fec/golden {{{
// module pipeline_01(
//   input  wire clk,
//   input  wire rst,
//   input  wire i,
//   output reg  o
// );
//
//   reg p_a_q;
//   reg p_b_q;
//
//   always @(posedge clk) begin
//     if (rst) begin
//       p_a_q <= 1'b0;
//       p_b_q <= 1'b0;
//       o <= 1'b0;
//     end else begin
//       p_a_q <= i;
//       p_b_q <= p_a_q;
//       o <= p_b_q;
//     end
//   end
//
// endmodule
// }}}
