`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 2018/03/08 17:54:41
// Design Name:
// Module Name: stage_MEM
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////

/*
 -- ============================================================================
 -- FILE NAME	: mem_stage.v
 -- DESCRIPTION : MEM?ｽX?ｽe?ｽ[?ｽW
 -- ----------------------------------------------------------------------------
 -- Revision  Date		  Coding_by	 Comment
 -- 1.0.0	  2011/06/27  suito		 ?ｽV?ｽK?ｽ?ｬ
 -- ============================================================================
*/


`define WORD 32  // 1word
`define WORD_ADDR_W 30  // address width 1word

`define WORD_MSB `WORD-1
`define WORD_ADDR_MSB `WORD_ADDR_W-1
module mem_ctrl (
  input ex_en,
  input [1:0]ex_mem_op,
  input [`WORD_MSB:0]ex_mem_wr_data,
  input [`WORD_MSB:0]ex_out,
  input [`WORD_MSB:0]rd_data,
  output reg [`WORD_ADDR_MSB:0]addr,
  output reg as_,
  output reg rw,
  output reg [`WORD_MSB:0]wr_data,
  output reg [`WORD_MSB:0]out,
  output reg miss_align
  );
  wire [1:0]offset;

  always @ ( * ) begin
    addr=0;
    as_=0;
    rw=0;
    wr_data=0;
    out=0;
    miss_align=0;
    if(ex_en && ex_mem_op==1)begin //load
      if(offset==2'b00)begin
        out=rd_data;
        as_=1;
      end
      else begin miss_align=1;end
    end
    else if(ex_en&&ex_mem_op==2)begin//store
      if(offset==0)begin
          rw=1;
          as_=1;
      end
      else miss_align=1;
    end
    else out=ex_out;
  end
endmodule //mem_ctrl

module mem_reg(
  input clk,
  input rst,
  input out,
  input [`WORD_MSB:0]miss_align,
  input stall,
  input flush,
  input [`WORD_ADDR_MSB:0]ex_pc,
  input ex_en,
  input ex_br_flag,
  input [1:0]ex_ctrl_op,
  input [4:0]ex_dst_addr,
  input ex_gpr_we_,
  input [3:0]ex_exp_code,

  output reg[`WORD_ADDR_MSB:0]mem_pc,
  output reg mem_en,
  output reg mem_br_flag,
  output reg [1:0]mem_ctrl_op,
  output reg [4:0]mem_dst_addr,
  output reg mem_gpr_we_,
  output reg [2:0]mem_exp_code,
  output reg[`WORD_MSB:0]mem_out
  );
  always @ (posedge clk or negedge rst) begin
    if(~rst)begin
      mem_pc<=0;
      mem_en<=0;
      mem_br_flag<=0;
      mem_ctrl_op<=0;
      mem_dst_addr<=0;
      mem_gpr_we_<=0;
      mem_out<=0;
    end
    else begin
      if(~stall)begin
        if(flush)begin
          mem_pc<=0;
          mem_en<=0;
          mem_br_flag<=0;
          mem_ctrl_op<=0;
          mem_dst_addr<=0;
          mem_gpr_we_<=0;
          mem_out<=0;
        end
        else if(miss_align)begin
          mem_pc<=ex_pc;
          mem_en<=ex_en;
          mem_br_flag<=ex_br_flag;
          mem_ctrl_op<=4;//miss_align
          mem_dst_addr<=0;
          mem_gpr_we_<=0;
          mem_out<=0;
        end
        else if(miss_align)begin
          mem_pc<=ex_pc;
          mem_en<=ex_en;
          mem_br_flag<=ex_br_flag;
          mem_ctrl_op<=ex_ctrl_op;
          mem_dst_addr<=ex_dst_addr;
          mem_gpr_we_<=ex_gpr_we_;
          mem_out<=out;
        end
      end
    end
  end
endmodule

module stage_MEM (
	/********** ?ｽN?ｽ?ｽ?ｽb?ｽN & ?ｽ?ｽ?ｽZ?ｽb?ｽg **********/
	input  wire				   clk,			   // ?ｽN?ｽ?ｽ?ｽb?ｽN
	input  wire				   reset,		   // ?ｽ同奇ｿｽ?ｽ?ｽ?ｽZ?ｽb?ｽg
	/********** ?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽM?ｽ?ｽ **********/
	input  wire				   stall,		   // ?ｽX?ｽg?ｽ[?ｽ?ｽ
	input  wire				   flush,		   // ?ｽt?ｽ?ｽ?ｽb?ｽV?ｽ?ｽ
	output wire				   busy,		   // ?ｽr?ｽW?ｽ[?ｽM?ｽ?ｽ
	/********** ?ｽt?ｽH?ｽ?ｽ?ｽ[?ｽf?ｽB?ｽ?ｽ?ｽO **********/
	output wire [`WORD_MSB:0] fwd_data,	   // ?ｽt?ｽH?ｽ?ｽ?ｽ[?ｽf?ｽB?ｽ?ｽ?ｽO?ｽf?ｽ[?ｽ^
	/********** SPM?ｽC?ｽ?ｽ?ｽ^?ｽt?ｽF?ｽ[?ｽX **********/
	input  wire [`WORD_MSB:0] spm_rd_data,	   // ?ｽﾇみ出?ｽ?ｽ?ｽf?ｽ[?ｽ^
	output wire [`WORD_ADDR_MSB:0] spm_addr,	   // ?ｽA?ｽh?ｽ?ｽ?ｽX
	output wire				   spm_as_,		   // ?ｽA?ｽh?ｽ?ｽ?ｽX?ｽX?ｽg?ｽ?ｽ?ｽ[?ｽu
	output wire				   spm_rw,		   // ?ｽﾇみ／?ｽ?ｽ?ｽ?ｽ
	output wire [`WORD_MSB:0] spm_wr_data,	   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝデ?ｽ[?ｽ^
	/********** ?ｽo?ｽX?ｽC?ｽ?ｽ?ｽ^?ｽt?ｽF?ｽ[?ｽX **********/
	input  wire [`WORD_MSB:0] bus_rd_data,	   // ?ｽﾇみ出?ｽ?ｽ?ｽf?ｽ[?ｽ^
	input  wire				   bus_rdy_,	   // ?ｽ?ｽ?ｽf?ｽB
	input  wire				   bus_grnt_,	   // ?ｽo?ｽX?ｽO?ｽ?ｽ?ｽ?ｽ?ｽg
	output wire				   bus_req_,	   // ?ｽo?ｽX?ｽ?ｽ?ｽN?ｽG?ｽX?ｽg
	output wire [`WORD_ADDR_MSB:0] bus_addr,	   // ?ｽA?ｽh?ｽ?ｽ?ｽX
	output wire				   bus_as_,		   // ?ｽA?ｽh?ｽ?ｽ?ｽX?ｽX?ｽg?ｽ?ｽ?ｽ[?ｽu
	output wire				   bus_rw,		   // ?ｽﾇみ／?ｽ?ｽ?ｽ?ｽ
	output wire [`WORD_MSB:0] bus_wr_data,	   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝデ?ｽ[?ｽ^
	/********** EX/MEM?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽ?ｽ?ｽW?ｽX?ｽ^ **********/
	input  wire [`WORD_ADDR_MSB:0] ex_pc,		   // ?ｽv?ｽ?ｽ?ｽO?ｽ?ｽ?ｽ?ｽ?ｽJ?ｽE?ｽ?ｽ?ｽ^
	input  wire				   ex_en,		   // ?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽf?ｽ[?ｽ^?ｽﾌ有?ｽ?ｽ
	input  wire				   ex_br_flag,	   // ?ｽ?ｽ?ｽ?ｽ?ｽt?ｽ?ｽ?ｽO
	input  wire [1:0]	   ex_mem_op,	   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽI?ｽy?ｽ?ｽ?ｽ[?ｽV?ｽ?ｽ?ｽ?ｽ
	input  wire [`WORD_MSB:0] ex_mem_wr_data, // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝデ?ｽ[?ｽ^
	input  wire [1:0]   ex_ctrl_op,	   // ?ｽ?ｽ?ｽ艫鯉ｿｽW?ｽX?ｽ^?ｽI?ｽy?ｽ?ｽ?ｽ[?ｽV?ｽ?ｽ?ｽ?ｽ
	input  wire [5:0]  ex_dst_addr,	   // ?ｽﾄ用?ｽ?ｽ?ｽW?ｽX?ｽ^?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝア?ｽh?ｽ?ｽ?ｽX
	input  wire				   ex_gpr_we_,	   // ?ｽﾄ用?ｽ?ｽ?ｽW?ｽX?ｽ^?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝ有?ｽ?ｽ
	input  wire [2:0]   ex_exp_code,	   // ?ｽ?ｽ?ｽO?ｽR?ｽ[?ｽh
	input  wire [`WORD_MSB:0] ex_out,		   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ
	/********** MEM/WB?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽ?ｽ?ｽW?ｽX?ｽ^ **********/
	output wire [`WORD_ADDR_MSB:0] mem_pc,		   // ?ｽv?ｽ?ｽ?ｽO?ｽ?ｽ?ｽ?ｽ?ｽJ?ｽE?ｽ?ｽ?ｽ^
	output wire				   mem_en,		   // ?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽf?ｽ[?ｽ^?ｽﾌ有?ｽ?ｽ
	output wire				   mem_br_flag,	   // ?ｽ?ｽ?ｽ?ｽ?ｽt?ｽ?ｽ?ｽO
	output wire [1:0]   mem_ctrl_op,	   // ?ｽ?ｽ?ｽ艫鯉ｿｽW?ｽX?ｽ^?ｽI?ｽy?ｽ?ｽ?ｽ[?ｽV?ｽ?ｽ?ｽ?ｽ
	output wire [5:0]  mem_dst_addr,   // ?ｽﾄ用?ｽ?ｽ?ｽW?ｽX?ｽ^?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝア?ｽh?ｽ?ｽ?ｽX
	output wire				   mem_gpr_we_,	   // ?ｽﾄ用?ｽ?ｽ?ｽW?ｽX?ｽ^?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝ有?ｽ?ｽ
	output wire [2:0]   mem_exp_code,   // ?ｽ?ｽ?ｽO?ｽR?ｽ[?ｽh
	output wire [`WORD_MSB:0] mem_out		   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ
);

	/********** ?ｽ?ｽ?ｽ?ｽ?ｽM?ｽ?ｽ **********/
	wire [`WORD_MSB:0]		   rd_data;		   // ?ｽﾇみ出?ｽ?ｽ?ｽf?ｽ[?ｽ^
	wire [`WORD_ADDR_MSB:0]		   addr;		   // ?ｽA?ｽh?ｽ?ｽ?ｽX
	wire					   as_;			   // ?ｽA?ｽh?ｽ?ｽ?ｽX?ｽL?ｽ?ｽ
	wire					   rw;			   // ?ｽﾇみ／?ｽ?ｽ?ｽ?ｽ
	wire [`WORD_MSB:0]		   wr_data;		   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝデ?ｽ[?ｽ^
	wire [`WORD_MSB:0]		   out;			   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽA?ｽN?ｽZ?ｽX?ｽ?ｽ?ｽ?ｽ
	wire					   miss_align;	   // ?ｽ~?ｽX?ｽA?ｽ?ｽ?ｽC?ｽ?ｽ

	/********** ?ｽ?ｽ?ｽﾊのフ?ｽH?ｽ?ｽ?ｽ[?ｽf?ｽB?ｽ?ｽ?ｽO **********/
	assign fwd_data	 = out;

	/********** ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽA?ｽN?ｽZ?ｽX?ｽ?ｽ?ｽ艫?ｿｽj?ｽb?ｽg **********/
	mem_ctrl mem_ctrl (
		/********** EX/MEM?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽ?ｽ?ｽW?ｽX?ｽ^ **********/
		.ex_en			(ex_en),			   // ?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽf?ｽ[?ｽ^?ｽﾌ有?ｽ?ｽ
		.ex_mem_op		(ex_mem_op),		   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽI?ｽy?ｽ?ｽ?ｽ[?ｽV?ｽ?ｽ?ｽ?ｽ
		.ex_mem_wr_data (ex_mem_wr_data),	   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝデ?ｽ[?ｽ^
		.ex_out			(ex_out),			   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ
		/********** ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽA?ｽN?ｽZ?ｽX?ｽC?ｽ?ｽ?ｽ^?ｽt?ｽF?ｽ[?ｽX **********/
		.rd_data		(rd_data),			   // ?ｽﾇみ出?ｽ?ｽ?ｽf?ｽ[?ｽ^
		.addr			(addr),				   // ?ｽA?ｽh?ｽ?ｽ?ｽX
		.as_			(as_),				   // ?ｽA?ｽh?ｽ?ｽ?ｽX?ｽL?ｽ?ｽ
		.rw				(rw),				   // ?ｽﾇみ／?ｽ?ｽ?ｽ?ｽ
		.wr_data		(wr_data),			   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝデ?ｽ[?ｽ^
		/********** ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽA?ｽN?ｽZ?ｽX?ｽ?ｽ?ｽ?ｽ **********/
		.out			(out),				   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽA?ｽN?ｽZ?ｽX?ｽ?ｽ?ｽ?ｽ
		.miss_align		(miss_align)		   // ?ｽ~?ｽX?ｽA?ｽ?ｽ?ｽC?ｽ?ｽ
	);

	/********** ?ｽo?ｽX?ｽC?ｽ?ｽ?ｽ^?ｽt?ｽF?ｽ[?ｽX **********/
	bus_IF bus_if (
		/********** ?ｽN?ｽ?ｽ?ｽb?ｽN & ?ｽ?ｽ?ｽZ?ｽb?ｽg **********/
		.clk		 (clk),					   // ?ｽN?ｽ?ｽ?ｽb?ｽN
		.reset		 (reset),				   // ?ｽ同奇ｿｽ?ｽ?ｽ?ｽZ?ｽb?ｽg
		/********** ?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽM?ｽ?ｽ **********/
		.stall		 (stall),				   // ?ｽX?ｽg?ｽ[?ｽ?ｽ
		.flush		 (flush),				   // ?ｽt?ｽ?ｽ?ｽb?ｽV?ｽ?ｽ?ｽM?ｽ?ｽ
		.busy		 (busy),				   // ?ｽr?ｽW?ｽ[?ｽM?ｽ?ｽ
		/********** CPU?ｽC?ｽ?ｽ?ｽ^?ｽt?ｽF?ｽ[?ｽX **********/
		.addr		 (addr),				   // ?ｽA?ｽh?ｽ?ｽ?ｽX
		.as_		 (as_),					   // ?ｽA?ｽh?ｽ?ｽ?ｽX?ｽL?ｽ?ｽ
		.rw			 (rw),					   // ?ｽﾇみ／?ｽ?ｽ?ｽ?ｽ
		.wr_data	 (wr_data),				   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝデ?ｽ[?ｽ^
		.rd_data	 (rd_data),				   // ?ｽﾇみ出?ｽ?ｽ?ｽf?ｽ[?ｽ^
		/********** ?ｽX?ｽN?ｽ?ｽ?ｽb?ｽ`?ｽp?ｽb?ｽh?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽC?ｽ?ｽ?ｽ^?ｽt?ｽF?ｽ[?ｽX **********/
		.spm_rd_data (spm_rd_data),			   // ?ｽﾇみ出?ｽ?ｽ?ｽf?ｽ[?ｽ^
		.spm_addr	 (spm_addr),			   // ?ｽA?ｽh?ｽ?ｽ?ｽX
		.spm_as_	 (spm_as_),				   // ?ｽA?ｽh?ｽ?ｽ?ｽX?ｽX?ｽg?ｽ?ｽ?ｽ[?ｽu
		.spm_rw		 (spm_rw),				   // ?ｽﾇみ／?ｽ?ｽ?ｽ?ｽ
		.spm_wr_data (spm_wr_data),			   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝデ?ｽ[?ｽ^
		/********** ?ｽo?ｽX?ｽC?ｽ?ｽ?ｽ^?ｽt?ｽF?ｽ[?ｽX **********/
		.bus_rd_data (bus_rd_data),			   // ?ｽﾇみ出?ｽ?ｽ?ｽf?ｽ[?ｽ^
		.bus_rdy_	 (bus_rdy_),			   // ?ｽ?ｽ?ｽf?ｽB
		.bus_grnt_	 (bus_grnt_),			   // ?ｽo?ｽX?ｽO?ｽ?ｽ?ｽ?ｽ?ｽg
		.bus_req_	 (bus_req_),			   // ?ｽo?ｽX?ｽ?ｽ?ｽN?ｽG?ｽX?ｽg
		.bus_addr	 (bus_addr),			   // ?ｽA?ｽh?ｽ?ｽ?ｽX
		.bus_as_	 (bus_as_),				   // ?ｽA?ｽh?ｽ?ｽ?ｽX?ｽX?ｽg?ｽ?ｽ?ｽ[?ｽu
		.bus_rw		 (bus_rw),				   // ?ｽﾇみ／?ｽ?ｽ?ｽ?ｽ
		.bus_wr_data (bus_wr_data)			   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝデ?ｽ[?ｽ^
	);

	/********** MEM?ｽX?ｽe?ｽ[?ｽW?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽ?ｽ?ｽW?ｽX?ｽ^ **********/
	mem_reg mem_reg (
		/********** ?ｽN?ｽ?ｽ?ｽb?ｽN & ?ｽ?ｽ?ｽZ?ｽb?ｽg **********/
		.clk		  (clk),				   // ?ｽN?ｽ?ｽ?ｽb?ｽN
		.reset		  (reset),				   // ?ｽ同奇ｿｽ?ｽ?ｽ?ｽZ?ｽb?ｽg
		/********** ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽA?ｽN?ｽZ?ｽX?ｽ?ｽ?ｽ?ｽ **********/
		.out		  (out),				   // ?ｽ?ｽ?ｽ?ｽ
		.miss_align	  (miss_align),			   // ?ｽ~?ｽX?ｽA?ｽ?ｽ?ｽC?ｽ?ｽ
		/********** ?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽM?ｽ?ｽ **********/
		.stall		  (stall),				   // ?ｽX?ｽg?ｽ[?ｽ?ｽ
		.flush		  (flush),				   // ?ｽt?ｽ?ｽ?ｽb?ｽV?ｽ?ｽ
		/********** EX/MEM?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽ?ｽ?ｽW?ｽX?ｽ^ **********/
		.ex_pc		  (ex_pc),				   // ?ｽv?ｽ?ｽ?ｽO?ｽ?ｽ?ｽ?ｽ?ｽJ?ｽE?ｽ?ｽ?ｽ^
		.ex_en		  (ex_en),				   // ?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽf?ｽ[?ｽ^?ｽﾌ有?ｽ?ｽ
		.ex_br_flag	  (ex_br_flag),			   // ?ｽ?ｽ?ｽ?ｽ?ｽt?ｽ?ｽ?ｽO
		.ex_ctrl_op	  (ex_ctrl_op),			   // ?ｽ?ｽ?ｽ艫鯉ｿｽW?ｽX?ｽ^?ｽI?ｽy?ｽ?ｽ?ｽ[?ｽV?ｽ?ｽ?ｽ?ｽ
		.ex_dst_addr  (ex_dst_addr),		   // ?ｽﾄ用?ｽ?ｽ?ｽW?ｽX?ｽ^?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝア?ｽh?ｽ?ｽ?ｽX
		.ex_gpr_we_	  (ex_gpr_we_),			   // ?ｽﾄ用?ｽ?ｽ?ｽW?ｽX?ｽ^?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝ有?ｽ?ｽ
		.ex_exp_code  (ex_exp_code),		   // ?ｽ?ｽ?ｽO?ｽR?ｽ[?ｽh
		/********** MEM/WB?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽ?ｽ?ｽW?ｽX?ｽ^ **********/
		.mem_pc		  (mem_pc),				   // ?ｽv?ｽ?ｽ?ｽO?ｽ?ｽ?ｽ?ｽ?ｽJ?ｽE?ｽ?ｽ?ｽ^
		.mem_en		  (mem_en),				   // ?ｽp?ｽC?ｽv?ｽ?ｽ?ｽC?ｽ?ｽ?ｽf?ｽ[?ｽ^?ｽﾌ有?ｽ?ｽ
		.mem_br_flag  (mem_br_flag),		   // ?ｽ?ｽ?ｽ?ｽ?ｽt?ｽ?ｽ?ｽO
		.mem_ctrl_op  (mem_ctrl_op),		   // ?ｽ?ｽ?ｽ艫鯉ｿｽW?ｽX?ｽ^?ｽI?ｽy?ｽ?ｽ?ｽ[?ｽV?ｽ?ｽ?ｽ?ｽ
		.mem_dst_addr (mem_dst_addr),		   // ?ｽﾄ用?ｽ?ｽ?ｽW?ｽX?ｽ^?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝア?ｽh?ｽ?ｽ?ｽX
		.mem_gpr_we_  (mem_gpr_we_),		   // ?ｽﾄ用?ｽ?ｽ?ｽW?ｽX?ｽ^?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽﾝ有?ｽ?ｽ
		.mem_exp_code (mem_exp_code),		   // ?ｽ?ｽ?ｽO?ｽR?ｽ[?ｽh
		.mem_out	  (mem_out)				   // ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ?ｽ
	);

endmodule
