---
layout: default
title: üìö Chipset ‚Äî Mantenimiento y Montaje de Equipos Inform√°ticos
---



# √çndice (TOC)

1. [Introducci√≥n](#introduccion)  
2. [¬øQu√© es un chipset?](#que-es-un-chipset)  
3. [Evoluci√≥n hist√≥rica: Northbridge/Southbridge ‚Üí PCH](#evolucion-historica)  
4. [Arquitectura general del chipset](#arquitectura-general)
   - [Enlace con la CPU (FSB, DMI, QPI/HT/IF)](#enlace-con-la-cpu)
   - [Hub interno y distribuci√≥n de se√±ales](#hub-interno)
   - [Relojes, temporizaci√≥n y latencias](#relojes-y-latencias)
5. [Compatibilidad de sockets y generaciones de CPU](#compatibilidad-de-sockets)
   - [Revisi√≥n de microc√≥digos y BIOS/UEFI](#microcodigos-y-uefi)
   - [L√≠mites de TDP y soporte de caracter√≠sticas de la CPU](#limites-tdp)
6. [PCI Express](#pcie)
   - [Versi√≥n y retrocompatibilidad](#pcie-version)
   - [Reparto de l√≠neas: CPU vs chipset](#pcie-reparto)
   - [Topolog√≠as t√≠picas (x16, x8/x8, x4 para M.2, bifurcaci√≥n)](#pcie-topologias)
7. [Almacenamiento](#almacenamiento)
   - [SATA (puertos, modos AHCI/RAID)](#sata)
   - [NVMe/M.2 (PCIe x4, bifurcaci√≥n, disipaci√≥n)](#nvme-m2)
   - [RAID/SRST, VMD y RAIDXpert (visi√≥n general)](#raid-y-vmd)
8. [Conectividad USB](#usb)
   - [Est√°ndares (2.0/3.x/USB4) y velocidades](#usb-estandares)
   - [Tipo‚ÄëC, Alternate Mode y Power Delivery (PD)](#usb-tipo-c)
9. [Redes integradas](#redes)
   - [Ethernet (1/2.5/5/10 Gb)](#ethernet)
   - [Wi‚ÄëFi/Bluetooth (CNVi/PCIe)](#wifi-bt)
10. [Audio y c√≥decs integrados (ALC, S/PDIF, front panel)](#audio)
11. [Controladoras y E/S adicionales](#controladoras)
    - [Thunderbolt/USB4 (cuando procede)](#thunderbolt-usb4)
    - [Puertos legacy (SPI, UART, PS/2)](#puertos-legacy)
12. [Gesti√≥n de energ√≠a y t√©rmicas](#energia-termicas)
    - [Estados C/P, ASPM y ahorro de energ√≠a](#aspm)
    - [VRM de placa y consideraciones t√©rmicas del PCH](#vrm-pch)
13. [Overclock/Undervolt y l√≠mites de plataforma](#overclock-undervolt)
14. [Ejemplos de familias de chipsets (visi√≥n comparativa)](#familias-chipsets)
    - [Intel (series 300/400/500/600/700/800)](#intel-familias)
    - [AMD (AM4 y AM5: X670/B650 ‚Üí X870/B850/B840)](#amd-familias)

---

<a id="introduccion"></a>
## 1. Introducci√≥n

El **chipset** es el ‚Äúcentro log√≠stico‚Äù de la placa base: coordina el flujo de datos entre CPU, memoria, almacenamiento y perif√©ricos. Determina **qu√©** puedes conectar (puertos disponibles) y **c√≥mo de r√°pido** funcionar√° (versiones y anchos de banda). Elegir bien el chipset condiciona **vida √∫til**, **ampliaciones** y **estabilidad** del equipo. En plataformas modernas, la CPU asume funciones cr√≠ticas (memoria y PCIe principal), mientras el chipset concentra **E/S** y servicios de **plataforma** (USB, SATA, audio, red, sensores, temporizaci√≥n, seguridad).

<a id="que-es-un-chipset"></a>
## 2. ¬øQu√© es un chipset?

Conjunto de controladores que integran la **l√≥gica de plataforma**. En placas actuales suele ser un **√∫nico chip** (PCH en Intel; ‚Äúchipset‚Äù o **Promontory** en AMD). Proporciona:
- **L√≠neas PCIe secundarias** (para M.2 y tarjetas), **USB** (hasta USB4 en gamas recientes), **SATA**, **audio**, **Ethernet**, **BT/Wi‚ÄëFi** integrables, **firmware** (UEFI/BIOS), **TPM/fTPM**, **sensores**.
- Enlace de alta velocidad con la CPU (DMI/IF/QPI/HT), gesti√≥n de **relojes**, **energ√≠a** y **arranque**.

<a id="evolucion-historica"></a>
## 3. Evoluci√≥n hist√≥rica: Northbridge/Southbridge ‚Üí PCH

### 3.1. Arquitectura cl√°sica (a√±os 90‚Äì2000): Northbridge + Southbridge
Antes se usaban **dos chips**:
- **Northbridge (NB):** comunicado con la CPU por **FSB**; alojaba el **controlador de memoria** y el **bus gr√°fico** (AGP y, posteriormente, el primer PCIe x16).  
- **Southbridge (SB):** enlazado al NB; gestionaba **almacenamiento** (IDE‚ÜíSATA), **USB**, **PCI/PCIe secundarios**, **audio**, **red**, **RTC**, **puertos legacy** (PS/2, serie, paralelo), **BIOS**, sensores.

```
CPU  <== FSB ==>  Northbridge  <== enlace interno ==>  Southbridge
 |                    |   \
 |                    |    \__ AGP / PCIe x16 (gr√°fica)
 |                    \__ Controlador de memoria (RAM)
```

**Implicaciones did√°cticas:**
- El **rendimiento de la RAM** depend√≠a del **NB**; cada salto de CPU/RAM exig√≠a un NB nuevo.
- La **GPU** se conectaba al NB para minimizar latencia con la CPU.
- La **E/S** ‚Äúlenta y media‚Äù reca√≠a en el **SB** (discos, USB, PCI), con m√°s latencia.

### 3.2. Transici√≥n: integraci√≥n en CPU y enlaces punto a punto
Con nuevas arquitecturas:
- El **controlador de memoria** se **integr√≥ en la CPU** (primero en AMD de escritorio, luego generalizado).
- El **FSB** se reemplaz√≥ por enlaces **punto‚Äëa‚Äëpunto** de alta velocidad (QPI/DMI en Intel; HyperTransport/Infinity Fabric en AMD).
- La CPU asumi√≥ el **PCIe principal** (para GPU/M.2 r√°pidos); el NB perdi√≥ protagonismo.

### 3.3. Modelo moderno: PCH (Platform Controller Hub)
- La **CPU** integra: controlador de **memoria** y **l√≠neas PCIe** principales (x16 para GPU, x4/x8 para M.2 r√°pidos), adem√°s de funciones de **seguridad** y aceleradores.
- El **PCH/chipset** aporta: **PCIe secundarios**, **USB**, **SATA**, **audio**, **Ethernet**, **firmware**, **TPM/fTPM**, **sensor√≠stica**; se comunica con la CPU por **DMI/IF**.

```
RAM <‚Äî‚Äî> CPU  <== enlace de plataforma (DMI/IF) ==>  PCH (chipset)
         |  \_______________________________  USB, SATA, PCIe secundarios,
         \‚Äî PCIe CPU (GPU/M.2 r√°pidos)       audio, LAN, sensores, firmware‚Ä¶
```

### 3.4. ¬øPor qu√© cambi√≥?
- **Menos latencia, m√°s rendimiento:** memoria y PCIe principal en la **CPU**.
- **Eficiencia energ√©tica/t√©rmica:** menos saltos de chips ‚Üí menos consumo/calor.
- **Escalabilidad:** enlaces punto‚Äëa‚Äëpunto y asignaci√≥n flexible de **PCIe**.
- **Simplificaci√≥n de plataforma** y mayor **fiabilidad**.

> **Actividad de aula:** pide al alumnado que identifique, en fotos de placas antiguas, el NB (suele llevar disipador junto al z√≥calo y AGP) y el SB (cerca de conectores SATA/PCI). Luego comparar con una placa AM5/Intel reciente donde el ‚Äúchipset‚Äù es un √∫nico PCH.

<a id="arquitectura-general"></a>
## 4. Arquitectura general del chipset

El chipset moderno funciona como **hub** de E/S:
- **Switching PCIe** hacia ranuras x1/x4 y M.2 secundarios.
- **Controladoras** USB 2.0/3.x/USB4, **SATA** para HDD/SSD, **audio** HD, **Ethernet** (MAC/PHY seg√∫n placa), buses **SPI/I¬≤C/UART** para firmware y sensores.
- **Relojer√≠a** (clocking) y **gesti√≥n de energ√≠a** (Estados C/P, ASPM) coordinadas con la CPU.

<a id="enlace-con-la-cpu"></a>
### 4.1. Enlace con la CPU (FSB, DMI, QPI/HT/IF)
- **Ayer:** **FSB** compartido (CPU‚ÜîNB).  
- **Hoy:** **DMI** (Intel) o **Infinity Fabric/HT** (AMD) como enlaces **punto‚Äëa‚Äëpunto** dedicados, con varias **l√≠neas** y **generaciones** (ej.: DMI 4.0 x8 en plataformas Intel 700).

<a id="hub-interno"></a>
### 4.2. Hub interno y distribuci√≥n de se√±ales
Multiplexa l√≠neas **PCIe** y controla el **ancho de banda agregado** hacia la CPU por el enlace de plataforma. La placa decide c√≥mo repartir las **l√≠neas f√≠sicas** entre ranuras y M.2.

<a id="relojes-y-latencias"></a>
### 4.3. Relojes, temporizaci√≥n y latencias
Gestiona **relojes** de alta precisi√≥n y pol√≠ticas de ahorro (ASPM, estados D), que influyen en **latencia** y **consumo**. Un mal ajuste puede provocar **throttling** o inestabilidad.

<a id="compatibilidad-de-sockets"></a>
## 5. Compatibilidad de sockets y generaciones de CPU

El chipset y el **socket** determinan qu√© **familias de CPU** puedes usar. Adem√°s, la **UEFI/BIOS** debe incluir **microc√≥digos** compatibles con la CPU para que arranque.

<a id="microcodigos-y-uefi"></a>
### 5.1. Revisi√≥n de microc√≥digos y BIOS/UEFI
Actualizaciones de UEFI aportan **soporte de nuevas CPUs**, arreglos de **estabilidad** y mejoras de **memoria** (XMP/EXPO).

<a id="limites-tdp"></a>
### 5.2. L√≠mites de TDP y soporte de caracter√≠sticas de la CPU
Aunque la CPU encaje, la **alimentaci√≥n (VRM)** y el **firmware** de la placa marcan l√≠mites (p. ej., curvas de potencia, opciones de overclock/undervolt).

<a id="pcie"></a>
## 6. PCI Express

<a id="pcie-version"></a>
### 6.1. Versi√≥n y retrocompatibilidad
PCIe es **retrocompatible** por versi√≥n y ancho de enlace. La **versi√≥n** (3.0/4.0/5.0/‚Ä¶) afecta al **rendimiento por carril**; el **ancho** (x1/x4/x8/x16) define el caudal total.

<a id="pcie-reparto"></a>
### 6.2. Reparto de l√≠neas: CPU vs chipset
- **CPU:** l√≠neas r√°pidas (normalmente x16 para GPU + x4/x8 para M.2 de altas prestaciones).  
- **Chipset:** l√≠neas adicionales (x1/x2/x4) para M.2 extra, NICs, capturadoras, etc. Todo ese tr√°fico **compite** por el enlace CPU‚ÜîPCH.

<a id="pcie-topologias"></a>
### 6.3. Topolog√≠as t√≠picas (x16, x8/x8, x4 para M.2, bifurcaci√≥n)
- Bifurcaci√≥n del x16 de la CPU en **x8/x8** (SLI/CrossFire antiguos) o **x8/x4/x4** para combinar **GPU + 2√óM.2**.
- En chipsets con **USB4/Thunderbolt**, parte del ancho proviene de PCIe internos y PHYs dedicados.

<a id="almacenamiento"></a>
## 7. Almacenamiento

<a id="sata"></a>
### 7.1. SATA (puertos, modos AHCI/RAID)
A√∫n √∫til para HDD/SSD 2,5", pero limitado por **6 Gb/s** en SATA 3.0. Muchos chipsets ofrecen **RAID** por firmware.

<a id="nvme-m2"></a>
### 7.2. NVMe/M.2 (PCIe x4, bifurcaci√≥n, disipaci√≥n)
Los **NVMe** M.2 enlazados a la **CPU** rinden m√°s (menos latencia) que los colgados del **chipset**. Requieren **disipaci√≥n** por su densidad t√©rmica.

<a id="raid-y-vmd"></a>
### 7.3. RAID/SRST, VMD y RAIDXpert (visi√≥n general)
- **Intel RST/VMD**: gesti√≥n avanzada de NVMe/RAID v√≠a firmware/driver.  
- **AMD RAIDXpert**: soluci√≥n an√°loga en plataformas AMD.

<a id="usb"></a>
## 8. Conectividad USB

<a id="usb-estandares"></a>
### 8.1. Est√°ndares (2.0/3.x/USB4) y velocidades
- **USB 3.x** (5/10/20 Gb/s).  
- **USB4** reutiliza tecnolog√≠a Thunderbolt para alcanzar **40 Gb/s** o m√°s, con compatibilidad DP Alt Mode.

<a id="usb-tipo-c"></a>
### 8.2. Tipo‚ÄëC, Alternate Mode y Power Delivery (PD)
Type‚ÄëC permite **PD** (carga r√°pida) y **video** por **Alt Mode**; el soporte real depende del **controlador** y el **cableado** de la placa.

<a id="redes"></a>
## 9. Redes integradas

<a id="ethernet"></a>
### 9.1. Ethernet (1/2.5/5/10 Gb)
Cada vez m√°s com√∫n **2.5GBASE‚ÄëT** nativo. En gamas altas aparecen **5/10 GbE** v√≠a controladoras PCIe adicionales.

<a id="wifi-bt"></a>
### 9.2. Wi‚ÄëFi/Bluetooth (CNVi/PCIe)
M√≥dulos **M.2 Key E** (Intel/Realtek/Qualcomm) o soluciones **CNVi**/RFFE integradas seg√∫n plataforma y placa.

<a id="audio"></a>
## 10. Audio y c√≥decs integrados (ALC, S/PDIF, front panel)
C√≥decs **Realtek ALC** y similares, con soporte para **S/PDIF**, **jack frontales** y mejoras por **opamps**/aislamiento PCB en placas gaming/creator.

<a id="controladoras"></a>
## 11. Controladoras y E/S adicionales

<a id="thunderbolt-usb4"></a>
### 11.1. Thunderbolt/USB4 (cuando procede)
Algunas placas integran **USB4**/Thunderbolt (controladoras dedicadas + redriver/retimer).

<a id="puertos-legacy"></a>
### 11.2. Puertos legacy (SPI, UART, PS/2)
A√∫n presentes en placas orientadas a **empresa/industria** y para compatibilidad.

<a id="energia-termicas"></a>
## 12. Gesti√≥n de energ√≠a y t√©rmicas

<a id="aspm"></a>
### 12.1. Estados C/P, ASPM y ahorro de energ√≠a
El chipset negocia **ASPM** y estados **D** de dispositivos. Afecta a consumo y latencia.

<a id="vrm-pch"></a>
### 12.2. VRM de placa y consideraciones t√©rmicas del PCH
El **PCH** suele estar bajo un **disipador**; en placas con **USB4/PCIe 5** puede calentarse m√°s. La calidad del **VRM** condiciona estabilidad.

<a id="overclock-undervolt"></a>
## 13. Overclock/Undervolt y l√≠mites de plataforma
Las opciones dependen de **CPU + chipset + UEFI**. En Intel serie Z es donde hay m√°s control; en AMD, gamas **X8xx/B8xx** ofrecen OC de memoria/IF.

<a id="familias-chipsets"></a>
## 14. Ejemplos de familias de chipsets (visi√≥n comparativa)

<a id="intel-familias"></a>
### 14.1. Intel (series 300/400/500/600/700/800)
- **700 (Z790/B760/H770, etc.)**: enlace **DMI 4.0** (hasta x8), hasta **~28 l√≠neas PCIe** en PCH, combinaci√≥n **PCIe 4.0/3.0**, SATA y abundante USB.  
- **800 (Z890/H870/B860, etc.)** para **Arrow Lake**/**Core Ultra** de sobremesa: mayor integraci√≥n, mejoras en **DMI** y asignaci√≥n de **PCIe** en PCH, y soporte de nuevas funciones de plataforma (seg√∫n placa).  
- Notas comunes: la **CPU** aporta PCIe para **GPU** y NVMe r√°pidos; el **PCH** a√±ade puertos y l√≠neas secundarias. Consulta siempre el **manual** de la placa para el reparto exacto.

<a id="amd-familias"></a>
### 14.2. AMD (AM4 y AM5: X670/B650 ‚Üí X870/B850/B840)
- **AM4 (X570/B550, etc.)**: PCIe 4.0 generalizado en gamas X570; B550 con mezcla CPU‚ÄëPCIe 4 + PCH‚ÄëPCIe 3.  
- **AM5 600‚Äëseries (X670/X670E, B650/B650E, A620)**: salto a **DDR5** y **PCIe 5** (en ‚ÄúE‚Äù para GPU/SSD).  
- **AM5 800‚Äëseries (X870E/X870/B850/B840)**: estandarizan **DDR5**, empujan **USB4** en m√°s modelos y consolidan **PCIe 5** (sobre todo para NVMe, y en **X870E** tambi√©n para GPU). Cambios de segmentaci√≥n frente a B650 (algunos B850 desactivan PCIe 5 x16 para GPU).

---

### Ap√©ndice A ‚Äî Actividades y evaluaci√≥n sugeridas
1. **Identifica** NB y SB en una foto de placa (Pentium 4/Athlon XP).  
2. **Dibuja** el flujo de datos CPU‚ÜîNB‚ÜîSB vs. CPU‚ÜîPCH y **compara latencias** te√≥ricas.  
3. **Mapa PCIe real**: elabora el diagrama de una placa AM5 reciente, indicando qu√© M.2 cuelga de CPU y de chipset.  
4. **Caso pr√°ctico**: ¬øqu√© ocurre si saturas USB4 + 2√óNVMe del chipset? Comenta el **cuello** en el enlace CPU‚ÜîPCH.

---

> **Nota**: La oferta exacta (USB4, n¬∫ de M.2, LAN 2.5/5/10 Gb) **depende de cada placa**. Revisa siempre el diagrama de bloques del fabricante.

