{"patent_id": "10-2018-0011587", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2018-0121336", "출원번호": "10-2018-0011587", "발명의 명칭": "무선으로 전력을 수신하는 전자 장치 및 그 동작 방법", "출원인": "삼성전자주식회사", "발명자": "여성구"}}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치에 있어서,무선으로 전력을 수신하여 교류 전력을 출력하는 수신 회로; 및상기 전력 수신 회로로부터 출력되는 상기 교류 전력을 정류하는 정류 회로를 포함하며,상기 정류 회로는,상기 교류 전력이 양의 진폭을 가지는 동안에는 상기 정류 회로의 출력단으로 상기 양의 진폭을 가지는 전력 전력을 전달하고, 상기 교류 전력이 음의 진폭을 가지는 동안에는 상기 정류 회로의 출력단으로 상기 음의 진폭을가지는 전력을 전달하지 않도록 하는 제 1 P-MOSFET; 및상기 제 1 P-MOSFET에 연결되고, 상기 교류 전력이 양의 진폭을 가지는 동안에는 상기 제 1 P-MOSFET의 문턱 전압을 낮추는 전방향 손실 보상 회로를 포함하는 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 전방향 손실 보상 회로는, 상기 교류 전력이 양의 진폭을 가지는 동안에는 상기 제 1 P-MOSFET의 게이트를상기 정류 회로의 입력단에 연결시키는 제 1 스위치를 포함하는 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 제 1 스위치는, 상기 교류 전력이 양의 진폭을 가지는 동안에는 상기 제 1 P-MOSFET의 소스를 상기 제 1P-MOSFET의 게이트에 연결시키는 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서,상기 제 1 스위치는, 소스가 상기 제 1 P-MOSFET의 게이트에 연결되고, 드레인 및 게이트가 상기 입력단 및 상기 제 1 P-MOSFET의 소스에 연결되는 제 1 N-MOSFET을 포함하는 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 제 1 스위치는, 상기 교류 전력이 음의 진폭을 가지는 동안에는 상기 제 1 P-MOSFET의 게이트를 상기 정류회로의 입력단에 연결시키지 않는 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 제 1 P-MOSFET에 연결되고, 상기 교류 전력이 음의 진폭을 가지는 동안에는, 상기 제 1 P-MOSFET의 게이트에 지정된 값 이상의 전압을 인가하는 역방향 손실 보상 회로를 더 포함하는 전자 장치.공개특허 10-2018-0121336-3-청구항 7 제 6 항에 있어서,상기 역방향 손실 보상 회로는, 상기 교류 전력이 음의 진폭을 가지는 동안에는 상기 제 1 P-MOSFET의 게이트를상기 정류 회로의 출력단에 연결시키는 제 2 스위치를 포함하는 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 제 2 스위치는, 상기 교류 전력이 음의 진폭을 가지는 동안에는, 상기 제 1 P-MOSFET의 드레인을 상기 제1 P-MOSFET의 게이트에 연결시키는 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 제 2 스위치는, 상기 교류 전력이 양의 진폭을 가지는 동안에는, 상기 제 1 P-MOSFET의 드레인을 상기 제1 P-MOSFET의 게이트에 연결시키지 않는 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 7 항에 있어서,상기 제 2 스위치는, 소스가 상기 제 1 P-MOSFET의 게이트에 연결되고, 게이트가 상기 제 1 P-MOSFET의 소스 및 상기 정류 회로의 입력단에 연결되고, 드레인이 제 1 P-MOSFET의 드레인 및 상기 출력단에 연결되는 제 2 P-MOSFET을 포함하는 전자장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 1 항에 있어서,상기 전방향 손실 보상 회로는,일단이 상기 제 1 P-MOSFET의 게이트에 연결되고, 타단이 접지되는 커패시터; 및게이트가 상기 제 1 P-MOSFET의 게이트에 연결되고, 소스가 상기 제 1 P-MOSFET의 드레인 및 상기 출력단에 연결되고, 드레인이 상기 제 1 P-MOSFET의 게이트에 연결되는 제 3 P-MOSFET 을 포함하는 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "전자 장치에 있어서,무선으로 전력을 수신하여 교류 전력을 출력하는 수신 회로;상기 전력 수신 회로로부터 출력되는 상기 교류 전력을 정류하는 복수 개의 정류 회로;상기 수신되는 전력의 크기를 센싱하는 센서; 및제어 회로를 포함하며,상기 제어 회로는,상기 센서로부터, 상기 수신되는 전력의 크기를 획득하고,상기 수신되는 전력의 크기에 기반하여, 상기 복수 개의 정류 회로 중 정류를 수행할 정류 회로를 선택하고,상기 선택된 정류 회로를 이용하여, 상기 전력 수신 회로로부터 출력되는 상기 교류 전력을 정류하도록 제어하공개특허 10-2018-0121336-4-도록 설정된 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,각각이 상기 복수 개의 정류 회로 각각 및 상기 수신 회로를 선택적으로 연결하는 복수 개의 스위치를 더 포함하는 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서,상기 제어 회로는,상기 선택된 정류 회로가 상기 수신 회로에 연결되고, 선택되지 않은 정류 회로는 상기 수신 회로에 연결되지않도록 상기 복수 개의 스위치 각각의 온/오프 상태를 제어하도록 설정된 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 12 항에 있어서,상기 센서는, 상기 수신 회로의 출력단에서의 전류, 전압 또는 전력의 크기 중 적어도 하나를 센싱하는 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 12 항에 있어서,상기 복수 개의 정류 회로로부터 출력되는 정류된 전력을 컴바이닝하는 컴바이너를 더 포함하고,상기 센서는, 상기 컴바이너의 출력단에서의 전류, 전압 또는 전력의 크기 중 적어도 하나를 센싱하는 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 12 항에 있어서,상기 제어 회로는,기설정된 개수의 정류 회로를 이용하여 상기 교류 전력을 정류하도록 제어하고,상기 기설정된 개수의 정류 회로를 이용하여 정류를 수행하는 중에, 상기 수신되는 전력의 크기 또는 상기 전자장치의 지정된 지점에서의 임피던스 크기 중 적어도 하나를 획득하고,상기 수신되는 전력의 크기 또는 임피던스 크기 중 적어도 하나에 기반하여, 상기 복수 개의 정류 회로 중 정류를 수행할 정류 회로를 선택하고,상기 기설정된 개수의 정류 회로로부터 상기 선택된 정류 회로로 전환하여 상기 정류를 수행하도록 제어하도록설정된 전자 장치."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "복수 개의 정류 회로를 포함하는 전자 장치의 동작 방법에 있어서,무선으로 전력을 수신하는 동작;상기 수신되는 전력의 크기를 획득하는 동작;상기 수신되는 전력의 크기에 기반하여, 상기 복수 개의 정류 회로 중 정류를 수행할 정류 회로를 선택하는 동작; 및상기 선택된 정류 회로를 이용하여, 상기 수신되는 전력을 정류하는 동작공개특허 10-2018-0121336-5-을 포함하는 전자 장치의 동작 방법."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 18 항에 있어서,최초로 상기 전력을 수신하는 경우에, 기설정된 개수의 정류 회로를 이용하여 상기 수신되는 전력을 정류하는동작을 더 포함하는 전자 장치의 동작 방법."}
{"patent_id": "10-2018-0011587", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 19 항에 있어서,상기 수신되는 전력의 크기를 획득하는 동작은, 상기 기설정된 개수의 정류 회로를 이용하여 정류를 수행하는중에, 상기 수신되는 전력의 크기를 획득하고,상기 수신되는 전력을 정류하는 동작은, 상기 기설정된 개수의 정류 회로로부터 상기 선택된 정류 회로로 전환하여 상기 정류를 수행하는 전자 장치의 동작 방법."}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 다양한 실시예에 따른 전자 장치는, 무선으로 전력을 수신하여 교류 전력을 출력하는 수신 회로 및 상 기 전력 수신 회로로부터 출력되는 상기 교류 전력을 정류하는 정류 회로를 포함하며, 상기 정류 회로는, 상기 교류 전력이 양의 진폭을 가지는 동안에는 상기 정류 회로의 출력단으로 상기 양의 진폭을 가지는 전력 전력을 전달하고, 상기 교류 전력이 음의 진폭을 가지는 동안에는 상기 정류 회로의 출력단으로 상기 음의 진폭을 가지 는 전력을 전달하지 않도록 하는 제 1 P-MOSFET 및 상기 제 1 P-MOSFET에 연결되고, 상기 교류 전력이 양의 진폭 을 가지는 동안에는 상기 제 1 P-MOSFET의 문턱 전압을 낮추는 전방향 손실 보상 회로를 포함할 수 있다."}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 다양한 실시예는 무선으로 전력을 수신하는 전자 장치 및 그 동작 방법에 관한 것이다."}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "현대를 살아가는 많은 사람들에게 휴대용 디지털 통신기기들은 하나의 필수 요소가 되었다. 소비자들은 언제 어디서나 자신이 원하는 다양한 고품질의 서비스를 제공받고 싶어한다. 뿐만 아니라 최근 IoT (Internet of Thing)로 인하여 우리 생활 속에 존재하는 각종 센서, 가전기기, 통신기기 등은 하나로 네트워크화 되고 있다. 이러한 각종 센서들을 원활하게 동작시키기 위해서는 무선 전력 송신 시스템이 필요하다. 무선 전력 송신은 자기유도, 자기공진, 그리고 전자기파 방식이 있다. 자기유도 또는 자기공진 방식은, 무선 전력 송신 장치에 상대적으로 근거리에 위치한 전자 장치를 충전하는데 유리하다. 전자기파 방식은, 자기유도 또는 자기 공진 방식에 수 m에 이르는 원거리 전력 전송에 보다 유리하다. 전자기파 방식은 주로 원거리 전력 전송에 사용되며, 원거리에 있는 전력 수신기의 정확한 위치를 파악하여 전력을 가장 효율적으로 전달할 수 있 다."}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "무선으로 전력을 수신하는 전자 장치는, 교류 파형의 전력을 수신하고, 이를 정류할 수 있다. 전자 장치가 포 함하는 정류 회로는 P-MOSFET을 포함할 수 있으며, P-MOSFET에서는 전방향 손실(forward loss) 및 역방향 누설 손실(reverse leakage loss)이 발생할 수 있다. 예를 들어, P-MOSFET가 온 상태로 제어되는 경우에, P-MOSFET 의 문턱 전압에 의한 손실이 발생할 수 있으며, 이를 전방향 손실이라 명명할 수 있다. 예를 들어, P-MOSFET가 오프 상태로 제어되어야 함에도 불구하고, P-MOSFET의 역방향으로 전류가 흐를 수 있으며, 이를 역방향 누설 손 실이라 명명할 수 있다. 전자 장치가, 상대적으로 작은 크기의 전력을 무선으로 수신하는 경우에는, 정류 회로 에 의한 손실이 전체 효율에 미치는 영향이 클 수 있다. 본 발명의 다양한 실시예는, 전방향 손실 및 역방향 누설 손실을 방지할 수 있는 정류 회로를 포함하는 전자 장 치 및 그 동작 방법을 제공할 수 있다."}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 다양한 실시예에 의한 전자 장치는, 무선으로 전력을 수신하여 교류 전력을 출력하는 수신 회로; 및 상기 전력 수신 회로로부터 출력되는 상기 교류 전력을 정류하는 정류 회로를 포함하며, 상기 정류 회로는, 상 기 교류 전력이 양의 진폭을 가지는 동안에는 상기 정류 회로의 출력단으로 상기 양의 진폭을 가지는 전력 전력 을 전달하고, 상기 교류 전력이 음의 진폭을 가지는 동안에는 상기 정류 회로의 출력단으로 상기 음의 진폭을 가지는 전력을 전달하지 않도록 하는 제 1 P-MOSFET; 및 상기 제 1 P-MOSFET에 연결되고, 상기 교류 전력이 양 의 진폭을 가지는 동안에는 상기 제 1 P-MOSFET의 문턱 전압을 낮추는 전방향 손실 보상 회로를 포함할 수 있다. 본 발명의 다양한 실시예에 의한 무선으로 전력을 수신하여 교류 전력을 출력하는 수신 회로; 상기 전력 수신 회로로부터 출력되는 상기 교류 전력을 정류하는 복수 개의 정류 회로; 상기 수신되는 전력의 크기를 센싱하는 센서; 및 제어 회로를 포함하며, 상기 제어 회로는, 상기 센서로부터, 상기 수신되는 전력의 크기를 획득하고, 상기 수신되는 전력의 크기에 기반하여, 상기 복수 개의 정류 회로 중 정류를 수행할 정류 회로를 선택하고, 상 기 선택된 정류 회로를 이용하여, 상기 전력 수신 회로로부터 출력되는 상기 교류 전력을 정류하도록 제어하도 록 설정될 수 있다. 본 발명의 다양한 실시예에 의한 복수 개의 정류 회로를 포함하는 전자 장치의 동작 방법은, 무선으로 전력을 수신하는 동작; 상기 수신되는 전력의 크기를 획득하는 동작; 상기 수신되는 전력의 크기에 기반하여, 상기 복 수 개의 정류 회로 중 정류를 수행할 정류 회로를 선택하는 동작; 및 상기 선택된 정류 회로를 이용하여, 상기 수신되는 전력을 정류하는 동작을 포함할 수 있다."}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 다양한 실시예에 따라, 전방향 손실 및 역방향 누설 손실을 방지할 수 있는 정류 회로를 포함하는 전 자 장치 및 그 동작 방법이 제공될 수 있다. 이에 따라, 전력 처리 효율이 증가할 수 있으며, 전자 장치에서 발생하는 발열 또한 감소할 수 있다."}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 연구는 미래창조과학부의 재원으로 한국연구재단의 선도연구센터지원사업(ERC) 지원에 의하여 이루어진 것이다. (과제고유번호 : 2014R1A5A1011478) 이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 기재된다. 실시예 및 이에 사용된 용어들은 본 문 서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 및 /또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사 한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 문서에서, \"A 또는 B\" 또는 \"A 및/또는 B 중 적어도 하나\" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. \"제 1,\" \"제 2,\" \"첫째,\" 또는 \"둘째,\"등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요 소들을 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에 \"(기능적으로 또는 통신적으로) 연결되어\" 있다거나 \"접속되어\" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소 에 직접적으로 연결되거나, 다른 구성요소(예: 제 3 구성요소)를 통하여 연결될 수 있다. 본 문서에서, \"~하도록 구성된(또는 설정된)(configured to)\"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프 트웨어적으로 \"~에 적합한,\" \"~하는 능력을 가지는,\" \"~하도록 변경된,\" \"~하도록 만들어진,\" \"~를 할 수 있 는,\" 또는 \"~하도록 설계된\"과 상호 호환적으로(interchangeably) 사용될 수 있다. 어떤 상황에서는, \"~하도록 구성된 장치\"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 \"~할 수 있는\" 것을 의미할 수 있다. 예를 들면, 문구 \"A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서\"는 해당 동작을 수행하기 위한 전용 프로 세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다. 본 문서의 다양한 실시예들에 따른 무선 전력 송신 장치 또는 전자 장치는, 예를 들면, 스마트폰, 태블릿 PC, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA, PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 또는 웨어러블 장치 중 적어도 하나를 포 함할 수 있다. 웨어러블 장치는 액세서리형(예: 시계, 반지, 팔찌, 발찌, 목걸이, 안경, 콘택트 렌즈, 또는 머 리 착용형 장치(head-mounted-device(HMD)), 직물 또는 의류 일체형(예: 전자 의복), 신체 부착형(예: 스킨 패 드 또는 문신), 또는 생체 이식형 회로 중 적어도 하나를 포함할 수 있다. 어떤 실시예들에서, 무선 전력 송신 장치 또는 전자 장치는, 예를 들면, 텔레비전, 텔레비전과 유선 또는 무선으로 연동되는 셋톱 박스, DVD(digital video disk) 플레이어, 오디오, 냉장고, 에어컨, 청소기, 오븐, 전자레인지, 세탁기, 공기 청정기, 셋톱 박스, 홈 오토매이션 컨트롤 패널, 보안 컨트롤 패널, 미디어 박스, 게임 콘솔, 전자 사전, 전자 키, 캠코 더, 전기 자동차 또는 전자 액자 중 적어도 하나를 포함할 수 있다. 다른 실시예에서, 무선 전력 송신 장치 또는 전자 장치는, 각종 의료기기(예: 각종 휴대용 의료측정기기(혈당 측정기, 심박 측정기, 혈압 측정기, 또는 체온 측정기 등), MRA(magnetic resonance angiography), MRI(magnetic resonance imaging), CT(computed tomography), 촬영기, 또는 초음파기 등), 네비게이션 장치, 위성 항법 시스템(GNSS(global navigation satellite system)), EDR(event data recorder), FDR(flight data recorder), 자동차 인포테인먼트 장치, 선박용 전자 장비(예: 선박용 항법 장치, 자이로 콤파스 등), 항공 전자 기기(avionics), 보안 기기, 차량용 헤드 유닛(head unit), 산업용 또는 가정용 로봇, 드론(drone), 금융 기관 의 ATM, 상점의 POS(point of sales), 또는 사물 인터넷 장치 (예: 전구, 각종 센서, 스프링클러 장치, 화재 경 보기, 온도조절기, 가로등, 토스터, 운동기구, 온수탱크, 히터, 보일러 등) 중 적어도 하나를 포함할 수 있다. 어떤 실시예에 따르면, 무선 전력 송신 장치 또는 전자 장치는 가구, 건물/구조물 또는 자동차의 일부, 전자 보 드(electronic board), 전자 사인 수신 장치(electronic signature receiving device), 프로젝터, 또는 각종 계측 기기(예: 수도, 전기, 가스, 또는 전파 계측 기기 등) 중 적어도 하나를 포함할 수 있다. 다양한 실시예에 서, 무선 전력 송신 장치 또는 전자 장치는 플렉서블하거나, 또는 전술한 다양한 장치들 중 둘 이상의 조합일 수 있다. 본 문서의 실시예에 따른 무선 전력 송신 장치 또는 전자 장치는 전술한 기기들에 한정되지 않는다. 본 문서에서, 사용자라는 용어는 전자 장치를 사용하는 사람 또는 무선 전력 송신 장치 또는 전자 장치를 사용 하는 장치(예: 인공지능 전자 장치)를 지칭할 수 있다. 도 1은 본 발명의 다양한 실시예에 따른 무선 전력 송신 장치 및 전자 장치의 블록도를 도시한다. 도 1을 참조하면, 본 발명의 다양한 실시예에 따른 무선 전력 송신 장치는 전자 장치에 무선으로 전 력을 송신할 수 있다. 무선 전력 송신 장치는, 다양한 충전 방식에 따라 전자 장치로 전력 을 송신할 수 있다. 예를 들어, 무선 전력 송신 장치는, 유도 방식에 따라 전력을 송신할 수있다. 무선 전력 송신 장치가 유도 방식에 의한 경우에, 무선 전력 송신 장치는, 예를 들어 전력 소 스, 직류-교류 변환 회로, 증폭 회로, 임피던스 매칭 회로, 적어도 하나의 커패시터, 적어도 하나의 코일, 통신 변복조 회로 등을 포함할 수 있다. 적어도 하나의 커패시터는 적어도 하나의 코일과 함께 공진 회로를 구성할 수도 있다. 무선 전력 송신 장치는, WPC(wireless power consortium) 표준 (또는, Qi 표준)에서 정의된 방식으로 구현될 수 있다. 예를 들어, 무선 전력 송신 장치는, 공진 방식에 따라 전력을 송신할 수 있다. 공진 방식에 의한 경우에는, 무선 전력 송신 장치는, 예를 들어 전력 소스, 직류-교류 변환 회로, 증폭 회로, 임피던스 매칭 회로, 적어도 하나의 커패시터, 적어도 하나의 코일, 아웃 밴드 통신 회로(예: BLE(bluetooth low energy) 통신 회로) 등을 포함할 수 있다. 적어도 하나의 커패시터 및 적어도 하나의 코일 은 공진 회로를 구성할 수 있다. 무선 전력 송신 장치는, A4WP(Alliance for Wireless Power) 표준 (또 는, AFA(air fuel alliance) 표준)에서 정의된 방식으로 구현될 수 있다. 무선 전력 송신 장치는, 공진 방식 또는 유도 방식에 따라 전류가 흐르면 유도 자기장을 생성할 수 있는 코일을 포함할 수 있다. 무선 전력 송신 장치가 유도 자기장을 생성하는 과정을, 무선 전력 송신 장치가 전력을 무선으로 송신한다 고 표현할 수 있다. 아울러, 전자 장치는, 주변에 형성된 시간에 따라 크기가 변경되는 자기장에 의하여 유도 기전력이 발생되는 코일을 포함할 수 있다. 전자 장치가, 코일을 통하여 유도 기전력을 발생시키는 과정을, 전자 장치가 전력을 무선으로 수신한다고 표현할 수 있다. 예를 들어, 무선 전력 송신 장치 는, 전자기파 방식에 따라 전력을 송신할 수 있다. 무선 전력 송신 장치가 전자기파 방식에 의 한 경우에, 무선 전력 송신 장치는, 예를 들어 전력 소스, 직류-교류 변환 회로, 증폭 회로, 분배 회로, 위상 쉬프터, 복수 개의 패치 안테나를 포함하는 전력 송신용 안테나 어레이, 아웃 밴드 방식의 통신 회로(예: BLE 통신 모듈)등을 포함할 수 있다. 복수 개의 패치 안테나 각각은 RF(radio frequency) 웨이브(예: 전자기파)를 형성할 수 있다. 전자 장치는, 주변에 형성된 RF 웨이브를 이용하여 전류를 출력할 수 있는 패치 안테나를 포함할 수 있다. 무선 전력 송신 장치가 RF 웨이브를 형성하는 과정을, 무선 전력 송신 장 치가 전력을 무선으로 송신한다고 표현할 수 있다. 전자 장치가 RF 웨이브를 이용하여 패치 안 테나로부터 전류를 출력하는 과정을, 전자 장치가 전력을 무선으로 수신한다고 표현할 수 있다. 본 발명의 다양한 실시예에 의한 무선 전력 송신 장치는, 전자 장치와 통신을 수행할 수 있다. 예를 들어, 무선 전력 송신 장치는, 인-밴드 방식에 따라 전자 장치와 통신을 수행할 수 있다. 무선 전력 송신 장치 또는 전자 장치는, 송신하고자 하는 데이터를 예를 들어 온/오프 키잉(on/off keying) 변 조 방식에 따라, 로드(또는, 임피던스)를 변경할 수 있다. 무선 전력 송신 장치 또는 전자 장치는, 코일의 전류, 전압 또는 전력의 크기 변경에 기초하여 로드 변경(또는, 임피던스 변경)을 측정함으로써, 상대 장치에서 송신하는 데이터를 판단할 수 있다. 예를 들어, 무선 전력 송신 장치는, 아웃-밴드 방식에 따라 전자 장치와 통신을 수행할 수 있다. 무선 전력 송신 장치 또는 전자 장치는, 코일 또는 패치 안테나와 별도로 구비된 통신 회로(예: BLE 통신 모듈)를 이용하여 데이터를 송수신할 수 있다. 본 문서에서, 무선 전력 송신 장치 또는 전자 장치, 또는 다른 전자 장치가 특정 동작을 수행하는 것 은, 무선 전력 송신 장치 또는 전자 장치, 또는 다른 전자 장치에 포함된 다양한 하드웨어, 예를 들 어 프로세서와 같은 제어 회로, 코일 또는 패치 안테나 등이 특정 동작을 수행하는 것을 의미할 수 있다. 또는, 무선 전력 송신 장치 또는 전자 장치, 또는 다른 전자 장치가 특정 동작을 수행하는 것은, 프 로세서가 다른 하드웨어로 하여금 특정 동작을 수행하도록 제어하는 것을 의미할 수도 있다. 또는, 무선 전력 송신 장치 또는 전자 장치, 또는 다른 전자 장치가 특정 동작을 수행하는 것은, 무선 전력 송신 장치 또는 전자 장치, 또는 다른 전자 장치의 저장 회로(예: 메모리)에 저장되었던 특정 동작을 수행하기 위한 인스트럭션이 수행됨에 따라, 프로세서 또는 다른 하드웨어가 특정 동작을 수행하도록 야기하는 것을 의미 할 수도 있다. 도 2는 본 발명의 다양한 실시예에 따른 무선 전력 송신 장치 및 전자 장치의 블록도를 도시한다. 본 발명의 다양한 실시예에 따른 무선 전력 송신 장치는, 전력 송신 회로, 제어 회로, 통신 회 로, 메모리 및 전력 소스를 포함할 수 있다. 본 발명의 다양한 실시예에 따른 전자 장치 는, 전력 수신 회로, 제어 회로, 통신 회로, 메모리, 차저, 배터리, PMIC(power management integrated circuit) 및 로드를 포함할 수 있다. 본 발명의 다양한 실시예에 따른 전력 송신 회로는 전력 수신 회로로, 유도 방식, 공진 방식 또는 전 자기파 방식 중 적어도 하나의 방식에 따라 무선으로 전력을 송신할 수 있다. 전력 송신 회로 및 전력 수 신 회로의 상세 구성에 대하여서는 도 3a 및 3b를 참조하여 더욱 상세하게 설명하도록 한다. 제어 회로 는, 전력 송신 회로가 송신하는 전력의 크기를 제어할 수 있다. 예를 들어, 제어 회로는 전력소스에서 출력되는 전력의 크기를 제어하거나, 또는 전력 송신 회로에 포함된 전력 증폭기(power amplifier)의 증폭 이득을 제어함에 따라, 전력 송신 회로가 송신하는 전력의 크기를 제어할 수 있다. 제 어 회로는, 전력 소스에서 출력되는 전력의 듀티 사이클 또는 주파수를 제어함으로써, 전력 소스 에서 출력되는 전력의 크기를 조정할 수 있다. 전력 소스는, 예를 들어 벽 전원과 연결 가능한 전력 인터페이스를 포함할 수 있으며, 벽 전원으로부터 국가별로 설정된 전압을 가지는 교류 전력을 수신하여 전력 송신 회로로 송신할 수 있다. 제어 회로는, 전력 증폭기(power amplifier)의 바이어스 전압의 크기를 제어함으로써, 전력 송신 회로 로 인가되는 전력의 크기를 제어할 수 있다. 제어 회로 또는 제어 회로는, CPU와 같은 범용 프 로세서, 미니 컴퓨터, 마이크로 프로세서, MCU(micro controlling unit), FPGA(field programmable gate array) 등의 연산을 수행할 수 있는 다양한 회로로 구현될 수 있으며, 그 종류에는 제한이 없다. 본 발명의 다양한 실시예에 따른 전력 수신 회로는 전력 송신 회로로부터 유도 방식, 공진 방식 또는 전자기파 방식 중 적어도 하나의 방식에 따라 무선으로 전력을 수신할 수 있다. 전력 수신 회로는, 수신 된 교류 파형의 전력을 직류 파형으로 정류하거나, 전압을 컨버팅(converting)하거나, 전력을 레귤레이팅 (regulating)하는 전력 처리를 수행할 수 있다. 차저는, 전자 장치의 배터리를 충전할 수 있다. 차저는, 배터리를 CV(constant voltage) 모드 또는 CC(constant current) 모드 등으로 충전 할 수 있으나, 충전 모드에는 제한이 없다. PMIC는, 연결되는 로드에 적합한 전압 또는 전류로 조정 하여, 로드에 제공할 수 있다. 제어 회로는, 전자 장치의 전반적인 동작을 제어할 수 있다. 메모리는, 전자 장치의 전반적인 동작의 수행을 위한 인스트럭션이 저장될 수 있다. 메모리는, 무선 전력 송신 장치의 동작을 수행하기 위한 인스트럭션을 저장할 수 있다. 메모리 또는 메모리 는, ROM(read only memory), RAM(random access memory), 또는 플래시 메모리 등의 다양한 형태로 구현될 수 있으며, 구현 형태에는 제한이 없다. 도 3a는 본 발명의 다양한 실시예에 따른 유도 방식 또는 공진 방식에 따른 전력 송신 회로 및 전력 수신 회로 의 블록도를 도시한다. 본 발명의 다양한 실시예에서, 전력 송신 회로는, 전력 생성 회로 및 코일을 포함할 수 있다. 전력 생성 회로는, 외부로부터 수신된 교류 전력을 우선 정류하고, 정류된 전력을 다시 인버팅하여 코일에 제공할 수 있다. 인버팅 동작에 의하여 코일에는 기설정된 주기로 최대 전압 또는 0의 전압이 번갈아가면 서 인가될 수 있으며, 이에 따라 코일로부터 자기장이 발생할 수 있다. 인버팅 주파수, 즉 코일에 인가되는 교류 파형의 주파수는, 표준에 따라 100 내지 205kHz 또는 6.78MHz 등으로 설정될 수 있으나, 제한은 없다. 코일에 전력이 인가되면, 코일로부터 시간에 따라 크기가 변경되는 유도 자기장이 형성될 수 있으며, 이에 따라 무선으로 전력이 송신될 수 있다. 도시되지는 않았지만, 코일과 함께 공진 회로를 구 성하는 커패시터들이 전력 송신 회로에 더 포함될 수도 있다. 전력 수신 회로의 코일에는, 주 변에 형성된 시간에 따라 크기가 변경되는 자기장에 의하여 유도 기전력이 발생할 수 있으며, 이에 따라 전력 수신 회로는 무선으로 전력을 수신할 수 있다. 정류 회로는, 수신된 교류 파형의 전력을 정류할 수 있다. 컨버팅 회로는 정류된 전력의 전압을 조정하여 하드웨어로 전달할 수 있다. 전력 수신 회로 는 레귤레이터를 더 포함할 수도 있으며, 또는 컨버팅 회로가 레귤레이터로 치환될 수도 있다. 도 3b는 본 발명의 다양한 실시예에 따른 전자기파 방식에 따른 전력 송신 회로 및 전력 수신 회로의 블록도를 도시한다. 본 발명의 다양한 실시예에서, 전력 송신 회로는, 증폭 회로, 분배 회로, 위상 쉬프터(phase shifter) 및 전력 송신용 안테나 어레이를 포함할 수 있다. 본 발명의 다양한 실시예에서, 전력 수 신 회로는, 전력 수신용 안테나, 정류 회로 및 컨버팅 회로를 포함할 수 있다. 증폭 회로는, 전력 소스로부터 제공받은 전력을 증폭하여 분배 회로로 제공할 수 있다. 증폭 회로는, DA(drive amplifier), HPA(high power amplifier), GBA(Gain Block Amplifier) 등의 다양한 증 폭기 또는 그 조합으로 구현될 수 있으며, 구현예에는 제한이 없다. 분배 회로는, 증폭 회로로부터 출력되는 전력을 복수 개의 경로로 분배할 수 있다. 입력되는 전력 또는 신호를 복수 개의 경로로 분배할 수 있는 회로라면 분배 회로로서 제한이 없다. 예를 들어, 분배 회로는 전력 송신용 안테나 어레이 에 포함된 패치 안테나의 개수만큼의 경로로 전력을 분배할 수 있다. 위상 쉬프터는 분배 회로(33 2)로부터 제공되는 복수 개의 교류 전력 각각의 위상(또는, 딜레이)을 쉬프팅시킬 수 있다. 위상 쉬프터 는 복수 개일 수 있으며, 예를 들어 전력 송신용 안테나 어레이에 포함된 패치 안테나의 개수일 수 있다.위상 쉬프터는 예를 들어 HMC642 또는 HMC1113 등과 같은 하드웨어 소자가 이용될 수 있다. 위상 쉬프터 각각의 쉬프트 정도는 제어 회로에 의하여 제어될 수 있다. 제어 회로는, 전자 장치의 위치를 판단할 수 있으며, 전자 장치의 위치(또는, 전자 장치의 전력 수신용 안테나의 위치)에 서 RF 웨이브가 보강 간섭되도록, 즉 빔-포밍되도록 복수 개의 교류 전력들 각각의 위상을 쉬프팅시킬 수 있다. 전력 송신용 안테나 어레이에 포함된 복수 개의 패치 안테나들 각각은 수신된 전력에 기초하여 서브 RF 웨 이브들을 생성할 수 있다. 서브 RF 웨이브가 간섭된 RF 웨이브는 전력 수신용 안테나에서 전류, 전압 또 는 전력으로 변환되어 출력될 수 있다. 전력 수신용 안테나는 복수 개의 패치 안테나를 포함할 수 있으며, 주변에 형성된 RF 웨이브, 즉 전자기파를 이용하여 교류 파형의 전류, 전압 또는 전력을 발생시킬 수 있으며, 이를 수신된 전력으로 명명할 수 있다. 정류 회로는, 수신된 전력을 직류 파형으로 정류할 수 있 다. 컨버팅 회로는, 직류 파형의 전력의 전압을 기설정된 값으로 증가 또는 감소시켜 PMIC로 출력할 수 있다. 본 발명의 다양한 실시예에 의한 전력 송신 회로 또는 전력 수신 회로 중 적어도 하나는, 도 3a에 의 한 유도 방식 또는 공진 방식에 의한 하드웨어 및 도 3b에 의한 전자기파 방식에 의한 하드웨어를 모두 포함할 수도 있다. 이 경우, 제어 회로 또는 제어 회로는, 다양한 조건에 따라 충전 방식을 선택하여, 선택 된 충전 방식에 대응하는 하드웨어가 구동되도록 제어할 수 있다. 또는, 제어 회로 또는 제어 회로 는, 유도 방식 또는 공진 방식과, 전자기파 방식을 모두 이용할 수도 있으며, 포함된 하드웨어를 모두 구동하여 전력을 송수신할 수도 있다. 주변의 자기장을 이용하여 교류 전력을 출력하는 코일 또는 주변의 RF 웨이브를 이용하여 교류 전력을 출 력하는 전력 수신용 안테나를 수신 회로라고 명명할 수도 있다. 도 4a는 본 발명의 다양한 실시예와의 비교를 위한 비교예에 의한 정류 회로를 도시하며, 도 4b는 본 발명의 다 양한 실시예에 따른 정류 회로를 도시한다. 도 4a를 참조하면, 비교예에 의한 정류 회로의 입력단는 전력 수신을 위한 코일(예: 코일) 또는 전력 수신용 안테나(예: 안테나)에 연결될 수 있다. 입력단에는, 코일(예: 코일) 또는 전력 수신용 안테나(예: 안테나)로부터 출력되는 교류 전력(PRF)이 제공될 수 있다. 입력단에는 매칭 회로 가 연결될 수 있다. 매칭 회로는 적어도 하나의 커패시터 또는 적어도 하나의 코일 중 적어도 하나를 포 함할 수 있다. 매칭 회로는, 전자 장치와 무선 전력 송신 장치 사이의 임피던스 매칭을 수행할 수 있다. 매칭 회로는 커패시터(CP)에 연결될 수 있으며, 커패시터(CP)에는 노드가 연결될 수 있다. 노드에는 제 1 P-MOSFET(MP1)의 소스 및 제 1 N-MOSFET(MN1)의 소스가 연결될 수 있다. 제 1 N- MOSFET(MN1)의 게이트는 제 1 N-MOSFET(MN1)의 드레인에 연결되어 접지될 수 있으며, 제 1 P- MOSFET(MP1)의 게이트는 제 1 P-MOSFET(MP1)의 드레인에 연결되어, 출력단에 연결될 수 있다. 제 1 P- MOSFET(MP1) 및 출력단 사이에는 커패시터(CRF) 및 저항(RL)이 서로 병렬로 연결되고, 커패시터(CRF) 및 저항(RL)은 접지에 연결될 수 있다. 입력단에는 교류 파형의 전력(예를 들어, 사인 파형의 전력)이 인가될 수 있다. 전력을 수신한 수신 회로(예: 코일 또는 전력 수신용 안테나)로부터 교류 전력이 입력단으로 제공될 수 있다. 이에 따라, 입력단에는 제 1 기간 동안에는 양의 전력이 인가되며, 제 2 기간 동안에는 음의 전력이 인가될 수 있다. 입력단에 양의 전력이 인가되는 경우에는, 제 1 P- MOSFET(MP1)가 온 상태로 제어될 수 있으며, 이에 따라 양의 전력이 제 1 P-MOSFET(MP1)를 통하여 출력단(40 2)으로 제공될 수 있다. 입력단에 음의 전력이 인가되는 경우에는, 제 1 P-MOSFET(MP1)가 오프 상태로 제 어되며, 제 1 N-MOSFET(MN1)이 온 상태로 제어되어, 음의 전력이 접지로 제공될 수 있으며, 출력단에 제공되지 않을 수 있다. 이에 따라, 출력단에는 양의 전력만이 제공될 수 있어, 교류 전력에 대한 정류가 수행될 수 있다. 한편, 입력단에 양의 전력이 인가되면, 제 1 P-MOSFET(MP1)의 문턱 전압에 의하여 전방 향 손실이 발생할 수 있다. 아울러, 입력단에 음의 전력이 인가되면, 제 1 P-MOSFET(MP1)은 완전히 오픈 상태가 되어야 한다. 하지만, 제 1 P-MOSFET(MP1)은 완전히 오픈 상태가 되지 못하여, 출력단으로부터 제 1 P-MOSFET(MP1)을 통과하여 역 방향으로 흐르는 누설 전류가 발생할 수 있으며, 이에 따라 역방향 누설 손실이 발생할 수 있다. 도 4b는 본 발명의 다양한 실시예에 따른 정류 회로를 도시한다. 도 4b에 따른 정류 회로는, 도 4a와 비교하여, 제 1 P-MOSFET(MP1)의 게이트에 연결되는 전방향 손실 보상 회로 및 역방향 손실 보상 회로 를 더 포함할 수 있다. 전방향 손실 보상 회로는, 양의 전력이 입력단에 인가되는 경우에, 제 1 P-MOSFET(MP1)에 의한 문턱 전압을 낮출 수 있으며, 이에 따라 제 1 P-MOSFET(MP1)의 문턱 전압에 의하여 발 생되는 전방향 손실이 방지될 수 있다. 예를 들어, 전방향 손실 보상 회로는, 제 1 P-MOSFET(MP1)의 게이트를 제 1 P-MOSFET(MP1)의 소스단에 연결되도록 제어할 수 있으며, 이에 따라 문턱 전압이 낮춰질 수 있다. 이 경우, 전방향 손실 보상 회로에 의하여서도 제 1 P-MOSFET(MP1)은 온 상태로 제어될 수 있다. 역방향 손 실 보상 회로는, 음의 전력이 입력단에 인가되는 경우에, 제 1 P-MOSFET(MP1)를 오프 상태로 제어할 수 있다. 예를 들어, 역방향 손실 보상 회로는, 출력단이 제 1 P-MOSFET(MP1)에 연결되도록 제어할 수 있으며, 이에 따라 제 1 P-MOSFET(MP1)가 완전히 오프 상태가 될 수 있다. 제 1 P-MOSFET(MP1)가 완전히 오프 상태로 제어됨에 따라서, 역방향 누설 전류가 제 1 P-MOSFET(MP1)를 통하여 흐르는 것이 방지될 수 있다. 본 발명의 다양한 실시예에 따른 전방향 손실 보상 회로 및 역방향 손실 보상 회로는, 별다른 제어 없이도 전방향 손실 및 역방향 누설 손실을 방지할 수 있어, 추가적인 전력 소모 없이도 손실을 방지할 수 있다. 한편, 제 1 P-MOSFET(MP1)은, 제 1 기간 동안에는 온 상태가 되어 양의 전력을 출력단으로 전달하 고, 제 2 기간 동안에는 오프 상태가 되어 양의 전력을 출력단으로 전달하지 않는 임의의 스위치로 구현될 수 있음을 당업자는 용이하게 이해할 수 있을 것이다. 도 4의 실시예에서는 정방향 손실 보상 회로 및 역 방향 손실 보상 회로 모두가 제 1 P-MOSFET(MP1)에 연결되는 것과 같이 도시되어 있지만, 본 발명의 다양 한 실시예에 의한 정류 회로는, 정방향 손실 보상 회로 또는 역방향 손실 보상 회로 어느 하나만을 포함할 수도 있다. 도 5는 본 발명의 다양한 실시예에 따른 정류 회로를 도시한다. 도 5에 의한 정류 회로는, 도 4a와 비교하여, 제 1 스위치 및 제 2 스위치를 더 포함할 수 있다. 즉, 도 4b에서의 전방향 손실 보상 회로가 제 1 스위치로 구현될 수 있으며, 역방향 손실 보상 회로 가 제 2 스위치로 구현될 수 있다. 입력단에 양의 전력이 인가되는 동안에는 제 1 스위치(50 1)는 온 상태가 될 수 있으며, 제 2 스위치는 오프 상태가 될 수 있다. 제 1 스위치가 온 상태로 제 어됨에 따라서, 제 1 P-MOSFET(MP1)의 게이트가 노드에 연결되며, 이에 따라 게이트가 입력단에 연결 될 수 있다. 아울러, 제 2 스위치가 오프 상태로 제어됨에 따라서, 제 1 P-MOSFET(MP1)의 게이트에는, 출 력단에서의 전압(VRF)보다 낮은 노드에 인가되는 전압(VINN)이 인가될 수 있어, 이에 따라 제 1 P- MOSFET(MP1)이 온 상태로 제어될 수 있다. 또한, 제 1 P-MOSFET(MP1)의 게이트가 제 1 P-MOSFET(MP1)의 소스 에 연결될 수 있어, 제 1 P-MOSFET(MP1)의 문턱 전압 또한 낮춰질 수 있다. 문턱 전압의 감소에 따라서, 제 1 P-MOSFET(MP1)의 문턱 전압에 의한 전방향 손실이 감소할 수 있다. 한편, 단순히 양의 전력에서의 보상만을 고 려하여 제 1 P-MOSFET(MP1)의 게이트를 상대적으로 낮은 전압(예: VINN)에 고정시키면, 역방향 누설 손실이 더 커질 수도 있다. 본 발명의 다양한 실시예에 따른 정류 회로는 음의 전력이 입력단에 인가되는 경우에서 의 보상을 위한 제 2 스위치를 포함할 수 있다. 음의 전력이 입력단에 인가되는 경우에는, 제 1 스 위치는 오프 상태로 될 수 있으며, 제 2 스위치는 온 상태로 될 수 있다. 이에 따라, 제 1 P- MOSFET(MP1)의 게이트가 출력단에 연결될 수 있으며, 게이트에는 상대적으로 높은 값인 VRF의 전압이 인가 될 수 있으며, 제 1 P-MOSFET(MP1)가 오프 상태가 될 수 있다. VRF는, 예를 들어 지정된 값 이상일 수 있으며, 이에 따라 제 1 P-MOSFET(MP1)이 확실하게 오프 상태가 될 수 있다. 제 1 P-MOSFET(MP1)가 오프 상태가 됨에 따라서, 출력단으로부터 제 1 P-MOSFET(MP1)를 거쳐서 역방향으로 흐르는 누설 전류가 감소할 수 있다. 이에 따라, 역방향 누설 손실이 감소할 수 있다. 도 6은 본 발명의 다양한 실시예에 따른 정류 회로를 도시한다. 도 6에 의한 정류 회로는, 도 4a와 비교하여, 제 1 스위치 및 제 2 스위치를 더 포함할 수 있다. 제 1 스위치는 제 2 N-MOSFET(MN2)으로 구현될 수 있으며, 제 2 스위치는 제 3 P-MOSFET(MP3)로 구현될 수 있다. 제 2 N-MOSFET(MN2)의 게이트는 노드에 연결될 수 있으며, 이에 따라 입력단에 연결될 수 있다. 제 2 N-MOSFET(MN2)는 제 2 N-MOSFET(MN2)의 드레인에 연결될 수 있다. 제 2 N-MOSFET(MN2)의 소스는 제 1 P-MOSFET(MP1)의 게이트에 연결될 수 있다. 제 2 N-MOSFET(MN2)의 소스는 제 3 P-MOSFET(MP3)의 소스에 연결될 수 있다. 제 3 P-MOSFET(MP3)의 소스는 제 1 P-MOSFET(MP1)의 게이트에 연결될 수 있다. 제 3 P- MOSFET(MP3)의 게이트는 제 2 N-MOSFET(MN2)의 게이트 및 노드에 연결될 수 있다. 제 3 P-MOSFET(MP3)의 드레인은 제 1 P-MOSFET(MP1)의 드레인 및 출력단에 연결될 수 있다. 입력단에 양의 전력이 인가되 는 동안에는 제 2 N-MOSFET(MN2)는 온 상태가 될 수 있으며, 제 3 P-MOSFET(MP3)는 오프 상태가 될 수 있다. 제 2 N-MOSFET(MN2)가 온 상태로 제어됨에 따라서, 제 1 P-MOSFET(MP1)의 게이트가 노드에 연결될 수 있 다. 아울러, 제 3 P-MOSFET(MP3)가 오프 상태로 제어됨에 따라서, 제 1 P-MOSFET(MP1)의 게이트에는, 출력단 에서의 전압(VRF)보다 낮은 노드에 인가되는 전압(VINN)이 인가될 수 있어, 이에 따라 제 1 P- MOSFET(MP1)이 온 상태로 제어될 수 있다. 음의 전력이 입력단에 인가되는 경우에는, 제 2 N- MOSFET(MN2)는 오프 상태로 될 수 있으며, 제 3 P-MOSFET(MP3)는 온 상태로 될 수 있다. 이에 따라, 제 1 P-MOSFET(MP1)의 게이트가 출력단에 연결될 수 있으며, 게이트에는 상대적으로 높은 값(예: 지정된 값 이상 의 값)을 가지는 VRF의 전압이 인가될 수 있으며, 제 1 P-MOSFET(MP1)가 오프 상태가 될 수 있다. 제 1 P- MOSFET(MP1)가 오프 상태가 됨에 따라서, 출력단으로부터 제 1 P-MOSFET(MP1)를 거쳐서 역방향으로 흐르는 누설 전류가 감소할 수 있다. 이에 따라, 역방향 누설 손실이 감소할 수 있다. 상술한 바와 같이, 본 발명의 다양한 실시예에 따른 정류 회로의 제 2 N-MOSFET(MN2) 및 제 3 P-MOSFET(MP3)는 별다른 제어 신호 없이, 단순 히 입력단을 통하여 수신되는 전력에 의하여 동작할 수 있다. 이에 따라, 손실을 감소시키기 위한 추가적 인 전력 소모가 요구되지 않는다. 도 7은 본 발명의 다양한 실시예에 따른 정류 회로를 도시한다. 도 7에 의한 정류 회로는, 도 4a와 비교하여, 전방향 손실 보상 회로를 더 포함할 수 있다. 본 발명의 다 양한 실시예에 따른 전방향 손실 보상 회로는 제 2 P-MOSFET(MP2) 및 커패시터(CAUX)를 포함할 수 있다. 제 1 P-MOSFET(MP1)의 드레인은 노드에 연결될 수 있으며, 노드에는 제 2 P-MOSFET(MP2)의 소스에 연결될 수 있다. 노드는 출력단에 연결될 수 있다. 제 2 P-MOSFET(MP2)의 드레인은, 제 2 P- MOSFET(MP2)의 게이트에 연결될 수 있으며, 제 2 P-MOSFET(MP2)의 게이트는 제 1 P-MOSFET(MP1)의 게이트와 함 께 커패시터(CAUX)의 일단에 연결될 수 있다. 커패시터(CAUX)의 타단은 접지에 연결될 수 있다. 도 7의 회로 연결의 경우에, 출력단에서의 전압(VRF)은 1/2 (VINN+Vthp1-Vthp2+VAUX)일 수 있다. Vthp1는 제 1 P- MOSFET(MP1)의 문턱 전압일 수 있으며, Vthp2는 제 2 P-MOSFET(MP2)의 문턱 전압일 수 있다. 상술한 식에서 볼 수 있듯이, 제 1 P-MOSFET(MP1)의 문턱 전압(Vthp1) 및 제 2 P-MOSFET(MP2)의 문턱 전압(Vthp2)은 서로를 상쇄시킬 수 있으며, 이에 따라 입력단에 양의 전력이 인가되는 경우에 문턱 전압이 감소할 수 있다. 입 력단에 양의 전력 인가 중, 제 2 P-MOSFET(MP2)는 온 상태일 수 있다. 문턱 전압의 감소에 따라 양의 전 력 인가 중의 정방향 손실이 감소할 수 있다. 도 8은 본 발명의 다양한 실시예에 따른 정류 회로를 도시한다. 도 8에 의한 정류 회로는, 도 7과 비교하여, 제 1 스위치 및 제 2 스위치를 더 포함할 수 있다. 제 1 스위치는 제 2 N-MOSFET(MN2)으로 구현될 수 있으며, 제 2 스위치는 제 3 P-MOSFET(MP3)로 구현될 수 있다. 도 6을 참조하여 설명한 바와 같이, 입력단에 양의 전력이 인가되는 동안에는 제 2 N- MOSFET(MN2)는 온 상태가 될 수 있으며, 제 3 P-MOSFET(MP3)는 오프 상태가 될 수 있다. 제 2 N- MOSFET(MN2)가 온 상태로 제어됨에 따라서, 제 1 P-MOSFET(MP1)의 게이트가 노드에 연결될 수 있다. 아 울러, 제 3 P-MOSFET(MP3)가 오프 상태로 제어됨에 따라서, 제 1 P-MOSFET(MP1)의 게이트에는, 출력단에 서의 전압(VRF)보다 낮은 노드에 인가되는 전압(VINN)이 인가될 수 있어, 이에 따라 제 1 P-MOSFET(MP1)이 온 상태로 제어될 수 있다. 음의 전력이 입력단에 인가되는 경우에는, 제 2 N-MOSFET(MN2)는 오프 상태로 될 수 있으며, 제 3 P-MOSFET(MP3)는 온 상태로 될 수 있다. 이에 따라, 제 1 P-MOSFET(MP1)의 게이트가 출력 단에 연결될 수 있으며, 게이트에는 VRF의 전압이 인가될 수 있으며, 제 1 P-MOSFET(MP1)가 오프 상태가 될 수 있다. 제 1 P-MOSFET(MP1)가 오프 상태가 됨에 따라서, 출력단으로부터 제 1 P-MOSFET(MP1)를 거 쳐서 역방향으로 흐르는 누설 전류가 감소할 수 있다. 이에 따라, 문턱 전압의 감소에 따른 정방향 손실 및 역 방향 누설 손실이 모두 감소할 수 있다. 예를 들어, 양의 주기 동안에는 제 1 P-MOSFET(MP1) 및 제 2 P-MOSFET(MP2)가 순방향-바이어스될 수 있다. 이 경우, 제 1 P-MOSFET(MP1) 및 제 2 P-MOSFET(MP2)의 문턱 전압이 감소될 수 있으며, 이는 제 2 P- MOSFET(MP2)의 드레인이 제 2 N-MOSFET(MN2)를 통하여 노드에 연결됨으로부터 야기될 수 있다. 이 경우, 제 3 P-MOSFET(MP3)의 소스-게이트 사이의 전압인 VSGP3가 문턱 전압 미만일 수 있으며, 제 3 P-MOSFET(MP3)가 오프 상태로 유지될 수 있다. 한편, 음의 주기 동안에는, 제 1 P-MOSFET(MP1) 및 제 2 P-MOSFET(MP2)가 역방 향-바이어스될 수 있다. 이 경우, VSGP3가 온 상태로 유지될 수 있으며, 제 1 P-MOSFET(MP1)의 소스-게이트 사 이의 전압인 VSGP1 및 제 2 P-MOSFET(MP2)의 소스-게이트 사이의 전압인 VSGP2는 0으로 감소될 수 있다. 이에 따 라, 제 2 P-MOSFET(MP2)의 소스가 출력단에 연결됨으로써 역방향 누설 전류가 감소될 수 있다. 양의 주기 동안에는, 출력단의 전압(V0)이 증가됨에 따라서, VSGP2는 연속적으로 증가할 수 있으며, 이는 제 2 P-MOSFET(MP2)의 소스가 출력단에 연결됨으로부터 야기될 수 있다. 제 2 P-MOSFET(MP2)는, 제 VSGP2가 제 1 P-MOSFET(MP1)의 문턱 전압(|VTHP1|)과 동일해지는 경우, 1 P-MOSFET(MP1)를 수렴 영역으로 유도할 수 있다. 음의 주기 동안에, 커패시터(CAUX)는 정류기 내의 역방향-전도(reverse conduction) 동안의 전하 손실의 일부를보존할 수 있다. 수학식 1 내지 3은 출력단에서의 전압(V0)을 VINN, VSDP1, VSDP2 및 VAUX로 표현한 수학식이 다. VINN 은 노드에서의 전압이며, VSDP1는 제 1 P-MOSFET(MP1)의 소스-드레인 전압이며 예를 들어 제 1 P- MOSFET(MP1)의 전압 강하일 수 있다. VSDP2는 제 2 P-MOSFET(MP2)의 소스-드레인 전압일 수 있으며, 예를 들어 제 2 P-MOSFET(MP2)의 전압 강하일 수 있다. VAUX는 제 2 P-MOSFET(MP2)의 게이트 전압일 수 있다. 수학식 1"}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "수학식 2"}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "수학식 3"}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "제 1 P-MOSFET(MP1) 및 제 2 P-MOSFET(MP2)이 수렴 영역으로 진입한 경우, VSDP1 및 VSDP2가 제 1 P-MOSFET(MP1) 및 제 2 P-MOSFET(MP2)의 문턱 전압일 수 있다. 유사하게, 출력단에서의 전압(V0)이 수학식 1 내지 3과 같이 표현될 수 있으므로, 수학식 4 내지 6이 도출될 수 있다. 수학식 4"}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "수학식 5"}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "수학식 6"}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "수학식 6으로부터 수학식 5를 뺌으로써, 수학식 7이 도출될 수 있다. 수학식 7"}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "수학식 6으로부터, VSGP2가 V0에 비례하여 증가함을 확인할 수 있다. VSGP2가 문턱 전압이 되는 경우, 제 1 P- MOSFET(MP1)가 수렴 영역으로 진입할 수 있다. 수학식 3 내지 7로부터 V0가 수학식 8 및 9와 같이 도출될 수 있다. 수학식 8"}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 9, "content": "수학식 8에서, VSG1및 VSG2는 문턱 전압으로 근사될 수 있다. |VTHP2|는 제 1 P-MOSFET(MP1)의 문턱 전압일 수 있 다. 수학식 9"}
{"patent_id": "10-2018-0011587", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 10, "content": "상술한 바와 같이, DC 출력 전압에 대한 문턱 전압의 영향이 감소될 수 있다. 도 9는 본 발명의 다양한 실시예에 따른 정류 회로를 도시한다. 도 9를 참조하면, 입력단은 복수 개의 정류 회로(901 내지 906)에 연결될 수 있다. 복수 개의 정류 회로 (901 내지 906) 각각은 단위 셀로 구성될 수 있다. 입력단 및 복수 개의 정류 회로(901 내지 906) 사이에 는 매칭 회로가 연결될 수도 있다. 복수 개의 정류 회로(901 내지 906) 각각은 서로 병렬로 연결될 수 있 다. 복수 개의 정류 회로(901 내지 906) 각각은 입력단을 통하여 수신되는 교류 전력을 서로 분배받아 정 류할 수 있으며, 정류된 직류 전력을 출력할 수 있다. 예를 들어, 입력단에서 3W의 크기의 전력이 입력되 는 경우에는, 6개의 정류 회로(901 내지 906) 각각이 0.5W의 크기의 전력을 정류하여 출력할 수 있다. 이에 따 라, 하나의 정류 회로는 비교적 작은 크기의 전력을 처리하기 위한 소자들(예: MOSFET들)을 포함하도록 구현될 수 있으며, 이에 따라 처리 효율이 더 커질 수 있다. 복수 개의 정류 회로(901 내지 906) 각각은 도 4a, 도 4b, 도 5, 도 6, 도 7 또는 도 8 중 어느 하나에 따른 정류 회로일 수 있다. 직류 컴바이너(combiner)는 복수 개의 정류 회로(901 내지 906)로부터 수신된 전력을 컴바이닝할 수 있으며, 컴바이닝한 직류 전력을 출력 단으로 출력할 수 있다. 직류 컴바이너는, 예를 들어 전하를 컴바이닝할 수 있는 커패시터 및 접지를 포함할 수도 있다. 도 10은 본 발명의 다양한 실시예에 따른 전자 장치의 블록도를 도시한다. 도 10을 참조하면, 전자 장치는, 전력 수신용 안테나, 매칭 회로, 전력 수신용 코일, 커패시터(1012,1013), 정류 회로, 복수 개의 정류 회로(1021,1022,1023), 컴바이너, 스위치 (SW_IN), 컨버팅 제어 회로, 트랜지스터(1033,1034), LDO(linear drop out) 레귤레이터, 차저 , 배터리, 통신 모듈, 인덕터(L1), 커패시터(C1), SPI(serial peripheral interface), PCB 보드, 스위치(SW_EX) 및 커패시터(CRF)를 포함할 수 있다.전력 수신용 안테나는, 주변에 형성된 RF 웨이브를 이용하여 교류 전력을 출력할 수 있다. 매칭 회로 는, 전력 수신용 안테나에 연결되는 적어도 하나의 커패시터 또는 적어도 하나의 인덕터 중 적어도 하나를 포함할 수 있으며, 이에 따라 전력 수신용 안테나에 연결되는 임피던스(또는, 로드)를 변경할 수 있다. 복수 개의 정류 회로(1021,1022,1023)는, 전력 수신용 안테나로부터 출력되는 교류 전력을 분배받 아 정류할 수 있다. 복수 개의 정류 회로(1021,1022,1023) 각각은 도 4a, 도 4b, 도 5, 도 6, 도 7 또는 도 8 중 어느 하나에 따른 정류 회로일 수 있다. 컴바이너는, 복수 개의 정류 회로(1021,1022,1023) 중 정류 를 수행할 정류 회로로부터 전력을 수신하고, 나머지 선택되지 않은 정류 회로로의 전기적인 연결을 끊을 수도 있다. 복수 개의 정류 회로(1021,1022,1023)에는 커패시터(CRF)가 연결될 수 있으며, 커패시터(CRF)는 접지 에 연결될 수 있다. 컴바이너는 복수 개의 정류 회로(1021,1022,1023) 중 적어도 하나로부터 수신 되는 정류된 전력을 컴바이닝할 수 있다. 스위치(SW_IN)는, 전력 수신용 안테나가 전력을 수신하는 것으 로 판단되면, 온 상태가 될 수 있다. 아울러, 다른 전력 수신용 안테나(미도시)가 전력을 수신하는 것으로 판 단되면, 오프 상태로 제어될 수도 있다. 다른 전력 수신용 안테나(미도시)로부터의 교류 전력은 PCB 보드 에 포함되는 복수 개의 외부 RF 정류 회로(1071,1072,1073)를 통하여 정류될 수 있다. 이 경우, 스위치 (SW_EX)가 온 상태로 제어될 수 있다. 예를 들어, 제어 회로는, SPI를 통하여 스위치(SW_IN) 또는 스위 치(SW_EX)의 온/오프 상태를 제어할 수 있다. 코일 및 커패시터(1012,1013)는 예를 들어 6.78MHz의 전 력을 수신하는 공진 회로를 구성할 수 있다. 이에 따라, 공진 회로의 양단에는 VAC 및 VACB가 인가될 수 있다. 공진 회로에서 수신된 전력은 정류 회로에 의하여 정류되어 컴바이너로 제공될 수 있다. 컴바이너 의 출력단에는 Buck IN의 전압이 인가될 수 있다. 컨버팅 제어 회로는, 트랜지스터(1033,1034)의 온/오프 상태를 제어할 수 있으며, 이에 따라 입력 전압이 컨버팅(예를 들어, 벅-컨버팅)되어 출력될 수 있다. 트랜지스터의 소스는 접지에 연결될 수 있다. 컨버팅에 의하여 예를 들어 5V의 전압이 차저 에 제공될 수 있다. 트랜지스터(1033,1034)는 인덕터(L1) 및 일단이 접지된 커패시터(C1)에 연결되며, 차저 로 연결되어 5V의 전압을 제공할 수 있다. 차저는 배터리를 충전할 수 있다. LDO 레귤레이 터는 인덕터에 연결되어, 예를 5V의 전압을 3.3V로 컨버팅하여 통신 모듈로 제공할 수 있다. 도 11은 본 발명의 다양한 실시예에 따른 전자 장치의 블록도를 도시한다. 도 11을 참조하면, 전자 장치는, 안테나 어레이, 제어 회로, 센서, 복수 개의 스위치 (1111 내지 1116), 복수 개의 정류 회로(1121 내지 1126) 및 컴바이너를 포함할 수 있다. 복수 개의 정 류 회로(1121 내지 1126) 각각은 도 4a, 도 4b, 도 5, 도 6, 도 7 또는 도 8 중 어느 하나에 따른 정류 회로일 수 있다. 안테나 어레이는, RF 웨이브를 수신하여, 교류 전력을 출력할 수 있다. 센서는, 안테나 어레이에서 수신된 RF 웨이브의 크기를 나타내는 전기적인 특성을 센싱할 수 있다. 예를 들어, 센서 는 안테나 어레이로부터 출력단에서의 전압, 전류 또는 전력의 크기 중 적어도 하나를 센싱할 수 있다. 또는, 센서는 컴바이터의 출력단에서의 전압, 전류 또는 전력의 크기 중 적어도 하나를 센 싱할 수 있다. 제어 회로는, 센싱 결과를 수신할 수 있으며, 센싱 결과에 기초하여 정류를 수행할 정류 회로의 개수를 결정할 수 있다. 예를 들어, 제어 회로는 표 1과 같은 수신되는 전력의 크기와 스위치 제 어 신호 사이의 연관 정보를 참조할 수 있다. 표 1 스위치 제어 신호 수신되는 전 력의 크기(V)제1스위치(11 11)제2스위치(11 12)제3스위치(11 13)제4스위치(11 14)제5스위치(11 15)제6스위치(11 16) a 이하 ON OFF OFF OFF OFF OFF a 초과 b 이 하ON ON OFF OFF OFF OFF b 초과 c 이 하ON ON ON OFF OFF OFF d 초과 e 이 하ON ON ON ON OFF OFF e 초과 f 이 하ON ON ON ON ON OFF f 초과 ON ON ON ON ON ON 표 1에서의 수신되는 전력의 크기(V)는, 예를 들어 도 11에서의 안테나 어레이의 출력단에서의 전압의 크 기일 수 있으나, 상술한 바와 같이 수신되는 전력의 크기를 나타낼 수 있는 지점에서의 전기적인 특성이라면 제 한이 없다. 예를 들어, 제어 회로가 수신된 전력의 크기에 대응하는 전압의 크기가 b 초과 c 이하의 범 위에 속한 것으로 판단되면, 3개의 정류 회로(예: 1121,1122,1123)이 정류를 수행하도록, 스위치들(1111 내지 1116)을 제어할 수 있다. 이에 따라, 수신되는 전력의 크기에 따라 최적의 개수의 정류 회로가 정류를 수행함 에 따라 처리 효율이 증가할 수 있다. 예를 들어, 스위치들(1111 내지 1116) 각각은 FET로 구현될 수도 있다. 이 경우에는, 제어 회로가 구동할 정류 회로의 판단 결과에 기초하여, 스위치들(111 내지 1116) 각각의 게이트에 인가되는 전압을 제어함으로써, 스위치들(1111 내지 1116)의 온/오프 상태를 제어할 수 있다. 한편, 스위치들(1111 내지 1116)의 구현 방식에는 제한이 없으며, 제어 회로는 스위치들(1111 내지 1116)의 구 현 방식에 따라 스위치들(1111 내지 1116) 각각의 온/오프 상태를 제어할 수 있음을 당업자는 용이하게 이해할 수 있을 것이다. 도 12는 본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법을 설명하기 위한 흐름도를 도시한다. 1201 동작에서, 본 발명의 다양한 실시예에 따른 전자 장치는, 기설정된 개수의 정류 회로를 이용하여 수 신된 전력을 정류할 수 있다. 예를 들어, 전자 장치는, 도 11에서의 복수 개의 정류 회로(1121 내지 1126) 모두를 이용하여 정류를 수행할 수 있다. 최초 정류를 수행하는 정류 회로의 개수는 디폴트된 값일 수 있으며, 이는 구현에 따라 다양한 개수로 결정될 수 있다. 1203 동작에서, 전자 장치는, 수신된 전력의 크기를 확인할 수 있다. 예를 들어, 전자 장치는, 코일 또는 안테나 어레이의 출력단에서의 전압, 전류 또는 전력의 크기를 측정하거나, 또는 컴바이너의 출력단에서의 전압, 전류 또는 전력의 크기를 측정함으로써 전력의 크기를 확인할 수 있다. 1205 동작에서, 전자 장치는, 수신된 전력의 크기에 대응하는 정류 회로 의 개수를 확인할 수 있다. 예를 들어, 전자 장치는 표 1과 같은 연관 정보에 기초하여, 정류 회로의 개 수를 확인하거나, 또는 정류 회로 각각에 연결되는 스위치의 온/오프 상태를 판단할 수 있다. 1207 동작에서, 전자 장치는, 확인된 개수의 정류 회로를 이용하여 수신된 전력을 정류할 수 있으며, 나머지 정류 회로는 정류를 수행하지 않도록 제어할 수 있다. 도 13은 본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법을 설명하기 위한 흐름도를 도시한다. 1301 동작에서, 본 발명의 다양한 실시예에 따른 전자 장치는, 기설정된 개수의 정류 회로를 이용하여 수 신된 전력을 정류할 수 있다. 도 12에서 설명한 바와 같이, 예를 들어 최초 정류를 수행하는 정류 회로의 개수 는 디폴트된 값일 수 있다. 1303 동작에서, 전자 장치는, 지정된 지점에서의 임피던스를 측정할 수 있다. 예를 들어, 전자 장치는, 코일 또는 안테나 어레이에서의 임피던스, 배터리에서의 임피던스 등의 다양한 지점에서의 임피던스를 측정할 수 있으며, 임피던스의 측정 지점에는 제한이 없다. 1305 동작에서, 전자 장치 는, 측정된 임피던스에 대응하는 정류 회로의 개수를 확인할 수 있다. 예를 들어, 전자 장치는 표 2 와 같은 연관 정보를 저장할 수 있다. 표 2 스위치 제어 신호 측정된 임피 던스의 크기 (ohm)제1스위치(11 11)제2스위치(11 12)제3스위치(11 13)제4스위치(11 14)제5스위치(11 15)제6스위치(11 16) g 이하 ON OFF OFF OFF OFF OFF g 초과 h 이 하ON ON OFF OFF OFF OFF h 초과 i 이 하ON ON ON OFF OFF OFF i 초과 j 이 하ON ON ON ON OFF OFF j 초과 k 이 하ON ON ON ON ON OFF k 초과 ON ON ON ON ON ON 표 2에서의 측정된 임피던스의 크기(ohm)는, 예를 들어 도 10에서의 안테나 또는 코일에서의 임피 던스의 크기, 또는 배터리에서의 임피던스의 크기일 수 있으나, 임피던스의 크기가 측정되는 지점에는 제 한이 없다. 예를 들어, 제어 회로가 수신된 전력의 크기에 대응하는 전압의 크기가 g 초과 h 이하의 범위에 속 한 것으로 판단되면, 2개의 정류 회로(예: 1121,1122)이 정류를 수행하도록, 스위치들(1111 내지 1116)을 제어할 수 있다. 이에 따라, 수신되는 전력의 크기에 따라 최적의 개수의 정류 회로가 정류를 수행함에 따라 처리 효율이 증가할 수 있다. 아울러, 본 발명의 다양한 실시예에 따른 전자 장치는, 수신되는 전력의 크기 및 지정 된 지점에서의 임피던스의 크기를 모두 이용하여, 정류를 수행할 정류기, 또는 정류를 수행할 정류기의 개수를 판단할 수도 있다. 도 14는 다양한 실시예에 따른 공진 회로 및 정류 회로의 회로도를 도시한다. 예를 들어, 도 14는, 도 10에서 의 공진 방식을 통하여 전력 수신하는 전력 수신용 코일, 커패시터(1012,1013)와 정류 회로의 하나 의 예시일 수 있다. 전력 수신용 코일(LRS)은 커패시터(CRS) 및 커패시터(CLM)과 함께 공진 회로를 구성할 수 있 다. 공진 회로를 통하여 수신된 교류 전력은 풀-브리지 다이오드를 통하여 정류될 수 있다. 풀-브리지 다이오 드는, 예를 들어 교류 전압(VAC 및 VACB)을 VRECT의 직류 전압으로 정류할 수 있다. 정류 전압(VRECT)은 정류 커패 시터(CRECT)에 연결될 수 있으며, 도시되지는 않았으나, 정류 전압(VRECT)은, 정류 커패시터(CRECT)에 연결되는 경 로와는 상이한 경로로 컴바이너와 같은 다양한 종류의 다른 회로로 연결될 수 있다. 정류 커패시터 (CRECT)는 접지될 수 있으며, 이에 따라 정류 이후에도 잔여하는 교류 성분이 정류 커패시터(CRECT)를 통하여 접지 로 인가되어 직류 성분만이 이후에 연결되는 회로로 전달될 수 있다. 예를 들어, 풀-브리지 다이오드는 네 개의 MOSFTET(MN1,MN2,MN3,MN4)를 포함할 수 있다. 네 개의 MOSTFET(MN1,MN2,MN3,MN4) 중 MOSFET(MN1) 및 MOSFET(MN2)은 로우 사이드(low side) 소자일 수 있으며, MOSFET(MN3) 및 MOSFET(MN4)은 하이 사이드(high side) 소자일 수 있다. 예를 들어, 제 1 기간 동안에는 MOSFET(MN1) 및 MOSFET(MN2)이 턴 온되면서, MOSFET(MN3) 및 MOSFET(MN4)은 턴 오프될 수 있다. 아울러, 제 1 기간 이후의 제 2 기간 동안에는 MOSFET(MN3) 및 MOSFET(MN4)가 턴 온되면서, MOSFET(MN1) 및 MOSFET(MN2)가 턴 오프될 수 있다. 상술한 풀-브리지 다이오드의 동작에 따라서, 교류 전력이 직류로 정류될 수 있다. MOSTFET(MN1,MN2,MN3,MN4)의 온/오프는, 각각의 게이트에 인가되는 게이트 전압(VD1,VD2,VD3,VD4)에 의하여 제 어될 수 있다. 제 1 OLDC(open loop delay compensation) 회로는, 제 1 구동 전압(VD1) 및 제 3 구동 전압(VD3) 각각을 출력할 수 있다. 제 1 드라이버(DRV1) 및 제 3 드라이버(DRV3) 각각은, 제 1 구동 전압(VD1) 및 제 3 구동 전압(VD3) 각각으로부터 제 1 게이트 전압(VG1) 및 제 3 게이트 전압(VG3) 각각을 생성할 수 있으 며, 생성된 제 1 게이트 전압(VG1) 및 제 3 게이트 전압(VG3) 각각을 제 1 MOSFET(MN1)의 게이트 및 제 3 MOSFET(MN3)의 게이트 각각에 전달할 수 있다. 제 2 OLDC 회로는, 제 2 구동 전압(VD2) 및 제 4 구동 전압(VD4) 각각을 출력할 수 있다. 제 2 드라이버(DRV2) 및 제 4 드라이버(DRV4) 각각은, 제 2 구동 전압(VD2) 및 제 4 구동 전압(VD4) 각각으로부터 제 2 게이트 전압(VG2) 및 제 4 게이트 전압(VG4) 각각을 생성할 수 있으 며, 생성된 제 2 게이트 전압(VG2) 및 제 4 게이트 전압(VG4) 각각을 제 2 MOSFET(MN2)의 게이트 및 제 4 MOSFET(MN4)의 게이트 각각에 전달할 수 있다. 다양한 실시예에서, 제 1 OLDC 회로는 제 1 게이트 전압 (VG1)을 이용하여 출력되는 제 1 구동 전압(VD1) 및 제 3 구동 전압(VD3)의 위상을 조정할 수 있으며, 제 2 OLDC 회로는 제 2 게이트 전압(VG2)을 이용하여 출력되는 제 2 구동 전압(VD2) 및 제 4 구동 전압(VD4)의 위상을 조정할 수 있다. OLDC 회로들(1401,1402)의 위상 조정에 대하여서는 더욱 상세하게 후술하도록 한다. 예를 들어, 공진 회로가 6.78MHz의 공진 주파수를 가지는 전력을 수신하는 경우, 6.78MHz의 주파수가 상대적으 로 높기 때문에, 기생 커패시턴스(parastic capacitance) 및 이에 따른 내부 회로 딜레이가 정류 회로의 효율을 감소시킬 수 있다. 예를 들어, 드라이버(DRV1 내지 DRV4)로부 생성되는 딜레이는, 게이트 전압(VG1 내지 VG4) 의 딜레이를 야기할 수 있으며, 이에 따라 수신되는 전력의 전압(예: VAC)이 0을 도과하는 지점(zero crossing poiont) 및 MOSFET(MN1 내지 MN4)의 온/오프 시점, 즉 게이트 전압(VG1 내지 VG4)의 라이징 엣지(rising edge) 또는 폴링 엣지(falling edge) 사이에 차이가 생길 수 있다. 상기 차이는, MOSFTET에서의 역 누설 전류 (reverse leakage current)를 야기할 수 있으며, 이는 정류 회로 전체의 효율을 저하시킨다. 다양한 실시예에 따른 OLDC 회로들(1401,1402) 각각은, 드라이버(예: 제 1 드라이버(DRV1) 및 제 2 드라이버 (DRV2)) 각각으로부터 출력되는 게이트 전압(VG1,VG2)을 입력받아, 이를 이용하여 출력하는 구동 전압(VD1 내지 VD4)의 위상을 조정할 수 있다. 이에 따라, 드라이버(DRV1 내지 DRV4)에서 야기되는 딜레이가 보상될 수 있다. 예를 들어, OLDC 회로들(1401,1402) 각각은 드라이버로부터의 출력 전압(예를 들어, VG1)의 폴링 엣지를 MOSFET(예: MOSFET(MN1))의 수신되는 교류 전력(예: VAC)의 0을 도과하는 시점과 일치시킬 수 있다. 이에 따라, 교류 전력(예: VAC)의 0을 도과하는 시점(예: 교류 전력(예: VAC)이 음의 전압에서 양의 전압으로 전환되 는 시점 또는 교류 전력(예: VAC)이 양의 전압에서 음의 전압으로 전환되는 시점)에서, 정확하게 MOSFET(MN1)이 턴 오프될 수 있다.도 15는 다양한 실시예에 따른 OLDC 회로의 블록도를 도시한다. 도 15의 실시예는 도 16을 참조하여 더욱 상세 하게 설명하도록 한다. 도 16은 다양한 실시예에 따라 수신 또는 생성되는 신호들을 도시한다. 도 15를 참조하면, 제 1 OLDC 회로는 전압 리미터(voltage limiter), 디바이더(/8 div.), 디지털 위상 검출기(digital phase detector), 엣지 검출기(edge detector), 코스 딜레이(coarse delay) 조정기, 파인 딜레이 조정 셀, 먹스, SR 랫치(1508,1509)를 포함할 수 있다. 전압 리미터는, 공진 회로(또는, 전력 수신용 코일)로부터 출력되는 교류 전압(VAC)을 입력받을 수 있다. 예를 들어, 도 16에서와 같이, 교류 전압(VAC)은 사인파형을 가질 수 있다. 전압 리미터는, 수신된 교류 전압(VAC)으로부터 구형파의 리미팅된 전압(VL1)을 생성할 수 있다. 도 16에서와 같이, 리미팅된 전압(VL1)은 교류 전압(VAC)과 실질적으로 동일한 위상을 가지는 구형파일 수 있다. 리미팅된 전압(VL1)은 디바이더 및 엣지 검출기로 제공될 수 있다. 디바이더는, 리미팅된 전압(VL1)을 분주하여 분주된 전압 (VLD1)을 생성할 수 있다. 예를 들어, 리미팅된 전압(VL1)의 반파의 8개에 대응하는 시간에 하나의 반파를 가 지는 구형파 형태의 분주된 전압(VLD1)이 생성될 수 있다. 예를 들어, 제 1 구동 전압(VD1) 및 제 4 구동 전압 (VD4)의 듀티가 변경된 경우에, 정류 회로의 내부 신호들이 안정화되는 데에 일정 시간이 요구될 수 있다. 안 정적인 동작을 위하여, 디바이더는 입력된 신호를 분주할 수 있다. 한편, 엣지 검출기는, 리미팅된 전압(VL1)의 엣지를 검출할 수 있다. 검출된 엣지(ED1)은, 예를 들어 도 16에서와 같이 리미팅된 전압(VL1)의 라이징 엣지 시점에서 델타 함수의 파형을 가지는 엣지 전압(ED1)으로 표 현될 수 있다. 엣지 전압(ED1)은 SR 래치(1508,1509) 각각의 셋(set,S) 단자로 입력될 수 있다. 아울러, 엣지 전압(ED1)은 코스 딜레이 조정기로 전달될 수 있다. 코스 딜레이 조정기는, 수신한 엣지 전압 (ED1)을 제 1 단위에 따라 딜레이시킬 수 있으며, 파인 딜레이 셀은 코스 딜레이 조정기로부터 출 력된 1차 딜레이된 엣지 전압(ED1)을 제 2 단위에 따라 딜레이할 수 있다. 예를 들어, 제 1 단위는 제 2 단위 보다 클 수 있으며, 이에 따라 코스 딜레이 조정기가 일차적으로 엣지 전압(ED1)을 딜레이시키며, 이차적 으로 파인 딜레이 셀이 1차 딜레이된 엣지 전압(ED1)을 세부적으로 조정할 수 있다. 예를 들어, 파인 딜 레이 셀은 16개의 셀로 구성될 수 있으며, 딜레이 정도에 따라 딜레이를 활성화할 셀의 개수가 결정될 수 도 있다. 한편, 디지털 위상 검출기는 분주된 전압(VLD1) 및 이미 드라이버로부터 출력된 게이트 전압(VG1)을 입력 받을 수 있다. 디지털 위상 검출기는, 분주된 전압(VLD1) 및 게이트 전압(VG1)을 비교(1601 내지 1605) 할 수 있으며, 예를 들어 분주된 전압(VLD1)이 게이트 전압(VG1)을 앞서는지(lead) 또는 분주된 전압(VLD1)이 게이트 전압(VG1)보다 뒤처지는지(lag) 여부를 판단할 수 있다. 아울러, 디지털 위상 검출기는, 분주된 전압(VLD1) 및 게이트 전압(VG1) 사이의 차이 정도를 판단할 수도 있다. 디지털 위상 검출기는, 비교 결 과에 기반하여 업(up) 신호 또는 다운(down) 신호 중 하나를 생성할 수 있다. 디지털 위상 검출기는, MUX[3:0] 신호를 발생시킬 수 있으며, MUX[3:0] 신호는 먹스로 제공될 수 있다. MUX[3:0] 신호는, 예를 들어 분주된 전압(VLD1)이 제 1 게이트 전압(VG1)보다 뒤처진 경우에는, 1만큼 증가하도록 제어되며, 이에 따라 딜레이가 증가될 수 있다. 또는, 분주된 전압(VLD1)이 제 1 게이트 전압(VG1)을 앞서는 경우에는, MUX[3:0] 신 호가 1만큼 감소되도록 제어되며, 이에 따라 딜레이가 감소될 수 있다. 먹스에는 파인 딜레이 셀 로부터 출력되는 딜레이된 신호가 입력될 수 있으며, 딜레이된 신호는 MUX[3:0] 신호에 의하여 선택될 수 있다. 이에 따라, 제 1 게이트 전압(VG1)의 폴링 엣지 및 리미팅된 전압(VL1)의 폴링 엣지와 서로 동기화될 수 있다. 이는 결국, 수신 전압(VAC)이 게이트 전압과 서로 동기화됨을 의미할 수 있다. 먹스로부터 출력되는 로 우 신호(RE_L)는 엣지 전압(ED1)이 코스 딜레이 조정기 및 파인 딜레이 셀에 의하여 딜레이된 신호 일 수 있다. 로우 신호(RE_L)는 SR 랫치(1508,1509)의 리셋(reset,R) 단자로 제공되며, 이에 따라 SR 랫치 (1508,1509)의 리셋 신호로 이용될 수 있다. SR 랫치(1508,1509)는, 제 1 게이트 전압(VG1)을 위한 제 1 구동 전압(VD1) 및 제 4 게이트 전압(VG4)을 위한 제 4 구동 전압(VD4)을 출력할 수 있다. 한편, 하이 사이드에 대하여, 제 4 드라이버(DRV4)의 딜레이는 제 1 드라이버(DRV1)의 딜레이보다 길 수도 있으 며, 이는 제 4 MOSFET(MN4)의 VGS를 예를 들어 5V로 만들기 위한 레벨 쉬프터의 영향일 수 있다. 그러므로, 하 이 신호(RE_H)는 로우 신호(RE_L)보다 작도록 선택될 수 있으며, 예를 들어 \"0101\"만큼 작도록 설정될 수 있다. 이는, 로우 사이드 및 하이 사이드 사이의 딜레이 차이를 고려한 것일 수 있다. 디지털 위상 검출기의 비교는 지정된 횟수만큼 반복될 수도 있으며, 락 신호(LCK signal)의 라이징 엣지 검출에 따라 종료될 수 있다. 예를 들어, 분주된 전압(VLD1) 및 제 1 게이트 전압(VG1)의 폴링 엣지가 동기화된 경우에, 락 신호의 라이징 엣지가 생성될 수 있다. 상술한 바와 같이, 수신된 전압(VAC)의 폴링 엣지와 MOSFET의 온/오프 전환 시점이 일치 할 수 있어 역방향 누설 전류가 감소됨에 따라서, 정류 효율이 기존에 비하여 크게 증대될 수 있다. 도 17은 다양한 실시예에 따른 컨버팅 회로의 회로도를 도시한다. 도 18은 다양한 실시예에 따른 ZCD(zero current detector)의 회로도이다. 도 17에 도시된 바와 같이, 다양한 실시예에 따른 컨버팅 회로는, 하이 사이드(high-side) 스위치(M0) 및 로우 사이드(low-side) 스위치(M1), 커패시터(CBuck), 인덕터(LBuck), 및 접지 단자를 포함할 수 있다. 스위치(M0)는 하나의 주기 동안에, 제 1 기간 동안에 턴 온되며 나머지 제 2 기간 동안에 턴 오프될 수 있다. 스위치(M0)가 턴 온되는 경우에는 VX_WPR의 전압이 인덕터(LBuck)로 제공될 수 있다. 스위치(M1)는, 스위치(M0)가 턴 오프된 경우에 턴 온되며, 스위치(M0)가 턴 온된 경우에 턴 오프될 수 있다. 스위치(M1)가 턴 온된 경우에는 인덕터 (LBuck)가 접지 단자에 연결될 수 있다. 커패시터(CBuck)는 충전된 충전 전압(VBuck)을 로드(RL)에 공급할 수 있다. 커패시터(CBuck)의 충전/방전 및 인덕터(LBuck)은 통상적인 벅-컨버터의 동작과 같이 수행될 수 있다. 한편, 로드 (RL)에서 요구하는 전압이 상대적으로 작은 경우에는, 인덕터(LBuck)에 흘러야 하는 전류의 크기 또한 상대적으로 작아야 할 수 있다. 이에 따라, 상기 주기 중 일부 구간에서는 인덕터(LBuck)로부터 커패시터(CBuck)로 전류가 흐 르지 않는 영 전류 상태가 되어야 할 필요가 있다. 다양한 실시예에 따라서, 인덕터(LBuck)가 전류를 수신하여 저장하는 제 1 과정, 인덕터(LBuck)가 접지와 연결됨으 로써 커패시터(CBuck)로 전류가 인가되는 제 2 과정, 인덕터(LBuck)가 외부 전원 및 접지 모두와 연결되지 않고 커 패시터(CBuck)만이 접지에 연결되는 제 3 과정이 수행될 수 있다. 제 1 과정의 경우에는 스위치(M0)가 턴 온되 며, 스위치(M1)가 턴 오프될 수 있다. 제 2 과정의 경우에는 스위치(M0)가 턴 오프되며, 스위치(M1)가 턴 온될 수 있다. 제 3 과정의 경우에는 스위치(M0)가 턴 오프되며, 스위치(M1)가 턴 오프될 수 있다. 상술한 제 3 과 정 중에는 인덕터(LBuck)에서 전류가 흐르지 않으므로 영전류 상태라 명명될 수 있으며, 상술한 컨버팅 모드를 불 연속 전류 모드라 명명할 수 있다. 다양한 실시예에 따라서, 영전류 검출기는 스위치(M1)의 온/오프를 제어할 수 있는 로우 사이드 신호 (L_SIDE)를 위한 로우 사이드 입력 신호(L_SIDE_IN)를 제공할 수 있다. 드라이버는 로우 사이드 입력 신 호(L_SIDE_IN)를 이용하여 생성된 로우 사이드 신호(L_SIDE)를 스위치(M1)으로 제공할 수 있다. 영전류 검출기 는, 하이 사이드 신호(H_SIDE), 로우 사이드 신호(L_SIDE), 및 VX_WPR의 전압을 입력받을 수 있다. 영전 류 검출기는, 하이 사이드 신호(H_SIDE), 로우 사이드 신호(L_SIDE), 및 VX_WPR의 듀티를 센싱할 수 있으 며, 로우 사이드 입력 신호(L_SIDE_IN)의 듀티를 조정할 수 있다. 예를 들어, 영전류 검출기는 로우 사 이드 신호(L_SIDE) 및 하이 사이드 신호(H_SIDE)가 동시에 턴 온 상태가 되지 않도록, 로우 사이드 입력 신호 (L_SIDE_IN)의 듀티를 조정할 수 있다. 출력단의 로드(RL)에는 VBuck의 전압이 인가될 수 있다. 컨버팅 회로는, 저항(R1) 및 저항(R2)를 포함할 수 있으 며, 저항(R1) 및 저항(R2) 사이의 노드에는 VFB의 전압이 인가될 수 있으며, 이는 저항(R1) 및 저항(R2)의 로드 비율에 따라 결정될 수 있다. 제 1 신호 생성 회로는 VFB의 전압 및 기준 전압(VWPR_BGR)을 입력받을 수 있 으며, 이를 이용하여 제 1 신호(VERR)를 출력할 수 있다. 예를 들어, 제 1 신호 생성 회로는 펄스 주파수 변조(PFM) 방식에 따라, 제 1 신호(VERR)를 생성할 수 있다. 제 2 신호 생성 회로는 기준 전압(VWPR_BGR)을 입력받을 수 있으며, 예를 들어 펄스 폭 변조(PWM) 방식으로 제 2 신호(VSAW)를 생성할 수 있다. 제 2 신호 생 성 회로는 VFB를 입력받을 수도 있다. 비교 회로는, 입력받은 양 신호들(VERR, VSAW)에 기반하여, VPWM의 신호를 출력할 수 있다. 비겹침 제어 회로는, 수신된 VPWM의 신호에 기반하여 제 1 출력 신호 (Duty_Out) 및 제 2 출력 신호(Duty_OutB)가 동시에 온 상태가 되지 않도록 출력할 수 있다. 제 1 출력 신호 (Duty_Out)는 드라이버로 입력되며, 드라이버는 스위치(M0)의 온/오프를 제어할 수 있는 하이 사이 드 신호(H_SIDE)를 출력할 수 있다. 영전류 검출기는, 수신된 제 2 출력 신호(Duty_OutB)에 기반하여 로 우 사이드 입력 신호(L_SIDE_IN)를 생성할 수 있다. 도 18을 참조하면, 제 1 딜레이 회로는 제 2 출력 신호(Duty_OutB)를 입력받으며, 이를 딜레이시킨 제 1 딜레이 신호(DELAY_1)를 출력할 수 있다. 제 2 딜레이 회로는, 제 1 딜레이 신호(DELAY_1)를 입력받으며, 이를 딜레이시킨 제 2 딜레이 신호(DELAY_2)를 생성할수 있으며, 이를 출력할 수 있다. 제 1 딜레이 신호(DELAY_1)는 제 1 D 플립 플롭의 클럭 단자로 입력되 며, 제 2 딜레이 신호(DELAY_2)는 제 2 D 플립 플롭의 클럭 단자로 입력될 수 있다. 제 1 D 플립 플롭 및 제 2 D 플립 플롭의 입력 단자에는 VX_WPR의 전압이 인가될 수 있다. 각 D 플립 플롭 (1803,1804)들의 출력 단자로부터는 샘플링 지점에서의 전압 VX_WPR의 논리값들(S1,S2)이 출력될 수 있으며, S1, S2는 샘플링 지점들을 나타낼 수 있다. 판정 회로들(1805,1806,1807)은, 논리값들(S1,S2)에 기반하여 판정 신 호를 생성할 수 있다. 예를 들어, S1 및 S2가 \"00\"인 경우에는, 판정 회로들(1805,1806,1807)은 UP 신호를 생 성하여 카운터로 출력할 수 있다. 예를 들어, S1 및 S2가 \"11\"인 경우에는, 판정 회로들 (1805,1806,1807)은 DN 신호를 생성하여 카운터로 출력할 수 있다. 예를 들어, 판정 회로들 (1805,1806,1807)는, UP 신호 또는 DN 신호가 예를 들어 지정된 횟수 이상 반복적으로 생성된 경우에는 STAY 신 호를 출력할 수도 있다. 영전류 검출기는, 매 사이클마다의 스위치(M1) 스위칭에 대한 노드에서의 전압 (VX_WPR)의 모니터링 동안, 이전 주기에서의 스위칭 오프의 시점에서의 인덕터에 인가되는 전류를 검출할 수 있다. 영전류 검출기는 제 1 딜레이 신호(DELAY_1) 및 제 2 딜레이 신호(DELAY_2)와 노드에서의 전압 (VX_WPR)을 연속적으로 검출할 수 있다. 이에 따라, S1, S2의 값이 로드 변경에 의하여 변경된다 하더라도, 영전 류 검출기는, 제 2 출력 신호(Duty_OutB) 및 카운터의 제어와 함께, 인덕터 인가 전류가 어느 시점 에 0A인지를 검출할 수 있다. 영전류 검출기의 동작에 따라서, 카운터는 UP 신호/DN 신호를 카운 팅하고, 이에 따라 듀티 제어 신호(DUTY_CONT<7:0>)를 디지털 제어 펄스 생성기로 출력할 수 있다. 디지 털 제어 펄스 생성기는, 하이-사이드 신호(H_SIDE) 및 듀티 제어 신호(DUTY_CONT<7:0>)를 기반으로 로우- 사이드 입력 신호(L_SIDE_IN)을 생성 및 출력할 수 있다. 입력 신호(L_SIDE_IN)는 드라이버로 제공될 수 있다. 상술한 바에 따라서, 컨버팅 회로는, 정류된 전력의 전압을 비교적 낮은 전력을 이용하여 컨버팅할 수 있다. 아울러, 기존의 비교기를 포함하는 컨버팅 회로가, 오프셋으로 인한 영 전류 센싱 타이밍 오류로 발생되 는 손실이, 본 실시예에 의한 컨버팅 회로에 의하여 감소될 수도 있다. 상기 무선 전력 송신 장치 또는 전자 장치의 전술한 구성요소들 각각은 하나 또는 그 이상의 부품(component)으 로 구성될 수 있으며, 해당 구성 요소의 명칭은 전자 장치의 종류에 따라서 달라질 수 있다. 다양한 실시예에서, 전자 장치는 전술한 구성요소 중 적어도 하나를 포함하여 구성될 수 있으며, 일부 구성요소가 생략 되거나 또는 추가적인 다른 구성요소를 더 포함할 수 있다. 또한, 다양한 실시예에 따른 전자 장치의 구성 요소 들 중 일부가 결합되어 하나의 개체(entity)로 구성됨으로써, 결합되기 이전의 해당 구성 요소들의 기능을 동일 하게 수행할 수 있다. 본 문서에서 사용된 용어 \"모듈\"은, 예를 들면, 하드웨어, 소프트웨어 또는 펌웨어(firmware) 중 하나 또는 둘 이상의 조합을 포함하는 단위(unit)를 의미할 수 있다. \"모듈\"은, 예를 들면, 유닛(unit), 로직(logic), 논리 블록(logical block), 부품(component), 또는 회로(circuit) 등의 용어와 바꾸어 사용(interchangeably use)될 수 있다. \"모듈\"은, 일체로 구성된 부품의 최소 단위 또는 그 일부가 될 수 있다. \"모듈\"은 하나 또는 그 이상 의 기능을 수행하는 최소 단위 또는 그 일부가 될 수도 있다. \"모듈\"은 기계적으로 또는 전자적으로 구현될 수 있다. 예를 들면,\"모듈\"은, 알려졌거나 앞으로 개발될, 어떤 동작들을 수행하는 ASIC(application-specific integrated circuit) 칩, FPGAs(field-programmable gate arrays) 또는 프로그램 가능 논리 장치 (programmable-logic device) 중 적어도 하나를 포함할 수 있다. 다양한 실시예에 따른 장치(예: 모듈들 또는 그 기능들) 또는 방법(예: 동작들)의 적어도 일부는, 예컨대, 프로 그램 모듈의 형태로 컴퓨터로 읽을 수 있는 저장매체(computer-readable storage media)에 저장된 명령어로 구 현될 수 있다. 상기 명령어는, 프로세서에 의해 실행될 경우, 상기 하나 이상의 프로세서가 상기 명령어에 해당 하는 기능을 수행할 수 있다. 컴퓨터로 읽을 수 있는 저장매체는, 예를 들면, 메모리가 될 수 있다. 본 발명의 다양한 실시예에 따르면, 명령들을 저장하고 있는 저장 매체에 있어서, 상기 명령들은 적어도 하나의 프로세서에 의하여 실행될 때에 상기 적어도 하나의 프로세서로 하여금 적어도 하나의 동작을 수행하도록 설정 된 것으로서, 상기 적어도 하나의 동작은, 무선으로 전력을 수신하는 동작, 상기 수신되는 전력의 크기를 획득 하는 동작, 상기 수신되는 전력의 크기에 기반하여, 상기 복수 개의 정류 회로 중 정류를 수행할 정류 회로를 선택하는 동작 및 상기 선택된 정류 회로를 이용하여, 상기 수신되는 전력을 정류하는 동작을 포함할 수 있다. 상술한 바와 같은, 명령들은 외부 서버에 저장될 수 있으며, 무선 전력 송신기와 같은 전자 장치에 다운로드되 어 설치될 수도 있다. 즉, 본 발명의 다양한 실시예에 의한 외부 서버는, 무선 전력 송신기가 다운로드할 수 있는 명령들을 저장할 수 있다.상기 컴퓨터로 판독 가능한 기록 매체는, 하드디스크, 플로피디스크, 마그네틱 매체(magnetic media)(예: 자기 테이프), 광기록 매체(optical media)(예: CD-ROM(compact disc read only memory), DVD(digital versatile disc), 자기-광 매체(magneto-optical media)(예: 플롭티컬 디스크(floptical disk)), 하드웨어 장치(예: ROM(read only memory), RAM(random access memory), 또는 플래시 메모리 등) 등을 포함할 수 있다. 또한, 프 로그램 명령에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴 퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함할 수 있다. 상술한 하드웨어 장치는 다양한 실시예의 동 작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지다. 다양한 실시예에 따른 모듈 또는 프로그램 모듈은 전술한 구성요소들 중 적어도 하나 이상을 포함하거나, 일부 가 생략되거나, 또는 추가적인 다른 구성요소를 더 포함할 수 있다. 다양한 실시예에 따른 모듈, 프로그램 모듈 또는 다른 구성요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱(heuristic)한 방법으로 실행될 수 있다. 또한, 일부 동작은 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다. 그리고 본 문서에 개시된 실시예는 개시된, 기술 내용의 설명 및 이해를 위해 제시된 것이며, 본 개시의 범위를 한정하는 것은 아니다. 따라서, 본 개시의 범위는, 본 개시의 기술적 사상에 근거한 모든 변경 또는 다양한 다 른 실시예를 포함하는 것으로 해석되어야 한다."}
{"patent_id": "10-2018-0011587", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 다양한 실시예에 따른 무선 전력 송신 장치 및 전자 장치의 블록도를 도시한다. 도 2는 본 발명의 다양한 실시예에 따른 무선 전력 송신 장치 및 전자 장치의 블록도를 도시한다. 도 3a는 본 발명의 다양한 실시예에 따른 유도 방식 또는 공진 방식에 따른 전력 송신 회로 및 전력 수신 회로 의 블록도를 도시한다. 도 3b는 본 발명의 다양한 실시예에 따른 전자기파 방식에 따른 전력 송신 회로 및 전력 수신 회로의 블록도를 도시한다. 도 4a는 본 발명의 다양한 실시예와의 비교를 위한 비교예에 의한 정류 회로를 도시하며, 도 4b는 본 발명의 다 양한 실시예에 따른 정류 회로를 도시한다. 도 5 내지 9는 본 발명의 다양한 실시예에 따른 정류 회로를 도시한다. 도 10은 본 발명의 다양한 실시예에 따른 전자 장치의 블록도를 도시한다. 도 11은 본 발명의 다양한 실시예에 따른 전자 장치의 블록도를 도시한다. 도 12는 본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법을 설명하기 위한 흐름도를 도시한다. 도 13은 본 발명의 다양한 실시예에 따른 전자 장치의 동작 방법을 설명하기 위한 흐름도를 도시한다. 도 14는 다양한 실시예에 따른 공진 회로 및 정류 회로의 회로도를 도시한다. 도 15는 다양한 실시예에 따른 OLDC 회로의 블록도를 도시한다. 도 16은 다양한 실시예에 따라 수신 또는 생성되는 신호들을 도시한다. 도 17은 다양한 실시예에 따른 컨버팅 회로의 회로도를 도시한다. 도 18은 다양한 실시예에 따른 ZCD(zero current detector)의 회로도이다."}
