iverilog -g2012 -o hello_world.out design.sv testbench.sv && vvp hello_world.out
