# Pipeline-CPU-based-on-the-RISC-V-architecture
这是武汉大学计算机组成原理课程设计，包括单周期CPU、流水线CPU和简单应用实现。全都是博主手搓性能超高的CPU与实用性超高的简单应用，保底能拿85分。

## 摘要
计算机系统综合设计实验的实验目的是设计出基于 RISC-V 架构的冒险流水
线CPU，并在此基础上实现一个简单应用。CPU需要支持RISC-V精简指令集，以
支持简单应用的实现。  

实验设计主要遵循理论课教材《计算机组成与设计：硬件/软件接口[M]（第
5 版）》。其中提到了五级冒险流水线CPU，将 CPU的处理过程拆分为IF、ID、
EX、MEM、WB 五个阶段。数据冒险采用旁路解决，而控制冒险采用静态预测解决。
实验内容主要包括：首先，设计出支持37条指令单周期CPU下板实验并成
功运行测试程序；其次，在单周期 CPU 的基础上，将其改进为五级冒险流水线
CPU，同样进行下板实验并成功运行测试程序；最后，在冒险流水线CPU上实现
一个简单应用并显示效果，要求包括实现的37条指令。实验中需要采用Verilog
语言，将Venus作为辅助工具，通过集成开发环境Vivado，将程序导入到Nexys
A7 开发板进行调试运行。

实验结论为测试程序的成功运行，表明单周期CPU的模块功能实现与连线正
确，表明冒险流水线CPU的数据冒险与控制冒险能够正确处理。而在此基础上简
单应用的成功实现，不仅再次确保了CPU设计的正确性，还表明了该CPU能够实
现一些简单功能，从开发迈向应用。

**关键词**：RISC-V；流水线CPU；精简指令集；简单应用

## 环境要求
Verilog HDL编程环境、Vivado集成开发环境、Nexys A7开发板
