<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:21.2121</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.06.11</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0075765</applicationNumber><claimCount>12</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE  SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.12.24</openDate><openNumber>10-2024-0176789</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/66</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 미세화와 높은 신뢰성을 겸비한 트랜지스터를 제공한다. 반도체 장치는 트랜지스터 및 제 1 절연층을 포함한다. 트랜지스터는 제 1 도전층 내지 제 3 도전층, 반도체층, 및 제 2 절연층을 포함한다. 제 1 절연층은 제 1 층 및 상기 제 1 층 위의 제 2 층을 포함한다. 제 1 절연층은 제 1 도전층 위에 있고, 제 1 도전층에 도달하는 제 1 개구를 포함한다. 제 2 도전층은 제 2 층 위에 있다. 반도체층은 제 1 도전층 및 제 2 도전층과 접촉하고, 제 1 개구의 내측에서의 제 1 층의 측면과 접촉한다. 제 2 절연층은 제 1 개구에서 반도체층을 덮고, 제 3 도전층은 제 1 개구에서 제 2 절연층을 덮는다. 제 1 절연층은 제 1 개구와 상이한 위치에 제 2 개구를 포함한다. 제 2 개구의 내측에서 제 2 절연층은 제 1 층과 접촉한다. 제 1 층은 산화물 절연막을 포함하고, 제 2 층은 산소 배리어성을 갖는 절연막을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,트랜지스터; 및제 1 절연층을 포함하고,상기 트랜지스터는 제 1 도전층, 제 2 도전층, 제 3 도전층, 반도체층, 및 제 2 절연층을 포함하고,상기 제 1 절연층은 제 1 층 및 상기 제 1 층 위의 제 2 층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층 위에 있고, 상기 제 1 도전층에 도달하는 제 1 개구를 포함하고,상기 제 2 도전층은 상기 제 2 층 위에 있고,상기 반도체층은 상기 제 1 도전층과 접촉하는 부분, 상기 제 2 도전층과 접촉하는 부분, 상기 제 1 개구의 내측에서의 상기 제 1 층의 측면과 접촉하는 부분을 포함하고,상기 제 2 절연층은 상기 제 1 개구에서 상기 반도체층을 덮고,상기 제 3 도전층은 상기 제 1 개구에서 상기 제 2 절연층을 덮고,상기 제 1 절연층은 상기 제 1 개구와 상이한 위치에 제 2 개구를 포함하고,상기 제 2 절연층은 상기 제 2 개구의 내측에서 상기 제 1 층과 접촉하는 부분을 포함하고,상기 제 1 층은 산화물 절연막을 포함하고,상기 제 2 층은 산소 배리어성을 갖는 절연막을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 2 개구는 평면에서 보았을 때 상기 제 2 도전층과 중첩되지 않는 위치에 있는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제 2 개구는 상기 제 3 도전층과 중첩되는 부분을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 2 항에 있어서,상기 제 2 개구는 상기 제 1 도전층과 중첩되는 부분을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 제 2 개구는 상기 제 2 층을 관통하고 상기 제 1 층에 도달하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제 1 층은 상기 제 2 개구와 중첩되는 오목부를 포함하고,상기 제 2 절연층은 상기 제 2 개구의 내측에서 상기 제 1 층의 상기 오목부의 표면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 제 2 개구는 상기 제 2 층 및 상기 제 1 층을 관통하고,상기 제 2 절연층은 상기 제 2 개구의 내측에서 상기 제 1 절연층의 측면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,상기 제 1 절연층은 상기 제 1 층보다 아래에 제 3 층을 포함하고,상기 제 2 개구는 상기 제 2 층 및 상기 제 1 층을 관통하고 상기 제 3 층에 도달하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 제 1 절연층은 상기 제 1 층보다 아래에 제 3 층을 포함하고,상기 제 2 개구는 상기 제 2 층, 상기 제 1 층, 및 상기 제 3 층을 관통하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 제 1 층은 산화 실리콘을 포함하고,상기 제 2 층은 질화 실리콘 또는 산화 알루미늄을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서,상기 제 1 개구와 상기 제 2 개구의 최단 거리는 0.1μm 이상 100μm 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 반도체 장치의 제조 방법으로서,제 1 도전층 위에 제 1 층 및 제 2 층을 형성하는 단계;상기 제 2 층 위에 제 2 도전층을 형성하는 단계;상기 제 1 층 및 상기 제 2 층에, 상기 제 1 도전층에 도달하는 제 1 개구, 및 상기 제 1 개구와 이격된 위치에 있는 제 2 개구를 형성하는 단계;상기 제 1 개구 및 상기 제 2 개구를 덮고 상기 제 1 도전층 및 상기 제 2 도전층 각각과 접촉하는 반도체막을 형성한 후에 가열 처리를 수행하는 단계;상기 반도체막의 일부를 에칭하여 상기 제 2 개구를 노출시키는 단계;상기 반도체막 및 상기 제 2 개구를 덮는 절연층을 형성하는 단계; 및상기 절연층 위에 상기 반도체층과 중첩되는 제 3 도전층을 형성하는 단계를 포함하고,상기 제 1 층은 산화물 절연막을 포함하고,상기 제 2 층은 산소 배리어성을 갖는 절연막을 포함하는, 반도체 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>JINTYOU, Masami</engName><name>진쵸우 마사미</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>DOBASHI, Masayoshi</engName><name>도바시 마사요시</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>KOEZUKA, Junichi</engName><name>고에즈카 준이치</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.06.16</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-099244</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.06.11</receiptDate><receiptNumber>1-1-2024-0628898-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2024.06.14</receiptDate><receiptNumber>9-1-2024-9006289-35</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240075765.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9330c74598a2c8757eea31a14a553c7b5b5abf3dc1d215b26947bc1205a31bdaddb75c8803f37ef58cd6c714be05f8a69452c630e3e8eff8e2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf052faa187564542ddbb8a34956ea0e1ce1900ce2a8b58b363357ddc7b3ade86011d36da6536f4f4000075fa2eefea9d59a54f7e72033aa60</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>