TimeQuest Timing Analyzer report for CPU
Sat Aug 06 23:26:20 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CPU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 98.89 MHz ; 98.89 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.556 ; -158.887      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.737 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.941 ; -197.829              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                 ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.556 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.006     ; 5.090      ;
; -4.524 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 5.061      ;
; -4.470 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.006     ; 5.004      ;
; -4.438 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.975      ;
; -4.385 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.922      ;
; -4.384 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.006     ; 4.918      ;
; -4.352 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.889      ;
; -4.349 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.886      ;
; -4.299 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.836      ;
; -4.298 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.006     ; 4.832      ;
; -4.266 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.803      ;
; -4.265 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.802      ;
; -4.263 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.800      ;
; -4.213 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.750      ;
; -4.212 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.006     ; 4.746      ;
; -4.180 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.717      ;
; -4.179 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.716      ;
; -4.177 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.714      ;
; -4.162 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.699      ;
; -4.127 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.664      ;
; -4.126 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.006     ; 4.660      ;
; -4.094 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.631      ;
; -4.093 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.630      ;
; -4.091 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.628      ;
; -4.076 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.613      ;
; -4.041 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.578      ;
; -4.040 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.006     ; 4.574      ;
; -4.040 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.577      ;
; -4.011 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.548      ;
; -4.008 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.545      ;
; -4.007 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.544      ;
; -4.005 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.542      ;
; -3.990 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.527      ;
; -3.955 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.492      ;
; -3.954 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.006     ; 4.488      ;
; -3.954 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.491      ;
; -3.925 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.462      ;
; -3.922 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.459      ;
; -3.921 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.458      ;
; -3.919 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.456      ;
; -3.904 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.441      ;
; -3.869 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.406      ;
; -3.868 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.405      ;
; -3.839 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.376      ;
; -3.835 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.372      ;
; -3.833 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.370      ;
; -3.818 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.355      ;
; -3.816 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.353      ;
; -3.783 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.320      ;
; -3.782 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.319      ;
; -3.764 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.006     ; 4.298      ;
; -3.753 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.290      ;
; -3.749 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.286      ;
; -3.747 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.284      ;
; -3.737 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.009     ; 4.268      ;
; -3.732 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.269      ;
; -3.732 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.269      ;
; -3.730 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.267      ;
; -3.696 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.233      ;
; -3.678 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.006     ; 4.212      ;
; -3.667 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.204      ;
; -3.663 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.200      ;
; -3.651 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.009     ; 4.182      ;
; -3.650 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.009     ; 4.181      ;
; -3.646 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.183      ;
; -3.646 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.183      ;
; -3.644 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.181      ;
; -3.610 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.147      ;
; -3.593 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.130      ;
; -3.592 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.006     ; 4.126      ;
; -3.581 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.118      ;
; -3.566 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.009     ; 4.097      ;
; -3.565 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.009     ; 4.096      ;
; -3.564 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.009     ; 4.095      ;
; -3.560 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.097      ;
; -3.560 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.097      ;
; -3.558 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.095      ;
; -3.557 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.094      ;
; -3.524 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.061      ;
; -3.507 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.044      ;
; -3.506 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.006     ; 4.040      ;
; -3.495 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.032      ;
; -3.480 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.009     ; 4.011      ;
; -3.479 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.009     ; 4.010      ;
; -3.478 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.009     ; 4.009      ;
; -3.474 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.011      ;
; -3.473 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.010      ;
; -3.472 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.009      ;
; -3.471 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.003     ; 4.008      ;
; -3.463 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.009     ; 3.994      ;
; -3.438 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 3.975      ;
; -3.421 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.003     ; 3.958      ;
; -3.420 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; 0.500        ; -0.006     ; 3.954      ;
; -3.409 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 3.946      ;
; -3.394 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.009     ; 3.925      ;
; -3.393 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.009     ; 3.924      ;
; -3.392 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.009     ; 3.923      ;
; -3.389 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.009     ; 3.920      ;
; -3.388 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; 0.500        ; -0.003     ; 3.925      ;
; -3.387 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.003     ; 3.924      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.737 ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.043      ;
; 0.747 ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.891 ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.197      ;
; 0.904 ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; ID_BLOCK:ID_BLOCK|Rs1_out[0]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.211      ;
; 1.034 ; ID_BLOCK:ID_BLOCK|Rs2_out[1]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.340      ;
; 1.036 ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[1]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.341      ;
; 1.043 ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.349      ;
; 1.047 ; ID_BLOCK:ID_BLOCK|Rs2_out[0]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.353      ;
; 1.047 ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.353      ;
; 1.242 ; IF_BLOCK:IF_BLOCK|pc[12]          ; IF_BLOCK:IF_BLOCK|adr_out[12]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.048      ;
; 1.243 ; IF_BLOCK:IF_BLOCK|pc[24]          ; IF_BLOCK:IF_BLOCK|adr_out[24]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; IF_BLOCK:IF_BLOCK|pc[27]          ; IF_BLOCK:IF_BLOCK|adr_out[27]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.243 ; IF_BLOCK:IF_BLOCK|pc[29]          ; IF_BLOCK:IF_BLOCK|adr_out[29]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.049      ;
; 1.245 ; IF_BLOCK:IF_BLOCK|pc[15]          ; IF_BLOCK:IF_BLOCK|adr_out[15]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.051      ;
; 1.247 ; IF_BLOCK:IF_BLOCK|pc[4]           ; IF_BLOCK:IF_BLOCK|adr_out[4]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.053      ;
; 1.247 ; IF_BLOCK:IF_BLOCK|pc[17]          ; IF_BLOCK:IF_BLOCK|adr_out[17]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.053      ;
; 1.247 ; IF_BLOCK:IF_BLOCK|ir_out[17]      ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.053      ;
; 1.248 ; IF_BLOCK:IF_BLOCK|pc[22]          ; IF_BLOCK:IF_BLOCK|adr_out[22]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.054      ;
; 1.249 ; IF_BLOCK:IF_BLOCK|pc[10]          ; IF_BLOCK:IF_BLOCK|adr_out[10]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.055      ;
; 1.249 ; IF_BLOCK:IF_BLOCK|pc[21]          ; IF_BLOCK:IF_BLOCK|adr_out[21]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.055      ;
; 1.250 ; IF_BLOCK:IF_BLOCK|pc[19]          ; IF_BLOCK:IF_BLOCK|adr_out[19]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.056      ;
; 1.250 ; IF_BLOCK:IF_BLOCK|pc[25]          ; IF_BLOCK:IF_BLOCK|adr_out[25]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.056      ;
; 1.251 ; IF_BLOCK:IF_BLOCK|pc[13]          ; IF_BLOCK:IF_BLOCK|adr_out[13]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.057      ;
; 1.251 ; IF_BLOCK:IF_BLOCK|pc[16]          ; IF_BLOCK:IF_BLOCK|adr_out[16]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.057      ;
; 1.251 ; IF_BLOCK:IF_BLOCK|pc[20]          ; IF_BLOCK:IF_BLOCK|adr_out[20]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.057      ;
; 1.253 ; IF_BLOCK:IF_BLOCK|pc[31]          ; IF_BLOCK:IF_BLOCK|adr_out[31]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.059      ;
; 1.253 ; IF_BLOCK:IF_BLOCK|ir_out[18]      ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.059      ;
; 1.255 ; IF_BLOCK:IF_BLOCK|pc[5]           ; IF_BLOCK:IF_BLOCK|adr_out[5]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.061      ;
; 1.255 ; IF_BLOCK:IF_BLOCK|pc[6]           ; IF_BLOCK:IF_BLOCK|adr_out[6]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.061      ;
; 1.255 ; IF_BLOCK:IF_BLOCK|ir_out[19]      ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.061      ;
; 1.256 ; IF_BLOCK:IF_BLOCK|pc[8]           ; IF_BLOCK:IF_BLOCK|adr_out[8]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.062      ;
; 1.257 ; IF_BLOCK:IF_BLOCK|pc[11]          ; IF_BLOCK:IF_BLOCK|adr_out[11]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.063      ;
; 1.399 ; IF_BLOCK:IF_BLOCK|ir_out[20]      ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.205      ;
; 1.402 ; IF_BLOCK:IF_BLOCK|pc[28]          ; IF_BLOCK:IF_BLOCK|adr_out[28]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.208      ;
; 1.405 ; IF_BLOCK:IF_BLOCK|pc[3]           ; IF_BLOCK:IF_BLOCK|adr_out[3]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.211      ;
; 1.405 ; IF_BLOCK:IF_BLOCK|pc[7]           ; IF_BLOCK:IF_BLOCK|adr_out[7]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.211      ;
; 1.405 ; IF_BLOCK:IF_BLOCK|pc[9]           ; IF_BLOCK:IF_BLOCK|adr_out[9]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.211      ;
; 1.407 ; IF_BLOCK:IF_BLOCK|pc[2]           ; IF_BLOCK:IF_BLOCK|adr_out[2]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.213      ;
; 1.407 ; IF_BLOCK:IF_BLOCK|pc[14]          ; IF_BLOCK:IF_BLOCK|adr_out[14]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.213      ;
; 1.407 ; IF_BLOCK:IF_BLOCK|pc[23]          ; IF_BLOCK:IF_BLOCK|adr_out[23]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.213      ;
; 1.407 ; IF_BLOCK:IF_BLOCK|pc[30]          ; IF_BLOCK:IF_BLOCK|adr_out[30]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.213      ;
; 1.408 ; IF_BLOCK:IF_BLOCK|pc[18]          ; IF_BLOCK:IF_BLOCK|adr_out[18]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.214      ;
; 1.408 ; IF_BLOCK:IF_BLOCK|pc[26]          ; IF_BLOCK:IF_BLOCK|adr_out[26]     ; clk          ; clk         ; -0.500       ; 0.000      ; 1.214      ;
; 1.408 ; IF_BLOCK:IF_BLOCK|ir_out[16]      ; ID_BLOCK:ID_BLOCK|Rs1_out[0]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.214      ;
; 1.409 ; IF_BLOCK:IF_BLOCK|pc[1]           ; IF_BLOCK:IF_BLOCK|adr_out[1]      ; clk          ; clk         ; -0.500       ; 0.000      ; 1.215      ;
; 1.420 ; IF_BLOCK:IF_BLOCK|ir_out[16]      ; ID_BLOCK:ID_BLOCK|Rs2_out[0]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.226      ;
; 1.421 ; IF_BLOCK:IF_BLOCK|ir_out[15]      ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.227      ;
; 1.455 ; IF_BLOCK:IF_BLOCK|pc_next[23]     ; IF_BLOCK:IF_BLOCK|pc[23]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.264      ;
; 1.467 ; IF_BLOCK:IF_BLOCK|pc_next[31]     ; IF_BLOCK:IF_BLOCK|pc[31]          ; clk          ; clk         ; -0.500       ; -0.004     ; 1.269      ;
; 1.473 ; IF_BLOCK:IF_BLOCK|pc_next[0]      ; IF_BLOCK:IF_BLOCK|pc[0]           ; clk          ; clk         ; -0.500       ; -0.003     ; 1.276      ;
; 1.541 ; IF_BLOCK:IF_BLOCK|pc[31]          ; IF_BLOCK:IF_BLOCK|pc_next[31]     ; clk          ; clk         ; -0.500       ; 0.004      ; 1.351      ;
; 1.543 ; IF_BLOCK:IF_BLOCK|pc_next[22]     ; IF_BLOCK:IF_BLOCK|pc[22]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.352      ;
; 1.546 ; IF_BLOCK:IF_BLOCK|pc_next[30]     ; IF_BLOCK:IF_BLOCK|pc[30]          ; clk          ; clk         ; -0.500       ; -0.004     ; 1.348      ;
; 1.548 ; IF_BLOCK:IF_BLOCK|pc_next[17]     ; IF_BLOCK:IF_BLOCK|pc[17]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.357      ;
; 1.549 ; IF_BLOCK:IF_BLOCK|pc_next[12]     ; IF_BLOCK:IF_BLOCK|pc[12]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.358      ;
; 1.550 ; IF_BLOCK:IF_BLOCK|pc_next[13]     ; IF_BLOCK:IF_BLOCK|pc[13]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.359      ;
; 1.550 ; IF_BLOCK:IF_BLOCK|pc_next[14]     ; IF_BLOCK:IF_BLOCK|pc[14]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.359      ;
; 1.550 ; IF_BLOCK:IF_BLOCK|pc_next[20]     ; IF_BLOCK:IF_BLOCK|pc[20]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.359      ;
; 1.550 ; IF_BLOCK:IF_BLOCK|pc_next[21]     ; IF_BLOCK:IF_BLOCK|pc[21]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.359      ;
; 1.551 ; IF_BLOCK:IF_BLOCK|pc_next[9]      ; IF_BLOCK:IF_BLOCK|pc[9]           ; clk          ; clk         ; -0.500       ; 0.003      ; 1.360      ;
; 1.552 ; IF_BLOCK:IF_BLOCK|pc_next[11]     ; IF_BLOCK:IF_BLOCK|pc[11]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.361      ;
; 1.553 ; IF_BLOCK:IF_BLOCK|pc_next[26]     ; IF_BLOCK:IF_BLOCK|pc[26]          ; clk          ; clk         ; -0.500       ; -0.004     ; 1.355      ;
; 1.554 ; IF_BLOCK:IF_BLOCK|pc_next[25]     ; IF_BLOCK:IF_BLOCK|pc[25]          ; clk          ; clk         ; -0.500       ; -0.004     ; 1.356      ;
; 1.555 ; IF_BLOCK:IF_BLOCK|pc_next[2]      ; IF_BLOCK:IF_BLOCK|pc[2]           ; clk          ; clk         ; -0.500       ; -0.003     ; 1.358      ;
; 1.555 ; IF_BLOCK:IF_BLOCK|pc_next[3]      ; IF_BLOCK:IF_BLOCK|pc[3]           ; clk          ; clk         ; -0.500       ; -0.003     ; 1.358      ;
; 1.556 ; IF_BLOCK:IF_BLOCK|pc_next[28]     ; IF_BLOCK:IF_BLOCK|pc[28]          ; clk          ; clk         ; -0.500       ; -0.004     ; 1.358      ;
; 1.560 ; IF_BLOCK:IF_BLOCK|pc_next[1]      ; IF_BLOCK:IF_BLOCK|pc[1]           ; clk          ; clk         ; -0.500       ; -0.003     ; 1.363      ;
; 1.594 ; IF_BLOCK:IF_BLOCK|ir_out[27]      ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.400      ;
; 1.595 ; IF_BLOCK:IF_BLOCK|ir_out[27]      ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.401      ;
; 1.596 ; IF_BLOCK:IF_BLOCK|ir_out[27]      ; ID_BLOCK:ID_BLOCK|Rs2_out[1]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.402      ;
; 1.600 ; IF_BLOCK:IF_BLOCK|ir_out[27]      ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.406      ;
; 1.601 ; IF_BLOCK:IF_BLOCK|ir_out[27]      ; ID_BLOCK:ID_BLOCK|Rs2_out[0]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.407      ;
; 1.604 ; IF_BLOCK:IF_BLOCK|pc_next[15]     ; IF_BLOCK:IF_BLOCK|pc[15]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.413      ;
; 1.623 ; IF_BLOCK:IF_BLOCK|pc_next[7]      ; IF_BLOCK:IF_BLOCK|pc[7]           ; clk          ; clk         ; -0.500       ; -0.003     ; 1.426      ;
; 1.686 ; IF_BLOCK:IF_BLOCK|pc_next[16]     ; IF_BLOCK:IF_BLOCK|pc[16]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.495      ;
; 1.688 ; IF_BLOCK:IF_BLOCK|pc_next[19]     ; IF_BLOCK:IF_BLOCK|pc[19]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.497      ;
; 1.689 ; IF_BLOCK:IF_BLOCK|pc_next[18]     ; IF_BLOCK:IF_BLOCK|pc[18]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.498      ;
; 1.691 ; IF_BLOCK:IF_BLOCK|pc_next[10]     ; IF_BLOCK:IF_BLOCK|pc[10]          ; clk          ; clk         ; -0.500       ; 0.003      ; 1.500      ;
; 1.695 ; IF_BLOCK:IF_BLOCK|pc_next[8]      ; IF_BLOCK:IF_BLOCK|pc[8]           ; clk          ; clk         ; -0.500       ; -0.003     ; 1.498      ;
; 1.701 ; IF_BLOCK:IF_BLOCK|pc_next[5]      ; IF_BLOCK:IF_BLOCK|pc[5]           ; clk          ; clk         ; -0.500       ; -0.003     ; 1.504      ;
; 1.701 ; IF_BLOCK:IF_BLOCK|pc_next[6]      ; IF_BLOCK:IF_BLOCK|pc[6]           ; clk          ; clk         ; -0.500       ; -0.003     ; 1.504      ;
; 1.703 ; IF_BLOCK:IF_BLOCK|pc_next[4]      ; IF_BLOCK:IF_BLOCK|pc[4]           ; clk          ; clk         ; -0.500       ; -0.003     ; 1.506      ;
; 1.703 ; IF_BLOCK:IF_BLOCK|pc_next[29]     ; IF_BLOCK:IF_BLOCK|pc[29]          ; clk          ; clk         ; -0.500       ; -0.004     ; 1.505      ;
; 1.706 ; IF_BLOCK:IF_BLOCK|pc_next[24]     ; IF_BLOCK:IF_BLOCK|pc[24]          ; clk          ; clk         ; -0.500       ; -0.004     ; 1.508      ;
; 1.710 ; IF_BLOCK:IF_BLOCK|ir_out[14]      ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ; clk          ; clk         ; -0.500       ; -0.001     ; 1.515      ;
; 1.710 ; IF_BLOCK:IF_BLOCK|ir_out[13]      ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0 ; clk          ; clk         ; -0.500       ; -0.001     ; 1.515      ;
; 1.711 ; IF_BLOCK:IF_BLOCK|pc[0]           ; IF_BLOCK:IF_BLOCK|adr_out[0]      ; clk          ; clk         ; -0.500       ; 0.003      ; 1.520      ;
; 1.720 ; IF_BLOCK:IF_BLOCK|ir_out[17]      ; ID_BLOCK:ID_BLOCK|Rs2_out[1]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.526      ;
; 1.727 ; IF_BLOCK:IF_BLOCK|pc[0]           ; IF_BLOCK:IF_BLOCK|pc_next[0]      ; clk          ; clk         ; -0.500       ; 0.003      ; 1.536      ;
; 1.858 ; IF_BLOCK:IF_BLOCK|pc_next[27]     ; IF_BLOCK:IF_BLOCK|pc[27]          ; clk          ; clk         ; -0.500       ; -0.004     ; 1.660      ;
; 1.896 ; IF_BLOCK:IF_BLOCK|ir_out[19]      ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ; clk          ; clk         ; -0.500       ; -0.001     ; 1.701      ;
; 1.903 ; IF_BLOCK:IF_BLOCK|pc[23]          ; IF_BLOCK:IF_BLOCK|pc_next[23]     ; clk          ; clk         ; -0.500       ; -0.003     ; 1.706      ;
; 1.904 ; IF_BLOCK:IF_BLOCK|pc[14]          ; IF_BLOCK:IF_BLOCK|pc_next[14]     ; clk          ; clk         ; -0.500       ; -0.003     ; 1.707      ;
; 1.904 ; IF_BLOCK:IF_BLOCK|pc[19]          ; IF_BLOCK:IF_BLOCK|pc_next[19]     ; clk          ; clk         ; -0.500       ; -0.003     ; 1.707      ;
; 1.926 ; IF_BLOCK:IF_BLOCK|pc[29]          ; IF_BLOCK:IF_BLOCK|pc_next[29]     ; clk          ; clk         ; -0.500       ; 0.004      ; 1.736      ;
; 1.927 ; IF_BLOCK:IF_BLOCK|pc[6]           ; IF_BLOCK:IF_BLOCK|pc_next[6]      ; clk          ; clk         ; -0.500       ; 0.003      ; 1.736      ;
; 1.928 ; IF_BLOCK:IF_BLOCK|pc[2]           ; IF_BLOCK:IF_BLOCK|pc_next[2]      ; clk          ; clk         ; -0.500       ; 0.003      ; 1.737      ;
; 1.961 ; IF_BLOCK:IF_BLOCK|pc[25]          ; IF_BLOCK:IF_BLOCK|pc_next[25]     ; clk          ; clk         ; -0.500       ; 0.004      ; 1.771      ;
; 1.963 ; IF_BLOCK:IF_BLOCK|pc[27]          ; IF_BLOCK:IF_BLOCK|pc_next[27]     ; clk          ; clk         ; -0.500       ; 0.004      ; 1.773      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[0]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[0]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[0]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[0]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[1]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[1]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ir_in[*]   ; clk        ; 4.421 ; 4.421 ; Fall       ; clk             ;
;  ir_in[11] ; clk        ; 3.535 ; 3.535 ; Fall       ; clk             ;
;  ir_in[12] ; clk        ; 3.895 ; 3.895 ; Fall       ; clk             ;
;  ir_in[13] ; clk        ; 3.553 ; 3.553 ; Fall       ; clk             ;
;  ir_in[14] ; clk        ; 4.240 ; 4.240 ; Fall       ; clk             ;
;  ir_in[15] ; clk        ; 4.250 ; 4.250 ; Fall       ; clk             ;
;  ir_in[16] ; clk        ; 3.538 ; 3.538 ; Fall       ; clk             ;
;  ir_in[17] ; clk        ; 3.548 ; 3.548 ; Fall       ; clk             ;
;  ir_in[18] ; clk        ; 3.891 ; 3.891 ; Fall       ; clk             ;
;  ir_in[19] ; clk        ; 4.416 ; 4.416 ; Fall       ; clk             ;
;  ir_in[20] ; clk        ; 4.269 ; 4.269 ; Fall       ; clk             ;
;  ir_in[26] ; clk        ; 4.377 ; 4.377 ; Fall       ; clk             ;
;  ir_in[27] ; clk        ; 3.677 ; 3.677 ; Fall       ; clk             ;
;  ir_in[28] ; clk        ; 3.574 ; 3.574 ; Fall       ; clk             ;
;  ir_in[29] ; clk        ; 4.271 ; 4.271 ; Fall       ; clk             ;
;  ir_in[30] ; clk        ; 4.399 ; 4.399 ; Fall       ; clk             ;
;  ir_in[31] ; clk        ; 4.421 ; 4.421 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ir_in[*]   ; clk        ; -3.269 ; -3.269 ; Fall       ; clk             ;
;  ir_in[11] ; clk        ; -3.269 ; -3.269 ; Fall       ; clk             ;
;  ir_in[12] ; clk        ; -3.629 ; -3.629 ; Fall       ; clk             ;
;  ir_in[13] ; clk        ; -3.287 ; -3.287 ; Fall       ; clk             ;
;  ir_in[14] ; clk        ; -3.974 ; -3.974 ; Fall       ; clk             ;
;  ir_in[15] ; clk        ; -3.984 ; -3.984 ; Fall       ; clk             ;
;  ir_in[16] ; clk        ; -3.272 ; -3.272 ; Fall       ; clk             ;
;  ir_in[17] ; clk        ; -3.282 ; -3.282 ; Fall       ; clk             ;
;  ir_in[18] ; clk        ; -3.625 ; -3.625 ; Fall       ; clk             ;
;  ir_in[19] ; clk        ; -4.150 ; -4.150 ; Fall       ; clk             ;
;  ir_in[20] ; clk        ; -4.003 ; -4.003 ; Fall       ; clk             ;
;  ir_in[26] ; clk        ; -4.111 ; -4.111 ; Fall       ; clk             ;
;  ir_in[27] ; clk        ; -3.411 ; -3.411 ; Fall       ; clk             ;
;  ir_in[28] ; clk        ; -3.308 ; -3.308 ; Fall       ; clk             ;
;  ir_in[29] ; clk        ; -4.005 ; -4.005 ; Fall       ; clk             ;
;  ir_in[30] ; clk        ; -4.133 ; -4.133 ; Fall       ; clk             ;
;  ir_in[31] ; clk        ; -4.155 ; -4.155 ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; adr_out[*]         ; clk        ; 8.161 ; 8.161 ; Rise       ; clk             ;
;  adr_out[0]        ; clk        ; 8.101 ; 8.101 ; Rise       ; clk             ;
;  adr_out[1]        ; clk        ; 7.757 ; 7.757 ; Rise       ; clk             ;
;  adr_out[2]        ; clk        ; 7.370 ; 7.370 ; Rise       ; clk             ;
;  adr_out[3]        ; clk        ; 7.356 ; 7.356 ; Rise       ; clk             ;
;  adr_out[4]        ; clk        ; 7.756 ; 7.756 ; Rise       ; clk             ;
;  adr_out[5]        ; clk        ; 7.348 ; 7.348 ; Rise       ; clk             ;
;  adr_out[6]        ; clk        ; 7.360 ; 7.360 ; Rise       ; clk             ;
;  adr_out[7]        ; clk        ; 7.821 ; 7.821 ; Rise       ; clk             ;
;  adr_out[8]        ; clk        ; 7.754 ; 7.754 ; Rise       ; clk             ;
;  adr_out[9]        ; clk        ; 8.122 ; 8.122 ; Rise       ; clk             ;
;  adr_out[10]       ; clk        ; 8.126 ; 8.126 ; Rise       ; clk             ;
;  adr_out[11]       ; clk        ; 8.135 ; 8.135 ; Rise       ; clk             ;
;  adr_out[12]       ; clk        ; 8.115 ; 8.115 ; Rise       ; clk             ;
;  adr_out[13]       ; clk        ; 8.144 ; 8.144 ; Rise       ; clk             ;
;  adr_out[14]       ; clk        ; 8.084 ; 8.084 ; Rise       ; clk             ;
;  adr_out[15]       ; clk        ; 8.123 ; 8.123 ; Rise       ; clk             ;
;  adr_out[16]       ; clk        ; 8.094 ; 8.094 ; Rise       ; clk             ;
;  adr_out[17]       ; clk        ; 8.129 ; 8.129 ; Rise       ; clk             ;
;  adr_out[18]       ; clk        ; 8.106 ; 8.106 ; Rise       ; clk             ;
;  adr_out[19]       ; clk        ; 8.161 ; 8.161 ; Rise       ; clk             ;
;  adr_out[20]       ; clk        ; 8.087 ; 8.087 ; Rise       ; clk             ;
;  adr_out[21]       ; clk        ; 8.102 ; 8.102 ; Rise       ; clk             ;
;  adr_out[22]       ; clk        ; 8.109 ; 8.109 ; Rise       ; clk             ;
;  adr_out[23]       ; clk        ; 8.149 ; 8.149 ; Rise       ; clk             ;
;  adr_out[24]       ; clk        ; 7.769 ; 7.769 ; Rise       ; clk             ;
;  adr_out[25]       ; clk        ; 7.757 ; 7.757 ; Rise       ; clk             ;
;  adr_out[26]       ; clk        ; 7.371 ; 7.371 ; Rise       ; clk             ;
;  adr_out[27]       ; clk        ; 7.793 ; 7.793 ; Rise       ; clk             ;
;  adr_out[28]       ; clk        ; 7.794 ; 7.794 ; Rise       ; clk             ;
;  adr_out[29]       ; clk        ; 7.379 ; 7.379 ; Rise       ; clk             ;
;  adr_out[30]       ; clk        ; 7.371 ; 7.371 ; Rise       ; clk             ;
;  adr_out[31]       ; clk        ; 7.369 ; 7.369 ; Rise       ; clk             ;
; reg1_no_ex_reg[*]  ; clk        ; 8.240 ; 8.240 ; Rise       ; clk             ;
;  reg1_no_ex_reg[0] ; clk        ; 8.205 ; 8.205 ; Rise       ; clk             ;
;  reg1_no_ex_reg[1] ; clk        ; 8.187 ; 8.187 ; Rise       ; clk             ;
;  reg1_no_ex_reg[2] ; clk        ; 8.211 ; 8.211 ; Rise       ; clk             ;
;  reg1_no_ex_reg[3] ; clk        ; 8.240 ; 8.240 ; Rise       ; clk             ;
;  reg1_no_ex_reg[4] ; clk        ; 7.818 ; 7.818 ; Rise       ; clk             ;
; reg2_no_ex_reg[*]  ; clk        ; 8.545 ; 8.545 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0] ; clk        ; 7.778 ; 7.778 ; Rise       ; clk             ;
;  reg2_no_ex_reg[1] ; clk        ; 7.809 ; 7.809 ; Rise       ; clk             ;
;  reg2_no_ex_reg[2] ; clk        ; 8.545 ; 8.545 ; Rise       ; clk             ;
;  reg2_no_ex_reg[3] ; clk        ; 8.206 ; 8.206 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4] ; clk        ; 7.796 ; 7.796 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; adr_out[*]         ; clk        ; 7.348 ; 7.348 ; Rise       ; clk             ;
;  adr_out[0]        ; clk        ; 8.101 ; 8.101 ; Rise       ; clk             ;
;  adr_out[1]        ; clk        ; 7.757 ; 7.757 ; Rise       ; clk             ;
;  adr_out[2]        ; clk        ; 7.370 ; 7.370 ; Rise       ; clk             ;
;  adr_out[3]        ; clk        ; 7.356 ; 7.356 ; Rise       ; clk             ;
;  adr_out[4]        ; clk        ; 7.756 ; 7.756 ; Rise       ; clk             ;
;  adr_out[5]        ; clk        ; 7.348 ; 7.348 ; Rise       ; clk             ;
;  adr_out[6]        ; clk        ; 7.360 ; 7.360 ; Rise       ; clk             ;
;  adr_out[7]        ; clk        ; 7.821 ; 7.821 ; Rise       ; clk             ;
;  adr_out[8]        ; clk        ; 7.754 ; 7.754 ; Rise       ; clk             ;
;  adr_out[9]        ; clk        ; 8.122 ; 8.122 ; Rise       ; clk             ;
;  adr_out[10]       ; clk        ; 8.126 ; 8.126 ; Rise       ; clk             ;
;  adr_out[11]       ; clk        ; 8.135 ; 8.135 ; Rise       ; clk             ;
;  adr_out[12]       ; clk        ; 8.115 ; 8.115 ; Rise       ; clk             ;
;  adr_out[13]       ; clk        ; 8.144 ; 8.144 ; Rise       ; clk             ;
;  adr_out[14]       ; clk        ; 8.084 ; 8.084 ; Rise       ; clk             ;
;  adr_out[15]       ; clk        ; 8.123 ; 8.123 ; Rise       ; clk             ;
;  adr_out[16]       ; clk        ; 8.094 ; 8.094 ; Rise       ; clk             ;
;  adr_out[17]       ; clk        ; 8.129 ; 8.129 ; Rise       ; clk             ;
;  adr_out[18]       ; clk        ; 8.106 ; 8.106 ; Rise       ; clk             ;
;  adr_out[19]       ; clk        ; 8.161 ; 8.161 ; Rise       ; clk             ;
;  adr_out[20]       ; clk        ; 8.087 ; 8.087 ; Rise       ; clk             ;
;  adr_out[21]       ; clk        ; 8.102 ; 8.102 ; Rise       ; clk             ;
;  adr_out[22]       ; clk        ; 8.109 ; 8.109 ; Rise       ; clk             ;
;  adr_out[23]       ; clk        ; 8.149 ; 8.149 ; Rise       ; clk             ;
;  adr_out[24]       ; clk        ; 7.769 ; 7.769 ; Rise       ; clk             ;
;  adr_out[25]       ; clk        ; 7.757 ; 7.757 ; Rise       ; clk             ;
;  adr_out[26]       ; clk        ; 7.371 ; 7.371 ; Rise       ; clk             ;
;  adr_out[27]       ; clk        ; 7.793 ; 7.793 ; Rise       ; clk             ;
;  adr_out[28]       ; clk        ; 7.794 ; 7.794 ; Rise       ; clk             ;
;  adr_out[29]       ; clk        ; 7.379 ; 7.379 ; Rise       ; clk             ;
;  adr_out[30]       ; clk        ; 7.371 ; 7.371 ; Rise       ; clk             ;
;  adr_out[31]       ; clk        ; 7.369 ; 7.369 ; Rise       ; clk             ;
; reg1_no_ex_reg[*]  ; clk        ; 7.818 ; 7.818 ; Rise       ; clk             ;
;  reg1_no_ex_reg[0] ; clk        ; 8.205 ; 8.205 ; Rise       ; clk             ;
;  reg1_no_ex_reg[1] ; clk        ; 8.187 ; 8.187 ; Rise       ; clk             ;
;  reg1_no_ex_reg[2] ; clk        ; 8.211 ; 8.211 ; Rise       ; clk             ;
;  reg1_no_ex_reg[3] ; clk        ; 8.240 ; 8.240 ; Rise       ; clk             ;
;  reg1_no_ex_reg[4] ; clk        ; 7.818 ; 7.818 ; Rise       ; clk             ;
; reg2_no_ex_reg[*]  ; clk        ; 7.778 ; 7.778 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0] ; clk        ; 7.778 ; 7.778 ; Rise       ; clk             ;
;  reg2_no_ex_reg[1] ; clk        ; 7.809 ; 7.809 ; Rise       ; clk             ;
;  reg2_no_ex_reg[2] ; clk        ; 8.545 ; 8.545 ; Rise       ; clk             ;
;  reg2_no_ex_reg[3] ; clk        ; 8.206 ; 8.206 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4] ; clk        ; 7.796 ; 7.796 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.329 ; -24.273       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.226 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -133.380              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                 ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.329 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.005     ; 1.854      ;
; -1.326 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.853      ;
; -1.295 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.005     ; 1.820      ;
; -1.292 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.819      ;
; -1.284 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.811      ;
; -1.261 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.005     ; 1.786      ;
; -1.258 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.785      ;
; -1.255 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.782      ;
; -1.250 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.777      ;
; -1.227 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.005     ; 1.752      ;
; -1.224 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.751      ;
; -1.224 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.751      ;
; -1.221 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.748      ;
; -1.216 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.743      ;
; -1.193 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.005     ; 1.718      ;
; -1.190 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.717      ;
; -1.190 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.717      ;
; -1.187 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.714      ;
; -1.182 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.709      ;
; -1.181 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.708      ;
; -1.159 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.005     ; 1.684      ;
; -1.156 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.683      ;
; -1.156 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.683      ;
; -1.153 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.680      ;
; -1.148 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.675      ;
; -1.148 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.675      ;
; -1.147 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.674      ;
; -1.125 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.005     ; 1.650      ;
; -1.122 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.649      ;
; -1.122 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.649      ;
; -1.119 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.646      ;
; -1.115 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.642      ;
; -1.114 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.641      ;
; -1.114 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.641      ;
; -1.113 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.640      ;
; -1.091 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.005     ; 1.616      ;
; -1.088 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.615      ;
; -1.088 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.615      ;
; -1.085 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.612      ;
; -1.081 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.608      ;
; -1.080 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.607      ;
; -1.080 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.607      ;
; -1.079 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.606      ;
; -1.054 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.581      ;
; -1.051 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.578      ;
; -1.047 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.574      ;
; -1.046 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.573      ;
; -1.046 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.573      ;
; -1.045 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.572      ;
; -1.029 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.556      ;
; -1.020 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.547      ;
; -1.017 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.544      ;
; -1.013 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.540      ;
; -1.012 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.539      ;
; -1.011 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.538      ;
; -1.002 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.524      ;
; -1.000 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.005     ; 1.525      ;
; -0.997 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.524      ;
; -0.995 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.522      ;
; -0.986 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.513      ;
; -0.979 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.506      ;
; -0.978 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.505      ;
; -0.977 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.504      ;
; -0.968 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.490      ;
; -0.968 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.490      ;
; -0.966 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.005     ; 1.491      ;
; -0.963 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.490      ;
; -0.961 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.488      ;
; -0.955 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.482      ;
; -0.945 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[26] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.472      ;
; -0.944 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.471      ;
; -0.943 ; IF_BLOCK:IF_BLOCK|pc[5]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.470      ;
; -0.935 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.457      ;
; -0.934 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.456      ;
; -0.934 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.456      ;
; -0.932 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.005     ; 1.457      ;
; -0.929 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.456      ;
; -0.927 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.454      ;
; -0.926 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.453      ;
; -0.921 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.448      ;
; -0.911 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[25] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.438      ;
; -0.910 ; IF_BLOCK:IF_BLOCK|pc[6]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.437      ;
; -0.901 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[30] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.423      ;
; -0.900 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.422      ;
; -0.900 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.422      ;
; -0.898 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.005     ; 1.423      ;
; -0.895 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[23] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.422      ;
; -0.895 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[20] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.422      ;
; -0.893 ; IF_BLOCK:IF_BLOCK|pc[8]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.420      ;
; -0.892 ; IF_BLOCK:IF_BLOCK|pc[12] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.414      ;
; -0.892 ; IF_BLOCK:IF_BLOCK|pc[3]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.419      ;
; -0.887 ; IF_BLOCK:IF_BLOCK|pc[2]  ; IF_BLOCK:IF_BLOCK|pc_next[21] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.414      ;
; -0.877 ; IF_BLOCK:IF_BLOCK|pc[7]  ; IF_BLOCK:IF_BLOCK|pc_next[24] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.404      ;
; -0.867 ; IF_BLOCK:IF_BLOCK|pc[11] ; IF_BLOCK:IF_BLOCK|pc_next[29] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.389      ;
; -0.866 ; IF_BLOCK:IF_BLOCK|pc[10] ; IF_BLOCK:IF_BLOCK|pc_next[28] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.388      ;
; -0.866 ; IF_BLOCK:IF_BLOCK|pc[9]  ; IF_BLOCK:IF_BLOCK|pc_next[27] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.388      ;
; -0.864 ; IF_BLOCK:IF_BLOCK|pc[0]  ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; 0.500        ; -0.005     ; 1.389      ;
; -0.864 ; IF_BLOCK:IF_BLOCK|pc[13] ; IF_BLOCK:IF_BLOCK|pc_next[31] ; clk          ; clk         ; 0.500        ; -0.008     ; 1.386      ;
; -0.861 ; IF_BLOCK:IF_BLOCK|pc[4]  ; IF_BLOCK:IF_BLOCK|pc_next[22] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.388      ;
; -0.861 ; IF_BLOCK:IF_BLOCK|pc[1]  ; IF_BLOCK:IF_BLOCK|pc_next[19] ; clk          ; clk         ; 0.500        ; -0.003     ; 1.388      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.226 ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.374      ;
; 0.228 ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.376      ;
; 0.299 ; ID_BLOCK:ID_BLOCK|Rs2_out[1]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.447      ;
; 0.300 ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.303 ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.451      ;
; 0.305 ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.305 ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.306 ; ID_BLOCK:ID_BLOCK|Rs2_out[0]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.454      ;
; 0.311 ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ; EX_BLOCK:EX_BLOCK|reg2_no_out[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.312 ; ID_BLOCK:ID_BLOCK|Rs1_out[0]~reg0 ; EX_BLOCK:EX_BLOCK|reg1_no_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.725 ; IF_BLOCK:IF_BLOCK|pc[12]          ; IF_BLOCK:IF_BLOCK|adr_out[12]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.725 ; IF_BLOCK:IF_BLOCK|pc[24]          ; IF_BLOCK:IF_BLOCK|adr_out[24]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.373      ;
; 0.726 ; IF_BLOCK:IF_BLOCK|pc[27]          ; IF_BLOCK:IF_BLOCK|adr_out[27]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.726 ; IF_BLOCK:IF_BLOCK|pc[29]          ; IF_BLOCK:IF_BLOCK|adr_out[29]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.374      ;
; 0.727 ; IF_BLOCK:IF_BLOCK|pc[10]          ; IF_BLOCK:IF_BLOCK|adr_out[10]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; IF_BLOCK:IF_BLOCK|pc[15]          ; IF_BLOCK:IF_BLOCK|adr_out[15]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.727 ; IF_BLOCK:IF_BLOCK|ir_out[17]      ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.375      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[4]           ; IF_BLOCK:IF_BLOCK|adr_out[4]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[17]          ; IF_BLOCK:IF_BLOCK|adr_out[17]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[19]          ; IF_BLOCK:IF_BLOCK|adr_out[19]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[21]          ; IF_BLOCK:IF_BLOCK|adr_out[21]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[22]          ; IF_BLOCK:IF_BLOCK|adr_out[22]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.728 ; IF_BLOCK:IF_BLOCK|pc[25]          ; IF_BLOCK:IF_BLOCK|adr_out[25]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.376      ;
; 0.729 ; IF_BLOCK:IF_BLOCK|pc[13]          ; IF_BLOCK:IF_BLOCK|adr_out[13]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; IF_BLOCK:IF_BLOCK|pc[16]          ; IF_BLOCK:IF_BLOCK|adr_out[16]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.729 ; IF_BLOCK:IF_BLOCK|pc[20]          ; IF_BLOCK:IF_BLOCK|adr_out[20]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.377      ;
; 0.730 ; IF_BLOCK:IF_BLOCK|pc[31]          ; IF_BLOCK:IF_BLOCK|adr_out[31]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.378      ;
; 0.730 ; IF_BLOCK:IF_BLOCK|ir_out[18]      ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.378      ;
; 0.731 ; IF_BLOCK:IF_BLOCK|pc[5]           ; IF_BLOCK:IF_BLOCK|adr_out[5]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.379      ;
; 0.731 ; IF_BLOCK:IF_BLOCK|pc[6]           ; IF_BLOCK:IF_BLOCK|adr_out[6]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.379      ;
; 0.731 ; IF_BLOCK:IF_BLOCK|ir_out[19]      ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.379      ;
; 0.732 ; IF_BLOCK:IF_BLOCK|pc[8]           ; IF_BLOCK:IF_BLOCK|adr_out[8]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.380      ;
; 0.732 ; IF_BLOCK:IF_BLOCK|pc[11]          ; IF_BLOCK:IF_BLOCK|adr_out[11]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.380      ;
; 0.775 ; IF_BLOCK:IF_BLOCK|ir_out[15]      ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.423      ;
; 0.780 ; IF_BLOCK:IF_BLOCK|ir_out[16]      ; ID_BLOCK:ID_BLOCK|Rs2_out[0]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.428      ;
; 0.789 ; IF_BLOCK:IF_BLOCK|pc_next[23]     ; IF_BLOCK:IF_BLOCK|pc[23]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.440      ;
; 0.799 ; IF_BLOCK:IF_BLOCK|pc_next[31]     ; IF_BLOCK:IF_BLOCK|pc[31]          ; clk          ; clk         ; -0.500       ; -0.002     ; 0.445      ;
; 0.801 ; IF_BLOCK:IF_BLOCK|pc[31]          ; IF_BLOCK:IF_BLOCK|pc_next[31]     ; clk          ; clk         ; -0.500       ; 0.002      ; 0.451      ;
; 0.801 ; IF_BLOCK:IF_BLOCK|pc_next[22]     ; IF_BLOCK:IF_BLOCK|pc[22]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.452      ;
; 0.802 ; IF_BLOCK:IF_BLOCK|pc_next[17]     ; IF_BLOCK:IF_BLOCK|pc[17]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.453      ;
; 0.803 ; IF_BLOCK:IF_BLOCK|pc_next[0]      ; IF_BLOCK:IF_BLOCK|pc[0]           ; clk          ; clk         ; -0.500       ; -0.003     ; 0.448      ;
; 0.803 ; IF_BLOCK:IF_BLOCK|pc_next[12]     ; IF_BLOCK:IF_BLOCK|pc[12]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.454      ;
; 0.804 ; IF_BLOCK:IF_BLOCK|pc_next[21]     ; IF_BLOCK:IF_BLOCK|pc[21]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.455      ;
; 0.805 ; IF_BLOCK:IF_BLOCK|pc_next[13]     ; IF_BLOCK:IF_BLOCK|pc[13]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.456      ;
; 0.805 ; IF_BLOCK:IF_BLOCK|pc_next[14]     ; IF_BLOCK:IF_BLOCK|pc[14]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.456      ;
; 0.805 ; IF_BLOCK:IF_BLOCK|pc_next[20]     ; IF_BLOCK:IF_BLOCK|pc[20]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.456      ;
; 0.805 ; IF_BLOCK:IF_BLOCK|pc_next[30]     ; IF_BLOCK:IF_BLOCK|pc[30]          ; clk          ; clk         ; -0.500       ; -0.002     ; 0.451      ;
; 0.806 ; IF_BLOCK:IF_BLOCK|ir_out[20]      ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.454      ;
; 0.806 ; IF_BLOCK:IF_BLOCK|pc_next[9]      ; IF_BLOCK:IF_BLOCK|pc[9]           ; clk          ; clk         ; -0.500       ; 0.003      ; 0.457      ;
; 0.806 ; IF_BLOCK:IF_BLOCK|pc_next[11]     ; IF_BLOCK:IF_BLOCK|pc[11]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.457      ;
; 0.807 ; IF_BLOCK:IF_BLOCK|pc_next[26]     ; IF_BLOCK:IF_BLOCK|pc[26]          ; clk          ; clk         ; -0.500       ; -0.002     ; 0.453      ;
; 0.808 ; IF_BLOCK:IF_BLOCK|pc_next[25]     ; IF_BLOCK:IF_BLOCK|pc[25]          ; clk          ; clk         ; -0.500       ; -0.002     ; 0.454      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc[3]           ; IF_BLOCK:IF_BLOCK|adr_out[3]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.457      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc[7]           ; IF_BLOCK:IF_BLOCK|adr_out[7]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.457      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc[9]           ; IF_BLOCK:IF_BLOCK|adr_out[9]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.457      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc[28]          ; IF_BLOCK:IF_BLOCK|adr_out[28]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.457      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc_next[2]      ; IF_BLOCK:IF_BLOCK|pc[2]           ; clk          ; clk         ; -0.500       ; -0.002     ; 0.455      ;
; 0.809 ; IF_BLOCK:IF_BLOCK|pc_next[3]      ; IF_BLOCK:IF_BLOCK|pc[3]           ; clk          ; clk         ; -0.500       ; -0.002     ; 0.455      ;
; 0.810 ; IF_BLOCK:IF_BLOCK|pc[2]           ; IF_BLOCK:IF_BLOCK|adr_out[2]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.458      ;
; 0.810 ; IF_BLOCK:IF_BLOCK|pc[14]          ; IF_BLOCK:IF_BLOCK|adr_out[14]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.458      ;
; 0.810 ; IF_BLOCK:IF_BLOCK|pc[23]          ; IF_BLOCK:IF_BLOCK|adr_out[23]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.458      ;
; 0.810 ; IF_BLOCK:IF_BLOCK|pc_next[28]     ; IF_BLOCK:IF_BLOCK|pc[28]          ; clk          ; clk         ; -0.500       ; -0.002     ; 0.456      ;
; 0.811 ; IF_BLOCK:IF_BLOCK|pc[18]          ; IF_BLOCK:IF_BLOCK|adr_out[18]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.459      ;
; 0.811 ; IF_BLOCK:IF_BLOCK|pc[26]          ; IF_BLOCK:IF_BLOCK|adr_out[26]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.459      ;
; 0.811 ; IF_BLOCK:IF_BLOCK|pc[30]          ; IF_BLOCK:IF_BLOCK|adr_out[30]     ; clk          ; clk         ; -0.500       ; 0.000      ; 0.459      ;
; 0.812 ; IF_BLOCK:IF_BLOCK|pc[1]           ; IF_BLOCK:IF_BLOCK|adr_out[1]      ; clk          ; clk         ; -0.500       ; 0.000      ; 0.460      ;
; 0.812 ; IF_BLOCK:IF_BLOCK|pc_next[1]      ; IF_BLOCK:IF_BLOCK|pc[1]           ; clk          ; clk         ; -0.500       ; -0.002     ; 0.458      ;
; 0.814 ; IF_BLOCK:IF_BLOCK|ir_out[16]      ; ID_BLOCK:ID_BLOCK|Rs1_out[0]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.462      ;
; 0.847 ; IF_BLOCK:IF_BLOCK|ir_out[13]      ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.495      ;
; 0.848 ; IF_BLOCK:IF_BLOCK|ir_out[14]      ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.496      ;
; 0.853 ; IF_BLOCK:IF_BLOCK|pc[0]           ; IF_BLOCK:IF_BLOCK|pc_next[0]      ; clk          ; clk         ; -0.500       ; 0.003      ; 0.504      ;
; 0.857 ; IF_BLOCK:IF_BLOCK|ir_out[17]      ; ID_BLOCK:ID_BLOCK|Rs2_out[1]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.505      ;
; 0.868 ; IF_BLOCK:IF_BLOCK|pc_next[15]     ; IF_BLOCK:IF_BLOCK|pc[15]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.519      ;
; 0.870 ; IF_BLOCK:IF_BLOCK|ir_out[27]      ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.518      ;
; 0.872 ; IF_BLOCK:IF_BLOCK|ir_out[27]      ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.520      ;
; 0.873 ; IF_BLOCK:IF_BLOCK|ir_out[27]      ; ID_BLOCK:ID_BLOCK|Rs2_out[1]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.521      ;
; 0.877 ; IF_BLOCK:IF_BLOCK|ir_out[27]      ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.525      ;
; 0.877 ; IF_BLOCK:IF_BLOCK|ir_out[27]      ; ID_BLOCK:ID_BLOCK|Rs2_out[0]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.525      ;
; 0.878 ; IF_BLOCK:IF_BLOCK|pc_next[16]     ; IF_BLOCK:IF_BLOCK|pc[16]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.529      ;
; 0.879 ; IF_BLOCK:IF_BLOCK|pc_next[18]     ; IF_BLOCK:IF_BLOCK|pc[18]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.530      ;
; 0.880 ; IF_BLOCK:IF_BLOCK|pc_next[10]     ; IF_BLOCK:IF_BLOCK|pc[10]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.531      ;
; 0.880 ; IF_BLOCK:IF_BLOCK|pc_next[19]     ; IF_BLOCK:IF_BLOCK|pc[19]          ; clk          ; clk         ; -0.500       ; 0.003      ; 0.531      ;
; 0.881 ; IF_BLOCK:IF_BLOCK|pc_next[7]      ; IF_BLOCK:IF_BLOCK|pc[7]           ; clk          ; clk         ; -0.500       ; -0.002     ; 0.527      ;
; 0.884 ; IF_BLOCK:IF_BLOCK|pc_next[8]      ; IF_BLOCK:IF_BLOCK|pc[8]           ; clk          ; clk         ; -0.500       ; -0.002     ; 0.530      ;
; 0.885 ; IF_BLOCK:IF_BLOCK|pc_next[27]     ; IF_BLOCK:IF_BLOCK|pc[27]          ; clk          ; clk         ; -0.500       ; -0.002     ; 0.531      ;
; 0.887 ; IF_BLOCK:IF_BLOCK|pc_next[6]      ; IF_BLOCK:IF_BLOCK|pc[6]           ; clk          ; clk         ; -0.500       ; -0.002     ; 0.533      ;
; 0.887 ; IF_BLOCK:IF_BLOCK|pc_next[29]     ; IF_BLOCK:IF_BLOCK|pc[29]          ; clk          ; clk         ; -0.500       ; -0.002     ; 0.533      ;
; 0.888 ; IF_BLOCK:IF_BLOCK|pc_next[5]      ; IF_BLOCK:IF_BLOCK|pc[5]           ; clk          ; clk         ; -0.500       ; -0.002     ; 0.534      ;
; 0.889 ; IF_BLOCK:IF_BLOCK|pc[0]           ; IF_BLOCK:IF_BLOCK|adr_out[0]      ; clk          ; clk         ; -0.500       ; 0.003      ; 0.540      ;
; 0.889 ; IF_BLOCK:IF_BLOCK|pc_next[4]      ; IF_BLOCK:IF_BLOCK|pc[4]           ; clk          ; clk         ; -0.500       ; -0.002     ; 0.535      ;
; 0.890 ; IF_BLOCK:IF_BLOCK|pc_next[24]     ; IF_BLOCK:IF_BLOCK|pc[24]          ; clk          ; clk         ; -0.500       ; -0.002     ; 0.536      ;
; 0.910 ; IF_BLOCK:IF_BLOCK|pc[25]          ; IF_BLOCK:IF_BLOCK|pc_next[25]     ; clk          ; clk         ; -0.500       ; 0.002      ; 0.560      ;
; 0.912 ; IF_BLOCK:IF_BLOCK|pc[2]           ; IF_BLOCK:IF_BLOCK|pc_next[2]      ; clk          ; clk         ; -0.500       ; 0.002      ; 0.562      ;
; 0.912 ; IF_BLOCK:IF_BLOCK|pc[5]           ; IF_BLOCK:IF_BLOCK|pc_next[5]      ; clk          ; clk         ; -0.500       ; 0.002      ; 0.562      ;
; 0.912 ; IF_BLOCK:IF_BLOCK|pc[6]           ; IF_BLOCK:IF_BLOCK|pc_next[6]      ; clk          ; clk         ; -0.500       ; 0.002      ; 0.562      ;
; 0.912 ; IF_BLOCK:IF_BLOCK|pc[29]          ; IF_BLOCK:IF_BLOCK|pc_next[29]     ; clk          ; clk         ; -0.500       ; 0.002      ; 0.562      ;
; 0.913 ; IF_BLOCK:IF_BLOCK|pc[27]          ; IF_BLOCK:IF_BLOCK|pc_next[27]     ; clk          ; clk         ; -0.500       ; 0.002      ; 0.563      ;
; 0.915 ; IF_BLOCK:IF_BLOCK|pc[23]          ; IF_BLOCK:IF_BLOCK|pc_next[23]     ; clk          ; clk         ; -0.500       ; -0.003     ; 0.560      ;
; 0.916 ; IF_BLOCK:IF_BLOCK|pc[14]          ; IF_BLOCK:IF_BLOCK|pc_next[14]     ; clk          ; clk         ; -0.500       ; -0.003     ; 0.561      ;
; 0.916 ; IF_BLOCK:IF_BLOCK|ir_out[19]      ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ; clk          ; clk         ; -0.500       ; 0.000      ; 0.564      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg1_no_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; EX_BLOCK:EX_BLOCK|reg2_no_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs1_out[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ID_BLOCK:ID_BLOCK|Rs2_out[4]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IF_BLOCK:IF_BLOCK|adr_out[7]      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ir_in[*]   ; clk        ; 1.748 ; 1.748 ; Fall       ; clk             ;
;  ir_in[11] ; clk        ; 1.452 ; 1.452 ; Fall       ; clk             ;
;  ir_in[12] ; clk        ; 1.560 ; 1.560 ; Fall       ; clk             ;
;  ir_in[13] ; clk        ; 1.464 ; 1.464 ; Fall       ; clk             ;
;  ir_in[14] ; clk        ; 1.642 ; 1.642 ; Fall       ; clk             ;
;  ir_in[15] ; clk        ; 1.643 ; 1.643 ; Fall       ; clk             ;
;  ir_in[16] ; clk        ; 1.452 ; 1.452 ; Fall       ; clk             ;
;  ir_in[17] ; clk        ; 1.464 ; 1.464 ; Fall       ; clk             ;
;  ir_in[18] ; clk        ; 1.560 ; 1.560 ; Fall       ; clk             ;
;  ir_in[19] ; clk        ; 1.747 ; 1.747 ; Fall       ; clk             ;
;  ir_in[20] ; clk        ; 1.679 ; 1.679 ; Fall       ; clk             ;
;  ir_in[26] ; clk        ; 1.709 ; 1.709 ; Fall       ; clk             ;
;  ir_in[27] ; clk        ; 1.525 ; 1.525 ; Fall       ; clk             ;
;  ir_in[28] ; clk        ; 1.486 ; 1.486 ; Fall       ; clk             ;
;  ir_in[29] ; clk        ; 1.656 ; 1.656 ; Fall       ; clk             ;
;  ir_in[30] ; clk        ; 1.722 ; 1.722 ; Fall       ; clk             ;
;  ir_in[31] ; clk        ; 1.748 ; 1.748 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ir_in[*]   ; clk        ; -1.334 ; -1.334 ; Fall       ; clk             ;
;  ir_in[11] ; clk        ; -1.334 ; -1.334 ; Fall       ; clk             ;
;  ir_in[12] ; clk        ; -1.442 ; -1.442 ; Fall       ; clk             ;
;  ir_in[13] ; clk        ; -1.346 ; -1.346 ; Fall       ; clk             ;
;  ir_in[14] ; clk        ; -1.524 ; -1.524 ; Fall       ; clk             ;
;  ir_in[15] ; clk        ; -1.525 ; -1.525 ; Fall       ; clk             ;
;  ir_in[16] ; clk        ; -1.334 ; -1.334 ; Fall       ; clk             ;
;  ir_in[17] ; clk        ; -1.346 ; -1.346 ; Fall       ; clk             ;
;  ir_in[18] ; clk        ; -1.442 ; -1.442 ; Fall       ; clk             ;
;  ir_in[19] ; clk        ; -1.629 ; -1.629 ; Fall       ; clk             ;
;  ir_in[20] ; clk        ; -1.561 ; -1.561 ; Fall       ; clk             ;
;  ir_in[26] ; clk        ; -1.591 ; -1.591 ; Fall       ; clk             ;
;  ir_in[27] ; clk        ; -1.407 ; -1.407 ; Fall       ; clk             ;
;  ir_in[28] ; clk        ; -1.368 ; -1.368 ; Fall       ; clk             ;
;  ir_in[29] ; clk        ; -1.538 ; -1.538 ; Fall       ; clk             ;
;  ir_in[30] ; clk        ; -1.604 ; -1.604 ; Fall       ; clk             ;
;  ir_in[31] ; clk        ; -1.630 ; -1.630 ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; adr_out[*]         ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  adr_out[0]        ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  adr_out[1]        ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  adr_out[2]        ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
;  adr_out[3]        ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  adr_out[4]        ; clk        ; 3.517 ; 3.517 ; Rise       ; clk             ;
;  adr_out[5]        ; clk        ; 3.398 ; 3.398 ; Rise       ; clk             ;
;  adr_out[6]        ; clk        ; 3.408 ; 3.408 ; Rise       ; clk             ;
;  adr_out[7]        ; clk        ; 3.578 ; 3.578 ; Rise       ; clk             ;
;  adr_out[8]        ; clk        ; 3.516 ; 3.516 ; Rise       ; clk             ;
;  adr_out[9]        ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_out[10]       ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  adr_out[11]       ; clk        ; 3.656 ; 3.656 ; Rise       ; clk             ;
;  adr_out[12]       ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
;  adr_out[13]       ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  adr_out[14]       ; clk        ; 3.607 ; 3.607 ; Rise       ; clk             ;
;  adr_out[15]       ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_out[16]       ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  adr_out[17]       ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_out[18]       ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  adr_out[19]       ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  adr_out[20]       ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  adr_out[21]       ; clk        ; 3.616 ; 3.616 ; Rise       ; clk             ;
;  adr_out[22]       ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  adr_out[23]       ; clk        ; 3.667 ; 3.667 ; Rise       ; clk             ;
;  adr_out[24]       ; clk        ; 3.533 ; 3.533 ; Rise       ; clk             ;
;  adr_out[25]       ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  adr_out[26]       ; clk        ; 3.423 ; 3.423 ; Rise       ; clk             ;
;  adr_out[27]       ; clk        ; 3.543 ; 3.543 ; Rise       ; clk             ;
;  adr_out[28]       ; clk        ; 3.555 ; 3.555 ; Rise       ; clk             ;
;  adr_out[29]       ; clk        ; 3.425 ; 3.425 ; Rise       ; clk             ;
;  adr_out[30]       ; clk        ; 3.423 ; 3.423 ; Rise       ; clk             ;
;  adr_out[31]       ; clk        ; 3.415 ; 3.415 ; Rise       ; clk             ;
; reg1_no_ex_reg[*]  ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  reg1_no_ex_reg[0] ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  reg1_no_ex_reg[1] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  reg1_no_ex_reg[2] ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  reg1_no_ex_reg[3] ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  reg1_no_ex_reg[4] ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
; reg2_no_ex_reg[*]  ; clk        ; 3.844 ; 3.844 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0] ; clk        ; 3.597 ; 3.597 ; Rise       ; clk             ;
;  reg2_no_ex_reg[1] ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  reg2_no_ex_reg[2] ; clk        ; 3.844 ; 3.844 ; Rise       ; clk             ;
;  reg2_no_ex_reg[3] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4] ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; adr_out[*]         ; clk        ; 3.398 ; 3.398 ; Rise       ; clk             ;
;  adr_out[0]        ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  adr_out[1]        ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  adr_out[2]        ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
;  adr_out[3]        ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  adr_out[4]        ; clk        ; 3.517 ; 3.517 ; Rise       ; clk             ;
;  adr_out[5]        ; clk        ; 3.398 ; 3.398 ; Rise       ; clk             ;
;  adr_out[6]        ; clk        ; 3.408 ; 3.408 ; Rise       ; clk             ;
;  adr_out[7]        ; clk        ; 3.578 ; 3.578 ; Rise       ; clk             ;
;  adr_out[8]        ; clk        ; 3.516 ; 3.516 ; Rise       ; clk             ;
;  adr_out[9]        ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_out[10]       ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  adr_out[11]       ; clk        ; 3.656 ; 3.656 ; Rise       ; clk             ;
;  adr_out[12]       ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
;  adr_out[13]       ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  adr_out[14]       ; clk        ; 3.607 ; 3.607 ; Rise       ; clk             ;
;  adr_out[15]       ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_out[16]       ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  adr_out[17]       ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_out[18]       ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  adr_out[19]       ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  adr_out[20]       ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  adr_out[21]       ; clk        ; 3.616 ; 3.616 ; Rise       ; clk             ;
;  adr_out[22]       ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  adr_out[23]       ; clk        ; 3.667 ; 3.667 ; Rise       ; clk             ;
;  adr_out[24]       ; clk        ; 3.533 ; 3.533 ; Rise       ; clk             ;
;  adr_out[25]       ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  adr_out[26]       ; clk        ; 3.423 ; 3.423 ; Rise       ; clk             ;
;  adr_out[27]       ; clk        ; 3.543 ; 3.543 ; Rise       ; clk             ;
;  adr_out[28]       ; clk        ; 3.555 ; 3.555 ; Rise       ; clk             ;
;  adr_out[29]       ; clk        ; 3.425 ; 3.425 ; Rise       ; clk             ;
;  adr_out[30]       ; clk        ; 3.423 ; 3.423 ; Rise       ; clk             ;
;  adr_out[31]       ; clk        ; 3.415 ; 3.415 ; Rise       ; clk             ;
; reg1_no_ex_reg[*]  ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
;  reg1_no_ex_reg[0] ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  reg1_no_ex_reg[1] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  reg1_no_ex_reg[2] ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  reg1_no_ex_reg[3] ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  reg1_no_ex_reg[4] ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
; reg2_no_ex_reg[*]  ; clk        ; 3.597 ; 3.597 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0] ; clk        ; 3.597 ; 3.597 ; Rise       ; clk             ;
;  reg2_no_ex_reg[1] ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  reg2_no_ex_reg[2] ; clk        ; 3.844 ; 3.844 ; Rise       ; clk             ;
;  reg2_no_ex_reg[3] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4] ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.556   ; 0.226 ; N/A      ; N/A     ; -1.941              ;
;  clk             ; -4.556   ; 0.226 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -158.887 ; 0.0   ; 0.0      ; 0.0     ; -197.829            ;
;  clk             ; -158.887 ; 0.000 ; N/A      ; N/A     ; -197.829            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ir_in[*]   ; clk        ; 4.421 ; 4.421 ; Fall       ; clk             ;
;  ir_in[11] ; clk        ; 3.535 ; 3.535 ; Fall       ; clk             ;
;  ir_in[12] ; clk        ; 3.895 ; 3.895 ; Fall       ; clk             ;
;  ir_in[13] ; clk        ; 3.553 ; 3.553 ; Fall       ; clk             ;
;  ir_in[14] ; clk        ; 4.240 ; 4.240 ; Fall       ; clk             ;
;  ir_in[15] ; clk        ; 4.250 ; 4.250 ; Fall       ; clk             ;
;  ir_in[16] ; clk        ; 3.538 ; 3.538 ; Fall       ; clk             ;
;  ir_in[17] ; clk        ; 3.548 ; 3.548 ; Fall       ; clk             ;
;  ir_in[18] ; clk        ; 3.891 ; 3.891 ; Fall       ; clk             ;
;  ir_in[19] ; clk        ; 4.416 ; 4.416 ; Fall       ; clk             ;
;  ir_in[20] ; clk        ; 4.269 ; 4.269 ; Fall       ; clk             ;
;  ir_in[26] ; clk        ; 4.377 ; 4.377 ; Fall       ; clk             ;
;  ir_in[27] ; clk        ; 3.677 ; 3.677 ; Fall       ; clk             ;
;  ir_in[28] ; clk        ; 3.574 ; 3.574 ; Fall       ; clk             ;
;  ir_in[29] ; clk        ; 4.271 ; 4.271 ; Fall       ; clk             ;
;  ir_in[30] ; clk        ; 4.399 ; 4.399 ; Fall       ; clk             ;
;  ir_in[31] ; clk        ; 4.421 ; 4.421 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ir_in[*]   ; clk        ; -1.334 ; -1.334 ; Fall       ; clk             ;
;  ir_in[11] ; clk        ; -1.334 ; -1.334 ; Fall       ; clk             ;
;  ir_in[12] ; clk        ; -1.442 ; -1.442 ; Fall       ; clk             ;
;  ir_in[13] ; clk        ; -1.346 ; -1.346 ; Fall       ; clk             ;
;  ir_in[14] ; clk        ; -1.524 ; -1.524 ; Fall       ; clk             ;
;  ir_in[15] ; clk        ; -1.525 ; -1.525 ; Fall       ; clk             ;
;  ir_in[16] ; clk        ; -1.334 ; -1.334 ; Fall       ; clk             ;
;  ir_in[17] ; clk        ; -1.346 ; -1.346 ; Fall       ; clk             ;
;  ir_in[18] ; clk        ; -1.442 ; -1.442 ; Fall       ; clk             ;
;  ir_in[19] ; clk        ; -1.629 ; -1.629 ; Fall       ; clk             ;
;  ir_in[20] ; clk        ; -1.561 ; -1.561 ; Fall       ; clk             ;
;  ir_in[26] ; clk        ; -1.591 ; -1.591 ; Fall       ; clk             ;
;  ir_in[27] ; clk        ; -1.407 ; -1.407 ; Fall       ; clk             ;
;  ir_in[28] ; clk        ; -1.368 ; -1.368 ; Fall       ; clk             ;
;  ir_in[29] ; clk        ; -1.538 ; -1.538 ; Fall       ; clk             ;
;  ir_in[30] ; clk        ; -1.604 ; -1.604 ; Fall       ; clk             ;
;  ir_in[31] ; clk        ; -1.630 ; -1.630 ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; adr_out[*]         ; clk        ; 8.161 ; 8.161 ; Rise       ; clk             ;
;  adr_out[0]        ; clk        ; 8.101 ; 8.101 ; Rise       ; clk             ;
;  adr_out[1]        ; clk        ; 7.757 ; 7.757 ; Rise       ; clk             ;
;  adr_out[2]        ; clk        ; 7.370 ; 7.370 ; Rise       ; clk             ;
;  adr_out[3]        ; clk        ; 7.356 ; 7.356 ; Rise       ; clk             ;
;  adr_out[4]        ; clk        ; 7.756 ; 7.756 ; Rise       ; clk             ;
;  adr_out[5]        ; clk        ; 7.348 ; 7.348 ; Rise       ; clk             ;
;  adr_out[6]        ; clk        ; 7.360 ; 7.360 ; Rise       ; clk             ;
;  adr_out[7]        ; clk        ; 7.821 ; 7.821 ; Rise       ; clk             ;
;  adr_out[8]        ; clk        ; 7.754 ; 7.754 ; Rise       ; clk             ;
;  adr_out[9]        ; clk        ; 8.122 ; 8.122 ; Rise       ; clk             ;
;  adr_out[10]       ; clk        ; 8.126 ; 8.126 ; Rise       ; clk             ;
;  adr_out[11]       ; clk        ; 8.135 ; 8.135 ; Rise       ; clk             ;
;  adr_out[12]       ; clk        ; 8.115 ; 8.115 ; Rise       ; clk             ;
;  adr_out[13]       ; clk        ; 8.144 ; 8.144 ; Rise       ; clk             ;
;  adr_out[14]       ; clk        ; 8.084 ; 8.084 ; Rise       ; clk             ;
;  adr_out[15]       ; clk        ; 8.123 ; 8.123 ; Rise       ; clk             ;
;  adr_out[16]       ; clk        ; 8.094 ; 8.094 ; Rise       ; clk             ;
;  adr_out[17]       ; clk        ; 8.129 ; 8.129 ; Rise       ; clk             ;
;  adr_out[18]       ; clk        ; 8.106 ; 8.106 ; Rise       ; clk             ;
;  adr_out[19]       ; clk        ; 8.161 ; 8.161 ; Rise       ; clk             ;
;  adr_out[20]       ; clk        ; 8.087 ; 8.087 ; Rise       ; clk             ;
;  adr_out[21]       ; clk        ; 8.102 ; 8.102 ; Rise       ; clk             ;
;  adr_out[22]       ; clk        ; 8.109 ; 8.109 ; Rise       ; clk             ;
;  adr_out[23]       ; clk        ; 8.149 ; 8.149 ; Rise       ; clk             ;
;  adr_out[24]       ; clk        ; 7.769 ; 7.769 ; Rise       ; clk             ;
;  adr_out[25]       ; clk        ; 7.757 ; 7.757 ; Rise       ; clk             ;
;  adr_out[26]       ; clk        ; 7.371 ; 7.371 ; Rise       ; clk             ;
;  adr_out[27]       ; clk        ; 7.793 ; 7.793 ; Rise       ; clk             ;
;  adr_out[28]       ; clk        ; 7.794 ; 7.794 ; Rise       ; clk             ;
;  adr_out[29]       ; clk        ; 7.379 ; 7.379 ; Rise       ; clk             ;
;  adr_out[30]       ; clk        ; 7.371 ; 7.371 ; Rise       ; clk             ;
;  adr_out[31]       ; clk        ; 7.369 ; 7.369 ; Rise       ; clk             ;
; reg1_no_ex_reg[*]  ; clk        ; 8.240 ; 8.240 ; Rise       ; clk             ;
;  reg1_no_ex_reg[0] ; clk        ; 8.205 ; 8.205 ; Rise       ; clk             ;
;  reg1_no_ex_reg[1] ; clk        ; 8.187 ; 8.187 ; Rise       ; clk             ;
;  reg1_no_ex_reg[2] ; clk        ; 8.211 ; 8.211 ; Rise       ; clk             ;
;  reg1_no_ex_reg[3] ; clk        ; 8.240 ; 8.240 ; Rise       ; clk             ;
;  reg1_no_ex_reg[4] ; clk        ; 7.818 ; 7.818 ; Rise       ; clk             ;
; reg2_no_ex_reg[*]  ; clk        ; 8.545 ; 8.545 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0] ; clk        ; 7.778 ; 7.778 ; Rise       ; clk             ;
;  reg2_no_ex_reg[1] ; clk        ; 7.809 ; 7.809 ; Rise       ; clk             ;
;  reg2_no_ex_reg[2] ; clk        ; 8.545 ; 8.545 ; Rise       ; clk             ;
;  reg2_no_ex_reg[3] ; clk        ; 8.206 ; 8.206 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4] ; clk        ; 7.796 ; 7.796 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; adr_out[*]         ; clk        ; 3.398 ; 3.398 ; Rise       ; clk             ;
;  adr_out[0]        ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  adr_out[1]        ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  adr_out[2]        ; clk        ; 3.418 ; 3.418 ; Rise       ; clk             ;
;  adr_out[3]        ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  adr_out[4]        ; clk        ; 3.517 ; 3.517 ; Rise       ; clk             ;
;  adr_out[5]        ; clk        ; 3.398 ; 3.398 ; Rise       ; clk             ;
;  adr_out[6]        ; clk        ; 3.408 ; 3.408 ; Rise       ; clk             ;
;  adr_out[7]        ; clk        ; 3.578 ; 3.578 ; Rise       ; clk             ;
;  adr_out[8]        ; clk        ; 3.516 ; 3.516 ; Rise       ; clk             ;
;  adr_out[9]        ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_out[10]       ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  adr_out[11]       ; clk        ; 3.656 ; 3.656 ; Rise       ; clk             ;
;  adr_out[12]       ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
;  adr_out[13]       ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  adr_out[14]       ; clk        ; 3.607 ; 3.607 ; Rise       ; clk             ;
;  adr_out[15]       ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  adr_out[16]       ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  adr_out[17]       ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  adr_out[18]       ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  adr_out[19]       ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  adr_out[20]       ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  adr_out[21]       ; clk        ; 3.616 ; 3.616 ; Rise       ; clk             ;
;  adr_out[22]       ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  adr_out[23]       ; clk        ; 3.667 ; 3.667 ; Rise       ; clk             ;
;  adr_out[24]       ; clk        ; 3.533 ; 3.533 ; Rise       ; clk             ;
;  adr_out[25]       ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  adr_out[26]       ; clk        ; 3.423 ; 3.423 ; Rise       ; clk             ;
;  adr_out[27]       ; clk        ; 3.543 ; 3.543 ; Rise       ; clk             ;
;  adr_out[28]       ; clk        ; 3.555 ; 3.555 ; Rise       ; clk             ;
;  adr_out[29]       ; clk        ; 3.425 ; 3.425 ; Rise       ; clk             ;
;  adr_out[30]       ; clk        ; 3.423 ; 3.423 ; Rise       ; clk             ;
;  adr_out[31]       ; clk        ; 3.415 ; 3.415 ; Rise       ; clk             ;
; reg1_no_ex_reg[*]  ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
;  reg1_no_ex_reg[0] ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  reg1_no_ex_reg[1] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  reg1_no_ex_reg[2] ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  reg1_no_ex_reg[3] ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  reg1_no_ex_reg[4] ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
; reg2_no_ex_reg[*]  ; clk        ; 3.597 ; 3.597 ; Rise       ; clk             ;
;  reg2_no_ex_reg[0] ; clk        ; 3.597 ; 3.597 ; Rise       ; clk             ;
;  reg2_no_ex_reg[1] ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  reg2_no_ex_reg[2] ; clk        ; 3.844 ; 3.844 ; Rise       ; clk             ;
;  reg2_no_ex_reg[3] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  reg2_no_ex_reg[4] ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 10       ; 605      ; 32       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 10       ; 605      ; 32       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Aug 06 23:26:18 2016
Info: Command: quartus_sta VLSI_Projekat -c CPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.556
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.556      -158.887 clk 
Info (332146): Worst-case hold slack is 0.737
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.737         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -197.829 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.329
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.329       -24.273 clk 
Info (332146): Worst-case hold slack is 0.226
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.226         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -133.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 429 megabytes
    Info: Processing ended: Sat Aug 06 23:26:20 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


