TimeQuest Timing Analyzer report for prueba3
Thu May 30 20:00:12 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'uControl:unidadControl|aluOP[0]'
 12. Slow Model Setup: 'InstructionReg:IR|sal[0]'
 13. Slow Model Setup: 'clk'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'InstructionReg:IR|sal[0]'
 16. Slow Model Hold: 'uControl:unidadControl|aluOP[0]'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'InstructionReg:IR|sal[0]'
 19. Slow Model Minimum Pulse Width: 'uControl:unidadControl|aluOP[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'uControl:unidadControl|aluOP[0]'
 30. Fast Model Setup: 'InstructionReg:IR|sal[0]'
 31. Fast Model Setup: 'clk'
 32. Fast Model Hold: 'InstructionReg:IR|sal[0]'
 33. Fast Model Hold: 'clk'
 34. Fast Model Hold: 'uControl:unidadControl|aluOP[0]'
 35. Fast Model Minimum Pulse Width: 'clk'
 36. Fast Model Minimum Pulse Width: 'InstructionReg:IR|sal[0]'
 37. Fast Model Minimum Pulse Width: 'uControl:unidadControl|aluOP[0]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; prueba3                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; InstructionReg:IR|sal[0]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { InstructionReg:IR|sal[0] }        ;
; uControl:unidadControl|aluOP[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uControl:unidadControl|aluOP[0] } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 3.88 MHz   ; 3.88 MHz        ; InstructionReg:IR|sal[0]        ;                                                       ;
; 94.02 MHz  ; 94.02 MHz       ; uControl:unidadControl|aluOP[0] ;                                                       ;
; 230.95 MHz ; 195.01 MHz      ; clk                             ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+---------------------------------+----------+---------------+
; Clock                           ; Slack    ; End Point TNS ;
+---------------------------------+----------+---------------+
; uControl:unidadControl|aluOP[0] ; -143.673 ; -4918.687     ;
; InstructionReg:IR|sal[0]        ; -138.074 ; -4407.331     ;
; clk                             ; -8.425   ; -728.882      ;
+---------------------------------+----------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -9.830 ; -142.188      ;
; InstructionReg:IR|sal[0]        ; -8.167 ; -241.284      ;
; uControl:unidadControl|aluOP[0] ; -2.568 ; -58.050       ;
+---------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -2.064 ; -479.243      ;
; InstructionReg:IR|sal[0]        ; 0.500  ; 0.000         ;
; uControl:unidadControl|aluOP[0] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uControl:unidadControl|aluOP[0]'                                                                                                                                                                  ;
+----------+----------------------------------------------------------------------------------------------+------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack    ; From Node                                                                                    ; To Node          ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+----------+----------------------------------------------------------------------------------------------+------------------+--------------+---------------------------------+--------------+------------+------------+
; -143.673 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.597      ; 143.586    ;
; -143.647 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[11] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.601      ; 143.564    ;
; -143.610 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.600      ; 143.530    ;
; -143.594 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 143.502    ;
; -143.563 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 143.501    ;
; -143.490 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.597      ; 143.403    ;
; -143.464 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[11] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.601      ; 143.381    ;
; -143.450 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.607      ; 143.366    ;
; -143.444 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[8]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.607      ; 143.363    ;
; -143.427 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.600      ; 143.347    ;
; -143.421 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.588      ; 143.334    ;
; -143.411 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 143.319    ;
; -143.389 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.597      ; 143.302    ;
; -143.380 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 143.318    ;
; -143.368 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[29] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.576      ; 143.305    ;
; -143.363 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[11] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.601      ; 143.280    ;
; -143.326 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.600      ; 143.246    ;
; -143.325 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.592      ; 143.233    ;
; -143.310 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 143.218    ;
; -143.281 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.592      ; 143.232    ;
; -143.279 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 143.217    ;
; -143.267 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.607      ; 143.183    ;
; -143.261 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[8]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.607      ; 143.180    ;
; -143.259 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[28] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.595      ; 143.178    ;
; -143.253 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.599      ; 143.164    ;
; -143.238 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.588      ; 143.151    ;
; -143.220 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.597      ; 143.133    ;
; -143.215 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 143.122    ;
; -143.194 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[11] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.601      ; 143.111    ;
; -143.185 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[29] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.576      ; 143.122    ;
; -143.173 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[21] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.599      ; 143.131    ;
; -143.166 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.607      ; 143.082    ;
; -143.162 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.597      ; 143.075    ;
; -143.160 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[8]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.607      ; 143.079    ;
; -143.157 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.600      ; 143.077    ;
; -143.142 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.592      ; 143.050    ;
; -143.141 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 143.049    ;
; -143.140 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.595      ; 143.090    ;
; -143.137 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.588      ; 143.050    ;
; -143.136 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[11] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.601      ; 143.053    ;
; -143.129 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[26] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.587      ; 143.079    ;
; -143.112 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.582      ; 143.018    ;
; -143.110 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 143.048    ;
; -143.109 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[27] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.584      ; 143.013    ;
; -143.099 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.600      ; 143.019    ;
; -143.098 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.592      ; 143.049    ;
; -143.084 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[29] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.576      ; 143.021    ;
; -143.083 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 142.991    ;
; -143.076 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[28] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.595      ; 142.995    ;
; -143.072 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.597      ; 142.985    ;
; -143.070 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.599      ; 142.981    ;
; -143.052 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 142.990    ;
; -143.046 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[11] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.601      ; 142.963    ;
; -143.041 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.592      ; 142.949    ;
; -143.032 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 142.939    ;
; -143.009 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.600      ; 142.929    ;
; -143.001 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[14] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.588      ; 142.948    ;
; -143.000 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[24] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.590      ; 142.910    ;
; -142.997 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.607      ; 142.913    ;
; -142.997 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.592      ; 142.948    ;
; -142.993 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 142.901    ;
; -142.992 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[19] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 142.899    ;
; -142.991 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[8]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.607      ; 142.910    ;
; -142.990 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[21] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.599      ; 142.948    ;
; -142.975 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[28] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.595      ; 142.894    ;
; -142.974 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[30] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.594      ; 142.887    ;
; -142.973 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[20] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.590      ; 142.887    ;
; -142.969 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.599      ; 142.880    ;
; -142.968 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.588      ; 142.881    ;
; -142.967 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[23] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.600      ; 142.926    ;
; -142.962 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 142.900    ;
; -142.957 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.595      ; 142.907    ;
; -142.955 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[12] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 142.897    ;
; -142.946 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[26] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.587      ; 142.896    ;
; -142.939 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.607      ; 142.855    ;
; -142.936 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[2]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.599      ; 142.847    ;
; -142.933 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[8]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.607      ; 142.852    ;
; -142.931 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.591      ; 142.838    ;
; -142.929 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.582      ; 142.835    ;
; -142.926 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[27] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.584      ; 142.830    ;
; -142.915 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[29] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.576      ; 142.852    ;
; -142.910 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.588      ; 142.823    ;
; -142.894 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[25] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.598      ; 142.847    ;
; -142.889 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[21] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.599      ; 142.847    ;
; -142.878 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[22] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.586      ; 142.819    ;
; -142.872 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.592      ; 142.780    ;
; -142.857 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[29] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.576      ; 142.794    ;
; -142.856 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.595      ; 142.806    ;
; -142.849 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.607      ; 142.765    ;
; -142.845 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[26] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.587      ; 142.795    ;
; -142.843 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[8]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.607      ; 142.762    ;
; -142.836 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a23 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.597      ; 142.749    ;
; -142.828 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.592      ; 142.779    ;
; -142.828 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.582      ; 142.734    ;
; -142.825 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[27] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.584      ; 142.729    ;
; -142.820 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.588      ; 142.733    ;
; -142.818 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[14] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.588      ; 142.765    ;
; -142.817 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[24] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.590      ; 142.727    ;
; -142.814 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.592      ; 142.722    ;
; -142.810 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a23 ; Alu:aAlu|res[11] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.601      ; 142.727    ;
+----------+----------------------------------------------------------------------------------------------+------------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'InstructionReg:IR|sal[0]'                                                                                                                                                                  ;
+----------+----------------------------------------------------------------------------------------------+------------------+--------------+--------------------------+--------------+------------+------------+
; Slack    ; From Node                                                                                    ; To Node          ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+----------+----------------------------------------------------------------------------------------------+------------------+--------------+--------------------------+--------------+------------+------------+
; -138.074 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.196      ; 143.586    ;
; -138.048 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[11] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.200      ; 143.564    ;
; -138.011 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.199      ; 143.530    ;
; -137.995 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 143.502    ;
; -137.964 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 143.501    ;
; -137.891 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.196      ; 143.403    ;
; -137.865 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[11] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.200      ; 143.381    ;
; -137.851 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.206      ; 143.366    ;
; -137.845 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[8]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.206      ; 143.363    ;
; -137.828 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.199      ; 143.347    ;
; -137.822 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.187      ; 143.334    ;
; -137.812 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 143.319    ;
; -137.790 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.196      ; 143.302    ;
; -137.781 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 143.318    ;
; -137.769 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[29] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.175      ; 143.305    ;
; -137.764 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[11] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.200      ; 143.280    ;
; -137.727 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.199      ; 143.246    ;
; -137.726 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.191      ; 143.233    ;
; -137.711 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 143.218    ;
; -137.682 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.191      ; 143.232    ;
; -137.680 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 143.217    ;
; -137.668 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.206      ; 143.183    ;
; -137.662 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[8]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.206      ; 143.180    ;
; -137.660 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[28] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.194      ; 143.178    ;
; -137.654 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.198      ; 143.164    ;
; -137.639 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.187      ; 143.151    ;
; -137.621 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.196      ; 143.133    ;
; -137.616 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 143.122    ;
; -137.595 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[11] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.200      ; 143.111    ;
; -137.586 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[29] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.175      ; 143.122    ;
; -137.574 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[21] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.198      ; 143.131    ;
; -137.567 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.206      ; 143.082    ;
; -137.563 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.196      ; 143.075    ;
; -137.561 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[8]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.206      ; 143.079    ;
; -137.558 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.199      ; 143.077    ;
; -137.543 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.191      ; 143.050    ;
; -137.542 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 143.049    ;
; -137.541 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.194      ; 143.090    ;
; -137.538 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.187      ; 143.050    ;
; -137.537 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[11] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.200      ; 143.053    ;
; -137.530 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[26] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.186      ; 143.079    ;
; -137.513 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.181      ; 143.018    ;
; -137.511 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 143.048    ;
; -137.510 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[27] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.183      ; 143.013    ;
; -137.500 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.199      ; 143.019    ;
; -137.499 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.191      ; 143.049    ;
; -137.485 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[29] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.175      ; 143.021    ;
; -137.484 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 142.991    ;
; -137.477 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[28] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.194      ; 142.995    ;
; -137.473 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.196      ; 142.985    ;
; -137.471 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.198      ; 142.981    ;
; -137.453 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 142.990    ;
; -137.447 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[11] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.200      ; 142.963    ;
; -137.442 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.191      ; 142.949    ;
; -137.433 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 142.939    ;
; -137.410 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.199      ; 142.929    ;
; -137.402 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[14] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.187      ; 142.948    ;
; -137.401 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[24] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.189      ; 142.910    ;
; -137.398 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.206      ; 142.913    ;
; -137.398 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.191      ; 142.948    ;
; -137.394 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 142.901    ;
; -137.393 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[19] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 142.899    ;
; -137.392 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[8]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.206      ; 142.910    ;
; -137.391 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[21] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.198      ; 142.948    ;
; -137.376 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[28] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.194      ; 142.894    ;
; -137.375 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[30] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.193      ; 142.887    ;
; -137.374 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[20] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.189      ; 142.887    ;
; -137.370 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.198      ; 142.880    ;
; -137.369 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.187      ; 142.881    ;
; -137.368 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[23] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.199      ; 142.926    ;
; -137.363 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 142.900    ;
; -137.358 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.194      ; 142.907    ;
; -137.356 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[12] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 142.897    ;
; -137.347 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[26] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.186      ; 142.896    ;
; -137.340 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.206      ; 142.855    ;
; -137.337 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[2]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.198      ; 142.847    ;
; -137.334 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[8]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.206      ; 142.852    ;
; -137.332 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.190      ; 142.838    ;
; -137.330 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.181      ; 142.835    ;
; -137.327 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[27] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.183      ; 142.830    ;
; -137.316 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[29] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.175      ; 142.852    ;
; -137.311 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.187      ; 142.823    ;
; -137.295 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[25] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.197      ; 142.847    ;
; -137.290 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[21] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.198      ; 142.847    ;
; -137.279 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[22] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.185      ; 142.819    ;
; -137.273 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.191      ; 142.780    ;
; -137.258 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[29] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.175      ; 142.794    ;
; -137.257 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.194      ; 142.806    ;
; -137.250 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.206      ; 142.765    ;
; -137.246 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[26] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.186      ; 142.795    ;
; -137.244 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[8]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.206      ; 142.762    ;
; -137.237 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a23 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.196      ; 142.749    ;
; -137.229 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.191      ; 142.779    ;
; -137.229 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.181      ; 142.734    ;
; -137.226 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[27] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.183      ; 142.729    ;
; -137.221 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.187      ; 142.733    ;
; -137.219 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[14] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.187      ; 142.765    ;
; -137.218 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[24] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.189      ; 142.727    ;
; -137.215 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.191      ; 142.722    ;
; -137.211 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a23 ; Alu:aAlu|res[11] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 6.200      ; 142.727    ;
+----------+----------------------------------------------------------------------------------------------+------------------+--------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                       ;
+--------+----------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -8.425 ; Alu:aAlu|res[8]                        ; PC:cPC|pcAc[8]                     ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.529     ; 2.434      ;
; -8.311 ; Alu:aAlu|res[16]                       ; PC:cPC|pcAc[16]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.509     ; 2.340      ;
; -8.289 ; Alu:aAlu|res[10]                       ; PC:cPC|pcAc[10]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.513     ; 2.314      ;
; -8.159 ; Alu:aAlu|res[0]                        ; PC:cPC|pcAc[0]                     ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.670     ; 2.027      ;
; -8.099 ; Alu:aAlu|res[19]                       ; PC:cPC|pcAc[19]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.493     ; 2.144      ;
; -8.098 ; Alu:aAlu|res[28]                       ; PC:cPC|pcAc[28]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.542     ; 2.094      ;
; -8.015 ; Alu:aAlu|res[27]                       ; PC:cPC|pcAc[27]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.531     ; 2.022      ;
; -8.009 ; Alu:aAlu|res[20]                       ; PC:cPC|pcAc[20]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.492     ; 2.055      ;
; -8.002 ; Alu:aAlu|res[7]                        ; PC:cPC|pcAc[7]                     ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.510     ; 2.030      ;
; -7.997 ; Alu:aAlu|res[9]                        ; PC:cPC|pcAc[9]                     ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.514     ; 2.021      ;
; -7.989 ; Alu:aAlu|res[18]                       ; PC:cPC|pcAc[18]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.497     ; 2.030      ;
; -7.943 ; Alu:aAlu|res[26]                       ; PC:cPC|pcAc[26]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.534     ; 1.947      ;
; -7.894 ; Alu:aAlu|res[22]                       ; PC:cPC|pcAc[22]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.496     ; 1.936      ;
; -7.884 ; Alu:aAlu|res[5]                        ; PC:cPC|pcAc[5]                     ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.677     ; 1.745      ;
; -7.877 ; Alu:aAlu|res[1]                        ; PC:cPC|pcAc[1]                     ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.681     ; 1.734      ;
; -7.864 ; Alu:aAlu|res[3]                        ; PC:cPC|pcAc[3]                     ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.677     ; 1.725      ;
; -7.844 ; Alu:aAlu|res[30]                       ; PC:cPC|pcAc[30]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.923     ; 1.459      ;
; -7.816 ; Alu:aAlu|res[17]                       ; PC:cPC|pcAc[17]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.614     ; 1.740      ;
; -7.795 ; Alu:aAlu|res[24]                       ; PC:cPC|pcAc[24]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.668     ; 1.665      ;
; -7.748 ; Alu:aAlu|res[12]                       ; PC:cPC|pcAc[12]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.605     ; 1.681      ;
; -7.728 ; Alu:aAlu|res[23]                       ; PC:cPC|pcAc[23]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.510     ; 1.756      ;
; -7.712 ; Alu:aAlu|res[21]                       ; PC:cPC|pcAc[21]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.509     ; 1.741      ;
; -7.703 ; Alu:aAlu|res[14]                       ; PC:cPC|pcAc[14]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.490     ; 1.751      ;
; -7.641 ; Alu:aAlu|res[4]                        ; PC:cPC|pcAc[4]                     ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.668     ; 1.511      ;
; -7.569 ; Alu:aAlu|res[15]                       ; PC:cPC|pcAc[15]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.928     ; 1.179      ;
; -7.532 ; Alu:aAlu|res[2]                        ; PC:cPC|pcAc[2]                     ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.677     ; 1.393      ;
; -7.492 ; Alu:aAlu|res[11]                       ; PC:cPC|pcAc[11]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.628     ; 1.402      ;
; -7.448 ; Alu:aAlu|res[13]                       ; PC:cPC|pcAc[13]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.614     ; 1.372      ;
; -7.385 ; Alu:aAlu|res[31]                       ; PC:cPC|pcAc[31]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.461     ; 1.462      ;
; -7.248 ; Alu:aAlu|res[6]                        ; PC:cPC|pcAc[6]                     ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.683     ; 1.103      ;
; -7.226 ; Alu:aAlu|res[25]                       ; PC:cPC|pcAc[25]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.684     ; 1.080      ;
; -7.072 ; Alu:aAlu|res[16]                       ; Registro:regAluOut|temp[16]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.877     ; 0.733      ;
; -6.757 ; Alu:aAlu|res[3]                        ; Registro:regAluOut|temp[3]         ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.571     ; 0.724      ;
; -6.756 ; Alu:aAlu|br                            ; PC:cPC|pcAc[15]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.104     ; 2.690      ;
; -6.614 ; Alu:aAlu|res[5]                        ; Registro:regAluOut|temp[5]         ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.566     ; 0.586      ;
; -6.585 ; Alu:aAlu|res[26]                       ; Registro:regAluOut|temp[26]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -7.027     ; 0.096      ;
; -6.514 ; Alu:aAlu|res[18]                       ; Registro:regAluOut|temp[18]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.956     ; 0.096      ;
; -6.505 ; Alu:aAlu|res[19]                       ; Registro:regAluOut|temp[19]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.947     ; 0.096      ;
; -6.497 ; Alu:aAlu|res[20]                       ; Registro:regAluOut|temp[20]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.939     ; 0.096      ;
; -6.485 ; Alu:aAlu|res[28]                       ; Registro:regAluOut|temp[28]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.927     ; 0.096      ;
; -6.470 ; Alu:aAlu|res[29]                       ; PC:cPC|pcAc[29]                    ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.433     ; 0.575      ;
; -6.462 ; Alu:aAlu|res[9]                        ; Registro:regAluOut|temp[9]         ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.904     ; 0.096      ;
; -6.442 ; Alu:aAlu|br                            ; PC:cPC|pcAc[30]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -5.104     ; 2.376      ;
; -6.439 ; Alu:aAlu|res[27]                       ; Registro:regAluOut|temp[27]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.881     ; 0.096      ;
; -6.435 ; Alu:aAlu|res[8]                        ; Registro:regAluOut|temp[8]         ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.877     ; 0.096      ;
; -6.330 ; Alu:aAlu|br                            ; PC:cPC|pcAc[25]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.861     ; 2.507      ;
; -6.330 ; Alu:aAlu|br                            ; PC:cPC|pcAc[6]                     ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.861     ; 2.507      ;
; -6.330 ; Alu:aAlu|br                            ; PC:cPC|pcAc[5]                     ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.861     ; 2.507      ;
; -6.330 ; Alu:aAlu|br                            ; PC:cPC|pcAc[4]                     ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.861     ; 2.507      ;
; -6.330 ; Alu:aAlu|br                            ; PC:cPC|pcAc[3]                     ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.861     ; 2.507      ;
; -6.268 ; Alu:aAlu|res[14]                       ; Registro:regAluOut|temp[14]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.710     ; 0.096      ;
; -6.266 ; Alu:aAlu|res[22]                       ; Registro:regAluOut|temp[22]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.708     ; 0.096      ;
; -6.263 ; Alu:aAlu|br                            ; PC:cPC|pcAc[17]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.789     ; 2.512      ;
; -6.263 ; Alu:aAlu|br                            ; PC:cPC|pcAc[13]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.789     ; 2.512      ;
; -6.263 ; Alu:aAlu|br                            ; PC:cPC|pcAc[12]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.789     ; 2.512      ;
; -6.252 ; Alu:aAlu|res[11]                       ; Registro:regAluOut|temp[11]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.694     ; 0.096      ;
; -6.251 ; Alu:aAlu|res[17]                       ; Registro:regAluOut|temp[17]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.693     ; 0.096      ;
; -6.245 ; Alu:aAlu|res[24]                       ; Registro:regAluOut|temp[24]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.687     ; 0.096      ;
; -6.234 ; Alu:aAlu|res[21]                       ; Registro:regAluOut|temp[21]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.676     ; 0.096      ;
; -6.234 ; Alu:aAlu|res[15]                       ; Registro:regAluOut|temp[15]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.676     ; 0.096      ;
; -6.226 ; Alu:aAlu|res[12]                       ; Registro:regAluOut|temp[12]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.668     ; 0.096      ;
; -6.223 ; Alu:aAlu|res[6]                        ; Registro:regAluOut|temp[6]         ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.665     ; 0.096      ;
; -6.220 ; Alu:aAlu|res[30]                       ; Registro:regAluOut|temp[30]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.662     ; 0.096      ;
; -6.213 ; Alu:aAlu|res[23]                       ; Registro:regAluOut|temp[23]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.655     ; 0.096      ;
; -6.213 ; Alu:aAlu|res[13]                       ; Registro:regAluOut|temp[13]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.655     ; 0.096      ;
; -6.209 ; Alu:aAlu|res[2]                        ; Registro:regAluOut|temp[2]         ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.651     ; 0.096      ;
; -6.208 ; Alu:aAlu|res[25]                       ; Registro:regAluOut|temp[25]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.650     ; 0.096      ;
; -6.200 ; Alu:aAlu|res[31]                       ; Registro:regAluOut|temp[31]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.642     ; 0.096      ;
; -6.199 ; Alu:aAlu|res[1]                        ; Registro:regAluOut|temp[1]         ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.641     ; 0.096      ;
; -6.166 ; Alu:aAlu|br                            ; PC:cPC|pcAc[11]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.802     ; 2.402      ;
; -6.152 ; Alu:aAlu|res[0]                        ; Registro:regAluOut|temp[0]         ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.594     ; 0.096      ;
; -6.145 ; Alu:aAlu|res[7]                        ; Registro:regAluOut|temp[7]         ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.587     ; 0.096      ;
; -6.140 ; Alu:aAlu|res[10]                       ; Registro:regAluOut|temp[10]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.582     ; 0.096      ;
; -6.137 ; Alu:aAlu|res[4]                        ; Registro:regAluOut|temp[4]         ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.579     ; 0.096      ;
; -6.095 ; Alu:aAlu|br                            ; PC:cPC|pcAc[10]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.697     ; 2.436      ;
; -6.095 ; Alu:aAlu|br                            ; PC:cPC|pcAc[9]                     ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.697     ; 2.436      ;
; -6.095 ; Alu:aAlu|br                            ; PC:cPC|pcAc[8]                     ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.697     ; 2.436      ;
; -6.095 ; Alu:aAlu|br                            ; PC:cPC|pcAc[7]                     ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.697     ; 2.436      ;
; -6.043 ; Alu:aAlu|br                            ; PC:cPC|pcAc[23]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.685     ; 2.396      ;
; -6.043 ; Alu:aAlu|br                            ; PC:cPC|pcAc[22]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.685     ; 2.396      ;
; -6.043 ; Alu:aAlu|br                            ; PC:cPC|pcAc[21]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.685     ; 2.396      ;
; -6.003 ; Alu:aAlu|br                            ; PC:cPC|pcAc[31]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.632     ; 2.409      ;
; -6.003 ; Alu:aAlu|br                            ; PC:cPC|pcAc[29]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.632     ; 2.409      ;
; -5.971 ; Alu:aAlu|br                            ; PC:cPC|pcAc[24]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.853     ; 2.156      ;
; -5.971 ; Alu:aAlu|br                            ; PC:cPC|pcAc[2]                     ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.853     ; 2.156      ;
; -5.971 ; Alu:aAlu|br                            ; PC:cPC|pcAc[1]                     ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.853     ; 2.156      ;
; -5.971 ; Alu:aAlu|br                            ; PC:cPC|pcAc[0]                     ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.853     ; 2.156      ;
; -5.833 ; Alu:aAlu|res[29]                       ; Registro:regAluOut|temp[29]        ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -6.275     ; 0.096      ;
; -5.811 ; Alu:aAlu|br                            ; PC:cPC|pcAc[28]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.722     ; 2.127      ;
; -5.811 ; Alu:aAlu|br                            ; PC:cPC|pcAc[27]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.722     ; 2.127      ;
; -5.811 ; Alu:aAlu|br                            ; PC:cPC|pcAc[26]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.722     ; 2.127      ;
; -5.723 ; Alu:aAlu|br                            ; PC:cPC|pcAc[20]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.677     ; 2.084      ;
; -5.723 ; Alu:aAlu|br                            ; PC:cPC|pcAc[19]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.677     ; 2.084      ;
; -5.723 ; Alu:aAlu|br                            ; PC:cPC|pcAc[18]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.677     ; 2.084      ;
; -5.723 ; Alu:aAlu|br                            ; PC:cPC|pcAc[16]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.677     ; 2.084      ;
; -5.723 ; Alu:aAlu|br                            ; PC:cPC|pcAc[14]                    ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -4.677     ; 2.084      ;
; -3.330 ; uControl:unidadControl|state.decode    ; uControl:unidadControl|aluSrcB[0]  ; clk                             ; clk         ; 1.000        ; 0.185      ; 4.553      ;
; -3.205 ; uControl:unidadControl|state.branchSig ; uControl:unidadControl|state.fetch ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.243      ;
; -3.172 ; uControl:unidadControl|state.fetch     ; uControl:unidadControl|aluSrcB[0]  ; clk                             ; clk         ; 1.000        ; 0.185      ; 4.395      ;
; -2.826 ; Alu:aAlu|res[8]                        ; PC:cPC|pcAc[8]                     ; uControl:unidadControl|aluOP[0] ; clk         ; 0.500        ; -0.930     ; 2.434      ;
+--------+----------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -9.830 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[2]           ; clk                             ; clk         ; 0.000        ; 10.908     ; 1.364      ;
; -9.824 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[6]           ; clk                             ; clk         ; 0.000        ; 10.908     ; 1.370      ;
; -9.813 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[2]           ; clk                             ; clk         ; 0.000        ; 10.908     ; 1.381      ;
; -9.731 ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[2]           ; clk                             ; clk         ; 0.000        ; 10.361     ; 0.916      ;
; -9.728 ; uControl:unidadControl|state.division       ; uControl:unidadControl|estado3[2]           ; clk                             ; clk         ; 0.000        ; 10.361     ; 0.919      ;
; -9.544 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[5]           ; clk                             ; clk         ; 0.000        ; 10.803     ; 1.545      ;
; -9.473 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[3]           ; clk                             ; clk         ; 0.000        ; 10.908     ; 1.721      ;
; -9.471 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[0]           ; clk                             ; clk         ; 0.000        ; 10.908     ; 1.723      ;
; -9.452 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[6]           ; clk                             ; clk         ; 0.000        ; 10.361     ; 1.195      ;
; -9.420 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[2]           ; clk                             ; clk         ; 0.000        ; 10.361     ; 1.227      ;
; -9.420 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[6]           ; clk                             ; clk         ; 0.000        ; 10.361     ; 1.227      ;
; -9.247 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[5]           ; clk                             ; clk         ; 0.000        ; 10.803     ; 1.842      ;
; -8.934 ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[5]           ; clk                             ; clk         ; 0.000        ; 10.135     ; 1.487      ;
; -8.929 ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[4]           ; clk                             ; clk         ; 0.000        ; 10.135     ; 1.492      ;
; -8.832 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[3]           ; clk                             ; clk         ; 0.000        ; 10.361     ; 1.815      ;
; -8.830 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[0]           ; clk                             ; clk         ; 0.000        ; 10.361     ; 1.817      ;
; -8.823 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[1]           ; clk                             ; clk         ; 0.000        ; 11.276     ; 2.739      ;
; -8.810 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[6]           ; clk                             ; clk         ; 0.000        ; 10.204     ; 1.680      ;
; -8.804 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[3]           ; clk                             ; clk         ; 0.000        ; 10.361     ; 1.843      ;
; -8.802 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[0]           ; clk                             ; clk         ; 0.000        ; 10.361     ; 1.845      ;
; -8.778 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[4]           ; clk                             ; clk         ; 0.000        ; 11.276     ; 2.784      ;
; -8.576 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[1]           ; clk                             ; clk         ; 0.000        ; 10.038     ; 1.748      ;
; -8.468 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[6]           ; clk                             ; clk         ; 0.000        ; 10.296     ; 2.114      ;
; -8.467 ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[3]           ; clk                             ; clk         ; 0.000        ; 10.135     ; 1.954      ;
; -8.368 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[6]           ; clk                             ; clk         ; 0.000        ; 11.442     ; 3.360      ;
; -8.342 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[4]           ; clk                             ; clk         ; 0.000        ; 10.130     ; 2.074      ;
; -8.331 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[3]           ; clk                             ; clk         ; 0.000        ; 10.038     ; 1.993      ;
; -8.316 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[3]           ; clk                             ; clk         ; 0.000        ; 11.276     ; 3.246      ;
; -8.145 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[1]           ; clk                             ; clk         ; 0.000        ; 10.920     ; 3.061      ;
; -8.106 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|regWrite             ; clk                             ; clk         ; 0.000        ; 10.017     ; 2.197      ;
; -8.099 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[1]           ; clk                             ; clk         ; 0.000        ; 10.920     ; 3.107      ;
; -8.097 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[5]           ; clk                             ; clk         ; 0.000        ; 10.038     ; 2.227      ;
; -8.034 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|regDst               ; clk                             ; clk         ; 0.000        ; 10.314     ; 2.566      ;
; -7.975 ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[4]           ; clk                             ; clk         ; 0.000        ; 10.208     ; 2.519      ;
; -7.880 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[3]           ; clk                             ; clk         ; 0.000        ; 10.130     ; 2.536      ;
; -7.851 ; uControl:unidadControl|state.branchSig      ; uControl:unidadControl|estado4[6]           ; clk                             ; clk         ; 0.000        ; 10.374     ; 2.809      ;
; -7.821 ; uControl:unidadControl|state.division       ; uControl:unidadControl|estado3[1]           ; clk                             ; clk         ; 0.000        ; 10.373     ; 2.838      ;
; -7.769 ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|estado4[6]           ; clk                             ; clk         ; 0.000        ; 10.921     ; 3.438      ;
; -7.755 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[5]           ; clk                             ; clk         ; 0.000        ; 10.130     ; 2.661      ;
; -7.753 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[1]           ; clk                             ; clk         ; 0.000        ; 10.373     ; 2.906      ;
; -7.703 ; uControl:unidadControl|state.memAddr        ; uControl:unidadControl|estado4[3]           ; clk                             ; clk         ; 0.000        ; 10.755     ; 3.338      ;
; -7.674 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado4[0]           ; clk                             ; clk         ; 0.000        ; 10.920     ; 3.532      ;
; -7.669 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|regWrite             ; clk                             ; clk         ; 0.000        ; 10.109     ; 2.726      ;
; -7.655 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[5]           ; clk                             ; clk         ; 0.000        ; 11.276     ; 3.907      ;
; -7.628 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado4[0]           ; clk                             ; clk         ; 0.000        ; 10.920     ; 3.578      ;
; -7.604 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[1]           ; clk                             ; clk         ; 0.000        ; 10.373     ; 3.055      ;
; -7.600 ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|estado4[0]           ; clk                             ; clk         ; 0.000        ; 10.920     ; 3.606      ;
; -7.579 ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|estado4[5]           ; clk                             ; clk         ; 0.000        ; 10.755     ; 3.462      ;
; -7.546 ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[6]           ; clk                             ; clk         ; 0.000        ; 10.374     ; 3.114      ;
; -7.513 ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[3]           ; clk                             ; clk         ; 0.000        ; 10.208     ; 2.981      ;
; -7.412 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[4]           ; clk                             ; clk         ; 0.000        ; 10.927     ; 3.801      ;
; -7.350 ; uControl:unidadControl|state.division       ; uControl:unidadControl|estado4[0]           ; clk                             ; clk         ; 0.000        ; 10.373     ; 3.309      ;
; -7.282 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado4[0]           ; clk                             ; clk         ; 0.000        ; 10.373     ; 3.377      ;
; -7.173 ; uControl:unidadControl|state.memAddr        ; uControl:unidadControl|estado4[6]           ; clk                             ; clk         ; 0.000        ; 10.921     ; 4.034      ;
; -7.138 ; uControl:unidadControl|state.branchSig      ; uControl:unidadControl|estado4[5]           ; clk                             ; clk         ; 0.000        ; 10.208     ; 3.356      ;
; -7.133 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado4[0]           ; clk                             ; clk         ; 0.000        ; 10.373     ; 3.526      ;
; -7.020 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[4]           ; clk                             ; clk         ; 0.000        ; 10.380     ; 3.646      ;
; -6.918 ; uControl:unidadControl|state.fetch          ; uControl:unidadControl|estado4[0]           ; clk                             ; clk         ; 0.000        ; 10.373     ; 3.741      ;
; -0.981 ; InstructionReg:IR|sal[0]                    ; PC:cPC|pcAc[0]                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.000        ; 3.463      ; 3.045      ;
; -0.481 ; InstructionReg:IR|sal[0]                    ; PC:cPC|pcAc[0]                              ; InstructionReg:IR|sal[0]        ; clk         ; -0.500       ; 3.463      ; 3.045      ;
; 0.136  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.branchSig      ; clk                             ; clk         ; 0.000        ; 1.068      ; 1.490      ;
; 0.137  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.Execute        ; clk                             ; clk         ; 0.000        ; 1.068      ; 1.491      ;
; 0.140  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.division       ; clk                             ; clk         ; 0.000        ; 1.068      ; 1.494      ;
; 0.142  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.slt            ; clk                             ; clk         ; 0.000        ; 1.068      ; 1.496      ;
; 0.144  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.multiplicacion ; clk                             ; clk         ; 0.000        ; 1.068      ; 1.498      ;
; 0.288  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.multiplicacion ; clk                             ; clk         ; 0.000        ; 1.068      ; 1.642      ;
; 0.289  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.slt            ; clk                             ; clk         ; 0.000        ; 1.068      ; 1.643      ;
; 0.290  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.division       ; clk                             ; clk         ; 0.000        ; 1.068      ; 1.644      ;
; 0.291  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.branchSig      ; clk                             ; clk         ; 0.000        ; 1.068      ; 1.645      ;
; 0.291  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.Execute        ; clk                             ; clk         ; 0.000        ; 1.068      ; 1.645      ;
; 0.620  ; uControl:unidadControl|state.fetch          ; uControl:unidadControl|state.decode         ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.625  ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|memRead              ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.633  ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|memWrite             ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.634  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.paso           ; clk                             ; clk         ; 0.000        ; 0.521      ; 1.441      ;
; 0.637  ; InstructionReg:IR|sal[29]                   ; uControl:unidadControl|state.memWriteSig    ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.637  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.addi           ; clk                             ; clk         ; 0.000        ; 0.521      ; 1.444      ;
; 0.638  ; uControl:unidadControl|state.jump           ; uControl:unidadControl|PCsrc[1]             ; clk                             ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.654  ; InstructionReg:IR|sal[31]                   ; uControl:unidadControl|state.memReadSig     ; clk                             ; clk         ; 0.000        ; 0.521      ; 1.461      ;
; 0.711  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.slt            ; clk                             ; clk         ; 0.000        ; 1.068      ; 2.065      ;
; 0.713  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.Execute        ; clk                             ; clk         ; 0.000        ; 1.068      ; 2.067      ;
; 0.716  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.branchSig      ; clk                             ; clk         ; 0.000        ; 1.068      ; 2.070      ;
; 0.769  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.multiplicacion ; clk                             ; clk         ; 0.000        ; 1.068      ; 2.123      ;
; 0.806  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.division       ; clk                             ; clk         ; 0.000        ; 1.068      ; 2.160      ;
; 0.876  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.addi           ; clk                             ; clk         ; 0.000        ; 0.521      ; 1.683      ;
; 0.880  ; uControl:unidadControl|state.paso           ; uControl:unidadControl|state.fetch          ; clk                             ; clk         ; 0.000        ; 0.547      ; 1.713      ;
; 0.947  ; InstructionReg:IR|sal[29]                   ; uControl:unidadControl|state.memReadSig     ; clk                             ; clk         ; 0.000        ; 0.521      ; 1.754      ;
; 0.948  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.paso           ; clk                             ; clk         ; 0.000        ; 0.521      ; 1.755      ;
; 0.968  ; InstructionReg:IR|sal[31]                   ; uControl:unidadControl|state.memAddr        ; clk                             ; clk         ; 0.000        ; 0.521      ; 1.775      ;
; 0.970  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.addi           ; clk                             ; clk         ; 0.000        ; 0.521      ; 1.777      ;
; 0.986  ; Alu:aAlu|res[29]                            ; Registro:regAluOut|temp[29]                 ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; -0.676     ; 0.096      ;
; 0.989  ; InstructionReg:IR|sal[31]                   ; uControl:unidadControl|state.memWriteSig    ; clk                             ; clk         ; 0.000        ; 0.000      ; 1.275      ;
; 1.035  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.paso           ; clk                             ; clk         ; 0.000        ; 0.521      ; 1.842      ;
; 1.121  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.memAddr        ; clk                             ; clk         ; 0.000        ; 0.521      ; 1.928      ;
; 1.198  ; uControl:unidadControl|PCsrc[1]             ; PC:cPC|pcAc[30]                             ; clk                             ; clk         ; 0.000        ; -0.295     ; 1.189      ;
; 1.290  ; Alu:aAlu|res[4]                             ; Registro:regAluOut|temp[4]                  ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; -0.980     ; 0.096      ;
; 1.293  ; Alu:aAlu|res[10]                            ; Registro:regAluOut|temp[10]                 ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; -0.983     ; 0.096      ;
; 1.298  ; Alu:aAlu|res[7]                             ; Registro:regAluOut|temp[7]                  ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; -0.988     ; 0.096      ;
; 1.305  ; Alu:aAlu|res[0]                             ; Registro:regAluOut|temp[0]                  ; uControl:unidadControl|aluOP[0] ; clk         ; -0.500       ; -0.995     ; 0.096      ;
; 1.311  ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|IorD                 ; clk                             ; clk         ; 0.000        ; 1.141      ; 2.738      ;
; 1.312  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.memAddr        ; clk                             ; clk         ; 0.000        ; 0.521      ; 2.119      ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'InstructionReg:IR|sal[0]'                                                                                                                       ;
+--------+---------------------------------+------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node          ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -8.167 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.140     ; 2.250      ;
; -8.167 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.133     ; 2.243      ;
; -8.137 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.140     ; 2.280      ;
; -7.843 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.123     ; 2.557      ;
; -7.798 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.131     ; 2.610      ;
; -7.778 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.117     ; 2.616      ;
; -7.766 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.142     ; 2.653      ;
; -7.747 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.140     ; 2.670      ;
; -7.735 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.139     ; 2.681      ;
; -7.667 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.140     ; 2.250      ;
; -7.667 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.133     ; 2.243      ;
; -7.637 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.140     ; 2.280      ;
; -7.558 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.129     ; 2.848      ;
; -7.551 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.129     ; 2.855      ;
; -7.545 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.144     ; 2.876      ;
; -7.526 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.141     ; 2.892      ;
; -7.505 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.127     ; 2.899      ;
; -7.498 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.135     ; 2.914      ;
; -7.497 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.138     ; 2.918      ;
; -7.483 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.132     ; 2.926      ;
; -7.419 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.145     ; 3.003      ;
; -7.343 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.123     ; 2.557      ;
; -7.316 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.141     ; 3.102      ;
; -7.315 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.141     ; 3.103      ;
; -7.315 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.133     ; 3.095      ;
; -7.312 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.132     ; 3.097      ;
; -7.298 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.131     ; 2.610      ;
; -7.278 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.117     ; 2.616      ;
; -7.266 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.142     ; 2.653      ;
; -7.247 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.140     ; 2.670      ;
; -7.235 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.139     ; 2.681      ;
; -7.235 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.128     ; 3.170      ;
; -7.218 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.132     ; 3.191      ;
; -7.141 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.131     ; 3.267      ;
; -7.058 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.129     ; 2.848      ;
; -7.051 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.129     ; 2.855      ;
; -7.045 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.144     ; 2.876      ;
; -7.036 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.132     ; 3.373      ;
; -7.032 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.132     ; 3.377      ;
; -7.026 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.141     ; 2.892      ;
; -7.005 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.127     ; 2.899      ;
; -6.998 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.135     ; 2.914      ;
; -6.997 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.138     ; 2.918      ;
; -6.983 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.132     ; 2.926      ;
; -6.948 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.125     ; 3.454      ;
; -6.919 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.145     ; 3.003      ;
; -6.907 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.136     ; 3.506      ;
; -6.816 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.141     ; 3.102      ;
; -6.815 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.141     ; 3.103      ;
; -6.815 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.133     ; 3.095      ;
; -6.812 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.132     ; 3.097      ;
; -6.735 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.128     ; 3.170      ;
; -6.718 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.132     ; 3.191      ;
; -6.641 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.131     ; 3.267      ;
; -6.638 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.136     ; 3.775      ;
; -6.543 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.148     ; 3.882      ;
; -6.542 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 10.148     ; 3.883      ;
; -6.536 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.132     ; 3.373      ;
; -6.532 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.132     ; 3.377      ;
; -6.448 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.125     ; 3.454      ;
; -6.407 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.136     ; 3.506      ;
; -6.138 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.136     ; 3.775      ;
; -6.043 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.148     ; 3.882      ;
; -6.042 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 10.148     ; 3.883      ;
; -4.226 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[31] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 10.145     ; 6.196      ;
; -4.066 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|br      ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 8.316      ; 4.527      ;
; -3.994 ; PC:cPC|pcAc[29]                 ; Alu:aAlu|res[29] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 6.433      ; 1.939      ;
; -3.726 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[31] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 10.145     ; 6.196      ;
; -3.566 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|br      ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 8.316      ; 4.527      ;
; -3.476 ; PC:cPC|pcAc[15]                 ; Alu:aAlu|res[15] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 6.928      ; 2.952      ;
; -3.337 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[30] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 10.135     ; 7.075      ;
; -3.224 ; PC:cPC|pcAc[17]                 ; Alu:aAlu|res[17] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 6.614      ; 2.890      ;
; -2.944 ; Alu:aAlu|tmp[5]                 ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.738      ; 2.294      ;
; -2.930 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[1]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 10.144     ; 7.491      ;
; -2.893 ; uControl:unidadControl|aluSrcA  ; Alu:aAlu|res[29] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 6.605      ; 3.212      ;
; -2.837 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[30] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 10.135     ; 7.075      ;
; -2.792 ; Alu:aAlu|tmp[2]                 ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.775      ; 2.483      ;
; -2.739 ; uControl:unidadControl|aluSrcA  ; Alu:aAlu|res[17] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 6.629      ; 3.390      ;
; -2.678 ; Alu:aAlu|tmp[3]                 ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.757      ; 2.579      ;
; -2.622 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|br      ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 8.316      ; 5.971      ;
; -2.620 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[0]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 10.133     ; 7.790      ;
; -2.619 ; PC:cPC|pcAc[21]                 ; Alu:aAlu|res[21] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 6.509      ; 3.390      ;
; -2.614 ; Alu:aAlu|tmp[1]                 ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.753      ; 2.639      ;
; -2.608 ; Alu:aAlu|tmp[17]                ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.762      ; 2.654      ;
; -2.604 ; Alu:aAlu|tmp[6]                 ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.765      ; 2.661      ;
; -2.603 ; Alu:aAlu|tmp[0]                 ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.739      ; 2.636      ;
; -2.503 ; Alu:aAlu|tmp[4]                 ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.594      ; 2.591      ;
; -2.493 ; PC:cPC|pcAc[6]                  ; Alu:aAlu|res[6]  ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 6.683      ; 3.690      ;
; -2.459 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[3]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 10.132     ; 7.950      ;
; -2.446 ; Alu:aAlu|tmp[14]                ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.765      ; 2.819      ;
; -2.438 ; Alu:aAlu|tmp[30]                ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.572      ; 2.634      ;
; -2.435 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[4]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 10.123     ; 7.965      ;
; -2.430 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[1]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 10.144     ; 7.491      ;
; -2.425 ; PC:cPC|pcAc[4]                  ; Alu:aAlu|res[4]  ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 6.668      ; 3.743      ;
; -2.404 ; PC:cPC|pcAc[13]                 ; Alu:aAlu|res[13] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 6.614      ; 3.710      ;
; -2.378 ; Alu:aAlu|tmp[9]                 ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.756      ; 2.878      ;
; -2.377 ; Alu:aAlu|tmp[7]                 ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.752      ; 2.875      ;
; -2.315 ; Alu:aAlu|tmp[12]                ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.753      ; 2.938      ;
; -2.300 ; Alu:aAlu|tmp[18]                ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 5.756      ; 2.956      ;
; -2.292 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[29] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 10.117     ; 8.102      ;
+--------+---------------------------------+------------------+---------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uControl:unidadControl|aluOP[0]'                                                                                                                       ;
+--------+---------------------------------+------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.568 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.541      ; 2.250      ;
; -2.568 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.534      ; 2.243      ;
; -2.538 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.541      ; 2.280      ;
; -2.244 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.524      ; 2.557      ;
; -2.199 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.532      ; 2.610      ;
; -2.179 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.518      ; 2.616      ;
; -2.167 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.543      ; 2.653      ;
; -2.148 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.541      ; 2.670      ;
; -2.136 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.540      ; 2.681      ;
; -2.068 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.541      ; 2.250      ;
; -2.068 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.534      ; 2.243      ;
; -2.038 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.541      ; 2.280      ;
; -1.959 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.530      ; 2.848      ;
; -1.952 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.530      ; 2.855      ;
; -1.946 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.545      ; 2.876      ;
; -1.927 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.542      ; 2.892      ;
; -1.906 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.528      ; 2.899      ;
; -1.899 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.536      ; 2.914      ;
; -1.898 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.539      ; 2.918      ;
; -1.884 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.533      ; 2.926      ;
; -1.820 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.546      ; 3.003      ;
; -1.744 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.524      ; 2.557      ;
; -1.717 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.542      ; 3.102      ;
; -1.716 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.542      ; 3.103      ;
; -1.716 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.534      ; 3.095      ;
; -1.713 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.533      ; 3.097      ;
; -1.699 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.532      ; 2.610      ;
; -1.679 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.518      ; 2.616      ;
; -1.667 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.543      ; 2.653      ;
; -1.648 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.541      ; 2.670      ;
; -1.636 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.540      ; 2.681      ;
; -1.636 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.529      ; 3.170      ;
; -1.619 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.533      ; 3.191      ;
; -1.542 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.532      ; 3.267      ;
; -1.459 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.530      ; 2.848      ;
; -1.452 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.530      ; 2.855      ;
; -1.446 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.545      ; 2.876      ;
; -1.437 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.533      ; 3.373      ;
; -1.433 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.533      ; 3.377      ;
; -1.427 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.542      ; 2.892      ;
; -1.406 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.528      ; 2.899      ;
; -1.399 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.536      ; 2.914      ;
; -1.398 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.539      ; 2.918      ;
; -1.384 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.533      ; 2.926      ;
; -1.349 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.526      ; 3.454      ;
; -1.320 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.546      ; 3.003      ;
; -1.308 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.537      ; 3.506      ;
; -1.217 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.542      ; 3.102      ;
; -1.216 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.542      ; 3.103      ;
; -1.216 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.534      ; 3.095      ;
; -1.213 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.533      ; 3.097      ;
; -1.136 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.529      ; 3.170      ;
; -1.119 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.533      ; 3.191      ;
; -1.042 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.532      ; 3.267      ;
; -1.039 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.537      ; 3.775      ;
; -0.944 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.549      ; 3.882      ;
; -0.943 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.549      ; 3.883      ;
; -0.937 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.533      ; 3.373      ;
; -0.933 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.533      ; 3.377      ;
; -0.849 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.526      ; 3.454      ;
; -0.808 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.537      ; 3.506      ;
; -0.539 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.537      ; 3.775      ;
; -0.444 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.549      ; 3.882      ;
; -0.443 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.549      ; 3.883      ;
; 1.373  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[31] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.546      ; 6.196      ;
; 1.534  ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|br      ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.716      ; 4.527      ;
; 1.605  ; PC:cPC|pcAc[29]                 ; Alu:aAlu|res[29] ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 0.834      ; 1.939      ;
; 1.873  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[31] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.546      ; 6.196      ;
; 2.034  ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|br      ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.716      ; 4.527      ;
; 2.123  ; PC:cPC|pcAc[15]                 ; Alu:aAlu|res[15] ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.329      ; 2.952      ;
; 2.262  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[30] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.536      ; 7.075      ;
; 2.375  ; PC:cPC|pcAc[17]                 ; Alu:aAlu|res[17] ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.015      ; 2.890      ;
; 2.426  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[10] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.389      ; 7.092      ;
; 2.440  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[17] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.379      ; 7.096      ;
; 2.655  ; Alu:aAlu|tmp[5]                 ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 0.139      ; 2.294      ;
; 2.669  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[1]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.545      ; 7.491      ;
; 2.678  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[12] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.379      ; 7.334      ;
; 2.706  ; uControl:unidadControl|aluSrcA  ; Alu:aAlu|res[29] ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.006      ; 3.212      ;
; 2.712  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[15] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.380      ; 7.369      ;
; 2.738  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[6]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.373      ; 7.388      ;
; 2.762  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[30] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.536      ; 7.075      ;
; 2.768  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[16] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.377      ; 7.422      ;
; 2.780  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[2]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.365      ; 7.422      ;
; 2.807  ; Alu:aAlu|tmp[2]                 ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 0.176      ; 2.483      ;
; 2.845  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[4]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.529      ; 7.651      ;
; 2.860  ; uControl:unidadControl|aluSrcA  ; Alu:aAlu|res[17] ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 1.030      ; 3.390      ;
; 2.921  ; Alu:aAlu|tmp[3]                 ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 0.158      ; 2.579      ;
; 2.926  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[10] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.389      ; 7.092      ;
; 2.936  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[1]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.391      ; 7.604      ;
; 2.940  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[17] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; -0.500       ; 4.379      ; 7.096      ;
; 2.978  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|br      ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.716      ; 5.971      ;
; 2.979  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[0]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.534      ; 7.790      ;
; 2.980  ; PC:cPC|pcAc[21]                 ; Alu:aAlu|res[21] ; clk                             ; uControl:unidadControl|aluOP[0] ; -0.500       ; 0.910      ; 3.390      ;
; 2.983  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[13] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.400      ; 7.660      ;
; 2.985  ; Alu:aAlu|tmp[1]                 ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 0.154      ; 2.639      ;
; 2.991  ; Alu:aAlu|tmp[17]                ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 0.163      ; 2.654      ;
; 2.995  ; Alu:aAlu|tmp[6]                 ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 0.166      ; 2.661      ;
; 2.996  ; Alu:aAlu|tmp[0]                 ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 0.140      ; 2.636      ;
; 3.047  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[7]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.377      ; 7.701      ;
; 3.077  ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[14] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 4.364      ; 7.718      ;
+--------+---------------------------------+------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a16                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a16                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a17                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a17                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a18                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a18                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a19                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a19                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a2                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a2                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a20                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a20                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a21                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a21                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a22                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a22                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a23                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a23                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a24                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a24                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a25                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a25                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a26                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a26                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a27                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a27                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a28                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a28                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a29                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a29                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a3                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a3                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a30                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a30                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a31                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a31                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a4                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a4                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a5                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a5                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a6                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a6                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a7                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a7                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a8                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a8                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a9                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a9                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'InstructionReg:IR|sal[0]'                                                                ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; Alu:aAlu|br            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; Alu:aAlu|br            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[10]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[10]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[11]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[11]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[12]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[12]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[13]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[13]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[14]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[14]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[15]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[15]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[16]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[16]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[17]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[17]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[18]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[18]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[19]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[19]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[20]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[20]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[21]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[21]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[22]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[22]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[23]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[23]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[24]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[24]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[25]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[25]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[26]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[26]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[27]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[27]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[28]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[28]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[29]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[29]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[30]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[30]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[31]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[31]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[4]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[4]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[5]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[5]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[6]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[6]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[7]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[7]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[8]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[8]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[9]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[9]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; IR|sal[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; IR|sal[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~11|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~11|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~11|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~11|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~13|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~13|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~13|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~13|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~15|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~15|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~15|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~15|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~17|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~17|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~17|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~17|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~19|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~19|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~19|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~19|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|cout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|cout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|dataa ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|dataa ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~21|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~21|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~21|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~21|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~23|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~23|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~23|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~23|cout ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uControl:unidadControl|aluOP[0]'                                                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|br      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|br      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[25] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[26] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[26] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[27] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[27] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[28] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[28] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[29] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[29] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[30] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[30] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[31] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[31] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[24] ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; reset          ; clk        ; 2.785 ; 2.785 ; Rise       ; clk             ;
; salidaMem[*]   ; clk        ; 5.213 ; 5.213 ; Rise       ; clk             ;
;  salidaMem[0]  ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  salidaMem[1]  ; clk        ; 4.056 ; 4.056 ; Rise       ; clk             ;
;  salidaMem[2]  ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  salidaMem[3]  ; clk        ; 4.593 ; 4.593 ; Rise       ; clk             ;
;  salidaMem[4]  ; clk        ; 3.915 ; 3.915 ; Rise       ; clk             ;
;  salidaMem[5]  ; clk        ; 3.870 ; 3.870 ; Rise       ; clk             ;
;  salidaMem[6]  ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
;  salidaMem[7]  ; clk        ; 3.427 ; 3.427 ; Rise       ; clk             ;
;  salidaMem[8]  ; clk        ; 3.570 ; 3.570 ; Rise       ; clk             ;
;  salidaMem[9]  ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  salidaMem[10] ; clk        ; 3.318 ; 3.318 ; Rise       ; clk             ;
;  salidaMem[11] ; clk        ; 3.391 ; 3.391 ; Rise       ; clk             ;
;  salidaMem[12] ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
;  salidaMem[13] ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  salidaMem[14] ; clk        ; 3.524 ; 3.524 ; Rise       ; clk             ;
;  salidaMem[15] ; clk        ; 3.353 ; 3.353 ; Rise       ; clk             ;
;  salidaMem[16] ; clk        ; 1.228 ; 1.228 ; Rise       ; clk             ;
;  salidaMem[17] ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
;  salidaMem[18] ; clk        ; 4.924 ; 4.924 ; Rise       ; clk             ;
;  salidaMem[19] ; clk        ; 4.925 ; 4.925 ; Rise       ; clk             ;
;  salidaMem[20] ; clk        ; 4.870 ; 4.870 ; Rise       ; clk             ;
;  salidaMem[21] ; clk        ; 4.862 ; 4.862 ; Rise       ; clk             ;
;  salidaMem[22] ; clk        ; 4.079 ; 4.079 ; Rise       ; clk             ;
;  salidaMem[23] ; clk        ; 4.901 ; 4.901 ; Rise       ; clk             ;
;  salidaMem[24] ; clk        ; 5.213 ; 5.213 ; Rise       ; clk             ;
;  salidaMem[25] ; clk        ; 4.964 ; 4.964 ; Rise       ; clk             ;
;  salidaMem[26] ; clk        ; 3.722 ; 3.722 ; Rise       ; clk             ;
;  salidaMem[27] ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  salidaMem[28] ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  salidaMem[29] ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  salidaMem[30] ; clk        ; 3.925 ; 3.925 ; Rise       ; clk             ;
;  salidaMem[31] ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; reset          ; clk        ; 10.604 ; 10.604 ; Rise       ; clk             ;
; salidaMem[*]   ; clk        ; 1.250  ; 1.250  ; Rise       ; clk             ;
;  salidaMem[0]  ; clk        ; -3.756 ; -3.756 ; Rise       ; clk             ;
;  salidaMem[1]  ; clk        ; -3.808 ; -3.808 ; Rise       ; clk             ;
;  salidaMem[2]  ; clk        ; -3.870 ; -3.870 ; Rise       ; clk             ;
;  salidaMem[3]  ; clk        ; -4.345 ; -4.345 ; Rise       ; clk             ;
;  salidaMem[4]  ; clk        ; -3.667 ; -3.667 ; Rise       ; clk             ;
;  salidaMem[5]  ; clk        ; -3.622 ; -3.622 ; Rise       ; clk             ;
;  salidaMem[6]  ; clk        ; -3.734 ; -3.734 ; Rise       ; clk             ;
;  salidaMem[7]  ; clk        ; -3.179 ; -3.179 ; Rise       ; clk             ;
;  salidaMem[8]  ; clk        ; -3.322 ; -3.322 ; Rise       ; clk             ;
;  salidaMem[9]  ; clk        ; -3.926 ; -3.926 ; Rise       ; clk             ;
;  salidaMem[10] ; clk        ; -3.070 ; -3.070 ; Rise       ; clk             ;
;  salidaMem[11] ; clk        ; -3.143 ; -3.143 ; Rise       ; clk             ;
;  salidaMem[12] ; clk        ; -3.695 ; -3.695 ; Rise       ; clk             ;
;  salidaMem[13] ; clk        ; -3.424 ; -3.424 ; Rise       ; clk             ;
;  salidaMem[14] ; clk        ; -3.276 ; -3.276 ; Rise       ; clk             ;
;  salidaMem[15] ; clk        ; -3.105 ; -3.105 ; Rise       ; clk             ;
;  salidaMem[16] ; clk        ; 1.250  ; 1.250  ; Rise       ; clk             ;
;  salidaMem[17] ; clk        ; -3.105 ; -3.105 ; Rise       ; clk             ;
;  salidaMem[18] ; clk        ; -3.155 ; -3.155 ; Rise       ; clk             ;
;  salidaMem[19] ; clk        ; -3.126 ; -3.126 ; Rise       ; clk             ;
;  salidaMem[20] ; clk        ; -3.486 ; -3.486 ; Rise       ; clk             ;
;  salidaMem[21] ; clk        ; -3.095 ; -3.095 ; Rise       ; clk             ;
;  salidaMem[22] ; clk        ; -3.053 ; -3.053 ; Rise       ; clk             ;
;  salidaMem[23] ; clk        ; -3.785 ; -3.785 ; Rise       ; clk             ;
;  salidaMem[24] ; clk        ; -3.474 ; -3.474 ; Rise       ; clk             ;
;  salidaMem[25] ; clk        ; -3.685 ; -3.685 ; Rise       ; clk             ;
;  salidaMem[26] ; clk        ; -3.474 ; -3.474 ; Rise       ; clk             ;
;  salidaMem[27] ; clk        ; -3.657 ; -3.657 ; Rise       ; clk             ;
;  salidaMem[28] ; clk        ; -3.824 ; -3.824 ; Rise       ; clk             ;
;  salidaMem[29] ; clk        ; -3.653 ; -3.653 ; Rise       ; clk             ;
;  salidaMem[30] ; clk        ; -3.677 ; -3.677 ; Rise       ; clk             ;
;  salidaMem[31] ; clk        ; -3.688 ; -3.688 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; estado3[*]        ; clk        ; 22.152 ; 22.152 ; Rise       ; clk             ;
;  estado3[0]       ; clk        ; 20.260 ; 20.260 ; Rise       ; clk             ;
;  estado3[1]       ; clk        ; 20.210 ; 20.210 ; Rise       ; clk             ;
;  estado3[2]       ; clk        ; 20.012 ; 20.012 ; Rise       ; clk             ;
;  estado3[3]       ; clk        ; 19.769 ; 19.769 ; Rise       ; clk             ;
;  estado3[4]       ; clk        ; 21.011 ; 21.011 ; Rise       ; clk             ;
;  estado3[5]       ; clk        ; 22.152 ; 22.152 ; Rise       ; clk             ;
;  estado3[6]       ; clk        ; 20.300 ; 20.300 ; Rise       ; clk             ;
; estado4[*]        ; clk        ; 20.462 ; 20.462 ; Rise       ; clk             ;
;  estado4[0]       ; clk        ; 20.262 ; 20.262 ; Rise       ; clk             ;
;  estado4[1]       ; clk        ; 19.203 ; 19.203 ; Rise       ; clk             ;
;  estado4[2]       ; clk        ; 20.462 ; 20.462 ; Rise       ; clk             ;
;  estado4[3]       ; clk        ; 19.799 ; 19.799 ; Rise       ; clk             ;
;  estado4[4]       ; clk        ; 20.420 ; 20.420 ; Rise       ; clk             ;
;  estado4[5]       ; clk        ; 19.485 ; 19.485 ; Rise       ; clk             ;
;  estado4[6]       ; clk        ; 20.427 ; 20.427 ; Rise       ; clk             ;
; salidaMemRead     ; clk        ; 7.192  ; 7.192  ; Rise       ; clk             ;
; salidaMemWrite    ; clk        ; 6.340  ; 6.340  ; Rise       ; clk             ;
; salidaPrueba[*]   ; clk        ; 14.350 ; 14.350 ; Rise       ; clk             ;
;  salidaPrueba[0]  ; clk        ; 11.960 ; 11.960 ; Rise       ; clk             ;
;  salidaPrueba[1]  ; clk        ; 12.210 ; 12.210 ; Rise       ; clk             ;
;  salidaPrueba[2]  ; clk        ; 11.261 ; 11.261 ; Rise       ; clk             ;
;  salidaPrueba[3]  ; clk        ; 13.399 ; 13.399 ; Rise       ; clk             ;
;  salidaPrueba[4]  ; clk        ; 12.566 ; 12.566 ; Rise       ; clk             ;
;  salidaPrueba[5]  ; clk        ; 12.721 ; 12.721 ; Rise       ; clk             ;
;  salidaPrueba[6]  ; clk        ; 13.024 ; 13.024 ; Rise       ; clk             ;
;  salidaPrueba[7]  ; clk        ; 11.730 ; 11.730 ; Rise       ; clk             ;
;  salidaPrueba[8]  ; clk        ; 13.245 ; 13.245 ; Rise       ; clk             ;
;  salidaPrueba[9]  ; clk        ; 10.793 ; 10.793 ; Rise       ; clk             ;
;  salidaPrueba[10] ; clk        ; 11.793 ; 11.793 ; Rise       ; clk             ;
;  salidaPrueba[11] ; clk        ; 13.003 ; 13.003 ; Rise       ; clk             ;
;  salidaPrueba[12] ; clk        ; 14.350 ; 14.350 ; Rise       ; clk             ;
;  salidaPrueba[13] ; clk        ; 14.098 ; 14.098 ; Rise       ; clk             ;
;  salidaPrueba[14] ; clk        ; 11.602 ; 11.602 ; Rise       ; clk             ;
;  salidaPrueba[15] ; clk        ; 13.048 ; 13.048 ; Rise       ; clk             ;
;  salidaPrueba[16] ; clk        ; 10.436 ; 10.436 ; Rise       ; clk             ;
;  salidaPrueba[17] ; clk        ; 12.753 ; 12.753 ; Rise       ; clk             ;
;  salidaPrueba[18] ; clk        ; 11.008 ; 11.008 ; Rise       ; clk             ;
;  salidaPrueba[19] ; clk        ; 10.720 ; 10.720 ; Rise       ; clk             ;
;  salidaPrueba[20] ; clk        ; 10.814 ; 10.814 ; Rise       ; clk             ;
;  salidaPrueba[21] ; clk        ; 10.960 ; 10.960 ; Rise       ; clk             ;
;  salidaPrueba[22] ; clk        ; 10.643 ; 10.643 ; Rise       ; clk             ;
;  salidaPrueba[23] ; clk        ; 10.709 ; 10.709 ; Rise       ; clk             ;
;  salidaPrueba[24] ; clk        ; 10.761 ; 10.761 ; Rise       ; clk             ;
;  salidaPrueba[25] ; clk        ; 11.168 ; 11.168 ; Rise       ; clk             ;
;  salidaPrueba[26] ; clk        ; 11.529 ; 11.529 ; Rise       ; clk             ;
;  salidaPrueba[27] ; clk        ; 11.545 ; 11.545 ; Rise       ; clk             ;
;  salidaPrueba[28] ; clk        ; 11.555 ; 11.555 ; Rise       ; clk             ;
;  salidaPrueba[29] ; clk        ; 12.299 ; 12.299 ; Rise       ; clk             ;
;  salidaPrueba[30] ; clk        ; 11.618 ; 11.618 ; Rise       ; clk             ;
;  salidaPrueba[31] ; clk        ; 12.413 ; 12.413 ; Rise       ; clk             ;
; salidaRegB[*]     ; clk        ; 10.620 ; 10.620 ; Rise       ; clk             ;
;  salidaRegB[0]    ; clk        ; 8.914  ; 8.914  ; Rise       ; clk             ;
;  salidaRegB[1]    ; clk        ; 9.434  ; 9.434  ; Rise       ; clk             ;
;  salidaRegB[2]    ; clk        ; 8.920  ; 8.920  ; Rise       ; clk             ;
;  salidaRegB[3]    ; clk        ; 9.249  ; 9.249  ; Rise       ; clk             ;
;  salidaRegB[4]    ; clk        ; 8.986  ; 8.986  ; Rise       ; clk             ;
;  salidaRegB[5]    ; clk        ; 8.994  ; 8.994  ; Rise       ; clk             ;
;  salidaRegB[6]    ; clk        ; 8.573  ; 8.573  ; Rise       ; clk             ;
;  salidaRegB[7]    ; clk        ; 8.976  ; 8.976  ; Rise       ; clk             ;
;  salidaRegB[8]    ; clk        ; 9.000  ; 9.000  ; Rise       ; clk             ;
;  salidaRegB[9]    ; clk        ; 9.035  ; 9.035  ; Rise       ; clk             ;
;  salidaRegB[10]   ; clk        ; 9.282  ; 9.282  ; Rise       ; clk             ;
;  salidaRegB[11]   ; clk        ; 8.932  ; 8.932  ; Rise       ; clk             ;
;  salidaRegB[12]   ; clk        ; 8.921  ; 8.921  ; Rise       ; clk             ;
;  salidaRegB[13]   ; clk        ; 8.362  ; 8.362  ; Rise       ; clk             ;
;  salidaRegB[14]   ; clk        ; 9.219  ; 9.219  ; Rise       ; clk             ;
;  salidaRegB[15]   ; clk        ; 9.270  ; 9.270  ; Rise       ; clk             ;
;  salidaRegB[16]   ; clk        ; 8.969  ; 8.969  ; Rise       ; clk             ;
;  salidaRegB[17]   ; clk        ; 9.528  ; 9.528  ; Rise       ; clk             ;
;  salidaRegB[18]   ; clk        ; 9.444  ; 9.444  ; Rise       ; clk             ;
;  salidaRegB[19]   ; clk        ; 8.998  ; 8.998  ; Rise       ; clk             ;
;  salidaRegB[20]   ; clk        ; 9.453  ; 9.453  ; Rise       ; clk             ;
;  salidaRegB[21]   ; clk        ; 9.346  ; 9.346  ; Rise       ; clk             ;
;  salidaRegB[22]   ; clk        ; 8.964  ; 8.964  ; Rise       ; clk             ;
;  salidaRegB[23]   ; clk        ; 9.310  ; 9.310  ; Rise       ; clk             ;
;  salidaRegB[24]   ; clk        ; 10.620 ; 10.620 ; Rise       ; clk             ;
;  salidaRegB[25]   ; clk        ; 9.400  ; 9.400  ; Rise       ; clk             ;
;  salidaRegB[26]   ; clk        ; 9.312  ; 9.312  ; Rise       ; clk             ;
;  salidaRegB[27]   ; clk        ; 9.370  ; 9.370  ; Rise       ; clk             ;
;  salidaRegB[28]   ; clk        ; 10.173 ; 10.173 ; Rise       ; clk             ;
;  salidaRegB[29]   ; clk        ; 10.285 ; 10.285 ; Rise       ; clk             ;
;  salidaRegB[30]   ; clk        ; 8.954  ; 8.954  ; Rise       ; clk             ;
;  salidaRegB[31]   ; clk        ; 10.024 ; 10.024 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; estado3[*]        ; clk        ; 19.769 ; 19.769 ; Rise       ; clk             ;
;  estado3[0]       ; clk        ; 20.260 ; 20.260 ; Rise       ; clk             ;
;  estado3[1]       ; clk        ; 20.210 ; 20.210 ; Rise       ; clk             ;
;  estado3[2]       ; clk        ; 20.012 ; 20.012 ; Rise       ; clk             ;
;  estado3[3]       ; clk        ; 19.769 ; 19.769 ; Rise       ; clk             ;
;  estado3[4]       ; clk        ; 21.011 ; 21.011 ; Rise       ; clk             ;
;  estado3[5]       ; clk        ; 22.152 ; 22.152 ; Rise       ; clk             ;
;  estado3[6]       ; clk        ; 20.300 ; 20.300 ; Rise       ; clk             ;
; estado4[*]        ; clk        ; 19.203 ; 19.203 ; Rise       ; clk             ;
;  estado4[0]       ; clk        ; 20.262 ; 20.262 ; Rise       ; clk             ;
;  estado4[1]       ; clk        ; 19.203 ; 19.203 ; Rise       ; clk             ;
;  estado4[2]       ; clk        ; 20.462 ; 20.462 ; Rise       ; clk             ;
;  estado4[3]       ; clk        ; 19.799 ; 19.799 ; Rise       ; clk             ;
;  estado4[4]       ; clk        ; 20.420 ; 20.420 ; Rise       ; clk             ;
;  estado4[5]       ; clk        ; 19.485 ; 19.485 ; Rise       ; clk             ;
;  estado4[6]       ; clk        ; 20.427 ; 20.427 ; Rise       ; clk             ;
; salidaMemRead     ; clk        ; 7.192  ; 7.192  ; Rise       ; clk             ;
; salidaMemWrite    ; clk        ; 6.340  ; 6.340  ; Rise       ; clk             ;
; salidaPrueba[*]   ; clk        ; 8.614  ; 8.614  ; Rise       ; clk             ;
;  salidaPrueba[0]  ; clk        ; 9.957  ; 9.957  ; Rise       ; clk             ;
;  salidaPrueba[1]  ; clk        ; 10.295 ; 10.295 ; Rise       ; clk             ;
;  salidaPrueba[2]  ; clk        ; 10.532 ; 10.532 ; Rise       ; clk             ;
;  salidaPrueba[3]  ; clk        ; 10.149 ; 10.149 ; Rise       ; clk             ;
;  salidaPrueba[4]  ; clk        ; 9.871  ; 9.871  ; Rise       ; clk             ;
;  salidaPrueba[5]  ; clk        ; 10.044 ; 10.044 ; Rise       ; clk             ;
;  salidaPrueba[6]  ; clk        ; 10.327 ; 10.327 ; Rise       ; clk             ;
;  salidaPrueba[7]  ; clk        ; 10.285 ; 10.285 ; Rise       ; clk             ;
;  salidaPrueba[8]  ; clk        ; 11.655 ; 11.655 ; Rise       ; clk             ;
;  salidaPrueba[9]  ; clk        ; 9.910  ; 9.910  ; Rise       ; clk             ;
;  salidaPrueba[10] ; clk        ; 9.922  ; 9.922  ; Rise       ; clk             ;
;  salidaPrueba[11] ; clk        ; 9.984  ; 9.984  ; Rise       ; clk             ;
;  salidaPrueba[12] ; clk        ; 11.103 ; 11.103 ; Rise       ; clk             ;
;  salidaPrueba[13] ; clk        ; 10.463 ; 10.463 ; Rise       ; clk             ;
;  salidaPrueba[14] ; clk        ; 9.659  ; 9.659  ; Rise       ; clk             ;
;  salidaPrueba[15] ; clk        ; 9.810  ; 9.810  ; Rise       ; clk             ;
;  salidaPrueba[16] ; clk        ; 9.265  ; 9.265  ; Rise       ; clk             ;
;  salidaPrueba[17] ; clk        ; 9.268  ; 9.268  ; Rise       ; clk             ;
;  salidaPrueba[18] ; clk        ; 9.686  ; 9.686  ; Rise       ; clk             ;
;  salidaPrueba[19] ; clk        ; 9.316  ; 9.316  ; Rise       ; clk             ;
;  salidaPrueba[20] ; clk        ; 9.143  ; 9.143  ; Rise       ; clk             ;
;  salidaPrueba[21] ; clk        ; 9.316  ; 9.316  ; Rise       ; clk             ;
;  salidaPrueba[22] ; clk        ; 10.078 ; 10.078 ; Rise       ; clk             ;
;  salidaPrueba[23] ; clk        ; 9.642  ; 9.642  ; Rise       ; clk             ;
;  salidaPrueba[24] ; clk        ; 8.614  ; 8.614  ; Rise       ; clk             ;
;  salidaPrueba[25] ; clk        ; 9.275  ; 9.275  ; Rise       ; clk             ;
;  salidaPrueba[26] ; clk        ; 10.154 ; 10.154 ; Rise       ; clk             ;
;  salidaPrueba[27] ; clk        ; 9.396  ; 9.396  ; Rise       ; clk             ;
;  salidaPrueba[28] ; clk        ; 9.706  ; 9.706  ; Rise       ; clk             ;
;  salidaPrueba[29] ; clk        ; 9.828  ; 9.828  ; Rise       ; clk             ;
;  salidaPrueba[30] ; clk        ; 9.243  ; 9.243  ; Rise       ; clk             ;
;  salidaPrueba[31] ; clk        ; 9.655  ; 9.655  ; Rise       ; clk             ;
; salidaRegB[*]     ; clk        ; 8.362  ; 8.362  ; Rise       ; clk             ;
;  salidaRegB[0]    ; clk        ; 8.914  ; 8.914  ; Rise       ; clk             ;
;  salidaRegB[1]    ; clk        ; 9.434  ; 9.434  ; Rise       ; clk             ;
;  salidaRegB[2]    ; clk        ; 8.920  ; 8.920  ; Rise       ; clk             ;
;  salidaRegB[3]    ; clk        ; 9.249  ; 9.249  ; Rise       ; clk             ;
;  salidaRegB[4]    ; clk        ; 8.986  ; 8.986  ; Rise       ; clk             ;
;  salidaRegB[5]    ; clk        ; 8.994  ; 8.994  ; Rise       ; clk             ;
;  salidaRegB[6]    ; clk        ; 8.573  ; 8.573  ; Rise       ; clk             ;
;  salidaRegB[7]    ; clk        ; 8.976  ; 8.976  ; Rise       ; clk             ;
;  salidaRegB[8]    ; clk        ; 9.000  ; 9.000  ; Rise       ; clk             ;
;  salidaRegB[9]    ; clk        ; 9.035  ; 9.035  ; Rise       ; clk             ;
;  salidaRegB[10]   ; clk        ; 9.282  ; 9.282  ; Rise       ; clk             ;
;  salidaRegB[11]   ; clk        ; 8.932  ; 8.932  ; Rise       ; clk             ;
;  salidaRegB[12]   ; clk        ; 8.921  ; 8.921  ; Rise       ; clk             ;
;  salidaRegB[13]   ; clk        ; 8.362  ; 8.362  ; Rise       ; clk             ;
;  salidaRegB[14]   ; clk        ; 9.219  ; 9.219  ; Rise       ; clk             ;
;  salidaRegB[15]   ; clk        ; 9.270  ; 9.270  ; Rise       ; clk             ;
;  salidaRegB[16]   ; clk        ; 8.969  ; 8.969  ; Rise       ; clk             ;
;  salidaRegB[17]   ; clk        ; 9.528  ; 9.528  ; Rise       ; clk             ;
;  salidaRegB[18]   ; clk        ; 9.444  ; 9.444  ; Rise       ; clk             ;
;  salidaRegB[19]   ; clk        ; 8.998  ; 8.998  ; Rise       ; clk             ;
;  salidaRegB[20]   ; clk        ; 9.453  ; 9.453  ; Rise       ; clk             ;
;  salidaRegB[21]   ; clk        ; 9.346  ; 9.346  ; Rise       ; clk             ;
;  salidaRegB[22]   ; clk        ; 8.964  ; 8.964  ; Rise       ; clk             ;
;  salidaRegB[23]   ; clk        ; 9.310  ; 9.310  ; Rise       ; clk             ;
;  salidaRegB[24]   ; clk        ; 10.620 ; 10.620 ; Rise       ; clk             ;
;  salidaRegB[25]   ; clk        ; 9.400  ; 9.400  ; Rise       ; clk             ;
;  salidaRegB[26]   ; clk        ; 9.312  ; 9.312  ; Rise       ; clk             ;
;  salidaRegB[27]   ; clk        ; 9.370  ; 9.370  ; Rise       ; clk             ;
;  salidaRegB[28]   ; clk        ; 10.173 ; 10.173 ; Rise       ; clk             ;
;  salidaRegB[29]   ; clk        ; 10.285 ; 10.285 ; Rise       ; clk             ;
;  salidaRegB[30]   ; clk        ; 8.954  ; 8.954  ; Rise       ; clk             ;
;  salidaRegB[31]   ; clk        ; 10.024 ; 10.024 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; uControl:unidadControl|aluOP[0] ; -55.274 ; -1834.680     ;
; InstructionReg:IR|sal[0]        ; -52.971 ; -1690.354     ;
; clk                             ; -3.305  ; -246.173      ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; InstructionReg:IR|sal[0]        ; -3.848 ; -115.279      ;
; clk                             ; -3.736 ; -54.017       ;
; uControl:unidadControl|aluOP[0] ; -1.545 ; -51.578       ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.880 ; -420.462      ;
; InstructionReg:IR|sal[0]        ; 0.500  ; 0.000         ;
; uControl:unidadControl|aluOP[0] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uControl:unidadControl|aluOP[0]'                                                                                                                                                                 ;
+---------+----------------------------------------------------------------------------------------------+------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                    ; To Node          ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------+------------------+--------------+---------------------------------+--------------+------------+------------+
; -55.274 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.379      ; 55.751     ;
; -55.251 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[11] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.384      ; 55.733     ;
; -55.250 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.380      ; 55.731     ;
; -55.243 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.725     ;
; -55.226 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.702     ;
; -55.198 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.379      ; 55.675     ;
; -55.188 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.387      ; 55.669     ;
; -55.184 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[8]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.387      ; 55.667     ;
; -55.178 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.375      ; 55.656     ;
; -55.175 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[29] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.360      ; 55.645     ;
; -55.175 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[11] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.384      ; 55.657     ;
; -55.174 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.380      ; 55.655     ;
; -55.167 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.649     ;
; -55.151 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.379      ; 55.628     ;
; -55.150 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.626     ;
; -55.128 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[11] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.384      ; 55.610     ;
; -55.127 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.380      ; 55.608     ;
; -55.124 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.379      ; 55.601     ;
; -55.121 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.376      ; 55.595     ;
; -55.120 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.378      ; 55.594     ;
; -55.120 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.602     ;
; -55.112 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.387      ; 55.593     ;
; -55.110 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.598     ;
; -55.108 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.379      ; 55.585     ;
; -55.108 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[8]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.387      ; 55.591     ;
; -55.103 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.579     ;
; -55.102 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.375      ; 55.580     ;
; -55.101 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[11] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.384      ; 55.583     ;
; -55.100 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.380      ; 55.581     ;
; -55.099 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.376      ; 55.574     ;
; -55.099 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[29] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.360      ; 55.569     ;
; -55.093 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.575     ;
; -55.091 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[28] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.379      ; 55.572     ;
; -55.085 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[11] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.384      ; 55.567     ;
; -55.084 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[21] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.572     ;
; -55.084 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.380      ; 55.565     ;
; -55.077 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.559     ;
; -55.076 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.552     ;
; -55.067 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.371      ; 55.540     ;
; -55.065 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.387      ; 55.546     ;
; -55.064 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.550     ;
; -55.061 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[8]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.387      ; 55.544     ;
; -55.060 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[26] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.371      ; 55.545     ;
; -55.060 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.536     ;
; -55.055 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.375      ; 55.533     ;
; -55.052 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[29] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.360      ; 55.522     ;
; -55.046 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[27] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.369      ; 55.516     ;
; -55.045 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.376      ; 55.519     ;
; -55.044 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.378      ; 55.518     ;
; -55.042 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[6]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.379      ; 55.519     ;
; -55.038 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.387      ; 55.519     ;
; -55.034 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[8]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.387      ; 55.517     ;
; -55.034 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.522     ;
; -55.028 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.375      ; 55.506     ;
; -55.025 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[29] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.360      ; 55.495     ;
; -55.023 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.376      ; 55.498     ;
; -55.022 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.387      ; 55.503     ;
; -55.019 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[11] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.384      ; 55.501     ;
; -55.018 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[13] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.380      ; 55.499     ;
; -55.018 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[8]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.387      ; 55.501     ;
; -55.015 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[28] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.379      ; 55.496     ;
; -55.012 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.375      ; 55.490     ;
; -55.011 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[5]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.493     ;
; -55.010 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[14] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.373      ; 55.494     ;
; -55.009 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[29] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.360      ; 55.479     ;
; -55.008 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[21] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.496     ;
; -54.998 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.376      ; 55.472     ;
; -54.997 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[23] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.380      ; 55.488     ;
; -54.997 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.378      ; 55.471     ;
; -54.994 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[19] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.469     ;
; -54.994 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[2]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.381      ; 55.471     ;
; -54.994 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[3]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.470     ;
; -54.991 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[24] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.376      ; 55.468     ;
; -54.991 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.371      ; 55.464     ;
; -54.988 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[30] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.378      ; 55.466     ;
; -54.988 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[18] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.474     ;
; -54.987 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.475     ;
; -54.985 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[20] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.376      ; 55.463     ;
; -54.984 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[26] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.371      ; 55.469     ;
; -54.983 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[12] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.467     ;
; -54.980 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[25] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.380      ; 55.469     ;
; -54.976 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[22] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.370      ; 55.455     ;
; -54.976 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.376      ; 55.451     ;
; -54.971 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.376      ; 55.445     ;
; -54.970 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.378      ; 55.444     ;
; -54.970 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[27] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.369      ; 55.440     ;
; -54.968 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[28] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.379      ; 55.449     ;
; -54.961 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[21] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.449     ;
; -54.960 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.448     ;
; -54.956 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[16] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.387      ; 55.437     ;
; -54.955 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[9]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.376      ; 55.429     ;
; -54.954 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[15] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.378      ; 55.428     ;
; -54.952 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[8]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.387      ; 55.435     ;
; -54.949 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[10] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.376      ; 55.424     ;
; -54.946 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[1]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.384      ; 55.438     ;
; -54.946 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[7]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.375      ; 55.424     ;
; -54.944 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[0]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.377      ; 55.432     ;
; -54.944 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[4]  ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.371      ; 55.417     ;
; -54.943 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[29] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.360      ; 55.413     ;
; -54.941 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[28] ; clk          ; uControl:unidadControl|aluOP[0] ; 0.500        ; 0.379      ; 55.422     ;
+---------+----------------------------------------------------------------------------------------------+------------------+--------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'InstructionReg:IR|sal[0]'                                                                                                                                                                 ;
+---------+----------------------------------------------------------------------------------------------+------------------+--------------+--------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                    ; To Node          ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------+------------------+--------------+--------------------------+--------------+------------+------------+
; -52.971 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.682      ; 55.751     ;
; -52.948 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[11] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.687      ; 55.733     ;
; -52.947 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.683      ; 55.731     ;
; -52.940 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.725     ;
; -52.923 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.702     ;
; -52.895 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.682      ; 55.675     ;
; -52.885 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.690      ; 55.669     ;
; -52.881 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[8]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.690      ; 55.667     ;
; -52.875 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.678      ; 55.656     ;
; -52.872 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[29] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.663      ; 55.645     ;
; -52.872 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[11] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.687      ; 55.657     ;
; -52.871 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.683      ; 55.655     ;
; -52.864 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.649     ;
; -52.848 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.682      ; 55.628     ;
; -52.847 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.626     ;
; -52.825 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[11] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.687      ; 55.610     ;
; -52.824 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.683      ; 55.608     ;
; -52.821 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.682      ; 55.601     ;
; -52.818 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.679      ; 55.595     ;
; -52.817 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.681      ; 55.594     ;
; -52.817 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.602     ;
; -52.809 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.690      ; 55.593     ;
; -52.807 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.598     ;
; -52.805 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.682      ; 55.585     ;
; -52.805 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[8]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.690      ; 55.591     ;
; -52.800 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.579     ;
; -52.799 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.678      ; 55.580     ;
; -52.798 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[11] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.687      ; 55.583     ;
; -52.797 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.683      ; 55.581     ;
; -52.796 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.679      ; 55.574     ;
; -52.796 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[29] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.663      ; 55.569     ;
; -52.790 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.575     ;
; -52.788 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[28] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.682      ; 55.572     ;
; -52.782 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[11] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.687      ; 55.567     ;
; -52.781 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[21] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.572     ;
; -52.781 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.683      ; 55.565     ;
; -52.774 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.559     ;
; -52.773 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.552     ;
; -52.764 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.674      ; 55.540     ;
; -52.762 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.690      ; 55.546     ;
; -52.761 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.550     ;
; -52.758 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[8]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.690      ; 55.544     ;
; -52.757 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[26] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.674      ; 55.545     ;
; -52.757 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.536     ;
; -52.752 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.678      ; 55.533     ;
; -52.749 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[29] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.663      ; 55.522     ;
; -52.743 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[27] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.672      ; 55.516     ;
; -52.742 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.679      ; 55.519     ;
; -52.741 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.681      ; 55.518     ;
; -52.739 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[6]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.682      ; 55.519     ;
; -52.735 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.690      ; 55.519     ;
; -52.731 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[8]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.690      ; 55.517     ;
; -52.731 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.522     ;
; -52.725 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.678      ; 55.506     ;
; -52.722 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[29] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.663      ; 55.495     ;
; -52.720 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.679      ; 55.498     ;
; -52.719 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.690      ; 55.503     ;
; -52.716 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[11] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.687      ; 55.501     ;
; -52.715 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[13] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.683      ; 55.499     ;
; -52.715 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[8]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.690      ; 55.501     ;
; -52.712 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[28] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.682      ; 55.496     ;
; -52.709 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.678      ; 55.490     ;
; -52.708 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[5]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.493     ;
; -52.707 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[14] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.676      ; 55.494     ;
; -52.706 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[29] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.663      ; 55.479     ;
; -52.705 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[21] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.496     ;
; -52.695 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.679      ; 55.472     ;
; -52.694 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[23] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.683      ; 55.488     ;
; -52.694 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.681      ; 55.471     ;
; -52.691 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[19] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.469     ;
; -52.691 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[2]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.684      ; 55.471     ;
; -52.691 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[3]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.470     ;
; -52.688 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[24] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.679      ; 55.468     ;
; -52.688 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.674      ; 55.464     ;
; -52.685 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[30] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.681      ; 55.466     ;
; -52.685 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[18] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.474     ;
; -52.684 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.475     ;
; -52.682 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[20] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.679      ; 55.463     ;
; -52.681 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[26] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.674      ; 55.469     ;
; -52.680 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[12] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.467     ;
; -52.677 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[25] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.683      ; 55.469     ;
; -52.673 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[22] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.673      ; 55.455     ;
; -52.673 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.679      ; 55.451     ;
; -52.668 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.679      ; 55.445     ;
; -52.667 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.681      ; 55.444     ;
; -52.667 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a30 ; Alu:aAlu|res[27] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.672      ; 55.440     ;
; -52.665 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[28] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.682      ; 55.449     ;
; -52.658 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[21] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.449     ;
; -52.657 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.448     ;
; -52.653 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[16] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.690      ; 55.437     ;
; -52.652 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[9]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.679      ; 55.429     ;
; -52.651 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[15] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.681      ; 55.428     ;
; -52.649 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[8]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.690      ; 55.435     ;
; -52.646 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[10] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.679      ; 55.424     ;
; -52.643 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a29 ; Alu:aAlu|res[1]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.687      ; 55.438     ;
; -52.643 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[7]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.678      ; 55.424     ;
; -52.641 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a27 ; Alu:aAlu|res[0]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.680      ; 55.432     ;
; -52.641 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; Alu:aAlu|res[4]  ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.674      ; 55.417     ;
; -52.640 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a28 ; Alu:aAlu|res[29] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.663      ; 55.413     ;
; -52.638 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a26 ; Alu:aAlu|res[28] ; clk          ; InstructionReg:IR|sal[0] ; 0.500        ; 2.682      ; 55.422     ;
+---------+----------------------------------------------------------------------------------------------+------------------+--------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                      ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -3.305 ; Alu:aAlu|res[8]                                                                                                ; PC:cPC|pcAc[8]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.842     ; 0.995      ;
; -3.300 ; Alu:aAlu|res[16]                                                                                               ; PC:cPC|pcAc[16]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.827     ; 1.005      ;
; -3.178 ; Alu:aAlu|res[10]                                                                                               ; PC:cPC|pcAc[10]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.831     ; 0.879      ;
; -3.167 ; Alu:aAlu|res[28]                                                                                               ; PC:cPC|pcAc[28]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.849     ; 0.850      ;
; -3.129 ; Alu:aAlu|res[19]                                                                                               ; PC:cPC|pcAc[19]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.817     ; 0.844      ;
; -3.126 ; Alu:aAlu|res[0]                                                                                                ; PC:cPC|pcAc[0]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.890     ; 0.768      ;
; -3.121 ; Alu:aAlu|res[27]                                                                                               ; PC:cPC|pcAc[27]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.839     ; 0.814      ;
; -3.068 ; Alu:aAlu|res[20]                                                                                               ; PC:cPC|pcAc[20]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.816     ; 0.784      ;
; -3.067 ; Alu:aAlu|res[7]                                                                                                ; PC:cPC|pcAc[7]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.830     ; 0.769      ;
; -3.061 ; Alu:aAlu|res[9]                                                                                                ; PC:cPC|pcAc[9]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.831     ; 0.762      ;
; -3.057 ; Alu:aAlu|res[5]                                                                                                ; PC:cPC|pcAc[5]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.927     ; 0.662      ;
; -3.053 ; Alu:aAlu|res[18]                                                                                               ; PC:cPC|pcAc[18]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.817     ; 0.768      ;
; -3.041 ; Alu:aAlu|res[3]                                                                                                ; PC:cPC|pcAc[3]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.927     ; 0.646      ;
; -3.031 ; Alu:aAlu|res[26]                                                                                               ; PC:cPC|pcAc[26]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.841     ; 0.722      ;
; -3.015 ; Alu:aAlu|res[30]                                                                                               ; PC:cPC|pcAc[30]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.998     ; 0.549      ;
; -3.014 ; Alu:aAlu|res[1]                                                                                                ; PC:cPC|pcAc[1]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.897     ; 0.649      ;
; -3.009 ; Alu:aAlu|res[22]                                                                                               ; PC:cPC|pcAc[22]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.825     ; 0.716      ;
; -2.990 ; Alu:aAlu|res[17]                                                                                               ; PC:cPC|pcAc[17]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.873     ; 0.649      ;
; -2.973 ; Alu:aAlu|res[24]                                                                                               ; PC:cPC|pcAc[24]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.889     ; 0.616      ;
; -2.971 ; Alu:aAlu|res[4]                                                                                                ; PC:cPC|pcAc[4]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.921     ; 0.582      ;
; -2.968 ; Alu:aAlu|res[23]                                                                                               ; PC:cPC|pcAc[23]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.835     ; 0.665      ;
; -2.960 ; Alu:aAlu|res[12]                                                                                               ; PC:cPC|pcAc[12]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.868     ; 0.624      ;
; -2.957 ; Alu:aAlu|res[21]                                                                                               ; PC:cPC|pcAc[21]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.832     ; 0.657      ;
; -2.946 ; Alu:aAlu|res[14]                                                                                               ; PC:cPC|pcAc[14]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.813     ; 0.665      ;
; -2.911 ; Alu:aAlu|res[15]                                                                                               ; PC:cPC|pcAc[15]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.998     ; 0.445      ;
; -2.878 ; Alu:aAlu|res[11]                                                                                               ; PC:cPC|pcAc[11]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.887     ; 0.523      ;
; -2.878 ; Alu:aAlu|res[2]                                                                                                ; PC:cPC|pcAc[2]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.894     ; 0.516      ;
; -2.861 ; Alu:aAlu|res[31]                                                                                               ; PC:cPC|pcAc[31]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.837     ; 0.556      ;
; -2.843 ; Alu:aAlu|res[13]                                                                                               ; PC:cPC|pcAc[13]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.871     ; 0.504      ;
; -2.803 ; Alu:aAlu|res[6]                                                                                                ; PC:cPC|pcAc[6]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.929     ; 0.406      ;
; -2.792 ; Alu:aAlu|res[25]                                                                                               ; PC:cPC|pcAc[25]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.930     ; 0.394      ;
; -2.739 ; Alu:aAlu|res[16]                                                                                               ; Registro:regAluOut|temp[16]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.967     ; 0.304      ;
; -2.623 ; Alu:aAlu|res[3]                                                                                                ; Registro:regAluOut|temp[3]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.857     ; 0.298      ;
; -2.565 ; Alu:aAlu|res[26]                                                                                               ; Registro:regAluOut|temp[26]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.055     ; 0.042      ;
; -2.538 ; Alu:aAlu|res[18]                                                                                               ; Registro:regAluOut|temp[18]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.028     ; 0.042      ;
; -2.537 ; Alu:aAlu|res[5]                                                                                                ; Registro:regAluOut|temp[5]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.853     ; 0.216      ;
; -2.528 ; Alu:aAlu|res[19]                                                                                               ; Registro:regAluOut|temp[19]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.018     ; 0.042      ;
; -2.523 ; Alu:aAlu|res[20]                                                                                               ; Registro:regAluOut|temp[20]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -3.013     ; 0.042      ;
; -2.508 ; Alu:aAlu|res[28]                                                                                               ; Registro:regAluOut|temp[28]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.998     ; 0.042      ;
; -2.494 ; Alu:aAlu|res[29]                                                                                               ; PC:cPC|pcAc[29]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.813     ; 0.213      ;
; -2.488 ; Alu:aAlu|res[9]                                                                                                ; Registro:regAluOut|temp[9]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.978     ; 0.042      ;
; -2.477 ; Alu:aAlu|res[8]                                                                                                ; Registro:regAluOut|temp[8]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.967     ; 0.042      ;
; -2.473 ; Alu:aAlu|res[27]                                                                                               ; Registro:regAluOut|temp[27]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.963     ; 0.042      ;
; -2.451 ; Alu:aAlu|res[14]                                                                                               ; Registro:regAluOut|temp[14]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.941     ; 0.042      ;
; -2.444 ; Alu:aAlu|res[11]                                                                                               ; Registro:regAluOut|temp[11]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.934     ; 0.042      ;
; -2.442 ; Alu:aAlu|res[17]                                                                                               ; Registro:regAluOut|temp[17]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.932     ; 0.042      ;
; -2.440 ; Alu:aAlu|res[22]                                                                                               ; Registro:regAluOut|temp[22]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.930     ; 0.042      ;
; -2.435 ; Alu:aAlu|res[24]                                                                                               ; Registro:regAluOut|temp[24]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.925     ; 0.042      ;
; -2.424 ; Alu:aAlu|res[12]                                                                                               ; Registro:regAluOut|temp[12]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.914     ; 0.042      ;
; -2.424 ; Alu:aAlu|res[6]                                                                                                ; Registro:regAluOut|temp[6]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.914     ; 0.042      ;
; -2.423 ; Alu:aAlu|res[30]                                                                                               ; Registro:regAluOut|temp[30]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.913     ; 0.042      ;
; -2.421 ; Alu:aAlu|res[15]                                                                                               ; Registro:regAluOut|temp[15]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.911     ; 0.042      ;
; -2.420 ; Alu:aAlu|res[21]                                                                                               ; Registro:regAluOut|temp[21]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.910     ; 0.042      ;
; -2.413 ; Alu:aAlu|res[23]                                                                                               ; Registro:regAluOut|temp[23]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.903     ; 0.042      ;
; -2.413 ; Alu:aAlu|res[13]                                                                                               ; Registro:regAluOut|temp[13]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.903     ; 0.042      ;
; -2.410 ; Alu:aAlu|res[2]                                                                                                ; Registro:regAluOut|temp[2]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.900     ; 0.042      ;
; -2.409 ; Alu:aAlu|res[25]                                                                                               ; Registro:regAluOut|temp[25]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.899     ; 0.042      ;
; -2.407 ; Alu:aAlu|res[1]                                                                                                ; Registro:regAluOut|temp[1]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.897     ; 0.042      ;
; -2.407 ; Alu:aAlu|res[31]                                                                                               ; Registro:regAluOut|temp[31]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.897     ; 0.042      ;
; -2.380 ; Alu:aAlu|res[0]                                                                                                ; Registro:regAluOut|temp[0]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.870     ; 0.042      ;
; -2.374 ; Alu:aAlu|res[7]                                                                                                ; Registro:regAluOut|temp[7]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.864     ; 0.042      ;
; -2.371 ; Alu:aAlu|res[10]                                                                                               ; Registro:regAluOut|temp[10]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.861     ; 0.042      ;
; -2.368 ; Alu:aAlu|res[4]                                                                                                ; Registro:regAluOut|temp[4]                                                                   ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.858     ; 0.042      ;
; -2.252 ; Alu:aAlu|res[29]                                                                                               ; Registro:regAluOut|temp[29]                                                                  ; InstructionReg:IR|sal[0]        ; clk         ; 0.500        ; -2.742     ; 0.042      ;
; -1.865 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[15]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.794     ; 1.103      ;
; -1.746 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[25]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.724     ; 1.054      ;
; -1.746 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[6]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.724     ; 1.054      ;
; -1.746 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[5]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.724     ; 1.054      ;
; -1.746 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[4]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.724     ; 1.054      ;
; -1.746 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[3]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.724     ; 1.054      ;
; -1.745 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[30]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.794     ; 0.983      ;
; -1.685 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[17]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.665     ; 1.052      ;
; -1.685 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[13]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.665     ; 1.052      ;
; -1.685 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[12]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.665     ; 1.052      ;
; -1.637 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[11]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.677     ; 0.992      ;
; -1.605 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[10]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.629     ; 1.008      ;
; -1.605 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[9]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.629     ; 1.008      ;
; -1.605 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[8]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.629     ; 1.008      ;
; -1.605 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[7]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.629     ; 1.008      ;
; -1.586 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[31]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.627     ; 0.991      ;
; -1.586 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[29]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.627     ; 0.991      ;
; -1.585 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[23]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.629     ; 0.988      ;
; -1.585 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[22]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.629     ; 0.988      ;
; -1.585 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[21]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.629     ; 0.988      ;
; -1.563 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[24]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.687     ; 0.908      ;
; -1.563 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[2]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.687     ; 0.908      ;
; -1.563 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[1]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.687     ; 0.908      ;
; -1.563 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[0]                                                                               ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.687     ; 0.908      ;
; -1.502 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[28]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.644     ; 0.890      ;
; -1.502 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[27]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.644     ; 0.890      ;
; -1.502 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[26]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.644     ; 0.890      ;
; -1.451 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[20]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.614     ; 0.869      ;
; -1.451 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[19]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.614     ; 0.869      ;
; -1.451 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[18]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.614     ; 0.869      ;
; -1.451 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[16]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.614     ; 0.869      ;
; -1.451 ; Alu:aAlu|br                                                                                                    ; PC:cPC|pcAc[14]                                                                              ; InstructionReg:IR|sal[0]        ; clk         ; 1.000        ; -1.614     ; 0.869      ;
; -1.002 ; Alu:aAlu|res[8]                                                                                                ; PC:cPC|pcAc[8]                                                                               ; uControl:unidadControl|aluOP[0] ; clk         ; 0.500        ; -0.539     ; 0.995      ;
; -0.997 ; Alu:aAlu|res[16]                                                                                               ; PC:cPC|pcAc[16]                                                                              ; uControl:unidadControl|aluOP[0] ; clk         ; 0.500        ; -0.524     ; 1.005      ;
; -0.981 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; clk                             ; clk         ; 1.000        ; -0.020     ; 1.960      ;
; -0.981 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a31 ; clk                             ; clk         ; 1.000        ; -0.020     ; 1.960      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'InstructionReg:IR|sal[0]'                                                                                                                       ;
+--------+---------------------------------+------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node          ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -3.848 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.572      ; 0.865      ;
; -3.837 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.573      ; 0.877      ;
; -3.821 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.574      ; 0.894      ;
; -3.717 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.567      ; 0.991      ;
; -3.682 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.580      ; 1.039      ;
; -3.678 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.572      ; 1.035      ;
; -3.671 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.556      ; 1.026      ;
; -3.667 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.577      ; 1.051      ;
; -3.660 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.576      ; 1.057      ;
; -3.619 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.580      ; 1.102      ;
; -3.612 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.571      ; 1.100      ;
; -3.603 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.578      ; 1.116      ;
; -3.601 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.569      ; 1.109      ;
; -3.587 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.575      ; 1.129      ;
; -3.587 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.574      ; 1.128      ;
; -3.582 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.566      ; 1.125      ;
; -3.575 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.573      ; 1.139      ;
; -3.540 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.580      ; 1.181      ;
; -3.533 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.573      ; 1.181      ;
; -3.532 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.573      ; 1.182      ;
; -3.526 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.576      ; 1.191      ;
; -3.525 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.576      ; 1.192      ;
; -3.485 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.567      ; 1.223      ;
; -3.468 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.573      ; 1.246      ;
; -3.445 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.572      ; 1.268      ;
; -3.382 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.565      ; 1.324      ;
; -3.372 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.573      ; 1.342      ;
; -3.370 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.572      ; 1.343      ;
; -3.364 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.575      ; 1.352      ;
; -3.348 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.572      ; 0.865      ;
; -3.337 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.573      ; 0.877      ;
; -3.321 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.574      ; 0.894      ;
; -3.240 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.573      ; 1.474      ;
; -3.217 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.567      ; 0.991      ;
; -3.198 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.583      ; 1.526      ;
; -3.197 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 4.583      ; 1.527      ;
; -3.182 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.580      ; 1.039      ;
; -3.178 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.572      ; 1.035      ;
; -3.171 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.556      ; 1.026      ;
; -3.167 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.577      ; 1.051      ;
; -3.160 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.576      ; 1.057      ;
; -3.119 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.580      ; 1.102      ;
; -3.112 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.571      ; 1.100      ;
; -3.103 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.578      ; 1.116      ;
; -3.101 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.569      ; 1.109      ;
; -3.087 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.575      ; 1.129      ;
; -3.087 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.574      ; 1.128      ;
; -3.082 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.566      ; 1.125      ;
; -3.075 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.573      ; 1.139      ;
; -3.040 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.580      ; 1.181      ;
; -3.033 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.573      ; 1.181      ;
; -3.032 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.573      ; 1.182      ;
; -3.026 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.576      ; 1.191      ;
; -3.025 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.576      ; 1.192      ;
; -2.985 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.567      ; 1.223      ;
; -2.968 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.573      ; 1.246      ;
; -2.945 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.572      ; 1.268      ;
; -2.882 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.565      ; 1.324      ;
; -2.872 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.573      ; 1.342      ;
; -2.870 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.572      ; 1.343      ;
; -2.864 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.575      ; 1.352      ;
; -2.740 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.573      ; 1.474      ;
; -2.698 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.583      ; 1.526      ;
; -2.697 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 4.583      ; 1.527      ;
; -2.252 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[31] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.580      ; 2.469      ;
; -2.031 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[30] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.574      ; 2.684      ;
; -1.931 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[1]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.580      ; 2.790      ;
; -1.803 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[0]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.573      ; 2.911      ;
; -1.755 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|br      ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; 0.000        ; 3.370      ; 1.756      ;
; -1.752 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[31] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 4.580      ; 2.469      ;
; -1.746 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[3]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.573      ; 2.968      ;
; -1.742 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[4]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.567      ; 2.966      ;
; -1.708 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[29] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.556      ; 2.989      ;
; -1.682 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[5]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.573      ; 3.032      ;
; -1.670 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[6]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.575      ; 3.046      ;
; -1.657 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[2]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.577      ; 3.061      ;
; -1.616 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[9]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.572      ; 3.097      ;
; -1.568 ; PC:cPC|pcAc[29]                 ; Alu:aAlu|res[29] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 2.813      ; 0.745      ;
; -1.549 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[7]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.571      ; 3.163      ;
; -1.537 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[27] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.565      ; 3.169      ;
; -1.531 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[30] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 4.574      ; 2.684      ;
; -1.496 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[23] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.576      ; 3.221      ;
; -1.490 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[8]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.583      ; 3.234      ;
; -1.484 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[26] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.567      ; 3.224      ;
; -1.431 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[1]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 4.580      ; 2.790      ;
; -1.379 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[11] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.580      ; 3.342      ;
; -1.363 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[14] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.569      ; 3.347      ;
; -1.356 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[28] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.575      ; 3.360      ;
; -1.355 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[10] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.572      ; 3.358      ;
; -1.354 ; PC:cPC|pcAc[15]                 ; Alu:aAlu|res[15] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 2.998      ; 1.144      ;
; -1.339 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[21] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.573      ; 3.375      ;
; -1.334 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[12] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.573      ; 3.380      ;
; -1.321 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[15] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.574      ; 3.394      ;
; -1.303 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[0]  ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; -0.500       ; 4.573      ; 2.911      ;
; -1.301 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[13] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.576      ; 3.416      ;
; -1.281 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|br      ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 3.370      ; 2.230      ;
; -1.274 ; PC:cPC|pcAc[17]                 ; Alu:aAlu|res[17] ; clk                             ; InstructionReg:IR|sal[0] ; -0.500       ; 2.873      ; 1.099      ;
; -1.266 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[17] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.578      ; 3.453      ;
; -1.255 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|br      ; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0] ; -0.500       ; 3.370      ; 1.756      ;
; -1.251 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|res[25] ; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0] ; 0.000        ; 4.576      ; 3.466      ;
+--------+---------------------------------+------------------+---------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                               ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -3.736 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[2]           ; clk                      ; clk         ; 0.000        ; 4.150      ; 0.566      ;
; -3.732 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[6]           ; clk                      ; clk         ; 0.000        ; 4.150      ; 0.570      ;
; -3.706 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[2]           ; clk                      ; clk         ; 0.000        ; 4.150      ; 0.596      ;
; -3.659 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[5]           ; clk                      ; clk         ; 0.000        ; 4.131      ; 0.624      ;
; -3.647 ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[2]           ; clk                      ; clk         ; 0.000        ; 3.890      ; 0.395      ;
; -3.644 ; uControl:unidadControl|state.division       ; uControl:unidadControl|estado3[2]           ; clk                      ; clk         ; 0.000        ; 3.890      ; 0.398      ;
; -3.578 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[3]           ; clk                      ; clk         ; 0.000        ; 4.150      ; 0.724      ;
; -3.576 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[0]           ; clk                      ; clk         ; 0.000        ; 4.150      ; 0.726      ;
; -3.534 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[5]           ; clk                      ; clk         ; 0.000        ; 4.131      ; 0.749      ;
; -3.527 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[6]           ; clk                      ; clk         ; 0.000        ; 3.890      ; 0.515      ;
; -3.511 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[6]           ; clk                      ; clk         ; 0.000        ; 3.890      ; 0.531      ;
; -3.504 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[2]           ; clk                      ; clk         ; 0.000        ; 3.890      ; 0.538      ;
; -3.392 ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[5]           ; clk                      ; clk         ; 0.000        ; 3.872      ; 0.632      ;
; -3.386 ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[4]           ; clk                      ; clk         ; 0.000        ; 3.872      ; 0.638      ;
; -3.353 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[1]           ; clk                      ; clk         ; 0.000        ; 4.351      ; 1.150      ;
; -3.348 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[4]           ; clk                      ; clk         ; 0.000        ; 4.351      ; 1.155      ;
; -3.311 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[6]           ; clk                      ; clk         ; 0.000        ; 3.851      ; 0.692      ;
; -3.270 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[3]           ; clk                      ; clk         ; 0.000        ; 3.890      ; 0.772      ;
; -3.268 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[0]           ; clk                      ; clk         ; 0.000        ; 3.890      ; 0.774      ;
; -3.265 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[1]           ; clk                      ; clk         ; 0.000        ; 3.819      ; 0.706      ;
; -3.254 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[3]           ; clk                      ; clk         ; 0.000        ; 3.890      ; 0.788      ;
; -3.252 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[0]           ; clk                      ; clk         ; 0.000        ; 3.890      ; 0.790      ;
; -3.226 ; uControl:unidadControl|state.jump           ; uControl:unidadControl|estado4[3]           ; clk                      ; clk         ; 0.000        ; 3.872      ; 0.798      ;
; -3.215 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[6]           ; clk                      ; clk         ; 0.000        ; 3.901      ; 0.838      ;
; -3.188 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[3]           ; clk                      ; clk         ; 0.000        ; 4.351      ; 1.315      ;
; -3.159 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[6]           ; clk                      ; clk         ; 0.000        ; 4.383      ; 1.376      ;
; -3.156 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[4]           ; clk                      ; clk         ; 0.000        ; 3.869      ; 0.865      ;
; -3.146 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[3]           ; clk                      ; clk         ; 0.000        ; 3.819      ; 0.825      ;
; -3.075 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|estado4[5]           ; clk                      ; clk         ; 0.000        ; 3.819      ; 0.896      ;
; -3.063 ; uControl:unidadControl|state.memWriteBack   ; uControl:unidadControl|regWrite             ; clk                      ; clk         ; 0.000        ; 3.806      ; 0.895      ;
; -3.057 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado3[1]           ; clk                      ; clk         ; 0.000        ; 4.155      ; 1.250      ;
; -3.054 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[1]           ; clk                      ; clk         ; 0.000        ; 4.155      ; 1.253      ;
; -3.016 ; uControl:unidadControl|state.memAddr        ; uControl:unidadControl|estado4[3]           ; clk                      ; clk         ; 0.000        ; 4.167      ; 1.303      ;
; -2.996 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[3]           ; clk                      ; clk         ; 0.000        ; 3.869      ; 1.025      ;
; -2.979 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|estado4[5]           ; clk                      ; clk         ; 0.000        ; 3.869      ; 1.042      ;
; -2.955 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|regDst               ; clk                      ; clk         ; 0.000        ; 3.865      ; 1.062      ;
; -2.951 ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[4]           ; clk                      ; clk         ; 0.000        ; 3.907      ; 1.108      ;
; -2.949 ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|estado4[6]           ; clk                      ; clk         ; 0.000        ; 4.199      ; 1.402      ;
; -2.941 ; uControl:unidadControl|state.branchSig      ; uControl:unidadControl|estado4[6]           ; clk                      ; clk         ; 0.000        ; 3.939      ; 1.150      ;
; -2.923 ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|estado4[5]           ; clk                      ; clk         ; 0.000        ; 4.351      ; 1.580      ;
; -2.916 ; uControl:unidadControl|state.aluWriteBack   ; uControl:unidadControl|regWrite             ; clk                      ; clk         ; 0.000        ; 3.856      ; 1.092      ;
; -2.914 ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|estado4[5]           ; clk                      ; clk         ; 0.000        ; 4.167      ; 1.405      ;
; -2.909 ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|estado4[0]           ; clk                      ; clk         ; 0.000        ; 4.155      ; 1.398      ;
; -2.872 ; uControl:unidadControl|state.paso           ; uControl:unidadControl|estado4[0]           ; clk                      ; clk         ; 0.000        ; 4.155      ; 1.435      ;
; -2.869 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado4[0]           ; clk                      ; clk         ; 0.000        ; 4.155      ; 1.438      ;
; -2.862 ; uControl:unidadControl|state.division       ; uControl:unidadControl|estado3[1]           ; clk                      ; clk         ; 0.000        ; 3.895      ; 1.185      ;
; -2.848 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[1]           ; clk                      ; clk         ; 0.000        ; 3.895      ; 1.199      ;
; -2.791 ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[3]           ; clk                      ; clk         ; 0.000        ; 3.907      ; 1.268      ;
; -2.760 ; uControl:unidadControl|state.memAddr        ; uControl:unidadControl|estado4[6]           ; clk                      ; clk         ; 0.000        ; 4.199      ; 1.591      ;
; -2.752 ; uControl:unidadControl|state.addi           ; uControl:unidadControl|estado3[4]           ; clk                      ; clk         ; 0.000        ; 4.161      ; 1.561      ;
; -2.737 ; uControl:unidadControl|state.decode         ; uControl:unidadControl|estado4[6]           ; clk                      ; clk         ; 0.000        ; 3.939      ; 1.354      ;
; -2.737 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado3[1]           ; clk                      ; clk         ; 0.000        ; 3.895      ; 1.310      ;
; -2.705 ; uControl:unidadControl|state.branchSig      ; uControl:unidadControl|estado4[5]           ; clk                      ; clk         ; 0.000        ; 3.907      ; 1.354      ;
; -2.677 ; uControl:unidadControl|state.division       ; uControl:unidadControl|estado4[0]           ; clk                      ; clk         ; 0.000        ; 3.895      ; 1.370      ;
; -2.663 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado4[0]           ; clk                      ; clk         ; 0.000        ; 3.895      ; 1.384      ;
; -2.552 ; uControl:unidadControl|state.slt            ; uControl:unidadControl|estado4[0]           ; clk                      ; clk         ; 0.000        ; 3.895      ; 1.495      ;
; -2.546 ; uControl:unidadControl|state.multiplicacion ; uControl:unidadControl|estado3[4]           ; clk                      ; clk         ; 0.000        ; 3.901      ; 1.507      ;
; -2.528 ; uControl:unidadControl|state.fetch          ; uControl:unidadControl|estado4[0]           ; clk                      ; clk         ; 0.000        ; 3.895      ; 1.519      ;
; -0.685 ; InstructionReg:IR|sal[0]                    ; PC:cPC|pcAc[0]                              ; InstructionReg:IR|sal[0] ; clk         ; 0.000        ; 1.683      ; 1.291      ;
; -0.185 ; InstructionReg:IR|sal[0]                    ; PC:cPC|pcAc[0]                              ; InstructionReg:IR|sal[0] ; clk         ; -0.500       ; 1.683      ; 1.291      ;
; 0.020  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.branchSig      ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.616      ;
; 0.020  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.Execute        ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.616      ;
; 0.024  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.division       ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.620      ;
; 0.025  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.slt            ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.621      ;
; 0.027  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.multiplicacion ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.623      ;
; 0.102  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.multiplicacion ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.698      ;
; 0.108  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.Execute        ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.704      ;
; 0.129  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.slt            ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.725      ;
; 0.132  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.division       ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.728      ;
; 0.133  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.branchSig      ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.729      ;
; 0.239  ; uControl:unidadControl|state.fetch          ; uControl:unidadControl|state.decode         ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.241  ; uControl:unidadControl|state.memReadSig     ; uControl:unidadControl|memRead              ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.245  ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|memWrite             ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.248  ; InstructionReg:IR|sal[29]                   ; uControl:unidadControl|state.memWriteSig    ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; uControl:unidadControl|state.jump           ; uControl:unidadControl|PCsrc[1]             ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.252  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.paso           ; clk                      ; clk         ; 0.000        ; 0.184      ; 0.588      ;
; 0.254  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.slt            ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.850      ;
; 0.256  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.addi           ; clk                      ; clk         ; 0.000        ; 0.184      ; 0.592      ;
; 0.257  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.Execute        ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.853      ;
; 0.258  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.branchSig      ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.854      ;
; 0.261  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.division       ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.857      ;
; 0.262  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.multiplicacion ; clk                      ; clk         ; 0.000        ; 0.444      ; 0.858      ;
; 0.289  ; InstructionReg:IR|sal[31]                   ; uControl:unidadControl|state.memReadSig     ; clk                      ; clk         ; 0.000        ; 0.184      ; 0.625      ;
; 0.293  ; uControl:unidadControl|state.paso           ; uControl:unidadControl|state.fetch          ; clk                      ; clk         ; 0.000        ; 0.260      ; 0.705      ;
; 0.371  ; InstructionReg:IR|sal[31]                   ; uControl:unidadControl|state.memWriteSig    ; clk                      ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.addi           ; clk                      ; clk         ; 0.000        ; 0.184      ; 0.708      ;
; 0.376  ; InstructionReg:IR|sal[27]                   ; uControl:unidadControl|state.paso           ; clk                      ; clk         ; 0.000        ; 0.184      ; 0.712      ;
; 0.413  ; InstructionReg:IR|sal[31]                   ; uControl:unidadControl|state.memAddr        ; clk                      ; clk         ; 0.000        ; 0.184      ; 0.749      ;
; 0.417  ; InstructionReg:IR|sal[29]                   ; uControl:unidadControl|state.memReadSig     ; clk                      ; clk         ; 0.000        ; 0.184      ; 0.753      ;
; 0.425  ; InstructionReg:IR|sal[26]                   ; uControl:unidadControl|state.memAddr        ; clk                      ; clk         ; 0.000        ; 0.184      ; 0.761      ;
; 0.434  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.addi           ; clk                      ; clk         ; 0.000        ; 0.184      ; 0.770      ;
; 0.443  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.paso           ; clk                      ; clk         ; 0.000        ; 0.184      ; 0.779      ;
; 0.451  ; InstructionReg:IR|sal[30]                   ; uControl:unidadControl|state.branchSig      ; clk                      ; clk         ; 0.000        ; 0.444      ; 1.047      ;
; 0.451  ; InstructionReg:IR|sal[30]                   ; uControl:unidadControl|state.Execute        ; clk                      ; clk         ; 0.000        ; 0.444      ; 1.047      ;
; 0.453  ; InstructionReg:IR|sal[30]                   ; uControl:unidadControl|state.division       ; clk                      ; clk         ; 0.000        ; 0.444      ; 1.049      ;
; 0.453  ; InstructionReg:IR|sal[30]                   ; uControl:unidadControl|state.slt            ; clk                      ; clk         ; 0.000        ; 0.444      ; 1.049      ;
; 0.454  ; InstructionReg:IR|sal[30]                   ; uControl:unidadControl|state.multiplicacion ; clk                      ; clk         ; 0.000        ; 0.444      ; 1.050      ;
; 0.512  ; InstructionReg:IR|sal[30]                   ; uControl:unidadControl|state.jump           ; clk                      ; clk         ; 0.000        ; 0.479      ; 1.143      ;
; 0.518  ; uControl:unidadControl|state.memWriteSig    ; uControl:unidadControl|IorD                 ; clk                      ; clk         ; 0.000        ; 0.479      ; 1.149      ;
; 0.525  ; InstructionReg:IR|sal[28]                   ; uControl:unidadControl|state.memAddr        ; clk                      ; clk         ; 0.000        ; 0.184      ; 0.861      ;
+--------+---------------------------------------------+---------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uControl:unidadControl|aluOP[0]'                                                                                                                       ;
+--------+---------------------------------+------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.545 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.269      ; 0.865      ;
; -1.534 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.270      ; 0.877      ;
; -1.518 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.271      ; 0.894      ;
; -1.414 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.264      ; 0.991      ;
; -1.379 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.277      ; 1.039      ;
; -1.375 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.269      ; 1.035      ;
; -1.368 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.253      ; 1.026      ;
; -1.364 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.274      ; 1.051      ;
; -1.357 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.273      ; 1.057      ;
; -1.316 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.277      ; 1.102      ;
; -1.309 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.268      ; 1.100      ;
; -1.300 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.275      ; 1.116      ;
; -1.298 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.266      ; 1.109      ;
; -1.284 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.272      ; 1.129      ;
; -1.284 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.271      ; 1.128      ;
; -1.279 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.263      ; 1.125      ;
; -1.272 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.270      ; 1.139      ;
; -1.237 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.277      ; 1.181      ;
; -1.230 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.270      ; 1.181      ;
; -1.229 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.270      ; 1.182      ;
; -1.223 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.273      ; 1.191      ;
; -1.222 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.273      ; 1.192      ;
; -1.182 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.264      ; 1.223      ;
; -1.165 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.270      ; 1.246      ;
; -1.142 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.269      ; 1.268      ;
; -1.079 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.262      ; 1.324      ;
; -1.069 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.270      ; 1.342      ;
; -1.067 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.269      ; 1.343      ;
; -1.061 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.272      ; 1.352      ;
; -1.045 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[9]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.269      ; 0.865      ;
; -1.034 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[21] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.270      ; 0.877      ;
; -1.018 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[15] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.271      ; 0.894      ;
; -0.937 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.270      ; 1.474      ;
; -0.914 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[4]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.264      ; 0.991      ;
; -0.895 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.280      ; 1.526      ;
; -0.894 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.280      ; 1.527      ;
; -0.879 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[11] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.277      ; 1.039      ;
; -0.875 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[24] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.269      ; 1.035      ;
; -0.868 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[29] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.253      ; 1.026      ;
; -0.864 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[2]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.274      ; 1.051      ;
; -0.857 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[25] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.273      ; 1.057      ;
; -0.816 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[1]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.277      ; 1.102      ;
; -0.809 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[7]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.268      ; 1.100      ;
; -0.800 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[17] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.275      ; 1.116      ;
; -0.798 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[14] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.266      ; 1.109      ;
; -0.784 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[6]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.272      ; 1.129      ;
; -0.784 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[30] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.271      ; 1.128      ;
; -0.779 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[22] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.263      ; 1.125      ;
; -0.772 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[19] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.270      ; 1.139      ;
; -0.737 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[31] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.277      ; 1.181      ;
; -0.730 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[0]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.270      ; 1.181      ;
; -0.729 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[3]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.270      ; 1.182      ;
; -0.723 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[23] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.273      ; 1.191      ;
; -0.722 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[13] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.273      ; 1.192      ;
; -0.685 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[10] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.217      ; 1.673      ;
; -0.682 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[26] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.264      ; 1.223      ;
; -0.679 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[17] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.213      ; 1.675      ;
; -0.665 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[12] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.270      ; 1.246      ;
; -0.642 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[20] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.269      ; 1.268      ;
; -0.599 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[12] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.213      ; 1.755      ;
; -0.579 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[27] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.262      ; 1.324      ;
; -0.573 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[15] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.212      ; 1.780      ;
; -0.569 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[5]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.270      ; 1.342      ;
; -0.567 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[10] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.269      ; 1.343      ;
; -0.563 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[6]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.210      ; 1.788      ;
; -0.561 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[28] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.272      ; 1.352      ;
; -0.553 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[16] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.208      ; 1.796      ;
; -0.541 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[2]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.204      ; 1.804      ;
; -0.518 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[4]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.263      ; 1.886      ;
; -0.495 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[1]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.219      ; 1.865      ;
; -0.475 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[13] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.225      ; 1.891      ;
; -0.443 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[7]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.210      ; 1.908      ;
; -0.440 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[31] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.284      ; 1.985      ;
; -0.437 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[18] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.270      ; 1.474      ;
; -0.424 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[14] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.199      ; 1.916      ;
; -0.424 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[3]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.211      ; 1.928      ;
; -0.395 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[16] ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.280      ; 1.526      ;
; -0.394 ; uControl:unidadControl|aluOP[0] ; Alu:aAlu|res[8]  ; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.280      ; 1.527      ;
; -0.373 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[28] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.264      ; 2.032      ;
; -0.346 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[27] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.238      ; 2.033      ;
; -0.345 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[11] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.225      ; 2.021      ;
; -0.342 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[19] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.238      ; 2.037      ;
; -0.330 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[8]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.211      ; 2.022      ;
; -0.303 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[9]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.210      ; 2.048      ;
; -0.296 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[30] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.285      ; 2.130      ;
; -0.292 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[23] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.260      ; 2.109      ;
; -0.290 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[24] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.216      ; 2.067      ;
; -0.271 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[29] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.284      ; 2.154      ;
; -0.269 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[0]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.222      ; 2.094      ;
; -0.209 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[20] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.239      ; 2.171      ;
; -0.185 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[10] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.217      ; 1.673      ;
; -0.179 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[17] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.213      ; 1.675      ;
; -0.163 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[26] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.257      ; 2.235      ;
; -0.144 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[18] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.212      ; 2.209      ;
; -0.119 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[5]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.221      ; 2.243      ;
; -0.115 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[25] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.265      ; 2.291      ;
; -0.114 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[22] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 0.000        ; 2.237      ; 2.264      ;
; -0.099 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[12] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.213      ; 1.755      ;
; -0.073 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[15] ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.212      ; 1.780      ;
; -0.063 ; InstructionReg:IR|sal[0]        ; Alu:aAlu|tmp[6]  ; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; -0.500       ; 2.210      ; 1.788      ;
+--------+---------------------------------+------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a16                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a16                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a17                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a17                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a18                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a18                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a19                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a19                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a2                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a2                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a20                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a20                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a21                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a21                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a22                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a22                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a23                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a23                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a24                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a24                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a25                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a25                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a26                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a26                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a27                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a27                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a28                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a28                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a29                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a29                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a3                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a3                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a30                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a30                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a31                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a31                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a4                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a4                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a5                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a5                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a6                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a6                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a7                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a7                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a8                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a8                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a9                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_0|altsyncram_i5i1:auto_generated|ram_block1a9                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a1                    ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a10                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a11                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a12                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a13                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a14                   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; RegFile:registerFile|altsyncram:array_reg_rtl_1|altsyncram_i5i1:auto_generated|ram_block1a15                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'InstructionReg:IR|sal[0]'                                                                ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; Alu:aAlu|br            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; Alu:aAlu|br            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[10]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[10]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[11]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[11]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[12]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[12]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[13]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[13]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[14]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[14]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[15]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[15]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[16]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[16]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[17]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[17]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[18]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[18]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[19]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[19]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[20]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[20]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[21]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[21]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[22]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[22]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[23]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[23]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[24]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[24]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[25]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[25]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[26]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[26]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[27]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[27]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[28]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[28]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[29]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[29]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[30]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[30]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[31]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[31]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[4]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[4]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[5]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[5]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[6]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[6]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[7]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[7]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[8]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[8]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[9]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; Alu:aAlu|res[9]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; IR|sal[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; IR|sal[0]|regout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~11|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~11|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~11|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~11|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~13|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~13|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~13|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~13|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~15|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~15|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~15|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~15|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~17|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~17|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~17|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~17|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~19|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~19|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~19|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~19|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|cout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|cout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|dataa ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~1|dataa ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~21|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~21|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~21|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~21|cout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~23|cin  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Rise       ; aAlu|LessThan0~23|cin  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~23|cout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; InstructionReg:IR|sal[0] ; Fall       ; aAlu|LessThan0~23|cout ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uControl:unidadControl|aluOP[0]'                                                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|br      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|br      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[25] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[26] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[26] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[27] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[27] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[28] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[28] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[29] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[29] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[30] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[30] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[31] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[31] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[7]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[7]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[9]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Fall       ; Alu:aAlu|res[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uControl:unidadControl|aluOP[0] ; Rise       ; Alu:aAlu|tmp[24] ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; reset          ; clk        ; 0.982 ; 0.982 ; Rise       ; clk             ;
; salidaMem[*]   ; clk        ; 2.707 ; 2.707 ; Rise       ; clk             ;
;  salidaMem[0]  ; clk        ; 2.193 ; 2.193 ; Rise       ; clk             ;
;  salidaMem[1]  ; clk        ; 2.224 ; 2.224 ; Rise       ; clk             ;
;  salidaMem[2]  ; clk        ; 2.281 ; 2.281 ; Rise       ; clk             ;
;  salidaMem[3]  ; clk        ; 2.501 ; 2.501 ; Rise       ; clk             ;
;  salidaMem[4]  ; clk        ; 2.214 ; 2.214 ; Rise       ; clk             ;
;  salidaMem[5]  ; clk        ; 2.117 ; 2.117 ; Rise       ; clk             ;
;  salidaMem[6]  ; clk        ; 2.211 ; 2.211 ; Rise       ; clk             ;
;  salidaMem[7]  ; clk        ; 1.987 ; 1.987 ; Rise       ; clk             ;
;  salidaMem[8]  ; clk        ; 1.994 ; 1.994 ; Rise       ; clk             ;
;  salidaMem[9]  ; clk        ; 2.248 ; 2.248 ; Rise       ; clk             ;
;  salidaMem[10] ; clk        ; 1.923 ; 1.923 ; Rise       ; clk             ;
;  salidaMem[11] ; clk        ; 1.964 ; 1.964 ; Rise       ; clk             ;
;  salidaMem[12] ; clk        ; 2.223 ; 2.223 ; Rise       ; clk             ;
;  salidaMem[13] ; clk        ; 2.105 ; 2.105 ; Rise       ; clk             ;
;  salidaMem[14] ; clk        ; 1.979 ; 1.979 ; Rise       ; clk             ;
;  salidaMem[15] ; clk        ; 1.945 ; 1.945 ; Rise       ; clk             ;
;  salidaMem[16] ; clk        ; 0.458 ; 0.458 ; Rise       ; clk             ;
;  salidaMem[17] ; clk        ; 2.571 ; 2.571 ; Rise       ; clk             ;
;  salidaMem[18] ; clk        ; 2.578 ; 2.578 ; Rise       ; clk             ;
;  salidaMem[19] ; clk        ; 2.598 ; 2.598 ; Rise       ; clk             ;
;  salidaMem[20] ; clk        ; 2.558 ; 2.558 ; Rise       ; clk             ;
;  salidaMem[21] ; clk        ; 2.560 ; 2.560 ; Rise       ; clk             ;
;  salidaMem[22] ; clk        ; 2.254 ; 2.254 ; Rise       ; clk             ;
;  salidaMem[23] ; clk        ; 2.592 ; 2.592 ; Rise       ; clk             ;
;  salidaMem[24] ; clk        ; 2.707 ; 2.707 ; Rise       ; clk             ;
;  salidaMem[25] ; clk        ; 2.651 ; 2.651 ; Rise       ; clk             ;
;  salidaMem[26] ; clk        ; 2.120 ; 2.120 ; Rise       ; clk             ;
;  salidaMem[27] ; clk        ; 2.152 ; 2.152 ; Rise       ; clk             ;
;  salidaMem[28] ; clk        ; 2.257 ; 2.257 ; Rise       ; clk             ;
;  salidaMem[29] ; clk        ; 2.149 ; 2.149 ; Rise       ; clk             ;
;  salidaMem[30] ; clk        ; 2.170 ; 2.170 ; Rise       ; clk             ;
;  salidaMem[31] ; clk        ; 2.176 ; 2.176 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; reset          ; clk        ; 4.050  ; 4.050  ; Rise       ; clk             ;
; salidaMem[*]   ; clk        ; 0.675  ; 0.675  ; Rise       ; clk             ;
;  salidaMem[0]  ; clk        ; -2.073 ; -2.073 ; Rise       ; clk             ;
;  salidaMem[1]  ; clk        ; -2.104 ; -2.104 ; Rise       ; clk             ;
;  salidaMem[2]  ; clk        ; -2.161 ; -2.161 ; Rise       ; clk             ;
;  salidaMem[3]  ; clk        ; -2.381 ; -2.381 ; Rise       ; clk             ;
;  salidaMem[4]  ; clk        ; -2.094 ; -2.094 ; Rise       ; clk             ;
;  salidaMem[5]  ; clk        ; -1.997 ; -1.997 ; Rise       ; clk             ;
;  salidaMem[6]  ; clk        ; -2.091 ; -2.091 ; Rise       ; clk             ;
;  salidaMem[7]  ; clk        ; -1.867 ; -1.867 ; Rise       ; clk             ;
;  salidaMem[8]  ; clk        ; -1.874 ; -1.874 ; Rise       ; clk             ;
;  salidaMem[9]  ; clk        ; -2.128 ; -2.128 ; Rise       ; clk             ;
;  salidaMem[10] ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  salidaMem[11] ; clk        ; -1.844 ; -1.844 ; Rise       ; clk             ;
;  salidaMem[12] ; clk        ; -2.103 ; -2.103 ; Rise       ; clk             ;
;  salidaMem[13] ; clk        ; -1.985 ; -1.985 ; Rise       ; clk             ;
;  salidaMem[14] ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  salidaMem[15] ; clk        ; -1.825 ; -1.825 ; Rise       ; clk             ;
;  salidaMem[16] ; clk        ; 0.675  ; 0.675  ; Rise       ; clk             ;
;  salidaMem[17] ; clk        ; -1.804 ; -1.804 ; Rise       ; clk             ;
;  salidaMem[18] ; clk        ; -1.837 ; -1.837 ; Rise       ; clk             ;
;  salidaMem[19] ; clk        ; -1.842 ; -1.842 ; Rise       ; clk             ;
;  salidaMem[20] ; clk        ; -1.966 ; -1.966 ; Rise       ; clk             ;
;  salidaMem[21] ; clk        ; -1.816 ; -1.816 ; Rise       ; clk             ;
;  salidaMem[22] ; clk        ; -1.821 ; -1.821 ; Rise       ; clk             ;
;  salidaMem[23] ; clk        ; -2.092 ; -2.092 ; Rise       ; clk             ;
;  salidaMem[24] ; clk        ; -1.965 ; -1.965 ; Rise       ; clk             ;
;  salidaMem[25] ; clk        ; -2.135 ; -2.135 ; Rise       ; clk             ;
;  salidaMem[26] ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  salidaMem[27] ; clk        ; -2.032 ; -2.032 ; Rise       ; clk             ;
;  salidaMem[28] ; clk        ; -2.137 ; -2.137 ; Rise       ; clk             ;
;  salidaMem[29] ; clk        ; -2.029 ; -2.029 ; Rise       ; clk             ;
;  salidaMem[30] ; clk        ; -2.050 ; -2.050 ; Rise       ; clk             ;
;  salidaMem[31] ; clk        ; -2.056 ; -2.056 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; estado3[*]        ; clk        ; 9.366 ; 9.366 ; Rise       ; clk             ;
;  estado3[0]       ; clk        ; 8.597 ; 8.597 ; Rise       ; clk             ;
;  estado3[1]       ; clk        ; 8.434 ; 8.434 ; Rise       ; clk             ;
;  estado3[2]       ; clk        ; 8.455 ; 8.455 ; Rise       ; clk             ;
;  estado3[3]       ; clk        ; 8.375 ; 8.375 ; Rise       ; clk             ;
;  estado3[4]       ; clk        ; 8.839 ; 8.839 ; Rise       ; clk             ;
;  estado3[5]       ; clk        ; 9.366 ; 9.366 ; Rise       ; clk             ;
;  estado3[6]       ; clk        ; 8.558 ; 8.558 ; Rise       ; clk             ;
; estado4[*]        ; clk        ; 8.681 ; 8.681 ; Rise       ; clk             ;
;  estado4[0]       ; clk        ; 8.425 ; 8.425 ; Rise       ; clk             ;
;  estado4[1]       ; clk        ; 8.248 ; 8.248 ; Rise       ; clk             ;
;  estado4[2]       ; clk        ; 8.681 ; 8.681 ; Rise       ; clk             ;
;  estado4[3]       ; clk        ; 8.372 ; 8.372 ; Rise       ; clk             ;
;  estado4[4]       ; clk        ; 8.568 ; 8.568 ; Rise       ; clk             ;
;  estado4[5]       ; clk        ; 8.322 ; 8.322 ; Rise       ; clk             ;
;  estado4[6]       ; clk        ; 8.569 ; 8.569 ; Rise       ; clk             ;
; salidaMemRead     ; clk        ; 3.420 ; 3.420 ; Rise       ; clk             ;
; salidaMemWrite    ; clk        ; 3.097 ; 3.097 ; Rise       ; clk             ;
; salidaPrueba[*]   ; clk        ; 6.294 ; 6.294 ; Rise       ; clk             ;
;  salidaPrueba[0]  ; clk        ; 5.389 ; 5.389 ; Rise       ; clk             ;
;  salidaPrueba[1]  ; clk        ; 5.374 ; 5.374 ; Rise       ; clk             ;
;  salidaPrueba[2]  ; clk        ; 5.139 ; 5.139 ; Rise       ; clk             ;
;  salidaPrueba[3]  ; clk        ; 5.947 ; 5.947 ; Rise       ; clk             ;
;  salidaPrueba[4]  ; clk        ; 5.600 ; 5.600 ; Rise       ; clk             ;
;  salidaPrueba[5]  ; clk        ; 5.639 ; 5.639 ; Rise       ; clk             ;
;  salidaPrueba[6]  ; clk        ; 5.709 ; 5.709 ; Rise       ; clk             ;
;  salidaPrueba[7]  ; clk        ; 5.287 ; 5.287 ; Rise       ; clk             ;
;  salidaPrueba[8]  ; clk        ; 5.983 ; 5.983 ; Rise       ; clk             ;
;  salidaPrueba[9]  ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
;  salidaPrueba[10] ; clk        ; 5.354 ; 5.354 ; Rise       ; clk             ;
;  salidaPrueba[11] ; clk        ; 5.837 ; 5.837 ; Rise       ; clk             ;
;  salidaPrueba[12] ; clk        ; 6.294 ; 6.294 ; Rise       ; clk             ;
;  salidaPrueba[13] ; clk        ; 6.164 ; 6.164 ; Rise       ; clk             ;
;  salidaPrueba[14] ; clk        ; 5.265 ; 5.265 ; Rise       ; clk             ;
;  salidaPrueba[15] ; clk        ; 5.801 ; 5.801 ; Rise       ; clk             ;
;  salidaPrueba[16] ; clk        ; 4.885 ; 4.885 ; Rise       ; clk             ;
;  salidaPrueba[17] ; clk        ; 5.630 ; 5.630 ; Rise       ; clk             ;
;  salidaPrueba[18] ; clk        ; 5.082 ; 5.082 ; Rise       ; clk             ;
;  salidaPrueba[19] ; clk        ; 4.904 ; 4.904 ; Rise       ; clk             ;
;  salidaPrueba[20] ; clk        ; 4.902 ; 4.902 ; Rise       ; clk             ;
;  salidaPrueba[21] ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  salidaPrueba[22] ; clk        ; 4.834 ; 4.834 ; Rise       ; clk             ;
;  salidaPrueba[23] ; clk        ; 4.885 ; 4.885 ; Rise       ; clk             ;
;  salidaPrueba[24] ; clk        ; 4.941 ; 4.941 ; Rise       ; clk             ;
;  salidaPrueba[25] ; clk        ; 5.067 ; 5.067 ; Rise       ; clk             ;
;  salidaPrueba[26] ; clk        ; 5.199 ; 5.199 ; Rise       ; clk             ;
;  salidaPrueba[27] ; clk        ; 5.336 ; 5.336 ; Rise       ; clk             ;
;  salidaPrueba[28] ; clk        ; 5.250 ; 5.250 ; Rise       ; clk             ;
;  salidaPrueba[29] ; clk        ; 5.477 ; 5.477 ; Rise       ; clk             ;
;  salidaPrueba[30] ; clk        ; 5.253 ; 5.253 ; Rise       ; clk             ;
;  salidaPrueba[31] ; clk        ; 5.534 ; 5.534 ; Rise       ; clk             ;
; salidaRegB[*]     ; clk        ; 5.121 ; 5.121 ; Rise       ; clk             ;
;  salidaRegB[0]    ; clk        ; 4.160 ; 4.160 ; Rise       ; clk             ;
;  salidaRegB[1]    ; clk        ; 4.394 ; 4.394 ; Rise       ; clk             ;
;  salidaRegB[2]    ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  salidaRegB[3]    ; clk        ; 4.393 ; 4.393 ; Rise       ; clk             ;
;  salidaRegB[4]    ; clk        ; 4.290 ; 4.290 ; Rise       ; clk             ;
;  salidaRegB[5]    ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  salidaRegB[6]    ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  salidaRegB[7]    ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
;  salidaRegB[8]    ; clk        ; 4.303 ; 4.303 ; Rise       ; clk             ;
;  salidaRegB[9]    ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  salidaRegB[10]   ; clk        ; 4.410 ; 4.410 ; Rise       ; clk             ;
;  salidaRegB[11]   ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  salidaRegB[12]   ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  salidaRegB[13]   ; clk        ; 4.000 ; 4.000 ; Rise       ; clk             ;
;  salidaRegB[14]   ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  salidaRegB[15]   ; clk        ; 4.393 ; 4.393 ; Rise       ; clk             ;
;  salidaRegB[16]   ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  salidaRegB[17]   ; clk        ; 4.552 ; 4.552 ; Rise       ; clk             ;
;  salidaRegB[18]   ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  salidaRegB[19]   ; clk        ; 4.290 ; 4.290 ; Rise       ; clk             ;
;  salidaRegB[20]   ; clk        ; 4.505 ; 4.505 ; Rise       ; clk             ;
;  salidaRegB[21]   ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
;  salidaRegB[22]   ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
;  salidaRegB[23]   ; clk        ; 4.320 ; 4.320 ; Rise       ; clk             ;
;  salidaRegB[24]   ; clk        ; 5.121 ; 5.121 ; Rise       ; clk             ;
;  salidaRegB[25]   ; clk        ; 4.477 ; 4.477 ; Rise       ; clk             ;
;  salidaRegB[26]   ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  salidaRegB[27]   ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  salidaRegB[28]   ; clk        ; 4.707 ; 4.707 ; Rise       ; clk             ;
;  salidaRegB[29]   ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
;  salidaRegB[30]   ; clk        ; 4.263 ; 4.263 ; Rise       ; clk             ;
;  salidaRegB[31]   ; clk        ; 4.719 ; 4.719 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; estado3[*]        ; clk        ; 8.375 ; 8.375 ; Rise       ; clk             ;
;  estado3[0]       ; clk        ; 8.597 ; 8.597 ; Rise       ; clk             ;
;  estado3[1]       ; clk        ; 8.434 ; 8.434 ; Rise       ; clk             ;
;  estado3[2]       ; clk        ; 8.455 ; 8.455 ; Rise       ; clk             ;
;  estado3[3]       ; clk        ; 8.375 ; 8.375 ; Rise       ; clk             ;
;  estado3[4]       ; clk        ; 8.839 ; 8.839 ; Rise       ; clk             ;
;  estado3[5]       ; clk        ; 9.366 ; 9.366 ; Rise       ; clk             ;
;  estado3[6]       ; clk        ; 8.558 ; 8.558 ; Rise       ; clk             ;
; estado4[*]        ; clk        ; 8.248 ; 8.248 ; Rise       ; clk             ;
;  estado4[0]       ; clk        ; 8.425 ; 8.425 ; Rise       ; clk             ;
;  estado4[1]       ; clk        ; 8.248 ; 8.248 ; Rise       ; clk             ;
;  estado4[2]       ; clk        ; 8.681 ; 8.681 ; Rise       ; clk             ;
;  estado4[3]       ; clk        ; 8.372 ; 8.372 ; Rise       ; clk             ;
;  estado4[4]       ; clk        ; 8.568 ; 8.568 ; Rise       ; clk             ;
;  estado4[5]       ; clk        ; 8.322 ; 8.322 ; Rise       ; clk             ;
;  estado4[6]       ; clk        ; 8.569 ; 8.569 ; Rise       ; clk             ;
; salidaMemRead     ; clk        ; 3.420 ; 3.420 ; Rise       ; clk             ;
; salidaMemWrite    ; clk        ; 3.097 ; 3.097 ; Rise       ; clk             ;
; salidaPrueba[*]   ; clk        ; 4.149 ; 4.149 ; Rise       ; clk             ;
;  salidaPrueba[0]  ; clk        ; 4.560 ; 4.560 ; Rise       ; clk             ;
;  salidaPrueba[1]  ; clk        ; 4.676 ; 4.676 ; Rise       ; clk             ;
;  salidaPrueba[2]  ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  salidaPrueba[3]  ; clk        ; 4.686 ; 4.686 ; Rise       ; clk             ;
;  salidaPrueba[4]  ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  salidaPrueba[5]  ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  salidaPrueba[6]  ; clk        ; 4.647 ; 4.647 ; Rise       ; clk             ;
;  salidaPrueba[7]  ; clk        ; 4.733 ; 4.733 ; Rise       ; clk             ;
;  salidaPrueba[8]  ; clk        ; 5.251 ; 5.251 ; Rise       ; clk             ;
;  salidaPrueba[9]  ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  salidaPrueba[10] ; clk        ; 4.587 ; 4.587 ; Rise       ; clk             ;
;  salidaPrueba[11] ; clk        ; 4.690 ; 4.690 ; Rise       ; clk             ;
;  salidaPrueba[12] ; clk        ; 5.056 ; 5.056 ; Rise       ; clk             ;
;  salidaPrueba[13] ; clk        ; 4.789 ; 4.789 ; Rise       ; clk             ;
;  salidaPrueba[14] ; clk        ; 4.577 ; 4.577 ; Rise       ; clk             ;
;  salidaPrueba[15] ; clk        ; 4.570 ; 4.570 ; Rise       ; clk             ;
;  salidaPrueba[16] ; clk        ; 4.358 ; 4.358 ; Rise       ; clk             ;
;  salidaPrueba[17] ; clk        ; 4.302 ; 4.302 ; Rise       ; clk             ;
;  salidaPrueba[18] ; clk        ; 4.584 ; 4.584 ; Rise       ; clk             ;
;  salidaPrueba[19] ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  salidaPrueba[20] ; clk        ; 4.298 ; 4.298 ; Rise       ; clk             ;
;  salidaPrueba[21] ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  salidaPrueba[22] ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  salidaPrueba[23] ; clk        ; 4.478 ; 4.478 ; Rise       ; clk             ;
;  salidaPrueba[24] ; clk        ; 4.149 ; 4.149 ; Rise       ; clk             ;
;  salidaPrueba[25] ; clk        ; 4.324 ; 4.324 ; Rise       ; clk             ;
;  salidaPrueba[26] ; clk        ; 4.682 ; 4.682 ; Rise       ; clk             ;
;  salidaPrueba[27] ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  salidaPrueba[28] ; clk        ; 4.514 ; 4.514 ; Rise       ; clk             ;
;  salidaPrueba[29] ; clk        ; 4.530 ; 4.530 ; Rise       ; clk             ;
;  salidaPrueba[30] ; clk        ; 4.374 ; 4.374 ; Rise       ; clk             ;
;  salidaPrueba[31] ; clk        ; 4.468 ; 4.468 ; Rise       ; clk             ;
; salidaRegB[*]     ; clk        ; 4.000 ; 4.000 ; Rise       ; clk             ;
;  salidaRegB[0]    ; clk        ; 4.160 ; 4.160 ; Rise       ; clk             ;
;  salidaRegB[1]    ; clk        ; 4.394 ; 4.394 ; Rise       ; clk             ;
;  salidaRegB[2]    ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  salidaRegB[3]    ; clk        ; 4.393 ; 4.393 ; Rise       ; clk             ;
;  salidaRegB[4]    ; clk        ; 4.290 ; 4.290 ; Rise       ; clk             ;
;  salidaRegB[5]    ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  salidaRegB[6]    ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  salidaRegB[7]    ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
;  salidaRegB[8]    ; clk        ; 4.303 ; 4.303 ; Rise       ; clk             ;
;  salidaRegB[9]    ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  salidaRegB[10]   ; clk        ; 4.410 ; 4.410 ; Rise       ; clk             ;
;  salidaRegB[11]   ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  salidaRegB[12]   ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  salidaRegB[13]   ; clk        ; 4.000 ; 4.000 ; Rise       ; clk             ;
;  salidaRegB[14]   ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  salidaRegB[15]   ; clk        ; 4.393 ; 4.393 ; Rise       ; clk             ;
;  salidaRegB[16]   ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  salidaRegB[17]   ; clk        ; 4.552 ; 4.552 ; Rise       ; clk             ;
;  salidaRegB[18]   ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  salidaRegB[19]   ; clk        ; 4.290 ; 4.290 ; Rise       ; clk             ;
;  salidaRegB[20]   ; clk        ; 4.505 ; 4.505 ; Rise       ; clk             ;
;  salidaRegB[21]   ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
;  salidaRegB[22]   ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
;  salidaRegB[23]   ; clk        ; 4.320 ; 4.320 ; Rise       ; clk             ;
;  salidaRegB[24]   ; clk        ; 5.121 ; 5.121 ; Rise       ; clk             ;
;  salidaRegB[25]   ; clk        ; 4.477 ; 4.477 ; Rise       ; clk             ;
;  salidaRegB[26]   ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  salidaRegB[27]   ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  salidaRegB[28]   ; clk        ; 4.707 ; 4.707 ; Rise       ; clk             ;
;  salidaRegB[29]   ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
;  salidaRegB[30]   ; clk        ; 4.263 ; 4.263 ; Rise       ; clk             ;
;  salidaRegB[31]   ; clk        ; 4.719 ; 4.719 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+----------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                 ; -143.673  ; -9.830   ; N/A      ; N/A     ; -2.064              ;
;  InstructionReg:IR|sal[0]        ; -138.074  ; -8.167   ; N/A      ; N/A     ; 0.500               ;
;  clk                             ; -8.425    ; -9.830   ; N/A      ; N/A     ; -2.064              ;
;  uControl:unidadControl|aluOP[0] ; -143.673  ; -2.568   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                  ; -10054.9  ; -441.522 ; 0.0      ; 0.0     ; -479.243            ;
;  InstructionReg:IR|sal[0]        ; -4407.331 ; -241.284 ; N/A      ; N/A     ; 0.000               ;
;  clk                             ; -728.882  ; -142.188 ; N/A      ; N/A     ; -479.243            ;
;  uControl:unidadControl|aluOP[0] ; -4918.687 ; -58.050  ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+-----------+----------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; reset          ; clk        ; 2.785 ; 2.785 ; Rise       ; clk             ;
; salidaMem[*]   ; clk        ; 5.213 ; 5.213 ; Rise       ; clk             ;
;  salidaMem[0]  ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  salidaMem[1]  ; clk        ; 4.056 ; 4.056 ; Rise       ; clk             ;
;  salidaMem[2]  ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  salidaMem[3]  ; clk        ; 4.593 ; 4.593 ; Rise       ; clk             ;
;  salidaMem[4]  ; clk        ; 3.915 ; 3.915 ; Rise       ; clk             ;
;  salidaMem[5]  ; clk        ; 3.870 ; 3.870 ; Rise       ; clk             ;
;  salidaMem[6]  ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
;  salidaMem[7]  ; clk        ; 3.427 ; 3.427 ; Rise       ; clk             ;
;  salidaMem[8]  ; clk        ; 3.570 ; 3.570 ; Rise       ; clk             ;
;  salidaMem[9]  ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  salidaMem[10] ; clk        ; 3.318 ; 3.318 ; Rise       ; clk             ;
;  salidaMem[11] ; clk        ; 3.391 ; 3.391 ; Rise       ; clk             ;
;  salidaMem[12] ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
;  salidaMem[13] ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  salidaMem[14] ; clk        ; 3.524 ; 3.524 ; Rise       ; clk             ;
;  salidaMem[15] ; clk        ; 3.353 ; 3.353 ; Rise       ; clk             ;
;  salidaMem[16] ; clk        ; 1.228 ; 1.228 ; Rise       ; clk             ;
;  salidaMem[17] ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
;  salidaMem[18] ; clk        ; 4.924 ; 4.924 ; Rise       ; clk             ;
;  salidaMem[19] ; clk        ; 4.925 ; 4.925 ; Rise       ; clk             ;
;  salidaMem[20] ; clk        ; 4.870 ; 4.870 ; Rise       ; clk             ;
;  salidaMem[21] ; clk        ; 4.862 ; 4.862 ; Rise       ; clk             ;
;  salidaMem[22] ; clk        ; 4.079 ; 4.079 ; Rise       ; clk             ;
;  salidaMem[23] ; clk        ; 4.901 ; 4.901 ; Rise       ; clk             ;
;  salidaMem[24] ; clk        ; 5.213 ; 5.213 ; Rise       ; clk             ;
;  salidaMem[25] ; clk        ; 4.964 ; 4.964 ; Rise       ; clk             ;
;  salidaMem[26] ; clk        ; 3.722 ; 3.722 ; Rise       ; clk             ;
;  salidaMem[27] ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  salidaMem[28] ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  salidaMem[29] ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  salidaMem[30] ; clk        ; 3.925 ; 3.925 ; Rise       ; clk             ;
;  salidaMem[31] ; clk        ; 3.936 ; 3.936 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; reset          ; clk        ; 10.604 ; 10.604 ; Rise       ; clk             ;
; salidaMem[*]   ; clk        ; 1.250  ; 1.250  ; Rise       ; clk             ;
;  salidaMem[0]  ; clk        ; -2.073 ; -2.073 ; Rise       ; clk             ;
;  salidaMem[1]  ; clk        ; -2.104 ; -2.104 ; Rise       ; clk             ;
;  salidaMem[2]  ; clk        ; -2.161 ; -2.161 ; Rise       ; clk             ;
;  salidaMem[3]  ; clk        ; -2.381 ; -2.381 ; Rise       ; clk             ;
;  salidaMem[4]  ; clk        ; -2.094 ; -2.094 ; Rise       ; clk             ;
;  salidaMem[5]  ; clk        ; -1.997 ; -1.997 ; Rise       ; clk             ;
;  salidaMem[6]  ; clk        ; -2.091 ; -2.091 ; Rise       ; clk             ;
;  salidaMem[7]  ; clk        ; -1.867 ; -1.867 ; Rise       ; clk             ;
;  salidaMem[8]  ; clk        ; -1.874 ; -1.874 ; Rise       ; clk             ;
;  salidaMem[9]  ; clk        ; -2.128 ; -2.128 ; Rise       ; clk             ;
;  salidaMem[10] ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  salidaMem[11] ; clk        ; -1.844 ; -1.844 ; Rise       ; clk             ;
;  salidaMem[12] ; clk        ; -2.103 ; -2.103 ; Rise       ; clk             ;
;  salidaMem[13] ; clk        ; -1.985 ; -1.985 ; Rise       ; clk             ;
;  salidaMem[14] ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  salidaMem[15] ; clk        ; -1.825 ; -1.825 ; Rise       ; clk             ;
;  salidaMem[16] ; clk        ; 1.250  ; 1.250  ; Rise       ; clk             ;
;  salidaMem[17] ; clk        ; -1.804 ; -1.804 ; Rise       ; clk             ;
;  salidaMem[18] ; clk        ; -1.837 ; -1.837 ; Rise       ; clk             ;
;  salidaMem[19] ; clk        ; -1.842 ; -1.842 ; Rise       ; clk             ;
;  salidaMem[20] ; clk        ; -1.966 ; -1.966 ; Rise       ; clk             ;
;  salidaMem[21] ; clk        ; -1.816 ; -1.816 ; Rise       ; clk             ;
;  salidaMem[22] ; clk        ; -1.821 ; -1.821 ; Rise       ; clk             ;
;  salidaMem[23] ; clk        ; -2.092 ; -2.092 ; Rise       ; clk             ;
;  salidaMem[24] ; clk        ; -1.965 ; -1.965 ; Rise       ; clk             ;
;  salidaMem[25] ; clk        ; -2.135 ; -2.135 ; Rise       ; clk             ;
;  salidaMem[26] ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  salidaMem[27] ; clk        ; -2.032 ; -2.032 ; Rise       ; clk             ;
;  salidaMem[28] ; clk        ; -2.137 ; -2.137 ; Rise       ; clk             ;
;  salidaMem[29] ; clk        ; -2.029 ; -2.029 ; Rise       ; clk             ;
;  salidaMem[30] ; clk        ; -2.050 ; -2.050 ; Rise       ; clk             ;
;  salidaMem[31] ; clk        ; -2.056 ; -2.056 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; estado3[*]        ; clk        ; 22.152 ; 22.152 ; Rise       ; clk             ;
;  estado3[0]       ; clk        ; 20.260 ; 20.260 ; Rise       ; clk             ;
;  estado3[1]       ; clk        ; 20.210 ; 20.210 ; Rise       ; clk             ;
;  estado3[2]       ; clk        ; 20.012 ; 20.012 ; Rise       ; clk             ;
;  estado3[3]       ; clk        ; 19.769 ; 19.769 ; Rise       ; clk             ;
;  estado3[4]       ; clk        ; 21.011 ; 21.011 ; Rise       ; clk             ;
;  estado3[5]       ; clk        ; 22.152 ; 22.152 ; Rise       ; clk             ;
;  estado3[6]       ; clk        ; 20.300 ; 20.300 ; Rise       ; clk             ;
; estado4[*]        ; clk        ; 20.462 ; 20.462 ; Rise       ; clk             ;
;  estado4[0]       ; clk        ; 20.262 ; 20.262 ; Rise       ; clk             ;
;  estado4[1]       ; clk        ; 19.203 ; 19.203 ; Rise       ; clk             ;
;  estado4[2]       ; clk        ; 20.462 ; 20.462 ; Rise       ; clk             ;
;  estado4[3]       ; clk        ; 19.799 ; 19.799 ; Rise       ; clk             ;
;  estado4[4]       ; clk        ; 20.420 ; 20.420 ; Rise       ; clk             ;
;  estado4[5]       ; clk        ; 19.485 ; 19.485 ; Rise       ; clk             ;
;  estado4[6]       ; clk        ; 20.427 ; 20.427 ; Rise       ; clk             ;
; salidaMemRead     ; clk        ; 7.192  ; 7.192  ; Rise       ; clk             ;
; salidaMemWrite    ; clk        ; 6.340  ; 6.340  ; Rise       ; clk             ;
; salidaPrueba[*]   ; clk        ; 14.350 ; 14.350 ; Rise       ; clk             ;
;  salidaPrueba[0]  ; clk        ; 11.960 ; 11.960 ; Rise       ; clk             ;
;  salidaPrueba[1]  ; clk        ; 12.210 ; 12.210 ; Rise       ; clk             ;
;  salidaPrueba[2]  ; clk        ; 11.261 ; 11.261 ; Rise       ; clk             ;
;  salidaPrueba[3]  ; clk        ; 13.399 ; 13.399 ; Rise       ; clk             ;
;  salidaPrueba[4]  ; clk        ; 12.566 ; 12.566 ; Rise       ; clk             ;
;  salidaPrueba[5]  ; clk        ; 12.721 ; 12.721 ; Rise       ; clk             ;
;  salidaPrueba[6]  ; clk        ; 13.024 ; 13.024 ; Rise       ; clk             ;
;  salidaPrueba[7]  ; clk        ; 11.730 ; 11.730 ; Rise       ; clk             ;
;  salidaPrueba[8]  ; clk        ; 13.245 ; 13.245 ; Rise       ; clk             ;
;  salidaPrueba[9]  ; clk        ; 10.793 ; 10.793 ; Rise       ; clk             ;
;  salidaPrueba[10] ; clk        ; 11.793 ; 11.793 ; Rise       ; clk             ;
;  salidaPrueba[11] ; clk        ; 13.003 ; 13.003 ; Rise       ; clk             ;
;  salidaPrueba[12] ; clk        ; 14.350 ; 14.350 ; Rise       ; clk             ;
;  salidaPrueba[13] ; clk        ; 14.098 ; 14.098 ; Rise       ; clk             ;
;  salidaPrueba[14] ; clk        ; 11.602 ; 11.602 ; Rise       ; clk             ;
;  salidaPrueba[15] ; clk        ; 13.048 ; 13.048 ; Rise       ; clk             ;
;  salidaPrueba[16] ; clk        ; 10.436 ; 10.436 ; Rise       ; clk             ;
;  salidaPrueba[17] ; clk        ; 12.753 ; 12.753 ; Rise       ; clk             ;
;  salidaPrueba[18] ; clk        ; 11.008 ; 11.008 ; Rise       ; clk             ;
;  salidaPrueba[19] ; clk        ; 10.720 ; 10.720 ; Rise       ; clk             ;
;  salidaPrueba[20] ; clk        ; 10.814 ; 10.814 ; Rise       ; clk             ;
;  salidaPrueba[21] ; clk        ; 10.960 ; 10.960 ; Rise       ; clk             ;
;  salidaPrueba[22] ; clk        ; 10.643 ; 10.643 ; Rise       ; clk             ;
;  salidaPrueba[23] ; clk        ; 10.709 ; 10.709 ; Rise       ; clk             ;
;  salidaPrueba[24] ; clk        ; 10.761 ; 10.761 ; Rise       ; clk             ;
;  salidaPrueba[25] ; clk        ; 11.168 ; 11.168 ; Rise       ; clk             ;
;  salidaPrueba[26] ; clk        ; 11.529 ; 11.529 ; Rise       ; clk             ;
;  salidaPrueba[27] ; clk        ; 11.545 ; 11.545 ; Rise       ; clk             ;
;  salidaPrueba[28] ; clk        ; 11.555 ; 11.555 ; Rise       ; clk             ;
;  salidaPrueba[29] ; clk        ; 12.299 ; 12.299 ; Rise       ; clk             ;
;  salidaPrueba[30] ; clk        ; 11.618 ; 11.618 ; Rise       ; clk             ;
;  salidaPrueba[31] ; clk        ; 12.413 ; 12.413 ; Rise       ; clk             ;
; salidaRegB[*]     ; clk        ; 10.620 ; 10.620 ; Rise       ; clk             ;
;  salidaRegB[0]    ; clk        ; 8.914  ; 8.914  ; Rise       ; clk             ;
;  salidaRegB[1]    ; clk        ; 9.434  ; 9.434  ; Rise       ; clk             ;
;  salidaRegB[2]    ; clk        ; 8.920  ; 8.920  ; Rise       ; clk             ;
;  salidaRegB[3]    ; clk        ; 9.249  ; 9.249  ; Rise       ; clk             ;
;  salidaRegB[4]    ; clk        ; 8.986  ; 8.986  ; Rise       ; clk             ;
;  salidaRegB[5]    ; clk        ; 8.994  ; 8.994  ; Rise       ; clk             ;
;  salidaRegB[6]    ; clk        ; 8.573  ; 8.573  ; Rise       ; clk             ;
;  salidaRegB[7]    ; clk        ; 8.976  ; 8.976  ; Rise       ; clk             ;
;  salidaRegB[8]    ; clk        ; 9.000  ; 9.000  ; Rise       ; clk             ;
;  salidaRegB[9]    ; clk        ; 9.035  ; 9.035  ; Rise       ; clk             ;
;  salidaRegB[10]   ; clk        ; 9.282  ; 9.282  ; Rise       ; clk             ;
;  salidaRegB[11]   ; clk        ; 8.932  ; 8.932  ; Rise       ; clk             ;
;  salidaRegB[12]   ; clk        ; 8.921  ; 8.921  ; Rise       ; clk             ;
;  salidaRegB[13]   ; clk        ; 8.362  ; 8.362  ; Rise       ; clk             ;
;  salidaRegB[14]   ; clk        ; 9.219  ; 9.219  ; Rise       ; clk             ;
;  salidaRegB[15]   ; clk        ; 9.270  ; 9.270  ; Rise       ; clk             ;
;  salidaRegB[16]   ; clk        ; 8.969  ; 8.969  ; Rise       ; clk             ;
;  salidaRegB[17]   ; clk        ; 9.528  ; 9.528  ; Rise       ; clk             ;
;  salidaRegB[18]   ; clk        ; 9.444  ; 9.444  ; Rise       ; clk             ;
;  salidaRegB[19]   ; clk        ; 8.998  ; 8.998  ; Rise       ; clk             ;
;  salidaRegB[20]   ; clk        ; 9.453  ; 9.453  ; Rise       ; clk             ;
;  salidaRegB[21]   ; clk        ; 9.346  ; 9.346  ; Rise       ; clk             ;
;  salidaRegB[22]   ; clk        ; 8.964  ; 8.964  ; Rise       ; clk             ;
;  salidaRegB[23]   ; clk        ; 9.310  ; 9.310  ; Rise       ; clk             ;
;  salidaRegB[24]   ; clk        ; 10.620 ; 10.620 ; Rise       ; clk             ;
;  salidaRegB[25]   ; clk        ; 9.400  ; 9.400  ; Rise       ; clk             ;
;  salidaRegB[26]   ; clk        ; 9.312  ; 9.312  ; Rise       ; clk             ;
;  salidaRegB[27]   ; clk        ; 9.370  ; 9.370  ; Rise       ; clk             ;
;  salidaRegB[28]   ; clk        ; 10.173 ; 10.173 ; Rise       ; clk             ;
;  salidaRegB[29]   ; clk        ; 10.285 ; 10.285 ; Rise       ; clk             ;
;  salidaRegB[30]   ; clk        ; 8.954  ; 8.954  ; Rise       ; clk             ;
;  salidaRegB[31]   ; clk        ; 10.024 ; 10.024 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; estado3[*]        ; clk        ; 8.375 ; 8.375 ; Rise       ; clk             ;
;  estado3[0]       ; clk        ; 8.597 ; 8.597 ; Rise       ; clk             ;
;  estado3[1]       ; clk        ; 8.434 ; 8.434 ; Rise       ; clk             ;
;  estado3[2]       ; clk        ; 8.455 ; 8.455 ; Rise       ; clk             ;
;  estado3[3]       ; clk        ; 8.375 ; 8.375 ; Rise       ; clk             ;
;  estado3[4]       ; clk        ; 8.839 ; 8.839 ; Rise       ; clk             ;
;  estado3[5]       ; clk        ; 9.366 ; 9.366 ; Rise       ; clk             ;
;  estado3[6]       ; clk        ; 8.558 ; 8.558 ; Rise       ; clk             ;
; estado4[*]        ; clk        ; 8.248 ; 8.248 ; Rise       ; clk             ;
;  estado4[0]       ; clk        ; 8.425 ; 8.425 ; Rise       ; clk             ;
;  estado4[1]       ; clk        ; 8.248 ; 8.248 ; Rise       ; clk             ;
;  estado4[2]       ; clk        ; 8.681 ; 8.681 ; Rise       ; clk             ;
;  estado4[3]       ; clk        ; 8.372 ; 8.372 ; Rise       ; clk             ;
;  estado4[4]       ; clk        ; 8.568 ; 8.568 ; Rise       ; clk             ;
;  estado4[5]       ; clk        ; 8.322 ; 8.322 ; Rise       ; clk             ;
;  estado4[6]       ; clk        ; 8.569 ; 8.569 ; Rise       ; clk             ;
; salidaMemRead     ; clk        ; 3.420 ; 3.420 ; Rise       ; clk             ;
; salidaMemWrite    ; clk        ; 3.097 ; 3.097 ; Rise       ; clk             ;
; salidaPrueba[*]   ; clk        ; 4.149 ; 4.149 ; Rise       ; clk             ;
;  salidaPrueba[0]  ; clk        ; 4.560 ; 4.560 ; Rise       ; clk             ;
;  salidaPrueba[1]  ; clk        ; 4.676 ; 4.676 ; Rise       ; clk             ;
;  salidaPrueba[2]  ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  salidaPrueba[3]  ; clk        ; 4.686 ; 4.686 ; Rise       ; clk             ;
;  salidaPrueba[4]  ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  salidaPrueba[5]  ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  salidaPrueba[6]  ; clk        ; 4.647 ; 4.647 ; Rise       ; clk             ;
;  salidaPrueba[7]  ; clk        ; 4.733 ; 4.733 ; Rise       ; clk             ;
;  salidaPrueba[8]  ; clk        ; 5.251 ; 5.251 ; Rise       ; clk             ;
;  salidaPrueba[9]  ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  salidaPrueba[10] ; clk        ; 4.587 ; 4.587 ; Rise       ; clk             ;
;  salidaPrueba[11] ; clk        ; 4.690 ; 4.690 ; Rise       ; clk             ;
;  salidaPrueba[12] ; clk        ; 5.056 ; 5.056 ; Rise       ; clk             ;
;  salidaPrueba[13] ; clk        ; 4.789 ; 4.789 ; Rise       ; clk             ;
;  salidaPrueba[14] ; clk        ; 4.577 ; 4.577 ; Rise       ; clk             ;
;  salidaPrueba[15] ; clk        ; 4.570 ; 4.570 ; Rise       ; clk             ;
;  salidaPrueba[16] ; clk        ; 4.358 ; 4.358 ; Rise       ; clk             ;
;  salidaPrueba[17] ; clk        ; 4.302 ; 4.302 ; Rise       ; clk             ;
;  salidaPrueba[18] ; clk        ; 4.584 ; 4.584 ; Rise       ; clk             ;
;  salidaPrueba[19] ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  salidaPrueba[20] ; clk        ; 4.298 ; 4.298 ; Rise       ; clk             ;
;  salidaPrueba[21] ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  salidaPrueba[22] ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  salidaPrueba[23] ; clk        ; 4.478 ; 4.478 ; Rise       ; clk             ;
;  salidaPrueba[24] ; clk        ; 4.149 ; 4.149 ; Rise       ; clk             ;
;  salidaPrueba[25] ; clk        ; 4.324 ; 4.324 ; Rise       ; clk             ;
;  salidaPrueba[26] ; clk        ; 4.682 ; 4.682 ; Rise       ; clk             ;
;  salidaPrueba[27] ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  salidaPrueba[28] ; clk        ; 4.514 ; 4.514 ; Rise       ; clk             ;
;  salidaPrueba[29] ; clk        ; 4.530 ; 4.530 ; Rise       ; clk             ;
;  salidaPrueba[30] ; clk        ; 4.374 ; 4.374 ; Rise       ; clk             ;
;  salidaPrueba[31] ; clk        ; 4.468 ; 4.468 ; Rise       ; clk             ;
; salidaRegB[*]     ; clk        ; 4.000 ; 4.000 ; Rise       ; clk             ;
;  salidaRegB[0]    ; clk        ; 4.160 ; 4.160 ; Rise       ; clk             ;
;  salidaRegB[1]    ; clk        ; 4.394 ; 4.394 ; Rise       ; clk             ;
;  salidaRegB[2]    ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  salidaRegB[3]    ; clk        ; 4.393 ; 4.393 ; Rise       ; clk             ;
;  salidaRegB[4]    ; clk        ; 4.290 ; 4.290 ; Rise       ; clk             ;
;  salidaRegB[5]    ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  salidaRegB[6]    ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  salidaRegB[7]    ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
;  salidaRegB[8]    ; clk        ; 4.303 ; 4.303 ; Rise       ; clk             ;
;  salidaRegB[9]    ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  salidaRegB[10]   ; clk        ; 4.410 ; 4.410 ; Rise       ; clk             ;
;  salidaRegB[11]   ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  salidaRegB[12]   ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  salidaRegB[13]   ; clk        ; 4.000 ; 4.000 ; Rise       ; clk             ;
;  salidaRegB[14]   ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  salidaRegB[15]   ; clk        ; 4.393 ; 4.393 ; Rise       ; clk             ;
;  salidaRegB[16]   ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  salidaRegB[17]   ; clk        ; 4.552 ; 4.552 ; Rise       ; clk             ;
;  salidaRegB[18]   ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  salidaRegB[19]   ; clk        ; 4.290 ; 4.290 ; Rise       ; clk             ;
;  salidaRegB[20]   ; clk        ; 4.505 ; 4.505 ; Rise       ; clk             ;
;  salidaRegB[21]   ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
;  salidaRegB[22]   ; clk        ; 4.272 ; 4.272 ; Rise       ; clk             ;
;  salidaRegB[23]   ; clk        ; 4.320 ; 4.320 ; Rise       ; clk             ;
;  salidaRegB[24]   ; clk        ; 5.121 ; 5.121 ; Rise       ; clk             ;
;  salidaRegB[25]   ; clk        ; 4.477 ; 4.477 ; Rise       ; clk             ;
;  salidaRegB[26]   ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  salidaRegB[27]   ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  salidaRegB[28]   ; clk        ; 4.707 ; 4.707 ; Rise       ; clk             ;
;  salidaRegB[29]   ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
;  salidaRegB[30]   ; clk        ; 4.263 ; 4.263 ; Rise       ; clk             ;
;  salidaRegB[31]   ; clk        ; 4.719 ; 4.719 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                       ;
+---------------------------------+---------------------------------+----------+----------+--------------+--------------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+---------------------------------+---------------------------------+----------+----------+--------------+--------------+
; clk                             ; clk                             ; 725      ; 0        ; 0            ; 0            ;
; InstructionReg:IR|sal[0]        ; clk                             ; 33       ; 65       ; 0            ; 0            ;
; uControl:unidadControl|aluOP[0] ; clk                             ; 0        ; 96       ; 0            ; 0            ;
; clk                             ; InstructionReg:IR|sal[0]        ; 3530     ; 0        ; > 2147483647 ; 0            ;
; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0]        ; 32       ; 32       ; > 2147483647 ; > 2147483647 ;
; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0]        ; 1        ; 1        ; 703          ; 671          ;
; clk                             ; uControl:unidadControl|aluOP[0] ; 44471    ; 0        ; > 2147483647 ; 0            ;
; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 683      ; 683      ; > 2147483647 ; > 2147483647 ;
; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0        ; 0        ; 704          ; 672          ;
+---------------------------------+---------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                        ;
+---------------------------------+---------------------------------+----------+----------+--------------+--------------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+---------------------------------+---------------------------------+----------+----------+--------------+--------------+
; clk                             ; clk                             ; 725      ; 0        ; 0            ; 0            ;
; InstructionReg:IR|sal[0]        ; clk                             ; 33       ; 65       ; 0            ; 0            ;
; uControl:unidadControl|aluOP[0] ; clk                             ; 0        ; 96       ; 0            ; 0            ;
; clk                             ; InstructionReg:IR|sal[0]        ; 3530     ; 0        ; > 2147483647 ; 0            ;
; InstructionReg:IR|sal[0]        ; InstructionReg:IR|sal[0]        ; 32       ; 32       ; > 2147483647 ; > 2147483647 ;
; uControl:unidadControl|aluOP[0] ; InstructionReg:IR|sal[0]        ; 1        ; 1        ; 703          ; 671          ;
; clk                             ; uControl:unidadControl|aluOP[0] ; 44471    ; 0        ; > 2147483647 ; 0            ;
; InstructionReg:IR|sal[0]        ; uControl:unidadControl|aluOP[0] ; 683      ; 683      ; > 2147483647 ; > 2147483647 ;
; uControl:unidadControl|aluOP[0] ; uControl:unidadControl|aluOP[0] ; 0        ; 0        ; 704          ; 672          ;
+---------------------------------+---------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 80    ; 80   ;
; Unconstrained Output Port Paths ; 144   ; 144  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 30 20:00:05 2019
Info: Command: quartus_sta prueba3 -c prueba3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 65 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'prueba3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name InstructionReg:IR|sal[0] InstructionReg:IR|sal[0]
    Info (332105): create_clock -period 1.000 -name uControl:unidadControl|aluOP[0] uControl:unidadControl|aluOP[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: aAlu|Mux65~0  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -143.673
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -143.673     -4918.687 uControl:unidadControl|aluOP[0] 
    Info (332119):  -138.074     -4407.331 InstructionReg:IR|sal[0] 
    Info (332119):    -8.425      -728.882 clk 
Info (332146): Worst-case hold slack is -9.830
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.830      -142.188 clk 
    Info (332119):    -8.167      -241.284 InstructionReg:IR|sal[0] 
    Info (332119):    -2.568       -58.050 uControl:unidadControl|aluOP[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -479.243 clk 
    Info (332119):     0.500         0.000 InstructionReg:IR|sal[0] 
    Info (332119):     0.500         0.000 uControl:unidadControl|aluOP[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: aAlu|Mux65~0  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -55.274
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -55.274     -1834.680 uControl:unidadControl|aluOP[0] 
    Info (332119):   -52.971     -1690.354 InstructionReg:IR|sal[0] 
    Info (332119):    -3.305      -246.173 clk 
Info (332146): Worst-case hold slack is -3.848
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.848      -115.279 InstructionReg:IR|sal[0] 
    Info (332119):    -3.736       -54.017 clk 
    Info (332119):    -1.545       -51.578 uControl:unidadControl|aluOP[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880      -420.462 clk 
    Info (332119):     0.500         0.000 InstructionReg:IR|sal[0] 
    Info (332119):     0.500         0.000 uControl:unidadControl|aluOP[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4689 megabytes
    Info: Processing ended: Thu May 30 20:00:12 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


