# 摇光(YaoGuang) SoC 产品市场需求文档 (MRD)

| 文档版本 | V1.0 |
|---------|------|
| 创建日期 | 2026-01-18 |
| 最后更新 | 2026-01-18 |
| 状态 | 初稿 |
| 负责人 | 产品经理 (PM) |

---

## 1. 产品概述

### 1.1 产品目标

开发一款面向乘用车 L4 级自动驾驶的高性能、高可靠、高性价比车规级 SoC 芯片，对标 NVIDIA Orin 系列，为全球汽车厂商提供具备市场竞争力的自动驾驶域控制器解决方案。

### 1.2 目标市场

- **主要市场**：乘用车 L4 级自动驾驶
- **细分市场**：高端及中高端乘用车
- **目标客户**：汽车 OEM 厂商、自动驾驶系统集成商
- **地理市场**：全球市场（优先中国及亚太市场）

### 1.3 产品定位

**定位宣言**：为乘用车 L4 级自动驾驶提供高性价比、高可靠性的智能计算解决方案

**差异化策略**：
- 性能对标 Orin，成本降低 30-40%
- 专注中国市场需求，优化本土化支持
- 更高的能效比，满足电动汽车对低功耗的需求

### 1.4 成功指标

- 市场份额：3 年内达到中国市场 10% 份额
- 客户满意度：≥ 90%
- 产品利润率：≥ 25%
- 质量指标：零缺陷交付，通过 AEC-Q100 Grade 1 认证

---

## 2. 市场分析

### 2.1 市场规模

**全球自动驾驶芯片市场规模（2025年）**：
- TAM（总可寻址市场）：$15B
- SAM（可服务市场）：$6B（L3+ 级别自动驾驶芯片）
- SOM（可获得市场，3年目标）：$600M（10% 市场份额）

**市场增长率**：
- 2025-2028 年 CAGR：~35%
- L4 级别芯片需求将在 2026-2027 年迎来爆发式增长

### 2.2 客户需求分析

**目标客户需求**：

| 需求类别 | 关键需求 | 优先级 |
|---------|---------|--------|
| 性能需求 | 算力 ≥ 500 TOPS (INT8) | P0 |
| 性能需求 | 低延迟，支持实时决策 | P0 |
| 功耗需求 | 功耗 ≤ 60W（单芯片） | P0 |
| 成本需求 | 比 Orin 低 30-40% | P0 |
| 安全需求 | 通过 ISO 26262 ASIL-D 认证 | P0 |
| 可靠性 | AEC-Q100 Grade 1 认证 | P0 |
| 生态支持 | 完整的软件栈和开发工具 | P1 |
| 可扩展性 | 支持多芯片级联 | P1 |

### 2.3 竞争分析

**主要竞品对比（2025年数据）**：

| 芯片型号 | 制程 | 算力 (INT8) | 功耗 | 能效比 (TOPS/W) | 安全等级 | 成本评估 |
|---------|------|------------|------|----------------|---------|---------|
| **NVIDIA Orin-X** | 7nm | 254 TOPS | 45W | 5.64 | ASIL-D | 高 |
| **NVIDIA Orin Dual** | 7nm | ~508 TOPS | ~90W | 5.64 | ASIL-D | 极高 |
| **NVIDIA Thor** | 5nm | 1000+ TOPS | N/A | N/A | ASIL-D | 极高 |
| **Horizon J5** | 16nm | 128 TOPS | 30W | 4.27 | ASIL-B | 中 |
| **Horizon J6P** | N/A | 560 TOPS | N/A | N/A | N/A | 中高 |
| **Qualcomm Ride** | 5nm | 700 TOPS | 130W | 5.38 | ASIL-D | 高 |
| **Tesla HW5** | N/A | ~2000 TOPS | N/A | N/A | N/A | N/A |

**竞争力评分**：

| 维度 | 权重 | Orin-X | J5 | J6P | 摇光目标 |
|------|------|--------|-----|-----|---------|
| 性能 | 30% | 85 | 40 | 85 | 90 |
| 功耗 | 20% | 80 | 70 | 75 | 85 |
| 成本 | 15% | 60 | 85 | 75 | 90 |
| 功能 | 15% | 90 | 70 | 80 | 85 |
| 可靠性 | 10% | 95 | 80 | 85 | 95 |
| 生态 | 10% | 95 | 60 | 70 | 75 |
| **总分** | 100% | **82.5** | **67.5** | **77.5** | **87.5** |

### 2.4 机会分析

**市场机会**：
1. **成本敏感市场**：中高端乘用车对成本敏感，Orin 成本过高
2. **本土化需求**：中国车企希望有本土高性能芯片选择
3. **技术窗口期**：2026-2027 年是 L4 芯片量产的关键窗口期
4. **能效比优化**：电动汽车对功耗更敏感，高能效比芯片有市场优势

**潜在风险**：
1. **技术风险**：制程工艺落后于国际头部厂商（7nm vs 5nm）
2. **生态风险**：软件生态不如 NVIDIA 成熟
3. **时间风险**：需在 2027 年前量产，时间紧迫
4. **竞争风险**：国际大厂可能推出更具性价比的产品

---

## 3. 产品需求

### 3.1 功能需求

**核心功能**：

| 功能模块 | 功能描述 | 优先级 |
|---------|---------|--------|
| **NPU (AI Accelerator)** | 支持 Transformer、CNN 等主流深度学习模型，INT8/FP16 混合精度 | P0 |
| **CPU** | 多核高性能 CPU，负责感知融合、路径规划、控制逻辑 | P0 |
| **ISP (Image Signal Processor)** | 支持 16+ 路高清摄像头，4K 分辨率 | P1 |
| **GPU** | 通用计算能力，支持非 AI 算法加速 | P1 |
| **Memory Controller** | 高带宽内存接口，LPDDR5/GDDR6 | P0 |
| **NoC (Network-on-Chip)** | 高带宽、低延迟片上互联网络 | P0 |
| **Safety Island** | 双核锁步 CPU，ECC 内存，ASIL-D 安全机制 | P0 |
| **Video Encode/Decode** | 支持多路视频编解码 | P1 |
| **PCIe Gen4/5** | 高速外设接口 | P1 |
| **Ethernet** | 车载以太网，TSN 支持 | P1 |

### 3.2 性能需求

**算力目标**：

| 指标 | 目标值 | 备注 |
|------|-------|------|
| NPU AI 算力 (INT8) | ≥ 300 TOPS | 单芯片 |
| NPU AI 算力 (FP16) | ≥ 150 TFLOPS | 单芯片 |
| CPU 性能 | ≥ 100K DMIPS | 多核总计 |
| GPU 性能 | ≥ 2 TFLOPS | FP32 |
| 系统总带宽 | ≥ 200 GB/s | 内存带宽 |
| NPU 延迟 | ≤ 10ms | 单次推理 |

**可扩展性**：
- 支持 2 芯片级联：≥ 600 TOPS
- 支持 4 芯片级联：≥ 1200 TOPS

### 3.3 功耗需求

| 指标 | 目标值 | 备注 |
|------|-------|------|
| 单芯片功耗 | ≤ 60W | 典型工作负载 |
| 能效比 | ≥ 5 TOPS/W | INT8 |
| 待机功耗 | ≤ 5W | 低功耗模式 |

### 3.4 接口需求

**外部接口**：

| 接口类型 | 规格 | 数量 |
|---------|------|------|
| MIPI CSI | 4 lanes | 8+ |
| Ethernet | 1G/10G, TSN | 4-8 |
| PCIe | Gen4 x8 | 2-4 |
| USB | 3.2 Gen2 | 4-6 |
| CAN FD | - | 8+ |
| Display | HDMI/DP | 1-2 |
| Audio | I2S/TDM | 4+ |

**内存接口**：

| 接口类型 | 规格 | 带宽 |
|---------|------|------|
| LPDDR5 | 6400 MT/s | ≥ 200 GB/s |
| 容量 | 32-64 GB | - |

### 3.5 可靠性需求

**车规认证**：
- AEC-Q100 Grade 1（-40°C 至 125°C）
- ISO 26262 ASIL-D（核心安全模块）
- ISO 21434（网络安全）

**可靠性指标**：
- FIT (Failure in Time)：< 10
- MTBF (Mean Time Between Failures)：> 10,000 小时

### 3.6 成本需求

| 成本类别 | 目标值 | 备注 |
|---------|-------|------|
| 芯片成本 | ≤ Orin 成本的 60-70% | 量产 100K 片/年 |
| BOM 成本 | ≤ Orin BOM 的 70% | 包括外部存储等 |
| 开发成本 | ≤ $50M | 全生命周期 |

---

## 4. 技术架构建议

### 4.1 架构选择

**推荐架构**：异构多核架构

```
+-----------------------------------------------------------+
|                      YaoGuang SoC                         |
+-----------------------------------------------------------+
|  Safety Island (ASIL-D)                                   |
|  - Dual-core Lockstep CPU (ARM Cortex-R52)                |
|  - ECC Memory                                             |
|  - Safety Monitors                                        |
+-----------------------------------------------------------+
|  Application Cluster                                       |
|  - 8x ARM Cortex-A78AE (ASIL-B)                           |
|  - 2x GPU Cores (Custom or Mali)                          |
|  - 4x NPU Clusters (Custom DSA)                           |
+-----------------------------------------------------------+
|  ISP                                                      |
|  - Support 16+ HD cameras, 4K resolution                   |
+-----------------------------------------------------------+
|  Memory Subsystem                                         |
|  - LPDDR5 Controller, 32-64 GB                            |
|  - System Cache (L3)                                      |
+-----------------------------------------------------------+
|  NoC                                                      |
|  - High bandwidth, low latency interconnect               |
+-----------------------------------------------------------+
|  I/O                                                      |
|  - MIPI CSI, PCIe, Ethernet, USB, CAN FD, Audio           |
+-----------------------------------------------------------+
```

### 4.2 技术路线

**制程工艺**：
- 选项 1：TSMC 7nm（推荐，成熟工艺）
- 选项 2：SMIC 7nm（国产化，风险较高）

**IP 选型**：
- CPU：ARM Cortex-A78AE + Cortex-R52（安全岛）
- NPU：自研或授权
- ISP：自研或授权
- NoC：自研或使用商用 IP

### 4.3 技术约束

**时间约束**：需在 2027 年前量产，总开发周期 ≤ 24 个月

**资源约束**：
- 设计团队：100-150 人
- EDA 工具：Synopsys/Cadence
- 验证资源：仿真服务器 + FPGA 原型

**技术风险**：
- NPU 性能可能未达标
- 功耗可能超标
- 安全认证可能延迟

---

## 5. 路线图规划

### 5.1 版本规划

| 版本 | 时间 | 目标 | 关键特性 |
|------|------|------|---------|
| V1.0 | Q2 2027 | 量产 | 300 TOPS NPU, ASIL-D, LPDDR5 |
| V1.1 | Q4 2027 | 性能优化 | 功耗降低 15% |
| V2.0 | Q2 2028 | 性能提升 | 500 TOPS NPU, 制程升级 |

### 5.2 里程碑

| 里程碑 | 时间 | 交付物 | 负责人 |
|--------|------|--------|--------|
| 需求冻结 | 2026-02 | MRD v1.0 | 产品经理 |
| 架构冻结 | 2026-04 | 架构 Spec | 架构师 |
| RTL 冻结 | 2026-08 | RTL 代码 | 前端设计 |
| 验证通过 | 2026-11 | 验证报告 | 前端验证 |
| 系统验证 | 2027-01 | FPGA 原型 | 系统验证 |
| 流片 | 2027-03 | GDSII 文件 | 后端工程师 |
| 样片回片 | 2027-06 | 样片 | 代工厂 |
| 认证通过 | 2027-07 | 认证证书 | 安全专家 |
| 客户样品 | 2027-08 | 客户样品 | 产品经理 |
| 产品发布 | 2027-09 | 发布文档 | 产品经理 |
| 量产 | 2027-10 | 量产产品 | 项目经理 |

### 5.3 时间计划

```
2026 Q1: 需求分析和市场调研
2026 Q2: 架构设计和技术选型
2026 Q3: RTL 开发和前端验证
2026 Q4: 系统验证和 FPGA 原型
2027 Q1: 后端设计和时序收敛
2027 Q2: 流片和样片测试
2027 Q3: 认证和客户样品
2027 Q4: 产品发布和量产
```

---

## 6. 成本分析

### 6.1 成本结构估算

| 成本类别 | 占比 | 金额估算 | 备注 |
|---------|------|---------|------|
| 硅片成本 | 45% | $150 | 7nm, 100K 量产 |
| 封装成本 | 10% | $33 | FCBGA |
| 测试成本 | 8% | $27 | ATE 测试 |
| 设计成本 | 25% | $83 | 人力 + EDA |
| 验证成本 | 8% | $27 | 仿真 + FPGA |
| 其他成本 | 4% | $13 | 管理 + IP 授权 |
| **单位总成本** | 100% | **$333** | 单芯片 BOM 成本 |

**对比**：
- NVIDIA Orin-X 成本：~$500-600
- Horizon J5 成本：~$200-300

### 6.2 定价策略

**成本加成定价**：
- 成本：$333
- 目标利润率：25%
- 目标售价：$417

**竞争定价**：
- Orin-X 市场价：$500-600
- 建议定价：$350-400（比 Orin 低 30-40%）

**定价策略选择**：渗透定价策略，快速占领市场

---

## 7. 风险管理

### 7.1 风险识别

| 风险类别 | 风险描述 | 可能性 | 影响 | 风险等级 |
|---------|---------|--------|------|----------|
| 技术风险 | NPU 性能未达 300 TOPS | 中 | 高 | 高 |
| 技术风险 | 功耗超过 60W | 高 | 高 | 高 |
| 进度风险 | 流片延迟 > 3 个月 | 中 | 高 | 高 |
| 成本风险 | 开发成本超 50% | 中 | 中 | 中 |
| 市场风险 | 市场需求变化（L4 普及延迟） | 高 | 高 | 高 |
| 竞争风险 | 竞品提前发布或降价 | 中 | 高 | 中 |
| 供应链风险 | 制程工艺供应受限 | 低 | 高 | 中 |
| 认证风险 | ISO 26262 认证延迟 | 中 | 高 | 高 |

### 7.2 风险应对策略

**高优先级风险**：

1. **NPU 性能未达标**
   - 缓解：早期原型验证，多方案并行
   - 应急：降低性能目标，增加芯片数量

2. **功耗超标**
   - 缓解：功耗优化，动态功耗管理
   - 应急：降低工作频率，牺牲部分性能

3. **进度延迟**
   - 缓解：关键路径管理，资源备份
   - 应急：减少功能集，分阶段发布

4. **市场需求变化**
   - 缓解：灵活架构设计，支持降级配置
   - 应急：调整产品定位，转向 L2+/L3 市场

---

## 8. 跨团队协调

### 8.1 团队角色

| 角色 | 负责人 | 主要职责 |
|------|-------|---------|
| 产品经理 (PM) | - | 产品定义、需求管理、市场分析 |
| 项目经理 | - | 进度管理、资源协调、风险控制 |
| 架构师 | - | 系统架构设计、技术选型 |
| 前端设计 | - | RTL 设计、IP 集成 |
| 前端验证 (DV) | - | 模块级 UVM 验证 |
| 系统验证 (CV) | - | SoC 级验证、FPGA 原型 |
| 后端工程师 | - | 综合、布局布线、时序收敛 |
| 安全专家 | - | 功能安全设计、认证 |
| 测试工程师 | - | 硬件测试、质量保证 |

### 8.2 沟通机制

- **每日站会**：设计团队同步进度
- **周会**：项目整体评审
- **双周里程碑评审**：关键节点评审
- **月度客户沟通**：与客户同步进展

---

## 9. 质量指标

### 9.1 产品质量指标

| 指标 | 目标 | 测量方法 |
|------|------|---------|
| 代码覆盖率 | 100% | 覆盖率报告 |
| 功能覆盖率 | 95% | 覆盖率报告 |
| 时序收敛率 | 100% | 时序分析 |
| DRC/LVS 通过率 | 100% | 物理验证 |
| 样片良率 | ≥ 80% | 生产测试 |
| 失效率 | < 100 PPM | 可靠性测试 |

### 9.2 项目质量指标

| 指标 | 目标 | 测量方法 |
|------|------|---------|
| 需求变更率 | < 15% | 需求跟踪 |
| 缺陷密度 | < 5/KLOC | 缺陷跟踪 |
| 交付准时率 | ≥ 90% | 里程碑跟踪 |
| 客户满意度 | ≥ 90% | 满意度调查 |

---

## 10. 附录

### 10.1 参考资料

1. NVIDIA Orin 技术文档
2. Horizon Journey 芯片规格书
3. ISO 26262 功能安全标准
4. AEC-Q100 车规认证标准
5. 自驾芯片市场调研报告

### 10.2 缩写说明

- **ASIL**: Automotive Safety Integrity Level
- **BOM**: Bill of Materials
- **DMA**: Direct Memory Access
- **DSA**: Domain-Specific Architecture
- **ECC**: Error Correction Code
- **FIT**: Failure in Time
- **FPGA**: Field-Programmable Gate Array
- **I2S**: Inter-IC Sound
- **ISP**: Image Signal Processor
- **MIPI**: Mobile Industry Processor Interface
- **MTBF**: Mean Time Between Failures
- **NPU**: Neural Processing Unit
- **PPM**: Parts Per Million
- **PPA**: Power, Performance, Area
- **RTL**: Register-Transfer Level
- **SoC**: System-on-Chip
- **TOPS**: Tera Operations Per Second
- **TSN**: Time-Sensitive Networking
- **UVM**: Universal Verification Methodology

---

**文档审批**：

| 角色 | 姓名 | 签名 | 日期 |
|------|------|------|------|
| 产品经理 | - | - | - |
| 项目经理 | - | - | - |
| 架构师 | - | - | - |

