Fitter report for TEST_IEEE
Wed May 24 22:04:43 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Non-Global High Fan-Out Signals
 21. Fitter DSP Block Usage Summary
 22. DSP Block Details
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed May 24 22:04:42 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; TEST_IEEE                                       ;
; Top-level Entity Name              ; TEST_IEEE                                       ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C5F256C6                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 164 / 5,136 ( 3 % )                             ;
;     Total combinational functions  ; 164 / 5,136 ( 3 % )                             ;
;     Dedicated logic registers      ; 0 / 5,136 ( 0 % )                               ;
; Total registers                    ; 0                                               ;
; Total pins                         ; 96 / 183 ( 52 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 7 / 46 ( 15 % )                                 ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C5F256C6                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; z[0]     ; Missing drive strength ;
; z[1]     ; Missing drive strength ;
; z[2]     ; Missing drive strength ;
; z[3]     ; Missing drive strength ;
; z[4]     ; Missing drive strength ;
; z[5]     ; Missing drive strength ;
; z[6]     ; Missing drive strength ;
; z[7]     ; Missing drive strength ;
; z[8]     ; Missing drive strength ;
; z[9]     ; Missing drive strength ;
; z[10]    ; Missing drive strength ;
; z[11]    ; Missing drive strength ;
; z[12]    ; Missing drive strength ;
; z[13]    ; Missing drive strength ;
; z[14]    ; Missing drive strength ;
; z[15]    ; Missing drive strength ;
; z[16]    ; Missing drive strength ;
; z[17]    ; Missing drive strength ;
; z[18]    ; Missing drive strength ;
; z[19]    ; Missing drive strength ;
; z[20]    ; Missing drive strength ;
; z[21]    ; Missing drive strength ;
; z[22]    ; Missing drive strength ;
; z[23]    ; Missing drive strength ;
; z[24]    ; Missing drive strength ;
; z[25]    ; Missing drive strength ;
; z[26]    ; Missing drive strength ;
; z[27]    ; Missing drive strength ;
; z[28]    ; Missing drive strength ;
; z[29]    ; Missing drive strength ;
; z[30]    ; Missing drive strength ;
; z[31]    ; Missing drive strength ;
+----------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 375 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 375 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 365     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/arath/Desktop/TEST_IEEE/output_files/TEST_IEEE.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 164 / 5,136 ( 3 % ) ;
;     -- Combinational with no register       ; 164                 ;
;     -- Register only                        ; 0                   ;
;     -- Combinational with a register        ; 0                   ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 43                  ;
;     -- 3 input functions                    ; 63                  ;
;     -- <=2 input functions                  ; 58                  ;
;     -- Register only                        ; 0                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 51                  ;
;     -- arithmetic mode                      ; 113                 ;
;                                             ;                     ;
; Total registers*                            ; 0 / 6,000 ( 0 % )   ;
;     -- Dedicated logic registers            ; 0 / 5,136 ( 0 % )   ;
;     -- I/O registers                        ; 0 / 864 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 12 / 321 ( 4 % )    ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 96 / 183 ( 52 % )   ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )      ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )       ;
;                                             ;                     ;
; Global signals                              ; 0                   ;
; M9Ks                                        ; 0 / 46 ( 0 % )      ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 7 / 46 ( 15 % )     ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 0 / 10 ( 0 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%        ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 3%        ;
; Maximum fan-out                             ; 36                  ;
; Highest non-global fan-out                  ; 25                  ;
; Total fan-out                               ; 698                 ;
; Average fan-out                             ; 1.87                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 164 / 5136 ( 3 % ) ; 0 / 5136 ( 0 % )               ;
;     -- Combinational with no register       ; 164                ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;     -- Combinational with a register        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 43                 ; 0                              ;
;     -- 3 input functions                    ; 63                 ; 0                              ;
;     -- <=2 input functions                  ; 58                 ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 51                 ; 0                              ;
;     -- arithmetic mode                      ; 113                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 0                  ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 5136 ( 0 % )   ; 0 / 5136 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 12 / 321 ( 4 % )   ; 0 / 321 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 96                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 7 / 46 ( 15 % )    ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 815                ; 5                              ;
;     -- Registered Connections               ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 64                 ; 0                              ;
;     -- Output Ports                         ; 32                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; x[0]  ; D8    ; 8        ; 13           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[10] ; H15   ; 6        ; 34           ; 16           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[11] ; R11   ; 4        ; 23           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[12] ; K9    ; 4        ; 18           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[13] ; F11   ; 7        ; 23           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[14] ; M9    ; 4        ; 21           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[15] ; B11   ; 7        ; 25           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[16] ; N9    ; 4        ; 21           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[17] ; G16   ; 6        ; 34           ; 17           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[18] ; A8    ; 8        ; 16           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[19] ; T11   ; 4        ; 23           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[1]  ; B8    ; 8        ; 16           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[20] ; A14   ; 7        ; 28           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[21] ; A15   ; 7        ; 21           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[22] ; T10   ; 4        ; 21           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[23] ; J11   ; 5        ; 34           ; 9            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[24] ; J14   ; 5        ; 34           ; 10           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[25] ; R14   ; 4        ; 30           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[26] ; G11   ; 6        ; 34           ; 20           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[27] ; L15   ; 5        ; 34           ; 8            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[28] ; J12   ; 5        ; 34           ; 11           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[29] ; A13   ; 7        ; 30           ; 24           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[2]  ; A10   ; 7        ; 21           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[30] ; D15   ; 6        ; 34           ; 19           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[31] ; H16   ; 6        ; 34           ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[3]  ; M16   ; 5        ; 34           ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[4]  ; M15   ; 5        ; 34           ; 12           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[5]  ; R8    ; 3        ; 16           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[6]  ; E16   ; 6        ; 34           ; 12           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[7]  ; E15   ; 6        ; 34           ; 12           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[8]  ; L9    ; 4        ; 18           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; x[9]  ; F13   ; 6        ; 34           ; 17           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[0]  ; A9    ; 7        ; 16           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[10] ; C11   ; 7        ; 23           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[11] ; E9    ; 7        ; 18           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[12] ; B16   ; 6        ; 34           ; 18           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[13] ; D16   ; 6        ; 34           ; 19           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[14] ; A12   ; 7        ; 25           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[15] ; F9    ; 7        ; 23           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[16] ; C9    ; 7        ; 18           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[17] ; B12   ; 7        ; 25           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[18] ; T9    ; 4        ; 18           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[19] ; N15   ; 5        ; 34           ; 7            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[1]  ; F10   ; 7        ; 23           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[20] ; R9    ; 4        ; 18           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[21] ; L16   ; 5        ; 34           ; 8            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[22] ; R12   ; 4        ; 23           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[23] ; L13   ; 5        ; 34           ; 8            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[24] ; N13   ; 5        ; 34           ; 2            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[25] ; K11   ; 5        ; 34           ; 6            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[26] ; K16   ; 5        ; 34           ; 9            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[27] ; K12   ; 5        ; 34           ; 3            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[28] ; J15   ; 5        ; 34           ; 10           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[29] ; L14   ; 5        ; 34           ; 7            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[2]  ; F15   ; 6        ; 34           ; 18           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[30] ; R16   ; 5        ; 34           ; 5            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[31] ; G15   ; 6        ; 34           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[3]  ; R10   ; 4        ; 21           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[4]  ; E8    ; 8        ; 13           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[5]  ; B10   ; 7        ; 21           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[6]  ; A11   ; 7        ; 25           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[7]  ; B9    ; 7        ; 16           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[8]  ; D9    ; 7        ; 18           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; y[9]  ; C16   ; 6        ; 34           ; 20           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; z[0]  ; K6    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[10] ; L6    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[11] ; L2    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[12] ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[13] ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[14] ; J2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[15] ; R3    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[16] ; J6    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[17] ; K1    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[18] ; K5    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[19] ; L4    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[1]  ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[20] ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[21] ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[22] ; L1    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[23] ; F14   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[24] ; K15   ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[25] ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[26] ; L12   ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[27] ; J16   ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[28] ; N14   ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[29] ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[2]  ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[30] ; J13   ; 5        ; 34           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[31] ; N16   ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[3]  ; N1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[4]  ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[5]  ; N3    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[6]  ; T4    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[7]  ; L3    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[8]  ; N2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[9]  ; K2    ; 2        ; 0            ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; z[27]                   ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; y[28]                   ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; x[17]                   ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; y[31]                   ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; y[2]                    ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; y[4]                    ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 18 ( 22 % )  ; 3.3V          ; --           ;
; 2        ; 16 / 19 ( 84 % ) ; 3.3V          ; --           ;
; 3        ; 8 / 26 ( 31 % )  ; 3.3V          ; --           ;
; 4        ; 12 / 27 ( 44 % ) ; 3.3V          ; --           ;
; 5        ; 24 / 25 ( 96 % ) ; 3.3V          ; --           ;
; 6        ; 15 / 16 ( 94 % ) ; 3.3V          ; --           ;
; 7        ; 18 / 26 ( 69 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 26 ( 15 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; x[18]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; y[0]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; x[2]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; y[6]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 159        ; 7        ; y[14]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 153        ; 7        ; x[29]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 155        ; 7        ; x[20]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 167        ; 7        ; x[21]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; x[1]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 7        ; y[7]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; y[5]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 162        ; 7        ; x[15]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 160        ; 7        ; y[17]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; y[12]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; y[16]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; y[10]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; y[9]                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; x[0]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 173        ; 7        ; y[8]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; x[30]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 143        ; 6        ; y[13]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ; 23         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; y[4]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 174        ; 7        ; y[11]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; x[7]                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 127        ; 6        ; x[6]                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; y[15]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 164        ; 7        ; y[1]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 166        ; 7        ; x[13]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; x[9]                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 142        ; 6        ; z[23]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 140        ; 6        ; y[2]                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; x[26]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; y[31]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 136        ; 6        ; x[17]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 135        ; 6        ; x[10]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H16      ; 134        ; 6        ; x[31]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; z[14]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; z[16]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; x[23]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 123        ; 5        ; x[28]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 5        ; z[30]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 122        ; 5        ; x[24]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 121        ; 5        ; y[28]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 120        ; 5        ; z[27]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 2        ; z[17]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 32         ; 2        ; z[9]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; z[18]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 30         ; 2        ; z[0]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; x[12]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; y[25]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K12      ; 105        ; 5        ; y[27]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; z[24]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 118        ; 5        ; y[26]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 2        ; z[22]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 34         ; 2        ; z[11]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 36         ; 2        ; z[7]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 40         ; 2        ; z[19]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; z[10]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; x[8]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; z[26]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L13      ; 114        ; 5        ; y[23]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 113        ; 5        ; y[29]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 116        ; 5        ; x[27]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 115        ; 5        ; y[21]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; x[14]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; x[4]                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 125        ; 5        ; x[3]                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 38         ; 2        ; z[3]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 37         ; 2        ; z[8]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 45         ; 3        ; z[5]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; x[16]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; y[24]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N14      ; 106        ; 5        ; z[28]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 112        ; 5        ; y[19]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 111        ; 5        ; z[31]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 44         ; 2        ; z[1]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 43         ; 2        ; z[13]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 46         ; 3        ; z[20]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; z[29]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 108        ; 5        ; z[25]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 42         ; 2        ; z[21]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; z[15]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 53         ; 3        ; z[4]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; x[5]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 74         ; 4        ; y[20]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 80         ; 4        ; y[3]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 83         ; 4        ; x[11]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 85         ; 4        ; y[22]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; x[25]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; y[30]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; z[12]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T3       ; 48         ; 3        ; z[2]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T4       ; 54         ; 3        ; z[6]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; y[18]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 81         ; 4        ; x[22]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 84         ; 4        ; x[19]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                              ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                               ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
; |TEST_IEEE                      ; 164 (109)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 96   ; 0            ; 164 (109)    ; 0 (0)             ; 0 (0)            ; |TEST_IEEE                                        ; work         ;
;    |lpm_mult:Mult0|             ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |TEST_IEEE|lpm_mult:Mult0                         ; work         ;
;       |mult_2ct:auto_generated| ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 0 (0)            ; |TEST_IEEE|lpm_mult:Mult0|mult_2ct:auto_generated ; work         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; Name  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; z[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; y[30] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; x[30] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; y[29] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; x[29] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[28] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[28] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; y[27] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[27] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[26] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[26] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[25] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[25] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; y[24] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[24] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[23] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[23] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; x[31] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; y[31] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[18] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[19] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[20] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[21] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[22] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[18] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[19] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[20] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; y[21] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[22] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; y[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; y[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; y[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[11] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; y[12] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[16] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; y[17] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; x[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[3]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; x[4]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; x[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; x[6]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; x[7]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; x[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[11] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; x[12] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; x[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[14] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; x[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[16] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[17] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; y[30]                                                   ;                   ;         ;
;      - Add2~14                                          ; 1                 ; 6       ;
;      - Equal1~1                                         ; 1                 ; 6       ;
;      - Equal3~1                                         ; 1                 ; 6       ;
; x[30]                                                   ;                   ;         ;
;      - Add2~14                                          ; 1                 ; 6       ;
;      - Equal0~1                                         ; 1                 ; 6       ;
;      - Equal2~1                                         ; 1                 ; 6       ;
; y[29]                                                   ;                   ;         ;
;      - Add2~12                                          ; 1                 ; 6       ;
;      - Equal1~1                                         ; 1                 ; 6       ;
;      - Equal3~1                                         ; 1                 ; 6       ;
; x[29]                                                   ;                   ;         ;
;      - Add2~12                                          ; 0                 ; 6       ;
;      - Equal0~1                                         ; 0                 ; 6       ;
;      - Equal2~1                                         ; 0                 ; 6       ;
; y[28]                                                   ;                   ;         ;
;      - Add2~10                                          ; 0                 ; 6       ;
;      - Equal1~1                                         ; 0                 ; 6       ;
;      - Equal3~1                                         ; 0                 ; 6       ;
; x[28]                                                   ;                   ;         ;
;      - Add2~10                                          ; 1                 ; 6       ;
;      - Equal0~1                                         ; 1                 ; 6       ;
;      - Equal2~1                                         ; 1                 ; 6       ;
; y[27]                                                   ;                   ;         ;
;      - Add2~8                                           ; 0                 ; 6       ;
;      - Equal1~1                                         ; 0                 ; 6       ;
;      - Equal3~1                                         ; 0                 ; 6       ;
; x[27]                                                   ;                   ;         ;
;      - Add2~8                                           ; 0                 ; 6       ;
;      - Equal0~1                                         ; 0                 ; 6       ;
;      - Equal2~1                                         ; 0                 ; 6       ;
; y[26]                                                   ;                   ;         ;
;      - Add2~6                                           ; 0                 ; 6       ;
;      - Equal1~0                                         ; 0                 ; 6       ;
;      - Equal3~0                                         ; 0                 ; 6       ;
; x[26]                                                   ;                   ;         ;
;      - Add2~6                                           ; 0                 ; 6       ;
;      - Equal0~0                                         ; 0                 ; 6       ;
;      - Equal2~0                                         ; 0                 ; 6       ;
; y[25]                                                   ;                   ;         ;
;      - Add2~4                                           ; 0                 ; 6       ;
;      - Equal1~0                                         ; 0                 ; 6       ;
;      - Equal3~0                                         ; 0                 ; 6       ;
; x[25]                                                   ;                   ;         ;
;      - Add2~4                                           ; 1                 ; 6       ;
;      - Equal0~0                                         ; 1                 ; 6       ;
;      - Equal2~0                                         ; 1                 ; 6       ;
; y[24]                                                   ;                   ;         ;
;      - Add2~2                                           ; 0                 ; 6       ;
;      - Equal1~0                                         ; 0                 ; 6       ;
;      - Equal3~0                                         ; 0                 ; 6       ;
; x[24]                                                   ;                   ;         ;
;      - Add2~2                                           ; 0                 ; 6       ;
;      - Equal0~0                                         ; 0                 ; 6       ;
;      - Equal2~0                                         ; 0                 ; 6       ;
; y[23]                                                   ;                   ;         ;
;      - Add2~0                                           ; 0                 ; 6       ;
;      - Equal1~0                                         ; 0                 ; 6       ;
;      - Equal3~0                                         ; 0                 ; 6       ;
; x[23]                                                   ;                   ;         ;
;      - Add2~0                                           ; 1                 ; 6       ;
;      - Equal0~0                                         ; 1                 ; 6       ;
;      - Equal2~0                                         ; 1                 ; 6       ;
; x[31]                                                   ;                   ;         ;
;      - z_sign~1                                         ; 1                 ; 6       ;
; y[31]                                                   ;                   ;         ;
;      - z_sign~1                                         ; 0                 ; 6       ;
; x[18]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; x[19]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; x[20]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; x[21]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; x[22]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; y[18]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7 ; 0                 ; 6       ;
; y[19]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7 ; 0                 ; 6       ;
; y[20]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7 ; 1                 ; 6       ;
; y[21]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7 ; 0                 ; 6       ;
; y[22]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7 ; 0                 ; 6       ;
; y[0]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; y[1]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 1                 ; 6       ;
; y[2]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 1                 ; 6       ;
; y[3]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; y[4]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 1                 ; 6       ;
; y[5]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; y[6]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; y[7]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; y[8]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; y[9]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; y[10]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; y[11]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 1                 ; 6       ;
; y[12]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; y[13]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; y[14]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; y[15]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; y[16]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 1                 ; 6       ;
; y[17]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ; 0                 ; 6       ;
; x[0]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 0                 ; 6       ;
; x[1]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 1                 ; 6       ;
; x[2]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 0                 ; 6       ;
; x[3]                                                    ;                   ;         ;
; x[4]                                                    ;                   ;         ;
; x[5]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 1                 ; 6       ;
; x[6]                                                    ;                   ;         ;
; x[7]                                                    ;                   ;         ;
; x[8]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 0                 ; 6       ;
; x[9]                                                    ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 0                 ; 6       ;
; x[10]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 0                 ; 6       ;
; x[11]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 1                 ; 6       ;
; x[12]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 1                 ; 6       ;
; x[13]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 0                 ; 6       ;
; x[14]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 1                 ; 6       ;
; x[15]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 0                 ; 6       ;
; x[16]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 0                 ; 6       ;
; x[17]                                                   ;                   ;         ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ; 1                 ; 6       ;
+---------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                      ;
+------------------------------------------------------------+---------+
; Name                                                       ; Fan-Out ;
+------------------------------------------------------------+---------+
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~58             ; 25      ;
; z_mantissa~1                                               ; 23      ;
; process_0~0                                                ; 11      ;
; Add4~16                                                    ; 11      ;
; z_exponent~14                                              ; 7       ;
; z_mantissa~0                                               ; 4       ;
; x[23]~input                                                ; 3       ;
; y[23]~input                                                ; 3       ;
; x[24]~input                                                ; 3       ;
; y[24]~input                                                ; 3       ;
; x[25]~input                                                ; 3       ;
; y[25]~input                                                ; 3       ;
; x[26]~input                                                ; 3       ;
; y[26]~input                                                ; 3       ;
; x[27]~input                                                ; 3       ;
; y[27]~input                                                ; 3       ;
; x[28]~input                                                ; 3       ;
; y[28]~input                                                ; 3       ;
; x[29]~input                                                ; 3       ;
; y[29]~input                                                ; 3       ;
; x[30]~input                                                ; 3       ;
; y[30]~input                                                ; 3       ;
; Add4~14                                                    ; 3       ;
; x[17]~input                                                ; 2       ;
; x[16]~input                                                ; 2       ;
; x[15]~input                                                ; 2       ;
; x[14]~input                                                ; 2       ;
; x[13]~input                                                ; 2       ;
; x[12]~input                                                ; 2       ;
; x[11]~input                                                ; 2       ;
; x[10]~input                                                ; 2       ;
; x[9]~input                                                 ; 2       ;
; x[8]~input                                                 ; 2       ;
; x[7]~input                                                 ; 2       ;
; x[6]~input                                                 ; 2       ;
; x[5]~input                                                 ; 2       ;
; x[4]~input                                                 ; 2       ;
; x[3]~input                                                 ; 2       ;
; x[2]~input                                                 ; 2       ;
; x[1]~input                                                 ; 2       ;
; x[0]~input                                                 ; 2       ;
; y[17]~input                                                ; 2       ;
; y[16]~input                                                ; 2       ;
; y[15]~input                                                ; 2       ;
; y[14]~input                                                ; 2       ;
; y[13]~input                                                ; 2       ;
; y[12]~input                                                ; 2       ;
; y[11]~input                                                ; 2       ;
; y[10]~input                                                ; 2       ;
; y[9]~input                                                 ; 2       ;
; y[8]~input                                                 ; 2       ;
; y[7]~input                                                 ; 2       ;
; y[6]~input                                                 ; 2       ;
; y[5]~input                                                 ; 2       ;
; y[4]~input                                                 ; 2       ;
; y[3]~input                                                 ; 2       ;
; y[2]~input                                                 ; 2       ;
; y[1]~input                                                 ; 2       ;
; y[0]~input                                                 ; 2       ;
; y[22]~input                                                ; 2       ;
; y[21]~input                                                ; 2       ;
; y[20]~input                                                ; 2       ;
; y[19]~input                                                ; 2       ;
; y[18]~input                                                ; 2       ;
; x[22]~input                                                ; 2       ;
; x[21]~input                                                ; 2       ;
; x[20]~input                                                ; 2       ;
; x[19]~input                                                ; 2       ;
; x[18]~input                                                ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~54             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~52             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~50             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~48             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~46             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~44             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~42             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~40             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~38             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~36             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~34             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~32             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~30             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~28             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~26             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~24             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~22             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~20             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~18             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~16             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~14             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~12             ; 2       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~10             ; 2       ;
; y[31]~input                                                ; 1       ;
; x[31]~input                                                ; 1       ;
; z_exponent~22                                              ; 1       ;
; z_exponent~21                                              ; 1       ;
; z_exponent~20                                              ; 1       ;
; z_exponent~19                                              ; 1       ;
; z_exponent~18                                              ; 1       ;
; z_exponent~17                                              ; 1       ;
; z_exponent~16                                              ; 1       ;
; z_sign~1                                                   ; 1       ;
; z_sign~0                                                   ; 1       ;
; z_exponent~15                                              ; 1       ;
; Add1~68                                                    ; 1       ;
; Add1~65                                                    ; 1       ;
; Add1~62                                                    ; 1       ;
; Add1~59                                                    ; 1       ;
; Add1~56                                                    ; 1       ;
; Add1~53                                                    ; 1       ;
; Add1~50                                                    ; 1       ;
; Add1~47                                                    ; 1       ;
; Add1~44                                                    ; 1       ;
; Add1~41                                                    ; 1       ;
; Add1~38                                                    ; 1       ;
; Add1~35                                                    ; 1       ;
; Add1~32                                                    ; 1       ;
; Add1~29                                                    ; 1       ;
; Add1~26                                                    ; 1       ;
; Add1~23                                                    ; 1       ;
; Add1~20                                                    ; 1       ;
; Add1~17                                                    ; 1       ;
; Add1~14                                                    ; 1       ;
; Add1~11                                                    ; 1       ;
; Add1~8                                                     ; 1       ;
; Add1~5                                                     ; 1       ;
; Add1~2                                                     ; 1       ;
; Equal2~1                                                   ; 1       ;
; Equal3~1                                                   ; 1       ;
; Equal3~0                                                   ; 1       ;
; Equal2~0                                                   ; 1       ;
; Equal1~1                                                   ; 1       ;
; Equal1~0                                                   ; 1       ;
; Equal0~1                                                   ; 1       ;
; Equal0~0                                                   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT35 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT34 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT33 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT32 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT31 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT30 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT29 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT28 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT27 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT26 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT25 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1           ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~11        ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~10        ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~9         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~8         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~7         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~6         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~5         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~4         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~3         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~2         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~1         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~0         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT23 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT22 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT21 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT20 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT19 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT18 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT17 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT16 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT15 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT14 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT13 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT12 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT11 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT10 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT9  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT8  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT7  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT6  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT5  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT4  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT3  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT2  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3~DATAOUT1  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3           ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~11        ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~10        ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~9         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~8         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~7         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~6         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~5         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~4         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~3         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~2         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~1         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~0         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT23 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT22 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT21 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT20 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT19 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT18 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT17 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT16 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT15 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT14 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT13 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT12 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT11 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT10 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT9  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT8  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT7  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT6  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT5  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT4  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT3  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT2  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5~DATAOUT1  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5           ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~5         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~4         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~3         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~2         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~1         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~0         ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~DATAOUT11 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~DATAOUT10 ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~DATAOUT9  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~DATAOUT8  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~DATAOUT7  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~DATAOUT6  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~DATAOUT5  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~DATAOUT4  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~DATAOUT3  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~DATAOUT2  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7~DATAOUT1  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7           ; 1       ;
; Add1~66                                                    ; 1       ;
; Add0~44                                                    ; 1       ;
; Add1~64                                                    ; 1       ;
; Add1~63                                                    ; 1       ;
; Add0~43                                                    ; 1       ;
; Add0~42                                                    ; 1       ;
; Add1~61                                                    ; 1       ;
; Add1~60                                                    ; 1       ;
; Add0~41                                                    ; 1       ;
; Add0~40                                                    ; 1       ;
; Add1~58                                                    ; 1       ;
; Add1~57                                                    ; 1       ;
; Add0~39                                                    ; 1       ;
; Add0~38                                                    ; 1       ;
; Add1~55                                                    ; 1       ;
; Add1~54                                                    ; 1       ;
; Add0~37                                                    ; 1       ;
; Add0~36                                                    ; 1       ;
; Add1~52                                                    ; 1       ;
; Add1~51                                                    ; 1       ;
; Add0~35                                                    ; 1       ;
; Add0~34                                                    ; 1       ;
; Add1~49                                                    ; 1       ;
; Add1~48                                                    ; 1       ;
; Add0~33                                                    ; 1       ;
; Add0~32                                                    ; 1       ;
; Add1~46                                                    ; 1       ;
; Add1~45                                                    ; 1       ;
; Add0~31                                                    ; 1       ;
; Add0~30                                                    ; 1       ;
; Add1~43                                                    ; 1       ;
; Add1~42                                                    ; 1       ;
; Add0~29                                                    ; 1       ;
; Add0~28                                                    ; 1       ;
; Add1~40                                                    ; 1       ;
; Add1~39                                                    ; 1       ;
; Add0~27                                                    ; 1       ;
; Add0~26                                                    ; 1       ;
; Add1~37                                                    ; 1       ;
; Add1~36                                                    ; 1       ;
; Add0~25                                                    ; 1       ;
; Add0~24                                                    ; 1       ;
; Add1~34                                                    ; 1       ;
; Add1~33                                                    ; 1       ;
; Add0~23                                                    ; 1       ;
; Add0~22                                                    ; 1       ;
; Add1~31                                                    ; 1       ;
; Add1~30                                                    ; 1       ;
; Add0~21                                                    ; 1       ;
; Add0~20                                                    ; 1       ;
; Add1~28                                                    ; 1       ;
; Add1~27                                                    ; 1       ;
; Add0~19                                                    ; 1       ;
; Add0~18                                                    ; 1       ;
; Add1~25                                                    ; 1       ;
; Add1~24                                                    ; 1       ;
; Add0~17                                                    ; 1       ;
; Add0~16                                                    ; 1       ;
; Add1~22                                                    ; 1       ;
; Add1~21                                                    ; 1       ;
; Add0~15                                                    ; 1       ;
; Add0~14                                                    ; 1       ;
; Add1~19                                                    ; 1       ;
; Add1~18                                                    ; 1       ;
; Add0~13                                                    ; 1       ;
; Add0~12                                                    ; 1       ;
; Add1~16                                                    ; 1       ;
; Add1~15                                                    ; 1       ;
; Add0~11                                                    ; 1       ;
; Add0~10                                                    ; 1       ;
; Add1~13                                                    ; 1       ;
; Add1~12                                                    ; 1       ;
; Add0~9                                                     ; 1       ;
; Add0~8                                                     ; 1       ;
; Add1~10                                                    ; 1       ;
; Add1~9                                                     ; 1       ;
; Add0~7                                                     ; 1       ;
; Add0~6                                                     ; 1       ;
; Add1~7                                                     ; 1       ;
; Add1~6                                                     ; 1       ;
; Add0~5                                                     ; 1       ;
; Add0~4                                                     ; 1       ;
; Add1~4                                                     ; 1       ;
; Add1~3                                                     ; 1       ;
; Add0~3                                                     ; 1       ;
; Add0~2                                                     ; 1       ;
; Add1~1                                                     ; 1       ;
; Add1~0                                                     ; 1       ;
; Add0~1                                                     ; 1       ;
; Add0~0                                                     ; 1       ;
; Add4~15                                                    ; 1       ;
; Add4~13                                                    ; 1       ;
; Add4~12                                                    ; 1       ;
; Add4~11                                                    ; 1       ;
; Add4~10                                                    ; 1       ;
; Add4~9                                                     ; 1       ;
; Add4~8                                                     ; 1       ;
; Add4~7                                                     ; 1       ;
; Add4~6                                                     ; 1       ;
; Add4~5                                                     ; 1       ;
; Add4~4                                                     ; 1       ;
; Add4~3                                                     ; 1       ;
; Add4~2                                                     ; 1       ;
; Add4~1                                                     ; 1       ;
; Add4~0                                                     ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~57             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~56             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~55             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~53             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~51             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~49             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~47             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~45             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~43             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~41             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~39             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~37             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~35             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~33             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~31             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~29             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~27             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~25             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~23             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~21             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~19             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~17             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~15             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~13             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~11             ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~9              ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~8              ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~7              ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~5              ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~3              ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|op_1~1              ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT35  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT34  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT33  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT32  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT31  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT30  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT29  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT28  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT27  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT26  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT25  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT24  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT23  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT22  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT21  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT20  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT19  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out2~DATAOUT18  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[24]~48  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[23]~47  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[23]~46  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[22]~45  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[22]~44  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[21]~43  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[21]~42  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[20]~41  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[20]~40  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[19]~39  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[19]~38  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[18]~37  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[18]~36  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[17]~35  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[17]~34  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[16]~33  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[16]~32  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[15]~31  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[15]~30  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[14]~29  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[14]~28  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[13]~27  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[13]~26  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[12]~25  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[12]~24  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[11]~23  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[11]~22  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[10]~21  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[10]~20  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[9]~19   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[9]~18   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[8]~17   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[8]~16   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[7]~15   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[7]~14   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[6]~13   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[6]~12   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[5]~11   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[5]~10   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[4]~9    ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[4]~8    ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[3]~7    ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[3]~6    ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[2]~5    ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[2]~4    ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[1]~3    ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[1]~2    ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[0]~1    ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|add9_result[0]~0    ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT23  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT22  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT21  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT20  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT19  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT18  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT17  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT16  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT15  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT14  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT13  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT12  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT11  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT10  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT9   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT8   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT7   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT6   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT5   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT4   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT3   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT2   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4~DATAOUT1   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4            ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT23  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT22  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT21  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT20  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT19  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT18  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT17  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT16  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT15  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT14  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT13  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT12  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT11  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT10  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT9   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT8   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT7   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT6   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT5   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT4   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT3   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT2   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6~DATAOUT1   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6            ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out8~DATAOUT11  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out8~DATAOUT10  ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out8~DATAOUT9   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out8~DATAOUT8   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out8~DATAOUT7   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out8~DATAOUT6   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out8~DATAOUT5   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out8~DATAOUT4   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out8~DATAOUT3   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out8~DATAOUT2   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out8~DATAOUT1   ; 1       ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out8            ; 1       ;
; Add2~16                                                    ; 1       ;
; Add2~15                                                    ; 1       ;
; Add2~14                                                    ; 1       ;
; Add2~13                                                    ; 1       ;
; Add2~12                                                    ; 1       ;
; Add2~11                                                    ; 1       ;
; Add2~10                                                    ; 1       ;
; Add2~9                                                     ; 1       ;
; Add2~8                                                     ; 1       ;
; Add2~7                                                     ; 1       ;
; Add2~6                                                     ; 1       ;
; Add2~5                                                     ; 1       ;
; Add2~4                                                     ; 1       ;
; Add2~3                                                     ; 1       ;
; Add2~2                                                     ; 1       ;
; Add2~1                                                     ; 1       ;
; Add2~0                                                     ; 1       ;
+------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 7           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                  ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult7 ;                            ; DSPMULT_X20_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult5 ;                            ; DSPMULT_X20_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_2ct:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y13_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_2ct:auto_generated|w385w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_2ct:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y14_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Other Routing Usage Summary                         ;
+-----------------------------+-----------------------+
; Other Routing Resource Type ; Usage                 ;
+-----------------------------+-----------------------+
; Block interconnects         ; 362 / 32,401 ( 1 % )  ;
; C16 interconnects           ; 48 / 1,326 ( 4 % )    ;
; C4 interconnects            ; 250 / 21,816 ( 1 % )  ;
; Direct links                ; 36 / 32,401 ( < 1 % ) ;
; Global clocks               ; 0 / 10 ( 0 % )        ;
; Local interconnects         ; 27 / 10,320 ( < 1 % ) ;
; R24 interconnects           ; 25 / 1,289 ( 2 % )    ;
; R4 interconnects            ; 309 / 28,186 ( 1 % )  ;
+-----------------------------+-----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.67) ; Number of LABs  (Total = 12) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 6                            ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.33) ; Number of LABs  (Total = 12) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.75) ; Number of LABs  (Total = 12) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 0                            ;
; 5                                                ; 2                            ;
; 6                                                ; 0                            ;
; 7                                                ; 0                            ;
; 8                                                ; 0                            ;
; 9                                                ; 1                            ;
; 10                                               ; 0                            ;
; 11                                               ; 3                            ;
; 12                                               ; 3                            ;
; 13                                               ; 2                            ;
; 14                                               ; 0                            ;
; 15                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.50) ; Number of LABs  (Total = 12) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 3                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 4                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 24    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 96        ; 0            ; 0            ; 96        ; 96        ; 0            ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 96        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 96           ; 96           ; 96           ; 96           ; 96           ; 0         ; 96           ; 96           ; 0         ; 0         ; 96           ; 96           ; 96           ; 96           ; 32           ; 96           ; 96           ; 32           ; 96           ; 96           ; 96           ; 96           ; 96           ; 96           ; 96           ; 96           ; 96           ; 0         ; 96           ; 96           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; z[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C5F256C6 for design "TEST_IEEE"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C10F256C6 is compatible
    Info (176445): Device EP3C16F256C6 is compatible
    Info (176445): Device EP3C25F256C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 96 pins of 96 total pins
    Info (169086): Pin z[0] not assigned to an exact location on the device
    Info (169086): Pin z[1] not assigned to an exact location on the device
    Info (169086): Pin z[2] not assigned to an exact location on the device
    Info (169086): Pin z[3] not assigned to an exact location on the device
    Info (169086): Pin z[4] not assigned to an exact location on the device
    Info (169086): Pin z[5] not assigned to an exact location on the device
    Info (169086): Pin z[6] not assigned to an exact location on the device
    Info (169086): Pin z[7] not assigned to an exact location on the device
    Info (169086): Pin z[8] not assigned to an exact location on the device
    Info (169086): Pin z[9] not assigned to an exact location on the device
    Info (169086): Pin z[10] not assigned to an exact location on the device
    Info (169086): Pin z[11] not assigned to an exact location on the device
    Info (169086): Pin z[12] not assigned to an exact location on the device
    Info (169086): Pin z[13] not assigned to an exact location on the device
    Info (169086): Pin z[14] not assigned to an exact location on the device
    Info (169086): Pin z[15] not assigned to an exact location on the device
    Info (169086): Pin z[16] not assigned to an exact location on the device
    Info (169086): Pin z[17] not assigned to an exact location on the device
    Info (169086): Pin z[18] not assigned to an exact location on the device
    Info (169086): Pin z[19] not assigned to an exact location on the device
    Info (169086): Pin z[20] not assigned to an exact location on the device
    Info (169086): Pin z[21] not assigned to an exact location on the device
    Info (169086): Pin z[22] not assigned to an exact location on the device
    Info (169086): Pin z[23] not assigned to an exact location on the device
    Info (169086): Pin z[24] not assigned to an exact location on the device
    Info (169086): Pin z[25] not assigned to an exact location on the device
    Info (169086): Pin z[26] not assigned to an exact location on the device
    Info (169086): Pin z[27] not assigned to an exact location on the device
    Info (169086): Pin z[28] not assigned to an exact location on the device
    Info (169086): Pin z[29] not assigned to an exact location on the device
    Info (169086): Pin z[30] not assigned to an exact location on the device
    Info (169086): Pin z[31] not assigned to an exact location on the device
    Info (169086): Pin y[30] not assigned to an exact location on the device
    Info (169086): Pin x[30] not assigned to an exact location on the device
    Info (169086): Pin y[29] not assigned to an exact location on the device
    Info (169086): Pin x[29] not assigned to an exact location on the device
    Info (169086): Pin y[28] not assigned to an exact location on the device
    Info (169086): Pin x[28] not assigned to an exact location on the device
    Info (169086): Pin y[27] not assigned to an exact location on the device
    Info (169086): Pin x[27] not assigned to an exact location on the device
    Info (169086): Pin y[26] not assigned to an exact location on the device
    Info (169086): Pin x[26] not assigned to an exact location on the device
    Info (169086): Pin y[25] not assigned to an exact location on the device
    Info (169086): Pin x[25] not assigned to an exact location on the device
    Info (169086): Pin y[24] not assigned to an exact location on the device
    Info (169086): Pin x[24] not assigned to an exact location on the device
    Info (169086): Pin y[23] not assigned to an exact location on the device
    Info (169086): Pin x[23] not assigned to an exact location on the device
    Info (169086): Pin x[31] not assigned to an exact location on the device
    Info (169086): Pin y[31] not assigned to an exact location on the device
    Info (169086): Pin x[18] not assigned to an exact location on the device
    Info (169086): Pin x[19] not assigned to an exact location on the device
    Info (169086): Pin x[20] not assigned to an exact location on the device
    Info (169086): Pin x[21] not assigned to an exact location on the device
    Info (169086): Pin x[22] not assigned to an exact location on the device
    Info (169086): Pin y[18] not assigned to an exact location on the device
    Info (169086): Pin y[19] not assigned to an exact location on the device
    Info (169086): Pin y[20] not assigned to an exact location on the device
    Info (169086): Pin y[21] not assigned to an exact location on the device
    Info (169086): Pin y[22] not assigned to an exact location on the device
    Info (169086): Pin y[0] not assigned to an exact location on the device
    Info (169086): Pin y[1] not assigned to an exact location on the device
    Info (169086): Pin y[2] not assigned to an exact location on the device
    Info (169086): Pin y[3] not assigned to an exact location on the device
    Info (169086): Pin y[4] not assigned to an exact location on the device
    Info (169086): Pin y[5] not assigned to an exact location on the device
    Info (169086): Pin y[6] not assigned to an exact location on the device
    Info (169086): Pin y[7] not assigned to an exact location on the device
    Info (169086): Pin y[8] not assigned to an exact location on the device
    Info (169086): Pin y[9] not assigned to an exact location on the device
    Info (169086): Pin y[10] not assigned to an exact location on the device
    Info (169086): Pin y[11] not assigned to an exact location on the device
    Info (169086): Pin y[12] not assigned to an exact location on the device
    Info (169086): Pin y[13] not assigned to an exact location on the device
    Info (169086): Pin y[14] not assigned to an exact location on the device
    Info (169086): Pin y[15] not assigned to an exact location on the device
    Info (169086): Pin y[16] not assigned to an exact location on the device
    Info (169086): Pin y[17] not assigned to an exact location on the device
    Info (169086): Pin x[0] not assigned to an exact location on the device
    Info (169086): Pin x[1] not assigned to an exact location on the device
    Info (169086): Pin x[2] not assigned to an exact location on the device
    Info (169086): Pin x[3] not assigned to an exact location on the device
    Info (169086): Pin x[4] not assigned to an exact location on the device
    Info (169086): Pin x[5] not assigned to an exact location on the device
    Info (169086): Pin x[6] not assigned to an exact location on the device
    Info (169086): Pin x[7] not assigned to an exact location on the device
    Info (169086): Pin x[8] not assigned to an exact location on the device
    Info (169086): Pin x[9] not assigned to an exact location on the device
    Info (169086): Pin x[10] not assigned to an exact location on the device
    Info (169086): Pin x[11] not assigned to an exact location on the device
    Info (169086): Pin x[12] not assigned to an exact location on the device
    Info (169086): Pin x[13] not assigned to an exact location on the device
    Info (169086): Pin x[14] not assigned to an exact location on the device
    Info (169086): Pin x[15] not assigned to an exact location on the device
    Info (169086): Pin x[16] not assigned to an exact location on the device
    Info (169086): Pin x[17] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEST_IEEE.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 96 (unused VREF, 3.3V VCCIO, 64 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.13 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 64 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin y[30] uses I/O standard 3.3-V LVTTL at R16
    Info (169178): Pin x[30] uses I/O standard 3.3-V LVTTL at D15
    Info (169178): Pin y[29] uses I/O standard 3.3-V LVTTL at L14
    Info (169178): Pin x[29] uses I/O standard 3.3-V LVTTL at A13
    Info (169178): Pin y[28] uses I/O standard 3.3-V LVTTL at J15
    Info (169178): Pin x[28] uses I/O standard 3.3-V LVTTL at J12
    Info (169178): Pin y[27] uses I/O standard 3.3-V LVTTL at K12
    Info (169178): Pin x[27] uses I/O standard 3.3-V LVTTL at L15
    Info (169178): Pin y[26] uses I/O standard 3.3-V LVTTL at K16
    Info (169178): Pin x[26] uses I/O standard 3.3-V LVTTL at G11
    Info (169178): Pin y[25] uses I/O standard 3.3-V LVTTL at K11
    Info (169178): Pin x[25] uses I/O standard 3.3-V LVTTL at R14
    Info (169178): Pin y[24] uses I/O standard 3.3-V LVTTL at N13
    Info (169178): Pin x[24] uses I/O standard 3.3-V LVTTL at J14
    Info (169178): Pin y[23] uses I/O standard 3.3-V LVTTL at L13
    Info (169178): Pin x[23] uses I/O standard 3.3-V LVTTL at J11
    Info (169178): Pin x[31] uses I/O standard 3.3-V LVTTL at H16
    Info (169178): Pin y[31] uses I/O standard 3.3-V LVTTL at G15
    Info (169178): Pin x[18] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin x[19] uses I/O standard 3.3-V LVTTL at T11
    Info (169178): Pin x[20] uses I/O standard 3.3-V LVTTL at A14
    Info (169178): Pin x[21] uses I/O standard 3.3-V LVTTL at A15
    Info (169178): Pin x[22] uses I/O standard 3.3-V LVTTL at T10
    Info (169178): Pin y[18] uses I/O standard 3.3-V LVTTL at T9
    Info (169178): Pin y[19] uses I/O standard 3.3-V LVTTL at N15
    Info (169178): Pin y[20] uses I/O standard 3.3-V LVTTL at R9
    Info (169178): Pin y[21] uses I/O standard 3.3-V LVTTL at L16
    Info (169178): Pin y[22] uses I/O standard 3.3-V LVTTL at R12
    Info (169178): Pin y[0] uses I/O standard 3.3-V LVTTL at A9
    Info (169178): Pin y[1] uses I/O standard 3.3-V LVTTL at F10
    Info (169178): Pin y[2] uses I/O standard 3.3-V LVTTL at F15
    Info (169178): Pin y[3] uses I/O standard 3.3-V LVTTL at R10
    Info (169178): Pin y[4] uses I/O standard 3.3-V LVTTL at E8
    Info (169178): Pin y[5] uses I/O standard 3.3-V LVTTL at B10
    Info (169178): Pin y[6] uses I/O standard 3.3-V LVTTL at A11
    Info (169178): Pin y[7] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin y[8] uses I/O standard 3.3-V LVTTL at D9
    Info (169178): Pin y[9] uses I/O standard 3.3-V LVTTL at C16
    Info (169178): Pin y[10] uses I/O standard 3.3-V LVTTL at C11
    Info (169178): Pin y[11] uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin y[12] uses I/O standard 3.3-V LVTTL at B16
    Info (169178): Pin y[13] uses I/O standard 3.3-V LVTTL at D16
    Info (169178): Pin y[14] uses I/O standard 3.3-V LVTTL at A12
    Info (169178): Pin y[15] uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin y[16] uses I/O standard 3.3-V LVTTL at C9
    Info (169178): Pin y[17] uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin x[0] uses I/O standard 3.3-V LVTTL at D8
    Info (169178): Pin x[1] uses I/O standard 3.3-V LVTTL at B8
    Info (169178): Pin x[2] uses I/O standard 3.3-V LVTTL at A10
    Info (169178): Pin x[3] uses I/O standard 3.3-V LVTTL at M16
    Info (169178): Pin x[4] uses I/O standard 3.3-V LVTTL at M15
    Info (169178): Pin x[5] uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin x[6] uses I/O standard 3.3-V LVTTL at E16
    Info (169178): Pin x[7] uses I/O standard 3.3-V LVTTL at E15
    Info (169178): Pin x[8] uses I/O standard 3.3-V LVTTL at L9
    Info (169178): Pin x[9] uses I/O standard 3.3-V LVTTL at F13
    Info (169178): Pin x[10] uses I/O standard 3.3-V LVTTL at H15
    Info (169178): Pin x[11] uses I/O standard 3.3-V LVTTL at R11
    Info (169178): Pin x[12] uses I/O standard 3.3-V LVTTL at K9
    Info (169178): Pin x[13] uses I/O standard 3.3-V LVTTL at F11
    Info (169178): Pin x[14] uses I/O standard 3.3-V LVTTL at M9
    Info (169178): Pin x[15] uses I/O standard 3.3-V LVTTL at B11
    Info (169178): Pin x[16] uses I/O standard 3.3-V LVTTL at N9
    Info (169178): Pin x[17] uses I/O standard 3.3-V LVTTL at G16
Info (144001): Generated suppressed messages file C:/Users/arath/Desktop/TEST_IEEE/output_files/TEST_IEEE.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4876 megabytes
    Info: Processing ended: Wed May 24 22:04:43 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/arath/Desktop/TEST_IEEE/output_files/TEST_IEEE.fit.smsg.


