TimeQuest Timing Analyzer report for video_display
Mon Jun  8 19:11:35 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'td_clk27'
 13. Slow 1200mV 85C Model Setup: 'clk50'
 14. Slow 1200mV 85C Model Setup: 'vga:vga_output|pixel_clock'
 15. Slow 1200mV 85C Model Setup: 'i2c_config_clk'
 16. Slow 1200mV 85C Model Hold: 'vga:vga_output|pixel_clock'
 17. Slow 1200mV 85C Model Hold: 'clk50'
 18. Slow 1200mV 85C Model Hold: 'td_clk27'
 19. Slow 1200mV 85C Model Hold: 'i2c_config_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'td_clk27'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'i2c_config_clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Summary
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'td_clk27'
 42. Slow 1200mV 0C Model Setup: 'clk50'
 43. Slow 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'
 44. Slow 1200mV 0C Model Setup: 'i2c_config_clk'
 45. Slow 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'
 46. Slow 1200mV 0C Model Hold: 'clk50'
 47. Slow 1200mV 0C Model Hold: 'td_clk27'
 48. Slow 1200mV 0C Model Hold: 'i2c_config_clk'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'td_clk27'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'i2c_config_clk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Propagation Delay
 58. Minimum Propagation Delay
 59. Output Enable Times
 60. Minimum Output Enable Times
 61. Output Disable Times
 62. Minimum Output Disable Times
 63. Slow 1200mV 0C Model Metastability Summary
 64. Fast 1200mV 0C Model Setup Summary
 65. Fast 1200mV 0C Model Hold Summary
 66. Fast 1200mV 0C Model Recovery Summary
 67. Fast 1200mV 0C Model Removal Summary
 68. Fast 1200mV 0C Model Minimum Pulse Width Summary
 69. Fast 1200mV 0C Model Setup: 'td_clk27'
 70. Fast 1200mV 0C Model Setup: 'clk50'
 71. Fast 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'
 72. Fast 1200mV 0C Model Setup: 'i2c_config_clk'
 73. Fast 1200mV 0C Model Hold: 'clk50'
 74. Fast 1200mV 0C Model Hold: 'td_clk27'
 75. Fast 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'
 76. Fast 1200mV 0C Model Hold: 'i2c_config_clk'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'td_clk27'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'i2c_config_clk'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Propagation Delay
 86. Minimum Propagation Delay
 87. Output Enable Times
 88. Minimum Output Enable Times
 89. Output Disable Times
 90. Minimum Output Disable Times
 91. Fast 1200mV 0C Model Metastability Summary
 92. Multicorner Timing Analysis Summary
 93. Setup Times
 94. Hold Times
 95. Clock to Output Times
 96. Minimum Clock to Output Times
 97. Propagation Delay
 98. Minimum Propagation Delay
 99. Board Trace Model Assignments
100. Input Transition Times
101. Signal Integrity Metrics (Slow 1200mv 0c Model)
102. Signal Integrity Metrics (Slow 1200mv 85c Model)
103. Signal Integrity Metrics (Fast 1200mv 0c Model)
104. Setup Transfers
105. Hold Transfers
106. Report TCCS
107. Report RSKM
108. Unconstrained Paths
109. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; video_display                                      ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk50                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50 }                      ;
; i2c_config_clk             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2c_config_clk }             ;
; td_clk27                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { td_clk27 }                   ;
; vga:vga_output|pixel_clock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga:vga_output|pixel_clock } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 32.51 MHz  ; 32.51 MHz       ; td_clk27                   ;                                                               ;
; 139.86 MHz ; 139.86 MHz      ; vga:vga_output|pixel_clock ;                                                               ;
; 158.38 MHz ; 158.38 MHz      ; clk50                      ;                                                               ;
; 512.56 MHz ; 250.0 MHz       ; i2c_config_clk             ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; td_clk27                   ; -14.878 ; -3739.716     ;
; clk50                      ; -5.314  ; -342.612      ;
; vga:vga_output|pixel_clock ; -3.574  ; -124.036      ;
; i2c_config_clk             ; -0.951  ; -3.355        ;
+----------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; vga:vga_output|pixel_clock ; 0.144 ; 0.000         ;
; clk50                      ; 0.356 ; 0.000         ;
; td_clk27                   ; 0.388 ; 0.000         ;
; i2c_config_clk             ; 0.440 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; td_clk27                   ; -3.000 ; -2136.435     ;
; clk50                      ; -3.000 ; -98.090       ;
; i2c_config_clk             ; -3.000 ; -11.995       ;
; vga:vga_output|pixel_clock ; -1.285 ; -109.225      ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'td_clk27'                                                                                                                                                                                     ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -14.878 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.348     ; 15.028     ;
; -14.878 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.348     ; 15.028     ;
; -14.850 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 14.999     ;
; -14.765 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 14.914     ;
; -14.765 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 14.914     ;
; -14.764 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 14.913     ;
; -14.763 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 14.912     ;
; -14.762 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.349     ; 14.911     ;
; -14.706 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.258     ; 14.946     ;
; -14.706 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.258     ; 14.946     ;
; -14.678 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.259     ; 14.917     ;
; -14.660 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.328     ; 14.830     ;
; -14.660 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.328     ; 14.830     ;
; -14.632 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.801     ;
; -14.593 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.259     ; 14.832     ;
; -14.593 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.259     ; 14.832     ;
; -14.592 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.259     ; 14.831     ;
; -14.591 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.259     ; 14.830     ;
; -14.590 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.259     ; 14.829     ;
; -14.548 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.346     ; 14.700     ;
; -14.548 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.346     ; 14.700     ;
; -14.547 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.716     ;
; -14.547 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.716     ;
; -14.546 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.715     ;
; -14.545 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.714     ;
; -14.544 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.713     ;
; -14.535 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.356     ; 14.677     ;
; -14.535 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.356     ; 14.677     ;
; -14.520 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 14.671     ;
; -14.515 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.335     ; 14.678     ;
; -14.515 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.335     ; 14.678     ;
; -14.507 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.357     ; 14.648     ;
; -14.493 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.662     ;
; -14.493 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.329     ; 14.662     ;
; -14.487 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 14.649     ;
; -14.465 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.330     ; 14.633     ;
; -14.452 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.326     ; 14.624     ;
; -14.452 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.326     ; 14.624     ;
; -14.435 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 14.586     ;
; -14.435 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 14.586     ;
; -14.434 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 14.585     ;
; -14.433 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 14.584     ;
; -14.432 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 14.583     ;
; -14.430 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.294     ; 14.634     ;
; -14.430 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.294     ; 14.634     ;
; -14.424 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.327     ; 14.595     ;
; -14.422 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.357     ; 14.563     ;
; -14.422 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.357     ; 14.563     ;
; -14.421 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.357     ; 14.562     ;
; -14.420 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.357     ; 14.561     ;
; -14.419 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.357     ; 14.560     ;
; -14.402 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 14.564     ;
; -14.402 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 14.564     ;
; -14.402 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.295     ; 14.605     ;
; -14.401 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 14.563     ;
; -14.400 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 14.562     ;
; -14.400 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.316     ; 14.582     ;
; -14.400 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.316     ; 14.582     ;
; -14.399 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 14.561     ;
; -14.380 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.330     ; 14.548     ;
; -14.380 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.330     ; 14.548     ;
; -14.379 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.330     ; 14.547     ;
; -14.378 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.330     ; 14.546     ;
; -14.377 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.330     ; 14.545     ;
; -14.372 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 14.553     ;
; -14.366 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.341     ; 14.523     ;
; -14.366 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.341     ; 14.523     ;
; -14.362 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 14.513     ;
; -14.362 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.347     ; 14.513     ;
; -14.346 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a96~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.335     ; 14.509     ;
; -14.346 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a96~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.335     ; 14.509     ;
; -14.339 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.327     ; 14.510     ;
; -14.339 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.327     ; 14.510     ;
; -14.338 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.327     ; 14.509     ;
; -14.338 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.342     ; 14.494     ;
; -14.337 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.327     ; 14.508     ;
; -14.336 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.327     ; 14.507     ;
; -14.334 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.348     ; 14.484     ;
; -14.332 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.356     ; 14.474     ;
; -14.332 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.356     ; 14.474     ;
; -14.318 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a96~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.336     ; 14.480     ;
; -14.317 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.295     ; 14.520     ;
; -14.317 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.295     ; 14.520     ;
; -14.316 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.295     ; 14.519     ;
; -14.315 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.295     ; 14.518     ;
; -14.314 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.295     ; 14.517     ;
; -14.304 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.357     ; 14.445     ;
; -14.287 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 14.468     ;
; -14.287 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 14.468     ;
; -14.286 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 14.467     ;
; -14.285 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 14.466     ;
; -14.284 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 14.465     ;
; -14.266 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a1~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.334     ; 14.430     ;
; -14.266 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a1~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.334     ; 14.430     ;
; -14.265 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a124~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.351     ; 14.412     ;
; -14.265 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a124~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.351     ; 14.412     ;
; -14.258 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a87~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.354     ; 14.402     ;
; -14.258 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a87~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.354     ; 14.402     ;
; -14.253 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.342     ; 14.409     ;
; -14.253 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.342     ; 14.409     ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50'                                                                                                                                     ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.314 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.511     ; 5.801      ;
; -5.314 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.511     ; 5.801      ;
; -5.314 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.511     ; 5.801      ;
; -5.300 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.511     ; 5.787      ;
; -5.300 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.511     ; 5.787      ;
; -5.300 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.511     ; 5.787      ;
; -5.282 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.084     ; 6.196      ;
; -5.282 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.084     ; 6.196      ;
; -5.282 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.084     ; 6.196      ;
; -5.265 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.078     ; 6.185      ;
; -5.265 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.078     ; 6.185      ;
; -5.265 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.078     ; 6.185      ;
; -5.246 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.508     ; 5.736      ;
; -5.246 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.508     ; 5.736      ;
; -5.246 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.508     ; 5.736      ;
; -5.246 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.508     ; 5.736      ;
; -5.246 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.508     ; 5.736      ;
; -5.246 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.508     ; 5.736      ;
; -5.232 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.508     ; 5.722      ;
; -5.232 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.508     ; 5.722      ;
; -5.232 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.508     ; 5.722      ;
; -5.232 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.508     ; 5.722      ;
; -5.232 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.508     ; 5.722      ;
; -5.232 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.508     ; 5.722      ;
; -5.218 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.084     ; 6.132      ;
; -5.218 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.084     ; 6.132      ;
; -5.218 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.084     ; 6.132      ;
; -5.214 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.131      ;
; -5.214 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.131      ;
; -5.214 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.131      ;
; -5.214 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.131      ;
; -5.214 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.131      ;
; -5.214 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.131      ;
; -5.197 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.075     ; 6.120      ;
; -5.197 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.075     ; 6.120      ;
; -5.197 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.075     ; 6.120      ;
; -5.197 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.075     ; 6.120      ;
; -5.197 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.075     ; 6.120      ;
; -5.197 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.075     ; 6.120      ;
; -5.182 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.519     ; 5.661      ;
; -5.182 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.519     ; 5.661      ;
; -5.182 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.519     ; 5.661      ;
; -5.168 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.506     ; 5.660      ;
; -5.168 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.506     ; 5.660      ;
; -5.168 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.506     ; 5.660      ;
; -5.168 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.506     ; 5.660      ;
; -5.168 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.506     ; 5.660      ;
; -5.168 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.506     ; 5.660      ;
; -5.163 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.519     ; 5.642      ;
; -5.163 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.519     ; 5.642      ;
; -5.163 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.519     ; 5.642      ;
; -5.151 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.078     ; 6.071      ;
; -5.151 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.078     ; 6.071      ;
; -5.151 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.078     ; 6.071      ;
; -5.150 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.067      ;
; -5.150 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.067      ;
; -5.150 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.067      ;
; -5.150 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.067      ;
; -5.150 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.067      ;
; -5.150 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.081     ; 6.067      ;
; -5.150 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.506     ; 5.642      ;
; -5.150 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.506     ; 5.642      ;
; -5.150 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.506     ; 5.642      ;
; -5.150 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.506     ; 5.642      ;
; -5.150 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.506     ; 5.642      ;
; -5.150 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.506     ; 5.642      ;
; -5.137 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.519     ; 5.616      ;
; -5.137 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.519     ; 5.616      ;
; -5.137 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.519     ; 5.616      ;
; -5.132 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.051      ;
; -5.132 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.051      ;
; -5.132 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.051      ;
; -5.132 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.051      ;
; -5.132 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.051      ;
; -5.132 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.051      ;
; -5.131 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.083     ; 6.046      ;
; -5.131 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.083     ; 6.046      ;
; -5.131 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.083     ; 6.046      ;
; -5.127 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.514     ; 5.611      ;
; -5.127 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.514     ; 5.611      ;
; -5.127 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.514     ; 5.611      ;
; -5.127 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.514     ; 5.611      ;
; -5.127 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.514     ; 5.611      ;
; -5.127 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.514     ; 5.611      ;
; -5.124 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.043      ;
; -5.124 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.043      ;
; -5.124 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.043      ;
; -5.124 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.043      ;
; -5.124 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.043      ;
; -5.124 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.079     ; 6.043      ;
; -5.115 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.040      ;
; -5.115 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.040      ;
; -5.115 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.040      ;
; -5.115 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.040      ;
; -5.115 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.040      ;
; -5.115 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.073     ; 6.040      ;
; -5.114 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.516     ; 5.596      ;
; -5.114 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.516     ; 5.596      ;
; -5.114 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.516     ; 5.596      ;
; -5.114 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.516     ; 5.596      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga:vga_output|pixel_clock'                                                                                                           ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.574 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 4.490      ;
; -3.574 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 4.490      ;
; -3.526 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.440      ;
; -3.526 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.440      ;
; -3.457 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.371      ;
; -3.457 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.371      ;
; -3.424 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 4.340      ;
; -3.420 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 4.336      ;
; -3.376 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.290      ;
; -3.372 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.286      ;
; -3.336 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.250      ;
; -3.336 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.250      ;
; -3.325 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.239      ;
; -3.325 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.239      ;
; -3.307 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.221      ;
; -3.305 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.219      ;
; -3.305 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.219      ;
; -3.303 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.217      ;
; -3.193 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.110      ;
; -3.187 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.104      ;
; -3.186 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.100      ;
; -3.182 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.096      ;
; -3.177 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.094      ;
; -3.175 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.089      ;
; -3.171 ; vga:vga_output|h_count[7]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.085      ;
; -3.171 ; vga:vga_output|h_count[7]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.085      ;
; -3.171 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.085      ;
; -3.170 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.087      ;
; -3.157 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.071      ;
; -3.157 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.071      ;
; -3.155 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.069      ;
; -3.152 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.069      ;
; -3.151 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.065      ;
; -3.147 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.064      ;
; -3.145 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 4.060      ;
; -3.139 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 4.054      ;
; -3.129 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 4.044      ;
; -3.122 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 4.037      ;
; -3.116 ; vga:vga_output|v_count[2]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.033      ;
; -3.116 ; vga:vga_output|v_count[2]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.033      ;
; -3.112 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.029      ;
; -3.112 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 4.029      ;
; -3.104 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 4.019      ;
; -3.099 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 4.014      ;
; -3.090 ; vga:vga_output|h_count[0]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.004      ;
; -3.090 ; vga:vga_output|h_count[0]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 4.004      ;
; -3.076 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.991      ;
; -3.075 ; vga:vga_output|pixel_row[0] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.497      ;
; -3.070 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.985      ;
; -3.060 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.975      ;
; -3.056 ; vga:vga_output|pixel_row[2] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.478      ;
; -3.053 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.968      ;
; -3.048 ; vga:vga_output|pixel_row[1] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.470      ;
; -3.047 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.963      ;
; -3.047 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.963      ;
; -3.045 ; vga:vga_output|pixel_row[1] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.467      ;
; -3.036 ; vga:vga_output|pixel_row[3] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.458      ;
; -3.035 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.950      ;
; -3.033 ; vga:vga_output|pixel_row[3] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.455      ;
; -3.030 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.945      ;
; -3.025 ; vga:vga_output|pixel_row[4] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.447      ;
; -3.021 ; vga:vga_output|h_count[7]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 3.935      ;
; -3.017 ; vga:vga_output|h_count[7]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 3.931      ;
; -3.017 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.933      ;
; -3.017 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.082     ; 3.933      ;
; -3.007 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 3.917      ;
; -2.978 ; vga:vga_output|v_count[2]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.895      ;
; -2.977 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.892      ;
; -2.975 ; vga:vga_output|v_count[2]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.892      ;
; -2.974 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.891      ;
; -2.971 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.886      ;
; -2.971 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.888      ;
; -2.959 ; vga:vga_output|pixel_row[0] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.381      ;
; -2.958 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.873      ;
; -2.954 ; vga:vga_output|pixel_row[2] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.376      ;
; -2.950 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.865      ;
; -2.944 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.859      ;
; -2.941 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.856      ;
; -2.940 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.857      ;
; -2.940 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.081     ; 3.857      ;
; -2.940 ; vga:vga_output|h_count[0]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 3.854      ;
; -2.938 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.853      ;
; -2.937 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.852      ;
; -2.936 ; vga:vga_output|h_count[0]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 3.850      ;
; -2.934 ; vga:vga_output|pixel_row[0] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.356      ;
; -2.928 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.843      ;
; -2.924 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.839      ;
; -2.923 ; vga:vga_output|pixel_row[7] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.345      ;
; -2.921 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.836      ;
; -2.918 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.833      ;
; -2.915 ; vga:vga_output|pixel_row[2] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.337      ;
; -2.913 ; vga:vga_output|pixel_row[1] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.335      ;
; -2.908 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.823      ;
; -2.908 ; vga:vga_output|pixel_row[5] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.330      ;
; -2.907 ; vga:vga_output|pixel_row[1] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.076     ; 3.329      ;
; -2.903 ; vga:vga_output|h_count[2]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 3.817      ;
; -2.903 ; vga:vga_output|h_count[2]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.084     ; 3.817      ;
; -2.903 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.818      ;
; -2.901 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.083     ; 3.816      ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2c_config_clk'                                                                                                           ;
+--------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; -0.951 ; i2c_config_state.DONE_CONFIG     ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.114     ; 1.855      ;
; -0.711 ; i2c_config_state.DONE_CONFIG     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.114     ; 1.615      ;
; -0.703 ; i2c_din[4]                       ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.050     ; 1.671      ;
; -0.630 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.114     ; 1.534      ;
; -0.601 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.114     ; 1.505      ;
; -0.505 ; i2c:i2c_master|available         ; i2c_write_en                     ; clk50          ; i2c_config_clk ; 0.500        ; 0.017      ; 1.010      ;
; -0.504 ; i2c:i2c_master|available         ; i2c_din[4]                       ; clk50          ; i2c_config_clk ; 0.500        ; 0.017      ; 1.009      ;
; -0.484 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.114     ; 1.388      ;
; -0.452 ; i2c:i2c_master|available         ; i2c_config_state.I2C_DATA_CONFIG ; clk50          ; i2c_config_clk ; 0.500        ; 0.069      ; 1.009      ;
; -0.451 ; i2c:i2c_master|available         ; i2c_config_state.DONE_CONFIG     ; clk50          ; i2c_config_clk ; 0.500        ; 0.069      ; 1.008      ;
; -0.443 ; i2c:i2c_master|available         ; i2c_config_state.I2C_ADDR_CONFIG ; clk50          ; i2c_config_clk ; 0.500        ; 0.069      ; 1.000      ;
; -0.405 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.114     ; 1.309      ;
; -0.404 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.052     ; 1.370      ;
; -0.347 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.052     ; 1.313      ;
; -0.248 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.052     ; 1.214      ;
; -0.232 ; i2c_config_state.INIT_CONFIG     ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.052     ; 1.198      ;
; -0.191 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.052     ; 1.157      ;
; -0.023 ; i2c_config_state.DONE_CONFIG     ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.052     ; 0.989      ;
; 0.241  ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; i2c_config_state.DONE_CONFIG     ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; i2c_write_en                     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; i2c_status_led~reg0              ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.043     ; 0.734      ;
+--------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga:vga_output|pixel_clock'                                                                                                                  ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.144 ; ycc2rgb:ycc2rgb_converter|g[4] ; vga_pixel[12]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.694      ;
; 0.146 ; ycc2rgb:ycc2rgb_converter|g[7] ; vga_pixel[15]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.696      ;
; 0.146 ; ycc2rgb:ycc2rgb_converter|g[5] ; vga_pixel[13]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.696      ;
; 0.146 ; ycc2rgb:ycc2rgb_converter|g[3] ; vga_pixel[11]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.696      ;
; 0.146 ; ycc2rgb:ycc2rgb_converter|r[0] ; vga_pixel[16]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.696      ;
; 0.147 ; ycc2rgb:ycc2rgb_converter|b[1] ; vga_pixel[1]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.697      ;
; 0.316 ; ycc2rgb:ycc2rgb_converter|r[3] ; vga_pixel[19]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.866      ;
; 0.316 ; ycc2rgb:ycc2rgb_converter|r[2] ; vga_pixel[18]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.866      ;
; 0.316 ; ycc2rgb:ycc2rgb_converter|r[1] ; vga_pixel[17]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.866      ;
; 0.317 ; ycc2rgb:ycc2rgb_converter|g[1] ; vga_pixel[9]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.867      ;
; 0.317 ; ycc2rgb:ycc2rgb_converter|g[0] ; vga_pixel[8]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.867      ;
; 0.318 ; ycc2rgb:ycc2rgb_converter|b[6] ; vga_pixel[6]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.868      ;
; 0.318 ; ycc2rgb:ycc2rgb_converter|b[4] ; vga_pixel[4]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.868      ;
; 0.318 ; ycc2rgb:ycc2rgb_converter|g[6] ; vga_pixel[14]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.868      ;
; 0.319 ; ycc2rgb:ycc2rgb_converter|b[3] ; vga_pixel[3]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 0.869      ;
; 0.402 ; vga:vga_output|v_count[2]      ; vga:vga_output|v_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[3]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[4]      ; vga:vga_output|v_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[5]      ; vga:vga_output|v_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[9]      ; vga:vga_output|v_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.669      ;
; 0.482 ; ycc2rgb:ycc2rgb_converter|b[5] ; vga_pixel[5]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 1.032      ;
; 0.483 ; ycc2rgb:ycc2rgb_converter|b[7] ; vga_pixel[7]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 1.033      ;
; 0.483 ; ycc2rgb:ycc2rgb_converter|r[5] ; vga_pixel[21]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 1.033      ;
; 0.484 ; ycc2rgb:ycc2rgb_converter|g[2] ; vga_pixel[10]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 1.034      ;
; 0.484 ; ycc2rgb:ycc2rgb_converter|r[6] ; vga_pixel[22]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 1.034      ;
; 0.485 ; ycc2rgb:ycc2rgb_converter|b[2] ; vga_pixel[2]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 1.035      ;
; 0.485 ; ycc2rgb:ycc2rgb_converter|b[0] ; vga_pixel[0]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 1.035      ;
; 0.486 ; ycc2rgb:ycc2rgb_converter|r[7] ; vga_pixel[23]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 1.036      ;
; 0.511 ; ycc2rgb:ycc2rgb_converter|r[4] ; vga_pixel[20]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.334      ; 1.061      ;
; 0.600 ; vga:vga_output|vert_sync       ; vga:vga_output|vert_sync_out  ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.080      ; 0.866      ;
; 0.658 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.925      ;
; 0.660 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.928      ;
; 0.665 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.932      ;
; 0.668 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 0.935      ;
; 0.803 ; vga:vga_output|v_count[8]      ; vga:vga_output|pixel_row[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.070      ;
; 0.815 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.082      ;
; 0.815 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.082      ;
; 0.815 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.082      ;
; 0.816 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.083      ;
; 0.822 ; vga:vga_output|v_count[4]      ; vga:vga_output|pixel_row[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.089      ;
; 0.887 ; vga:vga_output|v_count[2]      ; vga:vga_output|pixel_row[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.155      ;
; 0.915 ; vga:vga_output|h_count[6]      ; vga:vga_output|pixel_col[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.182      ;
; 0.926 ; vga:vga_output|v_count[4]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.193      ;
; 0.938 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.205      ;
; 0.938 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.205      ;
; 0.938 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.205      ;
; 0.939 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.206      ;
; 0.945 ; vga:vga_output|h_count[8]      ; vga:vga_output|pixel_col[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.212      ;
; 0.949 ; vga:vga_output|h_count[5]      ; vga:vga_output|pixel_col[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.217      ;
; 0.957 ; vga:vga_output|h_count[1]      ; vga:vga_output|pixel_col[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.225      ;
; 0.958 ; vga:vga_output|h_count[7]      ; vga:vga_output|pixel_col[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.225      ;
; 0.975 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.242      ;
; 0.982 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.249      ;
; 0.984 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.251      ;
; 0.984 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.251      ;
; 0.987 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.256      ;
; 0.993 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.260      ;
; 0.994 ; vga:vga_output|v_count[5]      ; vga:vga_output|pixel_row[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.261      ;
; 1.000 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.267      ;
; 1.018 ; vga:vga_output|v_count[6]      ; vga:vga_output|pixel_row[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.285      ;
; 1.023 ; vga:vga_output|v_count[3]      ; vga:vga_output|pixel_row[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.291      ;
; 1.039 ; vga:vga_output|v_count[0]      ; vga:vga_output|pixel_row[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.307      ;
; 1.065 ; vga:vga_output|v_count[1]      ; vga:vga_output|pixel_row[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.333      ;
; 1.071 ; vga:vga_output|pixel_col[1]    ; ram_read_addr[0]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.083      ; 0.860      ;
; 1.079 ; vga:vga_output|h_count[2]      ; vga:vga_output|pixel_col[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.347      ;
; 1.096 ; vga:vga_output|h_count[9]      ; vga:vga_output|pixel_col[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.363      ;
; 1.101 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.368      ;
; 1.102 ; vga:vga_output|pixel_col[2]    ; ram_read_addr[1]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.083      ; 0.891      ;
; 1.105 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.372      ;
; 1.108 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.375      ;
; 1.110 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.377      ;
; 1.115 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.382      ;
; 1.119 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.386      ;
; 1.121 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.388      ;
; 1.130 ; vga:vga_output|h_count[3]      ; vga:vga_output|pixel_col[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.398      ;
; 1.140 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.407      ;
; 1.227 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.494      ;
; 1.229 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.496      ;
; 1.240 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.507      ;
; 1.241 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.508      ;
; 1.271 ; vga:vga_output|horiz_sync      ; vga:vga_output|horiz_sync_out ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.078      ; 1.535      ;
; 1.296 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.563      ;
; 1.323 ; vga:vga_output|pixel_col[9]    ; ram_read_addr[8]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.083      ; 1.112      ;
; 1.323 ; vga:vga_output|pixel_col[7]    ; ram_read_addr[6]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.083      ; 1.112      ;
; 1.337 ; vga:vga_output|pixel_row[1]    ; ram_read_addr[6]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.084      ; 1.127      ;
; 1.348 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.615      ;
; 1.362 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.629      ;
; 1.378 ; vga:vga_output|pixel_row[8]    ; ram_read_addr[15]             ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.084      ; 1.168      ;
; 1.416 ; ram_read_addr[0]               ; ycc_even                      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.083      ; 1.685      ;
; 1.417 ; vga:vga_output|h_count[5]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.685      ;
; 1.422 ; vga:vga_output|v_count[9]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.081      ; 1.689      ;
; 1.427 ; vga:vga_output|h_count[6]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.082      ; 1.695      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50'                                                                                                                                                   ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.356 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; 0.000        ; 3.080      ; 3.884      ;
; 0.387 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.669      ;
; 0.388 ; i2c:i2c_master|scl_write                    ; i2c:i2c_master|scl_write                    ; clk50                      ; clk50       ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                      ; clk50       ; 0.000        ; 0.095      ; 0.669      ;
; 0.389 ; i2c:i2c_master|\i2c_manager:writing         ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.094      ; 0.669      ;
; 0.392 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.674      ;
; 0.542 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.511      ; 1.239      ;
; 0.559 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.259      ;
; 0.562 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.506      ; 1.254      ;
; 0.563 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.263      ;
; 0.627 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.909      ;
; 0.640 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.922      ;
; 0.641 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.923      ;
; 0.641 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.923      ;
; 0.641 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.923      ;
; 0.642 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.924      ;
; 0.643 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.925      ;
; 0.644 ; i2c:i2c_master|\i2c_manager:clock_count[30] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.926      ;
; 0.656 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.079      ; 0.921      ;
; 0.657 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.079      ; 0.922      ;
; 0.658 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.078      ; 0.922      ;
; 0.659 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50                      ; clk50       ; 0.000        ; 0.078      ; 0.923      ;
; 0.660 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                      ; clk50       ; 0.000        ; 0.078      ; 0.924      ;
; 0.662 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.079      ; 0.927      ;
; 0.663 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.945      ;
; 0.665 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.365      ;
; 0.667 ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.949      ;
; 0.670 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.511      ; 1.367      ;
; 0.680 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.380      ;
; 0.681 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.079      ; 0.946      ;
; 0.684 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.384      ;
; 0.688 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.970      ;
; 0.705 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.405      ;
; 0.717 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 0.999      ;
; 0.720 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.420      ;
; 0.746 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.028      ;
; 0.750 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.032      ;
; 0.786 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.486      ;
; 0.796 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.511      ; 1.493      ;
; 0.805 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.087      ;
; 0.811 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.511      ;
; 0.814 ; i2c_write_en                                ; i2c:i2c_master|\i2c_manager:writing         ; i2c_config_clk             ; clk50       ; -0.500       ; 0.378      ; 0.908      ;
; 0.815 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.515      ;
; 0.822 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.079      ; 1.087      ;
; 0.823 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.079      ; 1.088      ;
; 0.896 ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ; i2c:i2c_master|sda_write                    ; clk50                      ; clk50       ; 0.000        ; 0.486      ; 1.568      ;
; 0.907 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; -0.500       ; 3.080      ; 3.935      ;
; 0.917 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.514      ; 1.617      ;
; 0.922 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.511      ; 1.619      ;
; 0.936 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.511      ; 1.633      ;
; 0.957 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.239      ;
; 0.965 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.506      ; 1.657      ;
; 0.968 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.250      ;
; 0.973 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.255      ;
; 0.973 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.255      ;
; 0.974 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.256      ;
; 0.980 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.506      ; 1.672      ;
; 0.980 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.262      ;
; 0.989 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.079      ; 1.254      ;
; 0.990 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.073      ; 1.249      ;
; 0.992 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.274      ;
; 0.992 ; i2c:i2c_master|sda_write                    ; i2c:i2c_master|sda_write                    ; clk50                      ; clk50       ; 0.000        ; 0.095      ; 1.273      ;
; 0.994 ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.276      ;
; 0.997 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.279      ;
; 1.025 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.508      ; 1.719      ;
; 1.025 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.509      ; 1.720      ;
; 1.037 ; i2c:i2c_master|i2c_s.START                  ; i2c:i2c_master|sda_enable                   ; clk50                      ; clk50       ; 0.000        ; 0.132      ; 1.355      ;
; 1.038 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.508      ; 1.732      ;
; 1.041 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.INIT                   ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.323      ;
; 1.062 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.511      ; 1.759      ;
; 1.070 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.083      ; 1.339      ;
; 1.070 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.352      ;
; 1.071 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.506      ; 1.763      ;
; 1.075 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.506      ; 1.767      ;
; 1.078 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.360      ;
; 1.083 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.365      ;
; 1.095 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.079      ; 1.360      ;
; 1.099 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.381      ;
; 1.100 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.382      ;
; 1.101 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50                      ; clk50       ; 0.000        ; 0.078      ; 1.365      ;
; 1.117 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 1.351      ;
; 1.118 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.400      ;
; 1.120 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.079      ; 1.385      ;
; 1.121 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50                      ; clk50       ; 0.000        ; 0.073      ; 1.380      ;
; 1.123 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.405      ;
; 1.124 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.079      ; 1.389      ;
; 1.125 ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.096      ; 1.407      ;
; 1.150 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.079      ; 1.415      ;
; 1.151 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.508      ; 1.845      ;
; 1.163 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.509      ; 1.858      ;
; 1.164 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.508      ; 1.858      ;
; 1.166 ; i2c_write_en                                ; i2c:i2c_master|i2c_s.START                  ; i2c_config_clk             ; clk50       ; -0.500       ; 0.378      ; 1.260      ;
; 1.172 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.511      ; 1.869      ;
; 1.177 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.506      ; 1.869      ;
; 1.180 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|scl_write                    ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.452      ;
; 1.186 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 1.420      ;
; 1.188 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.511      ; 1.885      ;
; 1.192 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.506      ; 1.884      ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'td_clk27'                                                                                                                                                                ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.388 ; led_count[1]                                               ; led_count[1]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.095      ; 0.669      ;
; 0.391 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.READ                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.674      ;
; 0.393 ; led_count[0]                                               ; led_count[0]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.095      ; 0.674      ;
; 0.403 ; adv7180:decoder|ram_we                                     ; adv7180:decoder|ram_we                                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; led_count[3]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; led_count[2]                                               ; led_count[2]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.079      ; 0.669      ;
; 0.429 ; led_count[0]                                               ; led_count[1]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.095      ; 0.710      ;
; 0.480 ; adv7180:decoder|\adv7180_decoder:data_buffer[9]            ; adv7180:decoder|ram_din[9]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.153      ; 0.819      ;
; 0.480 ; adv7180:decoder|\adv7180_decoder:data_buffer[17]           ; adv7180:decoder|ram_din[17]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.153      ; 0.819      ;
; 0.480 ; adv7180:decoder|\adv7180_decoder:data_buffer[20]           ; adv7180:decoder|ram_din[20]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.153      ; 0.819      ;
; 0.481 ; adv7180:decoder|\adv7180_decoder:data_buffer[28]           ; adv7180:decoder|ram_din[28]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.153      ; 0.820      ;
; 0.481 ; adv7180:decoder|\adv7180_decoder:data_buffer[12]           ; adv7180:decoder|ram_din[12]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.153      ; 0.820      ;
; 0.481 ; adv7180:decoder|\adv7180_decoder:data_buffer[4]            ; adv7180:decoder|ram_din[4]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.153      ; 0.820      ;
; 0.492 ; adv7180:decoder|\adv7180_decoder:data_buffer[2]            ; adv7180:decoder|ram_din[2]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.819      ;
; 0.492 ; adv7180:decoder|\adv7180_decoder:data_buffer[6]            ; adv7180:decoder|ram_din[6]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.819      ;
; 0.493 ; adv7180:decoder|\adv7180_decoder:data_buffer[26]           ; adv7180:decoder|ram_din[26]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.820      ;
; 0.493 ; adv7180:decoder|\adv7180_decoder:data_buffer[14]           ; adv7180:decoder|ram_din[14]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.820      ;
; 0.494 ; adv7180:decoder|\adv7180_decoder:data_buffer[10]           ; adv7180:decoder|ram_din[10]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.821      ;
; 0.494 ; adv7180:decoder|\adv7180_decoder:data_buffer[22]           ; adv7180:decoder|ram_din[22]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.821      ;
; 0.516 ; adv7180:decoder|\adv7180_decoder:data_buffer[25]           ; adv7180:decoder|ram_din[25]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.153      ; 0.855      ;
; 0.528 ; adv7180:decoder|\vs_manager:vs_idle                        ; adv7180:decoder|vs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.810      ;
; 0.533 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.521      ; 1.240      ;
; 0.534 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[15] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.520      ; 1.240      ;
; 0.536 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[29] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; td_clk27     ; td_clk27    ; 0.000        ; 0.520      ; 1.242      ;
; 0.536 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[27] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.520      ; 1.242      ;
; 0.549 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[22] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[23] ; td_clk27     ; td_clk27    ; 0.000        ; 0.520      ; 1.255      ;
; 0.551 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[26] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.520      ; 1.257      ;
; 0.568 ; adv7180:decoder|\adv7180_decoder:data_buffer[1]            ; adv7180:decoder|ram_din[1]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.153      ; 0.907      ;
; 0.578 ; adv7180:decoder|\adv7180_decoder:data_buffer[18]           ; adv7180:decoder|ram_din[18]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.905      ;
; 0.594 ; adv7180:decoder|\adv7180_decoder:data_buffer[30]           ; adv7180:decoder|ram_din[30]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.141      ; 0.921      ;
; 0.626 ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.908      ;
; 0.626 ; adv7180:decoder|\adv7180_decoder:buffer_index[9]           ; adv7180:decoder|\adv7180_decoder:buffer_index[9]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.909      ;
; 0.626 ; adv7180:decoder|\adv7180_decoder:buffer_index[10]          ; adv7180:decoder|\adv7180_decoder:buffer_index[10]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.909      ;
; 0.626 ; adv7180:decoder|\adv7180_decoder:buffer_index[11]          ; adv7180:decoder|\adv7180_decoder:buffer_index[11]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.909      ;
; 0.633 ; \decoder_clock:clock_count[21]                             ; \decoder_clock:clock_count[21]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.899      ;
; 0.633 ; \decoder_clock:clock_count[5]                              ; \decoder_clock:clock_count[5]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.899      ;
; 0.634 ; \decoder_clock:clock_count[2]                              ; \decoder_clock:clock_count[2]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.900      ;
; 0.634 ; \decoder_clock:clock_count[1]                              ; \decoder_clock:clock_count[1]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.900      ;
; 0.635 ; \decoder_clock:clock_count[18]                             ; \decoder_clock:clock_count[18]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.901      ;
; 0.635 ; \decoder_clock:clock_count[27]                             ; \decoder_clock:clock_count[27]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.901      ;
; 0.635 ; \decoder_clock:clock_count[28]                             ; \decoder_clock:clock_count[28]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.901      ;
; 0.635 ; \decoder_clock:clock_count[30]                             ; \decoder_clock:clock_count[30]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.901      ;
; 0.635 ; \decoder_clock:clock_count[29]                             ; \decoder_clock:clock_count[29]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.901      ;
; 0.635 ; \decoder_clock:clock_count[26]                             ; \decoder_clock:clock_count[26]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.901      ;
; 0.635 ; \decoder_clock:clock_count[9]                              ; \decoder_clock:clock_count[9]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.901      ;
; 0.635 ; \decoder_clock:clock_count[4]                              ; \decoder_clock:clock_count[4]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.901      ;
; 0.635 ; \decoder_clock:clock_count[3]                              ; \decoder_clock:clock_count[3]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.901      ;
; 0.636 ; \decoder_clock:clock_count[25]                             ; \decoder_clock:clock_count[25]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.902      ;
; 0.637 ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.901      ;
; 0.637 ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.901      ;
; 0.638 ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.902      ;
; 0.639 ; \decoder_clock:clock_count[22]                             ; \decoder_clock:clock_count[22]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.922      ;
; 0.639 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.922      ;
; 0.639 ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.922      ;
; 0.639 ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.922      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.922      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:buffer_index[1]           ; adv7180:decoder|\adv7180_decoder:buffer_index[1]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:buffer_index[4]           ; adv7180:decoder|\adv7180_decoder:buffer_index[4]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; adv7180:decoder|\adv7180_decoder:buffer_index[15]          ; adv7180:decoder|\adv7180_decoder:buffer_index[15]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.923      ;
; 0.641 ; adv7180:decoder|\hs_manager:hs_idle                        ; adv7180:decoder|hs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.923      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.923      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.923      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.923      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.923      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.923      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[17] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[17] ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[19] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[19] ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[20] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[20] ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; adv7180:decoder|\adv7180_decoder:buffer_index[3]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:buffer_index[7]           ; adv7180:decoder|\adv7180_decoder:buffer_index[7]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:buffer_index[17]          ; adv7180:decoder|\adv7180_decoder:buffer_index[17]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:buffer_index[19]          ; adv7180:decoder|\adv7180_decoder:buffer_index[19]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.096      ; 0.924      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[23]     ; adv7180:decoder|\adv7180_decoder:next_data_address[23]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[25]     ; adv7180:decoder|\adv7180_decoder:next_data_address[25]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:next_data_address[27]     ; adv7180:decoder|\adv7180_decoder:next_data_address[27]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:buffer_index[29]          ; adv7180:decoder|\adv7180_decoder:buffer_index[29]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; adv7180:decoder|\adv7180_decoder:buffer_index[23]          ; adv7180:decoder|\adv7180_decoder:buffer_index[23]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.097      ; 0.925      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2c_config_clk'                                                                                                           ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; 0.440 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; i2c_config_state.DONE_CONFIG     ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; i2c_write_en                     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; i2c_status_led~reg0              ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.043      ; 0.669      ;
; 0.671 ; i2c_config_state.DONE_CONFIG     ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.052      ; 0.909      ;
; 0.736 ; i2c_config_state.INIT_CONFIG     ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.052      ; 0.974      ;
; 0.794 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.052      ; 1.032      ;
; 0.794 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.052      ; 1.032      ;
; 0.801 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 0.995      ;
; 0.884 ; i2c:i2c_master|available         ; i2c_config_state.DONE_CONFIG     ; clk50          ; i2c_config_clk ; -0.500       ; 0.302      ; 0.902      ;
; 0.885 ; i2c:i2c_master|available         ; i2c_config_state.I2C_DATA_CONFIG ; clk50          ; i2c_config_clk ; -0.500       ; 0.302      ; 0.903      ;
; 0.893 ; i2c:i2c_master|available         ; i2c_config_state.I2C_ADDR_CONFIG ; clk50          ; i2c_config_clk ; -0.500       ; 0.302      ; 0.911      ;
; 0.937 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.052      ; 1.175      ;
; 0.939 ; i2c:i2c_master|available         ; i2c_din[4]                       ; clk50          ; i2c_config_clk ; -0.500       ; 0.248      ; 0.903      ;
; 0.940 ; i2c:i2c_master|available         ; i2c_write_en                     ; clk50          ; i2c_config_clk ; -0.500       ; 0.248      ; 0.904      ;
; 0.952 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.052      ; 1.190      ;
; 0.960 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.154      ;
; 1.038 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.232      ;
; 1.139 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.333      ;
; 1.160 ; i2c_din[4]                       ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.050      ; 1.396      ;
; 1.239 ; i2c_config_state.DONE_CONFIG     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.433      ;
; 1.450 ; i2c_config_state.DONE_CONFIG     ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.644      ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'td_clk27'                                                                                                                                    ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; td_clk27 ; Rise       ; td_clk27                                                                                                   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_we_reg       ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50'                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50 ; Rise       ; clk50                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|available                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.START                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2c_config_clk'                                                                    ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2c_config_clk ; Rise       ; i2c_config_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.157  ; 0.377        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; 0.157  ; 0.377        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; 0.157  ; 0.377        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; 0.157  ; 0.377        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; 0.157  ; 0.377        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.DONE_CONFIG|clk     ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG|clk ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_DATA_CONFIG|clk ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.INIT_CONFIG|clk     ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_din[4]|clk                       ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_write_en|clk                     ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.432  ; 0.620        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; 0.432  ; 0.620        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; 0.432  ; 0.620        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; 0.432  ; 0.620        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; 0.432  ; 0.620        ; 0.188          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_din[4]|clk                       ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_write_en|clk                     ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.DONE_CONFIG|clk     ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG|clk ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_DATA_CONFIG|clk ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.INIT_CONFIG|clk     ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'                                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync_out  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_h     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_v     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[10]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[11]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[12]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[13]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[14]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[15]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[16]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[17]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[18]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[19]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[20]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[21]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[22]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[23]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[9]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ycc_even                      ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[5]   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[6]   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[7]   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[8]   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[9]   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 5.180 ; 5.649 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; 2.939 ; 3.380 ; Fall       ; i2c_config_clk             ;
; reset       ; td_clk27                   ; 6.240 ; 6.832 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; 2.385 ; 2.901 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 2.885 ; 3.410 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 6.520 ; 6.965 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 2.872 ; 3.436 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 2.856 ; 3.414 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 2.637 ; 3.181 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 2.850 ; 3.390 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 2.860 ; 3.402 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 2.584 ; 3.111 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 2.872 ; 3.436 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 2.827 ; 3.382 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 2.869 ; 3.419 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 5.101 ; 5.556 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -2.467 ; -2.878 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; -2.560 ; -2.981 ; Fall       ; i2c_config_clk             ;
; reset       ; td_clk27                   ; -3.784 ; -4.304 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; -1.833 ; -2.341 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -2.040 ; -2.506 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -3.575 ; -4.020 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -1.523 ; -2.040 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -2.027 ; -2.505 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -1.523 ; -2.040 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -1.762 ; -2.289 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -2.072 ; -2.559 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -1.645 ; -2.153 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -2.016 ; -2.513 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -1.730 ; -2.252 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -2.236 ; -2.741 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; -3.167 ; -3.664 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 9.066  ; 9.135  ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 9.623  ; 9.645  ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 11.838 ; 11.922 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 9.922  ; 10.086 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 11.251 ; 11.312 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 9.421  ; 9.577  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 9.776  ; 9.863  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 11.146 ; 11.284 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 11.838 ; 11.922 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 9.164  ; 9.177  ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 10.995 ; 11.067 ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 10.995 ; 10.997 ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 10.885 ; 10.929 ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 10.958 ; 11.067 ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 9.322  ; 9.242  ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 8.959  ; 8.817  ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 10.725 ; 10.779 ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 9.088  ; 9.109  ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 9.938  ; 10.035 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 4.061  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 10.615 ; 10.526 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 8.849  ; 8.870  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 11.450 ; 11.299 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 9.852  ; 9.942  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 9.491  ; 9.633  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 11.450 ; 11.299 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 10.406 ; 10.370 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 10.236 ; 10.314 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 10.090 ; 10.086 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 8.924  ; 9.004  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 9.984  ; 9.910  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;        ; 3.999  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 12.433 ; 12.350 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 12.433 ; 12.350 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 11.205 ; 11.150 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 12.180 ; 12.063 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 10.703 ; 10.677 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 9.372  ; 9.481  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 10.174 ; 10.396 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 11.291 ; 11.241 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 10.227 ; 10.409 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 12.960 ; 13.012 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 9.838  ; 9.977  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 9.261  ; 9.308  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 11.266 ; 11.285 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 10.725 ; 10.691 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 9.487  ; 9.550  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 10.514 ; 10.478 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 12.960 ; 13.012 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 9.350  ; 9.469  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 8.753  ; 8.817  ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 9.285  ; 9.305  ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 9.037  ; 9.117  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 9.514  ; 9.601  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 10.223 ; 10.361 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 9.037  ; 9.117  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 9.134  ; 9.280  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 10.489 ; 10.689 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 11.242 ; 11.238 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 8.839  ; 8.850  ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 8.415  ; 8.247  ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 10.279 ; 10.282 ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 10.231 ; 10.287 ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 10.279 ; 10.381 ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 8.706  ; 8.628  ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 8.415  ; 8.247  ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 10.067 ; 10.116 ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 8.490  ; 8.467  ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 9.076  ; 9.088  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 3.926  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 10.205 ; 10.119 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 8.513  ; 8.532  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 8.583  ; 8.658  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 9.475  ; 9.560  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 9.131  ; 9.265  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 11.008 ; 10.862 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 10.007 ; 9.971  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 9.844  ; 9.917  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 9.703  ; 9.698  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 8.583  ; 8.658  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 9.601  ; 9.528  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;        ; 3.865  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 9.016  ; 9.118  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 11.953 ; 11.871 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 10.773 ; 10.719 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 11.711 ; 11.597 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 10.292 ; 10.265 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 9.016  ; 9.118  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 9.786  ; 9.997  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 10.856 ; 10.806 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 9.836  ; 10.009 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 8.906  ; 8.950  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 9.460  ; 9.592  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 8.906  ; 8.950  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 10.832 ; 10.849 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 10.312 ; 10.278 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 9.123  ; 9.182  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 10.110 ; 10.073 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 12.458 ; 12.506 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 8.991  ; 9.104  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 8.354 ;    ;    ; 8.762 ;
; reset      ; td_reset    ; 9.201 ;    ;    ; 9.694 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 8.070 ;    ;    ; 8.460 ;
; reset      ; td_reset    ; 8.882 ;    ;    ; 9.354 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i2c_data  ; clk50      ; 10.610 ; 10.513 ; Rise       ; clk50           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i2c_data  ; clk50      ; 10.207 ; 10.110 ; Rise       ; clk50           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 10.608    ; 10.705    ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 10.202    ; 10.299    ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 35.77 MHz  ; 35.77 MHz       ; td_clk27                   ;                                                               ;
; 154.8 MHz  ; 154.8 MHz       ; vga:vga_output|pixel_clock ;                                                               ;
; 172.5 MHz  ; 172.5 MHz       ; clk50                      ;                                                               ;
; 573.07 MHz ; 250.0 MHz       ; i2c_config_clk             ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; td_clk27                   ; -13.479 ; -3389.106     ;
; clk50                      ; -4.797  ; -307.328      ;
; vga:vga_output|pixel_clock ; -3.224  ; -108.340      ;
; i2c_config_clk             ; -0.745  ; -2.538        ;
+----------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; vga:vga_output|pixel_clock ; 0.175 ; 0.000         ;
; clk50                      ; 0.339 ; 0.000         ;
; td_clk27                   ; 0.340 ; 0.000         ;
; i2c_config_clk             ; 0.387 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; td_clk27                   ; -3.000 ; -2108.275     ;
; clk50                      ; -3.000 ; -98.090       ;
; i2c_config_clk             ; -3.000 ; -11.995       ;
; vga:vga_output|pixel_clock ; -1.285 ; -109.225      ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'td_clk27'                                                                                                                                                                                      ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -13.479 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 13.655     ;
; -13.479 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 13.655     ;
; -13.389 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.235     ; 13.653     ;
; -13.389 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.235     ; 13.653     ;
; -13.385 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 13.561     ;
; -13.337 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 13.513     ;
; -13.336 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 13.512     ;
; -13.336 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 13.512     ;
; -13.335 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 13.511     ;
; -13.333 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.323     ; 13.509     ;
; -13.329 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.523     ;
; -13.329 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.523     ;
; -13.295 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.235     ; 13.559     ;
; -13.247 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.235     ; 13.511     ;
; -13.246 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.235     ; 13.510     ;
; -13.246 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.235     ; 13.510     ;
; -13.245 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.235     ; 13.509     ;
; -13.243 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.235     ; 13.507     ;
; -13.237 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.321     ; 13.415     ;
; -13.237 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.321     ; 13.415     ;
; -13.235 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.429     ;
; -13.205 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.371     ;
; -13.205 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.371     ;
; -13.198 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.393     ;
; -13.198 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.393     ;
; -13.188 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.310     ; 13.377     ;
; -13.188 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.310     ; 13.377     ;
; -13.187 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.381     ;
; -13.186 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.380     ;
; -13.186 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.380     ;
; -13.185 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.379     ;
; -13.183 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.305     ; 13.377     ;
; -13.143 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.321     ; 13.321     ;
; -13.117 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.290     ; 13.326     ;
; -13.117 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.290     ; 13.326     ;
; -13.111 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.277     ;
; -13.104 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.299     ;
; -13.095 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.321     ; 13.273     ;
; -13.094 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.310     ; 13.283     ;
; -13.094 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.321     ; 13.272     ;
; -13.094 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.321     ; 13.272     ;
; -13.093 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.321     ; 13.271     ;
; -13.091 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.321     ; 13.269     ;
; -13.088 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.270     ; 13.317     ;
; -13.088 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.270     ; 13.317     ;
; -13.085 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 13.267     ;
; -13.085 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 13.267     ;
; -13.063 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.229     ;
; -13.062 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.228     ;
; -13.062 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.228     ;
; -13.061 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.227     ;
; -13.059 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.333     ; 13.225     ;
; -13.058 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.326     ; 13.231     ;
; -13.058 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.326     ; 13.231     ;
; -13.056 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.251     ;
; -13.055 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.250     ;
; -13.055 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.250     ;
; -13.054 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.249     ;
; -13.052 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.304     ; 13.247     ;
; -13.046 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.310     ; 13.235     ;
; -13.045 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.310     ; 13.234     ;
; -13.045 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.310     ; 13.234     ;
; -13.044 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.310     ; 13.233     ;
; -13.042 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.310     ; 13.231     ;
; -13.040 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.303     ; 13.236     ;
; -13.040 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.303     ; 13.236     ;
; -13.023 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.290     ; 13.232     ;
; -13.020 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a96~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.312     ; 13.207     ;
; -13.020 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a96~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.312     ; 13.207     ;
; -13.000 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a87~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.331     ; 13.168     ;
; -13.000 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a87~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.331     ; 13.168     ;
; -12.995 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.331     ; 13.163     ;
; -12.995 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.331     ; 13.163     ;
; -12.994 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.270     ; 13.223     ;
; -12.991 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 13.173     ;
; -12.975 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.290     ; 13.184     ;
; -12.974 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.290     ; 13.183     ;
; -12.974 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.290     ; 13.183     ;
; -12.973 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.290     ; 13.182     ;
; -12.971 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.290     ; 13.180     ;
; -12.964 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.326     ; 13.137     ;
; -12.958 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a60~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.312     ; 13.145     ;
; -12.958 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a60~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.312     ; 13.145     ;
; -12.946 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.270     ; 13.175     ;
; -12.946 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.303     ; 13.142     ;
; -12.945 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.270     ; 13.174     ;
; -12.945 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.270     ; 13.174     ;
; -12.944 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.270     ; 13.173     ;
; -12.943 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a124~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.328     ; 13.114     ;
; -12.943 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a124~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.328     ; 13.114     ;
; -12.943 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 13.125     ;
; -12.942 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.270     ; 13.171     ;
; -12.942 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 13.124     ;
; -12.942 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 13.124     ;
; -12.941 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 13.123     ;
; -12.939 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; -0.317     ; 13.121     ;
; -12.926 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a96~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; -0.312     ; 13.113     ;
; -12.922 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a1~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; -0.309     ; 13.112     ;
; -12.922 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a1~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; -0.309     ; 13.112     ;
; -12.916 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; -0.326     ; 13.089     ;
+---------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50'                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.797 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.329      ;
; -4.797 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.329      ;
; -4.797 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.329      ;
; -4.788 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.320      ;
; -4.788 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.320      ;
; -4.788 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.467     ; 5.320      ;
; -4.771 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.078     ; 5.692      ;
; -4.771 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.078     ; 5.692      ;
; -4.771 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.078     ; 5.692      ;
; -4.753 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 5.682      ;
; -4.753 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 5.682      ;
; -4.753 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 5.682      ;
; -4.741 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.463     ; 5.277      ;
; -4.741 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.463     ; 5.277      ;
; -4.741 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.463     ; 5.277      ;
; -4.741 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.463     ; 5.277      ;
; -4.741 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.463     ; 5.277      ;
; -4.741 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.463     ; 5.277      ;
; -4.732 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.463     ; 5.268      ;
; -4.732 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.463     ; 5.268      ;
; -4.732 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.463     ; 5.268      ;
; -4.732 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.463     ; 5.268      ;
; -4.732 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.463     ; 5.268      ;
; -4.732 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.463     ; 5.268      ;
; -4.715 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.074     ; 5.640      ;
; -4.715 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.074     ; 5.640      ;
; -4.715 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.074     ; 5.640      ;
; -4.715 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.074     ; 5.640      ;
; -4.715 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.074     ; 5.640      ;
; -4.715 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.074     ; 5.640      ;
; -4.697 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.066     ; 5.630      ;
; -4.697 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.066     ; 5.630      ;
; -4.697 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.066     ; 5.630      ;
; -4.697 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.066     ; 5.630      ;
; -4.697 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.066     ; 5.630      ;
; -4.697 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.066     ; 5.630      ;
; -4.685 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.078     ; 5.606      ;
; -4.685 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.078     ; 5.606      ;
; -4.685 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.078     ; 5.606      ;
; -4.668 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.476     ; 5.191      ;
; -4.668 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.476     ; 5.191      ;
; -4.668 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.476     ; 5.191      ;
; -4.662 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 5.591      ;
; -4.662 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 5.591      ;
; -4.662 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 5.591      ;
; -4.646 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.476     ; 5.169      ;
; -4.646 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.476     ; 5.169      ;
; -4.646 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.476     ; 5.169      ;
; -4.643 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.459     ; 5.183      ;
; -4.643 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.459     ; 5.183      ;
; -4.643 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.459     ; 5.183      ;
; -4.643 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.459     ; 5.183      ;
; -4.643 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.459     ; 5.183      ;
; -4.643 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.459     ; 5.183      ;
; -4.641 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.468     ; 5.172      ;
; -4.641 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.468     ; 5.172      ;
; -4.641 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.468     ; 5.172      ;
; -4.641 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.468     ; 5.172      ;
; -4.641 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.468     ; 5.172      ;
; -4.641 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.468     ; 5.172      ;
; -4.633 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.070     ; 5.562      ;
; -4.633 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.070     ; 5.562      ;
; -4.633 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.070     ; 5.562      ;
; -4.633 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 5.562      ;
; -4.633 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 5.562      ;
; -4.633 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.070     ; 5.562      ;
; -4.629 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.074     ; 5.554      ;
; -4.629 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.074     ; 5.554      ;
; -4.629 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.074     ; 5.554      ;
; -4.629 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.074     ; 5.554      ;
; -4.629 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.074     ; 5.554      ;
; -4.629 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.074     ; 5.554      ;
; -4.622 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.476     ; 5.145      ;
; -4.622 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.476     ; 5.145      ;
; -4.622 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.476     ; 5.145      ;
; -4.607 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.459     ; 5.147      ;
; -4.607 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.459     ; 5.147      ;
; -4.607 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.459     ; 5.147      ;
; -4.607 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.459     ; 5.147      ;
; -4.607 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.459     ; 5.147      ;
; -4.607 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.459     ; 5.147      ;
; -4.606 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.066     ; 5.539      ;
; -4.606 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.066     ; 5.539      ;
; -4.606 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.066     ; 5.539      ;
; -4.606 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.066     ; 5.539      ;
; -4.606 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.066     ; 5.539      ;
; -4.606 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.066     ; 5.539      ;
; -4.603 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.077     ; 5.525      ;
; -4.603 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.077     ; 5.525      ;
; -4.603 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.077     ; 5.525      ;
; -4.590 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.472     ; 5.117      ;
; -4.590 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.472     ; 5.117      ;
; -4.590 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.472     ; 5.117      ;
; -4.590 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.472     ; 5.117      ;
; -4.590 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.472     ; 5.117      ;
; -4.590 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.472     ; 5.117      ;
; -4.590 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.476     ; 5.113      ;
; -4.590 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.476     ; 5.113      ;
; -4.590 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.476     ; 5.113      ;
; -4.590 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.070     ; 5.519      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'                                                                                                            ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.224 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 4.150      ;
; -3.224 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 4.150      ;
; -3.177 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 4.099      ;
; -3.177 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 4.099      ;
; -3.119 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 4.041      ;
; -3.119 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 4.041      ;
; -3.076 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 4.002      ;
; -3.072 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.998      ;
; -3.029 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.951      ;
; -3.025 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.947      ;
; -3.003 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.925      ;
; -3.003 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.925      ;
; -2.992 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.914      ;
; -2.992 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.914      ;
; -2.976 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.898      ;
; -2.976 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.898      ;
; -2.971 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.893      ;
; -2.967 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.889      ;
; -2.863 ; vga:vga_output|h_count[7]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.785      ;
; -2.863 ; vga:vga_output|h_count[7]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.785      ;
; -2.859 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.785      ;
; -2.855 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.777      ;
; -2.852 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.778      ;
; -2.852 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.774      ;
; -2.852 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.774      ;
; -2.851 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.773      ;
; -2.844 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.766      ;
; -2.840 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.762      ;
; -2.828 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.750      ;
; -2.824 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.746      ;
; -2.812 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.734      ;
; -2.805 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.727      ;
; -2.783 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.709      ;
; -2.780 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.702      ;
; -2.776 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.702      ;
; -2.774 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.696      ;
; -2.761 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.687      ;
; -2.761 ; vga:vga_output|h_count[0]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.683      ;
; -2.761 ; vga:vga_output|h_count[0]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.683      ;
; -2.756 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.682      ;
; -2.755 ; vga:vga_output|v_count[2]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.682      ;
; -2.755 ; vga:vga_output|v_count[2]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.682      ;
; -2.754 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.676      ;
; -2.752 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.679      ;
; -2.752 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.679      ;
; -2.747 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.669      ;
; -2.745 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.667      ;
; -2.740 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.662      ;
; -2.736 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.662      ;
; -2.736 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.662      ;
; -2.730 ; vga:vga_output|pixel_row[1] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 3.127      ;
; -2.729 ; vga:vga_output|pixel_row[0] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 3.126      ;
; -2.719 ; vga:vga_output|pixel_row[3] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 3.116      ;
; -2.715 ; vga:vga_output|h_count[7]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.637      ;
; -2.715 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.637      ;
; -2.712 ; vga:vga_output|pixel_row[2] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 3.109      ;
; -2.711 ; vga:vga_output|h_count[7]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.633      ;
; -2.709 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.631      ;
; -2.705 ; vga:vga_output|pixel_row[4] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 3.102      ;
; -2.704 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.626      ;
; -2.703 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.629      ;
; -2.703 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.629      ;
; -2.701 ; vga:vga_output|pixel_row[1] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 3.098      ;
; -2.700 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.622      ;
; -2.690 ; vga:vga_output|pixel_row[3] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 3.087      ;
; -2.680 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.602      ;
; -2.675 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.597      ;
; -2.660 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.582      ;
; -2.654 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.576      ;
; -2.654 ; vga:vga_output|pixel_row[0] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 3.051      ;
; -2.652 ; vga:vga_output|pixel_row[2] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 3.049      ;
; -2.638 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.560      ;
; -2.631 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.553      ;
; -2.627 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.549      ;
; -2.625 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.547      ;
; -2.620 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.542      ;
; -2.620 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.542      ;
; -2.614 ; vga:vga_output|pixel_row[1] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 3.011      ;
; -2.613 ; vga:vga_output|v_count[2]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.540      ;
; -2.613 ; vga:vga_output|h_count[0]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.535      ;
; -2.611 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.533      ;
; -2.610 ; vga:vga_output|v_count[2]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.537      ;
; -2.610 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.537      ;
; -2.609 ; vga:vga_output|h_count[0]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.531      ;
; -2.607 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.534      ;
; -2.604 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.526      ;
; -2.604 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.526      ;
; -2.604 ; vga:vga_output|pixel_row[0] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 3.001      ;
; -2.603 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.530      ;
; -2.603 ; vga:vga_output|v_count[0]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.072     ; 3.530      ;
; -2.603 ; vga:vga_output|pixel_row[3] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 3.000      ;
; -2.602 ; vga:vga_output|h_count[2]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.524      ;
; -2.602 ; vga:vga_output|h_count[2]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.524      ;
; -2.598 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.520      ;
; -2.588 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.514      ;
; -2.587 ; vga:vga_output|pixel_row[2] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 2.984      ;
; -2.585 ; vga:vga_output|pixel_row[1] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 2.982      ;
; -2.584 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.073     ; 3.510      ;
; -2.580 ; vga:vga_output|pixel_row[7] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; -0.102     ; 2.977      ;
; -2.574 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.077     ; 3.496      ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2c_config_clk'                                                                                                            ;
+--------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; -0.745 ; i2c_config_state.DONE_CONFIG     ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.100     ; 1.664      ;
; -0.558 ; i2c_config_state.DONE_CONFIG     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.100     ; 1.477      ;
; -0.527 ; i2c_din[4]                       ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.043     ; 1.503      ;
; -0.479 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.100     ; 1.398      ;
; -0.439 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.100     ; 1.358      ;
; -0.396 ; i2c:i2c_master|available         ; i2c_write_en                     ; clk50          ; i2c_config_clk ; 0.500        ; 0.024      ; 0.909      ;
; -0.395 ; i2c:i2c_master|available         ; i2c_din[4]                       ; clk50          ; i2c_config_clk ; 0.500        ; 0.024      ; 0.908      ;
; -0.350 ; i2c:i2c_master|available         ; i2c_config_state.I2C_DATA_CONFIG ; clk50          ; i2c_config_clk ; 0.500        ; 0.069      ; 0.908      ;
; -0.349 ; i2c:i2c_master|available         ; i2c_config_state.DONE_CONFIG     ; clk50          ; i2c_config_clk ; 0.500        ; 0.069      ; 0.907      ;
; -0.335 ; i2c:i2c_master|available         ; i2c_config_state.I2C_ADDR_CONFIG ; clk50          ; i2c_config_clk ; 0.500        ; 0.069      ; 0.893      ;
; -0.330 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.100     ; 1.249      ;
; -0.256 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.100     ; 1.175      ;
; -0.251 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.045     ; 1.225      ;
; -0.201 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.045     ; 1.175      ;
; -0.114 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.045     ; 1.088      ;
; -0.109 ; i2c_config_state.INIT_CONFIG     ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.045     ; 1.083      ;
; -0.065 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.045     ; 1.039      ;
; 0.086  ; i2c_config_state.DONE_CONFIG     ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.045     ; 0.888      ;
; 0.321  ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; i2c_config_state.DONE_CONFIG     ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; i2c_write_en                     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; i2c_status_led~reg0              ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.039     ; 0.659      ;
+--------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.175 ; ycc2rgb:ycc2rgb_converter|g[4] ; vga_pixel[12]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.262      ; 0.638      ;
; 0.175 ; ycc2rgb:ycc2rgb_converter|r[0] ; vga_pixel[16]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.639      ;
; 0.176 ; ycc2rgb:ycc2rgb_converter|b[1] ; vga_pixel[1]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.640      ;
; 0.176 ; ycc2rgb:ycc2rgb_converter|g[5] ; vga_pixel[13]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.262      ; 0.639      ;
; 0.176 ; ycc2rgb:ycc2rgb_converter|g[3] ; vga_pixel[11]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.262      ; 0.639      ;
; 0.177 ; ycc2rgb:ycc2rgb_converter|g[7] ; vga_pixel[15]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.262      ; 0.640      ;
; 0.327 ; ycc2rgb:ycc2rgb_converter|r[3] ; vga_pixel[19]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.791      ;
; 0.327 ; ycc2rgb:ycc2rgb_converter|r[2] ; vga_pixel[18]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.791      ;
; 0.327 ; ycc2rgb:ycc2rgb_converter|r[1] ; vga_pixel[17]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.791      ;
; 0.328 ; ycc2rgb:ycc2rgb_converter|b[6] ; vga_pixel[6]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.792      ;
; 0.328 ; ycc2rgb:ycc2rgb_converter|g[1] ; vga_pixel[9]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.792      ;
; 0.329 ; ycc2rgb:ycc2rgb_converter|b[4] ; vga_pixel[4]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.793      ;
; 0.329 ; ycc2rgb:ycc2rgb_converter|b[3] ; vga_pixel[3]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.793      ;
; 0.329 ; ycc2rgb:ycc2rgb_converter|g[6] ; vga_pixel[14]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.262      ; 0.792      ;
; 0.329 ; ycc2rgb:ycc2rgb_converter|g[0] ; vga_pixel[8]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.262      ; 0.792      ;
; 0.353 ; vga:vga_output|v_count[4]      ; vga:vga_output|v_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:vga_output|v_count[5]      ; vga:vga_output|v_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:vga_output|v_count[9]      ; vga:vga_output|v_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[2]      ; vga:vga_output|v_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:vga_output|v_count[3]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.597      ;
; 0.490 ; ycc2rgb:ycc2rgb_converter|b[5] ; vga_pixel[5]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.954      ;
; 0.491 ; ycc2rgb:ycc2rgb_converter|r[5] ; vga_pixel[21]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.955      ;
; 0.492 ; ycc2rgb:ycc2rgb_converter|b[7] ; vga_pixel[7]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.956      ;
; 0.492 ; ycc2rgb:ycc2rgb_converter|g[2] ; vga_pixel[10]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.956      ;
; 0.493 ; ycc2rgb:ycc2rgb_converter|b[2] ; vga_pixel[2]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.957      ;
; 0.493 ; ycc2rgb:ycc2rgb_converter|b[0] ; vga_pixel[0]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.957      ;
; 0.493 ; ycc2rgb:ycc2rgb_converter|r[6] ; vga_pixel[22]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.957      ;
; 0.494 ; ycc2rgb:ycc2rgb_converter|r[7] ; vga_pixel[23]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.958      ;
; 0.519 ; ycc2rgb:ycc2rgb_converter|r[4] ; vga_pixel[20]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; 0.263      ; 0.983      ;
; 0.546 ; vga:vga_output|vert_sync       ; vga:vga_output|vert_sync_out  ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.073      ; 0.790      ;
; 0.603 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.848      ;
; 0.609 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.852      ;
; 0.611 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.854      ;
; 0.740 ; vga:vga_output|v_count[8]      ; vga:vga_output|pixel_row[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.074      ; 0.985      ;
; 0.745 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.988      ;
; 0.745 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.988      ;
; 0.746 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.989      ;
; 0.746 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 0.989      ;
; 0.762 ; vga:vga_output|v_count[4]      ; vga:vga_output|pixel_row[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.074      ; 1.007      ;
; 0.788 ; vga:vga_output|v_count[2]      ; vga:vga_output|pixel_row[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.074      ; 1.033      ;
; 0.839 ; vga:vga_output|h_count[6]      ; vga:vga_output|pixel_col[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 1.080      ;
; 0.854 ; vga:vga_output|v_count[4]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.074      ; 1.099      ;
; 0.855 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.098      ;
; 0.855 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.098      ;
; 0.856 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.099      ;
; 0.856 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.099      ;
; 0.865 ; vga:vga_output|h_count[8]      ; vga:vga_output|pixel_col[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 1.106      ;
; 0.870 ; vga:vga_output|h_count[1]      ; vga:vga_output|pixel_col[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.112      ;
; 0.873 ; vga:vga_output|h_count[5]      ; vga:vga_output|pixel_col[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.115      ;
; 0.885 ; vga:vga_output|h_count[7]      ; vga:vga_output|pixel_col[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 1.126      ;
; 0.888 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.131      ;
; 0.890 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.133      ;
; 0.892 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.136      ;
; 0.896 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.139      ;
; 0.898 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.142      ;
; 0.904 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.147      ;
; 0.910 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.153      ;
; 0.916 ; vga:vga_output|v_count[5]      ; vga:vga_output|pixel_row[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.074      ; 1.161      ;
; 0.934 ; vga:vga_output|v_count[6]      ; vga:vga_output|pixel_row[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.074      ; 1.179      ;
; 0.944 ; vga:vga_output|v_count[3]      ; vga:vga_output|pixel_row[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.074      ; 1.189      ;
; 0.962 ; vga:vga_output|v_count[0]      ; vga:vga_output|pixel_row[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.074      ; 1.207      ;
; 0.979 ; vga:vga_output|v_count[1]      ; vga:vga_output|pixel_row[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.074      ; 1.224      ;
; 0.989 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.232      ;
; 0.997 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.241      ;
; 1.000 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.243      ;
; 1.002 ; vga:vga_output|h_count[2]      ; vga:vga_output|pixel_col[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.244      ;
; 1.006 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.249      ;
; 1.009 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.252      ;
; 1.009 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.252      ;
; 1.014 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.257      ;
; 1.022 ; vga:vga_output|h_count[9]      ; vga:vga_output|pixel_col[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.070      ; 1.263      ;
; 1.046 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.289      ;
; 1.052 ; vga:vga_output|h_count[3]      ; vga:vga_output|pixel_col[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.071      ; 1.294      ;
; 1.059 ; vga:vga_output|pixel_col[1]    ; ram_read_addr[0]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.043      ; 0.793      ;
; 1.084 ; vga:vga_output|pixel_col[2]    ; ram_read_addr[1]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.043      ; 0.818      ;
; 1.105 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.348      ;
; 1.110 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.353      ;
; 1.113 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.356      ;
; 1.119 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.362      ;
; 1.163 ; vga:vga_output|horiz_sync      ; vga:vga_output|horiz_sync_out ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.406      ;
; 1.178 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.421      ;
; 1.209 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.452      ;
; 1.218 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.461      ;
; 1.265 ; vga:vga_output|v_count[9]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.074      ; 1.510      ;
; 1.289 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.532      ;
; 1.290 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.533      ;
; 1.290 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.533      ;
; 1.290 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.072      ; 1.533      ;
; 1.293 ; vga:vga_output|pixel_col[9]    ; ram_read_addr[8]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.042      ; 1.026      ;
; 1.295 ; vga:vga_output|pixel_col[7]    ; ram_read_addr[6]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.042      ; 1.028      ;
; 1.301 ; ram_read_addr[0]               ; ycc_even                      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.074      ; 1.546      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50'                                                                                                                                                    ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.339 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; 0.000        ; 2.796      ; 3.549      ;
; 0.340 ; i2c:i2c_master|scl_write                    ; i2c:i2c_master|scl_write                    ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.597      ;
; 0.342 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                      ; clk50       ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; i2c:i2c_master|\i2c_manager:writing         ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.084      ; 0.597      ;
; 0.351 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.608      ;
; 0.492 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.130      ;
; 0.507 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.468      ; 1.146      ;
; 0.510 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.459      ; 1.140      ;
; 0.512 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.468      ; 1.151      ;
; 0.574 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.831      ;
; 0.585 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.842      ;
; 0.586 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.843      ;
; 0.587 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; i2c:i2c_master|\i2c_manager:clock_count[30] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.844      ;
; 0.589 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.846      ;
; 0.598 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.468      ; 1.237      ;
; 0.600 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 0.841      ;
; 0.600 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 0.841      ;
; 0.601 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 0.842      ;
; 0.602 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 0.843      ;
; 0.604 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 0.845      ;
; 0.604 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.242      ;
; 0.606 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.863      ;
; 0.606 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 0.847      ;
; 0.606 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.468      ; 1.245      ;
; 0.609 ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.866      ;
; 0.611 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.468      ; 1.250      ;
; 0.623 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 0.864      ;
; 0.628 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.885      ;
; 0.651 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.468      ; 1.290      ;
; 0.654 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.911      ;
; 0.663 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.468      ; 1.302      ;
; 0.677 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.934      ;
; 0.687 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 0.944      ;
; 0.697 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.468      ; 1.336      ;
; 0.714 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.352      ;
; 0.727 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.468      ; 1.366      ;
; 0.732 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.468      ; 1.371      ;
; 0.749 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.006      ;
; 0.762 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 1.003      ;
; 0.763 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 1.004      ;
; 0.790 ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ; i2c:i2c_master|sda_write                    ; clk50                      ; clk50       ; 0.000        ; 0.439      ; 1.400      ;
; 0.803 ; i2c_write_en                                ; i2c:i2c_master|\i2c_manager:writing         ; i2c_config_clk             ; clk50       ; -0.500       ; 0.335      ; 0.839      ;
; 0.818 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.468      ; 1.457      ;
; 0.824 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.462      ;
; 0.833 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.471      ;
; 0.873 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.130      ;
; 0.874 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.131      ;
; 0.880 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.459      ; 1.510      ;
; 0.881 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; -0.500       ; 2.796      ; 3.591      ;
; 0.884 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.141      ;
; 0.884 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.141      ;
; 0.885 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.142      ;
; 0.886 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 1.127      ;
; 0.892 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.459      ; 1.522      ;
; 0.893 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.150      ;
; 0.894 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 1.135      ;
; 0.895 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.152      ;
; 0.896 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.062      ; 1.129      ;
; 0.897 ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.154      ;
; 0.906 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.163      ;
; 0.913 ; i2c:i2c_master|sda_write                    ; i2c:i2c_master|sda_write                    ; clk50                      ; clk50       ; 0.000        ; 0.084      ; 1.168      ;
; 0.942 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.INIT                   ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.199      ;
; 0.943 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.581      ;
; 0.950 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.463      ; 1.584      ;
; 0.955 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.464      ; 1.590      ;
; 0.956 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.459      ; 1.586      ;
; 0.959 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.463      ; 1.593      ;
; 0.961 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.459      ; 1.591      ;
; 0.964 ; i2c:i2c_master|i2c_s.START                  ; i2c:i2c_master|sda_enable                   ; clk50                      ; clk50       ; 0.000        ; 0.123      ; 1.258      ;
; 0.971 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.228      ;
; 0.973 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.230      ;
; 0.984 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.241      ;
; 0.985 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 1.226      ;
; 0.989 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.074      ; 1.234      ;
; 0.994 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.251      ;
; 0.995 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.252      ;
; 0.999 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 1.240      ;
; 1.005 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.262      ;
; 1.015 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 1.256      ;
; 1.016 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.273      ;
; 1.017 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50                      ; clk50       ; 0.000        ; 0.062      ; 1.250      ;
; 1.018 ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.275      ;
; 1.020 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 1.261      ;
; 1.037 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 1.278      ;
; 1.040 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 1.250      ;
; 1.042 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.680      ;
; 1.047 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.459      ; 1.677      ;
; 1.053 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.467      ; 1.691      ;
; 1.060 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.463      ; 1.694      ;
; 1.060 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.459      ; 1.690      ;
; 1.068 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.464      ; 1.703      ;
; 1.069 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.463      ; 1.703      ;
; 1.081 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 1.291      ;
; 1.093 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|scl_write                    ; clk50                      ; clk50       ; 0.000        ; 0.078      ; 1.342      ;
; 1.093 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.086      ; 1.350      ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'td_clk27'                                                                                                                                                                 ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.340 ; led_count[1]                                               ; led_count[1]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.597      ;
; 0.351 ; led_count[0]                                               ; led_count[0]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.608      ;
; 0.351 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.READ                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.608      ;
; 0.354 ; led_count[3]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; led_count[2]                                               ; led_count[2]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; adv7180:decoder|ram_we                                     ; adv7180:decoder|ram_we                                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.597      ;
; 0.387 ; led_count[0]                                               ; led_count[1]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.644      ;
; 0.444 ; adv7180:decoder|\adv7180_decoder:data_buffer[9]            ; adv7180:decoder|ram_din[9]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.135      ; 0.750      ;
; 0.444 ; adv7180:decoder|\adv7180_decoder:data_buffer[17]           ; adv7180:decoder|ram_din[17]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.135      ; 0.750      ;
; 0.444 ; adv7180:decoder|\adv7180_decoder:data_buffer[20]           ; adv7180:decoder|ram_din[20]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.135      ; 0.750      ;
; 0.445 ; adv7180:decoder|\adv7180_decoder:data_buffer[28]           ; adv7180:decoder|ram_din[28]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.135      ; 0.751      ;
; 0.445 ; adv7180:decoder|\adv7180_decoder:data_buffer[12]           ; adv7180:decoder|ram_din[12]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.135      ; 0.751      ;
; 0.445 ; adv7180:decoder|\adv7180_decoder:data_buffer[4]            ; adv7180:decoder|ram_din[4]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.135      ; 0.751      ;
; 0.456 ; adv7180:decoder|\adv7180_decoder:data_buffer[2]            ; adv7180:decoder|ram_din[2]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.750      ;
; 0.456 ; adv7180:decoder|\adv7180_decoder:data_buffer[6]            ; adv7180:decoder|ram_din[6]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.750      ;
; 0.457 ; adv7180:decoder|\adv7180_decoder:data_buffer[26]           ; adv7180:decoder|ram_din[26]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.751      ;
; 0.457 ; adv7180:decoder|\adv7180_decoder:data_buffer[14]           ; adv7180:decoder|ram_din[14]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.751      ;
; 0.458 ; adv7180:decoder|\adv7180_decoder:data_buffer[10]           ; adv7180:decoder|ram_din[10]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.752      ;
; 0.458 ; adv7180:decoder|\adv7180_decoder:data_buffer[22]           ; adv7180:decoder|ram_din[22]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.752      ;
; 0.477 ; adv7180:decoder|\vs_manager:vs_idle                        ; adv7180:decoder|vs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.735      ;
; 0.481 ; adv7180:decoder|\adv7180_decoder:data_buffer[25]           ; adv7180:decoder|ram_din[25]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.135      ; 0.787      ;
; 0.494 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.461      ; 1.126      ;
; 0.501 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[15] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.459      ; 1.131      ;
; 0.502 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[29] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; td_clk27     ; td_clk27    ; 0.000        ; 0.459      ; 1.132      ;
; 0.503 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[27] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.459      ; 1.133      ;
; 0.506 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[22] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[23] ; td_clk27     ; td_clk27    ; 0.000        ; 0.459      ; 1.136      ;
; 0.513 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[26] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.459      ; 1.143      ;
; 0.524 ; adv7180:decoder|\adv7180_decoder:data_buffer[1]            ; adv7180:decoder|ram_din[1]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.135      ; 0.830      ;
; 0.534 ; adv7180:decoder|\adv7180_decoder:data_buffer[18]           ; adv7180:decoder|ram_din[18]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.828      ;
; 0.550 ; adv7180:decoder|\adv7180_decoder:data_buffer[30]           ; adv7180:decoder|ram_din[30]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.123      ; 0.844      ;
; 0.571 ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.828      ;
; 0.572 ; adv7180:decoder|\adv7180_decoder:buffer_index[10]          ; adv7180:decoder|\adv7180_decoder:buffer_index[10]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.829      ;
; 0.574 ; adv7180:decoder|\adv7180_decoder:buffer_index[11]          ; adv7180:decoder|\adv7180_decoder:buffer_index[11]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.831      ;
; 0.575 ; adv7180:decoder|\adv7180_decoder:buffer_index[9]           ; adv7180:decoder|\adv7180_decoder:buffer_index[9]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.832      ;
; 0.578 ; \decoder_clock:clock_count[5]                              ; \decoder_clock:clock_count[5]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.821      ;
; 0.578 ; \decoder_clock:clock_count[2]                              ; \decoder_clock:clock_count[2]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.821      ;
; 0.579 ; \decoder_clock:clock_count[21]                             ; \decoder_clock:clock_count[21]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.821      ;
; 0.579 ; \decoder_clock:clock_count[4]                              ; \decoder_clock:clock_count[4]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[18]                             ; \decoder_clock:clock_count[18]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[28]                             ; \decoder_clock:clock_count[28]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[30]                             ; \decoder_clock:clock_count[30]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[26]                             ; \decoder_clock:clock_count[26]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.580 ; \decoder_clock:clock_count[1]                              ; \decoder_clock:clock_count[1]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.823      ;
; 0.580 ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.822      ;
; 0.581 ; \decoder_clock:clock_count[9]                              ; \decoder_clock:clock_count[9]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.824      ;
; 0.581 ; \decoder_clock:clock_count[3]                              ; \decoder_clock:clock_count[3]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.072      ; 0.824      ;
; 0.582 ; \decoder_clock:clock_count[27]                             ; \decoder_clock:clock_count[27]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.582 ; \decoder_clock:clock_count[29]                             ; \decoder_clock:clock_count[29]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.582 ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.824      ;
; 0.583 ; \decoder_clock:clock_count[25]                             ; \decoder_clock:clock_count[25]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.825      ;
; 0.585 ; \decoder_clock:clock_count[22]                             ; \decoder_clock:clock_count[22]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; adv7180:decoder|\adv7180_decoder:next_data_address[18]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; adv7180:decoder|\adv7180_decoder:next_data_address[20]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; adv7180:decoder|\adv7180_decoder:next_data_address[28]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[20] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[20] ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.842      ;
; 0.585 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.843      ;
; 0.586 ; adv7180:decoder|\hs_manager:hs_idle                        ; adv7180:decoder|hs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.844      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.844      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.844      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.844      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:buffer_index[4]           ; adv7180:decoder|\adv7180_decoder:buffer_index[4]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.828      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_rows[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.070      ; 0.828      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; adv7180:decoder|\adv7180_decoder:next_data_address[17]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.845      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; adv7180:decoder|\adv7180_decoder:next_data_address[19]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.845      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; adv7180:decoder|\adv7180_decoder:next_data_address[29]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.845      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; td_clk27     ; td_clk27    ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[17] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[17] ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.845      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[19] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[19] ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.845      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:buffer_index[30]          ; adv7180:decoder|\adv7180_decoder:buffer_index[30]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:buffer_index[1]           ; adv7180:decoder|\adv7180_decoder:buffer_index[1]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:buffer_index[15]          ; adv7180:decoder|\adv7180_decoder:buffer_index[15]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.587 ; adv7180:decoder|\adv7180_decoder:buffer_index[26]          ; adv7180:decoder|\adv7180_decoder:buffer_index[26]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.844      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.086      ; 0.845      ;
; 0.588 ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.087      ; 0.846      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2c_config_clk'                                                                                                            ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; 0.387 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; i2c_config_state.DONE_CONFIG     ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; i2c_write_en                     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; i2c_status_led~reg0              ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.039      ; 0.597      ;
; 0.623 ; i2c_config_state.DONE_CONFIG     ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.045      ; 0.839      ;
; 0.675 ; i2c_config_state.INIT_CONFIG     ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.045      ; 0.891      ;
; 0.723 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.045      ; 0.939      ;
; 0.728 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 0.907      ;
; 0.728 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.045      ; 0.944      ;
; 0.852 ; i2c:i2c_master|available         ; i2c_config_state.DONE_CONFIG     ; clk50          ; i2c_config_clk ; -0.500       ; 0.277      ; 0.830      ;
; 0.853 ; i2c:i2c_master|available         ; i2c_config_state.I2C_DATA_CONFIG ; clk50          ; i2c_config_clk ; -0.500       ; 0.277      ; 0.831      ;
; 0.865 ; i2c:i2c_master|available         ; i2c_config_state.I2C_ADDR_CONFIG ; clk50          ; i2c_config_clk ; -0.500       ; 0.277      ; 0.843      ;
; 0.869 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.045      ; 1.085      ;
; 0.886 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.045      ; 1.102      ;
; 0.888 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.067      ;
; 0.900 ; i2c:i2c_master|available         ; i2c_din[4]                       ; clk50          ; i2c_config_clk ; -0.500       ; 0.230      ; 0.831      ;
; 0.901 ; i2c:i2c_master|available         ; i2c_write_en                     ; clk50          ; i2c_config_clk ; -0.500       ; 0.230      ; 0.832      ;
; 0.950 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.129      ;
; 1.021 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.200      ;
; 1.064 ; i2c_din[4]                       ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.043      ; 1.278      ;
; 1.113 ; i2c_config_state.DONE_CONFIG     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.292      ;
; 1.331 ; i2c_config_state.DONE_CONFIG     ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.008      ; 1.510      ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'td_clk27'                                                                                                                                     ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; td_clk27 ; Rise       ; td_clk27                                                                                                   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a118~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a119~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a11~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a120~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; td_clk27 ; Rise       ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a121~porta_we_reg       ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50'                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50 ; Rise       ; clk50                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|available                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.START                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|available                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2c_config_clk'                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2c_config_clk ; Rise       ; i2c_config_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.264  ; 0.482        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; 0.264  ; 0.482        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; 0.264  ; 0.482        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; 0.264  ; 0.482        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; 0.264  ; 0.482        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.269  ; 0.487        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; 0.269  ; 0.487        ; 0.218          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.325  ; 0.511        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; 0.325  ; 0.511        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.330  ; 0.516        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; 0.330  ; 0.516        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; 0.330  ; 0.516        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; 0.330  ; 0.516        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; 0.330  ; 0.516        ; 0.186          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.DONE_CONFIG|clk     ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG|clk ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_DATA_CONFIG|clk ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.INIT_CONFIG|clk     ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_din[4]|clk                       ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_write_en|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_din[4]|clk                       ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_write_en|clk                     ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.DONE_CONFIG|clk     ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG|clk ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_DATA_CONFIG|clk ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.INIT_CONFIG|clk     ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'                                                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync_out  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_h     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_v     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[10]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[11]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[12]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[13]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[14]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[15]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[16]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[17]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[18]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[19]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[20]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[21]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[22]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[23]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[9]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ycc_even                      ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 4.689 ; 4.976 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; 2.640 ; 2.911 ; Fall       ; i2c_config_clk             ;
; reset       ; td_clk27                   ; 5.738 ; 6.033 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; 2.119 ; 2.480 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 2.586 ; 2.917 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 5.987 ; 6.139 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 2.591 ; 2.960 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 2.576 ; 2.942 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 2.383 ; 2.751 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 2.574 ; 2.922 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 2.586 ; 2.928 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 2.343 ; 2.683 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 2.591 ; 2.960 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 2.552 ; 2.920 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 2.584 ; 2.944 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 4.719 ; 4.924 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -2.221 ; -2.468 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; -2.300 ; -2.558 ; Fall       ; i2c_config_clk             ;
; reset       ; td_clk27                   ; -3.447 ; -3.743 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; -1.627 ; -1.971 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -1.822 ; -2.110 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -3.264 ; -3.511 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -1.376 ; -1.736 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -1.840 ; -2.139 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -1.376 ; -1.736 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -1.592 ; -1.945 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -1.883 ; -2.186 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -1.495 ; -1.828 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -1.835 ; -2.144 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -1.562 ; -1.917 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -2.028 ; -2.346 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; -2.931 ; -3.233 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 8.231  ; 8.207  ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 8.754  ; 8.669  ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 10.720 ; 10.627 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 9.036  ; 9.043  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 10.146 ; 10.306 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 8.580  ; 8.590  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 8.927  ; 8.845  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 10.105 ; 10.053 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 10.720 ; 10.627 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 8.323  ; 8.235  ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 10.003 ; 9.938  ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 10.000 ; 9.893  ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 9.814  ; 9.759  ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 10.003 ; 9.938  ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 8.436  ; 8.302  ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 8.082  ; 7.962  ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 9.668  ; 9.602  ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 8.155  ; 8.242  ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 9.033  ; 8.972  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 3.657  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 9.689  ; 9.435  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 8.007  ; 7.953  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 10.459 ; 10.094 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 8.928  ; 8.877  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 8.582  ; 8.612  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 10.459 ; 10.094 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 9.433  ; 9.271  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 9.277  ; 9.217  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 9.134  ; 9.024  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 8.047  ; 8.033  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 9.036  ; 8.867  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;        ; 3.556  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 11.362 ; 11.054 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 11.362 ; 11.054 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 10.190 ; 9.985  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 11.130 ; 10.781 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 9.735  ; 9.527  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 8.467  ; 8.470  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 9.231  ; 9.284  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 10.269 ; 10.065 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 9.275  ; 9.308  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 11.845 ; 11.642 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 8.916  ; 8.890  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 8.353  ; 8.314  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 10.252 ; 10.082 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 9.724  ; 9.568  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 8.579  ; 8.524  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 9.543  ; 9.364  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 11.845 ; 11.642 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 8.445  ; 8.454  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 7.929  ; 7.904  ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 8.432  ; 8.349  ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 8.228  ; 8.157  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 8.661  ; 8.589  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 9.181  ; 9.453  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 8.228  ; 8.157  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 8.301  ; 8.313  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 9.466  ; 9.511  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 10.163 ; 10.019 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 8.010  ; 7.924  ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 7.571  ; 7.443  ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 9.368  ; 9.275  ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 9.235  ; 9.195  ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 9.368  ; 9.339  ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 7.894  ; 7.742  ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 7.571  ; 7.443  ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 9.090  ; 9.046  ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 7.610  ; 7.675  ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 8.208  ; 8.108  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 3.517  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 9.297  ; 9.053  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 7.684  ; 7.632  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 7.720  ; 7.706  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 8.568  ; 8.518  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 8.236  ; 8.263  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 10.037 ; 9.685  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 9.053  ; 8.896  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 8.903  ; 8.844  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 8.765  ; 8.658  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 7.720  ; 7.706  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 8.671  ; 8.508  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;        ; 3.419  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 8.125  ; 8.127  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 10.903 ; 10.606 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 9.778  ; 9.580  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 10.681 ; 10.344 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 9.340  ; 9.139  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 8.125  ; 8.127  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 8.859  ; 8.908  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 9.853  ; 9.656  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 8.901  ; 8.932  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 8.014  ; 7.976  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 8.554  ; 8.528  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 8.014  ; 7.976  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 9.838  ; 9.674  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 9.330  ; 9.179  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 8.231  ; 8.178  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 9.156  ; 8.984  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 11.366 ; 11.171 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 8.102  ; 8.110  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 7.484 ;    ;    ; 7.733 ;
; reset      ; td_reset    ; 8.280 ;    ;    ; 8.575 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 7.214 ;    ;    ; 7.451 ;
; reset      ; td_reset    ; 7.977 ;    ;    ; 8.258 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_data  ; clk50      ; 9.664 ; 9.595 ; Rise       ; clk50           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_data  ; clk50      ; 9.287 ; 9.218 ; Rise       ; clk50           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 9.511     ; 9.580     ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 9.137     ; 9.206     ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; td_clk27                   ; -6.563 ; -1813.203     ;
; clk50                      ; -1.989 ; -126.684      ;
; vga:vga_output|pixel_clock ; -1.195 ; -33.101       ;
; i2c_config_clk             ; 0.052  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk50                      ; 0.043 ; 0.000         ;
; td_clk27                   ; 0.175 ; 0.000         ;
; vga:vga_output|pixel_clock ; 0.181 ; 0.000         ;
; i2c_config_clk             ; 0.199 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; td_clk27                   ; -3.000 ; -1071.721     ;
; clk50                      ; -3.000 ; -82.235       ;
; i2c_config_clk             ; -3.000 ; -11.561       ;
; vga:vga_output|pixel_clock ; -1.000 ; -85.000       ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'td_clk27'                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -6.563 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.171      ; 7.221      ;
; -6.563 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.171      ; 7.221      ;
; -6.533 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.171      ; 7.191      ;
; -6.501 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.171      ; 7.159      ;
; -6.500 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.171      ; 7.158      ;
; -6.500 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.171      ; 7.158      ;
; -6.499 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.171      ; 7.157      ;
; -6.497 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a49~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.171      ; 7.155      ;
; -6.482 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.152      ;
; -6.482 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.152      ;
; -6.452 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.122      ;
; -6.422 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.250      ; 7.159      ;
; -6.422 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.250      ; 7.159      ;
; -6.420 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.090      ;
; -6.419 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.089      ;
; -6.419 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.089      ;
; -6.418 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.088      ;
; -6.416 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a17~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.086      ;
; -6.392 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.250      ; 7.129      ;
; -6.383 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.173      ; 7.043      ;
; -6.383 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.173      ; 7.043      ;
; -6.360 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.250      ; 7.097      ;
; -6.360 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 7.004      ;
; -6.360 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 7.004      ;
; -6.359 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.250      ; 7.096      ;
; -6.359 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.250      ; 7.096      ;
; -6.358 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.250      ; 7.095      ;
; -6.357 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.185      ; 7.029      ;
; -6.357 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.185      ; 7.029      ;
; -6.356 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a67~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.250      ; 7.093      ;
; -6.354 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.024      ;
; -6.354 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 7.024      ;
; -6.354 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a124~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.162      ; 7.003      ;
; -6.354 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a124~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.162      ; 7.003      ;
; -6.353 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.173      ; 7.013      ;
; -6.342 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.203      ; 7.032      ;
; -6.342 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.203      ; 7.032      ;
; -6.339 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.178      ; 7.004      ;
; -6.339 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.178      ; 7.004      ;
; -6.334 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.218      ; 7.039      ;
; -6.334 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.218      ; 7.039      ;
; -6.330 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 6.974      ;
; -6.327 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.185      ; 6.999      ;
; -6.324 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 6.994      ;
; -6.324 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a124~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.162      ; 6.973      ;
; -6.321 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.173      ; 6.981      ;
; -6.320 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.173      ; 6.980      ;
; -6.320 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.173      ; 6.980      ;
; -6.319 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.173      ; 6.979      ;
; -6.318 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.189      ; 6.994      ;
; -6.318 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.189      ; 6.994      ;
; -6.317 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a114~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.173      ; 6.977      ;
; -6.312 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.203      ; 7.002      ;
; -6.309 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.178      ; 6.974      ;
; -6.304 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.218      ; 7.009      ;
; -6.302 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.164      ; 6.953      ;
; -6.302 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.164      ; 6.953      ;
; -6.298 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 6.942      ;
; -6.297 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 6.941      ;
; -6.297 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 6.941      ;
; -6.296 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 6.940      ;
; -6.295 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a87~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.158      ; 6.940      ;
; -6.295 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a87~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.158      ; 6.940      ;
; -6.295 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.185      ; 6.967      ;
; -6.294 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a80~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.157      ; 6.938      ;
; -6.294 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.185      ; 6.966      ;
; -6.294 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.185      ; 6.966      ;
; -6.293 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.185      ; 6.965      ;
; -6.292 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 6.962      ;
; -6.292 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a124~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.162      ; 6.941      ;
; -6.291 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a7~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.176      ; 6.954      ;
; -6.291 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a7~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[2] ; td_clk27     ; td_clk27    ; 0.500        ; 0.176      ; 6.954      ;
; -6.291 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 6.961      ;
; -6.291 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 6.961      ;
; -6.291 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a33~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.185      ; 6.963      ;
; -6.291 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a124~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.162      ; 6.940      ;
; -6.291 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a124~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.162      ; 6.940      ;
; -6.290 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 6.960      ;
; -6.290 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a124~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.162      ; 6.939      ;
; -6.288 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a112~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.183      ; 6.958      ;
; -6.288 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a98~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.189      ; 6.964      ;
; -6.288 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a124~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.162      ; 6.937      ;
; -6.280 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.203      ; 6.970      ;
; -6.279 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.203      ; 6.969      ;
; -6.279 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.203      ; 6.969      ;
; -6.278 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.203      ; 6.968      ;
; -6.277 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.178      ; 6.942      ;
; -6.276 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.178      ; 6.941      ;
; -6.276 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.178      ; 6.941      ;
; -6.276 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a95~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.203      ; 6.966      ;
; -6.275 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.178      ; 6.940      ;
; -6.273 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a127~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.178      ; 6.938      ;
; -6.272 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a100~portb_address_reg0 ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.164      ; 6.923      ;
; -6.272 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[4] ; td_clk27     ; td_clk27    ; 0.500        ; 0.218      ; 6.977      ;
; -6.271 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[3] ; td_clk27     ; td_clk27    ; 0.500        ; 0.218      ; 6.976      ;
; -6.271 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[6] ; td_clk27     ; td_clk27    ; 0.500        ; 0.218      ; 6.976      ;
; -6.270 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[5] ; td_clk27     ; td_clk27    ; 0.500        ; 0.218      ; 6.975      ;
; -6.268 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a2~portb_address_reg0   ; ycc2rgb:ycc2rgb_converter|g[0] ; td_clk27     ; td_clk27    ; 0.500        ; 0.218      ; 6.973      ;
; -6.265 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a87~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[7] ; td_clk27     ; td_clk27    ; 0.500        ; 0.158      ; 6.910      ;
; -6.262 ; sram:ram_block|altsyncram:ram_block_rtl_0|altsyncram_69h1:auto_generated|ram_block1a32~portb_address_reg0  ; ycc2rgb:ycc2rgb_converter|g[1] ; td_clk27     ; td_clk27    ; 0.500        ; 0.164      ; 6.913      ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50'                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.989 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.243     ; 2.733      ;
; -1.989 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.243     ; 2.733      ;
; -1.989 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.243     ; 2.733      ;
; -1.986 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.243     ; 2.730      ;
; -1.986 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.243     ; 2.730      ;
; -1.986 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.243     ; 2.730      ;
; -1.981 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.250     ; 2.718      ;
; -1.981 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.250     ; 2.718      ;
; -1.981 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.250     ; 2.718      ;
; -1.976 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.045     ; 2.918      ;
; -1.976 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.045     ; 2.918      ;
; -1.976 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.045     ; 2.918      ;
; -1.975 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.237     ; 2.725      ;
; -1.975 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.237     ; 2.725      ;
; -1.975 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.237     ; 2.725      ;
; -1.975 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.237     ; 2.725      ;
; -1.975 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.237     ; 2.725      ;
; -1.975 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.237     ; 2.725      ;
; -1.972 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.045     ; 2.914      ;
; -1.972 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.045     ; 2.914      ;
; -1.972 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.045     ; 2.914      ;
; -1.970 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.713      ;
; -1.970 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.713      ;
; -1.970 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.713      ;
; -1.970 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.713      ;
; -1.970 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.713      ;
; -1.970 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.713      ;
; -1.965 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.913      ;
; -1.965 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.913      ;
; -1.965 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.913      ;
; -1.965 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.913      ;
; -1.965 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.913      ;
; -1.965 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.913      ;
; -1.963 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.250     ; 2.700      ;
; -1.963 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.250     ; 2.700      ;
; -1.963 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.250     ; 2.700      ;
; -1.959 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.237     ; 2.709      ;
; -1.959 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.237     ; 2.709      ;
; -1.959 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.237     ; 2.709      ;
; -1.959 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.237     ; 2.709      ;
; -1.959 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.237     ; 2.709      ;
; -1.959 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.237     ; 2.709      ;
; -1.956 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.904      ;
; -1.956 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.904      ;
; -1.956 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.904      ;
; -1.956 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.904      ;
; -1.956 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.904      ;
; -1.956 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.904      ;
; -1.956 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.904      ;
; -1.956 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.904      ;
; -1.956 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.039     ; 2.904      ;
; -1.955 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.698      ;
; -1.955 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.698      ;
; -1.955 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.698      ;
; -1.955 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.698      ;
; -1.955 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.698      ;
; -1.955 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.698      ;
; -1.952 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.695      ;
; -1.952 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.695      ;
; -1.952 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.695      ;
; -1.952 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.695      ;
; -1.952 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.695      ;
; -1.952 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.695      ;
; -1.952 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.695      ;
; -1.952 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.695      ;
; -1.952 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.695      ;
; -1.952 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.695      ;
; -1.952 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.695      ;
; -1.952 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.244     ; 2.695      ;
; -1.940 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.033     ; 2.894      ;
; -1.940 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.033     ; 2.894      ;
; -1.940 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.033     ; 2.894      ;
; -1.940 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.033     ; 2.894      ;
; -1.940 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.033     ; 2.894      ;
; -1.940 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.033     ; 2.894      ;
; -1.938 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.046     ; 2.879      ;
; -1.938 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.046     ; 2.879      ;
; -1.938 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.046     ; 2.879      ;
; -1.938 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.046     ; 2.879      ;
; -1.938 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.046     ; 2.879      ;
; -1.938 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.046     ; 2.879      ;
; -1.936 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.044     ; 2.879      ;
; -1.936 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.044     ; 2.879      ;
; -1.936 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.044     ; 2.879      ;
; -1.929 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50        ; clk50       ; 1.000        ; -0.250     ; 2.666      ;
; -1.929 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50        ; clk50       ; 1.000        ; -0.250     ; 2.666      ;
; -1.929 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50        ; clk50       ; 1.000        ; -0.250     ; 2.666      ;
; -1.925 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50        ; clk50       ; 1.000        ; -0.038     ; 2.874      ;
; -1.925 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50        ; clk50       ; 1.000        ; -0.038     ; 2.874      ;
; -1.925 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50        ; clk50       ; 1.000        ; -0.038     ; 2.874      ;
; -1.925 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50        ; clk50       ; 1.000        ; -0.038     ; 2.874      ;
; -1.925 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50        ; clk50       ; 1.000        ; -0.038     ; 2.874      ;
; -1.925 ; i2c:i2c_master|\i2c_manager:data_count[7]   ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50        ; clk50       ; 1.000        ; -0.038     ; 2.874      ;
; -1.925 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.661      ;
; -1.925 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[17] ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.661      ;
; -1.925 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[20] ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.661      ;
; -1.925 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[24] ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.661      ;
; -1.925 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[25] ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.661      ;
; -1.925 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[27] ; clk50        ; clk50       ; 1.000        ; -0.251     ; 2.661      ;
; -1.922 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[13] ; clk50        ; clk50       ; 1.000        ; -0.040     ; 2.869      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga:vga_output|pixel_clock'                                                                                                            ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.195 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.137      ;
; -1.195 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.137      ;
; -1.174 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.118      ;
; -1.174 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.118      ;
; -1.174 ; vga:vga_output|pixel_row[1] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.691      ;
; -1.165 ; vga:vga_output|pixel_row[3] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.682      ;
; -1.163 ; vga:vga_output|pixel_row[0] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.680      ;
; -1.156 ; vga:vga_output|pixel_row[2] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.673      ;
; -1.155 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.097      ;
; -1.155 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.097      ;
; -1.149 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.091      ;
; -1.149 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.091      ;
; -1.139 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.081      ;
; -1.135 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.077      ;
; -1.118 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.062      ;
; -1.114 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 2.058      ;
; -1.114 ; vga:vga_output|pixel_row[4] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.631      ;
; -1.113 ; vga:vga_output|pixel_row[1] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.630      ;
; -1.110 ; vga:vga_output|pixel_row[7] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.627      ;
; -1.104 ; vga:vga_output|pixel_row[5] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.621      ;
; -1.104 ; vga:vga_output|pixel_row[3] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.621      ;
; -1.100 ; vga:vga_output|pixel_row[1] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.617      ;
; -1.099 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.041      ;
; -1.095 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.037      ;
; -1.093 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.035      ;
; -1.093 ; vga:vga_output|pixel_row[0] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.610      ;
; -1.091 ; vga:vga_output|pixel_row[3] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.608      ;
; -1.089 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.031      ;
; -1.089 ; vga:vga_output|pixel_row[0] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.606      ;
; -1.086 ; vga:vga_output|pixel_row[2] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.603      ;
; -1.082 ; vga:vga_output|pixel_row[2] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.599      ;
; -1.078 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.020      ;
; -1.078 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.020      ;
; -1.068 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.010      ;
; -1.068 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 2.010      ;
; -1.045 ; vga:vga_output|pixel_row[1] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.562      ;
; -1.036 ; vga:vga_output|pixel_row[3] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.553      ;
; -1.032 ; vga:vga_output|pixel_row[1] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.549      ;
; -1.031 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.974      ;
; -1.031 ; vga:vga_output|pixel_row[4] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.548      ;
; -1.030 ; vga:vga_output|pixel_row[7] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.547      ;
; -1.027 ; vga:vga_output|pixel_row[6] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.544      ;
; -1.027 ; vga:vga_output|pixel_row[4] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.544      ;
; -1.025 ; vga:vga_output|pixel_row[5] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.542      ;
; -1.025 ; vga:vga_output|pixel_row[0] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.542      ;
; -1.023 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.966      ;
; -1.023 ; vga:vga_output|pixel_row[3] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.540      ;
; -1.022 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.964      ;
; -1.021 ; vga:vga_output|pixel_row[0] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.538      ;
; -1.020 ; vga:vga_output|h_count[7]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.962      ;
; -1.020 ; vga:vga_output|h_count[7]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.962      ;
; -1.018 ; vga:vga_output|h_count[6]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.960      ;
; -1.018 ; vga:vga_output|pixel_row[2] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.535      ;
; -1.017 ; vga:vga_output|pixel_row[5] ; ram_read_addr[13]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.534      ;
; -1.016 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.961      ;
; -1.014 ; vga:vga_output|pixel_row[2] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.531      ;
; -1.012 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.954      ;
; -1.012 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.954      ;
; -1.012 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.954      ;
; -1.012 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.955      ;
; -1.010 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.955      ;
; -1.009 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.954      ;
; -1.008 ; vga:vga_output|h_count[9]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.950      ;
; -1.005 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.948      ;
; -1.002 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.947      ;
; -0.998 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.943      ;
; -0.994 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.937      ;
; -0.993 ; vga:vga_output|v_count[9]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.938      ;
; -0.991 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.934      ;
; -0.990 ; vga:vga_output|v_count[2]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.935      ;
; -0.990 ; vga:vga_output|v_count[2]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.935      ;
; -0.989 ; vga:vga_output|h_count[5]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.932      ;
; -0.985 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[8] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.928      ;
; -0.985 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.930      ;
; -0.985 ; vga:vga_output|v_count[3]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.042     ; 1.930      ;
; -0.983 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.926      ;
; -0.977 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[4] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.920      ;
; -0.977 ; vga:vga_output|pixel_row[1] ; ram_read_addr[10]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.494      ;
; -0.971 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.914      ;
; -0.968 ; vga:vga_output|pixel_row[3] ; ram_read_addr[10]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.485      ;
; -0.964 ; vga:vga_output|h_count[7]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.906      ;
; -0.964 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.907      ;
; -0.960 ; vga:vga_output|h_count[7]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.902      ;
; -0.959 ; vga:vga_output|h_count[0]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.901      ;
; -0.959 ; vga:vga_output|h_count[0]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.901      ;
; -0.957 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 1.901      ;
; -0.957 ; vga:vga_output|v_count[5]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 1.901      ;
; -0.957 ; vga:vga_output|pixel_row[5] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.474      ;
; -0.956 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[3] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.898      ;
; -0.955 ; vga:vga_output|pixel_row[4] ; ram_read_addr[12]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.472      ;
; -0.953 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[5] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.896      ;
; -0.952 ; vga:vga_output|h_count[8]   ; vga:vga_output|v_count[2] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.045     ; 1.894      ;
; -0.951 ; vga:vga_output|pixel_row[4] ; ram_read_addr[11]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.468      ;
; -0.950 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[0] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 1.894      ;
; -0.950 ; vga:vga_output|v_count[7]   ; vga:vga_output|v_count[1] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.043     ; 1.894      ;
; -0.949 ; vga:vga_output|pixel_row[8] ; ram_read_addr[15]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.466      ;
; -0.948 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[9] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.891      ;
; -0.948 ; vga:vga_output|h_count[3]   ; vga:vga_output|v_count[6] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.891      ;
; -0.941 ; vga:vga_output|h_count[4]   ; vga:vga_output|v_count[7] ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 1.000        ; -0.044     ; 1.884      ;
; -0.941 ; vga:vga_output|pixel_row[6] ; ram_read_addr[14]         ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.500        ; 0.030      ; 1.458      ;
+--------+-----------------------------+---------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2c_config_clk'                                                                                                           ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; 0.052 ; i2c_config_state.DONE_CONFIG     ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.061     ; 0.894      ;
; 0.185 ; i2c_config_state.DONE_CONFIG     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.061     ; 0.761      ;
; 0.185 ; i2c_din[4]                       ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.026     ; 0.796      ;
; 0.231 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.061     ; 0.715      ;
; 0.235 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.061     ; 0.711      ;
; 0.287 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.061     ; 0.659      ;
; 0.307 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.061     ; 0.639      ;
; 0.309 ; i2c:i2c_master|available         ; i2c_din[4]                       ; clk50          ; i2c_config_clk ; 0.500        ; 0.319      ; 0.487      ;
; 0.309 ; i2c:i2c_master|available         ; i2c_write_en                     ; clk50          ; i2c_config_clk ; 0.500        ; 0.319      ; 0.487      ;
; 0.312 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.028     ; 0.667      ;
; 0.333 ; i2c:i2c_master|available         ; i2c_config_state.I2C_DATA_CONFIG ; clk50          ; i2c_config_clk ; 0.500        ; 0.346      ; 0.490      ;
; 0.334 ; i2c:i2c_master|available         ; i2c_config_state.I2C_ADDR_CONFIG ; clk50          ; i2c_config_clk ; 0.500        ; 0.346      ; 0.489      ;
; 0.338 ; i2c:i2c_master|available         ; i2c_config_state.DONE_CONFIG     ; clk50          ; i2c_config_clk ; 0.500        ; 0.346      ; 0.485      ;
; 0.339 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.028     ; 0.640      ;
; 0.395 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.028     ; 0.584      ;
; 0.400 ; i2c_config_state.INIT_CONFIG     ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.028     ; 0.579      ;
; 0.426 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.028     ; 0.553      ;
; 0.499 ; i2c_config_state.DONE_CONFIG     ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.028     ; 0.480      ;
; 0.633 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.024     ; 0.350      ;
; 0.633 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.024     ; 0.350      ;
; 0.633 ; i2c_config_state.DONE_CONFIG     ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.024     ; 0.350      ;
; 0.633 ; i2c_write_en                     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.024     ; 0.350      ;
; 0.633 ; i2c_status_led~reg0              ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 1.000        ; -0.024     ; 0.350      ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50'                                                                                                                                                    ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.043 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; 0.000        ; 1.649      ; 1.911      ;
; 0.175 ; i2c:i2c_master|scl_write                    ; i2c:i2c_master|scl_write                    ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|\i2c_manager:data_count[30]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.307      ;
; 0.176 ; i2c:i2c_master|\i2c_manager:writing         ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.047      ; 0.307      ;
; 0.182 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.314      ;
; 0.246 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.243      ; 0.573      ;
; 0.258 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.586      ;
; 0.259 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.587      ;
; 0.264 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.237      ; 0.585      ;
; 0.286 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.418      ;
; 0.293 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.425      ;
; 0.293 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.425      ;
; 0.293 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.425      ;
; 0.293 ; i2c:i2c_master|\i2c_manager:clock_count[30] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.425      ;
; 0.293 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.425      ;
; 0.294 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.426      ;
; 0.294 ; i2c:i2c_master|\i2c_manager:clock_count[16] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.426      ;
; 0.301 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[14] ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.424      ;
; 0.302 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[23] ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.425      ;
; 0.303 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.426      ;
; 0.305 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.437      ;
; 0.306 ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.438      ;
; 0.311 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.639      ;
; 0.313 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.641      ;
; 0.313 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.243      ; 0.640      ;
; 0.314 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.437      ;
; 0.316 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.448      ;
; 0.321 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.649      ;
; 0.322 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.650      ;
; 0.328 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.656      ;
; 0.333 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.DATA                   ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.465      ;
; 0.354 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.ADDRESS                ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.486      ;
; 0.355 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.STOP                   ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.487      ;
; 0.360 ; i2c:i2c_master|\i2c_manager:clock_count[12] ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.492      ;
; 0.369 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.492      ;
; 0.372 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.495      ;
; 0.374 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.702      ;
; 0.379 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.243      ; 0.706      ;
; 0.390 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.718      ;
; 0.391 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.719      ;
; 0.402 ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ; i2c:i2c_master|sda_write                    ; clk50                      ; clk50       ; 0.000        ; 0.234      ; 0.720      ;
; 0.442 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.574      ;
; 0.443 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.771      ;
; 0.445 ; i2c:i2c_master|\i2c_manager:clock_count[23] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.243      ; 0.772      ;
; 0.447 ; i2c:i2c_master|sda_write                    ; i2c:i2c_master|sda_write                    ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.579      ;
; 0.450 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.573      ;
; 0.451 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.583      ;
; 0.452 ; i2c:i2c_master|\i2c_manager:clock_count[11] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.237      ; 0.773      ;
; 0.454 ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.586      ;
; 0.454 ; i2c:i2c_master|\i2c_manager:clock_count[28] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.586      ;
; 0.454 ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.586      ;
; 0.455 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.587      ;
; 0.457 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.243      ; 0.784      ;
; 0.461 ; i2c:i2c_master|i2c_s.START                  ; i2c:i2c_master|sda_enable                   ; clk50                      ; clk50       ; 0.000        ; 0.065      ; 0.610      ;
; 0.461 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.584      ;
; 0.463 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.595      ;
; 0.463 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.791      ;
; 0.464 ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.596      ;
; 0.465 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[15] ; clk50                      ; clk50       ; 0.000        ; 0.033      ; 0.582      ;
; 0.465 ; i2c:i2c_master|\i2c_manager:clock_count[29] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.793      ;
; 0.466 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[2]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.598      ;
; 0.467 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.237      ; 0.788      ;
; 0.475 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.803      ;
; 0.486 ; i2c:i2c_master|\i2c_manager:data_count[30]  ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.041      ; 0.611      ;
; 0.501 ; i2c:i2c_master|i2c_s.ADDRESS                ; i2c:i2c_master|i2c_s.INIT                   ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.633      ;
; 0.501 ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.633      ;
; 0.505 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.637      ;
; 0.508 ; i2c:i2c_master|\i2c_manager:clock_count[1]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.640      ;
; 0.510 ; i2c:i2c_master|i2c_s.INIT                   ; i2c:i2c_master|\i2c_manager:writing         ; clk50                      ; clk50       ; 0.000        ; 0.025      ; 0.619      ;
; 0.513 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.636      ;
; 0.516 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.639      ;
; 0.520 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.652      ;
; 0.521 ; i2c:i2c_master|\i2c_manager:clock_count[26] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.653      ;
; 0.523 ; i2c:i2c_master|\i2c_manager:clock_count[18] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.243      ; 0.850      ;
; 0.529 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.652      ;
; 0.529 ; i2c:i2c_master|\i2c_manager:clock_count[27] ; i2c:i2c_master|\i2c_manager:clock_count[30] ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.857      ;
; 0.529 ; i2c:i2c_master|\i2c_manager:clock_count[7]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.237      ; 0.850      ;
; 0.529 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[3]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.661      ;
; 0.530 ; i2c:i2c_master|\i2c_manager:clock_count[10] ; i2c:i2c_master|\i2c_manager:clock_count[11] ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.653      ;
; 0.530 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.653      ;
; 0.530 ; i2c:i2c_master|\i2c_manager:clock_count[6]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.237      ; 0.851      ;
; 0.532 ; i2c:i2c_master|\i2c_manager:clock_count[0]  ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.664      ;
; 0.533 ; i2c:i2c_master|i2c_s.STOP                   ; i2c:i2c_master|scl_write                    ; clk50                      ; clk50       ; 0.000        ; 0.043      ; 0.660      ;
; 0.533 ; i2c:i2c_master|\i2c_manager:clock_count[8]  ; i2c:i2c_master|\i2c_manager:clock_count[12] ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.665      ;
; 0.534 ; i2c:i2c_master|\i2c_manager:clock_count[14] ; i2c:i2c_master|\i2c_manager:clock_count[18] ; clk50                      ; clk50       ; 0.000        ; 0.033      ; 0.651      ;
; 0.537 ; i2c:i2c_master|i2c_s.DATA                   ; i2c:i2c_master|i2c_s.START                  ; clk50                      ; clk50       ; 0.000        ; 0.025      ; 0.646      ;
; 0.540 ; i2c:i2c_master|\i2c_manager:clock_count[22] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.868      ;
; 0.541 ; i2c:i2c_master|\i2c_manager:clock_count[24] ; i2c:i2c_master|\i2c_manager:clock_count[28] ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.869      ;
; 0.558 ; i2c:i2c_master|i2c_s.START                  ; i2c:i2c_master|i2c_s.INIT                   ; clk50                      ; clk50       ; 0.000        ; 0.070      ; 0.712      ;
; 0.562 ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock                  ; vga:vga_output|pixel_clock ; clk50       ; -0.500       ; 1.649      ; 1.930      ;
; 0.562 ; i2c:i2c_master|\i2c_manager:clock_count[25] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.244      ; 0.890      ;
; 0.576 ; i2c:i2c_master|\i2c_manager:clock_count[15] ; i2c:i2c_master|\i2c_manager:clock_count[26] ; clk50                      ; clk50       ; 0.000        ; 0.243      ; 0.903      ;
; 0.582 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[10] ; clk50                      ; clk50       ; 0.000        ; 0.039      ; 0.705      ;
; 0.582 ; i2c:i2c_master|\i2c_manager:clock_count[5]  ; i2c:i2c_master|\i2c_manager:clock_count[16] ; clk50                      ; clk50       ; 0.000        ; 0.237      ; 0.903      ;
; 0.583 ; i2c:i2c_master|\i2c_manager:clock_count[4]  ; i2c:i2c_master|\i2c_manager:clock_count[9]  ; clk50                      ; clk50       ; 0.000        ; 0.048      ; 0.715      ;
+-------+---------------------------------------------+---------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'td_clk27'                                                                                                                                                                 ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; led_count[1]                                               ; led_count[1]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.048      ; 0.307      ;
; 0.176 ; adv7180:decoder|state.READ                                 ; adv7180:decoder|state.READ                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.314      ;
; 0.179 ; adv7180:decoder|ram_we                                     ; adv7180:decoder|ram_we                                     ; td_clk27     ; td_clk27    ; 0.000        ; 0.044      ; 0.307      ;
; 0.182 ; led_count[3]                                               ; led_count[3]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; led_count[2]                                               ; led_count[2]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; led_count[0]                                               ; led_count[0]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.048      ; 0.314      ;
; 0.194 ; led_count[0]                                               ; led_count[1]                                               ; td_clk27     ; td_clk27    ; 0.000        ; 0.048      ; 0.326      ;
; 0.204 ; adv7180:decoder|\adv7180_decoder:data_buffer[17]           ; adv7180:decoder|ram_din[17]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.085      ; 0.373      ;
; 0.204 ; adv7180:decoder|\adv7180_decoder:data_buffer[20]           ; adv7180:decoder|ram_din[20]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.085      ; 0.373      ;
; 0.205 ; adv7180:decoder|\adv7180_decoder:data_buffer[9]            ; adv7180:decoder|ram_din[9]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.085      ; 0.374      ;
; 0.205 ; adv7180:decoder|\adv7180_decoder:data_buffer[12]           ; adv7180:decoder|ram_din[12]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.085      ; 0.374      ;
; 0.206 ; adv7180:decoder|\adv7180_decoder:data_buffer[28]           ; adv7180:decoder|ram_din[28]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.085      ; 0.375      ;
; 0.206 ; adv7180:decoder|\adv7180_decoder:data_buffer[4]            ; adv7180:decoder|ram_din[4]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.085      ; 0.375      ;
; 0.211 ; adv7180:decoder|\adv7180_decoder:data_buffer[6]            ; adv7180:decoder|ram_din[6]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.373      ;
; 0.212 ; adv7180:decoder|\adv7180_decoder:data_buffer[25]           ; adv7180:decoder|ram_din[25]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.085      ; 0.381      ;
; 0.212 ; adv7180:decoder|\adv7180_decoder:data_buffer[2]            ; adv7180:decoder|ram_din[2]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.374      ;
; 0.213 ; adv7180:decoder|\adv7180_decoder:data_buffer[26]           ; adv7180:decoder|ram_din[26]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.375      ;
; 0.213 ; adv7180:decoder|\adv7180_decoder:data_buffer[14]           ; adv7180:decoder|ram_din[14]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.375      ;
; 0.213 ; adv7180:decoder|\adv7180_decoder:data_buffer[10]           ; adv7180:decoder|ram_din[10]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.375      ;
; 0.213 ; adv7180:decoder|\adv7180_decoder:data_buffer[22]           ; adv7180:decoder|ram_din[22]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.375      ;
; 0.215 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[15] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.574      ;
; 0.216 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[29] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.575      ;
; 0.217 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[27] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.576      ;
; 0.218 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.276      ; 0.578      ;
; 0.226 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[22] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[23] ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.585      ;
; 0.228 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[26] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.587      ;
; 0.238 ; adv7180:decoder|\vs_manager:vs_idle                        ; adv7180:decoder|vs_flag                                    ; td_clk27     ; td_clk27    ; 0.000        ; 0.050      ; 0.372      ;
; 0.249 ; adv7180:decoder|\adv7180_decoder:data_buffer[1]            ; adv7180:decoder|ram_din[1]                                 ; td_clk27     ; td_clk27    ; 0.000        ; 0.085      ; 0.418      ;
; 0.253 ; adv7180:decoder|\adv7180_decoder:data_buffer[18]           ; adv7180:decoder|ram_din[18]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.415      ;
; 0.260 ; adv7180:decoder|\adv7180_decoder:data_buffer[30]           ; adv7180:decoder|ram_din[30]                                ; td_clk27     ; td_clk27    ; 0.000        ; 0.078      ; 0.422      ;
; 0.273 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[13] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.276      ; 0.633      ;
; 0.278 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[15] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[17] ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.637      ;
; 0.280 ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; adv7180:decoder|\adv7180_decoder:next_data_address[12]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.418      ;
; 0.281 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[15] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.640      ;
; 0.281 ; adv7180:decoder|\adv7180_decoder:buffer_index[9]           ; adv7180:decoder|\adv7180_decoder:buffer_index[9]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.418      ;
; 0.281 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[17] ; td_clk27     ; td_clk27    ; 0.000        ; 0.276      ; 0.641      ;
; 0.282 ; adv7180:decoder|\adv7180_decoder:buffer_index[10]          ; adv7180:decoder|\adv7180_decoder:buffer_index[10]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.419      ;
; 0.282 ; adv7180:decoder|\adv7180_decoder:buffer_index[11]          ; adv7180:decoder|\adv7180_decoder:buffer_index[11]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.419      ;
; 0.283 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[27] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.642      ;
; 0.283 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[25] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[28] ; td_clk27     ; td_clk27    ; 0.000        ; 0.275      ; 0.642      ;
; 0.284 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[18] ; td_clk27     ; td_clk27    ; 0.000        ; 0.276      ; 0.644      ;
; 0.285 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[12] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[16] ; td_clk27     ; td_clk27    ; 0.000        ; 0.276      ; 0.645      ;
; 0.286 ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; adv7180:decoder|\adv7180_decoder:next_data_address[14]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.424      ;
; 0.286 ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; adv7180:decoder|\adv7180_decoder:next_data_address[5]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.424      ;
; 0.287 ; \decoder_clock:clock_count[5]                              ; \decoder_clock:clock_count[5]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.412      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; adv7180:decoder|\adv7180_decoder:next_data_address[1]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; adv7180:decoder|\adv7180_decoder:next_data_address[2]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; adv7180:decoder|\adv7180_decoder:next_data_address[4]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; adv7180:decoder|\adv7180_decoder:next_data_address[7]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; adv7180:decoder|\adv7180_decoder:next_data_address[13]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:buffer_index[30]          ; adv7180:decoder|\adv7180_decoder:buffer_index[30]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; adv7180:decoder|\adv7180_decoder:buffer_index[5]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.424      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; adv7180:decoder|\adv7180_decoder:buffer_index[14]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.424      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:buffer_index[15]          ; adv7180:decoder|\adv7180_decoder:buffer_index[15]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; adv7180:decoder|\adv7180_decoder:buffer_index[21]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.425      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; adv7180:decoder|\adv7180_decoder:clock_count[3]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.043      ; 0.414      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; adv7180:decoder|\adv7180_decoder:clock_count[2]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.043      ; 0.414      ;
; 0.287 ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; adv7180:decoder|\adv7180_decoder:clock_count[1]            ; td_clk27     ; td_clk27    ; 0.000        ; 0.043      ; 0.414      ;
; 0.288 ; \decoder_clock:clock_count[18]                             ; \decoder_clock:clock_count[18]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[21]                             ; \decoder_clock:clock_count[21]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[28]                             ; \decoder_clock:clock_count[28]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[30]                             ; \decoder_clock:clock_count[30]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[29]                             ; \decoder_clock:clock_count[29]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[4]                              ; \decoder_clock:clock_count[4]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[2]                              ; \decoder_clock:clock_count[2]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; \decoder_clock:clock_count[1]                              ; \decoder_clock:clock_count[1]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.413      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; adv7180:decoder|\adv7180_decoder:next_data_address[3]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[6]      ; adv7180:decoder|\adv7180_decoder:next_data_address[6]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; adv7180:decoder|\adv7180_decoder:next_data_address[9]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; adv7180:decoder|\adv7180_decoder:next_data_address[10]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; adv7180:decoder|\adv7180_decoder:next_data_address[11]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; adv7180:decoder|\adv7180_decoder:next_data_address[15]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; adv7180:decoder|\adv7180_decoder:next_data_address[21]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; adv7180:decoder|\adv7180_decoder:next_data_address[30]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[14] ; td_clk27     ; td_clk27    ; 0.000        ; 0.045      ; 0.417      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[21] ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[1]           ; adv7180:decoder|\adv7180_decoder:buffer_index[1]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; adv7180:decoder|\adv7180_decoder:buffer_index[2]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[4]           ; adv7180:decoder|\adv7180_decoder:buffer_index[4]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[7]           ; adv7180:decoder|\adv7180_decoder:buffer_index[7]           ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; adv7180:decoder|\adv7180_decoder:buffer_index[13]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; adv7180:decoder|\adv7180_decoder:buffer_index[12]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[29]          ; adv7180:decoder|\adv7180_decoder:buffer_index[29]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[16]          ; adv7180:decoder|\adv7180_decoder:buffer_index[16]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[17]          ; adv7180:decoder|\adv7180_decoder:buffer_index[17]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; adv7180:decoder|\adv7180_decoder:buffer_index[18]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[19]          ; adv7180:decoder|\adv7180_decoder:buffer_index[19]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; adv7180:decoder|\adv7180_decoder:buffer_index[20]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[23]          ; adv7180:decoder|\adv7180_decoder:buffer_index[23]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[26]          ; adv7180:decoder|\adv7180_decoder:buffer_index[26]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; adv7180:decoder|\adv7180_decoder:buffer_index[28]          ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.426      ;
; 0.288 ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; adv7180:decoder|\adv7180_decoder:decimation_count_cols[30] ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.425      ;
; 0.289 ; \decoder_clock:clock_count[27]                             ; \decoder_clock:clock_count[27]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; \decoder_clock:clock_count[26]                             ; \decoder_clock:clock_count[26]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; \decoder_clock:clock_count[25]                             ; \decoder_clock:clock_count[25]                             ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; \decoder_clock:clock_count[9]                              ; \decoder_clock:clock_count[9]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; \decoder_clock:clock_count[3]                              ; \decoder_clock:clock_count[3]                              ; td_clk27     ; td_clk27    ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:next_data_address[8]      ; adv7180:decoder|\adv7180_decoder:next_data_address[8]      ; td_clk27     ; td_clk27    ; 0.000        ; 0.054      ; 0.427      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; adv7180:decoder|\adv7180_decoder:next_data_address[26]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.426      ;
; 0.289 ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; adv7180:decoder|\adv7180_decoder:next_data_address[16]     ; td_clk27     ; td_clk27    ; 0.000        ; 0.053      ; 0.426      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga:vga_output|pixel_clock'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.181 ; vga:vga_output|v_count[2]      ; vga:vga_output|v_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[3]      ; vga:vga_output|v_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[4]      ; vga:vga_output|v_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[5]      ; vga:vga_output|v_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[6]      ; vga:vga_output|v_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[7]      ; vga:vga_output|v_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[9]      ; vga:vga_output|v_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:vga_output|v_count[8]      ; vga:vga_output|v_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.307      ;
; 0.261 ; vga:vga_output|vert_sync       ; vga:vga_output|vert_sync_out  ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.387      ;
; 0.300 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.427      ;
; 0.303 ; vga:vga_output|h_count[7]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.430      ;
; 0.306 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.432      ;
; 0.313 ; ycc2rgb:ycc2rgb_converter|g[4] ; vga_pixel[12]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.313      ;
; 0.314 ; ycc2rgb:ycc2rgb_converter|g[7] ; vga_pixel[15]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.314      ;
; 0.314 ; ycc2rgb:ycc2rgb_converter|g[5] ; vga_pixel[13]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.314      ;
; 0.314 ; ycc2rgb:ycc2rgb_converter|g[3] ; vga_pixel[11]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.314      ;
; 0.314 ; ycc2rgb:ycc2rgb_converter|r[0] ; vga_pixel[16]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.314      ;
; 0.315 ; ycc2rgb:ycc2rgb_converter|b[1] ; vga_pixel[1]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.315      ;
; 0.351 ; vga:vga_output|v_count[8]      ; vga:vga_output|pixel_row[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.477      ;
; 0.355 ; vga:vga_output|v_count[4]      ; vga:vga_output|pixel_row[4]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.481      ;
; 0.370 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.496      ;
; 0.370 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.496      ;
; 0.370 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.496      ;
; 0.371 ; vga:vga_output|h_count[9]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.497      ;
; 0.387 ; vga:vga_output|v_count[2]      ; vga:vga_output|pixel_row[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.514      ;
; 0.387 ; ycc2rgb:ycc2rgb_converter|r[3] ; vga_pixel[19]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.387      ;
; 0.387 ; ycc2rgb:ycc2rgb_converter|r[1] ; vga_pixel[17]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.387      ;
; 0.388 ; ycc2rgb:ycc2rgb_converter|g[1] ; vga_pixel[9]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.388      ;
; 0.388 ; ycc2rgb:ycc2rgb_converter|g[0] ; vga_pixel[8]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.388      ;
; 0.388 ; ycc2rgb:ycc2rgb_converter|r[2] ; vga_pixel[18]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.388      ;
; 0.389 ; ycc2rgb:ycc2rgb_converter|b[6] ; vga_pixel[6]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.389      ;
; 0.389 ; ycc2rgb:ycc2rgb_converter|b[4] ; vga_pixel[4]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.389      ;
; 0.389 ; ycc2rgb:ycc2rgb_converter|b[3] ; vga_pixel[3]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.389      ;
; 0.389 ; ycc2rgb:ycc2rgb_converter|g[6] ; vga_pixel[14]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.389      ;
; 0.415 ; vga:vga_output|h_count[6]      ; vga:vga_output|pixel_col[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.540      ;
; 0.418 ; vga:vga_output|v_count[4]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.544      ;
; 0.428 ; vga:vga_output|h_count[8]      ; vga:vga_output|pixel_col[8]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.553      ;
; 0.429 ; vga:vga_output|h_count[1]      ; vga:vga_output|pixel_col[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.554      ;
; 0.429 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.555      ;
; 0.429 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.555      ;
; 0.429 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.555      ;
; 0.430 ; vga:vga_output|h_count[8]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.556      ;
; 0.434 ; vga:vga_output|v_count[5]      ; vga:vga_output|pixel_row[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.560      ;
; 0.434 ; vga:vga_output|h_count[7]      ; vga:vga_output|pixel_col[7]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.559      ;
; 0.434 ; vga:vga_output|h_count[5]      ; vga:vga_output|pixel_col[5]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.559      ;
; 0.446 ; vga:vga_output|v_count[6]      ; vga:vga_output|pixel_row[6]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.572      ;
; 0.449 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; vga:vga_output|v_count[3]      ; vga:vga_output|pixel_row[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.577      ;
; 0.453 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.579      ;
; 0.455 ; ycc2rgb:ycc2rgb_converter|b[5] ; vga_pixel[5]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.455      ;
; 0.455 ; ycc2rgb:ycc2rgb_converter|g[2] ; vga_pixel[10]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.455      ;
; 0.455 ; ycc2rgb:ycc2rgb_converter|r[5] ; vga_pixel[21]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.455      ;
; 0.456 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.582      ;
; 0.456 ; ycc2rgb:ycc2rgb_converter|b[7] ; vga_pixel[7]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.456      ;
; 0.456 ; ycc2rgb:ycc2rgb_converter|r[6] ; vga_pixel[22]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.456      ;
; 0.457 ; ycc2rgb:ycc2rgb_converter|r[7] ; vga_pixel[23]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.457      ;
; 0.458 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ycc2rgb:ycc2rgb_converter|b[2] ; vga_pixel[2]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.458      ;
; 0.458 ; ycc2rgb:ycc2rgb_converter|b[0] ; vga_pixel[0]                  ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.458      ;
; 0.459 ; vga:vga_output|v_count[0]      ; vga:vga_output|pixel_row[0]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.586      ;
; 0.459 ; vga:vga_output|h_count[6]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; vga:vga_output|v_count[1]      ; vga:vga_output|pixel_row[1]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.043      ; 0.587      ;
; 0.461 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[2]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.588      ;
; 0.467 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.593      ;
; 0.468 ; ycc2rgb:ycc2rgb_converter|r[4] ; vga_pixel[20]                 ; td_clk27                   ; vga:vga_output|pixel_clock ; 0.000        ; -0.114     ; 0.468      ;
; 0.486 ; vga:vga_output|h_count[2]      ; vga:vga_output|pixel_col[2]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.611      ;
; 0.495 ; vga:vga_output|h_count[9]      ; vga:vga_output|pixel_col[9]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.620      ;
; 0.505 ; vga:vga_output|h_count[3]      ; vga:vga_output|pixel_col[3]   ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.630      ;
; 0.512 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.638      ;
; 0.515 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.641      ;
; 0.519 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.645      ;
; 0.519 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; vga:vga_output|h_count[5]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.646      ;
; 0.524 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[3]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.650      ;
; 0.527 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[4]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.654      ;
; 0.530 ; vga:vga_output|h_count[4]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.656      ;
; 0.568 ; vga:vga_output|horiz_sync      ; vga:vga_output|horiz_sync_out ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.694      ;
; 0.581 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.707      ;
; 0.582 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.708      ;
; 0.591 ; vga:vga_output|h_count[2]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.717      ;
; 0.593 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[6]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.719      ;
; 0.595 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.721      ;
; 0.632 ; ram_read_addr[0]               ; ycc_even                      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.047      ; 0.763      ;
; 0.643 ; vga:vga_output|h_count[5]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.768      ;
; 0.644 ; vga:vga_output|h_count[1]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.770      ;
; 0.651 ; vga:vga_output|v_count[9]      ; vga:vga_output|vert_sync      ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.777      ;
; 0.656 ; vga:vga_output|h_count[0]      ; vga:vga_output|h_count[7]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.782      ;
; 0.661 ; vga:vga_output|pixel_col[1]    ; ram_read_addr[0]              ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; -0.500       ; 0.117      ; 0.382      ;
; 0.665 ; vga:vga_output|v_count[1]      ; vga:vga_output|v_count[1]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.791      ;
; 0.666 ; vga:vga_output|h_count[6]      ; vga:vga_output|horiz_sync     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.041      ; 0.791      ;
; 0.668 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[8]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.794      ;
; 0.668 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[0]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.794      ;
; 0.668 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[5]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.794      ;
; 0.669 ; vga:vga_output|h_count[3]      ; vga:vga_output|h_count[9]     ; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 0.000        ; 0.042      ; 0.795      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2c_config_clk'                                                                                                            ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+
; 0.199 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; i2c_config_state.DONE_CONFIG     ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; i2c_write_en                     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; i2c_status_led~reg0              ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.024      ; 0.307      ;
; 0.295 ; i2c_config_state.DONE_CONFIG     ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.028      ; 0.407      ;
; 0.319 ; i2c:i2c_master|available         ; i2c_config_state.I2C_ADDR_CONFIG ; clk50          ; i2c_config_clk ; -0.500       ; 0.474      ; 0.407      ;
; 0.320 ; i2c:i2c_master|available         ; i2c_config_state.I2C_DATA_CONFIG ; clk50          ; i2c_config_clk ; -0.500       ; 0.474      ; 0.408      ;
; 0.323 ; i2c:i2c_master|available         ; i2c_config_state.DONE_CONFIG     ; clk50          ; i2c_config_clk ; -0.500       ; 0.474      ; 0.411      ;
; 0.343 ; i2c_config_state.INIT_CONFIG     ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.028      ; 0.455      ;
; 0.353 ; i2c:i2c_master|available         ; i2c_din[4]                       ; clk50          ; i2c_config_clk ; -0.500       ; 0.445      ; 0.412      ;
; 0.354 ; i2c:i2c_master|available         ; i2c_write_en                     ; clk50          ; i2c_config_clk ; -0.500       ; 0.445      ; 0.413      ;
; 0.366 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.028      ; 0.478      ;
; 0.369 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_state.DONE_CONFIG     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.028      ; 0.481      ;
; 0.373 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.005      ; 0.462      ;
; 0.428 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_config_state.I2C_DATA_CONFIG ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.028      ; 0.540      ;
; 0.433 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_status_led~reg0              ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.028      ; 0.545      ;
; 0.441 ; i2c_config_state.I2C_ADDR_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.005      ; 0.530      ;
; 0.472 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.005      ; 0.561      ;
; 0.529 ; i2c_din[4]                       ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.026      ; 0.639      ;
; 0.544 ; i2c_config_state.I2C_DATA_CONFIG ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.005      ; 0.633      ;
; 0.587 ; i2c_config_state.DONE_CONFIG     ; i2c_write_en                     ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.005      ; 0.676      ;
; 0.661 ; i2c_config_state.DONE_CONFIG     ; i2c_din[4]                       ; i2c_config_clk ; i2c_config_clk ; 0.000        ; 0.005      ; 0.750      ;
+-------+----------------------------------+----------------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'td_clk27'                                                                            ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; td_clk27 ; Rise       ; td_clk27                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[16]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[17]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[18]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[19]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[20]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[21]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[22]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[23]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[24]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[25]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[26]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[27]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[28]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[29]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[30]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Rise       ; \decoder_clock:clock_count[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:buffer_index[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:clock_count[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; td_clk27 ; Fall       ; adv7180:decoder|\adv7180_decoder:data_buffer[14]  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50'                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50 ; Rise       ; clk50                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_buffer[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:writing         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|available                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.START                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50 ; Rise       ; vga:vga_output|pixel_clock                  ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[0]  ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[12] ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[1]  ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[2]  ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[3]  ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[4]  ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[8]  ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[9]  ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[23]  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[0]   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[1]   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[2]   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[3]   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.ADDRESS                ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.DATA                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.INIT                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|i2c_s.STOP                   ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[16] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[26] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[28] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:clock_count[30] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|scl_write                    ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|sda_enable                   ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|\i2c_manager:data_count[30]  ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; clk50 ; Rise       ; i2c:i2c_master|sda_write                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2c_config_clk'                                                                     ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i2c_config_clk ; Rise       ; i2c_config_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; -0.224 ; -0.008       ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; -0.224 ; -0.008       ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; -0.224 ; -0.008       ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; -0.224 ; -0.008       ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; -0.224 ; -0.008       ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; -0.213 ; 0.003        ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; -0.213 ; 0.003        ; 0.216          ; High Pulse Width ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.DONE_CONFIG|clk     ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG|clk ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_DATA_CONFIG|clk ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_state.INIT_CONFIG|clk     ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_din[4]|clk                       ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_write_en|clk                     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_config_clk ; Rise       ; i2c_config_clk~input|i               ;
; 0.811  ; 0.995        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_din[4]                           ;
; 0.811  ; 0.995        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_write_en                         ;
; 0.821  ; 1.005        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.DONE_CONFIG         ;
; 0.821  ; 1.005        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_ADDR_CONFIG     ;
; 0.821  ; 1.005        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.I2C_DATA_CONFIG     ;
; 0.821  ; 1.005        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_config_state.INIT_CONFIG         ;
; 0.821  ; 1.005        ; 0.184          ; Low Pulse Width  ; i2c_config_clk ; Fall       ; i2c_status_led~reg0                  ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_clk~input|o               ;
; 0.989  ; 0.989        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_din[4]|clk                       ;
; 0.989  ; 0.989        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_write_en|clk                     ;
; 0.999  ; 0.999        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.DONE_CONFIG|clk     ;
; 0.999  ; 0.999        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_ADDR_CONFIG|clk ;
; 0.999  ; 0.999        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.I2C_DATA_CONFIG|clk ;
; 0.999  ; 0.999        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_config_state.INIT_CONFIG|clk     ;
; 0.999  ; 0.999        ; 0.000          ; High Pulse Width ; i2c_config_clk ; Rise       ; i2c_status_led~reg0|clk              ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga:vga_output|pixel_clock'                                                              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|h_count[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|horiz_sync_out ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_col[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|pixel_row[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|v_count[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|vert_sync_out  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_h     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Rise       ; vga:vga_output|video_on_v     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[16]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[17]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[18]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[19]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[20]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[21]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[22]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[23]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; vga_pixel[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga_output|pixel_clock ; Fall       ; ycc_even                      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[0]              ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[10]             ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[11]             ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[12]             ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[13]             ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[14]             ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[15]             ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[1]              ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[2]              ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[3]              ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[4]              ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[5]              ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[6]              ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[7]              ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; vga:vga_output|pixel_clock ; Fall       ; ram_read_addr[8]              ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 2.506 ; 3.222 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; 1.116 ; 1.819 ; Fall       ; i2c_config_clk             ;
; reset       ; td_clk27                   ; 3.156 ; 4.097 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; 1.208 ; 1.945 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 1.440 ; 2.220 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 2.829 ; 3.763 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 1.102 ; 1.871 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 1.082 ; 1.850 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 0.980 ; 1.753 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 1.056 ; 1.823 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 1.091 ; 1.857 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 0.942 ; 1.709 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 1.102 ; 1.871 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 1.042 ; 1.824 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 1.097 ; 1.853 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 2.461 ; 3.328 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -1.211 ; -1.907 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; -0.917 ; -1.607 ; Fall       ; i2c_config_clk             ;
; reset       ; td_clk27                   ; -1.854 ; -2.654 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; -0.941 ; -1.665 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -1.027 ; -1.765 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -1.405 ; -2.157 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -0.442 ; -1.172 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -0.645 ; -1.378 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -0.442 ; -1.172 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -0.534 ; -1.267 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -0.677 ; -1.415 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -0.487 ; -1.219 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -0.653 ; -1.389 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -0.515 ; -1.243 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -0.754 ; -1.496 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; -1.506 ; -2.267 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 4.747 ; 4.955 ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 5.035 ; 5.257 ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 6.668 ; 6.940 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 5.459 ; 5.751 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 6.386 ; 6.186 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 5.222 ; 5.494 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 5.409 ; 5.658 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 6.266 ; 6.570 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 6.668 ; 6.940 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 5.088 ; 5.300 ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 5.910 ; 6.077 ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 5.745 ; 5.982 ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 5.910 ; 6.077 ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 5.694 ; 5.988 ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 4.860 ; 4.950 ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 4.675 ; 4.691 ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 5.797 ; 5.955 ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 4.855 ; 4.761 ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 5.122 ; 5.389 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 2.144 ;       ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 5.457 ; 5.732 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 4.635 ; 4.822 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 5.924 ; 6.247 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 5.215 ; 5.492 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 5.083 ; 5.348 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 5.924 ; 6.247 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 5.455 ; 5.729 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 5.410 ; 5.715 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 5.307 ; 5.585 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 4.754 ; 4.960 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 5.266 ; 5.495 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;       ; 2.224 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 6.486 ; 6.879 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 6.486 ; 6.879 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 5.877 ; 6.201 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 6.312 ; 6.684 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 5.569 ; 5.877 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 4.998 ; 5.246 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 5.425 ; 5.752 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 5.919 ; 6.254 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 5.457 ; 5.790 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 6.752 ; 7.238 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 5.183 ; 5.463 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 4.903 ; 5.135 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 5.883 ; 6.238 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 5.628 ; 5.931 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 5.006 ; 5.254 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 5.489 ; 5.777 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 6.752 ; 7.238 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 4.976 ; 5.230 ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 4.586 ; 4.785 ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 4.861 ; 5.075 ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 5.014 ; 5.258 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 5.238 ; 5.501 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 5.898 ; 5.676 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 5.014 ; 5.258 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 5.099 ; 5.354 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 5.966 ; 6.255 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 6.365 ; 6.571 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 4.919 ; 5.122 ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 4.349 ; 4.355 ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 5.320 ; 5.542 ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 5.519 ; 5.682 ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 5.311 ; 5.564 ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 4.479 ; 4.559 ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 4.349 ; 4.355 ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 5.407 ; 5.554 ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 4.480 ; 4.379 ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 4.703 ; 4.897 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 2.078 ;       ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 5.250 ; 5.514 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 4.463 ; 4.642 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 4.575 ; 4.774 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 5.019 ; 5.286 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 4.894 ; 5.148 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 5.700 ; 6.010 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 5.250 ; 5.514 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 5.207 ; 5.500 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 5.108 ; 5.375 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 4.575 ; 4.774 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 5.068 ; 5.288 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;       ; 2.155 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 4.810 ; 5.048 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 6.237 ; 6.615 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 5.654 ; 5.965 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 6.072 ; 6.429 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 5.357 ; 5.653 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 4.810 ; 5.048 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 5.220 ; 5.535 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 5.693 ; 6.015 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 5.251 ; 5.570 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 4.718 ; 4.941 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 4.987 ; 5.256 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 4.718 ; 4.941 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 5.659 ; 6.001 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 5.414 ; 5.704 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 4.816 ; 5.055 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 5.281 ; 5.557 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 6.493 ; 6.959 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 4.788 ; 5.032 ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 4.411 ;    ;    ; 5.115 ;
; reset      ; td_reset    ; 4.859 ;    ;    ; 5.650 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 4.261 ;    ;    ; 4.954 ;
; reset      ; td_reset    ; 4.691 ;    ;    ; 5.467 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_data  ; clk50      ; 5.504 ; 5.490 ; Rise       ; clk50           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_data  ; clk50      ; 5.311 ; 5.297 ; Rise       ; clk50           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 5.783     ; 5.797     ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; i2c_data  ; clk50      ; 5.578     ; 5.592     ; Rise       ; clk50           ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+-----------+-------+----------+---------+---------------------+
; Clock                       ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -14.878   ; 0.043 ; N/A      ; N/A     ; -3.000              ;
;  clk50                      ; -5.314    ; 0.043 ; N/A      ; N/A     ; -3.000              ;
;  i2c_config_clk             ; -0.951    ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  td_clk27                   ; -14.878   ; 0.175 ; N/A      ; N/A     ; -3.000              ;
;  vga:vga_output|pixel_clock ; -3.574    ; 0.144 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS             ; -4209.719 ; 0.0   ; 0.0      ; 0.0     ; -2355.745           ;
;  clk50                      ; -342.612  ; 0.000 ; N/A      ; N/A     ; -98.090             ;
;  i2c_config_clk             ; -3.355    ; 0.000 ; N/A      ; N/A     ; -11.995             ;
;  td_clk27                   ; -3739.716 ; 0.000 ; N/A      ; N/A     ; -2136.435           ;
;  vga:vga_output|pixel_clock ; -124.036  ; 0.000 ; N/A      ; N/A     ; -109.225            ;
+-----------------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+-------+-------+------------+----------------------------+
; reset       ; clk50                      ; 5.180 ; 5.649 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; 2.939 ; 3.380 ; Fall       ; i2c_config_clk             ;
; reset       ; td_clk27                   ; 6.240 ; 6.832 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; 2.385 ; 2.901 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; 2.885 ; 3.410 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; 6.520 ; 6.965 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; 2.872 ; 3.436 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; 2.856 ; 3.414 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; 2.637 ; 3.181 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; 2.850 ; 3.390 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; 2.860 ; 3.402 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; 2.584 ; 3.111 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; 2.872 ; 3.436 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; 2.827 ; 3.382 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; 2.869 ; 3.419 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; 5.101 ; 5.556 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port   ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-------------+----------------------------+--------+--------+------------+----------------------------+
; reset       ; clk50                      ; -1.211 ; -1.907 ; Rise       ; clk50                      ;
; reset       ; i2c_config_clk             ; -0.917 ; -1.607 ; Fall       ; i2c_config_clk             ;
; reset       ; td_clk27                   ; -1.854 ; -2.654 ; Rise       ; td_clk27                   ;
; td_hs       ; td_clk27                   ; -0.941 ; -1.665 ; Rise       ; td_clk27                   ;
; td_vs       ; td_clk27                   ; -1.027 ; -1.765 ; Rise       ; td_clk27                   ;
; reset       ; td_clk27                   ; -1.405 ; -2.157 ; Fall       ; td_clk27                   ;
; td_data[*]  ; td_clk27                   ; -0.442 ; -1.172 ; Fall       ; td_clk27                   ;
;  td_data[0] ; td_clk27                   ; -0.645 ; -1.378 ; Fall       ; td_clk27                   ;
;  td_data[1] ; td_clk27                   ; -0.442 ; -1.172 ; Fall       ; td_clk27                   ;
;  td_data[2] ; td_clk27                   ; -0.534 ; -1.267 ; Fall       ; td_clk27                   ;
;  td_data[3] ; td_clk27                   ; -0.677 ; -1.415 ; Fall       ; td_clk27                   ;
;  td_data[4] ; td_clk27                   ; -0.487 ; -1.219 ; Fall       ; td_clk27                   ;
;  td_data[5] ; td_clk27                   ; -0.653 ; -1.389 ; Fall       ; td_clk27                   ;
;  td_data[6] ; td_clk27                   ; -0.515 ; -1.243 ; Fall       ; td_clk27                   ;
;  td_data[7] ; td_clk27                   ; -0.754 ; -1.496 ; Fall       ; td_clk27                   ;
; reset       ; vga:vga_output|pixel_clock ; -1.506 ; -2.267 ; Fall       ; vga:vga_output|pixel_clock ;
+-------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 9.066  ; 9.135  ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 9.623  ; 9.645  ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 11.838 ; 11.922 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 9.922  ; 10.086 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 11.251 ; 11.312 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 9.421  ; 9.577  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 9.776  ; 9.863  ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 11.146 ; 11.284 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 11.838 ; 11.922 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 9.164  ; 9.177  ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 10.995 ; 11.067 ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 10.995 ; 10.997 ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 10.885 ; 10.929 ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 10.958 ; 11.067 ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 9.322  ; 9.242  ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 8.959  ; 8.817  ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 10.725 ; 10.779 ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 9.088  ; 9.109  ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 9.938  ; 10.035 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 4.061  ;        ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 10.615 ; 10.526 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 8.849  ; 8.870  ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 11.450 ; 11.299 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 9.852  ; 9.942  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 9.491  ; 9.633  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 11.450 ; 11.299 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 10.406 ; 10.370 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 10.236 ; 10.314 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 10.090 ; 10.086 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 8.924  ; 9.004  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 9.984  ; 9.910  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;        ; 3.999  ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 12.433 ; 12.350 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 12.433 ; 12.350 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 11.205 ; 11.150 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 12.180 ; 12.063 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 10.703 ; 10.677 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 9.372  ; 9.481  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 10.174 ; 10.396 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 11.291 ; 11.241 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 10.227 ; 10.409 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 12.960 ; 13.012 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 9.838  ; 9.977  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 9.261  ; 9.308  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 11.266 ; 11.285 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 10.725 ; 10.691 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 9.487  ; 9.550  ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 10.514 ; 10.478 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 12.960 ; 13.012 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 9.350  ; 9.469  ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+--------+--------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port              ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+
; i2c_clk                ; clk50                      ; 4.586 ; 4.785 ; Rise       ; clk50                      ;
; i2c_data               ; clk50                      ; 4.861 ; 5.075 ; Rise       ; clk50                      ;
; i2c_state_segments[*]  ; i2c_config_clk             ; 5.014 ; 5.258 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[0] ; i2c_config_clk             ; 5.238 ; 5.501 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[2] ; i2c_config_clk             ; 5.898 ; 5.676 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[3] ; i2c_config_clk             ; 5.014 ; 5.258 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[4] ; i2c_config_clk             ; 5.099 ; 5.354 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[5] ; i2c_config_clk             ; 5.966 ; 6.255 ; Fall       ; i2c_config_clk             ;
;  i2c_state_segments[6] ; i2c_config_clk             ; 6.365 ; 6.571 ; Fall       ; i2c_config_clk             ;
; i2c_status_led         ; i2c_config_clk             ; 4.919 ; 5.122 ; Fall       ; i2c_config_clk             ;
; segments_out[*]        ; td_clk27                   ; 4.349 ; 4.355 ; Rise       ; td_clk27                   ;
;  segments_out[0]       ; td_clk27                   ; 5.320 ; 5.542 ; Rise       ; td_clk27                   ;
;  segments_out[1]       ; td_clk27                   ; 5.519 ; 5.682 ; Rise       ; td_clk27                   ;
;  segments_out[2]       ; td_clk27                   ; 5.311 ; 5.564 ; Rise       ; td_clk27                   ;
;  segments_out[3]       ; td_clk27                   ; 4.479 ; 4.559 ; Rise       ; td_clk27                   ;
;  segments_out[4]       ; td_clk27                   ; 4.349 ; 4.355 ; Rise       ; td_clk27                   ;
;  segments_out[5]       ; td_clk27                   ; 5.407 ; 5.554 ; Rise       ; td_clk27                   ;
;  segments_out[6]       ; td_clk27                   ; 4.480 ; 4.379 ; Rise       ; td_clk27                   ;
; vga_blank              ; vga:vga_output|pixel_clock ; 4.703 ; 4.897 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ; 2.078 ;       ; Rise       ; vga:vga_output|pixel_clock ;
; vga_hs                 ; vga:vga_output|pixel_clock ; 5.250 ; 5.514 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_vs                 ; vga:vga_output|pixel_clock ; 4.463 ; 4.642 ; Rise       ; vga:vga_output|pixel_clock ;
; vga_blue[*]            ; vga:vga_output|pixel_clock ; 4.575 ; 4.774 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[0]           ; vga:vga_output|pixel_clock ; 5.019 ; 5.286 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[1]           ; vga:vga_output|pixel_clock ; 4.894 ; 5.148 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[2]           ; vga:vga_output|pixel_clock ; 5.700 ; 6.010 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[3]           ; vga:vga_output|pixel_clock ; 5.250 ; 5.514 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[4]           ; vga:vga_output|pixel_clock ; 5.207 ; 5.500 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[5]           ; vga:vga_output|pixel_clock ; 5.108 ; 5.375 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[6]           ; vga:vga_output|pixel_clock ; 4.575 ; 4.774 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_blue[7]           ; vga:vga_output|pixel_clock ; 5.068 ; 5.288 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_clk                ; vga:vga_output|pixel_clock ;       ; 2.155 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_green[*]           ; vga:vga_output|pixel_clock ; 4.810 ; 5.048 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[0]          ; vga:vga_output|pixel_clock ; 6.237 ; 6.615 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[1]          ; vga:vga_output|pixel_clock ; 5.654 ; 5.965 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[2]          ; vga:vga_output|pixel_clock ; 6.072 ; 6.429 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[3]          ; vga:vga_output|pixel_clock ; 5.357 ; 5.653 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[4]          ; vga:vga_output|pixel_clock ; 4.810 ; 5.048 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[5]          ; vga:vga_output|pixel_clock ; 5.220 ; 5.535 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[6]          ; vga:vga_output|pixel_clock ; 5.693 ; 6.015 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_green[7]          ; vga:vga_output|pixel_clock ; 5.251 ; 5.570 ; Fall       ; vga:vga_output|pixel_clock ;
; vga_red[*]             ; vga:vga_output|pixel_clock ; 4.718 ; 4.941 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[0]            ; vga:vga_output|pixel_clock ; 4.987 ; 5.256 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[1]            ; vga:vga_output|pixel_clock ; 4.718 ; 4.941 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[2]            ; vga:vga_output|pixel_clock ; 5.659 ; 6.001 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[3]            ; vga:vga_output|pixel_clock ; 5.414 ; 5.704 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[4]            ; vga:vga_output|pixel_clock ; 4.816 ; 5.055 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[5]            ; vga:vga_output|pixel_clock ; 5.281 ; 5.557 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[6]            ; vga:vga_output|pixel_clock ; 6.493 ; 6.959 ; Fall       ; vga:vga_output|pixel_clock ;
;  vga_red[7]            ; vga:vga_output|pixel_clock ; 4.788 ; 5.032 ; Fall       ; vga:vga_output|pixel_clock ;
+------------------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 8.354 ;    ;    ; 8.762 ;
; reset      ; td_reset    ; 9.201 ;    ;    ; 9.694 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; reset_led   ; 4.261 ;    ;    ; 4.954 ;
; reset      ; td_reset    ; 4.691 ;    ;    ; 5.467 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                   ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_red[0]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[1]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[2]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[3]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[4]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[5]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[6]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_red[7]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_green[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blue[7]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_hs                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_vs                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blank             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_clk               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; td_reset              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_error             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_status_led        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments_out[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_state_segments[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reset_led             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_clk               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2c_data              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i2c_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2c_data                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2c_config_clk          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_clk27                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_vs                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; td_hs                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                   ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_red[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_red[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_green[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blue[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_hs                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_vs                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blank             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_clk               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; td_reset              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_error             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_status_led        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segments_out[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segments_out[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; segments_out[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; reset_led             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_clk               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; i2c_data              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                   ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_red[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_hs                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blank             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_clk               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; td_reset              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_error             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_status_led        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; segments_out[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; reset_led             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_clk               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; i2c_data              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                   ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_red[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_red[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_green[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blue[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_hs                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blank             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_clk               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; td_reset              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_error             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_status_led        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; segments_out[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segments_out[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; segments_out[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; i2c_state_segments[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_state_segments[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_state_segments[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_state_segments[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; i2c_state_segments[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; i2c_state_segments[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; reset_led             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_clk               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2c_data              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk50                      ; clk50                      ; 30789    ; 0        ; 0        ; 0        ;
; i2c_config_clk             ; clk50                      ; 0        ; 8        ; 0        ; 0        ;
; vga:vga_output|pixel_clock ; clk50                      ; 1        ; 1        ; 0        ; 0        ;
; clk50                      ; i2c_config_clk             ; 0        ; 0        ; 5        ; 0        ;
; i2c_config_clk             ; i2c_config_clk             ; 0        ; 0        ; 0        ; 19       ;
; td_clk27                   ; td_clk27                   ; 9436     ; 2880     ; 3026578  ; 29162    ;
; vga:vga_output|pixel_clock ; td_clk27                   ; 0        ; 2083     ; 0        ; 255918   ;
; td_clk27                   ; vga:vga_output|pixel_clock ; 0        ; 0        ; 0        ; 24       ;
; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 852      ; 0        ; 390      ; 1        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk50                      ; clk50                      ; 30789    ; 0        ; 0        ; 0        ;
; i2c_config_clk             ; clk50                      ; 0        ; 8        ; 0        ; 0        ;
; vga:vga_output|pixel_clock ; clk50                      ; 1        ; 1        ; 0        ; 0        ;
; clk50                      ; i2c_config_clk             ; 0        ; 0        ; 5        ; 0        ;
; i2c_config_clk             ; i2c_config_clk             ; 0        ; 0        ; 0        ; 19       ;
; td_clk27                   ; td_clk27                   ; 9436     ; 2880     ; 3026578  ; 29162    ;
; vga:vga_output|pixel_clock ; td_clk27                   ; 0        ; 2083     ; 0        ; 255918   ;
; td_clk27                   ; vga:vga_output|pixel_clock ; 0        ; 0        ; 0        ; 24       ;
; vga:vga_output|pixel_clock ; vga:vga_output|pixel_clock ; 852      ; 0        ; 390      ; 1        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 667   ; 667  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 82    ; 82   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Mon Jun  8 19:11:29 2015
Info: Command: quartus_sta video_display -c video_display
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'video_display.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name td_clk27 td_clk27
    Info (332105): create_clock -period 1.000 -name vga:vga_output|pixel_clock vga:vga_output|pixel_clock
    Info (332105): create_clock -period 1.000 -name clk50 clk50
    Info (332105): create_clock -period 1.000 -name i2c_config_clk i2c_config_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -14.878
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.878           -3739.716 td_clk27 
    Info (332119):    -5.314            -342.612 clk50 
    Info (332119):    -3.574            -124.036 vga:vga_output|pixel_clock 
    Info (332119):    -0.951              -3.355 i2c_config_clk 
Info (332146): Worst-case hold slack is 0.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.144               0.000 vga:vga_output|pixel_clock 
    Info (332119):     0.356               0.000 clk50 
    Info (332119):     0.388               0.000 td_clk27 
    Info (332119):     0.440               0.000 i2c_config_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2136.435 td_clk27 
    Info (332119):    -3.000             -98.090 clk50 
    Info (332119):    -3.000             -11.995 i2c_config_clk 
    Info (332119):    -1.285            -109.225 vga:vga_output|pixel_clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.479
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.479           -3389.106 td_clk27 
    Info (332119):    -4.797            -307.328 clk50 
    Info (332119):    -3.224            -108.340 vga:vga_output|pixel_clock 
    Info (332119):    -0.745              -2.538 i2c_config_clk 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 vga:vga_output|pixel_clock 
    Info (332119):     0.339               0.000 clk50 
    Info (332119):     0.340               0.000 td_clk27 
    Info (332119):     0.387               0.000 i2c_config_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2108.275 td_clk27 
    Info (332119):    -3.000             -98.090 clk50 
    Info (332119):    -3.000             -11.995 i2c_config_clk 
    Info (332119):    -1.285            -109.225 vga:vga_output|pixel_clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.563
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.563           -1813.203 td_clk27 
    Info (332119):    -1.989            -126.684 clk50 
    Info (332119):    -1.195             -33.101 vga:vga_output|pixel_clock 
    Info (332119):     0.052               0.000 i2c_config_clk 
Info (332146): Worst-case hold slack is 0.043
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.043               0.000 clk50 
    Info (332119):     0.175               0.000 td_clk27 
    Info (332119):     0.181               0.000 vga:vga_output|pixel_clock 
    Info (332119):     0.199               0.000 i2c_config_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1071.721 td_clk27 
    Info (332119):    -3.000             -82.235 clk50 
    Info (332119):    -3.000             -11.561 i2c_config_clk 
    Info (332119):    -1.000             -85.000 vga:vga_output|pixel_clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 973 megabytes
    Info: Processing ended: Mon Jun  8 19:11:35 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


