# HDL-Safe

## English

### Overview
This repository contains simple project written in SystemVerilog during out participation in **Hardware Description Languages** (AGH UST) academic course. The task was to design a simple *safe lock* mechanism that would allow user to input 3 numbers using a knob, and if those numbers were correct, proper information would be displayed using LED dioded. Current user input is presented using OLED display. The project was designed for ZedBoard Zynq-7000 using Xilinx Vivado software.

### Documentation
Documentation (only in polish, as it was written as part of the university project) can be found in *Documentation* folder.

### Authors
 * [Jarosław Cierpich](https://github.com/Loniowsky)
 * [Arkadiusz Kasprzak](https://github.com/arokasprz100)

## Polski

### Opis projektu
Zawartość tego repozytorium to prosty projekt napisany w języku SystemVerilog podczas naszego udziału w przedmiocie **Języki Opisu Sprzętu** na Akademii Górniczo-Hutniczej. Naszym zadaniem było zaprojektowanie prostego mechanizmu działającego na zasadzie *zamka sejfu* - użytkownik takiego urządzenia powinien mieć możliwość wprowadzenia 3 liczb za pomocą specjalnego pokrętła. Jeśli liczby te są zgodne z przewidzianym kodem, odpowiednia informacja o otwarciu zamku powinna zostać wyświetlona za pomocą diod LED. Liczba wprowadzana aktualnie przez użytkownika jest widoczna na wyświetlaczu OLED. Układ został zaprojektowany na płytkę rozwojową ZedBoard Zynq-7000 za pomocą oprogramowania Xilinx Vivado.

### Dokumentacja
Dokumentacja (tylko w języku polskim - z uwagi na fakt iż jest ona częścia zaliczenia przedmiotu) znajduje się w folderze *Documentation*.

### Autorzy
 * [Jarosław Cierpich](https://github.com/Loniowsky)
 * [Arkadiusz Kasprzak](https://github.com/arokasprz100)