# Processador MIPS Monociclo em Verilog

## üìñ Objetivo

Este reposit√≥rio cont√©m a implementa√ß√£o de um processador MIPS simplificado de 32 bits com arquitetura monociclo, desenvolvido em Verilog. O projeto foi criado como requisito para a avalia√ß√£o da disciplina de Arquitetura e Organiza√ß√£o de Computadores.

O objetivo principal √© modelar o caminho de dados e a unidade de controle de um processador capaz de executar um subconjunto fundamental de instru√ß√µes do MIPS, incluindo opera√ß√µes aritm√©ticas, l√≥gicas, de acesso √† mem√≥ria e de desvio.

---

### üìù Informa√ß√µes Acad√™micas

* **Disciplina:** Arquitetura e Organiza√ß√£o de Computadores (2025.1)
* **Professor:** V√≠tor A. Coutinho
* **Integrantes do Grupo:**
    * Giovanna Neves
    * Jo√£o Pedro Oliveira da Silva
    * Jos√© Alb√©rico
    * Lucas Lins

---


