# Lab 0 VIVADO介绍与模块封装

本节内容主要是帮助大家配置这学期的实验软件Vivado并带大家熟悉Vivado的基本操作。

在这学期开始，我们将不再使用ISE，而是使用更加高级的Vivado来完成相应的实验内容。在实验课件上已经给出了相对较为详细的说明了，这里不再一一罗列。关于Vivado配置过程中常见的基本问题，你可以先尝试在[实验环境使用说明](/appends/environment)中寻找解答。

在验收的过程中，本次实验将会主要观察你下板验证的结果以及部分仿真的结果，并可能对你的代码部分或者实现方式进行一定的提问，请做好准备。



## 易错提醒

* 在PPT上提供的引脚约束文件描述可能存在错误。我们在给大家提供的代码里已经包含了实验中所需要用到的引脚约束文件了，建议大家直接使用我们提供的引脚约束文件完成实验，避免因为PPT错误或者输入错误造成困扰。
* 在生成ROM和RAM中所使用的coe文件描述在PPT之后几页中提到，如果你对如何编写coe文件不太清楚的话可以先往后翻几页看看。
* 并非所有的SWORD板都能够正常运行，如果你下板之后发现Vivado提示未连接等错误，你可以尝试更换SWORD板进行实验。
* 提供的Verilog代码及仿真代码仅供参考，你可以根据自己的需要进行修改以适应你的思路的需求。