<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(210,130)" to="(210,260)"/>
    <wire from="(320,180)" to="(410,180)"/>
    <wire from="(410,230)" to="(440,230)"/>
    <wire from="(410,250)" to="(440,250)"/>
    <wire from="(320,300)" to="(340,300)"/>
    <wire from="(90,130)" to="(90,170)"/>
    <wire from="(150,190)" to="(270,190)"/>
    <wire from="(150,310)" to="(270,310)"/>
    <wire from="(390,280)" to="(410,280)"/>
    <wire from="(90,290)" to="(240,290)"/>
    <wire from="(90,170)" to="(270,170)"/>
    <wire from="(490,240)" to="(500,240)"/>
    <wire from="(90,290)" to="(90,340)"/>
    <wire from="(210,260)" to="(210,340)"/>
    <wire from="(140,130)" to="(150,130)"/>
    <wire from="(410,180)" to="(410,230)"/>
    <wire from="(200,130)" to="(210,130)"/>
    <wire from="(80,130)" to="(90,130)"/>
    <wire from="(410,250)" to="(410,280)"/>
    <wire from="(90,170)" to="(90,290)"/>
    <wire from="(150,190)" to="(150,310)"/>
    <wire from="(150,310)" to="(150,340)"/>
    <wire from="(210,260)" to="(340,260)"/>
    <wire from="(150,130)" to="(150,190)"/>
    <comp lib="0" loc="(200,130)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(270,290)" name="NOT Gate"/>
    <comp lib="5" loc="(500,240)" name="LED"/>
    <comp lib="1" loc="(390,280)" name="AND Gate"/>
    <comp lib="0" loc="(140,130)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(490,240)" name="OR Gate"/>
    <comp lib="1" loc="(320,300)" name="OR Gate"/>
    <comp lib="0" loc="(80,130)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(70,109)" name="Text">
      <a name="text" val="X"/>
    </comp>
    <comp lib="1" loc="(320,180)" name="AND Gate"/>
    <comp lib="6" loc="(130,110)" name="Text">
      <a name="text" val="Y"/>
    </comp>
    <comp lib="6" loc="(193,109)" name="Text">
      <a name="text" val="Z"/>
    </comp>
  </circuit>
</project>
