# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Labor_3Vorbereitung.srcs/sources_1/imports/modules/CtrlUnitV3.vhd" \
"../../../../Labor_3Vorbereitung.srcs/sim_1/imports/testbench/bench_CtrlUnitV3.vhd" \

# Do not sort compile order
nosort
