TimeQuest Timing Analyzer report for film_scanner
Sun Apr 23 18:06:24 2017
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'ccd_timing:ccd0|ccd_p1'
 14. Slow 1200mV 85C Model Setup: 'dac:dac0|clk_2MHz'
 15. Slow 1200mV 85C Model Setup: 'clk_100M'
 16. Slow 1200mV 85C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Hold: 'clk_100M'
 18. Slow 1200mV 85C Model Hold: 'ccd_timing:ccd0|ccd_p1'
 19. Slow 1200mV 85C Model Hold: 'dac:dac0|clk_2MHz'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Summary
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'
 35. Slow 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'
 36. Slow 1200mV 0C Model Setup: 'clk_100M'
 37. Slow 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Hold: 'clk_100M'
 39. Slow 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'
 40. Slow 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Summary
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'
 55. Fast 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'
 56. Fast 1200mV 0C Model Setup: 'clk_100M'
 57. Fast 1200mV 0C Model Hold: 'clk_100M'
 58. Fast 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 59. Fast 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'
 60. Fast 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Summary
 68. Multicorner Timing Analysis Summary
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition ;
; Revision Name      ; film_scanner                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+
; Clock Name                                              ; Type      ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                                    ; Targets                                                     ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+
; ccd_timing:ccd0|ccd_p1                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { ccd_timing:ccd0|ccd_p1 }                                  ;
; clk_100M                                                ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { clk_100M }                                                ;
; dac:dac0|clk_2MHz                                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { dac:dac0|clk_2MHz }                                       ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 12.500 ; 80.0 MHz   ; 0.000 ; 6.250 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; clk_100M ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_80_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                     ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note                                                          ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
; 227.79 MHz ; 227.79 MHz      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 308.45 MHz ; 308.45 MHz      ; ccd_timing:ccd0|ccd_p1                                  ;                                                               ;
; 364.83 MHz ; 250.0 MHz       ; clk_100M                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 399.2 MHz  ; 399.2 MHz       ; dac:dac0|clk_2MHz                                       ;                                                               ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                              ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -3.917 ; -22.779       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.890 ; -14.758       ;
; dac:dac0|clk_2MHz                                       ; -1.505 ; -19.503       ;
; clk_100M                                                ; -0.238 ; -0.238        ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.018 ; -0.018        ;
; clk_100M                                                ; 0.142  ; 0.000         ;
; ccd_timing:ccd0|ccd_p1                                  ; 0.341  ; 0.000         ;
; dac:dac0|clk_2MHz                                       ; 0.357  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; dac:dac0|clk_2MHz                                       ; -1.000 ; -16.000       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.000 ; -13.000       ;
; clk_100M                                                ; 4.581  ; 0.000         ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.026  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -3.917 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.630      ;
; -3.916 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.629      ;
; -3.903 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.616      ;
; -3.865 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.577      ;
; -3.864 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.576      ;
; -3.864 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.576      ;
; -3.860 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.572      ;
; -3.859 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.571      ;
; -3.858 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.570      ;
; -3.858 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.570      ;
; -3.857 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.569      ;
; -3.857 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.569      ;
; -3.848 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.560      ;
; -3.847 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.559      ;
; -3.843 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.555      ;
; -3.836 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.548      ;
; -3.835 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.547      ;
; -3.822 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.534      ;
; -3.819 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.532      ;
; -3.818 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.531      ;
; -3.805 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.518      ;
; -3.683 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.396      ;
; -3.682 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.395      ;
; -3.678 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.390      ;
; -3.677 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.389      ;
; -3.669 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.722     ; 2.382      ;
; -3.664 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.376      ;
; -3.642 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.354      ;
; -3.641 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.353      ;
; -3.628 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.340      ;
; -3.616 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.072     ; 1.979      ;
; -3.611 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.072     ; 1.974      ;
; -3.610 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.072     ; 1.973      ;
; -3.589 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.301      ;
; -3.588 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.300      ;
; -3.585 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.297      ;
; -3.582 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.944      ;
; -3.582 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.294      ;
; -3.581 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.293      ;
; -3.581 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.723     ; 2.293      ;
; -3.580 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.942      ;
; -3.579 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.941      ;
; -3.575 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.937      ;
; -3.575 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.937      ;
; -3.573 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.935      ;
; -3.573 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.935      ;
; -3.572 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.934      ;
; -3.572 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.934      ;
; -3.560 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.922      ;
; -3.558 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.920      ;
; -3.557 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.919      ;
; -3.535 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.897      ;
; -3.535 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.897      ;
; -3.532 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.894      ;
; -3.518 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.072     ; 1.881      ;
; -3.513 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.072     ; 1.876      ;
; -3.512 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.072     ; 1.875      ;
; -3.382 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.072     ; 1.745      ;
; -3.377 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.072     ; 1.740      ;
; -3.377 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.739      ;
; -3.376 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.072     ; 1.739      ;
; -3.372 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.734      ;
; -3.371 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.733      ;
; -3.341 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.703      ;
; -3.336 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.698      ;
; -3.335 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.697      ;
; -3.302 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.664      ;
; -3.300 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.662      ;
; -3.299 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.661      ;
; -3.299 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.661      ;
; -3.297 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.659      ;
; -3.296 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.073     ; 1.658      ;
; -0.206 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.203     ; 0.637      ;
; -0.191 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.203     ; 0.622      ;
; 8.110  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.321      ;
; 8.110  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.321      ;
; 8.110  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.321      ;
; 8.110  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.321      ;
; 8.110  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.321      ;
; 8.110  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.321      ;
; 8.110  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.321      ;
; 8.110  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.321      ;
; 8.203  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.228      ;
; 8.203  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.228      ;
; 8.203  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.228      ;
; 8.203  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.228      ;
; 8.203  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.228      ;
; 8.203  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.228      ;
; 8.203  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.228      ;
; 8.203  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.228      ;
; 8.243  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.188      ;
; 8.243  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.188      ;
; 8.243  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.188      ;
; 8.243  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.188      ;
; 8.243  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.188      ;
; 8.243  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.188      ;
; 8.243  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.188      ;
; 8.243  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.188      ;
; 8.331  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.100      ;
; 8.331  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.064     ; 4.100      ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ccd_timing:ccd0|ccd_p1'                                                                                                            ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.890 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 2.824      ;
; -1.851 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.784      ;
; -1.841 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.774      ;
; -1.772 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 2.706      ;
; -1.734 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.667      ;
; -1.658 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 2.592      ;
; -1.648 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.581      ;
; -1.644 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.576      ;
; -1.637 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.569      ;
; -1.637 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.569      ;
; -1.631 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.564      ;
; -1.624 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.557      ;
; -1.624 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.557      ;
; -1.622 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.554      ;
; -1.609 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.542      ;
; -1.598 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.531      ;
; -1.597 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.529      ;
; -1.584 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.517      ;
; -1.583 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.516      ;
; -1.560 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 2.494      ;
; -1.558 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.491      ;
; -1.550 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.483      ;
; -1.478 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.410      ;
; -1.424 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 2.358      ;
; -1.419 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.352      ;
; -1.414 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.347      ;
; -1.409 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.342      ;
; -1.409 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.341      ;
; -1.405 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.338      ;
; -1.398 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.330      ;
; -1.395 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.327      ;
; -1.395 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 2.329      ;
; -1.391 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.323      ;
; -1.391 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.323      ;
; -1.390 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.323      ;
; -1.388 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.320      ;
; -1.388 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.320      ;
; -1.383 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.316      ;
; -1.376 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.308      ;
; -1.373 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.305      ;
; -1.364 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.296      ;
; -1.361 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.293      ;
; -1.351 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.284      ;
; -1.351 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.283      ;
; -1.348 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.281      ;
; -1.348 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.280      ;
; -1.325 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.258      ;
; -1.322 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.255      ;
; -1.311 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.244      ;
; -1.307 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.240      ;
; -1.211 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.143      ;
; -1.175 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.108      ;
; -1.171 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.104      ;
; -1.170 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.102      ;
; -1.166 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.098      ;
; -1.134 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.066      ;
; -1.121 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.377      ; 1.993      ;
; -1.118 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.050      ;
; -1.115 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.047      ;
; -1.115 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.047      ;
; -1.114 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.377      ; 1.986      ;
; -1.112 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.063     ; 2.044      ;
; -1.040 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.973      ;
; -0.979 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 1.913      ;
; -0.958 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 1.892      ;
; -0.950 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.883      ;
; -0.924 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.857      ;
; -0.923 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.856      ;
; -0.918 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.851      ;
; -0.909 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.842      ;
; -0.908 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.377      ; 1.780      ;
; -0.872 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.377      ; 1.744      ;
; -0.869 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 1.803      ;
; -0.863 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 1.797      ;
; -0.842 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 1.776      ;
; -0.840 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 1.774      ;
; -0.834 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.767      ;
; -0.808 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.741      ;
; -0.808 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.741      ;
; -0.807 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.740      ;
; -0.802 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.735      ;
; -0.801 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.734      ;
; -0.793 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.726      ;
; -0.753 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 1.687      ;
; -0.747 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 1.681      ;
; -0.739 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.377      ; 1.611      ;
; -0.724 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 1.658      ;
; -0.724 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.377      ; 1.596      ;
; -0.718 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.651      ;
; -0.703 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.636      ;
; -0.699 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.377      ; 1.571      ;
; -0.692 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.625      ;
; -0.691 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.624      ;
; -0.686 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.619      ;
; -0.685 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.618      ;
; -0.637 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 1.571      ;
; -0.631 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.564      ;
; -0.610 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 1.544      ;
; -0.609 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.542      ;
; -0.606 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.539      ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.505 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.437      ;
; -1.505 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.437      ;
; -1.505 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.437      ;
; -1.505 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.437      ;
; -1.505 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.437      ;
; -1.446 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.287      ; 2.728      ;
; -1.427 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.428     ; 1.994      ;
; -1.427 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.428     ; 1.994      ;
; -1.427 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.428     ; 1.994      ;
; -1.427 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.428     ; 1.994      ;
; -1.427 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.428     ; 1.994      ;
; -1.401 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.078     ; 2.318      ;
; -1.341 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.273      ;
; -1.341 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.273      ;
; -1.341 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.273      ;
; -1.341 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.273      ;
; -1.341 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.273      ;
; -1.282 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.287      ; 2.564      ;
; -1.257 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 2.188      ;
; -1.247 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 2.178      ;
; -1.242 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.174      ;
; -1.234 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.428     ; 1.801      ;
; -1.233 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.166      ;
; -1.224 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 2.507      ;
; -1.202 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.429     ; 1.768      ;
; -1.185 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.118      ;
; -1.174 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.107      ;
; -1.174 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.107      ;
; -1.174 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.107      ;
; -1.174 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.107      ;
; -1.174 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.107      ;
; -1.163 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 2.446      ;
; -1.152 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.287      ; 2.434      ;
; -1.152 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.429     ; 1.718      ;
; -1.132 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.428     ; 1.699      ;
; -1.113 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.045      ;
; -1.113 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.045      ;
; -1.113 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.045      ;
; -1.113 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.045      ;
; -1.113 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.045      ;
; -1.093 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.429     ; 1.659      ;
; -1.093 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 2.024      ;
; -1.083 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 2.014      ;
; -1.082 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.015      ;
; -1.060 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 2.343      ;
; -1.049 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.982      ;
; -1.041 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.972      ;
; -1.019 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.952      ;
; -1.019 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.952      ;
; -1.019 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.952      ;
; -1.019 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.952      ;
; -1.019 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.952      ;
; -1.015 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 2.298      ;
; -1.001 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.934      ;
; -0.976 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.909      ;
; -0.968 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.899      ;
; -0.966 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.287      ; 2.248      ;
; -0.956 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 2.239      ;
; -0.952 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.287      ; 2.234      ;
; -0.951 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.883      ;
; -0.951 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.883      ;
; -0.951 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.883      ;
; -0.951 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.883      ;
; -0.951 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.883      ;
; -0.944 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.876      ;
; -0.940 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.873      ;
; -0.902 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.287      ; 2.184      ;
; -0.898 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.831      ;
; -0.892 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.825      ;
; -0.876 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 2.159      ;
; -0.873 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.806      ;
; -0.868 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.428     ; 1.435      ;
; -0.855 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.786      ;
; -0.842 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.774      ;
; -0.832 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 2.115      ;
; -0.819 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.752      ;
; -0.819 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.752      ;
; -0.819 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.752      ;
; -0.819 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.752      ;
; -0.819 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.752      ;
; -0.818 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.429     ; 1.384      ;
; -0.796 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 2.079      ;
; -0.789 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.722      ;
; -0.772 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.287      ; 2.054      ;
; -0.766 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.698      ;
; -0.725 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.658      ;
; -0.716 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.648      ;
; -0.703 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.289      ; 1.987      ;
; -0.693 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.624      ;
; -0.680 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.612      ;
; -0.678 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.610      ;
; -0.671 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 1.954      ;
; -0.670 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 1.953      ;
; -0.640 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.571      ;
; -0.620 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.428     ; 1.187      ;
; -0.616 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.548      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_100M'                                                                                                   ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.238 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.500        ; 1.956      ; 2.878      ;
; 0.329  ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 1.000        ; 1.956      ; 2.811      ;
; 7.259  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.672      ;
; 7.284  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.647      ;
; 7.346  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.585      ;
; 7.575  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.356      ;
; 7.798  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.133      ;
; 7.821  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.110      ;
; 7.823  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.108      ;
; 7.865  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.066      ;
; 7.930  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.001      ;
; 7.943  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.988      ;
; 7.978  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.953      ;
; 7.999  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.932      ;
; 8.368  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.563      ;
; 8.368  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.563      ;
; 8.385  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.546      ;
; 8.422  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.509      ;
; 8.430  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.501      ;
; 8.500  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.431      ;
; 8.545  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.386      ;
; 8.659  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.272      ;
; 8.772  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.159      ;
; 8.801  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.130      ;
; 8.958  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 0.973      ;
; 9.209  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 0.722      ;
; 9.214  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 0.717      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.018 ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.139      ; 0.577      ;
; 0.343  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.577      ;
; 0.343  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|ccd_cp            ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|ccd_rs            ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|adc_sclk          ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.391  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.612      ;
; 0.473  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.707      ;
; 0.561  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.782      ;
; 0.564  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.785      ;
; 0.569  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.790      ;
; 0.574  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.794      ;
; 0.575  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.796      ;
; 0.575  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.796      ;
; 0.576  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.797      ;
; 0.578  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.798      ;
; 0.579  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.800      ;
; 0.583  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.803      ;
; 0.584  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.804      ;
; 0.584  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.804      ;
; 0.586  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.807      ;
; 0.587  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.807      ;
; 0.588  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.808      ;
; 0.612  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.832      ;
; 0.614  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.834      ;
; 0.620  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.840      ;
; 0.637  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.858      ;
; 0.645  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.866      ;
; 0.667  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.888      ;
; 0.702  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.922      ;
; 0.709  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.929      ;
; 0.734  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.968      ;
; 0.751  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.972      ;
; 0.753  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.974      ;
; 0.754  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.338      ;
; 0.754  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.338      ;
; 0.785  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.006      ;
; 0.788  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.372      ;
; 0.812  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.032      ;
; 0.836  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.057      ;
; 0.839  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.060      ;
; 0.849  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.070      ;
; 0.853  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.087      ;
; 0.853  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.074      ;
; 0.855  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.076      ;
; 0.857  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.078      ;
; 0.858  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.078      ;
; 0.858  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.078      ;
; 0.859  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.079      ;
; 0.859  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.080      ;
; 0.862  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.083      ;
; 0.862  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.083      ;
; 0.862  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.082      ;
; 0.863  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.084      ;
; 0.864  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.085      ;
; 0.874  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.094      ;
; 0.875  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.095      ;
; 0.876  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.096      ;
; 0.877  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.097      ;
; 0.879  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.099      ;
; 0.881  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.101      ;
; 0.891  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.475      ;
; 0.892  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.476      ;
; 0.900  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.122      ;
; 0.903  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.125      ;
; 0.913  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.134      ;
; 0.926  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.146      ;
; 0.930  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.286     ; 0.801      ;
; 0.936  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.156      ;
; 0.946  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.167      ;
; 0.948  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.169      ;
; 0.949  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.170      ;
; 0.951  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.172      ;
; 0.959  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.180      ;
; 0.962  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.183      ;
; 0.965  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.186      ;
; 0.967  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.188      ;
; 0.968  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.188      ;
; 0.968  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.188      ;
; 0.969  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.189      ;
; 0.969  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.190      ;
; 0.970  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.190      ;
; 0.970  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.190      ;
; 0.974  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.195      ;
; 0.976  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.197      ;
; 0.986  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.206      ;
; 0.987  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.207      ;
; 0.988  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.208      ;
; 0.991  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.211      ;
; 0.993  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.213      ;
; 1.013  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.234      ;
; 1.030  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.251      ;
; 1.031  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.252      ;
; 1.058  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.279      ;
; 1.060  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.281      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_100M'                                                                                                   ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.142 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 2.032      ; 2.560      ;
; 0.359 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.580      ;
; 0.389 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.610      ;
; 0.391 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.612      ;
; 0.558 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.779      ;
; 0.666 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 2.032      ; 2.584      ;
; 0.692 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.913      ;
; 0.810 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.031      ;
; 0.832 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.053      ;
; 0.845 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.066      ;
; 0.847 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.068      ;
; 0.926 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.147      ;
; 0.930 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.151      ;
; 0.992 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.213      ;
; 1.029 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.250      ;
; 1.047 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.268      ;
; 1.083 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.304      ;
; 1.130 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.351      ;
; 1.133 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.354      ;
; 1.163 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.384      ;
; 1.167 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.388      ;
; 1.199 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.420      ;
; 1.469 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.690      ;
; 1.900 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.121      ;
; 2.115 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.336      ;
; 2.137 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.358      ;
; 2.173 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.394      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ccd_timing:ccd0|ccd_p1'                                                                                                               ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.341 ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.079      ; 0.577      ;
; 0.557 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.776      ;
; 0.559 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.778      ;
; 0.561 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.780      ;
; 0.572 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.791      ;
; 0.588 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.807      ;
; 0.706 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 0.925      ;
; 0.737 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.521      ; 0.935      ;
; 0.833 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.052      ;
; 0.833 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.052      ;
; 0.839 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.058      ;
; 0.846 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.065      ;
; 0.848 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.067      ;
; 0.850 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.069      ;
; 0.943 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.162      ;
; 0.943 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.162      ;
; 0.944 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.163      ;
; 0.945 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.164      ;
; 0.951 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.170      ;
; 0.956 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.175      ;
; 0.958 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.177      ;
; 0.960 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.179      ;
; 0.962 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.181      ;
; 0.993 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.212      ;
; 0.995 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.214      ;
; 0.995 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.521      ; 1.193      ;
; 0.997 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.217      ;
; 0.997 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.217      ;
; 1.011 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.520      ; 1.208      ;
; 1.043 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.521      ; 1.241      ;
; 1.054 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.273      ;
; 1.055 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.274      ;
; 1.056 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.275      ;
; 1.057 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.276      ;
; 1.057 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.276      ;
; 1.065 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.284      ;
; 1.067 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.520      ; 1.264      ;
; 1.107 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.327      ;
; 1.109 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.329      ;
; 1.111 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.331      ;
; 1.166 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.385      ;
; 1.167 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.386      ;
; 1.168 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.387      ;
; 1.169 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.388      ;
; 1.175 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.394      ;
; 1.177 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.396      ;
; 1.195 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.414      ;
; 1.219 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.439      ;
; 1.221 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.441      ;
; 1.221 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.441      ;
; 1.223 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.443      ;
; 1.249 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.468      ;
; 1.264 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.520      ; 1.461      ;
; 1.272 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.491      ;
; 1.276 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.520      ; 1.473      ;
; 1.279 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.498      ;
; 1.281 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.500      ;
; 1.287 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.506      ;
; 1.287 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.520      ; 1.484      ;
; 1.289 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.508      ;
; 1.309 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.527      ;
; 1.333 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.553      ;
; 1.335 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 1.555      ;
; 1.372 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.590      ;
; 1.376 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.594      ;
; 1.380 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.598      ;
; 1.397 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.615      ;
; 1.404 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.520      ; 1.601      ;
; 1.422 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.520      ; 1.619      ;
; 1.501 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.719      ;
; 1.505 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.723      ;
; 1.510 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.728      ;
; 1.518 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.736      ;
; 1.538 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.756      ;
; 1.564 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.783      ;
; 1.600 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.818      ;
; 1.645 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.520      ; 1.842      ;
; 1.647 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.520      ; 1.844      ;
; 1.666 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.885      ;
; 1.690 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.908      ;
; 1.694 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.912      ;
; 1.706 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.924      ;
; 1.710 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.928      ;
; 1.711 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.929      ;
; 1.720 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.938      ;
; 1.721 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.940      ;
; 1.724 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.942      ;
; 1.746 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.965      ;
; 1.750 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.969      ;
; 1.764 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.983      ;
; 1.824 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 2.042      ;
; 1.832 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 2.050      ;
; 1.878 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 2.097      ;
; 1.918 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 2.137      ;
; 1.926 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 2.145      ;
; 1.931 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 2.150      ;
; 1.934 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 2.153      ;
; 1.943 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 2.161      ;
; 1.945 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 2.164      ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.357 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.400 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.620      ;
; 0.411 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.631      ;
; 0.449 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.669      ;
; 0.503 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.429      ; 1.089      ;
; 0.578 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.798      ;
; 0.580 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.800      ;
; 0.604 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.824      ;
; 0.609 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.429      ; 1.195      ;
; 0.668 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.427      ; 1.252      ;
; 0.695 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.915      ;
; 0.732 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.952      ;
; 0.747 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.967      ;
; 0.778 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.998      ;
; 0.799 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.384      ;
; 0.819 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.039      ;
; 0.827 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.047      ;
; 0.828 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.048      ;
; 0.829 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.049      ;
; 0.850 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.435      ;
; 0.853 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.073      ;
; 0.872 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.092      ;
; 0.879 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.099      ;
; 0.880 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.465      ;
; 0.903 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.123      ;
; 0.927 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.147      ;
; 0.939 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.427      ; 1.523      ;
; 0.963 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.183      ;
; 0.965 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.185      ;
; 0.965 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.550      ;
; 0.974 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.427      ; 1.558      ;
; 0.977 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.197      ;
; 0.977 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.197      ;
; 0.986 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.288     ; 0.855      ;
; 0.991 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.077      ; 1.225      ;
; 1.014 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.234      ;
; 1.014 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.427      ; 1.598      ;
; 1.016 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.236      ;
; 1.020 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.240      ;
; 1.022 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.242      ;
; 1.049 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.269      ;
; 1.051 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.636      ;
; 1.052 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.077      ; 1.286      ;
; 1.069 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.654      ;
; 1.092 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.313      ;
; 1.093 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.429      ; 1.679      ;
; 1.107 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.427      ; 1.691      ;
; 1.116 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.701      ;
; 1.126 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.346      ;
; 1.128 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.348      ;
; 1.130 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.427      ; 1.714      ;
; 1.131 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.716      ;
; 1.143 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.363      ;
; 1.154 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.375      ;
; 1.154 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.375      ;
; 1.154 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.375      ;
; 1.154 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.375      ;
; 1.154 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.375      ;
; 1.161 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.288     ; 1.030      ;
; 1.204 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.423      ;
; 1.212 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.433      ;
; 1.215 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.800      ;
; 1.218 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.438      ;
; 1.221 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.442      ;
; 1.226 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.447      ;
; 1.244 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.829      ;
; 1.274 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.493      ;
; 1.275 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.494      ;
; 1.313 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.533      ;
; 1.320 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.289     ; 1.188      ;
; 1.345 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.566      ;
; 1.348 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.569      ;
; 1.365 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.289     ; 1.233      ;
; 1.368 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.589      ;
; 1.382 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.601      ;
; 1.383 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.427      ; 1.967      ;
; 1.420 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.641      ;
; 1.420 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.641      ;
; 1.420 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.641      ;
; 1.420 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.641      ;
; 1.420 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.641      ;
; 1.427 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.648      ;
; 1.450 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.289     ; 1.318      ;
; 1.456 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.677      ;
; 1.493 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.714      ;
; 1.493 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.714      ;
; 1.493 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.714      ;
; 1.493 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.714      ;
; 1.493 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.714      ;
; 1.504 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.725      ;
; 1.535 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.754      ;
; 1.547 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.768      ;
; 1.548 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.768      ;
; 1.548 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.768      ;
; 1.554 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.773      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                              ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.203  ; 0.419        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.397  ; 0.581        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'                                                                                                ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.581 ; 4.765        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 4.581 ; 4.765        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 4.581 ; 4.765        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 4.581 ; 4.765        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 4.581 ; 4.765        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 4.581 ; 4.765        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 4.743 ; 4.743        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 4.743 ; 4.743        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 4.743 ; 4.743        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 4.743 ; 4.743        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 4.743 ; 4.743        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 4.743 ; 4.743        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 4.748 ; 4.748        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.759 ; 4.759        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.759 ; 4.759        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.761 ; 4.761        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 4.769 ; 4.769        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 4.769 ; 4.769        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.017 ; 5.233        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 5.017 ; 5.233        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 5.017 ; 5.233        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 5.017 ; 5.233        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 5.017 ; 5.233        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 5.017 ; 5.233        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 5.230 ; 5.230        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 5.230 ; 5.230        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.239 ; 5.239        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.240 ; 5.240        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.240 ; 5.240        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 5.252 ; 5.252        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 5.257 ; 5.257        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 5.257 ; 5.257        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 5.257 ; 5.257        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 5.257 ; 5.257        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 5.257 ; 5.257        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 5.257 ; 5.257        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; 6.026 ; 6.242        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.026 ; 6.242        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.026 ; 6.242        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.026 ; 6.242        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.026 ; 6.242        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.026 ; 6.242        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.026 ; 6.242        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.026 ; 6.242        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.026 ; 6.242        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.026 ; 6.242        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.027 ; 6.243        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.039 ; 6.255        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.039 ; 6.255        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.039 ; 6.255        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.057 ; 6.241        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.057 ; 6.241        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.057 ; 6.241        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.071 ; 6.255        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.071 ; 6.255        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.071 ; 6.255        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.071 ; 6.255        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.071 ; 6.255        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.071 ; 6.255        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.071 ; 6.255        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.071 ; 6.255        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.071 ; 6.255        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.071 ; 6.255        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.072 ; 6.256        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.219 ; 6.219        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000001|clk                                                    ;
; 6.219 ; 6.219        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000010|clk                                                    ;
; 6.219 ; 6.219        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000011|clk                                                    ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                                                               ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk                                                    ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                                                                 ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[0]|clk                                                      ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[1]|clk                                                      ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[2]|clk                                                      ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[3]|clk                                                      ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[4]|clk                                                      ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[5]|clk                                                      ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[6]|clk                                                      ;
; 6.233 ; 6.233        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[7]|clk                                                      ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.266 ; 6.266        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.266 ; 6.266        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.266 ; 6.266        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.266 ; 6.266        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
; 6.266 ; 6.266        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                                                               ;
; 6.266 ; 6.266        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.266 ; 6.266        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.266 ; 6.266        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.266 ; 6.266        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.266 ; 6.266        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.266 ; 6.266        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.266 ; 6.266        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 4.133 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.133 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.261 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 4.261 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 8.052 ; 8.015 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 8.052 ; 8.015 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk  ; dac:dac0|clk_2MHz      ; 5.777 ; 5.839 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin  ; dac:dac0|clk_2MHz      ; 6.370 ; 6.430 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync  ; dac:dac0|clk_2MHz      ; 7.958 ; 8.288 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; adc_cs    ; clk_100M               ; 5.077 ; 5.211 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 5.305 ; 5.531 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 4.694 ; 4.791 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 4.986 ; 5.085 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 5.378 ; 5.453 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 5.359 ; 5.243 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 5.359 ; 5.243 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 4.000 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.000 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.122 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 4.122 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 7.751 ; 7.717 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 7.751 ; 7.717 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk  ; dac:dac0|clk_2MHz      ; 5.573 ; 5.632 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin  ; dac:dac0|clk_2MHz      ; 6.143 ; 6.201 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync  ; dac:dac0|clk_2MHz      ; 7.759 ; 8.088 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; adc_cs    ; clk_100M               ; 4.575 ; 4.704 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 4.795 ; 5.011 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 4.210 ; 4.302 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 4.491 ; 4.586 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 4.867 ; 4.938 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 4.847 ; 4.738 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 4.847 ; 4.738 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                      ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note                                                          ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
; 254.32 MHz ; 254.32 MHz      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 334.67 MHz ; 334.67 MHz      ; ccd_timing:ccd0|ccd_p1                                  ;                                                               ;
; 408.5 MHz  ; 250.0 MHz       ; clk_100M                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 442.28 MHz ; 442.28 MHz      ; dac:dac0|clk_2MHz                                       ;                                                               ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -3.345 ; -19.306       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.596 ; -11.925       ;
; dac:dac0|clk_2MHz                                       ; -1.261 ; -16.019       ;
; clk_100M                                                ; -0.110 ; -0.110        ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.121 ; -0.121        ;
; clk_100M                                                ; 0.139  ; 0.000         ;
; ccd_timing:ccd0|ccd_p1                                  ; 0.299  ; 0.000         ;
; dac:dac0|clk_2MHz                                       ; 0.311  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; dac:dac0|clk_2MHz                                       ; -1.000 ; -16.000       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.000 ; -13.000       ;
; clk_100M                                                ; 4.590  ; 0.000         ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.006  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -3.345 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.349      ;
; -3.343 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.347      ;
; -3.339 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.343      ;
; -3.328 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.332      ;
; -3.328 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.332      ;
; -3.324 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.328      ;
; -3.324 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.328      ;
; -3.322 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.326      ;
; -3.322 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.326      ;
; -3.318 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.322      ;
; -3.314 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.318      ;
; -3.312 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.316      ;
; -3.311 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.315      ;
; -3.311 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.315      ;
; -3.301 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.305      ;
; -3.294 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.298      ;
; -3.292 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.296      ;
; -3.288 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.292      ;
; -3.264 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.268      ;
; -3.262 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.266      ;
; -3.258 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.262      ;
; -3.138 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.142      ;
; -3.136 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.140      ;
; -3.134 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.138      ;
; -3.132 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.136      ;
; -3.132 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.136      ;
; -3.128 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.132      ;
; -3.101 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.105      ;
; -3.099 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.103      ;
; -3.095 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.099      ;
; -3.084 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.763      ;
; -3.082 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.761      ;
; -3.082 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.086      ;
; -3.082 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.086      ;
; -3.081 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.085      ;
; -3.079 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.758      ;
; -3.079 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.083      ;
; -3.077 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.756      ;
; -3.077 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.756      ;
; -3.075 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.079      ;
; -3.075 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.754      ;
; -3.073 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.752      ;
; -3.073 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.752      ;
; -3.072 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.431     ; 2.076      ;
; -3.071 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.750      ;
; -3.071 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.750      ;
; -3.067 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.746      ;
; -3.065 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.744      ;
; -3.062 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.741      ;
; -3.060 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.739      ;
; -3.054 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.733      ;
; -3.043 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.722      ;
; -3.041 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.720      ;
; -3.035 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.714      ;
; -3.003 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.682      ;
; -3.001 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.680      ;
; -2.996 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.675      ;
; -2.877 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.556      ;
; -2.875 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.554      ;
; -2.873 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.552      ;
; -2.871 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.550      ;
; -2.870 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.549      ;
; -2.866 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.545      ;
; -2.840 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.519      ;
; -2.838 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.517      ;
; -2.833 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.512      ;
; -2.833 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.512      ;
; -2.831 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.510      ;
; -2.825 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.504      ;
; -2.820 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.499      ;
; -2.818 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.497      ;
; -2.813 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.756     ; 1.492      ;
; -0.036 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.089     ; 0.562      ;
; -0.032 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.089     ; 0.558      ;
; 8.568  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.870      ;
; 8.568  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.870      ;
; 8.568  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.870      ;
; 8.568  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.870      ;
; 8.568  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.870      ;
; 8.568  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.870      ;
; 8.568  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.870      ;
; 8.568  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.870      ;
; 8.583  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.855      ;
; 8.583  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.855      ;
; 8.583  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.855      ;
; 8.583  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.855      ;
; 8.583  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.855      ;
; 8.583  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.855      ;
; 8.583  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.855      ;
; 8.583  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.855      ;
; 8.683  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.755      ;
; 8.683  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.755      ;
; 8.683  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.755      ;
; 8.683  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.755      ;
; 8.683  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.755      ;
; 8.683  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.755      ;
; 8.683  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.755      ;
; 8.683  ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.755      ;
; 8.695  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.743      ;
; 8.695  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.057     ; 3.743      ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'                                                                                                             ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.596 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.536      ;
; -1.540 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.480      ;
; -1.527 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.467      ;
; -1.495 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.435      ;
; -1.426 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.366      ;
; -1.394 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.333      ;
; -1.394 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.334      ;
; -1.390 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.329      ;
; -1.388 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.327      ;
; -1.377 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.316      ;
; -1.365 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.305      ;
; -1.361 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.301      ;
; -1.359 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.299      ;
; -1.358 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.297      ;
; -1.356 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.295      ;
; -1.348 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.288      ;
; -1.343 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.283      ;
; -1.340 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.280      ;
; -1.327 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.267      ;
; -1.316 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.256      ;
; -1.313 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.253      ;
; -1.275 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.214      ;
; -1.209 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.148      ;
; -1.187 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.127      ;
; -1.183 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.123      ;
; -1.175 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.114      ;
; -1.169 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.108      ;
; -1.165 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.104      ;
; -1.165 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.104      ;
; -1.163 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.102      ;
; -1.161 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.100      ;
; -1.160 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.100      ;
; -1.159 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.098      ;
; -1.156 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.096      ;
; -1.152 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.091      ;
; -1.150 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.090      ;
; -1.148 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.087      ;
; -1.148 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.087      ;
; -1.147 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.086      ;
; -1.145 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.084      ;
; -1.142 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.081      ;
; -1.133 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.072      ;
; -1.130 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.070      ;
; -1.129 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.068      ;
; -1.124 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.063      ;
; -1.119 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.059      ;
; -1.103 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.043      ;
; -1.098 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.038      ;
; -1.066 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.005      ;
; -1.061 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 2.000      ;
; -0.994 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.314      ; 1.803      ;
; -0.988 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.314      ; 1.797      ;
; -0.970 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.909      ;
; -0.950 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.889      ;
; -0.946 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.885      ;
; -0.936 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.875      ;
; -0.931 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.870      ;
; -0.923 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.862      ;
; -0.919 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.858      ;
; -0.907 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.846      ;
; -0.899 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.838      ;
; -0.895 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.056     ; 1.834      ;
; -0.799 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.739      ;
; -0.780 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.314      ; 1.589      ;
; -0.756 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.696      ;
; -0.747 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.314      ; 1.556      ;
; -0.743 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.683      ;
; -0.726 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.666      ;
; -0.699 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.639      ;
; -0.698 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.638      ;
; -0.687 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.627      ;
; -0.681 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.621      ;
; -0.662 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.602      ;
; -0.656 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.596      ;
; -0.643 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.583      ;
; -0.642 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.582      ;
; -0.636 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.314      ; 1.445      ;
; -0.626 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.566      ;
; -0.623 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.314      ; 1.432      ;
; -0.604 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.314      ; 1.413      ;
; -0.599 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.539      ;
; -0.599 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.539      ;
; -0.598 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.538      ;
; -0.587 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.527      ;
; -0.581 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.521      ;
; -0.580 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.520      ;
; -0.562 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.502      ;
; -0.556 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.496      ;
; -0.542 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.482      ;
; -0.526 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.466      ;
; -0.510 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.450      ;
; -0.499 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.439      ;
; -0.498 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.438      ;
; -0.481 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.421      ;
; -0.480 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.420      ;
; -0.462 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.402      ;
; -0.449 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.389      ;
; -0.443 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.383      ;
; -0.438 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.378      ;
; -0.429 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.369      ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                       ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.261 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.201      ;
; -1.261 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.201      ;
; -1.261 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.201      ;
; -1.261 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.201      ;
; -1.261 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.201      ;
; -1.198 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.389     ; 1.804      ;
; -1.198 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.389     ; 1.804      ;
; -1.198 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.389     ; 1.804      ;
; -1.198 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.389     ; 1.804      ;
; -1.198 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.389     ; 1.804      ;
; -1.195 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 2.454      ;
; -1.144 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.070     ; 2.069      ;
; -1.116 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.056      ;
; -1.116 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 2.056      ;
; -1.050 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 2.309      ;
; -1.029 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.969      ;
; -1.029 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.969      ;
; -1.029 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.969      ;
; -1.029 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.969      ;
; -1.029 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.969      ;
; -1.026 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.965      ;
; -1.021 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.960      ;
; -1.009 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.269      ;
; -0.996 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.937      ;
; -0.993 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.389     ; 1.599      ;
; -0.970 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.911      ;
; -0.962 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 2.221      ;
; -0.961 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.391     ; 1.565      ;
; -0.941 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.882      ;
; -0.941 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.882      ;
; -0.941 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.882      ;
; -0.941 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.882      ;
; -0.941 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.882      ;
; -0.919 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.179      ;
; -0.919 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.390     ; 1.524      ;
; -0.911 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.389     ; 1.517      ;
; -0.906 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.846      ;
; -0.906 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.846      ;
; -0.906 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.846      ;
; -0.906 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.846      ;
; -0.906 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.846      ;
; -0.881 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.390     ; 1.486      ;
; -0.881 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.820      ;
; -0.876 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.815      ;
; -0.873 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.814      ;
; -0.864 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.124      ;
; -0.848 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.789      ;
; -0.843 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.782      ;
; -0.822 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.763      ;
; -0.814 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.074      ;
; -0.806 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.747      ;
; -0.806 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.747      ;
; -0.806 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.747      ;
; -0.806 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.747      ;
; -0.806 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.747      ;
; -0.780 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.719      ;
; -0.774 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 2.033      ;
; -0.766 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.706      ;
; -0.766 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.706      ;
; -0.766 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.706      ;
; -0.766 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.706      ;
; -0.766 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.706      ;
; -0.763 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.704      ;
; -0.752 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.691      ;
; -0.750 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 2.009      ;
; -0.746 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 2.006      ;
; -0.739 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.680      ;
; -0.725 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.666      ;
; -0.713 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.654      ;
; -0.702 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 1.961      ;
; -0.688 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.629      ;
; -0.674 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.389     ; 1.280      ;
; -0.666 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.605      ;
; -0.664 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 1.924      ;
; -0.654 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 1.914      ;
; -0.649 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.590      ;
; -0.649 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.590      ;
; -0.649 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.590      ;
; -0.649 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.590      ;
; -0.649 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.590      ;
; -0.644 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.583      ;
; -0.632 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.390     ; 1.237      ;
; -0.616 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.557      ;
; -0.601 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 1.860      ;
; -0.589 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.528      ;
; -0.573 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.263      ; 1.831      ;
; -0.543 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.484      ;
; -0.529 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.468      ;
; -0.526 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.465      ;
; -0.519 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.266      ; 1.780      ;
; -0.514 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 1.774      ;
; -0.509 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.449      ;
; -0.504 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.443      ;
; -0.487 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.426      ;
; -0.486 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 1.745      ;
; -0.457 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.389     ; 1.063      ;
; -0.442 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.382      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_100M'                                                                                                    ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.110 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.500        ; 1.772      ; 2.547      ;
; 0.357  ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 1.000        ; 1.772      ; 2.580      ;
; 7.552  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 2.386      ;
; 7.559  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 2.379      ;
; 7.603  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 2.335      ;
; 7.810  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 2.128      ;
; 8.036  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.902      ;
; 8.075  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.863      ;
; 8.077  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.861      ;
; 8.093  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.845      ;
; 8.145  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.793      ;
; 8.156  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.782      ;
; 8.187  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.751      ;
; 8.191  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.747      ;
; 8.544  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.394      ;
; 8.546  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.392      ;
; 8.562  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.376      ;
; 8.597  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.341      ;
; 8.598  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.340      ;
; 8.661  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.277      ;
; 8.704  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.234      ;
; 8.804  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.134      ;
; 8.889  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.049      ;
; 8.938  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.000      ;
; 9.066  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 0.872      ;
; 9.290  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 0.648      ;
; 9.294  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 0.644      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                        ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.121 ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.215      ; 0.518      ;
; 0.298  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.511      ;
; 0.298  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|ccd_cp            ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.311  ; ccd_timing:ccd0|ccd_rs            ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; ccd_timing:ccd0|adc_sclk          ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.346  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.547      ;
; 0.425  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.638      ;
; 0.504  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.705      ;
; 0.507  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.708      ;
; 0.511  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.712      ;
; 0.513  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.714      ;
; 0.515  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.716      ;
; 0.516  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.716      ;
; 0.516  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.716      ;
; 0.516  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.717      ;
; 0.517  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.718      ;
; 0.522  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.722      ;
; 0.523  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.723      ;
; 0.523  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.724      ;
; 0.525  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.725      ;
; 0.525  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.725      ;
; 0.527  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.727      ;
; 0.547  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.747      ;
; 0.547  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.747      ;
; 0.554  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.754      ;
; 0.562  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.763      ;
; 0.571  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.772      ;
; 0.597  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.798      ;
; 0.626  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.826      ;
; 0.635  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.835      ;
; 0.657  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.195      ;
; 0.657  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.195      ;
; 0.662  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.875      ;
; 0.680  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.881      ;
; 0.682  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.883      ;
; 0.688  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.226      ;
; 0.703  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.904      ;
; 0.721  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.921      ;
; 0.748  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.949      ;
; 0.751  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.952      ;
; 0.756  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.957      ;
; 0.758  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.959      ;
; 0.760  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.961      ;
; 0.763  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.964      ;
; 0.764  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.965      ;
; 0.765  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.965      ;
; 0.766  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.967      ;
; 0.767  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.967      ;
; 0.767  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.967      ;
; 0.767  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.968      ;
; 0.769  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.969      ;
; 0.771  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.984      ;
; 0.771  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.972      ;
; 0.774  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.974      ;
; 0.776  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.976      ;
; 0.778  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.979      ;
; 0.780  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.980      ;
; 0.781  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.981      ;
; 0.783  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.983      ;
; 0.786  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.324      ;
; 0.787  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.987      ;
; 0.795  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.333      ;
; 0.826  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.028      ;
; 0.826  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.028      ;
; 0.830  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.030      ;
; 0.831  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.032      ;
; 0.835  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.035      ;
; 0.837  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.038      ;
; 0.840  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.041      ;
; 0.844  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.045      ;
; 0.845  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.268     ; 0.721      ;
; 0.847  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.048      ;
; 0.847  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.048      ;
; 0.852  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.053      ;
; 0.856  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.056      ;
; 0.856  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.056      ;
; 0.856  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.057      ;
; 0.858  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.058      ;
; 0.859  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.060      ;
; 0.860  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.061      ;
; 0.863  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.063      ;
; 0.863  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.063      ;
; 0.867  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.068      ;
; 0.867  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.068      ;
; 0.870  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.070      ;
; 0.872  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.072      ;
; 0.876  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.076      ;
; 0.877  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.077      ;
; 0.883  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.083      ;
; 0.917  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.118      ;
; 0.930  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.131      ;
; 0.933  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.134      ;
; 0.936  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.137      ;
; 0.939  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.140      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_100M'                                                                                                    ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.139 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 1.839      ; 2.332      ;
; 0.318 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.519      ;
; 0.347 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.548      ;
; 0.349 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.550      ;
; 0.502 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.703      ;
; 0.594 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 1.839      ; 2.287      ;
; 0.633 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.834      ;
; 0.732 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.933      ;
; 0.747 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.948      ;
; 0.749 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.950      ;
; 0.756 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.957      ;
; 0.826 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.027      ;
; 0.830 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.031      ;
; 0.893 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.094      ;
; 0.925 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.126      ;
; 0.957 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.158      ;
; 0.976 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.177      ;
; 1.013 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.214      ;
; 1.016 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.217      ;
; 1.051 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.252      ;
; 1.055 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.256      ;
; 1.070 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.271      ;
; 1.305 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.506      ;
; 1.711 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.912      ;
; 1.884 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 2.085      ;
; 1.925 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 2.126      ;
; 1.955 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 2.156      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'                                                                                                                ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.299 ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.068      ; 0.511      ;
; 0.501 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.700      ;
; 0.505 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.704      ;
; 0.514 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.713      ;
; 0.528 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.727      ;
; 0.640 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.839      ;
; 0.744 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.943      ;
; 0.745 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.440      ; 0.849      ;
; 0.746 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.945      ;
; 0.748 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.947      ;
; 0.754 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.953      ;
; 0.759 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.958      ;
; 0.761 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.960      ;
; 0.835 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.034      ;
; 0.837 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.036      ;
; 0.840 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.039      ;
; 0.841 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.040      ;
; 0.844 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.043      ;
; 0.848 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.047      ;
; 0.850 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.049      ;
; 0.855 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.054      ;
; 0.857 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.056      ;
; 0.889 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.088      ;
; 0.893 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.093      ;
; 0.896 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.095      ;
; 0.899 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.099      ;
; 0.930 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.129      ;
; 0.933 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.132      ;
; 0.937 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.136      ;
; 0.938 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.137      ;
; 0.940 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.139      ;
; 0.943 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.142      ;
; 0.979 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.439      ; 1.082      ;
; 0.986 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.440      ; 1.090      ;
; 0.988 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.188      ;
; 0.995 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.195      ;
; 0.996 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.196      ;
; 1.019 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.440      ; 1.123      ;
; 1.026 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.225      ;
; 1.027 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.226      ;
; 1.032 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.231      ;
; 1.033 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.232      ;
; 1.034 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.233      ;
; 1.039 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.238      ;
; 1.047 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.439      ; 1.150      ;
; 1.072 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.272      ;
; 1.084 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.284      ;
; 1.085 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.285      ;
; 1.091 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.291      ;
; 1.092 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.292      ;
; 1.123 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.322      ;
; 1.128 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.327      ;
; 1.130 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.329      ;
; 1.135 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.334      ;
; 1.140 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.340      ;
; 1.158 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.357      ;
; 1.164 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.364      ;
; 1.181 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.381      ;
; 1.188 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.388      ;
; 1.215 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.439      ; 1.318      ;
; 1.216 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.415      ;
; 1.216 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.439      ; 1.319      ;
; 1.227 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.439      ; 1.330      ;
; 1.242 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.441      ;
; 1.247 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.446      ;
; 1.266 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.465      ;
; 1.325 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.524      ;
; 1.327 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.526      ;
; 1.349 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.439      ; 1.452      ;
; 1.363 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.562      ;
; 1.366 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.565      ;
; 1.368 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.567      ;
; 1.371 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.439      ; 1.474      ;
; 1.410 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.609      ;
; 1.421 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.621      ;
; 1.503 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.702      ;
; 1.508 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.707      ;
; 1.512 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.711      ;
; 1.524 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.723      ;
; 1.542 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.741      ;
; 1.543 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.439      ; 1.646      ;
; 1.543 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.439      ; 1.646      ;
; 1.546 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.745      ;
; 1.547 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.746      ;
; 1.561 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.761      ;
; 1.567 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.766      ;
; 1.570 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.769      ;
; 1.596 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.796      ;
; 1.600 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.799      ;
; 1.600 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.800      ;
; 1.605 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.804      ;
; 1.658 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.056      ; 1.858      ;
; 1.734 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.933      ;
; 1.735 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.934      ;
; 1.736 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.935      ;
; 1.740 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.939      ;
; 1.744 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.943      ;
; 1.745 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.944      ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                       ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.311 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.361 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.561      ;
; 0.368 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.567      ;
; 0.404 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.603      ;
; 0.467 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.001      ;
; 0.521 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.720      ;
; 0.522 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.722      ;
; 0.543 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.742      ;
; 0.569 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.103      ;
; 0.609 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.388      ; 1.141      ;
; 0.621 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.820      ;
; 0.670 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.869      ;
; 0.671 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.870      ;
; 0.695 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.895      ;
; 0.717 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.250      ;
; 0.736 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.935      ;
; 0.736 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.935      ;
; 0.736 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.935      ;
; 0.748 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.947      ;
; 0.762 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.295      ;
; 0.765 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.964      ;
; 0.787 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.986      ;
; 0.790 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.990      ;
; 0.792 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.325      ;
; 0.816 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.015      ;
; 0.833 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.388      ; 1.365      ;
; 0.835 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.034      ;
; 0.854 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.053      ;
; 0.861 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.060      ;
; 0.866 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.399      ;
; 0.870 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.388      ; 1.402      ;
; 0.878 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.077      ;
; 0.881 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.081      ;
; 0.884 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.264     ; 0.764      ;
; 0.892 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.069      ; 1.105      ;
; 0.904 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.103      ;
; 0.911 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.110      ;
; 0.919 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.118      ;
; 0.926 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.125      ;
; 0.929 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.388      ; 1.461      ;
; 0.936 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.469      ;
; 0.954 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.069      ; 1.167      ;
; 0.961 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.160      ;
; 0.963 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.496      ;
; 0.994 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.528      ;
; 1.000 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.199      ;
; 1.002 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.535      ;
; 1.004 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.388      ; 1.536      ;
; 1.005 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.206      ;
; 1.007 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.206      ;
; 1.015 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.548      ;
; 1.029 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.388      ; 1.561      ;
; 1.045 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.244      ;
; 1.054 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.265     ; 0.933      ;
; 1.061 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.261      ;
; 1.061 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.261      ;
; 1.061 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.261      ;
; 1.061 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.261      ;
; 1.061 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.261      ;
; 1.087 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.285      ;
; 1.091 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.624      ;
; 1.102 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.303      ;
; 1.115 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.648      ;
; 1.120 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.319      ;
; 1.130 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.331      ;
; 1.134 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.335      ;
; 1.144 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.342      ;
; 1.149 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.347      ;
; 1.184 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.384      ;
; 1.207 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.266     ; 1.085      ;
; 1.230 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.431      ;
; 1.233 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.434      ;
; 1.246 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.388      ; 1.778      ;
; 1.248 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.449      ;
; 1.249 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.266     ; 1.127      ;
; 1.251 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.449      ;
; 1.297 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.497      ;
; 1.297 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.497      ;
; 1.297 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.497      ;
; 1.297 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.497      ;
; 1.297 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.497      ;
; 1.303 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.503      ;
; 1.317 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.266     ; 1.195      ;
; 1.330 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.531      ;
; 1.337 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.537      ;
; 1.337 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.537      ;
; 1.337 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.537      ;
; 1.337 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.537      ;
; 1.337 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.537      ;
; 1.353 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.554      ;
; 1.388 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.586      ;
; 1.399 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.597      ;
; 1.399 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.598      ;
; 1.399 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.598      ;
; 1.400 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.600      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.349  ; 0.533        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                                                                 ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.590 ; 4.774        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 4.590 ; 4.774        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 4.590 ; 4.774        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 4.590 ; 4.774        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 4.590 ; 4.774        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 4.590 ; 4.774        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 4.716 ; 4.716        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.716 ; 4.716        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.750 ; 4.750        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 4.750 ; 4.750        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 4.750 ; 4.750        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 4.750 ; 4.750        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 4.750 ; 4.750        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 4.750 ; 4.750        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 4.753 ; 4.753        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.765 ; 4.765        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 4.765 ; 4.765        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 4.766 ; 4.766        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.010 ; 5.226        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 5.010 ; 5.226        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 5.010 ; 5.226        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 5.010 ; 5.226        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 5.010 ; 5.226        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 5.010 ; 5.226        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 5.233 ; 5.233        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.235 ; 5.235        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 5.235 ; 5.235        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.247 ; 5.247        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 5.250 ; 5.250        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 5.250 ; 5.250        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 5.250 ; 5.250        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 5.250 ; 5.250        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 5.250 ; 5.250        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 5.250 ; 5.250        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 5.283 ; 5.283        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.283 ; 5.283        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; 6.006 ; 6.222        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.006 ; 6.222        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.006 ; 6.222        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.010 ; 6.226        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.011 ; 6.227        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.089 ; 6.273        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.093 ; 6.277        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.093 ; 6.277        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.093 ; 6.277        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.246 ; 6.246        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000001|clk                                                    ;
; 6.246 ; 6.246        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000010|clk                                                    ;
; 6.246 ; 6.246        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000011|clk                                                    ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk                                                    ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                                                                 ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[0]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[1]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[2]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[3]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[4]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[5]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[6]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[7]|clk                                                      ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk                                                    ;
; 6.250 ; 6.250        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 3.717 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 3.717 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 3.735 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 3.735 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 7.150 ; 7.173 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 7.150 ; 7.173 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk  ; dac:dac0|clk_2MHz      ; 5.170 ; 5.172 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin  ; dac:dac0|clk_2MHz      ; 5.719 ; 5.701 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync  ; dac:dac0|clk_2MHz      ; 6.969 ; 7.188 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; adc_cs    ; clk_100M               ; 4.676 ; 4.690 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 4.875 ; 4.955 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 4.316 ; 4.322 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 4.575 ; 4.590 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 4.950 ; 4.937 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 4.834 ; 4.824 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 4.834 ; 4.824 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 3.584 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 3.584 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 3.600 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 3.600 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 6.869 ; 6.894 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 6.869 ; 6.894 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk  ; dac:dac0|clk_2MHz      ; 4.974 ; 4.976 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin  ; dac:dac0|clk_2MHz      ; 5.502 ; 5.484 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync  ; dac:dac0|clk_2MHz      ; 6.779 ; 6.997 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; adc_cs    ; clk_100M               ; 4.214 ; 4.226 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 4.406 ; 4.482 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 3.871 ; 3.875 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 4.120 ; 4.133 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 4.479 ; 4.466 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 4.367 ; 4.358 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 4.367 ; 4.358 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.158 ; -12.458       ;
; ccd_timing:ccd0|ccd_p1                                  ; -0.591 ; -3.021        ;
; dac:dac0|clk_2MHz                                       ; -0.375 ; -4.174        ;
; clk_100M                                                ; -0.021 ; -0.021        ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                               ;
+---------------------------------------------------------+-------+---------------+
; Clock                                                   ; Slack ; End Point TNS ;
+---------------------------------------------------------+-------+---------------+
; clk_100M                                                ; 0.030 ; 0.000         ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.036 ; 0.000         ;
; ccd_timing:ccd0|ccd_p1                                  ; 0.176 ; 0.000         ;
; dac:dac0|clk_2MHz                                       ; 0.186 ; 0.000         ;
+---------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; dac:dac0|clk_2MHz                                       ; -1.000 ; -16.000       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.000 ; -13.000       ;
; clk_100M                                                ; 4.264  ; 0.000         ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.023  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -2.158 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.471      ;
; -2.157 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.470      ;
; -2.137 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.450      ;
; -2.100 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.413      ;
; -2.099 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.412      ;
; -2.094 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.407      ;
; -2.094 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.407      ;
; -2.093 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.406      ;
; -2.093 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.406      ;
; -2.093 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.406      ;
; -2.092 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.405      ;
; -2.092 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.405      ;
; -2.091 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.404      ;
; -2.084 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.397      ;
; -2.083 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.396      ;
; -2.083 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.396      ;
; -2.079 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.392      ;
; -2.078 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.391      ;
; -2.073 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.386      ;
; -2.073 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.386      ;
; -2.063 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.376      ;
; -2.023 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.336      ;
; -2.022 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.335      ;
; -2.011 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.324      ;
; -2.010 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.323      ;
; -2.002 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.315      ;
; -1.993 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.306      ;
; -1.992 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.114      ;
; -1.992 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.305      ;
; -1.991 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.113      ;
; -1.990 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.303      ;
; -1.981 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.103      ;
; -1.972 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.285      ;
; -1.961 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.274      ;
; -1.951 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.264      ;
; -1.950 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.263      ;
; -1.949 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.262      ;
; -1.948 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.261      ;
; -1.934 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.056      ;
; -1.933 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.055      ;
; -1.931 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.053      ;
; -1.928 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.114     ; 1.241      ;
; -1.928 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.050      ;
; -1.928 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.050      ;
; -1.927 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.049      ;
; -1.927 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.049      ;
; -1.927 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.049      ;
; -1.926 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.048      ;
; -1.926 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.048      ;
; -1.926 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.048      ;
; -1.926 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.048      ;
; -1.926 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.048      ;
; -1.918 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.040      ;
; -1.917 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.039      ;
; -1.917 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.039      ;
; -1.917 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.039      ;
; -1.907 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 1.029      ;
; -1.857 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.979      ;
; -1.856 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.978      ;
; -1.846 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.968      ;
; -1.845 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.967      ;
; -1.844 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.966      ;
; -1.834 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.956      ;
; -1.827 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.949      ;
; -1.826 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.948      ;
; -1.816 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.938      ;
; -1.809 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.931      ;
; -1.804 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.926      ;
; -1.804 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.926      ;
; -1.783 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.905      ;
; -1.782 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.904      ;
; -1.772 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.305     ; 0.894      ;
; -0.042 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.224     ; 0.350      ;
; -0.024 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.224     ; 0.332      ;
; 9.992  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.459      ;
; 9.992  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.459      ;
; 9.992  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.459      ;
; 9.992  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.459      ;
; 9.992  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.459      ;
; 9.992  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.459      ;
; 9.992  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.459      ;
; 9.992  ; ccd_timing:ccd0|sh_delay[5] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.459      ;
; 10.074 ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.377      ;
; 10.074 ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.377      ;
; 10.074 ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.377      ;
; 10.074 ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.377      ;
; 10.074 ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.377      ;
; 10.074 ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.377      ;
; 10.074 ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.377      ;
; 10.074 ; ccd_timing:ccd0|sh_delay[2] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.377      ;
; 10.100 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.351      ;
; 10.100 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.351      ;
; 10.100 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.351      ;
; 10.100 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.351      ;
; 10.100 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.351      ;
; 10.100 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.351      ;
; 10.100 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.351      ;
; 10.100 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.351      ;
; 10.179 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.272      ;
; 10.179 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.272      ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'                                                                                                             ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.591 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.542      ;
; -0.587 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.538      ;
; -0.573 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.524      ;
; -0.520 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.471      ;
; -0.519 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.470      ;
; -0.513 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.464      ;
; -0.472 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.423      ;
; -0.455 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.406      ;
; -0.449 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.400      ;
; -0.449 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.400      ;
; -0.448 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.399      ;
; -0.447 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.398      ;
; -0.441 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.392      ;
; -0.439 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.390      ;
; -0.436 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.387      ;
; -0.436 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.387      ;
; -0.425 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.376      ;
; -0.420 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.371      ;
; -0.409 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.360      ;
; -0.408 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.359      ;
; -0.407 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.358      ;
; -0.395 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.346      ;
; -0.391 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.342      ;
; -0.378 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.329      ;
; -0.376 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.327      ;
; -0.371 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.322      ;
; -0.366 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.317      ;
; -0.343 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.244      ; 1.074      ;
; -0.338 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.244      ; 1.069      ;
; -0.337 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.288      ;
; -0.325 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.276      ;
; -0.323 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.274      ;
; -0.319 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.270      ;
; -0.318 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.269      ;
; -0.313 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.264      ;
; -0.312 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.263      ;
; -0.311 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.262      ;
; -0.310 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.261      ;
; -0.307 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.258      ;
; -0.307 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.258      ;
; -0.307 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.258      ;
; -0.306 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.257      ;
; -0.305 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.256      ;
; -0.304 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.255      ;
; -0.303 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.254      ;
; -0.302 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.253      ;
; -0.297 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.248      ;
; -0.276 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.227      ;
; -0.260 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.211      ;
; -0.256 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.244      ; 0.987      ;
; -0.241 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.192      ;
; -0.239 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.190      ;
; -0.238 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.244      ; 0.969      ;
; -0.236 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.187      ;
; -0.229 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.180      ;
; -0.224 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.175      ;
; -0.211 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.162      ;
; -0.179 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.130      ;
; -0.174 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.125      ;
; -0.167 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.118      ;
; -0.162 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.113      ;
; -0.151 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.102      ;
; -0.145 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.244      ; 0.876      ;
; -0.134 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.244      ; 0.865      ;
; -0.120 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.071      ;
; -0.116 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.244      ; 0.847      ;
; -0.100 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.051      ;
; -0.087 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.038      ;
; -0.083 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.034      ;
; -0.083 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.034      ;
; -0.079 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.030      ;
; -0.069 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.020      ;
; -0.053 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.004      ;
; -0.052 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.003      ;
; -0.032 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.983      ;
; -0.032 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.244      ; 0.763      ;
; -0.026 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.244      ; 0.757      ;
; -0.019 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.970      ;
; -0.016 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.967      ;
; -0.016 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.967      ;
; -0.015 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.966      ;
; -0.015 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.966      ;
; -0.015 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.966      ;
; -0.011 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.962      ;
; -0.001 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.952      ;
; 0.008  ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.244      ; 0.723      ;
; 0.015  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.936      ;
; 0.015  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.244      ; 0.716      ;
; 0.016  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.935      ;
; 0.036  ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.915      ;
; 0.048  ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.903      ;
; 0.048  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.903      ;
; 0.052  ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.899      ;
; 0.052  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.899      ;
; 0.053  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.898      ;
; 0.057  ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.894      ;
; 0.083  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.868      ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                       ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.375 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.155      ; 1.517      ;
; -0.370 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.320      ;
; -0.363 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.238     ; 1.112      ;
; -0.363 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.238     ; 1.112      ;
; -0.363 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.238     ; 1.112      ;
; -0.363 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.238     ; 1.112      ;
; -0.363 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.238     ; 1.112      ;
; -0.357 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.298      ;
; -0.277 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.155      ; 1.419      ;
; -0.272 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.222      ;
; -0.265 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 1.214      ;
; -0.265 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.217      ;
; -0.253 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.237     ; 1.003      ;
; -0.245 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 1.194      ;
; -0.235 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.237     ; 0.985      ;
; -0.227 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.178      ;
; -0.224 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.175      ;
; -0.221 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.364      ;
; -0.221 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.239     ; 0.969      ;
; -0.220 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.170      ;
; -0.220 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.170      ;
; -0.220 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.170      ;
; -0.220 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.170      ;
; -0.220 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.170      ;
; -0.210 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.353      ;
; -0.200 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.237     ; 0.950      ;
; -0.185 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.155      ; 1.327      ;
; -0.176 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.239     ; 0.924      ;
; -0.175 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.127      ;
; -0.167 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 1.116      ;
; -0.158 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.108      ;
; -0.158 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.108      ;
; -0.158 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.108      ;
; -0.158 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.108      ;
; -0.158 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.108      ;
; -0.154 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.106      ;
; -0.147 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 1.096      ;
; -0.138 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.281      ;
; -0.134 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.085      ;
; -0.134 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.085      ;
; -0.134 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.085      ;
; -0.134 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.085      ;
; -0.134 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.085      ;
; -0.123 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.266      ;
; -0.120 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 1.069      ;
; -0.120 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.072      ;
; -0.116 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.067      ;
; -0.105 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.057      ;
; -0.097 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.049      ;
; -0.097 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.155      ; 1.239      ;
; -0.095 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.238      ;
; -0.087 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.155      ; 1.229      ;
; -0.087 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 1.036      ;
; -0.076 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.028      ;
; -0.072 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.155      ; 1.214      ;
; -0.069 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.021      ;
; -0.059 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.010      ;
; -0.054 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.004      ;
; -0.054 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.004      ;
; -0.054 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.004      ;
; -0.054 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.004      ;
; -0.054 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.004      ;
; -0.046 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.189      ;
; -0.045 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 0.997      ;
; -0.042 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.237     ; 0.792      ;
; -0.038 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.239     ; 0.786      ;
; -0.033 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 0.982      ;
; -0.009 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.152      ;
; -0.005 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.155      ; 1.147      ;
; -0.001 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 0.953      ;
; -0.001 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.144      ;
; 0.007  ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.944      ;
; 0.007  ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.944      ;
; 0.007  ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.944      ;
; 0.007  ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.944      ;
; 0.007  ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.944      ;
; 0.010  ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 0.942      ;
; 0.021  ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 0.931      ;
; 0.026  ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.157      ; 1.118      ;
; 0.029  ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.922      ;
; 0.066  ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.077      ;
; 0.071  ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 0.878      ;
; 0.073  ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.878      ;
; 0.079  ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.871      ;
; 0.084  ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.238     ; 0.665      ;
; 0.092  ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.858      ;
; 0.093  ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 0.856      ;
; 0.093  ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 0.849      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_100M'                                                                                                    ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.021 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.500        ; 1.061      ; 1.664      ;
; 0.584  ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 1.000        ; 1.061      ; 1.559      ;
; 8.431  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.519      ;
; 8.441  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.509      ;
; 8.481  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.469      ;
; 8.612  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.338      ;
; 8.777  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.173      ;
; 8.790  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.160      ;
; 8.792  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.158      ;
; 8.803  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.147      ;
; 8.838  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.112      ;
; 8.839  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.111      ;
; 8.850  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.100      ;
; 8.869  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.081      ;
; 9.085  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.865      ;
; 9.089  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.861      ;
; 9.094  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.856      ;
; 9.120  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.830      ;
; 9.129  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.821      ;
; 9.167  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.783      ;
; 9.199  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.751      ;
; 9.260  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.690      ;
; 9.313  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.637      ;
; 9.322  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.628      ;
; 9.413  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.537      ;
; 9.562  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.388      ;
; 9.566  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.384      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_100M'                                                                                                    ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.030 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 1.106      ; 1.355      ;
; 0.193 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.314      ;
; 0.207 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.328      ;
; 0.210 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.331      ;
; 0.297 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.418      ;
; 0.366 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.487      ;
; 0.436 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.557      ;
; 0.446 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.567      ;
; 0.456 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.577      ;
; 0.459 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.580      ;
; 0.512 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.633      ;
; 0.516 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.637      ;
; 0.530 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.651      ;
; 0.552 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.673      ;
; 0.557 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.678      ;
; 0.585 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.706      ;
; 0.609 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.730      ;
; 0.612 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.733      ;
; 0.614 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 1.106      ; 1.439      ;
; 0.633 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.754      ;
; 0.637 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.758      ;
; 0.661 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.782      ;
; 0.787 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.908      ;
; 1.022 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.143      ;
; 1.141 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.262      ;
; 1.143 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.264      ;
; 1.171 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.292      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; 0.036 ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.018     ; 0.307      ;
; 0.178 ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; ccd_timing:ccd0|ccd_cp            ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ccd_timing:ccd0|ccd_rs            ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ccd_timing:ccd0|adc_sclk          ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.206 ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.326      ;
; 0.248 ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.377      ;
; 0.302 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.422      ;
; 0.302 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.304 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.435      ;
; 0.314 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.327 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.448      ;
; 0.331 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.452      ;
; 0.334 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.455      ;
; 0.346 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.466      ;
; 0.350 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.470      ;
; 0.362 ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.482      ;
; 0.382 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.503      ;
; 0.386 ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.515      ;
; 0.389 ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.510      ;
; 0.397 ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.517      ;
; 0.400 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.521      ;
; 0.406 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.726      ;
; 0.407 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.727      ;
; 0.415 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.536      ;
; 0.432 ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.752      ;
; 0.441 ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.562      ;
; 0.445 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.566      ;
; 0.451 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.571      ;
; 0.453 ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.582      ;
; 0.453 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.458 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.471 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.593      ;
; 0.474 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.595      ;
; 0.474 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.595      ;
; 0.475 ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.795      ;
; 0.475 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.596      ;
; 0.476 ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.597      ;
; 0.477 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.598      ;
; 0.477 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.598      ;
; 0.478 ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.599      ;
; 0.479 ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.600      ;
; 0.489 ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.809      ;
; 0.501 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.622      ;
; 0.503 ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.155     ; 0.432      ;
; 0.503 ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.624      ;
; 0.506 ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.627      ;
; 0.514 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.634      ;
; 0.516 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.519 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.639      ;
; 0.521 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.524 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.528 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.649      ;
; 0.528 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.656      ;
; 0.537 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.657      ;
; 0.538 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.659      ;
; 0.540 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.661      ;
; 0.540 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.661      ;
; 0.541 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.662      ;
; 0.542 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|adc_cs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.663      ;
; 0.543 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|ccd_p1            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.664      ;
; 0.543 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.664      ;
; 0.580 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.700      ;
; 0.582 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.702      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'                                                                                                                ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.176 ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.047      ; 0.307      ;
; 0.298 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.420      ;
; 0.306 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.426      ;
; 0.317 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.437      ;
; 0.374 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.494      ;
; 0.448 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.569      ;
; 0.455 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.581      ;
; 0.511 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.632      ;
; 0.513 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.633      ;
; 0.515 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.635      ;
; 0.518 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.638      ;
; 0.521 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.641      ;
; 0.524 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.644      ;
; 0.527 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.647      ;
; 0.532 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.652      ;
; 0.534 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.655      ;
; 0.537 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.657      ;
; 0.565 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.330      ; 0.499      ;
; 0.576 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.696      ;
; 0.578 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.698      ;
; 0.579 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.699      ;
; 0.580 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.700      ;
; 0.581 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.701      ;
; 0.590 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.710      ;
; 0.600 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.720      ;
; 0.603 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.723      ;
; 0.603 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.723      ;
; 0.616 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.736      ;
; 0.642 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.762      ;
; 0.643 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.763      ;
; 0.645 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.765      ;
; 0.646 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.766      ;
; 0.653 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.773      ;
; 0.656 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.776      ;
; 0.658 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.778      ;
; 0.666 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.786      ;
; 0.666 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.786      ;
; 0.668 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.788      ;
; 0.669 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.789      ;
; 0.669 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.789      ;
; 0.694 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.330      ; 0.628      ;
; 0.699 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.819      ;
; 0.709 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.829      ;
; 0.712 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.832      ;
; 0.719 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.839      ;
; 0.722 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.842      ;
; 0.730 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.850      ;
; 0.730 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.330      ; 0.664      ;
; 0.732 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.852      ;
; 0.735 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.855      ;
; 0.735 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.855      ;
; 0.735 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.330      ; 0.669      ;
; 0.739 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.859      ;
; 0.740 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.860      ;
; 0.749 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.330      ; 0.683      ;
; 0.806 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.926      ;
; 0.808 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.928      ;
; 0.814 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.934      ;
; 0.816 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.936      ;
; 0.822 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.942      ;
; 0.829 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.949      ;
; 0.859 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.330      ; 0.793      ;
; 0.868 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.988      ;
; 0.869 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.330      ; 0.803      ;
; 0.873 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.993      ;
; 0.875 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.330      ; 0.809      ;
; 0.903 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.023      ;
; 0.905 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.025      ;
; 0.909 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.029      ;
; 0.909 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.029      ;
; 0.912 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.032      ;
; 0.913 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.033      ;
; 0.916 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.036      ;
; 0.917 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.330      ; 0.851      ;
; 0.919 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.330      ; 0.853      ;
; 0.932 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.052      ;
; 0.935 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.055      ;
; 0.940 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.060      ;
; 0.956 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.076      ;
; 0.999 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.119      ;
; 1.009 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.129      ;
; 1.015 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.135      ;
; 1.022 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.142      ;
; 1.024 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.144      ;
; 1.037 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.157      ;
; 1.037 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.157      ;
; 1.038 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.158      ;
; 1.039 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.159      ;
; 1.042 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.162      ;
; 1.045 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 1.165      ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                       ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.186 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.307      ;
; 0.209 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.329      ;
; 0.217 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.338      ;
; 0.239 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.360      ;
; 0.257 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.239      ; 0.580      ;
; 0.310 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.430      ;
; 0.313 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.434      ;
; 0.322 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.239      ; 0.645      ;
; 0.325 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.446      ;
; 0.343 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.664      ;
; 0.377 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.498      ;
; 0.387 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.508      ;
; 0.395 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.516      ;
; 0.412 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.532      ;
; 0.424 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.545      ;
; 0.425 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.747      ;
; 0.439 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.560      ;
; 0.439 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.559      ;
; 0.440 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.561      ;
; 0.445 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.767      ;
; 0.462 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.583      ;
; 0.464 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.786      ;
; 0.464 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.584      ;
; 0.474 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.595      ;
; 0.483 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.604      ;
; 0.494 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.614      ;
; 0.505 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.826      ;
; 0.509 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.831      ;
; 0.511 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.832      ;
; 0.521 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.642      ;
; 0.525 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.645      ;
; 0.525 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.646      ;
; 0.528 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.649      ;
; 0.531 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.045      ; 0.660      ;
; 0.533 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.236      ; 0.853      ;
; 0.535 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.156     ; 0.463      ;
; 0.542 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.663      ;
; 0.544 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.039      ; 0.667      ;
; 0.545 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.666      ;
; 0.545 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.666      ;
; 0.548 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.669      ;
; 0.559 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.045      ; 0.688      ;
; 0.564 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.239      ; 0.887      ;
; 0.572 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.894      ;
; 0.577 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.899      ;
; 0.584 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.905      ;
; 0.585 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.906      ;
; 0.586 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.907      ;
; 0.590 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.712      ;
; 0.599 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.039      ; 0.722      ;
; 0.601 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.723      ;
; 0.601 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.723      ;
; 0.601 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.723      ;
; 0.601 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.723      ;
; 0.601 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.723      ;
; 0.606 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.928      ;
; 0.608 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.729      ;
; 0.611 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.732      ;
; 0.621 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.156     ; 0.549      ;
; 0.640 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.961      ;
; 0.651 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.773      ;
; 0.651 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.773      ;
; 0.651 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.773      ;
; 0.652 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.772      ;
; 0.654 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.039      ; 0.777      ;
; 0.676 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.998      ;
; 0.685 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.805      ;
; 0.693 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.813      ;
; 0.707 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.827      ;
; 0.709 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.157     ; 0.636      ;
; 0.710 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 1.031      ;
; 0.713 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.835      ;
; 0.717 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.839      ;
; 0.730 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.157     ; 0.657      ;
; 0.732 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.854      ;
; 0.746 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.868      ;
; 0.753 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.873      ;
; 0.776 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.155     ; 0.705      ;
; 0.781 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.903      ;
; 0.785 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.907      ;
; 0.812 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.934      ;
; 0.820 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.942      ;
; 0.820 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.942      ;
; 0.820 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.942      ;
; 0.820 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.942      ;
; 0.820 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.942      ;
; 0.822 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.943      ;
; 0.822 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.943      ;
; 0.839 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.959      ;
; 0.842 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.157     ; 0.769      ;
; 0.846 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.968      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                                                                 ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.264 ; 4.448        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 4.264 ; 4.448        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 4.264 ; 4.448        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 4.264 ; 4.448        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 4.264 ; 4.448        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 4.264 ; 4.448        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 4.422 ; 4.422        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.422 ; 4.422        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.444 ; 4.444        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 4.444 ; 4.444        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 4.444 ; 4.444        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 4.444 ; 4.444        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 4.444 ; 4.444        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 4.444 ; 4.444        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 4.448 ; 4.448        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.450 ; 4.450        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 4.467 ; 4.467        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 4.467 ; 4.467        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.334 ; 5.550        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 5.334 ; 5.550        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 5.334 ; 5.550        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 5.334 ; 5.550        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 5.334 ; 5.550        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 5.334 ; 5.550        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 5.533 ; 5.533        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 5.533 ; 5.533        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.549 ; 5.549        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.552 ; 5.552        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 5.556 ; 5.556        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 5.556 ; 5.556        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 5.556 ; 5.556        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 5.556 ; 5.556        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 5.556 ; 5.556        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 5.556 ; 5.556        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 5.576 ; 5.576        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.576 ; 5.576        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; 6.023 ; 6.207        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.023 ; 6.207        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.023 ; 6.207        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.074 ; 6.290        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.074 ; 6.290        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.074 ; 6.290        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.203 ; 6.203        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000001|clk                                                    ;
; 6.203 ; 6.203        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000010|clk                                                    ;
; 6.203 ; 6.203        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000011|clk                                                    ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk                                                    ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                                                                 ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_cs|clk                                                               ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_p1|clk                                                               ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                                                               ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[0]|clk                                                      ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[1]|clk                                                      ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[2]|clk                                                      ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[3]|clk                                                      ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[4]|clk                                                      ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[5]|clk                                                      ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[6]|clk                                                      ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[7]|clk                                                      ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.249 ; 6.249        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.251 ; 6.251        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.251 ; 6.251        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk                                                    ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.272 ; 6.272        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 2.525 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.525 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.672 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 2.672 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 4.870 ; 4.775 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 4.870 ; 4.775 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk  ; dac:dac0|clk_2MHz      ; 3.453 ; 3.604 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin  ; dac:dac0|clk_2MHz      ; 3.769 ; 3.936 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync  ; dac:dac0|clk_2MHz      ; 5.061 ; 5.438 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; adc_cs    ; clk_100M               ; 2.958 ; 3.159 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 3.113 ; 3.350 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 2.742 ; 2.894 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 2.912 ; 3.094 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 3.138 ; 3.332 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 3.223 ; 3.041 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 3.223 ; 3.041 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 2.446 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.446 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.587 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 2.587 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 4.690 ; 4.599 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 4.690 ; 4.599 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk  ; dac:dac0|clk_2MHz      ; 3.335 ; 3.483 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin  ; dac:dac0|clk_2MHz      ; 3.639 ; 3.802 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync  ; dac:dac0|clk_2MHz      ; 4.947 ; 5.322 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; adc_cs    ; clk_100M               ; 2.660 ; 2.854 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 2.809 ; 3.036 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 2.452 ; 2.598 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 2.615 ; 2.789 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 2.833 ; 3.019 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 2.914 ; 2.739 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 2.914 ; 2.739 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                    ;
+----------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                                    ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                                         ; -3.917  ; -0.121 ; N/A      ; N/A     ; -1.000              ;
;  ccd_timing:ccd0|ccd_p1                                  ; -1.890  ; 0.176  ; N/A      ; N/A     ; -1.000              ;
;  clk_100M                                                ; -0.238  ; 0.030  ; N/A      ; N/A     ; 4.264               ;
;  dac:dac0|clk_2MHz                                       ; -1.505  ; 0.186  ; N/A      ; N/A     ; -1.000              ;
;  pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -3.917  ; -0.121 ; N/A      ; N/A     ; 6.006               ;
; Design-wide TNS                                          ; -57.278 ; -0.121 ; 0.0      ; 0.0     ; -29.0               ;
;  ccd_timing:ccd0|ccd_p1                                  ; -14.758 ; 0.000  ; N/A      ; N/A     ; -13.000             ;
;  clk_100M                                                ; -0.238  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  dac:dac0|clk_2MHz                                       ; -19.503 ; 0.000  ; N/A      ; N/A     ; -16.000             ;
;  pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -22.779 ; -0.121 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------------+---------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 4.133 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.133 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 4.261 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 4.261 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 8.052 ; 8.015 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 8.052 ; 8.015 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk  ; dac:dac0|clk_2MHz      ; 5.777 ; 5.839 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin  ; dac:dac0|clk_2MHz      ; 6.370 ; 6.430 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync  ; dac:dac0|clk_2MHz      ; 7.958 ; 8.288 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; adc_cs    ; clk_100M               ; 5.077 ; 5.211 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 5.305 ; 5.531 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 4.694 ; 4.791 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 4.986 ; 5.085 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 5.378 ; 5.453 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 5.359 ; 5.243 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 5.359 ; 5.243 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ; 2.446 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.446 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1    ; ccd_timing:ccd0|ccd_p1 ;       ; 2.587 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2    ; ccd_timing:ccd0|ccd_p1 ; 2.587 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; led[*]    ; ccd_timing:ccd0|ccd_p1 ; 4.690 ; 4.599 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
;  led[1]   ; ccd_timing:ccd0|ccd_p1 ; 4.690 ; 4.599 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk  ; dac:dac0|clk_2MHz      ; 3.335 ; 3.483 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin  ; dac:dac0|clk_2MHz      ; 3.639 ; 3.802 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync  ; dac:dac0|clk_2MHz      ; 4.947 ; 5.322 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; adc_cs    ; clk_100M               ; 2.660 ; 2.854 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; adc_sclk  ; clk_100M               ; 2.809 ; 3.036 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp    ; clk_100M               ; 2.452 ; 2.598 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs    ; clk_100M               ; 2.615 ; 2.789 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh    ; clk_100M               ; 2.833 ; 3.019 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led[*]    ; clk_100M               ; 2.914 ; 2.739 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  led[1]   ; clk_100M               ; 2.914 ; 2.739 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------------------+-------+-------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_cs        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sync      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_step      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_wr         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_rd         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; adc_sdo                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mtr_nhome               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mtr_nflt                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_clk                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_txe                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_rxf                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_ac8                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_ac9                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[0]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[1]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[2]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[3]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[4]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[5]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[6]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[7]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_100M                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.09 V              ; -0.00518 V          ; 0.199 V                              ; 0.274 V                              ; 5.46e-09 s                  ; 5.35e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.56e-08 V                  ; 3.09 V             ; -0.00518 V         ; 0.199 V                             ; 0.274 V                             ; 5.46e-09 s                 ; 5.35e-09 s                 ; Yes                       ; No                        ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.00235 V          ; 0.081 V                              ; 0.192 V                              ; 6.63e-09 s                  ; 6.71e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.00235 V         ; 0.081 V                             ; 0.192 V                             ; 6.63e-09 s                 ; 6.71e-09 s                 ; Yes                       ; Yes                       ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                               ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; ccd_timing:ccd0|ccd_p1                                  ; ccd_timing:ccd0|ccd_p1                                  ; 138      ; 0        ; 12       ; 1        ;
; clk_100M                                                ; clk_100M                                                ; 35       ; 0        ; 0        ; 0        ;
; dac:dac0|clk_2MHz                                       ; clk_100M                                                ; 1        ; 1        ; 0        ; 0        ;
; dac:dac0|clk_2MHz                                       ; dac:dac0|clk_2MHz                                       ; 220      ; 0        ; 0        ; 0        ;
; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 85       ; 1        ; 0        ; 0        ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 576      ; 0        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; ccd_timing:ccd0|ccd_p1                                  ; ccd_timing:ccd0|ccd_p1                                  ; 138      ; 0        ; 12       ; 1        ;
; clk_100M                                                ; clk_100M                                                ; 35       ; 0        ; 0        ; 0        ;
; dac:dac0|clk_2MHz                                       ; clk_100M                                                ; 1        ; 1        ; 0        ; 0        ;
; dac:dac0|clk_2MHz                                       ; dac:dac0|clk_2MHz                                       ; 220      ; 0        ; 0        ; 0        ;
; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 85       ; 1        ; 0        ; 0        ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 576      ; 0        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition
    Info: Processing started: Sun Apr 23 18:06:21 2017
Info: Command: quartus_sta film_scanner -c film_scanner
Info: qsta_default_script.tcl version: #11
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'film_scanner.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 10.000 -waveform {0.000 5.000} -name clk_100M clk_100M
    Info (332110): create_generated_clock -source {pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {pll_80_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_80_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ccd_timing:ccd0|ccd_p1 ccd_timing:ccd0|ccd_p1
    Info (332105): create_clock -period 1.000 -name dac:dac0|clk_2MHz dac:dac0|clk_2MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.917
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.917             -22.779 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.890             -14.758 ccd_timing:ccd0|ccd_p1 
    Info (332119):    -1.505             -19.503 dac:dac0|clk_2MHz 
    Info (332119):    -0.238              -0.238 clk_100M 
Info (332146): Worst-case hold slack is -0.018
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.018              -0.018 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.142               0.000 clk_100M 
    Info (332119):     0.341               0.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     0.357               0.000 dac:dac0|clk_2MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
    Info (332119):    -1.000             -13.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     4.581               0.000 clk_100M 
    Info (332119):     6.026               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.345
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.345             -19.306 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.596             -11.925 ccd_timing:ccd0|ccd_p1 
    Info (332119):    -1.261             -16.019 dac:dac0|clk_2MHz 
    Info (332119):    -0.110              -0.110 clk_100M 
Info (332146): Worst-case hold slack is -0.121
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.121              -0.121 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.139               0.000 clk_100M 
    Info (332119):     0.299               0.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     0.311               0.000 dac:dac0|clk_2MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
    Info (332119):    -1.000             -13.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     4.590               0.000 clk_100M 
    Info (332119):     6.006               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.158
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.158             -12.458 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.591              -3.021 ccd_timing:ccd0|ccd_p1 
    Info (332119):    -0.375              -4.174 dac:dac0|clk_2MHz 
    Info (332119):    -0.021              -0.021 clk_100M 
Info (332146): Worst-case hold slack is 0.030
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.030               0.000 clk_100M 
    Info (332119):     0.036               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.176               0.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     0.186               0.000 dac:dac0|clk_2MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
    Info (332119):    -1.000             -13.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     4.264               0.000 clk_100M 
    Info (332119):     6.023               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 719 megabytes
    Info: Processing ended: Sun Apr 23 18:06:24 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


