TimeQuest Timing Analyzer report for air_hockey_0
Mon Dec 07 14:57:33 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Recovery: 'clk'
 28. Fast Model Removal: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; air_hockey_0                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 17.38 MHz ; 17.38 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -56.536 ; -5214.572     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -8.473 ; -1953.810     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.849 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -382.380              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                          ;
+---------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -56.536 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.571     ;
; -56.536 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.571     ;
; -56.535 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.570     ;
; -56.528 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.563     ;
; -56.525 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.560     ;
; -56.410 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.445     ;
; -56.410 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|R_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.445     ;
; -56.409 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|R_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.444     ;
; -56.402 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.437     ;
; -56.399 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.434     ;
; -56.370 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.405     ;
; -56.370 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|R_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.405     ;
; -56.369 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|R_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.404     ;
; -56.362 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.397     ;
; -56.359 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.394     ;
; -56.325 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.360     ;
; -56.325 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|R_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.360     ;
; -56.324 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|R_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.359     ;
; -56.317 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.352     ;
; -56.314 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.349     ;
; -56.235 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|G_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.270     ;
; -56.235 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|R_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.270     ;
; -56.234 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|R_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.269     ;
; -56.227 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|G_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.262     ;
; -56.224 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|B_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.259     ;
; -56.155 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 57.191     ;
; -56.154 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 57.190     ;
; -56.149 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 57.185     ;
; -56.103 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.138     ;
; -56.100 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.135     ;
; -56.100 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.135     ;
; -56.029 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[5] ; clk          ; clk         ; 1.000        ; -0.002     ; 57.063     ;
; -56.029 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 57.065     ;
; -56.028 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[6] ; clk          ; clk         ; 1.000        ; -0.002     ; 57.062     ;
; -56.028 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[7] ; clk          ; clk         ; 1.000        ; -0.008     ; 57.056     ;
; -56.028 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 57.064     ;
; -56.027 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[9] ; clk          ; clk         ; 1.000        ; -0.008     ; 57.055     ;
; -56.026 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[8] ; clk          ; clk         ; 1.000        ; -0.008     ; 57.054     ;
; -56.025 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[8] ; clk          ; clk         ; 1.000        ; -0.006     ; 57.055     ;
; -56.024 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[5] ; clk          ; clk         ; 1.000        ; -0.002     ; 57.058     ;
; -56.023 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 57.059     ;
; -56.022 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[9] ; clk          ; clk         ; 1.000        ; -0.006     ; 57.052     ;
; -56.000 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.035     ;
; -55.989 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 57.025     ;
; -55.988 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 57.024     ;
; -55.983 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 57.019     ;
; -55.977 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.012     ;
; -55.974 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.009     ;
; -55.974 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 57.009     ;
; -55.944 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 56.980     ;
; -55.943 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 56.979     ;
; -55.938 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 56.974     ;
; -55.937 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 56.972     ;
; -55.934 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 56.969     ;
; -55.934 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 56.969     ;
; -55.903 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[5] ; clk          ; clk         ; 1.000        ; -0.002     ; 56.937     ;
; -55.902 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[6] ; clk          ; clk         ; 1.000        ; -0.002     ; 56.936     ;
; -55.902 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[7] ; clk          ; clk         ; 1.000        ; -0.008     ; 56.930     ;
; -55.901 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[9] ; clk          ; clk         ; 1.000        ; -0.008     ; 56.929     ;
; -55.900 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[8] ; clk          ; clk         ; 1.000        ; -0.008     ; 56.928     ;
; -55.899 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[8] ; clk          ; clk         ; 1.000        ; -0.006     ; 56.929     ;
; -55.898 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[5] ; clk          ; clk         ; 1.000        ; -0.002     ; 56.932     ;
; -55.896 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[9] ; clk          ; clk         ; 1.000        ; -0.006     ; 56.926     ;
; -55.892 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 56.927     ;
; -55.889 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 56.924     ;
; -55.889 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 56.924     ;
; -55.874 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 56.909     ;
; -55.863 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[5] ; clk          ; clk         ; 1.000        ; -0.002     ; 56.897     ;
; -55.862 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[6] ; clk          ; clk         ; 1.000        ; -0.002     ; 56.896     ;
; -55.862 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[7] ; clk          ; clk         ; 1.000        ; -0.008     ; 56.890     ;
; -55.861 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[9] ; clk          ; clk         ; 1.000        ; -0.008     ; 56.889     ;
; -55.860 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[8] ; clk          ; clk         ; 1.000        ; -0.008     ; 56.888     ;
; -55.859 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[8] ; clk          ; clk         ; 1.000        ; -0.006     ; 56.889     ;
; -55.858 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[5] ; clk          ; clk         ; 1.000        ; -0.002     ; 56.892     ;
; -55.856 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[9] ; clk          ; clk         ; 1.000        ; -0.006     ; 56.886     ;
; -55.854 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|G_reg[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 56.890     ;
; -55.853 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|G_reg[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 56.889     ;
; -55.848 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|G_reg[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 56.884     ;
; -55.846 ; vga_sync:inst|h_count_reg[7] ; video_mux:inst_video_mux|G_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 56.881     ;
; -55.846 ; vga_sync:inst|h_count_reg[7] ; video_mux:inst_video_mux|R_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 56.881     ;
; -55.845 ; vga_sync:inst|h_count_reg[7] ; video_mux:inst_video_mux|R_reg[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 56.880     ;
; -55.838 ; vga_sync:inst|h_count_reg[7] ; video_mux:inst_video_mux|G_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 56.873     ;
; -55.835 ; vga_sync:inst|h_count_reg[7] ; video_mux:inst_video_mux|B_reg[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 56.870     ;
; -55.834 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 56.869     ;
; -55.818 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[5] ; clk          ; clk         ; 1.000        ; -0.002     ; 56.852     ;
; -55.817 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[2] ; clk          ; clk         ; 1.000        ; -0.009     ; 56.844     ;
; -55.817 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[6] ; clk          ; clk         ; 1.000        ; -0.002     ; 56.851     ;
; -55.817 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[7] ; clk          ; clk         ; 1.000        ; -0.008     ; 56.845     ;
; -55.816 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[9] ; clk          ; clk         ; 1.000        ; -0.008     ; 56.844     ;
; -55.815 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[8] ; clk          ; clk         ; 1.000        ; -0.008     ; 56.843     ;
; -55.814 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[8] ; clk          ; clk         ; 1.000        ; -0.006     ; 56.844     ;
; -55.813 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[5] ; clk          ; clk         ; 1.000        ; -0.002     ; 56.847     ;
; -55.812 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[6] ; clk          ; clk         ; 1.000        ; -0.009     ; 56.839     ;
; -55.811 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[9] ; clk          ; clk         ; 1.000        ; -0.006     ; 56.841     ;
; -55.805 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[7] ; clk          ; clk         ; 1.000        ; -0.007     ; 56.834     ;
; -55.804 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[8] ; clk          ; clk         ; 1.000        ; -0.007     ; 56.833     ;
; -55.804 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[6] ; clk          ; clk         ; 1.000        ; -0.007     ; 56.833     ;
; -55.804 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[5] ; clk          ; clk         ; 1.000        ; -0.007     ; 56.833     ;
; -55.803 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[4] ; clk          ; clk         ; 1.000        ; -0.007     ; 56.832     ;
; -55.802 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[9] ; clk          ; clk         ; 1.000        ; -0.007     ; 56.831     ;
+---------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; vga_sync:inst|mod2_reg                                     ; vga_sync:inst|mod2_reg                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:inst_debounce|state_reg.zero                      ; debounce:inst_debounce|state_reg.zero                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:inst_debounce|state_reg.wait0                     ; debounce:inst_debounce|state_reg.wait0                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:inst_debounce|state_reg.one                       ; debounce:inst_debounce|state_reg.one                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:inst_debounce|state_reg.wait1                     ; debounce:inst_debounce|state_reg.wait1                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|x_delta_reg[0]                              ; puck:inst_puck|x_delta_reg[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|x_delta_reg[1]                              ; puck:inst_puck|x_delta_reg[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|x_delta_reg[2]                              ; puck:inst_puck|x_delta_reg[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|x_delta_reg[3]                              ; puck:inst_puck|x_delta_reg[3]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|x_delta_reg[4]                              ; puck:inst_puck|x_delta_reg[4]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|x_delta_reg[5]                              ; puck:inst_puck|x_delta_reg[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|y_delta_reg[2]                              ; puck:inst_puck|y_delta_reg[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|y_delta_reg[5]                              ; puck:inst_puck|y_delta_reg[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|y_delta_reg[7]                              ; puck:inst_puck|y_delta_reg[7]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|y_delta_reg[8]                              ; puck:inst_puck|y_delta_reg[8]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|y_delta_reg[9]                              ; puck:inst_puck|y_delta_reg[9]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|y_delta_reg[6]                              ; puck:inst_puck|y_delta_reg[6]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[0] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[2] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[1] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[3] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score_gen:inst_score_gen|Blue_Win                          ; score_gen:inst_score_gen|Blue_Win                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[0] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[3] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[1] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[2] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; score_gen:inst_score_gen|Green_Win                         ; score_gen:inst_score_gen|Green_Win                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|y_delta_reg[0]                              ; puck:inst_puck|y_delta_reg[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; puck:inst_puck|y_delta_reg[1]                              ; puck:inst_puck|y_delta_reg[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; refresh_pad:inst_refresh_pad|contA[31]                     ; refresh_pad:inst_refresh_pad|contA[31]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; refresh_pad:inst_refresh_pad|contB[31]                     ; refresh_pad:inst_refresh_pad|contB[31]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.536 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[2] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.538 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[1] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[3] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[2] ; score_gen:inst_score_gen|Green_Win                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.546 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[0] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.548 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[0] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.814      ;
; 0.551 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[0] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.788 ; refresh_pad:inst_refresh_pad|contB[0]                      ; refresh_pad:inst_refresh_pad|contB[0]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.791 ; puck:inst_puck|puck_Ymin[7]                                ; puck:inst_puck|puck_Ymin[7]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.795 ; refresh_pad:inst_refresh_pad|contA[0]                      ; refresh_pad:inst_refresh_pad|contA[0]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; refresh_pad:inst_refresh_pad|contA[16]                     ; refresh_pad:inst_refresh_pad|contA[16]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; refresh_pad:inst_refresh_pad|contB[16]                     ; refresh_pad:inst_refresh_pad|contB[16]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; puck:inst_puck|puck_Xmin[23]                               ; puck:inst_puck|puck_Xmin[23]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; puck:inst_puck|puck_Ymin[2]                                ; puck:inst_puck|puck_Ymin[2]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; puck:inst_puck|puck_Ymin[6]                                ; puck:inst_puck|puck_Ymin[6]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; puck:inst_puck|puck_Xmin[18]                               ; puck:inst_puck|puck_Xmin[18]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; refresh_pad:inst_refresh_pad|contB[1]                      ; refresh_pad:inst_refresh_pad|contB[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; refresh_pad:inst_refresh_pad|contB[2]                      ; refresh_pad:inst_refresh_pad|contB[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; puck:inst_puck|puck_Xmin[8]                                ; puck:inst_puck|puck_Xmin[8]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.802 ; puck:inst_puck|puck_Xmin[11]                               ; puck:inst_puck|puck_Xmin[11]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; puck:inst_puck|puck_Xmin[20]                               ; puck:inst_puck|puck_Xmin[20]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; puck:inst_puck|puck_Xmin[22]                               ; puck:inst_puck|puck_Xmin[22]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; puck:inst_puck|puck_Ymin[18]                               ; puck:inst_puck|puck_Ymin[18]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; puck:inst_puck|puck_Ymin[22]                               ; puck:inst_puck|puck_Ymin[22]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; puck:inst_puck|puck_Ymin[16]                               ; puck:inst_puck|puck_Ymin[16]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; puck:inst_puck|puck_Xmin[7]                                ; puck:inst_puck|puck_Xmin[7]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; refresh_pad:inst_refresh_pad|contA[1]                      ; refresh_pad:inst_refresh_pad|contA[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; refresh_pad:inst_refresh_pad|contA[17]                     ; refresh_pad:inst_refresh_pad|contA[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; refresh_pad:inst_refresh_pad|contB[17]                     ; refresh_pad:inst_refresh_pad|contB[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; puck:inst_puck|puck_Ymin[8]                                ; puck:inst_puck|puck_Ymin[8]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[2]                      ; refresh_pad:inst_refresh_pad|contA[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[4]                      ; refresh_pad:inst_refresh_pad|contA[4]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[7]                      ; refresh_pad:inst_refresh_pad|contA[7]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[9]                      ; refresh_pad:inst_refresh_pad|contA[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[11]                     ; refresh_pad:inst_refresh_pad|contA[11]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[13]                     ; refresh_pad:inst_refresh_pad|contA[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[14]                     ; refresh_pad:inst_refresh_pad|contA[14]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[15]                     ; refresh_pad:inst_refresh_pad|contA[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[18]                     ; refresh_pad:inst_refresh_pad|contA[18]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[20]                     ; refresh_pad:inst_refresh_pad|contA[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[23]                     ; refresh_pad:inst_refresh_pad|contA[23]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[25]                     ; refresh_pad:inst_refresh_pad|contA[25]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[27]                     ; refresh_pad:inst_refresh_pad|contA[27]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[29]                     ; refresh_pad:inst_refresh_pad|contA[29]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contA[30]                     ; refresh_pad:inst_refresh_pad|contA[30]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[4]                      ; refresh_pad:inst_refresh_pad|contB[4]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[7]                      ; refresh_pad:inst_refresh_pad|contB[7]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[9]                      ; refresh_pad:inst_refresh_pad|contB[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[11]                     ; refresh_pad:inst_refresh_pad|contB[11]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[13]                     ; refresh_pad:inst_refresh_pad|contB[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[14]                     ; refresh_pad:inst_refresh_pad|contB[14]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[15]                     ; refresh_pad:inst_refresh_pad|contB[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[18]                     ; refresh_pad:inst_refresh_pad|contB[18]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[20]                     ; refresh_pad:inst_refresh_pad|contB[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[23]                     ; refresh_pad:inst_refresh_pad|contB[23]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[25]                     ; refresh_pad:inst_refresh_pad|contB[25]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[27]                     ; refresh_pad:inst_refresh_pad|contB[27]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[29]                     ; refresh_pad:inst_refresh_pad|contB[29]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; refresh_pad:inst_refresh_pad|contB[30]                     ; refresh_pad:inst_refresh_pad|contB[30]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; puck:inst_puck|puck_Xmin[21]                               ; puck:inst_puck|puck_Xmin[21]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[3] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; puck:inst_puck|puck_Ymin[24]                               ; puck:inst_puck|puck_Ymin[24]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.809 ; puck:inst_puck|puck_Xmin[9]                                ; puck:inst_puck|puck_Xmin[9]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; puck:inst_puck|puck_Ymin[20]                               ; puck:inst_puck|puck_Ymin[20]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; puck:inst_puck|puck_Ymin[30]                               ; puck:inst_puck|puck_Ymin[30]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; puck:inst_puck|puck_Ymin[23]                               ; puck:inst_puck|puck_Ymin[23]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; puck:inst_puck|puck_Xmin[2]                                ; puck:inst_puck|puck_Xmin[2]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.812 ; puck:inst_puck|puck_Xmin[0]                                ; puck:inst_puck|puck_Xmin[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; puck:inst_puck|puck_Xmin[5]                                ; puck:inst_puck|puck_Xmin[5]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                             ;
+--------+----------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[1]  ; clk          ; clk         ; 1.000        ; 0.006      ; 9.515      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[4]  ; clk          ; clk         ; 1.000        ; 0.008      ; 9.517      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 9.515      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 9.515      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[13] ; clk          ; clk         ; 1.000        ; 0.006      ; 9.515      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[14] ; clk          ; clk         ; 1.000        ; 0.006      ; 9.515      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[15] ; clk          ; clk         ; 1.000        ; 0.006      ; 9.515      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[16] ; clk          ; clk         ; 1.000        ; 0.006      ; 9.515      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[17] ; clk          ; clk         ; 1.000        ; 0.006      ; 9.515      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[18] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.513      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[19] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.513      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[20] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.513      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.513      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.513      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.513      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[24] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.513      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[25] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.513      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[26] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.513      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.513      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.513      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.513      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.513      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[7]  ; clk          ; clk         ; 1.000        ; 0.006      ; 9.515      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[6]  ; clk          ; clk         ; 1.000        ; 0.006      ; 9.515      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[5]  ; clk          ; clk         ; 1.000        ; 0.006      ; 9.515      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[8]  ; clk          ; clk         ; 1.000        ; 0.008      ; 9.517      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[3]  ; clk          ; clk         ; 1.000        ; 0.008      ; 9.517      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 9.515      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[31] ; clk          ; clk         ; 1.000        ; 0.008      ; 9.517      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[2]  ; clk          ; clk         ; 1.000        ; 0.008      ; 9.517      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[9]  ; clk          ; clk         ; 1.000        ; 0.008      ; 9.517      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[0]  ; clk          ; clk         ; 1.000        ; 0.006      ; 9.515      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[1]  ; clk          ; clk         ; 1.000        ; -0.020     ; 9.489      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[3]  ; clk          ; clk         ; 1.000        ; -0.012     ; 9.497      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[4]  ; clk          ; clk         ; 1.000        ; -0.012     ; 9.497      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[5]  ; clk          ; clk         ; 1.000        ; -0.012     ; 9.497      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 9.488      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[7]  ; clk          ; clk         ; 1.000        ; -0.012     ; 9.497      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[8]  ; clk          ; clk         ; 1.000        ; -0.012     ; 9.497      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[10] ; clk          ; clk         ; 1.000        ; -0.012     ; 9.497      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[11] ; clk          ; clk         ; 1.000        ; -0.012     ; 9.497      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[12] ; clk          ; clk         ; 1.000        ; -0.012     ; 9.497      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[13] ; clk          ; clk         ; 1.000        ; -0.012     ; 9.497      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[14] ; clk          ; clk         ; 1.000        ; -0.012     ; 9.497      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[15] ; clk          ; clk         ; 1.000        ; -0.021     ; 9.488      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[16] ; clk          ; clk         ; 1.000        ; -0.020     ; 9.489      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[17] ; clk          ; clk         ; 1.000        ; -0.020     ; 9.489      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[18] ; clk          ; clk         ; 1.000        ; -0.020     ; 9.489      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[19] ; clk          ; clk         ; 1.000        ; -0.021     ; 9.488      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[20] ; clk          ; clk         ; 1.000        ; -0.021     ; 9.488      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[21] ; clk          ; clk         ; 1.000        ; -0.021     ; 9.488      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[22] ; clk          ; clk         ; 1.000        ; -0.021     ; 9.488      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[23] ; clk          ; clk         ; 1.000        ; -0.021     ; 9.488      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[24] ; clk          ; clk         ; 1.000        ; -0.021     ; 9.488      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[25] ; clk          ; clk         ; 1.000        ; -0.021     ; 9.488      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[26] ; clk          ; clk         ; 1.000        ; -0.021     ; 9.488      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[27] ; clk          ; clk         ; 1.000        ; -0.020     ; 9.489      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[28] ; clk          ; clk         ; 1.000        ; -0.020     ; 9.489      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[29] ; clk          ; clk         ; 1.000        ; -0.020     ; 9.489      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[30] ; clk          ; clk         ; 1.000        ; -0.020     ; 9.489      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[31] ; clk          ; clk         ; 1.000        ; -0.020     ; 9.489      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[2]  ; clk          ; clk         ; 1.000        ; -0.012     ; 9.497      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[9]  ; clk          ; clk         ; 1.000        ; -0.020     ; 9.489      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[0]  ; clk          ; clk         ; 1.000        ; -0.012     ; 9.497      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[8]  ; clk          ; clk         ; 1.000        ; -0.009     ; 9.500      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 9.502      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[6]  ; clk          ; clk         ; 1.000        ; -0.009     ; 9.500      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[4]  ; clk          ; clk         ; 1.000        ; -0.009     ; 9.500      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[3]  ; clk          ; clk         ; 1.000        ; -0.007     ; 9.502      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[5]  ; clk          ; clk         ; 1.000        ; -0.009     ; 9.500      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[2]  ; clk          ; clk         ; 1.000        ; -0.009     ; 9.500      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 9.502      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 9.502      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[11] ; clk          ; clk         ; 1.000        ; -0.007     ; 9.502      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[12] ; clk          ; clk         ; 1.000        ; -0.007     ; 9.502      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[13] ; clk          ; clk         ; 1.000        ; -0.007     ; 9.502      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[14] ; clk          ; clk         ; 1.000        ; -0.007     ; 9.502      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[15] ; clk          ; clk         ; 1.000        ; -0.007     ; 9.502      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[16] ; clk          ; clk         ; 1.000        ; -0.013     ; 9.496      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[17] ; clk          ; clk         ; 1.000        ; -0.013     ; 9.496      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[18] ; clk          ; clk         ; 1.000        ; -0.013     ; 9.496      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[19] ; clk          ; clk         ; 1.000        ; -0.013     ; 9.496      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[20] ; clk          ; clk         ; 1.000        ; -0.013     ; 9.496      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[21] ; clk          ; clk         ; 1.000        ; -0.013     ; 9.496      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[22] ; clk          ; clk         ; 1.000        ; -0.013     ; 9.496      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[23] ; clk          ; clk         ; 1.000        ; -0.013     ; 9.496      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[24] ; clk          ; clk         ; 1.000        ; -0.013     ; 9.496      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[25] ; clk          ; clk         ; 1.000        ; -0.013     ; 9.496      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[26] ; clk          ; clk         ; 1.000        ; -0.013     ; 9.496      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[27] ; clk          ; clk         ; 1.000        ; -0.007     ; 9.502      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[28] ; clk          ; clk         ; 1.000        ; -0.007     ; 9.502      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[29] ; clk          ; clk         ; 1.000        ; -0.013     ; 9.496      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[30] ; clk          ; clk         ; 1.000        ; -0.007     ; 9.502      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[1]  ; clk          ; clk         ; 1.000        ; -0.007     ; 9.502      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[31] ; clk          ; clk         ; 1.000        ; -0.009     ; 9.500      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[0]  ; clk          ; clk         ; 1.000        ; -0.009     ; 9.500      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Ymin[8]  ; clk          ; clk         ; 1.000        ; 0.011      ; 9.520      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Ymin[9]  ; clk          ; clk         ; 1.000        ; 0.011      ; 9.520      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Ymin[11] ; clk          ; clk         ; 1.000        ; 0.011      ; 9.520      ;
; -8.473 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Ymin[12] ; clk          ; clk         ; 1.000        ; 0.011      ; 9.520      ;
+--------+----------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                                         ;
+-------+----------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.849 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[26]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.136      ;
; 2.849 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[29]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.136      ;
; 2.849 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[28]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.136      ;
; 2.849 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[27]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.136      ;
; 2.849 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[25]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.136      ;
; 2.849 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[23]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.136      ;
; 2.849 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[24]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.136      ;
; 2.849 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|y_delta_reg[8]                              ; clk          ; clk         ; 0.000        ; 0.021      ; 3.136      ;
; 2.849 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[30]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.136      ;
; 2.849 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[31]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.136      ;
; 2.880 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[26]                               ; clk          ; clk         ; 0.000        ; -0.004     ; 3.142      ;
; 2.880 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[29]                               ; clk          ; clk         ; 0.000        ; -0.004     ; 3.142      ;
; 2.880 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[28]                               ; clk          ; clk         ; 0.000        ; -0.004     ; 3.142      ;
; 2.880 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[27]                               ; clk          ; clk         ; 0.000        ; -0.004     ; 3.142      ;
; 2.880 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[25]                               ; clk          ; clk         ; 0.000        ; -0.004     ; 3.142      ;
; 2.880 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[23]                               ; clk          ; clk         ; 0.000        ; -0.004     ; 3.142      ;
; 2.880 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[24]                               ; clk          ; clk         ; 0.000        ; -0.004     ; 3.142      ;
; 2.880 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|y_delta_reg[8]                              ; clk          ; clk         ; 0.000        ; -0.004     ; 3.142      ;
; 2.880 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[30]                               ; clk          ; clk         ; 0.000        ; -0.004     ; 3.142      ;
; 2.880 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[31]                               ; clk          ; clk         ; 0.000        ; -0.004     ; 3.142      ;
; 2.963 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[26]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.250      ;
; 2.963 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[29]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.250      ;
; 2.963 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[28]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.250      ;
; 2.963 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[27]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.250      ;
; 2.963 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[25]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.250      ;
; 2.963 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[23]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.250      ;
; 2.963 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[24]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.250      ;
; 2.963 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|y_delta_reg[8]                              ; clk          ; clk         ; 0.000        ; 0.021      ; 3.250      ;
; 2.963 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[30]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.250      ;
; 2.963 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[31]                               ; clk          ; clk         ; 0.000        ; 0.021      ; 3.250      ;
; 3.055 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[23]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.340      ;
; 3.055 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[24]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.340      ;
; 3.055 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[25]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.340      ;
; 3.055 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[26]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.340      ;
; 3.055 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[27]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.340      ;
; 3.055 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[28]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.340      ;
; 3.055 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[30]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.340      ;
; 3.055 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[31]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.340      ;
; 3.055 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[29]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.340      ;
; 3.060 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[26]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.321      ;
; 3.060 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[29]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.321      ;
; 3.060 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[28]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.321      ;
; 3.060 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[27]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.321      ;
; 3.060 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[25]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.321      ;
; 3.060 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[23]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.321      ;
; 3.060 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[24]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.321      ;
; 3.060 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|y_delta_reg[8]                              ; clk          ; clk         ; 0.000        ; -0.005     ; 3.321      ;
; 3.060 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[30]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.321      ;
; 3.060 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[31]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.321      ;
; 3.086 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[23]                               ; clk          ; clk         ; 0.000        ; -0.006     ; 3.346      ;
; 3.086 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[24]                               ; clk          ; clk         ; 0.000        ; -0.006     ; 3.346      ;
; 3.086 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[25]                               ; clk          ; clk         ; 0.000        ; -0.006     ; 3.346      ;
; 3.086 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[26]                               ; clk          ; clk         ; 0.000        ; -0.006     ; 3.346      ;
; 3.086 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[27]                               ; clk          ; clk         ; 0.000        ; -0.006     ; 3.346      ;
; 3.086 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[28]                               ; clk          ; clk         ; 0.000        ; -0.006     ; 3.346      ;
; 3.086 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[30]                               ; clk          ; clk         ; 0.000        ; -0.006     ; 3.346      ;
; 3.086 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[31]                               ; clk          ; clk         ; 0.000        ; -0.006     ; 3.346      ;
; 3.086 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[29]                               ; clk          ; clk         ; 0.000        ; -0.006     ; 3.346      ;
; 3.169 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[23]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.454      ;
; 3.169 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[24]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.454      ;
; 3.169 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[25]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.454      ;
; 3.169 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[26]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.454      ;
; 3.169 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[27]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.454      ;
; 3.169 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[28]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.454      ;
; 3.169 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[30]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.454      ;
; 3.169 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[31]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.454      ;
; 3.169 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[29]                               ; clk          ; clk         ; 0.000        ; 0.019      ; 3.454      ;
; 3.219 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[26]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.480      ;
; 3.219 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[29]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.480      ;
; 3.219 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[28]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.480      ;
; 3.219 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[27]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.480      ;
; 3.219 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[25]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.480      ;
; 3.219 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[23]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.480      ;
; 3.219 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[24]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.480      ;
; 3.219 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|y_delta_reg[8]                              ; clk          ; clk         ; 0.000        ; -0.005     ; 3.480      ;
; 3.219 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[30]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.480      ;
; 3.219 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[31]                               ; clk          ; clk         ; 0.000        ; -0.005     ; 3.480      ;
; 3.222 ; debounce:inst_debounce|state_reg.wait1 ; score_gen:inst_score_gen|Blue_Win                          ; clk          ; clk         ; 0.000        ; -0.025     ; 3.463      ;
; 3.222 ; debounce:inst_debounce|state_reg.wait1 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[0] ; clk          ; clk         ; 0.000        ; -0.025     ; 3.463      ;
; 3.222 ; debounce:inst_debounce|state_reg.wait1 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[3] ; clk          ; clk         ; 0.000        ; -0.025     ; 3.463      ;
; 3.222 ; debounce:inst_debounce|state_reg.wait1 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[1] ; clk          ; clk         ; 0.000        ; -0.025     ; 3.463      ;
; 3.222 ; debounce:inst_debounce|state_reg.wait1 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[2] ; clk          ; clk         ; 0.000        ; -0.025     ; 3.463      ;
; 3.222 ; debounce:inst_debounce|state_reg.wait1 ; score_gen:inst_score_gen|Green_Win                         ; clk          ; clk         ; 0.000        ; -0.025     ; 3.463      ;
; 3.223 ; debounce:inst_debounce|state_reg.wait1 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[0] ; clk          ; clk         ; 0.000        ; -0.024     ; 3.465      ;
; 3.223 ; debounce:inst_debounce|state_reg.wait1 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[2] ; clk          ; clk         ; 0.000        ; -0.024     ; 3.465      ;
; 3.223 ; debounce:inst_debounce|state_reg.wait1 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[1] ; clk          ; clk         ; 0.000        ; -0.024     ; 3.465      ;
; 3.223 ; debounce:inst_debounce|state_reg.wait1 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[3] ; clk          ; clk         ; 0.000        ; -0.024     ; 3.465      ;
; 3.266 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[23]                               ; clk          ; clk         ; 0.000        ; -0.007     ; 3.525      ;
; 3.266 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[24]                               ; clk          ; clk         ; 0.000        ; -0.007     ; 3.525      ;
; 3.266 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[25]                               ; clk          ; clk         ; 0.000        ; -0.007     ; 3.525      ;
; 3.266 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[26]                               ; clk          ; clk         ; 0.000        ; -0.007     ; 3.525      ;
; 3.266 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[27]                               ; clk          ; clk         ; 0.000        ; -0.007     ; 3.525      ;
; 3.266 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[28]                               ; clk          ; clk         ; 0.000        ; -0.007     ; 3.525      ;
; 3.266 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[30]                               ; clk          ; clk         ; 0.000        ; -0.007     ; 3.525      ;
; 3.266 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[31]                               ; clk          ; clk         ; 0.000        ; -0.007     ; 3.525      ;
; 3.266 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[29]                               ; clk          ; clk         ; 0.000        ; -0.007     ; 3.525      ;
; 3.335 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|y_dir                                       ; clk          ; clk         ; 0.000        ; 0.019      ; 3.620      ;
; 3.339 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[18]                               ; clk          ; clk         ; 0.000        ; 0.024      ; 3.629      ;
; 3.339 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[21]                               ; clk          ; clk         ; 0.000        ; 0.024      ; 3.629      ;
; 3.339 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[20]                               ; clk          ; clk         ; 0.000        ; 0.024      ; 3.629      ;
+-------+----------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[17]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[17]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[18]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[18]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[19]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[19]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[20]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[20]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|state_reg.one   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|state_reg.one   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|state_reg.wait0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|state_reg.wait0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|state_reg.wait1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|state_reg.wait1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|state_reg.zero  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|state_reg.zero  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[24]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[24]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[25]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[25]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[26]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[26]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[27]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[27]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[28]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[28]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[29]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[29]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[30]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[30]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[31]         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; KEY[*]     ; clk        ; 12.528 ; 12.528 ; Rise       ; clk             ;
;  KEY[3]    ; clk        ; 12.528 ; 12.528 ; Rise       ; clk             ;
; pad0_Rx    ; clk        ; 7.292  ; 7.292  ; Rise       ; clk             ;
; pad0_Rx_EN ; clk        ; 6.156  ; 6.156  ; Rise       ; clk             ;
; pad0_Ry    ; clk        ; 5.959  ; 5.959  ; Rise       ; clk             ;
; pad0_Ry_EN ; clk        ; 5.816  ; 5.816  ; Rise       ; clk             ;
; pad1_Rx    ; clk        ; 8.084  ; 8.084  ; Rise       ; clk             ;
; pad1_Rx_EN ; clk        ; 6.844  ; 6.844  ; Rise       ; clk             ;
; pad1_Ry    ; clk        ; 6.707  ; 6.707  ; Rise       ; clk             ;
; pad1_Ry_EN ; clk        ; 6.455  ; 6.455  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; KEY[*]     ; clk        ; -5.265 ; -5.265 ; Rise       ; clk             ;
;  KEY[3]    ; clk        ; -5.265 ; -5.265 ; Rise       ; clk             ;
; pad0_Rx    ; clk        ; -4.902 ; -4.902 ; Rise       ; clk             ;
; pad0_Rx_EN ; clk        ; -5.911 ; -5.911 ; Rise       ; clk             ;
; pad0_Ry    ; clk        ; -3.948 ; -3.948 ; Rise       ; clk             ;
; pad0_Ry_EN ; clk        ; -5.275 ; -5.275 ; Rise       ; clk             ;
; pad1_Rx    ; clk        ; -4.988 ; -4.988 ; Rise       ; clk             ;
; pad1_Rx_EN ; clk        ; -6.281 ; -6.281 ; Rise       ; clk             ;
; pad1_Ry    ; clk        ; -4.303 ; -4.303 ; Rise       ; clk             ;
; pad1_Ry_EN ; clk        ; -5.926 ; -5.926 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDG[*]   ; clk        ; 9.358  ; 9.358  ; Rise       ; clk             ;
;  LEDG[0]  ; clk        ; 9.351  ; 9.351  ; Rise       ; clk             ;
;  LEDG[1]  ; clk        ; 9.358  ; 9.358  ; Rise       ; clk             ;
; VGA_B[*]  ; clk        ; 7.882  ; 7.882  ; Rise       ; clk             ;
;  VGA_B[0] ; clk        ; 7.770  ; 7.770  ; Rise       ; clk             ;
;  VGA_B[1] ; clk        ; 7.802  ; 7.802  ; Rise       ; clk             ;
;  VGA_B[2] ; clk        ; 7.491  ; 7.491  ; Rise       ; clk             ;
;  VGA_B[3] ; clk        ; 7.811  ; 7.811  ; Rise       ; clk             ;
;  VGA_B[4] ; clk        ; 7.882  ; 7.882  ; Rise       ; clk             ;
;  VGA_B[5] ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
;  VGA_B[6] ; clk        ; 7.808  ; 7.808  ; Rise       ; clk             ;
;  VGA_B[7] ; clk        ; 7.825  ; 7.825  ; Rise       ; clk             ;
;  VGA_B[8] ; clk        ; 7.757  ; 7.757  ; Rise       ; clk             ;
;  VGA_B[9] ; clk        ; 7.804  ; 7.804  ; Rise       ; clk             ;
; VGA_BLANK ; clk        ; 12.501 ; 12.501 ; Rise       ; clk             ;
; VGA_CLK   ; clk        ; 8.934  ; 8.934  ; Rise       ; clk             ;
; VGA_G[*]  ; clk        ; 7.790  ; 7.790  ; Rise       ; clk             ;
;  VGA_G[0] ; clk        ; 7.363  ; 7.363  ; Rise       ; clk             ;
;  VGA_G[1] ; clk        ; 7.790  ; 7.790  ; Rise       ; clk             ;
;  VGA_G[2] ; clk        ; 7.577  ; 7.577  ; Rise       ; clk             ;
;  VGA_G[3] ; clk        ; 7.587  ; 7.587  ; Rise       ; clk             ;
;  VGA_G[4] ; clk        ; 7.579  ; 7.579  ; Rise       ; clk             ;
;  VGA_G[5] ; clk        ; 7.368  ; 7.368  ; Rise       ; clk             ;
;  VGA_G[6] ; clk        ; 7.497  ; 7.497  ; Rise       ; clk             ;
;  VGA_G[7] ; clk        ; 7.483  ; 7.483  ; Rise       ; clk             ;
;  VGA_G[8] ; clk        ; 7.616  ; 7.616  ; Rise       ; clk             ;
;  VGA_G[9] ; clk        ; 7.498  ; 7.498  ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 9.341  ; 9.341  ; Rise       ; clk             ;
; VGA_R[*]  ; clk        ; 7.844  ; 7.844  ; Rise       ; clk             ;
;  VGA_R[0] ; clk        ; 7.806  ; 7.806  ; Rise       ; clk             ;
;  VGA_R[1] ; clk        ; 7.844  ; 7.844  ; Rise       ; clk             ;
;  VGA_R[2] ; clk        ; 7.674  ; 7.674  ; Rise       ; clk             ;
;  VGA_R[3] ; clk        ; 7.532  ; 7.532  ; Rise       ; clk             ;
;  VGA_R[4] ; clk        ; 7.276  ; 7.276  ; Rise       ; clk             ;
;  VGA_R[5] ; clk        ; 7.613  ; 7.613  ; Rise       ; clk             ;
;  VGA_R[6] ; clk        ; 7.273  ; 7.273  ; Rise       ; clk             ;
;  VGA_R[7] ; clk        ; 7.300  ; 7.300  ; Rise       ; clk             ;
;  VGA_R[8] ; clk        ; 7.340  ; 7.340  ; Rise       ; clk             ;
;  VGA_R[9] ; clk        ; 7.270  ; 7.270  ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 8.642  ; 8.642  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDG[*]   ; clk        ; 9.351  ; 9.351  ; Rise       ; clk             ;
;  LEDG[0]  ; clk        ; 9.351  ; 9.351  ; Rise       ; clk             ;
;  LEDG[1]  ; clk        ; 9.358  ; 9.358  ; Rise       ; clk             ;
; VGA_B[*]  ; clk        ; 7.491  ; 7.491  ; Rise       ; clk             ;
;  VGA_B[0] ; clk        ; 7.770  ; 7.770  ; Rise       ; clk             ;
;  VGA_B[1] ; clk        ; 7.802  ; 7.802  ; Rise       ; clk             ;
;  VGA_B[2] ; clk        ; 7.491  ; 7.491  ; Rise       ; clk             ;
;  VGA_B[3] ; clk        ; 7.811  ; 7.811  ; Rise       ; clk             ;
;  VGA_B[4] ; clk        ; 7.882  ; 7.882  ; Rise       ; clk             ;
;  VGA_B[5] ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
;  VGA_B[6] ; clk        ; 7.808  ; 7.808  ; Rise       ; clk             ;
;  VGA_B[7] ; clk        ; 7.825  ; 7.825  ; Rise       ; clk             ;
;  VGA_B[8] ; clk        ; 7.757  ; 7.757  ; Rise       ; clk             ;
;  VGA_B[9] ; clk        ; 7.804  ; 7.804  ; Rise       ; clk             ;
; VGA_BLANK ; clk        ; 11.610 ; 11.610 ; Rise       ; clk             ;
; VGA_CLK   ; clk        ; 8.934  ; 8.934  ; Rise       ; clk             ;
; VGA_G[*]  ; clk        ; 7.363  ; 7.363  ; Rise       ; clk             ;
;  VGA_G[0] ; clk        ; 7.363  ; 7.363  ; Rise       ; clk             ;
;  VGA_G[1] ; clk        ; 7.790  ; 7.790  ; Rise       ; clk             ;
;  VGA_G[2] ; clk        ; 7.577  ; 7.577  ; Rise       ; clk             ;
;  VGA_G[3] ; clk        ; 7.587  ; 7.587  ; Rise       ; clk             ;
;  VGA_G[4] ; clk        ; 7.579  ; 7.579  ; Rise       ; clk             ;
;  VGA_G[5] ; clk        ; 7.368  ; 7.368  ; Rise       ; clk             ;
;  VGA_G[6] ; clk        ; 7.497  ; 7.497  ; Rise       ; clk             ;
;  VGA_G[7] ; clk        ; 7.483  ; 7.483  ; Rise       ; clk             ;
;  VGA_G[8] ; clk        ; 7.616  ; 7.616  ; Rise       ; clk             ;
;  VGA_G[9] ; clk        ; 7.498  ; 7.498  ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 9.341  ; 9.341  ; Rise       ; clk             ;
; VGA_R[*]  ; clk        ; 7.270  ; 7.270  ; Rise       ; clk             ;
;  VGA_R[0] ; clk        ; 7.806  ; 7.806  ; Rise       ; clk             ;
;  VGA_R[1] ; clk        ; 7.844  ; 7.844  ; Rise       ; clk             ;
;  VGA_R[2] ; clk        ; 7.674  ; 7.674  ; Rise       ; clk             ;
;  VGA_R[3] ; clk        ; 7.532  ; 7.532  ; Rise       ; clk             ;
;  VGA_R[4] ; clk        ; 7.276  ; 7.276  ; Rise       ; clk             ;
;  VGA_R[5] ; clk        ; 7.613  ; 7.613  ; Rise       ; clk             ;
;  VGA_R[6] ; clk        ; 7.273  ; 7.273  ; Rise       ; clk             ;
;  VGA_R[7] ; clk        ; 7.300  ; 7.300  ; Rise       ; clk             ;
;  VGA_R[8] ; clk        ; 7.340  ; 7.340  ; Rise       ; clk             ;
;  VGA_R[9] ; clk        ; 7.270  ; 7.270  ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 8.642  ; 8.642  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -24.447 ; -2149.976     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.699 ; -809.880      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.375 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -382.380              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                          ;
+---------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -24.447 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.475     ;
; -24.446 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.474     ;
; -24.445 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.473     ;
; -24.438 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.466     ;
; -24.436 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.464     ;
; -24.387 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|R_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.415     ;
; -24.386 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.414     ;
; -24.385 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|R_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.413     ;
; -24.378 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.406     ;
; -24.376 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.404     ;
; -24.369 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|R_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.397     ;
; -24.368 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.396     ;
; -24.367 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|R_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.395     ;
; -24.360 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.388     ;
; -24.358 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.386     ;
; -24.341 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|R_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.369     ;
; -24.340 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.368     ;
; -24.339 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|R_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.367     ;
; -24.332 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.360     ;
; -24.330 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.358     ;
; -24.303 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|R_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.331     ;
; -24.302 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|G_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.330     ;
; -24.301 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|R_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.329     ;
; -24.294 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|G_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.322     ;
; -24.292 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|B_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.320     ;
; -24.273 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[4] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.302     ;
; -24.271 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[3] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.300     ;
; -24.264 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[2] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.293     ;
; -24.256 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.284     ;
; -24.254 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.282     ;
; -24.254 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.282     ;
; -24.225 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[5] ; clk          ; clk         ; 1.000        ; -0.006     ; 25.251     ;
; -24.224 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 25.250     ;
; -24.223 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[8] ; clk          ; clk         ; 1.000        ; -0.009     ; 25.246     ;
; -24.222 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[7] ; clk          ; clk         ; 1.000        ; -0.011     ; 25.243     ;
; -24.221 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[9] ; clk          ; clk         ; 1.000        ; -0.011     ; 25.242     ;
; -24.220 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[5] ; clk          ; clk         ; 1.000        ; -0.006     ; 25.246     ;
; -24.220 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[8] ; clk          ; clk         ; 1.000        ; -0.011     ; 25.241     ;
; -24.219 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[9] ; clk          ; clk         ; 1.000        ; -0.009     ; 25.242     ;
; -24.213 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[4] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.242     ;
; -24.211 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[3] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.240     ;
; -24.206 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.234     ;
; -24.204 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[2] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.233     ;
; -24.196 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.224     ;
; -24.195 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[4] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.224     ;
; -24.194 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.222     ;
; -24.194 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.222     ;
; -24.193 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[3] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.222     ;
; -24.186 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[2] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.215     ;
; -24.178 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.206     ;
; -24.176 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.204     ;
; -24.176 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.204     ;
; -24.169 ; vga_sync:inst|h_count_reg[7] ; video_mux:inst_video_mux|R_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.197     ;
; -24.168 ; vga_sync:inst|h_count_reg[7] ; video_mux:inst_video_mux|G_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.196     ;
; -24.167 ; vga_sync:inst|h_count_reg[7] ; video_mux:inst_video_mux|R_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.195     ;
; -24.167 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[4] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.196     ;
; -24.165 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[3] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.194     ;
; -24.165 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[5] ; clk          ; clk         ; 1.000        ; -0.006     ; 25.191     ;
; -24.164 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 25.190     ;
; -24.163 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[8] ; clk          ; clk         ; 1.000        ; -0.009     ; 25.186     ;
; -24.162 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[7] ; clk          ; clk         ; 1.000        ; -0.011     ; 25.183     ;
; -24.161 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[9] ; clk          ; clk         ; 1.000        ; -0.011     ; 25.182     ;
; -24.160 ; vga_sync:inst|h_count_reg[7] ; video_mux:inst_video_mux|G_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.188     ;
; -24.160 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[5] ; clk          ; clk         ; 1.000        ; -0.006     ; 25.186     ;
; -24.160 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|G_reg[8] ; clk          ; clk         ; 1.000        ; -0.011     ; 25.181     ;
; -24.159 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[9] ; clk          ; clk         ; 1.000        ; -0.009     ; 25.182     ;
; -24.158 ; vga_sync:inst|h_count_reg[7] ; video_mux:inst_video_mux|B_reg[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.186     ;
; -24.158 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[2] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.187     ;
; -24.150 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[1] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.178     ;
; -24.148 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.176     ;
; -24.148 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.176     ;
; -24.147 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[5] ; clk          ; clk         ; 1.000        ; -0.006     ; 25.173     ;
; -24.146 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 25.172     ;
; -24.146 ; vga_sync:inst|h_count_reg[3] ; video_mux:inst_video_mux|B_reg[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.174     ;
; -24.145 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[8] ; clk          ; clk         ; 1.000        ; -0.009     ; 25.168     ;
; -24.144 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[7] ; clk          ; clk         ; 1.000        ; -0.011     ; 25.165     ;
; -24.143 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[7] ; clk          ; clk         ; 1.000        ; -0.010     ; 25.165     ;
; -24.143 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[6] ; clk          ; clk         ; 1.000        ; -0.010     ; 25.165     ;
; -24.143 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[5] ; clk          ; clk         ; 1.000        ; -0.010     ; 25.165     ;
; -24.143 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[9] ; clk          ; clk         ; 1.000        ; -0.011     ; 25.164     ;
; -24.142 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[8] ; clk          ; clk         ; 1.000        ; -0.010     ; 25.164     ;
; -24.142 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[4] ; clk          ; clk         ; 1.000        ; -0.010     ; 25.164     ;
; -24.142 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[5] ; clk          ; clk         ; 1.000        ; -0.006     ; 25.168     ;
; -24.142 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|G_reg[8] ; clk          ; clk         ; 1.000        ; -0.011     ; 25.163     ;
; -24.141 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[9] ; clk          ; clk         ; 1.000        ; -0.010     ; 25.163     ;
; -24.141 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[3] ; clk          ; clk         ; 1.000        ; -0.010     ; 25.163     ;
; -24.141 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|R_reg[2] ; clk          ; clk         ; 1.000        ; -0.010     ; 25.163     ;
; -24.141 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[9] ; clk          ; clk         ; 1.000        ; -0.009     ; 25.164     ;
; -24.136 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|B_reg[2] ; clk          ; clk         ; 1.000        ; -0.012     ; 25.156     ;
; -24.129 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|G_reg[4] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.158     ;
; -24.128 ; vga_sync:inst|h_count_reg[2] ; video_mux:inst_video_mux|G_reg[6] ; clk          ; clk         ; 1.000        ; -0.012     ; 25.148     ;
; -24.128 ; vga_sync:inst|h_count_reg[4] ; video_mux:inst_video_mux|B_reg[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 25.156     ;
; -24.127 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|G_reg[3] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.156     ;
; -24.120 ; vga_sync:inst|h_count_reg[6] ; video_mux:inst_video_mux|G_reg[2] ; clk          ; clk         ; 1.000        ; -0.003     ; 25.149     ;
; -24.119 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[5] ; clk          ; clk         ; 1.000        ; -0.006     ; 25.145     ;
; -24.118 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[6] ; clk          ; clk         ; 1.000        ; -0.006     ; 25.144     ;
; -24.117 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[8] ; clk          ; clk         ; 1.000        ; -0.009     ; 25.140     ;
; -24.116 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[7] ; clk          ; clk         ; 1.000        ; -0.011     ; 25.137     ;
; -24.115 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|G_reg[9] ; clk          ; clk         ; 1.000        ; -0.011     ; 25.136     ;
; -24.114 ; vga_sync:inst|h_count_reg[5] ; video_mux:inst_video_mux|B_reg[5] ; clk          ; clk         ; 1.000        ; -0.006     ; 25.140     ;
+---------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; vga_sync:inst|mod2_reg                                     ; vga_sync:inst|mod2_reg                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:inst_debounce|state_reg.zero                      ; debounce:inst_debounce|state_reg.zero                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:inst_debounce|state_reg.wait0                     ; debounce:inst_debounce|state_reg.wait0                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:inst_debounce|state_reg.one                       ; debounce:inst_debounce|state_reg.one                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:inst_debounce|state_reg.wait1                     ; debounce:inst_debounce|state_reg.wait1                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|x_delta_reg[0]                              ; puck:inst_puck|x_delta_reg[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|x_delta_reg[1]                              ; puck:inst_puck|x_delta_reg[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|x_delta_reg[2]                              ; puck:inst_puck|x_delta_reg[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|x_delta_reg[3]                              ; puck:inst_puck|x_delta_reg[3]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|x_delta_reg[4]                              ; puck:inst_puck|x_delta_reg[4]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|x_delta_reg[5]                              ; puck:inst_puck|x_delta_reg[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|y_delta_reg[2]                              ; puck:inst_puck|y_delta_reg[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|y_delta_reg[5]                              ; puck:inst_puck|y_delta_reg[5]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|y_delta_reg[7]                              ; puck:inst_puck|y_delta_reg[7]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|y_delta_reg[8]                              ; puck:inst_puck|y_delta_reg[8]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|y_delta_reg[9]                              ; puck:inst_puck|y_delta_reg[9]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|y_delta_reg[6]                              ; puck:inst_puck|y_delta_reg[6]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[0] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[2] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[1] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[3] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score_gen:inst_score_gen|Blue_Win                          ; score_gen:inst_score_gen|Blue_Win                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[0] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[3] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[1] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[2] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; score_gen:inst_score_gen|Green_Win                         ; score_gen:inst_score_gen|Green_Win                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|y_delta_reg[0]                              ; puck:inst_puck|y_delta_reg[0]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; puck:inst_puck|y_delta_reg[1]                              ; puck:inst_puck|y_delta_reg[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; refresh_pad:inst_refresh_pad|contA[31]                     ; refresh_pad:inst_refresh_pad|contA[31]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; refresh_pad:inst_refresh_pad|contB[31]                     ; refresh_pad:inst_refresh_pad|contB[31]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[2] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[2] ; score_gen:inst_score_gen|Green_Win                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[1] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[3] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.255 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[0] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[0] ; score_gen:inst_score_gen|m10_counter:contador1|dig0_reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[0] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.353 ; refresh_pad:inst_refresh_pad|contB[0]                      ; refresh_pad:inst_refresh_pad|contB[0]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; refresh_pad:inst_refresh_pad|contA[0]                      ; refresh_pad:inst_refresh_pad|contA[0]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; refresh_pad:inst_refresh_pad|contA[16]                     ; refresh_pad:inst_refresh_pad|contA[16]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; refresh_pad:inst_refresh_pad|contB[16]                     ; refresh_pad:inst_refresh_pad|contB[16]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; puck:inst_puck|puck_Xmin[23]                               ; puck:inst_puck|puck_Xmin[23]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; puck:inst_puck|puck_Ymin[7]                                ; puck:inst_puck|puck_Ymin[7]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; puck:inst_puck|puck_Ymin[2]                                ; puck:inst_puck|puck_Ymin[2]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; refresh_pad:inst_refresh_pad|contB[1]                      ; refresh_pad:inst_refresh_pad|contB[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; puck:inst_puck|puck_Xmin[8]                                ; puck:inst_puck|puck_Xmin[8]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; puck:inst_puck|puck_Ymin[6]                                ; puck:inst_puck|puck_Ymin[6]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; refresh_pad:inst_refresh_pad|contB[2]                      ; refresh_pad:inst_refresh_pad|contB[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; puck:inst_puck|puck_Xmin[11]                               ; puck:inst_puck|puck_Xmin[11]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; puck:inst_puck|puck_Xmin[18]                               ; puck:inst_puck|puck_Xmin[18]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; puck:inst_puck|puck_Xmin[7]                                ; puck:inst_puck|puck_Xmin[7]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; refresh_pad:inst_refresh_pad|contA[1]                      ; refresh_pad:inst_refresh_pad|contA[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; refresh_pad:inst_refresh_pad|contA[17]                     ; refresh_pad:inst_refresh_pad|contA[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; refresh_pad:inst_refresh_pad|contB[17]                     ; refresh_pad:inst_refresh_pad|contB[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; puck:inst_puck|puck_Ymin[8]                                ; puck:inst_puck|puck_Ymin[8]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; refresh_pad:inst_refresh_pad|contA[2]                      ; refresh_pad:inst_refresh_pad|contA[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; refresh_pad:inst_refresh_pad|contA[9]                      ; refresh_pad:inst_refresh_pad|contA[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; refresh_pad:inst_refresh_pad|contA[11]                     ; refresh_pad:inst_refresh_pad|contA[11]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; refresh_pad:inst_refresh_pad|contA[18]                     ; refresh_pad:inst_refresh_pad|contA[18]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; refresh_pad:inst_refresh_pad|contA[25]                     ; refresh_pad:inst_refresh_pad|contA[25]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; refresh_pad:inst_refresh_pad|contA[27]                     ; refresh_pad:inst_refresh_pad|contA[27]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; refresh_pad:inst_refresh_pad|contB[9]                      ; refresh_pad:inst_refresh_pad|contB[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; refresh_pad:inst_refresh_pad|contB[11]                     ; refresh_pad:inst_refresh_pad|contB[11]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; refresh_pad:inst_refresh_pad|contB[18]                     ; refresh_pad:inst_refresh_pad|contB[18]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; refresh_pad:inst_refresh_pad|contB[25]                     ; refresh_pad:inst_refresh_pad|contB[25]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; refresh_pad:inst_refresh_pad|contB[27]                     ; refresh_pad:inst_refresh_pad|contB[27]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; puck:inst_puck|puck_Ymin[18]                               ; puck:inst_puck|puck_Ymin[18]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; puck:inst_puck|puck_Ymin[16]                               ; puck:inst_puck|puck_Ymin[16]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contA[4]                      ; refresh_pad:inst_refresh_pad|contA[4]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contA[7]                      ; refresh_pad:inst_refresh_pad|contA[7]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contA[13]                     ; refresh_pad:inst_refresh_pad|contA[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contA[14]                     ; refresh_pad:inst_refresh_pad|contA[14]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contA[15]                     ; refresh_pad:inst_refresh_pad|contA[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contA[20]                     ; refresh_pad:inst_refresh_pad|contA[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contA[23]                     ; refresh_pad:inst_refresh_pad|contA[23]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contA[29]                     ; refresh_pad:inst_refresh_pad|contA[29]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contA[30]                     ; refresh_pad:inst_refresh_pad|contA[30]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contB[4]                      ; refresh_pad:inst_refresh_pad|contB[4]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contB[7]                      ; refresh_pad:inst_refresh_pad|contB[7]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contB[13]                     ; refresh_pad:inst_refresh_pad|contB[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contB[14]                     ; refresh_pad:inst_refresh_pad|contB[14]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contB[15]                     ; refresh_pad:inst_refresh_pad|contB[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contB[20]                     ; refresh_pad:inst_refresh_pad|contB[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contB[23]                     ; refresh_pad:inst_refresh_pad|contB[23]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contB[29]                     ; refresh_pad:inst_refresh_pad|contB[29]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; refresh_pad:inst_refresh_pad|contB[30]                     ; refresh_pad:inst_refresh_pad|contB[30]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; puck:inst_puck|puck_Xmin[20]                               ; puck:inst_puck|puck_Xmin[20]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; puck:inst_puck|puck_Xmin[21]                               ; puck:inst_puck|puck_Xmin[21]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; puck:inst_puck|puck_Xmin[22]                               ; puck:inst_puck|puck_Xmin[22]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; puck:inst_puck|puck_Xmin[9]                                ; puck:inst_puck|puck_Xmin[9]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; puck:inst_puck|puck_Ymin[22]                               ; puck:inst_puck|puck_Ymin[22]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; puck:inst_puck|puck_Ymin[23]                               ; puck:inst_puck|puck_Ymin[23]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; puck:inst_puck|puck_Ymin[24]                               ; puck:inst_puck|puck_Ymin[24]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; puck:inst_puck|puck_Xmin[2]                                ; puck:inst_puck|puck_Xmin[2]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; puck:inst_puck|puck_Xmin[0]                                ; puck:inst_puck|puck_Xmin[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; puck:inst_puck|puck_Ymin[21]                               ; puck:inst_puck|puck_Ymin[21]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; puck:inst_puck|puck_Ymin[20]                               ; puck:inst_puck|puck_Ymin[20]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[3] ; score_gen:inst_score_gen|m10_counter:contador0|dig0_reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; puck:inst_puck|puck_Xmin[6]                                ; puck:inst_puck|puck_Xmin[6]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                             ;
+--------+----------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.738      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[4]  ; clk          ; clk         ; 1.000        ; 0.009      ; 4.740      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[11] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.738      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[12] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.738      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[13] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.738      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[14] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.738      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[15] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.738      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[16] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.738      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[17] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.738      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[18] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.736      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[19] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.736      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[20] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.736      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[21] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.736      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[22] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.736      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[23] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.736      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[24] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.736      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[25] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.736      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[26] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.736      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[27] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.736      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[28] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.736      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[29] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.736      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[30] ; clk          ; clk         ; 1.000        ; 0.005      ; 4.736      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[7]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.738      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[6]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.738      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[5]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.738      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[8]  ; clk          ; clk         ; 1.000        ; 0.009      ; 4.740      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[3]  ; clk          ; clk         ; 1.000        ; 0.009      ; 4.740      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[10] ; clk          ; clk         ; 1.000        ; 0.007      ; 4.738      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[31] ; clk          ; clk         ; 1.000        ; 0.009      ; 4.740      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[2]  ; clk          ; clk         ; 1.000        ; 0.009      ; 4.740      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[9]  ; clk          ; clk         ; 1.000        ; 0.009      ; 4.740      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Xmin[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.738      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[1]  ; clk          ; clk         ; 1.000        ; -0.017     ; 4.714      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[3]  ; clk          ; clk         ; 1.000        ; -0.009     ; 4.722      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[4]  ; clk          ; clk         ; 1.000        ; -0.009     ; 4.722      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[5]  ; clk          ; clk         ; 1.000        ; -0.009     ; 4.722      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[6]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.713      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[7]  ; clk          ; clk         ; 1.000        ; -0.009     ; 4.722      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[8]  ; clk          ; clk         ; 1.000        ; -0.009     ; 4.722      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[10] ; clk          ; clk         ; 1.000        ; -0.009     ; 4.722      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[11] ; clk          ; clk         ; 1.000        ; -0.009     ; 4.722      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[12] ; clk          ; clk         ; 1.000        ; -0.009     ; 4.722      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[13] ; clk          ; clk         ; 1.000        ; -0.009     ; 4.722      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[14] ; clk          ; clk         ; 1.000        ; -0.009     ; 4.722      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[15] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.713      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[16] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.714      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[17] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.714      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[18] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.714      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[19] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.713      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[20] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.713      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[21] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.713      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[22] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.713      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[23] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.713      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[24] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.713      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[25] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.713      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[26] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.713      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[27] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.714      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[28] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.714      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[29] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.714      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[30] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.714      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[31] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.714      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[2]  ; clk          ; clk         ; 1.000        ; -0.009     ; 4.722      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[9]  ; clk          ; clk         ; 1.000        ; -0.017     ; 4.714      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Xmin[0]  ; clk          ; clk         ; 1.000        ; -0.009     ; 4.722      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.723      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[7]  ; clk          ; clk         ; 1.000        ; -0.005     ; 4.726      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[6]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.723      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[4]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.723      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[3]  ; clk          ; clk         ; 1.000        ; -0.005     ; 4.726      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[5]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.723      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[2]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.723      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 4.726      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[10] ; clk          ; clk         ; 1.000        ; -0.005     ; 4.726      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[11] ; clk          ; clk         ; 1.000        ; -0.005     ; 4.726      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 4.726      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[13] ; clk          ; clk         ; 1.000        ; -0.005     ; 4.726      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[14] ; clk          ; clk         ; 1.000        ; -0.005     ; 4.726      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[15] ; clk          ; clk         ; 1.000        ; -0.005     ; 4.726      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[16] ; clk          ; clk         ; 1.000        ; -0.011     ; 4.720      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[17] ; clk          ; clk         ; 1.000        ; -0.011     ; 4.720      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[18] ; clk          ; clk         ; 1.000        ; -0.011     ; 4.720      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 4.720      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[20] ; clk          ; clk         ; 1.000        ; -0.011     ; 4.720      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[21] ; clk          ; clk         ; 1.000        ; -0.011     ; 4.720      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[22] ; clk          ; clk         ; 1.000        ; -0.011     ; 4.720      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[23] ; clk          ; clk         ; 1.000        ; -0.011     ; 4.720      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[24] ; clk          ; clk         ; 1.000        ; -0.011     ; 4.720      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[25] ; clk          ; clk         ; 1.000        ; -0.011     ; 4.720      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[26] ; clk          ; clk         ; 1.000        ; -0.011     ; 4.720      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[27] ; clk          ; clk         ; 1.000        ; -0.005     ; 4.726      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[28] ; clk          ; clk         ; 1.000        ; -0.005     ; 4.726      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[29] ; clk          ; clk         ; 1.000        ; -0.011     ; 4.720      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[30] ; clk          ; clk         ; 1.000        ; -0.005     ; 4.726      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[1]  ; clk          ; clk         ; 1.000        ; -0.005     ; 4.726      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[31] ; clk          ; clk         ; 1.000        ; -0.008     ; 4.723      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle0:inst_pad0|obj_Ymin[0]  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.723      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Ymin[8]  ; clk          ; clk         ; 1.000        ; 0.011      ; 4.742      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Ymin[9]  ; clk          ; clk         ; 1.000        ; 0.011      ; 4.742      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Ymin[11] ; clk          ; clk         ; 1.000        ; 0.011      ; 4.742      ;
; -3.699 ; debounce:inst_debounce|state_reg.wait0 ; paddle1:inst_pad1|obj_Ymin[12] ; clk          ; clk         ; 1.000        ; 0.011      ; 4.742      ;
+--------+----------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                            ;
+-------+----------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.375 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[26]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.547      ;
; 1.375 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[29]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.547      ;
; 1.375 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[28]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.547      ;
; 1.375 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[27]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.547      ;
; 1.375 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[25]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.547      ;
; 1.375 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[23]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.547      ;
; 1.375 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[24]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.547      ;
; 1.375 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|y_delta_reg[8] ; clk          ; clk         ; 0.000        ; 0.020      ; 1.547      ;
; 1.375 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[30]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.547      ;
; 1.375 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[31]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.547      ;
; 1.398 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[26]  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.547      ;
; 1.398 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[29]  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.547      ;
; 1.398 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[28]  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.547      ;
; 1.398 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[27]  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.547      ;
; 1.398 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[25]  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.547      ;
; 1.398 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[23]  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.547      ;
; 1.398 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[24]  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.547      ;
; 1.398 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|y_delta_reg[8] ; clk          ; clk         ; 0.000        ; -0.003     ; 1.547      ;
; 1.398 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[30]  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.547      ;
; 1.398 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Ymin[31]  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.547      ;
; 1.417 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[26]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.589      ;
; 1.417 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[29]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.589      ;
; 1.417 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[28]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.589      ;
; 1.417 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[27]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.589      ;
; 1.417 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[25]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.589      ;
; 1.417 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[23]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.589      ;
; 1.417 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[24]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.589      ;
; 1.417 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|y_delta_reg[8] ; clk          ; clk         ; 0.000        ; 0.020      ; 1.589      ;
; 1.417 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[30]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.589      ;
; 1.417 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Ymin[31]  ; clk          ; clk         ; 0.000        ; 0.020      ; 1.589      ;
; 1.462 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[26]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.610      ;
; 1.462 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[29]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.610      ;
; 1.462 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[28]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.610      ;
; 1.462 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[27]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.610      ;
; 1.462 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[25]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.610      ;
; 1.462 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[23]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.610      ;
; 1.462 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[24]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.610      ;
; 1.462 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|y_delta_reg[8] ; clk          ; clk         ; 0.000        ; -0.004     ; 1.610      ;
; 1.462 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[30]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.610      ;
; 1.462 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Ymin[31]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.610      ;
; 1.469 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[23]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.639      ;
; 1.469 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[24]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.639      ;
; 1.469 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[25]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.639      ;
; 1.469 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[26]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.639      ;
; 1.469 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[27]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.639      ;
; 1.469 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[28]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.639      ;
; 1.469 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[30]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.639      ;
; 1.469 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[31]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.639      ;
; 1.469 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Xmin[29]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.639      ;
; 1.492 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[23]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.639      ;
; 1.492 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[24]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.639      ;
; 1.492 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[25]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.639      ;
; 1.492 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[26]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.639      ;
; 1.492 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[27]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.639      ;
; 1.492 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[28]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.639      ;
; 1.492 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[30]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.639      ;
; 1.492 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[31]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.639      ;
; 1.492 ; debounce:inst_debounce|state_reg.wait1 ; puck:inst_puck|puck_Xmin[29]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.639      ;
; 1.511 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[23]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.681      ;
; 1.511 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[24]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.681      ;
; 1.511 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[25]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.681      ;
; 1.511 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[26]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.681      ;
; 1.511 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[27]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.681      ;
; 1.511 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[28]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.681      ;
; 1.511 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[30]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.681      ;
; 1.511 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[31]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.681      ;
; 1.511 ; score_gen:inst_score_gen|Green_Win     ; puck:inst_puck|puck_Xmin[29]  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.681      ;
; 1.540 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[26]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.688      ;
; 1.540 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[29]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.688      ;
; 1.540 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[28]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.688      ;
; 1.540 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[27]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.688      ;
; 1.540 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[25]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.688      ;
; 1.540 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[23]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.688      ;
; 1.540 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[24]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.688      ;
; 1.540 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|y_delta_reg[8] ; clk          ; clk         ; 0.000        ; -0.004     ; 1.688      ;
; 1.540 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[30]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.688      ;
; 1.540 ; debounce:inst_debounce|state_reg.zero  ; puck:inst_puck|puck_Ymin[31]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.688      ;
; 1.556 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[23]  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.702      ;
; 1.556 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[24]  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.702      ;
; 1.556 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[25]  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.702      ;
; 1.556 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[26]  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.702      ;
; 1.556 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[27]  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.702      ;
; 1.556 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[28]  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.702      ;
; 1.556 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[30]  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.702      ;
; 1.556 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[31]  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.702      ;
; 1.556 ; debounce:inst_debounce|state_reg.one   ; puck:inst_puck|puck_Xmin[29]  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.702      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[18]  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[21]  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[20]  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[19]  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[11]  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[10]  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[13]  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[12]  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[22]  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[14]  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[16]  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[15]  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[17]  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
; 1.594 ; score_gen:inst_score_gen|Blue_Win      ; puck:inst_puck|puck_Ymin[9]   ; clk          ; clk         ; 0.000        ; 0.023      ; 1.769      ;
+-------+----------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[17]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[17]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[18]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[18]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[19]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[19]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[20]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[20]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|q_reg[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|q_reg[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|state_reg.one   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|state_reg.one   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|state_reg.wait0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|state_reg.wait0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|state_reg.wait1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|state_reg.wait1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:inst_debounce|state_reg.zero  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:inst_debounce|state_reg.zero  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[24]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[24]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[25]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[25]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[26]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[26]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[27]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[27]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[28]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[28]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[29]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[29]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[30]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[30]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; paddle0:inst_pad0|obj_Xmin[31]         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; KEY[*]     ; clk        ; 6.170 ; 6.170 ; Rise       ; clk             ;
;  KEY[3]    ; clk        ; 6.170 ; 6.170 ; Rise       ; clk             ;
; pad0_Rx    ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
; pad0_Rx_EN ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
; pad0_Ry    ; clk        ; 3.081 ; 3.081 ; Rise       ; clk             ;
; pad0_Ry_EN ; clk        ; 3.089 ; 3.089 ; Rise       ; clk             ;
; pad1_Rx    ; clk        ; 4.187 ; 4.187 ; Rise       ; clk             ;
; pad1_Rx_EN ; clk        ; 3.662 ; 3.662 ; Rise       ; clk             ;
; pad1_Ry    ; clk        ; 3.444 ; 3.444 ; Rise       ; clk             ;
; pad1_Ry_EN ; clk        ; 3.425 ; 3.425 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; KEY[*]     ; clk        ; -2.887 ; -2.887 ; Rise       ; clk             ;
;  KEY[3]    ; clk        ; -2.887 ; -2.887 ; Rise       ; clk             ;
; pad0_Rx    ; clk        ; -2.643 ; -2.643 ; Rise       ; clk             ;
; pad0_Rx_EN ; clk        ; -3.159 ; -3.159 ; Rise       ; clk             ;
; pad0_Ry    ; clk        ; -2.178 ; -2.178 ; Rise       ; clk             ;
; pad0_Ry_EN ; clk        ; -2.825 ; -2.825 ; Rise       ; clk             ;
; pad1_Rx    ; clk        ; -2.736 ; -2.736 ; Rise       ; clk             ;
; pad1_Rx_EN ; clk        ; -3.383 ; -3.383 ; Rise       ; clk             ;
; pad1_Ry    ; clk        ; -2.343 ; -2.343 ; Rise       ; clk             ;
; pad1_Ry_EN ; clk        ; -3.171 ; -3.171 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; clk        ; 5.206 ; 5.206 ; Rise       ; clk             ;
;  LEDG[0]  ; clk        ; 5.167 ; 5.167 ; Rise       ; clk             ;
;  LEDG[1]  ; clk        ; 5.206 ; 5.206 ; Rise       ; clk             ;
; VGA_B[*]  ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  VGA_B[0] ; clk        ; 4.305 ; 4.305 ; Rise       ; clk             ;
;  VGA_B[1] ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
;  VGA_B[2] ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  VGA_B[3] ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  VGA_B[4] ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  VGA_B[5] ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  VGA_B[6] ; clk        ; 4.342 ; 4.342 ; Rise       ; clk             ;
;  VGA_B[7] ; clk        ; 4.350 ; 4.350 ; Rise       ; clk             ;
;  VGA_B[8] ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  VGA_B[9] ; clk        ; 4.332 ; 4.332 ; Rise       ; clk             ;
; VGA_BLANK ; clk        ; 6.549 ; 6.549 ; Rise       ; clk             ;
; VGA_CLK   ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
; VGA_G[*]  ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  VGA_G[0] ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  VGA_G[1] ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  VGA_G[2] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  VGA_G[3] ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
;  VGA_G[4] ; clk        ; 4.236 ; 4.236 ; Rise       ; clk             ;
;  VGA_G[5] ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  VGA_G[6] ; clk        ; 4.168 ; 4.168 ; Rise       ; clk             ;
;  VGA_G[7] ; clk        ; 4.165 ; 4.165 ; Rise       ; clk             ;
;  VGA_G[8] ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
;  VGA_G[9] ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 5.058 ; 5.058 ; Rise       ; clk             ;
; VGA_R[*]  ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  VGA_R[0] ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
;  VGA_R[1] ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  VGA_R[2] ; clk        ; 4.281 ; 4.281 ; Rise       ; clk             ;
;  VGA_R[3] ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
;  VGA_R[4] ; clk        ; 4.094 ; 4.094 ; Rise       ; clk             ;
;  VGA_R[5] ; clk        ; 4.254 ; 4.254 ; Rise       ; clk             ;
;  VGA_R[6] ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  VGA_R[7] ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
;  VGA_R[8] ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
;  VGA_R[9] ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 4.737 ; 4.737 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; clk        ; 5.167 ; 5.167 ; Rise       ; clk             ;
;  LEDG[0]  ; clk        ; 5.167 ; 5.167 ; Rise       ; clk             ;
;  LEDG[1]  ; clk        ; 5.206 ; 5.206 ; Rise       ; clk             ;
; VGA_B[*]  ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  VGA_B[0] ; clk        ; 4.305 ; 4.305 ; Rise       ; clk             ;
;  VGA_B[1] ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
;  VGA_B[2] ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  VGA_B[3] ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  VGA_B[4] ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  VGA_B[5] ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  VGA_B[6] ; clk        ; 4.342 ; 4.342 ; Rise       ; clk             ;
;  VGA_B[7] ; clk        ; 4.350 ; 4.350 ; Rise       ; clk             ;
;  VGA_B[8] ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  VGA_B[9] ; clk        ; 4.332 ; 4.332 ; Rise       ; clk             ;
; VGA_BLANK ; clk        ; 6.111 ; 6.111 ; Rise       ; clk             ;
; VGA_CLK   ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
; VGA_G[*]  ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  VGA_G[0] ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  VGA_G[1] ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  VGA_G[2] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  VGA_G[3] ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
;  VGA_G[4] ; clk        ; 4.236 ; 4.236 ; Rise       ; clk             ;
;  VGA_G[5] ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  VGA_G[6] ; clk        ; 4.168 ; 4.168 ; Rise       ; clk             ;
;  VGA_G[7] ; clk        ; 4.165 ; 4.165 ; Rise       ; clk             ;
;  VGA_G[8] ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
;  VGA_G[9] ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 5.058 ; 5.058 ; Rise       ; clk             ;
; VGA_R[*]  ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
;  VGA_R[0] ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
;  VGA_R[1] ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  VGA_R[2] ; clk        ; 4.281 ; 4.281 ; Rise       ; clk             ;
;  VGA_R[3] ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
;  VGA_R[4] ; clk        ; 4.094 ; 4.094 ; Rise       ; clk             ;
;  VGA_R[5] ; clk        ; 4.254 ; 4.254 ; Rise       ; clk             ;
;  VGA_R[6] ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  VGA_R[7] ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
;  VGA_R[8] ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
;  VGA_R[9] ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 4.737 ; 4.737 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+-------+-----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery  ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+-----------+---------+---------------------+
; Worst-case Slack ; -56.536   ; 0.215 ; -8.473    ; 1.375   ; -1.380              ;
;  clk             ; -56.536   ; 0.215 ; -8.473    ; 1.375   ; -1.380              ;
; Design-wide TNS  ; -5214.572 ; 0.0   ; -1953.81  ; 0.0     ; -382.38             ;
;  clk             ; -5214.572 ; 0.000 ; -1953.810 ; 0.000   ; -382.380            ;
+------------------+-----------+-------+-----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; KEY[*]     ; clk        ; 12.528 ; 12.528 ; Rise       ; clk             ;
;  KEY[3]    ; clk        ; 12.528 ; 12.528 ; Rise       ; clk             ;
; pad0_Rx    ; clk        ; 7.292  ; 7.292  ; Rise       ; clk             ;
; pad0_Rx_EN ; clk        ; 6.156  ; 6.156  ; Rise       ; clk             ;
; pad0_Ry    ; clk        ; 5.959  ; 5.959  ; Rise       ; clk             ;
; pad0_Ry_EN ; clk        ; 5.816  ; 5.816  ; Rise       ; clk             ;
; pad1_Rx    ; clk        ; 8.084  ; 8.084  ; Rise       ; clk             ;
; pad1_Rx_EN ; clk        ; 6.844  ; 6.844  ; Rise       ; clk             ;
; pad1_Ry    ; clk        ; 6.707  ; 6.707  ; Rise       ; clk             ;
; pad1_Ry_EN ; clk        ; 6.455  ; 6.455  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; KEY[*]     ; clk        ; -2.887 ; -2.887 ; Rise       ; clk             ;
;  KEY[3]    ; clk        ; -2.887 ; -2.887 ; Rise       ; clk             ;
; pad0_Rx    ; clk        ; -2.643 ; -2.643 ; Rise       ; clk             ;
; pad0_Rx_EN ; clk        ; -3.159 ; -3.159 ; Rise       ; clk             ;
; pad0_Ry    ; clk        ; -2.178 ; -2.178 ; Rise       ; clk             ;
; pad0_Ry_EN ; clk        ; -2.825 ; -2.825 ; Rise       ; clk             ;
; pad1_Rx    ; clk        ; -2.736 ; -2.736 ; Rise       ; clk             ;
; pad1_Rx_EN ; clk        ; -3.383 ; -3.383 ; Rise       ; clk             ;
; pad1_Ry    ; clk        ; -2.343 ; -2.343 ; Rise       ; clk             ;
; pad1_Ry_EN ; clk        ; -3.171 ; -3.171 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDG[*]   ; clk        ; 9.358  ; 9.358  ; Rise       ; clk             ;
;  LEDG[0]  ; clk        ; 9.351  ; 9.351  ; Rise       ; clk             ;
;  LEDG[1]  ; clk        ; 9.358  ; 9.358  ; Rise       ; clk             ;
; VGA_B[*]  ; clk        ; 7.882  ; 7.882  ; Rise       ; clk             ;
;  VGA_B[0] ; clk        ; 7.770  ; 7.770  ; Rise       ; clk             ;
;  VGA_B[1] ; clk        ; 7.802  ; 7.802  ; Rise       ; clk             ;
;  VGA_B[2] ; clk        ; 7.491  ; 7.491  ; Rise       ; clk             ;
;  VGA_B[3] ; clk        ; 7.811  ; 7.811  ; Rise       ; clk             ;
;  VGA_B[4] ; clk        ; 7.882  ; 7.882  ; Rise       ; clk             ;
;  VGA_B[5] ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
;  VGA_B[6] ; clk        ; 7.808  ; 7.808  ; Rise       ; clk             ;
;  VGA_B[7] ; clk        ; 7.825  ; 7.825  ; Rise       ; clk             ;
;  VGA_B[8] ; clk        ; 7.757  ; 7.757  ; Rise       ; clk             ;
;  VGA_B[9] ; clk        ; 7.804  ; 7.804  ; Rise       ; clk             ;
; VGA_BLANK ; clk        ; 12.501 ; 12.501 ; Rise       ; clk             ;
; VGA_CLK   ; clk        ; 8.934  ; 8.934  ; Rise       ; clk             ;
; VGA_G[*]  ; clk        ; 7.790  ; 7.790  ; Rise       ; clk             ;
;  VGA_G[0] ; clk        ; 7.363  ; 7.363  ; Rise       ; clk             ;
;  VGA_G[1] ; clk        ; 7.790  ; 7.790  ; Rise       ; clk             ;
;  VGA_G[2] ; clk        ; 7.577  ; 7.577  ; Rise       ; clk             ;
;  VGA_G[3] ; clk        ; 7.587  ; 7.587  ; Rise       ; clk             ;
;  VGA_G[4] ; clk        ; 7.579  ; 7.579  ; Rise       ; clk             ;
;  VGA_G[5] ; clk        ; 7.368  ; 7.368  ; Rise       ; clk             ;
;  VGA_G[6] ; clk        ; 7.497  ; 7.497  ; Rise       ; clk             ;
;  VGA_G[7] ; clk        ; 7.483  ; 7.483  ; Rise       ; clk             ;
;  VGA_G[8] ; clk        ; 7.616  ; 7.616  ; Rise       ; clk             ;
;  VGA_G[9] ; clk        ; 7.498  ; 7.498  ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 9.341  ; 9.341  ; Rise       ; clk             ;
; VGA_R[*]  ; clk        ; 7.844  ; 7.844  ; Rise       ; clk             ;
;  VGA_R[0] ; clk        ; 7.806  ; 7.806  ; Rise       ; clk             ;
;  VGA_R[1] ; clk        ; 7.844  ; 7.844  ; Rise       ; clk             ;
;  VGA_R[2] ; clk        ; 7.674  ; 7.674  ; Rise       ; clk             ;
;  VGA_R[3] ; clk        ; 7.532  ; 7.532  ; Rise       ; clk             ;
;  VGA_R[4] ; clk        ; 7.276  ; 7.276  ; Rise       ; clk             ;
;  VGA_R[5] ; clk        ; 7.613  ; 7.613  ; Rise       ; clk             ;
;  VGA_R[6] ; clk        ; 7.273  ; 7.273  ; Rise       ; clk             ;
;  VGA_R[7] ; clk        ; 7.300  ; 7.300  ; Rise       ; clk             ;
;  VGA_R[8] ; clk        ; 7.340  ; 7.340  ; Rise       ; clk             ;
;  VGA_R[9] ; clk        ; 7.270  ; 7.270  ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 8.642  ; 8.642  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDG[*]   ; clk        ; 5.167 ; 5.167 ; Rise       ; clk             ;
;  LEDG[0]  ; clk        ; 5.167 ; 5.167 ; Rise       ; clk             ;
;  LEDG[1]  ; clk        ; 5.206 ; 5.206 ; Rise       ; clk             ;
; VGA_B[*]  ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  VGA_B[0] ; clk        ; 4.305 ; 4.305 ; Rise       ; clk             ;
;  VGA_B[1] ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
;  VGA_B[2] ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  VGA_B[3] ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  VGA_B[4] ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  VGA_B[5] ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  VGA_B[6] ; clk        ; 4.342 ; 4.342 ; Rise       ; clk             ;
;  VGA_B[7] ; clk        ; 4.350 ; 4.350 ; Rise       ; clk             ;
;  VGA_B[8] ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  VGA_B[9] ; clk        ; 4.332 ; 4.332 ; Rise       ; clk             ;
; VGA_BLANK ; clk        ; 6.111 ; 6.111 ; Rise       ; clk             ;
; VGA_CLK   ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
; VGA_G[*]  ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  VGA_G[0] ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  VGA_G[1] ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  VGA_G[2] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  VGA_G[3] ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
;  VGA_G[4] ; clk        ; 4.236 ; 4.236 ; Rise       ; clk             ;
;  VGA_G[5] ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  VGA_G[6] ; clk        ; 4.168 ; 4.168 ; Rise       ; clk             ;
;  VGA_G[7] ; clk        ; 4.165 ; 4.165 ; Rise       ; clk             ;
;  VGA_G[8] ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
;  VGA_G[9] ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
; VGA_HS    ; clk        ; 5.058 ; 5.058 ; Rise       ; clk             ;
; VGA_R[*]  ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
;  VGA_R[0] ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
;  VGA_R[1] ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  VGA_R[2] ; clk        ; 4.281 ; 4.281 ; Rise       ; clk             ;
;  VGA_R[3] ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
;  VGA_R[4] ; clk        ; 4.094 ; 4.094 ; Rise       ; clk             ;
;  VGA_R[5] ; clk        ; 4.254 ; 4.254 ; Rise       ; clk             ;
;  VGA_R[6] ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  VGA_R[7] ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
;  VGA_R[8] ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
;  VGA_R[9] ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
; VGA_VS    ; clk        ; 4.737 ; 4.737 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 189104   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 189104   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 537   ; 537  ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 43    ; 43   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 07 14:57:23 2015
Info: Command: quartus_sta air_hockey_0 -c air_hockey_0
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'air_hockey_0.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -56.536
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -56.536     -5214.572 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is -8.473
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.473     -1953.810 clk 
Info (332146): Worst-case removal slack is 2.849
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.849         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -382.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -24.447
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.447     -2149.976 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is -3.699
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.699      -809.880 clk 
Info (332146): Worst-case removal slack is 1.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.375         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -382.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 538 megabytes
    Info: Processing ended: Mon Dec 07 14:57:33 2015
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:10


