姓名：刘强

上周任务完成情况：延期
工作总结：
1.dvs采集代码已完成，说明文档未写完
2.芯片基本功能未测试


本周计划：
1.将延期的任务完成
2.训练一个网络部署在qua芯片上，测试所有核心能否正常工作


延期日期：
10.11

遇到的问题：
1.时序的保持时间和建立时间不满足
2.vivado出现关键警告，警告指向的是vivado安装路径
3.vivado仿真错误，报告LUT未连接
4.下载程序后无ILA波形
5.采集到的数据全为0

解决方案：
1.将pll的输出的3个时钟改为只输出1个，另外两个由pll输出后的时钟手动分频得到
2.在110上安装了2018版本
3.顶层输入端口综合后没有自动加IBUF，所以仿真代码不能直接用"mark_dug"的方法添加ILA探针
4.仿真频率需满足：dbg_hub >= ILA时钟 >2.5*jtag时钟，前两个时钟需为上电自启的时钟，pll输出的时钟有时可以，有时不可以
5.还在解决中，目前怀疑下载程序后不会自动复位（也就是程序一直保持在复位状态）