<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from basejump
rc: 0 (means success: 1)
should_fail: 0
tags: basejump
incdirs: /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_noc /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_misc /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_misc
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/cores/basejump_stl/bsg_cache/bsg_cache_non_blocking_pkg.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_cache/bsg_cache_non_blocking_pkg.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_cache/bsg_cache_pkg.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_cache/bsg_cache_pkg.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_misc/bsg_defines.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_misc/bsg_defines.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_misc/bsg_idiv_iterative_controller.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_misc/bsg_idiv_iterative_controller.v</a>
time_elapsed: 0.012s
ram usage: 9600 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_noc -I /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_misc -I /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_misc -e bsg_idiv_iterative_controller <a href="../../../../third_party/cores/basejump_stl/bsg_cache/bsg_cache_non_blocking_pkg.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_cache/bsg_cache_non_blocking_pkg.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_cache/bsg_cache_pkg.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_cache/bsg_cache_pkg.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_misc/bsg_defines.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_misc/bsg_defines.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_misc/bsg_idiv_iterative_controller.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_misc/bsg_idiv_iterative_controller.v</a>
proc %bsg_idiv_iterative_controller.always.308.0 (i1$ %clk_i, i1$ %signed_div_r_i, i1$ %adder_result_is_neg_i, i1$ %opA_is_neg_i, i1$ %opC_is_neg_i, i1$ %neg_ld) -&gt; (i1$ %q_neg, i1$ %r_neg, i1$ %add_neg_last) {
0:
    br %init
init:
    %clk_i1 = prb i1$ %clk_i
    wait %check, %clk_i
check:
    %clk_i2 = prb i1$ %clk_i
    %1 = const i1 0
    %2 = eq i1 %clk_i1, %1
    %3 = neq i1 %clk_i2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %adder_result_is_neg_i1 = prb i1$ %adder_result_is_neg_i
    %4 = const time 0s 1d
    drv i1$ %add_neg_last, %adder_result_is_neg_i1, %4
    %neg_ld1 = prb i1$ %neg_ld
    br %neg_ld1, %if_false, %if_true
if_true:
    %opA_is_neg_i1 = prb i1$ %opA_is_neg_i
    %opC_is_neg_i1 = prb i1$ %opC_is_neg_i
    %5 = xor i1 %opA_is_neg_i1, %opC_is_neg_i1
    %signed_div_r_i1 = prb i1$ %signed_div_r_i
    %6 = and i1 %5, %signed_div_r_i1
    %7 = const time 0s 1d
    drv i1$ %q_neg, %6, %7
    %opC_is_neg_i2 = prb i1$ %opC_is_neg_i
    %signed_div_r_i2 = prb i1$ %signed_div_r_i
    %8 = and i1 %opC_is_neg_i2, %signed_div_r_i2
    %9 = const time 0s 1d
    drv i1$ %r_neg, %8, %9
    br %if_exit
if_false:
    br %if_exit
if_exit:
    br %0
}

proc %bsg_idiv_iterative_controller.always.309.0 (i1$ %clk_i, i1$ %reset_i, i6$ %next_state) -&gt; (i6$ %state) {
0:
    br %init
init:
    %clk_i1 = prb i1$ %clk_i
    wait %check, %clk_i
check:
    %clk_i2 = prb i1$ %clk_i
    %1 = const i1 0
    %2 = eq i1 %clk_i1, %1
    %3 = neq i1 %clk_i2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %reset_i1 = prb i1$ %reset_i
    br %reset_i1, %if_false, %if_true
if_true:
    %4 = const i6 0
    %5 = const time 0s 1d
    drv i6$ %state, %4, %5
    br %if_exit
if_false:
    %next_state1 = prb i6$ %next_state
    %6 = const time 0s 1d
    drv i6$ %state, %next_state1, %6
    br %if_exit
if_exit:
    br %0
}

proc %bsg_idiv_iterative_controller.always_comb.310.0 (i1$ %v_i, i1$ %zero_divisor_i, i1$ %signed_div_r_i, i1$ %opA_is_neg_i, i1$ %opC_is_neg_i, i1$ %yumi_i, i1$ %q_neg, i1$ %r_neg, i1$ %add_neg_last, i6$ %state) -&gt; (i1$ %opA_sel_o, i1$ %opA_ld_o, i1$ %opA_inv_o, i1$ %opA_clr_l_o, i3$ %opB_sel_o, i1$ %opB_ld_o, i1$ %opB_inv_o, i1$ %opB_clr_l_o, i3$ %opC_sel_o, i1$ %opC_ld_o, i1$ %latch_inputs_o, i1$ %adder_cin_o, i1$ %neg_ld, i6$ %next_state) {
0:
    br %body
body:
    %1 = const i1 0
    %2 = const time 0s 1e
    drv i1$ %opA_sel_o, %1, %2
    %3 = const i1 0
    %4 = const time 0s 1e
    drv i1$ %opA_ld_o, %3, %4
    %add_neg_last1 = prb i1$ %add_neg_last
    %5 = not i1 %add_neg_last1
    %6 = const time 0s 1e
    drv i1$ %opA_inv_o, %5, %6
    %7 = const i1 1
    %8 = const time 0s 1e
    drv i1$ %opA_clr_l_o, %7, %8
    %9 = const i3 1
    %10 = const time 0s 1e
    drv i3$ %opB_sel_o, %9, %10
    %11 = const i1 1
    %12 = const time 0s 1e
    drv i1$ %opB_ld_o, %11, %12
    %13 = const i1 0
    %14 = const time 0s 1e
    drv i1$ %opB_inv_o, %13, %14
    %15 = const i1 1
    %16 = const time 0s 1e
    drv i1$ %opB_clr_l_o, %15, %16
    %17 = const i3 1
    %18 = const time 0s 1e
    drv i3$ %opC_sel_o, %17, %18
    %19 = const i1 1
    %20 = const time 0s 1e
    drv i1$ %opC_ld_o, %19, %20
    %add_neg_last2 = prb i1$ %add_neg_last
    %21 = not i1 %add_neg_last2
    %22 = const time 0s 1e
    drv i1$ %adder_cin_o, %21, %22
    %23 = const i1 0
    %24 = const time 0s 1e
    drv i1$ %neg_ld, %23, %24
    %25 = const i1 0
    %26 = const time 0s 1e
    drv i1$ %latch_inputs_o, %25, %26
    %27 = const i6 0
    %28 = const time 0s 1e
    drv i6$ %next_state, %27, %28
    %state1 = prb i6$ %state
    %29 = const i1 0
    %30 = const i6 0
    %31 = eq i6 %state1, %30
    %32 = or i1 %29, %31
    br %32, %33, %case_body
check:
    wait %body, %v_i, %zero_divisor_i, %signed_div_r_i, %opA_is_neg_i, %opC_is_neg_i, %yumi_i, %q_neg, %r_neg, %add_neg_last, %state
case_exit:
    br %check
case_body:
    %v_i1 = prb i1$ %v_i
    br %v_i1, %if_false, %if_true
33:
    %34 = const i1 0
    %35 = const i6 1
    %36 = eq i6 %state1, %35
    %37 = or i1 %34, %36
    br %37, %38, %case_body1
if_true:
    %39 = const i6 1
    %40 = const time 0s 1e
    drv i6$ %next_state, %39, %40
    br %if_exit
if_false:
    br %if_exit
if_exit:
    %41 = const i1 1
    %42 = const time 0s 1e
    drv i1$ %latch_inputs_o, %41, %42
    br %case_exit
case_body1:
    %43 = const i6 2
    %44 = const time 0s 1e
    drv i6$ %next_state, %43, %44
    %45 = const i1 1
    %46 = const time 0s 1e
    drv i1$ %opA_ld_o, %45, %46
    %47 = const i1 1
    %48 = const time 0s 1e
    drv i1$ %opC_ld_o, %47, %48
    %49 = const i1 1
    %50 = const time 0s 1e
    drv i1$ %opA_sel_o, %49, %50
    %51 = const i3 4
    %52 = const time 0s 1e
    drv i3$ %opC_sel_o, %51, %52
    %53 = const i1 0
    %54 = const time 0s 1e
    drv i1$ %opB_ld_o, %53, %54
    br %case_exit
38:
    %55 = const i1 0
    %56 = const i6 2
    %57 = eq i6 %state1, %56
    %58 = or i1 %55, %57
    br %58, %59, %case_body2
case_body2:
    %60 = const i6 3
    %61 = const time 0s 1e
    drv i6$ %next_state, %60, %61
    %62 = const i1 1
    %63 = const time 0s 1e
    drv i1$ %opA_inv_o, %62, %63
    %64 = const i1 0
    %65 = const time 0s 1e
    drv i1$ %opB_clr_l_o, %64, %65
    %66 = const i3 4
    %67 = const time 0s 1e
    drv i3$ %opB_sel_o, %66, %67
    %68 = const i1 0
    %69 = const time 0s 1e
    drv i1$ %opC_ld_o, %68, %69
    %70 = const i1 1
    %71 = const time 0s 1e
    drv i1$ %neg_ld, %70, %71
    %72 = const i1 1
    %73 = const time 0s 1e
    drv i1$ %adder_cin_o, %72, %73
    %opA_is_neg_i1 = prb i1$ %opA_is_neg_i
    %signed_div_r_i1 = prb i1$ %signed_div_r_i
    %74 = and i1 %opA_is_neg_i1, %signed_div_r_i1
    %75 = const time 0s 1e
    drv i1$ %opA_ld_o, %74, %75
    br %case_exit
59:
    %76 = const i1 0
    %77 = const i6 3
    %78 = eq i6 %state1, %77
    %79 = or i1 %76, %78
    br %79, %80, %case_body3
case_body3:
    %81 = const i6 4
    %82 = const time 0s 1e
    drv i6$ %next_state, %81, %82
    %83 = const i1 0
    %84 = const time 0s 1e
    drv i1$ %opA_clr_l_o, %83, %84
    %85 = const i1 1
    %86 = const time 0s 1e
    drv i1$ %opB_inv_o, %85, %86
    %87 = const i1 0
    %88 = const time 0s 1e
    drv i1$ %opB_ld_o, %87, %88
    %89 = const i3 2
    %90 = const time 0s 1e
    drv i3$ %opC_sel_o, %89, %90
    %91 = const i1 1
    %92 = const time 0s 1e
    drv i1$ %adder_cin_o, %91, %92
    %opC_is_neg_i1 = prb i1$ %opC_is_neg_i
    %signed_div_r_i2 = prb i1$ %signed_div_r_i
    %93 = and i1 %opC_is_neg_i1, %signed_div_r_i2
    %94 = const time 0s 1e
    drv i1$ %opC_ld_o, %93, %94
    br %case_exit
80:
    %95 = const i1 0
    %96 = const i6 4
    %97 = eq i6 %state1, %96
    %98 = or i1 %95, %97
    br %98, %99, %case_body4
case_body4:
    %100 = const i6 5
    %101 = const time 0s 1e
    drv i6$ %next_state, %100, %101
    %102 = const i1 0
    %103 = const time 0s 1e
    drv i1$ %opA_clr_l_o, %102, %103
    %104 = const i1 0
    %105 = const time 0s 1e
    drv i1$ %opB_clr_l_o, %104, %105
    %106 = const i1 0
    %107 = const time 0s 1e
    drv i1$ %adder_cin_o, %106, %107
    br %case_exit
99:
    %108 = const i1 0
    %109 = const i6 5
    %110 = eq i6 %state1, %109
    %111 = or i1 %108, %110
    br %111, %112, %case_body5
case_body5:
    %113 = const i6 6
    %114 = const time 0s 1e
    drv i6$ %next_state, %113, %114
    br %case_exit
112:
    %115 = const i1 0
    %116 = const i6 6
    %117 = eq i6 %state1, %116
    %118 = or i1 %115, %117
    br %118, %119, %case_body6
case_body6:
    %120 = const i6 7
    %121 = const time 0s 1e
    drv i6$ %next_state, %120, %121
    br %case_exit
119:
    %122 = const i1 0
    %123 = const i6 7
    %124 = eq i6 %state1, %123
    %125 = or i1 %122, %124
    br %125, %126, %case_body7
case_body7:
    %127 = const i6 8
    %128 = const time 0s 1e
    drv i6$ %next_state, %127, %128
    br %case_exit
126:
    %129 = const i1 0
    %130 = const i6 8
    %131 = eq i6 %state1, %130
    %132 = or i1 %129, %131
    br %132, %133, %case_body8
case_body8:
    %134 = const i6 9
    %135 = const time 0s 1e
    drv i6$ %next_state, %134, %135
    br %case_exit
133:
    %136 = const i1 0
    %137 = const i6 9
    %138 = eq i6 %state1, %137
    %139 = or i1 %136, %138
    br %139, %140, %case_body9
case_body9:
    %141 = const i6 10
    %142 = const time 0s 1e
    drv i6$ %next_state, %141, %142
    br %case_exit
140:
    %143 = const i1 0
    %144 = const i6 10
    %145 = eq i6 %state1, %144
    %146 = or i1 %143, %145
    br %146, %147, %case_body10
case_body10:
    %148 = const i6 11
    %149 = const time 0s 1e
    drv i6$ %next_state, %148, %149
    br %case_exit
147:
    %150 = const i1 0
    %151 = const i6 11
    %152 = eq i6 %state1, %151
    %153 = or i1 %150, %152
    br %153, %154, %case_body11
case_body11:
    %155 = const i6 12
    %156 = const time 0s 1e
    drv i6$ %next_state, %155, %156
    br %case_exit
154:
    %157 = const i1 0
    %158 = const i6 12
    %159 = eq i6 %state1, %158
    %160 = or i1 %157, %159
    br %160, %161, %case_body12
case_body12:
    %162 = const i6 13
    %163 = const time 0s 1e
    drv i6$ %next_state, %162, %163
    br %case_exit
161:
    %164 = const i1 0
    %165 = const i6 13
    %166 = eq i6 %state1, %165
    %167 = or i1 %164, %166
    br %167, %168, %case_body13
case_body13:
    %169 = const i6 14
    %170 = const time 0s 1e
    drv i6$ %next_state, %169, %170
    br %case_exit
168:
    %171 = const i1 0
    %172 = const i6 14
    %173 = eq i6 %state1, %172
    %174 = or i1 %171, %173
    br %174, %175, %case_body14
case_body14:
    %176 = const i6 15
    %177 = const time 0s 1e
    drv i6$ %next_state, %176, %177
    br %case_exit
175:
    %178 = const i1 0
    %179 = const i6 15
    %180 = eq i6 %state1, %179
    %181 = or i1 %178, %180
    br %181, %182, %case_body15
case_body15:
    %183 = const i6 16
    %184 = const time 0s 1e
    drv i6$ %next_state, %183, %184
    br %case_exit
182:
    %185 = const i1 0
    %186 = const i6 16
    %187 = eq i6 %state1, %186
    %188 = or i1 %185, %187
    br %188, %189, %case_body16
case_body16:
    %190 = const i6 17
    %191 = const time 0s 1e
    drv i6$ %next_state, %190, %191
    br %case_exit
189:
    %192 = const i1 0
    %193 = const i6 17
    %194 = eq i6 %state1, %193
    %195 = or i1 %192, %194
    br %195, %196, %case_body17
case_body17:
    %197 = const i6 18
    %198 = const time 0s 1e
    drv i6$ %next_state, %197, %198
    br %case_exit
196:
    %199 = const i1 0
    %200 = const i6 18
    %201 = eq i6 %state1, %200
    %202 = or i1 %199, %201
    br %202, %203, %case_body18
case_body18:
    %204 = const i6 19
    %205 = const time 0s 1e
    drv i6$ %next_state, %204, %205
    br %case_exit
203:
    %206 = const i1 0
    %207 = const i6 19
    %208 = eq i6 %state1, %207
    %209 = or i1 %206, %208
    br %209, %210, %case_body19
case_body19:
    %211 = const i6 20
    %212 = const time 0s 1e
    drv i6$ %next_state, %211, %212
    br %case_exit
210:
    %213 = const i1 0
    %214 = const i6 20
    %215 = eq i6 %state1, %214
    %216 = or i1 %213, %215
    br %216, %217, %case_body20
case_body20:
    %218 = const i6 21
    %219 = const time 0s 1e
    drv i6$ %next_state, %218, %219
    br %case_exit
217:
    %220 = const i1 0
    %221 = const i6 21
    %222 = eq i6 %state1, %221
    %223 = or i1 %220, %222
    br %223, %224, %case_body21
case_body21:
    %225 = const i6 22
    %226 = const time 0s 1e
    drv i6$ %next_state, %225, %226
    br %case_exit
224:
    %227 = const i1 0
    %228 = const i6 22
    %229 = eq i6 %state1, %228
    %230 = or i1 %227, %229
    br %230, %231, %case_body22
case_body22:
    %232 = const i6 23
    %233 = const time 0s 1e
    drv i6$ %next_state, %232, %233
    br %case_exit
231:
    %234 = const i1 0
    %235 = const i6 23
    %236 = eq i6 %state1, %235
    %237 = or i1 %234, %236
    br %237, %238, %case_body23
case_body23:
    %239 = const i6 24
    %240 = const time 0s 1e
    drv i6$ %next_state, %239, %240
    br %case_exit
238:
    %241 = const i1 0
    %242 = const i6 24
    %243 = eq i6 %state1, %242
    %244 = or i1 %241, %243
    br %244, %245, %case_body24
case_body24:
    %246 = const i6 25
    %247 = const time 0s 1e
    drv i6$ %next_state, %246, %247
    br %case_exit
245:
    %248 = const i1 0
    %249 = const i6 25
    %250 = eq i6 %state1, %249
    %251 = or i1 %248, %250
    br %251, %252, %case_body25
case_body25:
    %253 = const i6 26
    %254 = const time 0s 1e
    drv i6$ %next_state, %253, %254
    br %case_exit
252:
    %255 = const i1 0
    %256 = const i6 26
    %257 = eq i6 %state1, %256
    %258 = or i1 %255, %257
    br %258, %259, %case_body26
case_body26:
    %260 = const i6 27
    %261 = const time 0s 1e
    drv i6$ %next_state, %260, %261
    br %case_exit
259:
    %262 = const i1 0
    %263 = const i6 27
    %264 = eq i6 %state1, %263
    %265 = or i1 %262, %264
    br %265, %266, %case_body27
case_body27:
    %267 = const i6 28
    %268 = const time 0s 1e
    drv i6$ %next_state, %267, %268
    br %case_exit
266:
    %269 = const i1 0
    %270 = const i6 28
    %271 = eq i6 %state1, %270
    %272 = or i1 %269, %271
    br %272, %273, %case_body28
case_body28:
    %274 = const i6 29
    %275 = const time 0s 1e
    drv i6$ %next_state, %274, %275
    br %case_exit
273:
    %276 = const i1 0
    %277 = const i6 29
    %278 = eq i6 %state1, %277
    %279 = or i1 %276, %278
    br %279, %280, %case_body29
case_body29:
    %281 = const i6 30
    %282 = const time 0s 1e
    drv i6$ %next_state, %281, %282
    br %case_exit
280:
    %283 = const i1 0
    %284 = const i6 30
    %285 = eq i6 %state1, %284
    %286 = or i1 %283, %285
    br %286, %287, %case_body30
case_body30:
    %288 = const i6 31
    %289 = const time 0s 1e
    drv i6$ %next_state, %288, %289
    br %case_exit
287:
    %290 = const i1 0
    %291 = const i6 31
    %292 = eq i6 %state1, %291
    %293 = or i1 %290, %292
    br %293, %294, %case_body31
case_body31:
    %295 = const i6 32
    %296 = const time 0s 1e
    drv i6$ %next_state, %295, %296
    br %case_exit
294:
    %297 = const i1 0
    %298 = const i6 32
    %299 = eq i6 %state1, %298
    %300 = or i1 %297, %299
    br %300, %301, %case_body32
case_body32:
    %302 = const i6 33
    %303 = const time 0s 1e
    drv i6$ %next_state, %302, %303
    br %case_exit
301:
    %304 = const i1 0
    %305 = const i6 33
    %306 = eq i6 %state1, %305
    %307 = or i1 %304, %306
    br %307, %308, %case_body33
case_body33:
    %309 = const i6 34
    %310 = const time 0s 1e
    drv i6$ %next_state, %309, %310
    br %case_exit
308:
    %311 = const i1 0
    %312 = const i6 34
    %313 = eq i6 %state1, %312
    %314 = or i1 %311, %313
    br %314, %315, %case_body34
case_body34:
    %316 = const i6 35
    %317 = const time 0s 1e
    drv i6$ %next_state, %316, %317
    br %case_exit
315:
    %318 = const i1 0
    %319 = const i6 35
    %320 = eq i6 %state1, %319
    %321 = or i1 %318, %320
    br %321, %322, %case_body35
case_body35:
    %323 = const i6 36
    %324 = const time 0s 1e
    drv i6$ %next_state, %323, %324
    br %case_exit
322:
    %325 = const i1 0
    %326 = const i6 36
    %327 = eq i6 %state1, %326
    %328 = or i1 %325, %327
    br %328, %329, %case_body36
case_body36:
    %330 = const i6 37
    %331 = const time 0s 1e
    drv i6$ %next_state, %330, %331
    br %case_exit
329:
    %332 = const i1 0
    %333 = const i6 37
    %334 = eq i6 %state1, %333
    %335 = or i1 %332, %334
    br %335, %336, %case_body37
case_body37:
    %337 = const i6 38
    %338 = const time 0s 1e
    drv i6$ %next_state, %337, %338
    %339 = const i3 2
    %340 = const time 0s 1e
    drv i3$ %opB_sel_o, %339, %340
    br %case_exit
336:
    %341 = const i1 0
    %342 = const i6 38
    %343 = eq i6 %state1, %342
    %344 = or i1 %341, %343
    br %344, %345, %case_body38
case_body38:
    %346 = const i6 39
    %347 = const time 0s 1e
    drv i6$ %next_state, %346, %347
    %348 = const i1 0
    %349 = const time 0s 1e
    drv i1$ %opA_inv_o, %348, %349
    %350 = const i3 2
    %351 = const time 0s 1e
    drv i3$ %opB_sel_o, %350, %351
    %352 = const i1 0
    %353 = const time 0s 1e
    drv i1$ %opC_ld_o, %352, %353
    %354 = const i1 0
    %355 = const time 0s 1e
    drv i1$ %adder_cin_o, %354, %355
    %add_neg_last3 = prb i1$ %add_neg_last
    %356 = const time 0s 1e
    drv i1$ %opB_ld_o, %add_neg_last3, %356
    br %case_exit
345:
    %357 = const i1 0
    %358 = const i6 39
    %359 = eq i6 %state1, %358
    %360 = or i1 %357, %359
    br %360, %361, %case_body39
case_body39:
    %zero_divisor_i1 = prb i1$ %zero_divisor_i
    %362 = const i6 41
    %363 = const i6 40
    %364 = [i6 %363, %362]
    %365 = mux [2 x i6] %364, i1 %zero_divisor_i1
    %366 = const time 0s 1e
    drv i6$ %next_state, %365, %366
    %367 = const i1 1
    %368 = const time 0s 1e
    drv i1$ %opA_ld_o, %367, %368
    %369 = const i1 0
    %370 = const time 0s 1e
    drv i1$ %opA_clr_l_o, %369, %370
    %371 = const i3 4
    %372 = const time 0s 1e
    drv i3$ %opB_sel_o, %371, %372
    %373 = const i1 0
    %374 = const time 0s 1e
    drv i1$ %opC_ld_o, %373, %374
    %r_neg1 = prb i1$ %r_neg
    %375 = const time 0s 1e
    drv i1$ %opB_inv_o, %r_neg1, %375
    %r_neg2 = prb i1$ %r_neg
    %376 = const time 0s 1e
    drv i1$ %adder_cin_o, %r_neg2, %376
    br %case_exit
361:
    %377 = const i1 0
    %378 = const i6 40
    %379 = eq i6 %state1, %378
    %380 = or i1 %377, %379
    br %380, %381, %case_body40
case_body40:
    %yumi_i1 = prb i1$ %yumi_i
    br %yumi_i1, %if_false1, %if_true1
381:
    %382 = const i1 0
    %383 = const i6 41
    %384 = eq i6 %state1, %383
    %385 = or i1 %382, %384
    br %385, %386, %case_body41
if_true1:
    %387 = const i6 0
    %388 = const time 0s 1e
    drv i6$ %next_state, %387, %388
    br %if_exit1
if_false1:
    %389 = const i6 41
    %390 = const time 0s 1e
    drv i6$ %next_state, %389, %390
    br %if_exit1
if_exit1:
    %391 = const i1 0
    %392 = const time 0s 1e
    drv i1$ %opA_clr_l_o, %391, %392
    %393 = const i1 1
    %394 = const time 0s 1e
    drv i1$ %opB_inv_o, %393, %394
    %395 = const i1 0
    %396 = const time 0s 1e
    drv i1$ %opB_ld_o, %395, %396
    %397 = const i3 2
    %398 = const time 0s 1e
    drv i3$ %opC_sel_o, %397, %398
    %399 = const i1 1
    %400 = const time 0s 1e
    drv i1$ %adder_cin_o, %399, %400
    %q_neg1 = prb i1$ %q_neg
    %401 = const time 0s 1e
    drv i1$ %opC_ld_o, %q_neg1, %401
    br %case_exit
case_body41:
    %yumi_i2 = prb i1$ %yumi_i
    br %yumi_i2, %if_false2, %if_true2
386:
    br %case_exit
if_true2:
    %402 = const i6 0
    %403 = const time 0s 1e
    drv i6$ %next_state, %402, %403
    br %if_exit2
if_false2:
    %404 = const i6 41
    %405 = const time 0s 1e
    drv i6$ %next_state, %404, %405
    br %if_exit2
if_exit2:
    %406 = const i1 0
    %407 = const time 0s 1e
    drv i1$ %opA_ld_o, %406, %407
    %408 = const i1 0
    %409 = const time 0s 1e
    drv i1$ %opB_ld_o, %408, %409
    %410 = const i1 0
    %411 = const time 0s 1e
    drv i1$ %opC_ld_o, %410, %411
    br %case_exit
}

entity @bsg_idiv_iterative_controller (i1$ %clk_i, i1$ %reset_i, i1$ %v_i, i1$ %zero_divisor_i, i1$ %signed_div_r_i, i1$ %adder_result_is_neg_i, i1$ %opA_is_neg_i, i1$ %opC_is_neg_i, i1$ %yumi_i) -&gt; (i1$ %ready_o, i1$ %opA_sel_o, i1$ %opA_ld_o, i1$ %opA_inv_o, i1$ %opA_clr_l_o, i3$ %opB_sel_o, i1$ %opB_ld_o, i1$ %opB_inv_o, i1$ %opB_clr_l_o, i3$ %opC_sel_o, i1$ %opC_ld_o, i1$ %latch_inputs_o, i1$ %adder_cin_o, i1$ %v_o) {
    %0 = const i1 0
    %q_neg = sig i1 %0
    %1 = const i1 0
    %r_neg = sig i1 %1
    %2 = const i1 0
    %neg_ld = sig i1 %2
    %3 = const i1 0
    %add_neg_last = sig i1 %3
    %4 = const i6 0
    %state = sig i6 %4
    %5 = const i6 0
    %next_state = sig i6 %5
    %state1 = prb i6$ %state
    %6 = const i6 0
    %7 = eq i6 %state1, %6
    %8 = const time 0s 1e
    drv i1$ %ready_o, %7, %8
    %state2 = prb i6$ %state
    %9 = const i6 41
    %10 = eq i6 %state2, %9
    %11 = const time 0s 1e
    drv i1$ %v_o, %10, %11
    inst %bsg_idiv_iterative_controller.always.308.0 (i1$ %clk_i, i1$ %signed_div_r_i, i1$ %adder_result_is_neg_i, i1$ %opA_is_neg_i, i1$ %opC_is_neg_i, i1$ %neg_ld) -&gt; (i1$ %q_neg, i1$ %r_neg, i1$ %add_neg_last)
    inst %bsg_idiv_iterative_controller.always.309.0 (i1$ %clk_i, i1$ %reset_i, i6$ %next_state) -&gt; (i6$ %state)
    inst %bsg_idiv_iterative_controller.always_comb.310.0 (i1$ %v_i, i1$ %zero_divisor_i, i1$ %signed_div_r_i, i1$ %opA_is_neg_i, i1$ %opC_is_neg_i, i1$ %yumi_i, i1$ %q_neg, i1$ %r_neg, i1$ %add_neg_last, i6$ %state) -&gt; (i1$ %opA_sel_o, i1$ %opA_ld_o, i1$ %opA_inv_o, i1$ %opA_clr_l_o, i3$ %opB_sel_o, i1$ %opB_ld_o, i1$ %opB_inv_o, i1$ %opB_clr_l_o, i3$ %opC_sel_o, i1$ %opC_ld_o, i1$ %latch_inputs_o, i1$ %adder_cin_o, i1$ %neg_ld, i6$ %next_state)
}

</pre>
</body>