Fitter report for LT24_Controller
Fri Dec 12 11:17:52 2014
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 12 11:17:52 2014       ;
; Quartus II 64-Bit Version          ; 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name                      ; LT24_Controller                             ;
; Top-level Entity Name              ; LT24_Controller                             ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,896 / 22,320 ( 22 % )                     ;
;     Total combinational functions  ; 3,902 / 22,320 ( 17 % )                     ;
;     Dedicated logic registers      ; 3,375 / 22,320 ( 15 % )                     ;
; Total registers                    ; 3444                                        ;
; Total pins                         ; 64 / 154 ( 42 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 67,328 / 608,256 ( 11 % )                   ;
; Embedded Multiplier 9-bit elements ; 4 / 132 ( 3 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS                          ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.38        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  12.5%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; DRAM_CAS_N    ; Missing drive strength ;
; DRAM_CKE      ; Missing drive strength ;
; DRAM_CS_N     ; Missing drive strength ;
; DRAM_RAS_N    ; Missing drive strength ;
; DRAM_WE_N     ; Missing drive strength ;
; DRAM_CLK      ; Missing drive strength ;
; DRAM_ADDR[12] ; Missing drive strength ;
; DRAM_ADDR[11] ; Missing drive strength ;
; DRAM_ADDR[10] ; Missing drive strength ;
; DRAM_ADDR[9]  ; Missing drive strength ;
; DRAM_ADDR[8]  ; Missing drive strength ;
; DRAM_ADDR[7]  ; Missing drive strength ;
; DRAM_ADDR[6]  ; Missing drive strength ;
; DRAM_ADDR[5]  ; Missing drive strength ;
; DRAM_ADDR[4]  ; Missing drive strength ;
; DRAM_ADDR[3]  ; Missing drive strength ;
; DRAM_ADDR[2]  ; Missing drive strength ;
; DRAM_ADDR[1]  ; Missing drive strength ;
; DRAM_ADDR[0]  ; Missing drive strength ;
; DRAM_BA[1]    ; Missing drive strength ;
; DRAM_BA[0]    ; Missing drive strength ;
; DRAM_DQM[1]   ; Missing drive strength ;
; DRAM_DQM[0]   ; Missing drive strength ;
; GPIO_0_D[27]  ; Missing drive strength ;
; GPIO_1_D23    ; Missing drive strength ;
; GPIO_1_D10    ; Missing drive strength ;
; GPIO_1_D33    ; Missing drive strength ;
; GPIO_1_D31    ; Missing drive strength ;
; GPIO_1_D8     ; Missing drive strength ;
; GPIO_1_D9     ; Missing drive strength ;
; DRAM_DQ[15]   ; Missing drive strength ;
; DRAM_DQ[14]   ; Missing drive strength ;
; DRAM_DQ[13]   ; Missing drive strength ;
; DRAM_DQ[12]   ; Missing drive strength ;
; DRAM_DQ[11]   ; Missing drive strength ;
; DRAM_DQ[10]   ; Missing drive strength ;
; DRAM_DQ[9]    ; Missing drive strength ;
; DRAM_DQ[8]    ; Missing drive strength ;
; DRAM_DQ[7]    ; Missing drive strength ;
; DRAM_DQ[6]    ; Missing drive strength ;
; DRAM_DQ[5]    ; Missing drive strength ;
; DRAM_DQ[4]    ; Missing drive strength ;
; DRAM_DQ[3]    ; Missing drive strength ;
; DRAM_DQ[2]    ; Missing drive strength ;
; DRAM_DQ[1]    ; Missing drive strength ;
; DRAM_DQ[0]    ; Missing drive strength ;
; GPIO_1_D11    ; Missing drive strength ;
; GPIO_1_D3     ; Missing drive strength ;
; GPIO_1_D4     ; Missing drive strength ;
; GPIO_1_D5     ; Missing drive strength ;
; GPIO_1_D6     ; Missing drive strength ;
; GPIO_1_D12    ; Missing drive strength ;
; GPIO_1_D13    ; Missing drive strength ;
; GPIO_1_D14    ; Missing drive strength ;
; GPIO_1_D15    ; Missing drive strength ;
; GPIO_1_D16    ; Missing drive strength ;
; GPIO_1_D17    ; Missing drive strength ;
; GPIO_1_D18    ; Missing drive strength ;
; GPIO_1_D19    ; Missing drive strength ;
; GPIO_1_D20    ; Missing drive strength ;
; GPIO_1_D21    ; Missing drive strength ;
; GPIO_1_D22    ; Missing drive strength ;
+---------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                  ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0]                                                                                                ; PORTBDATAOUT     ;                       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1]                                                                                                ; PORTBDATAOUT     ;                       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2]                                                                                                ; PORTBDATAOUT     ;                       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3]                                                                                                ; PORTBDATAOUT     ;                       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4]                                                                                                ; PORTBDATAOUT     ;                       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5]                                                                                                ; PORTBDATAOUT     ;                       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6]                                                                                                ; PORTBDATAOUT     ;                       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7]                                                                                                ; PORTBDATAOUT     ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[1]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[2]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[2]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[3]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[3]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[4]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[4]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[5]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[5]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[6]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[6]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[7]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[7]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[8]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[8]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[9]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[9]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[10]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[10]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[11]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[11]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[12]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[12]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[13]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[13]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[14]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[14]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[15]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[15]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[16]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[17]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[18]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[19]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[20]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[21]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[22]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[23]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[24]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[25]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[26]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[27]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[28]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[29]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[30]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src1[31]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[1]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[2]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[2]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[3]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[3]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[4]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[4]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[5]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[5]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[6]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[6]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[7]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[7]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[8]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[8]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[9]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[9]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[10]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[10]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[11]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[11]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[12]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[12]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[13]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[13]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[14]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[14]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[15]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[15]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_bht_data[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_bht_module:LT24_System_nios2_bht|altsyncram:the_altsyncram|altsyncram_n3h1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_bht_data[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_bht_module:LT24_System_nios2_bht|altsyncram:the_altsyncram|altsyncram_n3h1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[0]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[1]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[2]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[3]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[4]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[5]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[5]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[5]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[6]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[7]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[8]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[9]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[10]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[11]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[12]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_bank[0]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_bank[1]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                 ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[0]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[0]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[1]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[1]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[2]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[2]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[3]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[3]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[4]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[4]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[5]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[5]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[6]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[6]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[7]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[7]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[8]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[8]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[9]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[9]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[10]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[10]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[11]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[11]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[12]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[12]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[13]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[13]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[14]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[14]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[15]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[15]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_dqm[0]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_dqm[1]                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                       ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                       ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                       ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                       ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                       ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                       ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                       ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                       ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                       ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                      ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                      ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                      ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                      ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                      ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                      ; Q                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[0]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[1]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[2]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[3]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[4]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[5]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[6]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[7]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[8]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[9]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[10]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[11]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[12]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[13]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[14]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[15]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                       ;
+-----------------------------+------------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity               ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+------------------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                              ;              ; ADC_CS_N         ; PIN_A10       ; QSF Assignment             ;
; Location                    ;                              ;              ; ADC_SADDR        ; PIN_B10       ; QSF Assignment             ;
; Location                    ;                              ;              ; ADC_SCLK         ; PIN_B14       ; QSF Assignment             ;
; Location                    ;                              ;              ; ADC_SDAT         ; PIN_A9        ; QSF Assignment             ;
; Location                    ;                              ;              ; Button_n0        ; PIN_A8        ; QSF Assignment             ;
; Location                    ;                              ;              ; Button_n1        ; PIN_B8        ; QSF Assignment             ;
; Location                    ;                              ;              ; Button_n2        ; PIN_A2        ; QSF Assignment             ;
; Location                    ;                              ;              ; Button_n3        ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                              ;              ; Button_n[0]      ; PIN_A8        ; QSF Assignment             ;
; Location                    ;                              ;              ; Button_n[1]      ; PIN_B8        ; QSF Assignment             ;
; Location                    ;                              ;              ; Button_n[2]      ; PIN_A2        ; QSF Assignment             ;
; Location                    ;                              ;              ; Button_n[3]      ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                              ;              ; CLOCK_50         ; PIN_R8        ; QSF Assignment             ;
; Location                    ;                              ;              ; CONF_DONE        ; PIN_H14       ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_ADDR0       ; PIN_P2        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_ADDR1       ; PIN_N5        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_ADDR10      ; PIN_N2        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_ADDR11      ; PIN_N1        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_ADDR12      ; PIN_L4        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_ADDR2       ; PIN_N6        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_ADDR3       ; PIN_M8        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_ADDR4       ; PIN_P8        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_ADDR5       ; PIN_T7        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_ADDR6       ; PIN_N8        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_ADDR7       ; PIN_T6        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_ADDR8       ; PIN_R1        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_ADDR9       ; PIN_P1        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_BA0         ; PIN_M7        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_BA1         ; PIN_M6        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ0         ; PIN_G2        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ1         ; PIN_G1        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ10        ; PIN_T3        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ11        ; PIN_R3        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ12        ; PIN_R5        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ13        ; PIN_P3        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ14        ; PIN_N3        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ15        ; PIN_K1        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ2         ; PIN_L8        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ3         ; PIN_K5        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ4         ; PIN_K2        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ5         ; PIN_J2        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ6         ; PIN_J1        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ7         ; PIN_R7        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ8         ; PIN_T4        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQ9         ; PIN_T2        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQM0        ; PIN_R6        ; QSF Assignment             ;
; Location                    ;                              ;              ; DRAM_DQM1        ; PIN_T5        ; QSF Assignment             ;
; Location                    ;                              ;              ; EPCS_ASDO        ; PIN_C1        ; QSF Assignment             ;
; Location                    ;                              ;              ; EPCS_DATA0       ; PIN_H2        ; QSF Assignment             ;
; Location                    ;                              ;              ; EPCS_DCLK        ; PIN_H1        ; QSF Assignment             ;
; Location                    ;                              ;              ; EPCS_NCSO        ; PIN_D2        ; QSF Assignment             ;
; Location                    ;                              ;              ; Ext_Clk_In       ; PIN_D3        ; QSF Assignment             ;
; Location                    ;                              ;              ; Ext_Clk_Out      ; PIN_C3        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D0        ; PIN_D3        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D1        ; PIN_C3        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D10       ; PIN_B6        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D11       ; PIN_A6        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D12       ; PIN_B7        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D13       ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D14       ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D15       ; PIN_C6        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D16       ; PIN_C8        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D17       ; PIN_E6        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D18       ; PIN_E7        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D19       ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D2        ; PIN_A2        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D20       ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D21       ; PIN_F8        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D22       ; PIN_F9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D23       ; PIN_E9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D24       ; PIN_C9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D25       ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D26       ; PIN_E11       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D27       ; PIN_E10       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D28       ; PIN_C11       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D29       ; PIN_B11       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D3        ; PIN_A3        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D30       ; PIN_A12       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D31       ; PIN_D11       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D32       ; PIN_D12       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D33       ; PIN_B12       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D4        ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D5        ; PIN_B4        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D6        ; PIN_A4        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D7        ; PIN_B5        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D8        ; PIN_A5        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D9        ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[0]      ; PIN_D3        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[10]     ; PIN_B6        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[11]     ; PIN_A6        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[12]     ; PIN_B7        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[13]     ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[14]     ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[15]     ; PIN_C6        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[16]     ; PIN_C8        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[17]     ; PIN_E6        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[18]     ; PIN_E7        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[19]     ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[1]      ; PIN_C3        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[20]     ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[21]     ; PIN_F8        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[22]     ; PIN_F9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[23]     ; PIN_E9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[24]     ; PIN_C9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[25]     ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[26]     ; PIN_E11       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[28]     ; PIN_C11       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[29]     ; PIN_B11       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[2]      ; PIN_A2        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[30]     ; PIN_A12       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[31]     ; PIN_D11       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[32]     ; PIN_D12       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[33]     ; PIN_B12       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[3]      ; PIN_A3        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[4]      ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[5]      ; PIN_B4        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[6]      ; PIN_A4        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[7]      ; PIN_B5        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[8]      ; PIN_A5        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_D[9]      ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_IN0       ; PIN_A8        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_IN1       ; PIN_B8        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_IN[0]     ; PIN_A8        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_0_IN[1]     ; PIN_B8        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D0        ; PIN_F13       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D1        ; PIN_T15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D2        ; PIN_T14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D24       ; PIN_N15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D25       ; PIN_P14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D26       ; PIN_L14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D27       ; PIN_N14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D28       ; PIN_M10       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D29       ; PIN_L13       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D30       ; PIN_J16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D32       ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D7        ; PIN_T11       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[0]      ; PIN_F13       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[10]     ; PIN_P11       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[11]     ; PIN_R10       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[12]     ; PIN_N12       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[13]     ; PIN_P9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[14]     ; PIN_N9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[15]     ; PIN_N11       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[16]     ; PIN_L16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[17]     ; PIN_K16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[18]     ; PIN_R16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[19]     ; PIN_L15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[1]      ; PIN_T15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[20]     ; PIN_P15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[21]     ; PIN_P16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[22]     ; PIN_R14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[23]     ; PIN_N16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[24]     ; PIN_N15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[25]     ; PIN_P14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[26]     ; PIN_L14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[27]     ; PIN_N14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[28]     ; PIN_M10       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[29]     ; PIN_L13       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[2]      ; PIN_T14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[30]     ; PIN_J16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[31]     ; PIN_K15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[32]     ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[33]     ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[3]      ; PIN_T13       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[4]      ; PIN_R13       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[5]      ; PIN_T12       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[6]      ; PIN_R12       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[7]      ; PIN_T11       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[8]      ; PIN_T10       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_D[9]      ; PIN_R11       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_IN0       ; PIN_T9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_IN1       ; PIN_R9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_IN[0]     ; PIN_T9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_1_IN[1]     ; PIN_R9        ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D0        ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D1        ; PIN_B16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D10       ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D11       ; PIN_G16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D12       ; PIN_G15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D2        ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D3        ; PIN_C16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D4        ; PIN_C15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D5        ; PIN_D16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D6        ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D7        ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D8        ; PIN_F15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D9        ; PIN_F16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D[0]      ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D[10]     ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D[11]     ; PIN_G16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D[12]     ; PIN_G15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D[1]      ; PIN_B16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D[2]      ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D[3]      ; PIN_C16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D[4]      ; PIN_C15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D[5]      ; PIN_D16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D[6]      ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D[7]      ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D[8]      ; PIN_F15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_D[9]      ; PIN_F16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_IN0       ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_IN1       ; PIN_E16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_IN2       ; PIN_M16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_IN[0]     ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_IN[1]     ; PIN_E16       ; QSF Assignment             ;
; Location                    ;                              ;              ; GPIO_2_IN[2]     ; PIN_M16       ; QSF Assignment             ;
; Location                    ;                              ;              ; G_SENSOR_CS_N    ; PIN_G5        ; QSF Assignment             ;
; Location                    ;                              ;              ; G_SENSOR_INT     ; PIN_M2        ; QSF Assignment             ;
; Location                    ;                              ;              ; I2C_SCLK         ; PIN_F2        ; QSF Assignment             ;
; Location                    ;                              ;              ; I2C_SDAT         ; PIN_F1        ; QSF Assignment             ;
; Location                    ;                              ;              ; JoystickC_n      ; PIN_T12       ; QSF Assignment             ;
; Location                    ;                              ;              ; JoystickE_n      ; PIN_R9        ; QSF Assignment             ;
; Location                    ;                              ;              ; JoystickN_n      ; PIN_T9        ; QSF Assignment             ;
; Location                    ;                              ;              ; JoystickS_n      ; PIN_T14       ; QSF Assignment             ;
; Location                    ;                              ;              ; JoystickW_n      ; PIN_R13       ; QSF Assignment             ;
; Location                    ;                              ;              ; KEY_n0           ; PIN_J15       ; QSF Assignment             ;
; Location                    ;                              ;              ; KEY_n1           ; PIN_E1        ; QSF Assignment             ;
; Location                    ;                              ;              ; KEY_n[1]         ; PIN_E1        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green0       ; PIN_A15       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green1       ; PIN_A13       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green2       ; PIN_B13       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green3       ; PIN_A11       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green4       ; PIN_D1        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green5       ; PIN_F3        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green6       ; PIN_B1        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green7       ; PIN_L3        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green[0]     ; PIN_A15       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green[1]     ; PIN_A13       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green[2]     ; PIN_B13       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green[3]     ; PIN_A11       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green[4]     ; PIN_D1        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green[5]     ; PIN_F3        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green[6]     ; PIN_B1        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Green[7]     ; PIN_L3        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Reset        ; PIN_B4        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n0      ; PIN_B5        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n1      ; PIN_A4        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n10     ; PIN_E6        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n11     ; PIN_C8        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n2      ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n3      ; PIN_A5        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n4      ; PIN_A6        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n5      ; PIN_B6        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n6      ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n7      ; PIN_B7        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n8      ; PIN_C6        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n9      ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n[0]    ; PIN_B5        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n[10]   ; PIN_E6        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n[11]   ; PIN_C8        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n[1]    ; PIN_A4        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n[2]    ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n[3]    ; PIN_A5        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n[4]    ; PIN_A6        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n[5]    ; PIN_B6        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n[6]    ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n[7]    ; PIN_B7        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n[8]    ; PIN_C6        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_SelC_n[9]    ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B0       ; PIN_T11       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B1       ; PIN_P11       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B2       ; PIN_P9        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B3       ; PIN_L16       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B4       ; PIN_L15       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B5       ; PIN_R14       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B6       ; PIN_P14       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B7       ; PIN_M10       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B[0]     ; PIN_T11       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B[1]     ; PIN_P11       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B[2]     ; PIN_P9        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B[3]     ; PIN_L16       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B[4]     ; PIN_L15       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B[5]     ; PIN_R14       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B[6]     ; PIN_P14       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_B[7]     ; PIN_M10       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G0       ; PIN_T10       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G1       ; PIN_R10       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G2       ; PIN_N9        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G3       ; PIN_K16       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G4       ; PIN_P15       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G5       ; PIN_N16       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G6       ; PIN_L14       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G7       ; PIN_L13       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G[0]     ; PIN_T10       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G[1]     ; PIN_R10       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G[2]     ; PIN_N9        ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G[3]     ; PIN_K16       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G[4]     ; PIN_P15       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G[5]     ; PIN_N16       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G[6]     ; PIN_L14       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_G[7]     ; PIN_L13       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R0       ; PIN_R12       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R1       ; PIN_R11       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R2       ; PIN_N12       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R3       ; PIN_N11       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R4       ; PIN_R16       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R5       ; PIN_P16       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R6       ; PIN_N15       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R7       ; PIN_N14       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R[0]     ; PIN_R12       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R[1]     ; PIN_R11       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R[2]     ; PIN_N12       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R[3]     ; PIN_N11       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R[4]     ; PIN_R16       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R[5]     ; PIN_P16       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R[6]     ; PIN_N15       ; QSF Assignment             ;
; Location                    ;                              ;              ; LED_Sel_R[7]     ; PIN_N14       ; QSF Assignment             ;
; Location                    ;                              ;              ; LedButton0       ; PIN_J16       ; QSF Assignment             ;
; Location                    ;                              ;              ; LedButton1       ; PIN_K15       ; QSF Assignment             ;
; Location                    ;                              ;              ; LedButton2       ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                              ;              ; LedButton3       ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                              ;              ; LedButton[0]     ; PIN_J16       ; QSF Assignment             ;
; Location                    ;                              ;              ; LedButton[1]     ; PIN_K15       ; QSF Assignment             ;
; Location                    ;                              ;              ; LedButton[2]     ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                              ;              ; LedButton[3]     ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                              ;              ; MSEL0            ; PIN_H13       ; QSF Assignment             ;
; Location                    ;                              ;              ; MSEL1            ; PIN_H12       ; QSF Assignment             ;
; Location                    ;                              ;              ; MSEL2            ; PIN_G12       ; QSF Assignment             ;
; Location                    ;                              ;              ; MSEL[0]          ; PIN_H13       ; QSF Assignment             ;
; Location                    ;                              ;              ; MSEL[1]          ; PIN_H12       ; QSF Assignment             ;
; Location                    ;                              ;              ; MSEL[2]          ; PIN_G12       ; QSF Assignment             ;
; Location                    ;                              ;              ; SW0              ; PIN_M1        ; QSF Assignment             ;
; Location                    ;                              ;              ; SW1              ; PIN_T8        ; QSF Assignment             ;
; Location                    ;                              ;              ; SW2              ; PIN_B9        ; QSF Assignment             ;
; Location                    ;                              ;              ; SW3              ; PIN_M15       ; QSF Assignment             ;
; Location                    ;                              ;              ; SW[0]            ; PIN_M1        ; QSF Assignment             ;
; Location                    ;                              ;              ; SW[1]            ; PIN_T8        ; QSF Assignment             ;
; Location                    ;                              ;              ; SW[2]            ; PIN_B9        ; QSF Assignment             ;
; Location                    ;                              ;              ; SW[3]            ; PIN_M15       ; QSF Assignment             ;
; Location                    ;                              ;              ; Serial_SCL       ; PIN_T15       ; QSF Assignment             ;
; Location                    ;                              ;              ; Serial_SDA       ; PIN_F13       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA0         ; PIN_B12       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA1         ; PIN_D12       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA2         ; PIN_D11       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA3         ; PIN_A12       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA4         ; PIN_B11       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA5         ; PIN_C11       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA6         ; PIN_E10       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA7         ; PIN_E11       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA[0]       ; PIN_B12       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA[1]       ; PIN_D12       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA[2]       ; PIN_D11       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA[3]       ; PIN_A12       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA[4]       ; PIN_B11       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA[5]       ; PIN_C11       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA[6]       ; PIN_E10       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedA[7]       ; PIN_E11       ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB0         ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB1         ; PIN_C9        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB2         ; PIN_E9        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB3         ; PIN_F9        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB4         ; PIN_F8        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB5         ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB6         ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB7         ; PIN_E7        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB[0]       ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB[1]       ; PIN_C9        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB[2]       ; PIN_E9        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB[3]       ; PIN_F9        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB[4]       ; PIN_F8        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB[5]       ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB[6]       ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                              ;              ; Sw_LedB[7]       ; PIN_E7        ; QSF Assignment             ;
; Location                    ;                              ;              ; TCK              ; PIN_H3        ; QSF Assignment             ;
; Location                    ;                              ;              ; TDI              ; PIN_H4        ; QSF Assignment             ;
; Location                    ;                              ;              ; TDO              ; PIN_J4        ; QSF Assignment             ;
; Location                    ;                              ;              ; TMS              ; PIN_J5        ; QSF Assignment             ;
; Location                    ;                              ;              ; TP0              ; PIN_A3        ; QSF Assignment             ;
; Location                    ;                              ;              ; TP1              ; PIN_T13       ; QSF Assignment             ;
; Location                    ;                              ;              ; nCE              ; PIN_J3        ; QSF Assignment             ;
; Location                    ;                              ;              ; nCONFIG          ; PIN_H5        ; QSF Assignment             ;
; Location                    ;                              ;              ; nSTATUS          ; PIN_F4        ; QSF Assignment             ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; LT24_System_sdram_controller ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; LT24_System_sdram_controller ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+------------------------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7827 ) ; 0.00 % ( 0 / 7827 )        ; 0.00 % ( 0 / 7827 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7827 ) ; 0.00 % ( 0 / 7827 )        ; 0.00 % ( 0 / 7827 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7563 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 253 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/aroulin/Desktop/EmbeddedSystems/LT24/LT24_DE0_Project/output_files/LT24_Controller.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,896 / 22,320 ( 22 % )    ;
;     -- Combinational with no register       ; 1521                       ;
;     -- Register only                        ; 994                        ;
;     -- Combinational with a register        ; 2381                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1949                       ;
;     -- 3 input functions                    ; 1273                       ;
;     -- <=2 input functions                  ; 680                        ;
;     -- Register only                        ; 994                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3606                       ;
;     -- arithmetic mode                      ; 296                        ;
;                                             ;                            ;
; Total registers*                            ; 3,444 / 23,018 ( 15 % )    ;
;     -- Dedicated logic registers            ; 3,375 / 22,320 ( 15 % )    ;
;     -- I/O registers                        ; 69 / 698 ( 10 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 384 / 1,395 ( 28 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 64 / 154 ( 42 % )          ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 8                          ;
; M9Ks                                        ; 16 / 66 ( 24 % )           ;
; Total block memory bits                     ; 67,328 / 608,256 ( 11 % )  ;
; Total block memory implementation bits      ; 147,456 / 608,256 ( 24 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 132 ( 3 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 8 / 20 ( 40 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 9.5% / 9.5% / 9.5%         ;
; Peak interconnect usage (total/H/V)         ; 35.8% / 37.8% / 38.8%      ;
; Maximum fan-out                             ; 2417                       ;
; Highest non-global fan-out                  ; 735                        ;
; Total fan-out                               ; 27034                      ;
; Average fan-out                             ; 3.28                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                                ;
; Total logic elements                         ; 4726 / 22320 ( 21 % ) ; 170 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register        ; 1448                  ; 73                    ; 0                              ;
;     -- Register only                         ; 980                   ; 14                    ; 0                              ;
;     -- Combinational with a register         ; 2298                  ; 83                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 1881                  ; 68                    ; 0                              ;
;     -- 3 input functions                     ; 1227                  ; 46                    ; 0                              ;
;     -- <=2 input functions                   ; 638                   ; 42                    ; 0                              ;
;     -- Register only                         ; 980                   ; 14                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 3458                  ; 148                   ; 0                              ;
;     -- arithmetic mode                       ; 288                   ; 8                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total registers                              ; 3347                  ; 97                    ; 0                              ;
;     -- Dedicated logic registers             ; 3278 / 22320 ( 15 % ) ; 97 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 371 / 1395 ( 27 % )   ; 14 / 1395 ( 1 % )     ; 0 / 1395 ( 0 % )               ;
;                                              ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 64                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 132 ( 3 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 67328                 ; 0                     ; 0                              ;
; Total RAM block bits                         ; 147456                ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 16 / 66 ( 24 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 6 / 24 ( 25 % )       ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 37 / 220 ( 16 % )     ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )      ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                                ;
;     -- Input Connections                     ; 1179                  ; 140                   ; 2                              ;
;     -- Registered Input Connections          ; 1006                  ; 106                   ; 0                              ;
;     -- Output Connections                    ; 269                   ; 176                   ; 876                            ;
;     -- Registered Output Connections         ; 4                     ; 175                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;
;     -- Total Connections                     ; 26467                 ; 1013                  ; 885                            ;
;     -- Registered Connections                ; 10259                 ; 702                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                                ;
;     -- Top                                   ; 256                   ; 314                   ; 878                            ;
;     -- sld_hub:auto_hub                      ; 314                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 878                   ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;
;     -- Input Ports                           ; 42                    ; 23                    ; 2                              ;
;     -- Output Ports                          ; 37                    ; 40                    ; 3                              ;
;     -- Bidir Ports                           ; 32                    ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 29                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 26                    ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK    ; R8    ; 3        ; 27           ; 0            ; 21           ; 2419                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; KEY_n[0] ; J15   ; 5        ; 53           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; P2    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; N2    ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; N1    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; L4    ; 2        ; 0            ; 6            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; N5    ; 3        ; 5            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; N6    ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; M8    ; 3        ; 20           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; P8    ; 3        ; 25           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T7    ; 3        ; 18           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; N8    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; T6    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; R1    ; 2        ; 0            ; 5            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P1    ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; M7    ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; M6    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; L1    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; P6    ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; R6    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; T5    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; L2    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; C2    ; 1        ; 0            ; 27           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_0_D[27]  ; E10   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_1_D10    ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_1_D23    ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_1_D31    ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_1_D33    ; J14   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_1_D8     ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO_1_D9     ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+---------------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Output Enable Source ; Output Enable Group                                                             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+---------------------------------------------------------------------------------+
; DRAM_DQ[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_15 ;
; DRAM_DQ[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_5  ;
; DRAM_DQ[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_4  ;
; DRAM_DQ[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_3  ;
; DRAM_DQ[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_2  ;
; DRAM_DQ[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_1  ;
; DRAM_DQ[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe               ;
; DRAM_DQ[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_14 ;
; DRAM_DQ[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_13 ;
; DRAM_DQ[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_12 ;
; DRAM_DQ[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_11 ;
; DRAM_DQ[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_10 ;
; DRAM_DQ[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_9  ;
; DRAM_DQ[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_8  ;
; DRAM_DQ[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_7  ;
; DRAM_DQ[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_6  ;
; GPIO_1_D11  ; R10   ; 4        ; 34           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D12  ; N12   ; 4        ; 47           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D13  ; P9    ; 4        ; 38           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D14  ; N9    ; 4        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D15  ; N11   ; 4        ; 43           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D16  ; L16   ; 5        ; 53           ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D17  ; K16   ; 5        ; 53           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D18  ; R16   ; 5        ; 53           ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D19  ; L15   ; 5        ; 53           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D20  ; P15   ; 5        ; 53           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D21  ; P16   ; 5        ; 53           ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D22  ; R14   ; 4        ; 49           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D3   ; T13   ; 4        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D4   ; R13   ; 4        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D5   ; T12   ; 4        ; 36           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
; GPIO_1_D6   ; R12   ; 4        ; 36           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; KEY_n[0]                ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 14 ( 50 % )  ; 3.3V          ; --           ;
; 2        ; 13 / 16 ( 81 % ) ; 3.3V          ; --           ;
; 3        ; 24 / 25 ( 96 % ) ; 3.3V          ; --           ;
; 4        ; 13 / 20 ( 65 % ) ; 3.3V          ; --           ;
; 5        ; 10 / 18 ( 56 % ) ; 3.3V          ; --           ;
; 6        ; 0 / 13 ( 0 % )   ; 3.3V          ; --           ;
; 7        ; 1 / 24 ( 4 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 24 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N                                                 ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; GPIO_0_D[27]                                              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVCMOS ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVCMOS ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVCMOS ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVCMOS ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; GPIO_1_D33                                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; KEY_n[0]                                                  ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; GPIO_1_D31                                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; GPIO_1_D17                                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE                                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; GPIO_1_D19                                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; GPIO_1_D16                                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; GPIO_1_D14                                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; GPIO_1_D15                                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; GPIO_1_D12                                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; GPIO_1_D23                                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; GPIO_1_D13                                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; GPIO_1_D10                                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; GPIO_1_D20                                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; GPIO_1_D21                                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; GPIO_1_D11                                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; GPIO_1_D9                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; GPIO_1_D6                                                 ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; GPIO_1_D4                                                 ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; GPIO_1_D22                                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; GPIO_1_D18                                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; GPIO_1_D8                                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; GPIO_1_D5                                                 ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; GPIO_1_D3                                                 ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                               ;
+-------------------------------+---------------------------------------------------------------------------+
; Name                          ; LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|pll7 ;
+-------------------------------+---------------------------------------------------------------------------+
; SDC pin name                  ; inst|pll|sd1|pll7                                                         ;
; PLL mode                      ; Normal                                                                    ;
; Compensate clock              ; clock0                                                                    ;
; Compensated input/output pins ; --                                                                        ;
; Switchover type               ; --                                                                        ;
; Input frequency 0             ; 50.0 MHz                                                                  ;
; Input frequency 1             ; --                                                                        ;
; Nominal PFD frequency         ; 50.0 MHz                                                                  ;
; Nominal VCO frequency         ; 500.0 MHz                                                                 ;
; VCO post scale K counter      ; 2                                                                         ;
; VCO frequency control         ; Auto                                                                      ;
; VCO phase shift step          ; 250 ps                                                                    ;
; VCO multiply                  ; --                                                                        ;
; VCO divide                    ; --                                                                        ;
; Freq min lock                 ; 30.0 MHz                                                                  ;
; Freq max lock                 ; 65.02 MHz                                                                 ;
; M VCO Tap                     ; 4                                                                         ;
; M Initial                     ; 2                                                                         ;
; M value                       ; 10                                                                        ;
; N value                       ; 1                                                                         ;
; Charge pump current           ; setting 1                                                                 ;
; Loop filter resistance        ; setting 27                                                                ;
; Loop filter capacitance       ; setting 0                                                                 ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                      ;
; Bandwidth type                ; Medium                                                                    ;
; Real time reconfigurable      ; Off                                                                       ;
; Scan chain MIF file           ; --                                                                        ;
; Preserve PLL counter order    ; Off                                                                       ;
; PLL location                  ; PLL_4                                                                     ;
; Inclk0 signal                 ; CLOCK                                                                     ;
; Inclk1 signal                 ; --                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                             ;
; Inclk1 signal type            ; --                                                                        ;
+-------------------------------+---------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+
; Name                                                                                  ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name             ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+
; LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|wire_pll7_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 9.00 (250 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 2       ; 4       ; inst|pll|sd1|pll7|clk[0] ;
; LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|wire_pll7_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -108 (-3000 ps) ; 9.00 (250 ps)    ; 50/50      ; C1      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; inst|pll|sd1|pll7|clk[1] ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                              ; Library Name ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |LT24_Controller                                                                                               ; 4896 (2)    ; 3375 (0)                  ; 69 (69)       ; 67328       ; 16   ; 4            ; 0       ; 2         ; 64   ; 0            ; 1521 (2)     ; 994 (0)           ; 2381 (0)         ; |LT24_Controller                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;    |LT24_System:inst|                                                                                          ; 4724 (0)    ; 3278 (0)                  ; 0 (0)         ; 67328       ; 16   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1446 (0)     ; 980 (0)           ; 2298 (0)         ; |LT24_Controller|LT24_System:inst                                                                                                                                                                                                                                                                                                                                ; LT24_System  ;
;       |LT24_Module:lt24_ctrl_0|                                                                                ; 443 (0)     ; 334 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 134 (0)           ; 201 (0)          ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0                                                                                                                                                                                                                                                                                                        ; lt24_system  ;
;          |FIFO:FIFO_inst|                                                                                      ; 83 (0)      ; 70 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 39 (0)            ; 31 (0)           ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst                                                                                                                                                                                                                                                                                         ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                ; 83 (0)      ; 70 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 39 (0)            ; 31 (0)           ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                       ; work         ;
;                |dcfifo_9dg1:auto_generated|                                                                    ; 83 (23)     ; 70 (21)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (2)       ; 39 (19)           ; 31 (2)           ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated                                                                                                                                                                                                            ; work         ;
;                   |a_graycounter_l5c:wrptr_g1p|                                                                ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_l5c:wrptr_g1p                                                                                                                                                                                ; work         ;
;                   |a_graycounter_on6:rdptr_g1p|                                                                ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_on6:rdptr_g1p                                                                                                                                                                                ; work         ;
;                   |alt_synch_pipe_16d:rs_dgwp|                                                                 ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 4 (0)            ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|alt_synch_pipe_16d:rs_dgwp                                                                                                                                                                                 ; work         ;
;                      |dffpipe_0v8:dffpipe12|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 4 (4)            ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|alt_synch_pipe_16d:rs_dgwp|dffpipe_0v8:dffpipe12                                                                                                                                                           ; work         ;
;                   |alt_synch_pipe_26d:ws_dgrp|                                                                 ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 4 (0)            ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|alt_synch_pipe_26d:ws_dgrp                                                                                                                                                                                 ; work         ;
;                      |dffpipe_1v8:dffpipe16|                                                                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 4 (4)            ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|alt_synch_pipe_26d:ws_dgrp|dffpipe_1v8:dffpipe16                                                                                                                                                           ; work         ;
;                   |altsyncram_3011:fifo_ram|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|altsyncram_3011:fifo_ram                                                                                                                                                                                   ; work         ;
;                   |cmpr_d66:rdempty_eq_comp|                                                                   ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|cmpr_d66:rdempty_eq_comp                                                                                                                                                                                   ; work         ;
;                   |cmpr_d66:wrfull_eq_comp|                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|cmpr_d66:wrfull_eq_comp                                                                                                                                                                                    ; work         ;
;                   |cntr_old:cntr_b|                                                                            ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|cntr_old:cntr_b                                                                                                                                                                                            ; work         ;
;          |LT24_Interface:LT24_Interface_inst|                                                                  ; 129 (129)   ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 57 (57)          ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst                                                                                                                                                                                                                                                                     ; work         ;
;          |LT24_Master:LT24_Master_inst|                                                                        ; 106 (106)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 32 (32)           ; 59 (59)          ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Master:LT24_Master_inst                                                                                                                                                                                                                                                                           ; work         ;
;          |LT24_Slave:LT24_Slave_inst|                                                                          ; 125 (125)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 63 (63)           ; 54 (54)          ; |LT24_Controller|LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Slave:LT24_Slave_inst                                                                                                                                                                                                                                                                             ; work         ;
;       |LT24_System_jtag_uart:jtag_uart|                                                                        ; 160 (39)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (16)      ; 17 (2)            ; 98 (20)          ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                ; LT24_System  ;
;          |LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r                                                                                                                                                                                                                              ; LT24_System  ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                 ; work         ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                      ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                         ; work         ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                    ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                           ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                 ; work         ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                              ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                  ; work         ;
;          |LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w                                                                                                                                                                                                                              ; LT24_System  ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                 ; work         ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                      ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                         ; work         ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                    ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                           ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                 ; work         ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                              ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                  ; work         ;
;          |alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|                                           ; 71 (71)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 38 (38)          ; |LT24_Controller|LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                      ; work         ;
;       |LT24_System_mm_interconnect_0:mm_interconnect_0|                                                        ; 1271 (0)    ; 986 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 495 (0)           ; 649 (0)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                ; LT24_System  ;
;          |LT24_System_mm_interconnect_0_cmd_demux:cmd_demux|                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                              ; LT24_System  ;
;          |LT24_System_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                      ; LT24_System  ;
;          |LT24_System_mm_interconnect_0_cmd_mux:cmd_mux|                                                       ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (0)             ; 50 (47)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                  ; LT24_System  ;
;             |altera_merlin_arbitrator:arb|                                                                     ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ; LT24_System  ;
;          |LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                               ; 93 (83)     ; 7 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 85 (79)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                          ; LT24_System  ;
;             |altera_merlin_arbitrator:arb|                                                                     ; 11 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 6 (4)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; LT24_System  ;
;                |altera_merlin_arb_adder:adder|                                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                               ; LT24_System  ;
;          |LT24_System_mm_interconnect_0_router:router|                                                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_router:router                                                                                                                                                                                                                                    ; LT24_System  ;
;          |LT24_System_mm_interconnect_0_router_001:router_001|                                                 ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 6 (6)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                            ; LT24_System  ;
;          |LT24_System_mm_interconnect_0_router_004:router_004|                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_router_004:router_004                                                                                                                                                                                                                            ; LT24_System  ;
;          |LT24_System_mm_interconnect_0_rsp_demux:rsp_demux|                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                              ; LT24_System  ;
;          |LT24_System_mm_interconnect_0_rsp_mux:rsp_mux|                                                       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                  ; LT24_System  ;
;          |LT24_System_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                               ; 88 (88)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 84 (84)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                          ; LT24_System  ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                    ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                               ; LT24_System  ;
;          |altera_avalon_sc_fifo:lt24_ctrl_0_avalon_slave_0_agent_rsp_fifo|                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_ctrl_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                ; LT24_System  ;
;          |altera_avalon_sc_fifo:nios2_jtag_debug_module_agent_rsp_fifo|                                        ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_jtag_debug_module_agent_rsp_fifo                                                                                                                                                                                                                   ; LT24_System  ;
;          |altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo|                                                  ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                             ; LT24_System  ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|                                          ; 187 (187)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 80 (80)           ; 91 (91)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo                                                                                                                                                                                                                     ; LT24_System  ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|                                            ; 108 (108)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 11 (11)           ; 85 (85)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo                                                                                                                                                                                                                       ; LT24_System  ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                ; 141 (0)     ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 98 (0)            ; 42 (0)           ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                           ; LT24_System  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                         ; 141 (137)   ; 140 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 98 (96)           ; 42 (41)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                  ; LT24_System  ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                   ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                ; 72 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 51 (0)            ; 19 (0)           ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                           ; LT24_System  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                         ; 72 (68)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 51 (49)           ; 19 (17)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                  ; LT24_System  ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                   ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                ; 75 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 38 (0)            ; 36 (0)           ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                           ; LT24_System  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                         ; 75 (71)     ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (36)           ; 36 (36)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                  ; LT24_System  ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                   ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                ; 75 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 70 (0)            ; 4 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                           ; LT24_System  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                         ; 75 (71)     ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 70 (68)           ; 4 (4)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                  ; LT24_System  ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                   ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                ; 73 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 69 (0)            ; 3 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                           ; LT24_System  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                         ; 73 (69)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 69 (66)           ; 3 (3)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                  ; LT24_System  ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                   ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                   ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                    ; 74 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 58 (0)            ; 14 (0)           ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                               ; LT24_System  ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                         ; 74 (70)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 58 (56)           ; 14 (12)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                      ; LT24_System  ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                       ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                       ; work         ;
;          |altera_merlin_master_agent:nios2_data_master_agent|                                                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_data_master_agent                                                                                                                                                                                                                             ; LT24_System  ;
;          |altera_merlin_master_agent:nios2_instruction_master_agent|                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_instruction_master_agent                                                                                                                                                                                                                      ; LT24_System  ;
;          |altera_merlin_master_translator:lt24_ctrl_0_avalon_master_translator|                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lt24_ctrl_0_avalon_master_translator                                                                                                                                                                                                           ; LT24_System  ;
;          |altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent                                                                                                                                                                                                                    ; LT24_System  ;
;          |altera_merlin_slave_agent:nios2_jtag_debug_module_agent|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_jtag_debug_module_agent                                                                                                                                                                                                                        ; LT24_System  ;
;          |altera_merlin_slave_agent:pll_pll_slave_agent|                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pll_pll_slave_agent                                                                                                                                                                                                                                  ; LT24_System  ;
;          |altera_merlin_slave_agent:sdram_controller_s1_agent|                                                 ; 17 (7)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (4)       ; 0 (0)             ; 6 (3)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent                                                                                                                                                                                                                            ; LT24_System  ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                    ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                              ; LT24_System  ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                               ; 25 (25)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 20 (20)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                          ; LT24_System  ;
;          |altera_merlin_slave_translator:lt24_ctrl_0_avalon_slave_0_translator|                                ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 35 (35)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_ctrl_0_avalon_slave_0_translator                                                                                                                                                                                                           ; LT24_System  ;
;          |altera_merlin_slave_translator:nios2_jtag_debug_module_translator|                                   ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 21 (21)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_jtag_debug_module_translator                                                                                                                                                                                                              ; LT24_System  ;
;          |altera_merlin_slave_translator:pll_pll_slave_translator|                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pll_pll_slave_translator                                                                                                                                                                                                                        ; LT24_System  ;
;          |altera_merlin_traffic_limiter:nios2_data_master_limiter|                                             ; 24 (24)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 15 (15)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter                                                                                                                                                                                                                        ; LT24_System  ;
;          |altera_merlin_traffic_limiter:nios2_instruction_master_limiter|                                      ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter                                                                                                                                                                                                                 ; LT24_System  ;
;          |altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|                                   ; 92 (92)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 89 (89)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter                                                                                                                                                                                                              ; LT24_System  ;
;          |altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|                                   ; 54 (54)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 49 (49)          ; |LT24_Controller|LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter                                                                                                                                                                                                              ; LT24_System  ;
;       |LT24_System_nios2:nios2|                                                                                ; 2625 (2170) ; 1615 (1345)               ; 0 (0)         ; 64256       ; 13   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1010 (825)   ; 278 (229)         ; 1337 (1116)      ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2                                                                                                                                                                                                                                                                                                        ; LT24_System  ;
;          |LT24_System_nios2_bht_module:LT24_System_nios2_bht|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_bht_module:LT24_System_nios2_bht                                                                                                                                                                                                                                                     ; LT24_System  ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_bht_module:LT24_System_nios2_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_n3h1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_bht_module:LT24_System_nios2_bht|altsyncram:the_altsyncram|altsyncram_n3h1:auto_generated                                                                                                                                                                                            ; work         ;
;          |LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data                                                                                                                                                                                                                                             ; LT24_System  ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_kpc1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated                                                                                                                                                                                    ; work         ;
;          |LT24_System_nios2_dc_tag_module:LT24_System_nios2_dc_tag|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_tag_module:LT24_System_nios2_dc_tag                                                                                                                                                                                                                                               ; LT24_System  ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_tag_module:LT24_System_nios2_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                     ; work         ;
;                |altsyncram_log1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_tag_module:LT24_System_nios2_dc_tag|altsyncram:the_altsyncram|altsyncram_log1:auto_generated                                                                                                                                                                                      ; work         ;
;          |LT24_System_nios2_dc_victim_module:LT24_System_nios2_dc_victim|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_victim_module:LT24_System_nios2_dc_victim                                                                                                                                                                                                                                         ; LT24_System  ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_victim_module:LT24_System_nios2_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                               ; work         ;
;                |altsyncram_r3d1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_victim_module:LT24_System_nios2_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                                                ; work         ;
;          |LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data                                                                                                                                                                                                                                             ; LT24_System  ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                    ; work         ;
;          |LT24_System_nios2_ic_tag_module:LT24_System_nios2_ic_tag|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_tag_module:LT24_System_nios2_ic_tag                                                                                                                                                                                                                                               ; LT24_System  ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_tag_module:LT24_System_nios2_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                     ; work         ;
;                |altsyncram_0gh1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_tag_module:LT24_System_nios2_ic_tag|altsyncram:the_altsyncram|altsyncram_0gh1:auto_generated                                                                                                                                                                                      ; work         ;
;          |LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell                                                                                                                                                                                                                                            ; LT24_System  ;
;             |altera_mult_add:the_altmult_add_part_1|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                     ; work         ;
;                |altera_mult_add_q1u2:auto_generated|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated                                                                                                                                                                 ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                        ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                               ; work         ;
;                         |lpm_mult:Mult0|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                ; work         ;
;                            |mult_jp01:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                       ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                     ; work         ;
;                |altera_mult_add_s1u2:auto_generated|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated                                                                                                                                                                 ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                        ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                               ; work         ;
;                         |lpm_mult:Mult0|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                ; work         ;
;                            |mult_j011:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                       ; work         ;
;          |LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|                                         ; 387 (84)    ; 269 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (4)      ; 49 (4)            ; 220 (76)         ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci                                                                                                                                                                                                                                            ; LT24_System  ;
;             |LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|      ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 42 (0)            ; 54 (0)           ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper                                                                                                                                                ; LT24_System  ;
;                |LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|     ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (36)           ; 11 (9)           ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk                                                      ; LT24_System  ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                |LT24_System_nios2_jtag_debug_module_tck:the_LT24_System_nios2_jtag_debug_module_tck|           ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_tck:the_LT24_System_nios2_jtag_debug_module_tck                                                            ; LT24_System  ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_tck:the_LT24_System_nios2_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_tck:the_LT24_System_nios2_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                |sld_virtual_jtag_basic:LT24_System_nios2_jtag_debug_module_phy|                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:LT24_System_nios2_jtag_debug_module_phy                                                                                 ; work         ;
;             |LT24_System_nios2_nios2_avalon_reg:the_LT24_System_nios2_nios2_avalon_reg|                        ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_avalon_reg:the_LT24_System_nios2_nios2_avalon_reg                                                                                                                                                                  ; LT24_System  ;
;             |LT24_System_nios2_nios2_oci_break:the_LT24_System_nios2_nios2_oci_break|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_oci_break:the_LT24_System_nios2_nios2_oci_break                                                                                                                                                                    ; LT24_System  ;
;             |LT24_System_nios2_nios2_oci_debug:the_LT24_System_nios2_nios2_oci_debug|                          ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 9 (9)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_oci_debug:the_LT24_System_nios2_nios2_oci_debug                                                                                                                                                                    ; LT24_System  ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_oci_debug:the_LT24_System_nios2_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                ; work         ;
;             |LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|                                ; 116 (116)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 1 (1)             ; 50 (50)          ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem                                                                                                                                                                          ; LT24_System  ;
;                |LT24_System_nios2_ociram_sp_ram_module:LT24_System_nios2_ociram_sp_ram|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|LT24_System_nios2_ociram_sp_ram_module:LT24_System_nios2_ociram_sp_ram                                                                                                   ; LT24_System  ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|LT24_System_nios2_ociram_sp_ram_module:LT24_System_nios2_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work         ;
;                      |altsyncram_1s81:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|LT24_System_nios2_ociram_sp_ram_module:LT24_System_nios2_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_1s81:auto_generated                                          ; work         ;
;          |LT24_System_nios2_register_bank_a_module:LT24_System_nios2_register_bank_a|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_register_bank_a_module:LT24_System_nios2_register_bank_a                                                                                                                                                                                                                             ; LT24_System  ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_register_bank_a_module:LT24_System_nios2_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                   ; work         ;
;                |altsyncram_nhg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_register_bank_a_module:LT24_System_nios2_register_bank_a|altsyncram:the_altsyncram|altsyncram_nhg1:auto_generated                                                                                                                                                                    ; work         ;
;          |LT24_System_nios2_register_bank_b_module:LT24_System_nios2_register_bank_b|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_register_bank_b_module:LT24_System_nios2_register_bank_b                                                                                                                                                                                                                             ; LT24_System  ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_register_bank_b_module:LT24_System_nios2_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                   ; work         ;
;                |altsyncram_ohg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_register_bank_b_module:LT24_System_nios2_register_bank_b|altsyncram:the_altsyncram|altsyncram_ohg1:auto_generated                                                                                                                                                                    ; work         ;
;          |lpm_add_sub:Add17|                                                                                   ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|lpm_add_sub:Add17                                                                                                                                                                                                                                                                                      ; work         ;
;             |add_sub_qvi:auto_generated|                                                                       ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_nios2:nios2|lpm_add_sub:Add17|add_sub_qvi:auto_generated                                                                                                                                                                                                                                                           ; work         ;
;       |LT24_System_pll:pll|                                                                                    ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 6 (4)            ; |LT24_Controller|LT24_System:inst|LT24_System_pll:pll                                                                                                                                                                                                                                                                                                            ; LT24_System  ;
;          |LT24_System_pll_altpll_2jh2:sd1|                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |LT24_Controller|LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1                                                                                                                                                                                                                                                                            ; LT24_System  ;
;          |LT24_System_pll_stdsync_sv6:stdsync2|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |LT24_Controller|LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                       ; LT24_System  ;
;             |LT24_System_pll_dffpipe_l2c:dffpipe3|                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_stdsync_sv6:stdsync2|LT24_System_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                  ; LT24_System  ;
;       |LT24_System_sdram_controller:sdram_controller|                                                          ; 367 (253)   ; 213 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (146)    ; 44 (1)            ; 170 (82)         ; |LT24_Controller|LT24_System:inst|LT24_System_sdram_controller:sdram_controller                                                                                                                                                                                                                                                                                  ; LT24_System  ;
;          |LT24_System_sdram_controller_input_efifo_module:the_LT24_System_sdram_controller_input_efifo_module| ; 140 (140)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 43 (43)           ; 90 (90)          ; |LT24_Controller|LT24_System:inst|LT24_System_sdram_controller:sdram_controller|LT24_System_sdram_controller_input_efifo_module:the_LT24_System_sdram_controller_input_efifo_module                                                                                                                                                                              ; LT24_System  ;
;       |altera_reset_controller:rst_controller_001|                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (1)            ; |LT24_Controller|LT24_System:inst|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                     ; LT24_System  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |LT24_Controller|LT24_System:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                          ; LT24_System  ;
;       |altera_reset_controller:rst_controller|                                                                 ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |LT24_Controller|LT24_System:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                         ; LT24_System  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                          ; LT24_System  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |LT24_Controller|LT24_System:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                              ; LT24_System  ;
;    |sld_hub:auto_hub|                                                                                          ; 170 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (1)       ; 14 (0)            ; 83 (0)           ; |LT24_Controller|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                           ; 169 (126)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (57)      ; 14 (14)           ; 83 (58)          ; |LT24_Controller|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                   ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                             ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |LT24_Controller|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                           ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |LT24_Controller|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                         ; work         ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; GPIO_0_D[27]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D23    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D10    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D33    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D31    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D8     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D9     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; GPIO_1_D11    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D3     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D4     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D5     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D6     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D12    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D13    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D14    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D15    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D16    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D17    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D18    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D19    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D20    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D21    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1_D22    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY_n[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+-----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                  ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                               ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[15]                                                                       ;                   ;         ;
; DRAM_DQ[14]                                                                       ;                   ;         ;
; DRAM_DQ[13]                                                                       ;                   ;         ;
; DRAM_DQ[12]                                                                       ;                   ;         ;
; DRAM_DQ[11]                                                                       ;                   ;         ;
; DRAM_DQ[10]                                                                       ;                   ;         ;
; DRAM_DQ[9]                                                                        ;                   ;         ;
; DRAM_DQ[8]                                                                        ;                   ;         ;
; DRAM_DQ[7]                                                                        ;                   ;         ;
; DRAM_DQ[6]                                                                        ;                   ;         ;
; DRAM_DQ[5]                                                                        ;                   ;         ;
; DRAM_DQ[4]                                                                        ;                   ;         ;
; DRAM_DQ[3]                                                                        ;                   ;         ;
; DRAM_DQ[2]                                                                        ;                   ;         ;
; DRAM_DQ[1]                                                                        ;                   ;         ;
; DRAM_DQ[0]                                                                        ;                   ;         ;
; GPIO_1_D11                                                                        ;                   ;         ;
; GPIO_1_D3                                                                         ;                   ;         ;
; GPIO_1_D4                                                                         ;                   ;         ;
; GPIO_1_D5                                                                         ;                   ;         ;
; GPIO_1_D6                                                                         ;                   ;         ;
; GPIO_1_D12                                                                        ;                   ;         ;
; GPIO_1_D13                                                                        ;                   ;         ;
; GPIO_1_D14                                                                        ;                   ;         ;
; GPIO_1_D15                                                                        ;                   ;         ;
; GPIO_1_D16                                                                        ;                   ;         ;
; GPIO_1_D17                                                                        ;                   ;         ;
; GPIO_1_D18                                                                        ;                   ;         ;
; GPIO_1_D19                                                                        ;                   ;         ;
; GPIO_1_D20                                                                        ;                   ;         ;
; GPIO_1_D21                                                                        ;                   ;         ;
; GPIO_1_D22                                                                        ;                   ;         ;
; CLOCK                                                                             ;                   ;         ;
; KEY_n[0]                                                                          ;                   ;         ;
;      - LT24_System:inst|altera_reset_controller:rst_controller_001|merged_reset~0 ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK                                                                                                                                                                                                                                                                                                               ; PIN_R8                ; 3       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CLOCK                                                                                                                                                                                                                                                                                                               ; PIN_R8                ; 2408    ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|_~0                                                                                                                                                                            ; LCCOMB_X39_Y13_N16    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|Selector23~0                                                                                                                                                                                                                            ; LCCOMB_X39_Y13_N2     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|WideOr3~0                                                                                                                                                                                                                               ; LCCOMB_X39_Y13_N8     ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|data_reg[5]~2                                                                                                                                                                                                                           ; LCCOMB_X39_Y11_N24    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Master:LT24_Master_inst|Selector63~2                                                                                                                                                                                                                                  ; LCCOMB_X35_Y14_N16    ; 16      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Master:LT24_Master_inst|address_dma_reg[28]~23                                                                                                                                                                                                                        ; LCCOMB_X35_Y14_N10    ; 55      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Master:LT24_Master_inst|state_reg.READ_AVAILABLE                                                                                                                                                                                                                      ; FF_X35_Y14_N21        ; 60      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Master:LT24_Master_inst|state_reg.READ_REQUEST                                                                                                                                                                                                                        ; FF_X35_Y14_N3         ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Slave:LT24_Slave_inst|address_dma[23]~1                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Slave:LT24_Slave_inst|read_data[0]~2                                                                                                                                                                                                                                  ; LCCOMB_X36_Y16_N22    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Slave:LT24_Slave_inst|start_dma~0                                                                                                                                                                                                                                     ; LCCOMB_X39_Y13_N18    ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                         ; LCCOMB_X38_Y20_N20    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                         ; LCCOMB_X35_Y20_N30    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                  ; LCCOMB_X35_Y20_N2     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                            ; LCCOMB_X41_Y23_N16    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                          ; LCCOMB_X41_Y23_N10    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                  ; LCCOMB_X41_Y20_N2     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y20_N2     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                            ; FF_X37_Y20_N1         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                           ; LCCOMB_X37_Y20_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y20_N26    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                             ; FF_X39_Y16_N31        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                           ; LCCOMB_X38_Y20_N4     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                   ; LCCOMB_X30_Y21_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                                                       ; LCCOMB_X31_Y21_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                           ; LCCOMB_X11_Y12_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~0                                                                                                                                                                               ; LCCOMB_X29_Y9_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                     ; LCCOMB_X39_Y16_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_ctrl_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                      ; LCCOMB_X36_Y20_N6     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_jtag_debug_module_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                         ; LCCOMB_X31_Y21_N8     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                   ; LCCOMB_X39_Y16_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_ready~1                                                                                                                                                                    ; LCCOMB_X35_Y21_N8     ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                 ; LCCOMB_X41_Y7_N24     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                 ; LCCOMB_X41_Y7_N10     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                 ; LCCOMB_X41_Y7_N20     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                 ; LCCOMB_X41_Y7_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                 ; LCCOMB_X41_Y7_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                 ; LCCOMB_X41_Y7_N26     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                 ; LCCOMB_X41_Y7_N4      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                 ; LCCOMB_X41_Y7_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|write                                                                                                                                                                                   ; LCCOMB_X41_Y7_N12     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                 ; LCCOMB_X29_Y21_N14    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always1~2                                                                                                                                                                                 ; LCCOMB_X29_Y23_N0     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                 ; LCCOMB_X29_Y23_N16    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                 ; LCCOMB_X29_Y23_N10    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always4~2                                                                                                                                                                                 ; LCCOMB_X29_Y23_N18    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                 ; LCCOMB_X29_Y23_N2     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always6~2                                                                                                                                                                                 ; LCCOMB_X29_Y23_N12    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                             ; LCCOMB_X29_Y25_N14    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                       ; LCCOMB_X37_Y16_N18    ; 68      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                       ; LCCOMB_X35_Y14_N26    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                         ; LCCOMB_X35_Y21_N0     ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                         ; LCCOMB_X35_Y21_N12    ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                         ; LCCOMB_X35_Y21_N28    ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                           ; LCCOMB_X30_Y15_N4     ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                     ; LCCOMB_X29_Y21_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter|pending_response_count[3]~8                                                                                                                                                                ; LCCOMB_X38_Y19_N10    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter|save_dest_id~2                                                                                                                                                                             ; LCCOMB_X38_Y19_N4     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|pending_response_count[3]~14                                                                                                                                                        ; LCCOMB_X30_Y15_N6     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|save_dest_id~0                                                                                                                                                                      ; LCCOMB_X30_Y15_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|data_reg[14]~0                                                                                                                                                                   ; LCCOMB_X29_Y9_N20     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|use_reg                                                                                                                                                                          ; FF_X29_Y9_N19         ; 75      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|always9~0                                                                                                                                                                        ; LCCOMB_X29_Y23_N8     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                                                                                                      ; LCCOMB_X24_Y20_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                      ; LCCOMB_X16_Y21_N10    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                      ; LCCOMB_X16_Y21_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wb_rd_en                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y19_N16    ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                ; LCCOMB_X27_Y19_N0     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y19_N22    ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wr_data_cnt[1]~2                                                                                                                                                                                                                                                      ; LCCOMB_X27_Y19_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                 ; FF_X15_Y22_N5         ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_xfer_wr_active                                                                                                                                                                                                                                                        ; FF_X17_Y22_N29        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_ld_align_byte1_fill                                                                                                                                                                                                                                                      ; FF_X20_Y21_N25        ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_ld_align_sh8                                                                                                                                                                                                                                                             ; FF_X23_Y21_N31        ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_stall_d3                                                                                                                                                                                                                                                             ; FF_X14_Y10_N1         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_slow_inst_result_en~0                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y22_N8     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_stall                                                                                                                                                                                                                                                                    ; LCCOMB_X17_Y19_N26    ; 735     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                        ; FF_X23_Y11_N29        ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|Add7~5                                                                                                                                                                                                                                                                     ; LCCOMB_X11_Y16_N10    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|D_ic_fill_starting~1                                                                                                                                                                                                                                                       ; LCCOMB_X26_Y14_N20    ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|E_hbreak_req                                                                                                                                                                                                                                                               ; LCCOMB_X20_Y18_N28    ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[0]                                                                                                                                                                                                                                                                    ; FF_X16_Y22_N11        ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[4]                                                                                                                                                                                                                                                                    ; FF_X20_Y21_N17        ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|F_stall                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y11_N10    ; 174     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                         ; LCCOMB_X24_Y12_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|jxuir                    ; FF_X41_Y25_N31        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X37_Y25_N12    ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X41_Y25_N26    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X41_Y25_N22    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X41_Y25_N28    ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X41_Y25_N13        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_tck:the_LT24_System_nios2_jtag_debug_module_tck|sr[12]~13                      ; LCCOMB_X41_Y23_N6     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_tck:the_LT24_System_nios2_jtag_debug_module_tck|sr[32]~21                      ; LCCOMB_X40_Y23_N28    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_tck:the_LT24_System_nios2_jtag_debug_module_tck|sr[37]~29                      ; LCCOMB_X40_Y23_N18    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:LT24_System_nios2_jtag_debug_module_phy|virtual_state_sdr~0                                 ; LCCOMB_X41_Y23_N24    ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:LT24_System_nios2_jtag_debug_module_phy|virtual_state_uir~0                                 ; LCCOMB_X41_Y25_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_avalon_reg:the_LT24_System_nios2_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                      ; LCCOMB_X32_Y25_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|MonDReg[0]~13                                                                                                                                ; LCCOMB_X41_Y25_N10    ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|MonDReg[25]~19                                                                                                                               ; LCCOMB_X41_Y25_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|ociram_wr_en~1                                                                                                                               ; LCCOMB_X32_Y25_N14    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|address[8]                                                                                                                                                                                                     ; FF_X27_Y17_N25        ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y18_N12    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                               ; LCCOMB_X18_Y18_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                          ; FF_X20_Y18_N5         ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|M_pipe_flush                                                                                                                                                                                                                                                               ; FF_X18_Y18_N3         ; 54      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_pass0                                                                                                                                                                                                                                                                ; FF_X11_Y16_N3         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_pass1                                                                                                                                                                                                                                                                ; FF_X11_Y16_N25        ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_pass2                                                                                                                                                                                                                                                                ; FF_X11_Y16_N1         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_pass3                                                                                                                                                                                                                                                                ; FF_X11_Y16_N21        ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|always122~0                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y19_N30    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|d_address_offset_field[2]~0                                                                                                                                                                                                                                                ; LCCOMB_X26_Y19_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[0]~32                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y19_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|dc_data_wr_port_en                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y22_N2     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|dc_tag_wr_port_en                                                                                                                                                                                                                                                          ; LCCOMB_X18_Y22_N16    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|i_readdatavalid_d1                                                                                                                                                                                                                                                         ; FF_X36_Y21_N31        ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_ap_offset[0]~2                                                                                                                                                                                                                                                     ; LCCOMB_X27_Y14_N2     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                     ; LCCOMB_X25_Y14_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_valid_bits_en                                                                                                                                                                                                                                                      ; LCCOMB_X23_Y16_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                ; LCCOMB_X23_Y18_N30    ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_tag_wraddress[3]~5                                                                                                                                                                                                                                                      ; LCCOMB_X23_Y18_N0     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_tag_wren                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y18_N28    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                               ; PLL_4                 ; 873     ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|wire_pll7_locked                                                                                                                                                                                                                               ; PLL_4                 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_pll:pll|prev_reset                                                                                                                                                                                                                                                                     ; FF_X39_Y18_N1         ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|LT24_System_sdram_controller_input_efifo_module:the_LT24_System_sdram_controller_input_efifo_module|entry_0[42]~2                                                                                                                                    ; LCCOMB_X28_Y8_N0      ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|LT24_System_sdram_controller_input_efifo_module:the_LT24_System_sdram_controller_input_efifo_module|entry_1[42]~2                                                                                                                                    ; LCCOMB_X28_Y8_N14     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|Selector27~6                                                                                                                                                                                                                                         ; LCCOMB_X10_Y8_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|Selector34~2                                                                                                                                                                                                                                         ; LCCOMB_X9_Y8_N28      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|Selector92~1                                                                                                                                                                                                                                         ; LCCOMB_X7_Y8_N2       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|WideOr16~0                                                                                                                                                                                                                                           ; LCCOMB_X9_Y8_N18      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|active_rnw~4                                                                                                                                                                                                                                         ; LCCOMB_X21_Y5_N12     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                                                                                    ; FF_X10_Y8_N15         ; 43      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                                                                                                    ; FF_X8_Y8_N3           ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y12_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                      ; DDIOOECELL_X1_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                     ; DDIOOECELL_X0_Y15_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                     ; DDIOOECELL_X0_Y12_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                     ; DDIOOECELL_X0_Y7_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                     ; DDIOOECELL_X18_Y0_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                     ; DDIOOECELL_X0_Y23_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                     ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                      ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                      ; DDIOOECELL_X14_Y0_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                      ; DDIOOECELL_X1_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                      ; DDIOOECELL_X1_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                      ; DDIOOECELL_X3_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                      ; DDIOOECELL_X5_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                      ; DDIOOECELL_X16_Y0_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                      ; DDIOOECELL_X0_Y15_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                      ; FF_X21_Y5_N13         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                      ; FF_X21_Y5_N13         ; 593     ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; LT24_System:inst|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                          ; LCCOMB_X44_Y26_N24    ; 6       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; LT24_System:inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                 ; FF_X44_Y23_N1         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LT24_System:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                  ; FF_X44_Y23_N9         ; 2087    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                        ; JTAG_X1_Y17_N0        ; 183     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                        ; JTAG_X1_Y17_N0        ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                               ; FF_X43_Y22_N7         ; 71      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                    ; LCCOMB_X44_Y19_N14    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                      ; LCCOMB_X44_Y19_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                    ; LCCOMB_X45_Y23_N28    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                       ; LCCOMB_X44_Y22_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                      ; LCCOMB_X44_Y22_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                                                                       ; LCCOMB_X45_Y22_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                                                                      ; LCCOMB_X46_Y22_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                                                                                                                                                         ; LCCOMB_X43_Y22_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~17                                                                                                                                                                                                                                  ; LCCOMB_X44_Y21_N20    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~20                                                                                                                                                                                                                                  ; LCCOMB_X43_Y19_N20    ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                            ; LCCOMB_X45_Y22_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                ; LCCOMB_X45_Y22_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                ; LCCOMB_X46_Y22_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                                 ; LCCOMB_X44_Y21_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                            ; LCCOMB_X43_Y21_N22    ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                            ; LCCOMB_X44_Y21_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                    ; FF_X45_Y19_N31        ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                   ; FF_X45_Y19_N27        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                    ; FF_X45_Y19_N3         ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                    ; FF_X44_Y21_N9         ; 48      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                    ; FF_X44_Y21_N1         ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                             ; LCCOMB_X45_Y19_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                   ; FF_X44_Y18_N25        ; 30      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                           ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK                                                                                                                                          ; PIN_R8             ; 2408    ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|wire_pll7_clk[0]                                                          ; PLL_4              ; 873     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|wire_pll7_clk[1]                                                          ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; LT24_System:inst|LT24_System_pll:pll|prev_reset                                                                                                ; FF_X39_Y18_N1      ; 2       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; LT24_System:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X21_Y5_N13      ; 593     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; LT24_System:inst|altera_reset_controller:rst_controller_001|merged_reset~0                                                                     ; LCCOMB_X44_Y26_N24 ; 6       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; LT24_System:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                             ; FF_X44_Y23_N9      ; 2087    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                   ; JTAG_X1_Y17_N0     ; 183     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; LT24_System:inst|LT24_System_nios2:nios2|A_stall                                                                                                                                                                                                                                                                    ; 735     ;
; LT24_System:inst|LT24_System_nios2:nios2|F_stall                                                                                                                                                                                                                                                                    ; 175     ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_stall                                                                                                                                                                                                                                                                ; 89      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|saved_grant[1]                                                                                                                                                                               ; 83      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|use_reg                                                                                                                                                                          ; 75      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                               ; 71      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                       ; 68      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Master:LT24_Master_inst|state_reg.READ_AVAILABLE                                                                                                                                                                                                                      ; 60      ;
; LT24_System:inst|LT24_System_nios2:nios2|d_address_offset_field[2]                                                                                                                                                                                                                                                  ; 58      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Master:LT24_Master_inst|address_dma_reg[28]~23                                                                                                                                                                                                                        ; 55      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_pipe_flush                                                                                                                                                                                                                                                               ; 54      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_fill_active                                                                                                                                                                                                                                                           ; 54      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]                                                                                                                                                                                       ; 54      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                                                         ; 49      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                                                         ; 49      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                    ; 48      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[19]~1                                                                                                                                                                                                                                                               ; 48      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[19]~0                                                                                                                                                                                                                                                               ; 48      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_src2_reg[8]~5                                                                                                                                                                                                                                                            ; 48      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_src2_reg[8]~4                                                                                                                                                                                                                                                            ; 48      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|jtag_ram_access                                                                                                                              ; 48      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|LT24_System_sdram_controller_input_efifo_module:the_LT24_System_sdram_controller_input_efifo_module|rd_address                                                                                                                                       ; 44      ;
; LT24_System:inst|LT24_System_nios2:nios2|F_iw[16]~7                                                                                                                                                                                                                                                                 ; 43      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|LT24_System_sdram_controller_input_efifo_module:the_LT24_System_sdram_controller_input_efifo_module|entry_0[42]~2                                                                                                                                    ; 43      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|LT24_System_sdram_controller_input_efifo_module:the_LT24_System_sdram_controller_input_efifo_module|entry_1[42]~2                                                                                                                                    ; 43      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|active_rnw~4                                                                                                                                                                                                                                         ; 43      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|state_reg.WRITE_CMD                                                                                                                                                                                                                     ; 43      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                                                                                    ; 43      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_src2_reg[0]~103                                                                                                                                                                                                                                                          ; 42      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_src2_reg[0]~102                                                                                                                                                                                                                                                          ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                         ; 41      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|data_reg[14]~0                                                                                                                                                                   ; 41      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|saved_grant[0]                                                                                                                                                                               ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                    ; 40      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_ctrl_mul_lsw                                                                                                                                                                                                                                                             ; 40      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mem_bypass_pending                                                                                                                                                                                                                                                       ; 40      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:LT24_System_nios2_jtag_debug_module_phy|virtual_state_sdr~0                                 ; 39      ;
; LT24_System:inst|LT24_System_nios2:nios2|F_ic_tag_rd_addr_nxt[5]~0                                                                                                                                                                                                                                                  ; 38      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_ctrl_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                     ; 38      ;
; LT24_System:inst|LT24_System_nios2:nios2|F_ic_tag_rd_addr_nxt[5]~1                                                                                                                                                                                                                                                  ; 37      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Master:LT24_Master_inst|state_reg.READ_REQUEST                                                                                                                                                                                                                        ; 37      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|address[8]                                                                                                                                                                                                     ; 36      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                     ; 35      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_ctrl_logic                                                                                                                                                                                                                                                               ; 35      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                            ; 35      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                         ; 34      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                         ; 34      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_rsp_demux:rsp_demux|src0_valid~0                                                                                                                                                                                     ; 34      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                            ; 34      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                           ; 34      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[4]                                                                                                                                                                                                                                                                    ; 34      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_ctrl_alu_subtract                                                                                                                                                                                                                                                        ; 34      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|saved_grant[2]                                                                                                                                                                               ; 34      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|WideOr3~0                                                                                                                                                                                                                               ; 34      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|Equal2~0                                                                                                                                                                                                                                ; 34      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                         ; 33      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_avalon_reg:the_LT24_System_nios2_nios2_avalon_reg|Equal1~0                                                                                                                             ; 33      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_alu_result~0                                                                                                                                                                                                                                                             ; 33      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Slave:LT24_Slave_inst|start_dma~0                                                                                                                                                                                                                                     ; 33      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|counter_reg[31]~2                                                                                                                                                                                                                       ; 33      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Slave:LT24_Slave_inst|read_data[0]~2                                                                                                                                                                                                                                  ; 32      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~1                                                                                                                                 ; 32      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Slave:LT24_Slave_inst|address_dma[23]~1                                                                                                                                                                                                                               ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_slow_inst_result_en~0                                                                                                                                                                                                                                                    ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                          ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_ctrl_mem                                                                                                                                                                                                                                                                 ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_rn[4]                                                                                                                                                                                                                                                                ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_rn[3]                                                                                                                                                                                                                                                                ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_fill_bit                                                                                                                                                                                                                                                             ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_stall_d3                                                                                                                                                                                                                                                             ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[24]~53                                                                                                                                                                                                                                                ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                             ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_src1_reg[4]~3                                                                                                                                                                                                                                                            ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_src1_reg[4]~2                                                                                                                                                                                                                                                            ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_ctrl_hi_imm16                                                                                                                                                                                                                                                            ; 32      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                       ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|jtag_ram_rd_d1                                                                                                                               ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_logic_op[0]                                                                                                                                                                                                                                                              ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_logic_op[1]                                                                                                                                                                                                                                                              ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[0]~32                                                                                                                                                                                                                                                          ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|Add7~5                                                                                                                                                                                                                                                                     ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|Add7~3                                                                                                                                                                                                                                                                     ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|Add7~1                                                                                                                                                                                                                                                                     ; 32      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_avalon_reg:the_LT24_System_nios2_nios2_avalon_reg|oci_ienable[29]                                                                                                                      ; 31      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[21]                                                                                                                                                                                                                                                                   ; 31      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_hbreak_req                                                                                                                                                                                                                                                               ; 31      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_state.000000010                                                                                                                                                                                                                                    ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                   ; 30      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_ic_fill_starting~1                                                                                                                                                                                                                                                       ; 30      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|MonDReg[0]~13                                                                                                                                ; 30      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|read~0                                                                                                                                                                                    ; 30      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|always10~1                                                                                                                                                                       ; 29      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                        ; 28      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                    ; 28      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_bht_data[1]                                                                                                                                                                                                                                                              ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                         ; 26      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_ctrl_crst                                                                                                                                                                                                                                                                ; 26      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_ctrl_exception                                                                                                                                                                                                                                                           ; 26      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_ctrl_break                                                                                                                                                                                                                                                               ; 26      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_valid_jmp_indirect                                                                                                                                                                                                                                                       ; 26      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                       ; 26      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_ctrl_retaddr                                                                                                                                                                                                                                                             ; 26      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|refresh_request                                                                                                                                                                                                                                      ; 26      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                        ; 25      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_ld_align_sh16                                                                                                                                                                                                                                                            ; 25      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_jtag_debug_module_agent_rsp_fifo|mem[0][90]                                                                                                                                                                            ; 25      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_jtag_debug_module_agent_rsp_fifo|mem[0][89]                                                                                                                                                                            ; 25      ;
; LT24_System:inst|LT24_System_nios2:nios2|d_read                                                                                                                                                                                                                                                                     ; 25      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[12]                                                                                                                                                                                                                                                                   ; 24      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[24]~22                                                                                                                                                                                                                                                ; 24      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                               ; 24      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|state_reg.IDLE                                                                                                                                                                                                                          ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                       ; 23      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                 ; 23      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_state.000000001                                                                                                                                                                                                                                    ; 23      ;
; LT24_System:inst|LT24_System_nios2:nios2|dc_tag_wr_port_en~2                                                                                                                                                                                                                                                        ; 22      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[14]                                                                                                                                                                                                                                                                   ; 22      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_ready~1                                                                                                                                                                    ; 22      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                    ; 22      ;
; LT24_System:inst|LT24_System_nios2:nios2|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                  ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                        ; 21      ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                            ; 21      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[7]                                                                                                                                                                               ; 21      ;
; LT24_System:inst|LT24_System_nios2:nios2|d_write                                                                                                                                                                                                                                                                    ; 21      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|state_reg.DMA_AVAILABLE                                                                                                                                                                                                                 ; 21      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                     ; 20      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[13]                                                                                                                                                                                                                                                                   ; 20      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[16]                                                                                                                                                                                                                                                                   ; 20      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Slave:LT24_Slave_inst|address_dma[23]~0                                                                                                                                                                                                                               ; 20      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[0][19]                                                                                                                                                                                ; 20      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                                                                                                    ; 20      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|WideOr9~0                                                                                                                                                                                                                                            ; 20      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_ctrl_shift_rot                                                                                                                                                                                                                                                           ; 19      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                                                                                       ; 19      ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                     ; 19      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mem_stall                                                                                                                                                                                                                                                                ; 19      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|init_done                                                                                                                                                                                                                                            ; 19      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                        ; 18      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_tck:the_LT24_System_nios2_jtag_debug_module_tck|sr[32]~21                      ; 18      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[11]                                                                                                                                                                                                                                                                   ; 18      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_ctrl_ld_signed                                                                                                                                                                                                                                                           ; 18      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[0]                                                                                                                                                                                                                                                                    ; 18      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|always5~0                                                                                                                                                                                                                                            ; 18      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                         ; 17      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                                                                  ; 17      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                ; 17      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                   ; 17      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[15]                                                                                                                                                                                                                                                                   ; 17      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Master:LT24_Master_inst|Selector63~2                                                                                                                                                                                                                                  ; 17      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 17      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                 ; 17      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[0][88]                                                                                                                                                                                ; 17      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_valid_from_E                                                                                                                                                                                                                                                             ; 17      ;
; LT24_System:inst|LT24_System_nios2:nios2|d_address_offset_field[0]                                                                                                                                                                                                                                                  ; 17      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                 ; 16      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                 ; 16      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                 ; 16      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                 ; 16      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                 ; 16      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                 ; 16      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                 ; 16      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                 ; 16      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|always9~0                                                                                                                                                                        ; 16      ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                             ; 16      ;
; LT24_System:inst|LT24_System_nios2:nios2|dc_data_wr_port_data[19]~11                                                                                                                                                                                                                                                ; 16      ;
; LT24_System:inst|LT24_System_nios2:nios2|dc_data_wr_port_data[11]~8                                                                                                                                                                                                                                                 ; 16      ;
; LT24_System:inst|LT24_System_nios2:nios2|dc_data_wr_port_data[27]~5                                                                                                                                                                                                                                                 ; 16      ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                            ; 16      ;
; LT24_System:inst|LT24_System_nios2:nios2|dc_data_wr_port_data[4]~0                                                                                                                                                                                                                                                  ; 16      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_tck:the_LT24_System_nios2_jtag_debug_module_tck|sr~19                          ; 16      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[12]~21                                                                                                                                                                                                                                                ; 16      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|data_reg[5]~2                                                                                                                                                                                                                           ; 16      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_data[4]~0                                                                                                                                                                                                                                          ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                    ; 15      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_src2[30]~18                                                                                                                                                                                                                                                              ; 15      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[2]                                                                                                                                                                                                                                                                    ; 15      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[2]                                                                                                                                                                                                                                                                    ; 15      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|Equal0~4                                                                                                                                                                                                                                             ; 15      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|counter_reg[0]                                                                                                                                                                                                                          ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                           ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                           ; 14      ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                           ; 14      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                               ; 14      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                               ; 14      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                               ; 14      ;
; LT24_System:inst|LT24_System_nios2:nios2|Equal171~1                                                                                                                                                                                                                                                                 ; 14      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                               ; 14      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                               ; 14      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                               ; 14      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_data_master_agent|av_waitrequest~0                                                                                                                                                                                ; 14      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[2]~0                                                                                                                                                                                                                                          ; 14      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_state.100000000                                                                                                                                                                                                                                    ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                           ; 13      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_ic_fill_starting_d1                                                                                                                                                                                                                                                      ; 13      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                               ; 13      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[4]                                                                                                                                                                                                                                                                    ; 13      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[1]                                                                                                                                                                                                                                                                    ; 13      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[0]                                                                                                                                                                                                                                                                    ; 13      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_ctrl_b_is_dst                                                                                                                                                                                                                                                            ; 13      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[1]                                                                                                                                                                                                                                                                    ; 13      ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_tck:the_LT24_System_nios2_jtag_debug_module_tck|sr[12]~13                      ; 13      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wb_active                                                                                                                                                                                                                                                             ; 13      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|Selector92~1                                                                                                                                                                                                                                         ; 13      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|LT24_System_sdram_controller_input_efifo_module:the_LT24_System_sdram_controller_input_efifo_module|entries[0]                                                                                                                                       ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                           ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                    ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                   ; 12      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_rsp_demux:rsp_demux|src1_valid~0                                                                                                                                                                                     ; 12      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|write                                                                                                                                                                                   ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                   ; 12      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                               ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[3]                                                                                                                                                                                                                                                                    ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[5]                                                                                                                                                                                                                                                                    ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[0]~18                                                                                                                                                                                                                                                 ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[0]~17                                                                                                                                                                                                                                                 ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[3]                                                                                                                                                                                                                                                                    ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[5]                                                                                                                                                                                                                                                                    ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src2[0]                                                                                                                                                                                                                                                                  ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src2[1]                                                                                                                                                                                                                                                                  ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src2[2]                                                                                                                                                                                                                                                                  ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src2[3]                                                                                                                                                                                                                                                                  ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src2[4]                                                                                                                                                                                                                                                                  ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[5]                                                                                                                                                                                                                                                            ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[6]                                                                                                                                                                                                                                                            ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[7]                                                                                                                                                                                                                                                            ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[8]                                                                                                                                                                                                                                                            ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[9]                                                                                                                                                                                                                                                            ; 12      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[10]                                                                                                                                                                                                                                                           ; 12      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[71]                                                                                                                                                                                 ; 12      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|i_addr[12]                                                                                                                                                                                                                                           ; 12      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|LT24_System_sdram_controller_input_efifo_module:the_LT24_System_sdram_controller_input_efifo_module|entries[1]                                                                                                                                       ; 12      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always6~2                                                                                                                                                                                 ; 11      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always4~2                                                                                                                                                                                 ; 11      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always1~2                                                                                                                                                                                 ; 11      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                 ; 11      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                 ; 11      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                 ; 11      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                 ; 11      ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                            ; 11      ;
; LT24_System:inst|LT24_System_nios2:nios2|i_readdatavalid_d1                                                                                                                                                                                                                                                         ; 11      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                             ; 11      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|Selector23~0                                                                                                                                                                                                                            ; 11      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|p1_ready~0                                                                                                                                                                       ; 11      ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                 ; 11      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_fill_starting~0                                                                                                                                                                                                                                                       ; 11      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|i_state.011                                                                                                                                                                                                                                          ; 11      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|i_state.000                                                                                                                                                                                                                                          ; 11      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|i_state.101                                                                                                                                                                                                                                          ; 11      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_count[1]                                                                                                                                                                                                                                           ; 11      ;
; LT24_System:inst|LT24_System_nios2:nios2|d_address_offset_field[1]                                                                                                                                                                                                                                                  ; 11      ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|state_reg.DMA_TRANSFER                                                                                                                                                                                                                  ; 11      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter|save_dest_id~2                                                                                                                                                                             ; 10      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_mem_byte_en[2]                                                                                                                                                                                                                                                           ; 10      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_mem_byte_en[3]                                                                                                                                                                                                                                                           ; 10      ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                 ; 10      ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                 ; 10      ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                 ; 10      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                               ; 10      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_mem_byte_en[0]                                                                                                                                                                                                                                                           ; 10      ;
; LT24_System:inst|LT24_System_nios2:nios2|M_mem_byte_en[1]                                                                                                                                                                                                                                                           ; 10      ;
; LT24_System:inst|LT24_System_nios2:nios2|A_ld_align_sh8                                                                                                                                                                                                                                                             ; 10      ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdatavalid_d1                                                                                                                                                                                                                                                         ; 10      ;
; LT24_System:inst|LT24_System_nios2:nios2|hbreak_enabled                                                                                                                                                                                                                                                             ; 10      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_jtag_debug_module_agent_rsp_fifo|mem_used[1]                                                                                                                                                                           ; 10      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|i_state.010                                                                                                                                                                                                                                          ; 10      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|WideOr1~1                                                                                                                                                                                    ; 10      ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[70]                                                                                                                                  ; 10      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_state.000000100                                                                                                                                                                                                                                    ; 10      ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_state.000001000                                                                                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                           ; 9       ;
; LT24_System:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain[1]~0                                                                                                                                                                     ; 9       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                  ; 9       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_ld_align_byte1_fill                                                                                                                                                                                                                                                      ; 9       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[0]                                                                                                                                                                                                                                                            ; 9       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|MonAReg[3]                                                                                                                                   ; 9       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|MonAReg[4]                                                                                                                                   ; 9       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|MonAReg[2]                                                                                                                                   ; 9       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|write                                                                                                                                                                                                          ; 9       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[4]                                                                                                                                                                                                                                                            ; 9       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[2]                                                                                                                                                                                                                                                            ; 9       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[3]                                                                                                                                                                                                                                                            ; 9       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_want_fill                                                                                                                                                                                                                                                             ; 9       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                       ; 9       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pll_pll_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                     ; 9       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter|suppress_change_dest_id~0                                                                                                                                                                  ; 9       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_ctrl_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                        ; 9       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|counter_reg[1]                                                                                                                                                                                                                          ; 9       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|pending                                                                                                                                                                                                                                              ; 9       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|LT24_System_sdram_controller_input_efifo_module:the_LT24_System_sdram_controller_input_efifo_module|Equal1~0                                                                                                                                         ; 9       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|address_reg[1]                                                                                                                                                                   ; 9       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[1]                                                                                                                                                                                                                                                             ; 9       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[0]                                                                                                                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                     ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[15]                                                                                                                                                                                                                                          ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[14]                                                                                                                                                                                                                                          ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[13]                                                                                                                                                                                                                                          ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[12]                                                                                                                                                                                                                                          ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[11]                                                                                                                                                                                                                                          ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[10]                                                                                                                                                                                                                                          ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[9]                                                                                                                                                                                                                                           ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[8]                                                                                                                                                                                                                                           ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[7]                                                                                                                                                                                                                                           ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[6]                                                                                                                                                                                                                                           ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[5]                                                                                                                                                                                                                                           ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[0]                                                                                                                                                                                                                                           ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[1]                                                                                                                                                                                                                                           ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[2]                                                                                                                                                                                                                                           ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[3]                                                                                                                                                                                                                                           ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|za_data[4]                                                                                                                                                                                                                                           ; 8       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                  ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                               ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_valid_bits_en                                                                                                                                                                                                                                                      ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|Equal273~0                                                                                                                                                                                                                                                                 ; 8       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                          ; 8       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                 ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_pass2                                                                                                                                                                                                                                                                ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_sel_fill2                                                                                                                                                                                                                                                            ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_pass3                                                                                                                                                                                                                                                                ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_sel_fill3                                                                                                                                                                                                                                                            ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_pass1                                                                                                                                                                                                                                                                ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_sel_fill1                                                                                                                                                                                                                                                            ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                                    ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_pass0                                                                                                                                                                                                                                                                ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_sel_fill0                                                                                                                                                                                                                                                            ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_req_accepted~0                                                                                                                                                                                                                                                     ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_line[0]                                                                                                                                                                                                                                                            ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_line[1]                                                                                                                                                                                                                                                            ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_line[2]                                                                                                                                                                                                                                                            ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_line[3]                                                                                                                                                                                                                                                            ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_line[4]                                                                                                                                                                                                                                                            ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_line[5]                                                                                                                                                                                                                                                            ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_line[6]                                                                                                                                                                                                                                                            ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|av_wr_data_transfer~0                                                                                                                                                                                                                                                      ; 8       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pll_pll_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                  ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|i_count[1]                                                                                                                                                                                                                                           ; 8       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_valid                                                                                                                                                                               ; 8       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|out_endofpacket~0                                                                                                                                                                ; 8       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                    ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[11]                                                                                                                                                                                                                                                           ; 8       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Master:LT24_Master_inst|state_reg.IDLE                                                                                                                                                                                                                                ; 8       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Slave:LT24_Slave_inst|start_dma                                                                                                                                                                                                                                       ; 8       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_count[2]                                                                                                                                                                                                                                           ; 8       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|WideOr0                                                                                                                                                                                        ; 8       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|Equal4~1                                                                                                                                                                                                                                ; 8       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|Equal0~10                                                                                                                                                                                                                               ; 8       ;
; LT24_System:inst|LT24_System_nios2:nios2|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[32]~64                                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                     ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_ap_offset[0]~2                                                                                                                                                                                                                                                     ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_tag_wraddress[3]~5                                                                                                                                                                                                                                                      ; 7       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                      ; 7       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[77]                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                       ; 7       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[78]                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                      ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_ctrl_a_not_src                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|Equal171~0                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|_~0                                                                                                                                                                            ; 7       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[106]                                                                                                                                                                                ; 7       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[89]                                                                                                                                  ; 7       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[90]                                                                                                                                      ; 7       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|rf_source_data[90]~1                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                               ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[11]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[12]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[13]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[14]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[15]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[16]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[17]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[18]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[19]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[20]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[21]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[22]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[23]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[24]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[25]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[26]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|i_read                                                                                                                                                                                                                                                                     ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[2]                                                                                                                                                                                                                                                                  ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[3]                                                                                                                                                                                                                                                                  ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[4]                                                                                                                                                                                                                                                                  ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[5]                                                                                                                                                                                                                                                                  ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[6]                                                                                                                                                                                                                                                                  ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[7]                                                                                                                                                                                                                                                                  ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[8]                                                                                                                                                                                                                                                                  ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[9]                                                                                                                                                                                                                                                                  ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[10]                                                                                                                                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_on6:rdptr_g1p|counter7a[0]                                                                                                                                       ; 7       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_on6:rdptr_g1p|counter7a[2]                                                                                                                                       ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|jdo[35]                  ; 7       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|i_count[2]                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                               ; 7       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|write~1                                                                                                                                                                                   ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[12]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[13]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[14]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[15]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[16]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[17]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[18]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[19]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[20]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[21]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[22]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[23]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[24]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[25]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[26]                                                                                                                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|always122~0                                                                                                                                                                                                                                                                ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                        ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|waitrequest                                                                                                                                  ; 7       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|av_begintransfer~1                                                                                                                                                           ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wb_wr_active                                                                                                                                                                                                                                                          ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wb_rd_data_first                                                                                                                                                                                                                                                      ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_valid                                                                                                                                                                                                                                                                    ; 7       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_router_001:router_001|Equal3~0                                                                                                                                                                                       ; 7       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_data_master_agent|cp_valid                                                                                                                                                                                        ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:LT24_System_nios2_jtag_debug_module_phy|virtual_state_cdr                                   ; 7       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_router_001:router_001|Equal2~2                                                                                                                                                                                       ; 7       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_state.010000000                                                                                                                                                                                                                                    ; 7       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|active_cs_n                                                                                                                                                                                                                                          ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[1]                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[2]                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[0]                                                                                                                                                 ; 7       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_regnum_b_cmp_D                                                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                    ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                           ; 6       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                         ; 6       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                         ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                      ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_ic_tag_rd_addr_nxt[6]~29                                                                                                                                                                                                                                                 ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_ic_tag_rd_addr_nxt[5]~25                                                                                                                                                                                                                                                 ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_ic_tag_rd_addr_nxt[4]~21                                                                                                                                                                                                                                                 ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_ic_tag_rd_addr_nxt[3]~17                                                                                                                                                                                                                                                 ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_ic_tag_rd_addr_nxt[2]~13                                                                                                                                                                                                                                                 ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_ic_tag_rd_addr_nxt[1]~9                                                                                                                                                                                                                                                  ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_ic_tag_rd_addr_nxt[0]~5                                                                                                                                                                                                                                                  ; 6       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                               ; 6       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                     ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                       ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_iw[3]~18                                                                                                                                                                                                                                                                 ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_iw[4]~17                                                                                                                                                                                                                                                                 ; 6       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                                               ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|Equal171~2                                                                                                                                                                                                                                                                 ; 6       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|response_sink_accepted~0                                                                                                                                                            ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_issue                                                                                                                                                                                                                                                                    ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[7]                                                                                                                                                                                                                                                                    ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_alu_result[1]                                                                                                                                                                                                                                                            ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[22]                                                                                                                                                                                                                                                                   ; 6       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_l5c:wrptr_g1p|counter8a0                                                                                                                                         ; 6       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_l5c:wrptr_g1p|counter8a2                                                                                                                                         ; 6       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_valid                                                                                                                                                                      ; 6       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                             ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[31]                                                                                                                                                                                                                                                                 ; 6       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_router:router|Equal1~4                                                                                                                                                                                               ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                  ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_valid~0                                                                                                                                                                                                                                                                  ; 6       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_on6:rdptr_g1p|counter7a[3]                                                                                                                                       ; 6       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_on6:rdptr_g1p|counter7a[1]                                                                                                                                       ; 6       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_on6:rdptr_g1p|counter7a[4]                                                                                                                                       ; 6       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter|response_sink_accepted~3                                                                                                                                                                   ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mem_baddr[5]                                                                                                                                                                                                                                                             ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mem_baddr[6]                                                                                                                                                                                                                                                             ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mem_baddr[7]                                                                                                                                                                                                                                                             ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mem_baddr[8]                                                                                                                                                                                                                                                             ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mem_baddr[9]                                                                                                                                                                                                                                                             ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mem_baddr[10]                                                                                                                                                                                                                                                            ; 6       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                     ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wb_wr_starting                                                                                                                                                                                                                                                        ; 6       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|cmpr_d66:rdempty_eq_comp|aneb_result_wire[0]~3                                                                                                                                 ; 6       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_next~20                                                                                                                                                                                                                                            ; 6       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|m0_write~1                                                                                                                                                                                     ; 6       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                  ; 6       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|f_select                                                                                                                                                                                                                                             ; 6       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_state.000100000                                                                                                                                                                                                                                    ; 6       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|f_pop                                                                                                                                                                                                                                                ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[28]                                                                                                                                                ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[29]                                                                                                                                                ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[30]                                                                                                                                                ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[31]                                                                                                                                                ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[27]                                                                                                                                                ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[22]                                                                                                                                                ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[23]                                                                                                                                                ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[24]                                                                                                                                                ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[25]                                                                                                                                                ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[26]                                                                                                                                                ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[10]                                                                                                                                                                                                                                                            ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[7]                                                                                                                                                                                                                                                             ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[6]                                                                                                                                                                                                                                                             ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[5]                                                                                                                                                                                                                                                             ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[2]                                                                                                                                                                                                                                                             ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[3]                                                                                                                                                                                                                                                             ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[4]                                                                                                                                                                                                                                                             ; 6       ;
; LT24_System:inst|LT24_System_nios2:nios2|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~20                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~17                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~0                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                             ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[1]~124                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[2]~123                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[3]~122                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[4]~121                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[5]~120                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[6]~119                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[7]~118                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[0]~117                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_valid~2                                                                                                                                                                      ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|Equal154~6                                                                                                                                                                                                                                                                 ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                     ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                     ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                     ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                     ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                     ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                     ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                 ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                 ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                          ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                     ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                     ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                     ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                     ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                     ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                       ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[1]                                                                                                                                                                                                                                                                    ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[0]                                                                                                                                                                                                                                                                    ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                                                     ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_status_reg_pie                                                                                                                                                                                                                                                           ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                                               ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                          ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_avalon_reg:the_LT24_System_nios2_nios2_avalon_reg|Equal0~2                                                                                                                             ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[11]~116                                                                                                                                                                                                                                               ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[12]~113                                                                                                                                                                                                                                               ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[13]~110                                                                                                                                                                                                                                               ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[14]~107                                                                                                                                                                                                                                               ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[15]~104                                                                                                                                                                                                                                               ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[16]~101                                                                                                                                                                                                                                               ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[17]~98                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[18]~95                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[19]~92                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[20]~89                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[21]~86                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[22]~83                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[23]~80                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[24]~77                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[25]~74                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[26]~71                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[27]~68                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[28]~65                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[18]                                                                                                                                                                                                                                                                   ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[29]~62                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[19]                                                                                                                                                                                                                                                                   ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[30]~59                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[20]                                                                                                                                                                                                                                                                   ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[31]~56                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_demux:cmd_demux|WideOr0~1                                                                                                                                                                                        ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                      ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_en_d1                                                                                                                                                                                                                                                                    ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[6]                                                                                                                                                                                                                                                                    ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[8]                                                                                                                                                                                                                                                                    ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[8]~31                                                                                                                                                                                                                                                 ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[9]~28                                                                                                                                                                                                                                                 ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_data_unfiltered[10]~25                                                                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_l5c:wrptr_g1p|counter8a3                                                                                                                                         ; 5       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_l5c:wrptr_g1p|counter8a1                                                                                                                                         ; 5       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_l5c:wrptr_g1p|counter8a4                                                                                                                                         ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                       ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                                                                                               ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[27]                                                                                                                                                                                                                                                                 ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[28]                                                                                                                                                                                                                                                                 ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[29]                                                                                                                                                                                                                                                                 ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[30]                                                                                                                                                                                                                                                                 ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_jtag_debug_module_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                         ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux:cmd_mux|WideOr1                                                                                                                                                                                              ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|has_pending_responses                                                                                                                                                               ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wb_rd_addr_starting                                                                                                                                                                                                                                                   ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                   ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[12]                                                                                                                                                                                                                                                                   ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[14]                                                                                                                                                                                                                                                                   ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[15]                                                                                                                                                                                                                                                                   ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[0]                                                                                                                                                                                                                                                                  ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src1[1]                                                                                                                                                                                                                                                                  ; 5       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|cmpr_d66:wrfull_eq_comp|aneb_result_wire[0]~3                                                                                                                                  ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|jdo[34]                  ; 5       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_count[0]                                                                                                                                                                                                                                           ; 5       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|Selector33~2                                                                                                                                                                                                                                         ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                     ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_router_004:router_004|always0~0                                                                                                                                                                                      ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[0][90]                                                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|last_cycle~0                                                                                                                                                                                 ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_demux_001:cmd_demux_001|WideOr0                                                                                                                                                                                  ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_router_001:router_001|Equal1~5                                                                                                                                                                                       ; 5       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|pending~10                                                                                                                                                                                                                                           ; 5       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|LT24_System_sdram_controller_input_efifo_module:the_LT24_System_sdram_controller_input_efifo_module|Equal0~0                                                                                                                                         ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                   ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                            ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                            ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_ctrl_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                       ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_ctrl_0_avalon_slave_0_translator|wait_latency_counter[1]                                                                                                                                                       ; 5       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_router_001:router_001|Equal1~4                                                                                                                                                                                       ; 5       ;
; LT24_System:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                      ; 5       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|pending~9                                                                                                                                                                                                                                            ; 5       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|pending~4                                                                                                                                                                                                                                            ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[15]                                                                                                                                                                                                                                                            ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[14]                                                                                                                                                                                                                                                            ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[13]                                                                                                                                                                                                                                                            ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[12]                                                                                                                                                                                                                                                            ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[11]                                                                                                                                                                                                                                                            ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[9]                                                                                                                                                                                                                                                             ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[8]                                                                                                                                                                                                                                                             ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[7]                                                                                                                                                 ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[15]                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[23]                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[31]                                                                                                                                                ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_slow_inst_sel                                                                                                                                                                                                                                                            ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[2]~4                                                                                                                                                                                                               ; 5       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                              ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_fill_has_started                                                                                                                                                                                                                                                      ; 5       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_address_line_field[0]                                                                                                                                                                                                                                                    ; 5       ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~5                                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                    ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wr_data_cnt[1]~2                                                                                                                                                                                                                                                      ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                     ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_ctrl_rot                                                                                                                                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_iw[6]                                                                                                                                                                                                                                                                    ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                         ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_fill_wr_data~2                                                                                                                                                                                                                                                        ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|dc_data_wr_port_en                                                                                                                                                                                                                                                         ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_mask[3]                                                                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_mask[4]                                                                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_mask[5]                                                                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_mask[6]                                                                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_mask[7]                                                                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_mask[1]                                                                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_iw[5]~22                                                                                                                                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_mask[2]                                                                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[31]                                                                                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[23]                                                                                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_fill_dp_offset[1]                                                                                                                                                                                                                                                     ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_rot_mask[0]                                                                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dst_regnum_from_M[4]                                                                                                                                                                                                                                                     ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dst_regnum_from_M[3]                                                                                                                                                                                                                                                     ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dst_regnum_from_M[2]                                                                                                                                                                                                                                                     ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dst_regnum_from_M[1]                                                                                                                                                                                                                                                     ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dst_regnum_from_M[0]                                                                                                                                                                                                                                                     ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                        ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_dst_regnum[0]~6                                                                                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_dst_regnum[2]~5                                                                                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_dst_regnum[3]~4                                                                                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_dst_regnum[4]~3                                                                                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_dst_regnum[4]~2                                                                                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_dst_regnum[1]~1                                                                                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_l5c:wrptr_g1p|parity9                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_pc[0]                                                                                                                                                                                                                                                                    ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_pc[1]                                                                                                                                                                                                                                                                    ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_pc[2]                                                                                                                                                                                                                                                                    ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_byteenable_nxt[1]~0                                                                                                                                                                                                                                                      ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_op_div~4                                                                                                                                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_alu_result[27]                                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[17]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_alu_result[28]                                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_alu_result[29]                                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_alu_result[30]                                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_src2_reg[31]~40                                                                                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|save_dest_id~0                                                                                                                                                                      ; 4       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|suppress_change_dest_id~0                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_active                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_xfer_wr_starting                                                                                                                                                                                                                                                      ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                      ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_rd_data_cnt[0]                                                                                                                                                                                                                                                        ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_fill_starting_d1                                                                                                                                                                                                                                                      ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_tag_dcache_management_wr_en~0                                                                                                                                                                                                                                         ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_ctrl_br_cond                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[27]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|Equal154~1                                                                                                                                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_alu_result[0]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_br_result~1                                                                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_logic_result[31]~31                                                                                                                                                                                                                                                      ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[23]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[24]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[25]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_iw[26]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_on6:rdptr_g1p|parity5                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                       ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                                                                                                      ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_rd_addr_cnt[0]                                                                                                                                                                                                                                                        ; 4       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|i_count[0]                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                       ; 4       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|Equal0~0                                                                                                                                     ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_alu_result[22]                                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_alu_result[23]                                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_alu_result[24]                                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_alu_result[25]                                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_alu_result[26]                                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wr_data_cnt[0]                                                                                                                                                                                                                                                        ; 4       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                                                       ; 4       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_demux:cmd_demux|src0_valid~0                                                                                                                                                                                     ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_tag[0]                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_tag[1]                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_tag[2]                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_tag[3]                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_tag[4]                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_tag[5]                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_tag[6]                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_tag[7]                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_tag[8]                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_tag[9]                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_tag[10]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_tag[11]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_tag[12]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_demux_001:cmd_demux_001|src0_valid~0                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_agent|rf_source_valid~0                                                                                                                                                                      ; 4       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|always2~1                                                                                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wb_rd_addr_offset[0]                                                                                                                                                                                                                                                  ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_xfer_wr_offset[0]                                                                                                                                                                                                                                                     ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_wb_rd_en                                                                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mul_cnt[0]                                                                                                                                                                                                                                                               ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_dc_rd_data_cnt[3]                                                                                                                                                                                                                                                        ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[11]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[13]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_iw[16]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|Equal209~1                                                                                                                                                                                                                                                                 ; 4       ;
; LT24_System:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                                      ; 4       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_on6:rdptr_g1p|counter7a[5]                                                                                                                                       ; 4       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|a_graycounter_on6:rdptr_g1p|counter7a[6]                                                                                                                                       ; 4       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                       ; 4       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|LT24_System_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~0                                                                                                                                                                               ; 4       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|count[0]                                                                                                                                                                         ; 4       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|sld_virtual_jtag_basic:LT24_System_nios2_jtag_debug_module_phy|virtual_state_uir~0                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mem_baddr[4]                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mem_baddr[2]                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_mem_baddr[3]                                                                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_address_offset_field_nxt[2]~0                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_ctrl_st_bypass                                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_jtag_debug_module_agent_rsp_fifo|write~0                                                                                                                                                                               ; 4       ;
; LT24_System:inst|LT24_Module:lt24_ctrl_0|LT24_Interface:LT24_Interface_inst|Selector24~3                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|i_state.111                                                                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|WideOr6~0                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|i_state.001                                                                                                                                                                                                                                          ; 4       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|m0_write~2                                                                                                                                                                                     ; 4       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_tck:the_LT24_System_nios2_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|WideOr16~0                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_next.010000000                                                                                                                                                                                                                                     ; 4       ;
; LT24_System:inst|LT24_System_sdram_controller:sdram_controller|LT24_System_sdram_controller_input_efifo_module:the_LT24_System_sdram_controller_input_efifo_module|rd_data[42]~1                                                                                                                                    ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[24]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[22]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[23]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[20]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[21]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[18]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[19]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[16]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[17]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[14]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[15]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[12]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[13]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[10]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[11]                                                                                                                                                                                                                                                                   ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[3]                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[4]                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[5]                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[11]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[12]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[13]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[17]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[18]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[19]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[20]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[27]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[28]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[29]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[2]                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[31]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[30]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[29]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[28]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[27]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[26]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[25]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[24]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[23]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[22]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[21]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[20]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[19]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[18]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[17]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_writedata[16]                                                                                                                                                                                                                                                            ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|MonARegAddrInc[8]~16                                                                                                                         ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[1]                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[6]                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[8]                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[9]                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[10]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[14]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[16]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[21]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[22]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[24]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[25]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[26]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[30]                                                                                                                                                ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[0]                                                                                                                                                 ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_regnum_a_cmp_D                                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_regnum_a_cmp_D                                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_regnum_b_cmp_D                                                                                                                                                                                                                                                           ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[11]~22                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[10]~20                                                                                                                                                                                                             ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[9]~18                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[8]~16                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[7]~14                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[6]~12                                                                                                                                                                                                              ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_address_tag_field[0]                                                                                                                                                                                                                                                     ; 4       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_address_tag_field[1]                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                      ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|pending_response_count[3]~14                                                                                                                                                        ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_iw[14]~37                                                                                                                                                                                                                                                                ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~15                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[15]~15                                                                                                                                                                  ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[15]                                                                                                                                                                         ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~14                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[14]~14                                                                                                                                                                  ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[14]                                                                                                                                                                         ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~13                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[13]~13                                                                                                                                                                  ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[13]                                                                                                                                                                         ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~12                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[12]~12                                                                                                                                                                  ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[12]                                                                                                                                                                         ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~11                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[11]~11                                                                                                                                                                  ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[11]                                                                                                                                                                         ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~10                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[10]~10                                                                                                                                                                  ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[10]                                                                                                                                                                         ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~9                                                                                                                                                                     ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[9]~9                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[9]                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~8                                                                                                                                                                     ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[8]~8                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[8]                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~7                                                                                                                                                                     ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[7]~7                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[7]                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~6                                                                                                                                                                     ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[6]~6                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[6]                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~5                                                                                                                                                                     ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[5]~5                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[5]                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~4                                                                                                                                                                     ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[0]~4                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[0]                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~3                                                                                                                                                                     ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[1]~3                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[1]                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~2                                                                                                                                                                     ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[2]~2                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[2]                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~1                                                                                                                                                                     ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[3]~1                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[3]                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|ShiftLeft2~0                                                                                                                                                                     ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|out_data[4]~0                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[4]                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|jdo[23]                  ; 3       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                           ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src2_reg[7]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src2_reg[6]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src2_reg[5]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src2_reg[2]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src2_reg[3]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|E_src2_reg[4]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|alt_jtag_atlantic:LT24_System_jtag_uart_alt_jtag_atlantic|write1                                                                                                                                                                                                   ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|cfgrom_readdata~0                                                                                                                            ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_ienable_reg_irq0                                                                                                                                                                                                                                                         ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_ctrl_crst                                                                                                                                                                                                                                                                ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_ctrl_exception                                                                                                                                                                                                                                                           ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_estatus_reg_pie                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|A_bstatus_reg_pie                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_iw[8]                                                                                                                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_ctrl_wrctl_inst                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_iw[7]                                                                                                                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[23]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[22]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[21]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[20]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[19]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[18]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[17]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[16]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[0][52]                                                                                                                                                                                ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|jdo[24]                  ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[15]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[14]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[13]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[12]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[11]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[10]                                                                                                                                                                                                                                                              ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[9]                                                                                                                                                                                                                                                               ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[8]                                                                                                                                                                                                                                                               ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[7]                                                                                                                                                                                                                                                               ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[6]                                                                                                                                                                                                                                                               ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[5]                                                                                                                                                                                                                                                               ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[2]                                                                                                                                                                                                                                                               ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[3]                                                                                                                                                                                                                                                               ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_st_data[4]                                                                                                                                                                                                                                                               ; 3       ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                 ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|jdo[29]                  ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|jdo[30]                  ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|jdo[31]                  ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|ic_fill_ap_cnt[1]                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|M_ctrl_invalidate_i                                                                                                                                                                                                                                                        ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[6]                                                                                                                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[7]                                                                                                                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[9]                                                                                                                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[8]                                                                                                                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[5]                                                                                                                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[4]                                                                                                                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[3]                                                                                                                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|jdo[18]                  ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_jtag_debug_module_wrapper:the_LT24_System_nios2_jtag_debug_module_wrapper|LT24_System_nios2_jtag_debug_module_sysclk:the_LT24_System_nios2_jtag_debug_module_sysclk|jdo[19]                  ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|D_br_pred_taken~0                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_pc[2]                                                                                                                                                                                                                                                                    ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[17]                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[18]                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[27]                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[19]                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[28]                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[20]                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[29]                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[21]                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[30]                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[22]                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[25]                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_iw[13]~21                                                                                                                                                                                                                                                                ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|F_iw[12]~19                                                                                                                                                                                                                                                                ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[7]                                                                                                                                                                                                                                                           ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[15]                                                                                                                                                                                                                                                          ; 3       ;
; LT24_System:inst|LT24_System_nios2:nios2|d_readdata_d1[26]                                                                                                                                                                                                                                                          ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                           ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; LT24_System:inst|LT24_Module:lt24_ctrl_0|FIFO:FIFO_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9dg1:auto_generated|altsyncram_3011:fifo_ram|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 2048  ; 64                          ; 32                          ; 128                         ; 16                          ; 2048                ; 1    ; None                                          ; M9K_X33_Y13_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_r:the_LT24_System_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                          ; M9K_X33_Y20_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; LT24_System:inst|LT24_System_jtag_uart:jtag_uart|LT24_System_jtag_uart_scfifo_w:the_LT24_System_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                          ; M9K_X33_Y21_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_bht_module:LT24_System_nios2_bht|altsyncram:the_altsyncram|altsyncram_n3h1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; LT24_System_nios2_bht_ram.mif                 ; M9K_X22_Y14_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_data_module:LT24_System_nios2_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                                          ; M9K_X22_Y21_N0, M9K_X22_Y22_N0                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_tag_module:LT24_System_nios2_dc_tag|altsyncram:the_altsyncram|altsyncram_log1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 18           ; 64           ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 1152  ; 64                          ; 18                          ; 64                          ; 18                          ; 1152                ; 1    ; LT24_System_nios2_dc_tag_ram.mif              ; M9K_X22_Y15_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_dc_victim_module:LT24_System_nios2_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                          ; M9K_X33_Y22_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_data_module:LT24_System_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                          ; M9K_X33_Y15_N0, M9K_X33_Y17_N0, M9K_X33_Y14_N0, M9K_X33_Y16_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_ic_tag_module:LT24_System_nios2_ic_tag|altsyncram:the_altsyncram|altsyncram_0gh1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944  ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; LT24_System_nios2_ic_tag_ram.mif              ; M9K_X22_Y12_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_ocimem:the_LT24_System_nios2_nios2_ocimem|LT24_System_nios2_ociram_sp_ram_module:LT24_System_nios2_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_1s81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; LT24_System_nios2_ociram_default_contents.mif ; M9K_X33_Y26_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_register_bank_a_module:LT24_System_nios2_register_bank_a|altsyncram:the_altsyncram|altsyncram_nhg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; LT24_System_nios2_rf_ram_a.mif                ; M9K_X22_Y17_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_register_bank_b_module:LT24_System_nios2_register_bank_b|altsyncram:the_altsyncram|altsyncram_ohg1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; LT24_System_nios2_rf_ram_b.mif                ; M9K_X22_Y16_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                 ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y9_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X13_Y9_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y8_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_mult_cell:the_LT24_System_nios2_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X13_Y8_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 7,209 / 71,559 ( 10 % ) ;
; C16 interconnects     ; 84 / 2,597 ( 3 % )      ;
; C4 interconnects      ; 4,536 / 46,848 ( 10 % ) ;
; Direct links          ; 819 / 71,559 ( 1 % )    ;
; Global clocks         ; 8 / 20 ( 40 % )         ;
; Local interconnects   ; 2,437 / 24,624 ( 10 % ) ;
; R24 interconnects     ; 152 / 2,496 ( 6 % )     ;
; R4 interconnects      ; 5,744 / 62,424 ( 9 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.75) ; Number of LABs  (Total = 384) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 16                            ;
; 2                                           ; 15                            ;
; 3                                           ; 11                            ;
; 4                                           ; 6                             ;
; 5                                           ; 5                             ;
; 6                                           ; 11                            ;
; 7                                           ; 7                             ;
; 8                                           ; 6                             ;
; 9                                           ; 2                             ;
; 10                                          ; 7                             ;
; 11                                          ; 5                             ;
; 12                                          ; 16                            ;
; 13                                          ; 13                            ;
; 14                                          ; 30                            ;
; 15                                          ; 63                            ;
; 16                                          ; 171                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.63) ; Number of LABs  (Total = 384) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 274                           ;
; 1 Clock                            ; 322                           ;
; 1 Clock enable                     ; 225                           ;
; 1 Sync. clear                      ; 17                            ;
; 1 Sync. load                       ; 50                            ;
; 2 Async. clears                    ; 29                            ;
; 2 Clock enables                    ; 61                            ;
; 2 Clocks                           ; 33                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.73) ; Number of LABs  (Total = 384) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 5                             ;
; 2                                            ; 15                            ;
; 3                                            ; 6                             ;
; 4                                            ; 9                             ;
; 5                                            ; 3                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 7                             ;
; 9                                            ; 1                             ;
; 10                                           ; 5                             ;
; 11                                           ; 3                             ;
; 12                                           ; 9                             ;
; 13                                           ; 3                             ;
; 14                                           ; 2                             ;
; 15                                           ; 8                             ;
; 16                                           ; 10                            ;
; 17                                           ; 4                             ;
; 18                                           ; 12                            ;
; 19                                           ; 9                             ;
; 20                                           ; 14                            ;
; 21                                           ; 14                            ;
; 22                                           ; 20                            ;
; 23                                           ; 32                            ;
; 24                                           ; 31                            ;
; 25                                           ; 28                            ;
; 26                                           ; 28                            ;
; 27                                           ; 17                            ;
; 28                                           ; 30                            ;
; 29                                           ; 17                            ;
; 30                                           ; 8                             ;
; 31                                           ; 6                             ;
; 32                                           ; 19                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.88) ; Number of LABs  (Total = 384) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 19                            ;
; 2                                               ; 28                            ;
; 3                                               ; 17                            ;
; 4                                               ; 10                            ;
; 5                                               ; 14                            ;
; 6                                               ; 28                            ;
; 7                                               ; 36                            ;
; 8                                               ; 42                            ;
; 9                                               ; 22                            ;
; 10                                              ; 35                            ;
; 11                                              ; 23                            ;
; 12                                              ; 20                            ;
; 13                                              ; 15                            ;
; 14                                              ; 18                            ;
; 15                                              ; 14                            ;
; 16                                              ; 35                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 2                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.85) ; Number of LABs  (Total = 384) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 10                            ;
; 4                                            ; 11                            ;
; 5                                            ; 12                            ;
; 6                                            ; 8                             ;
; 7                                            ; 10                            ;
; 8                                            ; 11                            ;
; 9                                            ; 8                             ;
; 10                                           ; 16                            ;
; 11                                           ; 15                            ;
; 12                                           ; 20                            ;
; 13                                           ; 19                            ;
; 14                                           ; 15                            ;
; 15                                           ; 16                            ;
; 16                                           ; 18                            ;
; 17                                           ; 15                            ;
; 18                                           ; 14                            ;
; 19                                           ; 13                            ;
; 20                                           ; 18                            ;
; 21                                           ; 19                            ;
; 22                                           ; 16                            ;
; 23                                           ; 10                            ;
; 24                                           ; 7                             ;
; 25                                           ; 14                            ;
; 26                                           ; 6                             ;
; 27                                           ; 7                             ;
; 28                                           ; 5                             ;
; 29                                           ; 15                            ;
; 30                                           ; 5                             ;
; 31                                           ; 7                             ;
; 32                                           ; 8                             ;
; 33                                           ; 2                             ;
; 34                                           ; 3                             ;
; 35                                           ; 4                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------+--------------+--------------+--------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004 ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 64           ; 37           ; 64           ; 68        ; 0            ; 68        ; 64           ; 0            ; 68        ; 68        ; 0            ; 0            ; 0            ; 0            ; 34           ; 0            ; 0            ; 34           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 68        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 31           ; 4            ; 0         ; 68           ; 0         ; 4            ; 68           ; 0         ; 0         ; 68           ; 68           ; 68           ; 68           ; 34           ; 68           ; 68           ; 34           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 0         ; 68           ; 68           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[27]        ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D23          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D10          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D33          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D31          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D8           ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D9           ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D11          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D3           ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D4           ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D5           ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D6           ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D12          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D13          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D14          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D15          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D16          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D17          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D18          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D19          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D20          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D21          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D22          ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK               ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY_n[0]            ; Pass         ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE22F17C6 for design "LT24_Controller"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|pll7" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -108 degrees (-3000 ps) for LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|wire_pll7_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (176584): Output pin "DRAM_CLK" (external output clock of PLL "LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|pll7") uses I/O standard 3.3-V LVCMOS, has current strength 2mA, output load 0pF, and output clock frequency of 100 MHz, but target device can support only maximum output clock frequency of 96 MHz for this combination of I/O standard, current strength and load
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_9dg1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_1v8:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_0v8:dffpipe12|dffe13a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'LT24_System/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'LT24_System/synthesis/submodules/LT24_System_nios2.sdc'
Warning (332060): Node: CLOCK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register LT24_System:inst|LT24_System_sdram_controller:sdram_controller|m_addr[8] is being clocked by CLOCK
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst|pll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst|pll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node CLOCK~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node GPIO_0_D[27]~output
Info (176353): Automatically promoted node LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node LT24_System:inst|altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LT24_System:inst|altera_reset_controller:rst_controller|WideOr0~0
        Info (176357): Destination node LT24_System:inst|LT24_System_nios2:nios2|LT24_System_nios2_nios2_oci:the_LT24_System_nios2_nios2_oci|LT24_System_nios2_nios2_oci_debug:the_LT24_System_nios2_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node LT24_System:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LT24_System:inst|LT24_System_sdram_controller:sdram_controller|active_cs_n~1
        Info (176357): Destination node LT24_System:inst|LT24_System_sdram_controller:sdram_controller|active_rnw~4
        Info (176357): Destination node LT24_System:inst|LT24_System_sdram_controller:sdram_controller|i_refs[2]
        Info (176357): Destination node LT24_System:inst|LT24_System_sdram_controller:sdram_controller|i_refs[1]
        Info (176357): Destination node LT24_System:inst|LT24_System_sdram_controller:sdram_controller|i_refs[0]
Info (176353): Automatically promoted node LT24_System:inst|altera_reset_controller:rst_controller_001|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node LT24_System:inst|LT24_System_pll:pll|prev_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LT24_System:inst|LT24_System_pll:pll|readdata[0]~1
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 67 register duplicates
Warning (15064): PLL "LT24_System:inst|LT24_System_pll:pll|LT24_System_pll_altpll_2jh2:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SADDR" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Button_n0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Button_n1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Button_n2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Button_n3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Button_n[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Button_n[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Button_n[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Button_n[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CONF_DONE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ13" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ14" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ15" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_ASDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_DATA0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_DCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_NCSO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Ext_Clk_In" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Ext_Clk_Out" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D13" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D14" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D15" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D16" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D17" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D18" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D19" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D20" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D21" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D22" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D23" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D24" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D26" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D28" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D29" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D30" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D31" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D32" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D33" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_IN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_IN1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D24" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D26" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D28" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D29" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D30" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D32" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_IN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_IN1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G_SENSOR_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G_SENSOR_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "JoystickC_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "JoystickE_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "JoystickN_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "JoystickS_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "JoystickW_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY_n0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY_n1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY_n[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Green[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Reset" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_SelC_n[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_Sel_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LedButton0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LedButton1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LedButton2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LedButton3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LedButton[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LedButton[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LedButton[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LedButton[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MSEL0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MSEL1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MSEL2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MSEL[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MSEL[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MSEL[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Serial_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Serial_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Sw_LedB[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TMS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TP0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TP1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "nCE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "nCONFIG" is assigned to location or region, but does not exist in design
    Warning (15706): Node "nSTATUS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.77 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 34 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVCMOS at K1
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVCMOS at N3
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVCMOS at P3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVCMOS at R5
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVCMOS at R3
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVCMOS at T3
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVCMOS at T2
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVCMOS at T4
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVCMOS at R7
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVCMOS at J1
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVCMOS at J2
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVCMOS at K2
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVCMOS at K5
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVCMOS at L8
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVCMOS at G1
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVCMOS at G2
    Info (169178): Pin GPIO_1_D11 uses I/O standard 3.3-V LVCMOS at R10
    Info (169178): Pin GPIO_1_D3 uses I/O standard 3.3-V LVCMOS at T13
    Info (169178): Pin GPIO_1_D4 uses I/O standard 3.3-V LVCMOS at R13
    Info (169178): Pin GPIO_1_D5 uses I/O standard 3.3-V LVCMOS at T12
    Info (169178): Pin GPIO_1_D6 uses I/O standard 3.3-V LVCMOS at R12
    Info (169178): Pin GPIO_1_D12 uses I/O standard 3.3-V LVCMOS at N12
    Info (169178): Pin GPIO_1_D13 uses I/O standard 3.3-V LVCMOS at P9
    Info (169178): Pin GPIO_1_D14 uses I/O standard 3.3-V LVCMOS at N9
    Info (169178): Pin GPIO_1_D15 uses I/O standard 3.3-V LVCMOS at N11
    Info (169178): Pin GPIO_1_D16 uses I/O standard 3.3-V LVCMOS at L16
    Info (169178): Pin GPIO_1_D17 uses I/O standard 3.3-V LVCMOS at K16
    Info (169178): Pin GPIO_1_D18 uses I/O standard 3.3-V LVCMOS at R16
    Info (169178): Pin GPIO_1_D19 uses I/O standard 3.3-V LVCMOS at L15
    Info (169178): Pin GPIO_1_D20 uses I/O standard 3.3-V LVCMOS at P15
    Info (169178): Pin GPIO_1_D21 uses I/O standard 3.3-V LVCMOS at P16
    Info (169178): Pin GPIO_1_D22 uses I/O standard 3.3-V LVCMOS at R14
    Info (169178): Pin CLOCK uses I/O standard 3.3-V LVCMOS at R8
    Info (169178): Pin KEY_n[0] uses I/O standard 3.3-V LVCMOS at J15
Warning (169064): Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_1_D11 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D3 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D4 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D5 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D6 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D12 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D13 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D14 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D15 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D16 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D17 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D18 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D19 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D20 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D21 has a permanently enabled output enable
    Info (169065): Pin GPIO_1_D22 has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/Users/aroulin/Desktop/EmbeddedSystems/LT24/LT24_DE0_Project/output_files/LT24_Controller.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 389 warnings
    Info: Peak virtual memory: 1383 megabytes
    Info: Processing ended: Fri Dec 12 11:17:53 2014
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/aroulin/Desktop/EmbeddedSystems/LT24/LT24_DE0_Project/output_files/LT24_Controller.fit.smsg.


