!_TAG_FILE_FORMAT	2	/extended format; --format=1 will not append ;" to lines/
!_TAG_FILE_SORTED	1	/0=unsorted, 1=sorted, 2=foldcase/
!_TAG_PROGRAM_AUTHOR	Darren Hiebert	/dhiebert@users.sourceforge.net/
!_TAG_PROGRAM_NAME	Exuberant Ctags	//
!_TAG_PROGRAM_URL	http://ctags.sourceforge.net	/official site/
!_TAG_PROGRAM_VERSION	5.9~svn20110310	//
ADC_CHANNELS	linux-software/include/esther-trigger.h	34;"	d
ADC_DATA_WIDTH	src/hdl/trigger_gen.v	/^  parameter     ADC_DATA_WIDTH = 16)  \/\/ ADC is 14 bit, but data is 16$/;"	c
AER_BASE_PTR	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [11:0]  AER_BASE_PTR = 12'h000,$/;"	c
AER_BASE_PTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [11:0] AER_BASE_PTR = 12'h140,$/;"	c
AER_CAP_ECRC_CHECK_CAPABLE	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        AER_CAP_ECRC_CHECK_CAPABLE = "FALSE",$/;"	c
AER_CAP_ECRC_GEN_CAPABLE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         AER_CAP_ECRC_GEN_CAPABLE = "FALSE",$/;"	c
AER_CAP_ECRC_GEN_CAPABLE	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        AER_CAP_ECRC_GEN_CAPABLE = "FALSE",$/;"	c
AER_CAP_ID	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [15:0] AER_CAP_ID = 16'h0001,$/;"	c
AER_CAP_MULTIHEADER	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        AER_CAP_MULTIHEADER = "FALSE",$/;"	c
AER_CAP_NEXTPTR	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [11:0]  AER_CAP_NEXTPTR = 12'h000,$/;"	c
AER_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [11:0] AER_CAP_NEXTPTR = 12'h178,$/;"	c
AER_CAP_ON	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         AER_CAP_ON = "FALSE",$/;"	c
AER_CAP_ON	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        AER_CAP_ON = "FALSE",$/;"	c
AER_CAP_OPTIONAL_ERR_SUPPORT	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [23:0] AER_CAP_OPTIONAL_ERR_SUPPORT = 24'h000000,$/;"	c
AER_CAP_PERMIT_ROOTERR_UPDATE	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        AER_CAP_PERMIT_ROOTERR_UPDATE = "TRUE",$/;"	c
AER_CAP_VERSION	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [3:0]   AER_CAP_VERSION = 4'h1,$/;"	c
AER_CAP_VERSION	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [3:0]  AER_CAP_VERSION = 4'h1,$/;"	c
ALLOW_X8_GEN2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         ALLOW_X8_GEN2 = "FALSE",$/;"	c
ALLOW_X8_GEN2	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        ALLOW_X8_GEN2 = "FALSE",$/;"	c
AcqE	linux-software/driver/common.h	/^          AcqE : 1, \/\/  off 23$/;"	m	struct:_COMMAND_REG::__anon2::__anon3
BAR0	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  BAR0 = 32'hFFFFF000,$/;"	c
BAR0	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] BAR0 = 32'hFFFFFF00,$/;"	c
BAR1	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] BAR1 = 32'hFFFF0000,$/;"	c
BAR2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  BAR2 = 32'h00000000,$/;"	c
BAR2	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] BAR2 = 32'hFFFF000C,$/;"	c
BAR3	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] BAR3 = 32'hFFFFFFFF,$/;"	c
BAR4	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  BAR4 = 32'h00000000,$/;"	c
BAR4	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] BAR4 = 32'h00000000,$/;"	c
BAR5	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] BAR5 = 32'h00000000,$/;"	c
BAR_STRUCT	linux-software/driver/common.h	/^} BAR_STRUCT;$/;"	t	typeref:struct:_BAR_STRUCT
BTFLD	linux-software/include/esther-trigger.h	63;"	d
BTFLD	linux-software/include/esther-trigger.h	65;"	d
BYPASS_RXDELAY_ALIGN	src/ip/source/pcie_7x_0_pipe_sync.v	/^    parameter BYPASS_RXDELAY_ALIGN = 0                      \/\/ Bypass RX delay align$/;"	c
CARDBUS_CIS_POINTER	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] CARDBUS_CIS_POINTER = 32'h00000000,$/;"	c
CARDBUS_CIS_POINTER	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] CARDBUS_CIS_POINTER = 32'h00000000,$/;"	c
CC	linux-software/test/Makefile	/^CC=gcc$/;"	m
CCLKO_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    wire CCLKO_GLBL;$/;"	n
CFG_CTL_IF	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         CFG_CTL_IF = "TRUE",$/;"	c
CFG_CTL_IF	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     CFG_CTL_IF = "TRUE",$/;"	c
CFG_ECRC_ERR_CPLSTAT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         CFG_ECRC_ERR_CPLSTAT = 0,$/;"	c
CFG_ECRC_ERR_CPLSTAT	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        CFG_ECRC_ERR_CPLSTAT = 0,$/;"	c
CFG_REV_ID	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         CFG_REV_ID         =  8'h00,$/;"	c
CFG_SUBSYS_ID	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         CFG_SUBSYS_ID      = 16'h36,$/;"	c
CFG_VEND_ID	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         CFG_VEND_ID        = 16'h10EE,$/;"	c
CFG_WAIT_MAX	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    parameter CFG_WAIT_MAX     = 6'd63,                     \/\/ Configuration wait max$/;"	c
CFG_WAIT_MAX	src/ip/source/pcie_7x_0_pipe_reset.v	/^    parameter CFG_WAIT_MAX      = 6'd63,                    \/\/ Configuration wait max$/;"	c
CFILES	linux-software/driver/Makefile	/^CFILES :=  esther-trigger-drv.c unlocked-ioctl.c$/;"	m
CFLAGS	linux-software/test/Makefile	/^CFLAGS=-O2 -Wall$/;"	m
CLASS_CODE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [23:0]  CLASS_CODE = 24'h118000,$/;"	c
CLASS_CODE	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [23:0] CLASS_CODE = 24'h000000,$/;"	c
CLK_CLK	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    input                       CLK_CLK,$/;"	p
CLK_COR_MIN_LAT	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  parameter           CLK_COR_MIN_LAT    = 28,$/;"	c
CLK_GEN3	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    input                       CLK_GEN3,$/;"	p
CLK_OOBCLK	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    output                      CLK_OOBCLK,$/;"	p
CLK_PCLK_SEL	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    input       [PCIE_LANE-1:0] CLK_PCLK_SEL,$/;"	p
CLK_PCLK_SLAVE	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    output                      CLK_PCLK_SLAVE,$/;"	p
CLK_RXOUTCLK_IN	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    input       [PCIE_LANE-1:0] CLK_RXOUTCLK_IN,$/;"	p
CLK_RXOUTCLK_OUT	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    output      [PCIE_LANE-1:0] CLK_RXOUTCLK_OUT,$/;"	p
CLK_USERCLK2	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    output                      CLK_USERCLK2,$/;"	p
COMMAND_REG	linux-software/driver/common.h	/^} COMMAND_REG;$/;"	t	typeref:struct:_COMMAND_REG
CONVERGE_MAX_BYPASS	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    parameter CONVERGE_MAX_BYPASS = 22'd2083333             \/\/ Convergence max count for phase2\/3 bypass mode (8ms)$/;"	c
CPLLPD0	src/ip/pcie_7x_0_sim_netlist.v	/^  input CPLLPD0;$/;"	p
CPLLPD0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire CPLLPD0;$/;"	n
CPLLPD0_3	src/ip/pcie_7x_0_sim_netlist.v	/^  input CPLLPD0_3;$/;"	p
CPLLPD0_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire CPLLPD0_3;$/;"	n
CPLLPD0_4	src/ip/pcie_7x_0_sim_netlist.v	/^  input CPLLPD0_4;$/;"	p
CPLLPD0_4	src/ip/pcie_7x_0_sim_netlist.v	/^  wire CPLLPD0_4;$/;"	n
CPLLPD0_5	src/ip/pcie_7x_0_sim_netlist.v	/^  input CPLLPD0_5;$/;"	p
CPLLPD0_5	src/ip/pcie_7x_0_sim_netlist.v	/^  wire CPLLPD0_5;$/;"	n
CPLLRESET0	src/ip/pcie_7x_0_sim_netlist.v	/^  output CPLLRESET0;$/;"	p
CPLLRESET0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire CPLLRESET0;$/;"	n
CPL_TIMEOUT_DISABLE_SUPPORTED	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         CPL_TIMEOUT_DISABLE_SUPPORTED = "FALSE",$/;"	c
CPL_TIMEOUT_DISABLE_SUPPORTED	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        CPL_TIMEOUT_DISABLE_SUPPORTED = "FALSE",$/;"	c
CPL_TIMEOUT_DISABLE_SUPPORTED	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        CPL_TIMEOUT_DISABLE_SUPPORTED = "FALSE",$/;"	c
CRM_MODULE_RSTS	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [6:0]   CRM_MODULE_RSTS = 7'h00,$/;"	c
CRM_MODULE_RSTS	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [6:0]  CRM_MODULE_RSTS = 7'h00,$/;"	c
CRM_MODULE_RSTS	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [6:0]  CRM_MODULE_RSTS = 7'h00,$/;"	c
C_DATA_WIDTH	src/hdl/pcie/PIO.v	/^  parameter C_DATA_WIDTH = 64,            \/\/ RX\/TX interface data width$/;"	c
C_DATA_WIDTH	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    parameter C_DATA_WIDTH = 64,$/;"	c
C_DATA_WIDTH	src/hdl/pcie/PIO_EP.v	/^  parameter C_DATA_WIDTH = 64,            \/\/ RX\/TX interface data width$/;"	c
C_DATA_WIDTH	src/hdl/pcie/PIO_TX_ENGINE.v	/^  parameter C_DATA_WIDTH = 64,$/;"	c
C_DATA_WIDTH	src/hdl/pcie/pci_dma_engine.v	/^    parameter C_DATA_WIDTH    = 64,         \/\/ RX\/TX interface data width, only 64 is implemented$/;"	c
C_DATA_WIDTH	src/hdl/pcie/pcie_7x_0_support.v	/^  parameter C_DATA_WIDTH            = 256,                     \/\/ AXI interface data width$/;"	c
C_DATA_WIDTH	src/hdl/pcie/pcie_app_7x.v	/^  parameter C_DATA_WIDTH = 64,            \/\/ RX\/TX interface data width$/;"	c
C_DATA_WIDTH	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  parameter C_DATA_WIDTH  = 128,          \/\/ RX\/TX interface data width$/;"	c
C_DATA_WIDTH	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  parameter C_DATA_WIDTH = 128,           \/\/ RX\/TX interface data width$/;"	c
C_DATA_WIDTH	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  parameter C_DATA_WIDTH = 128,           \/\/ RX\/TX interface data width$/;"	c
C_DATA_WIDTH	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  parameter C_DATA_WIDTH  = 128,          \/\/ RX\/TX interface data width$/;"	c
C_DATA_WIDTH	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  parameter C_DATA_WIDTH  = 128,          \/\/ RX\/TX interface data width$/;"	c
C_DATA_WIDTH	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  parameter C_DATA_WIDTH = 128,           \/\/ RX\/TX interface data width$/;"	c
C_DATA_WIDTH	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  parameter C_DATA_WIDTH = 128,           \/\/ RX\/TX interface data width$/;"	c
C_DATA_WIDTH	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         C_DATA_WIDTH = 64,$/;"	c
C_DATA_WIDTH	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        C_DATA_WIDTH = 64,$/;"	c
C_ROOT_PORT	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  parameter C_ROOT_PORT   = "FALSE",      \/\/ PCIe block is in root port mode$/;"	c
C_ROOT_PORT	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  parameter C_ROOT_PORT   = "FALSE",      \/\/ PCIe block is in root port mode$/;"	c
C_ROOT_PORT	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  parameter C_ROOT_PORT   = "FALSE",      \/\/ PCIe block is in root port mode$/;"	c
C_ROOT_PORT	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  parameter C_ROOT_PORT  = "FALSE",       \/\/ PCIe block is in root port mode$/;"	c
D	src/ip/pcie_7x_0_sim_netlist.v	/^  input [15:0]D;$/;"	p
D	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]D;$/;"	p
D	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]D;$/;"	p
D	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]D;$/;"	p
D	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]D;$/;"	p
D	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]D;$/;"	p
D	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]D;$/;"	n
D	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]D;$/;"	n
D	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]D;$/;"	n
D	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]D;$/;"	n
DEBFLAGS	linux-software/driver/Makefile	/^  DEBFLAGS = -O -g -DESTHER_DEBUG # "-O" is needed to expand inlines$/;"	m
DEBFLAGS	linux-software/driver/Makefile	/^  DEBFLAGS = -O2$/;"	m
DEBUG	linux-software/driver/Makefile	/^DEBUG = y$/;"	m
DEPS	linux-software/test/Makefile	/^DEPS = esther-trigger.h common.h$/;"	m
DEVNAME	linux-software/test/get-acq-data.c	/^char DEVNAME[] = "\/dev\/atca_v2_0";$/;"	v
DEVNAME	linux-software/test/stopAtca.c	/^char DEVNAME[] = "\/dev\/atca_v2_0";$/;"	v
DEVNAME	linux-software/test/testDMA.c	/^char DEVNAME[] = "\/dev\/esther_trg_0";$/;"	v
DEV_CAP2_ARI_FORWARDING_SUPPORTED	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP2_ARI_FORWARDING_SUPPORTED = "FALSE",$/;"	c
DEV_CAP2_ARI_FORWARDING_SUPPORTED	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP2_ARI_FORWARDING_SUPPORTED = "FALSE",$/;"	c
DEV_CAP2_ATOMICOP32_COMPLETER_SUPPORTED	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP2_ATOMICOP32_COMPLETER_SUPPORTED = "FALSE",$/;"	c
DEV_CAP2_ATOMICOP64_COMPLETER_SUPPORTED	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP2_ATOMICOP64_COMPLETER_SUPPORTED = "FALSE",$/;"	c
DEV_CAP2_ATOMICOP64_COMPLETER_SUPPORTED	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP2_ATOMICOP64_COMPLETER_SUPPORTED = "FALSE",$/;"	c
DEV_CAP2_ATOMICOP_ROUTING_SUPPORTED	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP2_ATOMICOP_ROUTING_SUPPORTED = "FALSE",$/;"	c
DEV_CAP2_CAS128_COMPLETER_SUPPORTED	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP2_CAS128_COMPLETER_SUPPORTED = "FALSE",$/;"	c
DEV_CAP2_CAS128_COMPLETER_SUPPORTED	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP2_CAS128_COMPLETER_SUPPORTED = "FALSE",$/;"	c
DEV_CAP2_ENDEND_TLP_PREFIX_SUPPORTED	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP2_ENDEND_TLP_PREFIX_SUPPORTED = "FALSE",$/;"	c
DEV_CAP2_EXTENDED_FMT_FIELD_SUPPORTED	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP2_EXTENDED_FMT_FIELD_SUPPORTED = "FALSE",$/;"	c
DEV_CAP2_EXTENDED_FMT_FIELD_SUPPORTED	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP2_EXTENDED_FMT_FIELD_SUPPORTED = "FALSE",$/;"	c
DEV_CAP2_LTR_MECHANISM_SUPPORTED	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP2_LTR_MECHANISM_SUPPORTED = "FALSE",$/;"	c
DEV_CAP2_MAX_ENDEND_TLP_PREFIXES	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [1:0]   DEV_CAP2_MAX_ENDEND_TLP_PREFIXES = 2'h0,$/;"	c
DEV_CAP2_MAX_ENDEND_TLP_PREFIXES	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [1:0]  DEV_CAP2_MAX_ENDEND_TLP_PREFIXES = 2'h0,$/;"	c
DEV_CAP2_NO_RO_ENABLED_PRPR_PASSING	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP2_NO_RO_ENABLED_PRPR_PASSING = "FALSE",$/;"	c
DEV_CAP2_TPH_COMPLETER_SUPPORTED	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [1:0]  DEV_CAP2_TPH_COMPLETER_SUPPORTED = 2'h0,$/;"	c
DEV_CAP_ENABLE_SLOT_PWR_LIMIT_SCALE	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP_ENABLE_SLOT_PWR_LIMIT_SCALE = "TRUE",$/;"	c
DEV_CAP_ENABLE_SLOT_PWR_LIMIT_VALUE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP_ENABLE_SLOT_PWR_LIMIT_VALUE = "TRUE",$/;"	c
DEV_CAP_ENABLE_SLOT_PWR_LIMIT_VALUE	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP_ENABLE_SLOT_PWR_LIMIT_VALUE = "TRUE",$/;"	c
DEV_CAP_EXT_TAG_SUPPORTED	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP_EXT_TAG_SUPPORTED = "FALSE",$/;"	c
DEV_CAP_EXT_TAG_SUPPORTED	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP_EXT_TAG_SUPPORTED = "TRUE",$/;"	c
DEV_CAP_EXT_TAG_SUPPORTED	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP_EXT_TAG_SUPPORTED = "TRUE",$/;"	c
DEV_CAP_ROLE_BASED_ERROR	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP_ROLE_BASED_ERROR = "TRUE",$/;"	c
DEV_CAP_ROLE_BASED_ERROR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP_ROLE_BASED_ERROR = "TRUE",$/;"	c
DEV_CAP_RSVD_17_16	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP_RSVD_17_16 = 0,$/;"	c
DEV_CONTROL_AUX_POWER_SUPPORTED	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CONTROL_AUX_POWER_SUPPORTED = "FALSE",$/;"	c
DEV_CONTROL_AUX_POWER_SUPPORTED	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CONTROL_AUX_POWER_SUPPORTED = "FALSE",$/;"	c
DEV_CONTROL_AUX_POWER_SUPPORTED	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CONTROL_AUX_POWER_SUPPORTED = "FALSE",$/;"	c
DEV_CONTROL_EXT_TAG_DEFAULT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CONTROL_EXT_TAG_DEFAULT = "FALSE",$/;"	c
DISABLE_ASPM_L1_TIMER	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DISABLE_ASPM_L1_TIMER = "FALSE",$/;"	c
DISABLE_ASPM_L1_TIMER	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DISABLE_ASPM_L1_TIMER = "FALSE",$/;"	c
DISABLE_BAR_FILTERING	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DISABLE_BAR_FILTERING = "FALSE",$/;"	c
DISABLE_ERR_MSG	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DISABLE_ERR_MSG = "FALSE",$/;"	c
DISABLE_ERR_MSG	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DISABLE_ERR_MSG = "FALSE",$/;"	c
DISABLE_LANE_REVERSAL	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DISABLE_LANE_REVERSAL = "FALSE",$/;"	c
DISABLE_LANE_REVERSAL	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DISABLE_LANE_REVERSAL = "FALSE",$/;"	c
DISABLE_LOCKED_FILTER	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DISABLE_LOCKED_FILTER = "FALSE",$/;"	c
DISABLE_PPM_FILTER	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DISABLE_PPM_FILTER = "FALSE",$/;"	c
DISABLE_PPM_FILTER	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DISABLE_PPM_FILTER = "FALSE",$/;"	c
DISABLE_RX_POISONED_RESP	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DISABLE_RX_POISONED_RESP = "FALSE",$/;"	c
DISABLE_RX_TC_FILTER	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DISABLE_RX_TC_FILTER = "FALSE",$/;"	c
DISABLE_RX_TC_FILTER	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DISABLE_RX_TC_FILTER = "FALSE",$/;"	c
DISABLE_RX_TC_FILTER	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DISABLE_RX_TC_FILTER = "FALSE",$/;"	c
DI_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    wire [3:0] DI_GLBL;$/;"	n
DMACH0NODENAMEFMT	linux-software/driver/config.h	23;"	d
DMA_BUF	linux-software/driver/common.h	/^} DMA_BUF;$/;"	t	typeref:struct:_DMA_BUF
DMA_BUFFS	linux-software/driver/config.h	31;"	d
DMA_BUFFS	linux-software/include/esther-trigger.h	32;"	d
DMA_CURR_BUFF	linux-software/driver/common.h	/^} DMA_CURR_BUFF;$/;"	t	typeref:struct:_DMA_CURR_BUFF
DMA_PCKT	linux-software/include/esther-trigger.h	/^} DMA_PCKT;$/;"	t	typeref:struct:_DMA_PCKT
DMA_STRUCT	linux-software/driver/common.h	/^} DMA_STRUCT;$/;"	t	typeref:struct:_DMA_STRUCT
DNSTREAM_LINK_NUM	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  DNSTREAM_LINK_NUM = 8'h00,$/;"	c
DNSTREAM_LINK_NUM	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  DNSTREAM_LINK_NUM = 8'h00,$/;"	c
DO_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    wire [3:0] DO_GLBL;$/;"	n
DRIVER_NAME	linux-software/driver/Makefile	/^DRIVER_NAME := esther_trg$/;"	m
DRPADDR	src/ip/pcie_7x_0_sim_netlist.v	/^  input [8:0]DRPADDR;$/;"	p
DRPADDR	src/ip/pcie_7x_0_sim_netlist.v	/^  output [8:0]DRPADDR;$/;"	p
DRPADDR	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [8:0]DRPADDR;$/;"	n
DRPDI	src/ip/pcie_7x_0_sim_netlist.v	/^  input [15:0]DRPDI;$/;"	p
DRPDI	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]DRPDI;$/;"	p
DRPDI	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]DRPDI;$/;"	n
DRP_ADDR	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    output      [ 8:0]  DRP_ADDR,$/;"	p
DRP_ADDR	src/ip/source/pcie_7x_0_qpll_drp.v	/^    output      [ 7:0]  DRP_ADDR,$/;"	p
DRP_CLK	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    input               DRP_CLK,$/;"	p
DRP_CLK	src/ip/source/pcie_7x_0_qpll_drp.v	/^    input               DRP_CLK,$/;"	p
DRP_CRSCODE	src/ip/source/pcie_7x_0_qpll_drp.v	/^    output      [ 5:0]  DRP_CRSCODE,$/;"	p
DRP_DI	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    output      [15:0]  DRP_DI,   $/;"	p
DRP_DI	src/ip/source/pcie_7x_0_qpll_drp.v	/^    output      [15:0]  DRP_DI,   $/;"	p
DRP_DO	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    input       [15:0]  DRP_DO,$/;"	p
DRP_DO	src/ip/source/pcie_7x_0_qpll_drp.v	/^    input       [15:0]  DRP_DO,$/;"	p
DRP_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output DRP_DONE;$/;"	p
DRP_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_DONE;$/;"	n
DRP_DONE	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    output              DRP_DONE,$/;"	p
DRP_DONE	src/ip/source/pcie_7x_0_qpll_drp.v	/^    output              DRP_DONE,$/;"	p
DRP_EN	src/ip/source/pcie_7x_0_pipe_drp.v	/^    output              DRP_EN,  $/;"	p
DRP_FSM	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]DRP_FSM;$/;"	p
DRP_FSM	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]DRP_FSM;$/;"	n
DRP_FSM	src/ip/source/pcie_7x_0_pipe_drp.v	/^    output      [ 2:0]  DRP_FSM$/;"	p
DRP_GTXRESET	src/ip/pcie_7x_0_sim_netlist.v	/^  input DRP_GTXRESET;$/;"	p
DRP_GTXRESET	src/ip/pcie_7x_0_sim_netlist.v	/^  output DRP_GTXRESET;$/;"	p
DRP_GTXRESET	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_GTXRESET;$/;"	n
DRP_GTXRESET	src/ip/source/pcie_7x_0_pipe_drp.v	/^    input               DRP_GTXRESET,$/;"	p
DRP_OVRD	src/ip/source/pcie_7x_0_qpll_drp.v	/^    input               DRP_OVRD,$/;"	p
DRP_QPLLLOCK	src/ip/source/pcie_7x_0_qpll_drp.v	/^    input               DRP_QPLLLOCK,$/;"	p
DRP_RDY	src/ip/source/pcie_7x_0_pipe_drp.v	/^    input               DRP_RDY,$/;"	p
DRP_START	src/ip/pcie_7x_0_sim_netlist.v	/^  input DRP_START;$/;"	p
DRP_START	src/ip/pcie_7x_0_sim_netlist.v	/^  output DRP_START;$/;"	p
DRP_START	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_START;$/;"	n
DRP_START	src/ip/source/pcie_7x_0_pipe_drp.v	/^    input               DRP_START,$/;"	p
DRP_START0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_START0;$/;"	n
DRP_START011_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_START011_out;$/;"	n
DRP_START015_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_START015_out;$/;"	n
DRP_START06_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_START06_out;$/;"	n
DRP_WE	src/ip/source/pcie_7x_0_pipe_drp.v	/^    output              DRP_WE,$/;"	p
DRP_X16	src/ip/pcie_7x_0_sim_netlist.v	/^  input DRP_X16;$/;"	p
DRP_X16	src/ip/pcie_7x_0_sim_netlist.v	/^  output DRP_X16;$/;"	p
DRP_X16	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_X16;$/;"	n
DRP_X16	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    input               DRP_X16,$/;"	p
DRP_X160	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_X160;$/;"	n
DRP_X16012_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_X16012_out;$/;"	n
DRP_X16016_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_X16016_out;$/;"	n
DRP_X1607_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_X1607_out;$/;"	n
DRP_X16X20_MODE	src/ip/pcie_7x_0_sim_netlist.v	/^  input DRP_X16X20_MODE;$/;"	p
DRP_X16X20_MODE	src/ip/pcie_7x_0_sim_netlist.v	/^  output DRP_X16X20_MODE;$/;"	p
DRP_X16X20_MODE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_X16X20_MODE;$/;"	n
DRP_X16X20_MODE	src/ip/source/pcie_7x_0_pipe_drp.v	/^    input               DRP_X16X20_MODE,$/;"	p
DRP_X16X20_MODE0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_X16X20_MODE0;$/;"	n
DRP_X16X20_MODE013_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_X16X20_MODE013_out;$/;"	n
DRP_X16X20_MODE014_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_X16X20_MODE014_out;$/;"	n
DRP_X16X20_MODE017_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire DRP_X16X20_MODE017_out;$/;"	n
DRV_NAME	linux-software/driver/config.h	26;"	d
DSN_BASE_PTR	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [11:0]  DSN_BASE_PTR = 12'h100,$/;"	c
DSN_CAP_ID	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [15:0]  DSN_CAP_ID = 16'h0003,$/;"	c
DSN_CAP_ID	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [15:0] DSN_CAP_ID = 16'h0003,$/;"	c
DSN_CAP_ID	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [15:0] DSN_CAP_ID = 16'h0003,$/;"	c
DSN_CAP_ON	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DSN_CAP_ON = "TRUE",$/;"	c
DSN_CAP_ON	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DSN_CAP_ON = "TRUE",$/;"	c
DSN_CAP_ON	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DSN_CAP_ON = "TRUE",$/;"	c
Dma1	linux-software/driver/common.h	/^      u32 Dma1 : 1, Dma2 : 1, rsv0 : 21,$/;"	m	struct:_COMMAND_REG::__anon2::__anon3
Dma2	linux-software/driver/common.h	/^      u32 Dma1 : 1, Dma2 : 1, rsv0 : 21,$/;"	m	struct:_COMMAND_REG::__anon2::__anon3
DmaBuffNum	linux-software/driver/common.h	/^      u32 DmaBuffNum : 3, DmaSel : 1, rsv0 : 28;$/;"	m	struct:_DMA_CURR_BUFF::__anon4::__anon5
DmaC	linux-software/driver/common.h	/^  u32 RevId : 8, rsv0 : 22, DmaC : 1, rsv1 : 1; \/\/ msb$/;"	m	struct:_STATUS_FLDS
DmaE	linux-software/driver/common.h	/^          rsv1 : 2, DmaE : 1, DmaRst : 1, rsv2 : 1, DmaIntE : 1, rsv3 : 1;$/;"	m	struct:_COMMAND_REG::__anon2::__anon3
DmaIntE	linux-software/driver/common.h	/^          rsv1 : 2, DmaE : 1, DmaRst : 1, rsv2 : 1, DmaIntE : 1, rsv3 : 1;$/;"	m	struct:_COMMAND_REG::__anon2::__anon3
DmaRst	linux-software/driver/common.h	/^          rsv1 : 2, DmaE : 1, DmaRst : 1, rsv2 : 1, DmaIntE : 1, rsv3 : 1;$/;"	m	struct:_COMMAND_REG::__anon2::__anon3
DmaSel	linux-software/driver/common.h	/^      u32 DmaBuffNum : 3, DmaSel : 1, rsv0 : 28;$/;"	m	struct:_DMA_CURR_BUFF::__anon4::__anon5
E	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]E;$/;"	p
E	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]E;$/;"	n
ENABLE_MSG_ROUTE	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [10:0] ENABLE_MSG_ROUTE = 11'h000,$/;"	c
ENABLE_MSG_ROUTE	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [10:0] ENABLE_MSG_ROUTE = 11'h000,$/;"	c
ENABLE_RX_TD_ECRC_TRIM	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         ENABLE_RX_TD_ECRC_TRIM = "FALSE",$/;"	c
ENDEND_TLP_PREFIX_FORWARDING_SUPPORTED	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         ENDEND_TLP_PREFIX_FORWARDING_SUPPORTED = "FALSE",$/;"	c
ENDEND_TLP_PREFIX_FORWARDING_SUPPORTED	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        ENDEND_TLP_PREFIX_FORWARDING_SUPPORTED = "FALSE",$/;"	c
ENDEND_TLP_PREFIX_FORWARDING_SUPPORTED	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        ENDEND_TLP_PREFIX_FORWARDING_SUPPORTED = "FALSE",$/;"	c
ENTER_RVRY_EI_L0	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         ENTER_RVRY_EI_L0 = "TRUE",$/;"	c
EP_MEM	src/hdl/pcie/EP_MEM.v	/^module EP_MEM ($/;"	m
EQ_GEN3	src/ip/source/pcie_7x_0_pipe_eq.v	/^    input               EQ_GEN3,$/;"	p
EQ_RXEQ_DONE	src/ip/source/pcie_7x_0_pipe_eq.v	/^    output              EQ_RXEQ_DONE, $/;"	p
EQ_RXEQ_LFFS_SEL	src/ip/source/pcie_7x_0_pipe_eq.v	/^    output              EQ_RXEQ_LFFS_SEL,$/;"	p
EQ_RXEQ_PRESET	src/ip/source/pcie_7x_0_pipe_eq.v	/^    input       [ 2:0]  EQ_RXEQ_PRESET,$/;"	p
EQ_RXEQ_TXPRESET	src/ip/source/pcie_7x_0_pipe_eq.v	/^    input       [ 3:0]  EQ_RXEQ_TXPRESET,$/;"	p
EQ_RXEQ_USER_TXCOEFF	src/ip/source/pcie_7x_0_pipe_eq.v	/^    input       [17:0]  EQ_RXEQ_USER_TXCOEFF,$/;"	p
EQ_TXEQ_DEEMPH	src/ip/source/pcie_7x_0_pipe_eq.v	/^    output              EQ_TXEQ_DEEMPH,$/;"	p
EQ_TXEQ_DEEMPH_IN	src/ip/source/pcie_7x_0_pipe_eq.v	/^    input       [ 5:0]  EQ_TXEQ_DEEMPH_IN,$/;"	p
EQ_TXEQ_DEEMPH_OUT	src/ip/source/pcie_7x_0_pipe_eq.v	/^    output      [17:0]  EQ_TXEQ_DEEMPH_OUT,$/;"	p
EQ_TXEQ_FSM	src/ip/source/pcie_7x_0_pipe_eq.v	/^    output      [ 5:0]  EQ_TXEQ_FSM,$/;"	p
EQ_TXEQ_MAINCURSOR	src/ip/source/pcie_7x_0_pipe_eq.v	/^    output      [ 6:0]  EQ_TXEQ_MAINCURSOR,$/;"	p
EQ_TXEQ_PRESET	src/ip/source/pcie_7x_0_pipe_eq.v	/^    input       [ 3:0]  EQ_TXEQ_PRESET,$/;"	p
ERR_REPORTING_IF	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     ERR_REPORTING_IF = "TRUE",$/;"	c
ESTHER_MINOR_BASE	linux-software/driver/config.h	15;"	d
ESTHER_MINOR_COUNT	linux-software/driver/config.h	16;"	d
ESTHER_TRG_IOCG_DMA_SIZE	linux-software/include/esther-trigger-ioctl.h	41;"	d
ESTHER_TRG_IOCG_STATUS	linux-software/include/esther-trigger-ioctl.h	38;"	d
ESTHER_TRG_IOCS_DMA_SIZE	linux-software/include/esther-trigger-ioctl.h	40;"	d
ESTHER_TRG_IOCS_RDTMOUT	linux-software/include/esther-trigger-ioctl.h	39;"	d
ESTHER_TRG_IOCS_TRIG_CONFIG	linux-software/include/esther-trigger-ioctl.h	45;"	d
ESTHER_TRG_IOCT_ACQ_DISABLE	linux-software/include/esther-trigger-ioctl.h	34;"	d
ESTHER_TRG_IOCT_ACQ_ENABLE	linux-software/include/esther-trigger-ioctl.h	33;"	d
ESTHER_TRG_IOCT_DMA_DISABLE	linux-software/include/esther-trigger-ioctl.h	36;"	d
ESTHER_TRG_IOCT_DMA_ENABLE	linux-software/include/esther-trigger-ioctl.h	35;"	d
ESTHER_TRG_IOCT_DMA_RESET	linux-software/include/esther-trigger-ioctl.h	42;"	d
ESTHER_TRG_IOCT_INT_DISABLE	linux-software/include/esther-trigger-ioctl.h	32;"	d
ESTHER_TRG_IOCT_INT_ENABLE	linux-software/include/esther-trigger-ioctl.h	31;"	d
ESTHER_TRG_IOCT_SOFT_TRIG	linux-software/include/esther-trigger-ioctl.h	37;"	d
ESTHER_TRG_IOCT_STREAM_DISABLE	linux-software/include/esther-trigger-ioctl.h	44;"	d
ESTHER_TRG_IOCT_STREAM_ENABLE	linux-software/include/esther-trigger-ioctl.h	43;"	d
ESTHER_TRG_IOC_MAGIC	linux-software/include/esther-trigger-ioctl.h	16;"	d
ESTHER_TRG_IOC_MAXNR	linux-software/include/esther-trigger-ioctl.h	47;"	d
EXIT_LOOPBACK_ON_EI	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        EXIT_LOOPBACK_ON_EI = "TRUE",$/;"	c
EXIT_LOOPBACK_ON_EI	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        EXIT_LOOPBACK_ON_EI = "TRUE",$/;"	c
EXT_CFG_CAP_PTR	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [5:0]   EXT_CFG_CAP_PTR = 6'h3F,$/;"	c
EXT_CFG_CAP_PTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [5:0]  EXT_CFG_CAP_PTR = 6'h3F,$/;"	c
EXT_CFG_CAP_PTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [5:0]  EXT_CFG_CAP_PTR = 6'h3F,$/;"	c
EXT_CH_GT_DRP	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         EXT_CH_GT_DRP      = "FALSE",$/;"	c
EXT_CH_GT_DRP	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               EXT_CH_GT_DRP           = "FALSE",  $/;"	c
EXT_CH_GT_DRPCLK	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                            EXT_CH_GT_DRPCLK,$/;"	p
EXT_CH_GT_DRPEN	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input        [PCIE_LANE-1:0]     EXT_CH_GT_DRPEN,$/;"	p
EXT_CH_GT_DRPRDY	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output       [PCIE_LANE-1:0]     EXT_CH_GT_DRPRDY,$/;"	p
EXT_CH_GT_DRPWE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input        [PCIE_LANE-1:0]     EXT_CH_GT_DRPWE,$/;"	p
EXT_PIPE_INTERFACE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         EXT_PIPE_INTERFACE = "FALSE",$/;"	c
EXT_PIPE_INTERFACE	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     EXT_PIPE_INTERFACE = "FALSE",$/;"	c
FATAL	linux-software/test/reg_rw.c	42;"	d	file:
FCSBO_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    wire FCSBO_GLBL;$/;"	n
GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^`define GLBL$/;"	c
GSR	src/ip/pcie_7x_0_sim_netlist.v	/^    wire GSR;$/;"	n
GSR_int	src/ip/pcie_7x_0_sim_netlist.v	/^    reg GSR_int;$/;"	r
GTS	src/ip/pcie_7x_0_sim_netlist.v	/^    wire GTS;$/;"	n
GTS_int	src/ip/pcie_7x_0_sim_netlist.v	/^    reg GTS_int;$/;"	r
GT_CPLLLOCK	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_CPLLLOCK,$/;"	p
GT_CPLLPD	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_CPLLPD,$/;"	p
GT_DRPCLK	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_DRPCLK,$/;"	p
GT_DRPEN	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_DRPEN,$/;"	p
GT_DRPRDY	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_DRPRDY,$/;"	p
GT_DRPWE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_DRPWE,$/;"	p
GT_EYESCANDATAERROR	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_EYESCANDATAERROR,$/;"	p
GT_EYESCANRESET	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_EYESCANRESET,$/;"	p
GT_GTRXRESET	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_GTRXRESET,$/;"	p
GT_OOBCLK	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_OOBCLK,$/;"	p
GT_PHYSTATUS	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_PHYSTATUS,$/;"	p
GT_QPLLCLK	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_QPLLCLK,$/;"	p
GT_RESETOVRD	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RESETOVRD,$/;"	p
GT_RXBYTEISALIGNED	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXBYTEISALIGNED,                   $/;"	p
GT_RXCDRFREQRESET	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXCDRFREQRESET,$/;"	p
GT_RXCHARISK	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  input  [1:0]        GT_RXCHARISK,$/;"	p
GT_RXCHBONDEN	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXCHBONDEN,$/;"	p
GT_RXCHBONDLEVEL	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 2:0]  GT_RXCHBONDLEVEL,$/;"	p
GT_RXCHBONDO	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output      [ 4:0]  GT_RXCHBONDO,$/;"	p
GT_RXCHBONDSLAVE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXCHBONDSLAVE,$/;"	p
GT_RXCOMMADET	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXCOMMADET,                        $/;"	p
GT_RXDATA	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output      [31:0]  GT_RXDATA,$/;"	p
GT_RXDISPERR	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output      [7:0]   GT_RXDISPERR,  $/;"	p
GT_RXDLYBYPASS	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXDLYBYPASS,$/;"	p
GT_RXDLYEN	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXDLYEN,$/;"	p
GT_RXDLYSRESETDONE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXDLYSRESETDONE,$/;"	p
GT_RXN	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXN,$/;"	p
GT_RXPCSRESET	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXPCSRESET,$/;"	p
GT_RXPHALIGN	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXPHALIGN,$/;"	p
GT_RXPMARESET	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXPMARESET,$/;"	p
GT_RXPRBSCNTRESET	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXPRBSCNTRESET,$/;"	p
GT_RXPRBSERR	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXPRBSERR,$/;"	p
GT_RXPRBSSEL	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 2:0]  GT_RXPRBSSEL,$/;"	p
GT_RXRESETDONE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXRESETDONE,$/;"	p
GT_RXSTATUS	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output      [ 2:0]  GT_RXSTATUS,$/;"	p
GT_RXSYNCALLIN	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXSYNCALLIN,                     \/\/ GTH$/;"	p
GT_RXSYNCDONE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXSYNCDONE,                      \/\/ GTH$/;"	p
GT_RXSYNCMODE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXSYNCMODE,                      \/\/ GTH$/;"	p
GT_RXSYSCLKSEL	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 1:0]  GT_RXSYSCLKSEL,                $/;"	p
GT_RXVALID	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  input               GT_RXVALID,$/;"	p
GT_RX_CONVERGE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RX_CONVERGE,$/;"	p
GT_RX_STATUS	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  input  [ 2:0]       GT_RX_STATUS,$/;"	p
GT_TXCOMPLIANCE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXCOMPLIANCE,$/;"	p
GT_TXDATA	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [31:0]  GT_TXDATA,$/;"	p
GT_TXDEEMPH	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXDEEMPH,$/;"	p
GT_TXDETECTRX	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXDETECTRX,$/;"	p
GT_TXDLYBYPASS	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXDLYBYPASS,$/;"	p
GT_TXDLYEN	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXDLYEN,       $/;"	p
GT_TXMARGIN	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 2:0]  GT_TXMARGIN,$/;"	p
GT_TXOUTCLK	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_TXOUTCLK,$/;"	p
GT_TXP	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_TXP,$/;"	p
GT_TXPHALIGNEN	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXPHALIGNEN,  $/;"	p
GT_TXPHDLYRESET	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXPHDLYRESET,$/;"	p
GT_TXPHINITDONE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_TXPHINITDONE,  $/;"	p
GT_TXPOSTCURSOR	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 4:0]  GT_TXPOSTCURSOR,$/;"	p
GT_TXPOWERDOWN	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 1:0]  GT_TXPOWERDOWN,$/;"	p
GT_TXPRECURSOR	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 4:0]  GT_TXPRECURSOR,$/;"	p
GT_TXRATE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 2:0]  GT_TXRATE,$/;"	p
GT_TXRATEDONE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_TXRATEDONE,$/;"	p
GT_TXSYNCIN	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXSYNCIN,                        \/\/ GTH$/;"	p
GT_TXSYNCOUT	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_TXSYNCOUT,                       \/\/ GTH                                                                        $/;"	p
GT_TXUSERRDY	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXUSERRDY,$/;"	p
GT_TXUSRCLK	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXUSRCLK,$/;"	p
GT_TXUSRCLK2	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXUSRCLK2,$/;"	p
GWE	src/ip/pcie_7x_0_sim_netlist.v	/^    wire GWE;$/;"	n
HEADER_TYPE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   HEADER_TYPE = 8'h00,$/;"	c
HEADER_TYPE	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  HEADER_TYPE = 8'h00,$/;"	c
HEADER_TYPE	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  HEADER_TYPE = 8'h00,$/;"	c
IDIR	linux-software/test/Makefile	/^IDIR=..\/include$/;"	m
IMPL_TARGET	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^    parameter IMPL_TARGET = "HARD",                         \/\/ the implementation target : HARD, SOFT$/;"	c
IMPL_TARGET	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  parameter IMPL_TARGET               = "HARD",        \/\/ the implementation target : HARD, SOFT$/;"	c
IMPL_TARGET	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  parameter IMPL_TARGET             = "HARD",             \/\/ the implementation target : HARD, SOFT$/;"	c
INDEX_MAX	src/ip/source/pcie_7x_0_pipe_drp.v	/^    parameter INDEX_MAX            = 5'd21                                      \/\/ Index max count$/;"	c
INSTDIR	linux-software/driver/Makefile	/^INSTDIR := \/lib\/modules\/$(KVER)\/kernel\/drivers\/pci\/pcie$/;"	m
INTERRUPT_PIN	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  INTERRUPT_PIN = 8'h01,$/;"	c
INTERRUPT_PIN	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  INTERRUPT_PIN = 8'h01,$/;"	c
INT_DCLK_OUT	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          INT_DCLK_OUT,           \/\/ DCLK       | DCLK$/;"	p
INT_MMCM_LOCK_OUT	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          INT_MMCM_LOCK_OUT,      \/\/ Async      | Async$/;"	p
INT_OOBCLK_OUT	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        INT_OOBCLK_OUT,         \/\/ OOB        | OOB$/;"	p
INT_PCLK_OUT_SLAVE	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        INT_PCLK_OUT_SLAVE,     \/\/ PCLK       | PCLK$/;"	p
INT_PCLK_SEL_SLAVE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input   [PCIE_LANE-1:0]         INT_PCLK_SEL_SLAVE,$/;"	p
INT_QPLLLOCK_OUT	src/ip/source/pcie_7x_0_gt_top.v	/^  output  [1:0]                                 INT_QPLLLOCK_OUT,$/;"	p
INT_QPLLOUTCLK_OUT	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output  [1:0]                   INT_QPLLOUTCLK_OUT,$/;"	p
INT_QPLLOUTREFCLK_OUT	src/ip/source/pcie_7x_0_gt_top.v	/^  output  [1:0]                                 INT_QPLLOUTREFCLK_OUT,$/;"	p
INT_RXOUTCLK_OUT	src/ip/source/pcie_7x_0_gt_top.v	/^  output  [(LINK_CAP_MAX_LINK_WIDTH-1):0]       INT_RXOUTCLK_OUT,       \/\/ RX recovered clock$/;"	p
INT_RXUSRCLK_OUT	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          INT_RXUSRCLK_OUT,       \/\/ RXUSERCLK$/;"	p
INT_USERCLK1_OUT	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        INT_USERCLK1_OUT,       \/\/ Optional user clock$/;"	p
INT_USERCLK2_OUT	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          INT_USERCLK2_OUT,       \/\/ Optional user clock$/;"	p
IS_SWITCH	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         IS_SWITCH = "FALSE",$/;"	c
IS_SWITCH	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        IS_SWITCH = "FALSE",$/;"	c
IS_SWITCH	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        IS_SWITCH = "FALSE",$/;"	c
JTAG_CAPTURE_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    reg JTAG_CAPTURE_GLBL;$/;"	r
JTAG_RESET_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    reg JTAG_RESET_GLBL;$/;"	r
JTAG_RUNTEST_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    reg JTAG_RUNTEST_GLBL;$/;"	r
JTAG_SEL1_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    reg JTAG_SEL1_GLBL = 0;$/;"	r
JTAG_SEL2_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    reg JTAG_SEL2_GLBL = 0 ;$/;"	r
JTAG_SEL3_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    reg JTAG_SEL3_GLBL = 0;$/;"	r
JTAG_SEL4_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    reg JTAG_SEL4_GLBL = 0;$/;"	r
JTAG_SHIFT_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    reg JTAG_SHIFT_GLBL;$/;"	r
JTAG_TCK_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    wire JTAG_TCK_GLBL;$/;"	n
JTAG_TDI_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    wire JTAG_TDI_GLBL;$/;"	n
JTAG_TDO_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    wire JTAG_TDO_GLBL;$/;"	n
JTAG_TMS_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    wire JTAG_TMS_GLBL;$/;"	n
JTAG_TRST_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    wire JTAG_TRST_GLBL;$/;"	n
JTAG_UPDATE_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    reg JTAG_UPDATE_GLBL;$/;"	r
JTAG_USER_TDO1_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    reg JTAG_USER_TDO1_GLBL = 1'bz;$/;"	r
JTAG_USER_TDO2_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    reg JTAG_USER_TDO2_GLBL = 1'bz;$/;"	r
JTAG_USER_TDO3_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    reg JTAG_USER_TDO3_GLBL = 1'bz;$/;"	r
JTAG_USER_TDO4_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    reg JTAG_USER_TDO4_GLBL = 1'bz;$/;"	r
KDIR	linux-software/driver/Makefile	/^KDIR = \/lib\/modules\/$(KVER)\/build$/;"	m
KEEP_WIDTH	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    parameter KEEP_WIDTH = C_DATA_WIDTH \/ 8$/;"	c
KEEP_WIDTH	src/hdl/pcie/PIO_RX_ENGINE.v	/^  parameter KEEP_WIDTH = C_DATA_WIDTH \/ 8               \/\/ TSTRB width$/;"	c
KEEP_WIDTH	src/hdl/pcie/PIO_TX_ENGINE.v	/^  parameter KEEP_WIDTH = C_DATA_WIDTH \/ 8$/;"	c
KEEP_WIDTH	src/hdl/pcie/pci_dma_engine.v	/^    parameter KEEP_WIDTH = C_DATA_WIDTH \/ 8,              \/\/ TSTRB width$/;"	c
KEEP_WIDTH	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  parameter KEEP_WIDTH          = C_DATA_WIDTH \/ 8 \/\/ TSTRB width$/;"	c
KEEP_WIDTH	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  parameter KEEP_WIDTH = C_DATA_WIDTH \/ 8               \/\/ KEEP width$/;"	c
KEEP_WIDTH	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  parameter KEEP_WIDTH = C_DATA_WIDTH \/ 8            \/\/ KEEP width$/;"	c
KEEP_WIDTH	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  parameter KEEP_WIDTH = C_DATA_WIDTH \/ 8               \/\/ KEEP width$/;"	c
KEEP_WIDTH	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  parameter KEEP_WIDTH = C_DATA_WIDTH \/ 8               \/\/ KEEP width$/;"	c
KEEP_WIDTH	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  parameter KEEP_WIDTH = C_DATA_WIDTH \/ 8               \/\/ KEEP width$/;"	c
KEEP_WIDTH	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  parameter KEEP_WIDTH = C_DATA_WIDTH \/ 8               \/\/ KEEP width$/;"	c
KEEP_WIDTH	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        KEEP_WIDTH = C_DATA_WIDTH \/ 8,$/;"	c
KVER	linux-software/driver/Makefile	/^KVER = $(shell uname -r)$/;"	m
LAST_CONFIG_DWORD	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [9:0]   LAST_CONFIG_DWORD = 10'h3FF,$/;"	c
LDFLAGS	linux-software/test/Makefile	/^LDFLAGS =    -lm$/;"	m
LINK_CAP_ASPM_OPTIONALITY	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        LINK_CAP_ASPM_OPTIONALITY = "TRUE",$/;"	c
LINK_CAP_ASPM_OPTIONALITY	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        LINK_CAP_ASPM_OPTIONALITY = "TRUE",$/;"	c
LINK_CAP_CLOCK_POWER_MANAGEMENT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_CLOCK_POWER_MANAGEMENT = "FALSE",$/;"	c
LINK_CAP_CLOCK_POWER_MANAGEMENT	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        LINK_CAP_CLOCK_POWER_MANAGEMENT = "FALSE",$/;"	c
LINK_CAP_CLOCK_POWER_MANAGEMENT	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        LINK_CAP_CLOCK_POWER_MANAGEMENT = "FALSE",$/;"	c
LINK_CAP_DLL_LINK_ACTIVE_REPORTING_CAP	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_DLL_LINK_ACTIVE_REPORTING_CAP = "FALSE",$/;"	c
LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN2 = 7,$/;"	c
LINK_CAP_L0S_EXIT_LATENCY_GEN2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_L0S_EXIT_LATENCY_GEN2 = 7,$/;"	c
LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN2 = 7,$/;"	c
LINK_CAP_L1_EXIT_LATENCY_GEN2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_L1_EXIT_LATENCY_GEN2 = 7,$/;"	c
LINK_CAP_LINK_BANDWIDTH_NOTIFICATION_CAP	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        LINK_CAP_LINK_BANDWIDTH_NOTIFICATION_CAP = "FALSE",$/;"	c
LINK_CAP_LINK_BANDWIDTH_NOTIFICATION_CAP	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        LINK_CAP_LINK_BANDWIDTH_NOTIFICATION_CAP = "FALSE",$/;"	c
LINK_CAP_MAX_LINK_SPEED	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [3:0]   LINK_CAP_MAX_LINK_SPEED = 4'h2,$/;"	c
LINK_CAP_MAX_LINK_SPEED	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^    parameter [3:0]  LINK_CAP_MAX_LINK_SPEED = 4'h1,        \/\/ PCIe Link Speed : 1 - 2.5 GT\/s; 2 - 5.0 GT\/s$/;"	c
LINK_CAP_MAX_LINK_SPEED	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  parameter [3:0]  LINK_CAP_MAX_LINK_SPEED = 4'h1,     \/\/ PCIe Link Speed : 1 - 2.5 GT\/s; 2 - 5.0 GT\/s$/;"	c
LINK_CAP_MAX_LINK_SPEED	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  parameter [3:0]  LINK_CAP_MAX_LINK_SPEED = 4'h1,        \/\/ PCIe Link Speed : 1 - 2.5 GT\/s; 2 - 5.0 GT\/s$/;"	c
LINK_CAP_MAX_LINK_WIDTH	src/hdl/pcie/pcie_7x_0_support.v	/^  parameter LINK_CAP_MAX_LINK_WIDTH = 8,                       \/\/ PCIe Lane Width$/;"	c
LINK_CAP_MAX_LINK_WIDTH	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               LINK_CAP_MAX_LINK_WIDTH = 8,          \/\/ 1 - x1 , 2 - x2 , 4 - x4 , 8 - x8$/;"	c
LINK_CAP_MAX_LINK_WIDTH	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [5:0]  LINK_CAP_MAX_LINK_WIDTH = 6'h08,$/;"	c
LINK_CAP_MAX_LINK_WIDTH	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  parameter        LINK_CAP_MAX_LINK_WIDTH = 8,$/;"	c
LINK_CAP_MAX_LINK_WIDTH	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [5:0]  LINK_CAP_MAX_LINK_WIDTH = 6'h08,$/;"	c
LINK_CAP_SURPRISE_DOWN_ERROR_CAPABLE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_SURPRISE_DOWN_ERROR_CAPABLE = "FALSE",$/;"	c
LINK_CAP_SURPRISE_DOWN_ERROR_CAPABLE	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        LINK_CAP_SURPRISE_DOWN_ERROR_CAPABLE = "FALSE",$/;"	c
LINK_CAP_SURPRISE_DOWN_ERROR_CAPABLE	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        LINK_CAP_SURPRISE_DOWN_ERROR_CAPABLE = "FALSE",$/;"	c
LINK_CONTROL_RCB	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CONTROL_RCB = 0,$/;"	c
LINK_CTRL2_DEEMPHASIS	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CTRL2_DEEMPHASIS = "FALSE",$/;"	c
LINK_CTRL2_DEEMPHASIS	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        LINK_CTRL2_DEEMPHASIS = "FALSE",$/;"	c
LINK_CTRL2_DEEMPHASIS	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        LINK_CTRL2_DEEMPHASIS = "FALSE",$/;"	c
LINK_CTRL2_TARGET_LINK_SPEED	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [3:0]   LINK_CTRL2_TARGET_LINK_SPEED = 4'h2,$/;"	c
LINK_CTRL2_TARGET_LINK_SPEED	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [3:0]  LINK_CTRL2_TARGET_LINK_SPEED = 4'h2,$/;"	c
LINK_CTRL2_TARGET_LINK_SPEED	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [3:0]  LINK_CTRL2_TARGET_LINK_SPEED = 4'h2,$/;"	c
LL_ACK_TIMEOUT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [14:0]  LL_ACK_TIMEOUT = 15'h0000,$/;"	c
LL_ACK_TIMEOUT	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [14:0] LL_ACK_TIMEOUT = 15'h0000,$/;"	c
LL_ACK_TIMEOUT	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [14:0] LL_ACK_TIMEOUT = 15'h0000,$/;"	c
LL_REPLAY_TIMEOUT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [14:0]  LL_REPLAY_TIMEOUT = 15'h0000,$/;"	c
LL_REPLAY_TIMEOUT	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [14:0] LL_REPLAY_TIMEOUT = 15'h0000,$/;"	c
LL_REPLAY_TIMEOUT	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [14:0] LL_REPLAY_TIMEOUT = 15'h0000,$/;"	c
LOAD_CNT_MAX	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    parameter LOAD_CNT_MAX     = 2'd1,                      \/\/ Load max count$/;"	c
LOAD_CNT_MAX	src/ip/source/pcie_7x_0_qpll_drp.v	/^    parameter LOAD_CNT_MAX     = 2'd3,                      \/\/ Load max count$/;"	c
LTSSM_MAX_LINK_WIDTH	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [5:0]   LTSSM_MAX_LINK_WIDTH = 6'h4,$/;"	c
LTSSM_MAX_LINK_WIDTH	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [5:0]  LTSSM_MAX_LINK_WIDTH = 6'h01,$/;"	c
LTSSM_MAX_LINK_WIDTH	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [5:0]  LTSSM_MAX_LINK_WIDTH = 6'h01,$/;"	c
MAP_MASK	linux-software/test/pcimem.c	50;"	d	file:
MAP_MASK	linux-software/test/reg_rw.c	50;"	d	file:
MAP_SIZE	linux-software/test/pcimem.c	49;"	d	file:
MAP_SIZE	linux-software/test/reg_rw.c	49;"	d	file:
MAXDEVICES	linux-software/driver/config.h	29;"	d
MIMRXRADDR	src/ip/pcie_7x_0_sim_netlist.v	/^  input [10:0]MIMRXRADDR;$/;"	p
MIMRXRADDR	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [10:0]MIMRXRADDR;$/;"	n
MIMRXWADDR	src/ip/pcie_7x_0_sim_netlist.v	/^  input [10:0]MIMRXWADDR;$/;"	p
MIMRXWADDR	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [10:0]MIMRXWADDR;$/;"	n
MIMTXRADDR	src/ip/pcie_7x_0_sim_netlist.v	/^  input [10:0]MIMTXRADDR;$/;"	p
MIMTXRADDR	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [10:0]MIMTXRADDR;$/;"	n
MIMTXWADDR	src/ip/pcie_7x_0_sim_netlist.v	/^  input [10:0]MIMTXWADDR;$/;"	p
MIMTXWADDR	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [10:0]MIMTXWADDR;$/;"	n
MPS_FORCE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         MPS_FORCE = "FALSE",$/;"	c
MSIX_BASE_PTR	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   MSIX_BASE_PTR = 8'h9C,$/;"	c
MSIX_BASE_PTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  MSIX_BASE_PTR = 8'h9C,$/;"	c
MSIX_BASE_PTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  MSIX_BASE_PTR = 8'h9C,$/;"	c
MSIX_CAP_NEXTPTR	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   MSIX_CAP_NEXTPTR =8'h00,$/;"	c
MSIX_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  MSIX_CAP_NEXTPTR = 8'h00,$/;"	c
MSIX_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  MSIX_CAP_NEXTPTR = 8'h00,$/;"	c
MSIX_CAP_ON	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         MSIX_CAP_ON = "FALSE",$/;"	c
MSIX_CAP_PBA_OFFSET	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [28:0]  MSIX_CAP_PBA_OFFSET = 29'h0,$/;"	c
MSIX_CAP_PBA_OFFSET	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [28:0] MSIX_CAP_PBA_OFFSET = 29'h00000050,$/;"	c
MSIX_CAP_PBA_OFFSET	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [28:0] MSIX_CAP_PBA_OFFSET = 29'h00000050,$/;"	c
MSIX_CAP_TABLE_OFFSET	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [28:0]  MSIX_CAP_TABLE_OFFSET = 29'h0,$/;"	c
MSIX_CAP_TABLE_OFFSET	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [28:0] MSIX_CAP_TABLE_OFFSET = 29'h00000040,$/;"	c
MSIX_CAP_TABLE_OFFSET	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [28:0] MSIX_CAP_TABLE_OFFSET = 29'h00000040,$/;"	c
MSI_BASE_PTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  MSI_BASE_PTR = 8'h48,$/;"	c
MSI_BASE_PTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  MSI_BASE_PTR = 8'h48,$/;"	c
MSI_CAP_ID	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   MSI_CAP_ID = 8'h05,$/;"	c
MSI_CAP_ID	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  MSI_CAP_ID = 8'h05,$/;"	c
MSI_CAP_ID	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  MSI_CAP_ID = 8'h05,$/;"	c
MSI_CAP_MULTIMSG_EXTENSION	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         MSI_CAP_MULTIMSG_EXTENSION = 0,$/;"	c
MSI_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  MSI_CAP_NEXTPTR = 8'h60,$/;"	c
MSI_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  MSI_CAP_NEXTPTR = 8'h60,$/;"	c
MSI_CAP_PER_VECTOR_MASKING_CAPABLE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         MSI_CAP_PER_VECTOR_MASKING_CAPABLE = "FALSE",$/;"	c
MSI_CAP_PER_VECTOR_MASKING_CAPABLE	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        MSI_CAP_PER_VECTOR_MASKING_CAPABLE = "TRUE",$/;"	c
MSI_CAP_PER_VECTOR_MASKING_CAPABLE	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        MSI_CAP_PER_VECTOR_MASKING_CAPABLE = "TRUE",$/;"	c
NLW_converge_cnt0_carry__4_CO_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_converge_cnt0_carry__4_CO_UNCONNECTED;$/;"	n
NLW_converge_cnt0_carry__4_O_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:1]NLW_converge_cnt0_carry__4_O_UNCONNECTED;$/;"	n
NLW_inst_common_commands_out_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:0]NLW_inst_common_commands_out_UNCONNECTED;$/;"	n
NLW_inst_ext_ch_gt_drpclk_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_ext_ch_gt_drpclk_UNCONNECTED;$/;"	n
NLW_inst_ext_ch_gt_drpdo_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [63:0]NLW_inst_ext_ch_gt_drpdo_UNCONNECTED;$/;"	n
NLW_inst_ext_ch_gt_drprdy_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_ext_ch_gt_drprdy_UNCONNECTED;$/;"	n
NLW_inst_gt_ch_drp_rdy_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_gt_ch_drp_rdy_UNCONNECTED;$/;"	n
NLW_inst_icap_o_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [31:0]NLW_inst_icap_o_UNCONNECTED;$/;"	n
NLW_inst_int_dclk_out_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_int_dclk_out_UNCONNECTED;$/;"	n
NLW_inst_int_mmcm_lock_out_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_int_mmcm_lock_out_UNCONNECTED;$/;"	n
NLW_inst_int_oobclk_out_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_int_oobclk_out_UNCONNECTED;$/;"	n
NLW_inst_int_pclk_out_slave_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_int_pclk_out_slave_UNCONNECTED;$/;"	n
NLW_inst_int_pipe_rxusrclk_out_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_int_pipe_rxusrclk_out_UNCONNECTED;$/;"	n
NLW_inst_int_qplllock_out_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]NLW_inst_int_qplllock_out_UNCONNECTED;$/;"	n
NLW_inst_int_qplloutclk_out_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]NLW_inst_int_qplloutclk_out_UNCONNECTED;$/;"	n
NLW_inst_int_qplloutrefclk_out_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]NLW_inst_int_qplloutrefclk_out_UNCONNECTED;$/;"	n
NLW_inst_int_rxoutclk_out_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_int_rxoutclk_out_UNCONNECTED;$/;"	n
NLW_inst_int_userclk1_out_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_int_userclk1_out_UNCONNECTED;$/;"	n
NLW_inst_int_userclk2_out_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_int_userclk2_out_UNCONNECTED;$/;"	n
NLW_inst_pipe_cpll_lock_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_cpll_lock_UNCONNECTED;$/;"	n
NLW_inst_pipe_debug_0_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_debug_0_UNCONNECTED;$/;"	n
NLW_inst_pipe_debug_1_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_debug_1_UNCONNECTED;$/;"	n
NLW_inst_pipe_debug_2_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_debug_2_UNCONNECTED;$/;"	n
NLW_inst_pipe_debug_3_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_debug_3_UNCONNECTED;$/;"	n
NLW_inst_pipe_debug_4_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_debug_4_UNCONNECTED;$/;"	n
NLW_inst_pipe_debug_5_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_debug_5_UNCONNECTED;$/;"	n
NLW_inst_pipe_debug_6_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_debug_6_UNCONNECTED;$/;"	n
NLW_inst_pipe_debug_7_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_debug_7_UNCONNECTED;$/;"	n
NLW_inst_pipe_debug_8_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_debug_8_UNCONNECTED;$/;"	n
NLW_inst_pipe_debug_9_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_debug_9_UNCONNECTED;$/;"	n
NLW_inst_pipe_debug_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [31:0]NLW_inst_pipe_debug_UNCONNECTED;$/;"	n
NLW_inst_pipe_dmonitorout_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [59:0]NLW_inst_pipe_dmonitorout_UNCONNECTED;$/;"	n
NLW_inst_pipe_drp_fsm_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [27:0]NLW_inst_pipe_drp_fsm_UNCONNECTED;$/;"	n
NLW_inst_pipe_eyescandataerror_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_eyescandataerror_UNCONNECTED;$/;"	n
NLW_inst_pipe_qpll_lock_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]NLW_inst_pipe_qpll_lock_UNCONNECTED;$/;"	n
NLW_inst_pipe_qrst_fsm_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:0]NLW_inst_pipe_qrst_fsm_UNCONNECTED;$/;"	n
NLW_inst_pipe_qrst_idle_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_pipe_qrst_idle_UNCONNECTED;$/;"	n
NLW_inst_pipe_rate_fsm_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [19:0]NLW_inst_pipe_rate_fsm_UNCONNECTED;$/;"	n
NLW_inst_pipe_rate_idle_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_pipe_rate_idle_UNCONNECTED;$/;"	n
NLW_inst_pipe_rst_fsm_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]NLW_inst_pipe_rst_fsm_UNCONNECTED;$/;"	n
NLW_inst_pipe_rst_idle_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_pipe_rst_idle_UNCONNECTED;$/;"	n
NLW_inst_pipe_rxbufstatus_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:0]NLW_inst_pipe_rxbufstatus_UNCONNECTED;$/;"	n
NLW_inst_pipe_rxcommadet_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_rxcommadet_UNCONNECTED;$/;"	n
NLW_inst_pipe_rxdisperr_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [31:0]NLW_inst_pipe_rxdisperr_UNCONNECTED;$/;"	n
NLW_inst_pipe_rxdlysresetdone_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_rxdlysresetdone_UNCONNECTED;$/;"	n
NLW_inst_pipe_rxnotintable_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [31:0]NLW_inst_pipe_rxnotintable_UNCONNECTED;$/;"	n
NLW_inst_pipe_rxphaligndone_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_rxphaligndone_UNCONNECTED;$/;"	n
NLW_inst_pipe_rxpmaresetdone_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_rxpmaresetdone_UNCONNECTED;$/;"	n
NLW_inst_pipe_rxprbserr_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_rxprbserr_UNCONNECTED;$/;"	n
NLW_inst_pipe_rxstatus_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:0]NLW_inst_pipe_rxstatus_UNCONNECTED;$/;"	n
NLW_inst_pipe_rxsyncdone_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_rxsyncdone_UNCONNECTED;$/;"	n
NLW_inst_pipe_sync_fsm_rx_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [27:0]NLW_inst_pipe_sync_fsm_rx_UNCONNECTED;$/;"	n
NLW_inst_pipe_sync_fsm_tx_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [23:0]NLW_inst_pipe_sync_fsm_tx_UNCONNECTED;$/;"	n
NLW_inst_pipe_tx_0_sigs_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [24:0]NLW_inst_pipe_tx_0_sigs_UNCONNECTED;$/;"	n
NLW_inst_pipe_tx_1_sigs_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [24:0]NLW_inst_pipe_tx_1_sigs_UNCONNECTED;$/;"	n
NLW_inst_pipe_tx_2_sigs_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [24:0]NLW_inst_pipe_tx_2_sigs_UNCONNECTED;$/;"	n
NLW_inst_pipe_tx_3_sigs_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [24:0]NLW_inst_pipe_tx_3_sigs_UNCONNECTED;$/;"	n
NLW_inst_pipe_tx_4_sigs_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [24:0]NLW_inst_pipe_tx_4_sigs_UNCONNECTED;$/;"	n
NLW_inst_pipe_tx_5_sigs_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [24:0]NLW_inst_pipe_tx_5_sigs_UNCONNECTED;$/;"	n
NLW_inst_pipe_tx_6_sigs_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [24:0]NLW_inst_pipe_tx_6_sigs_UNCONNECTED;$/;"	n
NLW_inst_pipe_tx_7_sigs_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [24:0]NLW_inst_pipe_tx_7_sigs_UNCONNECTED;$/;"	n
NLW_inst_pipe_txdlysresetdone_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_txdlysresetdone_UNCONNECTED;$/;"	n
NLW_inst_pipe_txphaligndone_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_txphaligndone_UNCONNECTED;$/;"	n
NLW_inst_pipe_txphinitdone_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]NLW_inst_pipe_txphinitdone_UNCONNECTED;$/;"	n
NLW_inst_qpll_drp_clk_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_qpll_drp_clk_UNCONNECTED;$/;"	n
NLW_inst_qpll_drp_gen3_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_qpll_drp_gen3_UNCONNECTED;$/;"	n
NLW_inst_qpll_drp_ovrd_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_qpll_drp_ovrd_UNCONNECTED;$/;"	n
NLW_inst_qpll_drp_rst_n_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_qpll_drp_rst_n_UNCONNECTED;$/;"	n
NLW_inst_qpll_drp_start_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_qpll_drp_start_UNCONNECTED;$/;"	n
NLW_inst_qpll_qplld_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_qpll_qplld_UNCONNECTED;$/;"	n
NLW_inst_qpll_qpllreset_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]NLW_inst_qpll_qpllreset_UNCONNECTED;$/;"	n
NLW_inst_startup_cfgclk_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_startup_cfgclk_UNCONNECTED;$/;"	n
NLW_inst_startup_cfgmclk_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_startup_cfgmclk_UNCONNECTED;$/;"	n
NLW_inst_startup_eos_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_startup_eos_UNCONNECTED;$/;"	n
NLW_inst_startup_preq_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire NLW_inst_startup_preq_UNCONNECTED;$/;"	n
NLW_pcie_block_i_TRNTDSTRDY_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:1]NLW_pcie_block_i_TRNTDSTRDY_UNCONNECTED;$/;"	n
NLW_pkt_len_counter_dec__0_carry__1_CO_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:2]NLW_pkt_len_counter_dec__0_carry__1_CO_UNCONNECTED;$/;"	n
NLW_pkt_len_counter_dec__0_carry__1_O_UNCONNECTED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:3]NLW_pkt_len_counter_dec__0_carry__1_O_UNCONNECTED;$/;"	n
NODENAMEFMT	linux-software/driver/config.h	22;"	d
NUM_BARS	linux-software/driver/config.h	36;"	d
N_FTS_COMCLK_GEN2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         N_FTS_COMCLK_GEN2 = 255,$/;"	c
N_FTS_GEN2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         N_FTS_GEN2 = 255,$/;"	c
PCIE_ASYNC_EN	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    parameter PCIE_ASYNC_EN      = "FALSE",                 \/\/ PCIe async enable$/;"	c
PCIE_ASYNC_EN	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PCIE_ASYNC_EN  = "FALSE",$/;"	c
PCIE_ASYNC_EN	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_ASYNC_EN                 = "FALSE",      \/\/ PCIe async enable$/;"	c
PCIE_ASYNC_EN	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter  PCIE_ASYNC_EN = "FALSE",$/;"	c
PCIE_ASYNC_EN	src/ip/source/pcie_7x_0_pipe_drp.v	/^    parameter PCIE_ASYNC_EN        = "FALSE",                                   \/\/ PCIe async mode$/;"	c
PCIE_AUX_CDR_GEN3_EN	src/ip/source/pcie_7x_0_pipe_drp.v	/^    parameter PCIE_AUX_CDR_GEN3_EN = "TRUE",                                    \/\/ PCIe AUX CDR Gen3 enable$/;"	c
PCIE_AUX_CDR_GEN3_EN	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_AUX_CDR_GEN3_EN          = "TRUE",       \/\/ PCIe AUX CDR for Gen3 (GTH 2.0) only$/;"	c
PCIE_BASE_PTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PCIE_BASE_PTR = 8'h60,$/;"	c
PCIE_BASE_PTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PCIE_BASE_PTR = 8'h60,$/;"	c
PCIE_CAP_CAPABILITY_ID	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PCIE_CAP_CAPABILITY_ID = 8'h10,$/;"	c
PCIE_CAP_CAPABILITY_VERSION	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [3:0]  PCIE_CAP_CAPABILITY_VERSION = 4'h2,$/;"	c
PCIE_CAP_CAPABILITY_VERSION	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [3:0]  PCIE_CAP_CAPABILITY_VERSION = 4'h2,$/;"	c
PCIE_CAP_DEVICE_PORT_TYPE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [3:0]   PCIE_CAP_DEVICE_PORT_TYPE = 4'h0,$/;"	c
PCIE_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PCIE_CAP_NEXTPTR = 8'h9C,$/;"	c
PCIE_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PCIE_CAP_NEXTPTR = 8'h9C,$/;"	c
PCIE_CAP_ON	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PCIE_CAP_ON = "TRUE",$/;"	c
PCIE_CAP_SLOT_IMPLEMENTED	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PCIE_CAP_SLOT_IMPLEMENTED = "FALSE",$/;"	c
PCIE_CAP_SLOT_IMPLEMENTED	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PCIE_CAP_SLOT_IMPLEMENTED = "FALSE",$/;"	c
PCIE_CAP_SLOT_IMPLEMENTED	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PCIE_CAP_SLOT_IMPLEMENTED = "FALSE",$/;"	c
PCIE_CHAN_BOND	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PCIE_CHAN_BOND = 0,$/;"	c
PCIE_CHAN_BOND	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_CHAN_BOND                = 0,            \/\/ PCIe channel bonding mode$/;"	c
PCIE_CHAN_BOND	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_CHAN_BOND                = 0,            \/\/ PCIe channel bonding mode$/;"	c
PCIE_CLK_SHARING_EN	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    parameter PCIE_CLK_SHARING_EN= "FALSE",                 \/\/ Enable Clock Sharing$/;"	c
PCIE_DEBUG_MODE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_DEBUG_MODE               = 0             \/\/ PCIe debug mode$/;"	c
PCIE_DEV	linux-software/driver/common.h	/^} PCIE_DEV;$/;"	t	typeref:struct:_PCIE_DEV
PCIE_EXT_CLK	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  parameter PCIE_EXT_CLK        = "TRUE",    \/\/ Use External Clocking Module$/;"	c
PCIE_EXT_CLK	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PCIE_EXT_CLK = "TRUE",$/;"	c
PCIE_EXT_GT_COMMON	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     PCIE_EXT_GT_COMMON = "FALSE",$/;"	c
PCIE_EXT_GT_COMMON	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_EXT_GT_COMMON            = "FALSE",      \/\/ PCIe external GT COMMON$/;"	c
PCIE_FLUSH32	linux-software/driver/common.h	187;"	d
PCIE_GT_DEVICE	src/ip/source/pcie_7x_0_pipe_drp.v	/^    parameter PCIE_GT_DEVICE       = "GTX",                                     \/\/ PCIe GT device$/;"	c
PCIE_GT_DEVICE	src/ip/source/pcie_7x_0_pipe_sync.v	/^    parameter PCIE_GT_DEVICE       = "GTX",                 \/\/ PCIe GT device$/;"	c
PCIE_GT_DEVICE	src/ip/source/pcie_7x_0_qpll_drp.v	/^    parameter PCIE_GT_DEVICE   = "GTX",                     \/\/ PCIe GT device$/;"	c
PCIE_JTAG_MODE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_JTAG_MODE                = 0,            \/\/ PCIe JTAG mode$/;"	c
PCIE_LANE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_LANE                     = 1,            \/\/ PCIe number of lane$/;"	c
PCIE_LANE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_LANE                     = 4,            \/\/ PCIe number of lanes$/;"	c
PCIE_LANE	src/ip/source/pcie_7x_0_qpll_reset.v	/^    parameter PCIE_LANE          = 1,                       \/\/ PCIe number of lanes$/;"	c
PCIE_LINK_SPEED	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    parameter PCIE_LINK_SPEED    = 3,                       \/\/ PCIe link speed $/;"	c
PCIE_LINK_SPEED	src/ip/source/pcie_7x_0_pipe_sync.v	/^    parameter PCIE_LINK_SPEED      = 3,                     \/\/ PCIe link speed$/;"	c
PCIE_LPM_DFE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_LPM_DFE                  = "LPM",        \/\/ PCIe LPM or DFE mode for Gen1\/Gen2 only$/;"	c
PCIE_LPM_DFE_GEN3	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_LPM_DFE_GEN3             = "DFE",        \/\/ PCIe LPM or DFE mode for Gen3      only$/;"	c
PCIE_OOBCLK_MODE	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    parameter PCIE_OOBCLK_MODE   = 1,                       \/\/ PCIe oob clock mode$/;"	c
PCIE_OOBCLK_MODE	src/ip/source/pcie_7x_0_pipe_user.v	/^    parameter PCIE_OOBCLK_MODE = 1,                         \/\/ PCIe OOB clock mode$/;"	c
PCIE_PLL_SEL	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               PCIE_PLL_SEL            = "CPLL",     \/\/ Select the PLL (CPLL or QPLL)$/;"	c
PCIE_PLL_SEL	src/ip/source/pcie_7x_0_pipe_reset.v	/^    parameter PCIE_PLL_SEL      = "CPLL",                   \/\/ PCIe PLL select for Gen1\/Gen2 only$/;"	c
PCIE_PLL_SEL	src/ip/source/pcie_7x_0_qpll_drp.v	/^    parameter PCIE_PLL_SEL     = "CPLL",                    \/\/ PCIe PLL select for Gen1\/Gen2 only$/;"	c
PCIE_PLL_SEL	src/ip/source/pcie_7x_0_qpll_reset.v	/^    parameter PCIE_PLL_SEL       = "CPLL",                  \/\/ PCIe PLL select for Gen1\/Gen2 only$/;"	c
PCIE_POWER_SAVING	src/ip/source/pcie_7x_0_pipe_rate.v	/^    parameter PCIE_POWER_SAVING = "TRUE",                   \/\/ PCIe power saving$/;"	c
PCIE_POWER_SAVING	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_POWER_SAVING             = "TRUE",       \/\/ PCIe power saving$/;"	c
PCIE_READ32	linux-software/driver/common.h	185;"	d
PCIE_REFCLK_FREQ	src/hdl/pcie/pcie_7x_0_support.v	/^  parameter PCIE_REFCLK_FREQ        = 0,                       \/\/ PCIe reference clock frequency$/;"	c
PCIE_REFCLK_FREQ	src/ip/source/pcie_7x_0_gt_common.v	/^parameter PCIE_REFCLK_FREQ = 0          \/\/ PCIe reference clock frequency$/;"	c
PCIE_REFCLK_FREQ	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_REFCLK_FREQ              = 0,            \/\/ PCIe reference clock frequency$/;"	c
PCIE_REFCLK_FREQ	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    parameter PCIE_REFCLK_FREQ = 0                          \/\/ PCIe reference clock frequency$/;"	c
PCIE_RXBUF_EN	src/ip/source/pcie_7x_0_pipe_drp.v	/^    parameter PCIE_RXBUF_EN        = "TRUE",                                    \/\/ PCIe RX buffer enable for Gen3      only$/;"	c
PCIE_RXBUF_EN	src/ip/source/pcie_7x_0_pipe_sync.v	/^    parameter PCIE_RXBUF_EN        = "TRUE",                \/\/ PCIe TX buffer enable for Gen3      only$/;"	c
PCIE_RXEQ_MODE_GEN3	src/ip/source/pcie_7x_0_pipe_eq.v	/^    parameter PCIE_RXEQ_MODE_GEN3 = 1$/;"	c
PCIE_RXEQ_MODE_GEN3	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_RXEQ_MODE_GEN3           = 1,            \/\/ PCIe RX equalization mode$/;"	c
PCIE_RXEQ_MODE_GEN3	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    parameter PCIE_RXEQ_MODE_GEN3 = 1,                      \/\/ PCIe RX equalization mode$/;"	c
PCIE_RXSYNC_MODE	src/ip/source/pcie_7x_0_pipe_drp.v	/^    parameter PCIE_RXSYNC_MODE     = 0,                                         \/\/ PCIe RX sync mode$/;"	c
PCIE_RXSYNC_MODE	src/ip/source/pcie_7x_0_pipe_sync.v	/^    parameter PCIE_RXSYNC_MODE     = 0,                     \/\/ PCIe RX sync mode$/;"	c
PCIE_SHAPI_HREGS	linux-software/driver/common.h	/^} PCIE_SHAPI_HREGS;$/;"	t	typeref:struct:_PCIE_SHAPI_HREGS
PCIE_SIM_MODE	src/ip/source/pcie_7x_0_gt_common.v	/^parameter PCIE_SIM_MODE    = "FALSE",   \/\/ PCIe sim mode$/;"	c
PCIE_SIM_MODE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_SIM_MODE                 = "FALSE",      \/\/ PCIe sim mode$/;"	c
PCIE_SIM_MODE	src/ip/source/pcie_7x_0_pipe_eq.v	/^    parameter PCIE_SIM_MODE       = "FALSE",$/;"	c
PCIE_SIM_MODE	src/ip/source/pcie_7x_0_pipe_user.v	/^    parameter PCIE_SIM_MODE    = "FALSE",                   \/\/ PCIe sim mode $/;"	c
PCIE_SIM_MODE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_SIM_MODE                 = "FALSE",      \/\/ PCIe sim mode $/;"	c
PCIE_SIM_MODE	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    parameter PCIE_SIM_MODE    = "FALSE",                   \/\/ PCIe sim mode$/;"	c
PCIE_SIM_MODE	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    parameter PCIE_SIM_MODE       = "FALSE",                \/\/ PCIe sim mode $/;"	c
PCIE_SIM_SPEEDUP	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    parameter PCIE_SIM_SPEEDUP = "FALSE",                   \/\/ PCIe sim mode $/;"	c
PCIE_SIM_SPEEDUP	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    parameter PCIE_SIM_SPEEDUP = "FALSE",                   \/\/ PCIe sim speedup $/;"	c
PCIE_SIM_SPEEDUP	src/ip/source/pcie_7x_0_pipe_rate.v	/^    parameter PCIE_SIM_SPEEDUP  = "FALSE",                  \/\/ PCIe sim speedup$/;"	c
PCIE_SIM_SPEEDUP	src/ip/source/pcie_7x_0_pipe_reset.v	/^    parameter PCIE_SIM_SPEEDUP  = "FALSE",                  \/\/ PCIe sim speedup$/;"	c
PCIE_SIM_TX_EIDLE_DRIVE_LEVEL	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_SIM_TX_EIDLE_DRIVE_LEVEL = "1",          \/\/ PCIe sim TX electrical idle drive level$/;"	c
PCIE_SIM_TX_EIDLE_DRIVE_LEVEL	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_SIM_TX_EIDLE_DRIVE_LEVEL = "1",          \/\/ PCIe sim TX electrical idle drive level $/;"	c
PCIE_TXBUF_EN	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               PCIE_TXBUF_EN           = "FALSE",    \/\/ Use the Tansmit Buffer$/;"	c
PCIE_TXBUF_EN	src/ip/source/pcie_7x_0_pipe_rate.v	/^    parameter PCIE_TXBUF_EN     = "FALSE",                  \/\/ PCIe TX buffer enable for Gen1\/Gen2 only$/;"	c
PCIE_TXBUF_EN	src/ip/source/pcie_7x_0_pipe_reset.v	/^    parameter PCIE_TXBUF_EN     = "FALSE",                  \/\/ PCIe TX buffer enable$/;"	c
PCIE_TXBUF_EN	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_TXBUF_EN                 = "FALSE",      \/\/ PCIe TX buffer enable for Gen1\/Gen2 only$/;"	c
PCIE_TXSYNC_MODE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_TXSYNC_MODE              = 0,            \/\/ PCIe TX sync mode$/;"	c
PCIE_TXSYNC_MODE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_TXSYNC_MODE              = 0,            \/\/ PCIe TX sync mode$/;"	c
PCIE_TX_EIDLE_ASSERT_DELAY	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_TX_EIDLE_ASSERT_DELAY    = 3'd4,         \/\/ PCIe TX electrical idle assert delay$/;"	c
PCIE_USERCLK1_FREQ	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    parameter PCIE_USERCLK1_FREQ = 2,                       \/\/ PCIe user clock 1 frequency$/;"	c
PCIE_USERCLK2_FREQ	src/hdl/pcie/pcie_7x_0_support.v	/^  parameter PCIE_USERCLK2_FREQ      = 2,                       \/\/ PCIe user clock 2 frequency$/;"	c
PCIE_USERCLK2_FREQ	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_USERCLK2_FREQ            = 4,            \/\/ PCIe user clock 2 frequency$/;"	c
PCIE_USE_MODE	src/hdl/pcie/pcie_7x_0_support.v	/^  parameter PCIE_USE_MODE           = "2.1"                    \/\/ PCIe use mode$/;"	c
PCIE_USE_MODE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PCIE_USE_MODE = "3.0",$/;"	c
PCIE_USE_MODE	src/ip/source/pcie_7x_0_gt_common.v	/^parameter PCIE_USE_MODE    = "2.1",     \/\/ PCIe use mode$/;"	c
PCIE_USE_MODE	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               PCIE_USE_MODE           = "1.0",      \/\/ 1.0 = K325T IES, 1.1 = VX485T IES, 3.0 = K325T GES$/;"	c
PCIE_USE_MODE	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_USE_MODE                 = "3.0",        \/\/ PCIe use mode$/;"	c
PCIE_USE_MODE	src/ip/source/pcie_7x_0_pipe_rate.v	/^    parameter PCIE_USE_MODE     = "3.0",                    \/\/ PCIe use mode$/;"	c
PCIE_USE_MODE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_USE_MODE                 = "3.0",        \/\/ PCIe use mode$/;"	c
PCIE_USE_MODE	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    parameter PCIE_USE_MODE    = "3.0",                     \/\/ PCIe use mode$/;"	c
PCIE_WRITE32	linux-software/driver/common.h	186;"	d
PCI_DEVICE_ID_FPGA	linux-software/driver/config.h	34;"	d
PCI_EXP_EP_DSN_1	src/hdl/pcie/pcie_app_7x.v	/^`define PCI_EXP_EP_DSN_1                         {{8'h1},`PCI_EXP_EP_OUI}$/;"	c
PCI_EXP_EP_DSN_2	src/hdl/pcie/pcie_app_7x.v	/^`define PCI_EXP_EP_DSN_2                         32'h00000001$/;"	c
PCI_EXP_EP_OUI	src/hdl/pcie/pcie_app_7x.v	/^`define PCI_EXP_EP_OUI                           24'h000A35$/;"	c
PCK_N_SAMPLES	linux-software/include/esther-trigger.h	33;"	d
PDEBUG	linux-software/include/esther-trigger.h	74;"	d
PDEBUG	linux-software/include/esther-trigger.h	78;"	d
PDEBUG	linux-software/include/esther-trigger.h	81;"	d
PDEBUG	linux-software/include/esther-trigger.h	84;"	d
PDEBUGG	linux-software/include/esther-trigger.h	87;"	d
PDEBUGG	linux-software/include/esther-trigger.h	88;"	d
PIO	src/hdl/pcie/PIO.v	/^module PIO #($/;"	m
PIO_DMA_TX_ENGINE	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^module PIO_DMA_TX_ENGINE    #($/;"	m
PIO_EP	src/hdl/pcie/PIO_EP.v	/^module PIO_EP #($/;"	m
PIO_EP_MEM_ACCESS	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^module PIO_EP_MEM_ACCESS  #($/;"	m
PIO_EP_SHAPI_REGS	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^module PIO_EP_SHAPI_REGS  #($/;"	m
PIO_RX_ENGINE	src/hdl/pcie/PIO_RX_ENGINE.v	/^module PIO_RX_ENGINE  #($/;"	m
PIO_TO_CTRL	src/hdl/pcie/PIO_TO_CTRL.v	/^module PIO_TO_CTRL #($/;"	m
PIO_TX_ENGINE	src/hdl/pcie/PIO_TX_ENGINE.v	/^module PIO_TX_ENGINE    #($/;"	m
PIPE_ACTIVE_LANE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_ACTIVE_LANE,$/;"	p
PIPE_CLK	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_CLK,               \/\/ Reference clock that drives MMCM$/;"	p
PIPE_CPLL_LOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]PIPE_CPLL_LOCK;$/;"	p
PIPE_CPLL_LOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]PIPE_CPLL_LOCK;$/;"	n
PIPE_CPLL_LOCK	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    PIPE_CPLL_LOCK,$/;"	p
PIPE_CPLL_LOCK	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_CPLL_LOCK,         \/\/ Async      | Async$/;"	p
PIPE_DCLK_IN	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_DCLK_IN,           \/\/ DCLK       | DCLK$/;"	p
PIPE_DEBUG_1	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     PIPE_DEBUG_1,$/;"	p
PIPE_DEBUG_1	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_DEBUG_1,           \/\/ Async      | Async $/;"	p
PIPE_DEBUG_3	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     PIPE_DEBUG_3,$/;"	p
PIPE_DEBUG_3	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_DEBUG_3,           \/\/ Async      | Async $/;"	p
PIPE_DEBUG_5	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     PIPE_DEBUG_5,$/;"	p
PIPE_DEBUG_5	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_DEBUG_5,           \/\/ Async      | Async   $/;"	p
PIPE_DEBUG_7	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     PIPE_DEBUG_7,$/;"	p
PIPE_DEBUG_7	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_DEBUG_7,           \/\/ Async      | Async   $/;"	p
PIPE_DEBUG_9	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     PIPE_DEBUG_9,$/;"	p
PIPE_DEBUG_9	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_DEBUG_9,           \/\/ Async      | Async   $/;"	p
PIPE_DMONITOROUT	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*15)-1:0] PIPE_DMONITOROUT       \/\/ DMONITORCLK$/;"	p
PIPE_DRP_FSM	src/ip/pcie_7x_0_sim_netlist.v	/^  output [11:0]PIPE_DRP_FSM;$/;"	p
PIPE_DRP_FSM	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:0]PIPE_DRP_FSM;$/;"	n
PIPE_GEN3_OUT	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          PIPE_GEN3_OUT,          \/\/ PCLK       | PCLK$/;"	p
PIPE_GEN3_RDY	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_GEN3_RDY,          \/\/ PCLK       | RXUSRCLK$/;"	p
PIPE_JTAG_RDY	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     PIPE_JTAG_RDY,$/;"	p
PIPE_JTAG_RDY	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_JTAG_RDY,          \/\/ DCLK       | DCLK$/;"	p
PIPE_MMCM_LOCK_IN	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_MMCM_LOCK_IN,      \/\/ Async      | Async$/;"	p
PIPE_MMCM_RST_N	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_MMCM_RST_N,        \/\/ Async      | Async$/;"	p
PIPE_OOBCLK_IN	src/ip/source/pcie_7x_0_gt_top.v	/^  input                                         PIPE_OOBCLK_IN,         \/\/ OOB        | OOB$/;"	p
PIPE_PCLK	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          PIPE_PCLK,              \/\/ Drives [TX\/RX]USRCLK in Gen1\/Gen2$/;"	p
PIPE_PCLK_IN	src/ip/source/pcie_7x_0_gt_top.v	/^  input                                         PIPE_PCLK_IN,           \/\/ PCLK       | PCLK$/;"	p
PIPE_PCLK_LOCK	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          PIPE_PCLK_LOCK,         \/\/ Async      | Async$/;"	p
PIPE_PCLK_SEL_OUT	src/ip/source/pcie_7x_0_gt_top.v	/^  output [LINK_CAP_MAX_LINK_WIDTH-1:0]          PIPE_PCLK_SEL_OUT,      \/\/ PCLK       | PCLK$/;"	p
PIPE_PHYSTATUS	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_PHYSTATUS,         \/\/ PCLK       | RXUSRCLK$/;"	p
PIPE_PIPELINE_STAGES	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    parameter        PIPE_PIPELINE_STAGES = 0,    \/\/ 0 - 0 stages, 1 - 1 stage, 2 - 2 stages$/;"	c
PIPE_PIPELINE_STAGES	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    parameter        PIPE_PIPELINE_STAGES = 0,    \/\/ 0 - 0 stages, 1 - 1 stage, 2 - 2 stages$/;"	c
PIPE_PIPELINE_STAGES	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PIPE_PIPELINE_STAGES = 0,                \/\/ 0 - 0 stages, 1 - 1 stage, 2 - 2 stages$/;"	c
PIPE_POWERDOWN	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]PIPE_POWERDOWN;$/;"	p
PIPE_POWERDOWN	src/ip/pcie_7x_0_sim_netlist.v	/^  input [7:0]PIPE_POWERDOWN;$/;"	p
PIPE_POWERDOWN	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]PIPE_POWERDOWN;$/;"	p
PIPE_POWERDOWN	src/ip/pcie_7x_0_sim_netlist.v	/^  output [7:0]PIPE_POWERDOWN;$/;"	p
PIPE_POWERDOWN	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]PIPE_POWERDOWN;$/;"	n
PIPE_POWERDOWN	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]PIPE_POWERDOWN;$/;"	n
PIPE_QDRP_FSM	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [((((PCIE_LANE-1)>>2)+1)*9)-1:0]PIPE_QDRP_FSM, \/\/ DCLK    | DCLK  $/;"	p
PIPE_QRST_IDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  output PIPE_QRST_IDLE;$/;"	p
PIPE_QRST_IDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire PIPE_QRST_IDLE;$/;"	n
PIPE_QRST_IDLE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          PIPE_QRST_IDLE,         \/\/ PCLK       | PCLK $/;"	p
PIPE_RATE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [ 1:0]              PIPE_RATE,              \/\/ PCLK       | PCLK$/;"	p
PIPE_RATE_FSM	src/ip/pcie_7x_0_sim_netlist.v	/^  output [19:0]PIPE_RATE_FSM;$/;"	p
PIPE_RATE_FSM	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [19:0]PIPE_RATE_FSM;$/;"	n
PIPE_RATE_FSM	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*5)-1:0] PIPE_RATE_FSM,$/;"	p
PIPE_RATE_FSM	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*5)-1:0] PIPE_RATE_FSM,          \/\/ PCLK       | PCLK$/;"	p
PIPE_RATE_IDLE	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        PIPE_RATE_IDLE,$/;"	p
PIPE_RST_FSM	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [4:0]                             PIPE_RST_FSM,$/;"	p
PIPE_RST_FSM	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [4:0]               PIPE_RST_FSM,           \/\/ PCLK       | PCLK$/;"	p
PIPE_RST_IDLE	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        PIPE_RST_IDLE,$/;"	p
PIPE_RXBUFSTATUS	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*3)-1:0] PIPE_RXBUFSTATUS,       \/\/ PCLK       | RXUSRCLK$/;"	p
PIPE_RXCHANISALIGNED	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]PIPE_RXCHANISALIGNED;$/;"	p
PIPE_RXCHANISALIGNED	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]PIPE_RXCHANISALIGNED;$/;"	p
PIPE_RXCHANISALIGNED	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]PIPE_RXCHANISALIGNED;$/;"	p
PIPE_RXCHANISALIGNED	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]PIPE_RXCHANISALIGNED;$/;"	p
PIPE_RXCHANISALIGNED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]PIPE_RXCHANISALIGNED;$/;"	n
PIPE_RXCHANISALIGNED	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]PIPE_RXCHANISALIGNED;$/;"	n
PIPE_RXCOMMADET	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    PIPE_RXCOMMADET,        $/;"	p
PIPE_RXDATA	src/ip/pcie_7x_0_sim_netlist.v	/^  input [15:0]PIPE_RXDATA;$/;"	p
PIPE_RXDATA	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]PIPE_RXDATA;$/;"	p
PIPE_RXDATA	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]PIPE_RXDATA;$/;"	n
PIPE_RXDATAK	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]PIPE_RXDATAK;$/;"	p
PIPE_RXDATAK	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]PIPE_RXDATAK;$/;"	p
PIPE_RXDATAK	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]PIPE_RXDATAK;$/;"	n
PIPE_RXDATAK	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*4)-1:0] PIPE_RXDATAK,           \/\/ PCLK       | RXUSRCLK$/;"	p
PIPE_RXDISPERR	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH*8)-1:0]  PIPE_RXDISPERR,       $/;"	p
PIPE_RXDLYSRESETDONE	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    PIPE_RXDLYSRESETDONE,     $/;"	p
PIPE_RXELECIDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]PIPE_RXELECIDLE;$/;"	p
PIPE_RXELECIDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]PIPE_RXELECIDLE;$/;"	n
PIPE_RXELECIDLE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXELECIDLE,        \/\/ Async      | Async$/;"	p
PIPE_RXEQ_CONTROL	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [(PCIE_LANE*2)-1:0] PIPE_RXEQ_CONTROL,      \/\/ PCLK       | PCLK  $/;"	p
PIPE_RXEQ_CONVERGE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     PIPE_RXEQ_CONVERGE; $/;"	n
PIPE_RXEQ_DONE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXEQ_DONE,         \/\/ PCLK       | PCLK  $/;"	p
PIPE_RXEQ_LFFS	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [(PCIE_LANE*6)-1:0] PIPE_RXEQ_LFFS,         \/\/ PCLK       | PCLK  $/;"	p
PIPE_RXEQ_LFFS_SEL	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXEQ_LFFS_SEL,     \/\/ PCLK       | PCLK  $/;"	p
PIPE_RXEQ_USER_EN	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [PCIE_LANE-1:0]     PIPE_RXEQ_USER_EN,      \/\/ PCLK       | PCLK      $/;"	p
PIPE_RXEQ_USER_MODE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [PCIE_LANE-1:0]     PIPE_RXEQ_USER_MODE,    \/\/ PCLK       | PCLK$/;"	p
PIPE_RXN	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [PCIE_LANE-1:0]     PIPE_RXN,               \/\/ Serial data$/;"	p
PIPE_RXNOTINTABLE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*8)-1:0] PIPE_RXNOTINTABLE,      \/\/ PCLK       | RXUSRCLK$/;"	p
PIPE_RXOUTCLK_IN	src/ip/source/pcie_7x_0_gt_top.v	/^  input  [LINK_CAP_MAX_LINK_WIDTH-1:0]          PIPE_RXOUTCLK_IN,       \/\/ RX recovered clock$/;"	p
PIPE_RXOUTCLK_OUT	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXOUTCLK_OUT,      \/\/ RX recovered clock (for debug only)$/;"	p
PIPE_RXPHALIGNDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]PIPE_RXPHALIGNDONE;$/;"	p
PIPE_RXPHALIGNDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]PIPE_RXPHALIGNDONE;$/;"	p
PIPE_RXPHALIGNDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]PIPE_RXPHALIGNDONE;$/;"	p
PIPE_RXPHALIGNDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]PIPE_RXPHALIGNDONE;$/;"	n
PIPE_RXPHALIGNDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]PIPE_RXPHALIGNDONE;$/;"	n
PIPE_RXPHALIGNDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]PIPE_RXPHALIGNDONE;$/;"	n
PIPE_RXPHALIGNDONE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXPHALIGNDONE,     \/\/ Async      | Async$/;"	p
PIPE_RXPMARESETDONE	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    PIPE_RXPMARESETDONE,       $/;"	p
PIPE_RXPOLARITY	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]PIPE_RXPOLARITY;$/;"	p
PIPE_RXPOLARITY	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]PIPE_RXPOLARITY;$/;"	p
PIPE_RXPOLARITY	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]PIPE_RXPOLARITY;$/;"	p
PIPE_RXPOLARITY	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]PIPE_RXPOLARITY;$/;"	p
PIPE_RXPOLARITY	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]PIPE_RXPOLARITY;$/;"	n
PIPE_RXPOLARITY	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]PIPE_RXPOLARITY;$/;"	n
PIPE_RXPOLARITY	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [PCIE_LANE-1:0]     PIPE_RXPOLARITY,        \/\/ PCLK       | RXUSRCLK$/;"	p
PIPE_RXPRBSCNTRESET	src/ip/source/pcie_7x_0_gt_top.v	/^  input                                         PIPE_RXPRBSCNTRESET,$/;"	p
PIPE_RXPRBSCNTRESET	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_RXPRBSCNTRESET,    \/\/ PCLK       | PCLK$/;"	p
PIPE_RXPRBSERR	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     PIPE_RXPRBSERR,$/;"	p
PIPE_RXPRBSERR	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXPRBSERR,         \/\/ PCLK       | PCLK$/;"	p
PIPE_RXPRBSSEL	src/ip/source/pcie_7x_0_gt_top.v	/^  input       [ 2:0]                            PIPE_RXPRBSSEL,$/;"	p
PIPE_RXPRBSSEL	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [ 2:0]              PIPE_RXPRBSSEL,         \/\/ PCLK       | PCLK$/;"	p
PIPE_RXSTATUS	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH*3)-1:0]  PIPE_RXSTATUS,$/;"	p
PIPE_RXSTATUS	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*3)-1:0] PIPE_RXSTATUS,          \/\/ PCLK       | RXUSRCLK$/;"	p
PIPE_RXSYNCDONE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXSYNCDONE,        \/\/ PCLK       | RXUSRCLK$/;"	p
PIPE_RXUSRCLK	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          PIPE_RXUSRCLK,          \/\/ RXUSRCLK $/;"	p
PIPE_RXUSRCLK_IN	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_RXUSRCLK_IN,       \/\/ RXUSERCLK$/;"	p
PIPE_SIM	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     PIPE_SIM = "FALSE",$/;"	c
PIPE_SYNC_FSM_RX	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*7)-1:0] PIPE_SYNC_FSM_RX,$/;"	p
PIPE_SYNC_FSM_RX	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*7)-1:0] PIPE_SYNC_FSM_RX,       \/\/ PCLK       | PCLK$/;"	p
PIPE_SYNC_FSM_TX	src/ip/pcie_7x_0_sim_netlist.v	/^  output [23:0]PIPE_SYNC_FSM_TX;$/;"	p
PIPE_SYNC_FSM_TX	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [23:0]PIPE_SYNC_FSM_TX;$/;"	n
PIPE_TXCOMPLIANCE	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]PIPE_TXCOMPLIANCE;$/;"	p
PIPE_TXCOMPLIANCE	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]PIPE_TXCOMPLIANCE;$/;"	p
PIPE_TXCOMPLIANCE	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]PIPE_TXCOMPLIANCE;$/;"	p
PIPE_TXCOMPLIANCE	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]PIPE_TXCOMPLIANCE;$/;"	p
PIPE_TXCOMPLIANCE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]PIPE_TXCOMPLIANCE;$/;"	n
PIPE_TXCOMPLIANCE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]PIPE_TXCOMPLIANCE;$/;"	n
PIPE_TXDATA	src/ip/pcie_7x_0_sim_netlist.v	/^  input [15:0]PIPE_TXDATA;$/;"	p
PIPE_TXDATA	src/ip/pcie_7x_0_sim_netlist.v	/^  input [63:0]PIPE_TXDATA;$/;"	p
PIPE_TXDATA	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]PIPE_TXDATA;$/;"	p
PIPE_TXDATA	src/ip/pcie_7x_0_sim_netlist.v	/^  output [63:0]PIPE_TXDATA;$/;"	p
PIPE_TXDATA	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]PIPE_TXDATA;$/;"	n
PIPE_TXDATA	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [63:0]PIPE_TXDATA;$/;"	n
PIPE_TXDATAK	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]PIPE_TXDATAK;$/;"	p
PIPE_TXDATAK	src/ip/pcie_7x_0_sim_netlist.v	/^  input [7:0]PIPE_TXDATAK;$/;"	p
PIPE_TXDATAK	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]PIPE_TXDATAK;$/;"	p
PIPE_TXDATAK	src/ip/pcie_7x_0_sim_netlist.v	/^  output [7:0]PIPE_TXDATAK;$/;"	p
PIPE_TXDATAK	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]PIPE_TXDATAK;$/;"	n
PIPE_TXDATAK	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]PIPE_TXDATAK;$/;"	n
PIPE_TXDATAK	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [(PCIE_LANE*4)-1:0] PIPE_TXDATAK,           \/\/ PCLK       | PCLK$/;"	p
PIPE_TXDLYSRESETDONE	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    PIPE_TXDLYSRESETDONE,    $/;"	p
PIPE_TXELECIDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]PIPE_TXELECIDLE;$/;"	p
PIPE_TXELECIDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]PIPE_TXELECIDLE;$/;"	p
PIPE_TXELECIDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]PIPE_TXELECIDLE;$/;"	p
PIPE_TXELECIDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]PIPE_TXELECIDLE;$/;"	p
PIPE_TXELECIDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]PIPE_TXELECIDLE;$/;"	n
PIPE_TXELECIDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]PIPE_TXELECIDLE;$/;"	n
PIPE_TXELECIDLE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [PCIE_LANE-1:0]     PIPE_TXELECIDLE,        \/\/ PCLK       | PCLK$/;"	p
PIPE_TXEQ_CONTROL	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [(PCIE_LANE*2)-1:0] PIPE_TXEQ_CONTROL,      \/\/ PCLK       | PCLK  $/;"	p
PIPE_TXEQ_DONE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_TXEQ_DONE,         \/\/ PCLK       | PCLK  $/;"	p
PIPE_TXEQ_FSM	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*6)-1:0] PIPE_TXEQ_FSM,          \/\/ PCLK       | PCLK$/;"	p
PIPE_TXEQ_LF	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [ 5:0]              PIPE_TXEQ_LF,           \/\/ Async      | Async $/;"	p
PIPE_TXEQ_PRESET_DEFAULT	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [(PCIE_LANE*4)-1:0] PIPE_TXEQ_PRESET_DEFAULT,\/\/ PCLK      | PCLK $/;"	p
PIPE_TXN	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_TXN,               \/\/ Serial data$/;"	p
PIPE_TXOUTCLK_OUT	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        PIPE_TXOUTCLK_OUT,      \/\/ PCLK       | PCLK$/;"	p
PIPE_TXPHALIGNDONE	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    PIPE_TXPHALIGNDONE,       $/;"	p
PIPE_TXPHINITDONE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_TXPHINITDONE,      \/\/ Async      | Async$/;"	p
PIPE_TXSWING	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_TXSWING,           \/\/ Async      | Async $/;"	p
PIPE_TXSYNC_DONE	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_TXSYNC_DONE,       \/\/ PCLK       | PCLK$/;"	p
PIPE_USERCLK1	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          PIPE_USERCLK1,          \/\/ Optional user clock$/;"	p
PIPE_USERCLK1_IN	src/ip/source/pcie_7x_0_gt_top.v	/^  input                                         PIPE_USERCLK1_IN,       \/\/ Optional user clock$/;"	p
PIPE_USERCLK2_IN	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_USERCLK2_IN,       \/\/ Optional user clock$/;"	p
PLL_LOCKG	src/ip/pcie_7x_0_sim_netlist.v	/^    tri (weak1, strong0) PLL_LOCKG = p_up_tmp;$/;"	n
PLM_IN_L0	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  input               PLM_IN_L0,$/;"	p
PL_AUTO_CONFIG	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PL_AUTO_CONFIG = 0,$/;"	c
PL_FAST_TRAIN	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  parameter PL_FAST_TRAIN       = "FALSE", \/\/ Simulation Speedup$/;"	c
PL_FAST_TRAIN	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               PL_FAST_TRAIN           = "FALSE",    \/\/ Simulation Speedup$/;"	c
PL_FAST_TRAIN	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PL_FAST_TRAIN = "FALSE",$/;"	c
PL_FAST_TRAIN	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PL_FAST_TRAIN = "FALSE",$/;"	c
PL_INTERFACE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PL_INTERFACE = "TRUE",$/;"	c
PL_INTERFACE	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     PL_INTERFACE = "TRUE",$/;"	c
PM_ASPML0S_TIMEOUT_EN	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_ASPML0S_TIMEOUT_EN = "FALSE",$/;"	c
PM_ASPML0S_TIMEOUT_EN	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PM_ASPML0S_TIMEOUT_EN = "FALSE",$/;"	c
PM_ASPML0S_TIMEOUT_EN	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PM_ASPML0S_TIMEOUT_EN = "FALSE",$/;"	c
PM_ASPM_FASTEXIT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_ASPM_FASTEXIT = "FALSE",$/;"	c
PM_ASPM_FASTEXIT	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PM_ASPM_FASTEXIT = "FALSE",$/;"	c
PM_ASPM_FASTEXIT	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PM_ASPM_FASTEXIT = "FALSE",$/;"	c
PM_CAP_AUXCURRENT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_CAP_AUXCURRENT = 0,$/;"	c
PM_CAP_D1SUPPORT	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PM_CAP_D1SUPPORT = "TRUE",$/;"	c
PM_CAP_D1SUPPORT	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PM_CAP_D1SUPPORT = "TRUE",$/;"	c
PM_CAP_D2SUPPORT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_CAP_D2SUPPORT = "FALSE",$/;"	c
PM_CAP_DSI	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_CAP_DSI = "FALSE",$/;"	c
PM_CAP_DSI	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PM_CAP_DSI = "FALSE",$/;"	c
PM_CAP_DSI	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PM_CAP_DSI = "FALSE",$/;"	c
PM_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PM_CAP_NEXTPTR = 8'h48,$/;"	c
PM_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PM_CAP_NEXTPTR = 8'h48,$/;"	c
PM_CAP_ON	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_CAP_ON = "TRUE",$/;"	c
PM_CAP_PMESUPPORT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [4:0]   PM_CAP_PMESUPPORT = 5'h0F,$/;"	c
PM_CAP_PMESUPPORT	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [4:0]  PM_CAP_PMESUPPORT = 5'h0F,$/;"	c
PM_CAP_PMESUPPORT	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [4:0]  PM_CAP_PMESUPPORT = 5'h0F,$/;"	c
PM_CAP_RSVD_04	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_CAP_RSVD_04 = 0,$/;"	c
PM_CSR_B2B3	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PM_CSR_B2B3 = "FALSE",$/;"	c
PM_CSR_B2B3	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PM_CSR_B2B3 = "FALSE",$/;"	c
PM_CSR_BPCCEN	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_CSR_BPCCEN = "FALSE",$/;"	c
PM_CSR_NOSOFTRST	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PM_CSR_NOSOFTRST = "TRUE",$/;"	c
PM_CSR_NOSOFTRST	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PM_CSR_NOSOFTRST = "TRUE",$/;"	c
PM_DATA0	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PM_DATA0 = 8'h00,$/;"	c
PM_DATA1	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PM_DATA1 = 8'h01,$/;"	c
PM_DATA1	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PM_DATA1 = 8'h01,$/;"	c
PM_DATA2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PM_DATA2 = 8'h00,$/;"	c
PM_DATA3	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PM_DATA3 = 8'h01,$/;"	c
PM_DATA3	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PM_DATA3 = 8'h01,$/;"	c
PM_DATA4	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PM_DATA4 = 8'h00,$/;"	c
PM_DATA5	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PM_DATA5 = 8'h01,$/;"	c
PM_DATA5	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PM_DATA5 = 8'h01,$/;"	c
PM_DATA6	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PM_DATA6 = 8'h00,$/;"	c
PM_DATA7	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PM_DATA7 = 8'h01,$/;"	c
PM_DATA7	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PM_DATA7 = 8'h01,$/;"	c
PM_DATA_SCALE0	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [1:0]   PM_DATA_SCALE0 = 2'h0,$/;"	c
PM_DATA_SCALE1	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [1:0]  PM_DATA_SCALE1 = 2'h1,$/;"	c
PM_DATA_SCALE1	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [1:0]  PM_DATA_SCALE1 = 2'h1,$/;"	c
PM_DATA_SCALE2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [1:0]   PM_DATA_SCALE2 = 2'h0,$/;"	c
PM_DATA_SCALE3	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [1:0]  PM_DATA_SCALE3 = 2'h1,$/;"	c
PM_DATA_SCALE3	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [1:0]  PM_DATA_SCALE3 = 2'h1,$/;"	c
PM_DATA_SCALE4	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [1:0]   PM_DATA_SCALE4 = 2'h0,$/;"	c
PM_DATA_SCALE5	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [1:0]  PM_DATA_SCALE5 = 2'h1,$/;"	c
PM_DATA_SCALE5	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [1:0]  PM_DATA_SCALE5 = 2'h1,$/;"	c
PM_DATA_SCALE6	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [1:0]   PM_DATA_SCALE6 = 2'h0,$/;"	c
PM_DATA_SCALE7	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [1:0]  PM_DATA_SCALE7 = 2'h1,$/;"	c
PM_DATA_SCALE7	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [1:0]  PM_DATA_SCALE7 = 2'h1,$/;"	c
PRINT_ERROR	linux-software/test/pcimem.c	42;"	d	file:
PRLD	src/ip/pcie_7x_0_sim_netlist.v	/^    wire PRLD;$/;"	n
PRLD_int	src/ip/pcie_7x_0_sim_netlist.v	/^    reg PRLD_int;$/;"	r
PROGB_GLBL	src/ip/pcie_7x_0_sim_netlist.v	/^    wire PROGB_GLBL;$/;"	n
PWD	linux-software/driver/Makefile	/^PWD = $(shell pwd)$/;"	m
Q	src/ip/pcie_7x_0_sim_netlist.v	/^  input [15:0]Q;$/;"	p
Q	src/ip/pcie_7x_0_sim_netlist.v	/^  input [2:0]Q;$/;"	p
Q	src/ip/pcie_7x_0_sim_netlist.v	/^  input [4:0]Q;$/;"	p
Q	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]Q;$/;"	p
Q	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]Q;$/;"	p
Q	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]Q;$/;"	p
Q	src/ip/pcie_7x_0_sim_netlist.v	/^  output [4:0]Q;$/;"	p
Q	src/ip/pcie_7x_0_sim_netlist.v	/^  output [63:0]Q;$/;"	p
Q	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]Q;$/;"	n
Q	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]Q;$/;"	n
Q	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]Q;$/;"	n
Q	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]Q;$/;"	n
Q	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [63:0]Q;$/;"	n
QPLL_DRPCLK	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    input               QPLL_DRPCLK,$/;"	p
QPLL_DRPEN	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    input               QPLL_DRPEN,$/;"	p
QPLL_DRPRDY	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    output              QPLL_DRPRDY$/;"	p
QPLL_DRPWE	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    input               QPLL_DRPWE,$/;"	p
QPLL_DRP_CLK	src/ip/source/pcie_7x_0_gt_common.v	/^input               	QPLL_DRP_CLK,$/;"	p
QPLL_DRP_CLK	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output              	          QPLL_DRP_CLK,$/;"	p
QPLL_DRP_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output QPLL_DRP_DONE;$/;"	p
QPLL_DRP_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire QPLL_DRP_DONE;$/;"	n
QPLL_DRP_FSM	src/ip/source/pcie_7x_0_gt_common.v	/^output      [8:0]  	QPLL_DRP_FSM,$/;"	p
QPLL_DRP_FSM	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [17:0]              QPLL_DRP_FSM,$/;"	p
QPLL_DRP_GEN3	src/ip/pcie_7x_0_sim_netlist.v	/^  input QPLL_DRP_GEN3;$/;"	p
QPLL_DRP_GEN3	src/ip/pcie_7x_0_sim_netlist.v	/^  output QPLL_DRP_GEN3;$/;"	p
QPLL_DRP_GEN3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire QPLL_DRP_GEN3;$/;"	n
QPLL_DRP_OVRD	src/ip/source/pcie_7x_0_gt_common.v	/^input               	QPLL_DRP_OVRD,$/;"	p
QPLL_DRP_OVRD	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output              	          QPLL_DRP_OVRD,$/;"	p
QPLL_DRP_RESET	src/ip/source/pcie_7x_0_gt_common.v	/^output                  QPLL_DRP_RESET,$/;"	p
QPLL_DRP_RESET	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [1:0]               QPLL_DRP_RESET,$/;"	p
QPLL_DRP_START	src/ip/source/pcie_7x_0_gt_common.v	/^input               	QPLL_DRP_START,$/;"	p
QPLL_DRP_START	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output              	          QPLL_DRP_START,$/;"	p
QPLL_QPLLLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  input QPLL_QPLLLOCK;$/;"	p
QPLL_QPLLLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  output QPLL_QPLLLOCK;$/;"	p
QPLL_QPLLLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  wire QPLL_QPLLLOCK;$/;"	n
QPLL_QPLLLOCKDETCLK	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    input               QPLL_QPLLLOCKDETCLK,$/;"	p
QPLL_QPLLOUTCLK	src/ip/pcie_7x_0_sim_netlist.v	/^  input QPLL_QPLLOUTCLK;$/;"	p
QPLL_QPLLOUTCLK	src/ip/pcie_7x_0_sim_netlist.v	/^  output QPLL_QPLLOUTCLK;$/;"	p
QPLL_QPLLOUTCLK	src/ip/pcie_7x_0_sim_netlist.v	/^  wire QPLL_QPLLOUTCLK;$/;"	n
QPLL_QPLLOUTCLK	src/ip/source/pcie_7x_0_gt_common.v	/^output                  QPLL_QPLLOUTCLK,$/;"	p
QPLL_QPLLOUTCLK	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [1:0]               QPLL_QPLLOUTCLK,$/;"	p
QPLL_QPLLOUTREFCLK	src/ip/pcie_7x_0_sim_netlist.v	/^  input QPLL_QPLLOUTREFCLK;$/;"	p
QPLL_QPLLOUTREFCLK	src/ip/pcie_7x_0_sim_netlist.v	/^  output QPLL_QPLLOUTREFCLK;$/;"	p
QPLL_QPLLOUTREFCLK	src/ip/pcie_7x_0_sim_netlist.v	/^  wire QPLL_QPLLOUTREFCLK;$/;"	n
QPLL_QPLLOUTREFCLK	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    output              QPLL_QPLLOUTREFCLK,$/;"	p
QPLL_QPLLPD	src/ip/pcie_7x_0_sim_netlist.v	/^  input QPLL_QPLLPD;$/;"	p
QPLL_QPLLPD	src/ip/pcie_7x_0_sim_netlist.v	/^  output QPLL_QPLLPD;$/;"	p
QPLL_QPLLPD	src/ip/pcie_7x_0_sim_netlist.v	/^  wire QPLL_QPLLPD;$/;"	n
QPLL_QPLLPD	src/ip/source/pcie_7x_0_gt_common.v	/^input               	QPLL_QPLLPD,$/;"	p
QPLL_QPLLPD	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output              	          QPLL_QPLLPD,$/;"	p
QPLL_QPLLPD	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    input               QPLL_QPLLPD,$/;"	p
QPLL_QPLLRESET	src/ip/pcie_7x_0_sim_netlist.v	/^  input QPLL_QPLLRESET;$/;"	p
QPLL_QPLLRESET	src/ip/pcie_7x_0_sim_netlist.v	/^  output QPLL_QPLLRESET;$/;"	p
QPLL_QPLLRESET	src/ip/pcie_7x_0_sim_netlist.v	/^  wire QPLL_QPLLRESET;$/;"	n
QRST_CLK	src/ip/source/pcie_7x_0_qpll_reset.v	/^    input                           QRST_CLK,$/;"	p
QRST_CPLLLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]QRST_CPLLLOCK;$/;"	p
QRST_CPLLLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]QRST_CPLLLOCK;$/;"	n
QRST_DRP_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]QRST_DRP_DONE;$/;"	p
QRST_DRP_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]QRST_DRP_DONE;$/;"	n
QRST_DRP_DONE	src/ip/source/pcie_7x_0_qpll_reset.v	/^    input       [(PCIE_LANE-1)>>2:0]QRST_DRP_DONE,$/;"	p
QRST_DRP_START	src/ip/pcie_7x_0_sim_netlist.v	/^  input QRST_DRP_START;$/;"	p
QRST_DRP_START	src/ip/pcie_7x_0_sim_netlist.v	/^  wire QRST_DRP_START;$/;"	n
QRST_DRP_START	src/ip/source/pcie_7x_0_qpll_reset.v	/^    output                          QRST_DRP_START,$/;"	p
QRST_FSM	src/ip/source/pcie_7x_0_qpll_reset.v	/^    output      [3:0]               QRST_FSM$/;"	p
QRST_IDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  input QRST_IDLE;$/;"	p
QRST_IDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  output QRST_IDLE;$/;"	p
QRST_IDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire QRST_IDLE;$/;"	n
QRST_MMCM_LOCK	src/ip/source/pcie_7x_0_qpll_reset.v	/^    input                           QRST_MMCM_LOCK,$/;"	p
QRST_QPLLPD_IN	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]QRST_QPLLPD_IN;$/;"	p
QRST_QPLLPD_IN	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]QRST_QPLLPD_IN;$/;"	n
QRST_QPLLPD_IN	src/ip/source/pcie_7x_0_qpll_reset.v	/^    input       [PCIE_LANE-1:0]     QRST_QPLLPD_IN,$/;"	p
QRST_QPLLPD_OUT	src/ip/source/pcie_7x_0_qpll_reset.v	/^    output                          QRST_QPLLPD_OUT,$/;"	p
QRST_QPLLRESET_IN	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]QRST_QPLLRESET_IN;$/;"	p
QRST_QPLLRESET_IN	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]QRST_QPLLRESET_IN;$/;"	n
QRST_RATE	src/ip/source/pcie_7x_0_qpll_reset.v	/^    input       [ 1:0]              QRST_RATE,$/;"	p
RAM_RADDR_LATENCY	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  parameter RAM_RADDR_LATENCY   = 1,$/;"	c
RAM_WRITE_LATENCY	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  parameter RAM_WRITE_LATENCY       = 1,$/;"	c
RATE_CLK	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    input               RATE_CLK,$/;"	p
RATE_CPLLLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  input RATE_CPLLLOCK;$/;"	p
RATE_CPLLLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  output RATE_CPLLLOCK;$/;"	p
RATE_CPLLLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RATE_CPLLLOCK;$/;"	n
RATE_CPLLPD	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_CPLLPD,$/;"	p
RATE_CPLLRESET	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_CPLLRESET,$/;"	p
RATE_DONE	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    output              RATE_DONE,$/;"	p
RATE_DRP_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  input RATE_DRP_DONE;$/;"	p
RATE_DRP_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RATE_DRP_DONE;$/;"	n
RATE_DRP_DONE	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_DRP_DONE,$/;"	p
RATE_DRP_START	src/ip/pcie_7x_0_sim_netlist.v	/^  input RATE_DRP_START;$/;"	p
RATE_DRP_START	src/ip/pcie_7x_0_sim_netlist.v	/^  output RATE_DRP_START;$/;"	p
RATE_DRP_START	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RATE_DRP_START;$/;"	n
RATE_DRP_START	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    output              RATE_DRP_START,$/;"	p
RATE_DRP_START	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_DRP_START,$/;"	p
RATE_DRP_X16	src/ip/pcie_7x_0_sim_netlist.v	/^  input RATE_DRP_X16;$/;"	p
RATE_DRP_X16	src/ip/pcie_7x_0_sim_netlist.v	/^  output RATE_DRP_X16;$/;"	p
RATE_DRP_X16	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RATE_DRP_X16;$/;"	n
RATE_DRP_X16X20_MODE	src/ip/pcie_7x_0_sim_netlist.v	/^  input RATE_DRP_X16X20_MODE;$/;"	p
RATE_DRP_X16X20_MODE	src/ip/pcie_7x_0_sim_netlist.v	/^  output RATE_DRP_X16X20_MODE;$/;"	p
RATE_DRP_X16X20_MODE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RATE_DRP_X16X20_MODE;$/;"	n
RATE_DRP_X16X20_MODE	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_DRP_X16X20_MODE,$/;"	p
RATE_FSM	src/ip/pcie_7x_0_sim_netlist.v	/^  output [4:0]RATE_FSM;$/;"	p
RATE_FSM	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]RATE_FSM;$/;"	n
RATE_FSM	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    output      [ 4:0]  RATE_FSM$/;"	p
RATE_IDLE	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_IDLE,$/;"	p
RATE_PCLK_SEL	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_PCLK_SEL,$/;"	p
RATE_PHYSTATUS	src/ip/pcie_7x_0_sim_netlist.v	/^  input RATE_PHYSTATUS;$/;"	p
RATE_PHYSTATUS	src/ip/pcie_7x_0_sim_netlist.v	/^  output RATE_PHYSTATUS;$/;"	p
RATE_PHYSTATUS	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RATE_PHYSTATUS;$/;"	n
RATE_PHYSTATUS	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    input               RATE_PHYSTATUS,$/;"	p
RATE_PHYSTATUS	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_PHYSTATUS,$/;"	p
RATE_QPLLLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  input RATE_QPLLLOCK;$/;"	p
RATE_QPLLLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RATE_QPLLLOCK;$/;"	n
RATE_QPLLLOCK	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_QPLLLOCK,$/;"	p
RATE_RATE_IN	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    input       [ 1:0]  RATE_RATE_IN,$/;"	p
RATE_RATE_IN	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input       [ 1:0]  RATE_RATE_IN,$/;"	p
RATE_RATE_OUT	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    output      [ 2:0]  RATE_RATE_OUT,$/;"	p
RATE_RATE_OUT	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output      [ 2:0]  RATE_RATE_OUT,$/;"	p
RATE_RST_IDLE	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_RST_IDLE,$/;"	p
RATE_RXPMARESETDONE	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    input               RATE_RXPMARESETDONE,$/;"	p
RATE_RXRATEDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  input RATE_RXRATEDONE;$/;"	p
RATE_RXRATEDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output RATE_RXRATEDONE;$/;"	p
RATE_RXRATEDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RATE_RXRATEDONE;$/;"	n
RATE_RXRATEDONE	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    input               RATE_RXRATEDONE,$/;"	p
RATE_RXSYNC_START	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_RXSYNC_START,$/;"	p
RATE_TXPMARESET	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_TXPMARESET,$/;"	p
RATE_TXRATEDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  input RATE_TXRATEDONE;$/;"	p
RATE_TXRATEDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output RATE_TXRATEDONE;$/;"	p
RATE_TXRATEDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RATE_TXRATEDONE;$/;"	n
RATE_TXRATEDONE	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_TXRATEDONE,$/;"	p
RATE_TXRESETDONE	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_TXRESETDONE,$/;"	p
RATE_TXSYNC_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  input RATE_TXSYNC_DONE;$/;"	p
RATE_TXSYNC_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RATE_TXSYNC_DONE;$/;"	n
RATE_TXSYNC_DONE	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_TXSYNC_DONE,$/;"	p
RATE_TXSYNC_START	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_TXSYNC_START,$/;"	p
RBAR_BASE_PTR	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [11:0]  RBAR_BASE_PTR = 12'h000,$/;"	c
RBAR_BASE_PTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [11:0] RBAR_BASE_PTR = 12'h178,$/;"	c
RBAR_BASE_PTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [11:0] RBAR_BASE_PTR = 12'h178,$/;"	c
RBAR_CAP_CONTROL_ENCODEDBAR1	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [4:0]   RBAR_CAP_CONTROL_ENCODEDBAR1 = 5'h00,$/;"	c
RBAR_CAP_CONTROL_ENCODEDBAR1	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [4:0]  RBAR_CAP_CONTROL_ENCODEDBAR1 = 5'h00,$/;"	c
RBAR_CAP_CONTROL_ENCODEDBAR1	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [4:0]  RBAR_CAP_CONTROL_ENCODEDBAR1 = 5'h00,$/;"	c
RBAR_CAP_CONTROL_ENCODEDBAR3	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [4:0]   RBAR_CAP_CONTROL_ENCODEDBAR3 = 5'h00,$/;"	c
RBAR_CAP_CONTROL_ENCODEDBAR3	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [4:0]  RBAR_CAP_CONTROL_ENCODEDBAR3 = 5'h00,$/;"	c
RBAR_CAP_CONTROL_ENCODEDBAR3	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [4:0]  RBAR_CAP_CONTROL_ENCODEDBAR3 = 5'h00,$/;"	c
RBAR_CAP_CONTROL_ENCODEDBAR5	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [4:0]   RBAR_CAP_CONTROL_ENCODEDBAR5 = 5'h00,$/;"	c
RBAR_CAP_CONTROL_ENCODEDBAR5	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [4:0]  RBAR_CAP_CONTROL_ENCODEDBAR5 = 5'h00,$/;"	c
RBAR_CAP_CONTROL_ENCODEDBAR5	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [4:0]  RBAR_CAP_CONTROL_ENCODEDBAR5 = 5'h00,$/;"	c
RBAR_CAP_INDEX0	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [2:0]  RBAR_CAP_INDEX0 = 3'h0,$/;"	c
RBAR_CAP_INDEX0	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [2:0]  RBAR_CAP_INDEX0 = 3'h0,$/;"	c
RBAR_CAP_INDEX1	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [2:0]   RBAR_CAP_INDEX1 = 3'h0,$/;"	c
RBAR_CAP_INDEX2	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [2:0]  RBAR_CAP_INDEX2 = 3'h0,$/;"	c
RBAR_CAP_INDEX2	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [2:0]  RBAR_CAP_INDEX2 = 3'h0,$/;"	c
RBAR_CAP_INDEX3	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [2:0]   RBAR_CAP_INDEX3 = 3'h0,$/;"	c
RBAR_CAP_INDEX4	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [2:0]  RBAR_CAP_INDEX4 = 3'h0,$/;"	c
RBAR_CAP_INDEX4	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [2:0]  RBAR_CAP_INDEX4 = 3'h0,$/;"	c
RBAR_CAP_INDEX5	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [2:0]   RBAR_CAP_INDEX5 = 3'h0,$/;"	c
RBAR_CAP_NEXTPTR	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [11:0]  RBAR_CAP_NEXTPTR = 12'h000,$/;"	c
RBAR_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [11:0] RBAR_CAP_NEXTPTR = 12'h000,$/;"	c
RBAR_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [11:0] RBAR_CAP_NEXTPTR = 12'h000,$/;"	c
RBAR_CAP_SUP0	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  RBAR_CAP_SUP0 = 32'h00001,$/;"	c
RBAR_CAP_SUP0	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] RBAR_CAP_SUP0 = 32'h00000000,$/;"	c
RBAR_CAP_SUP0	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] RBAR_CAP_SUP0 = 32'h00000000,$/;"	c
RBAR_CAP_SUP2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  RBAR_CAP_SUP2 = 32'h00001,$/;"	c
RBAR_CAP_SUP2	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] RBAR_CAP_SUP2 = 32'h00000000,$/;"	c
RBAR_CAP_SUP2	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] RBAR_CAP_SUP2 = 32'h00000000,$/;"	c
RBAR_CAP_SUP4	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  RBAR_CAP_SUP4 = 32'h00001,$/;"	c
RBAR_CAP_SUP4	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] RBAR_CAP_SUP4 = 32'h00000000,$/;"	c
RBAR_CAP_SUP4	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] RBAR_CAP_SUP4 = 32'h00000000,$/;"	c
RBAR_CAP_VERSION	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [3:0]  RBAR_CAP_VERSION = 4'h1,$/;"	c
RBAR_CAP_VERSION	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [3:0]  RBAR_CAP_VERSION = 4'h1,$/;"	c
RBAR_NUM	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [2:0]   RBAR_NUM = 3'h0,$/;"	c
RCV_MSG_IF	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         RCV_MSG_IF = "TRUE",$/;"	c
RCV_MSG_IF	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     RCV_MSG_IF = "TRUE",$/;"	c
READ_BUF	linux-software/driver/common.h	/^} READ_BUF;$/;"	t	typeref:struct:_READ_BUF
RECRC_CHK_TRIM	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         RECRC_CHK_TRIM = "FALSE",$/;"	c
RECRC_CHK_TRIM	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        RECRC_CHK_TRIM = "FALSE",$/;"	c
RECRC_CHK_TRIM	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        RECRC_CHK_TRIM = "FALSE",$/;"	c
REF_CLK_FREQ	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  parameter REF_CLK_FREQ        = 0,     \/\/ 0 - 100 MHz, 1 - 125 MHz, 2 - 250 MHz$/;"	c
REM_WIDTH	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         REM_WIDTH  = (C_DATA_WIDTH == 128) ? 2 : 1,$/;"	c
REM_WIDTH	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        REM_WIDTH = (C_DATA_WIDTH == 128) ? 2 : 1,$/;"	c
ROC_WIDTH	src/ip/pcie_7x_0_sim_netlist.v	/^    parameter ROC_WIDTH = 100000;$/;"	c
ROOT_CAP_CRS_SW_VISIBILITY	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         ROOT_CAP_CRS_SW_VISIBILITY = "FALSE",$/;"	c
RP_AUTO_SPD	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [1:0]   RP_AUTO_SPD = 2'h1,$/;"	c
RP_AUTO_SPD	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [1:0]  RP_AUTO_SPD = 2'h1,$/;"	c
RP_AUTO_SPD	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [1:0]  RP_AUTO_SPD = 2'h1,$/;"	c
RST_CLK	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    input                           RST_CLK,$/;"	p
RST_CLK	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input                           RST_CLK,$/;"	p
RST_CPLLLOCK	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_CPLLLOCK,$/;"	p
RST_CPLLPD	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    output                          RST_CPLLPD,$/;"	p
RST_CPLLRESET	src/ip/pcie_7x_0_sim_netlist.v	/^  input RST_CPLLRESET;$/;"	p
RST_CPLLRESET	src/ip/pcie_7x_0_sim_netlist.v	/^  output RST_CPLLRESET;$/;"	p
RST_CPLLRESET	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RST_CPLLRESET;$/;"	n
RST_CPLLRESET	src/ip/source/pcie_7x_0_pipe_reset.v	/^    output                          RST_CPLLRESET,$/;"	p
RST_DCLK	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    input                           RST_DCLK,$/;"	p
RST_DCLK	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input                           RST_DCLK,$/;"	p
RST_DCLK_RESET	src/ip/pcie_7x_0_sim_netlist.v	/^  input RST_DCLK_RESET;$/;"	p
RST_DCLK_RESET	src/ip/pcie_7x_0_sim_netlist.v	/^  output RST_DCLK_RESET;$/;"	p
RST_DCLK_RESET	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RST_DCLK_RESET;$/;"	n
RST_DRP_DONE	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_DRP_DONE,$/;"	p
RST_DRP_DONE	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_DRP_DONE,$/;"	p
RST_DRP_START0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RST_DRP_START0;$/;"	n
RST_DRP_X16X20_MODE0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RST_DRP_X16X20_MODE0;$/;"	n
RST_FSM	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    output      [ 4:0]              RST_FSM$/;"	p
RST_FSM	src/ip/source/pcie_7x_0_pipe_reset.v	/^    output      [4:0]               RST_FSM$/;"	p
RST_GTRESET	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    output                          RST_GTRESET,$/;"	p
RST_GTRESET	src/ip/source/pcie_7x_0_pipe_reset.v	/^    output                          RST_GTRESET,$/;"	p
RST_IDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  input RST_IDLE;$/;"	p
RST_IDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RST_IDLE;$/;"	n
RST_MMCM_LOCK	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input                           RST_MMCM_LOCK,$/;"	p
RST_PHYSTATUS	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]RST_PHYSTATUS;$/;"	p
RST_PHYSTATUS	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]RST_PHYSTATUS;$/;"	n
RST_PHYSTATUS	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_PHYSTATUS,$/;"	p
RST_PLLLOCK	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    input                           RST_PLLLOCK,$/;"	p
RST_RATE_IDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]RST_RATE_IDLE;$/;"	p
RST_RATE_IDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]RST_RATE_IDLE;$/;"	p
RST_RATE_IDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]RST_RATE_IDLE;$/;"	n
RST_RATE_IDLE	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_RATE_IDLE,$/;"	p
RST_RESETDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]RST_RESETDONE;$/;"	p
RST_RESETDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]RST_RESETDONE;$/;"	n
RST_RESETDONE	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_RESETDONE,$/;"	p
RST_RXCDRLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]RST_RXCDRLOCK;$/;"	p
RST_RXCDRLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]RST_RXCDRLOCK;$/;"	n
RST_RXCDRLOCK	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_RXCDRLOCK,$/;"	p
RST_RXUSRCLK_RESET	src/ip/pcie_7x_0_sim_netlist.v	/^  input RST_RXUSRCLK_RESET;$/;"	p
RST_RXUSRCLK_RESET	src/ip/pcie_7x_0_sim_netlist.v	/^  output RST_RXUSRCLK_RESET;$/;"	p
RST_RXUSRCLK_RESET	src/ip/pcie_7x_0_sim_netlist.v	/^  wire RST_RXUSRCLK_RESET;$/;"	n
RST_RXUSRCLK_RESET	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    output                          RST_RXUSRCLK_RESET,$/;"	p
RST_RXUSRCLK_RESET	src/ip/source/pcie_7x_0_pipe_reset.v	/^    output                          RST_RXUSRCLK_RESET,$/;"	p
RST_TXSYNC_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]RST_TXSYNC_DONE;$/;"	p
RST_TXSYNC_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]RST_TXSYNC_DONE;$/;"	n
RST_TXSYNC_DONE	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_TXSYNC_DONE,$/;"	p
RST_TXSYNC_START	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    output                          RST_TXSYNC_START,$/;"	p
RST_TXSYNC_START	src/ip/source/pcie_7x_0_pipe_reset.v	/^    output                          RST_TXSYNC_START,$/;"	p
RXCHBONDO	src/ip/pcie_7x_0_sim_netlist.v	/^  input [4:0]RXCHBONDO;$/;"	p
RXCHBONDO	src/ip/pcie_7x_0_sim_netlist.v	/^  output [4:0]RXCHBONDO;$/;"	p
RXCHBONDO	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]RXCHBONDO;$/;"	n
RXEQSCAN_ADAPT_DONE	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    output              RXEQSCAN_ADAPT_DONE$/;"	p
RXEQSCAN_CONTROL	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    input       [ 1:0]  RXEQSCAN_CONTROL,   $/;"	p
RXEQSCAN_FS	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    input       [ 5:0]  RXEQSCAN_FS,$/;"	p
RXEQSCAN_NEW_TXCOEFF_DONE	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    output              RXEQSCAN_NEW_TXCOEFF_DONE,$/;"	p
RXEQSCAN_PRESET_DONE	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    output              RXEQSCAN_PRESET_DONE,$/;"	p
RXEQSCAN_PRESET_VALID	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    input               RXEQSCAN_PRESET_VALID,$/;"	p
RXEQSCAN_TXCOEFF	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    input       [17:0]  RXEQSCAN_TXCOEFF,$/;"	p
RXRATE	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]RXRATE;$/;"	p
RXRATE	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]RXRATE;$/;"	p
RXRATE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]RXRATE;$/;"	n
RXSYSCLKSEL	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]RXSYSCLKSEL;$/;"	p
RXSYSCLKSEL	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]RXSYSCLKSEL;$/;"	p
RXSYSCLKSEL	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]RXSYSCLKSEL;$/;"	n
RXVALID_MAX	src/ip/source/pcie_7x_0_pipe_user.v	/^    parameter RXVALID_MAX      = 4'd15,                     \/\/ RXVALID max count$/;"	c
RevId	linux-software/driver/common.h	/^  u32 RevId : 8, rsv0 : 22, DmaC : 1, rsv1 : 1; \/\/ msb$/;"	m	struct:_STATUS_FLDS
Run	linux-software/test/get-acq-data.c	/^int Run = 1;$/;"	v
S	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]S;$/;"	p
S	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]S;$/;"	p
S	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]S;$/;"	n
SAMPLE	linux-software/include/esther-trigger.h	/^} SAMPLE;$/;"	t	typeref:struct:_SAMPLE
SELECT_DLL_IF	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        SELECT_DLL_IF = "FALSE",$/;"	c
SELECT_DLL_IF	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        SELECT_DLL_IF = "FALSE",$/;"	c
SHAPI_MOD_DMA_HREGS	linux-software/driver/common.h	/^} SHAPI_MOD_DMA_HREGS;$/;"	t	typeref:struct:_SHAPI_MOD_DMA_HREGS
SHARED_LOGIC_IN_CORE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SHARED_LOGIC_IN_CORE = "FALSE",$/;"	c
SIM_VERSION	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SIM_VERSION = "1.0",$/;"	c
SLOT_CAP_ATT_BUTTON_PRESENT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SLOT_CAP_ATT_BUTTON_PRESENT = "FALSE",$/;"	c
SLOT_CAP_ATT_BUTTON_PRESENT	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        SLOT_CAP_ATT_BUTTON_PRESENT = "FALSE",$/;"	c
SLOT_CAP_ATT_BUTTON_PRESENT	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        SLOT_CAP_ATT_BUTTON_PRESENT = "FALSE",$/;"	c
SLOT_CAP_ELEC_INTERLOCK_PRESENT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SLOT_CAP_ELEC_INTERLOCK_PRESENT = "FALSE",$/;"	c
SLOT_CAP_ELEC_INTERLOCK_PRESENT	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        SLOT_CAP_ELEC_INTERLOCK_PRESENT = "FALSE",$/;"	c
SLOT_CAP_ELEC_INTERLOCK_PRESENT	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        SLOT_CAP_ELEC_INTERLOCK_PRESENT = "FALSE",$/;"	c
SLOT_CAP_HOTPLUG_SURPRISE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SLOT_CAP_HOTPLUG_SURPRISE = "FALSE",$/;"	c
SLOT_CAP_HOTPLUG_SURPRISE	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        SLOT_CAP_HOTPLUG_SURPRISE = "FALSE",$/;"	c
SLOT_CAP_HOTPLUG_SURPRISE	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        SLOT_CAP_HOTPLUG_SURPRISE = "FALSE",$/;"	c
SLOT_CAP_NO_CMD_COMPLETED_SUPPORT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SLOT_CAP_NO_CMD_COMPLETED_SUPPORT = "FALSE",$/;"	c
SLOT_CAP_NO_CMD_COMPLETED_SUPPORT	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        SLOT_CAP_NO_CMD_COMPLETED_SUPPORT = "FALSE",$/;"	c
SLOT_CAP_NO_CMD_COMPLETED_SUPPORT	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        SLOT_CAP_NO_CMD_COMPLETED_SUPPORT = "FALSE",$/;"	c
SLOT_CAP_POWER_CONTROLLER_PRESENT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SLOT_CAP_POWER_CONTROLLER_PRESENT = "FALSE",$/;"	c
SLOT_CAP_POWER_CONTROLLER_PRESENT	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        SLOT_CAP_POWER_CONTROLLER_PRESENT = "FALSE",$/;"	c
SLOT_CAP_POWER_CONTROLLER_PRESENT	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        SLOT_CAP_POWER_CONTROLLER_PRESENT = "FALSE",$/;"	c
SLOT_CAP_SLOT_POWER_LIMIT_SCALE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SLOT_CAP_SLOT_POWER_LIMIT_SCALE = 0,$/;"	c
SLOT_CAP_SLOT_POWER_LIMIT_VALUE	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  SLOT_CAP_SLOT_POWER_LIMIT_VALUE = 8'h00,$/;"	c
SLOT_CAP_SLOT_POWER_LIMIT_VALUE	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  SLOT_CAP_SLOT_POWER_LIMIT_VALUE = 8'h00,$/;"	c
SPARE_BYTE0	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   SPARE_BYTE0 = 8'h00,$/;"	c
SPARE_BYTE0	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  SPARE_BYTE0 = 8'h00,$/;"	c
SPARE_BYTE0	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  SPARE_BYTE0 = 8'h00,$/;"	c
SPARE_BYTE2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   SPARE_BYTE2 = 8'h00,$/;"	c
SPARE_BYTE2	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  SPARE_BYTE2 = 8'h00,$/;"	c
SPARE_BYTE2	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  SPARE_BYTE2 = 8'h00,$/;"	c
SPARE_WORD0	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  SPARE_WORD0 = 32'h00000000,$/;"	c
SPARE_WORD0	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] SPARE_WORD0 = 32'h00000000,$/;"	c
SPARE_WORD0	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] SPARE_WORD0 = 32'h00000000,$/;"	c
SPARE_WORD2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  SPARE_WORD2 = 32'h00000000,$/;"	c
SPARE_WORD2	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] SPARE_WORD2 = 32'h00000000,$/;"	c
SPARE_WORD2	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] SPARE_WORD2 = 32'h00000000,$/;"	c
SR	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]SR;$/;"	p
SR	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]SR;$/;"	n
SS	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]SS;$/;"	p
SS	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]SS;$/;"	p
SS	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]SS;$/;"	n
SSL_MESSAGE_AUTO	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        SSL_MESSAGE_AUTO = "FALSE",$/;"	c
SSL_MESSAGE_AUTO	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        SSL_MESSAGE_AUTO = "FALSE",$/;"	c
STATUS_FLDS	linux-software/driver/common.h	/^} STATUS_FLDS;$/;"	t	typeref:struct:_STATUS_FLDS
STATUS_REG	linux-software/driver/common.h	/^} STATUS_REG;$/;"	t	typeref:struct:_STATUS_REG
STrg	linux-software/driver/common.h	/^          STrg : 1, \/\/  off 24$/;"	m	struct:_COMMAND_REG::__anon2::__anon3
SYNC_ACTIVE_LANE	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_ACTIVE_LANE,$/;"	p
SYNC_FSM_TX	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output    [ 5:0]    SYNC_FSM_TX,$/;"	p
SYNC_GEN3	src/ip/pcie_7x_0_sim_netlist.v	/^  input SYNC_GEN3;$/;"	p
SYNC_GEN3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_GEN3;$/;"	n
SYNC_RATE_IDLE	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_RATE_IDLE,$/;"	p
SYNC_RXCDRLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  input SYNC_RXCDRLOCK;$/;"	p
SYNC_RXCDRLOCK	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_RXCDRLOCK;$/;"	n
SYNC_RXDDIEN	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_RXDDIEN,$/;"	p
SYNC_RXDLYSRESET	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_RXDLYSRESET,$/;"	p
SYNC_RXDLYSRESETDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  input SYNC_RXDLYSRESETDONE;$/;"	p
SYNC_RXDLYSRESETDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_RXDLYSRESETDONE;$/;"	n
SYNC_RXELECIDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  input SYNC_RXELECIDLE;$/;"	p
SYNC_RXELECIDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  output SYNC_RXELECIDLE;$/;"	p
SYNC_RXELECIDLE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_RXELECIDLE;$/;"	n
SYNC_RXELECIDLE	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_RXELECIDLE,$/;"	p
SYNC_RXPHALIGNDONE_M	src/ip/pcie_7x_0_sim_netlist.v	/^  input SYNC_RXPHALIGNDONE_M;$/;"	p
SYNC_RXPHALIGNDONE_M	src/ip/pcie_7x_0_sim_netlist.v	/^  output SYNC_RXPHALIGNDONE_M;$/;"	p
SYNC_RXPHALIGNDONE_M	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_RXPHALIGNDONE_M;$/;"	n
SYNC_RXPHALIGNDONE_M	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_RXPHALIGNDONE_M,$/;"	p
SYNC_RXPHALIGNDONE_S	src/ip/pcie_7x_0_sim_netlist.v	/^  input SYNC_RXPHALIGNDONE_S;$/;"	p
SYNC_RXPHALIGNDONE_S	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_RXPHALIGNDONE_S;$/;"	n
SYNC_RXPHALIGNEN	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_RXPHALIGNEN,$/;"	p
SYNC_RXSYNC_DONE	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_RXSYNC_DONE,$/;"	p
SYNC_RXSYNC_DONEM_IN	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_RXSYNC_DONEM_IN,$/;"	p
SYNC_RXSYNC_START	src/ip/pcie_7x_0_sim_netlist.v	/^  input SYNC_RXSYNC_START;$/;"	p
SYNC_RXSYNC_START	src/ip/pcie_7x_0_sim_netlist.v	/^  output SYNC_RXSYNC_START;$/;"	p
SYNC_RXSYNC_START	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_RXSYNC_START;$/;"	n
SYNC_RXSYNC_START	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_RXSYNC_START,$/;"	p
SYNC_SLAVE	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_SLAVE,$/;"	p
SYNC_TXDLYBYPASS	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_TXDLYBYPASS,  $/;"	p
SYNC_TXDLYEN	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_TXDLYEN,   $/;"	p
SYNC_TXDLYSRESETDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  input SYNC_TXDLYSRESETDONE;$/;"	p
SYNC_TXDLYSRESETDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_TXDLYSRESETDONE;$/;"	n
SYNC_TXPHALIGNDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  input SYNC_TXPHALIGNDONE;$/;"	p
SYNC_TXPHALIGNDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output SYNC_TXPHALIGNDONE;$/;"	p
SYNC_TXPHALIGNDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_TXPHALIGNDONE;$/;"	n
SYNC_TXPHALIGNDONE	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_TXPHALIGNDONE,$/;"	p
SYNC_TXPHALIGNEN	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_TXPHALIGNEN,  $/;"	p
SYNC_TXPHDLYRESET	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_TXPHDLYRESET,$/;"	p
SYNC_TXPHINITDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  input SYNC_TXPHINITDONE;$/;"	p
SYNC_TXPHINITDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output SYNC_TXPHINITDONE;$/;"	p
SYNC_TXPHINITDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_TXPHINITDONE;$/;"	n
SYNC_TXPHINITDONE	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_TXPHINITDONE,   $/;"	p
SYNC_TXSYNC_START	src/ip/pcie_7x_0_sim_netlist.v	/^  input SYNC_TXSYNC_START;$/;"	p
SYNC_TXSYNC_START	src/ip/pcie_7x_0_sim_netlist.v	/^  output SYNC_TXSYNC_START;$/;"	p
SYNC_TXSYNC_START	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_TXSYNC_START;$/;"	n
SYNC_TXSYNC_START0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_TXSYNC_START0;$/;"	n
SYNC_TXSYNC_START00_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_TXSYNC_START00_out;$/;"	n
SYNC_TXSYNC_START010_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_TXSYNC_START010_out;$/;"	n
SYNC_TXSYNC_START05_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire SYNC_TXSYNC_START05_out;$/;"	n
TARGET	linux-software/driver/Makefile	/^TARGET := $(DRIVER_NAME).ko$/;"	m
TCQ	src/hdl/pcie/PIO.v	/^  parameter TCQ        = 1$/;"	c
TCQ	src/hdl/pcie/PIO_EP.v	/^  parameter TCQ        = 1$/;"	c
TCQ	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  parameter TCQ = 1$/;"	c
TCQ	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    parameter TCQ = 1$/;"	c
TCQ	src/hdl/pcie/PIO_RX_ENGINE.v	/^  parameter TCQ = 1,$/;"	c
TCQ	src/hdl/pcie/PIO_TO_CTRL.v	/^  parameter TCQ = 1$/;"	c
TCQ	src/hdl/pcie/pcie_app_7x.v	/^  parameter TCQ        = 1$/;"	c
TCQ	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  parameter TCQ = 1,                      \/\/ Clock to Q time$/;"	c
TCQ	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  parameter TCQ = 1,                      \/\/ Clock to Q time$/;"	c
TCQ	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  parameter TCQ = 1,                      \/\/ Clock to Q time$/;"	c
TCQ	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  parameter TCQ = 1,                      \/\/ Clock to Q time$/;"	c
TCQ	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  parameter TCQ = 1,                      \/\/ Clock to Q time$/;"	c
TCQ	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               TCQ                     = 1           \/\/synthesis warning solved: parameter declaration becomes local$/;"	c
TECRC_EP_INV	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TECRC_EP_INV = "FALSE",$/;"	c
TL_RBYPASS	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TL_RBYPASS = "FALSE",$/;"	c
TL_RBYPASS	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        TL_RBYPASS = "FALSE",$/;"	c
TL_RBYPASS	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        TL_RBYPASS = "FALSE",$/;"	c
TL_RX_RAM_RADDR_LATENCY	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TL_RX_RAM_RADDR_LATENCY = 0,$/;"	c
TL_RX_RAM_RADDR_LATENCY	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  parameter TL_RX_RAM_RADDR_LATENCY   = 1,             \/\/ BRAM Read Address Latency (Receive)$/;"	c
TL_RX_RAM_RDATA_LATENCY	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TL_RX_RAM_RDATA_LATENCY = 2,$/;"	c
TL_RX_RAM_WRITE_LATENCY	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  parameter TL_RX_RAM_WRITE_LATENCY   = 1              \/\/ BRAM Write Latency (Receive)$/;"	c
TL_TFC_DISABLE	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        TL_TFC_DISABLE = "FALSE",$/;"	c
TL_TFC_DISABLE	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        TL_TFC_DISABLE = "FALSE",$/;"	c
TL_TX_CHECKS_DISABLE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TL_TX_CHECKS_DISABLE = "FALSE",$/;"	c
TL_TX_RAM_RADDR_LATENCY	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TL_TX_RAM_RADDR_LATENCY = 0,$/;"	c
TL_TX_RAM_RADDR_LATENCY	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  parameter TL_TX_RAM_RADDR_LATENCY   = 1,             \/\/ BRAM Read Address Latency (Transmit)$/;"	c
TL_TX_RAM_WRITE_LATENCY	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  parameter TL_TX_RAM_WRITE_LATENCY   = 1,             \/\/ BRAM Write Latency (Transmit)$/;"	c
TOC_WIDTH	src/ip/pcie_7x_0_sim_netlist.v	/^    parameter TOC_WIDTH = 0;$/;"	c
TRANSCEIVER_CTRL_STATUS_PORTS	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     TRANSCEIVER_CTRL_STATUS_PORTS = "FALSE",$/;"	c
TRN_DW	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        TRN_DW = "FALSE",$/;"	c
TRN_DW	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        TRN_DW = "FALSE",$/;"	c
TRN_NP_FC	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TRN_NP_FC = "TRUE",$/;"	c
TXDATA_WAIT_MAX	src/ip/source/pcie_7x_0_pipe_rate.v	/^    parameter TXDATA_WAIT_MAX   = 4'd15                     \/\/ TXDATA wait max$/;"	c
TXMAINCURSOR	src/ip/pcie_7x_0_sim_netlist.v	/^  input [6:0]TXMAINCURSOR;$/;"	p
TXMAINCURSOR	src/ip/pcie_7x_0_sim_netlist.v	/^  output [6:0]TXMAINCURSOR;$/;"	p
TXMAINCURSOR	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [6:0]TXMAINCURSOR;$/;"	n
TXPOSTCURSOR	src/ip/pcie_7x_0_sim_netlist.v	/^  input [4:0]TXPOSTCURSOR;$/;"	p
TXPOSTCURSOR	src/ip/pcie_7x_0_sim_netlist.v	/^  output [4:0]TXPOSTCURSOR;$/;"	p
TXPOSTCURSOR	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]TXPOSTCURSOR;$/;"	n
TXPRECURSOR	src/ip/pcie_7x_0_sim_netlist.v	/^  input [4:0]TXPRECURSOR;$/;"	p
TXPRECURSOR	src/ip/pcie_7x_0_sim_netlist.v	/^  output [4:0]TXPRECURSOR;$/;"	p
TXPRECURSOR	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]TXPRECURSOR;$/;"	n
TX_MARGIN_FULL_0	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter TX_MARGIN_FULL_0              = 7'b1001111,   \/\/ 1000 mV$/;"	c
TX_MARGIN_FULL_0	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter TX_MARGIN_FULL_0              = 7'b1001111,                          \/\/ 1000 mV$/;"	c
TX_MARGIN_FULL_1	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TX_MARGIN_FULL_1  = 7'b1001110,$/;"	c
TX_MARGIN_FULL_1	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               TX_MARGIN_FULL_1        = 7'b1001110, \/\/ 950 mV$/;"	c
TX_MARGIN_FULL_2	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter TX_MARGIN_FULL_2              = 7'b1001101,   \/\/ 900 mV$/;"	c
TX_MARGIN_FULL_2	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter TX_MARGIN_FULL_2              = 7'b1001101,                          \/\/ 900 mV$/;"	c
TX_MARGIN_FULL_3	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TX_MARGIN_FULL_3  = 7'b1001100,$/;"	c
TX_MARGIN_FULL_3	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               TX_MARGIN_FULL_3        = 7'b1001100, \/\/ 850 mV$/;"	c
TX_MARGIN_FULL_4	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter TX_MARGIN_FULL_4              = 7'b1000011,   \/\/ 400 mV$/;"	c
TX_MARGIN_FULL_4	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter TX_MARGIN_FULL_4              = 7'b1000011,                          \/\/ 400 mV$/;"	c
TX_MARGIN_LOW_0	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TX_MARGIN_LOW_0   = 7'b1000101,$/;"	c
TX_MARGIN_LOW_0	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               TX_MARGIN_LOW_0         = 7'b1000101, \/\/ 500 mV$/;"	c
TX_MARGIN_LOW_1	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter TX_MARGIN_LOW_1               = 7'b1000110 ,  \/\/ 450 mV$/;"	c
TX_MARGIN_LOW_1	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter TX_MARGIN_LOW_1               = 7'b1000110 ,                          \/\/ 450 mV$/;"	c
TX_MARGIN_LOW_2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TX_MARGIN_LOW_2   = 7'b1000011,$/;"	c
TX_MARGIN_LOW_2	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               TX_MARGIN_LOW_2         = 7'b1000011, \/\/ 400 mV$/;"	c
TX_MARGIN_LOW_3	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter TX_MARGIN_LOW_3               = 7'b1000010 ,  \/\/ 350 mV$/;"	c
TX_MARGIN_LOW_3	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter TX_MARGIN_LOW_3               = 7'b1000010 ,                          \/\/ 350 mV$/;"	c
TX_MARGIN_LOW_4	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TX_MARGIN_LOW_4   = 7'b1000000,$/;"	c
TX_MARGIN_LOW_4	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               TX_MARGIN_LOW_4         = 7'b1000000,   $/;"	c
UPCONFIG_CAPABLE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         UPCONFIG_CAPABLE = "TRUE",$/;"	c
UPCONFIG_CAPABLE	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        UPCONFIG_CAPABLE = "TRUE",$/;"	c
UPCONFIG_CAPABLE	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        UPCONFIG_CAPABLE = "TRUE",$/;"	c
UR_ATOMIC	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         UR_ATOMIC = "FALSE",$/;"	c
UR_ATOMIC	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        UR_ATOMIC = "TRUE",$/;"	c
UR_ATOMIC	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        UR_ATOMIC = "TRUE",$/;"	c
UR_INV_REQ	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        UR_INV_REQ = "TRUE",$/;"	c
UR_INV_REQ	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        UR_INV_REQ = "TRUE",$/;"	c
UR_PRS_RESPONSE	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         UR_PRS_RESPONSE = "TRUE",$/;"	c
USER_ACTIVE_LANE	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_ACTIVE_LANE,$/;"	p
USER_CLK	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  input               USER_CLK,$/;"	p
USER_CLK2_DIV2	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         USER_CLK2_DIV2 = "FALSE",$/;"	c
USER_CLK2_DIV2	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               USER_CLK2_DIV2          = "FALSE",    \/\/ "FALSE" => user_clk2 = user_clk$/;"	c
USER_CLK2_DIV2	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        USER_CLK2_DIV2 = "FALSE",$/;"	c
USER_CLK2_DIV2	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        USER_CLK2_DIV2 = "FALSE",$/;"	c
USER_EYESCANRESET	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_EYESCANRESET,             $/;"	p
USER_OOBCLK	src/ip/pcie_7x_0_sim_netlist.v	/^  input USER_OOBCLK;$/;"	p
USER_OOBCLK	src/ip/pcie_7x_0_sim_netlist.v	/^  output USER_OOBCLK;$/;"	p
USER_OOBCLK	src/ip/pcie_7x_0_sim_netlist.v	/^  wire USER_OOBCLK;$/;"	n
USER_OOBCLK_IN	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_OOBCLK_IN,$/;"	p
USER_PHYSTATUS_IN	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_PHYSTATUS_IN,$/;"	p
USER_PHYSTATUS_RST	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_PHYSTATUS_RST,$/;"	p
USER_RATE_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  input USER_RATE_DONE;$/;"	p
USER_RATE_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output USER_RATE_DONE;$/;"	p
USER_RATE_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire USER_RATE_DONE;$/;"	n
USER_RATE_GEN3	src/ip/pcie_7x_0_sim_netlist.v	/^  input USER_RATE_GEN3;$/;"	p
USER_RATE_GEN3	src/ip/pcie_7x_0_sim_netlist.v	/^  output USER_RATE_GEN3;$/;"	p
USER_RATE_GEN3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire USER_RATE_GEN3;$/;"	n
USER_RATE_IDLE	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RATE_IDLE,$/;"	p
USER_RATE_RXSYNC	src/ip/pcie_7x_0_sim_netlist.v	/^  input USER_RATE_RXSYNC;$/;"	p
USER_RATE_RXSYNC	src/ip/pcie_7x_0_sim_netlist.v	/^  output USER_RATE_RXSYNC;$/;"	p
USER_RATE_RXSYNC	src/ip/pcie_7x_0_sim_netlist.v	/^  wire USER_RATE_RXSYNC;$/;"	n
USER_RESETOVRD	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_RESETOVRD,$/;"	p
USER_RESETOVRD_DONE	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_RESETOVRD_DONE,            $/;"	p
USER_RESETOVRD_START	src/ip/pcie_7x_0_sim_netlist.v	/^  input USER_RESETOVRD_START;$/;"	p
USER_RESETOVRD_START	src/ip/pcie_7x_0_sim_netlist.v	/^  output USER_RESETOVRD_START;$/;"	p
USER_RESETOVRD_START	src/ip/pcie_7x_0_sim_netlist.v	/^  wire USER_RESETOVRD_START;$/;"	n
USER_RESETOVRD_START	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RESETOVRD_START,$/;"	p
USER_RST_IDLE	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RST_IDLE,$/;"	p
USER_RXCDRFREQRESET	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_RXCDRFREQRESET,           $/;"	p
USER_RXCHARISK	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  output  [1:0]       USER_RXCHARISK,$/;"	p
USER_RXEQ_ADAPT_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  input USER_RXEQ_ADAPT_DONE;$/;"	p
USER_RXEQ_ADAPT_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output USER_RXEQ_ADAPT_DONE;$/;"	p
USER_RXEQ_ADAPT_DONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire USER_RXEQ_ADAPT_DONE;$/;"	n
USER_RXEQ_ADAPT_DONE	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RXEQ_ADAPT_DONE,$/;"	p
USER_RXPCSRESET	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_RXPCSRESET,                            $/;"	p
USER_RXPMARESET	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_RXPMARESET,                           $/;"	p
USER_RXRESETDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  input USER_RXRESETDONE;$/;"	p
USER_RXRESETDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output USER_RXRESETDONE;$/;"	p
USER_RXRESETDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire USER_RXRESETDONE;$/;"	n
USER_RXRESETDONE	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RXRESETDONE,$/;"	p
USER_RXUSRCLK_RST_N	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RXUSRCLK_RST_N,$/;"	p
USER_RXVALID	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  output              USER_RXVALID,$/;"	p
USER_RXVALID_IN	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RXVALID_IN,$/;"	p
USER_RXVALID_OUT	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_RXVALID_OUT,$/;"	p
USER_RX_CONVERGE	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_RX_CONVERGE $/;"	p
USER_RX_STATUS	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  output  [ 2:0]      USER_RX_STATUS,$/;"	p
USER_TXCOMPLIANCE	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_TXCOMPLIANCE,$/;"	p
USER_TXRESETDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  input USER_TXRESETDONE;$/;"	p
USER_TXRESETDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  output USER_TXRESETDONE;$/;"	p
USER_TXRESETDONE	src/ip/pcie_7x_0_sim_netlist.v	/^  wire USER_TXRESETDONE;$/;"	n
USER_TXUSRCLK	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_TXUSRCLK,$/;"	p
USE_RID_PINS	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         USE_RID_PINS = "FALSE",$/;"	c
USE_RID_PINS	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        USE_RID_PINS = "FALSE",$/;"	c
USE_RID_PINS	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        USE_RID_PINS = "FALSE",$/;"	c
VC0_RX_RAM_LIMIT	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [12:0]  VC0_RX_RAM_LIMIT = 13'h7FF,$/;"	c
VC0_RX_RAM_LIMIT	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [12:0] VC0_RX_RAM_LIMIT = 13'h03FF,$/;"	c
VC0_RX_RAM_LIMIT	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [12:0] VC0_RX_RAM_LIMIT = 13'h03FF,$/;"	c
VC0_TOTAL_CREDITS_CH	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         VC0_TOTAL_CREDITS_CH = 36,$/;"	c
VC0_TOTAL_CREDITS_NPD	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         VC0_TOTAL_CREDITS_NPD = 24,$/;"	c
VC0_TOTAL_CREDITS_PH	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         VC0_TOTAL_CREDITS_PH = 32,$/;"	c
VC0_TX_LASTPACKET	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  parameter VC0_TX_LASTPACKET         = 31,            \/\/ Number of Packets in Transmit$/;"	c
VC_BASE_PTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [11:0] VC_BASE_PTR = 12'h10C,$/;"	c
VC_BASE_PTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [11:0] VC_BASE_PTR = 12'h10C,$/;"	c
VC_CAP_NEXTPTR	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [11:0]  VC_CAP_NEXTPTR = 12'h000,$/;"	c
VC_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [11:0] VC_CAP_NEXTPTR = 12'h000,$/;"	c
VC_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [11:0] VC_CAP_NEXTPTR = 12'h000,$/;"	c
VC_CAP_REJECT_SNOOP_TRANSACTIONS	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         VC_CAP_REJECT_SNOOP_TRANSACTIONS = "FALSE",$/;"	c
VC_CAP_REJECT_SNOOP_TRANSACTIONS	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        VC_CAP_REJECT_SNOOP_TRANSACTIONS = "FALSE",$/;"	c
VC_CAP_REJECT_SNOOP_TRANSACTIONS	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        VC_CAP_REJECT_SNOOP_TRANSACTIONS = "FALSE",$/;"	c
VC_CAP_VERSION	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [3:0]   VC_CAP_VERSION = 4'h1,$/;"	c
VMEM_FLAGS	linux-software/include/esther-trigger.h	69;"	d
VMEM_FLAGS	linux-software/include/esther-trigger.h	71;"	d
VSEC_BASE_PTR	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [11:0]  VSEC_BASE_PTR = 12'h000,$/;"	c
VSEC_BASE_PTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [11:0] VSEC_BASE_PTR = 12'h128,$/;"	c
VSEC_BASE_PTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [11:0] VSEC_BASE_PTR = 12'h128,$/;"	c
VSEC_CAP_HDR_LENGTH	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [11:0]  VSEC_CAP_HDR_LENGTH = 12'h018,$/;"	c
VSEC_CAP_HDR_LENGTH	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [11:0] VSEC_CAP_HDR_LENGTH = 12'h018,$/;"	c
VSEC_CAP_HDR_LENGTH	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [11:0] VSEC_CAP_HDR_LENGTH = 12'h018,$/;"	c
VSEC_CAP_ID	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [15:0]  VSEC_CAP_ID = 16'h000B,$/;"	c
VSEC_CAP_ID	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [15:0] VSEC_CAP_ID = 16'h000B,$/;"	c
VSEC_CAP_ID	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [15:0] VSEC_CAP_ID = 16'h000B,$/;"	c
VSEC_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [11:0] VSEC_CAP_NEXTPTR = 12'h140,$/;"	c
VSEC_CAP_NEXTPTR	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [11:0] VSEC_CAP_NEXTPTR = 12'h140,$/;"	c
VSEC_CAP_ON	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         VSEC_CAP_ON = "FALSE",$/;"	c
VSEC_CAP_VERSION	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [3:0]   VSEC_CAP_VERSION = 4'h1,$/;"	c
VSEC_CAP_VERSION	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [3:0]  VSEC_CAP_VERSION = 4'h1,$/;"	c
VSEC_CAP_VERSION	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [3:0]  VSEC_CAP_VERSION = 4'h1,$/;"	c
WIDTH	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^    parameter WIDTH = 0                                     \/\/ supported WIDTH's : 4, 9, 18, 36 - uses RAMB36$/;"	c
_ATCA_PCI_V2_LIB_H_	linux-software/include/atca-v2-pcie-lib.h	30;"	d
_BAR_STRUCT	linux-software/driver/common.h	/^typedef struct _BAR_STRUCT {$/;"	s
_COMMAND_REG	linux-software/driver/common.h	/^typedef struct _COMMAND_REG {$/;"	s
_DMA_BUF	linux-software/driver/common.h	/^typedef struct _DMA_BUF {$/;"	s
_DMA_CURR_BUFF	linux-software/driver/common.h	/^typedef struct _DMA_CURR_BUFF {$/;"	s
_DMA_PCKT	linux-software/include/esther-trigger.h	/^typedef struct _DMA_PCKT {$/;"	s
_DMA_STRUCT	linux-software/driver/common.h	/^typedef struct _DMA_STRUCT {$/;"	s
_DRIVER_COMMON_H	linux-software/driver/common.h	6;"	d
_ESTHER_TRG_IOCTL_H_	linux-software/include/esther-trigger-ioctl.h	8;"	d
_ESTHER_TRIGGER_PCIE_H_	linux-software/include/esther-trigger.h	21;"	d
_GNU_SOURCE	linux-software/test/atca-v2-pcie-lib.c	31;"	d	file:
_PCIE_DEV	linux-software/driver/common.h	/^typedef struct _PCIE_DEV {$/;"	s
_PCIE_SHAPI_HREGS	linux-software/driver/common.h	/^typedef struct _PCIE_SHAPI_HREGS {$/;"	s
_READ_BUF	linux-software/driver/common.h	/^typedef struct _READ_BUF {$/;"	s
_SAMPLE	linux-software/include/esther-trigger.h	/^typedef struct _SAMPLE {$/;"	s
_SHAPI_MOD_DMA_HREGS	linux-software/driver/common.h	/^typedef struct _SHAPI_MOD_DMA_HREGS {$/;"	s
_STATUS_FLDS	linux-software/driver/common.h	/^typedef struct _STATUS_FLDS {$/;"	s
_STATUS_REG	linux-software/driver/common.h	/^typedef struct _STATUS_REG {$/;"	s
__XPM_FIFO__	src/hdl/pcie/pci_dma_engine.v	/^`define __XPM_FIFO__$/;"	c
__this_module	linux-software/driver/esther_trg.mod.c	/^__visible struct module __this_module$/;"	v	typeref:struct:module
__used	linux-software/driver/esther_trg.mod.c	/^__used$/;"	v	file:
__used	linux-software/driver/esther_trg.mod.c	/^__used$/;"	v	typeref:struct:____versions	file:
_bridge_mmap	linux-software/driver/esther-trigger-drv.c	/^int _bridge_mmap(struct file *filp, struct vm_area_struct *vma) {$/;"	f
_dmach0_mmap	linux-software/driver/esther-trigger-drv.c	/^int _dmach0_mmap(struct file *filp, struct vm_area_struct *vma) {$/;"	f
_dmach0_open	linux-software/driver/esther-trigger-drv.c	/^int _dmach0_open(struct inode *inode, struct file *filp) {$/;"	f
_dmach0_release	linux-software/driver/esther-trigger-drv.c	/^int _dmach0_release(struct inode *inode, struct file *filp) {$/;"	f
_irq_handler	linux-software/driver/esther-trigger-drv.c	/^static irqreturn_t _irq_handler(int irq, void *dev_id) {$/;"	f	file:
_pcie_exit	linux-software/driver/esther-trigger-drv.c	/^module_exit(_pcie_exit);$/;"	v
_pcie_exit	linux-software/driver/esther-trigger-drv.c	/^static void _pcie_exit(void) {$/;"	f	file:
_pcie_init	linux-software/driver/esther-trigger-drv.c	/^module_init(_pcie_init);$/;"	v
_pcie_init	linux-software/driver/esther-trigger-drv.c	/^static int __init _pcie_init(void) {$/;"	f	file:
_pcie_open	linux-software/driver/esther-trigger-drv.c	/^int _pcie_open(struct inode *inode, struct file *filp) {$/;"	f
_pcie_pci	linux-software/driver/esther-trigger-drv.c	/^static struct pci_driver _pcie_pci = {$/;"	v	typeref:struct:pci_driver	file:
_pcie_read	linux-software/driver/esther-trigger-drv.c	/^ssize_t _pcie_read(struct file *filp, char *buf, size_t count, loff_t *f_pos) {$/;"	f
_pcie_release	linux-software/driver/esther-trigger-drv.c	/^int _pcie_release(struct inode *inode, struct file *filp) {$/;"	f
_pcie_write	linux-software/driver/esther-trigger-drv.c	/^ssize_t _pcie_write(struct file *file, const char *buf, size_t count,$/;"	f
_probe	linux-software/driver/esther-trigger-drv.c	/^int _probe(struct pci_dev *pdev, const struct pci_device_id *id) {$/;"	f
_remove	linux-software/driver/esther-trigger-drv.c	/^void _remove(struct pci_dev *pdev) {$/;"	f
_reserved1	linux-software/driver/common.h	/^  volatile u32 _reserved1[2];      \/*Offset 0x38 - 0x40 na *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
_reserved2	linux-software/driver/common.h	/^  volatile u32 _reserved2[11];     \/* Offset 0x54 na *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
_reserved3	linux-software/driver/common.h	/^  volatile u32 _reserved3[7];      \/* Offset 0xA4 na *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
_unlocked_ioctl	linux-software/driver/unlocked-ioctl.c	/^long _unlocked_ioctl(struct file *filp, unsigned int cmd, unsigned long arg) {$/;"	f
a_rd_a_i_0	src/hdl/pcie/EP_MEM.v	/^    input  [08:00]    a_rd_a_i_0;$/;"	p
a_rd_a_i_1	src/hdl/pcie/EP_MEM.v	/^    input  [08:00]    a_rd_a_i_1;$/;"	p
a_rd_a_i_2	src/hdl/pcie/EP_MEM.v	/^    input  [08:00]    a_rd_a_i_2;$/;"	p
a_rd_a_i_3	src/hdl/pcie/EP_MEM.v	/^    input  [08:00]    a_rd_a_i_3;$/;"	p
a_rd_d_o_0	src/hdl/pcie/EP_MEM.v	/^    output [31:00]    a_rd_d_o_0;$/;"	p
a_rd_d_o_1	src/hdl/pcie/EP_MEM.v	/^    output [31:00]    a_rd_d_o_1;$/;"	p
a_rd_d_o_2	src/hdl/pcie/EP_MEM.v	/^    output [31:00]    a_rd_d_o_2;$/;"	p
a_rd_d_o_3	src/hdl/pcie/EP_MEM.v	/^    output [31:00]    a_rd_d_o_3;$/;"	p
a_rd_en_i_0	src/hdl/pcie/EP_MEM.v	/^    input             a_rd_en_i_0;$/;"	p
a_rd_en_i_1	src/hdl/pcie/EP_MEM.v	/^    input             a_rd_en_i_1;$/;"	p
a_rd_en_i_2	src/hdl/pcie/EP_MEM.v	/^    input             a_rd_en_i_2;$/;"	p
a_rd_en_i_3	src/hdl/pcie/EP_MEM.v	/^    input             a_rd_en_i_3;$/;"	p
adapt_done	src/ip/pcie_7x_0_sim_netlist.v	/^  wire adapt_done;$/;"	n
adapt_done	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    reg                 adapt_done       =  1'd0;$/;"	r
adapt_done_cnt	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    reg                 adapt_done_cnt = 1'd0;$/;"	r
adapt_done_cnt_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire adapt_done_cnt_i_1__0_n_0;$/;"	n
adapt_done_cnt_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire adapt_done_cnt_i_1__1_n_0;$/;"	n
adapt_done_cnt_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire adapt_done_cnt_i_1__2_n_0;$/;"	n
adapt_done_cnt_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire adapt_done_cnt_i_1_n_0;$/;"	n
adapt_done_cnt_i_2__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire adapt_done_cnt_i_2__0_n_0;$/;"	n
adapt_done_cnt_i_2__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire adapt_done_cnt_i_2__1_n_0;$/;"	n
adapt_done_cnt_i_2__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire adapt_done_cnt_i_2__2_n_0;$/;"	n
adapt_done_cnt_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire adapt_done_cnt_i_2_n_0;$/;"	n
adapt_done_cnt_reg_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire adapt_done_cnt_reg_n_0;$/;"	n
adc_data	src/hdl/pcie/PIO.v	/^   input   [63:0] adc_data,$/;"	p
adc_data	src/hdl/system_top.v	/^  wire    [31:0] adc_data[0:N_ADC_CHANNELS-1]; \/\/ array of  32-bit registers;$/;"	n
adc_data_b	src/hdl/trigger_gen.v	/^    input [31:0] adc_data_b,$/;"	p
adc_data_clk	src/hdl/pcie/PIO.v	/^   input   adc_data_clk$/;"	p
adc_data_clk	src/hdl/pcie/pci_dma_engine.v	/^    input           adc_data_clk, 	\/\/I - clk_100$/;"	p
adc_data_d	src/hdl/trigger_gen.v	/^    input [31:0] adc_data_d,$/;"	p
adc_data_en	src/hdl/pcie/PIO_EP.v	/^  input   adc_data_en,$/;"	p
adc_data_en	src/hdl/pcie/pcie_app_7x.v	/^   input   adc_data_en,$/;"	p
adc_data_en	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  input   adc_data_en,$/;"	p
adc_data_first	src/hdl/trigger_gen.v	/^	 input [ADC_DATA_WIDTH-1:0] adc_data_first;$/;"	p
adc_data_second	src/hdl/trigger_gen.v	/^	 input [ADC_DATA_WIDTH-1:0] adc_data_second;$/;"	p
adc_dma_data_en	src/hdl/system_top.v	/^    wire  adc_dma_data_en = adc_enable[0] && trigger0_i; \/\/&& adc_valid[0] Write DMA FIFO only after trigger 0 $/;"	n
adc_dma_data_i	src/hdl/system_top.v	/^    wire [63:0] adc_dma_data_i;$/;"	n
adc_enable	src/hdl/system_top.v	/^  wire    [N_ADC_CHANNELS-1:0] adc_enable;$/;"	n
adc_enable_a	src/hdl/trigger_gen.v	/^    input adc_enable_a,$/;"	p
adc_enable_c	src/hdl/trigger_gen.v	/^    input adc_enable_c,$/;"	p
adc_valid	src/hdl/system_top.v	/^  wire    [N_ADC_CHANNELS-1:0] adc_valid;$/;"	n
adc_valid_b	src/hdl/trigger_gen.v	/^    input adc_valid_b,$/;"	p
adc_valid_d	src/hdl/trigger_gen.v	/^    input adc_valid_d,$/;"	p
addr	src/ip/source/pcie_7x_0_qpll_drp.v	/^    reg         [ 7:0]  addr    =  8'd0;$/;"	r
addr_hw	linux-software/driver/common.h	/^  dma_addr_t addr_hw;$/;"	m	struct:_DMA_BUF
addr_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]addr_reg;$/;"	n
addr_reg	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    reg         [ 8:0]  addr_reg =  9'd0;$/;"	r
addr_reg	src/ip/source/pcie_7x_0_pipe_drp.v	/^    reg         [ 8:0]  addr_reg =  9'd0;$/;"	r
addr_v	linux-software/driver/common.h	/^  void *addr_v;$/;"	m	struct:_DMA_BUF
all_phystatus_rst	src/ip/source/pcie_7x_0_gt_top.v	/^  wire                               all_phystatus_rst;$/;"	n
atca_mimo_v2_stop_acq	linux-software/test/atca-v2-pcie-lib.c	/^int atca_mimo_v2_stop_acq(int fd) {$/;"	f
atomic_lower	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    wire atomic_lower   = ((&m_axis_rx_tdata[91:90]) && m_axis_rx_tdata[94]);$/;"	n
atomic_upper	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    wire atomic_upper   = ((&m_axis_rx_tdata[27:26]) && m_axis_rx_tdata[30]);$/;"	n
axi_DW_1	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^    wire   axi_DW_1    = reg_tkeep[7];$/;"	n
axi_DW_2	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^    wire   axi_DW_2    = reg_tkeep[11];$/;"	n
axi_DW_3	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^    wire   axi_DW_3    = reg_tkeep[15];$/;"	n
axi_beat_live	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^wire                    axi_beat_live  = s_axis_tx_tvalid && s_axis_tx_tready;$/;"	n
axi_end_packet	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^wire                    axi_end_packet = axi_beat_live && s_axis_tx_tlast;$/;"	n
axi_in_packet	src/ip/pcie_7x_0_sim_netlist.v	/^  wire axi_in_packet;$/;"	n
axi_in_packet	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^reg                     axi_in_packet;$/;"	r
axi_in_packet_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire axi_in_packet_i_1_n_0;$/;"	n
axi_in_pkt	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       axi_in_pkt;$/;"	n
axi_pkt_ending	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       axi_pkt_ending;$/;"	n
axi_throttled	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       axi_throttled;$/;"	n
axi_thrtl_ok	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       axi_thrtl_ok;$/;"	n
b_rd_d_o_0	src/hdl/pcie/EP_MEM.v	/^    output [31:00]    b_rd_d_o_0;$/;"	p
b_rd_d_o_1	src/hdl/pcie/EP_MEM.v	/^    output [31:00]    b_rd_d_o_1;$/;"	p
b_rd_d_o_2	src/hdl/pcie/EP_MEM.v	/^    output [31:00]    b_rd_d_o_2;$/;"	p
b_rd_d_o_3	src/hdl/pcie/EP_MEM.v	/^    output [31:00]    b_rd_d_o_3;$/;"	p
b_rd_en_i_0	src/hdl/pcie/EP_MEM.v	/^    input             b_rd_en_i_0;$/;"	p
b_rd_en_i_1	src/hdl/pcie/EP_MEM.v	/^    input             b_rd_en_i_1;$/;"	p
b_rd_en_i_2	src/hdl/pcie/EP_MEM.v	/^    input             b_rd_en_i_2;$/;"	p
b_rd_en_i_3	src/hdl/pcie/EP_MEM.v	/^    input             b_rd_en_i_3;$/;"	p
b_wr_a_i_0	src/hdl/pcie/EP_MEM.v	/^    input  [08:00]    b_wr_a_i_0;$/;"	p
b_wr_a_i_1	src/hdl/pcie/EP_MEM.v	/^    input  [08:00]    b_wr_a_i_1;$/;"	p
b_wr_a_i_2	src/hdl/pcie/EP_MEM.v	/^    input  [08:00]    b_wr_a_i_2;$/;"	p
b_wr_a_i_3	src/hdl/pcie/EP_MEM.v	/^    input  [08:00]    b_wr_a_i_3;$/;"	p
b_wr_d_i_0	src/hdl/pcie/EP_MEM.v	/^    input  [31:00]    b_wr_d_i_0;$/;"	p
b_wr_d_i_1	src/hdl/pcie/EP_MEM.v	/^    input  [31:00]    b_wr_d_i_1;$/;"	p
b_wr_d_i_2	src/hdl/pcie/EP_MEM.v	/^    input  [31:00]    b_wr_d_i_2;$/;"	p
b_wr_d_i_3	src/hdl/pcie/EP_MEM.v	/^    input  [31:00]    b_wr_d_i_3;$/;"	p
b_wr_en_i_0	src/hdl/pcie/EP_MEM.v	/^    input             b_wr_en_i_0;$/;"	p
b_wr_en_i_1	src/hdl/pcie/EP_MEM.v	/^    input             b_wr_en_i_1;$/;"	p
b_wr_en_i_2	src/hdl/pcie/EP_MEM.v	/^    input             b_wr_en_i_2;$/;"	p
b_wr_en_i_3	src/hdl/pcie/EP_MEM.v	/^    input             b_wr_en_i_3;$/;"	p
bar_1	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     bar_1 = "00000000",$/;"	c
bar_3	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     bar_3 = "00000000",$/;"	c
bar_5	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     bar_5 = "00000000",$/;"	c
bind_to_cpu	linux-software/test/atca-v2-pcie-lib.c	/^int bind_to_cpu(int core_id) {$/;"	f
bram_lat	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     bram_lat = "0",$/;"	c
bridge_reset_d	src/ip/source/pcie_7x_0_core_top.v	/^  reg                  bridge_reset_d;$/;"	r
bridge_reset_int	src/ip/pcie_7x_0_sim_netlist.v	/^  input bridge_reset_int;$/;"	p
bridge_reset_int	src/ip/pcie_7x_0_sim_netlist.v	/^  wire bridge_reset_int;$/;"	n
bridge_reset_int	src/ip/source/pcie_7x_0_core_top.v	/^  reg                  bridge_reset_int;$/;"	r
buf	linux-software/driver/common.h	/^  DMA_BUF buf[DMA_BUFFS];$/;"	m	struct:_DMA_STRUCT
buf	linux-software/driver/common.h	/^  u32 *buf; \/\/ assume that ADC data is 32bit wide$/;"	m	struct:_READ_BUF
buf_actv	linux-software/driver/common.h	/^  unsigned int buf_actv;$/;"	m	struct:_DMA_STRUCT
buf_size	linux-software/driver/common.h	/^  unsigned int buf_size;$/;"	m	struct:_DMA_STRUCT
byte_count	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    reg [11:0]              byte_count;$/;"	r
byte_count	src/hdl/pcie/PIO_TX_ENGINE.v	/^  reg [11:0]              byte_count;$/;"	r
c_aer_cap_multiheader	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_aer_cap_multiheader = "FALSE",$/;"	c
c_aer_cap_nextptr	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_aer_cap_nextptr = "000",$/;"	c
c_aer_cap_on	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_aer_cap_on = "FALSE",$/;"	c
c_component_name	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_component_name ="pcie_7x_v3_3_9",$/;"	c
c_cpl_infinite	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_cpl_infinite = "TRUE",$/;"	c
c_cpl_timeout_disable_sup	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_cpl_timeout_disable_sup = "FALSE",$/;"	c
c_cpl_timeout_ranges_sup	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_cpl_timeout_ranges_sup = "2",$/;"	c
c_d1_support	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_d1_support = "FALSE",$/;"	c
c_d2_support	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_d2_support = "FALSE",$/;"	c
c_dev_cap2_atomicop64_completer_supported	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dev_cap2_atomicop64_completer_supported = "FALSE",$/;"	c
c_dev_cap2_atomicop_routing_supported	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dev_cap2_atomicop_routing_supported = "FALSE",$/;"	c
c_dev_cap2_tph_completer_supported	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dev_cap2_tph_completer_supported = "00",$/;"	c
c_dev_port_type	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dev_port_type ="0",$/;"	c
c_disable_rx_poisoned_resp	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_disable_rx_poisoned_resp = "FALSE",$/;"	c
c_disable_tx_aspm_l0s	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_disable_tx_aspm_l0s = "0",$/;"	c
c_dll_lnk_actv_cap	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dll_lnk_actv_cap = "FALSE",$/;"	c
c_dsi_bool	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dsi_bool = "FALSE",$/;"	c
c_dsn_cap_enabled	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dsn_cap_enabled = "TRUE",$/;"	c
c_dsn_next_ptr	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dsn_next_ptr = "000",$/;"	c
c_external_clocking	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_external_clocking = "TRUE",$/;"	c
c_fc_cpld	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_fc_cpld = "461",$/;"	c
c_fc_npd	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_fc_npd = "24",$/;"	c
c_fc_pd	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_fc_pd = "437",$/;"	c
c_hw_auton_spd_disable	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_hw_auton_spd_disable = "FALSE",$/;"	c
c_int_width	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_int_width = 64,$/;"	c
c_last_cfg_dw	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_last_cfg_dw = "10C",$/;"	c
c_ll_ack_timeout_function	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_ll_ack_timeout_function = "0",$/;"	c
c_ll_replay_timeout	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_ll_replay_timeout = "0000",$/;"	c
c_ll_replay_timeout_enable	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_ll_replay_timeout_enable = "FALSE",$/;"	c
c_msi	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_msi = "0",$/;"	c
c_msi_per_vctr_mask_cap	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_msi_per_vctr_mask_cap = "FALSE",$/;"	c
c_msix_next_ptr	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_msix_next_ptr = "00",$/;"	c
c_msix_pba_bir	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_msix_pba_bir = "0",$/;"	c
c_msix_table_bir	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_msix_table_bir = "0",$/;"	c
c_msix_table_size	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_msix_table_size = "000",$/;"	c
c_pci_cfg_space_addr	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_pci_cfg_space_addr = "3F",$/;"	c
c_pcie_dbg_ports	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_pcie_dbg_ports = "FALSE",$/;"	c
c_pcie_fast_config	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_pcie_fast_config = 0,$/;"	c
c_perf_level_high	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_perf_level_high = "TRUE",$/;"	c
c_pm_cap_next_ptr	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_pm_cap_next_ptr = "48",$/;"	c
c_pme_support	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_pme_support = "0F",$/;"	c
c_rbar_cap_control_encodedbar0	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_control_encodedbar0 = "00",$/;"	c
c_rbar_cap_control_encodedbar2	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_control_encodedbar2 = "00",$/;"	c
c_rbar_cap_control_encodedbar4	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_control_encodedbar4 = "00",$/;"	c
c_rbar_cap_index1	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_index1 = "0",$/;"	c
c_rbar_cap_index3	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_index3 = "0",$/;"	c
c_rbar_cap_index5	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_index5 = "0",$/;"	c
c_rbar_cap_nextptr	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_nextptr = "000",$/;"	c
c_rbar_cap_on	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_on = "FALSE",$/;"	c
c_rbar_cap_sup0	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_sup0 = "00001",$/;"	c
c_rbar_cap_sup2	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_sup2 = "00001",$/;"	c
c_rbar_cap_sup4	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_sup4 = "00001",$/;"	c
c_recrc_check	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_recrc_check = "0",$/;"	c
c_root_cap_crs	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_root_cap_crs = "FALSE",$/;"	c
c_rx_ram_limit	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rx_ram_limit = "7FF",$/;"	c
c_rx_rdata_lat	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rx_rdata_lat = "2",$/;"	c
c_silicon_rev	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_silicon_rev = "1",$/;"	c
c_slot_cap_attn_ind	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_slot_cap_attn_ind = "FALSE",$/;"	c
c_slot_cap_elec_interlock	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_slot_cap_elec_interlock = "FALSE",$/;"	c
c_slot_cap_hotplug_cap	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_slot_cap_hotplug_cap = "FALSE",$/;"	c
c_slot_cap_physical_slot_num	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_slot_cap_physical_slot_num = "0",$/;"	c
c_slot_cap_pwr_ind	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_slot_cap_pwr_ind = "FALSE",$/;"	c
c_slot_cap_pwr_limit_value	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_slot_cap_pwr_limit_value = "0",$/;"	c
c_tx_raddr_lat	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_tx_raddr_lat = "0",$/;"	c
c_tx_write_lat	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_tx_write_lat = "0",$/;"	c
c_upconfig_capable	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_upconfig_capable = "TRUE",$/;"	c
c_upstream_facing	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_upstream_facing ="TRUE",$/;"	c
c_ur_atomic	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_ur_atomic = "FALSE",$/;"	c
c_ur_inv_req	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_ur_inv_req = "TRUE",$/;"	c
c_vc_cap_enabled	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_vc_cap_enabled = "FALSE",$/;"	c
c_vc_cap_reject_snoop	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_vc_cap_reject_snoop = "FALSE",$/;"	c
c_vsec_base_ptr	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_vsec_base_ptr = "000",$/;"	c
c_xlnx_ref_board	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_xlnx_ref_board = "NONE",$/;"	c
cap_ver	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     cap_ver = "2",$/;"	c
cdev	linux-software/driver/common.h	/^  struct cdev cdev;     \/* linux char device structure   *\/$/;"	m	struct:_PCIE_DEV	typeref:struct:_PCIE_DEV::cdev
cfg_aer_ecrc_check_en	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_aer_ecrc_check_en,$/;"	p
cfg_aer_ecrc_check_en	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_aer_ecrc_check_en;$/;"	p
cfg_aer_ecrc_check_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_aer_ecrc_check_en;$/;"	n
cfg_aer_ecrc_check_en	src/ip/pcie_7x_0_stub.v	/^  output cfg_aer_ecrc_check_en;$/;"	p
cfg_aer_ecrc_gen_en	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_aer_ecrc_gen_en;$/;"	p
cfg_aer_ecrc_gen_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_aer_ecrc_gen_en;$/;"	n
cfg_aer_ecrc_gen_en	src/ip/pcie_7x_0_stub.v	/^  output cfg_aer_ecrc_gen_en;$/;"	p
cfg_aer_ecrc_gen_en	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_aer_ecrc_gen_en,$/;"	p
cfg_aer_interrupt_msgnum	src/hdl/pcie/pcie_7x_0_support.v	/^  input   [4:0]                               cfg_aer_interrupt_msgnum,$/;"	p
cfg_aer_interrupt_msgnum	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire   [4:0]                                cfg_aer_interrupt_msgnum;$/;"	n
cfg_aer_interrupt_msgnum	src/ip/pcie_7x_0_sim_netlist.v	/^  input [4:0]cfg_aer_interrupt_msgnum;$/;"	p
cfg_aer_interrupt_msgnum	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]cfg_aer_interrupt_msgnum;$/;"	n
cfg_aer_interrupt_msgnum	src/ip/pcie_7x_0_stub.v	/^  input [4:0]cfg_aer_interrupt_msgnum;$/;"	p
cfg_aer_rooterr_corr_err_received	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_aer_rooterr_corr_err_received,$/;"	p
cfg_aer_rooterr_corr_err_received	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_aer_rooterr_corr_err_received;$/;"	p
cfg_aer_rooterr_corr_err_received	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_aer_rooterr_corr_err_received;$/;"	n
cfg_aer_rooterr_corr_err_received	src/ip/pcie_7x_0_stub.v	/^  output cfg_aer_rooterr_corr_err_received;$/;"	p
cfg_aer_rooterr_corr_err_received	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_aer_rooterr_corr_err_received,$/;"	p
cfg_aer_rooterr_corr_err_reporting_en	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_aer_rooterr_corr_err_reporting_en;$/;"	p
cfg_aer_rooterr_corr_err_reporting_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_aer_rooterr_corr_err_reporting_en;$/;"	n
cfg_aer_rooterr_corr_err_reporting_en	src/ip/pcie_7x_0_stub.v	/^  output cfg_aer_rooterr_corr_err_reporting_en;$/;"	p
cfg_aer_rooterr_fatal_err_received	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_aer_rooterr_fatal_err_received,$/;"	p
cfg_aer_rooterr_fatal_err_received	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_aer_rooterr_fatal_err_received;$/;"	p
cfg_aer_rooterr_fatal_err_received	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_aer_rooterr_fatal_err_received;$/;"	n
cfg_aer_rooterr_fatal_err_received	src/ip/pcie_7x_0_stub.v	/^  output cfg_aer_rooterr_fatal_err_received;$/;"	p
cfg_aer_rooterr_fatal_err_received	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_aer_rooterr_fatal_err_received,$/;"	p
cfg_aer_rooterr_fatal_err_reporting_en	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_aer_rooterr_fatal_err_reporting_en;$/;"	p
cfg_aer_rooterr_fatal_err_reporting_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_aer_rooterr_fatal_err_reporting_en;$/;"	n
cfg_aer_rooterr_fatal_err_reporting_en	src/ip/pcie_7x_0_stub.v	/^  output cfg_aer_rooterr_fatal_err_reporting_en;$/;"	p
cfg_aer_rooterr_non_fatal_err_received	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_aer_rooterr_non_fatal_err_received;$/;"	p
cfg_aer_rooterr_non_fatal_err_received	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_aer_rooterr_non_fatal_err_received;$/;"	n
cfg_aer_rooterr_non_fatal_err_received	src/ip/pcie_7x_0_stub.v	/^  output cfg_aer_rooterr_non_fatal_err_received;$/;"	p
cfg_aer_rooterr_non_fatal_err_reporting_en	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_aer_rooterr_non_fatal_err_reporting_en,$/;"	p
cfg_aer_rooterr_non_fatal_err_reporting_en	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_aer_rooterr_non_fatal_err_reporting_en;$/;"	p
cfg_aer_rooterr_non_fatal_err_reporting_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_aer_rooterr_non_fatal_err_reporting_en;$/;"	n
cfg_aer_rooterr_non_fatal_err_reporting_en	src/ip/pcie_7x_0_stub.v	/^  output cfg_aer_rooterr_non_fatal_err_reporting_en;$/;"	p
cfg_aer_rooterr_non_fatal_err_reporting_en	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_aer_rooterr_non_fatal_err_reporting_en,$/;"	p
cfg_bridge_serr_en	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_bridge_serr_en;$/;"	p
cfg_bridge_serr_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_bridge_serr_en;$/;"	n
cfg_bridge_serr_en	src/ip/pcie_7x_0_stub.v	/^  output cfg_bridge_serr_en;$/;"	p
cfg_bus_number	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [7:0]                             cfg_bus_number,$/;"	p
cfg_bus_number	src/hdl/pcie/pcie_app_7x.v	/^  input   [7:0]                 cfg_bus_number,$/;"	p
cfg_bus_number	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire   [7:0]                                cfg_bus_number;$/;"	n
cfg_bus_number	src/ip/pcie_7x_0_sim_netlist.v	/^  output [7:0]cfg_bus_number;$/;"	p
cfg_bus_number	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]cfg_bus_number;$/;"	n
cfg_bus_number	src/ip/pcie_7x_0_stub.v	/^  output [7:0]cfg_bus_number;$/;"	p
cfg_bus_number	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output       [7:0]   cfg_bus_number,$/;"	p
cfg_bus_number_d	src/ip/source/pcie_7x_0_pcie_top.v	/^  reg [7:0]            cfg_bus_number_d;$/;"	r
cfg_command	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [15:0]                            cfg_command,$/;"	p
cfg_command	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]cfg_command;$/;"	p
cfg_command	src/ip/pcie_7x_0_sim_netlist.v	/^  output [4:0]cfg_command;$/;"	p
cfg_command	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]cfg_command;$/;"	n
cfg_command	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]cfg_command;$/;"	n
cfg_command	src/ip/pcie_7x_0_stub.v	/^  output [15:0]cfg_command;$/;"	p
cfg_command	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output   [15:0]  cfg_command,$/;"	p
cfg_completer_id	src/hdl/pcie/PIO.v	/^  input [15:0]                  cfg_completer_id,$/;"	p
cfg_completer_id	src/hdl/pcie/pcie_app_7x.v	/^  wire [15:0] cfg_completer_id      = { cfg_bus_number, cfg_device_number, cfg_function_number };$/;"	n
cfg_dcommand	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [15:0]                            cfg_dcommand,$/;"	p
cfg_dcommand	src/ip/pcie_7x_0_sim_netlist.v	/^  output [14:0]cfg_dcommand;$/;"	p
cfg_dcommand	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]cfg_dcommand;$/;"	p
cfg_dcommand	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [14:0]cfg_dcommand;$/;"	n
cfg_dcommand	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]cfg_dcommand;$/;"	n
cfg_dcommand	src/ip/pcie_7x_0_stub.v	/^  output [15:0]cfg_dcommand;$/;"	p
cfg_dcommand	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output   [15:0]  cfg_dcommand,$/;"	p
cfg_dcommand2	src/ip/pcie_7x_0_sim_netlist.v	/^  output [11:0]cfg_dcommand2;$/;"	p
cfg_dcommand2	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]cfg_dcommand2;$/;"	p
cfg_dcommand2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:0]cfg_dcommand2;$/;"	n
cfg_dcommand2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]cfg_dcommand2;$/;"	n
cfg_dcommand2	src/ip/pcie_7x_0_stub.v	/^  output [15:0]cfg_dcommand2;$/;"	p
cfg_dev_id	src/ip/source/pcie_7x_0_core_top.v	/^  wire [15:0]          cfg_dev_id         = CFG_DEV_ID;$/;"	n
cfg_device_number	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire   [4:0]                                cfg_device_number;$/;"	n
cfg_device_number	src/ip/pcie_7x_0_sim_netlist.v	/^  output [4:0]cfg_device_number;$/;"	p
cfg_device_number	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]cfg_device_number;$/;"	n
cfg_device_number	src/ip/pcie_7x_0_stub.v	/^  output [4:0]cfg_device_number;$/;"	p
cfg_device_number_d	src/ip/source/pcie_7x_0_pcie_top.v	/^  reg [4:0]            cfg_device_number_d;$/;"	r
cfg_ds_bus_number	src/ip/pcie_7x_0_sim_netlist.v	/^  input [7:0]cfg_ds_bus_number;$/;"	p
cfg_ds_bus_number	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]cfg_ds_bus_number;$/;"	n
cfg_ds_bus_number	src/ip/pcie_7x_0_stub.v	/^  input [7:0]cfg_ds_bus_number;$/;"	p
cfg_ds_device_number	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [4:0]                             cfg_ds_device_number,$/;"	p
cfg_ds_device_number	src/ip/pcie_7x_0_sim_netlist.v	/^  input [4:0]cfg_ds_device_number;$/;"	p
cfg_ds_device_number	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]cfg_ds_device_number;$/;"	n
cfg_ds_device_number	src/ip/pcie_7x_0_stub.v	/^  input [4:0]cfg_ds_device_number;$/;"	p
cfg_ds_device_number	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input        [4:0]   cfg_ds_device_number,$/;"	p
cfg_ds_function_number	src/ip/pcie_7x_0_sim_netlist.v	/^  input [2:0]cfg_ds_function_number;$/;"	p
cfg_ds_function_number	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]cfg_ds_function_number;$/;"	n
cfg_ds_function_number	src/ip/pcie_7x_0_stub.v	/^  input [2:0]cfg_ds_function_number;$/;"	p
cfg_dsn	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire  [63:0]                                cfg_dsn;$/;"	n
cfg_dsn	src/ip/pcie_7x_0_sim_netlist.v	/^  input [63:0]cfg_dsn;$/;"	p
cfg_dsn	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [63:0]cfg_dsn;$/;"	n
cfg_dsn	src/ip/pcie_7x_0_stub.v	/^  input [63:0]cfg_dsn;$/;"	p
cfg_dsn	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input       [63:0]   cfg_dsn,$/;"	p
cfg_dstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]cfg_dstatus;$/;"	p
cfg_dstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]cfg_dstatus;$/;"	p
cfg_dstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]cfg_dstatus;$/;"	n
cfg_dstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]cfg_dstatus;$/;"	n
cfg_dstatus	src/ip/pcie_7x_0_stub.v	/^  output [15:0]cfg_dstatus;$/;"	p
cfg_err_acs	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_acs;$/;"	n
cfg_err_acs	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_acs;$/;"	p
cfg_err_acs	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_acs;$/;"	n
cfg_err_acs	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_acs;$/;"	p
cfg_err_aer_headerlog	src/hdl/pcie/pcie_app_7x.v	/^  output [127:0]                cfg_err_aer_headerlog,$/;"	p
cfg_err_aer_headerlog	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire [127:0]                                cfg_err_aer_headerlog;$/;"	n
cfg_err_aer_headerlog	src/ip/pcie_7x_0_sim_netlist.v	/^  input [127:0]cfg_err_aer_headerlog;$/;"	p
cfg_err_aer_headerlog	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [127:0]cfg_err_aer_headerlog;$/;"	n
cfg_err_aer_headerlog	src/ip/pcie_7x_0_stub.v	/^  input [127:0]cfg_err_aer_headerlog;$/;"	p
cfg_err_aer_headerlog	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input      [127:0]   cfg_err_aer_headerlog,$/;"	p
cfg_err_aer_headerlog_set	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_err_aer_headerlog_set;$/;"	p
cfg_err_aer_headerlog_set	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_aer_headerlog_set;$/;"	n
cfg_err_aer_headerlog_set	src/ip/pcie_7x_0_stub.v	/^  output cfg_err_aer_headerlog_set;$/;"	p
cfg_err_aer_headerlog_set	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_err_aer_headerlog_set,$/;"	p
cfg_err_aer_headerlog_set_n	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_aer_headerlog_set_n;$/;"	n
cfg_err_aer_headerlog_set_n	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 cfg_err_aer_headerlog_set_n;$/;"	n
cfg_err_atomic_egress_blocked	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_atomic_egress_blocked,$/;"	p
cfg_err_atomic_egress_blocked	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_atomic_egress_blocked;$/;"	n
cfg_err_atomic_egress_blocked	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_atomic_egress_blocked;$/;"	p
cfg_err_atomic_egress_blocked	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_atomic_egress_blocked;$/;"	n
cfg_err_atomic_egress_blocked	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_atomic_egress_blocked;$/;"	p
cfg_err_atomic_egress_blocked	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_atomic_egress_blocked,$/;"	p
cfg_err_cor	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_cor;$/;"	n
cfg_err_cor	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_cor;$/;"	p
cfg_err_cor	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_cor;$/;"	n
cfg_err_cor	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_cor;$/;"	p
cfg_err_cpl_abort	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_cpl_abort,$/;"	p
cfg_err_cpl_abort	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_cpl_abort;$/;"	n
cfg_err_cpl_abort	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_cpl_abort;$/;"	p
cfg_err_cpl_abort	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_cpl_abort;$/;"	n
cfg_err_cpl_abort	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_cpl_abort;$/;"	p
cfg_err_cpl_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_err_cpl_rdy;$/;"	p
cfg_err_cpl_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_cpl_rdy;$/;"	n
cfg_err_cpl_rdy	src/ip/pcie_7x_0_stub.v	/^  output cfg_err_cpl_rdy;$/;"	p
cfg_err_cpl_rdy_n	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_cpl_rdy_n;$/;"	n
cfg_err_cpl_rdy_n	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 cfg_err_cpl_rdy_n;$/;"	n
cfg_err_cpl_timeout	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_cpl_timeout,$/;"	p
cfg_err_cpl_timeout	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_cpl_timeout;$/;"	n
cfg_err_cpl_timeout	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_cpl_timeout;$/;"	p
cfg_err_cpl_timeout	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_cpl_timeout;$/;"	n
cfg_err_cpl_timeout	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_cpl_timeout;$/;"	p
cfg_err_cpl_unexpect	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_cpl_unexpect,$/;"	p
cfg_err_cpl_unexpect	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_cpl_unexpect;$/;"	n
cfg_err_cpl_unexpect	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_cpl_unexpect;$/;"	p
cfg_err_cpl_unexpect	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_cpl_unexpect;$/;"	n
cfg_err_cpl_unexpect	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_cpl_unexpect;$/;"	p
cfg_err_cpl_unexpect	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_cpl_unexpect,$/;"	p
cfg_err_ecrc	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_ecrc;$/;"	n
cfg_err_ecrc	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_ecrc;$/;"	p
cfg_err_ecrc	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_ecrc;$/;"	n
cfg_err_ecrc	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_ecrc;$/;"	p
cfg_err_internal_cor	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_internal_cor,$/;"	p
cfg_err_internal_cor	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_internal_cor;$/;"	n
cfg_err_internal_cor	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_internal_cor;$/;"	p
cfg_err_internal_cor	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_internal_cor;$/;"	n
cfg_err_internal_cor	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_internal_cor;$/;"	p
cfg_err_internal_uncor	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_internal_uncor,$/;"	p
cfg_err_internal_uncor	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_internal_uncor,$/;"	p
cfg_err_internal_uncor	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_internal_uncor;$/;"	n
cfg_err_internal_uncor	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_internal_uncor;$/;"	p
cfg_err_internal_uncor	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_internal_uncor;$/;"	n
cfg_err_internal_uncor	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_internal_uncor;$/;"	p
cfg_err_internal_uncor	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_internal_uncor,$/;"	p
cfg_err_locked	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_locked,$/;"	p
cfg_err_locked	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_locked,$/;"	p
cfg_err_locked	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_locked;$/;"	n
cfg_err_locked	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_locked;$/;"	p
cfg_err_locked	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_locked;$/;"	n
cfg_err_locked	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_locked;$/;"	p
cfg_err_locked	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_locked,$/;"	p
cfg_err_malformed	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_malformed,$/;"	p
cfg_err_malformed	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_malformed;$/;"	n
cfg_err_malformed	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_malformed;$/;"	p
cfg_err_malformed	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_malformed;$/;"	n
cfg_err_malformed	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_malformed;$/;"	p
cfg_err_malformed	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_malformed,$/;"	p
cfg_err_mc_blocked	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_mc_blocked,$/;"	p
cfg_err_mc_blocked	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_mc_blocked;$/;"	n
cfg_err_mc_blocked	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_mc_blocked;$/;"	p
cfg_err_mc_blocked	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_mc_blocked;$/;"	n
cfg_err_mc_blocked	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_mc_blocked;$/;"	p
cfg_err_norecovery	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_norecovery,$/;"	p
cfg_err_norecovery	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_norecovery;$/;"	n
cfg_err_norecovery	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_norecovery;$/;"	p
cfg_err_norecovery	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_norecovery;$/;"	n
cfg_err_norecovery	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_norecovery;$/;"	p
cfg_err_poisoned	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_poisoned,$/;"	p
cfg_err_poisoned	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_poisoned;$/;"	n
cfg_err_poisoned	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_poisoned;$/;"	p
cfg_err_poisoned	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_poisoned;$/;"	n
cfg_err_poisoned	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_poisoned;$/;"	p
cfg_err_poisoned	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_poisoned,$/;"	p
cfg_err_posted	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_posted,$/;"	p
cfg_err_posted	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_posted;$/;"	n
cfg_err_posted	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_posted;$/;"	p
cfg_err_posted	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_posted;$/;"	n
cfg_err_posted	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_posted;$/;"	p
cfg_err_posted	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_posted,$/;"	p
cfg_err_tlp_cpl_header	src/hdl/pcie/pcie_7x_0_support.v	/^  input   [47:0]                              cfg_err_tlp_cpl_header,$/;"	p
cfg_err_tlp_cpl_header	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire  [47:0]                                cfg_err_tlp_cpl_header;$/;"	n
cfg_err_tlp_cpl_header	src/ip/pcie_7x_0_sim_netlist.v	/^  input [47:0]cfg_err_tlp_cpl_header;$/;"	p
cfg_err_tlp_cpl_header	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [47:0]cfg_err_tlp_cpl_header;$/;"	n
cfg_err_tlp_cpl_header	src/ip/pcie_7x_0_stub.v	/^  input [47:0]cfg_err_tlp_cpl_header;$/;"	p
cfg_err_tlp_cpl_header	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input   [47:0]   cfg_err_tlp_cpl_header,$/;"	p
cfg_err_ur	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_ur,$/;"	p
cfg_err_ur	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_ur,$/;"	p
cfg_err_ur	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_err_ur;$/;"	n
cfg_err_ur	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_err_ur;$/;"	p
cfg_err_ur	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_err_ur;$/;"	n
cfg_err_ur	src/ip/pcie_7x_0_stub.v	/^  input cfg_err_ur;$/;"	p
cfg_err_ur	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_ur,$/;"	p
cfg_function_number	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [2:0]                             cfg_function_number,$/;"	p
cfg_function_number	src/hdl/pcie/pcie_app_7x.v	/^  input   [2:0]                 cfg_function_number,$/;"	p
cfg_function_number	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire   [2:0]                                cfg_function_number;$/;"	n
cfg_function_number	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]cfg_function_number;$/;"	p
cfg_function_number	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]cfg_function_number;$/;"	n
cfg_function_number	src/ip/pcie_7x_0_stub.v	/^  output [2:0]cfg_function_number;$/;"	p
cfg_function_number	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output       [2:0]   cfg_function_number,$/;"	p
cfg_function_number_d	src/ip/source/pcie_7x_0_pcie_top.v	/^  reg [2:0]            cfg_function_number_d;$/;"	r
cfg_interrupt	src/hdl/pcie/PIO_EP.v	/^  output                          cfg_interrupt,$/;"	p
cfg_interrupt	src/hdl/pcie/pci_dma_engine.v	/^    output        cfg_interrupt,$/;"	p
cfg_interrupt	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_interrupt;$/;"	n
cfg_interrupt	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_interrupt;$/;"	p
cfg_interrupt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_interrupt;$/;"	n
cfg_interrupt	src/ip/pcie_7x_0_stub.v	/^  input cfg_interrupt;$/;"	p
cfg_interrupt_assert	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_interrupt_assert,$/;"	p
cfg_interrupt_assert	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_interrupt_assert;$/;"	n
cfg_interrupt_assert	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_interrupt_assert;$/;"	p
cfg_interrupt_assert	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_interrupt_assert;$/;"	n
cfg_interrupt_assert	src/ip/pcie_7x_0_stub.v	/^  input cfg_interrupt_assert;$/;"	p
cfg_interrupt_di	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [7:0]                              cfg_interrupt_di,$/;"	p
cfg_interrupt_di	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire   [7:0]                                cfg_interrupt_di;$/;"	n
cfg_interrupt_di	src/ip/pcie_7x_0_sim_netlist.v	/^  input [7:0]cfg_interrupt_di;$/;"	p
cfg_interrupt_di	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]cfg_interrupt_di;$/;"	n
cfg_interrupt_di	src/ip/pcie_7x_0_stub.v	/^  input [7:0]cfg_interrupt_di;$/;"	p
cfg_interrupt_di	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input        [7:0]   cfg_interrupt_di,$/;"	p
cfg_interrupt_do	src/ip/pcie_7x_0_sim_netlist.v	/^  output [7:0]cfg_interrupt_do;$/;"	p
cfg_interrupt_do	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]cfg_interrupt_do;$/;"	n
cfg_interrupt_do	src/ip/pcie_7x_0_stub.v	/^  output [7:0]cfg_interrupt_do;$/;"	p
cfg_interrupt_mmenable	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [2:0]                              cfg_interrupt_mmenable,$/;"	p
cfg_interrupt_mmenable	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]cfg_interrupt_mmenable;$/;"	p
cfg_interrupt_mmenable	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]cfg_interrupt_mmenable;$/;"	n
cfg_interrupt_mmenable	src/ip/pcie_7x_0_stub.v	/^  output [2:0]cfg_interrupt_mmenable;$/;"	p
cfg_interrupt_mmenable	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output       [2:0]   cfg_interrupt_mmenable,$/;"	p
cfg_interrupt_msienable	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_interrupt_msienable;$/;"	p
cfg_interrupt_msienable	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_interrupt_msienable;$/;"	n
cfg_interrupt_msienable	src/ip/pcie_7x_0_stub.v	/^  output cfg_interrupt_msienable;$/;"	p
cfg_interrupt_msixenable	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_interrupt_msixenable,$/;"	p
cfg_interrupt_msixenable	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_interrupt_msixenable;$/;"	p
cfg_interrupt_msixenable	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_interrupt_msixenable;$/;"	n
cfg_interrupt_msixenable	src/ip/pcie_7x_0_stub.v	/^  output cfg_interrupt_msixenable;$/;"	p
cfg_interrupt_msixenable	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_interrupt_msixenable,$/;"	p
cfg_interrupt_msixfm	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_interrupt_msixfm;$/;"	p
cfg_interrupt_msixfm	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_interrupt_msixfm;$/;"	n
cfg_interrupt_msixfm	src/ip/pcie_7x_0_stub.v	/^  output cfg_interrupt_msixfm;$/;"	p
cfg_interrupt_rdy	src/hdl/pcie/PIO.v	/^  input                         cfg_interrupt_rdy,$/;"	p
cfg_interrupt_rdy	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_interrupt_rdy,$/;"	p
cfg_interrupt_rdy	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_interrupt_rdy;$/;"	n
cfg_interrupt_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_interrupt_rdy;$/;"	p
cfg_interrupt_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_interrupt_rdy;$/;"	n
cfg_interrupt_rdy	src/ip/pcie_7x_0_stub.v	/^  output cfg_interrupt_rdy;$/;"	p
cfg_interrupt_rdy	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_interrupt_rdy,$/;"	p
cfg_interrupt_rdy_n	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_interrupt_rdy_n;$/;"	n
cfg_interrupt_rdy_n	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 cfg_interrupt_rdy_n;$/;"	n
cfg_interrupt_stat	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_interrupt_stat,$/;"	p
cfg_interrupt_stat	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_interrupt_stat,$/;"	p
cfg_interrupt_stat	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_interrupt_stat;$/;"	n
cfg_interrupt_stat	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_interrupt_stat;$/;"	p
cfg_interrupt_stat	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_interrupt_stat;$/;"	n
cfg_interrupt_stat	src/ip/pcie_7x_0_stub.v	/^  input cfg_interrupt_stat;$/;"	p
cfg_interrupt_stat	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                cfg_interrupt_stat,$/;"	p
cfg_lcommand	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [15:0]                            cfg_lcommand,$/;"	p
cfg_lcommand	src/ip/pcie_7x_0_sim_netlist.v	/^  output [10:0]cfg_lcommand;$/;"	p
cfg_lcommand	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]cfg_lcommand;$/;"	p
cfg_lcommand	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [10:0]cfg_lcommand;$/;"	n
cfg_lcommand	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]cfg_lcommand;$/;"	n
cfg_lcommand	src/ip/pcie_7x_0_stub.v	/^  output [15:0]cfg_lcommand;$/;"	p
cfg_lcommand	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output   [15:0]  cfg_lcommand,$/;"	p
cfg_link_status_current_speed	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [1:0]          cfg_link_status_current_speed;$/;"	n
cfg_link_status_negotiated_width	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [3:0]          cfg_link_status_negotiated_width;$/;"	n
cfg_lstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]cfg_lstatus;$/;"	p
cfg_lstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  output [9:0]cfg_lstatus;$/;"	p
cfg_lstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]cfg_lstatus;$/;"	n
cfg_lstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [9:0]cfg_lstatus;$/;"	n
cfg_lstatus	src/ip/pcie_7x_0_stub.v	/^  output [15:0]cfg_lstatus;$/;"	p
cfg_mgmt_byte_en	src/hdl/pcie/pcie_app_7x.v	/^  output  [3:0]                 cfg_mgmt_byte_en,$/;"	p
cfg_mgmt_byte_en	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire   [3:0]                                cfg_mgmt_byte_en;$/;"	n
cfg_mgmt_byte_en	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]cfg_mgmt_byte_en;$/;"	p
cfg_mgmt_byte_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]cfg_mgmt_byte_en;$/;"	n
cfg_mgmt_byte_en	src/ip/pcie_7x_0_stub.v	/^  input [3:0]cfg_mgmt_byte_en;$/;"	p
cfg_mgmt_byte_en	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input    [3:0]   cfg_mgmt_byte_en,$/;"	p
cfg_mgmt_byte_en_n	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]cfg_mgmt_byte_en_n;$/;"	p
cfg_mgmt_byte_en_n	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]cfg_mgmt_byte_en_n;$/;"	n
cfg_mgmt_di	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [31:0]                             cfg_mgmt_di,$/;"	p
cfg_mgmt_di	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire  [31:0]                                cfg_mgmt_di;$/;"	n
cfg_mgmt_di	src/ip/pcie_7x_0_sim_netlist.v	/^  input [31:0]cfg_mgmt_di;$/;"	p
cfg_mgmt_di	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [31:0]cfg_mgmt_di;$/;"	n
cfg_mgmt_di	src/ip/pcie_7x_0_stub.v	/^  input [31:0]cfg_mgmt_di;$/;"	p
cfg_mgmt_do	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [31:0]                             cfg_mgmt_do,$/;"	p
cfg_mgmt_do	src/ip/pcie_7x_0_sim_netlist.v	/^  output [31:0]cfg_mgmt_do;$/;"	p
cfg_mgmt_do	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [31:0]cfg_mgmt_do;$/;"	n
cfg_mgmt_do	src/ip/pcie_7x_0_stub.v	/^  output [31:0]cfg_mgmt_do;$/;"	p
cfg_mgmt_dwaddr	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [9:0]                              cfg_mgmt_dwaddr,$/;"	p
cfg_mgmt_dwaddr	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire   [9:0]                                cfg_mgmt_dwaddr;$/;"	n
cfg_mgmt_dwaddr	src/ip/pcie_7x_0_sim_netlist.v	/^  input [9:0]cfg_mgmt_dwaddr;$/;"	p
cfg_mgmt_dwaddr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [9:0]cfg_mgmt_dwaddr;$/;"	n
cfg_mgmt_dwaddr	src/ip/pcie_7x_0_stub.v	/^  input [9:0]cfg_mgmt_dwaddr;$/;"	p
cfg_mgmt_rd_en	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_mgmt_rd_en,$/;"	p
cfg_mgmt_rd_en	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_mgmt_rd_en;$/;"	n
cfg_mgmt_rd_en	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_mgmt_rd_en;$/;"	p
cfg_mgmt_rd_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_mgmt_rd_en;$/;"	n
cfg_mgmt_rd_en	src/ip/pcie_7x_0_stub.v	/^  input cfg_mgmt_rd_en;$/;"	p
cfg_mgmt_rd_wr_done	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_mgmt_rd_wr_done;$/;"	p
cfg_mgmt_rd_wr_done	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_mgmt_rd_wr_done;$/;"	n
cfg_mgmt_rd_wr_done	src/ip/pcie_7x_0_stub.v	/^  output cfg_mgmt_rd_wr_done;$/;"	p
cfg_mgmt_rd_wr_done	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output           cfg_mgmt_rd_wr_done,$/;"	p
cfg_mgmt_rd_wr_done_n	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_mgmt_rd_wr_done_n;$/;"	n
cfg_mgmt_rd_wr_done_n	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 cfg_mgmt_rd_wr_done_n;$/;"	n
cfg_mgmt_wr_en	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_mgmt_wr_en,$/;"	p
cfg_mgmt_wr_en	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_mgmt_wr_en;$/;"	n
cfg_mgmt_wr_en	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_mgmt_wr_en;$/;"	p
cfg_mgmt_wr_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_mgmt_wr_en;$/;"	n
cfg_mgmt_wr_en	src/ip/pcie_7x_0_stub.v	/^  input cfg_mgmt_wr_en;$/;"	p
cfg_mgmt_wr_en	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_mgmt_wr_en,$/;"	p
cfg_mgmt_wr_readonly	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_mgmt_wr_readonly,$/;"	p
cfg_mgmt_wr_readonly	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_mgmt_wr_readonly;$/;"	n
cfg_mgmt_wr_readonly	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_mgmt_wr_readonly;$/;"	p
cfg_mgmt_wr_readonly	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_mgmt_wr_readonly;$/;"	n
cfg_mgmt_wr_readonly	src/ip/pcie_7x_0_stub.v	/^  input cfg_mgmt_wr_readonly;$/;"	p
cfg_mgmt_wr_readonly	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_mgmt_wr_readonly,$/;"	p
cfg_mgmt_wr_rw1c_as_rw	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_mgmt_wr_rw1c_as_rw,$/;"	p
cfg_mgmt_wr_rw1c_as_rw	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_mgmt_wr_rw1c_as_rw;$/;"	p
cfg_mgmt_wr_rw1c_as_rw	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_mgmt_wr_rw1c_as_rw;$/;"	n
cfg_mgmt_wr_rw1c_as_rw	src/ip/pcie_7x_0_stub.v	/^  input cfg_mgmt_wr_rw1c_as_rw;$/;"	p
cfg_mgmt_wr_rw1c_as_rw	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                cfg_mgmt_wr_rw1c_as_rw,$/;"	p
cfg_msg_data	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]cfg_msg_data;$/;"	p
cfg_msg_data	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]cfg_msg_data;$/;"	n
cfg_msg_data	src/ip/pcie_7x_0_stub.v	/^  output [15:0]cfg_msg_data;$/;"	p
cfg_msg_data	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [15:0]   cfg_msg_data,$/;"	p
cfg_msg_received	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received,$/;"	p
cfg_msg_received	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received;$/;"	p
cfg_msg_received	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received;$/;"	n
cfg_msg_received	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received;$/;"	p
cfg_msg_received	src/ip/source/pcie_7x_0_core_top.v	/^  output               cfg_msg_received,$/;"	p
cfg_msg_received_assert_int_a	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_assert_int_a;$/;"	p
cfg_msg_received_assert_int_a	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_assert_int_a;$/;"	n
cfg_msg_received_assert_int_a	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_assert_int_a;$/;"	p
cfg_msg_received_assert_int_a	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_assert_int_a,$/;"	p
cfg_msg_received_assert_int_b	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_assert_int_b,$/;"	p
cfg_msg_received_assert_int_b	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_assert_int_b;$/;"	p
cfg_msg_received_assert_int_b	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_assert_int_b;$/;"	n
cfg_msg_received_assert_int_b	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_assert_int_b;$/;"	p
cfg_msg_received_assert_int_c	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_assert_int_c;$/;"	p
cfg_msg_received_assert_int_c	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_assert_int_c;$/;"	n
cfg_msg_received_assert_int_c	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_assert_int_c;$/;"	p
cfg_msg_received_assert_int_c	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_assert_int_c,$/;"	p
cfg_msg_received_assert_int_d	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_assert_int_d,$/;"	p
cfg_msg_received_assert_int_d	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_assert_int_d;$/;"	p
cfg_msg_received_assert_int_d	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_assert_int_d;$/;"	n
cfg_msg_received_assert_int_d	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_assert_int_d;$/;"	p
cfg_msg_received_deassert_int_a	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_deassert_int_a;$/;"	p
cfg_msg_received_deassert_int_a	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_deassert_int_a;$/;"	n
cfg_msg_received_deassert_int_a	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_deassert_int_a;$/;"	p
cfg_msg_received_deassert_int_a	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_deassert_int_a,$/;"	p
cfg_msg_received_deassert_int_b	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_deassert_int_b,$/;"	p
cfg_msg_received_deassert_int_b	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_deassert_int_b;$/;"	p
cfg_msg_received_deassert_int_b	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_deassert_int_b;$/;"	n
cfg_msg_received_deassert_int_b	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_deassert_int_b;$/;"	p
cfg_msg_received_deassert_int_c	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_deassert_int_c;$/;"	p
cfg_msg_received_deassert_int_c	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_deassert_int_c;$/;"	n
cfg_msg_received_deassert_int_c	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_deassert_int_c;$/;"	p
cfg_msg_received_deassert_int_c	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_deassert_int_c,$/;"	p
cfg_msg_received_deassert_int_d	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_deassert_int_d,$/;"	p
cfg_msg_received_deassert_int_d	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_deassert_int_d;$/;"	p
cfg_msg_received_deassert_int_d	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_deassert_int_d;$/;"	n
cfg_msg_received_deassert_int_d	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_deassert_int_d;$/;"	p
cfg_msg_received_err_cor	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_err_cor,$/;"	p
cfg_msg_received_err_cor	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_err_cor;$/;"	p
cfg_msg_received_err_cor	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_err_cor;$/;"	n
cfg_msg_received_err_cor	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_err_cor;$/;"	p
cfg_msg_received_err_fatal	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_err_fatal,$/;"	p
cfg_msg_received_err_fatal	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_err_fatal;$/;"	p
cfg_msg_received_err_fatal	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_err_fatal;$/;"	n
cfg_msg_received_err_fatal	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_err_fatal;$/;"	p
cfg_msg_received_err_non_fatal	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_err_non_fatal;$/;"	p
cfg_msg_received_err_non_fatal	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_err_non_fatal;$/;"	n
cfg_msg_received_err_non_fatal	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_err_non_fatal;$/;"	p
cfg_msg_received_err_non_fatal	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_err_non_fatal,$/;"	p
cfg_msg_received_pm_as_nak	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_pm_as_nak,$/;"	p
cfg_msg_received_pm_as_nak	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_pm_as_nak;$/;"	p
cfg_msg_received_pm_as_nak	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_pm_as_nak;$/;"	n
cfg_msg_received_pm_as_nak	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_pm_as_nak;$/;"	p
cfg_msg_received_pm_as_nak	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_pm_as_nak,$/;"	p
cfg_msg_received_pm_pme	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_pm_pme;$/;"	p
cfg_msg_received_pm_pme	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_pm_pme;$/;"	n
cfg_msg_received_pm_pme	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_pm_pme;$/;"	p
cfg_msg_received_pm_pme	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_pm_pme,$/;"	p
cfg_msg_received_pme_to_ack	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_pme_to_ack,$/;"	p
cfg_msg_received_pme_to_ack	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_pme_to_ack;$/;"	p
cfg_msg_received_pme_to_ack	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_pme_to_ack;$/;"	n
cfg_msg_received_pme_to_ack	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_pme_to_ack;$/;"	p
cfg_msg_received_setslotpowerlimit	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_msg_received_setslotpowerlimit;$/;"	p
cfg_msg_received_setslotpowerlimit	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_msg_received_setslotpowerlimit;$/;"	n
cfg_msg_received_setslotpowerlimit	src/ip/pcie_7x_0_stub.v	/^  output cfg_msg_received_setslotpowerlimit;$/;"	p
cfg_pcie_link_state	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [2:0]                             cfg_pcie_link_state,$/;"	p
cfg_pcie_link_state	src/ip/pcie_7x_0_sim_netlist.v	/^  input [2:0]cfg_pcie_link_state;$/;"	p
cfg_pcie_link_state	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]cfg_pcie_link_state;$/;"	p
cfg_pcie_link_state	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]cfg_pcie_link_state;$/;"	n
cfg_pcie_link_state	src/ip/pcie_7x_0_stub.v	/^  output [2:0]cfg_pcie_link_state;$/;"	p
cfg_pcie_link_state	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input               [2:0] cfg_pcie_link_state,     \/\/ Encoded PCIe link state$/;"	p
cfg_pcie_link_state	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input               [2:0] cfg_pcie_link_state,     \/\/ Encoded PCIe link state$/;"	p
cfg_pcie_link_state	src/ip/source/pcie_7x_0_core_top.v	/^  output       [2:0]   cfg_pcie_link_state,$/;"	p
cfg_pcie_link_state	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output   [2:0]   cfg_pcie_link_state,$/;"	p
cfg_pcie_link_state_d	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg  [2:0] cfg_pcie_link_state_d;$/;"	r
cfg_pciecap_interrupt_msgnum	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire   [4:0]                                cfg_pciecap_interrupt_msgnum;$/;"	n
cfg_pciecap_interrupt_msgnum	src/ip/pcie_7x_0_sim_netlist.v	/^  input [4:0]cfg_pciecap_interrupt_msgnum;$/;"	p
cfg_pciecap_interrupt_msgnum	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]cfg_pciecap_interrupt_msgnum;$/;"	n
cfg_pciecap_interrupt_msgnum	src/ip/pcie_7x_0_stub.v	/^  input [4:0]cfg_pciecap_interrupt_msgnum;$/;"	p
cfg_pm_force_state	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [1:0]                             cfg_pm_force_state,$/;"	p
cfg_pm_force_state	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire   [1:0]                                cfg_pm_force_state;$/;"	n
cfg_pm_force_state	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]cfg_pm_force_state;$/;"	p
cfg_pm_force_state	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]cfg_pm_force_state;$/;"	n
cfg_pm_force_state	src/ip/pcie_7x_0_stub.v	/^  input [1:0]cfg_pm_force_state;$/;"	p
cfg_pm_force_state_en	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_pm_force_state_en,$/;"	p
cfg_pm_force_state_en	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_pm_force_state_en;$/;"	n
cfg_pm_force_state_en	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_pm_force_state_en;$/;"	p
cfg_pm_force_state_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_pm_force_state_en;$/;"	n
cfg_pm_force_state_en	src/ip/pcie_7x_0_stub.v	/^  input cfg_pm_force_state_en;$/;"	p
cfg_pm_force_state_en	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                cfg_pm_force_state_en,$/;"	p
cfg_pm_halt_aspm_l0s	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_pm_halt_aspm_l0s,$/;"	p
cfg_pm_halt_aspm_l0s	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_pm_halt_aspm_l0s;$/;"	n
cfg_pm_halt_aspm_l0s	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_pm_halt_aspm_l0s;$/;"	p
cfg_pm_halt_aspm_l0s	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_pm_halt_aspm_l0s;$/;"	n
cfg_pm_halt_aspm_l0s	src/ip/pcie_7x_0_stub.v	/^  input cfg_pm_halt_aspm_l0s;$/;"	p
cfg_pm_halt_aspm_l0s	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                cfg_pm_halt_aspm_l0s,$/;"	p
cfg_pm_halt_aspm_l1	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      cfg_pm_halt_aspm_l1,$/;"	p
cfg_pm_halt_aspm_l1	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_pm_halt_aspm_l1;$/;"	n
cfg_pm_halt_aspm_l1	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_pm_halt_aspm_l1;$/;"	p
cfg_pm_halt_aspm_l1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_pm_halt_aspm_l1;$/;"	n
cfg_pm_halt_aspm_l1	src/ip/pcie_7x_0_stub.v	/^  input cfg_pm_halt_aspm_l1;$/;"	p
cfg_pm_send_pme_to	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      cfg_pm_send_pme_to,$/;"	p
cfg_pm_send_pme_to	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_pm_send_pme_to;$/;"	p
cfg_pm_send_pme_to	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_pm_send_pme_to;$/;"	n
cfg_pm_send_pme_to	src/ip/pcie_7x_0_stub.v	/^  input cfg_pm_send_pme_to;$/;"	p
cfg_pm_send_pme_to	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input                     cfg_pm_send_pme_to,      \/\/ PM send PME turnoff msg$/;"	p
cfg_pm_send_pme_to	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                cfg_pm_send_pme_to,$/;"	p
cfg_pm_turnoff_ok_n	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_pm_turnoff_ok_n;$/;"	p
cfg_pm_turnoff_ok_n	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_pm_turnoff_ok_n;$/;"	p
cfg_pm_turnoff_ok_n	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_pm_turnoff_ok_n;$/;"	n
cfg_pm_wake	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      cfg_pm_wake,$/;"	p
cfg_pm_wake	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_pm_wake,$/;"	p
cfg_pm_wake	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_pm_wake;$/;"	n
cfg_pm_wake	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_pm_wake;$/;"	p
cfg_pm_wake	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_pm_wake;$/;"	n
cfg_pm_wake	src/ip/pcie_7x_0_stub.v	/^  input cfg_pm_wake;$/;"	p
cfg_pmcsr_pme_en	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_pmcsr_pme_en;$/;"	p
cfg_pmcsr_pme_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_pmcsr_pme_en;$/;"	n
cfg_pmcsr_pme_en	src/ip/pcie_7x_0_stub.v	/^  output cfg_pmcsr_pme_en;$/;"	p
cfg_pmcsr_pme_status	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_pmcsr_pme_status;$/;"	p
cfg_pmcsr_pme_status	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_pmcsr_pme_status;$/;"	n
cfg_pmcsr_pme_status	src/ip/pcie_7x_0_stub.v	/^  output cfg_pmcsr_pme_status;$/;"	p
cfg_pmcsr_powerstate	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [1:0]                             cfg_pmcsr_powerstate,$/;"	p
cfg_pmcsr_powerstate	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]cfg_pmcsr_powerstate;$/;"	p
cfg_pmcsr_powerstate	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]cfg_pmcsr_powerstate;$/;"	n
cfg_pmcsr_powerstate	src/ip/pcie_7x_0_stub.v	/^  output [1:0]cfg_pmcsr_powerstate;$/;"	p
cfg_pmcsr_powerstate	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input               [1:0] cfg_pmcsr_powerstate,    \/\/ PMCSR power state$/;"	p
cfg_pmcsr_powerstate	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input               [1:0] cfg_pmcsr_powerstate,    \/\/ PMCSR power state$/;"	p
cfg_pmcsr_powerstate	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output   [1:0]   cfg_pmcsr_powerstate,$/;"	p
cfg_rdwr_lower	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    wire cfg_rdwr_lower = (m_axis_rx_tdata[92:89] == 4'b0010);$/;"	n
cfg_rdwr_upper	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    wire cfg_rdwr_upper = (m_axis_rx_tdata[28:25] == 4'b0010);$/;"	n
cfg_received_func_lvl_rst	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_received_func_lvl_rst,$/;"	p
cfg_received_func_lvl_rst	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_received_func_lvl_rst;$/;"	p
cfg_received_func_lvl_rst	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_received_func_lvl_rst;$/;"	n
cfg_received_func_lvl_rst	src/ip/pcie_7x_0_stub.v	/^  output cfg_received_func_lvl_rst;$/;"	p
cfg_received_func_lvl_rst	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output           cfg_received_func_lvl_rst,$/;"	p
cfg_received_func_lvl_rst_n	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_received_func_lvl_rst_n;$/;"	n
cfg_received_func_lvl_rst_n	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 cfg_received_func_lvl_rst_n;$/;"	n
cfg_rev_id	src/ip/source/pcie_7x_0_core_top.v	/^  wire [7:0]           cfg_rev_id         = CFG_REV_ID;$/;"	n
cfg_root_control_pme_int_en	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_root_control_pme_int_en,$/;"	p
cfg_root_control_pme_int_en	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_root_control_pme_int_en;$/;"	p
cfg_root_control_pme_int_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_root_control_pme_int_en;$/;"	n
cfg_root_control_pme_int_en	src/ip/pcie_7x_0_stub.v	/^  output cfg_root_control_pme_int_en;$/;"	p
cfg_root_control_pme_int_en	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_root_control_pme_int_en,$/;"	p
cfg_root_control_syserr_corr_err_en	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_root_control_syserr_corr_err_en;$/;"	p
cfg_root_control_syserr_corr_err_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_root_control_syserr_corr_err_en;$/;"	n
cfg_root_control_syserr_corr_err_en	src/ip/pcie_7x_0_stub.v	/^  output cfg_root_control_syserr_corr_err_en;$/;"	p
cfg_root_control_syserr_fatal_err_en	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_root_control_syserr_fatal_err_en;$/;"	p
cfg_root_control_syserr_fatal_err_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_root_control_syserr_fatal_err_en;$/;"	n
cfg_root_control_syserr_fatal_err_en	src/ip/pcie_7x_0_stub.v	/^  output cfg_root_control_syserr_fatal_err_en;$/;"	p
cfg_root_control_syserr_non_fatal_err_en	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_root_control_syserr_non_fatal_err_en,$/;"	p
cfg_root_control_syserr_non_fatal_err_en	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_root_control_syserr_non_fatal_err_en;$/;"	p
cfg_root_control_syserr_non_fatal_err_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_root_control_syserr_non_fatal_err_en;$/;"	n
cfg_root_control_syserr_non_fatal_err_en	src/ip/pcie_7x_0_stub.v	/^  output cfg_root_control_syserr_non_fatal_err_en;$/;"	p
cfg_root_control_syserr_non_fatal_err_en	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_root_control_syserr_non_fatal_err_en,$/;"	p
cfg_slot_control_electromech_il_ctl_pulse	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_slot_control_electromech_il_ctl_pulse,$/;"	p
cfg_slot_control_electromech_il_ctl_pulse	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_slot_control_electromech_il_ctl_pulse;$/;"	p
cfg_slot_control_electromech_il_ctl_pulse	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_slot_control_electromech_il_ctl_pulse;$/;"	n
cfg_slot_control_electromech_il_ctl_pulse	src/ip/pcie_7x_0_stub.v	/^  output cfg_slot_control_electromech_il_ctl_pulse;$/;"	p
cfg_slot_control_electromech_il_ctl_pulse	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_slot_control_electromech_il_ctl_pulse,$/;"	p
cfg_status	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]cfg_status;$/;"	p
cfg_status	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]cfg_status;$/;"	n
cfg_status	src/ip/pcie_7x_0_stub.v	/^  output [15:0]cfg_status;$/;"	p
cfg_subsys_id	src/ip/source/pcie_7x_0_core_top.v	/^  wire [15:0]          cfg_subsys_id      = CFG_SUBSYS_ID;$/;"	n
cfg_subsys_vend_id	src/ip/source/pcie_7x_0_core_top.v	/^  wire [15:0]          cfg_subsys_vend_id = CFG_SUBSYS_VEND_ID;$/;"	n
cfg_to_turnoff	src/hdl/pcie/PIO_TO_CTRL.v	/^  input               cfg_to_turnoff,$/;"	p
cfg_to_turnoff	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_to_turnoff;$/;"	n
cfg_to_turnoff	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_to_turnoff;$/;"	p
cfg_to_turnoff	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_to_turnoff;$/;"	n
cfg_to_turnoff	src/ip/pcie_7x_0_stub.v	/^  output cfg_to_turnoff;$/;"	p
cfg_to_turnoff	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input                     cfg_to_turnoff,          \/\/ Turnoff request$/;"	p
cfg_to_turnoff	src/ip/source/pcie_7x_0_core_top.v	/^  output               cfg_to_turnoff,$/;"	p
cfg_to_turnoff	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_to_turnoff,$/;"	p
cfg_trn_pending	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      cfg_trn_pending,$/;"	p
cfg_trn_pending	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_trn_pending;$/;"	n
cfg_trn_pending	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_trn_pending;$/;"	p
cfg_trn_pending	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_trn_pending;$/;"	n
cfg_trn_pending	src/ip/pcie_7x_0_stub.v	/^  input cfg_trn_pending;$/;"	p
cfg_turnoff_ok	src/hdl/pcie/PIO.v	/^  output                        cfg_turnoff_ok,$/;"	p
cfg_turnoff_ok	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_turnoff_ok,$/;"	p
cfg_turnoff_ok	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        cfg_turnoff_ok;$/;"	n
cfg_turnoff_ok	src/ip/pcie_7x_0_sim_netlist.v	/^  input cfg_turnoff_ok;$/;"	p
cfg_turnoff_ok	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_turnoff_ok;$/;"	n
cfg_turnoff_ok	src/ip/pcie_7x_0_stub.v	/^  input cfg_turnoff_ok;$/;"	p
cfg_turnoff_ok	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output                    cfg_turnoff_ok,          \/\/ Turnoff grant$/;"	p
cfg_turnoff_ok	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  output                    cfg_turnoff_ok,          \/\/ Turnoff grant$/;"	p
cfg_turnoff_ok_pending	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_turnoff_ok_pending;$/;"	n
cfg_turnoff_ok_pending	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        cfg_turnoff_ok_pending;$/;"	r
cfg_turnoff_ok_pending_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_turnoff_ok_pending_i_1_n_0;$/;"	n
cfg_turnoff_ok_pending_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_turnoff_ok_pending_reg;$/;"	p
cfg_turnoff_ok_pending_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_turnoff_ok_pending_reg;$/;"	n
cfg_turnoff_ok_pending_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output cfg_turnoff_ok_pending_reg_0;$/;"	p
cfg_turnoff_ok_pending_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_turnoff_ok_pending_reg_0;$/;"	n
cfg_turnoff_ok_w	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cfg_turnoff_ok_w;$/;"	n
cfg_turnoff_ok_w	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 cfg_turnoff_ok_w;$/;"	n
cfg_vc_tcvc_map	src/ip/pcie_7x_0_sim_netlist.v	/^  output [6:0]cfg_vc_tcvc_map;$/;"	p
cfg_vc_tcvc_map	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [6:0]cfg_vc_tcvc_map;$/;"	n
cfg_vc_tcvc_map	src/ip/pcie_7x_0_stub.v	/^  output [6:0]cfg_vc_tcvc_map;$/;"	p
cfg_vend_id	src/ip/source/pcie_7x_0_core_top.v	/^  wire [15:0]          cfg_vend_id        = CFG_VEND_ID;$/;"	n
cfg_wait_cnt	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    reg         [ 5:0]              cfg_wait_cnt      =  6'd0;$/;"	r
cfg_wait_cnt	src/ip/source/pcie_7x_0_pipe_reset.v	/^    reg         [ 5:0]              cfg_wait_cnt      =  6'd0;$/;"	r
cfg_wait_cnt_reg__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [5:0]cfg_wait_cnt_reg__0;$/;"	n
channel	linux-software/include/esther-trigger.h	/^  volatile unsigned int channel[ADC_CHANNELS];$/;"	m	struct:_SAMPLE
class_code	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     class_code = "058000",$/;"	c
clk	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  input            clk;$/;"	p
clk	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    input            clk;$/;"	p
clk_125mhz	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    wire                            clk_125mhz;$/;"	n
clk_125mhz_buf	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    wire                            clk_125mhz_buf;$/;"	n
clk_250mhz	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    wire                            clk_250mhz;$/;"	n
clk_dclk	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            clk_dclk;$/;"	n
clk_i	src/hdl/pcie/EP_MEM.v	/^    input             clk_i;$/;"	p
clk_mmcm_lock	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            clk_mmcm_lock;$/;"	n
clk_oobclk	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            clk_oobclk;$/;"	n
clk_pclk	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            clk_pclk;  $/;"	n
clk_rxoutclk	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     clk_rxoutclk;$/;"	n
clk_rxusrclk	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            clk_rxusrclk;$/;"	n
clock_locked	src/ip/source/pcie_7x_0_gt_top.v	/^  wire                               clock_locked                 ;$/;"	n
cmdFlds	linux-software/driver/common.h	/^    } cmdFlds;$/;"	m	union:_COMMAND_REG::__anon2	typeref:struct:_COMMAND_REG::__anon2::__anon3
common_commands_in	src/ip/pcie_7x_0_sim_netlist.v	/^  input [11:0]common_commands_in;$/;"	p
common_commands_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [11:0]common_commands_out;$/;"	p
compl_busy_i	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    reg                     compl_busy_i;$/;"	r
compl_busy_i	src/hdl/pcie/PIO_TX_ENGINE.v	/^  reg                     compl_busy_i;$/;"	r
compl_done	src/hdl/pcie/PIO.v	/^  wire          compl_done;$/;"	n
compl_done	src/hdl/pcie/PIO_RX_ENGINE.v	/^  input              compl_done,$/;"	p
compl_done_int	src/hdl/pcie/PIO_EP.v	/^    wire              compl_done_int;$/;"	n
compl_wd	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    wire                    compl_wd;$/;"	n
compl_wd	src/hdl/pcie/PIO_TX_ENGINE.v	/^  wire                    compl_wd;$/;"	n
completer_id	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input [15:0]                    completer_id,$/;"	p
configurePCI	linux-software/driver/esther-trigger-drv.c	/^int configurePCI(PCIE_DEV *pcieDev) {$/;"	f
control_acqe_i	src/hdl/system_top.v	/^  wire  control_acqe_i, pcie_user_clk;$/;"	n
control_r	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg   [31:0]     control_r ; \/\/, chopp_period_r;$/;"	r
control_reg	src/hdl/pcie/PIO.v	/^  output 		[31:0]  control_reg,$/;"	p
control_reg	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    control_reg,    \/\/ O$/;"	c
control_reg	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    output 		[31:0]  control_reg;$/;"	p
control_reg	src/hdl/pcie/pci_dma_engine.v	/^    input   [31:0]  control_reg,$/;"	p
control_reg_i	src/hdl/pcie/PIO_EP.v	/^    wire [31:0] status_reg,  control_reg_i, dma_ha_ch0; \/\/ From Pcie regs$/;"	n
control_reg_i	src/hdl/system_top.v	/^  wire [31:0] control_reg_i;$/;"	n
converge_cnt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [21:0]converge_cnt;$/;"	n
converge_cnt	src/ip/source/pcie_7x_0_pipe_user.v	/^    reg         [21:0]  converge_cnt  = 22'd0;$/;"	r
converge_cnt	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    reg         [21:0]  converge_cnt     = 22'd0;$/;"	r
converge_cnt0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [21:1]converge_cnt0;$/;"	n
converge_cnt0_carry__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__0_n_0;$/;"	n
converge_cnt0_carry__0_n_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__0_n_1;$/;"	n
converge_cnt0_carry__0_n_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__0_n_2;$/;"	n
converge_cnt0_carry__0_n_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__0_n_3;$/;"	n
converge_cnt0_carry__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__1_n_0;$/;"	n
converge_cnt0_carry__1_n_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__1_n_1;$/;"	n
converge_cnt0_carry__1_n_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__1_n_2;$/;"	n
converge_cnt0_carry__1_n_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__1_n_3;$/;"	n
converge_cnt0_carry__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__2_n_0;$/;"	n
converge_cnt0_carry__2_n_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__2_n_1;$/;"	n
converge_cnt0_carry__2_n_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__2_n_2;$/;"	n
converge_cnt0_carry__2_n_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__2_n_3;$/;"	n
converge_cnt0_carry__3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__3_n_0;$/;"	n
converge_cnt0_carry__3_n_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__3_n_1;$/;"	n
converge_cnt0_carry__3_n_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__3_n_2;$/;"	n
converge_cnt0_carry__3_n_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry__3_n_3;$/;"	n
converge_cnt0_carry_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry_n_0;$/;"	n
converge_cnt0_carry_n_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry_n_1;$/;"	n
converge_cnt0_carry_n_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry_n_2;$/;"	n
converge_cnt0_carry_n_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_cnt0_carry_n_3;$/;"	n
converge_cnt_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [21:0]converge_cnt_reg;$/;"	n
converge_gen3	src/ip/source/pcie_7x_0_pipe_user.v	/^    reg                 converge_gen3 =  1'd0;$/;"	r
converge_gen3_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_gen3_i_1__0_n_0;$/;"	n
converge_gen3_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_gen3_i_1__1_n_0;$/;"	n
converge_gen3_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_gen3_i_1__2_n_0;$/;"	n
converge_gen3_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_gen3_i_1_n_0;$/;"	n
converge_gen3_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input converge_gen3_reg;$/;"	p
converge_gen3_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_gen3_reg;$/;"	n
converge_gen3_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output converge_gen3_reg_0;$/;"	p
converge_gen3_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_gen3_reg_0;$/;"	n
converge_gen3_reg_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire converge_gen3_reg_n_0;$/;"	n
cost_table	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     cost_table = 1,$/;"	c
count	linux-software/driver/common.h	/^  int count;$/;"	m	struct:_READ_BUF
counter	linux-software/driver/common.h	/^  unsigned int counter;$/;"	m	struct:_PCIE_DEV
counter_hw	linux-software/driver/common.h	/^  unsigned int counter_hw;$/;"	m	struct:_PCIE_DEV
cpllpd	src/ip/pcie_7x_0_sim_netlist.v	/^  output cpllpd;$/;"	p
cpllpd	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllpd;$/;"	n
cpllpd	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    wire cpllpd;$/;"	n
cpllpd	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 cpllpd     =  1'd0;$/;"	r
cpllpd	src/ip/source/pcie_7x_0_pipe_reset.v	/^    reg                             cpllpd            =  1'd0;$/;"	r
cpllpd	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    wire cpllpd;        $/;"	n
cpllpd_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output cpllpd_0;$/;"	p
cpllpd_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllpd_0;$/;"	n
cpllpd_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output cpllpd_1;$/;"	p
cpllpd_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllpd_1;$/;"	n
cpllpd_2	src/ip/pcie_7x_0_sim_netlist.v	/^  output cpllpd_2;$/;"	p
cpllpd_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllpd_2;$/;"	n
cpllpd_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllpd_i_1__0_n_0;$/;"	n
cpllpd_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllpd_i_1__1_n_0;$/;"	n
cpllpd_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllpd_i_1__2_n_0;$/;"	n
cpllpd_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllpd_i_1_n_0;$/;"	n
cpllreset	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllreset;$/;"	n
cpllreset	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 cpllreset  =  1'd0;$/;"	r
cpllreset	src/ip/source/pcie_7x_0_pipe_reset.v	/^    reg                             cpllreset         =  1'd0;$/;"	r
cpllreset_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllreset_i_1__0_n_0;$/;"	n
cpllreset_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllreset_i_1__1_n_0;$/;"	n
cpllreset_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllreset_i_1__2_n_0;$/;"	n
cpllreset_i_1__3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllreset_i_1__3_n_0;$/;"	n
cpllreset_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllreset_i_1_n_0;$/;"	n
cpllreset_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output [4:0]cpllreset_reg;$/;"	p
cpllreset_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]cpllreset_reg;$/;"	n
cpllreset_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output [4:0]cpllreset_reg_0;$/;"	p
cpllreset_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]cpllreset_reg_0;$/;"	n
cpllreset_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output [4:0]cpllreset_reg_1;$/;"	p
cpllreset_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]cpllreset_reg_1;$/;"	n
cpllrst	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cpllrst;$/;"	n
cpllrst	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    wire cpllrst;$/;"	n
cpllrst	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    wire cpllrst;       $/;"	n
crscode	src/ip/source/pcie_7x_0_qpll_drp.v	/^    reg         [ 5:0]  crscode  =  6'd0;$/;"	r
ctrl_fops	linux-software/driver/esther-trigger-drv.c	/^static const struct file_operations ctrl_fops = {$/;"	v	typeref:struct:file_operations	file:
ctrl_fops	linux-software/driver/esther-trigger-drv.c	/^static const struct file_operations ctrl_fops;$/;"	v	typeref:struct:file_operations	file:
cur_state	src/ip/pcie_7x_0_sim_netlist.v	/^  input cur_state;$/;"	p
cur_state	src/ip/pcie_7x_0_sim_netlist.v	/^  output cur_state;$/;"	p
cur_state	src/ip/pcie_7x_0_sim_netlist.v	/^  wire cur_state;$/;"	n
cur_state	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^reg                   cur_state;$/;"	r
cur_state	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        cur_state;$/;"	r
curr_buf	linux-software/driver/common.h	/^  unsigned int curr_buf;$/;"	m	struct:_PCIE_DEV
daddr_actv	linux-software/driver/common.h	/^  u32 *daddr_actv; \/\/ ptr to data on active buffer$/;"	m	struct:_DMA_STRUCT
data_ch0	src/hdl/pcie/PIO_EP.v	/^    wire [63:0]  data_ch0;$/;"	n
data_clk_correction_use	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_clk_correction_use; $/;"	n
data_hold	src/ip/pcie_7x_0_sim_netlist.v	/^  wire data_hold;$/;"	n
data_hold	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^wire                    data_hold;$/;"	n
data_hold	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^    wire                    data_hold;$/;"	n
data_pcs_rsvd_attr_a	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_pcs_rsvd_attr_a;  $/;"	n
data_pcs_rsvd_attr_m	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_pcs_rsvd_attr_m;   $/;"	n
data_pcs_rsvd_attr_m_rx	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_pcs_rsvd_attr_m_rx; $/;"	n
data_pcs_rsvd_attr_m_tx	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_pcs_rsvd_attr_m_tx; $/;"	n
data_pma_rsv_a	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:15]data_pma_rsv_a;$/;"	n
data_pma_rsv_a	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_pma_rsv_a;$/;"	n
data_pma_rsv_b	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_pma_rsv_b;$/;"	n
data_prev	src/ip/pcie_7x_0_sim_netlist.v	/^  wire data_prev;$/;"	n
data_prev	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg                     data_prev;$/;"	r
data_prev	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^    reg                     data_prev;$/;"	r
data_qpll_cfg	src/ip/source/pcie_7x_0_qpll_drp.v	/^    wire        [15:0]  data_qpll_cfg;  $/;"	n
data_qpll_coarse_freq_ovrd	src/ip/source/pcie_7x_0_qpll_drp.v	/^    wire        [15:0]  data_qpll_coarse_freq_ovrd;               $/;"	n
data_qpll_coarse_freq_ovrd_en	src/ip/source/pcie_7x_0_qpll_drp.v	/^    wire        [15:0]  data_qpll_coarse_freq_ovrd_en; $/;"	n
data_qpll_fbdiv	src/ip/source/pcie_7x_0_qpll_drp.v	/^    wire        [15:0]  data_qpll_fbdiv;  $/;"	n
data_qpll_lock_cfg	src/ip/source/pcie_7x_0_qpll_drp.v	/^    wire        [15:0]  data_qpll_lock_cfg;      $/;"	n
data_qpll_lpf	src/ip/source/pcie_7x_0_qpll_drp.v	/^    wire        [15:0]  data_qpll_lpf;  $/;"	n
data_ready_ch0	src/hdl/pcie/pci_dma_engine.v	/^    output          data_ready_ch0,$/;"	p
data_rx_data_width	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_rx_data_width;               $/;"	n
data_rx_datawidth	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    wire        [15:0]  data_rx_datawidth;                 $/;"	n
data_rx_dfe_lpm_eidle	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_rx_dfe_lpm_eidle;$/;"	n
data_rx_int_datawidth	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_rx_int_datawidth;                $/;"	n
data_rx_xclk_sel	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_rx_xclk_sel;            $/;"	n
data_rxbuf_en	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_rxbuf_en;        $/;"	n
data_rxcdr_cfg_a	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_rxcdr_cfg_a;$/;"	n
data_rxcdr_cfg_b	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_rxcdr_cfg_b; $/;"	n
data_rxcdr_cfg_c	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_rxcdr_cfg_c;$/;"	n
data_rxcdr_cfg_d	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_rxcdr_cfg_d; $/;"	n
data_rxcdr_cfg_e	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_rxcdr_cfg_e;$/;"	n
data_rxcdr_cfg_f	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_rxcdr_cfg_f;$/;"	n
data_rxcdr_eidle	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_rxcdr_eidle;$/;"	n
data_rxout_div	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_rxout_div;$/;"	n
data_tx_data_width	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_tx_data_width;               $/;"	n
data_tx_drive_mode	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_tx_drive_mode;$/;"	n
data_tx_int_datawidth	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_tx_int_datawidth;            $/;"	n
data_tx_xclk_sel	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_tx_xclk_sel;$/;"	n
data_txbuf_en	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_txbuf_en;        $/;"	n
data_txout_div	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_txout_div;$/;"	n
data_x16x20_rx_datawidth	src/ip/source/pcie_7x_0_pipe_drp.v	/^    wire        [15:0]  data_x16x20_rx_datawidth;    $/;"	n
dclk_rst	src/ip/pcie_7x_0_sim_netlist.v	/^  wire dclk_rst;$/;"	n
dclk_rst	src/ip/source/pcie_7x_0_pipe_reset.v	/^                                                  reg                             dclk_rst          =  1'd0;$/;"	r
dclk_rst_reg1	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    reg                             dclk_rst_reg1     =  1'd0;$/;"	r
dclk_rst_reg2	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    reg                             dclk_rst_reg2     =  1'd0;$/;"	r
ddr3_1_p	src/hdl/system_top.v	/^  output      [ 1:0]      ddr3_1_p,$/;"	p
ddr3_addr	src/hdl/system_top.v	/^  output      [13:0]      ddr3_addr,$/;"	p
ddr3_cas_n	src/hdl/system_top.v	/^  output                  ddr3_cas_n,$/;"	p
ddr3_ck_p	src/hdl/system_top.v	/^  output      [ 0:0]      ddr3_ck_p,$/;"	p
ddr3_cs_n	src/hdl/system_top.v	/^  output      [ 0:0]      ddr3_cs_n,$/;"	p
ddr3_dq	src/hdl/system_top.v	/^  inout       [63:0]      ddr3_dq,$/;"	p
ddr3_dqs_p	src/hdl/system_top.v	/^  inout       [ 7:0]      ddr3_dqs_p,$/;"	p
ddr3_we_n	src/hdl/system_top.v	/^  output                  ddr3_we_n,$/;"	p
dest_clk	src/ip/pcie_7x_0_sim_netlist.v	/^  input dest_clk;$/;"	p
dest_clk	src/ip/pcie_7x_0_sim_netlist.v	/^  wire dest_clk;$/;"	n
dest_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output dest_out;$/;"	p
dev	linux-software/driver/common.h	/^  struct device *dev;$/;"	m	struct:_PCIE_DEV	typeref:struct:_PCIE_DEV::device
devCapab	linux-software/driver/common.h	/^  volatile u32 devCapab;           \/*Offset 0x24 ro*\/$/;"	m	struct:_PCIE_SHAPI_HREGS
devControl	linux-software/driver/common.h	/^  volatile u32 devControl;         \/*Offset 0x2C rw*\/$/;"	m	struct:_PCIE_SHAPI_HREGS
devFwIDdevVendorID	linux-software/driver/common.h	/^  volatile u32 devFwIDdevVendorID; \/*Offset 0x0C ro *\/$/;"	m	struct:_PCIE_SHAPI_HREGS
devIntActive	linux-software/driver/common.h	/^  volatile u32 devIntActive;       \/*Offset 0x38 ro*\/$/;"	m	struct:_PCIE_SHAPI_HREGS
devIntFlag	linux-software/driver/common.h	/^  volatile u32 devIntFlag;         \/*Offset 0x34 ro*\/$/;"	m	struct:_PCIE_SHAPI_HREGS
devIntMask	linux-software/driver/common.h	/^  volatile u32 devIntMask;         \/*Offset 0x30 rw*\/$/;"	m	struct:_PCIE_SHAPI_HREGS
devStatus	linux-software/driver/common.h	/^  volatile u32 devStatus;          \/*Offset 0x28 ro*\/$/;"	m	struct:_PCIE_SHAPI_HREGS
dev_control_r	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg  [31:0] dev_control_r        = 32'h0;  \/\/offset_addr 0x2c$/;"	r
dev_endian_control	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire  dev_endian_control   = dev_control_r[`DEV_CNTRL_ENDIAN_BIT];$/;"	n
dev_endian_status	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire        dev_endian_status = 1'b0;        \/\/offset_addr 0x28 '0'  little-endian format.$/;"	n
dev_full_rst_control	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire  dev_full_rst_control = dev_control_r[`DEV_CNTRL_FULL_RST_BIT];$/;"	n
dev_full_rst_status	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire        dev_full_rst_status = 1'b0;      \/\/offset_addr 0x28$/;"	n
dev_id	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     dev_id = "7028",$/;"	c
dev_interrupt_active_r	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg  [31:0] dev_interrupt_active_r; \/\/ = 32'h0;                    \/\/offset_addr 0x38$/;"	r
dev_interrupt_flag	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire [31:0] dev_interrupt_flag    = dev_interrupt_mask_r;       \/\/offset_addr 0x34$/;"	n
dev_interrupt_mask_r	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg  [31:0] dev_interrupt_mask_r ;   \/\/ pcie_regs_r[12];          \/\/offset_addr 0x30$/;"	r
dev_minor	linux-software/driver/esther-trigger-drv.c	/^int dev_minor;$/;"	v
dev_rtm_status	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire        dev_rtm_status = 1'b0;           \/\/offset_addr 0x28$/;"	n
dev_scratch_reg	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg   [31:0]     dev_scratch_reg;$/;"	r
dev_scratch_reg_r	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg  [31:0] dev_scratch_reg_r  ;\/\/      = 32'h0;          \/\/offset_addr 0x3c$/;"	r
dev_soft_rst_control	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire  dev_soft_rst_control = dev_control_r[`DEV_CNTRL_SFT_RST_BIT];$/;"	n
dev_soft_rst_status	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire        dev_soft_rst_status = 1'b0;      \/\/offset_addr 0x28$/;"	n
device_major	linux-software/driver/esther-trigger-drv.c	/^int device_major; \/\/= 0;$/;"	v
devno	linux-software/driver/common.h	/^  dev_t devno;          \/* char device number *\/$/;"	m	struct:_PCIE_DEV
di	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]di;$/;"	n
di	src/ip/source/pcie_7x_0_qpll_drp.v	/^    reg         [15:0]  di      = 16'd0;$/;"	r
di_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]di_reg;$/;"	n
di_reg	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    reg         [15:0]  di_reg   = 16'd0;$/;"	r
di_reg	src/ip/source/pcie_7x_0_pipe_drp.v	/^    reg         [15:0]  di_reg   = 16'd0;$/;"	r
disable_trn	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^wire                    disable_trn;$/;"	n
dmaBuff	linux-software/test/testDMA.c	/^free(dmaBuff);$/;"	v
dmaBusAddr	linux-software/driver/common.h	/^  volatile u32 dmaBusAddr[8];      \/* Offset 0x80 rw *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
dmaByteSize	linux-software/driver/common.h	/^  volatile u32 dmaByteSize;        \/* Offset 0x48 rw *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
dmaControl	linux-software/driver/common.h	/^  volatile u32 dmaControl;         \/* Offset 0x44 rw *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
dmaFlds	linux-software/driver/common.h	/^    } dmaFlds;$/;"	m	union:_DMA_CURR_BUFF::__anon4	typeref:struct:_DMA_CURR_BUFF::__anon4::__anon5
dmaIO	linux-software/driver/common.h	/^  DMA_STRUCT dmaIO;$/;"	m	struct:_PCIE_DEV
dmaMaxBytes	linux-software/driver/common.h	/^  volatile u32 dmaMaxBytes;        \/* Offset 0x4C ro *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
dmaPollBuff	linux-software/driver/common.h	/^  DMA_BUF dmaPollBuff;$/;"	m	struct:_PCIE_DEV
dmaPollBusAddr	linux-software/driver/common.h	/^  volatile u32 dmaPollBusAddr;     \/* Offset 0xA0 rw *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
dmaStatus	linux-software/driver/common.h	/^  volatile u32 dmaStatus;          \/* Offset 0x40 ro *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
dmaTlpPayload	linux-software/driver/common.h	/^  volatile u32 dmaTlpPayload;      \/* Offset 0x50 ro *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
dma_address_ch1_reg	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg   [31:0]     dma_address_ch1_reg;$/;"	r
dma_address_regs	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg   [31:0]     dma_address_regs[0:7]; \/\/ array of  32-bit registers$/;"	r
dma_ch_sel_r	src/hdl/pcie/pci_dma_engine.v	/^    reg dma_ch_sel_r = 1'b0; \/\/ 0: dma_irq, 1:dma_poll$/;"	r
dma_compl_acq	src/hdl/pcie/pci_dma_engine.v	/^    input           dma_compl_acq, \/\/ No need for MSI irq$/;"	p
dma_curr_buff	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire [2:0] dma_curr_buff  = status_reg[2:0];$/;"	n
dma_current_buffer	src/hdl/pcie/pci_dma_engine.v	/^    reg [2:0] 	dma_current_buffer;$/;"	r
dma_data	src/hdl/pcie/PIO_EP.v	/^    wire [63:0] dma_data;$/;"	n
dma_data_tx	src/hdl/pcie/pci_dma_engine.v	/^    output [C_DATA_WIDTH-1:0] dma_data_tx,    \/\/to TX-DMA-engine - DMA data$/;"	p
dma_fifo_arst	src/hdl/pcie/pci_dma_engine.v	/^    wire dma_fifo_arst = control_reg[`DMA_RST_BIT]; \/\/ Asynchronous reset$/;"	n
dma_fifo_srst	src/hdl/pcie/pci_dma_engine.v	/^    wire dma_fifo_srst;\/\/ = dma_fifo_arst; \/\/ for now...$/;"	n
dma_ha_ch0	src/hdl/pcie/PIO_EP.v	/^    wire [31:0] status_reg,  control_reg_i, dma_ha_ch0; \/\/ From Pcie regs$/;"	n
dma_ha_ch0	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    dma_ha_ch0,     \/\/ O$/;"	c
dma_ha_ch0	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    output     	[31:0]  dma_ha_ch0;$/;"	p
dma_ha_ch0	src/hdl/pcie/pci_dma_engine.v	/^    input   [31:0]  dma_ha_ch0, \/\/ dma ch0 host address$/;"	p
dma_ha_ch0_not_zero	src/hdl/pcie/pci_dma_engine.v	/^    wire  dma_ha_ch0_not_zero   = (dma_ha_ch0 != 0)? 1'b1 : 1'b0; \/\/Host must define previously destination address$/;"	n
dma_ha_ch1	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    dma_ha_ch1  \/\/ O$/;"	c
dma_ha_ch1	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    output     	[31:0]  dma_ha_ch1;$/;"	p
dma_host_addr	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input [31:0]					  dma_host_addr,$/;"	p
dma_host_addr_r	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg   [31:0]  dma_host_addr_r;$/;"	r
dma_host_addr_tx	src/hdl/pcie/PIO_EP.v	/^    wire  [31:0]    dma_host_addr_tx;$/;"	n
dma_msb_data_r	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    reg [31:0]    dma_msb_data_r;$/;"	r
dma_size	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    dma_size, \/\/ O [20:0]  DMA Byte Size$/;"	c
dma_size	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    output 		[20:0]  dma_size;$/;"	p
dma_size_i	src/hdl/pcie/PIO_EP.v	/^    wire [20:0] dma_size_i;$/;"	n
dma_size_r	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg   [20:0]     dma_size_r;$/;"	r
dma_status	src/hdl/pcie/PIO_EP.v	/^    wire [7:0] dma_status;$/;"	n
dma_tlp_compl_done	src/hdl/pcie/PIO_EP.v	/^    wire dma_tlp_req, dma_tlp_compl_done;$/;"	n
dma_tlp_payload_size	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input [7:0]   				  dma_tlp_payload_size \/\/ in DW, Max 128$/;"	p
dma_tlp_payload_size	src/hdl/pcie/PIO_EP.v	/^    wire  [7:0]     dma_tlp_payload_size;$/;"	n
dma_tlp_req	src/hdl/pcie/PIO_EP.v	/^    wire dma_tlp_req, dma_tlp_compl_done;$/;"	n
dmach0_cdev	linux-software/driver/common.h	/^  struct cdev dmach0_cdev; \/* linux char device structure for DMA chan 0 *\/$/;"	m	struct:_PCIE_DEV	typeref:struct:_PCIE_DEV::cdev
dmach0_dev	linux-software/driver/common.h	/^  struct device *dmach0_dev;$/;"	m	struct:_PCIE_DEV	typeref:struct:_PCIE_DEV::device
dmach0_devno	linux-software/driver/common.h	/^  dev_t dmach0_devno;      \/* char device number for DMA *\/$/;"	m	struct:_PCIE_DEV
dmach0_fops	linux-software/driver/esther-trigger-drv.c	/^static const struct file_operations dmach0_fops = {$/;"	v	typeref:struct:file_operations	file:
dmach1_cdev	linux-software/driver/common.h	/^  struct cdev dmach1_cdev; \/* linux char device structure for DMA chan 1 *\/$/;"	m	struct:_PCIE_DEV	typeref:struct:_PCIE_DEV::cdev
dmach1_dev	linux-software/driver/common.h	/^  struct device *dmach1_dev;$/;"	m	struct:_PCIE_DEV	typeref:struct:_PCIE_DEV::device
dmach1_devno	linux-software/driver/common.h	/^  dev_t dmach1_devno;      \/* char device number for DMA *\/$/;"	m	struct:_PCIE_DEV
dmae_r	src/hdl/pcie/pci_dma_engine.v	/^    reg [2:0] dmae_r;$/;"	r
dmonitorclk	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    wire                dmonitorclk;$/;"	n
dmonitorout	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    wire        [14:0]  dmonitorout;$/;"	n
done	src/ip/pcie_7x_0_sim_netlist.v	/^  wire done;$/;"	n
done	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    reg                 done     =  1'd0;$/;"	r
done	src/ip/source/pcie_7x_0_pipe_drp.v	/^    reg                 done     =  1'd0;$/;"	r
done	src/ip/source/pcie_7x_0_qpll_drp.v	/^    reg                 done    =  1'd0;$/;"	r
done_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire done_i_1__0_n_0;$/;"	n
done_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire done_i_1__1_n_0;$/;"	n
done_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire done_i_1__2_n_0;$/;"	n
done_i_1__3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire done_i_1__3_n_0;$/;"	n
done_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]done_reg;$/;"	p
done_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]done_reg;$/;"	n
drp_addr	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*9)-1:0] drp_addr;$/;"	n
drp_addr_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]drp_addr_0;$/;"	n
drp_addr_18	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]drp_addr_18;$/;"	n
drp_addr_27	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]drp_addr_27;$/;"	n
drp_addr_9	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]drp_addr_9;$/;"	n
drp_di	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*16)-1:0]drp_di;   $/;"	n
drp_di_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]drp_di_0;$/;"	n
drp_di_16	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]drp_di_16;$/;"	n
drp_di_32	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]drp_di_32;$/;"	n
drp_di_48	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]drp_di_48;$/;"	n
drp_done	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     drp_done;$/;"	n
drp_en	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     drp_en;$/;"	n
drp_fsm	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*3)-1:0] drp_fsm;$/;"	n
drp_mux_addr	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire	      [(PCIE_LANE*9)-1:0] drp_mux_addr;$/;"	n
drp_mux_addr_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]drp_mux_addr_0;$/;"	n
drp_mux_addr_18	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [8:0]drp_mux_addr_18;$/;"	n
drp_mux_addr_27	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [8:0]drp_mux_addr_27;$/;"	n
drp_mux_addr_9	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [8:0]drp_mux_addr_9;$/;"	n
drp_mux_di	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*16)-1:0]drp_mux_di;$/;"	n
drp_mux_di_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]drp_mux_di_0;$/;"	n
drp_mux_di_16	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]drp_mux_di_16;$/;"	n
drp_mux_di_32	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]drp_mux_di_32;$/;"	n
drp_mux_di_48	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]drp_mux_di_48;$/;"	n
drp_mux_en	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     drp_mux_en;$/;"	n
drp_mux_en_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_mux_en_0;$/;"	p
drp_mux_en_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output drp_mux_en_0;$/;"	p
drp_mux_en_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_mux_en_0;$/;"	n
drp_mux_en_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_mux_en_1;$/;"	p
drp_mux_en_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output drp_mux_en_1;$/;"	p
drp_mux_en_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_mux_en_1;$/;"	n
drp_mux_en_2	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_mux_en_2;$/;"	p
drp_mux_en_2	src/ip/pcie_7x_0_sim_netlist.v	/^  output drp_mux_en_2;$/;"	p
drp_mux_en_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_mux_en_2;$/;"	n
drp_mux_en_3	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_mux_en_3;$/;"	p
drp_mux_en_3	src/ip/pcie_7x_0_sim_netlist.v	/^  output drp_mux_en_3;$/;"	p
drp_mux_en_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_mux_en_3;$/;"	n
drp_mux_we	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     drp_mux_we;$/;"	n
drp_mux_we_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_mux_we_0;$/;"	p
drp_mux_we_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output drp_mux_we_0;$/;"	p
drp_mux_we_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_mux_we_0;$/;"	n
drp_mux_we_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_mux_we_1;$/;"	p
drp_mux_we_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output drp_mux_we_1;$/;"	p
drp_mux_we_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_mux_we_1;$/;"	n
drp_mux_we_2	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_mux_we_2;$/;"	p
drp_mux_we_2	src/ip/pcie_7x_0_sim_netlist.v	/^  output drp_mux_we_2;$/;"	p
drp_mux_we_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_mux_we_2;$/;"	n
drp_mux_we_3	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_mux_we_3;$/;"	p
drp_mux_we_3	src/ip/pcie_7x_0_sim_netlist.v	/^  output drp_mux_we_3;$/;"	p
drp_mux_we_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_mux_we_3;$/;"	n
drp_start	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 drp_start       = 1'd0;$/;"	r
drp_start_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_start_i_1__0_n_0;$/;"	n
drp_start_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_start_i_1__1_n_0;$/;"	n
drp_start_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_start_i_1__2_n_0;$/;"	n
drp_start_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_start_i_1_n_0;$/;"	n
drp_start_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_start_reg;$/;"	p
drp_start_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_start_reg;$/;"	n
drp_start_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_start_reg_0;$/;"	p
drp_start_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_start_reg_0;$/;"	n
drp_start_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_start_reg_1;$/;"	p
drp_start_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_start_reg_1;$/;"	n
drp_we	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     drp_we;$/;"	n
drp_x16	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 drp_x16         = 1'd0;$/;"	r
drp_x16_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16_i_1__0_n_0;$/;"	n
drp_x16_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16_i_1__1_n_0;$/;"	n
drp_x16_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16_i_1__2_n_0;$/;"	n
drp_x16_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16_i_1_n_0;$/;"	n
drp_x16_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_x16_reg;$/;"	p
drp_x16_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16_reg;$/;"	n
drp_x16_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_x16_reg_0;$/;"	p
drp_x16_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16_reg_0;$/;"	n
drp_x16_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_x16_reg_1;$/;"	p
drp_x16_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16_reg_1;$/;"	n
drp_x16x20_mode	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 drp_x16x20_mode = 1'd0;$/;"	r
drp_x16x20_mode_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16x20_mode_i_1__0_n_0;$/;"	n
drp_x16x20_mode_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16x20_mode_i_1__1_n_0;$/;"	n
drp_x16x20_mode_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16x20_mode_i_1__2_n_0;$/;"	n
drp_x16x20_mode_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16x20_mode_i_1_n_0;$/;"	n
drp_x16x20_mode_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_x16x20_mode_reg;$/;"	p
drp_x16x20_mode_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16x20_mode_reg;$/;"	n
drp_x16x20_mode_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_x16x20_mode_reg_0;$/;"	p
drp_x16x20_mode_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16x20_mode_reg_0;$/;"	n
drp_x16x20_mode_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input drp_x16x20_mode_reg_1;$/;"	p
drp_x16x20_mode_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire drp_x16x20_mode_reg_1;$/;"	n
dsc_detect	src/ip/pcie_7x_0_sim_netlist.v	/^  wire dsc_detect;$/;"	n
dsc_detect	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^wire                    dsc_detect;$/;"	n
dsc_flag	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^wire                    dsc_flag;$/;"	n
eios_detected	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  wire                eios_detected;$/;"	n
eof	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^wire                  eof;$/;"	n
eof_tkeep	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^wire [KEEP_WIDTH-1:0] eof_tkeep;$/;"	n
ep_l0s_accpt_lat	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     ep_l0s_accpt_lat = "000",$/;"	c
ep_l1_accpt_lat	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     ep_l1_accpt_lat = "111",$/;"	c
eq_rxeq_adapt_done	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     eq_rxeq_adapt_done;$/;"	n
eq_txeq_deemph	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     eq_txeq_deemph;$/;"	n
eq_txeq_maincursor	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*7)-1:0] eq_txeq_maincursor;$/;"	n
eq_txeq_maincursor_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [6:0]eq_txeq_maincursor_0;$/;"	n
eq_txeq_maincursor_14	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [6:0]eq_txeq_maincursor_14;$/;"	n
eq_txeq_maincursor_21	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [6:0]eq_txeq_maincursor_21;$/;"	n
eq_txeq_maincursor_7	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [6:0]eq_txeq_maincursor_7;$/;"	n
eq_txeq_postcursor	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire [(PCIE_LANE*5)-1:0] eq_txeq_postcursor;$/;"	n
eq_txeq_postcursor_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]eq_txeq_postcursor_0;$/;"	n
eq_txeq_postcursor_10	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]eq_txeq_postcursor_10;$/;"	n
eq_txeq_postcursor_15	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]eq_txeq_postcursor_15;$/;"	n
eq_txeq_postcursor_5	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]eq_txeq_postcursor_5;$/;"	n
eq_txeq_precursor	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire [(PCIE_LANE*5)-1:0] eq_txeq_precursor;$/;"	n
eq_txeq_precursor_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]eq_txeq_precursor_0;$/;"	n
eq_txeq_precursor_10	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]eq_txeq_precursor_10;$/;"	n
eq_txeq_precursor_15	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]eq_txeq_precursor_15;$/;"	n
eq_txeq_precursor_5	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]eq_txeq_precursor_5;$/;"	n
erom_bar_hit_n	src/hdl/pcie/PIO_RX_ENGINE.v	/^  wire               erom_bar_hit_n;$/;"	n
esther_class	linux-software/driver/esther-trigger-drv.c	/^struct class *esther_class;$/;"	v	typeref:struct:class
esther_trig_config	linux-software/include/esther-trigger.h	/^struct esther_trig_config {$/;"	s
exit_crit	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       exit_crit;$/;"	n
ext_ch_gt_drpaddr	src/ip/pcie_7x_0_sim_netlist.v	/^  input [35:0]ext_ch_gt_drpaddr;$/;"	p
ext_ch_gt_drpaddr	src/ip/pcie_7x_0_sim_netlist.v	/^  input [8:0]ext_ch_gt_drpaddr;$/;"	p
ext_ch_gt_drpaddr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [35:0]ext_ch_gt_drpaddr;$/;"	n
ext_ch_gt_drpaddr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [8:0]ext_ch_gt_drpaddr;$/;"	n
ext_ch_gt_drpclk	src/ip/pcie_7x_0_sim_netlist.v	/^  output ext_ch_gt_drpclk;$/;"	p
ext_ch_gt_drpclk	src/ip/source/pcie_7x_0_core_top.v	/^  output                                          ext_ch_gt_drpclk,$/;"	p
ext_ch_gt_drpclk	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                          ext_ch_gt_drpclk,$/;"	p
ext_ch_gt_drpclk	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                           ext_ch_gt_drpclk,$/;"	p
ext_ch_gt_drpdi	src/ip/pcie_7x_0_sim_netlist.v	/^  input [15:0]ext_ch_gt_drpdi;$/;"	p
ext_ch_gt_drpdi	src/ip/pcie_7x_0_sim_netlist.v	/^  input [63:0]ext_ch_gt_drpdi;$/;"	p
ext_ch_gt_drpdi	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]ext_ch_gt_drpdi;$/;"	n
ext_ch_gt_drpdi	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [63:0]ext_ch_gt_drpdi;$/;"	n
ext_ch_gt_drpdo	src/ip/pcie_7x_0_sim_netlist.v	/^  input [15:0]ext_ch_gt_drpdo;$/;"	p
ext_ch_gt_drpdo	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]ext_ch_gt_drpdo;$/;"	p
ext_ch_gt_drpdo	src/ip/pcie_7x_0_sim_netlist.v	/^  output [63:0]ext_ch_gt_drpdo;$/;"	p
ext_ch_gt_drpdo	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]ext_ch_gt_drpdo;$/;"	n
ext_ch_gt_drpdo	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [63:0]ext_ch_gt_drpdo;$/;"	n
ext_ch_gt_drpen	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]ext_ch_gt_drpen;$/;"	p
ext_ch_gt_drpen	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]ext_ch_gt_drpen;$/;"	p
ext_ch_gt_drpen	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]ext_ch_gt_drpen;$/;"	n
ext_ch_gt_drpen	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]ext_ch_gt_drpen;$/;"	n
ext_ch_gt_drpen	src/ip/source/pcie_7x_0_core_top.v	/^  input        [LINK_CAP_MAX_LINK_WIDTH-1:0]      ext_ch_gt_drpen,$/;"	p
ext_ch_gt_drpen	src/ip/source/pcie_7x_0_gt_top.v	/^  input        [LINK_CAP_MAX_LINK_WIDTH-1:0]     ext_ch_gt_drpen,$/;"	p
ext_ch_gt_drpen	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input        [LINK_CAP_MAX_LINK_WIDTH-1:0]      ext_ch_gt_drpen,$/;"	p
ext_ch_gt_drprdy	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]ext_ch_gt_drprdy;$/;"	p
ext_ch_gt_drprdy	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]ext_ch_gt_drprdy;$/;"	p
ext_ch_gt_drprdy	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]ext_ch_gt_drprdy;$/;"	p
ext_ch_gt_drprdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]ext_ch_gt_drprdy;$/;"	n
ext_ch_gt_drprdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]ext_ch_gt_drprdy;$/;"	n
ext_ch_gt_drprdy	src/ip/source/pcie_7x_0_core_top.v	/^  output       [LINK_CAP_MAX_LINK_WIDTH-1:0]      ext_ch_gt_drprdy,$/;"	p
ext_ch_gt_drprdy	src/ip/source/pcie_7x_0_gt_top.v	/^  output       [LINK_CAP_MAX_LINK_WIDTH-1:0]     ext_ch_gt_drprdy,$/;"	p
ext_ch_gt_drprdy	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output       [LINK_CAP_MAX_LINK_WIDTH-1:0]      ext_ch_gt_drprdy,$/;"	p
ext_ch_gt_drpwe	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]ext_ch_gt_drpwe;$/;"	p
ext_ch_gt_drpwe	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]ext_ch_gt_drpwe;$/;"	p
ext_ch_gt_drpwe	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]ext_ch_gt_drpwe;$/;"	n
ext_ch_gt_drpwe	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]ext_ch_gt_drpwe;$/;"	n
ext_ch_gt_drpwe	src/ip/source/pcie_7x_0_core_top.v	/^  input        [LINK_CAP_MAX_LINK_WIDTH-1:0]      ext_ch_gt_drpwe,$/;"	p
ext_ch_gt_drpwe	src/ip/source/pcie_7x_0_gt_top.v	/^  input        [LINK_CAP_MAX_LINK_WIDTH-1:0]     ext_ch_gt_drpwe,$/;"	p
ext_ch_gt_drpwe	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input        [LINK_CAP_MAX_LINK_WIDTH-1:0]      ext_ch_gt_drpwe,$/;"	p
ext_tag_fld_sup	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     ext_tag_fld_sup = "FALSE",$/;"	c
fan_pwm	src/hdl/system_top.v	/^  output                  fan_pwm,$/;"	p
fc_cpld	src/ip/pcie_7x_0_sim_netlist.v	/^  output [11:0]fc_cpld;$/;"	p
fc_cpld	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:0]fc_cpld;$/;"	n
fc_cpld	src/ip/pcie_7x_0_stub.v	/^  output [11:0]fc_cpld;$/;"	p
fc_cpld	src/ip/source/pcie_7x_0_core_top.v	/^  output  [11:0]                             fc_cpld,$/;"	p
fc_cpld	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output  [11:0]                             fc_cpld,$/;"	p
fc_cplh	src/hdl/pcie/pcie_7x_0_support.v	/^  output  [7:0]                              fc_cplh,$/;"	p
fc_cplh	src/ip/pcie_7x_0_sim_netlist.v	/^  output [7:0]fc_cplh;$/;"	p
fc_cplh	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]fc_cplh;$/;"	n
fc_cplh	src/ip/pcie_7x_0_stub.v	/^  output [7:0]fc_cplh;$/;"	p
fc_cplh	src/ip/source/pcie_7x_0_pcie_top.v	/^  output  [7:0]                              fc_cplh,$/;"	p
fc_npd	src/ip/pcie_7x_0_sim_netlist.v	/^  output [11:0]fc_npd;$/;"	p
fc_npd	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:0]fc_npd;$/;"	n
fc_npd	src/ip/pcie_7x_0_stub.v	/^  output [11:0]fc_npd;$/;"	p
fc_npd	src/ip/source/pcie_7x_0_core_top.v	/^  output  [11:0]                             fc_npd,$/;"	p
fc_npd	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output  [11:0]                             fc_npd,$/;"	p
fc_nph	src/hdl/pcie/pcie_7x_0_support.v	/^  output  [7:0]                              fc_nph,$/;"	p
fc_nph	src/ip/pcie_7x_0_sim_netlist.v	/^  output [7:0]fc_nph;$/;"	p
fc_nph	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]fc_nph;$/;"	n
fc_nph	src/ip/pcie_7x_0_stub.v	/^  output [7:0]fc_nph;$/;"	p
fc_nph	src/ip/source/pcie_7x_0_pcie_top.v	/^  output  [7:0]                              fc_nph,$/;"	p
fc_pd	src/ip/pcie_7x_0_sim_netlist.v	/^  output [11:0]fc_pd;$/;"	p
fc_pd	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:0]fc_pd;$/;"	n
fc_pd	src/ip/pcie_7x_0_stub.v	/^  output [11:0]fc_pd;$/;"	p
fc_pd	src/ip/source/pcie_7x_0_core_top.v	/^  output  [11:0]                             fc_pd,$/;"	p
fc_pd	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output  [11:0]                             fc_pd,$/;"	p
fc_ph	src/hdl/pcie/pcie_7x_0_support.v	/^  output  [7:0]                              fc_ph,$/;"	p
fc_ph	src/ip/pcie_7x_0_sim_netlist.v	/^  output [7:0]fc_ph;$/;"	p
fc_ph	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]fc_ph;$/;"	n
fc_ph	src/ip/pcie_7x_0_stub.v	/^  output [7:0]fc_ph;$/;"	p
fc_ph	src/ip/source/pcie_7x_0_pcie_top.v	/^  output  [7:0]                              fc_ph,$/;"	p
fc_sel	src/hdl/pcie/pcie_app_7x.v	/^  output [2:0]                  fc_sel,$/;"	p
fc_sel	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire [2:0]                                  fc_sel;$/;"	n
fc_sel	src/ip/pcie_7x_0_sim_netlist.v	/^  input [2:0]fc_sel;$/;"	p
fc_sel	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]fc_sel;$/;"	n
fc_sel	src/ip/pcie_7x_0_stub.v	/^  input [2:0]fc_sel;$/;"	p
fc_sel	src/ip/source/pcie_7x_0_core_top.v	/^  input   [2:0]                              fc_sel,$/;"	p
fc_sel	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input   [2:0]                              fc_sel,$/;"	p
fd	linux-software/test/testDMA.c	/^close(fd);$/;"	v
fifo_1_rd_i	src/hdl/pcie/pci_dma_engine.v	/^    wire  fifo_1_rd_i    = (dma_ch_sel_r)? fifo_rd_en : 1'b0;$/;"	n
fifo_data_out	src/hdl/pcie/pci_dma_engine.v	/^    wire  [63:0] fifo_data_out;\/\/, fifo_irq_data_out, fifo_poll_data_out;$/;"	n
fifo_rd_en	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    output						  fifo_rd_en,$/;"	p
fifo_rd_en	src/hdl/pcie/PIO_EP.v	/^    wire fifo_rd_en;$/;"	n
fifo_rd_en_r	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    reg fifo_rd_en_r;$/;"	r
firstModAddress	linux-software/driver/common.h	/^  volatile u32 firstModAddress;    \/*Offset 0x04 ro *\/$/;"	m	struct:_PCIE_SHAPI_HREGS
first_DW_wr	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    wire [3:0]	  first_DW_wr  = 4'b1111;$/;"	n
flush_axi	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^reg                     flush_axi;$/;"	r
fsm	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]fsm;$/;"	n
fsm	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]fsm;$/;"	n
fsm	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    reg         [ 2:0]  fsm      =  0;      $/;"	r
fsm	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    reg         [ 3:0]  fsm      =  0;                 $/;"	r
fsm	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    reg         [ 4:0]              fsm               =  5'h1;                 $/;"	r
fsm	src/ip/source/pcie_7x_0_pipe_drp.v	/^    reg         [ 2:0]  fsm      =  0;      $/;"	r
fsm	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg         [4:0]   fsm             = 0;                 $/;"	r
fsm	src/ip/source/pcie_7x_0_pipe_reset.v	/^    reg         [4:0]               fsm               =  5'h2;$/;"	r
fsm	src/ip/source/pcie_7x_0_pipe_user.v	/^    reg         [ 1:0]  fsm      = 2'd0;$/;"	r
fsm	src/ip/source/pcie_7x_0_qpll_drp.v	/^    reg         [ 8:0]  fsm     =  7'd1;      $/;"	r
fsm	src/ip/source/pcie_7x_0_qpll_reset.v	/^    reg         [3:0]               fsm               =  2;                 $/;"	r
fsm	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    reg         [ 3:0]  fsm              =  4'd0;$/;"	r
fsm1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire fsm1;$/;"	n
fsm2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire fsm2;$/;"	n
fsm_rx	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg         [ 5:0]  fsm_rx              =  6'd0;    $/;"	r
fsm_rx	src/ip/source/pcie_7x_0_pipe_sync.v	/^    reg	        [ 6:0]  fsm_rx      = 7'd0;   $/;"	r
fsm_tx	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg         [ 5:0]  fsm_tx              =  6'd0;$/;"	r
fsm_tx	src/ip/source/pcie_7x_0_pipe_sync.v	/^    reg         [ 5:0]  fsm_tx      = 6'd0;     $/;"	r
fwName	linux-software/driver/common.h	/^  volatile u32 fwName[3];          \/*Offset 0x18 ro*\/$/;"	m	struct:_PCIE_SHAPI_HREGS
fwTimeStamp	linux-software/driver/common.h	/^  volatile u32 fwTimeStamp;        \/*Offset 0x14 ro*\/$/;"	m	struct:_PCIE_SHAPI_HREGS
fwVersion	linux-software/driver/common.h	/^  volatile u32 fwVersion;          \/*Offset 0x10 ro *\/$/;"	m	struct:_PCIE_SHAPI_HREGS
gap_trig_decr	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       gap_trig_decr;$/;"	n
gap_trig_tcfg	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       gap_trig_tcfg;$/;"	n
gap_trig_tlast	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       gap_trig_tlast;$/;"	n
gen3	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 gen3       =  1'd0;$/;"	r
gen3_exit	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_exit;$/;"	n
gen3_exit	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 gen3_exit       = 1'd0;$/;"	r
gen3_exit_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_exit_i_1__0_n_0;$/;"	n
gen3_exit_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_exit_i_1__1_n_0;$/;"	n
gen3_exit_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_exit_i_1__2_n_0;$/;"	n
gen3_exit_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_exit_i_1_n_0;$/;"	n
gen3_exit_i_2__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_exit_i_2__0_n_0;$/;"	n
gen3_exit_i_2__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_exit_i_2__1_n_0;$/;"	n
gen3_exit_i_2__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_exit_i_2__2_n_0;$/;"	n
gen3_exit_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_exit_i_2_n_0;$/;"	n
gen3_exit_i_3__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_exit_i_3__0_n_0;$/;"	n
gen3_exit_i_3__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_exit_i_3__1_n_0;$/;"	n
gen3_exit_i_3__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_exit_i_3__2_n_0;$/;"	n
gen3_exit_i_3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_exit_i_3_n_0;$/;"	n
gen3_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_i_1__0_n_0;$/;"	n
gen3_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_i_1__1_n_0;$/;"	n
gen3_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_i_1__2_n_0;$/;"	n
gen3_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_i_1_n_0;$/;"	n
gen3_i_2__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_i_2__0_n_0;$/;"	n
gen3_i_2__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_i_2__1_n_0;$/;"	n
gen3_i_2__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_i_2__2_n_0;$/;"	n
gen3_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gen3_i_2_n_0;$/;"	n
gen3_rdy	src/ip/source/pcie_7x_0_pipe_user.v	/^    reg                 gen3_rdy = 1'd0;$/;"	r
get_pckt_adc_data	linux-software/test/atca-v2-pcie-lib.c	/^void get_pckt_adc_data(int32_t *pAdcData, DMA_PCKT *pPdma) {$/;"	f
get_pckt_foot_magic	linux-software/test/atca-v2-pcie-lib.c	/^unsigned int get_pckt_foot_magic(DMA_PCKT *pPdma) {$/;"	f
get_pckt_head_magic	linux-software/test/atca-v2-pcie-lib.c	/^unsigned int get_pckt_head_magic(DMA_PCKT *pPdma) {$/;"	f
get_rt_pckt_adc_data	linux-software/test/atca-v2-pcie-lib.c	/^void get_rt_pckt_adc_data(int32_t *pAdcData, DMACH1_PCKT *pPdma) {$/;"	f
get_sample_cnt	linux-software/test/atca-v2-pcie-lib.c	/^uint64_t get_sample_cnt(SAMPLE *pSamp) {$/;"	f
glbl	src/ip/pcie_7x_0_sim_netlist.v	/^module glbl ();$/;"	m
got_regions	linux-software/driver/common.h	/^  unsigned int got_regions;$/;"	m	struct:_PCIE_DEV
gpio_bd	src/hdl/system_top.v	/^  inout       [16:0]      gpio_bd,$/;"	p
gpio_i	src/hdl/system_top.v	/^  wire    [63:0]  gpio_i;$/;"	n
gpio_o	src/hdl/system_top.v	/^  wire    [63:0]  gpio_o;$/;"	n
gpio_t	src/hdl/system_top.v	/^  wire    [63:0]  gpio_t;$/;"	n
gt_ch_drp_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]gt_ch_drp_rdy;$/;"	p
gt_ch_drp_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]gt_ch_drp_rdy;$/;"	p
gt_ch_drp_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]gt_ch_drp_rdy;$/;"	n
gt_ch_drp_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]gt_ch_drp_rdy;$/;"	n
gt_ch_drp_rdy	src/ip/source/pcie_7x_0_core_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     gt_ch_drp_rdy,$/;"	p
gt_ch_drp_rdy	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     gt_ch_drp_rdy,$/;"	p
gt_cplllock	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0] gt_cplllock;$/;"	n
gt_cpllpdrefclk	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_cpllpdrefclk;$/;"	p
gt_cpllpdrefclk	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_cpllpdrefclk;$/;"	n
gt_cpllpdrefclk	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^wire gt_cpllpdrefclk;$/;"	n
gt_do	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*16)-1:0]gt_do;$/;"	n
gt_eyescandataerror	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [LINK_CAP_MAX_LINK_WIDTH-1:0] gt_eyescandataerror          ;$/;"	n
gt_eyescandataerror	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_eyescandataerror;$/;"	n
gt_phystatus	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_phystatus;$/;"	n
gt_phystatus_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_phystatus_0;$/;"	n
gt_phystatus_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_phystatus_1;$/;"	n
gt_phystatus_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_phystatus_2;$/;"	n
gt_phystatus_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_phystatus_3;$/;"	n
gt_power_down	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [ 15:0]                       gt_power_down                ;$/;"	n
gt_rdy	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_rdy;$/;"	n
gt_rx_data_k_wire	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [ 31:0]                       gt_rx_data_k_wire            ;$/;"	n
gt_rx_data_k_wire_filter	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [ 31:0]                       gt_rx_data_k_wire_filter     ;$/;"	n
gt_rx_data_wire	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [255:0]                       gt_rx_data_wire              ;$/;"	n
gt_rx_data_wire_filter	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [255:0]                       gt_rx_data_wire_filter       ;$/;"	n
gt_rx_elec_idle_reset	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [  7:0]                       gt_rx_elec_idle_reset        ;$/;"	n
gt_rx_elec_idle_wire	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [  7:0]                       gt_rx_elec_idle_wire         ;$/;"	n
gt_rx_elec_idle_wire_filter	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [  7:0]                       gt_rx_elec_idle_wire_filter  ;$/;"	n
gt_rx_is_skp0_q	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  reg                 gt_rx_is_skp0_q;$/;"	r
gt_rx_is_skp1_q	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  reg                 gt_rx_is_skp1_q;$/;"	r
gt_rx_phy_status_q	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rx_phy_status_q;$/;"	p
gt_rx_phy_status_q	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rx_phy_status_q;$/;"	p
gt_rx_phy_status_q	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rx_phy_status_q;$/;"	n
gt_rx_phy_status_q	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  reg                 gt_rx_phy_status_q;$/;"	r
gt_rx_phy_status_q_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rx_phy_status_q_reg;$/;"	p
gt_rx_phy_status_q_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rx_phy_status_q_reg;$/;"	p
gt_rx_phy_status_q_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rx_phy_status_q_reg;$/;"	n
gt_rx_phy_status_q_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rx_phy_status_q_reg_0;$/;"	p
gt_rx_phy_status_q_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rx_phy_status_q_reg_0;$/;"	p
gt_rx_phy_status_q_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rx_phy_status_q_reg_0;$/;"	n
gt_rx_phy_status_q_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rx_phy_status_q_reg_1;$/;"	p
gt_rx_phy_status_q_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rx_phy_status_q_reg_1;$/;"	p
gt_rx_phy_status_q_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rx_phy_status_q_reg_1;$/;"	n
gt_rx_phy_status_q_reg_2	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rx_phy_status_q_reg_2;$/;"	p
gt_rx_phy_status_q_reg_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rx_phy_status_q_reg_2;$/;"	n
gt_rx_phy_status_wire	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [  7:0]                       gt_rx_phy_status_wire        ;$/;"	n
gt_rx_phy_status_wire_filter	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [  7:0]                       gt_rx_phy_status_wire_filter ;$/;"	n
gt_rx_polarity	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [  7:0]                       gt_rx_polarity               ;$/;"	n
gt_rx_status_q	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  reg    [ 2:0]       gt_rx_status_q;$/;"	r
gt_rx_status_wire	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [ 23:0]                       gt_rx_status_wire            ;$/;"	n
gt_rx_status_wire_filter	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [ 23:0]                       gt_rx_status_wire_filter     ;$/;"	n
gt_rx_valid_wire	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [  7:0]                       gt_rx_valid_wire             ;$/;"	n
gt_rx_valid_wire_filter	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [  7:0]                       gt_rx_valid_wire_filter      ;$/;"	n
gt_rxbufstatus	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*3)-1:0] gt_rxbufstatus;$/;"	n
gt_rxbyteisaligned	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_rxbyteisaligned;                   $/;"	n
gt_rxbyterealign	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_rxbyterealign; $/;"	n
gt_rxcdrlock	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_rxcdrlock;$/;"	n
gt_rxcdrlock_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rxcdrlock_0;$/;"	p
gt_rxcdrlock_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rxcdrlock_0;$/;"	p
gt_rxcdrlock_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxcdrlock_0;$/;"	n
gt_rxcdrlock_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rxcdrlock_1;$/;"	p
gt_rxcdrlock_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rxcdrlock_1;$/;"	p
gt_rxcdrlock_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxcdrlock_1;$/;"	n
gt_rxcdrlock_2	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rxcdrlock_2;$/;"	p
gt_rxcdrlock_2	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rxcdrlock_2;$/;"	p
gt_rxcdrlock_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxcdrlock_2;$/;"	n
gt_rxcdrlock_3	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rxcdrlock_3;$/;"	p
gt_rxcdrlock_3	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rxcdrlock_3;$/;"	p
gt_rxcdrlock_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxcdrlock_3;$/;"	n
gt_rxchanisaligned_wire	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [  7:0]                       gt_rxchanisaligned_wire      ;$/;"	n
gt_rxchariscomma	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*4)-1:0] gt_rxchariscomma;                      $/;"	n
gt_rxcharisk_q	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  reg    [1:0]        gt_rxcharisk_q;$/;"	r
gt_rxchbondi	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [ 4:0]              gt_rxchbondi [PCIE_LANE:0]; $/;"	n
gt_rxchbondlevel	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*3)-1:0] gt_rxchbondlevel;$/;"	n
gt_rxchbondo	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [ 4:0]              gt_rxchbondo [PCIE_LANE:0];  $/;"	n
gt_rxcommadet	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0] gt_rxcommadet;                        $/;"	n
gt_rxdata_q	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  reg    [15:0]       gt_rxdata_q;$/;"	r
gt_rxdisperr	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*8)-1:0]     gt_rxdisperr;$/;"	n
gt_rxdlysresetdone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0] gt_rxdlysresetdone;$/;"	n
gt_rxelecidle	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_rxelecidle;$/;"	n
gt_rxelecidle_q	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rxelecidle_q;$/;"	p
gt_rxelecidle_q	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rxelecidle_q;$/;"	p
gt_rxelecidle_q	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxelecidle_q;$/;"	n
gt_rxelecidle_q	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  reg                 gt_rxelecidle_q;$/;"	r
gt_rxelecidle_q_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rxelecidle_q_reg;$/;"	p
gt_rxelecidle_q_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxelecidle_q_reg;$/;"	n
gt_rxelecidle_q_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rxelecidle_q_reg_0;$/;"	p
gt_rxelecidle_q_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxelecidle_q_reg_0;$/;"	n
gt_rxelecidle_q_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rxelecidle_q_reg_1;$/;"	p
gt_rxelecidle_q_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxelecidle_q_reg_1;$/;"	n
gt_rxnotintable	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*8)-1:0]     gt_rxnotintable;$/;"	n
gt_rxoutclk	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_rxoutclk;$/;"	n
gt_rxphaligndone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE:0] gt_rxphaligndone;       \/\/ Custom width for calculation        $/;"	n
gt_rxpmareset_i	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire [PCIE_LANE-1:0] gt_rxpmareset_i;                 $/;"	n
gt_rxpmaresetdone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0] gt_rxpmaresetdone;$/;"	n
gt_rxratedone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_rxratedone;$/;"	n
gt_rxratedone_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxratedone_0;$/;"	n
gt_rxratedone_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxratedone_1;$/;"	n
gt_rxratedone_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxratedone_2;$/;"	n
gt_rxratedone_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxratedone_3;$/;"	n
gt_rxresetdone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_rxresetdone;$/;"	n
gt_rxresetdone_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxresetdone_0;$/;"	n
gt_rxresetdone_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxresetdone_1;$/;"	n
gt_rxresetdone_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxresetdone_2;$/;"	n
gt_rxresetdone_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxresetdone_3;$/;"	n
gt_rxstatus	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*3)-1:0] gt_rxstatus;$/;"	n
gt_rxsyncdone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0] gt_rxsyncdone;          \/\/ GTH     $/;"	n
gt_rxsyncout	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_rxsyncout;           \/\/ GTH     $/;"	n
gt_rxvalid	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_rxvalid;$/;"	n
gt_rxvalid_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rxvalid_0;$/;"	p
gt_rxvalid_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rxvalid_0;$/;"	p
gt_rxvalid_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_0;$/;"	n
gt_rxvalid_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rxvalid_1;$/;"	p
gt_rxvalid_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rxvalid_1;$/;"	p
gt_rxvalid_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_1;$/;"	n
gt_rxvalid_2	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rxvalid_2;$/;"	p
gt_rxvalid_2	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rxvalid_2;$/;"	p
gt_rxvalid_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_2;$/;"	n
gt_rxvalid_3	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rxvalid_3;$/;"	p
gt_rxvalid_3	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rxvalid_3;$/;"	p
gt_rxvalid_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_3;$/;"	n
gt_rxvalid_q	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  reg                 gt_rxvalid_q;$/;"	r
gt_rxvalid_q__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q__0;$/;"	n
gt_rxvalid_q_i_2__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q_i_2__0_n_0;$/;"	n
gt_rxvalid_q_i_2__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q_i_2__1_n_0;$/;"	n
gt_rxvalid_q_i_2__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q_i_2__2_n_0;$/;"	n
gt_rxvalid_q_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q_i_2_n_0;$/;"	n
gt_rxvalid_q_i_4__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q_i_4__0_n_0;$/;"	n
gt_rxvalid_q_i_4__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q_i_4__1_n_0;$/;"	n
gt_rxvalid_q_i_4__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q_i_4__2_n_0;$/;"	n
gt_rxvalid_q_i_4_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q_i_4_n_0;$/;"	n
gt_rxvalid_q_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q_n_0;$/;"	n
gt_rxvalid_q_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]gt_rxvalid_q_reg;$/;"	p
gt_rxvalid_q_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rxvalid_q_reg;$/;"	p
gt_rxvalid_q_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]gt_rxvalid_q_reg;$/;"	n
gt_rxvalid_q_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q_reg;$/;"	n
gt_rxvalid_q_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]gt_rxvalid_q_reg_0;$/;"	p
gt_rxvalid_q_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input gt_rxvalid_q_reg_0;$/;"	p
gt_rxvalid_q_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rxvalid_q_reg_0;$/;"	p
gt_rxvalid_q_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]gt_rxvalid_q_reg_0;$/;"	n
gt_rxvalid_q_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q_reg_0;$/;"	n
gt_rxvalid_q_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]gt_rxvalid_q_reg_1;$/;"	p
gt_rxvalid_q_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rxvalid_q_reg_1;$/;"	p
gt_rxvalid_q_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]gt_rxvalid_q_reg_1;$/;"	n
gt_rxvalid_q_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q_reg_1;$/;"	n
gt_rxvalid_q_reg_2	src/ip/pcie_7x_0_sim_netlist.v	/^  output gt_rxvalid_q_reg_2;$/;"	p
gt_rxvalid_q_reg_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_rxvalid_q_reg_2;$/;"	n
gt_top_i_n_10	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_10;$/;"	n
gt_top_i_n_110	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_110;$/;"	n
gt_top_i_n_111	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_111;$/;"	n
gt_top_i_n_112	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_112;$/;"	n
gt_top_i_n_113	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_113;$/;"	n
gt_top_i_n_114	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_114;$/;"	n
gt_top_i_n_115	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_115;$/;"	n
gt_top_i_n_116	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_116;$/;"	n
gt_top_i_n_117	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_117;$/;"	n
gt_top_i_n_118	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_118;$/;"	n
gt_top_i_n_119	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_119;$/;"	n
gt_top_i_n_120	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_120;$/;"	n
gt_top_i_n_121	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_121;$/;"	n
gt_top_i_n_419	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_419;$/;"	n
gt_top_i_n_45	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_45;$/;"	n
gt_top_i_n_5	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_5;$/;"	n
gt_top_i_n_6	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_6;$/;"	n
gt_top_i_n_7	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_7;$/;"	n
gt_top_i_n_8	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_8;$/;"	n
gt_top_i_n_9	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_top_i_n_9;$/;"	n
gt_tx_char_disp_mode	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [  7:0]                       gt_tx_char_disp_mode         ;$/;"	n
gt_tx_data	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [255:0]                       gt_tx_data                   ;$/;"	n
gt_tx_data_k	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [ 31:0]                       gt_tx_data_k                 ;$/;"	n
gt_tx_detect_rx_loopback	src/ip/source/pcie_7x_0_gt_top.v	/^  wire                               gt_tx_detect_rx_loopback     ;$/;"	n
gt_tx_elec_idle	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [  7:0]                       gt_tx_elec_idle              ;$/;"	n
gt_txdlysresetdone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0] gt_txdlysresetdone;$/;"	n
gt_txoutclk	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_txoutclk;$/;"	n
gt_txphaligndone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0] gt_txphaligndone;$/;"	n
gt_txphinitdone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0] gt_txphinitdone;  $/;"	n
gt_txpmareset_i	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire [PCIE_LANE-1:0] gt_txpmareset_i;                 $/;"	n
gt_txratedone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_txratedone;$/;"	n
gt_txratedone_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_txratedone_0;$/;"	n
gt_txratedone_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_txratedone_1;$/;"	n
gt_txratedone_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_txratedone_2;$/;"	n
gt_txratedone_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_txratedone_3;$/;"	n
gt_txresetdone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_txresetdone;$/;"	n
gt_txresetdone_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_txresetdone_0;$/;"	n
gt_txresetdone_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_txresetdone_1;$/;"	n
gt_txresetdone_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_txresetdone_2;$/;"	n
gt_txresetdone_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gt_txresetdone_3;$/;"	n
gt_txsyncdone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_txsyncdone;          \/\/ GTH                                                           $/;"	n
gt_txsyncout	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     gt_txsyncout;           \/\/ GTH  $/;"	n
gtp_rst_qpllpd	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            gtp_rst_qpllpd;         \/\/ GTP$/;"	n
gtp_rst_qpllreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            gtp_rst_qpllreset;      \/\/ GTP$/;"	n
gtreset	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    reg                             gtreset           =  1'd0;$/;"	r
gtreset	src/ip/source/pcie_7x_0_pipe_reset.v	/^    reg                             gtreset           =  1'd0;$/;"	r
gtreset_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gtreset_i_1_n_0;$/;"	n
gtreset_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]gtreset_reg;$/;"	p
gtreset_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input gtreset_reg;$/;"	p
gtreset_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]gtreset_reg;$/;"	n
gtreset_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire gtreset_reg;$/;"	n
gtreset_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]gtreset_reg_0;$/;"	p
gtreset_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]gtreset_reg_0;$/;"	n
gtreset_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]gtreset_reg_1;$/;"	p
gtreset_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]gtreset_reg_1;$/;"	n
header_len	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^    wire  [2:0] header_len;$/;"	n
hold_state	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^            reg                     hold_state;$/;"	r
hold_state	src/hdl/pcie/PIO_TX_ENGINE.v	/^      reg                     hold_state;$/;"	r
host_addr_tx	src/hdl/pcie/PIO_EP.v	/^    wire [31:0] host_addr_tx;$/;"	n
htoll	linux-software/test/reg_rw.c	33;"	d	file:
htoll	linux-software/test/reg_rw.c	38;"	d	file:
htols	linux-software/test/reg_rw.c	34;"	d	file:
htols	linux-software/test/reg_rw.c	39;"	d	file:
hwIDhwVendorID	linux-software/driver/common.h	/^  volatile u32 hwIDhwVendorID;     \/*Offset 0x08 ro*\/$/;"	m	struct:_PCIE_SHAPI_HREGS
hw_actv	linux-software/driver/common.h	/^  dma_addr_t hw_actv;$/;"	m	struct:_DMA_STRUCT
i_ibufds_gte2	src/ip/source/pcie_7x_0_gtp_cpllpd_ovrd.v	/^    input   i_ibufds_gte2,                                                                                     $/;"	p
i_ibufds_gte2	src/ip/source/pcie_7x_0_gtx_cpllpd_ovrd.v	/^    input   i_ibufds_gte2,                                                                                     $/;"	p
icap_clk	src/ip/pcie_7x_0_sim_netlist.v	/^  input icap_clk;$/;"	p
icap_csib	src/ip/pcie_7x_0_sim_netlist.v	/^  input icap_csib;$/;"	p
icap_i	src/ip/pcie_7x_0_sim_netlist.v	/^  input [31:0]icap_i;$/;"	p
icap_o	src/ip/pcie_7x_0_sim_netlist.v	/^  output [31:0]icap_o;$/;"	p
icap_rdwrb	src/ip/pcie_7x_0_sim_netlist.v	/^  input icap_rdwrb;$/;"	p
ids	linux-software/driver/esther-trigger-drv.c	/^static struct pci_device_id ids[] = {$/;"	v	typeref:struct:pci_device_id	file:
iic_scl	src/hdl/system_top.v	/^  inout                   iic_scl,$/;"	p
in_packet_q	src/hdl/pcie/PIO_RX_ENGINE.v	/^      reg                in_packet_q;$/;"	r
index	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]index;$/;"	n
index	src/ip/pcie_7x_0_sim_netlist.v	/^  wire index;$/;"	n
index	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    reg         [ 4:0]  index    =  5'd0;$/;"	r
index	src/ip/source/pcie_7x_0_pipe_drp.v	/^    reg         [ 4:0]  index    =  5'd0;$/;"	r
index	src/ip/source/pcie_7x_0_qpll_drp.v	/^    reg         [ 2:0]  index    =  3'd0;$/;"	r
inout	src/hdl/system_top.v	/^  inout                   iic_sda,$/;"	p
inout	src/hdl/system_top.v	/^  inout                   mdio_mdio,$/;"	p
inout	src/hdl/system_top.v	/^  inout       [ 6:0]      gpio_lcd,$/;"	p
inout	src/hdl/system_top.v	/^  inout       [ 7:0]      ddr3_dqs_n,$/;"	p
inout	src/hdl/system_top.v	/^  inout       [15:0]      linear_flash_dq_io,$/;"	p
input	src/hdl/pcie/PIO.v	/^   input   adc_data_en,$/;"	p
input	src/hdl/pcie/PIO.v	/^  input  		[23:0] trigger_status,$/;"	p
input	src/hdl/pcie/PIO.v	/^  input                         cfg_to_turnoff,$/;"	p
input	src/hdl/pcie/PIO.v	/^  input                         m_axis_rx_tlast,$/;"	p
input	src/hdl/pcie/PIO.v	/^  input                         s_axis_tx_tready,$/;"	p
input	src/hdl/pcie/PIO.v	/^  input                         user_reset,$/;"	c
input	src/hdl/pcie/PIO.v	/^  input  [5:0]                  tx_buf_av,$/;"	p
input	src/hdl/pcie/PIO.v	/^  input  [C_DATA_WIDTH-1:0]     m_axis_rx_tdata,$/;"	p
input	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input							  dma_tlp_req,$/;"	p
input	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input                           req_compl,$/;"	p
input	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input                           req_td,$/;"	p
input	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input             rst_n,$/;"	c
input	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input  [31:0]                   rd_data,$/;"	p
input	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input [15:0]                    req_rid,$/;"	p
input	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input [1:0]                     req_attr,$/;"	p
input	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input [63:0]                    dma_data,$/;"	p
input	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input [7:0]                     req_be,$/;"	p
input	src/hdl/pcie/PIO_EP.v	/^  input                         cfg_interrupt_rdy,$/;"	p
input	src/hdl/pcie/PIO_EP.v	/^  input                         m_axis_rx_tvalid,$/;"	p
input	src/hdl/pcie/PIO_EP.v	/^  input                         rst_n,$/;"	c
input	src/hdl/pcie/PIO_EP.v	/^  input   [15:0]                cfg_completer_id,$/;"	p
input	src/hdl/pcie/PIO_EP.v	/^  input   [21:0]                m_axis_rx_tuser,$/;"	p
input	src/hdl/pcie/PIO_EP.v	/^  input   [63:0]   adc_data,$/;"	p
input	src/hdl/pcie/PIO_EP.v	/^  input   [KEEP_WIDTH-1:0]      m_axis_rx_tkeep,$/;"	p
input	src/hdl/pcie/PIO_EP.v	/^  input   adc_data_clk$/;"	p
input	src/hdl/pcie/PIO_RX_ENGINE.v	/^  input                         m_axis_rx_tvalid,$/;"	p
input	src/hdl/pcie/PIO_RX_ENGINE.v	/^  input                         rst_n,$/;"	c
input	src/hdl/pcie/PIO_RX_ENGINE.v	/^  input  [KEEP_WIDTH-1:0]       m_axis_rx_tkeep,$/;"	p
input	src/hdl/pcie/PIO_TO_CTRL.v	/^  input               compl_done,$/;"	p
input	src/hdl/pcie/PIO_TO_CTRL.v	/^  input               rst_n,$/;"	c
input	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input                           req_compl,$/;"	p
input	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input                           req_td,$/;"	p
input	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input             rst_n,$/;"	c
input	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input [15:0]                    completer_id$/;"	p
input	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input [15:0]                    req_rid,$/;"	p
input	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input [1:0]                     req_attr,$/;"	p
input	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input [7:0]                     req_be,$/;"	p
input	src/hdl/pcie/pci_dma_engine.v	/^    input		  cfg_interrupt_rdy,$/;"	p
input	src/hdl/pcie/pci_dma_engine.v	/^    input           adc_data_en$/;"	p
input	src/hdl/pcie/pci_dma_engine.v	/^    input         pcie_user_rst_n,$/;"	p
input	src/hdl/pcie/pci_dma_engine.v	/^    input   [20:0]  dma_size, \/\/ in Bytes. MAX size 1 MB = 8k \/ 4k \/ 2k TLPs$/;"	p
input	src/hdl/pcie/pci_dma_engine.v	/^    input   dma_tlp_compl_done,$/;"	p
input	src/hdl/pcie/pci_dma_engine.v	/^    input   fifo_rd_en,$/;"	p
input	src/hdl/pcie/pci_dma_engine.v	/^    input  [5:0]  tx_buf_av,  \/\/  Transmit Buffers Available$/;"	p
input	src/hdl/pcie/pci_dma_engine.v	/^    input [63:0]    adc_data,$/;"	p
input	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    input                       CLK_RST_N,$/;"	p
input	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    input                       CLK_TXOUTCLK,$/;"	p
input	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    input       [PCIE_LANE-1:0] CLK_PCLK_SEL_SLAVE,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_acs,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_cor,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_cpl_abort,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_cpl_timeout,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_ecrc,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_internal_cor,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_mc_blocked,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_err_norecovery,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_interrupt,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_interrupt_assert,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_mgmt_wr_en,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       cfg_mgmt_wr_readonly,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       pcie_drp_en,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       pl_directed_link_auton,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       pl_downstream_deemph_source,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       sys_clk,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      cfg_pm_force_state_en,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      cfg_pm_halt_aspm_l0s,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      cfg_turnoff_ok,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      m_axis_rx_tready,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      pipe_mmcm_rst_n,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      rx_np_ok,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      s_axis_tx_tlast,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [1:0]                              pl_directed_link_width,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [2:0]                             cfg_ds_function_number,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [3:0]                              cfg_mgmt_byte_en,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [4:0]                              cfg_pciecap_interrupt_msgnum,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [63:0]                            cfg_dsn,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [7:0]                             cfg_ds_bus_number,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [8:0]                              pcie_drp_addr,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input   [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pci_exp_rxp,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input   [127:0]                             cfg_err_aer_headerlog,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input   [2:0]                              fc_sel,$/;"	p
input	src/hdl/pcie/pcie_7x_0_support.v	/^  input   [C_DATA_WIDTH-1:0]                 s_axis_tx_tdata,$/;"	p
input	src/hdl/pcie/pcie_app_7x.v	/^   input                         cfg_interrupt_rdy,$/;"	p
input	src/hdl/pcie/pcie_app_7x.v	/^   input   [63:0]  adc_data,$/;"	p
input	src/hdl/pcie/pcie_app_7x.v	/^   input   adc_data_clk$/;"	p
input	src/hdl/pcie/pcie_app_7x.v	/^  input                         cfg_to_turnoff,$/;"	p
input	src/hdl/pcie/pcie_app_7x.v	/^  input                         m_axis_rx_tlast,$/;"	p
input	src/hdl/pcie/pcie_app_7x.v	/^  input                         s_axis_tx_tready,$/;"	p
input	src/hdl/pcie/pcie_app_7x.v	/^  input                         user_reset,$/;"	c
input	src/hdl/pcie/pcie_app_7x.v	/^  input   [4:0]                 cfg_device_number,$/;"	p
input	src/hdl/pcie/pcie_app_7x.v	/^  input  [C_DATA_WIDTH-1:0]     m_axis_rx_tdata,$/;"	p
input	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  input                                       sys_clk_n,$/;"	p
input	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  input   [3:0]    pci_exp_rxn,$/;"	p
input	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  input   [63:0]  adc_data,$/;"	p
input	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  input   adc_data_clk$/;"	p
input	src/hdl/system_top.v	/^  input                   mii_col,$/;"	p
input	src/hdl/system_top.v	/^  input                   mii_rx_clk,$/;"	p
input	src/hdl/system_top.v	/^  input                   mii_rx_dv,$/;"	p
input	src/hdl/system_top.v	/^  input                   mii_tx_clk,$/;"	p
input	src/hdl/system_top.v	/^  input                   rx_ref_clk_n,$/;"	p
input	src/hdl/system_top.v	/^  input                   sys_clk_p,$/;"	p
input	src/hdl/system_top.v	/^  input                   uart_sin,$/;"	p
input	src/hdl/system_top.v	/^  input         pci_sys_clk_p,$/;"	p
input	src/hdl/system_top.v	/^  input         pci_sys_rst_n$/;"	p
input	src/hdl/system_top.v	/^  input       [ 3:0]      rx_data_n,$/;"	p
input	src/hdl/system_top.v	/^  input   [3:0]    pci_exp_rxp,$/;"	p
input	src/hdl/trigger_gen.v	/^    input [31:0] adc_data_a,$/;"	c
input	src/hdl/trigger_gen.v	/^    input [31:0] adc_data_c,$/;"	p
input	src/hdl/trigger_gen.v	/^    input adc_enable_b,$/;"	p
input	src/hdl/trigger_gen.v	/^    input adc_enable_d,$/;"	p
input	src/hdl/trigger_gen.v	/^    input adc_valid_a,$/;"	p
input	src/hdl/trigger_gen.v	/^    input adc_valid_c,$/;"	p
input	src/hdl/trigger_gen.v	/^    input trig_enable,  \/\/ Enable\/Reset State Machine$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  input                     trn_recrc_err,           \/\/ RX ECRC error$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  input                     trn_rerrfwd,             \/\/ RX error forward$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  input                     trn_rsof,                \/\/ RX start of packet$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  input                     trn_rsrc_dsc,            \/\/ RX source discontinue$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  input                     trn_rsrc_rdy,            \/\/ RX source ready$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  input                     user_clk,                \/\/ user clock from block$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  input                         m_axis_rx_tlast,     \/\/ RX data is last$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  input                         m_axis_rx_tvalid,    \/\/ RX data is valid$/;"	c
input	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  input                         user_rst             \/\/ user reset from block$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                         null_rx_tvalid,      \/\/ NULL generated tvalid$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                         trn_rsof,            \/\/ RX start of packet$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                         trn_rsrc_rdy,        \/\/ RX source ready$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                         user_clk,            \/\/ user clock from block$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                   [4:0] null_is_eof,         \/\/ NULL generated is_eof$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                   [6:0] trn_rbar_hit,        \/\/ RX BAR hit$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input         [REM_WIDTH-1:0] trn_rrem,            \/\/ RX remainder$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input        [KEEP_WIDTH-1:0] null_rx_tkeep,       \/\/ NULL generated tkeep$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                      s_axis_tx_tvalid,       \/\/ TX data is valid$/;"	c
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                      user_tcfg_gnt,          \/\/ Send cfg OK from user$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     cfg_pm_send_pme_to,      \/\/ PM send PME turnoff msg$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     cfg_to_turnoff,          \/\/ Turnoff request$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     trn_lnk_up,              \/\/ PCIe link up$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     trn_reof,                \/\/ RX end of packet$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     trn_tcfg_req,            \/\/ TX config request$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     user_rst                 \/\/ user reset from block$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                [3:0] s_axis_tx_tuser,        \/\/ TX user signals$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input               [5:0] trn_tbuf_av,             \/\/ TX buffers available$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input               [6:0] trn_rbar_hit,            \/\/ RX BAR hit$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input              [31:0] trn_rdllp_data,          \/\/ RX DLLP data$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input     [1:0] trn_rrem,                \/\/ RX remainder$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input     [KEEP_WIDTH-1:0] s_axis_tx_tkeep,        \/\/ TX strobe byte enables$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input  [127:0] trn_rd,                  \/\/ RX data from block$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input                      s_axis_tx_tvalid,       \/\/ TX data is valid$/;"	c
input	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input                      user_tcfg_gnt,          \/\/ Send cfg OK from user$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input                     cfg_pm_send_pme_to,      \/\/ PM send PME turnoff msg$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input                     cfg_to_turnoff,          \/\/ Turnoff request$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input                     trn_lnk_up,              \/\/ PCIe link up$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input                     trn_tcfg_req,            \/\/ TX config request$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input                     user_clk,                \/\/ user clock from block$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input                [3:0] s_axis_tx_tuser,        \/\/ TX user signals$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input               [5:0] trn_tbuf_av,             \/\/ TX buffers available$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input              [31:0] trn_rdllp_data,          \/\/ RX DLLP data$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input     [KEEP_WIDTH-1:0] s_axis_tx_tkeep,        \/\/ TX strobe byte enables$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  input                         s_axis_tx_tvalid,    \/\/ TX data is valid$/;"	c
input	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  input                         tready_thrtl,        \/\/ TREADY from thrtl ctl$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  input                         user_rst             \/\/ user reset from block$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  input                   [3:0] s_axis_tx_tuser,     \/\/ TX user signals$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  input        [KEEP_WIDTH-1:0] s_axis_tx_tkeep,     \/\/ TX strobe byte enables$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input                     s_axis_tx_tlast,         \/\/ TX data is last$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input                     s_axis_tx_tvalid,        \/\/ TX data is valid$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input                     trn_rdllp_src_rdy,       \/\/ RX DLLP source ready$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input                     trn_tdst_rdy,            \/\/ TX destination ready$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input                     user_rst                 \/\/ user reset from block$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input                     user_tcfg_gnt,           \/\/ Send cfg OK from user$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input               [1:0] cfg_pmcsr_powerstate,    \/\/ PMCSR power state$/;"	p
input	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input               [2:0] cfg_pcie_link_state,     \/\/ Encoded PCIe link state$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input                                      pipe_dclk_in,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input                                      pipe_mmcm_lock_in,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input                                      pipe_rxusrclk_in,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input                                      pipe_userclk2_in,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input                                      rx_np_req,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input                                      s_axis_tx_tlast,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input                                      tx_cfg_gnt,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input               pipe_rxprbscntreset,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input            startup_eos_in,     \/\/ 1-bit input: This signal should be driven by the EOS output of the STARTUP primitive.$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input            startup_gsr,        \/\/ 1-bit input: Global Set\/Reset input (GSR cannot be used for the port name)$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input            startup_keyclearb,  \/\/ 1-bit input: Clear AES Decrypter Key input from Battery-Backed RAM (BBRAM)$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input            startup_usrcclko,   \/\/ 1-bit input: User CCLK input$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input            startup_usrdoneo,   \/\/ 1-bit input: User DONE pin output control$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input        [(LINK_CAP_MAX_LINK_WIDTH*16)-1:0] ext_ch_gt_drpdi,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input        [(LINK_CAP_MAX_LINK_WIDTH*9)-1:0]  ext_ch_gt_drpaddr,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input       [ 2:0]  pipe_rxprbssel,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input  [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pci_exp_rxp,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input  [(LINK_CAP_MAX_LINK_WIDTH-1):0]     int_pclk_sel_slave,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input  [17:0]                               qpll_drp_fsm,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input  [1:0]                                qpll_drp_reset,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input  [1:0]                                qpll_qplloutclk,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input  [C_DATA_WIDTH-1:0]                  s_axis_tx_tdata,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input  wire          pcie_drp_clk,$/;"	p
input	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_turnoff_ok,$/;"	p
input	src/ip/source/pcie_7x_0_gt_common.v	/^input               	PIPE_CLK,$/;"	c
input	src/ip/source/pcie_7x_0_gt_common.v	/^input               	QPLL_DRP_GEN3,$/;"	p
input	src/ip/source/pcie_7x_0_gt_common.v	/^input               	QPLL_DRP_RST_N,$/;"	p
input	src/ip/source/pcie_7x_0_gt_common.v	/^input               	QPLL_QPLLRESET,$/;"	p
input	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  input               GT_RXELECIDLE,$/;"	p
input	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  input               GT_RX_PHY_STATUS,$/;"	p
input	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  input               PLM_IN_RS,$/;"	p
input	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  input               RESET$/;"	p
input	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  input  [15:0]       GT_RXDATA,$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx_rcvr_det       ,$/;"	c
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input                                         PIPE_DCLK_IN,           \/\/ DCLK       | DCLK$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input                                         PIPE_MMCM_LOCK_IN,      \/\/ Async      | Async$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input                                         PIPE_RXUSRCLK_IN,       \/\/ RXUSERCLK$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input                                         PIPE_TXPRBSFORCEERR,$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input                                         PIPE_USERCLK2_IN,       \/\/ Optional user clock$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input        [(LINK_CAP_MAX_LINK_WIDTH*16)-1:0]ext_ch_gt_drpdi,$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input        [(LINK_CAP_MAX_LINK_WIDTH*9)-1:0] ext_ch_gt_drpaddr,$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input       [ 2:0]                            PIPE_LOOPBACK,$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input       [ 2:0]                            PIPE_TXPRBSSEL,$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input       [LINK_CAP_MAX_LINK_WIDTH-1:0]     PIPE_TXINHIBIT,$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input   [(LINK_CAP_MAX_LINK_WIDTH-1):0]       INT_PCLK_SEL_SLAVE,$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input   [17:0]                                qpll_drp_fsm,$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input   [1:0]                                 qpll_drp_reset,$/;"	p
input	src/ip/source/pcie_7x_0_gt_top.v	/^  input   [1:0]                                 qpll_qplloutclk,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_CPLLPDREFCLK,                   $/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_CPLLRESET,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_GEN3, $/;"	c
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_GTREFCLK0,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_GTTXRESET,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_QPLLREFCLK,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXBUFRESET,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXCDRRESET,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXCHBONDMASTER,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXDDIEN,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXDFELPMRESET,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXDLYSRESET,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXP,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXPHALIGNEN,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXPOLARITY,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXSLIDE,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXSYNCIN,                        \/\/ GTH$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXUSERRDY,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXUSRCLK,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_RXUSRCLK2, $/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXDLYSRESET,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXELECIDLE,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXINHIBIT,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXPCSRESET,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXPHALIGN,     $/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXPHINIT, $/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXPMARESET,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXPRBSFORCEERR,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXSWING,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXSYNCALLIN,                     \/\/ GTH$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input               GT_TXSYNCMODE,                      \/\/ GTH$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 1:0]  GT_RXPOWERDOWN,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 1:0]  GT_TXSYSCLKSEL,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 2:0]  GT_LOOPBACK,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 2:0]  GT_RXRATE,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 2:0]  GT_TXPRBSSEL,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 3:0]  GT_TXDATAK,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 4:0]  GT_RXCHBONDI,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 6:0]  GT_TXMAINCURSOR,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [ 8:0]  GT_DRPADDR,$/;"	p
input	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    input       [15:0]  GT_DRPDI,$/;"	p
input	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    input               DRP_RDY,$/;"	p
input	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    input               DRP_RST_N,$/;"	p
input	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    input               DRP_START,$/;"	p
input	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    input               RATE_DRP_DONE,$/;"	p
input	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    input               RATE_RST_N,$/;"	p
input	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    input               RATE_TXRATEDONE,$/;"	p
input	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    input               RATE_TXSYNC_DONE,$/;"	p
input	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    input                           RST_MMCM_LOCK,$/;"	p
input	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    input                           RST_RST_N,$/;"	p
input	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    input                           RST_RXUSRCLK,$/;"	p
input	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_PHYSTATUS,$/;"	p
input	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_RATE_IDLE,$/;"	p
input	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_RXPMARESETDONE,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                                      pipe_dclk_in,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                                      pipe_mmcm_lock_in,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                                      pipe_rxusrclk_in,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                                      pipe_userclk2_in,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                                      rx_np_req,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                                      s_axis_tx_tlast,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                                      tx_cfg_gnt,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                cfg_interrupt,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                cfg_interrupt_assert,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                cfg_pm_halt_aspm_l1,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                cfg_pm_wake,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                cfg_trn_pending,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                cfg_turnoff_ok,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                pipe_rxprbscntreset,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                pl_directed_link_auton,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                pl_downstream_deemph_source,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_acs,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_cor,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_cpl_abort,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_cpl_timeout,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_ecrc,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_internal_cor,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_mc_blocked,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_err_norecovery,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            cfg_mgmt_rd_en,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            pcie_drp_en,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            startup_eos_in,     \/\/ 1-bit input: This signal should be driven by the EOS output of the STARTUP primitive.$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input        [(LINK_CAP_MAX_LINK_WIDTH*16)-1:0] ext_ch_gt_drpdi,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input        [(LINK_CAP_MAX_LINK_WIDTH*9)-1:0]  ext_ch_gt_drpaddr,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input        [1:0]   cfg_pm_force_state,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input        [1:0]   pl_directed_link_width,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input        [2:0]   cfg_ds_function_number,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input        [4:0]   cfg_aer_interrupt_msgnum,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input        [4:0]   cfg_pciecap_interrupt_msgnum,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input        [7:0]   cfg_ds_bus_number,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input       [ 2:0]   pipe_rxprbssel,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input     [8:0]  pcie_drp_addr,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input    [31:0]  cfg_mgmt_di,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input    [9:0]   cfg_mgmt_dwaddr,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pci_exp_rxp,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  [(LINK_CAP_MAX_LINK_WIDTH-1):0]     int_pclk_sel_slave,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  [17:0]                               qpll_drp_fsm,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  [1:0]                                qpll_drp_reset,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  [1:0]                                qpll_qplloutclk,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  [C_DATA_WIDTH-1:0]                  s_axis_tx_tdata,$/;"	p
input	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire   [11:0]  common_commands_in,$/;"	p
input	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^     input               ren_i,     \/\/ read enable$/;"	p
input	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^     input               reset_i,   \/\/ bram reset$/;"	c
input	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^     input [12:0]        raddr_i,   \/\/ read address$/;"	p
input	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^     input [12:0]        waddr_i,   \/\/ write address$/;"	p
input	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  input          mim_rx_rce,                  \/\/ Read Output Register Clock Enable for Receive path BRAM$/;"	p
input	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  input          mim_rx_wen,                  \/\/ Write Enable for Receive path BRAM$/;"	p
input	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  input          mim_tx_ren,                  \/\/ Read Enable for Transmit path BRAM$/;"	p
input	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  input          reset_i,                     \/\/ Reset input$/;"	c
input	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  input  [12:0]  mim_tx_raddr,                \/\/ Read Address for Transmit path BRAM$/;"	p
input	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  input  [12:0]  mim_tx_waddr,                \/\/ Write Address for Transmit path BRAM$/;"	p
input	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  input  [71:0]  mim_rx_wdata,                \/\/ Write Enable for Receive path BRAM$/;"	p
input	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  input          ren,$/;"	p
input	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  input          reset_i,$/;"	p
input	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  input  [12:0]  raddr,$/;"	p
input	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  input  [12:0]  waddr,$/;"	p
input	src/ip/source/pcie_7x_0_pcie_top.v	/^  input                                      m_axis_rx_tready,$/;"	p
input	src/ip/source/pcie_7x_0_pcie_top.v	/^  input                                      rx_np_ok,$/;"	p
input	src/ip/source/pcie_7x_0_pcie_top.v	/^  input                                      s_axis_tx_tvalid,$/;"	p
input	src/ip/source/pcie_7x_0_pcie_top.v	/^  input                                      user_reset,$/;"	p
input	src/ip/source/pcie_7x_0_pcie_top.v	/^  input                       pipe_clk,$/;"	p
input	src/ip/source/pcie_7x_0_pcie_top.v	/^  input                       user_clk2,$/;"	p
input	src/ip/source/pcie_7x_0_pcie_top.v	/^  input   [2:0]                              fc_sel,$/;"	p
input	src/ip/source/pcie_7x_0_pcie_top.v	/^  input   [3:0]                              s_axis_tx_tuser,$/;"	p
input	src/ip/source/pcie_7x_0_pcie_top.v	/^  input   [C_DATA_WIDTH-1:0]                 s_axis_tx_tdata,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_drp.v	/^    input               DRP_RST_N,$/;"	c
input	src/ip/source/pcie_7x_0_pipe_drp.v	/^    input               DRP_X16,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_drp.v	/^    input       [ 1:0]  DRP_RATE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_drp.v	/^    input       [15:0]  DRP_DO,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_eq.v	/^    input               EQ_RST_N,$/;"	c
input	src/ip/source/pcie_7x_0_pipe_eq.v	/^    input               EQ_RXEQ_USER_EN,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_eq.v	/^    input               EQ_RXEQ_USER_MODE, $/;"	p
input	src/ip/source/pcie_7x_0_pipe_eq.v	/^    input       [ 1:0]  EQ_RXEQ_CONTROL,  $/;"	p
input	src/ip/source/pcie_7x_0_pipe_eq.v	/^    input       [ 1:0]  EQ_TXEQ_CONTROL,    $/;"	p
input	src/ip/source/pcie_7x_0_pipe_eq.v	/^    input       [ 3:0]  EQ_TXEQ_PRESET_DEFAULT,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_eq.v	/^    input       [ 5:0]  EQ_RXEQ_LFFS,  $/;"	p
input	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_ACTIVE_LANE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_CPLLLOCK,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_MMCM_LOCK,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_RESETOVRD_DONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_RST_N,$/;"	c
input	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_RXPMARESETDONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_RXRATEDONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_RXRESETDONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_rate.v	/^    input               RATE_RXSYNC_DONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input                           RST_QPLL_IDLE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input                           RST_RST_N,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input                           RST_RXUSRCLK,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_RESETDONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_RXCDRLOCK,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_RXPMARESETDONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_reset.v	/^    input       [PCIE_LANE-1:0]     RST_TXSYNC_DONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_GEN3,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_MMCM_LOCK,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_RST_N,$/;"	c
input	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_RXCDRLOCK,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_RXDLYSRESETDONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_RXPHALIGNDONE_S,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_RXSYNCDONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_TXDLYSRESETDONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_TXSYNCDONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_sync.v	/^    input               SYNC_TXSYNC_START,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_PCLK_SEL,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RATE_DONE, $/;"	p
input	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RATE_GEN3,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RATE_RXSYNC,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RST_N,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RXCDRLOCK_IN,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RXSTATUS_IN,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_RXUSRCLK,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_TXELECIDLE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_user.v	/^    input               USER_TXRESETDONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_JTAG_EN,           \/\/ DCLK       | DCLK$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_OOBCLK_IN,         \/\/ OOB        | OOB$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_PCLK_IN,           \/\/ PCLK       | PCLK$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_RESET_N,           \/\/ PCLK       | PCLK$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_TXDETECTRX,        \/\/ PCLK       | PCLK$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_TXPRBSFORCEERR,    \/\/ PCLK       | PCLK$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input                           PIPE_USERCLK1_IN,       \/\/ Optional user clock$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input        [(PCIE_LANE*16)-1:0]EXT_CH_GT_DRPDI,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input        [(PCIE_LANE*9)-1:0] EXT_CH_GT_DRPADDR,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [ 2:0]              PIPE_LOOPBACK,          \/\/ PCLK       | PCLK$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [ 2:0]              PIPE_TXMARGIN,          \/\/ Async      | Async $/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [ 2:0]              PIPE_TXPRBSSEL,         \/\/ PCLK       | PCLK$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [(PCIE_LANE*18)-1:0]PIPE_RXEQ_USER_TXCOEFF, \/\/ PCLK       | PCLK$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [(PCIE_LANE*2)-1:0] PIPE_POWERDOWN,         \/\/ PCLK       | PCLK$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [(PCIE_LANE*3)-1:0] PIPE_RXEQ_PRESET,       \/\/ PCLK       | PCLK  $/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [(PCIE_LANE*32)-1:0]PIPE_TXDATA,            \/\/ PCLK       | PCLK$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [(PCIE_LANE*4)-1:0] PIPE_RXEQ_TXPRESET,     \/\/ PCLK       | PCLK  $/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [(PCIE_LANE*4)-1:0] PIPE_TXEQ_PRESET,       \/\/ PCLK       | PCLK  $/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [(PCIE_LANE*6)-1:0] PIPE_TXEQ_DEEMPH,       \/\/ PCLK       | PCLK  $/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [11:0]              QPLL_DRP_CRSCODE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [1:0]               QPLL_DRP_DONE,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [1:0]               QPLL_QPLLLOCK,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [1:0]               QPLL_QPLLOUTREFCLK,$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [PCIE_LANE-1:0]     PIPE_RXOUTCLK_IN,       \/\/ RX recovered clock$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [PCIE_LANE-1:0]     PIPE_RXP,               \/\/ Serial data$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [PCIE_LANE-1:0]     PIPE_RXSLIDE,           \/\/ PCLK       | RXUSRCLK$/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [PCIE_LANE-1:0]     PIPE_TXCOMPLIANCE,      \/\/ PCLK       | PCLK   $/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [PCIE_LANE-1:0]     PIPE_TXDEEMPH,          \/\/ Async\/PCLK | Async\/PCLK  $/;"	p
input	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    input       [PCIE_LANE-1:0]     PIPE_TXINHIBIT,         \/\/ PCLK       | PCLK$/;"	p
input	src/ip/source/pcie_7x_0_qpll_drp.v	/^    input               DRP_GEN3,$/;"	p
input	src/ip/source/pcie_7x_0_qpll_drp.v	/^    input               DRP_RDY,$/;"	p
input	src/ip/source/pcie_7x_0_qpll_drp.v	/^    input               DRP_RST_N,$/;"	p
input	src/ip/source/pcie_7x_0_qpll_drp.v	/^    input               DRP_START,$/;"	p
input	src/ip/source/pcie_7x_0_qpll_reset.v	/^    input                           QRST_RST_N,$/;"	p
input	src/ip/source/pcie_7x_0_qpll_reset.v	/^    input       [(PCIE_LANE-1)>>2:0]QRST_QPLLLOCK,$/;"	p
input	src/ip/source/pcie_7x_0_qpll_reset.v	/^    input       [PCIE_LANE-1:0]     QRST_CPLLLOCK,$/;"	p
input	src/ip/source/pcie_7x_0_qpll_reset.v	/^    input       [PCIE_LANE-1:0]     QRST_QPLLRESET_IN,$/;"	p
input	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    input               QPLL_GTGREFCLK,$/;"	c
input	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    input               QPLL_QPLLRESET,$/;"	p
input	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    input       [ 7:0]  QPLL_DRPADDR,$/;"	p
input	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    input       [15:0]  QPLL_DRPDI,$/;"	p
input	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    input               RXEQSCAN_NEW_TXCOEFF_REQ,$/;"	p
input	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    input               RXEQSCAN_RST_N,$/;"	c
input	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    input       [ 2:0]  RXEQSCAN_PRESET,$/;"	p
input	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    input       [ 3:0]  RXEQSCAN_TXPRESET,$/;"	p
input	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    input       [ 5:0]  RXEQSCAN_LF,$/;"	p
int_dclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output int_dclk_out;$/;"	p
int_mmcm_lock_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output int_mmcm_lock_out;$/;"	p
int_oobclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output int_oobclk_out;$/;"	p
int_oobclk_out	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     int_oobclk_out,$/;"	p
int_oobclk_out	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     int_oobclk_out,$/;"	p
int_pclk_out_slave	src/ip/pcie_7x_0_sim_netlist.v	/^  output int_pclk_out_slave;$/;"	p
int_pclk_out_slave	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     int_pclk_out_slave,$/;"	p
int_pclk_out_slave	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     int_pclk_out_slave,$/;"	p
int_pclk_sel_slave	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]int_pclk_sel_slave;$/;"	p
int_pin	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     int_pin = "1",$/;"	c
int_pipe_rxusrclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output int_pipe_rxusrclk_out;$/;"	p
int_qplllock_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]int_qplllock_out;$/;"	p
int_qplllock_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]int_qplllock_out;$/;"	p
int_qplllock_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]int_qplllock_out;$/;"	n
int_qplllock_out	src/ip/source/pcie_7x_0_core_top.v	/^  output  [1:0]                              int_qplllock_out,$/;"	p
int_qplllock_out	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output  [1:0]                              int_qplllock_out,$/;"	p
int_qplloutclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]int_qplloutclk_out;$/;"	p
int_qplloutclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]int_qplloutclk_out;$/;"	p
int_qplloutclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]int_qplloutclk_out;$/;"	n
int_qplloutrefclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]int_qplloutrefclk_out;$/;"	p
int_qplloutrefclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]int_qplloutrefclk_out;$/;"	p
int_qplloutrefclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]int_qplloutrefclk_out;$/;"	n
int_qplloutrefclk_out	src/ip/source/pcie_7x_0_core_top.v	/^  output  [1:0]                              int_qplloutrefclk_out,$/;"	p
int_qplloutrefclk_out	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output  [1:0]                              int_qplloutrefclk_out,$/;"	p
int_rxoutclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]int_rxoutclk_out;$/;"	p
int_rxoutclk_out	src/ip/source/pcie_7x_0_core_top.v	/^  output [(LINK_CAP_MAX_LINK_WIDTH-1):0]     int_rxoutclk_out,$/;"	p
int_rxoutclk_out	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output [(LINK_CAP_MAX_LINK_WIDTH-1):0]     int_rxoutclk_out,$/;"	p
int_userclk1_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output int_userclk1_out;$/;"	p
int_userclk1_out	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     int_userclk1_out,$/;"	p
int_userclk1_out	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     int_userclk1_out,$/;"	p
int_userclk2_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output int_userclk2_out;$/;"	p
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer DEV_CAP_ENDPOINT_L0S_LATENCY = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer DEV_CAP_ENDPOINT_L1_LATENCY = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer DEV_CAP_PHANTOM_FUNCTIONS_SUPPORT = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer LL_ACK_TIMEOUT_FUNC = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer LL_REPLAY_TIMEOUT_FUNC = 1,$/;"	c
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer SPARE_BIT0 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer SPARE_BIT1 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer SPARE_BIT2 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer SPARE_BIT3 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer SPARE_BIT4 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer SPARE_BIT5 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer SPARE_BIT6 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer SPARE_BIT7 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer SPARE_BIT8 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter  integer   C_DATA_WIDTH = 64, $/;"	c
integer	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter  integer   KEEP_WIDTH = C_DATA_WIDTH \/ 8,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter  integer   LINK_CAP_MAX_LINK_WIDTH = 6'h8,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer DEV_CAP_ENDPOINT_L1_LATENCY = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer DEV_CAP_MAX_PAYLOAD_SUPPORTED = 2,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer DEV_CAP_PHANTOM_FUNCTIONS_SUPPORT = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer DEV_CAP_RSVD_17_16 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer DEV_CAP_RSVD_31_29 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN1 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN2 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer LINK_CAP_L0S_EXIT_LATENCY_GEN1 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer LINK_CAP_L0S_EXIT_LATENCY_GEN2 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN1 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN2 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer LINK_CAP_L1_EXIT_LATENCY_GEN1 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer LINK_CAP_L1_EXIT_LATENCY_GEN2 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer LL_ACK_TIMEOUT_FUNC = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer LL_REPLAY_TIMEOUT_FUNC = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer MSIX_CAP_PBA_BIR = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer MSI_CAP_MULTIMSG_EXTENSION = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer N_FTS_COMCLK_GEN2 = 255,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer N_FTS_GEN1 = 255,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer N_FTS_GEN2 = 255,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer PCIE_CAP_RSVD_15_14 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer PL_AUTO_CONFIG = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer PM_CAP_AUXCURRENT = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer PM_CAP_RSVD_04 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer PM_CAP_VERSION = 3,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer RECRC_CHK = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer SLOT_CAP_SLOT_POWER_LIMIT_SCALE = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer SPARE_BIT1 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer SPARE_BIT2 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer SPARE_BIT3 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer SPARE_BIT4 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer SPARE_BIT5 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer SPARE_BIT6 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer SPARE_BIT7 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer SPARE_BIT8 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer TL_RX_RAM_RDATA_LATENCY = 2,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer TL_RX_RAM_WRITE_LATENCY = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer TL_TX_RAM_RADDR_LATENCY = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer TL_TX_RAM_RDATA_LATENCY = 2,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer TL_TX_RAM_WRITE_LATENCY = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer VC0_TOTAL_CREDITS_CH = 31,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer VC0_TOTAL_CREDITS_NPD = 24,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer VC0_TOTAL_CREDITS_NPH = 12,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer VC0_TOTAL_CREDITS_PD = 288,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer VC0_TOTAL_CREDITS_PH = 32,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer VC0_TX_LASTPACKET = 31,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer DEV_CAP_ENDPOINT_L0S_LATENCY = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer DEV_CAP_ENDPOINT_L1_LATENCY = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer DEV_CAP_MAX_PAYLOAD_SUPPORTED = 2,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer DEV_CAP_PHANTOM_FUNCTIONS_SUPPORT = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer DEV_CAP_RSVD_14_12 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer DEV_CAP_RSVD_17_16 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer DEV_CAP_RSVD_31_29 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN1 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN2 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer LINK_CAP_L0S_EXIT_LATENCY_GEN1 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer LINK_CAP_L0S_EXIT_LATENCY_GEN2 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN1 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN2 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer LINK_CAP_L1_EXIT_LATENCY_GEN1 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer LINK_CAP_L1_EXIT_LATENCY_GEN2 = 7,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer LINK_CONTROL_RCB = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer LL_ACK_TIMEOUT_FUNC = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer LL_REPLAY_TIMEOUT_FUNC = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer MSIX_CAP_PBA_BIR = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer MSI_CAP_MULTIMSG_EXTENSION = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer N_FTS_COMCLK_GEN2 = 255,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer N_FTS_GEN1 = 255,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer N_FTS_GEN2 = 255,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer PCIE_CAP_RSVD_15_14 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer PL_AUTO_CONFIG = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer PM_CAP_AUXCURRENT = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer PM_CAP_RSVD_04 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer PM_CAP_VERSION = 3,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer RECRC_CHK = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer SLOT_CAP_SLOT_POWER_LIMIT_SCALE = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer SPARE_BIT1 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer SPARE_BIT2 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer SPARE_BIT3 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer SPARE_BIT4 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer SPARE_BIT5 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer SPARE_BIT6 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer SPARE_BIT7 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer SPARE_BIT8 = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer TL_RX_RAM_RDATA_LATENCY = 2,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer TL_RX_RAM_WRITE_LATENCY = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer TL_TX_RAM_RADDR_LATENCY = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer TL_TX_RAM_RDATA_LATENCY = 2,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer TL_TX_RAM_WRITE_LATENCY = 0,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer VC0_TOTAL_CREDITS_CH = 31,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer VC0_TOTAL_CREDITS_NPD = 24,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer VC0_TOTAL_CREDITS_NPH = 12,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer VC0_TOTAL_CREDITS_PD = 288,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer VC0_TOTAL_CREDITS_PH = 32,$/;"	c
integer	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer VC0_TX_LASTPACKET = 31,$/;"	c
io_bar_hit_n	src/hdl/pcie/PIO_RX_ENGINE.v	/^  wire               io_bar_hit_n;$/;"	n
io_rdwr_lower	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    wire io_rdwr_lower  = (m_axis_rx_tdata[92:88] == 5'b00010);$/;"	n
io_rdwr_upper	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    wire io_rdwr_upper  = (m_axis_rx_tdata[28:24] == 5'b00010);$/;"	n
irq	linux-software/driver/common.h	/^  unsigned char irq;$/;"	m	struct:_PCIE_DEV
irq_lock	linux-software/driver/common.h	/^  spinlock_t irq_lock; \/\/ static$/;"	m	struct:_PCIE_DEV
is_eof	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^wire              [4:0] is_eof;$/;"	n
is_eof_prev	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^wire              [4:0] is_eof_prev;$/;"	n
is_sof	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^wire              [4:0] is_sof;$/;"	n
is_sof_prev	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^wire              [4:0] is_sof_prev;$/;"	n
jtag_sl_addr	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire	      [(PCIE_LANE*17)-1:0]jtag_sl_addr;$/;"	n
jtag_sl_den	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     jtag_sl_den;$/;"	n
jtag_sl_di	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*16)-1:0]jtag_sl_di;$/;"	n
jtag_sl_en	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     jtag_sl_en;$/;"	n
jtag_sl_iport	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*37)-1:0] jtag_sl_iport;$/;"	n
jtag_sl_oport	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*17)-1:0] jtag_sl_oport;$/;"	n
jtag_sl_we	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     jtag_sl_we;$/;"	n
last_DW_wr	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    wire [3:0]	  last_DW_wr   = 4'b1111;$/;"	n
lffs_sel	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    reg                 lffs_sel         =  1'd0;$/;"	r
linear_flash_addr	src/hdl/system_top.v	/^  output      [26:1]      linear_flash_addr,$/;"	p
linear_flash_ce_n	src/hdl/system_top.v	/^  output                  linear_flash_ce_n,$/;"	p
linear_flash_oen	src/hdl/system_top.v	/^  output                  linear_flash_oen,$/;"	p
lnk_up_exit	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       lnk_up_exit;$/;"	n
lnk_up_thrtl	src/ip/pcie_7x_0_sim_netlist.v	/^  input lnk_up_thrtl;$/;"	p
lnk_up_thrtl	src/ip/pcie_7x_0_sim_netlist.v	/^  output lnk_up_thrtl;$/;"	p
lnk_up_thrtl	src/ip/pcie_7x_0_sim_netlist.v	/^  wire lnk_up_thrtl;$/;"	n
lnk_up_thrtl	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        lnk_up_thrtl;$/;"	r
lnk_up_thrtl_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input lnk_up_thrtl_reg;$/;"	p
lnk_up_thrtl_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output lnk_up_thrtl_reg;$/;"	p
lnk_up_thrtl_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire lnk_up_thrtl_reg;$/;"	n
lnk_up_thrtl_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input lnk_up_thrtl_reg_0;$/;"	p
lnk_up_thrtl_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire lnk_up_thrtl_reg_0;$/;"	n
lnk_up_trig	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       lnk_up_trig;$/;"	n
load_cnt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]load_cnt;$/;"	n
load_cnt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]load_cnt;$/;"	n
load_cnt	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    reg         [ 1:0]  load_cnt =  2'd0;$/;"	r
load_cnt	src/ip/source/pcie_7x_0_pipe_drp.v	/^    reg         [ 1:0]  load_cnt =  2'd0;$/;"	r
load_cnt	src/ip/source/pcie_7x_0_qpll_drp.v	/^    reg         [ 1:0]  load_cnt =  2'd0;$/;"	r
lower_addr	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    reg [6:0]               lower_addr;$/;"	r
lower_addr	src/hdl/pcie/PIO_TX_ENGINE.v	/^  reg [6:0]               lower_addr;$/;"	r
ltohl	linux-software/test/reg_rw.c	31;"	d	file:
ltohl	linux-software/test/reg_rw.c	36;"	d	file:
ltohs	linux-software/test/reg_rw.c	32;"	d	file:
ltohs	linux-software/test/reg_rw.c	37;"	d	file:
ltssm_reg0	src/ip/source/pcie_7x_0_core_top.v	/^  reg   [5:0] ltssm_reg0 = 6'b0;$/;"	r
ltssm_reg1	src/ip/source/pcie_7x_0_core_top.v	/^  reg   [5:0] ltssm_reg1 = 6'b0;$/;"	r
ltssm_reg2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [5:0]ltssm_reg2;$/;"	n
ltssm_reg2	src/ip/source/pcie_7x_0_core_top.v	/^  reg   [5:0] ltssm_reg2 = 6'b0; $/;"	r
m_axis_rx_tdata	src/hdl/pcie/PIO_EP.v	/^  input   [C_DATA_WIDTH-1:0]    m_axis_rx_tdata,$/;"	p
m_axis_rx_tdata	src/hdl/pcie/PIO_RX_ENGINE.v	/^  input  [C_DATA_WIDTH-1:0]     m_axis_rx_tdata,$/;"	p
m_axis_rx_tdata	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire [C_DATA_WIDTH-1:0]                     m_axis_rx_tdata;$/;"	n
m_axis_rx_tdata	src/ip/pcie_7x_0_sim_netlist.v	/^  output [63:0]m_axis_rx_tdata;$/;"	p
m_axis_rx_tdata	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [63:0]m_axis_rx_tdata;$/;"	n
m_axis_rx_tdata	src/ip/pcie_7x_0_stub.v	/^  output [63:0]m_axis_rx_tdata;$/;"	p
m_axis_rx_tdata	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output  [C_DATA_WIDTH-1:0] m_axis_rx_tdata,        \/\/ RX data to user$/;"	p
m_axis_rx_tdata	src/ip/source/pcie_7x_0_core_top.v	/^  output [C_DATA_WIDTH-1:0]                  m_axis_rx_tdata,$/;"	p
m_axis_rx_tdata	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output [C_DATA_WIDTH-1:0]                  m_axis_rx_tdata,$/;"	p
m_axis_rx_tkeep	src/hdl/pcie/PIO.v	/^  input  [KEEP_WIDTH-1:0]       m_axis_rx_tkeep,$/;"	p
m_axis_rx_tkeep	src/hdl/pcie/pcie_7x_0_support.v	/^  output  [KEEP_WIDTH-1:0]                   m_axis_rx_tkeep,$/;"	p
m_axis_rx_tkeep	src/hdl/pcie/pcie_app_7x.v	/^  input  [KEEP_WIDTH-1:0]       m_axis_rx_tkeep,$/;"	p
m_axis_rx_tkeep	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire [KEEP_WIDTH-1:0]                       m_axis_rx_tkeep;$/;"	n
m_axis_rx_tkeep	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]m_axis_rx_tkeep;$/;"	p
m_axis_rx_tkeep	src/ip/pcie_7x_0_sim_netlist.v	/^  output [7:0]m_axis_rx_tkeep;$/;"	p
m_axis_rx_tkeep	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]m_axis_rx_tkeep;$/;"	n
m_axis_rx_tkeep	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]m_axis_rx_tkeep;$/;"	n
m_axis_rx_tkeep	src/ip/pcie_7x_0_stub.v	/^  output [7:0]m_axis_rx_tkeep;$/;"	p
m_axis_rx_tkeep	src/ip/source/pcie_7x_0_pcie_top.v	/^  output  [KEEP_WIDTH-1:0]                   m_axis_rx_tkeep,$/;"	p
m_axis_rx_tlast	src/hdl/pcie/PIO_EP.v	/^  input                         m_axis_rx_tlast,$/;"	p
m_axis_rx_tlast	src/hdl/pcie/PIO_RX_ENGINE.v	/^  input                         m_axis_rx_tlast,$/;"	p
m_axis_rx_tlast	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        m_axis_rx_tlast;$/;"	n
m_axis_rx_tlast	src/ip/pcie_7x_0_sim_netlist.v	/^  output m_axis_rx_tlast;$/;"	p
m_axis_rx_tlast	src/ip/pcie_7x_0_sim_netlist.v	/^  wire m_axis_rx_tlast;$/;"	n
m_axis_rx_tlast	src/ip/pcie_7x_0_stub.v	/^  output m_axis_rx_tlast;$/;"	p
m_axis_rx_tlast	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  output                     m_axis_rx_tlast,        \/\/ RX data is last$/;"	p
m_axis_rx_tlast	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  output                        m_axis_rx_tlast,     \/\/ RX data is last$/;"	p
m_axis_rx_tlast	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output                     m_axis_rx_tlast,        \/\/ RX data is last$/;"	p
m_axis_rx_tlast	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     m_axis_rx_tlast,$/;"	p
m_axis_rx_tlast	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     m_axis_rx_tlast,$/;"	p
m_axis_rx_tready	src/hdl/pcie/PIO_EP.v	/^  output                        m_axis_rx_tready,$/;"	p
m_axis_rx_tready	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        m_axis_rx_tready;$/;"	n
m_axis_rx_tready	src/ip/pcie_7x_0_sim_netlist.v	/^  input m_axis_rx_tready;$/;"	p
m_axis_rx_tready	src/ip/pcie_7x_0_sim_netlist.v	/^  wire m_axis_rx_tready;$/;"	n
m_axis_rx_tready	src/ip/pcie_7x_0_stub.v	/^  input m_axis_rx_tready;$/;"	p
m_axis_rx_tready	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  input                      m_axis_rx_tready,       \/\/ RX ready for data$/;"	p
m_axis_rx_tready	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  input                         m_axis_rx_tready,    \/\/ RX ready for data$/;"	p
m_axis_rx_tready	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                         m_axis_rx_tready,    \/\/ RX ready for data$/;"	p
m_axis_rx_tready	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                      m_axis_rx_tready,       \/\/ RX ready for data$/;"	p
m_axis_rx_tready	src/ip/source/pcie_7x_0_core_top.v	/^  input                                      m_axis_rx_tready,$/;"	p
m_axis_rx_tready	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                                      m_axis_rx_tready,$/;"	p
m_axis_rx_tuser	src/hdl/pcie/PIO.v	/^  input    [21:0]               m_axis_rx_tuser,$/;"	p
m_axis_rx_tuser	src/hdl/pcie/PIO_RX_ENGINE.v	/^  input    [21:0]               m_axis_rx_tuser,$/;"	p
m_axis_rx_tuser	src/hdl/pcie/pcie_7x_0_support.v	/^  output  [21:0]                             m_axis_rx_tuser,$/;"	p
m_axis_rx_tuser	src/hdl/pcie/pcie_app_7x.v	/^  input    [21:0]               m_axis_rx_tuser,$/;"	p
m_axis_rx_tuser	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire  [21:0]                                m_axis_rx_tuser;$/;"	n
m_axis_rx_tuser	src/ip/pcie_7x_0_sim_netlist.v	/^  output [12:0]m_axis_rx_tuser;$/;"	p
m_axis_rx_tuser	src/ip/pcie_7x_0_sim_netlist.v	/^  output [21:0]m_axis_rx_tuser;$/;"	p
m_axis_rx_tuser	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [12:0]m_axis_rx_tuser;$/;"	n
m_axis_rx_tuser	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [21:0]m_axis_rx_tuser;$/;"	n
m_axis_rx_tuser	src/ip/pcie_7x_0_stub.v	/^  output [21:0]m_axis_rx_tuser;$/;"	p
m_axis_rx_tuser	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  input                  [21:0] m_axis_rx_tuser,     \/\/ RX user signals$/;"	p
m_axis_rx_tuser	src/ip/source/pcie_7x_0_pcie_top.v	/^  output  [21:0]                             m_axis_rx_tuser,$/;"	p
m_axis_rx_tvalid	src/hdl/pcie/PIO.v	/^  input                         m_axis_rx_tvalid,$/;"	p
m_axis_rx_tvalid	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     m_axis_rx_tvalid,$/;"	p
m_axis_rx_tvalid	src/hdl/pcie/pcie_app_7x.v	/^  input                         m_axis_rx_tvalid,$/;"	p
m_axis_rx_tvalid	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        m_axis_rx_tvalid;$/;"	n
m_axis_rx_tvalid	src/ip/pcie_7x_0_sim_netlist.v	/^  output m_axis_rx_tvalid;$/;"	p
m_axis_rx_tvalid	src/ip/pcie_7x_0_sim_netlist.v	/^  wire m_axis_rx_tvalid;$/;"	n
m_axis_rx_tvalid	src/ip/pcie_7x_0_stub.v	/^  output m_axis_rx_tvalid;$/;"	p
m_axis_rx_tvalid	src/ip/source/pcie_7x_0_pcie_top.v	/^  output                                     m_axis_rx_tvalid,$/;"	p
m_axis_rx_tvalid_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire m_axis_rx_tvalid_i_1_n_0;$/;"	n
m_axis_rx_tvalid_i_3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire m_axis_rx_tvalid_i_3_n_0;$/;"	n
m_axis_rx_tvalid_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output m_axis_rx_tvalid_reg;$/;"	p
m_axis_rx_tvalid_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire m_axis_rx_tvalid_reg;$/;"	n
main	linux-software/test/get-acq-data.c	/^int main(int argc, char **argv) {$/;"	f
main	linux-software/test/pcimem.c	/^int main(int argc, char **argv) {$/;"	f
main	linux-software/test/reg_rw.c	/^int main(int argc, char **argv) {$/;"	f
main	linux-software/test/stopAtca.c	/^int main(int argc, char **argv) {$/;"	f
main	linux-software/test/testDMA.c	/^int main(int argc, char **argv) {$/;"	f
max_buffer_count	linux-software/driver/common.h	/^  unsigned int max_buffer_count;$/;"	m	struct:_PCIE_DEV
max_lnk_spd	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     max_lnk_spd = "1",$/;"	c
mdio_mdc	src/hdl/system_top.v	/^  output                  mdio_mdc,$/;"	p
mem32_bar_hit_n	src/hdl/pcie/PIO_RX_ENGINE.v	/^  wire               mem32_bar_hit_n;$/;"	n
mem64_bar_hit_n	src/hdl/pcie/PIO_RX_ENGINE.v	/^  wire               mem64_bar_hit_n;$/;"	n
memIO	linux-software/driver/common.h	/^  BAR_STRUCT memIO[2];$/;"	m	struct:_PCIE_DEV
mii_crs	src/hdl/system_top.v	/^  input                   mii_crs,$/;"	p
mii_rst_n	src/hdl/system_top.v	/^  output                  mii_rst_n,$/;"	p
mii_rx_er	src/hdl/system_top.v	/^  input                   mii_rx_er,$/;"	p
mii_rxd	src/hdl/system_top.v	/^  input       [ 3:0]      mii_rxd,$/;"	p
mii_tx_en	src/hdl/system_top.v	/^  output                  mii_tx_en,$/;"	p
mim_rx_raddr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [12:0]mim_rx_raddr;$/;"	n
mim_rx_raddr	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire [12:0] mim_rx_raddr;$/;"	n
mim_rx_raddr	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  input  [12:0]  mim_rx_raddr,                \/\/ Read Address for Receive path BRAM$/;"	p
mim_rx_rce	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire        mim_rx_rce;$/;"	n
mim_rx_rdata	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [67:0]mim_rx_rdata;$/;"	n
mim_rx_rdata	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire [67:0] mim_rx_rdata;$/;"	n
mim_rx_ren	src/ip/pcie_7x_0_sim_netlist.v	/^  input mim_rx_ren;$/;"	p
mim_rx_ren	src/ip/pcie_7x_0_sim_netlist.v	/^  wire mim_rx_ren;$/;"	n
mim_rx_ren	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire        mim_rx_ren;$/;"	n
mim_rx_ren	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  input          mim_rx_ren,                  \/\/ Read Enable for Receive path BRAM$/;"	p
mim_rx_waddr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [12:0]mim_rx_waddr;$/;"	n
mim_rx_waddr	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire [12:0] mim_rx_waddr;$/;"	n
mim_rx_waddr	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  input  [12:0]  mim_rx_waddr,                \/\/ Write Enable for Receive path BRAM$/;"	p
mim_rx_wdata	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [67:0]mim_rx_wdata;$/;"	n
mim_rx_wdata	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire [67:0] mim_rx_wdata;$/;"	n
mim_rx_wen	src/ip/pcie_7x_0_sim_netlist.v	/^  input mim_rx_wen;$/;"	p
mim_rx_wen	src/ip/pcie_7x_0_sim_netlist.v	/^  wire mim_rx_wen;$/;"	n
mim_rx_wen	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire        mim_rx_wen;$/;"	n
mim_tx_raddr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [12:0]mim_tx_raddr;$/;"	n
mim_tx_raddr	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire [12:0] mim_tx_raddr;$/;"	n
mim_tx_rce	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire        mim_tx_rce;$/;"	n
mim_tx_rce	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  input          mim_tx_rce,                  \/\/ Read Output Register Clock Enable for Transmit path BRAM$/;"	p
mim_tx_rdata	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [68:0]mim_tx_rdata;$/;"	n
mim_tx_rdata	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire [68:0] mim_tx_rdata;$/;"	n
mim_tx_rdata	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  output [71:0]  mim_tx_rdata,                \/\/ Read Data for Transmit path BRAM$/;"	p
mim_tx_ren	src/ip/pcie_7x_0_sim_netlist.v	/^  input mim_tx_ren;$/;"	p
mim_tx_ren	src/ip/pcie_7x_0_sim_netlist.v	/^  wire mim_tx_ren;$/;"	n
mim_tx_ren	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire        mim_tx_ren;$/;"	n
mim_tx_waddr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [12:0]mim_tx_waddr;$/;"	n
mim_tx_waddr	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire [12:0] mim_tx_waddr;$/;"	n
mim_tx_wdata	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [68:0]mim_tx_wdata;$/;"	n
mim_tx_wdata	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire [68:0] mim_tx_wdata;$/;"	n
mim_tx_wdata	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  input  [71:0]  mim_tx_wdata,                \/\/ Write Data for Transmit path BRAM$/;"	p
mim_tx_wen	src/ip/pcie_7x_0_sim_netlist.v	/^  input mim_tx_wen;$/;"	p
mim_tx_wen	src/ip/pcie_7x_0_sim_netlist.v	/^  wire mim_tx_wen;$/;"	n
mim_tx_wen	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire        mim_tx_wen;$/;"	n
mim_tx_wen	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  input          mim_tx_wen,                  \/\/ Write Enable for Transmit path BRAM$/;"	p
mismatches	linux-software/driver/common.h	/^  unsigned int mismatches;$/;"	m	struct:_PCIE_DEV
mmcm_fb	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    wire                            mmcm_fb;$/;"	n
mmcm_lock	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    wire                        mmcm_lock;$/;"	n
modCapab	linux-software/driver/common.h	/^  volatile u32 modCapab;           \/*Offset 0x18 ro*\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
modControl	linux-software/driver/common.h	/^  volatile u32 modControl;         \/*Offset 0x20 rw*\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
modFwIDmodVendorID	linux-software/driver/common.h	/^  volatile u32 modFwIDmodVendorID; \/*Offset 0x08 ro*\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
modIntActive	linux-software/driver/common.h	/^  volatile u32 modIntActive;       \/*Offset 0x34 ro*\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
modIntFlag	linux-software/driver/common.h	/^  volatile u32 modIntFlag;         \/*Offset 0x30 ro*\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
modIntFlagClear	linux-software/driver/common.h	/^  volatile u32 modIntFlagClear;    \/*Offset 0x28 ro*\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
modIntID	linux-software/driver/common.h	/^  volatile u32 modIntID;           \/*Offset 0x24 rw*\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
modIntMask	linux-software/driver/common.h	/^  volatile u32 modIntMask;         \/*Offset 0x2C rw*\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
modName	linux-software/driver/common.h	/^  volatile u32 modName[2];         \/*Offset 0x10 ro*\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
modStatus	linux-software/driver/common.h	/^  volatile u32 modStatus;          \/*Offset 0x1C ro*\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
modVersion	linux-software/driver/common.h	/^  volatile u32 modVersion;         \/*Offset 0x0C ro *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
mod_control_r	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg [31:30]  mod_control_r = 2'h0;$/;"	r
mod_full_rst_control	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire   mod_full_rst_control = mod_control_r[`MOD_CNTRL_FULL_RST_BIT];       \/\/offset_addr 0x2c$/;"	n
mod_interrupt_flag_clear_r	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg [31:0]  mod_interrupt_flag_clear_r  = 32'h0;$/;"	r
mod_interrupt_mask_r	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg [31:0]  mod_interrupt_mask_r  = 32'h0;$/;"	r
mod_name	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire [63:0] mod_name = `MOD_DMA_NAME;$/;"	n
mod_soft_rst_control	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire   mod_soft_rst_control = mod_control_r[`MOD_CNTRL_SFT_RST_BIT];       \/\/offset_addr 0x2c$/;"	n
mode	src/ip/source/pcie_7x_0_pipe_drp.v	/^    reg                 mode     =  1'd0;$/;"	r
mode	src/ip/source/pcie_7x_0_qpll_drp.v	/^    reg                 mode     =  1'd0;$/;"	r
mps	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     mps = "010",$/;"	c
mrd_lk_lower	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    wire mrd_lk_lower   = (m_axis_rx_tdata[92:88] == 5'b00001);$/;"	n
mrd_lk_upper	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    wire mrd_lk_upper   = (m_axis_rx_tdata[28:24] == 5'b00001);$/;"	n
mrd_lower	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    wire mrd_lower      = (!(|m_axis_rx_tdata[92:88]) && !m_axis_rx_tdata[94]);$/;"	n
mrd_upper	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    wire mrd_upper      = (!(|m_axis_rx_tdata[28:24]) && !m_axis_rx_tdata[30]);$/;"	n
msi_enabled	linux-software/driver/common.h	/^  unsigned int msi_enabled;$/;"	m	struct:_PCIE_DEV
new_pkt_len	src/ip/pcie_7x_0_sim_netlist.v	/^  input [10:0]new_pkt_len;$/;"	p
new_pkt_len	src/ip/pcie_7x_0_sim_netlist.v	/^  output [10:0]new_pkt_len;$/;"	p
new_pkt_len	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [10:0]new_pkt_len;$/;"	n
new_pkt_len	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^wire           [11:0] new_pkt_len;$/;"	n
new_txcoeff	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    reg         [17:0]  new_txcoeff      = 18'd0;$/;"	r
new_txcoeff_done	src/ip/pcie_7x_0_sim_netlist.v	/^  wire new_txcoeff_done;$/;"	n
new_txcoeff_done	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    reg                 new_txcoeff_done =  1'd0;$/;"	r
nextModAddress	linux-software/driver/common.h	/^  volatile u32 nextModAddress;     \/*Offset 0x04 ro *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
next_state	src/ip/pcie_7x_0_sim_netlist.v	/^  input next_state;$/;"	p
next_state	src/ip/pcie_7x_0_sim_netlist.v	/^  output next_state;$/;"	p
next_state	src/ip/pcie_7x_0_sim_netlist.v	/^  wire next_state;$/;"	n
next_state	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^reg                   next_state;$/;"	r
next_state	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        next_state;$/;"	r
np_counter	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  output              [2:0] np_counter,              \/\/ Non-posted counter$/;"	p
np_counter	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  output                  [2:0] np_counter,          \/\/ Non-posted counter$/;"	p
np_pkt_lower	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    wire np_pkt_lower = (mrd_lower      ||$/;"	n
np_pkt_upper	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    wire np_pkt_upper = (mrd_upper      ||$/;"	n
null_is_eof	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^wire            [4:0] null_is_eof;$/;"	n
null_mux_sel	src/ip/pcie_7x_0_sim_netlist.v	/^  input null_mux_sel;$/;"	p
null_mux_sel	src/ip/pcie_7x_0_sim_netlist.v	/^  output null_mux_sel;$/;"	p
null_mux_sel	src/ip/pcie_7x_0_sim_netlist.v	/^  wire null_mux_sel;$/;"	n
null_mux_sel	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg                     null_mux_sel;$/;"	r
null_mux_sel_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire null_mux_sel_i_1_n_0;$/;"	n
null_mux_sel_i_3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire null_mux_sel_i_3_n_0;$/;"	n
null_mux_sel_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output null_mux_sel_reg;$/;"	p
null_mux_sel_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire null_mux_sel_reg;$/;"	n
null_mux_sel_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input null_mux_sel_reg_0;$/;"	p
null_mux_sel_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output null_mux_sel_reg_0;$/;"	p
null_mux_sel_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire null_mux_sel_reg_0;$/;"	n
null_mux_sel_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input null_mux_sel_reg_1;$/;"	p
null_mux_sel_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire null_mux_sel_reg_1;$/;"	n
null_mux_sel_reg_2	src/ip/pcie_7x_0_sim_netlist.v	/^  input null_mux_sel_reg_2;$/;"	p
null_mux_sel_reg_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire null_mux_sel_reg_2;$/;"	n
null_rdst_rdy	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^wire                  null_rdst_rdy;$/;"	n
null_rdst_rdy	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  output                        null_rdst_rdy,       \/\/ NULL generated rdst_rdy$/;"	p
null_rdst_rdy	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                         null_rdst_rdy,       \/\/ NULL generated rdst_rdy$/;"	p
null_rx_tkeep	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^wire [KEEP_WIDTH-1:0] null_rx_tkeep;$/;"	n
null_rx_tlast	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^wire                  null_rx_tlast;$/;"	n
null_rx_tlast	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  output                        null_rx_tlast,       \/\/ NULL generated tlast$/;"	p
null_rx_tlast	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                         null_rx_tlast,       \/\/ NULL generated tlast$/;"	p
null_rx_tvalid	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^wire                  null_rx_tvalid;$/;"	n
o_cpllreset_ovrd	src/ip/source/pcie_7x_0_gtp_cpllpd_ovrd.v	/^    output  o_cpllreset_ovrd                                                                                   $/;"	p
o_cpllreset_ovrd	src/ip/source/pcie_7x_0_gtx_cpllpd_ovrd.v	/^    output  o_cpllreset_ovrd                                                                                   $/;"	p
obj-m	linux-software/driver/Makefile	/^obj-m := $(DRIVER_NAME).o$/;"	m
oobclk	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    wire                            oobclk;$/;"	n
oobclk	src/ip/source/pcie_7x_0_pipe_user.v	/^    reg                 oobclk   = 1'd0;$/;"	r
oobclk	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     oobclk; $/;"	n
oobclk_cnt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]oobclk_cnt;$/;"	n
oobclk_cnt	src/ip/source/pcie_7x_0_pipe_user.v	/^    reg         [ 1:0]  oobclk_cnt    =  2'd0;$/;"	r
open_count	linux-software/driver/common.h	/^  unsigned int open_count;$/;"	m	struct:_PCIE_DEV
open_sem	linux-software/driver/common.h	/^  struct semaphore open_sem; \/\/ mutual exclusion semaphore$/;"	m	struct:_PCIE_DEV	typeref:struct:_PCIE_DEV::semaphore
out	src/ip/pcie_7x_0_sim_netlist.v	/^  input [2:0]out;$/;"	p
out	src/ip/pcie_7x_0_sim_netlist.v	/^  input [4:0]out;$/;"	p
out	src/ip/pcie_7x_0_sim_netlist.v	/^  input out;$/;"	p
out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]out;$/;"	p
out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]out;$/;"	p
out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [5:0]out;$/;"	p
out	src/ip/pcie_7x_0_sim_netlist.v	/^  output out;$/;"	p
out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]out;$/;"	n
out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]out;$/;"	n
out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]out;$/;"	n
out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [5:0]out;$/;"	n
out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire out;$/;"	n
output	src/hdl/pcie/PIO.v	/^  output 		[63:0]  trigger_level,$/;"	p
output	src/hdl/pcie/PIO.v	/^  output                          cfg_interrupt,$/;"	p
output	src/hdl/pcie/PIO.v	/^  output                        m_axis_rx_tready,$/;"	p
output	src/hdl/pcie/PIO.v	/^  output                        s_axis_tx_tvalid,$/;"	p
output	src/hdl/pcie/PIO.v	/^  output  [KEEP_WIDTH-1:0]      s_axis_tx_tkeep,$/;"	p
output	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    output						  dma_tlp_compl_done,$/;"	p
output	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    output  reg [C_DATA_WIDTH-1:0]  s_axis_tx_tdata,$/;"	p
output	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    output [10:0]                   rd_addr, \/\/ Present address and byte enable to memory module$/;"	p
output	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    output reg                      compl_done,$/;"	p
output	src/hdl/pcie/PIO_EP.v	/^  output 		[31:0]  control_reg,$/;"	p
output	src/hdl/pcie/PIO_EP.v	/^  output                        compl_done,$/;"	p
output	src/hdl/pcie/PIO_EP.v	/^  output                        s_axis_tx_tlast,$/;"	p
output	src/hdl/pcie/PIO_EP.v	/^  output                        tx_src_dsc,$/;"	p
output	src/hdl/pcie/PIO_EP.v	/^  output  [C_DATA_WIDTH-1:0]    s_axis_tx_tdata,$/;"	p
output	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg         req_compl,$/;"	p
output	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg [2:0]   req_tc,                        \/\/ Memory Read TC$/;"	p
output	src/hdl/pcie/PIO_TO_CTRL.v	/^  output  reg         cfg_turnoff_ok$/;"	p
output	src/hdl/pcie/PIO_TX_ENGINE.v	/^  output  reg [C_DATA_WIDTH-1:0]  s_axis_tx_tdata,$/;"	p
output	src/hdl/pcie/PIO_TX_ENGINE.v	/^  output [10:0]                   rd_addr,$/;"	p
output	src/hdl/pcie/PIO_TX_ENGINE.v	/^  output reg                      compl_done,$/;"	p
output	src/hdl/pcie/pci_dma_engine.v	/^    output  [7:0]   dma_status,$/;"	p
output	src/hdl/pcie/pci_dma_engine.v	/^    output  reg [7:0]  dma_tlp_payload_size,       \/\/to TX-DMA-engine - DMA BYTE SIZE in DW$/;"	p
output	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    output                      CLK_DCLK,$/;"	p
output	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    output                      CLK_MMCM_LOCK$/;"	p
output	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    output                      CLK_PCLK,$/;"	p
output	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    output                      CLK_RXUSRCLK,$/;"	p
output	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    output                      CLK_USERCLK1,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_aer_ecrc_gen_en,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_err_aer_headerlog_set,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_err_cpl_rdy,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_interrupt_msienable,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_interrupt_msixfm,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_mgmt_rd_wr_done,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_assert_int_a,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_assert_int_c,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_deassert_int_a,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_deassert_int_c,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_err_non_fatal,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_pm_pme,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      cfg_msg_received_setslotpowerlimit,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      pcie_drp_rdy,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      pl_link_gen2_cap,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      pl_phy_lnk_up,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      pl_received_hot_rst,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      pl_sel_lnk_rate,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_aer_rooterr_corr_err_reporting_en,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_aer_rooterr_fatal_err_reporting_en,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_aer_rooterr_non_fatal_err_received,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_bridge_serr_en,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_pmcsr_pme_en,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_pmcsr_pme_status,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_root_control_syserr_corr_err_en,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_root_control_syserr_fatal_err_en,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     cfg_to_turnoff,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     m_axis_rx_tlast,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     pipe_dclk_out,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     pipe_mmcm_lock_out,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     pipe_rxusrclk_out,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     pipe_userclk2_out,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     s_axis_tx_tready,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     tx_cfg_req,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     user_app_rdy,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     user_reset_out,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [15:0]                             cfg_msg_data,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [15:0]                            cfg_dcommand2,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [15:0]                            cfg_dstatus,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [15:0]                            cfg_lstatus,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [15:0]                            cfg_status,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [1:0]                              pl_rx_pm_state,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [2:0]                              pl_initial_link_width,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [4:0]                             cfg_device_number,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [5:0]                              pl_ltssm_state,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [6:0]                              cfg_vc_tcvc_map,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [7:0]                              cfg_interrupt_do,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output  [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pci_exp_txp,$/;"	c
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output  [11:0]                             fc_cpld,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output  [11:0]                             fc_npd,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output  [11:0]                             fc_pd,$/;"	p
output	src/hdl/pcie/pcie_7x_0_support.v	/^  output  [C_DATA_WIDTH-1:0]                 m_axis_rx_tdata,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^   output 		[31:0]  control_reg,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_acs,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_atomic_egress_blocked,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_cor,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_cpl_unexpect,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_ecrc,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_malformed,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_poisoned,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_err_posted,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_interrupt,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_mgmt_rd_en,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_pm_halt_aspm_l1,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        cfg_trn_pending,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        m_axis_rx_tready,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        pl_directed_link_auton,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        rx_np_req,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        s_axis_tx_tlast,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output                        tx_cfg_gnt,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output   [4:0]                cfg_aer_interrupt_msgnum,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output  [1:0]                 pl_directed_link_width,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output  [4:0]                 cfg_pciecap_interrupt_msgnum,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output  [9:0]                 cfg_mgmt_dwaddr,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output  [KEEP_WIDTH-1:0]      s_axis_tx_tkeep,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output [1:0]                  cfg_pm_force_state,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output [31:0]                 cfg_mgmt_di,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output [47:0]                 cfg_err_tlp_cpl_header,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output [63:0]                 cfg_dsn,$/;"	p
output	src/hdl/pcie/pcie_app_7x.v	/^  output [7:0]                  cfg_interrupt_di,$/;"	p
output	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  output 		[31:0]  control_reg,$/;"	p
output	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  output        user_clk_o, $/;"	p
output	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  output  [3:0]    pci_exp_txn,$/;"	c
output	src/hdl/system_top.v	/^  output                  ddr3_ras_n,$/;"	p
output	src/hdl/system_top.v	/^  output                  ddr3_reset_n,$/;"	p
output	src/hdl/system_top.v	/^  output                  iic_rstn,$/;"	p
output	src/hdl/system_top.v	/^  output                  linear_flash_adv_ldn,$/;"	p
output	src/hdl/system_top.v	/^  output                  linear_flash_wen,$/;"	p
output	src/hdl/system_top.v	/^  output                  rx_sync,$/;"	p
output	src/hdl/system_top.v	/^  output                  spi_clk,$/;"	p
output	src/hdl/system_top.v	/^  output          user_sma_clk_p, \/\/ SMA J11$/;"	p
output	src/hdl/system_top.v	/^  output          user_sma_gpio_p, \/\/Y23 USER_SMA_GPIO_P LVCMOS25 J13.1$/;"	p
output	src/hdl/system_top.v	/^  output      [ 0:0]      ddr3_ck_n,$/;"	p
output	src/hdl/system_top.v	/^  output      [ 0:0]      ddr3_cke,$/;"	p
output	src/hdl/system_top.v	/^  output      [ 0:0]      ddr3_odt,$/;"	p
output	src/hdl/system_top.v	/^  output      [ 2:0]      ddr3_1_n,$/;"	p
output	src/hdl/system_top.v	/^  output      [ 2:0]      ddr3_ba,$/;"	p
output	src/hdl/system_top.v	/^  output      [ 3:0]      mii_txd,$/;"	p
output	src/hdl/system_top.v	/^  output      [ 7:0]      ddr3_dm,$/;"	p
output	src/hdl/system_top.v	/^  output  [3:0]    pci_exp_txp,$/;"	p
output	src/hdl/trigger_gen.v	/^    output [15:0] pulse_delay,  \/\/ Diference Pulse_0 -> Pulse_1 $/;"	p
output	src/hdl/trigger_gen.v	/^    output trigger1$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  output                     m_axis_rx_tvalid,       \/\/ RX data is valid$/;"	c
output	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  output              [21:0] m_axis_rx_tuser,        \/\/ RX user signals$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  output    [KEEP_WIDTH-1:0] m_axis_rx_tkeep,        \/\/ RX strobe byte enables$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  output                        null_rx_tvalid,      \/\/ NULL generated tvalid$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  output       [KEEP_WIDTH-1:0] null_rx_tkeep,       \/\/ NULL generated tkeep$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  output reg              [4:0] null_is_eof,         \/\/ NULL generated is_eof$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  output       [KEEP_WIDTH-1:0] m_axis_rx_tkeep,     \/\/ RX strobe byte enables$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  output reg                    m_axis_rx_tvalid,    \/\/ RX data is valid$/;"	c
output	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  output reg             [21:0] m_axis_rx_tuser,     \/\/ RX user signals$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output                     m_axis_rx_tvalid,       \/\/ RX data is valid$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output                    trn_rdst_rdy,            \/\/ RX destination ready$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output                    trn_terrfwd,             \/\/ TX error forward$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output                    trn_tsof,                \/\/ TX start of packet$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output                    trn_tsrc_dsc,            \/\/ TX source discontinue$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output                    trn_tsrc_rdy,            \/\/ TX source ready$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output              [21:0] m_axis_rx_tuser,        \/\/ RX user signals$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output              [2:0] np_counter,              \/\/ Non-posted counter$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output    [KEEP_WIDTH-1:0] m_axis_rx_tkeep,        \/\/ RX strobe byte enables$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  output                    trn_terrfwd,             \/\/ TX error forward$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  output                    trn_tsof,                \/\/ TX start of packet$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  output                    trn_tsrc_dsc,            \/\/ TX source discontinue$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  output                    trn_tsrc_rdy,            \/\/ TX source ready$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  output                        trn_tecrc_gen,       \/\/ TX ECRC generate$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  output                        trn_terrfwd,         \/\/ TX error forward$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  output                        trn_tsof,            \/\/ TX start of packet$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  output                        trn_tsrc_dsc,        \/\/ TX source discontinue$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  output                        trn_tsrc_rdy,        \/\/ TX source ready$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  output                    trn_tcfg_gnt,            \/\/ TX config grant$/;"	p
output	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  output reg                cfg_turnoff_ok,          \/\/ Turnoff grant$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                        pipe_rate_idle,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                        pipe_rst_idle,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                      qpll_drp_clk,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                      qpll_drp_ovrd,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                      qpll_drp_start,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                      qpll_qplld,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     int_dclk_out,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     int_mmcm_lock_out,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     int_pipe_rxusrclk_out,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     int_userclk2_out,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     m_axis_rx_tvalid,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     pipe_gen3_out,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     s_axis_tx_tready,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     tx_err_drop,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output             [21:0]                  m_axis_rx_tuser,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output           startup_cfgmclk,    \/\/ 1-bit output: Configuration internal oscillator clock output$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output           startup_preq,       \/\/ 1-bit output: PROGRAM request to fabric output$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output       [(LINK_CAP_MAX_LINK_WIDTH*16)-1:0] ext_ch_gt_drpdo,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*3)-1:0] pipe_rxstatus,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*5)-1:0] pipe_rate_fsm,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*7)-1:0] pipe_sync_fsm_rx,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output      [15:0]   cfg_msg_data,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output      [31:0]                            pipe_debug,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output      [4:0]                             pipe_rst_fsm,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_0,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_2,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_4,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_6,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_8,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_rxprbserr,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_cpll_lock,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_rxcommadet,        $/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_rxdlysresetdone,     $/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_rxpmaresetdone,       $/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_txdlysresetdone,    $/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_txphaligndone,       $/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH*8)-1:0]  pipe_rxdisperr,       $/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output   [KEEP_WIDTH-1:0]                  m_axis_rx_tkeep,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output  [1:0]                              int_qplloutclk_out,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output  [7:0]                              fc_cplh,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output  [7:0]                              fc_nph,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output  [7:0]                              fc_ph,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pci_exp_txp,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pipe_rxoutclk_out,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output reg                                 user_reset_out,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output wire                                user_app_rdy,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_pmcsr_pme_en,$/;"	p
output	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [31:0]  cfg_mgmt_do,$/;"	p
output	src/ip/source/pcie_7x_0_gt_common.v	/^output                  QPLL_DRP_DONE,$/;"	p
output	src/ip/source/pcie_7x_0_gt_common.v	/^output                  QPLL_QPLLLOCK,$/;"	p
output	src/ip/source/pcie_7x_0_gt_common.v	/^output                  QPLL_QPLLOUTREFCLK$/;"	p
output	src/ip/source/pcie_7x_0_gt_common.v	/^output      [5:0]  	QPLL_DRP_CRSCODE,$/;"	p
output	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  output              USER_RXELECIDLE,$/;"	p
output	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  output              USER_RX_PHY_STATUS,$/;"	p
output	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  output  [15:0]      USER_RXDATA,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        INT_DCLK_OUT,           \/\/ DCLK       | DCLK$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        INT_MMCM_LOCK_OUT,      \/\/ Async      | Async$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        INT_RXUSRCLK_OUT,       \/\/ RXUSERCLK$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        INT_USERCLK2_OUT,       \/\/ Optional user clock$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        PIPE_GEN3_OUT ,          \/\/ PCLK       | PCLK$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        PIPE_QRST_IDLE,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        qpll_drp_clk,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        qpll_drp_ovrd,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        qpll_drp_start,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        qpll_qplld,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output       [(LINK_CAP_MAX_LINK_WIDTH*16)-1:0]ext_ch_gt_drpdo,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*6)-1:0] PIPE_SYNC_FSM_TX,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*7)-1:0] PIPE_DRP_FSM,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [11:0]                            PIPE_QRST_FSM,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [31:0]                            PIPE_DEBUG,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     PIPE_DEBUG_0,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     PIPE_DEBUG_2,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     PIPE_DEBUG_4,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     PIPE_DEBUG_6,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     PIPE_DEBUG_8,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    PIPE_EYESCANDATAERROR,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    PIPE_RXPHALIGNDONE,      $/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    PIPE_RXSYNCDONE,       $/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    PIPE_TXPHINITDONE,        $/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH*15)-1:0] PIPE_DMONITOROUT,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH*3)-1:0]  PIPE_RXBUFSTATUS,         $/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH*8)-1:0]  PIPE_RXNOTINTABLE,      $/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH-1)>>2:0] PIPE_QPLL_LOCK,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output  [1:0]                                 INT_QPLLOUTCLK_OUT,$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output  wire                      phy_rdy_n$/;"	p
output	src/ip/source/pcie_7x_0_gt_top.v	/^  output [LINK_CAP_MAX_LINK_WIDTH-1:0]          PIPE_RXOUTCLK_OUT,      \/\/ RX recovered clock (for debug only)$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXBYTEREALIGN,                     $/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXCDRLOCK,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXCHANISALIGNED,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXELECIDLE,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXOUTCLK,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXPHALIGNDONE,    $/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXPMARESETDONE,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXRATEDONE,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXSYNCOUT,                       \/\/ GTH$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_RXVALID,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_TXDLYSRESETDONE,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_TXN,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_TXPHALIGNDONE,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_TXRESETDONE,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output              GT_TXSYNCDONE,                      \/\/ GTH                                                                        $/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output      [ 2:0]  GT_RXBUFSTATUS,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output      [ 3:0]  GT_RXCHARISCOMMA,                      $/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output      [ 3:0]  GT_RXDATAK,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output      [14:0]  GT_DMONITOROUT$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output      [15:0]  GT_DRPDO,$/;"	p
output	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    output      [7:0]   GT_RXNOTINTABLE,$/;"	p
output	src/ip/source/pcie_7x_0_gtp_cpllpd_ovrd.v	/^    output  o_cpllpd_ovrd,                                                                                     $/;"	p
output	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    output              DRP_EN,  $/;"	p
output	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    output              DRP_WE,$/;"	p
output	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    output      [ 2:0]  DRP_FSM$/;"	p
output	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    output              RATE_DRP_X16,$/;"	p
output	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    output              RATE_IDLE,$/;"	p
output	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    output              RATE_PCLK_SEL,$/;"	p
output	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    output              RATE_TXSYNC_START,$/;"	p
output	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    output                          RST_CPLLRESET,$/;"	p
output	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    output                          RST_DCLK_RESET,$/;"	p
output	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    output                          RST_IDLE,$/;"	p
output	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    output                          RST_USERRDY,$/;"	p
output	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    output reg                      RST_DRP_START,$/;"	p
output	src/ip/source/pcie_7x_0_gtx_cpllpd_ovrd.v	/^    output  o_cpllpd_ovrd,                                                                                     $/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                        pipe_rate_idle,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                        pipe_rst_idle,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                      qpll_drp_clk,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                      qpll_drp_ovrd,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                      qpll_drp_start,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                      qpll_qplld,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     int_dclk_out,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     int_mmcm_lock_out,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     int_pipe_rxusrclk_out,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     int_userclk2_out,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     m_axis_rx_tvalid,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     pipe_gen3_out,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     s_axis_tx_tready,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     tx_err_drop,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     user_app_rdy,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     user_reset_out,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_aer_ecrc_check_en,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_aer_rooterr_corr_err_reporting_en,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_aer_rooterr_fatal_err_reporting_en,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_aer_rooterr_non_fatal_err_received,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_bridge_serr_en,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_interrupt_msienable,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_interrupt_msixfm,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_assert_int_b,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_assert_int_d,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_deassert_int_b,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_deassert_int_d,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_err_cor,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_err_fatal,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_pme_to_ack,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_msg_received_setslotpowerlimit,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_root_control_syserr_corr_err_en,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               cfg_root_control_syserr_fatal_err_en,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               pl_link_gen2_cap,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               pl_phy_lnk_up,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               pl_received_hot_rst,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               pl_sel_lnk_rate,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output             [21:0]                  m_axis_rx_tuser,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output           cfg_err_cpl_rdy,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output           cfg_pmcsr_pme_en,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output           cfg_pmcsr_pme_status,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output           pcie_drp_rdy,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output       [(LINK_CAP_MAX_LINK_WIDTH*16)-1:0] ext_ch_gt_drpdo,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output       [1:0]   pl_rx_pm_state,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output       [2:0]   pl_initial_link_width,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output       [4:0]   cfg_device_number,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output       [5:0]   pl_ltssm_state,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output       [7:0]   cfg_interrupt_do,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*3)-1:0] pipe_rxstatus,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*5)-1:0] pipe_rate_fsm,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*7)-1:0] pipe_sync_fsm_rx,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [31:0]                            pipe_debug,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [4:0]                             pipe_rst_fsm,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [6:0]    cfg_vc_tcvc_map,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_0,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_2,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_4,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_6,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_8,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_rxprbserr,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_cpll_lock,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_rxcommadet,        $/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_rxdlysresetdone,     $/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_rxpmaresetdone,       $/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_txdlysresetdone,    $/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_txphaligndone,       $/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH*8)-1:0]  pipe_rxdisperr,       $/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output   [15:0]  cfg_dcommand2,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output   [15:0]  cfg_dstatus,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output   [15:0]  cfg_lstatus,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output   [15:0]  cfg_status,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output   [31:0]  cfg_mgmt_do,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output   [KEEP_WIDTH-1:0]                  m_axis_rx_tkeep,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output  [1:0]                              int_qplloutclk_out,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output  [7:0]                              fc_cplh,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output  [7:0]                              fc_nph,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output  [7:0]                              fc_ph,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pci_exp_txp,$/;"	p
output	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pipe_rxoutclk_out,$/;"	p
output	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  output [71:0]  mim_rx_rdata                 \/\/ Read Data for Receive path BRAM$/;"	p
output	src/ip/source/pcie_7x_0_pcie_top.v	/^  output                                     m_axis_rx_tlast,$/;"	p
output	src/ip/source/pcie_7x_0_pcie_top.v	/^  output                                     trn_lnk_up,$/;"	p
output	src/ip/source/pcie_7x_0_pcie_top.v	/^  output                                     tx_cfg_req,$/;"	p
output	src/ip/source/pcie_7x_0_pcie_top.v	/^  output  [11:0]                             fc_cpld,$/;"	p
output	src/ip/source/pcie_7x_0_pcie_top.v	/^  output  [11:0]                             fc_npd,$/;"	p
output	src/ip/source/pcie_7x_0_pcie_top.v	/^  output  [11:0]                             fc_pd,$/;"	p
output	src/ip/source/pcie_7x_0_pcie_top.v	/^  output  [5:0]                              tx_buf_av,$/;"	p
output	src/ip/source/pcie_7x_0_pcie_top.v	/^  output  [C_DATA_WIDTH-1:0]                 m_axis_rx_tdata,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_drp.v	/^    output              DRP_DONE,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_drp.v	/^    output      [ 8:0]  DRP_ADDR,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_drp.v	/^    output      [15:0]  DRP_DI,   $/;"	p
output	src/ip/source/pcie_7x_0_pipe_eq.v	/^    output              EQ_RXEQ_ADAPT_DONE,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_eq.v	/^    output              EQ_TXEQ_DONE,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_eq.v	/^    output      [ 4:0]  EQ_TXEQ_POSTCURSOR,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_eq.v	/^    output      [ 4:0]  EQ_TXEQ_PRECURSOR,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_eq.v	/^    output      [ 5:0]  EQ_RXEQ_FSM$/;"	p
output	src/ip/source/pcie_7x_0_pipe_eq.v	/^    output      [17:0]  EQ_RXEQ_NEW_TXCOEFF,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_DONE,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_DRP_X16,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_GEN3,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_QPLLPD,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_QPLLRESET,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_RESETOVRD_START,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_RXPMARESET,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output              RATE_RXSYNC,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output      [ 1:0]  RATE_SYSCLKSEL,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_rate.v	/^    output      [ 4:0]  RATE_FSM$/;"	p
output	src/ip/source/pcie_7x_0_pipe_reset.v	/^    output                          RST_CPLLPD,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_reset.v	/^    output                          RST_DCLK_RESET,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_reset.v	/^    output                          RST_IDLE,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_reset.v	/^    output                          RST_USERRDY,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_RXDLYBYPASS,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_RXDLYEN,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_RXPHALIGN,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_RXSYNC_DONEM_OUT,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_TXDLYSRESET,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_TXPHALIGN,     $/;"	p
output	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_TXPHINIT,       $/;"	p
output	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output              SYNC_TXSYNC_DONE,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_sync.v	/^    output    [ 6:0]    SYNC_FSM_RX$/;"	p
output	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_GEN3_RDY,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_OOBCLK,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_PHYSTATUS_OUT,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_RESETDONE,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_RXBUFRESET,   $/;"	p
output	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_RXCDRLOCK_OUT,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_RXCDRRESET,               $/;"	p
output	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_RXDFELPMRESET,            $/;"	p
output	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_TXPCSRESET,                              $/;"	p
output	src/ip/source/pcie_7x_0_pipe_user.v	/^    output              USER_TXPMARESET,                            $/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output              	          QPLL_DRP_GEN3,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output              	          QPLL_DRP_RST_N,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          INT_OOBCLK_OUT,         \/\/ OOB        | OOB$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          INT_PCLK_OUT_SLAVE,     \/\/ PCLK       | PCLK$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          INT_USERCLK1_OUT,       \/\/ Optional user clock$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          PIPE_RATE_IDLE,         \/\/ PCLK       | PCLK $/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          PIPE_RST_IDLE,          \/\/ PCLK       | PCLK $/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          PIPE_TXOUTCLK_OUT,      \/\/ PCLK       | PCLK$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output                          PIPE_USERCLK2,          \/\/ Optional user clock$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output       [(PCIE_LANE*16)-1:0]EXT_CH_GT_DRPDO,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [ 5:0]              PIPE_TXEQ_FS,           \/\/ Async      | Async  $/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*18)-1:0]PIPE_RXEQ_NEW_TXCOEFF,  \/\/ PCLK       | PCLK  $/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*18)-1:0]PIPE_TXEQ_COEFF,        \/\/ PCLK       | PCLK  $/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*32)-1:0]PIPE_RXDATA,            \/\/ PCLK       | RXUSRCLK$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*6)-1:0] PIPE_RXEQ_FSM,          \/\/ PCLK       | PCLK$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*6)-1:0] PIPE_SYNC_FSM_TX,       \/\/ PCLK       | PCLK$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*7)-1:0] PIPE_DRP_FSM,           \/\/ DCLK       | DCLK$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE*8)-1:0] PIPE_RXDISPERR,         \/\/ PCLK       | RXUSRCLK$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [(PCIE_LANE-1)>>2:0]PIPE_QPLL_LOCK,         \/\/ Async      | Async$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [11:0]              PIPE_QRST_FSM,          \/\/ PCLK       | PCLK$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [1:0]               QPLL_QPLLRESET,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [31:0]              PIPE_DEBUG,             \/\/ Async      | Async $/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_DEBUG_0,           \/\/ Async      | Async $/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_DEBUG_2,           \/\/ Async      | Async $/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_DEBUG_4,           \/\/ Async      | Async $/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_DEBUG_6,           \/\/ Async      | Async   $/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_DEBUG_8,           \/\/ Async      | Async   $/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_EYESCANDATAERROR,  \/\/ Async      | Async$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_PCLK_SEL_OUT,      \/\/ PCLK       | PCLK$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_PHYSTATUS_RST,     \/\/ PCLK       | RXUSRCLK$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXCDRLOCK,         \/\/ Async      | Async$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXCHANISALIGNED,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXCOMMADET,        \/\/ PCLK       | RXUSRCLK$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXDLYSRESETDONE,   \/\/ Async      | Async$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXEQ_ADAPT_DONE,   \/\/ PCLK       | PCLK  $/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXOUTCLK,          \/\/ RX recovered clock (for debug only)$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXPMARESETDONE,    \/\/ Async      | Async$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXSYNC_DONE,       \/\/ PCLK       | PCLK$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_RXVALID,           \/\/ PCLK       | RXUSRCLK$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_TXDLYSRESETDONE,   \/\/ Async      | Async$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_TXP,               \/\/ Serial data$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output      [PCIE_LANE-1:0]     PIPE_TXPHALIGNDONE,     \/\/ Async      | Async$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output  [1:0]                   INT_QPLLLOCK_OUT,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output  [1:0]                   INT_QPLLOUTREFCLK_OUT,$/;"	p
output	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    output  [PCIE_LANE-1:0  ]       INT_RXOUTCLK_OUT,       \/\/ RX recovered clock$/;"	p
output	src/ip/source/pcie_7x_0_qpll_drp.v	/^    output              DRP_EN,  $/;"	p
output	src/ip/source/pcie_7x_0_qpll_drp.v	/^    output              DRP_QPLLRESET,$/;"	p
output	src/ip/source/pcie_7x_0_qpll_drp.v	/^    output              DRP_WE,$/;"	p
output	src/ip/source/pcie_7x_0_qpll_drp.v	/^    output      [ 8:0]  DRP_FSM$/;"	p
output	src/ip/source/pcie_7x_0_qpll_reset.v	/^    output                          QRST_IDLE,$/;"	p
output	src/ip/source/pcie_7x_0_qpll_reset.v	/^    output                          QRST_OVRD,$/;"	p
output	src/ip/source/pcie_7x_0_qpll_reset.v	/^    output                          QRST_QPLLRESET_OUT,$/;"	p
output	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    output              QPLL_QPLLLOCK,$/;"	p
output	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    output              QPLL_QPLLOUTCLK,$/;"	p
output	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    output      [15:0]  QPLL_DRPDO,$/;"	p
output	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    output              RXEQSCAN_LFFS_SEL,$/;"	p
output	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    output      [17:0]  RXEQSCAN_NEW_TXCOEFF,$/;"	p
ovrd	src/ip/source/pcie_7x_0_qpll_reset.v	/^    reg                             ovrd              =  1'd0;$/;"	r
pAdcData	linux-software/test/testDMA.c	/^free(pAdcData);$/;"	v
pModDmaHregs	linux-software/driver/common.h	/^  SHAPI_MOD_DMA_HREGS *pModDmaHregs;$/;"	m	struct:_PCIE_DEV
pShapiHregs	linux-software/driver/common.h	/^  PCIE_SHAPI_HREGS *pShapiHregs;$/;"	m	struct:_PCIE_DEV
p_0_in1_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_0_in1_in;$/;"	n
p_0_in1_in_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_0_in1_in_1;$/;"	n
p_0_in1_in_4	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_0_in1_in_4;$/;"	n
p_0_in1_in_5	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_0_in1_in_5;$/;"	n
p_0_in__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]p_0_in__0;$/;"	n
p_0_in__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [5:0]p_0_in__0;$/;"	n
p_0_in__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [6:0]p_0_in__0;$/;"	n
p_0_in__0__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]p_0_in__0__0;$/;"	n
p_0_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [17:0]p_0_out;$/;"	n
p_103_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_103_out;$/;"	n
p_139_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_139_out;$/;"	n
p_145_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_145_out;$/;"	n
p_157_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_157_out;$/;"	n
p_194_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_194_out;$/;"	n
p_1_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [63:0]p_1_in;$/;"	n
p_1_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]p_1_in;$/;"	n
p_1_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_1_in;$/;"	n
p_1_in2_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_1_in2_in;$/;"	n
p_1_in2_in_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_1_in2_in_2;$/;"	n
p_1_in2_in_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_1_in2_in_3;$/;"	n
p_1_in2_in_6	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_1_in2_in_6;$/;"	n
p_1_in_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_1_in_0;$/;"	n
p_1_in__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]p_1_in__0;$/;"	n
p_1_in__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]p_1_in__0;$/;"	n
p_200_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_200_out;$/;"	n
p_212_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_212_out;$/;"	n
p_2_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_2_in;$/;"	n
p_31_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_31_out;$/;"	n
p_37_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_37_out;$/;"	n
p_49_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_49_out;$/;"	n
p_85_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_85_out;$/;"	n
p_91_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire p_91_out;$/;"	n
p_up_tmp	src/ip/pcie_7x_0_sim_netlist.v	/^    tri1 p_up_tmp;$/;"	n
packet_fmt	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^wire            [1:0] packet_fmt;$/;"	n
packet_fmt	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^    wire  [1:0] packet_fmt;$/;"	n
packet_len	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^    wire [13:0] packet_len;$/;"	n
packet_overhead	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^reg             [3:0] packet_overhead;$/;"	r
packet_td	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^wire                  packet_td;$/;"	n
packet_td	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^    wire        packet_td;$/;"	n
parameter	src/hdl/pcie/PIO.v	/^  parameter KEEP_WIDTH = C_DATA_WIDTH \/ 8,              \/\/ TSTRB width$/;"	c
parameter	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    parameter TCQ = 1,$/;"	c
parameter	src/hdl/pcie/PIO_EP.v	/^  parameter KEEP_WIDTH = C_DATA_WIDTH \/ 8,              \/\/ TSTRB width$/;"	c
parameter	src/hdl/pcie/PIO_RX_ENGINE.v	/^  parameter C_DATA_WIDTH = 64,            \/\/ RX\/TX interface data width$/;"	c
parameter	src/hdl/pcie/PIO_TX_ENGINE.v	/^  parameter TCQ = 1,$/;"	c
parameter	src/hdl/pcie/pci_dma_engine.v	/^    parameter MAX_PAYLOAD_DW  = 8'd32,      \/\/32DW or 64 DW or 128 DW. Check your PCIe hardware, e.g  lspci -vv -d :30$/;"	c
parameter	src/hdl/pcie/pci_dma_engine.v	/^    parameter TCQ        = 1$/;"	c
parameter	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    parameter PCIE_DEBUG_MODE    = 0                        \/\/ PCIe Debug mode$/;"	c
parameter	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    parameter PCIE_LANE          = 1,                       \/\/ PCIe number of lanes$/;"	c
parameter	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    parameter PCIE_REFCLK_FREQ   = 0,                       \/\/ PCIe reference clock frequency$/;"	c
parameter	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    parameter PCIE_TXBUF_EN      = "FALSE",                 \/\/ PCIe TX buffer enable for Gen1\/Gen2 only$/;"	c
parameter	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    parameter PCIE_USERCLK2_FREQ = 2,                       \/\/ PCIe user clock 2 frequency$/;"	c
parameter	src/hdl/pcie/pcie_7x_0_support.v	/^  parameter CLK_SHARING_EN          = "FALSE",                 \/\/ Enable Clock Sharing$/;"	c
parameter	src/hdl/pcie/pcie_7x_0_support.v	/^  parameter KEEP_WIDTH              = C_DATA_WIDTH \/ 8,        \/\/ TSTRB width$/;"	c
parameter	src/hdl/pcie/pcie_7x_0_support.v	/^  parameter PCIE_GT_DEVICE          = "GTX",                   \/\/ PCIe GT device$/;"	c
parameter	src/hdl/pcie/pcie_7x_0_support.v	/^  parameter PCIE_USERCLK1_FREQ      = 2,                       \/\/ PCIe user clock 1 frequency$/;"	c
parameter	src/hdl/pcie/pcie_app_7x.v	/^  parameter KEEP_WIDTH = C_DATA_WIDTH \/ 8,              \/\/ TSTRB width$/;"	c
parameter	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  parameter C_DATA_WIDTH        = 64, \/\/ RX\/TX interface data width$/;"	c
parameter	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  parameter EXT_PIPE_SIM        = "FALSE",  \/\/ This Parameter has effect on selecting Enable External PIPE Interface in GUI.$/;"	c
parameter	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  parameter PCIE_EXT_GT_COMMON  = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  parameter C_FAMILY      = "X7",         \/\/ Targeted FPGA family$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  parameter C_PM_PRIORITY = "FALSE",      \/\/ Disable TX packet boundary thrtl$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  parameter REM_WIDTH  = (C_DATA_WIDTH == 128) ? 2 : 1, \/\/ trem\/rrem width$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  parameter TCQ = 1,                      \/\/ Clock to Q time$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  parameter C_FAMILY     = "X7",          \/\/ Targeted FPGA family$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  parameter REM_WIDTH  = (C_DATA_WIDTH == 128) ? 2 : 1, \/\/ trem\/rrem width$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  parameter C_FAMILY      = "X7",         \/\/ Targeted FPGA family$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  parameter C_PM_PRIORITY = "FALSE",      \/\/ Disable TX packet boundary thrtl$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  parameter REM_WIDTH  = (C_DATA_WIDTH == 128) ? 2 : 1, \/\/ trem\/rrem width$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  parameter C_FAMILY      = "X7",         \/\/ Targeted FPGA family$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  parameter C_PM_PRIORITY = "FALSE",      \/\/ Disable TX packet boundary thrtl$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  parameter REM_WIDTH  = (C_DATA_WIDTH == 128) ? 2 : 1, \/\/ trem\/rrem width$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  parameter C_PM_PRIORITY = "FALSE",      \/\/ Disable TX packet boundary thrtl$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  parameter REM_WIDTH  = (C_DATA_WIDTH == 128) ? 2 : 1, \/\/ trem\/rrem width$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  parameter C_FAMILY     = "X7",          \/\/ Targeted FPGA family$/;"	c
parameter	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  parameter TCQ = 1                       \/\/ Clock to Q time$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         AER_CAP_ECRC_CHECK_CAPABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         AER_CAP_MULTIHEADER = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         AER_CAP_PERMIT_ROOTERR_UPDATE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         CFG_DEV_ID         = 16'h35,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         CFG_FC_IF = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         CFG_MGMT_IF = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         CFG_STATUS_IF = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         CFG_SUBSYS_VEND_ID = 16'h10EE,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         CMD_INTX_IMPLEMENTED = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP2_ATOMICOP32_COMPLETER_SUPPORTED = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP2_ATOMICOP_ROUTING_SUPPORTED = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP2_ENDEND_TLP_PREFIX_SUPPORTED = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP2_LTR_MECHANISM_SUPPORTED = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP2_NO_RO_ENABLED_PRPR_PASSING = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP_ENABLE_SLOT_PWR_LIMIT_SCALE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP_FUNCTION_LEVEL_RESET_CAPABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP_RSVD_14_12 = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DEV_CAP_RSVD_31_29 = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DISABLE_ASPM_L1_TIMER = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DISABLE_ERR_MSG = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DISABLE_ID_CHECK = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DISABLE_LANE_REVERSAL = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DISABLE_PPM_FILTER = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         DISABLE_SCRAMBLING = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         ENABLE_JTAG_DBG = "FALSE"$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         EXIT_LOOPBACK_ON_EI = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         EXT_PIPE_SIM = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         INTERRUPT_STAT_AUTO = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         KEEP_WIDTH = C_DATA_WIDTH \/ 8,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_ASPM_OPTIONALITY = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_ASPM_SUPPORT = 1,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN1 = 7,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_L0S_EXIT_LATENCY_GEN1 = 7,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN1 = 7,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_L1_EXIT_LATENCY_GEN1 = 7,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_LINK_BANDWIDTH_NOTIFICATION_CAP = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CAP_RSVD_23 = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_CTRL2_HW_AUTONOMOUS_SPEED_DISABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LINK_STATUS_SLOT_CLOCK_CONFIG = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LL_ACK_TIMEOUT_EN = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         LL_REPLAY_TIMEOUT_EN = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         MSIX_CAP_PBA_BIR = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         MSIX_CAP_TABLE_BIR = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         MSI_CAP_64_BIT_ADDR_CAPABLE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         MSI_CAP_MULTIMSGCAP = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         MSI_CAP_ON = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         N_FTS_COMCLK_GEN1 = 255,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         N_FTS_GEN1 = 255,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PCIE_CAP_RSVD_15_14 = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PCIE_EXT_GT_COMMON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PCIE_GT_DEVICE = "GTX",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PCIE_PLL_SEL   = "CPLL",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PCIE_REVISION = 2,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PCIE_TXBUF_EN  = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PIPE_PIPELINE_STAGES = 1,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PL_FAST_TRAIN = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_ASPML0S_TIMEOUT_FUNC = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_CAP_D1SUPPORT = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_CAP_PME_CLOCK = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_CAP_VERSION = 3,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_CSR_B2B3 = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_CSR_NOSOFTRST = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         PM_MF = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         RBAR_CAP_ON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         RECRC_CHK = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         REF_CLK_FREQ = 0,     \/\/ 0 - 100 MHz, 1 - 125 MHz, 2 - 250 MHz$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SELECT_DLL_IF = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SLOT_CAP_ATT_INDICATOR_PRESENT = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SLOT_CAP_HOTPLUG_CAPABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SLOT_CAP_MRL_SENSOR_PRESENT = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SLOT_CAP_POWER_INDICATOR_PRESENT = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         SSL_MESSAGE_AUTO = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TL_RX_RAM_WRITE_LATENCY = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TL_TFC_DISABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TL_TX_RAM_RDATA_LATENCY = 2,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TL_TX_RAM_WRITE_LATENCY = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TRANSCEIVER_CTRL_STATUS_PORTS = "FALSE", $/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TRN_DW = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TX_MARGIN_FULL_0  = 7'b1001111,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TX_MARGIN_FULL_2  = 7'b1001101,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TX_MARGIN_FULL_4  = 7'b1000011,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TX_MARGIN_LOW_1   = 7'b1000110,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         TX_MARGIN_LOW_3   = 7'b1000010,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         UPSTREAM_FACING = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         UR_CFG1 = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         UR_INV_REQ = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         USER_CLK_FREQ = 3,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         VC0_CPL_INFINITE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         VC0_TOTAL_CREDITS_CD = 461,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         VC0_TOTAL_CREDITS_NPH = 12,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         VC0_TOTAL_CREDITS_PD = 437,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         VC0_TX_LASTPACKET = 29,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         VC_CAP_ON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter         VSEC_CAP_IS_LINK_VISIBLE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [10:0]  ENABLE_MSG_ROUTE = 11'b00000000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [10:0]  MSIX_CAP_TABLE_SIZE = 11'h000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [11:0]  DSN_CAP_NEXTPTR = 12'h000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [11:0]  VC_BASE_PTR = 12'h000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [11:0]  VSEC_CAP_NEXTPTR = 12'h000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [12:0]  SLOT_CAP_PHYSICAL_SLOT_NUM = 13'h0000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [14:0]  PM_ASPML0S_TIMEOUT = 15'h0000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [15:0]  AER_CAP_ID = 16'h0001,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [15:0]  RBAR_CAP_ID = 16'h0015,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [15:0]  VC_CAP_ID = 16'h0002,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [15:0]  VSEC_CAP_HDR_ID = 16'h1234,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [1:0]   DEV_CAP2_TPH_COMPLETER_SUPPORTED = 2'b00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [1:0]   PM_DATA_SCALE1 = 2'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [1:0]   PM_DATA_SCALE3 = 2'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [1:0]   PM_DATA_SCALE5 = 2'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [1:0]   PM_DATA_SCALE7 = 2'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [23:0]  AER_CAP_OPTIONAL_ERR_SUPPORT = 24'h000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [2:0]   RBAR_CAP_INDEX0 = 3'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [2:0]   RBAR_CAP_INDEX2 = 3'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [2:0]   RBAR_CAP_INDEX4 = 3'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  BAR1 = 32'hFFFFF000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  BAR3 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  BAR5 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  CARDBUS_CIS_POINTER = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  EXPANSION_ROM = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  RBAR_CAP_SUP1 = 32'h00001,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  RBAR_CAP_SUP3 = 32'h00001,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  RBAR_CAP_SUP5 = 32'h00001,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  SPARE_WORD1 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [31:0]  SPARE_WORD3 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [3:0]   CPL_TIMEOUT_RANGES_SUPPORTED = 4'h2,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [3:0]   DSN_CAP_VERSION = 4'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [3:0]   PCIE_CAP_CAPABILITY_VERSION = 4'h2,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [3:0]   RBAR_CAP_VERSION = 4'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [3:0]   VSEC_CAP_HDR_REVISION = 4'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [4:0]   INFER_EI = 5'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [4:0]   RBAR_CAP_CONTROL_ENCODEDBAR0 = 5'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [4:0]   RBAR_CAP_CONTROL_ENCODEDBAR2 = 5'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [4:0]   RBAR_CAP_CONTROL_ENCODEDBAR4 = 5'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [4:0]   RP_AUTO_SPD_LOOPCNT = 5'h1f,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [5:0]   LINK_CAP_MAX_LINK_WIDTH = 6'h4,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   CAPABILITIES_PTR = 8'h40,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   DNSTREAM_LINK_NUM = 8'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   INTERRUPT_PIN = 8'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   MSIX_CAP_ID = 8'h11,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   MSI_BASE_PTR = 8'h48,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   MSI_CAP_NEXTPTR = 8'h60,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PCIE_BASE_PTR = 8'h60,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PCIE_CAP_NEXTPTR = 8'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PM_BASE_PTR = 8'h40,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PM_CAP_ID = 8'h01,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PM_CAP_NEXTPTR = 8'h48,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PM_DATA1 = 8'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PM_DATA3 = 8'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PM_DATA5 = 8'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   PM_DATA7 = 8'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   SLOT_CAP_SLOT_POWER_LIMIT_VALUE = 8'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   SPARE_BYTE1 = 8'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [7:0]   SPARE_BYTE3 = 8'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter [9:0]   EXT_CFG_XP_CAP_PTR = 10'h3FF,$/;"	c
parameter	src/ip/source/pcie_7x_0_core_top.v	/^  parameter integer DEV_CAP_MAX_PAYLOAD_SUPPORTED = 2,$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_common.v	/^parameter PCIE_GT_DEVICE   = "GTX",     \/\/ PCIe GT device$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_common.v	/^parameter PCIE_PLL_SEL     = "CPLL",    \/\/ PCIe PLL select for Gen1\/Gen2 only$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  parameter           TCQ                = 1$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               PCIE_ASYNC_EN           = "FALSE",    \/\/ Asynchronous Clocking Enable$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               PCIE_CHAN_BOND          = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               PCIE_EXT_CLK            = "FALSE",    \/\/ Use External Clocking$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               PCIE_EXT_GT_COMMON      = "FALSE", $/;"	c
parameter	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               PCIE_GT_DEVICE          = "GTX",      \/\/ Select the GT to use (GTP for Artix-7, GTX for K7\/V7)$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               REF_CLK_FREQ            = 0,          \/\/ 0 - 100 MHz , 1 - 125 MHz , 2 - 250 MHz$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               TX_MARGIN_FULL_0        = 7'b1001111, \/\/ 1000 mV$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               TX_MARGIN_FULL_2        = 7'b1001101, \/\/ 900 mV$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               TX_MARGIN_FULL_4        = 7'b1000011, \/\/ 400 mV$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               TX_MARGIN_LOW_1         = 7'b1000110, \/\/ 450 mV$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter               TX_MARGIN_LOW_3         = 7'b1000010, \/\/ 350 mV$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_top.v	/^   parameter  integer      USER_CLK_FREQ           = 3,          \/\/ 0 - 31.25 MHz , 1 - 62.5 MHz , 2 - 125 MHz , 3 - 250 MHz , 4 - 500Mhz$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_CHAN_BOND_EN             = "TRUE",       \/\/ PCIe channel bonding enable for Gen1\/Gen2 only$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_GT_DEVICE                = "GTX",        \/\/ PCIe GT device$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_LPM_DFE_GEN3             = "DFE",        \/\/ PCIe LPM or DFE mode for Gen3      only$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_OOBCLK_MODE              = 1,            \/\/ PCIe OOB clock mode$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_PLL_SEL                  = "CPLL",       \/\/ PCIe PLL select for Gen1\/Gen2$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_REFCLK_FREQ              = 0,            \/\/ PCIe reference clock frequency$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_RXSYNC_MODE              = 0,            \/\/ PCIe RX sync mode$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_SIM_SPEEDUP              = "FALSE",      \/\/ PCIe sim speedup$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter PCIE_TXBUF_EN                 = "FALSE",      \/\/ PCIe TX buffer enable for Gen1\/Gen2 only$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter TX_MARGIN_FULL_1              = 7'b1001110,   \/\/ 950 mV$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter TX_MARGIN_FULL_3              = 7'b1001100,   \/\/ 850 mV$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter TX_MARGIN_LOW_0               = 7'b1000101,   \/\/ 500 mV$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter TX_MARGIN_LOW_2               = 7'b1000011,   \/\/ 400 mV$/;"	c
parameter	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    parameter TX_MARGIN_LOW_4               = 7'b1000000 ,$/;"	c
parameter	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^    parameter INDEX_MAX        = 1'd0                       \/\/ Index max count$/;"	c
parameter	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    parameter TXDATA_WAIT_MAX  = 4'd15                      \/\/ TXDATA wait max$/;"	c
parameter	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    parameter BYPASS_RXCDRLOCK = 1                          \/\/ Bypass RXCDRLOCK$/;"	c
parameter	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    parameter PCIE_LANE        = 1,                         \/\/ PCIe number of lanes$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     CFG_FC_IF = "TRUE" ,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     CFG_MGMT_IF = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     CFG_STATUS_IF = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     EXT_CH_GT_DRP = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     EXT_STARTUP_PRIMITIVE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     PCIE_EXT_CLK = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     SHARED_LOGIC_IN_CORE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     bar_0 = "FFFFFF80",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     bar_2 = "00000000",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     bar_4 = "00000000",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_aer_base_ptr = "000",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_aer_cap_ecrc_check_capable = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_aer_cap_ecrc_gen_capable = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_aer_cap_optional_err_support = "000000",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_aer_cap_permit_rooterr_update = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_buf_opt_bma = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_cpl_inf = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_cpl_timeout_range = "0010",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_de_emph = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dev_cap2_ari_forwarding_supported = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dev_cap2_atomicop32_completer_supported = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dev_cap2_cas128_completer_supported = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dev_control_ext_tag_default = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dis_lane_reverse = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_disable_scrambling = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_dsn_base_ptr = "100",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_enable_msg_route = "00000000000",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_ep_l0s_accpt_lat = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_ep_l1_accpt_lat = "7",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_ext_pci_cfg_space_addr = "3FF",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_fc_cplh = "36",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_fc_nph = "12",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_fc_ph = "32",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_gen1 = 1'b0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_header_type ="00",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_link_cap_aspm_optionality = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_ll_ack_timeout = "0000",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_ll_ack_timeout_enable = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_ll_replay_timeout_func = "1",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_lnk_bndwdt_notif = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_msi_64b_addr = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_msi_cap_on = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_msi_mult_msg_extn = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_msix_cap_on = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_msix_pba_offset = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_msix_table_offset = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_pcie_blk_locn = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_pcie_cap_next_ptr = "00",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_pcie_cap_slot_implemented = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_phantom_functions = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_base_ptr = "000",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_control_encodedbar1 = "00",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_control_encodedbar3 = "00",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_control_encodedbar5 = "00",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_index0 = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_index2 = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_index4 = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_sup1 = "00001",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_sup3 = "00001",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_cap_sup5 = "00001",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rbar_num = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rcb = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_recrc_check_trim = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rev_gt_order = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rx_raddr_lat = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_rx_write_lat = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_slot_cap_attn_butn = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_slot_cap_hotplug_surprise = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_slot_cap_mrl = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_slot_cap_no_cmd_comp_sup = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_slot_cap_pwr_ctrl = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_slot_cap_pwr_limit_scale = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_surprise_dn_err_cap = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_trgt_lnk_spd = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_trn_np_fc = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_tx_last_tlp = "29",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_tx_rdata_lat = "2",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_ur_prs_response = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_vc_base_ptr = "000",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_vc_next_ptr = "000",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_vsec_cap_enabled = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     c_vsec_next_ptr = "000",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     cardbus_cis_ptr = "00000000",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     cmps = "2",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     con_scl_fctr_d0_state = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     con_scl_fctr_d1_state = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     con_scl_fctr_d2_state = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     con_scl_fctr_d3_state = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     d1_sup = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     d2_sup = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     dev_port_type ="0000",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     dis_scl_fctr_d0_state = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     dis_scl_fctr_d1_state = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     dis_scl_fctr_d2_state = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     dis_scl_fctr_d3_state = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     dsi = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     intx = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     max_lnk_wdt = "000100",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     no_soft_rst = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     pci_exp_int_freq = 2,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     pci_exp_ref_freq = "0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     pme_sup = "0F",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     rev_id = "00",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     subsys_id = "0007",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     ven_id = "10EE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     xrom_bar = "00000000",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter  ENABLE_JTAG_DBG = "FALSE"$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter         ENABLE_JTAG_DBG = "FALSE"$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        AER_CAP_ECRC_CHECK_CAPABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        CFG_ECRC_ERR_CPLSTAT = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        CMD_INTX_IMPLEMENTED = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        C_DATA_WIDTH = 64,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP2_ATOMICOP32_COMPLETER_SUPPORTED = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP2_ATOMICOP_ROUTING_SUPPORTED = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP2_ENDEND_TLP_PREFIX_SUPPORTED = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP2_LTR_MECHANISM_SUPPORTED = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP2_NO_RO_ENABLED_PRPR_PASSING = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP_ENABLE_SLOT_PWR_LIMIT_SCALE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CAP_FUNCTION_LEVEL_RESET_CAPABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DEV_CONTROL_EXT_TAG_DEFAULT = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DISABLE_BAR_FILTERING = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DISABLE_ID_CHECK = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DISABLE_LOCKED_FILTER = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DISABLE_RX_POISONED_RESP = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        DISABLE_SCRAMBLING = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        ENABLE_RX_TD_ECRC_TRIM = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        ENTER_RVRY_EI_L0 = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        INTERRUPT_STAT_AUTO = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        KEEP_WIDTH = C_DATA_WIDTH \/ 8,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        LINK_CAP_DLL_LINK_ACTIVE_REPORTING_CAP = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        LINK_CTRL2_HW_AUTONOMOUS_SPEED_DISABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        LINK_STATUS_SLOT_CLOCK_CONFIG = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        LL_ACK_TIMEOUT_EN = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        LL_REPLAY_TIMEOUT_EN = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        MPS_FORCE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        MSIX_CAP_ON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        MSI_CAP_64_BIT_ADDR_CAPABLE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        MSI_CAP_ON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PCIE_CAP_ON = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PM_CAP_D2SUPPORT = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PM_CAP_ON = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PM_CAP_PME_CLOCK = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PM_CSR_BPCCEN = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        PM_MF = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        RBAR_CAP_ON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        ROOT_CAP_CRS_SW_VISIBILITY = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        SIM_VERSION = "1.0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        SLOT_CAP_ATT_INDICATOR_PRESENT = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        SLOT_CAP_HOTPLUG_CAPABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        SLOT_CAP_MRL_SENSOR_PRESENT = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        SLOT_CAP_POWER_INDICATOR_PRESENT = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        TECRC_EP_INV = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        TL_TX_CHECKS_DISABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        TRN_NP_FC = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        UPSTREAM_FACING = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        UR_CFG1 = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        UR_PRS_RESPONSE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        VC0_CPL_INFINITE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        VC_CAP_ON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        VSEC_CAP_IS_LINK_VISIBLE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        VSEC_CAP_ON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer DEV_CAP_ENDPOINT_L0S_LATENCY = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer DEV_CAP_RSVD_14_12 = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer LINK_CAP_ASPM_SUPPORT = 1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer LINK_CAP_RSVD_23 = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer LINK_CONTROL_RCB = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer MSIX_CAP_TABLE_BIR = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer MSI_CAP_MULTIMSGCAP = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer N_FTS_COMCLK_GEN1 = 255,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer PCIE_REVISION = 2,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer PM_ASPML0S_TIMEOUT_FUNC = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer SPARE_BIT0 = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer TL_RX_RAM_RADDR_LATENCY = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer USER_CLK_FREQ = 3,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter        integer VC0_TOTAL_CREDITS_CD = 127,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [10:0] MSIX_CAP_TABLE_SIZE = 11'h000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [11:0] AER_CAP_NEXTPTR = 12'h178,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [11:0] DSN_BASE_PTR = 12'h100,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [11:0] DSN_CAP_NEXTPTR = 12'h10C,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [12:0] SLOT_CAP_PHYSICAL_SLOT_NUM = 13'h0000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [14:0] PM_ASPML0S_TIMEOUT = 15'h0000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [15:0] AER_CAP_ID = 16'h0001,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [15:0] RBAR_CAP_ID = 16'h0015,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [15:0] VC_CAP_ID = 16'h0002,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [15:0] VSEC_CAP_HDR_ID = 16'h1234,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [1:0]  PM_DATA_SCALE0 = 2'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [1:0]  PM_DATA_SCALE2 = 2'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [1:0]  PM_DATA_SCALE4 = 2'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [1:0]  PM_DATA_SCALE6 = 2'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [23:0] AER_CAP_OPTIONAL_ERR_SUPPORT = 24'h000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [2:0]  RBAR_CAP_INDEX1 = 3'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [2:0]  RBAR_CAP_INDEX3 = 3'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [2:0]  RBAR_CAP_INDEX5 = 3'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [2:0]  RBAR_NUM = 3'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] BAR0 = 32'hFFFFFF00,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] BAR2 = 32'hFFFF000C,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] BAR4 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] EXPANSION_ROM = 32'hFFFFF001,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] RBAR_CAP_SUP1 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] RBAR_CAP_SUP3 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] RBAR_CAP_SUP5 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] SPARE_WORD1 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [31:0] SPARE_WORD3 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [3:0]  AER_CAP_VERSION = 4'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [3:0]  CPL_TIMEOUT_RANGES_SUPPORTED = 4'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [3:0]  DSN_CAP_VERSION = 4'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [3:0]  LINK_CAP_MAX_LINK_SPEED = 4'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [3:0]  PCIE_CAP_DEVICE_PORT_TYPE = 4'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [3:0]  VC_CAP_VERSION = 4'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [3:0]  VSEC_CAP_HDR_REVISION = 4'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [4:0]  INFER_EI = 5'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [4:0]  RBAR_CAP_CONTROL_ENCODEDBAR0 = 5'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [4:0]  RBAR_CAP_CONTROL_ENCODEDBAR2 = 5'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [4:0]  RBAR_CAP_CONTROL_ENCODEDBAR4 = 5'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [4:0]  RP_AUTO_SPD_LOOPCNT = 5'h1f,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  CAPABILITIES_PTR = 8'h40,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  MSIX_CAP_ID = 8'h11,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PCIE_CAP_CAPABILITY_ID = 8'h10,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PM_BASE_PTR = 8'h40,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PM_CAP_ID = 8'h01,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PM_DATA0 = 8'h01,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PM_DATA2 = 8'h01,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PM_DATA4 = 8'h01,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  PM_DATA6 = 8'h01,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  SPARE_BYTE1 = 8'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [7:0]  SPARE_BYTE3 = 8'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [9:0]  EXT_CFG_XP_CAP_PTR = 10'h3FF,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_7x.v	/^  parameter [9:0]  LAST_CONFIG_DWORD = 10'h3FF,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^    parameter DOB_REG = 0,                                  \/\/ 1 - use the output register;$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^    parameter [5:0]  LINK_CAP_MAX_LINK_WIDTH = 6'h08,       \/\/ PCIe Link Width : 1 \/ 2 \/ 4 \/ 8$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  parameter DEV_CAP_MAX_PAYLOAD_SUPPORTED = 0,         \/\/ MPS Supported : 0 - 128 B, 1 - 256 B, 2 - 512 B, 3 - 1024 B$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  parameter TLM_TX_OVERHEAD           = 24,            \/\/ Overhead Bytes for Packets (Transmit)$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  parameter TL_RX_RAM_RDATA_LATENCY   = 2,             \/\/ BRAM Read Data Latency (Receive)$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  parameter TL_TX_RAM_RDATA_LATENCY   = 2,             \/\/ BRAM Read Data Latency (Transmit)$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  parameter VC0_RX_RAM_LIMIT          = 'h1FFF,        \/\/ RAM Size (Receive)$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^  parameter [5:0]  LINK_CAP_MAX_LINK_WIDTH = 6'h08,    \/\/ PCIe Link Width : 1 \/ 2 \/ 4 \/ 8$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  parameter NUM_BRAMS               = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  parameter RAM_RDATA_LATENCY   = 1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  parameter TCQ           = 1 \/\/ synthesis warning removed: parameter declaration becomes local$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  parameter [5:0]  LINK_CAP_MAX_LINK_WIDTH = 6'h08,       \/\/ PCIe Link Width : 1 \/ 2 \/ 4 \/ 8$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    parameter TCQ  = 1 \/\/ synthesis warning solved : parameter declaration becomes local$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    parameter TCQ  = 1 \/\/ synthesis warning solved: parameter declaration becomes local$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  parameter        PIPE_PIPELINE_STAGES = 0    \/\/ 0 - 0 stages, 1 - 1 stage, 2 - 2 stages$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        AER_CAP_ECRC_GEN_CAPABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        AER_CAP_MULTIHEADER = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        AER_CAP_ON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        AER_CAP_PERMIT_ROOTERR_UPDATE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        ALLOW_X8_GEN2 = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        CMD_INTX_IMPLEMENTED = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP2_ARI_FORWARDING_SUPPORTED = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP2_ATOMICOP64_COMPLETER_SUPPORTED = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP2_CAS128_COMPLETER_SUPPORTED = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP2_EXTENDED_FMT_FIELD_SUPPORTED = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP_ENABLE_SLOT_PWR_LIMIT_VALUE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP_FUNCTION_LEVEL_RESET_CAPABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CAP_ROLE_BASED_ERROR = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DEV_CONTROL_EXT_TAG_DEFAULT = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DISABLE_BAR_FILTERING = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DISABLE_ID_CHECK = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DISABLE_LOCKED_FILTER = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DISABLE_RX_POISONED_RESP = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        DISABLE_SCRAMBLING = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        ENABLE_JTAG_DBG = "FALSE"$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        ENABLE_RX_TD_ECRC_TRIM = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        ENTER_RVRY_EI_L0 = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        INTERRUPT_STAT_AUTO = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        LINK_CAP_DLL_LINK_ACTIVE_REPORTING_CAP = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        LINK_CTRL2_HW_AUTONOMOUS_SPEED_DISABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        LINK_STATUS_SLOT_CLOCK_CONFIG = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        LL_ACK_TIMEOUT_EN = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        LL_REPLAY_TIMEOUT_EN = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        MPS_FORCE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        MSIX_CAP_ON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        MSI_CAP_64_BIT_ADDR_CAPABLE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        MSI_CAP_ON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PCIE_CAP_ON = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PM_CAP_D2SUPPORT = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PM_CAP_ON = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PM_CAP_PME_CLOCK = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PM_CSR_BPCCEN = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        PM_MF = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        RBAR_CAP_ON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        REM_WIDTH = (C_DATA_WIDTH == 128) ? 2 : 1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        ROOT_CAP_CRS_SW_VISIBILITY = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        SIM_VERSION = "1.0",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        SLOT_CAP_ATT_INDICATOR_PRESENT = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        SLOT_CAP_HOTPLUG_CAPABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        SLOT_CAP_MRL_SENSOR_PRESENT = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        SLOT_CAP_POWER_INDICATOR_PRESENT = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        TECRC_EP_INV = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        TL_TX_CHECKS_DISABLE = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        TRN_NP_FC = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        UPSTREAM_FACING = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        UR_CFG1 = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        UR_PRS_RESPONSE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        VC0_CPL_INFINITE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        VC_CAP_ON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        VSEC_CAP_IS_LINK_VISIBLE = "TRUE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        VSEC_CAP_ON = "FALSE",$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer LINK_CAP_ASPM_SUPPORT = 1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer LINK_CAP_RSVD_23 = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer MSIX_CAP_TABLE_BIR = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer MSI_CAP_MULTIMSGCAP = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer N_FTS_COMCLK_GEN1 = 255,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer PCIE_REVISION = 2,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer PM_ASPML0S_TIMEOUT_FUNC = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer SPARE_BIT0 = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer TL_RX_RAM_RADDR_LATENCY = 0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer USER_CLK_FREQ = 3,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter        integer VC0_TOTAL_CREDITS_CD = 127,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [10:0] MSIX_CAP_TABLE_SIZE = 11'h000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [11:0] AER_BASE_PTR = 12'h140,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [11:0] DSN_BASE_PTR = 12'h100,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [11:0] DSN_CAP_NEXTPTR = 12'h10C,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [12:0] SLOT_CAP_PHYSICAL_SLOT_NUM = 13'h0000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [14:0] PM_ASPML0S_TIMEOUT = 15'h0000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [15:0] RBAR_CAP_ID = 16'h0015,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [15:0] VC_CAP_ID = 16'h0002,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [15:0] VSEC_CAP_HDR_ID = 16'h1234,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [1:0]  DEV_CAP2_MAX_ENDEND_TLP_PREFIXES = 2'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [1:0]  DEV_CAP2_TPH_COMPLETER_SUPPORTED = 2'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [1:0]  PM_DATA_SCALE0 = 2'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [1:0]  PM_DATA_SCALE2 = 2'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [1:0]  PM_DATA_SCALE4 = 2'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [1:0]  PM_DATA_SCALE6 = 2'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [23:0] CLASS_CODE = 24'h000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [2:0]  RBAR_CAP_INDEX1 = 3'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [2:0]  RBAR_CAP_INDEX3 = 3'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [2:0]  RBAR_CAP_INDEX5 = 3'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [2:0]  RBAR_NUM = 3'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] BAR1 = 32'hFFFF0000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] BAR3 = 32'hFFFFFFFF,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] BAR5 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] EXPANSION_ROM = 32'hFFFFF001,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] RBAR_CAP_SUP1 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] RBAR_CAP_SUP3 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] RBAR_CAP_SUP5 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] SPARE_WORD1 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [31:0] SPARE_WORD3 = 32'h00000000,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [3:0]  CPL_TIMEOUT_RANGES_SUPPORTED = 4'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [3:0]  DSN_CAP_VERSION = 4'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [3:0]  LINK_CAP_MAX_LINK_SPEED = 4'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [3:0]  PCIE_CAP_DEVICE_PORT_TYPE = 4'h0,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [3:0]  VC_CAP_VERSION = 4'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [3:0]  VSEC_CAP_HDR_REVISION = 4'h1,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [4:0]  INFER_EI = 5'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [4:0]  RBAR_CAP_CONTROL_ENCODEDBAR0 = 5'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [4:0]  RBAR_CAP_CONTROL_ENCODEDBAR2 = 5'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [4:0]  RBAR_CAP_CONTROL_ENCODEDBAR4 = 5'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [4:0]  RP_AUTO_SPD_LOOPCNT = 5'h1f,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  CAPABILITIES_PTR = 8'h40,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  MSIX_CAP_ID = 8'h11,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PCIE_CAP_CAPABILITY_ID = 8'h10,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PM_BASE_PTR = 8'h40,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PM_CAP_ID = 8'h01,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PM_DATA0 = 8'h01,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PM_DATA2 = 8'h01,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PM_DATA4 = 8'h01,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  PM_DATA6 = 8'h01,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  SPARE_BYTE1 = 8'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [7:0]  SPARE_BYTE3 = 8'h00,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [9:0]  EXT_CFG_XP_CAP_PTR = 10'h3FF,$/;"	c
parameter	src/ip/source/pcie_7x_0_pcie_top.v	/^  parameter [9:0]  LAST_CONFIG_DWORD = 10'h3FF,$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_drp.v	/^    parameter LOAD_CNT_MAX         = 2'd1,                                      \/\/ Load max count$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_drp.v	/^    parameter PCIE_PLL_SEL         = "CPLL",                                    \/\/ PCIe PLL select for Gen1\/Gen2 only$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_drp.v	/^    parameter PCIE_TXBUF_EN        = "FALSE",                                   \/\/ PCIe TX buffer enable for Gen1\/Gen2 only$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_drp.v	/^    parameter PCIE_TXSYNC_MODE     = 0,                                         \/\/ PCIe TX sync mode$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_drp.v	/^    parameter PCIE_USE_MODE        = "3.0",                                     \/\/ PCIe use mode$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_eq.v	/^    parameter PCIE_GT_DEVICE      = "GTX",$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_rate.v	/^    parameter PCIE_ASYNC_EN     = "FALSE",                  \/\/ PCIe async enable$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_rate.v	/^    parameter PCIE_GT_DEVICE    = "GTX",                    \/\/ PCIe GT device$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_rate.v	/^    parameter PCIE_PLL_SEL      = "CPLL",                   \/\/ PCIe PLL select for Gen1\/Gen2 only$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_rate.v	/^    parameter PCIE_RXBUF_EN     = "TRUE",                   \/\/ PCIe RX buffer enable for Gen3      only$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_reset.v	/^    parameter BYPASS_RXCDRLOCK  = 1                         \/\/ Bypass RXCDRLOCK$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_reset.v	/^    parameter PCIE_GT_DEVICE    = "GTX",$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_reset.v	/^    parameter PCIE_LANE         = 1,                        \/\/ PCIe number of lanes$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_reset.v	/^    parameter PCIE_POWER_SAVING = "TRUE",                   \/\/ PCIe power saving$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_sync.v	/^    parameter BYPASS_TXDELAY_ALIGN = 0,                     \/\/ Bypass TX delay align$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_sync.v	/^    parameter PCIE_LANE            = 1,                     \/\/ PCIe lane$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_sync.v	/^    parameter PCIE_TXBUF_EN        = "FALSE",               \/\/ PCIe TX buffer enable for Gen1\/Gen2 only$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_sync.v	/^    parameter PCIE_TXSYNC_MODE     = 0,                     \/\/ PCIe TX sync mode$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_user.v	/^    parameter CONVERGE_MAX     = 22'd3125000                \/\/ Convergence max count$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_user.v	/^    parameter PCIE_USE_MODE    = "3.0",                     \/\/ PCIe sim version$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_user.v	/^    parameter RXCDRLOCK_MAX    = 4'd15,                     \/\/ RXCDRLOCK max count$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter EXT_CH_GT_DRP                 = "FALSE",      \/\/ PCIe external CH DRP$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_ASYNC_EN                 = "FALSE",      \/\/ PCIe async enable$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_CHAN_BOND_EN             = "TRUE",       \/\/ PCIe channel bonding enable for Gen1\/Gen2 only$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_DEBUG_MODE               = 0             \/\/ PCIe debug mode $/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_EXT_CLK                  = "TRUE",       \/\/ PCIe external clock$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_GT_DEVICE                = "GTX",        \/\/ PCIe GT device$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_LINK_SPEED               = 2,            \/\/ PCIe link speed $/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_LPM_DFE                  = "LPM",        \/\/ PCIe LPM or DFE mode for Gen1\/Gen2 only$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_OOBCLK_MODE              = 1,            \/\/ PCIe OOB clock mode$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_PLL_SEL                  = "CPLL",       \/\/ PCIe PLL select for Gen1\/Gen2 (GTX\/GTH) only$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_RXBUF_EN                 = "TRUE",       \/\/ PCIe RX buffer enable for Gen3      only$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_RXSYNC_MODE              = 0,            \/\/ PCIe RX sync mode$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_SIM_SPEEDUP              = "FALSE",      \/\/ PCIe sim speedup$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_TX_EIDLE_ASSERT_DELAY    = 3'd2,         \/\/ PCIe TX electrical idle assert delay$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter PCIE_USERCLK1_FREQ            = 4,            \/\/ PCIe user clock 1 frequency$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter TX_MARGIN_FULL_1              = 7'b1001110,                          \/\/ 950 mV$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter TX_MARGIN_FULL_3              = 7'b1001100,                          \/\/ 850 mV$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter TX_MARGIN_LOW_0               = 7'b1000101,                          \/\/ 500 mV$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter TX_MARGIN_LOW_2               = 7'b1000011,                          \/\/ 400 mV$/;"	c
parameter	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    parameter TX_MARGIN_LOW_4               = 7'b1000000 ,$/;"	c
parameter	src/ip/source/pcie_7x_0_qpll_drp.v	/^    parameter INDEX_MAX        = 3'd6                       \/\/ Index max count$/;"	c
parameter	src/ip/source/pcie_7x_0_qpll_drp.v	/^    parameter PCIE_REFCLK_FREQ = 0,                         \/\/ PCIe reference clock frequency$/;"	c
parameter	src/ip/source/pcie_7x_0_qpll_drp.v	/^    parameter PCIE_USE_MODE    = "3.0",                     \/\/ PCIe use mode$/;"	c
parameter	src/ip/source/pcie_7x_0_qpll_reset.v	/^    parameter BYPASS_COARSE_OVRD = 1                        \/\/ Bypass coarse frequency override$/;"	c
parameter	src/ip/source/pcie_7x_0_qpll_reset.v	/^    parameter PCIE_POWER_SAVING  = "TRUE",                  \/\/ PCIe power saving$/;"	c
parameter	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    parameter PCIE_GT_DEVICE   = "GTX",                     \/\/ PCIe GT device$/;"	c
parameter	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^    parameter PCIE_PLL_SEL     = "CPLL",                    \/\/ PCIe PLL select for Gen1\/Gen2 only$/;"	c
parameter	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    parameter CONVERGE_MAX        = 22'd3125000,            \/\/ Convergence max count (12ms) $/;"	c
parameter	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    parameter PCIE_GT_DEVICE      = "GTX",                  \/\/ PCIe GT device$/;"	c
pause_needed	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^    wire        pause_needed;$/;"	n
payload_len	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^wire            [9:0] payload_len;$/;"	n
payload_len	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^    wire  [9:0] payload_len;$/;"	n
pci_dma_engine	src/hdl/pcie/pci_dma_engine.v	/^module pci_dma_engine #($/;"	m
pci_exp_rxn	src/hdl/pcie/pcie_7x_0_support.v	/^  input   [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pci_exp_rxn,$/;"	p
pci_exp_rxn	src/hdl/system_top.v	/^  input   [3:0]    pci_exp_rxn,$/;"	p
pci_exp_rxn	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]pci_exp_rxn;$/;"	p
pci_exp_rxn	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]pci_exp_rxn;$/;"	p
pci_exp_rxn	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pci_exp_rxn;$/;"	n
pci_exp_rxn	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pci_exp_rxn;$/;"	n
pci_exp_rxn	src/ip/pcie_7x_0_stub.v	/^  input [3:0]pci_exp_rxn;$/;"	p
pci_exp_rxn	src/ip/source/pcie_7x_0_core_top.v	/^  input  [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pci_exp_rxn,$/;"	p
pci_exp_rxn	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pci_exp_rxn,$/;"	p
pci_exp_rxp	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  input   [3:0]    pci_exp_rxp,$/;"	p
pci_exp_rxp	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]pci_exp_rxp;$/;"	p
pci_exp_rxp	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]pci_exp_rxp;$/;"	p
pci_exp_rxp	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pci_exp_rxp;$/;"	n
pci_exp_rxp	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pci_exp_rxp;$/;"	n
pci_exp_rxp	src/ip/pcie_7x_0_stub.v	/^  input [3:0]pci_exp_rxp;$/;"	p
pci_exp_txn	src/hdl/system_top.v	/^  output  [3:0]    pci_exp_txn,$/;"	p
pci_exp_txn	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]pci_exp_txn;$/;"	p
pci_exp_txn	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pci_exp_txn;$/;"	p
pci_exp_txn	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pci_exp_txn;$/;"	n
pci_exp_txn	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pci_exp_txn;$/;"	n
pci_exp_txn	src/ip/pcie_7x_0_stub.v	/^  output [3:0]pci_exp_txn;$/;"	p
pci_exp_txn	src/ip/source/pcie_7x_0_core_top.v	/^  output [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pci_exp_txn,$/;"	p
pci_exp_txn	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pci_exp_txn,$/;"	p
pci_exp_txp	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]pci_exp_txp;$/;"	p
pci_exp_txp	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pci_exp_txp;$/;"	p
pci_exp_txp	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pci_exp_txp;$/;"	n
pci_exp_txp	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pci_exp_txp;$/;"	n
pci_exp_txp	src/ip/pcie_7x_0_stub.v	/^  output [3:0]pci_exp_txp;$/;"	p
pci_sys_clk_n	src/hdl/system_top.v	/^  input         pci_sys_clk_n,$/;"	p
pcie_7x_0	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0$/;"	m
pcie_7x_0	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0 is$/;"	e
pcie_7x_0	src/ip/pcie_7x_0_stub.v	/^module pcie_7x_0(pci_exp_txp, pci_exp_txn, pci_exp_rxp, $/;"	m
pcie_7x_0	src/ip/pcie_7x_0_stub.vhdl	/^entity pcie_7x_0 is$/;"	e
pcie_7x_0	src/ip/sim/pcie_7x_0.v	/^module pcie_7x_0 ($/;"	m
pcie_7x_0	src/ip/synth/pcie_7x_0.v	/^module pcie_7x_0 ($/;"	m
pcie_7x_0_BRAM_TDP_MACRO	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_BRAM_TDP_MACRO$/;"	m
pcie_7x_0_BRAM_TDP_MACRO	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_BRAM_TDP_MACRO is$/;"	e
pcie_7x_0_BRAM_TDP_MACRO_14	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_BRAM_TDP_MACRO_14$/;"	m
pcie_7x_0_BRAM_TDP_MACRO_14	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_BRAM_TDP_MACRO_14 is$/;"	e
pcie_7x_0_BRAM_TDP_MACRO_15	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_BRAM_TDP_MACRO_15$/;"	m
pcie_7x_0_BRAM_TDP_MACRO_15	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_BRAM_TDP_MACRO_15 is$/;"	e
pcie_7x_0_BRAM_TDP_MACRO_16	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_BRAM_TDP_MACRO_16$/;"	m
pcie_7x_0_BRAM_TDP_MACRO_16	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_BRAM_TDP_MACRO_16 is$/;"	e
pcie_7x_0_BRAM_TDP_MACRO_17	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_BRAM_TDP_MACRO_17$/;"	m
pcie_7x_0_BRAM_TDP_MACRO_17	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_BRAM_TDP_MACRO_17 is$/;"	e
pcie_7x_0_BRAM_TDP_MACRO_7	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_BRAM_TDP_MACRO_7$/;"	m
pcie_7x_0_BRAM_TDP_MACRO_7	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_BRAM_TDP_MACRO_7 is$/;"	e
pcie_7x_0_BRAM_TDP_MACRO_8	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_BRAM_TDP_MACRO_8$/;"	m
pcie_7x_0_BRAM_TDP_MACRO_8	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_BRAM_TDP_MACRO_8 is$/;"	e
pcie_7x_0_BRAM_TDP_MACRO_9	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_BRAM_TDP_MACRO_9$/;"	m
pcie_7x_0_BRAM_TDP_MACRO_9	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_BRAM_TDP_MACRO_9 is$/;"	e
pcie_7x_0_axi_basic_rx	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^module pcie_7x_0_axi_basic_rx #($/;"	m
pcie_7x_0_axi_basic_rx_null_gen	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^module pcie_7x_0_axi_basic_rx_null_gen # ($/;"	m
pcie_7x_0_axi_basic_rx_pipeline	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^module pcie_7x_0_axi_basic_rx_pipeline #($/;"	m
pcie_7x_0_axi_basic_top	src/ip/source/pcie_7x_0_axi_basic_top.v	/^module pcie_7x_0_axi_basic_top #($/;"	m
pcie_7x_0_axi_basic_tx	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^module pcie_7x_0_axi_basic_tx #($/;"	m
pcie_7x_0_axi_basic_tx_pipeline	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^module pcie_7x_0_axi_basic_tx_pipeline #($/;"	m
pcie_7x_0_axi_basic_tx_thrtl_ctl	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^module pcie_7x_0_axi_basic_tx_thrtl_ctl #($/;"	m
pcie_7x_0_core_top	src/ip/source/pcie_7x_0_core_top.v	/^module pcie_7x_0_core_top # ($/;"	m
pcie_7x_0_gt_common	src/ip/source/pcie_7x_0_gt_common.v	/^module pcie_7x_0_gt_common #($/;"	m
pcie_7x_0_gt_rx_valid_filter_7x	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^module pcie_7x_0_gt_rx_valid_filter_7x #($/;"	m
pcie_7x_0_gt_top	src/ip/source/pcie_7x_0_gt_top.v	/^module pcie_7x_0_gt_top #$/;"	m
pcie_7x_0_gt_wrapper	src/ip/source/pcie_7x_0_gt_wrapper.v	/^module pcie_7x_0_gt_wrapper #$/;"	m
pcie_7x_0_gtp_cpllpd_ovrd	src/ip/source/pcie_7x_0_gtp_cpllpd_ovrd.v	/^module pcie_7x_0_gtp_cpllpd_ovrd (                                                                                        $/;"	m
pcie_7x_0_gtp_pipe_drp	src/ip/source/pcie_7x_0_gtp_pipe_drp.v	/^module pcie_7x_0_gtp_pipe_drp #$/;"	m
pcie_7x_0_gtp_pipe_rate	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^module pcie_7x_0_gtp_pipe_rate #$/;"	m
pcie_7x_0_gtp_pipe_reset	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^module pcie_7x_0_gtp_pipe_reset #$/;"	m
pcie_7x_0_gtx_cpllpd_ovrd	src/ip/source/pcie_7x_0_gtx_cpllpd_ovrd.v	/^module pcie_7x_0_gtx_cpllpd_ovrd (                                                                                        $/;"	m
pcie_7x_0_pcie2_top	src/ip/source/pcie_7x_0_pcie2_top.v	/^module pcie_7x_0_pcie2_top # ($/;"	m
pcie_7x_0_pcie_7x	src/ip/source/pcie_7x_0_pcie_7x.v	/^module pcie_7x_0_pcie_7x # ($/;"	m
pcie_7x_0_pcie_7x_0_axi_basic_rx	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_axi_basic_rx$/;"	m
pcie_7x_0_pcie_7x_0_axi_basic_rx	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_axi_basic_rx is$/;"	e
pcie_7x_0_pcie_7x_0_axi_basic_rx_null_gen	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_axi_basic_rx_null_gen$/;"	m
pcie_7x_0_pcie_7x_0_axi_basic_rx_null_gen	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_axi_basic_rx_null_gen is$/;"	e
pcie_7x_0_pcie_7x_0_axi_basic_rx_pipeline	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_axi_basic_rx_pipeline$/;"	m
pcie_7x_0_pcie_7x_0_axi_basic_rx_pipeline	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_axi_basic_rx_pipeline is$/;"	e
pcie_7x_0_pcie_7x_0_axi_basic_top	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_axi_basic_top$/;"	m
pcie_7x_0_pcie_7x_0_axi_basic_top	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_axi_basic_top is$/;"	e
pcie_7x_0_pcie_7x_0_axi_basic_tx	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_axi_basic_tx$/;"	m
pcie_7x_0_pcie_7x_0_axi_basic_tx	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_axi_basic_tx is$/;"	e
pcie_7x_0_pcie_7x_0_axi_basic_tx_pipeline	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_axi_basic_tx_pipeline$/;"	m
pcie_7x_0_pcie_7x_0_axi_basic_tx_pipeline	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_axi_basic_tx_pipeline is$/;"	e
pcie_7x_0_pcie_7x_0_axi_basic_tx_thrtl_ctl	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_axi_basic_tx_thrtl_ctl$/;"	m
pcie_7x_0_pcie_7x_0_axi_basic_tx_thrtl_ctl	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_axi_basic_tx_thrtl_ctl is$/;"	e
pcie_7x_0_pcie_7x_0_core_top	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_core_top$/;"	m
pcie_7x_0_pcie_7x_0_core_top	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_core_top is$/;"	e
pcie_7x_0_pcie_7x_0_gt_common	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gt_common$/;"	m
pcie_7x_0_pcie_7x_0_gt_common	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gt_common is$/;"	e
pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x$/;"	m
pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x is$/;"	e
pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x_18	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x_18$/;"	m
pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x_18	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x_18 is$/;"	e
pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x_19	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x_19$/;"	m
pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x_19	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x_19 is$/;"	e
pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x_20	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x_20$/;"	m
pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x_20	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gt_rx_valid_filter_7x_20 is$/;"	e
pcie_7x_0_pcie_7x_0_gt_top	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gt_top$/;"	m
pcie_7x_0_pcie_7x_0_gt_top	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gt_top is$/;"	e
pcie_7x_0_pcie_7x_0_gt_wrapper	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gt_wrapper$/;"	m
pcie_7x_0_pcie_7x_0_gt_wrapper	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gt_wrapper is$/;"	e
pcie_7x_0_pcie_7x_0_gt_wrapper_21	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gt_wrapper_21$/;"	m
pcie_7x_0_pcie_7x_0_gt_wrapper_21	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gt_wrapper_21 is$/;"	e
pcie_7x_0_pcie_7x_0_gt_wrapper_27	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gt_wrapper_27$/;"	m
pcie_7x_0_pcie_7x_0_gt_wrapper_27	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gt_wrapper_27 is$/;"	e
pcie_7x_0_pcie_7x_0_gt_wrapper_33	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gt_wrapper_33$/;"	m
pcie_7x_0_pcie_7x_0_gt_wrapper_33	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gt_wrapper_33 is$/;"	e
pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd$/;"	m
pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd is$/;"	e
pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd_40	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd_40$/;"	m
pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd_40	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd_40 is$/;"	e
pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd_42	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd_42$/;"	m
pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd_42	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd_42 is$/;"	e
pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd_44	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd_44$/;"	m
pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd_44	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_gtx_cpllpd_ovrd_44 is$/;"	e
pcie_7x_0_pcie_7x_0_pcie2_top	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie2_top$/;"	m
pcie_7x_0_pcie_7x_0_pcie2_top	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie2_top is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_7x	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_7x$/;"	m
pcie_7x_0_pcie_7x_0_pcie_7x	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_7x is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_bram_7x	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_bram_7x$/;"	m
pcie_7x_0_pcie_7x_0_pcie_bram_7x	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_bram_7x is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_bram_7x_10	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_bram_7x_10$/;"	m
pcie_7x_0_pcie_7x_0_pcie_bram_7x_10	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_bram_7x_10 is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_bram_7x_11	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_bram_7x_11$/;"	m
pcie_7x_0_pcie_7x_0_pcie_bram_7x_11	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_bram_7x_11 is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_bram_7x_12	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_bram_7x_12$/;"	m
pcie_7x_0_pcie_7x_0_pcie_bram_7x_12	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_bram_7x_12 is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_bram_7x_13	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_bram_7x_13$/;"	m
pcie_7x_0_pcie_7x_0_pcie_bram_7x_13	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_bram_7x_13 is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_bram_7x_4	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_bram_7x_4$/;"	m
pcie_7x_0_pcie_7x_0_pcie_bram_7x_4	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_bram_7x_4 is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_bram_7x_5	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_bram_7x_5$/;"	m
pcie_7x_0_pcie_7x_0_pcie_bram_7x_5	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_bram_7x_5 is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_bram_7x_6	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_bram_7x_6$/;"	m
pcie_7x_0_pcie_7x_0_pcie_bram_7x_6	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_bram_7x_6 is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_bram_top_7x	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_bram_top_7x$/;"	m
pcie_7x_0_pcie_7x_0_pcie_bram_top_7x	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_bram_top_7x is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_brams_7x	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_brams_7x$/;"	m
pcie_7x_0_pcie_7x_0_pcie_brams_7x	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_brams_7x is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_brams_7x_3	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_brams_7x_3$/;"	m
pcie_7x_0_pcie_7x_0_pcie_brams_7x_3	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_brams_7x_3 is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_pipe_lane	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_pipe_lane$/;"	m
pcie_7x_0_pcie_7x_0_pcie_pipe_lane	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_pipe_lane is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_pipe_lane_0	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_pipe_lane_0$/;"	m
pcie_7x_0_pcie_7x_0_pcie_pipe_lane_0	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_pipe_lane_0 is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_pipe_lane_1	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_pipe_lane_1$/;"	m
pcie_7x_0_pcie_7x_0_pcie_pipe_lane_1	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_pipe_lane_1 is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_pipe_lane_2	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_pipe_lane_2$/;"	m
pcie_7x_0_pcie_7x_0_pcie_pipe_lane_2	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_pipe_lane_2 is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_pipe_misc	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_pipe_misc$/;"	m
pcie_7x_0_pcie_7x_0_pcie_pipe_misc	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_pipe_misc is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_pipe_pipeline	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_pipe_pipeline$/;"	m
pcie_7x_0_pcie_7x_0_pcie_pipe_pipeline	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_pipe_pipeline is$/;"	e
pcie_7x_0_pcie_7x_0_pcie_top	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pcie_top$/;"	m
pcie_7x_0_pcie_7x_0_pcie_top	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pcie_top is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_drp	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_drp$/;"	m
pcie_7x_0_pcie_7x_0_pipe_drp	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_drp is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_drp_22	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_drp_22$/;"	m
pcie_7x_0_pcie_7x_0_pipe_drp_22	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_drp_22 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_drp_28	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_drp_28$/;"	m
pcie_7x_0_pcie_7x_0_pipe_drp_28	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_drp_28 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_drp_34	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_drp_34$/;"	m
pcie_7x_0_pcie_7x_0_pipe_drp_34	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_drp_34 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_eq	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_eq$/;"	m
pcie_7x_0_pcie_7x_0_pipe_eq	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_eq is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_eq_23	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_eq_23$/;"	m
pcie_7x_0_pcie_7x_0_pipe_eq_23	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_eq_23 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_eq_29	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_eq_29$/;"	m
pcie_7x_0_pcie_7x_0_pipe_eq_29	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_eq_29 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_eq_35	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_eq_35$/;"	m
pcie_7x_0_pcie_7x_0_pipe_eq_35	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_eq_35 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_rate	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_rate$/;"	m
pcie_7x_0_pcie_7x_0_pipe_rate	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_rate is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_rate_24	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_rate_24$/;"	m
pcie_7x_0_pcie_7x_0_pipe_rate_24	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_rate_24 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_rate_30	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_rate_30$/;"	m
pcie_7x_0_pcie_7x_0_pipe_rate_30	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_rate_30 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_rate_36	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_rate_36$/;"	m
pcie_7x_0_pcie_7x_0_pipe_rate_36	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_rate_36 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_reset	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_reset$/;"	m
pcie_7x_0_pcie_7x_0_pipe_reset	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_reset is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_sync	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_sync$/;"	m
pcie_7x_0_pcie_7x_0_pipe_sync	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_sync is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_sync_25	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_sync_25$/;"	m
pcie_7x_0_pcie_7x_0_pipe_sync_25	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_sync_25 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_sync_31	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_sync_31$/;"	m
pcie_7x_0_pcie_7x_0_pipe_sync_31	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_sync_31 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_sync_37	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_sync_37$/;"	m
pcie_7x_0_pcie_7x_0_pipe_sync_37	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_sync_37 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_user	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_user$/;"	m
pcie_7x_0_pcie_7x_0_pipe_user	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_user is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_user_26	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_user_26$/;"	m
pcie_7x_0_pcie_7x_0_pipe_user_26	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_user_26 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_user_32	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_user_32$/;"	m
pcie_7x_0_pcie_7x_0_pipe_user_32	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_user_32 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_user_38	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_user_38$/;"	m
pcie_7x_0_pcie_7x_0_pipe_user_38	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_user_38 is$/;"	e
pcie_7x_0_pcie_7x_0_pipe_wrapper	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_pipe_wrapper$/;"	m
pcie_7x_0_pcie_7x_0_pipe_wrapper	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_pipe_wrapper is$/;"	e
pcie_7x_0_pcie_7x_0_qpll_drp	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_qpll_drp$/;"	m
pcie_7x_0_pcie_7x_0_qpll_drp	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_qpll_drp is$/;"	e
pcie_7x_0_pcie_7x_0_qpll_reset	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_qpll_reset$/;"	m
pcie_7x_0_pcie_7x_0_qpll_reset	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_qpll_reset is$/;"	e
pcie_7x_0_pcie_7x_0_qpll_wrapper	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_qpll_wrapper$/;"	m
pcie_7x_0_pcie_7x_0_qpll_wrapper	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_qpll_wrapper is$/;"	e
pcie_7x_0_pcie_7x_0_rxeq_scan	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_rxeq_scan$/;"	m
pcie_7x_0_pcie_7x_0_rxeq_scan	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_rxeq_scan is$/;"	e
pcie_7x_0_pcie_7x_0_rxeq_scan_39	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_rxeq_scan_39$/;"	m
pcie_7x_0_pcie_7x_0_rxeq_scan_39	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_rxeq_scan_39 is$/;"	e
pcie_7x_0_pcie_7x_0_rxeq_scan_41	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_rxeq_scan_41$/;"	m
pcie_7x_0_pcie_7x_0_rxeq_scan_41	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_rxeq_scan_41 is$/;"	e
pcie_7x_0_pcie_7x_0_rxeq_scan_43	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_pcie_7x_0_rxeq_scan_43$/;"	m
pcie_7x_0_pcie_7x_0_rxeq_scan_43	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_pcie_7x_0_rxeq_scan_43 is$/;"	e
pcie_7x_0_pcie_bram_7x	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^module pcie_7x_0_pcie_bram_7x$/;"	m
pcie_7x_0_pcie_bram_top_7x	src/ip/source/pcie_7x_0_pcie_bram_top_7x.v	/^module pcie_7x_0_pcie_bram_top_7x$/;"	m
pcie_7x_0_pcie_brams_7x	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^module pcie_7x_0_pcie_brams_7x$/;"	m
pcie_7x_0_pcie_pipe_lane	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^module pcie_7x_0_pcie_pipe_lane #$/;"	m
pcie_7x_0_pcie_pipe_misc	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^module pcie_7x_0_pcie_pipe_misc #$/;"	m
pcie_7x_0_pcie_pipe_pipeline	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^module pcie_7x_0_pcie_pipe_pipeline #$/;"	m
pcie_7x_0_pcie_top	src/ip/source/pcie_7x_0_pcie_top.v	/^module pcie_7x_0_pcie_top # ($/;"	m
pcie_7x_0_pipe_clock	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^module pcie_7x_0_pipe_clock #$/;"	m
pcie_7x_0_pipe_drp	src/ip/source/pcie_7x_0_pipe_drp.v	/^module pcie_7x_0_pipe_drp #$/;"	m
pcie_7x_0_pipe_eq	src/ip/source/pcie_7x_0_pipe_eq.v	/^module pcie_7x_0_pipe_eq #$/;"	m
pcie_7x_0_pipe_rate	src/ip/source/pcie_7x_0_pipe_rate.v	/^module pcie_7x_0_pipe_rate #$/;"	m
pcie_7x_0_pipe_reset	src/ip/source/pcie_7x_0_pipe_reset.v	/^module pcie_7x_0_pipe_reset #$/;"	m
pcie_7x_0_pipe_sync	src/ip/source/pcie_7x_0_pipe_sync.v	/^module pcie_7x_0_pipe_sync #$/;"	m
pcie_7x_0_pipe_user	src/ip/source/pcie_7x_0_pipe_user.v	/^module pcie_7x_0_pipe_user #$/;"	m
pcie_7x_0_pipe_wrapper	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^module pcie_7x_0_pipe_wrapper #$/;"	m
pcie_7x_0_qpll_drp	src/ip/source/pcie_7x_0_qpll_drp.v	/^module pcie_7x_0_qpll_drp #$/;"	m
pcie_7x_0_qpll_reset	src/ip/source/pcie_7x_0_qpll_reset.v	/^module pcie_7x_0_qpll_reset #$/;"	m
pcie_7x_0_qpll_wrapper	src/ip/source/pcie_7x_0_qpll_wrapper.v	/^module pcie_7x_0_qpll_wrapper #$/;"	m
pcie_7x_0_rxeq_scan	src/ip/source/pcie_7x_0_rxeq_scan.v	/^module pcie_7x_0_rxeq_scan #$/;"	m
pcie_7x_0_support	src/hdl/pcie/pcie_7x_0_support.v	/^module pcie_7x_0_support # ($/;"	m
pcie_7x_0_xpm_cdc_single	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_xpm_cdc_single$/;"	m
pcie_7x_0_xpm_cdc_single	src/ip/pcie_7x_0_sim_netlist.vhdl	/^entity pcie_7x_0_xpm_cdc_single is$/;"	e
pcie_7x_0_xpm_cdc_single__1	src/ip/pcie_7x_0_sim_netlist.v	/^module pcie_7x_0_xpm_cdc_single__1$/;"	m
pcie_7x_i_n_14	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_7x_i_n_14;$/;"	n
pcie_7x_i_n_19	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_7x_i_n_19;$/;"	n
pcie_7x_i_n_22	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_7x_i_n_22;$/;"	n
pcie_7x_i_n_24	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_7x_i_n_24;$/;"	n
pcie_7x_i_n_32	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_7x_i_n_32;$/;"	n
pcie_7x_i_n_6	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_7x_i_n_6;$/;"	n
pcie_7x_i_n_9	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_7x_i_n_9;$/;"	n
pcie_app_7x	src/hdl/pcie/pcie_app_7x.v	/^module  pcie_app_7x#($/;"	m
pcie_block_i_i_10_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_10_n_0;$/;"	n
pcie_block_i_i_11_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_11_n_0;$/;"	n
pcie_block_i_i_12_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_12_n_0;$/;"	n
pcie_block_i_i_13_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_13_n_0;$/;"	n
pcie_block_i_i_14_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_14_n_0;$/;"	n
pcie_block_i_i_15_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_15_n_0;$/;"	n
pcie_block_i_i_16_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_16_n_0;$/;"	n
pcie_block_i_i_17_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_17_n_0;$/;"	n
pcie_block_i_i_18_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_18_n_0;$/;"	n
pcie_block_i_i_19_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_19_n_0;$/;"	n
pcie_block_i_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_1_n_0;$/;"	n
pcie_block_i_i_20_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_20_n_0;$/;"	n
pcie_block_i_i_21_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_21_n_0;$/;"	n
pcie_block_i_i_22_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_22_n_0;$/;"	n
pcie_block_i_i_23_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_23_n_0;$/;"	n
pcie_block_i_i_24_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_24_n_0;$/;"	n
pcie_block_i_i_25_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_25_n_0;$/;"	n
pcie_block_i_i_27_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_27_n_0;$/;"	n
pcie_block_i_i_28_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_28_n_0;$/;"	n
pcie_block_i_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_2_n_0;$/;"	n
pcie_block_i_i_32_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_32_n_0;$/;"	n
pcie_block_i_i_33_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_33_n_0;$/;"	n
pcie_block_i_i_34_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_34_n_0;$/;"	n
pcie_block_i_i_35_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_35_n_0;$/;"	n
pcie_block_i_i_36_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_36_n_0;$/;"	n
pcie_block_i_i_37_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_37_n_0;$/;"	n
pcie_block_i_i_38_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_38_n_0;$/;"	n
pcie_block_i_i_3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_3_n_0;$/;"	n
pcie_block_i_i_4_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_4_n_0;$/;"	n
pcie_block_i_i_5_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_5_n_0;$/;"	n
pcie_block_i_i_6_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_6_n_0;$/;"	n
pcie_block_i_i_7_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_7_n_0;$/;"	n
pcie_block_i_i_8_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_8_n_0;$/;"	n
pcie_block_i_i_9_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_i_9_n_0;$/;"	n
pcie_block_i_n_100	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_100;$/;"	n
pcie_block_i_n_101	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_101;$/;"	n
pcie_block_i_n_102	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_102;$/;"	n
pcie_block_i_n_103	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_103;$/;"	n
pcie_block_i_n_104	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_104;$/;"	n
pcie_block_i_n_105	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_105;$/;"	n
pcie_block_i_n_106	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_106;$/;"	n
pcie_block_i_n_107	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_107;$/;"	n
pcie_block_i_n_108	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_108;$/;"	n
pcie_block_i_n_1097	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_1097;$/;"	n
pcie_block_i_n_1098	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_1098;$/;"	n
pcie_block_i_n_1099	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_1099;$/;"	n
pcie_block_i_n_1100	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_1100;$/;"	n
pcie_block_i_n_1101	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_1101;$/;"	n
pcie_block_i_n_1102	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_1102;$/;"	n
pcie_block_i_n_1103	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_1103;$/;"	n
pcie_block_i_n_1143	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_1143;$/;"	n
pcie_block_i_n_140	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_140;$/;"	n
pcie_block_i_n_141	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_141;$/;"	n
pcie_block_i_n_142	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_142;$/;"	n
pcie_block_i_n_143	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_143;$/;"	n
pcie_block_i_n_144	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_144;$/;"	n
pcie_block_i_n_145	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_145;$/;"	n
pcie_block_i_n_146	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_146;$/;"	n
pcie_block_i_n_155	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_155;$/;"	n
pcie_block_i_n_156	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_156;$/;"	n
pcie_block_i_n_157	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_157;$/;"	n
pcie_block_i_n_158	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_158;$/;"	n
pcie_block_i_n_159	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_159;$/;"	n
pcie_block_i_n_160	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_160;$/;"	n
pcie_block_i_n_169	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_169;$/;"	n
pcie_block_i_n_172	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_172;$/;"	n
pcie_block_i_n_173	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_173;$/;"	n
pcie_block_i_n_174	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_174;$/;"	n
pcie_block_i_n_175	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_175;$/;"	n
pcie_block_i_n_176	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_176;$/;"	n
pcie_block_i_n_177	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_177;$/;"	n
pcie_block_i_n_178	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_178;$/;"	n
pcie_block_i_n_179	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_179;$/;"	n
pcie_block_i_n_180	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_180;$/;"	n
pcie_block_i_n_181	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_181;$/;"	n
pcie_block_i_n_182	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_182;$/;"	n
pcie_block_i_n_183	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_183;$/;"	n
pcie_block_i_n_184	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_184;$/;"	n
pcie_block_i_n_185	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_185;$/;"	n
pcie_block_i_n_186	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_186;$/;"	n
pcie_block_i_n_187	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_187;$/;"	n
pcie_block_i_n_188	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_188;$/;"	n
pcie_block_i_n_189	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_189;$/;"	n
pcie_block_i_n_190	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_190;$/;"	n
pcie_block_i_n_191	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_191;$/;"	n
pcie_block_i_n_192	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_192;$/;"	n
pcie_block_i_n_193	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_193;$/;"	n
pcie_block_i_n_194	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_194;$/;"	n
pcie_block_i_n_195	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_195;$/;"	n
pcie_block_i_n_610	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_610;$/;"	n
pcie_block_i_n_611	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_611;$/;"	n
pcie_block_i_n_618	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_618;$/;"	n
pcie_block_i_n_619	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_619;$/;"	n
pcie_block_i_n_687	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_687;$/;"	n
pcie_block_i_n_688	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_688;$/;"	n
pcie_block_i_n_689	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_689;$/;"	n
pcie_block_i_n_690	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_690;$/;"	n
pcie_block_i_n_691	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_691;$/;"	n
pcie_block_i_n_704	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_704;$/;"	n
pcie_block_i_n_705	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_705;$/;"	n
pcie_block_i_n_706	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_706;$/;"	n
pcie_block_i_n_707	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_707;$/;"	n
pcie_block_i_n_708	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_708;$/;"	n
pcie_block_i_n_709	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_709;$/;"	n
pcie_block_i_n_710	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_710;$/;"	n
pcie_block_i_n_711	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_711;$/;"	n
pcie_block_i_n_712	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_712;$/;"	n
pcie_block_i_n_713	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_713;$/;"	n
pcie_block_i_n_714	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_714;$/;"	n
pcie_block_i_n_715	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_715;$/;"	n
pcie_block_i_n_716	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_716;$/;"	n
pcie_block_i_n_717	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_717;$/;"	n
pcie_block_i_n_718	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_718;$/;"	n
pcie_block_i_n_719	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_719;$/;"	n
pcie_block_i_n_72	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_72;$/;"	n
pcie_block_i_n_720	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_720;$/;"	n
pcie_block_i_n_721	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_721;$/;"	n
pcie_block_i_n_722	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_722;$/;"	n
pcie_block_i_n_723	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_723;$/;"	n
pcie_block_i_n_724	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_724;$/;"	n
pcie_block_i_n_725	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_725;$/;"	n
pcie_block_i_n_726	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_726;$/;"	n
pcie_block_i_n_727	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_727;$/;"	n
pcie_block_i_n_728	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_728;$/;"	n
pcie_block_i_n_729	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_729;$/;"	n
pcie_block_i_n_730	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_730;$/;"	n
pcie_block_i_n_731	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_731;$/;"	n
pcie_block_i_n_732	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_732;$/;"	n
pcie_block_i_n_733	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_733;$/;"	n
pcie_block_i_n_734	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_734;$/;"	n
pcie_block_i_n_735	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_735;$/;"	n
pcie_block_i_n_736	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_736;$/;"	n
pcie_block_i_n_737	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_737;$/;"	n
pcie_block_i_n_738	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_738;$/;"	n
pcie_block_i_n_739	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_739;$/;"	n
pcie_block_i_n_740	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_740;$/;"	n
pcie_block_i_n_741	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_741;$/;"	n
pcie_block_i_n_742	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_742;$/;"	n
pcie_block_i_n_743	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_743;$/;"	n
pcie_block_i_n_744	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_744;$/;"	n
pcie_block_i_n_745	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_745;$/;"	n
pcie_block_i_n_746	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_746;$/;"	n
pcie_block_i_n_747	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_747;$/;"	n
pcie_block_i_n_748	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_748;$/;"	n
pcie_block_i_n_749	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_749;$/;"	n
pcie_block_i_n_75	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_75;$/;"	n
pcie_block_i_n_750	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_750;$/;"	n
pcie_block_i_n_751	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_751;$/;"	n
pcie_block_i_n_752	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_752;$/;"	n
pcie_block_i_n_753	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_753;$/;"	n
pcie_block_i_n_754	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_754;$/;"	n
pcie_block_i_n_755	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_755;$/;"	n
pcie_block_i_n_756	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_756;$/;"	n
pcie_block_i_n_757	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_757;$/;"	n
pcie_block_i_n_758	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_758;$/;"	n
pcie_block_i_n_759	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_759;$/;"	n
pcie_block_i_n_76	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_76;$/;"	n
pcie_block_i_n_760	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_760;$/;"	n
pcie_block_i_n_761	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_761;$/;"	n
pcie_block_i_n_762	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_762;$/;"	n
pcie_block_i_n_763	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_763;$/;"	n
pcie_block_i_n_764	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_764;$/;"	n
pcie_block_i_n_765	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_765;$/;"	n
pcie_block_i_n_766	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_766;$/;"	n
pcie_block_i_n_767	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_767;$/;"	n
pcie_block_i_n_768	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_768;$/;"	n
pcie_block_i_n_769	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_769;$/;"	n
pcie_block_i_n_77	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_77;$/;"	n
pcie_block_i_n_770	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_770;$/;"	n
pcie_block_i_n_771	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_771;$/;"	n
pcie_block_i_n_772	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_772;$/;"	n
pcie_block_i_n_773	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_773;$/;"	n
pcie_block_i_n_774	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_774;$/;"	n
pcie_block_i_n_775	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_775;$/;"	n
pcie_block_i_n_776	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_776;$/;"	n
pcie_block_i_n_777	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_777;$/;"	n
pcie_block_i_n_778	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_778;$/;"	n
pcie_block_i_n_779	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_779;$/;"	n
pcie_block_i_n_78	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_78;$/;"	n
pcie_block_i_n_780	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_780;$/;"	n
pcie_block_i_n_781	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_781;$/;"	n
pcie_block_i_n_782	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_782;$/;"	n
pcie_block_i_n_783	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_783;$/;"	n
pcie_block_i_n_784	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_784;$/;"	n
pcie_block_i_n_785	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_785;$/;"	n
pcie_block_i_n_786	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_786;$/;"	n
pcie_block_i_n_787	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_787;$/;"	n
pcie_block_i_n_788	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_788;$/;"	n
pcie_block_i_n_789	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_789;$/;"	n
pcie_block_i_n_790	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_790;$/;"	n
pcie_block_i_n_791	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_791;$/;"	n
pcie_block_i_n_792	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_792;$/;"	n
pcie_block_i_n_793	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_793;$/;"	n
pcie_block_i_n_794	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_794;$/;"	n
pcie_block_i_n_795	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_795;$/;"	n
pcie_block_i_n_796	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_796;$/;"	n
pcie_block_i_n_797	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_797;$/;"	n
pcie_block_i_n_798	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_798;$/;"	n
pcie_block_i_n_799	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_799;$/;"	n
pcie_block_i_n_800	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_800;$/;"	n
pcie_block_i_n_801	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_801;$/;"	n
pcie_block_i_n_802	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_802;$/;"	n
pcie_block_i_n_803	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_803;$/;"	n
pcie_block_i_n_804	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_804;$/;"	n
pcie_block_i_n_805	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_805;$/;"	n
pcie_block_i_n_806	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_806;$/;"	n
pcie_block_i_n_807	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_807;$/;"	n
pcie_block_i_n_808	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_808;$/;"	n
pcie_block_i_n_809	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_809;$/;"	n
pcie_block_i_n_810	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_810;$/;"	n
pcie_block_i_n_811	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_811;$/;"	n
pcie_block_i_n_812	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_812;$/;"	n
pcie_block_i_n_813	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_813;$/;"	n
pcie_block_i_n_814	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_814;$/;"	n
pcie_block_i_n_815	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_815;$/;"	n
pcie_block_i_n_816	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_816;$/;"	n
pcie_block_i_n_817	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_817;$/;"	n
pcie_block_i_n_818	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_818;$/;"	n
pcie_block_i_n_819	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_819;$/;"	n
pcie_block_i_n_820	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_820;$/;"	n
pcie_block_i_n_821	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_821;$/;"	n
pcie_block_i_n_822	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_822;$/;"	n
pcie_block_i_n_823	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_823;$/;"	n
pcie_block_i_n_824	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_824;$/;"	n
pcie_block_i_n_825	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_825;$/;"	n
pcie_block_i_n_826	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_826;$/;"	n
pcie_block_i_n_827	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_827;$/;"	n
pcie_block_i_n_828	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_828;$/;"	n
pcie_block_i_n_829	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_829;$/;"	n
pcie_block_i_n_830	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_830;$/;"	n
pcie_block_i_n_831	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_831;$/;"	n
pcie_block_i_n_832	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_832;$/;"	n
pcie_block_i_n_833	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_833;$/;"	n
pcie_block_i_n_834	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_834;$/;"	n
pcie_block_i_n_835	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_835;$/;"	n
pcie_block_i_n_836	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_836;$/;"	n
pcie_block_i_n_837	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_837;$/;"	n
pcie_block_i_n_838	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_838;$/;"	n
pcie_block_i_n_839	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_839;$/;"	n
pcie_block_i_n_84	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_84;$/;"	n
pcie_block_i_n_840	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_840;$/;"	n
pcie_block_i_n_841	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_841;$/;"	n
pcie_block_i_n_842	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_842;$/;"	n
pcie_block_i_n_843	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_843;$/;"	n
pcie_block_i_n_844	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_844;$/;"	n
pcie_block_i_n_845	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_845;$/;"	n
pcie_block_i_n_846	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_846;$/;"	n
pcie_block_i_n_847	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_847;$/;"	n
pcie_block_i_n_848	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_848;$/;"	n
pcie_block_i_n_849	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_849;$/;"	n
pcie_block_i_n_85	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_85;$/;"	n
pcie_block_i_n_850	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_850;$/;"	n
pcie_block_i_n_851	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_851;$/;"	n
pcie_block_i_n_852	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_852;$/;"	n
pcie_block_i_n_853	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_853;$/;"	n
pcie_block_i_n_854	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_854;$/;"	n
pcie_block_i_n_855	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_855;$/;"	n
pcie_block_i_n_856	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_856;$/;"	n
pcie_block_i_n_857	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_857;$/;"	n
pcie_block_i_n_858	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_858;$/;"	n
pcie_block_i_n_859	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_859;$/;"	n
pcie_block_i_n_86	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_86;$/;"	n
pcie_block_i_n_860	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_860;$/;"	n
pcie_block_i_n_861	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_861;$/;"	n
pcie_block_i_n_862	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_862;$/;"	n
pcie_block_i_n_863	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_863;$/;"	n
pcie_block_i_n_864	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_864;$/;"	n
pcie_block_i_n_865	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_865;$/;"	n
pcie_block_i_n_866	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_866;$/;"	n
pcie_block_i_n_867	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_867;$/;"	n
pcie_block_i_n_868	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_868;$/;"	n
pcie_block_i_n_869	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_869;$/;"	n
pcie_block_i_n_87	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_87;$/;"	n
pcie_block_i_n_870	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_870;$/;"	n
pcie_block_i_n_871	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_871;$/;"	n
pcie_block_i_n_872	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_872;$/;"	n
pcie_block_i_n_873	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_873;$/;"	n
pcie_block_i_n_874	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_874;$/;"	n
pcie_block_i_n_875	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_875;$/;"	n
pcie_block_i_n_876	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_876;$/;"	n
pcie_block_i_n_877	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_877;$/;"	n
pcie_block_i_n_878	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_878;$/;"	n
pcie_block_i_n_879	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_879;$/;"	n
pcie_block_i_n_88	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_88;$/;"	n
pcie_block_i_n_880	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_880;$/;"	n
pcie_block_i_n_881	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_881;$/;"	n
pcie_block_i_n_882	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_882;$/;"	n
pcie_block_i_n_883	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_883;$/;"	n
pcie_block_i_n_884	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_884;$/;"	n
pcie_block_i_n_885	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_885;$/;"	n
pcie_block_i_n_886	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_886;$/;"	n
pcie_block_i_n_887	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_887;$/;"	n
pcie_block_i_n_888	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_888;$/;"	n
pcie_block_i_n_889	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_889;$/;"	n
pcie_block_i_n_89	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_89;$/;"	n
pcie_block_i_n_890	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_890;$/;"	n
pcie_block_i_n_891	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_891;$/;"	n
pcie_block_i_n_892	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_892;$/;"	n
pcie_block_i_n_893	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_893;$/;"	n
pcie_block_i_n_894	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_894;$/;"	n
pcie_block_i_n_895	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_895;$/;"	n
pcie_block_i_n_896	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_896;$/;"	n
pcie_block_i_n_897	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_897;$/;"	n
pcie_block_i_n_898	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_898;$/;"	n
pcie_block_i_n_899	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_899;$/;"	n
pcie_block_i_n_90	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_90;$/;"	n
pcie_block_i_n_900	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_900;$/;"	n
pcie_block_i_n_901	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_901;$/;"	n
pcie_block_i_n_902	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_902;$/;"	n
pcie_block_i_n_903	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_903;$/;"	n
pcie_block_i_n_904	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_904;$/;"	n
pcie_block_i_n_905	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_905;$/;"	n
pcie_block_i_n_906	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_906;$/;"	n
pcie_block_i_n_907	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_907;$/;"	n
pcie_block_i_n_908	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_908;$/;"	n
pcie_block_i_n_909	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_909;$/;"	n
pcie_block_i_n_91	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_91;$/;"	n
pcie_block_i_n_910	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_910;$/;"	n
pcie_block_i_n_911	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_911;$/;"	n
pcie_block_i_n_912	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_912;$/;"	n
pcie_block_i_n_913	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_913;$/;"	n
pcie_block_i_n_914	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_914;$/;"	n
pcie_block_i_n_915	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_915;$/;"	n
pcie_block_i_n_916	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_916;$/;"	n
pcie_block_i_n_917	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_917;$/;"	n
pcie_block_i_n_918	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_918;$/;"	n
pcie_block_i_n_919	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_919;$/;"	n
pcie_block_i_n_92	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_92;$/;"	n
pcie_block_i_n_920	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_920;$/;"	n
pcie_block_i_n_921	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_921;$/;"	n
pcie_block_i_n_922	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_922;$/;"	n
pcie_block_i_n_923	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_923;$/;"	n
pcie_block_i_n_924	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_924;$/;"	n
pcie_block_i_n_925	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_925;$/;"	n
pcie_block_i_n_926	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_926;$/;"	n
pcie_block_i_n_927	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_927;$/;"	n
pcie_block_i_n_928	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_928;$/;"	n
pcie_block_i_n_929	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_929;$/;"	n
pcie_block_i_n_93	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_93;$/;"	n
pcie_block_i_n_930	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_930;$/;"	n
pcie_block_i_n_931	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_931;$/;"	n
pcie_block_i_n_932	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_932;$/;"	n
pcie_block_i_n_933	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_933;$/;"	n
pcie_block_i_n_934	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_934;$/;"	n
pcie_block_i_n_935	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_935;$/;"	n
pcie_block_i_n_936	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_936;$/;"	n
pcie_block_i_n_937	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_937;$/;"	n
pcie_block_i_n_938	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_938;$/;"	n
pcie_block_i_n_939	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_939;$/;"	n
pcie_block_i_n_94	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_94;$/;"	n
pcie_block_i_n_940	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_940;$/;"	n
pcie_block_i_n_941	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_941;$/;"	n
pcie_block_i_n_942	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_942;$/;"	n
pcie_block_i_n_943	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_943;$/;"	n
pcie_block_i_n_944	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_944;$/;"	n
pcie_block_i_n_945	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_945;$/;"	n
pcie_block_i_n_946	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_946;$/;"	n
pcie_block_i_n_947	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_947;$/;"	n
pcie_block_i_n_948	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_948;$/;"	n
pcie_block_i_n_949	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_949;$/;"	n
pcie_block_i_n_95	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_95;$/;"	n
pcie_block_i_n_950	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_950;$/;"	n
pcie_block_i_n_951	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_951;$/;"	n
pcie_block_i_n_952	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_952;$/;"	n
pcie_block_i_n_953	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_953;$/;"	n
pcie_block_i_n_954	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_954;$/;"	n
pcie_block_i_n_955	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_955;$/;"	n
pcie_block_i_n_956	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_956;$/;"	n
pcie_block_i_n_957	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_957;$/;"	n
pcie_block_i_n_958	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_958;$/;"	n
pcie_block_i_n_959	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_959;$/;"	n
pcie_block_i_n_96	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_96;$/;"	n
pcie_block_i_n_98	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_98;$/;"	n
pcie_block_i_n_99	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_block_i_n_99;$/;"	n
pcie_drp_addr	src/ip/pcie_7x_0_sim_netlist.v	/^  input [8:0]pcie_drp_addr;$/;"	p
pcie_drp_addr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [8:0]pcie_drp_addr;$/;"	n
pcie_drp_addr	src/ip/pcie_7x_0_stub.v	/^  input [8:0]pcie_drp_addr;$/;"	p
pcie_drp_clk	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       pcie_drp_clk,$/;"	p
pcie_drp_clk	src/ip/pcie_7x_0_sim_netlist.v	/^  input pcie_drp_clk;$/;"	p
pcie_drp_clk	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_drp_clk;$/;"	n
pcie_drp_clk	src/ip/pcie_7x_0_stub.v	/^  input pcie_drp_clk;$/;"	p
pcie_drp_clk	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            pcie_drp_clk,$/;"	p
pcie_drp_di	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [15:0]                             pcie_drp_di,$/;"	p
pcie_drp_di	src/ip/pcie_7x_0_sim_netlist.v	/^  input [15:0]pcie_drp_di;$/;"	p
pcie_drp_di	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pcie_drp_di;$/;"	n
pcie_drp_di	src/ip/pcie_7x_0_stub.v	/^  input [15:0]pcie_drp_di;$/;"	p
pcie_drp_di	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input    [15:0]  pcie_drp_di,$/;"	p
pcie_drp_do	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [15:0]                             pcie_drp_do,$/;"	p
pcie_drp_do	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]pcie_drp_do;$/;"	p
pcie_drp_do	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pcie_drp_do;$/;"	n
pcie_drp_do	src/ip/pcie_7x_0_stub.v	/^  output [15:0]pcie_drp_do;$/;"	p
pcie_drp_do	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output   [15:0]  pcie_drp_do,$/;"	p
pcie_drp_en	src/ip/pcie_7x_0_sim_netlist.v	/^  input pcie_drp_en;$/;"	p
pcie_drp_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_drp_en;$/;"	n
pcie_drp_en	src/ip/pcie_7x_0_stub.v	/^  input pcie_drp_en;$/;"	p
pcie_drp_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  output pcie_drp_rdy;$/;"	p
pcie_drp_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_drp_rdy;$/;"	n
pcie_drp_rdy	src/ip/pcie_7x_0_stub.v	/^  output pcie_drp_rdy;$/;"	p
pcie_drp_we	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       pcie_drp_we,$/;"	p
pcie_drp_we	src/ip/pcie_7x_0_sim_netlist.v	/^  input pcie_drp_we;$/;"	p
pcie_drp_we	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_drp_we;$/;"	n
pcie_drp_we	src/ip/pcie_7x_0_stub.v	/^  input pcie_drp_we;$/;"	p
pcie_drp_we	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input            pcie_drp_we,$/;"	p
pcie_top_i_n_20	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pcie_top_i_n_20;$/;"	n
pcie_user_clk	src/hdl/pcie/pci_dma_engine.v	/^    input         pcie_user_clk,$/;"	p
pcie_user_clk	src/hdl/system_top.v	/^  wire  control_acqe_i, pcie_user_clk;$/;"	n
pclk	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    wire                        pclk;$/;"	n
pclk_1	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    wire                        pclk_1;$/;"	n
pclk_sel	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    reg    pclk_sel = 1'd0;$/;"	r
pclk_sel	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    reg                 pclk_sel =  1'd0; $/;"	r
pclk_sel	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 pclk_sel   =  1'd0; $/;"	r
pclk_sel_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pclk_sel_i_1__0_n_0;$/;"	n
pclk_sel_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pclk_sel_i_1__1_n_0;$/;"	n
pclk_sel_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pclk_sel_i_1__2_n_0;$/;"	n
pclk_sel_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pclk_sel_i_1_n_0;$/;"	n
pclk_sel_i_2__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pclk_sel_i_2__0_n_0;$/;"	n
pclk_sel_i_2__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pclk_sel_i_2__1_n_0;$/;"	n
pclk_sel_i_2__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pclk_sel_i_2__2_n_0;$/;"	n
pclk_sel_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pclk_sel_i_2_n_0;$/;"	n
pclk_sel_slave	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    reg                             pclk_sel_slave = 1'd0;$/;"	r
pdev	linux-software/driver/common.h	/^  struct pci_dev *pdev; \/* pci device *\/$/;"	m	struct:_PCIE_DEV	typeref:struct:_PCIE_DEV::pci_dev
phantm_func_sup	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     phantm_func_sup = "00",$/;"	c
phy_rdy_n	src/ip/pcie_7x_0_sim_netlist.v	/^  output phy_rdy_n;$/;"	p
phy_rdy_n	src/ip/pcie_7x_0_sim_netlist.v	/^  wire phy_rdy_n;$/;"	n
phy_rdy_n	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 phy_rdy_n;$/;"	n
phy_rdy_n	src/ip/source/pcie_7x_0_pcie_top.v	/^  input                       phy_rdy_n,$/;"	p
phy_rdy_n_int	src/ip/source/pcie_7x_0_gt_top.v	/^  reg                                phy_rdy_n_int;$/;"	r
phy_rdy_n_int_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]phy_rdy_n_int_reg;$/;"	p
phy_rdy_n_int_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output phy_rdy_n_int_reg;$/;"	p
phy_rdy_n_int_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]phy_rdy_n_int_reg;$/;"	n
phy_rdy_n_int_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire phy_rdy_n_int_reg;$/;"	n
phys	linux-software/driver/common.h	/^  unsigned long phys;$/;"	m	struct:_BAR_STRUCT
phystatus	src/ip/pcie_7x_0_sim_netlist.v	/^  wire phystatus;$/;"	n
phystatus	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    reg                 phystatus       = 1'd0;$/;"	r
phystatus	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 phystatus       = 1'd0;$/;"	r
phystatus_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire phystatus_i_1__0_n_0;$/;"	n
phystatus_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire phystatus_i_1__1_n_0;$/;"	n
phystatus_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire phystatus_i_1__2_n_0;$/;"	n
phystatus_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire phystatus_i_1_n_0;$/;"	n
phystatus_i_2__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire phystatus_i_2__0_n_0;$/;"	n
phystatus_i_2__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire phystatus_i_2__1_n_0;$/;"	n
phystatus_i_2__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire phystatus_i_2__2_n_0;$/;"	n
phystatus_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire phystatus_i_2_n_0;$/;"	n
phystatus_rst	src/ip/source/pcie_7x_0_gt_top.v	/^  wire [LINK_CAP_MAX_LINK_WIDTH-1:0] phystatus_rst                ;$/;"	n
pio_reset_n	src/hdl/pcie/PIO.v	/^  reg           pio_reset_n;$/;"	r
pipe_clk	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_clk;$/;"	n
pipe_clk_int	src/ip/source/pcie_7x_0_gt_top.v	/^  wire                               pipe_clk_int;$/;"	n
pipe_cpll_lock	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_cpll_lock;$/;"	p
pipe_cpll_lock	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_cpll_lock;$/;"	n
pipe_dclk_in	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_dclk_in;$/;"	p
pipe_dclk_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_dclk_in;$/;"	n
pipe_dclk_in	src/ip/pcie_7x_0_stub.v	/^  input pipe_dclk_in;$/;"	p
pipe_debug	src/ip/pcie_7x_0_sim_netlist.v	/^  output [31:0]pipe_debug;$/;"	p
pipe_debug_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_debug_0;$/;"	p
pipe_debug_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_debug_1;$/;"	p
pipe_debug_1	src/ip/source/pcie_7x_0_core_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_1,$/;"	p
pipe_debug_1	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_1,$/;"	p
pipe_debug_2	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_debug_2;$/;"	p
pipe_debug_3	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_debug_3;$/;"	p
pipe_debug_3	src/ip/source/pcie_7x_0_core_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_3,$/;"	p
pipe_debug_3	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_3,$/;"	p
pipe_debug_4	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_debug_4;$/;"	p
pipe_debug_5	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_debug_5;$/;"	p
pipe_debug_5	src/ip/source/pcie_7x_0_core_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_5,$/;"	p
pipe_debug_5	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_5,$/;"	p
pipe_debug_6	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_debug_6;$/;"	p
pipe_debug_7	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_debug_7;$/;"	p
pipe_debug_7	src/ip/source/pcie_7x_0_core_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_7,$/;"	p
pipe_debug_7	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_7,$/;"	p
pipe_debug_8	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_debug_8;$/;"	p
pipe_debug_9	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_debug_9;$/;"	p
pipe_debug_9	src/ip/source/pcie_7x_0_core_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_9,$/;"	p
pipe_debug_9	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_debug_9,$/;"	p
pipe_dmonitorout	src/ip/pcie_7x_0_sim_netlist.v	/^  output [31:0]pipe_dmonitorout;$/;"	p
pipe_dmonitorout	src/ip/pcie_7x_0_sim_netlist.v	/^  output [59:0]pipe_dmonitorout;$/;"	p
pipe_dmonitorout	src/ip/pcie_7x_0_sim_netlist.v	/^  output [7:0]pipe_dmonitorout;$/;"	p
pipe_dmonitorout	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [31:0]pipe_dmonitorout;$/;"	n
pipe_dmonitorout	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]pipe_dmonitorout;$/;"	n
pipe_dmonitorout	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH*15)-1:0] pipe_dmonitorout,$/;"	p
pipe_dmonitorout	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH*15)-1:0] pipe_dmonitorout,$/;"	p
pipe_drp_fsm	src/ip/pcie_7x_0_sim_netlist.v	/^  output [27:0]pipe_drp_fsm;$/;"	p
pipe_drp_fsm	src/ip/source/pcie_7x_0_core_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*7)-1:0] pipe_drp_fsm,$/;"	p
pipe_drp_fsm	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*7)-1:0] pipe_drp_fsm,$/;"	p
pipe_eyescandataerror	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]pipe_eyescandataerror;$/;"	p
pipe_eyescandataerror	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_eyescandataerror;$/;"	p
pipe_eyescandataerror	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pipe_eyescandataerror;$/;"	n
pipe_eyescandataerror	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_eyescandataerror;$/;"	n
pipe_eyescandataerror	src/ip/source/pcie_7x_0_core_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_eyescandataerror,$/;"	p
pipe_eyescandataerror	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_eyescandataerror,$/;"	p
pipe_gen3_in	src/hdl/pcie/pcie_7x_0_support.v	/^  wire                                        pipe_gen3_in;$/;"	n
pipe_gen3_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_gen3_out;$/;"	p
pipe_gen3_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_gen3_out;$/;"	n
pipe_gen3_out	src/ip/pcie_7x_0_stub.v	/^  output pipe_gen3_out;$/;"	p
pipe_loopback	src/ip/pcie_7x_0_sim_netlist.v	/^  input [2:0]pipe_loopback;$/;"	p
pipe_loopback	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]pipe_loopback;$/;"	n
pipe_loopback	src/ip/source/pcie_7x_0_core_top.v	/^  input       [ 2:0]  pipe_loopback,$/;"	p
pipe_loopback	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input       [ 2:0]   pipe_loopback,$/;"	p
pipe_mmcm_lock_in	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_mmcm_lock_in;$/;"	p
pipe_mmcm_lock_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_mmcm_lock_in;$/;"	n
pipe_mmcm_lock_in	src/ip/pcie_7x_0_stub.v	/^  input pipe_mmcm_lock_in;$/;"	p
pipe_mmcm_rst_n	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        pipe_mmcm_rst_n;$/;"	n
pipe_mmcm_rst_n	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_mmcm_rst_n;$/;"	p
pipe_mmcm_rst_n	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_mmcm_rst_n;$/;"	n
pipe_mmcm_rst_n	src/ip/pcie_7x_0_stub.v	/^  input pipe_mmcm_rst_n;$/;"	p
pipe_oobclk_in	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_oobclk_in;$/;"	p
pipe_oobclk_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_oobclk_in;$/;"	n
pipe_oobclk_in	src/ip/pcie_7x_0_stub.v	/^  input pipe_oobclk_in;$/;"	p
pipe_oobclk_in	src/ip/source/pcie_7x_0_core_top.v	/^  input                                      pipe_oobclk_in,$/;"	p
pipe_oobclk_in	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                                      pipe_oobclk_in,$/;"	p
pipe_oobclk_out	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     pipe_oobclk_out,$/;"	p
pipe_pclk_in	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_pclk_in;$/;"	p
pipe_pclk_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_pclk_in;$/;"	n
pipe_pclk_in	src/ip/pcie_7x_0_stub.v	/^  input pipe_pclk_in;$/;"	p
pipe_pclk_in	src/ip/source/pcie_7x_0_core_top.v	/^  input                                      pipe_pclk_in,$/;"	p
pipe_pclk_in	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                                      pipe_pclk_in,$/;"	p
pipe_pclk_out	src/hdl/pcie/pcie_7x_0_support.v	/^  wire                                        pipe_pclk_out;$/;"	n
pipe_pclk_out_slave	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     pipe_pclk_out_slave,$/;"	p
pipe_pclk_sel_in	src/hdl/pcie/pcie_7x_0_support.v	/^  wire [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0]    pipe_pclk_sel_in;$/;"	n
pipe_pclk_sel_out	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]pipe_pclk_sel_out;$/;"	p
pipe_pclk_sel_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]pipe_pclk_sel_out;$/;"	p
pipe_pclk_sel_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_pclk_sel_out;$/;"	p
pipe_pclk_sel_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pipe_pclk_sel_out;$/;"	n
pipe_pclk_sel_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_pclk_sel_out;$/;"	n
pipe_pclk_sel_out	src/ip/pcie_7x_0_stub.v	/^  output [3:0]pipe_pclk_sel_out;$/;"	p
pipe_pclk_sel_out	src/ip/source/pcie_7x_0_core_top.v	/^  output [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pipe_pclk_sel_out,$/;"	p
pipe_pclk_sel_out	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pipe_pclk_sel_out,$/;"	p
pipe_pclk_sel_slave	src/hdl/pcie/pcie_7x_0_support.v	/^  input  [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pipe_pclk_sel_slave,$/;"	p
pipe_qpll_lock	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]pipe_qpll_lock;$/;"	p
pipe_qpll_lock	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH-1)>>2:0] pipe_qpll_lock,$/;"	p
pipe_qpll_lock	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH-1)>>2:0] pipe_qpll_lock,$/;"	p
pipe_qrst_fsm	src/ip/pcie_7x_0_sim_netlist.v	/^  output [11:0]pipe_qrst_fsm;$/;"	p
pipe_qrst_fsm	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_qrst_fsm;$/;"	p
pipe_qrst_fsm	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_qrst_fsm;$/;"	n
pipe_qrst_fsm	src/ip/source/pcie_7x_0_core_top.v	/^  output      [11:0]                            pipe_qrst_fsm,$/;"	p
pipe_qrst_fsm	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [11:0]                            pipe_qrst_fsm,$/;"	p
pipe_qrst_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_qrst_idle;$/;"	p
pipe_qrst_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_qrst_idle;$/;"	n
pipe_qrst_idle	src/ip/source/pcie_7x_0_core_top.v	/^  output                                        pipe_qrst_idle,$/;"	p
pipe_qrst_idle	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                        pipe_qrst_idle,$/;"	p
pipe_rate_fsm	src/ip/pcie_7x_0_sim_netlist.v	/^  output [19:0]pipe_rate_fsm;$/;"	p
pipe_rate_fsm	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [19:0]pipe_rate_fsm;$/;"	n
pipe_rate_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rate_idle;$/;"	p
pipe_rate_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rate_idle;$/;"	n
pipe_rst_fsm	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_rst_fsm;$/;"	p
pipe_rst_fsm	src/ip/pcie_7x_0_sim_netlist.v	/^  output [4:0]pipe_rst_fsm;$/;"	p
pipe_rst_fsm	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_rst_fsm;$/;"	n
pipe_rst_fsm	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]pipe_rst_fsm;$/;"	n
pipe_rst_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rst_idle;$/;"	p
pipe_rst_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rst_idle;$/;"	n
pipe_rx0_chanisaligned	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx0_chanisaligned;$/;"	p
pipe_rx0_chanisaligned	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx0_chanisaligned;$/;"	p
pipe_rx0_chanisaligned	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx0_chanisaligned;$/;"	n
pipe_rx0_chanisaligned	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx0_chanisaligned;$/;"	n
pipe_rx0_chanisaligned_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx0_chanisaligned_gt;$/;"	n
pipe_rx0_chanisaligned_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx0_chanisaligned_gt;$/;"	n
pipe_rx0_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_rx0_char_is_k;$/;"	n
pipe_rx0_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_rx0_char_is_k;$/;"	n
pipe_rx0_char_is_k_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_rx0_char_is_k_gt;$/;"	n
pipe_rx0_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [1:0]          pipe_rx0_char_is_k_gt;$/;"	n
pipe_rx0_data	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_rx0_data;$/;"	n
pipe_rx0_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_rx0_data;$/;"	n
pipe_rx0_data_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_rx0_data_gt;$/;"	n
pipe_rx0_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [15:0]         pipe_rx0_data_gt;$/;"	n
pipe_rx0_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx0_elec_idle;$/;"	p
pipe_rx0_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx0_elec_idle;$/;"	p
pipe_rx0_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx0_elec_idle;$/;"	n
pipe_rx0_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx0_elec_idle;$/;"	n
pipe_rx0_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx0_elec_idle_gt;$/;"	n
pipe_rx0_phy_status	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx0_phy_status;$/;"	p
pipe_rx0_phy_status	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx0_phy_status;$/;"	p
pipe_rx0_phy_status	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx0_phy_status;$/;"	n
pipe_rx0_phy_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx0_phy_status;$/;"	n
pipe_rx0_phy_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx0_phy_status_gt;$/;"	n
pipe_rx0_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx0_polarity;$/;"	p
pipe_rx0_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx0_polarity;$/;"	p
pipe_rx0_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx0_polarity;$/;"	n
pipe_rx0_polarity	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx0_polarity;$/;"	n
pipe_rx0_polarity_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx0_polarity_gt;$/;"	n
pipe_rx0_polarity_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx0_polarity_gt;$/;"	n
pipe_rx0_status	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]pipe_rx0_status;$/;"	n
pipe_rx0_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [2:0]           pipe_rx0_status;$/;"	n
pipe_rx0_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [2:0]          pipe_rx0_status_gt;$/;"	n
pipe_rx0_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx0_valid;$/;"	p
pipe_rx0_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx0_valid;$/;"	p
pipe_rx0_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx0_valid;$/;"	n
pipe_rx0_valid	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx0_valid;$/;"	n
pipe_rx0_valid_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx0_valid_gt;$/;"	p
pipe_rx0_valid_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx0_valid_gt;$/;"	p
pipe_rx0_valid_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx0_valid_gt;$/;"	n
pipe_rx0_valid_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx0_valid_gt;$/;"	n
pipe_rx1_chanisaligned	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx1_chanisaligned;$/;"	p
pipe_rx1_chanisaligned	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx1_chanisaligned;$/;"	p
pipe_rx1_chanisaligned	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx1_chanisaligned;$/;"	n
pipe_rx1_chanisaligned	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx1_chanisaligned;$/;"	n
pipe_rx1_chanisaligned_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx1_chanisaligned_gt;$/;"	n
pipe_rx1_chanisaligned_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx1_chanisaligned_gt;$/;"	n
pipe_rx1_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_rx1_char_is_k;$/;"	n
pipe_rx1_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_rx1_char_is_k;$/;"	n
pipe_rx1_char_is_k_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_rx1_char_is_k_gt;$/;"	n
pipe_rx1_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [1:0]          pipe_rx1_char_is_k_gt;$/;"	n
pipe_rx1_data	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_rx1_data;$/;"	n
pipe_rx1_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_rx1_data;$/;"	n
pipe_rx1_data_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_rx1_data_gt;$/;"	n
pipe_rx1_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [15:0]         pipe_rx1_data_gt;$/;"	n
pipe_rx1_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx1_elec_idle;$/;"	p
pipe_rx1_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx1_elec_idle;$/;"	p
pipe_rx1_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx1_elec_idle;$/;"	n
pipe_rx1_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx1_elec_idle;$/;"	n
pipe_rx1_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx1_elec_idle_gt;$/;"	n
pipe_rx1_phy_status	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx1_phy_status;$/;"	p
pipe_rx1_phy_status	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx1_phy_status;$/;"	p
pipe_rx1_phy_status	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx1_phy_status;$/;"	n
pipe_rx1_phy_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx1_phy_status;$/;"	n
pipe_rx1_phy_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx1_phy_status_gt;$/;"	n
pipe_rx1_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx1_polarity;$/;"	p
pipe_rx1_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx1_polarity;$/;"	p
pipe_rx1_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx1_polarity;$/;"	n
pipe_rx1_polarity	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx1_polarity;$/;"	n
pipe_rx1_polarity_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx1_polarity_gt;$/;"	n
pipe_rx1_polarity_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx1_polarity_gt;$/;"	n
pipe_rx1_status	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]pipe_rx1_status;$/;"	n
pipe_rx1_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [2:0]           pipe_rx1_status;$/;"	n
pipe_rx1_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [2:0]          pipe_rx1_status_gt;$/;"	n
pipe_rx1_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx1_valid;$/;"	p
pipe_rx1_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx1_valid;$/;"	p
pipe_rx1_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx1_valid;$/;"	n
pipe_rx1_valid	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx1_valid;$/;"	n
pipe_rx1_valid_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx1_valid_gt;$/;"	p
pipe_rx1_valid_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx1_valid_gt;$/;"	p
pipe_rx1_valid_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx1_valid_gt;$/;"	n
pipe_rx1_valid_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx1_valid_gt;$/;"	n
pipe_rx2_chanisaligned	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx2_chanisaligned;$/;"	p
pipe_rx2_chanisaligned	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx2_chanisaligned;$/;"	p
pipe_rx2_chanisaligned	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx2_chanisaligned;$/;"	n
pipe_rx2_chanisaligned	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx2_chanisaligned;$/;"	n
pipe_rx2_chanisaligned_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx2_chanisaligned_gt;$/;"	n
pipe_rx2_chanisaligned_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx2_chanisaligned_gt;$/;"	n
pipe_rx2_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_rx2_char_is_k;$/;"	n
pipe_rx2_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_rx2_char_is_k;$/;"	n
pipe_rx2_char_is_k_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_rx2_char_is_k_gt;$/;"	n
pipe_rx2_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [1:0]          pipe_rx2_char_is_k_gt;$/;"	n
pipe_rx2_data	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_rx2_data;$/;"	n
pipe_rx2_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_rx2_data;$/;"	n
pipe_rx2_data_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_rx2_data_gt;$/;"	n
pipe_rx2_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [15:0]         pipe_rx2_data_gt;$/;"	n
pipe_rx2_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx2_elec_idle;$/;"	p
pipe_rx2_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx2_elec_idle;$/;"	p
pipe_rx2_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx2_elec_idle;$/;"	n
pipe_rx2_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx2_elec_idle;$/;"	n
pipe_rx2_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx2_elec_idle_gt;$/;"	n
pipe_rx2_phy_status	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx2_phy_status;$/;"	p
pipe_rx2_phy_status	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx2_phy_status;$/;"	p
pipe_rx2_phy_status	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx2_phy_status;$/;"	n
pipe_rx2_phy_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx2_phy_status;$/;"	n
pipe_rx2_phy_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx2_phy_status_gt;$/;"	n
pipe_rx2_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx2_polarity;$/;"	p
pipe_rx2_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx2_polarity;$/;"	p
pipe_rx2_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx2_polarity;$/;"	n
pipe_rx2_polarity	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx2_polarity;$/;"	n
pipe_rx2_polarity_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx2_polarity_gt;$/;"	n
pipe_rx2_polarity_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx2_polarity_gt;$/;"	n
pipe_rx2_status	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]pipe_rx2_status;$/;"	n
pipe_rx2_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [2:0]           pipe_rx2_status;$/;"	n
pipe_rx2_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [2:0]          pipe_rx2_status_gt;$/;"	n
pipe_rx2_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx2_valid;$/;"	p
pipe_rx2_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx2_valid;$/;"	p
pipe_rx2_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx2_valid;$/;"	n
pipe_rx2_valid	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx2_valid;$/;"	n
pipe_rx2_valid_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx2_valid_gt;$/;"	p
pipe_rx2_valid_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx2_valid_gt;$/;"	p
pipe_rx2_valid_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx2_valid_gt;$/;"	n
pipe_rx2_valid_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx2_valid_gt;$/;"	n
pipe_rx3_chanisaligned	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx3_chanisaligned;$/;"	p
pipe_rx3_chanisaligned	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx3_chanisaligned;$/;"	p
pipe_rx3_chanisaligned	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx3_chanisaligned;$/;"	n
pipe_rx3_chanisaligned	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx3_chanisaligned;$/;"	n
pipe_rx3_chanisaligned_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx3_chanisaligned_gt;$/;"	n
pipe_rx3_chanisaligned_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx3_chanisaligned_gt;$/;"	n
pipe_rx3_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_rx3_char_is_k;$/;"	n
pipe_rx3_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_rx3_char_is_k;$/;"	n
pipe_rx3_char_is_k_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_rx3_char_is_k_gt;$/;"	n
pipe_rx3_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [1:0]          pipe_rx3_char_is_k_gt;$/;"	n
pipe_rx3_data	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_rx3_data;$/;"	n
pipe_rx3_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_rx3_data;$/;"	n
pipe_rx3_data_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_rx3_data_gt;$/;"	n
pipe_rx3_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [15:0]         pipe_rx3_data_gt;$/;"	n
pipe_rx3_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx3_elec_idle;$/;"	p
pipe_rx3_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx3_elec_idle;$/;"	p
pipe_rx3_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx3_elec_idle;$/;"	n
pipe_rx3_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx3_elec_idle;$/;"	n
pipe_rx3_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx3_elec_idle_gt;$/;"	n
pipe_rx3_phy_status	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx3_phy_status;$/;"	p
pipe_rx3_phy_status	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx3_phy_status;$/;"	p
pipe_rx3_phy_status	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx3_phy_status;$/;"	n
pipe_rx3_phy_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx3_phy_status;$/;"	n
pipe_rx3_phy_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx3_phy_status_gt;$/;"	n
pipe_rx3_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx3_polarity;$/;"	p
pipe_rx3_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx3_polarity;$/;"	p
pipe_rx3_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx3_polarity;$/;"	n
pipe_rx3_polarity	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx3_polarity;$/;"	n
pipe_rx3_polarity_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx3_polarity_gt;$/;"	n
pipe_rx3_polarity_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx3_polarity_gt;$/;"	n
pipe_rx3_status	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]pipe_rx3_status;$/;"	n
pipe_rx3_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [2:0]           pipe_rx3_status;$/;"	n
pipe_rx3_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [2:0]          pipe_rx3_status_gt;$/;"	n
pipe_rx3_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx3_valid;$/;"	p
pipe_rx3_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx3_valid;$/;"	p
pipe_rx3_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx3_valid;$/;"	n
pipe_rx3_valid	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx3_valid;$/;"	n
pipe_rx3_valid_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rx3_valid_gt;$/;"	p
pipe_rx3_valid_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_rx3_valid_gt;$/;"	p
pipe_rx3_valid_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx3_valid_gt;$/;"	n
pipe_rx3_valid_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx3_valid_gt;$/;"	n
pipe_rx4_chanisaligned	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx4_chanisaligned;$/;"	n
pipe_rx4_chanisaligned_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx4_chanisaligned_gt;$/;"	n
pipe_rx4_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_rx4_char_is_k;$/;"	n
pipe_rx4_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [1:0]          pipe_rx4_char_is_k_gt;$/;"	n
pipe_rx4_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_rx4_data;$/;"	n
pipe_rx4_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [15:0]         pipe_rx4_data_gt;$/;"	n
pipe_rx4_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx4_elec_idle;$/;"	n
pipe_rx4_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx4_elec_idle_gt;$/;"	n
pipe_rx4_phy_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx4_phy_status;$/;"	n
pipe_rx4_phy_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx4_phy_status_gt;$/;"	n
pipe_rx4_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx4_polarity;$/;"	n
pipe_rx4_polarity	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx4_polarity;$/;"	n
pipe_rx4_polarity_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx4_polarity_gt;$/;"	n
pipe_rx4_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [2:0]           pipe_rx4_status;$/;"	n
pipe_rx4_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [2:0]          pipe_rx4_status_gt;$/;"	n
pipe_rx4_valid	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx4_valid;$/;"	n
pipe_rx4_valid_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx4_valid_gt;$/;"	n
pipe_rx5_chanisaligned	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx5_chanisaligned;$/;"	n
pipe_rx5_chanisaligned_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx5_chanisaligned_gt;$/;"	n
pipe_rx5_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_rx5_char_is_k;$/;"	n
pipe_rx5_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [1:0]          pipe_rx5_char_is_k_gt;$/;"	n
pipe_rx5_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_rx5_data;$/;"	n
pipe_rx5_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [15:0]         pipe_rx5_data_gt;$/;"	n
pipe_rx5_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx5_elec_idle;$/;"	n
pipe_rx5_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx5_elec_idle_gt;$/;"	n
pipe_rx5_phy_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx5_phy_status;$/;"	n
pipe_rx5_phy_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx5_phy_status_gt;$/;"	n
pipe_rx5_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx5_polarity;$/;"	n
pipe_rx5_polarity	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx5_polarity;$/;"	n
pipe_rx5_polarity_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx5_polarity_gt;$/;"	n
pipe_rx5_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [2:0]           pipe_rx5_status;$/;"	n
pipe_rx5_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [2:0]          pipe_rx5_status_gt;$/;"	n
pipe_rx5_valid	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx5_valid;$/;"	n
pipe_rx5_valid_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx5_valid_gt;$/;"	n
pipe_rx6_chanisaligned	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx6_chanisaligned;$/;"	n
pipe_rx6_chanisaligned_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx6_chanisaligned_gt;$/;"	n
pipe_rx6_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_rx6_char_is_k;$/;"	n
pipe_rx6_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [1:0]          pipe_rx6_char_is_k_gt;$/;"	n
pipe_rx6_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_rx6_data;$/;"	n
pipe_rx6_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [15:0]         pipe_rx6_data_gt;$/;"	n
pipe_rx6_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx6_elec_idle;$/;"	n
pipe_rx6_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx6_elec_idle_gt;$/;"	n
pipe_rx6_phy_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx6_phy_status;$/;"	n
pipe_rx6_phy_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx6_phy_status_gt;$/;"	n
pipe_rx6_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx6_polarity;$/;"	n
pipe_rx6_polarity	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx6_polarity;$/;"	n
pipe_rx6_polarity_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx6_polarity_gt;$/;"	n
pipe_rx6_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [2:0]           pipe_rx6_status;$/;"	n
pipe_rx6_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [2:0]          pipe_rx6_status_gt;$/;"	n
pipe_rx6_valid	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx6_valid;$/;"	n
pipe_rx6_valid_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx6_valid_gt;$/;"	n
pipe_rx7_chanisaligned	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx7_chanisaligned;$/;"	n
pipe_rx7_chanisaligned_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx7_chanisaligned_gt;$/;"	n
pipe_rx7_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_rx7_char_is_k;$/;"	n
pipe_rx7_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [1:0]          pipe_rx7_char_is_k_gt;$/;"	n
pipe_rx7_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_rx7_data;$/;"	n
pipe_rx7_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [15:0]         pipe_rx7_data_gt;$/;"	n
pipe_rx7_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx7_elec_idle;$/;"	n
pipe_rx7_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx7_elec_idle_gt;$/;"	n
pipe_rx7_phy_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx7_phy_status;$/;"	n
pipe_rx7_phy_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx7_phy_status_gt;$/;"	n
pipe_rx7_polarity	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rx7_polarity;$/;"	n
pipe_rx7_polarity	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx7_polarity;$/;"	n
pipe_rx7_polarity_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx7_polarity_gt;$/;"	n
pipe_rx7_status	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [2:0]           pipe_rx7_status;$/;"	n
pipe_rx7_status_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire  [2:0]          pipe_rx7_status_gt;$/;"	n
pipe_rx7_valid	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_rx7_valid;$/;"	n
pipe_rx7_valid_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_rx7_valid_gt;$/;"	n
pipe_rx_0_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  input [24:0]pipe_rx_0_sigs;$/;"	p
pipe_rx_1_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  input [24:0]pipe_rx_1_sigs;$/;"	p
pipe_rx_2_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  input [24:0]pipe_rx_2_sigs;$/;"	p
pipe_rx_3_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  input [24:0]pipe_rx_3_sigs;$/;"	p
pipe_rx_4_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  input [24:0]pipe_rx_4_sigs;$/;"	p
pipe_rx_5_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  input [24:0]pipe_rx_5_sigs;$/;"	p
pipe_rx_6_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  input [24:0]pipe_rx_6_sigs;$/;"	p
pipe_rx_7_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  input [24:0]pipe_rx_7_sigs;$/;"	p
pipe_rx_chanisaligned_q	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_rx_chanisaligned_q ;$/;"	r
pipe_rx_chanisaligned_qq	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_rx_chanisaligned_qq;$/;"	r
pipe_rx_char_is_k_q	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg [ 1:0]          pipe_rx_char_is_k_q     ;$/;"	r
pipe_rx_char_is_k_qq	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg [ 1:0]          pipe_rx_char_is_k_qq    ;$/;"	r
pipe_rx_data_q	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg [15:0]          pipe_rx_data_q          ;$/;"	r
pipe_rx_data_qq	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg [15:0]          pipe_rx_data_qq         ;$/;"	r
pipe_rx_elec_idle_q	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_rx_elec_idle_q     ;$/;"	r
pipe_rx_elec_idle_qq	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_rx_elec_idle_qq    ;$/;"	r
pipe_rx_phy_status_q	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_rx_phy_status_q    ;$/;"	r
pipe_rx_phy_status_qq	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_rx_phy_status_qq   ;$/;"	r
pipe_rx_polarity_q	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_rx_polarity_q      ;$/;"	r
pipe_rx_polarity_qq	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_rx_polarity_qq     ;$/;"	r
pipe_rx_status_q	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg [ 2:0]          pipe_rx_status_q        ;$/;"	r
pipe_rx_status_qq	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg [ 2:0]          pipe_rx_status_qq       ;$/;"	r
pipe_rx_valid_q	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_rx_valid_q         ;$/;"	r
pipe_rx_valid_qq	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_rx_valid_qq        ;$/;"	r
pipe_rxbufstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  output [11:0]pipe_rxbufstatus;$/;"	p
pipe_rxbufstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]pipe_rxbufstatus;$/;"	p
pipe_rxbufstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:0]pipe_rxbufstatus;$/;"	n
pipe_rxbufstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]pipe_rxbufstatus;$/;"	n
pipe_rxbufstatus	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH*3)-1:0]  pipe_rxbufstatus,         $/;"	p
pipe_rxbufstatus	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH*3)-1:0]  pipe_rxbufstatus,         $/;"	p
pipe_rxcommadet	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]pipe_rxcommadet;$/;"	p
pipe_rxcommadet	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_rxcommadet;$/;"	p
pipe_rxcommadet	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pipe_rxcommadet;$/;"	n
pipe_rxcommadet	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_rxcommadet;$/;"	n
pipe_rxdisperr	src/ip/pcie_7x_0_sim_netlist.v	/^  output [31:0]pipe_rxdisperr;$/;"	p
pipe_rxdisperr	src/ip/pcie_7x_0_sim_netlist.v	/^  output [7:0]pipe_rxdisperr;$/;"	p
pipe_rxdisperr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [31:0]pipe_rxdisperr;$/;"	n
pipe_rxdisperr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]pipe_rxdisperr;$/;"	n
pipe_rxdlysresetdone	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]pipe_rxdlysresetdone;$/;"	p
pipe_rxdlysresetdone	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_rxdlysresetdone;$/;"	p
pipe_rxdlysresetdone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pipe_rxdlysresetdone;$/;"	n
pipe_rxdlysresetdone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_rxdlysresetdone;$/;"	n
pipe_rxnotintable	src/ip/pcie_7x_0_sim_netlist.v	/^  output [31:0]pipe_rxnotintable;$/;"	p
pipe_rxnotintable	src/ip/pcie_7x_0_sim_netlist.v	/^  output [7:0]pipe_rxnotintable;$/;"	p
pipe_rxnotintable	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [31:0]pipe_rxnotintable;$/;"	n
pipe_rxnotintable	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]pipe_rxnotintable;$/;"	n
pipe_rxnotintable	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH*8)-1:0]  pipe_rxnotintable,      $/;"	p
pipe_rxnotintable	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH*8)-1:0]  pipe_rxnotintable,      $/;"	p
pipe_rxoutclk_in	src/hdl/pcie/pcie_7x_0_support.v	/^  wire [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0]    pipe_rxoutclk_in;$/;"	n
pipe_rxoutclk_in	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]pipe_rxoutclk_in;$/;"	p
pipe_rxoutclk_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_rxoutclk_in;$/;"	n
pipe_rxoutclk_in	src/ip/pcie_7x_0_stub.v	/^  input [3:0]pipe_rxoutclk_in;$/;"	p
pipe_rxoutclk_in	src/ip/source/pcie_7x_0_core_top.v	/^  input  [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pipe_rxoutclk_in,$/;"	p
pipe_rxoutclk_in	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pipe_rxoutclk_in,$/;"	p
pipe_rxoutclk_out	src/hdl/pcie/pcie_7x_0_support.v	/^  output [(LINK_CAP_MAX_LINK_WIDTH - 1) : 0] pipe_rxoutclk_out,$/;"	p
pipe_rxoutclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]pipe_rxoutclk_out;$/;"	p
pipe_rxoutclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_rxoutclk_out;$/;"	p
pipe_rxoutclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pipe_rxoutclk_out;$/;"	n
pipe_rxoutclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_rxoutclk_out;$/;"	n
pipe_rxoutclk_out	src/ip/pcie_7x_0_stub.v	/^  output [3:0]pipe_rxoutclk_out;$/;"	p
pipe_rxphaligndone	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_rxphaligndone;$/;"	p
pipe_rxphaligndone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_rxphaligndone;$/;"	n
pipe_rxphaligndone	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_rxphaligndone,      $/;"	p
pipe_rxphaligndone	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_rxphaligndone,      $/;"	p
pipe_rxpmaresetdone	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_rxpmaresetdone;$/;"	p
pipe_rxprbscntreset	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rxprbscntreset;$/;"	p
pipe_rxprbscntreset	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rxprbscntreset;$/;"	n
pipe_rxprbserr	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]pipe_rxprbserr;$/;"	p
pipe_rxprbserr	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_rxprbserr;$/;"	p
pipe_rxprbserr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pipe_rxprbserr;$/;"	n
pipe_rxprbserr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_rxprbserr;$/;"	n
pipe_rxprbssel	src/ip/pcie_7x_0_sim_netlist.v	/^  input [2:0]pipe_rxprbssel;$/;"	p
pipe_rxprbssel	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]pipe_rxprbssel;$/;"	n
pipe_rxstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]pipe_rxstatus;$/;"	p
pipe_rxstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  input [2:0]pipe_rxstatus;$/;"	p
pipe_rxstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  output [11:0]pipe_rxstatus;$/;"	p
pipe_rxstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]pipe_rxstatus;$/;"	p
pipe_rxstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pipe_rxstatus;$/;"	n
pipe_rxstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:0]pipe_rxstatus;$/;"	n
pipe_rxstatus	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]pipe_rxstatus;$/;"	n
pipe_rxsyncdone	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_rxsyncdone;$/;"	p
pipe_rxsyncdone	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_rxsyncdone,       $/;"	p
pipe_rxsyncdone	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_rxsyncdone,       $/;"	p
pipe_rxusrclk_in	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_rxusrclk_in;$/;"	p
pipe_rxusrclk_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_rxusrclk_in;$/;"	n
pipe_rxusrclk_in	src/ip/pcie_7x_0_stub.v	/^  input pipe_rxusrclk_in;$/;"	p
pipe_sync_fsm_rx	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]pipe_sync_fsm_rx;$/;"	p
pipe_sync_fsm_rx	src/ip/pcie_7x_0_sim_netlist.v	/^  output [27:0]pipe_sync_fsm_rx;$/;"	p
pipe_sync_fsm_rx	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_sync_fsm_rx;$/;"	p
pipe_sync_fsm_rx	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pipe_sync_fsm_rx;$/;"	n
pipe_sync_fsm_rx	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_sync_fsm_rx;$/;"	n
pipe_sync_fsm_tx	src/ip/pcie_7x_0_sim_netlist.v	/^  output [23:0]pipe_sync_fsm_tx;$/;"	p
pipe_sync_fsm_tx	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [23:0]pipe_sync_fsm_tx;$/;"	n
pipe_sync_fsm_tx	src/ip/source/pcie_7x_0_core_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*6)-1:0] pipe_sync_fsm_tx,$/;"	p
pipe_sync_fsm_tx	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output      [(LINK_CAP_MAX_LINK_WIDTH*6)-1:0] pipe_sync_fsm_tx,$/;"	p
pipe_tx0_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]pipe_tx0_char_is_k;$/;"	p
pipe_tx0_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx0_char_is_k;$/;"	n
pipe_tx0_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx0_char_is_k;$/;"	n
pipe_tx0_char_is_k_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx0_char_is_k_gt;$/;"	n
pipe_tx0_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx0_char_is_k_gt;$/;"	n
pipe_tx0_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_tx0_compliance;$/;"	p
pipe_tx0_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_tx0_compliance;$/;"	p
pipe_tx0_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx0_compliance;$/;"	n
pipe_tx0_compliance	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx0_compliance;$/;"	n
pipe_tx0_compliance_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx0_compliance_gt;$/;"	n
pipe_tx0_compliance_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx0_compliance_gt;$/;"	n
pipe_tx0_data	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]pipe_tx0_data;$/;"	p
pipe_tx0_data	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_tx0_data;$/;"	n
pipe_tx0_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_tx0_data;$/;"	n
pipe_tx0_data_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_tx0_data_gt;$/;"	n
pipe_tx0_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [15:0]          pipe_tx0_data_gt;$/;"	n
pipe_tx0_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_tx0_elec_idle;$/;"	p
pipe_tx0_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_tx0_elec_idle;$/;"	p
pipe_tx0_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx0_elec_idle;$/;"	n
pipe_tx0_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx0_elec_idle;$/;"	n
pipe_tx0_elec_idle_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx0_elec_idle_gt;$/;"	n
pipe_tx0_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx0_elec_idle_gt;$/;"	n
pipe_tx0_powerdown	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]pipe_tx0_powerdown;$/;"	p
pipe_tx0_powerdown	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx0_powerdown;$/;"	n
pipe_tx0_powerdown	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx0_powerdown;$/;"	n
pipe_tx0_powerdown_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx0_powerdown_gt;$/;"	n
pipe_tx0_powerdown_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx0_powerdown_gt;$/;"	n
pipe_tx1_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]pipe_tx1_char_is_k;$/;"	p
pipe_tx1_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx1_char_is_k;$/;"	n
pipe_tx1_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx1_char_is_k;$/;"	n
pipe_tx1_char_is_k_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx1_char_is_k_gt;$/;"	n
pipe_tx1_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx1_char_is_k_gt;$/;"	n
pipe_tx1_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_tx1_compliance;$/;"	p
pipe_tx1_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_tx1_compliance;$/;"	p
pipe_tx1_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx1_compliance;$/;"	n
pipe_tx1_compliance	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx1_compliance;$/;"	n
pipe_tx1_compliance_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx1_compliance_gt;$/;"	n
pipe_tx1_compliance_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx1_compliance_gt;$/;"	n
pipe_tx1_data	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]pipe_tx1_data;$/;"	p
pipe_tx1_data	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_tx1_data;$/;"	n
pipe_tx1_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_tx1_data;$/;"	n
pipe_tx1_data_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_tx1_data_gt;$/;"	n
pipe_tx1_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [15:0]          pipe_tx1_data_gt;$/;"	n
pipe_tx1_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_tx1_elec_idle;$/;"	p
pipe_tx1_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_tx1_elec_idle;$/;"	p
pipe_tx1_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx1_elec_idle;$/;"	n
pipe_tx1_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx1_elec_idle;$/;"	n
pipe_tx1_elec_idle_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx1_elec_idle_gt;$/;"	n
pipe_tx1_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx1_elec_idle_gt;$/;"	n
pipe_tx1_powerdown	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]pipe_tx1_powerdown;$/;"	p
pipe_tx1_powerdown	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx1_powerdown;$/;"	n
pipe_tx1_powerdown	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx1_powerdown;$/;"	n
pipe_tx1_powerdown_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx1_powerdown_gt;$/;"	n
pipe_tx1_powerdown_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx1_powerdown_gt;$/;"	n
pipe_tx2_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]pipe_tx2_char_is_k;$/;"	p
pipe_tx2_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx2_char_is_k;$/;"	n
pipe_tx2_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx2_char_is_k;$/;"	n
pipe_tx2_char_is_k_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx2_char_is_k_gt;$/;"	n
pipe_tx2_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx2_char_is_k_gt;$/;"	n
pipe_tx2_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_tx2_compliance;$/;"	p
pipe_tx2_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_tx2_compliance;$/;"	p
pipe_tx2_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx2_compliance;$/;"	n
pipe_tx2_compliance	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx2_compliance;$/;"	n
pipe_tx2_compliance_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx2_compliance_gt;$/;"	n
pipe_tx2_compliance_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx2_compliance_gt;$/;"	n
pipe_tx2_data	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]pipe_tx2_data;$/;"	p
pipe_tx2_data	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_tx2_data;$/;"	n
pipe_tx2_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_tx2_data;$/;"	n
pipe_tx2_data_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_tx2_data_gt;$/;"	n
pipe_tx2_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [15:0]          pipe_tx2_data_gt;$/;"	n
pipe_tx2_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_tx2_elec_idle;$/;"	p
pipe_tx2_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_tx2_elec_idle;$/;"	p
pipe_tx2_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx2_elec_idle;$/;"	n
pipe_tx2_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx2_elec_idle;$/;"	n
pipe_tx2_elec_idle_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx2_elec_idle_gt;$/;"	n
pipe_tx2_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx2_elec_idle_gt;$/;"	n
pipe_tx2_powerdown	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]pipe_tx2_powerdown;$/;"	p
pipe_tx2_powerdown	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx2_powerdown;$/;"	n
pipe_tx2_powerdown	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx2_powerdown;$/;"	n
pipe_tx2_powerdown_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx2_powerdown_gt;$/;"	n
pipe_tx2_powerdown_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx2_powerdown_gt;$/;"	n
pipe_tx3_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]pipe_tx3_char_is_k;$/;"	p
pipe_tx3_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx3_char_is_k;$/;"	n
pipe_tx3_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx3_char_is_k;$/;"	n
pipe_tx3_char_is_k_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx3_char_is_k_gt;$/;"	n
pipe_tx3_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx3_char_is_k_gt;$/;"	n
pipe_tx3_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_tx3_compliance;$/;"	p
pipe_tx3_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_tx3_compliance;$/;"	p
pipe_tx3_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx3_compliance;$/;"	n
pipe_tx3_compliance	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx3_compliance;$/;"	n
pipe_tx3_compliance_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx3_compliance_gt;$/;"	n
pipe_tx3_compliance_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx3_compliance_gt;$/;"	n
pipe_tx3_data	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]pipe_tx3_data;$/;"	p
pipe_tx3_data	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_tx3_data;$/;"	n
pipe_tx3_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_tx3_data;$/;"	n
pipe_tx3_data_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_tx3_data_gt;$/;"	n
pipe_tx3_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [15:0]          pipe_tx3_data_gt;$/;"	n
pipe_tx3_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_tx3_elec_idle;$/;"	p
pipe_tx3_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_tx3_elec_idle;$/;"	p
pipe_tx3_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx3_elec_idle;$/;"	n
pipe_tx3_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx3_elec_idle;$/;"	n
pipe_tx3_elec_idle_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx3_elec_idle_gt;$/;"	n
pipe_tx3_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx3_elec_idle_gt;$/;"	n
pipe_tx3_powerdown	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]pipe_tx3_powerdown;$/;"	p
pipe_tx3_powerdown	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx3_powerdown;$/;"	n
pipe_tx3_powerdown	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx3_powerdown;$/;"	n
pipe_tx3_powerdown_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx3_powerdown_gt;$/;"	n
pipe_tx3_powerdown_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx3_powerdown_gt;$/;"	n
pipe_tx4_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx4_char_is_k;$/;"	n
pipe_tx4_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx4_char_is_k;$/;"	n
pipe_tx4_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx4_char_is_k_gt;$/;"	n
pipe_tx4_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx4_compliance;$/;"	n
pipe_tx4_compliance	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx4_compliance;$/;"	n
pipe_tx4_compliance_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx4_compliance_gt;$/;"	n
pipe_tx4_data	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_tx4_data;$/;"	n
pipe_tx4_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_tx4_data;$/;"	n
pipe_tx4_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [15:0]          pipe_tx4_data_gt;$/;"	n
pipe_tx4_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx4_elec_idle;$/;"	n
pipe_tx4_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx4_elec_idle;$/;"	n
pipe_tx4_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx4_elec_idle_gt;$/;"	n
pipe_tx4_powerdown	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx4_powerdown;$/;"	n
pipe_tx4_powerdown	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx4_powerdown;$/;"	n
pipe_tx4_powerdown_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx4_powerdown_gt;$/;"	n
pipe_tx5_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx5_char_is_k;$/;"	n
pipe_tx5_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx5_char_is_k;$/;"	n
pipe_tx5_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx5_char_is_k_gt;$/;"	n
pipe_tx5_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx5_compliance;$/;"	n
pipe_tx5_compliance	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx5_compliance;$/;"	n
pipe_tx5_compliance_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx5_compliance_gt;$/;"	n
pipe_tx5_data	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_tx5_data;$/;"	n
pipe_tx5_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_tx5_data;$/;"	n
pipe_tx5_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [15:0]          pipe_tx5_data_gt;$/;"	n
pipe_tx5_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx5_elec_idle;$/;"	n
pipe_tx5_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx5_elec_idle;$/;"	n
pipe_tx5_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx5_elec_idle_gt;$/;"	n
pipe_tx5_powerdown	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx5_powerdown;$/;"	n
pipe_tx5_powerdown	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx5_powerdown;$/;"	n
pipe_tx5_powerdown_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx5_powerdown_gt;$/;"	n
pipe_tx6_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx6_char_is_k;$/;"	n
pipe_tx6_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx6_char_is_k;$/;"	n
pipe_tx6_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx6_char_is_k_gt;$/;"	n
pipe_tx6_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx6_compliance;$/;"	n
pipe_tx6_compliance	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx6_compliance;$/;"	n
pipe_tx6_compliance_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx6_compliance_gt;$/;"	n
pipe_tx6_data	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_tx6_data;$/;"	n
pipe_tx6_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_tx6_data;$/;"	n
pipe_tx6_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [15:0]          pipe_tx6_data_gt;$/;"	n
pipe_tx6_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx6_elec_idle;$/;"	n
pipe_tx6_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx6_elec_idle;$/;"	n
pipe_tx6_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx6_elec_idle_gt;$/;"	n
pipe_tx6_powerdown	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx6_powerdown;$/;"	n
pipe_tx6_powerdown	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx6_powerdown;$/;"	n
pipe_tx6_powerdown_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx6_powerdown_gt;$/;"	n
pipe_tx7_char_is_k	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx7_char_is_k;$/;"	n
pipe_tx7_char_is_k	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx7_char_is_k;$/;"	n
pipe_tx7_char_is_k_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx7_char_is_k_gt;$/;"	n
pipe_tx7_compliance	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx7_compliance;$/;"	n
pipe_tx7_compliance	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx7_compliance;$/;"	n
pipe_tx7_compliance_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx7_compliance_gt;$/;"	n
pipe_tx7_data	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]pipe_tx7_data;$/;"	n
pipe_tx7_data	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [15:0]          pipe_tx7_data;$/;"	n
pipe_tx7_data_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [15:0]          pipe_tx7_data_gt;$/;"	n
pipe_tx7_elec_idle	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx7_elec_idle;$/;"	n
pipe_tx7_elec_idle	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx7_elec_idle;$/;"	n
pipe_tx7_elec_idle_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx7_elec_idle_gt;$/;"	n
pipe_tx7_powerdown	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_tx7_powerdown;$/;"	n
pipe_tx7_powerdown	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]           pipe_tx7_powerdown;$/;"	n
pipe_tx7_powerdown_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [1:0]           pipe_tx7_powerdown_gt;$/;"	n
pipe_tx_0_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  output [24:0]pipe_tx_0_sigs;$/;"	p
pipe_tx_1_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  output [24:0]pipe_tx_1_sigs;$/;"	p
pipe_tx_2_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  output [24:0]pipe_tx_2_sigs;$/;"	p
pipe_tx_3_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  output [24:0]pipe_tx_3_sigs;$/;"	p
pipe_tx_4_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  output [24:0]pipe_tx_4_sigs;$/;"	p
pipe_tx_5_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  output [24:0]pipe_tx_5_sigs;$/;"	p
pipe_tx_6_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  output [24:0]pipe_tx_6_sigs;$/;"	p
pipe_tx_7_sigs	src/ip/pcie_7x_0_sim_netlist.v	/^  output [24:0]pipe_tx_7_sigs;$/;"	p
pipe_tx_char_is_k_q	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg [ 1:0]          pipe_tx_char_is_k_q     ;$/;"	r
pipe_tx_char_is_k_qq	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg [ 1:0]          pipe_tx_char_is_k_qq    ;$/;"	r
pipe_tx_compliance_q	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_tx_compliance_q    ;$/;"	r
pipe_tx_compliance_qq	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_tx_compliance_qq   ;$/;"	r
pipe_tx_data_q	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg [15:0]          pipe_tx_data_q          ;$/;"	r
pipe_tx_data_qq	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg [15:0]          pipe_tx_data_qq         ;$/;"	r
pipe_tx_deemph	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_tx_deemph;$/;"	p
pipe_tx_deemph	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_tx_deemph;$/;"	p
pipe_tx_deemph	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx_deemph;$/;"	n
pipe_tx_deemph	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx_deemph;$/;"	n
pipe_tx_deemph_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_tx_deemph_gt;$/;"	p
pipe_tx_deemph_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_tx_deemph_gt;$/;"	p
pipe_tx_deemph_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx_deemph_gt;$/;"	n
pipe_tx_deemph_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx_deemph_gt;$/;"	n
pipe_tx_deemph_q	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    reg                pipe_tx_deemph_q         ;$/;"	r
pipe_tx_deemph_qq	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    reg                pipe_tx_deemph_qq        ;$/;"	r
pipe_tx_elec_idle_q	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_tx_elec_idle_q     ;$/;"	r
pipe_tx_elec_idle_qq	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg                 pipe_tx_elec_idle_qq    ;$/;"	r
pipe_tx_margin	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]pipe_tx_margin;$/;"	p
pipe_tx_margin	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]pipe_tx_margin;$/;"	n
pipe_tx_margin	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [2:0]           pipe_tx_margin;$/;"	n
pipe_tx_margin_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]pipe_tx_margin_gt;$/;"	n
pipe_tx_margin_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire [2:0]           pipe_tx_margin_gt;$/;"	n
pipe_tx_margin_q	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    reg [2:0]          pipe_tx_margin_q         ;$/;"	r
pipe_tx_margin_qq	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    reg [2:0]          pipe_tx_margin_qq        ;$/;"	r
pipe_tx_powerdown_q	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg [ 1:0]          pipe_tx_powerdown_q     ;$/;"	r
pipe_tx_powerdown_qq	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    reg [ 1:0]          pipe_tx_powerdown_qq    ;$/;"	r
pipe_tx_rate	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_tx_rate;$/;"	p
pipe_tx_rate	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_tx_rate;$/;"	p
pipe_tx_rate	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx_rate;$/;"	n
pipe_tx_rate	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx_rate;$/;"	n
pipe_tx_rate_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx_rate_gt;$/;"	n
pipe_tx_rate_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx_rate_gt;$/;"	n
pipe_tx_rate_q	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    reg                pipe_tx_rate_q           ;$/;"	r
pipe_tx_rate_qq	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    reg                pipe_tx_rate_qq          ;$/;"	r
pipe_tx_rcvr_det	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_tx_rcvr_det;$/;"	p
pipe_tx_rcvr_det	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_tx_rcvr_det;$/;"	p
pipe_tx_rcvr_det	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx_rcvr_det;$/;"	n
pipe_tx_rcvr_det	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx_rcvr_det;$/;"	n
pipe_tx_rcvr_det_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_tx_rcvr_det_gt;$/;"	p
pipe_tx_rcvr_det_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_tx_rcvr_det_gt;$/;"	p
pipe_tx_rcvr_det_gt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_tx_rcvr_det_gt;$/;"	n
pipe_tx_rcvr_det_gt	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pipe_tx_rcvr_det_gt;$/;"	n
pipe_tx_rcvr_det_q	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    reg                pipe_tx_rcvr_det_q       ;$/;"	r
pipe_tx_rcvr_det_qq	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    reg                pipe_tx_rcvr_det_qq      ;$/;"	r
pipe_tx_reset	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pipe_tx_reset;$/;"	n
pipe_tx_reset_q	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    reg                pipe_tx_reset_q          ;$/;"	r
pipe_tx_reset_qq	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    reg                pipe_tx_reset_qq         ;$/;"	r
pipe_tx_swing_q	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    reg                pipe_tx_swing_q          ;$/;"	r
pipe_tx_swing_qq	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    reg                pipe_tx_swing_qq         ;$/;"	r
pipe_txdlysresetdone	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]pipe_txdlysresetdone;$/;"	p
pipe_txdlysresetdone	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_txdlysresetdone;$/;"	p
pipe_txdlysresetdone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pipe_txdlysresetdone;$/;"	n
pipe_txdlysresetdone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_txdlysresetdone;$/;"	n
pipe_txinhibit	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]pipe_txinhibit;$/;"	p
pipe_txinhibit	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]pipe_txinhibit;$/;"	p
pipe_txinhibit	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pipe_txinhibit;$/;"	n
pipe_txinhibit	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_txinhibit;$/;"	n
pipe_txinhibit	src/ip/source/pcie_7x_0_core_top.v	/^  input       [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_txinhibit,$/;"	p
pipe_txinhibit	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input       [LINK_CAP_MAX_LINK_WIDTH-1:0]     pipe_txinhibit,$/;"	p
pipe_txoutclk_in	src/hdl/pcie/pcie_7x_0_support.v	/^  wire                                        pipe_txoutclk_in;$/;"	n
pipe_txoutclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output pipe_txoutclk_out;$/;"	p
pipe_txoutclk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_txoutclk_out;$/;"	n
pipe_txoutclk_out	src/ip/pcie_7x_0_stub.v	/^  output pipe_txoutclk_out;$/;"	p
pipe_txoutclk_out	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     pipe_txoutclk_out,$/;"	p
pipe_txoutclk_out	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     pipe_txoutclk_out,$/;"	p
pipe_txphaligndone	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]pipe_txphaligndone;$/;"	p
pipe_txphaligndone	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]pipe_txphaligndone;$/;"	p
pipe_txphaligndone	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_txphaligndone;$/;"	p
pipe_txphaligndone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pipe_txphaligndone;$/;"	n
pipe_txphaligndone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_txphaligndone;$/;"	n
pipe_txphaligndone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_txphaligndone;$/;"	n
pipe_txphinitdone	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]pipe_txphinitdone;$/;"	p
pipe_txphinitdone	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]pipe_txphinitdone;$/;"	p
pipe_txphinitdone	src/ip/pcie_7x_0_sim_netlist.v	/^  output [3:0]pipe_txphinitdone;$/;"	p
pipe_txphinitdone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]pipe_txphinitdone;$/;"	n
pipe_txphinitdone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pipe_txphinitdone;$/;"	n
pipe_txphinitdone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]pipe_txphinitdone;$/;"	n
pipe_txphinitdone	src/ip/source/pcie_7x_0_core_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_txphinitdone,        $/;"	p
pipe_txphinitdone	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output     [(LINK_CAP_MAX_LINK_WIDTH)-1:0]    pipe_txphinitdone,        $/;"	p
pipe_txprbsforceerr	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_txprbsforceerr;$/;"	p
pipe_txprbsforceerr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_txprbsforceerr;$/;"	n
pipe_txprbsforceerr	src/ip/source/pcie_7x_0_core_top.v	/^  input               pipe_txprbsforceerr,$/;"	p
pipe_txprbsforceerr	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                pipe_txprbsforceerr,$/;"	p
pipe_txprbssel	src/ip/pcie_7x_0_sim_netlist.v	/^  input [2:0]pipe_txprbssel;$/;"	p
pipe_txprbssel	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]pipe_txprbssel;$/;"	n
pipe_txprbssel	src/ip/source/pcie_7x_0_core_top.v	/^  input       [ 2:0]  pipe_txprbssel,$/;"	p
pipe_txprbssel	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input       [ 2:0]   pipe_txprbssel,$/;"	p
pipe_userclk1_in	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_userclk1_in;$/;"	p
pipe_userclk1_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_userclk1_in;$/;"	n
pipe_userclk1_in	src/ip/pcie_7x_0_stub.v	/^  input pipe_userclk1_in;$/;"	p
pipe_userclk1_in	src/ip/source/pcie_7x_0_core_top.v	/^  input                                      pipe_userclk1_in,$/;"	p
pipe_userclk1_in	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                                      pipe_userclk1_in,$/;"	p
pipe_userclk1_out	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     pipe_userclk1_out,$/;"	p
pipe_userclk2_in	src/ip/pcie_7x_0_sim_netlist.v	/^  input pipe_userclk2_in;$/;"	p
pipe_userclk2_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_userclk2_in;$/;"	n
pipe_userclk2_in	src/ip/pcie_7x_0_stub.v	/^  input pipe_userclk2_in;$/;"	p
pipe_wrapper_i_n_147	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_147;$/;"	n
pipe_wrapper_i_n_148	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_148;$/;"	n
pipe_wrapper_i_n_149	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_149;$/;"	n
pipe_wrapper_i_n_150	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_150;$/;"	n
pipe_wrapper_i_n_151	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_151;$/;"	n
pipe_wrapper_i_n_152	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_152;$/;"	n
pipe_wrapper_i_n_153	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_153;$/;"	n
pipe_wrapper_i_n_154	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_154;$/;"	n
pipe_wrapper_i_n_155	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_155;$/;"	n
pipe_wrapper_i_n_156	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_156;$/;"	n
pipe_wrapper_i_n_157	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_157;$/;"	n
pipe_wrapper_i_n_158	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_158;$/;"	n
pipe_wrapper_i_n_159	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_159;$/;"	n
pipe_wrapper_i_n_160	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_160;$/;"	n
pipe_wrapper_i_n_161	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_161;$/;"	n
pipe_wrapper_i_n_162	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_162;$/;"	n
pipe_wrapper_i_n_195	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_195;$/;"	n
pipe_wrapper_i_n_196	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_196;$/;"	n
pipe_wrapper_i_n_269	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_269;$/;"	n
pipe_wrapper_i_n_273	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_273;$/;"	n
pipe_wrapper_i_n_274	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_274;$/;"	n
pipe_wrapper_i_n_275	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_275;$/;"	n
pipe_wrapper_i_n_276	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_276;$/;"	n
pipe_wrapper_i_n_277	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_277;$/;"	n
pipe_wrapper_i_n_278	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_278;$/;"	n
pipe_wrapper_i_n_279	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_279;$/;"	n
pipe_wrapper_i_n_280	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_280;$/;"	n
pipe_wrapper_i_n_281	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_281;$/;"	n
pipe_wrapper_i_n_282	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_282;$/;"	n
pipe_wrapper_i_n_283	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_283;$/;"	n
pipe_wrapper_i_n_284	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_284;$/;"	n
pipe_wrapper_i_n_285	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_285;$/;"	n
pipe_wrapper_i_n_286	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_286;$/;"	n
pipe_wrapper_i_n_287	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_287;$/;"	n
pipe_wrapper_i_n_288	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_288;$/;"	n
pipe_wrapper_i_n_289	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_289;$/;"	n
pipe_wrapper_i_n_290	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_290;$/;"	n
pipe_wrapper_i_n_297	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_297;$/;"	n
pipe_wrapper_i_n_298	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_298;$/;"	n
pipe_wrapper_i_n_299	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_299;$/;"	n
pipe_wrapper_i_n_300	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_300;$/;"	n
pipe_wrapper_i_n_301	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_301;$/;"	n
pipe_wrapper_i_n_302	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_302;$/;"	n
pipe_wrapper_i_n_303	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_303;$/;"	n
pipe_wrapper_i_n_304	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_304;$/;"	n
pipe_wrapper_i_n_305	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_305;$/;"	n
pipe_wrapper_i_n_306	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_306;$/;"	n
pipe_wrapper_i_n_307	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_307;$/;"	n
pipe_wrapper_i_n_308	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_308;$/;"	n
pipe_wrapper_i_n_309	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_309;$/;"	n
pipe_wrapper_i_n_310	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_310;$/;"	n
pipe_wrapper_i_n_311	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_311;$/;"	n
pipe_wrapper_i_n_312	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_312;$/;"	n
pipe_wrapper_i_n_313	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_313;$/;"	n
pipe_wrapper_i_n_314	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_314;$/;"	n
pipe_wrapper_i_n_315	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_315;$/;"	n
pipe_wrapper_i_n_322	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_322;$/;"	n
pipe_wrapper_i_n_323	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_323;$/;"	n
pipe_wrapper_i_n_324	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_324;$/;"	n
pipe_wrapper_i_n_325	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_325;$/;"	n
pipe_wrapper_i_n_326	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_326;$/;"	n
pipe_wrapper_i_n_327	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_327;$/;"	n
pipe_wrapper_i_n_328	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_328;$/;"	n
pipe_wrapper_i_n_329	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_329;$/;"	n
pipe_wrapper_i_n_330	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_330;$/;"	n
pipe_wrapper_i_n_331	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_331;$/;"	n
pipe_wrapper_i_n_332	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_332;$/;"	n
pipe_wrapper_i_n_333	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_333;$/;"	n
pipe_wrapper_i_n_334	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_334;$/;"	n
pipe_wrapper_i_n_335	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_335;$/;"	n
pipe_wrapper_i_n_336	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_336;$/;"	n
pipe_wrapper_i_n_337	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_337;$/;"	n
pipe_wrapper_i_n_338	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_338;$/;"	n
pipe_wrapper_i_n_339	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_339;$/;"	n
pipe_wrapper_i_n_340	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_340;$/;"	n
pipe_wrapper_i_n_36	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_36;$/;"	n
pipe_wrapper_i_n_380	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_380;$/;"	n
pipe_wrapper_i_n_381	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_381;$/;"	n
pipe_wrapper_i_n_382	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_382;$/;"	n
pipe_wrapper_i_n_383	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_383;$/;"	n
pipe_wrapper_i_n_384	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_384;$/;"	n
pipe_wrapper_i_n_414	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_414;$/;"	n
pipe_wrapper_i_n_415	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_415;$/;"	n
pipe_wrapper_i_n_416	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_416;$/;"	n
pipe_wrapper_i_n_417	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pipe_wrapper_i_n_417;$/;"	n
pkt_accepted	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    wire pkt_accepted =$/;"	n
pkt_done	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^wire                  pkt_done;$/;"	n
pkt_len_counter	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:1]pkt_len_counter;$/;"	n
pkt_len_counter	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^reg            [11:0] pkt_len_counter;$/;"	r
pkt_len_counter_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pkt_len_counter_0;$/;"	n
pkt_len_counter_dec	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^wire           [11:0] pkt_len_counter_dec;$/;"	n
pkt_len_counter_dec__0_carry__0_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry__0_i_1_n_0;$/;"	n
pkt_len_counter_dec__0_carry__0_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry__0_i_2_n_0;$/;"	n
pkt_len_counter_dec__0_carry__0_i_3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry__0_i_3_n_0;$/;"	n
pkt_len_counter_dec__0_carry__0_i_4_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry__0_i_4_n_0;$/;"	n
pkt_len_counter_dec__0_carry__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry__0_n_0;$/;"	n
pkt_len_counter_dec__0_carry__0_n_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry__0_n_1;$/;"	n
pkt_len_counter_dec__0_carry__0_n_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry__0_n_2;$/;"	n
pkt_len_counter_dec__0_carry__0_n_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry__0_n_3;$/;"	n
pkt_len_counter_dec__0_carry__1_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry__1_i_1_n_0;$/;"	n
pkt_len_counter_dec__0_carry__1_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry__1_i_2_n_0;$/;"	n
pkt_len_counter_dec__0_carry__1_i_3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry__1_i_3_n_0;$/;"	n
pkt_len_counter_dec__0_carry__1_n_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry__1_n_2;$/;"	n
pkt_len_counter_dec__0_carry__1_n_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry__1_n_3;$/;"	n
pkt_len_counter_dec__0_carry_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry_i_1_n_0;$/;"	n
pkt_len_counter_dec__0_carry_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry_i_2_n_0;$/;"	n
pkt_len_counter_dec__0_carry_i_3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry_i_3_n_0;$/;"	n
pkt_len_counter_dec__0_carry_i_4_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry_i_4_n_0;$/;"	n
pkt_len_counter_dec__0_carry_i_5_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry_i_5_n_0;$/;"	n
pkt_len_counter_dec__0_carry_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry_n_0;$/;"	n
pkt_len_counter_dec__0_carry_n_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry_n_1;$/;"	n
pkt_len_counter_dec__0_carry_n_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry_n_2;$/;"	n
pkt_len_counter_dec__0_carry_n_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pkt_len_counter_dec__0_carry_n_3;$/;"	n
pl_directed_change_done	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      pl_directed_change_done,$/;"	p
pl_directed_change_done	src/ip/pcie_7x_0_sim_netlist.v	/^  output pl_directed_change_done;$/;"	p
pl_directed_change_done	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_directed_change_done;$/;"	n
pl_directed_change_done	src/ip/pcie_7x_0_stub.v	/^  output pl_directed_change_done;$/;"	p
pl_directed_change_done	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               pl_directed_change_done,$/;"	p
pl_directed_link_auton	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        pl_directed_link_auton;$/;"	n
pl_directed_link_auton	src/ip/pcie_7x_0_sim_netlist.v	/^  input pl_directed_link_auton;$/;"	p
pl_directed_link_auton	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_directed_link_auton;$/;"	n
pl_directed_link_auton	src/ip/pcie_7x_0_stub.v	/^  input pl_directed_link_auton;$/;"	p
pl_directed_link_change	src/hdl/pcie/pcie_7x_0_support.v	/^  input    [1:0]                              pl_directed_link_change,$/;"	p
pl_directed_link_change	src/hdl/pcie/pcie_app_7x.v	/^  output  [1:0]                 pl_directed_link_change,$/;"	p
pl_directed_link_change	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire [1:0]                                  pl_directed_link_change;$/;"	n
pl_directed_link_change	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]pl_directed_link_change;$/;"	p
pl_directed_link_change	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pl_directed_link_change;$/;"	n
pl_directed_link_change	src/ip/pcie_7x_0_stub.v	/^  input [1:0]pl_directed_link_change;$/;"	p
pl_directed_link_change	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input        [1:0]   pl_directed_link_change,$/;"	p
pl_directed_link_speed	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       pl_directed_link_speed,$/;"	p
pl_directed_link_speed	src/hdl/pcie/pcie_app_7x.v	/^  output                        pl_directed_link_speed,$/;"	p
pl_directed_link_speed	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        pl_directed_link_speed;$/;"	n
pl_directed_link_speed	src/ip/pcie_7x_0_sim_netlist.v	/^  input pl_directed_link_speed;$/;"	p
pl_directed_link_speed	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_directed_link_speed;$/;"	n
pl_directed_link_speed	src/ip/pcie_7x_0_stub.v	/^  input pl_directed_link_speed;$/;"	p
pl_directed_link_speed	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                pl_directed_link_speed,$/;"	p
pl_directed_link_width	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire [1:0]                                  pl_directed_link_width;$/;"	n
pl_directed_link_width	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]pl_directed_link_width;$/;"	p
pl_directed_link_width	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pl_directed_link_width;$/;"	n
pl_directed_link_width	src/ip/pcie_7x_0_stub.v	/^  input [1:0]pl_directed_link_width;$/;"	p
pl_downstream_deemph_source	src/ip/pcie_7x_0_sim_netlist.v	/^  input pl_downstream_deemph_source;$/;"	p
pl_downstream_deemph_source	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_downstream_deemph_source;$/;"	n
pl_downstream_deemph_source	src/ip/pcie_7x_0_stub.v	/^  input pl_downstream_deemph_source;$/;"	p
pl_initial_link_width	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]pl_initial_link_width;$/;"	p
pl_initial_link_width	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]pl_initial_link_width;$/;"	n
pl_initial_link_width	src/ip/pcie_7x_0_stub.v	/^  output [2:0]pl_initial_link_width;$/;"	p
pl_lane_reversal_mode	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [1:0]                              pl_lane_reversal_mode,$/;"	p
pl_lane_reversal_mode	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]pl_lane_reversal_mode;$/;"	p
pl_lane_reversal_mode	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pl_lane_reversal_mode;$/;"	n
pl_lane_reversal_mode	src/ip/pcie_7x_0_stub.v	/^  output [1:0]pl_lane_reversal_mode;$/;"	p
pl_lane_reversal_mode	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output       [1:0]   pl_lane_reversal_mode,$/;"	p
pl_link_gen2_cap	src/ip/pcie_7x_0_sim_netlist.v	/^  output pl_link_gen2_cap;$/;"	p
pl_link_gen2_cap	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_link_gen2_cap;$/;"	n
pl_link_gen2_cap	src/ip/pcie_7x_0_stub.v	/^  output pl_link_gen2_cap;$/;"	p
pl_link_partner_gen2_supported	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      pl_link_partner_gen2_supported,$/;"	p
pl_link_partner_gen2_supported	src/ip/pcie_7x_0_sim_netlist.v	/^  output pl_link_partner_gen2_supported;$/;"	p
pl_link_partner_gen2_supported	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_link_partner_gen2_supported;$/;"	n
pl_link_partner_gen2_supported	src/ip/pcie_7x_0_stub.v	/^  output pl_link_partner_gen2_supported;$/;"	p
pl_link_partner_gen2_supported	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               pl_link_partner_gen2_supported,$/;"	p
pl_link_upcfg_cap	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                      pl_link_upcfg_cap,$/;"	p
pl_link_upcfg_cap	src/ip/pcie_7x_0_sim_netlist.v	/^  output pl_link_upcfg_cap;$/;"	p
pl_link_upcfg_cap	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_link_upcfg_cap;$/;"	n
pl_link_upcfg_cap	src/ip/pcie_7x_0_stub.v	/^  output pl_link_upcfg_cap;$/;"	p
pl_link_upcfg_cap	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output               pl_link_upcfg_cap,$/;"	p
pl_ltssm_state	src/ip/pcie_7x_0_sim_netlist.v	/^  input [5:0]pl_ltssm_state;$/;"	p
pl_ltssm_state	src/ip/pcie_7x_0_sim_netlist.v	/^  output [5:0]pl_ltssm_state;$/;"	p
pl_ltssm_state	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [5:0]pl_ltssm_state;$/;"	n
pl_ltssm_state	src/ip/pcie_7x_0_stub.v	/^  output [5:0]pl_ltssm_state;$/;"	p
pl_ltssm_state_int	src/ip/source/pcie_7x_0_core_top.v	/^  wire [5:0]           pl_ltssm_state_int;$/;"	n
pl_ltssm_state_q	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [5:0]pl_ltssm_state_q;$/;"	n
pl_ltssm_state_q	src/ip/source/pcie_7x_0_gt_top.v	/^reg [5:0] pl_ltssm_state_q;$/;"	r
pl_phy_lnk_up	src/ip/pcie_7x_0_sim_netlist.v	/^  input pl_phy_lnk_up;$/;"	p
pl_phy_lnk_up	src/ip/pcie_7x_0_sim_netlist.v	/^  output pl_phy_lnk_up;$/;"	p
pl_phy_lnk_up	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_phy_lnk_up;$/;"	n
pl_phy_lnk_up	src/ip/pcie_7x_0_stub.v	/^  output pl_phy_lnk_up;$/;"	p
pl_phy_lnk_up_n	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_phy_lnk_up_n;$/;"	n
pl_phy_lnk_up_n	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 pl_phy_lnk_up_n;$/;"	n
pl_phy_lnk_up_q	src/ip/source/pcie_7x_0_core_top.v	/^  reg                  pl_phy_lnk_up_q;$/;"	r
pl_phy_lnk_up_sync	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_phy_lnk_up_sync;$/;"	n
pl_phy_lnk_up_sync	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pl_phy_lnk_up_sync;$/;"	n
pl_phy_lnk_up_wire	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_phy_lnk_up_wire;$/;"	n
pl_phy_lnk_up_wire	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pl_phy_lnk_up_wire;$/;"	n
pl_received_hot_rst	src/ip/pcie_7x_0_sim_netlist.v	/^  output pl_received_hot_rst;$/;"	p
pl_received_hot_rst	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_received_hot_rst;$/;"	n
pl_received_hot_rst	src/ip/pcie_7x_0_stub.v	/^  output pl_received_hot_rst;$/;"	p
pl_received_hot_rst_q	src/ip/source/pcie_7x_0_core_top.v	/^  reg                  pl_received_hot_rst_q;$/;"	r
pl_received_hot_rst_sync	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_received_hot_rst_sync;$/;"	n
pl_received_hot_rst_sync	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pl_received_hot_rst_sync;$/;"	n
pl_received_hot_rst_wire	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_received_hot_rst_wire;$/;"	n
pl_received_hot_rst_wire	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 pl_received_hot_rst_wire;$/;"	n
pl_rx_pm_state	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]pl_rx_pm_state;$/;"	p
pl_rx_pm_state	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pl_rx_pm_state;$/;"	n
pl_rx_pm_state	src/ip/pcie_7x_0_stub.v	/^  output [1:0]pl_rx_pm_state;$/;"	p
pl_sel_lnk_rate	src/ip/pcie_7x_0_sim_netlist.v	/^  output pl_sel_lnk_rate;$/;"	p
pl_sel_lnk_rate	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_sel_lnk_rate;$/;"	n
pl_sel_lnk_rate	src/ip/pcie_7x_0_stub.v	/^  output pl_sel_lnk_rate;$/;"	p
pl_sel_lnk_width	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [1:0]                              pl_sel_lnk_width,$/;"	p
pl_sel_lnk_width	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]pl_sel_lnk_width;$/;"	p
pl_sel_lnk_width	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]pl_sel_lnk_width;$/;"	n
pl_sel_lnk_width	src/ip/pcie_7x_0_stub.v	/^  output [1:0]pl_sel_lnk_width;$/;"	p
pl_sel_lnk_width	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output       [1:0]   pl_sel_lnk_width,$/;"	p
pl_transmit_hot_rst	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       pl_transmit_hot_rst,$/;"	p
pl_transmit_hot_rst	src/ip/pcie_7x_0_sim_netlist.v	/^  input pl_transmit_hot_rst;$/;"	p
pl_transmit_hot_rst	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_transmit_hot_rst;$/;"	n
pl_transmit_hot_rst	src/ip/pcie_7x_0_stub.v	/^  input pl_transmit_hot_rst;$/;"	p
pl_transmit_hot_rst	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                pl_transmit_hot_rst,$/;"	p
pl_tx_pm_state	src/hdl/pcie/pcie_7x_0_support.v	/^  output   [2:0]                              pl_tx_pm_state,$/;"	p
pl_tx_pm_state	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]pl_tx_pm_state;$/;"	p
pl_tx_pm_state	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]pl_tx_pm_state;$/;"	n
pl_tx_pm_state	src/ip/pcie_7x_0_stub.v	/^  output [2:0]pl_tx_pm_state;$/;"	p
pl_tx_pm_state	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output       [2:0]   pl_tx_pm_state,$/;"	p
pl_upstream_prefer_deemph	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       pl_upstream_prefer_deemph,$/;"	p
pl_upstream_prefer_deemph	src/hdl/pcie/pcie_app_7x.v	/^  output                        pl_upstream_prefer_deemph,$/;"	p
pl_upstream_prefer_deemph	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        pl_upstream_prefer_deemph;$/;"	n
pl_upstream_prefer_deemph	src/ip/pcie_7x_0_sim_netlist.v	/^  input pl_upstream_prefer_deemph;$/;"	p
pl_upstream_prefer_deemph	src/ip/pcie_7x_0_sim_netlist.v	/^  wire pl_upstream_prefer_deemph;$/;"	n
pl_upstream_prefer_deemph	src/ip/pcie_7x_0_stub.v	/^  input pl_upstream_prefer_deemph;$/;"	p
pl_upstream_prefer_deemph	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                pl_upstream_prefer_deemph,$/;"	p
pll_lock	src/ip/source/pcie_7x_0_pipe_rate.v	/^    wire                pll_lock;$/;"	n
pllpd	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    reg                             pllpd             =  1'd0;$/;"	r
pllreset	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    reg                             pllreset          =  1'd0;$/;"	r
plm_in_dt	src/ip/source/pcie_7x_0_gt_top.v	/^  wire                               plm_in_dt = (pl_ltssm_state_q == 6'h2d);$/;"	n
plm_in_l0	src/ip/source/pcie_7x_0_gt_top.v	/^  wire                               plm_in_l0 = (pl_ltssm_state_q == 6'h16);$/;"	n
plm_in_rl	src/ip/source/pcie_7x_0_gt_top.v	/^  wire                               plm_in_rl = (pl_ltssm_state_q == 6'h1c);$/;"	n
plm_in_rs	src/ip/source/pcie_7x_0_gt_top.v	/^  wire                               plm_in_rs = (pl_ltssm_state_q == 6'h1f);$/;"	n
post_wr_data	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  reg   [31:0]     post_wr_data;$/;"	r
post_wr_data	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg   [31:0]     post_wr_data;$/;"	r
ppm_L1_exit	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       ppm_L1_exit;$/;"	n
ppm_L1_thrtl	src/ip/pcie_7x_0_sim_netlist.v	/^  input ppm_L1_thrtl;$/;"	p
ppm_L1_thrtl	src/ip/pcie_7x_0_sim_netlist.v	/^  output ppm_L1_thrtl;$/;"	p
ppm_L1_thrtl	src/ip/pcie_7x_0_sim_netlist.v	/^  wire ppm_L1_thrtl;$/;"	n
ppm_L1_thrtl	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        ppm_L1_thrtl;$/;"	r
ppm_L1_thrtl_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]ppm_L1_thrtl_reg;$/;"	p
ppm_L1_thrtl_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output ppm_L1_thrtl_reg;$/;"	p
ppm_L1_thrtl_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]ppm_L1_thrtl_reg;$/;"	n
ppm_L1_thrtl_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire ppm_L1_thrtl_reg;$/;"	n
ppm_L1_thrtl_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input ppm_L1_thrtl_reg_0;$/;"	p
ppm_L1_thrtl_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output [2:0]ppm_L1_thrtl_reg_0;$/;"	p
ppm_L1_thrtl_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]ppm_L1_thrtl_reg_0;$/;"	n
ppm_L1_thrtl_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire ppm_L1_thrtl_reg_0;$/;"	n
ppm_L1_thrtl_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input ppm_L1_thrtl_reg_1;$/;"	p
ppm_L1_thrtl_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire ppm_L1_thrtl_reg_1;$/;"	n
ppm_L1_trig	src/ip/pcie_7x_0_sim_netlist.v	/^  input ppm_L1_trig;$/;"	p
ppm_L1_trig	src/ip/pcie_7x_0_sim_netlist.v	/^  output ppm_L1_trig;$/;"	p
ppm_L1_trig	src/ip/pcie_7x_0_sim_netlist.v	/^  wire ppm_L1_trig;$/;"	n
ppm_L1_trig	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       ppm_L1_trig;$/;"	n
ppm_L23_thrtl	src/ip/pcie_7x_0_sim_netlist.v	/^  wire ppm_L23_thrtl;$/;"	n
ppm_L23_thrtl	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        ppm_L23_thrtl;$/;"	r
ppm_L23_thrtl_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire ppm_L23_thrtl_i_1_n_0;$/;"	n
ppm_L23_trig	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       ppm_L23_trig;$/;"	n
pre_throttle	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       pre_throttle;$/;"	n
pre_wr_data	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  reg   [31:0]     pre_wr_data;$/;"	r
pre_wr_data	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg   [31:0]     pre_wr_data;$/;"	r
preset_done	src/ip/pcie_7x_0_sim_netlist.v	/^  wire preset_done;$/;"	n
preset_done	src/ip/source/pcie_7x_0_rxeq_scan.v	/^    reg                 preset_done      =  1'd0;$/;"	r
prog_full_ch0	src/hdl/pcie/pci_dma_engine.v	/^    wire prog_full_ch0;$/;"	n
psize	linux-software/driver/common.h	/^  unsigned long psize;$/;"	m	struct:_BAR_STRUCT
pulse_delay_i	src/hdl/system_top.v	/^  wire [15:0] pulse_delay_i;$/;"	n
pulse_delay_r	src/hdl/trigger_gen.v	/^     reg [15:0] pulse_delay_r;$/;"	r
pwr_con_d0_state	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     pwr_con_d0_state = "00",$/;"	c
pwr_con_d1_state	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     pwr_con_d1_state = "00",$/;"	c
pwr_con_d2_state	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     pwr_con_d2_state = "00",$/;"	c
pwr_con_d3_state	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     pwr_con_d3_state = "00",$/;"	c
pwr_dis_d0_state	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     pwr_dis_d0_state = "00",$/;"	c
pwr_dis_d1_state	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     pwr_dis_d1_state = "00",$/;"	c
pwr_dis_d2_state	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     pwr_dis_d2_state = "00",$/;"	c
pwr_dis_d3_state	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     pwr_dis_d3_state = "00",$/;"	c
qdrp_addr	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [((((PCIE_LANE-1)>>2)+1)*8)-1:0]  qdrp_addr;$/;"	n
qdrp_crscode	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [((((PCIE_LANE-1)>>2)+1)*6)-1:0]  qdrp_crscode;$/;"	n
qdrp_di	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [((((PCIE_LANE-1)>>2)+1)*16)-1:0] qdrp_di;   $/;"	n
qdrp_done	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qdrp_done;$/;"	n
qdrp_done	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE-1)>>2:0]              qdrp_done;$/;"	n
qdrp_en	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE-1)>>2:0]              qdrp_en;$/;"	n
qdrp_fsm	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [((((PCIE_LANE-1)>>2)+1)*9)-1:0]  qdrp_fsm;$/;"	n
qdrp_qpllreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE-1)>>2:0]              qdrp_qpllreset;$/;"	n
qdrp_we	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE-1)>>2:0]              qdrp_we;$/;"	n
qpll_do	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [((((PCIE_LANE-1)>>2)+1)*16)-1:0] qpll_do;$/;"	n
qpll_drp_addr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]qpll_drp_addr;$/;"	n
qpll_drp_addr	src/ip/source/pcie_7x_0_gt_common.v	/^wire        [7:0]  qpll_drp_addr;$/;"	n
qpll_drp_clk	src/hdl/pcie/pcie_7x_0_support.v	/^  wire                                        qpll_drp_clk;$/;"	n
qpll_drp_clk	src/ip/pcie_7x_0_sim_netlist.v	/^  output qpll_drp_clk;$/;"	p
qpll_drp_crscode	src/hdl/pcie/pcie_7x_0_support.v	/^  wire [11:0]                                 qpll_drp_crscode;$/;"	n
qpll_drp_crscode	src/ip/pcie_7x_0_sim_netlist.v	/^  input [11:0]qpll_drp_crscode;$/;"	p
qpll_drp_crscode	src/ip/source/pcie_7x_0_core_top.v	/^  input  [11:0]                               qpll_drp_crscode,$/;"	p
qpll_drp_crscode	src/ip/source/pcie_7x_0_gt_top.v	/^  input   [11:0]                                qpll_drp_crscode,$/;"	p
qpll_drp_crscode	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  [11:0]                               qpll_drp_crscode,$/;"	p
qpll_drp_di	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]qpll_drp_di;$/;"	n
qpll_drp_di	src/ip/source/pcie_7x_0_gt_common.v	/^wire        [15:0] qpll_drp_di;$/;"	n
qpll_drp_do	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]qpll_drp_do;$/;"	n
qpll_drp_do	src/ip/source/pcie_7x_0_gt_common.v	/^wire        [15:0] qpll_drp_do;$/;"	n
qpll_drp_done	src/hdl/pcie/pcie_7x_0_support.v	/^  wire [1:0]                                  qpll_drp_done;$/;"	n
qpll_drp_done	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]qpll_drp_done;$/;"	p
qpll_drp_done	src/ip/source/pcie_7x_0_core_top.v	/^  input  [1:0]                                qpll_drp_done,$/;"	p
qpll_drp_done	src/ip/source/pcie_7x_0_gt_top.v	/^  input   [1:0]                                 qpll_drp_done,$/;"	p
qpll_drp_done	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  [1:0]                                qpll_drp_done,$/;"	p
qpll_drp_en	src/ip/pcie_7x_0_sim_netlist.v	/^  input qpll_drp_en;$/;"	p
qpll_drp_en	src/ip/pcie_7x_0_sim_netlist.v	/^  output qpll_drp_en;$/;"	p
qpll_drp_en	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpll_drp_en;$/;"	n
qpll_drp_en	src/ip/source/pcie_7x_0_gt_common.v	/^wire               qpll_drp_en;$/;"	n
qpll_drp_fsm	src/hdl/pcie/pcie_7x_0_support.v	/^  wire [17:0]                                 qpll_drp_fsm;$/;"	n
qpll_drp_fsm	src/ip/pcie_7x_0_sim_netlist.v	/^  input [17:0]qpll_drp_fsm;$/;"	p
qpll_drp_gen3	src/hdl/pcie/pcie_7x_0_support.v	/^  wire                                        qpll_drp_gen3;$/;"	n
qpll_drp_gen3	src/ip/pcie_7x_0_sim_netlist.v	/^  output qpll_drp_gen3;$/;"	p
qpll_drp_gen3	src/ip/source/pcie_7x_0_core_top.v	/^  output                                      qpll_drp_gen3,$/;"	p
qpll_drp_gen3	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        qpll_drp_gen3,$/;"	p
qpll_drp_gen3	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                      qpll_drp_gen3,$/;"	p
qpll_drp_ovrd	src/hdl/pcie/pcie_7x_0_support.v	/^  wire                                        qpll_drp_ovrd;$/;"	n
qpll_drp_ovrd	src/ip/pcie_7x_0_sim_netlist.v	/^  output qpll_drp_ovrd;$/;"	p
qpll_drp_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  input qpll_drp_rdy;$/;"	p
qpll_drp_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  output qpll_drp_rdy;$/;"	p
qpll_drp_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpll_drp_rdy;$/;"	n
qpll_drp_rdy	src/ip/source/pcie_7x_0_gt_common.v	/^wire               qpll_drp_rdy;$/;"	n
qpll_drp_reset	src/hdl/pcie/pcie_7x_0_support.v	/^  wire [1:0]                                  qpll_drp_reset;$/;"	n
qpll_drp_reset	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]qpll_drp_reset;$/;"	p
qpll_drp_rst_n	src/hdl/pcie/pcie_7x_0_support.v	/^  wire                                        qpll_drp_rst_n;$/;"	n
qpll_drp_rst_n	src/ip/pcie_7x_0_sim_netlist.v	/^  output qpll_drp_rst_n;$/;"	p
qpll_drp_rst_n	src/ip/source/pcie_7x_0_core_top.v	/^  output                                      qpll_drp_rst_n,$/;"	p
qpll_drp_rst_n	src/ip/source/pcie_7x_0_gt_top.v	/^  output                                        qpll_drp_rst_n,$/;"	p
qpll_drp_rst_n	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                      qpll_drp_rst_n,$/;"	p
qpll_drp_start	src/hdl/pcie/pcie_7x_0_support.v	/^  wire                                        qpll_drp_start;$/;"	n
qpll_drp_start	src/ip/pcie_7x_0_sim_netlist.v	/^  output qpll_drp_start;$/;"	p
qpll_drp_we	src/ip/pcie_7x_0_sim_netlist.v	/^  input qpll_drp_we;$/;"	p
qpll_drp_we	src/ip/pcie_7x_0_sim_netlist.v	/^  output qpll_drp_we;$/;"	p
qpll_drp_we	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpll_drp_we;$/;"	n
qpll_drp_we	src/ip/source/pcie_7x_0_gt_common.v	/^wire               qpll_drp_we;$/;"	n
qpll_qplld	src/hdl/pcie/pcie_7x_0_support.v	/^  wire                                        qpll_qplld;$/;"	n
qpll_qplld	src/ip/pcie_7x_0_sim_netlist.v	/^  output qpll_qplld;$/;"	p
qpll_qplllock	src/hdl/pcie/pcie_7x_0_support.v	/^            wire [1:0]                          qpll_qplllock;$/;"	n
qpll_qplllock	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]qpll_qplllock;$/;"	p
qpll_qplllock	src/ip/source/pcie_7x_0_core_top.v	/^  input  [1:0]                                qpll_qplllock,$/;"	p
qpll_qplllock	src/ip/source/pcie_7x_0_gt_top.v	/^  input   [1:0]                                 qpll_qplllock,$/;"	p
qpll_qplllock	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  [1:0]                                qpll_qplllock,$/;"	p
qpll_qplllock	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE-1)>>2:0]              qpll_qplllock;$/;"	n
qpll_qplloutclk	src/hdl/pcie/pcie_7x_0_support.v	/^            wire [1:0]                          qpll_qplloutclk;$/;"	n
qpll_qplloutclk	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]qpll_qplloutclk;$/;"	p
qpll_qplloutclk	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE-1)>>2:0]              qpll_qplloutclk;$/;"	n
qpll_qplloutrefclk	src/hdl/pcie/pcie_7x_0_support.v	/^            wire [1:0]                          qpll_qplloutrefclk;$/;"	n
qpll_qplloutrefclk	src/ip/pcie_7x_0_sim_netlist.v	/^  input [1:0]qpll_qplloutrefclk;$/;"	p
qpll_qplloutrefclk	src/ip/source/pcie_7x_0_core_top.v	/^  input  [1:0]                                qpll_qplloutrefclk,$/;"	p
qpll_qplloutrefclk	src/ip/source/pcie_7x_0_gt_top.v	/^  input   [1:0]                                 qpll_qplloutrefclk,$/;"	p
qpll_qplloutrefclk	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  [1:0]                                qpll_qplloutrefclk,$/;"	p
qpll_qplloutrefclk	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE-1)>>2:0]              qpll_qplloutrefclk;$/;"	n
qpll_qpllreset	src/hdl/pcie/pcie_7x_0_support.v	/^  wire [1:0]                                  qpll_qpllreset;$/;"	n
qpll_qpllreset	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]qpll_qpllreset;$/;"	p
qpll_qpllreset	src/ip/source/pcie_7x_0_core_top.v	/^  output [1:0]                                qpll_qpllreset,$/;"	p
qpll_qpllreset	src/ip/source/pcie_7x_0_gt_top.v	/^  output  [1:0]                                 qpll_qpllreset,$/;"	p
qpll_qpllreset	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output [1:0]                                qpll_qpllreset,$/;"	p
qpll_rdy	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE-1)>>2:0]              qpll_rdy;$/;"	n
qpllpd	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllpd;$/;"	n
qpllpd	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 qpllpd     =  1'd0;$/;"	r
qpllpd	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            qpllpd;$/;"	n
qpllpd	src/ip/source/pcie_7x_0_qpll_reset.v	/^    reg                             qpllpd            =  1'd0;$/;"	r
qpllpd_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllpd_i_1__0_n_0;$/;"	n
qpllpd_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllpd_i_1__1_n_0;$/;"	n
qpllpd_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllpd_i_1__2_n_0;$/;"	n
qpllpd_i_1__3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllpd_i_1__3_n_0;$/;"	n
qpllpd_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllpd_i_1_n_0;$/;"	n
qpllpd_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllpd_i_2_n_0;$/;"	n
qpllreset	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllreset;$/;"	n
qpllreset	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 qpllreset  =  1'd0;$/;"	r
qpllreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE-1)>>2:0]qpllreset;          $/;"	n
qpllreset	src/ip/source/pcie_7x_0_qpll_reset.v	/^    reg                             qpllreset         =  1'd1;$/;"	r
qpllreset_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllreset_i_1__0_n_0;$/;"	n
qpllreset_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllreset_i_1__1_n_0;$/;"	n
qpllreset_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllreset_i_1__2_n_0;$/;"	n
qpllreset_i_1__3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllreset_i_1__3_n_0;$/;"	n
qpllreset_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllreset_i_1_n_0;$/;"	n
qpllreset_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllreset_i_2_n_0;$/;"	n
qpllreset_i_3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qpllreset_i_3_n_0;$/;"	n
qpllreset_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]qpllreset_reg_0;$/;"	p
qpllreset_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]qpllreset_reg_0;$/;"	n
qrst_drp_start	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qrst_drp_start;$/;"	n
qrst_drp_start	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            qrst_drp_start;$/;"	n
qrst_fsm	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [3:0]               qrst_fsm;$/;"	n
qrst_idle	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            qrst_idle;$/;"	n
qrst_ovrd	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            qrst_ovrd;$/;"	n
qrst_qpllpd	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            qrst_qpllpd;$/;"	n
qrst_qpllreset	src/ip/pcie_7x_0_sim_netlist.v	/^  wire qrst_qpllreset;$/;"	n
qrst_qpllreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            qrst_qpllreset;$/;"	n
raddr_int	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  wire [12:0] raddr_int;$/;"	n
raddr_q	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^    reg [12:0] raddr_q;$/;"	r
rate	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    wire        [ 2:0]  rate;$/;"	n
rate	src/ip/source/pcie_7x_0_pipe_rate.v	/^    wire        [ 2:0]  rate;$/;"	n
rate_cpllpd	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_cpllpd;$/;"	n
rate_cpllpd_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_cpllpd_0;$/;"	p
rate_cpllpd_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_cpllpd_0;$/;"	n
rate_cpllpd_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_cpllpd_1;$/;"	p
rate_cpllpd_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_cpllpd_1;$/;"	n
rate_cpllpd_2	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_cpllpd_2;$/;"	p
rate_cpllpd_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_cpllpd_2;$/;"	n
rate_cpllpd_3	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_cpllpd_3;$/;"	p
rate_cpllpd_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_cpllpd_3;$/;"	n
rate_cpllreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_cpllreset;$/;"	n
rate_cpllreset_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input rate_cpllreset_0;$/;"	p
rate_cpllreset_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_cpllreset_0;$/;"	p
rate_cpllreset_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_cpllreset_0;$/;"	n
rate_cpllreset_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input rate_cpllreset_1;$/;"	p
rate_cpllreset_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_cpllreset_1;$/;"	p
rate_cpllreset_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_cpllreset_1;$/;"	n
rate_cpllreset_2	src/ip/pcie_7x_0_sim_netlist.v	/^  input rate_cpllreset_2;$/;"	p
rate_cpllreset_2	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_cpllreset_2;$/;"	p
rate_cpllreset_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_cpllreset_2;$/;"	n
rate_cpllreset_3	src/ip/pcie_7x_0_sim_netlist.v	/^  input rate_cpllreset_3;$/;"	p
rate_cpllreset_3	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_cpllreset_3;$/;"	p
rate_cpllreset_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_cpllreset_3;$/;"	n
rate_done	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_done;$/;"	n
rate_done_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_done_0;$/;"	n
rate_done_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_done_1;$/;"	n
rate_done_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_done_2;$/;"	n
rate_done_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_done_3;$/;"	n
rate_drp_start	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_drp_start;$/;"	n
rate_drp_start_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_drp_start_0;$/;"	n
rate_drp_start_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_drp_start_1;$/;"	n
rate_drp_start_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_drp_start_2;$/;"	n
rate_drp_start_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_drp_start_3;$/;"	n
rate_drp_x16	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_drp_x16;$/;"	n
rate_drp_x16_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_drp_x16_0;$/;"	n
rate_drp_x16_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_drp_x16_1;$/;"	n
rate_drp_x16_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_drp_x16_2;$/;"	n
rate_drp_x16_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_drp_x16_3;$/;"	n
rate_drp_x16x20_mode	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_drp_x16x20_mode;$/;"	n
rate_drp_x16x20_mode_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_drp_x16x20_mode_0;$/;"	n
rate_drp_x16x20_mode_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_drp_x16x20_mode_1;$/;"	n
rate_drp_x16x20_mode_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_drp_x16x20_mode_2;$/;"	n
rate_drp_x16x20_mode_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_drp_x16x20_mode_3;$/;"	n
rate_fsm	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*5)-1:0] rate_fsm;$/;"	n
rate_gen3	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_gen3;$/;"	n
rate_gen3_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input rate_gen3_1;$/;"	p
rate_gen3_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_gen3_1;$/;"	p
rate_gen3_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_gen3_1;$/;"	n
rate_gen3_2	src/ip/pcie_7x_0_sim_netlist.v	/^  input rate_gen3_2;$/;"	p
rate_gen3_2	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_gen3_2;$/;"	p
rate_gen3_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_gen3_2;$/;"	n
rate_gen3_3	src/ip/pcie_7x_0_sim_netlist.v	/^  input rate_gen3_3;$/;"	p
rate_gen3_3	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_gen3_3;$/;"	p
rate_gen3_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_gen3_3;$/;"	n
rate_idle	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_idle;$/;"	n
rate_idle_reg2_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input rate_idle_reg2_reg;$/;"	p
rate_idle_reg2_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_idle_reg2_reg;$/;"	n
rate_out	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    reg         [ 2:0]  rate_out =  3'd0; $/;"	r
rate_out	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg         [ 2:0]  rate_out   =  3'd0; $/;"	r
rate_pclk_sel	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_pclk_sel;$/;"	n
rate_qpllpd	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]rate_qpllpd;$/;"	n
rate_qpllpd	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_qpllpd;$/;"	n
rate_qpllreset	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]rate_qpllreset;$/;"	n
rate_qpllreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_qpllreset;$/;"	n
rate_rate	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*3)-1:0] rate_rate;$/;"	n
rate_rate_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]rate_rate_0;$/;"	n
rate_rate_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]rate_rate_3;$/;"	n
rate_rate_6	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]rate_rate_6;$/;"	n
rate_rate_9	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]rate_rate_9;$/;"	n
rate_resetovrd_start	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_resetovrd_start;$/;"	n
rate_rxpmareset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_rxpmareset;$/;"	n
rate_rxsync	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_rxsync;$/;"	n
rate_rxsync_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_rxsync_0;$/;"	n
rate_rxsync_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_rxsync_1;$/;"	n
rate_rxsync_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_rxsync_2;$/;"	n
rate_rxsync_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_rxsync_3;$/;"	n
rate_rxsync_start	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_rxsync_start;$/;"	n
rate_rxsync_start_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_rxsync_start_0;$/;"	n
rate_rxsync_start_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_rxsync_start_1;$/;"	n
rate_rxsync_start_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_rxsync_start_2;$/;"	n
rate_rxsync_start_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_rxsync_start_3;$/;"	n
rate_sysclksel	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*2)-1:0] rate_sysclksel;$/;"	n
rate_sysclksel_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]rate_sysclksel_0;$/;"	n
rate_sysclksel_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]rate_sysclksel_2;$/;"	n
rate_sysclksel_4	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]rate_sysclksel_4;$/;"	n
rate_sysclksel_6	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]rate_sysclksel_6;$/;"	n
rate_txpmareset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_txpmareset;$/;"	n
rate_txpmareset_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input rate_txpmareset_0;$/;"	p
rate_txpmareset_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_txpmareset_0;$/;"	p
rate_txpmareset_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_txpmareset_0;$/;"	n
rate_txpmareset_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input rate_txpmareset_1;$/;"	p
rate_txpmareset_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_txpmareset_1;$/;"	p
rate_txpmareset_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_txpmareset_1;$/;"	n
rate_txpmareset_2	src/ip/pcie_7x_0_sim_netlist.v	/^  input rate_txpmareset_2;$/;"	p
rate_txpmareset_2	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_txpmareset_2;$/;"	p
rate_txpmareset_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_txpmareset_2;$/;"	n
rate_txpmareset_3	src/ip/pcie_7x_0_sim_netlist.v	/^  input rate_txpmareset_3;$/;"	p
rate_txpmareset_3	src/ip/pcie_7x_0_sim_netlist.v	/^  output rate_txpmareset_3;$/;"	p
rate_txpmareset_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rate_txpmareset_3;$/;"	n
rate_txsync_start	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rate_txsync_start;$/;"	n
ratedone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire ratedone;$/;"	n
ratedone	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    reg                 ratedone        = 1'd0;$/;"	r
ratedone	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 ratedone        = 1'd0;$/;"	r
ratedone_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire ratedone_i_1__0_n_0;$/;"	n
ratedone_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire ratedone_i_1__1_n_0;$/;"	n
ratedone_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire ratedone_i_1__2_n_0;$/;"	n
ratedone_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire ratedone_i_1_n_0;$/;"	n
rce	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  input          rce,$/;"	p
rce_i	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^     input               rce_i,     \/\/ output register clock enable$/;"	p
rd_addr	src/hdl/pcie/PIO_EP.v	/^    wire  [10:0]      rd_addr;$/;"	n
rd_addr	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  input  [10:0]    rd_addr;$/;"	p
rd_addr	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  rd_addr,     \/\/ I [10:0]  Read Address$/;"	c
rd_addr	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    input  [10:0]    rd_addr;$/;"	p
rd_addr	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    rd_addr,     \/\/ I [10:0]  Read Address$/;"	c
rd_be	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    output [3:0]                    rd_be,$/;"	p
rd_be	src/hdl/pcie/PIO_EP.v	/^    wire  [3:0]       rd_be;$/;"	n
rd_be	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  input  [3:0]     rd_be;$/;"	p
rd_be	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  rd_be,       \/\/ I [3:0]   Read Byte Enable$/;"	c
rd_be	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    input  [3:0]     rd_be;$/;"	p
rd_be	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    rd_be,       \/\/ I [3:0]   Read Byte Enable$/;"	c
rd_be_r	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    reg [7:0]               rd_be_r;$/;"	r
rd_condition	linux-software/driver/common.h	/^  atomic_t rd_condition;$/;"	m	struct:_PCIE_DEV
rd_data	src/hdl/pcie/PIO_EP.v	/^    wire  [31:0]      rd_data;$/;"	n
rd_data	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  output [31:0]    rd_data;$/;"	p
rd_data	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  rd_data,     \/\/ O [31:0]  Read Data$/;"	c
rd_data	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire   [31:0]     rd_data;$/;"	n
rd_data	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    output [31:0]    rd_data;$/;"	p
rd_data	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    rd_data,     \/\/ O [31:0]  Read Data$/;"	c
rd_data	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire   [31:0]     rd_data;$/;"	n
rd_data	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input  [31:0]                   rd_data,$/;"	p
rd_data0_en	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire             rd_data0_en, rd_data1_en, rd_data2_en, rd_data3_en;$/;"	n
rd_data0_o	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [31:0]     rd_data0_o, rd_data1_o, rd_data2_o, rd_data3_o;$/;"	n
rd_data1_en	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire             rd_data0_en, rd_data1_en, rd_data2_en, rd_data3_en;$/;"	n
rd_data1_o	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [31:0]     rd_data0_o, rd_data1_o, rd_data2_o, rd_data3_o;$/;"	n
rd_data2_en	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire             rd_data0_en, rd_data1_en, rd_data2_en, rd_data3_en;$/;"	n
rd_data2_o	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [31:0]     rd_data0_o, rd_data1_o, rd_data2_o, rd_data3_o;$/;"	n
rd_data3_en	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire             rd_data0_en, rd_data1_en, rd_data2_en, rd_data3_en;$/;"	n
rd_data3_o	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [31:0]     rd_data0_o, rd_data1_o, rd_data2_o, rd_data3_o;$/;"	n
rd_data_raw_o	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  reg   [31:0]      rd_data_raw_o;$/;"	r
rd_data_raw_o	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg   [31:0]      rd_data_raw_o = 32'h0;$/;"	r
rd_en_ch0	src/hdl/pcie/pci_dma_engine.v	/^    wire wr_en_ch0, rd_en_ch0;$/;"	n
rd_q	linux-software/driver/common.h	/^  wait_queue_head_t rd_q;    \/\/ read  queues$/;"	m	struct:_PCIE_DEV
rd_rst_busy	src/hdl/pcie/pci_dma_engine.v	/^    wire wr_rst_busy, rd_rst_busy;$/;"	n
rdata	src/ip/pcie_7x_0_sim_netlist.v	/^  output [14:0]rdata;$/;"	p
rdata	src/ip/pcie_7x_0_sim_netlist.v	/^  output [17:0]rdata;$/;"	p
rdata	src/ip/pcie_7x_0_sim_netlist.v	/^  output [68:0]rdata;$/;"	p
rdata	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [14:0]rdata;$/;"	n
rdata	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [17:0]rdata;$/;"	n
rdata	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [68:0]rdata;$/;"	n
rdata	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  output [71:0]  rdata$/;"	p
rdata_int	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  wire [71:0] rdata_int;$/;"	n
rdata_o	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^     output [WIDTH - 1:0] rdata_o   \/\/ read data$/;"	p
rdata_q	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^    reg [71:0] rdata_q;$/;"	r
rdy_reg1_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output [15:0]rdy_reg1_reg_0;$/;"	p
rdy_reg1_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [15:0]rdy_reg1_reg_0;$/;"	n
refclk	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    wire                            refclk;$/;"	n
reg	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    output  reg                     s_axis_tx_tlast,$/;"	p
reg	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    output  reg                     s_axis_tx_tvalid,$/;"	p
reg	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    output  reg [KEEP_WIDTH-1:0]    s_axis_tx_tkeep,$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg                    m_axis_rx_tready,$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg         req_compl_wd,$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg         req_ep,                        \/\/ Memory Read EP$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg         req_td,                        \/\/ Memory Read TD$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg         wr_en,                         \/\/ Memory Write Enable$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg [10:0]  wr_addr,                       \/\/ Memory Write Address$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg [12:0]  req_addr,                      \/\/ Memory Read Address$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg [15:0]  req_rid,                       \/\/ Memory Read Requestor ID$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg [1:0]   req_attr,                      \/\/ Memory Read Attribute$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg [31:0]  wr_data,                       \/\/ Memory Write Data$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg [7:0]   req_be,                        \/\/ Memory Read Byte Enables$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg [7:0]   req_tag,                       \/\/ Memory Read Tag$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg [7:0]   wr_be,                         \/\/ Memory Write Byte Enable$/;"	p
reg	src/hdl/pcie/PIO_RX_ENGINE.v	/^  output reg [9:0]   req_len,                       \/\/ Memory Read Length (1DW)$/;"	p
reg	src/hdl/pcie/PIO_TX_ENGINE.v	/^  output  reg                     s_axis_tx_tlast,$/;"	p
reg	src/hdl/pcie/PIO_TX_ENGINE.v	/^  output  reg                     s_axis_tx_tvalid,$/;"	p
reg	src/hdl/pcie/PIO_TX_ENGINE.v	/^  output  reg [KEEP_WIDTH-1:0]    s_axis_tx_tkeep,$/;"	p
reg	src/hdl/pcie/PIO_TX_ENGINE.v	/^  output reg [3:0]                rd_be,$/;"	p
reg	src/hdl/pcie/pci_dma_engine.v	/^    output  reg [31:0] host_addr_tx,		  \/\/to TX-DMA-engine - addr_host_out$/;"	p
reg	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  output reg                    trn_rdst_rdy,        \/\/ RX destination ready$/;"	p
reg	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  output reg                tready_thrtl,            \/\/ TREADY to pipeline$/;"	p
reg	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    output reg                      RST_DRP_X16,$/;"	p
reg	src/ip/source/pcie_7x_0_pipe_reset.v	/^    output reg                      RST_DRP_START,$/;"	p
reg	src/ip/source/pcie_7x_0_pipe_reset.v	/^    output reg                      RST_DRP_X16,$/;"	p
reg	src/ip/source/pcie_7x_0_pipe_reset.v	/^    output reg                      RST_DRP_X16X20_MODE,$/;"	p
reg32	linux-software/driver/common.h	/^    u32 reg32;$/;"	m	union:_COMMAND_REG::__anon2
reg32	linux-software/driver/common.h	/^    u32 reg32;$/;"	m	union:_DMA_CURR_BUFF::__anon4
reg32	linux-software/driver/common.h	/^    u32 reg32;$/;"	m	union:_STATUS_REG::__anon1
reg_axi_in_pkt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_axi_in_pkt;$/;"	n
reg_axi_in_pkt	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        reg_axi_in_pkt;$/;"	r
reg_axi_in_pkt_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_axi_in_pkt_i_1_n_0;$/;"	n
reg_clock_locked	src/ip/pcie_7x_0_sim_netlist.v	/^  input reg_clock_locked;$/;"	p
reg_clock_locked	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_clock_locked;$/;"	n
reg_clock_locked	src/ip/source/pcie_7x_0_gt_top.v	/^  reg                                reg_clock_locked;$/;"	r
reg_clock_locked_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_clock_locked_i_1_n_0;$/;"	n
reg_disable_trn	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_disable_trn;$/;"	n
reg_disable_trn	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^reg                     reg_disable_trn;$/;"	r
reg_dsc_detect	src/ip/pcie_7x_0_sim_netlist.v	/^  input reg_dsc_detect;$/;"	p
reg_dsc_detect	src/ip/pcie_7x_0_sim_netlist.v	/^  output reg_dsc_detect;$/;"	p
reg_dsc_detect	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_dsc_detect;$/;"	n
reg_dsc_detect	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg                     reg_dsc_detect;$/;"	r
reg_dsc_detect_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_dsc_detect_i_1_n_0;$/;"	n
reg_dsc_detect_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output reg_dsc_detect_reg;$/;"	p
reg_dsc_detect_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_dsc_detect_reg;$/;"	n
reg_dsc_detect_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output reg_dsc_detect_reg_0;$/;"	p
reg_dsc_detect_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_dsc_detect_reg_0;$/;"	n
reg_eios_detected	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  reg                 reg_eios_detected;$/;"	r
reg_idx	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    integer  reg_idx;$/;"	r
reg_np_counter	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^    reg [2:0] reg_np_counter;$/;"	r
reg_pkt_len_counter	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:0]reg_pkt_len_counter;$/;"	n
reg_pkt_len_counter	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^reg            [11:0] reg_pkt_len_counter;$/;"	r
reg_state_eios_det	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  reg    [4:0]        reg_state_eios_det;$/;"	r
reg_symbol_after_eios	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_symbol_after_eios;$/;"	n
reg_symbol_after_eios	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  reg                 reg_symbol_after_eios;$/;"	r
reg_symbol_after_eios_i_2__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_symbol_after_eios_i_2__0_n_0;$/;"	n
reg_symbol_after_eios_i_2__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_symbol_after_eios_i_2__1_n_0;$/;"	n
reg_symbol_after_eios_i_2__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_symbol_after_eios_i_2__2_n_0;$/;"	n
reg_symbol_after_eios_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_symbol_after_eios_i_2_n_0;$/;"	n
reg_tcfg_gnt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_tcfg_gnt;$/;"	n
reg_tcfg_gnt	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        reg_tcfg_gnt;$/;"	r
reg_tdata	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^reg  [C_DATA_WIDTH-1:0] reg_tdata;$/;"	r
reg_tdst_rdy	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^    reg                     reg_tdst_rdy;$/;"	r
reg_throttle	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       reg_throttle;$/;"	n
reg_tkeep	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]reg_tkeep;$/;"	p
reg_tkeep	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]reg_tkeep;$/;"	p
reg_tkeep	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]reg_tkeep;$/;"	n
reg_tkeep	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:7]reg_tkeep;$/;"	n
reg_tkeep	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg    [KEEP_WIDTH-1:0] reg_tkeep;$/;"	r
reg_tkeep	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^reg    [KEEP_WIDTH-1:0] reg_tkeep;$/;"	r
reg_tlast	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg                     reg_tlast;$/;"	r
reg_tlast	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^reg                     reg_tlast;$/;"	r
reg_tlast	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        reg_tlast;$/;"	r
reg_tlast_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output reg_tlast_reg;$/;"	p
reg_tlast_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_tlast_reg;$/;"	n
reg_tlast_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output reg_tlast_reg_0;$/;"	p
reg_tlast_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_tlast_reg_0;$/;"	n
reg_to_turnoff	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^      reg reg_to_turnoff;$/;"	r
reg_tready	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^reg                     reg_tready;$/;"	r
reg_tsrc_rdy	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  reg reg_tsrc_rdy;$/;"	r
reg_tsrc_rdy0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_tsrc_rdy0;$/;"	n
reg_turnoff_ok	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_turnoff_ok;$/;"	n
reg_turnoff_ok	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        reg_turnoff_ok;$/;"	r
reg_tuser	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^reg               [3:0] reg_tuser;$/;"	r
reg_tvalid	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reg_tvalid;$/;"	n
reg_tvalid	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^reg                     reg_tvalid;$/;"	r
reg_tx_ecrc_pkt	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^    reg         reg_tx_ecrc_pkt;$/;"	r
region_select	src/hdl/pcie/PIO_RX_ENGINE.v	/^  reg [1:0]          region_select;$/;"	r
remain_dw	src/hdl/pcie/pci_dma_engine.v	/^    wire [18:0] remain_dw; \/\/18:0?$/;"	n
remainder	src/hdl/pcie/pci_dma_engine.v	/^    wire [6:0] remainder;       \/\/ Max 127 DW = 508 Bytes$/;"	n
ren_int	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  wire        ren_int;$/;"	n
ren_q	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^    reg        ren_q;$/;"	r
req_addr	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input [12:0]                    req_addr,$/;"	p
req_addr	src/hdl/pcie/PIO_EP.v	/^    wire  [12:0]      req_addr;$/;"	n
req_addr	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input [12:0]                    req_addr,$/;"	p
req_attr	src/hdl/pcie/PIO_EP.v	/^    wire  [1:0]       req_attr;$/;"	n
req_attr_wr	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    wire [1:0]    req_attr_wr  = 2'b00;$/;"	n
req_be	src/hdl/pcie/PIO_EP.v	/^    wire  [7:0]       req_be;$/;"	n
req_compl	src/hdl/pcie/PIO.v	/^  wire          req_compl;$/;"	n
req_compl	src/hdl/pcie/PIO_EP.v	/^  output                        req_compl,$/;"	p
req_compl	src/hdl/pcie/PIO_TO_CTRL.v	/^  input               req_compl,$/;"	p
req_compl_int	src/hdl/pcie/PIO_EP.v	/^    wire              req_compl_int;$/;"	n
req_compl_q	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    reg                     req_compl_q;$/;"	r
req_compl_q	src/hdl/pcie/PIO_TX_ENGINE.v	/^  reg                     req_compl_q;$/;"	r
req_compl_q2	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^            reg                     req_compl_q2;$/;"	r
req_compl_q2	src/hdl/pcie/PIO_TX_ENGINE.v	/^      reg                     req_compl_q2;$/;"	r
req_compl_wd	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input                           req_compl_wd,$/;"	p
req_compl_wd	src/hdl/pcie/PIO_EP.v	/^    wire              req_compl_wd;$/;"	n
req_compl_wd	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input                           req_compl_wd,$/;"	p
req_compl_wd_q	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    reg                     req_compl_wd_q;$/;"	r
req_compl_wd_q	src/hdl/pcie/PIO_TX_ENGINE.v	/^  reg                     req_compl_wd_q;$/;"	r
req_compl_wd_q2	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^            reg                     req_compl_wd_q2;$/;"	r
req_compl_wd_q2	src/hdl/pcie/PIO_TX_ENGINE.v	/^      reg                     req_compl_wd_q2;$/;"	r
req_ep	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input                           req_ep,$/;"	p
req_ep	src/hdl/pcie/PIO_EP.v	/^    wire              req_ep;$/;"	n
req_ep	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input                           req_ep,$/;"	p
req_ep_wr	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    wire          req_ep_wr    = 1'b0;$/;"	n
req_len	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input [9:0]                     req_len,$/;"	p
req_len	src/hdl/pcie/PIO_EP.v	/^    wire  [9:0]       req_len;$/;"	n
req_len	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input [9:0]                     req_len,$/;"	p
req_len_wr	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    wire [9:0]    req_len_wr   = {2'b0, dma_tlp_payload_size}; \/\/data payload max in DW: 32DW (6 bits)$/;"	n
req_rid	src/hdl/pcie/PIO_EP.v	/^    wire  [15:0]      req_rid;$/;"	n
req_tag	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input [7:0]                     req_tag,$/;"	p
req_tag	src/hdl/pcie/PIO_EP.v	/^    wire  [7:0]       req_tag;$/;"	n
req_tag	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input [7:0]                     req_tag,$/;"	p
req_tag_wr	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    wire [7:0]    req_tag_wr   = 8'b00001111;$/;"	n
req_tc	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input [2:0]                     req_tc,$/;"	p
req_tc	src/hdl/pcie/PIO_EP.v	/^    wire  [2:0]       req_tc;$/;"	n
req_tc	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input [2:0]                     req_tc,$/;"	p
req_tc_wr	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    wire [2:0]    req_tc_wr    = 3'b0;$/;"	n
req_td	src/hdl/pcie/PIO_EP.v	/^    wire              req_td;$/;"	n
req_td_wr	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    wire          req_td_wr    = 1'b0;$/;"	n
reset	src/ip/source/pcie_7x_0_pipe_user.v	/^    reg         [ 7:0]  reset    = 8'h00;$/;"	r
reset_cnt	src/ip/source/pcie_7x_0_pipe_user.v	/^    reg         [ 7:0]  reset_cnt     =  8'd127;$/;"	r
reset_n_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output reset_n_reg1_reg;$/;"	p
reset_n_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reset_n_reg1_reg;$/;"	n
reset_n_reg2_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input reset_n_reg2_reg;$/;"	p
reset_n_reg2_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire reset_n_reg2_reg;$/;"	n
rsrc_rdy_filtered	src/ip/pcie_7x_0_sim_netlist.v	/^  input rsrc_rdy_filtered;$/;"	p
rsrc_rdy_filtered	src/ip/pcie_7x_0_sim_netlist.v	/^  output rsrc_rdy_filtered;$/;"	p
rsrc_rdy_filtered	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rsrc_rdy_filtered;$/;"	n
rsrc_rdy_filtered	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^wire                    rsrc_rdy_filtered;$/;"	n
rst_cpllpd	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            rst_cpllpd;$/;"	n
rst_cpllreset	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rst_cpllreset;$/;"	n
rst_cpllreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            rst_cpllreset;$/;"	n
rst_dclk_reset	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rst_dclk_reset;$/;"	n
rst_dclk_reset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            rst_dclk_reset;   $/;"	n
rst_drp_start	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rst_drp_start;$/;"	n
rst_drp_start	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            rst_drp_start;$/;"	n
rst_drp_x16	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rst_drp_x16;$/;"	n
rst_drp_x16	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            rst_drp_x16;$/;"	n
rst_drp_x16x20_mode	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rst_drp_x16x20_mode;$/;"	n
rst_drp_x16x20_mode	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            rst_drp_x16x20_mode;$/;"	n
rst_fsm	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [4:0]               rst_fsm;$/;"	n
rst_gtreset	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rst_gtreset;$/;"	n
rst_gtreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire rst_gtreset;$/;"	n
rst_idle	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            rst_idle;$/;"	n
rst_idle_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output [1:0]rst_idle_reg1_reg;$/;"	p
rst_idle_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]rst_idle_reg1_reg;$/;"	n
rst_idle_reg2_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input rst_idle_reg2_reg_0;$/;"	p
rst_idle_reg2_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rst_idle_reg2_reg_0;$/;"	n
rst_idle_reg2_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input rst_idle_reg2_reg_1;$/;"	p
rst_idle_reg2_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rst_idle_reg2_reg_1;$/;"	n
rst_l	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^wire    rst_l = ~RESET;$/;"	n
rst_n	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  input            rst_n;$/;"	p
rst_n	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  rst_n,$/;"	c
rst_n	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    input            rst_n;$/;"	p
rst_n	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    rst_n,$/;"	c
rst_rxusrclk_reset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            rst_rxusrclk_reset;$/;"	n
rst_txsync_start	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rst_txsync_start;$/;"	n
rst_txsync_start	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            rst_txsync_start;$/;"	n
rst_userrdy	src/ip/pcie_7x_0_sim_netlist.v	/^  input rst_userrdy;$/;"	p
rst_userrdy	src/ip/pcie_7x_0_sim_netlist.v	/^  output rst_userrdy;$/;"	p
rst_userrdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rst_userrdy;$/;"	n
rst_userrdy	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire rst_userrdy;$/;"	n
rsv0	linux-software/driver/common.h	/^      u32 Dma1 : 1, Dma2 : 1, rsv0 : 21,$/;"	m	struct:_COMMAND_REG::__anon2::__anon3
rsv0	linux-software/driver/common.h	/^      u32 DmaBuffNum : 3, DmaSel : 1, rsv0 : 28;$/;"	m	struct:_DMA_CURR_BUFF::__anon4::__anon5
rsv0	linux-software/driver/common.h	/^  u32 RevId : 8, rsv0 : 22, DmaC : 1, rsv1 : 1; \/\/ msb$/;"	m	struct:_STATUS_FLDS
rsv1	linux-software/driver/common.h	/^          rsv1 : 2, DmaE : 1, DmaRst : 1, rsv2 : 1, DmaIntE : 1, rsv3 : 1;$/;"	m	struct:_COMMAND_REG::__anon2::__anon3
rsv1	linux-software/driver/common.h	/^  u32 RevId : 8, rsv0 : 22, DmaC : 1, rsv1 : 1; \/\/ msb$/;"	m	struct:_STATUS_FLDS
rsv2	linux-software/driver/common.h	/^          rsv1 : 2, DmaE : 1, DmaRst : 1, rsv2 : 1, DmaIntE : 1, rsv3 : 1;$/;"	m	struct:_COMMAND_REG::__anon2::__anon3
rsv3	linux-software/driver/common.h	/^          rsv1 : 2, DmaE : 1, DmaRst : 1, rsv2 : 1, DmaIntE : 1, rsv3 : 1;$/;"	m	struct:_COMMAND_REG::__anon2::__anon3
rx_clk	src/hdl/system_top.v	/^  wire            rx_clk;$/;"	n
rx_data_p	src/hdl/system_top.v	/^  input       [ 3:0]      rx_data_p,$/;"	p
rx_np_ok	src/hdl/pcie/pcie_app_7x.v	/^  output                        rx_np_ok,$/;"	p
rx_np_ok	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        rx_np_ok;$/;"	n
rx_np_ok	src/ip/pcie_7x_0_sim_netlist.v	/^  input rx_np_ok;$/;"	p
rx_np_ok	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_np_ok;$/;"	n
rx_np_ok	src/ip/pcie_7x_0_stub.v	/^  input rx_np_ok;$/;"	p
rx_np_ok	src/ip/source/pcie_7x_0_core_top.v	/^  input                                      rx_np_ok,$/;"	p
rx_np_ok	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                                      rx_np_ok,$/;"	p
rx_np_req	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      rx_np_req,$/;"	p
rx_np_req	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        rx_np_req;$/;"	n
rx_np_req	src/ip/pcie_7x_0_sim_netlist.v	/^  input rx_np_req;$/;"	p
rx_np_req	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_np_req;$/;"	n
rx_np_req	src/ip/pcie_7x_0_stub.v	/^  input rx_np_req;$/;"	p
rx_np_req	src/ip/source/pcie_7x_0_pcie_top.v	/^  input                                      rx_np_req,$/;"	p
rx_null_gen_inst_n_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_null_gen_inst_n_1;$/;"	n
rx_null_gen_inst_n_10	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_null_gen_inst_n_10;$/;"	n
rx_null_gen_inst_n_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_null_gen_inst_n_2;$/;"	n
rx_null_gen_inst_n_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_null_gen_inst_n_3;$/;"	n
rx_null_gen_inst_n_5	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_null_gen_inst_n_5;$/;"	n
rx_null_gen_inst_n_6	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_null_gen_inst_n_6;$/;"	n
rx_null_gen_inst_n_7	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_null_gen_inst_n_7;$/;"	n
rx_null_gen_inst_n_8	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_null_gen_inst_n_8;$/;"	n
rx_null_gen_inst_n_9	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_null_gen_inst_n_9;$/;"	n
rx_pipeline_inst_n_102	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_pipeline_inst_n_102;$/;"	n
rx_pipeline_inst_n_103	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_pipeline_inst_n_103;$/;"	n
rx_pipeline_inst_n_22	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_pipeline_inst_n_22;$/;"	n
rx_pipeline_inst_n_34	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_pipeline_inst_n_34;$/;"	n
rx_pipeline_inst_n_35	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_pipeline_inst_n_35;$/;"	n
rx_pipeline_inst_n_36	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_pipeline_inst_n_36;$/;"	n
rx_pipeline_inst_n_37	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_pipeline_inst_n_37;$/;"	n
rx_pipeline_inst_n_7	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rx_pipeline_inst_n_7;$/;"	n
rx_ref_clk	src/hdl/system_top.v	/^  wire            rx_ref_clk;$/;"	n
rx_ref_clk_p	src/hdl/system_top.v	/^  input                   rx_ref_clk_p,$/;"	p
rx_sysref	src/hdl/system_top.v	/^  output                  rx_sysref,$/;"	p
rxcdrlock_cnt	src/ip/source/pcie_7x_0_pipe_user.v	/^    reg         [ 3:0]  rxcdrlock_cnt =  4'd0;$/;"	r
rxcdrlock_cnt_reg__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]rxcdrlock_cnt_reg__0;$/;"	n
rxcdrlock_cnt_reg__0__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]rxcdrlock_cnt_reg__0__0;$/;"	n
rxchariscomma	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    wire        [ 7:0]  rxchariscomma;$/;"	n
rxchbonden	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rxchbonden;$/;"	n
rxchbonden_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input rxchbonden_0;$/;"	p
rxchbonden_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output rxchbonden_0;$/;"	p
rxchbonden_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxchbonden_0;$/;"	n
rxchbonden_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input rxchbonden_1;$/;"	p
rxchbonden_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output rxchbonden_1;$/;"	p
rxchbonden_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxchbonden_1;$/;"	n
rxchbonden_2	src/ip/pcie_7x_0_sim_netlist.v	/^  input rxchbonden_2;$/;"	p
rxchbonden_2	src/ip/pcie_7x_0_sim_netlist.v	/^  output rxchbonden_2;$/;"	p
rxchbonden_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxchbonden_2;$/;"	n
rxchbonden_3	src/ip/pcie_7x_0_sim_netlist.v	/^  input rxchbonden_3;$/;"	p
rxchbonden_3	src/ip/pcie_7x_0_sim_netlist.v	/^  output rxchbonden_3;$/;"	p
rxchbonden_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxchbonden_3;$/;"	n
rxchbondmaster	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rxchbondmaster;$/;"	n
rxchbondslave	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rxchbondslave;    $/;"	n
rxdata	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    wire        [63:0]  rxdata;$/;"	n
rxdatak	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    wire        [ 7:0]  rxdatak;$/;"	n
rxdlyen	src/ip/source/pcie_7x_0_pipe_sync.v	/^    reg                 rxdlyen     = 1'd0;$/;"	r
rxdlysresetdone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rxdlysresetdone;$/;"	n
rxdlysresetdone_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxdlysresetdone_3;$/;"	n
rxelecidle_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output rxelecidle_reg1_reg;$/;"	p
rxelecidle_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxelecidle_reg1_reg;$/;"	n
rxelecidle_reg1_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output rxelecidle_reg1_reg_0;$/;"	p
rxelecidle_reg1_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxelecidle_reg1_reg_0;$/;"	n
rxelecidle_reg1_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output rxelecidle_reg1_reg_1;$/;"	p
rxelecidle_reg1_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxelecidle_reg1_reg_1;$/;"	n
rxeq_adapt_done	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg                 rxeq_adapt_done     =  1'd0;$/;"	r
rxeq_adapt_done_i_2__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_i_2__0_n_0;$/;"	n
rxeq_adapt_done_i_2__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_i_2__1_n_0;$/;"	n
rxeq_adapt_done_i_2__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_i_2__2_n_0;$/;"	n
rxeq_adapt_done_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_i_2_n_0;$/;"	n
rxeq_adapt_done_i_3__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_i_3__0_n_0;$/;"	n
rxeq_adapt_done_i_3__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_i_3__1_n_0;$/;"	n
rxeq_adapt_done_i_3__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_i_3__2_n_0;$/;"	n
rxeq_adapt_done_i_3_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_i_3_n_0;$/;"	n
rxeq_adapt_done_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output rxeq_adapt_done_reg;$/;"	p
rxeq_adapt_done_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_reg;$/;"	n
rxeq_adapt_done_reg	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg                 rxeq_adapt_done_reg =  1'd0;$/;"	r
rxeq_adapt_done_reg_i_2__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_reg_i_2__0_n_0;$/;"	n
rxeq_adapt_done_reg_i_2__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_reg_i_2__1_n_0;$/;"	n
rxeq_adapt_done_reg_i_2__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_reg_i_2__2_n_0;$/;"	n
rxeq_adapt_done_reg_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_reg_i_2_n_0;$/;"	n
rxeq_adapt_done_reg_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output rxeq_adapt_done_reg_reg;$/;"	p
rxeq_adapt_done_reg_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_reg_reg;$/;"	n
rxeq_adapt_done_reg_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input rxeq_adapt_done_reg_reg_0;$/;"	p
rxeq_adapt_done_reg_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_reg_reg_0;$/;"	n
rxeq_adapt_done_reg_reg_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_adapt_done_reg_reg_n_0;$/;"	n
rxeq_cnt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [2:0]rxeq_cnt;$/;"	n
rxeq_cnt	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg         [ 2:0]  rxeq_cnt             =  3'd0;$/;"	r
rxeq_done	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg                 rxeq_done           =  1'd0; $/;"	r
rxeq_fs	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [5:0]rxeq_fs;$/;"	n
rxeq_fs	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg         [ 5:0]  rxeq_fs              =  6'd0;$/;"	r
rxeq_lf	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [5:0]rxeq_lf;$/;"	n
rxeq_lf	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg         [ 5:0]  rxeq_lf              =  6'd0;$/;"	r
rxeq_lffs_sel	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg                 rxeq_lffs_sel       =  1'd0;$/;"	r
rxeq_new_txcoeff	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg         [17:0]  rxeq_new_txcoeff    = 18'd0;$/;"	r
rxeq_new_txcoeff_req	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg                 rxeq_new_txcoeff_req =  1'd0;$/;"	r
rxeq_new_txcoeff_req_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output rxeq_new_txcoeff_req_reg;$/;"	p
rxeq_new_txcoeff_req_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_new_txcoeff_req_reg;$/;"	n
rxeq_new_txcoeff_req_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input rxeq_new_txcoeff_req_reg_0;$/;"	p
rxeq_new_txcoeff_req_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_new_txcoeff_req_reg_0;$/;"	n
rxeq_new_txcoeff_req_reg_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_new_txcoeff_req_reg_n_0;$/;"	n
rxeq_preset	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg         [ 2:0]  rxeq_preset          =  3'd0;$/;"	r
rxeq_preset_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  input rxeq_preset_valid;$/;"	p
rxeq_preset_valid	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_preset_valid;$/;"	n
rxeq_preset_valid	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg                 rxeq_preset_valid    =  1'd0;$/;"	r
rxeq_scan_i_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_scan_i_n_0;$/;"	n
rxeq_scan_i_n_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_scan_i_n_1;$/;"	n
rxeq_scan_i_n_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_scan_i_n_2;$/;"	n
rxeq_scan_i_n_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_scan_i_n_3;$/;"	n
rxeq_scan_i_n_4	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_scan_i_n_4;$/;"	n
rxeq_scan_i_n_5	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeq_scan_i_n_5;$/;"	n
rxeq_txcoeff	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [17:0]rxeq_txcoeff;$/;"	n
rxeq_txcoeff	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg         [17:0]  rxeq_txcoeff         = 18'd0; $/;"	r
rxeq_txpreset	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]rxeq_txpreset;$/;"	n
rxeq_txpreset	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg         [ 3:0]  rxeq_txpreset        =  4'd0;$/;"	r
rxeqscan_adapt_done	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeqscan_adapt_done;$/;"	n
rxeqscan_adapt_done	src/ip/source/pcie_7x_0_pipe_eq.v	/^    wire                rxeqscan_adapt_done;$/;"	n
rxeqscan_lffs_sel	src/ip/source/pcie_7x_0_pipe_eq.v	/^    wire                rxeqscan_lffs_sel;$/;"	n
rxeqscan_new_txcoeff	src/ip/source/pcie_7x_0_pipe_eq.v	/^    wire        [17:0]  rxeqscan_new_txcoeff;$/;"	n
rxeqscan_new_txcoeff_done	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeqscan_new_txcoeff_done;$/;"	n
rxeqscan_new_txcoeff_done	src/ip/source/pcie_7x_0_pipe_eq.v	/^    wire                rxeqscan_new_txcoeff_done;$/;"	n
rxeqscan_preset_done	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxeqscan_preset_done;$/;"	n
rxeqscan_preset_done	src/ip/source/pcie_7x_0_pipe_eq.v	/^    wire                rxeqscan_preset_done;$/;"	n
rxlpmen	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    wire rxlpmen;$/;"	n
rxoutclksel	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    wire        [ 2:0]  rxoutclksel;$/;"	n
rxphaligndone_s	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     rxphaligndone_s;    $/;"	n
rxphaligndone_s_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxphaligndone_s_3;$/;"	n
rxpmareset	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 rxpmareset =  1'd0;$/;"	r
rxratedone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxratedone;$/;"	n
rxratedone	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    reg                 rxratedone      = 1'd0;$/;"	r
rxratedone	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 rxratedone      = 1'd0;$/;"	r
rxratedone_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxratedone_i_1__0_n_0;$/;"	n
rxratedone_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxratedone_i_1__1_n_0;$/;"	n
rxratedone_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxratedone_i_1__2_n_0;$/;"	n
rxratedone_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire rxratedone_i_1_n_0;$/;"	n
rxsync_done	src/ip/source/pcie_7x_0_pipe_sync.v	/^    reg                 rxsync_done = 1'd0;         $/;"	r
rxsyncallin	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            rxsyncallin;            \/\/ GTH$/;"	n
rxusrclk_rst_reg1	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    reg                             rxusrclk_rst_reg1 =  1'd0;$/;"	r
rxusrclk_rst_reg2	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    reg                             rxusrclk_rst_reg2 =  1'd0;$/;"	r
rxvalid_cnt	src/ip/source/pcie_7x_0_pipe_user.v	/^    reg         [ 3:0]  rxvalid_cnt   =  4'd0;$/;"	r
rxvalid_cnt_reg__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]rxvalid_cnt_reg__0;$/;"	n
rxvalid_cnt_reg__0__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]rxvalid_cnt_reg__0__0;$/;"	n
s_axis_tx_tdata	src/hdl/pcie/PIO.v	/^  output  [C_DATA_WIDTH-1:0]    s_axis_tx_tdata,$/;"	p
s_axis_tx_tdata	src/hdl/pcie/pcie_app_7x.v	/^  output  [C_DATA_WIDTH-1:0]    s_axis_tx_tdata,$/;"	p
s_axis_tx_tdata	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire [C_DATA_WIDTH-1:0]                     s_axis_tx_tdata;$/;"	n
s_axis_tx_tdata	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]s_axis_tx_tdata;$/;"	p
s_axis_tx_tdata	src/ip/pcie_7x_0_sim_netlist.v	/^  input [63:0]s_axis_tx_tdata;$/;"	p
s_axis_tx_tdata	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]s_axis_tx_tdata;$/;"	n
s_axis_tx_tdata	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [63:0]s_axis_tx_tdata;$/;"	n
s_axis_tx_tdata	src/ip/pcie_7x_0_stub.v	/^  input [63:0]s_axis_tx_tdata;$/;"	p
s_axis_tx_tdata	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input  [C_DATA_WIDTH-1:0] s_axis_tx_tdata,         \/\/ TX data from user$/;"	p
s_axis_tx_tkeep	src/hdl/pcie/PIO_EP.v	/^  output  [KEEP_WIDTH-1:0]      s_axis_tx_tkeep,$/;"	p
s_axis_tx_tkeep	src/hdl/pcie/pcie_7x_0_support.v	/^  input   [KEEP_WIDTH-1:0]                   s_axis_tx_tkeep,$/;"	p
s_axis_tx_tkeep	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire [KEEP_WIDTH-1:0]                       s_axis_tx_tkeep;$/;"	n
s_axis_tx_tkeep	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]s_axis_tx_tkeep;$/;"	p
s_axis_tx_tkeep	src/ip/pcie_7x_0_sim_netlist.v	/^  input [7:0]s_axis_tx_tkeep;$/;"	p
s_axis_tx_tkeep	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]s_axis_tx_tkeep;$/;"	n
s_axis_tx_tkeep	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [7:0]s_axis_tx_tkeep;$/;"	n
s_axis_tx_tkeep	src/ip/pcie_7x_0_stub.v	/^  input [7:0]s_axis_tx_tkeep;$/;"	p
s_axis_tx_tkeep	src/ip/source/pcie_7x_0_core_top.v	/^  input    [KEEP_WIDTH-1:0]                  s_axis_tx_tkeep,$/;"	p
s_axis_tx_tkeep	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input    [KEEP_WIDTH-1:0]                  s_axis_tx_tkeep,$/;"	p
s_axis_tx_tkeep	src/ip/source/pcie_7x_0_pcie_top.v	/^  input   [KEEP_WIDTH-1:0]                   s_axis_tx_tkeep,$/;"	p
s_axis_tx_tlast	src/hdl/pcie/PIO.v	/^  output                        s_axis_tx_tlast,$/;"	p
s_axis_tx_tlast	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        s_axis_tx_tlast;$/;"	n
s_axis_tx_tlast	src/ip/pcie_7x_0_sim_netlist.v	/^  input s_axis_tx_tlast;$/;"	p
s_axis_tx_tlast	src/ip/pcie_7x_0_sim_netlist.v	/^  wire s_axis_tx_tlast;$/;"	n
s_axis_tx_tlast	src/ip/pcie_7x_0_stub.v	/^  input s_axis_tx_tlast;$/;"	p
s_axis_tx_tlast	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                      s_axis_tx_tlast,        \/\/ TX data is last$/;"	p
s_axis_tx_tlast	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input                      s_axis_tx_tlast,        \/\/ TX data is last$/;"	p
s_axis_tx_tlast	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  input                         s_axis_tx_tlast,     \/\/ TX data is last$/;"	p
s_axis_tx_tlast	src/ip/source/pcie_7x_0_pcie_top.v	/^  input                                      s_axis_tx_tlast,$/;"	p
s_axis_tx_tready	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    input                           s_axis_tx_tready,$/;"	p
s_axis_tx_tready	src/hdl/pcie/PIO_EP.v	/^  input                         s_axis_tx_tready,$/;"	p
s_axis_tx_tready	src/hdl/pcie/PIO_TX_ENGINE.v	/^  input                           s_axis_tx_tready,$/;"	p
s_axis_tx_tready	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        s_axis_tx_tready;$/;"	n
s_axis_tx_tready	src/ip/pcie_7x_0_sim_netlist.v	/^  output s_axis_tx_tready;$/;"	p
s_axis_tx_tready	src/ip/pcie_7x_0_sim_netlist.v	/^  wire s_axis_tx_tready;$/;"	n
s_axis_tx_tready	src/ip/pcie_7x_0_stub.v	/^  output s_axis_tx_tready;$/;"	p
s_axis_tx_tready	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output                     s_axis_tx_tready,       \/\/ TX ready for data$/;"	p
s_axis_tx_tready	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  output                     s_axis_tx_tready,       \/\/ TX ready for data$/;"	p
s_axis_tx_tready	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  output                        s_axis_tx_tready,    \/\/ TX ready for data$/;"	p
s_axis_tx_tready	src/ip/source/pcie_7x_0_pcie_top.v	/^  output                                     s_axis_tx_tready,$/;"	p
s_axis_tx_tready_i	src/hdl/pcie/pcie_app_7x.v	/^  wire  s_axis_tx_tready_i ;$/;"	n
s_axis_tx_tuser	src/hdl/pcie/pcie_7x_0_support.v	/^  input   [3:0]                              s_axis_tx_tuser,$/;"	p
s_axis_tx_tuser	src/hdl/pcie/pcie_app_7x.v	/^  output  [3:0]                 s_axis_tx_tuser,$/;"	p
s_axis_tx_tuser	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire [3:0]                                  s_axis_tx_tuser;$/;"	n
s_axis_tx_tuser	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]s_axis_tx_tuser;$/;"	p
s_axis_tx_tuser	src/ip/pcie_7x_0_sim_netlist.v	/^  input [3:0]s_axis_tx_tuser;$/;"	p
s_axis_tx_tuser	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]s_axis_tx_tuser;$/;"	n
s_axis_tx_tuser	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]s_axis_tx_tuser;$/;"	n
s_axis_tx_tuser	src/ip/pcie_7x_0_stub.v	/^  input [3:0]s_axis_tx_tuser;$/;"	p
s_axis_tx_tuser	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input               [3:0] s_axis_tx_tuser,         \/\/ TX user signals$/;"	p
s_axis_tx_tuser	src/ip/source/pcie_7x_0_core_top.v	/^  input               [3:0]                  s_axis_tx_tuser,$/;"	p
s_axis_tx_tuser	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input               [3:0]                  s_axis_tx_tuser,$/;"	p
s_axis_tx_tvalid	src/hdl/pcie/PIO_EP.v	/^  output                        s_axis_tx_tvalid,$/;"	p
s_axis_tx_tvalid	src/hdl/pcie/pci_dma_engine.v	/^    input 		  s_axis_tx_tvalid,$/;"	p
s_axis_tx_tvalid	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      s_axis_tx_tvalid,$/;"	p
s_axis_tx_tvalid	src/hdl/pcie/pcie_app_7x.v	/^  output                        s_axis_tx_tvalid,$/;"	p
s_axis_tx_tvalid	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        s_axis_tx_tvalid;$/;"	n
s_axis_tx_tvalid	src/ip/pcie_7x_0_sim_netlist.v	/^  input s_axis_tx_tvalid;$/;"	p
s_axis_tx_tvalid	src/ip/pcie_7x_0_sim_netlist.v	/^  wire s_axis_tx_tvalid;$/;"	n
s_axis_tx_tvalid	src/ip/pcie_7x_0_stub.v	/^  input s_axis_tx_tvalid;$/;"	p
s_axis_tx_tvalid	src/ip/source/pcie_7x_0_core_top.v	/^  input                                      s_axis_tx_tvalid,$/;"	p
s_axis_tx_tvalid	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input                                      s_axis_tx_tvalid,$/;"	p
samp	linux-software/include/esther-trigger.h	/^  SAMPLE samp[PCK_N_SAMPLES];$/;"	m	struct:_DMA_PCKT
scratchReg	linux-software/driver/common.h	/^  volatile u32 scratchReg;         \/*Offset 0x3C rw*\/$/;"	m	struct:_PCIE_SHAPI_HREGS
sel	src/ip/pcie_7x_0_sim_netlist.v	/^  wire sel;$/;"	n
sel0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [11:2]sel0;$/;"	n
set_dma_mask	linux-software/driver/esther-trigger-drv.c	/^int set_dma_mask(struct pci_dev *pdev) {$/;"	f
setupDMA	linux-software/driver/esther-trigger-drv.c	/^int setupDMA(PCIE_DEV *pcieDev) {$/;"	f
shapiVersion	linux-software/driver/common.h	/^  volatile u32 shapiVersion;       \/*Offset 0x00 ro *\/$/;"	m	struct:_PCIE_SHAPI_HREGS
shapiVersion	linux-software/driver/common.h	/^  volatile u32 shapiVersion;       \/*Offset 0x00 ro *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
signed	src/hdl/trigger_gen.v	/^	input signed [ADC_DATA_WIDTH-1:0] trig_lvl;$/;"	p
signed	src/hdl/trigger_gen.v	/^	input signed [ADC_DATA_WIDTH:0] adc_channel_mean;$/;"	p
signed	src/hdl/trigger_gen.v	/^	reg signed [ADC_DATA_WIDTH:0] adc_mean_a, adc_mean_b, adc_mean_c, adc_mean_d ;$/;"	r
signed	src/hdl/trigger_gen.v	/^	reg signed [ADC_DATA_WIDTH:0] trig_lvl_ext; $/;"	r
signed	src/hdl/trigger_gen.v	/^     reg signed [ADC_DATA_WIDTH:0] adc_ext_1st; $/;"	r
signed	src/hdl/trigger_gen.v	/^     reg signed [ADC_DATA_WIDTH:0] adc_ext_2nd; $/;"	r
signed	src/hdl/trigger_gen.v	/^    reg signed [ADC_DATA_WIDTH:0] trig_lvl_ext; $/;"	r
signed	src/hdl/trigger_gen.v	/^    wire  signed [15:0]  trig_level_a = trig_level_arr[15:0]; $/;"	n
signed	src/hdl/trigger_gen.v	/^    wire  signed [15:0]  trig_level_b = trig_level_arr[31:16]; $/;"	n
signed	src/hdl/trigger_gen.v	/^    wire  signed [15:0]  trig_level_c = trig_level_arr[47:32];         $/;"	n
signed	src/hdl/trigger_gen.v	/^function signed [ADC_DATA_WIDTH:0] adc_channel_mean_f;  \/\/ 17 bit for sum headroom$/;"	f
slot_clk	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     slot_clk = "TRUE",$/;"	c
sof_mid	src/hdl/pcie/PIO_RX_ENGINE.v	/^      wire               sof_mid = m_axis_rx_tuser[13] && sof_present;$/;"	n
sof_present	src/hdl/pcie/PIO_RX_ENGINE.v	/^      wire               sof_present = m_axis_rx_tuser[14];$/;"	n
sof_right	src/hdl/pcie/PIO_RX_ENGINE.v	/^      wire               sof_right = !m_axis_rx_tuser[13] && sof_present;$/;"	n
sop	src/hdl/pcie/PIO_RX_ENGINE.v	/^      wire               sop;                   \/\/ Start of packet$/;"	n
spi_csn	src/hdl/system_top.v	/^  wire    [ 7:0]  spi_csn;$/;"	n
spi_csn_0	src/hdl/system_top.v	/^  output                  spi_csn_0,$/;"	p
spi_miso	src/hdl/system_top.v	/^  wire            spi_miso;$/;"	n
spi_mosi	src/hdl/system_top.v	/^  wire            spi_mosi;$/;"	n
spi_sdio	src/hdl/system_top.v	/^  inout                   spi_sdio,$/;"	p
src_clk	src/ip/pcie_7x_0_sim_netlist.v	/^  input src_clk;$/;"	p
src_in	src/ip/pcie_7x_0_sim_netlist.v	/^  input src_in;$/;"	p
src_in	src/ip/pcie_7x_0_sim_netlist.v	/^  output src_in;$/;"	p
src_in	src/ip/pcie_7x_0_sim_netlist.v	/^  wire src_in;$/;"	n
start_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output start_reg1_reg;$/;"	p
start_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire start_reg1_reg;$/;"	n
start_reg1_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output start_reg1_reg_0;$/;"	p
start_reg1_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire start_reg1_reg_0;$/;"	n
start_reg1_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output start_reg1_reg_1;$/;"	p
start_reg1_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire start_reg1_reg_1;$/;"	n
startup_cfgclk	src/ip/pcie_7x_0_sim_netlist.v	/^  output startup_cfgclk;$/;"	p
startup_cfgclk	src/ip/source/pcie_7x_0_core_top.v	/^  output           startup_cfgclk,     \/\/ 1-bit output: Configuration main clock output$/;"	p
startup_cfgmclk	src/ip/pcie_7x_0_sim_netlist.v	/^  output startup_cfgmclk;$/;"	p
startup_clk	src/ip/pcie_7x_0_sim_netlist.v	/^  input startup_clk;$/;"	p
startup_clk	src/ip/source/pcie_7x_0_core_top.v	/^  input            startup_clk,        \/\/ 1-bit input: User start-up clock input$/;"	p
startup_eos	src/ip/pcie_7x_0_sim_netlist.v	/^  output startup_eos;$/;"	p
startup_eos	src/ip/source/pcie_7x_0_core_top.v	/^  output           startup_eos,        \/\/ 1-bit output: Active high output signal indicating the End Of Startup$/;"	p
startup_eos_in	src/ip/pcie_7x_0_sim_netlist.v	/^  input startup_eos_in;$/;"	p
startup_gsr	src/ip/pcie_7x_0_sim_netlist.v	/^  input startup_gsr;$/;"	p
startup_gts	src/ip/pcie_7x_0_sim_netlist.v	/^  input startup_gts;$/;"	p
startup_gts	src/ip/source/pcie_7x_0_core_top.v	/^  input            startup_gts,        \/\/ 1-bit input: Global 3-state input (GTS cannot be used for the port name)$/;"	p
startup_keyclearb	src/ip/pcie_7x_0_sim_netlist.v	/^  input startup_keyclearb;$/;"	p
startup_pack	src/ip/pcie_7x_0_sim_netlist.v	/^  input startup_pack;$/;"	p
startup_pack	src/ip/source/pcie_7x_0_core_top.v	/^  input            startup_pack,       \/\/ 1-bit input: PROGRAM acknowledge input$/;"	p
startup_preq	src/ip/pcie_7x_0_sim_netlist.v	/^  output startup_preq;$/;"	p
startup_usrcclko	src/ip/pcie_7x_0_sim_netlist.v	/^  input startup_usrcclko;$/;"	p
startup_usrcclkts	src/ip/pcie_7x_0_sim_netlist.v	/^  input startup_usrcclkts;$/;"	p
startup_usrcclkts	src/ip/source/pcie_7x_0_core_top.v	/^  input            startup_usrcclkts,  \/\/ 1-bit input: User CCLK 3-state enable input$/;"	p
startup_usrdoneo	src/ip/pcie_7x_0_sim_netlist.v	/^  input startup_usrdoneo;$/;"	p
startup_usrdonets	src/ip/pcie_7x_0_sim_netlist.v	/^  input startup_usrdonets;$/;"	p
startup_usrdonets	src/ip/source/pcie_7x_0_core_top.v	/^  input            startup_usrdonets,  \/\/ 1-bit input: User DONE 3-state enable output $/;"	p
statFlds	linux-software/driver/common.h	/^    STATUS_FLDS statFlds;$/;"	m	union:_STATUS_REG::__anon1
state	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^            reg         [3:0]            state;$/;"	r
state	src/hdl/pcie/PIO_RX_ENGINE.v	/^  reg [7:0]          state;$/;"	r
state	src/hdl/pcie/PIO_TX_ENGINE.v	/^      reg         [1:0]            state;$/;"	r
state	src/hdl/trigger_gen.v	/^    reg [2:0] state = IDLE;$/;"	r
state_ascii	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  reg  [8*20:1] state_ascii;$/;"	r
state_ascii	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg  [8*20:1] state_ascii;$/;"	r
state_ascii	src/hdl/pcie/PIO_RX_ENGINE.v	/^  reg  [8*20:1] state_ascii;$/;"	r
state_eios_det	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [4:0]state_eios_det;$/;"	n
state_eios_det	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  wire   [4:0]        state_eios_det;$/;"	n
status_reg	src/hdl/pcie/PIO_EP.v	/^    wire [31:0] status_reg,  control_reg_i, dma_ha_ch0; \/\/ From Pcie regs$/;"	n
status_reg	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    input  		[31:0]  status_reg;$/;"	p
status_reg	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    status_reg,     \/\/ I$/;"	c
straddle_sof	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^wire                  straddle_sof;$/;"	n
subsys_ven_id	src/ip/source/pcie_7x_0_pcie2_top.v	/^parameter     subsys_ven_id = "10EE",$/;"	c
symbol_after_eios	src/ip/pcie_7x_0_sim_netlist.v	/^  wire symbol_after_eios;$/;"	n
symbol_after_eios	src/ip/source/pcie_7x_0_gt_rx_valid_filter_7x.v	/^  wire                symbol_after_eios;$/;"	n
sync_fsm_rx	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*7)-1:0] sync_fsm_rx;$/;"	n
sync_fsm_tx	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [(PCIE_LANE*6)-1:0] sync_fsm_tx;$/;"	n
sync_rxddien	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_rxddien;$/;"	n
sync_rxdlybypass	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_rxdlybypass;$/;"	n
sync_rxdlyen	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_rxdlyen;$/;"	n
sync_rxdlysreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_rxdlysreset;$/;"	n
sync_rxphalign	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_rxphalign;$/;"	n
sync_rxphalignen	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_rxphalignen;$/;"	n
sync_rxsync_done	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_rxsync_done; $/;"	n
sync_rxsync_donem	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_rxsync_donem;      $/;"	n
sync_txdlybypass	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_txdlybypass; $/;"	n
sync_txdlyen	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_txdlyen;      $/;"	n
sync_txdlyen_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input sync_txdlyen_0;$/;"	p
sync_txdlyen_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output sync_txdlyen_0;$/;"	p
sync_txdlyen_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire sync_txdlyen_0;$/;"	n
sync_txdlysreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_txdlysreset;   $/;"	n
sync_txphalign	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_txphalign;    $/;"	n
sync_txphalignen	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_txphalignen; $/;"	n
sync_txphdlyreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_txphdlyreset;$/;"	n
sync_txphinit	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_txphinit;   $/;"	n
sync_txsync_done	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     sync_txsync_done;$/;"	n
sys_clk	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        sys_clk;$/;"	n
sys_clk	src/ip/pcie_7x_0_sim_netlist.v	/^  input sys_clk;$/;"	p
sys_clk	src/ip/pcie_7x_0_sim_netlist.v	/^  wire sys_clk;$/;"	n
sys_clk	src/ip/pcie_7x_0_stub.v	/^  input sys_clk;$/;"	p
sys_clk_n	src/hdl/system_top.v	/^  input                   sys_clk_n,$/;"	p
sys_clk_p	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  input                                       sys_clk_p,$/;"	p
sys_or_hot_rst	src/ip/pcie_7x_0_sim_netlist.v	/^  wire sys_or_hot_rst;$/;"	n
sys_or_hot_rst	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 sys_or_hot_rst;$/;"	n
sys_reset_n_d	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                 sys_reset_n_d;$/;"	n
sys_rst	src/hdl/system_top.v	/^  input                   sys_rst,$/;"	p
sys_rst_n	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                       sys_rst_n$/;"	p
sys_rst_n	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  input                                       sys_rst_n,$/;"	p
sys_rst_n	src/ip/pcie_7x_0_sim_netlist.v	/^  input sys_rst_n;$/;"	p
sys_rst_n	src/ip/pcie_7x_0_sim_netlist.v	/^  output sys_rst_n;$/;"	p
sys_rst_n	src/ip/pcie_7x_0_sim_netlist.v	/^  wire sys_rst_n;$/;"	n
sys_rst_n	src/ip/pcie_7x_0_stub.v	/^  input sys_rst_n;$/;"	p
sys_rst_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input sys_rst_n_0;$/;"	p
sys_rst_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire sys_rst_n_0;$/;"	n
sys_rst_n_c	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        sys_rst_n_c;$/;"	n
sysclksel	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg         [ 1:0]  sysclksel  = (PCIE_PLL_SEL == "QPLL") ? 2'd1 : 2'd0;  $/;"	r
system_top	src/hdl/system_top.v	/^module system_top ($/;"	m
tbuf_av_d	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [5:0]tbuf_av_d;$/;"	n
tbuf_av_d	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg  [5:0] tbuf_av_d;$/;"	r
tbuf_av_gap_exit	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       tbuf_av_gap_exit;$/;"	n
tbuf_av_gap_thrtl	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tbuf_av_gap_thrtl;$/;"	n
tbuf_av_gap_thrtl	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        tbuf_av_gap_thrtl;$/;"	r
tbuf_av_gap_thrtl_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tbuf_av_gap_thrtl_i_1_n_0;$/;"	n
tbuf_av_gap_trig	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tbuf_av_gap_trig;$/;"	n
tbuf_av_gap_trig	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       tbuf_av_gap_trig;$/;"	n
tbuf_av_min_thrtl	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tbuf_av_min_thrtl;$/;"	n
tbuf_av_min_thrtl	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        tbuf_av_min_thrtl;$/;"	r
tbuf_av_min_trig	src/ip/pcie_7x_0_sim_netlist.v	/^  input tbuf_av_min_trig;$/;"	p
tbuf_av_min_trig	src/ip/pcie_7x_0_sim_netlist.v	/^  output tbuf_av_min_trig;$/;"	p
tbuf_av_min_trig	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tbuf_av_min_trig;$/;"	n
tbuf_av_min_trig	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       tbuf_av_min_trig;$/;"	n
tbuf_gap_cnt	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg  [2:0] tbuf_gap_cnt;$/;"	r
tcfg_gnt_log	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        tcfg_gnt_log;$/;"	r
tcfg_gnt_pending	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tcfg_gnt_pending;$/;"	n
tcfg_gnt_pending	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        tcfg_gnt_pending;$/;"	r
tcfg_gnt_pending_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tcfg_gnt_pending_i_1_n_0;$/;"	n
tcfg_gnt_pipe	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^    reg tcfg_gnt_pipe [TCFG_GNT_PIPE_STAGES:0];$/;"	r
tcfg_req_cnt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]tcfg_req_cnt;$/;"	n
tcfg_req_cnt	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg  [1:0] tcfg_req_cnt;$/;"	r
tcfg_req_exit	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       tcfg_req_exit;$/;"	n
tcfg_req_thrtl	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tcfg_req_thrtl;$/;"	n
tcfg_req_thrtl	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        tcfg_req_thrtl;$/;"	r
tcfg_req_thrtl_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tcfg_req_thrtl_i_1_n_0;$/;"	n
tcfg_req_trig	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       tcfg_req_trig;$/;"	n
tdata_prev	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^    reg  [C_DATA_WIDTH-1:0] tdata_prev;$/;"	r
time_interval_us	linux-software/test/atca-v2-pcie-lib.c	/^unsigned long int time_interval_us(struct timeval *tstart,$/;"	f
tkeep	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^wire   [KEEP_WIDTH-1:0] tkeep;$/;"	n
tkeep_prev	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^wire   [KEEP_WIDTH-1:0] tkeep_prev;$/;"	n
tkeep_prev	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^    reg    [KEEP_WIDTH-1:0] tkeep_prev;$/;"	r
tlast_prev	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^    reg                     tlast_prev;$/;"	r
tlp_req	src/hdl/pcie/pci_dma_engine.v	/^    output  tlp_req,       \/\/to TX-DMA-engine - Start TLP request$/;"	p
tlp_type	src/hdl/pcie/PIO_RX_ENGINE.v	/^  reg [7:0]          tlp_type;$/;"	r
total	linux-software/driver/common.h	/^  int total;$/;"	m	struct:_READ_BUF
tready_thrtl	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^wire tready_thrtl;$/;"	n
tready_thrtl0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tready_thrtl0;$/;"	n
tready_thrtl_i_10_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tready_thrtl_i_10_n_0;$/;"	n
tready_thrtl_i_11_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tready_thrtl_i_11_n_0;$/;"	n
tready_thrtl_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tready_thrtl_i_2_n_0;$/;"	n
tready_thrtl_i_5_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tready_thrtl_i_5_n_0;$/;"	n
tready_thrtl_i_6_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tready_thrtl_i_6_n_0;$/;"	n
tready_thrtl_i_7_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tready_thrtl_i_7_n_0;$/;"	n
tready_thrtl_i_9_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tready_thrtl_i_9_n_0;$/;"	n
tready_thrtl_mux	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        tready_thrtl_mux;$/;"	r
tready_thrtl_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input tready_thrtl_reg;$/;"	p
tready_thrtl_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output tready_thrtl_reg;$/;"	p
tready_thrtl_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tready_thrtl_reg;$/;"	n
trglevel	linux-software/include/esther-trigger.h	/^  int16_t trglevel[ADC_CHANNELS];$/;"	m	struct:esther_trig_config
trigConfig	linux-software/driver/common.h	/^  volatile u32 trigConfig[4];      \/* Offset 0xC0 rw *\/$/;"	m	struct:_SHAPI_MOD_DMA_HREGS
trig_enable_i	src/hdl/system_top.v	/^  wire  trigger0_i, trigger1_i, trig_enable_i;$/;"	n
trig_level_arr	src/hdl/trigger_gen.v	/^    input  [47:0] trig_level_arr, \/\/ 3 trigger levels$/;"	p
trigger0	src/hdl/trigger_gen.v	/^    output trigger0,$/;"	p
trigger0_i	src/hdl/system_top.v	/^  wire  trigger0_i, trigger1_i, trig_enable_i;$/;"	n
trigger0_r	src/hdl/trigger_gen.v	/^	reg  trigger0_r;$/;"	r
trigger1_i	src/hdl/system_top.v	/^  wire  trigger0_i, trigger1_i, trig_enable_i;$/;"	n
trigger1_r	src/hdl/trigger_gen.v	/^	reg  trigger1_r = 0;$/;"	r
trigger_falling_eval_f	src/hdl/trigger_gen.v	/^function  trigger_falling_eval_f;$/;"	f
trigger_gen	src/hdl/trigger_gen.v	/^module trigger_gen #($/;"	m
trigger_level	src/hdl/pcie/PIO_EP.v	/^  output 		[63:0]  trigger_level,$/;"	p
trigger_level	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    output 	    [63:0]  trigger_level;  \/\/ Four channels * 16 bit$/;"	p
trigger_level	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    trigger_level,  \/\/ O$/;"	c
trigger_level	src/hdl/pcie/pcie_app_7x.v	/^   output 		[63:0]  trigger_level,   $/;"	p
trigger_level	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  output 		[63:0]  trigger_level,$/;"	p
trigger_level_cdc	src/hdl/system_top.v	/^  wire [47:0] trigger_level_cdc;$/;"	n
trigger_level_i	src/hdl/system_top.v	/^  wire [63:0] trigger_level_i;$/;"	n
trigger_level_r	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg   [63:0]     trigger_level_r;$/;"	r
trigger_rising_eval_f	src/hdl/trigger_gen.v	/^function  trigger_rising_eval_f;$/;"	f
trigger_status	src/hdl/pcie/PIO_EP.v	/^  input  		[23:0] trigger_status,$/;"	p
trigger_status	src/hdl/pcie/pcie_app_7x.v	/^   input  		[23:0] trigger_status,$/;"	p
trigger_status	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  input  		[23:0] trigger_status,$/;"	p
trigger_status_i	src/hdl/system_top.v	/^  wire [23:0] trigger_status_i = {pulse_delay_i, 6'h0, trigger1_i, trigger0_i};$/;"	n
trn_in_packet	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_in_packet;$/;"	p
trn_in_packet	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_in_packet;$/;"	p
trn_in_packet	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_in_packet;$/;"	n
trn_in_packet	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg                     trn_in_packet;$/;"	r
trn_in_packet	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^reg                     trn_in_packet;$/;"	r
trn_in_packet_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_in_packet_i_1__0_n_0;$/;"	n
trn_in_packet_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_in_packet_reg;$/;"	p
trn_in_packet_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_in_packet_reg;$/;"	p
trn_in_packet_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_in_packet_reg;$/;"	n
trn_in_packet_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_in_packet_reg_0;$/;"	p
trn_in_packet_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_in_packet_reg_0;$/;"	n
trn_lnk_up	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_lnk_up;$/;"	p
trn_lnk_up	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_lnk_up;$/;"	n
trn_lnk_up	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  input                         trn_lnk_up,          \/\/ PCIe link up$/;"	p
trn_lnk_up	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input                     trn_lnk_up,              \/\/ PCIe link up$/;"	p
trn_lnk_up	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 trn_lnk_up;$/;"	n
trn_pending	src/hdl/pcie/PIO_TO_CTRL.v	/^  reg                 trn_pending;$/;"	r
trn_rbar_hit	src/ip/pcie_7x_0_sim_netlist.v	/^  input [6:0]trn_rbar_hit;$/;"	p
trn_rbar_hit	src/ip/pcie_7x_0_sim_netlist.v	/^  output [6:0]trn_rbar_hit;$/;"	p
trn_rbar_hit	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [6:0]trn_rbar_hit;$/;"	n
trn_rbar_hit	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  input               [6:0] trn_rbar_hit,            \/\/ RX BAR hit$/;"	p
trn_rbar_hit	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [7:0]               trn_rbar_hit;$/;"	n
trn_rbar_hit_prev	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [6:0]trn_rbar_hit_prev;$/;"	n
trn_rbar_hit_prev	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg               [6:0] trn_rbar_hit_prev;$/;"	r
trn_rd	src/ip/pcie_7x_0_sim_netlist.v	/^  input [63:0]trn_rd;$/;"	p
trn_rd	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [127:64]trn_rd;$/;"	n
trn_rd	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [63:0]trn_rd;$/;"	n
trn_rd	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  input  [C_DATA_WIDTH-1:0] trn_rd,                  \/\/ RX data from block$/;"	p
trn_rd	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input      [C_DATA_WIDTH-1:0] trn_rd,              \/\/ RX data from block$/;"	p
trn_rd	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [127:0]  trn_rd;$/;"	n
trn_rd_DW_swapped	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^wire [C_DATA_WIDTH-1:0] trn_rd_DW_swapped;$/;"	n
trn_rd_prev	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [63:0]trn_rd_prev;$/;"	n
trn_rd_prev	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg  [C_DATA_WIDTH-1:0] trn_rd_prev;$/;"	r
trn_rdllp_data	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input              [31:0] trn_rdllp_data,          \/\/ RX DLLP data$/;"	p
trn_rdllp_src_rdy	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     trn_rdllp_src_rdy,       \/\/ RX DLLP source ready$/;"	p
trn_rdllp_src_rdy	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input                     trn_rdllp_src_rdy,       \/\/ RX DLLP source ready$/;"	p
trn_rdllp_src_rdy_d	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        trn_rdllp_src_rdy_d;$/;"	r
trn_rdst_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_rdst_rdy;$/;"	p
trn_rdst_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rdst_rdy;$/;"	n
trn_rdst_rdy	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  output                    trn_rdst_rdy,            \/\/ RX destination ready$/;"	p
trn_rdst_rdy	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_rdst_rdy;$/;"	n
trn_rdst_rdy_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_rdst_rdy_reg;$/;"	p
trn_rdst_rdy_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_rdst_rdy_reg;$/;"	p
trn_rdst_rdy_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rdst_rdy_reg;$/;"	n
trn_rdst_rdy_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_rdst_rdy_reg_0;$/;"	p
trn_rdst_rdy_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rdst_rdy_reg_0;$/;"	n
trn_rdst_rdy_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_rdst_rdy_reg_1;$/;"	p
trn_rdst_rdy_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rdst_rdy_reg_1;$/;"	n
trn_rdst_rdy_reg_2	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_rdst_rdy_reg_2;$/;"	p
trn_rdst_rdy_reg_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rdst_rdy_reg_2;$/;"	n
trn_recrc_err	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_recrc_err;$/;"	p
trn_recrc_err	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_recrc_err;$/;"	p
trn_recrc_err	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_recrc_err;$/;"	n
trn_recrc_err	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                         trn_recrc_err,       \/\/ RX ECRC error$/;"	p
trn_recrc_err	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     trn_recrc_err,           \/\/ RX ECRC error$/;"	p
trn_recrc_err	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_recrc_err;$/;"	n
trn_recrc_err_prev	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_recrc_err_prev;$/;"	n
trn_recrc_err_prev	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg                     trn_recrc_err_prev;$/;"	r
trn_reof	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_reof;$/;"	p
trn_reof	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_reof;$/;"	p
trn_reof	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_reof;$/;"	n
trn_reof	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  input                     trn_reof,                \/\/ RX end of packet$/;"	p
trn_reof	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                         trn_reof,            \/\/ RX end of packet$/;"	p
trn_reof	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_reof;$/;"	n
trn_reof_prev	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_reof_prev;$/;"	n
trn_reof_prev	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg                     trn_reof_prev;$/;"	r
trn_reof_prev_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_reof_prev_reg;$/;"	p
trn_reof_prev_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_reof_prev_reg;$/;"	n
trn_reof_prev_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_reof_prev_reg_0;$/;"	p
trn_reof_prev_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_reof_prev_reg_0;$/;"	n
trn_rerrfwd	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_rerrfwd;$/;"	p
trn_rerrfwd	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_rerrfwd;$/;"	p
trn_rerrfwd	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rerrfwd;$/;"	n
trn_rerrfwd	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                         trn_rerrfwd,         \/\/ RX error forward$/;"	p
trn_rerrfwd	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     trn_rerrfwd,             \/\/ RX error forward$/;"	p
trn_rerrfwd	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_rerrfwd;$/;"	n
trn_rerrfwd_prev	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rerrfwd_prev;$/;"	n
trn_rerrfwd_prev	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg                     trn_rerrfwd_prev;$/;"	r
trn_rrem	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]trn_rrem;$/;"	p
trn_rrem	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]trn_rrem;$/;"	n
trn_rrem	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:1]trn_rrem;$/;"	n
trn_rrem	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  input     [REM_WIDTH-1:0] trn_rrem,                \/\/ RX remainder$/;"	p
trn_rrem	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [1:0]     trn_rrem;$/;"	n
trn_rrem_prev	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rrem_prev;$/;"	n
trn_rrem_prev	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg     [REM_WIDTH-1:0] trn_rrem_prev;$/;"	r
trn_rsof	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_rsof;$/;"	p
trn_rsof	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_rsof;$/;"	p
trn_rsof	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rsof;$/;"	n
trn_rsof	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     trn_rsof,                \/\/ RX start of packet$/;"	p
trn_rsof	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_rsof;$/;"	n
trn_rsof_prev	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rsof_prev;$/;"	n
trn_rsof_prev	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg                     trn_rsof_prev;$/;"	r
trn_rsrc_dsc	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_rsrc_dsc;$/;"	p
trn_rsrc_dsc	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_rsrc_dsc;$/;"	p
trn_rsrc_dsc	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rsrc_dsc;$/;"	n
trn_rsrc_dsc	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                         trn_rsrc_dsc,        \/\/ RX source discontinue$/;"	p
trn_rsrc_dsc	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     trn_rsrc_dsc,            \/\/ RX source discontinue$/;"	p
trn_rsrc_dsc	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_rsrc_dsc;$/;"	n
trn_rsrc_dsc_d	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rsrc_dsc_d;$/;"	n
trn_rsrc_dsc_d	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg                     trn_rsrc_dsc_d;$/;"	r
trn_rsrc_dsc_prev	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rsrc_dsc_prev;$/;"	n
trn_rsrc_dsc_prev	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg                     trn_rsrc_dsc_prev;$/;"	r
trn_rsrc_dsc_prev0	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_rsrc_dsc_prev0;$/;"	p
trn_rsrc_dsc_prev0	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_rsrc_dsc_prev0;$/;"	p
trn_rsrc_dsc_prev0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rsrc_dsc_prev0;$/;"	n
trn_rsrc_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_rsrc_rdy;$/;"	p
trn_rsrc_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_rsrc_rdy;$/;"	p
trn_rsrc_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rsrc_rdy;$/;"	n
trn_rsrc_rdy	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     trn_rsrc_rdy,            \/\/ RX source ready$/;"	p
trn_rsrc_rdy	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_rsrc_rdy;$/;"	n
trn_rsrc_rdy_prev	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_rsrc_rdy_prev;$/;"	n
trn_rsrc_rdy_prev	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^reg                     trn_rsrc_rdy_prev;$/;"	r
trn_tbuf_av	src/ip/pcie_7x_0_sim_netlist.v	/^  input [5:0]trn_tbuf_av;$/;"	p
trn_tbuf_av	src/ip/pcie_7x_0_sim_netlist.v	/^  output [5:0]trn_tbuf_av;$/;"	p
trn_tbuf_av	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [5:0]trn_tbuf_av;$/;"	n
trn_tbuf_av	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input               [5:0] trn_tbuf_av,             \/\/ TX buffers available$/;"	p
trn_tcfg_gnt	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_tcfg_gnt;$/;"	p
trn_tcfg_gnt	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_tcfg_gnt;$/;"	p
trn_tcfg_gnt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_tcfg_gnt;$/;"	n
trn_tcfg_gnt	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output                    trn_tcfg_gnt,            \/\/ RX config grant$/;"	p
trn_tcfg_gnt	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  output                    trn_tcfg_gnt,            \/\/ RX config grant$/;"	p
trn_tcfg_gnt	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_tcfg_gnt;$/;"	n
trn_tcfg_req	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_tcfg_req;$/;"	p
trn_tcfg_req	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_tcfg_req;$/;"	p
trn_tcfg_req	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_tcfg_req;$/;"	n
trn_tcfg_req	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input                     trn_tcfg_req,            \/\/ TX config request$/;"	p
trn_tcfg_req_d	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_tcfg_req_d;$/;"	n
trn_tcfg_req_d	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        trn_tcfg_req_d;$/;"	r
trn_td	src/ip/pcie_7x_0_sim_netlist.v	/^  input [63:0]trn_td;$/;"	p
trn_td	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [63:0]trn_td;$/;"	n
trn_td	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output [C_DATA_WIDTH-1:0] trn_td,                  \/\/ TX data from block$/;"	p
trn_td	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  output [C_DATA_WIDTH-1:0] trn_td,                  \/\/ TX data from block$/;"	p
trn_td	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  output     [C_DATA_WIDTH-1:0] trn_td,              \/\/ TX data from block$/;"	p
trn_td	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [C_DATA_WIDTH-1:0]  trn_td;$/;"	n
trn_tdst_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_tdst_rdy;$/;"	p
trn_tdst_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_tdst_rdy;$/;"	p
trn_tdst_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_tdst_rdy;$/;"	n
trn_tdst_rdy	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     trn_tdst_rdy,            \/\/ TX destination ready$/;"	p
trn_tdst_rdy	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input                     trn_tdst_rdy,            \/\/ TX destination ready$/;"	p
trn_tdst_rdy	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  input                         trn_tdst_rdy,        \/\/ TX destination ready$/;"	p
trn_tdst_rdy	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_tdst_rdy;$/;"	n
trn_tdst_rdy_bus	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire [3:0]        trn_tdst_rdy_bus;$/;"	n
trn_tdst_rdy_d	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_tdst_rdy_d;$/;"	n
trn_tdst_rdy_d	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^reg        trn_tdst_rdy_d;$/;"	r
trn_tecrc_gen	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_tecrc_gen;$/;"	n
trn_tecrc_gen	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output                    trn_tecrc_gen,           \/\/ TX ECRC generate$/;"	p
trn_tecrc_gen	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  output                    trn_tecrc_gen,           \/\/ TX ECRC generate$/;"	p
trn_tecrc_gen	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_tecrc_gen;$/;"	n
trn_teof	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_teof;$/;"	p
trn_teof	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_teof;$/;"	p
trn_teof	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_teof;$/;"	n
trn_teof	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output                    trn_teof,                \/\/ TX end of packet$/;"	p
trn_teof	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  output                    trn_teof,                \/\/ TX end of packet$/;"	p
trn_teof	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  output                        trn_teof,            \/\/ TX end of packet$/;"	p
trn_teof	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_teof;$/;"	n
trn_terrfwd	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_terrfwd;$/;"	n
trn_terrfwd	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_terrfwd;$/;"	n
trn_trem	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]trn_trem;$/;"	p
trn_trem	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]trn_trem;$/;"	p
trn_trem	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]trn_trem;$/;"	n
trn_trem	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_trem;$/;"	n
trn_trem	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output    [REM_WIDTH-1:0] trn_trem,                \/\/ TX remainder$/;"	p
trn_trem	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  output    [REM_WIDTH-1:0] trn_trem,                \/\/ TX remainder$/;"	p
trn_trem	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  output        [REM_WIDTH-1:0] trn_trem,            \/\/ TX remainder$/;"	p
trn_trem	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire [REM_WIDTH-1:0]     trn_trem;$/;"	n
trn_tsof	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_tsof;$/;"	p
trn_tsof	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_tsof;$/;"	p
trn_tsof	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_tsof;$/;"	n
trn_tsof	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_tsof;$/;"	n
trn_tsrc_dsc	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_tsrc_dsc;$/;"	n
trn_tsrc_dsc	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_tsrc_dsc;$/;"	n
trn_tsrc_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  input trn_tsrc_rdy;$/;"	p
trn_tsrc_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  output trn_tsrc_rdy;$/;"	p
trn_tsrc_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_tsrc_rdy;$/;"	n
trn_tsrc_rdy	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_tsrc_rdy;$/;"	n
trn_tstr	src/ip/pcie_7x_0_sim_netlist.v	/^  wire trn_tstr;$/;"	n
trn_tstr	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  output                    trn_tstr,                \/\/ TX streaming enable$/;"	p
trn_tstr	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  output                    trn_tstr,                \/\/ TX streaming enable$/;"	p
trn_tstr	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  output                        trn_tstr,            \/\/ TX streaming enable$/;"	p
trn_tstr	src/ip/source/pcie_7x_0_pcie_top.v	/^  wire                     trn_tstr;$/;"	n
tuser_prev	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^    reg               [3:0] tuser_prev;$/;"	r
tvalid_prev	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^    reg                     tvalid_prev;$/;"	r
tx_buf_av	src/hdl/pcie/PIO_EP.v	/^  input  [5:0]                  tx_buf_av,$/;"	p
tx_buf_av	src/hdl/pcie/pcie_7x_0_support.v	/^  output  [5:0]                              tx_buf_av,$/;"	p
tx_buf_av	src/hdl/pcie/pcie_app_7x.v	/^   input  [5:0]                  tx_buf_av,$/;"	p
tx_buf_av	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire  [5:0]                                 tx_buf_av;$/;"	n
tx_buf_av	src/ip/pcie_7x_0_sim_netlist.v	/^  output [5:0]tx_buf_av;$/;"	p
tx_buf_av	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [5:0]tx_buf_av;$/;"	n
tx_buf_av	src/ip/pcie_7x_0_stub.v	/^  output [5:0]tx_buf_av;$/;"	p
tx_buf_av	src/ip/source/pcie_7x_0_core_top.v	/^  output  [5:0]                              tx_buf_av,$/;"	p
tx_buf_av	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output  [5:0]                              tx_buf_av,$/;"	p
tx_cfg_gnt	src/hdl/pcie/pcie_7x_0_support.v	/^  input                                      tx_cfg_gnt,$/;"	p
tx_cfg_gnt	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        tx_cfg_gnt;$/;"	n
tx_cfg_gnt	src/ip/pcie_7x_0_sim_netlist.v	/^  input tx_cfg_gnt;$/;"	p
tx_cfg_gnt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tx_cfg_gnt;$/;"	n
tx_cfg_gnt	src/ip/pcie_7x_0_stub.v	/^  input tx_cfg_gnt;$/;"	p
tx_cfg_gnt	src/ip/source/pcie_7x_0_pcie_top.v	/^  input                                      tx_cfg_gnt,$/;"	p
tx_cfg_req	src/ip/pcie_7x_0_sim_netlist.v	/^  output tx_cfg_req;$/;"	p
tx_cfg_req	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tx_cfg_req;$/;"	n
tx_cfg_req	src/ip/pcie_7x_0_stub.v	/^  output tx_cfg_req;$/;"	p
tx_cfg_req	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     tx_cfg_req,$/;"	p
tx_cfg_req	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     tx_cfg_req,$/;"	p
tx_ecrc_pause	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       tx_ecrc_pause;$/;"	n
tx_ecrc_pkt	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^    wire        tx_ecrc_pkt;$/;"	n
tx_err_drop	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     tx_err_drop,$/;"	p
tx_err_drop	src/ip/pcie_7x_0_sim_netlist.v	/^  output tx_err_drop;$/;"	p
tx_err_drop	src/ip/pcie_7x_0_sim_netlist.v	/^  wire tx_err_drop;$/;"	n
tx_err_drop	src/ip/pcie_7x_0_stub.v	/^  output tx_err_drop;$/;"	p
tx_err_drop	src/ip/source/pcie_7x_0_pcie_top.v	/^  output                                     tx_err_drop,$/;"	p
tx_src_dsc	src/hdl/pcie/PIO.v	/^  output                        tx_src_dsc,$/;"	p
tx_src_dsc	src/hdl/pcie/PIO_DMA_TX_ENGINE.v	/^    output                          tx_src_dsc,$/;"	p
tx_src_dsc	src/hdl/pcie/PIO_TX_ENGINE.v	/^  output                          tx_src_dsc,$/;"	p
txcompliance_reg2_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input txcompliance_reg2_reg;$/;"	p
txcompliance_reg2_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txcompliance_reg2_reg;$/;"	n
txcompliance_reg2_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input txcompliance_reg2_reg_0;$/;"	p
txcompliance_reg2_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txcompliance_reg2_reg_0;$/;"	n
txcompliance_reg2_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  input txcompliance_reg2_reg_1;$/;"	p
txcompliance_reg2_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txcompliance_reg2_reg_1;$/;"	n
txdata_wait_cnt	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    reg         [ 3:0]  txdata_wait_cnt = 4'd0;$/;"	r
txdata_wait_cnt	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg         [ 3:0]  txdata_wait_cnt = 4'd0;$/;"	r
txdata_wait_cnt_reg__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]txdata_wait_cnt_reg__0;$/;"	n
txdata_wait_cnt_reg__0__0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]txdata_wait_cnt_reg__0__0;$/;"	n
txdlyen	src/ip/source/pcie_7x_0_pipe_sync.v	/^    reg                 txdlyen     = 1'd0;$/;"	r
txdlysresetdone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     txdlysresetdone;$/;"	n
txdlysresetdone_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txdlysresetdone_3;$/;"	n
txelecidle_reg2_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input txelecidle_reg2_reg;$/;"	p
txelecidle_reg2_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txelecidle_reg2_reg;$/;"	n
txelecidle_reg2_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  input txelecidle_reg2_reg_0;$/;"	p
txelecidle_reg2_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txelecidle_reg2_reg_0;$/;"	n
txeq_done	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg                 txeq_done           =  1'd0;$/;"	r
txeq_preset	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txeq_preset;$/;"	n
txeq_preset	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg         [18:0]  txeq_preset          = 19'd0;          $/;"	r
txeq_preset_done	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txeq_preset_done;$/;"	n
txeq_preset_done	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg                 txeq_preset_done     =  1'd0;$/;"	r
txeq_txcoeff	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txeq_txcoeff;$/;"	n
txeq_txcoeff	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg         [18:0]  txeq_txcoeff        = 19'd0;$/;"	r
txeq_txcoeff_cnt	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [1:0]txeq_txcoeff_cnt;$/;"	n
txeq_txcoeff_cnt	src/ip/source/pcie_7x_0_pipe_eq.v	/^    reg         [ 1:0]  txeq_txcoeff_cnt     =  2'd0;$/;"	r
txoutclksel	src/ip/source/pcie_7x_0_gt_wrapper.v	/^    wire        [ 2:0]  txoutclksel;$/;"	n
txphaligndone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     txphaligndone;$/;"	n
txphaligndone_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output txphaligndone_reg1_reg;$/;"	p
txphaligndone_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txphaligndone_reg1_reg;$/;"	n
txphaligndone_reg1_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output txphaligndone_reg1_reg_0;$/;"	p
txphaligndone_reg2_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input txphaligndone_reg2_reg;$/;"	p
txphaligndone_reg2_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txphaligndone_reg2_reg;$/;"	n
txphaligndone_reg3_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  input txphaligndone_reg3_reg;$/;"	p
txphaligndone_reg3_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txphaligndone_reg3_reg;$/;"	n
txphinitdone_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output txphinitdone_reg1_reg;$/;"	p
txphinitdone_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txphinitdone_reg1_reg;$/;"	n
txpmareset	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 txpmareset =  1'd0;$/;"	r
txpmareset_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txpmareset_i_1__0_n_0;$/;"	n
txpmareset_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txpmareset_i_1__1_n_0;$/;"	n
txpmareset_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txpmareset_i_1__2_n_0;$/;"	n
txpmareset_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txpmareset_i_1_n_0;$/;"	n
txpmareset_i_2__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txpmareset_i_2__0_n_0;$/;"	n
txpmareset_i_2__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txpmareset_i_2__1_n_0;$/;"	n
txpmareset_i_2__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txpmareset_i_2__2_n_0;$/;"	n
txpmareset_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txpmareset_i_2_n_0;$/;"	n
txratedone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txratedone;$/;"	n
txratedone	src/ip/source/pcie_7x_0_gtp_pipe_rate.v	/^    reg                 txratedone      = 1'd0;$/;"	r
txratedone	src/ip/source/pcie_7x_0_pipe_rate.v	/^    reg                 txratedone      = 1'd0;$/;"	r
txratedone_i_1__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txratedone_i_1__0_n_0;$/;"	n
txratedone_i_1__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txratedone_i_1__1_n_0;$/;"	n
txratedone_i_1__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txratedone_i_1__2_n_0;$/;"	n
txratedone_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txratedone_i_1_n_0;$/;"	n
txratedone_i_2__0_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txratedone_i_2__0_n_0;$/;"	n
txratedone_i_2__1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txratedone_i_2__1_n_0;$/;"	n
txratedone_i_2__2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txratedone_i_2__2_n_0;$/;"	n
txratedone_i_2_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txratedone_i_2_n_0;$/;"	n
txsync_done	src/ip/source/pcie_7x_0_pipe_sync.v	/^    reg                 txsync_done = 1'd0;$/;"	r
txsyncallin	src/ip/pcie_7x_0_sim_netlist.v	/^  wire txsyncallin;$/;"	n
txsyncallin	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire                            txsyncallin;            \/\/ GTH     $/;"	n
uart_sout	src/hdl/system_top.v	/^  output                  uart_sout,$/;"	p
unused_mim_rx_rdata	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire [3:0]  unused_mim_rx_rdata;$/;"	n
unused_mim_tx_rdata	src/ip/source/pcie_7x_0_pcie_7x.v	/^  wire [2:0]  unused_mim_tx_rdata;$/;"	n
user_active_lane	src/ip/pcie_7x_0_sim_netlist.v	/^  input [0:0]user_active_lane;$/;"	p
user_active_lane	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]user_active_lane;$/;"	p
user_active_lane	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]user_active_lane;$/;"	n
user_active_lane	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]user_active_lane;$/;"	n
user_active_lane	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     user_active_lane;$/;"	n
user_app_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  output user_app_rdy;$/;"	p
user_app_rdy	src/ip/pcie_7x_0_sim_netlist.v	/^  wire user_app_rdy;$/;"	n
user_app_rdy	src/ip/pcie_7x_0_stub.v	/^  output user_app_rdy;$/;"	p
user_app_rdy_req	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 user_app_rdy_req;$/;"	n
user_clk	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        user_clk;$/;"	n
user_clk	src/ip/source/pcie_7x_0_axi_basic_rx_null_gen.v	/^  input                         user_clk,            \/\/ user clock from block$/;"	p
user_clk	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                     user_clk,                \/\/ user clock from block$/;"	p
user_clk	src/ip/source/pcie_7x_0_axi_basic_tx_pipeline.v	/^  input                         user_clk,            \/\/ user clock from block$/;"	p
user_clk	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input                     user_clk,                \/\/ user clock from block$/;"	p
user_clk	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 user_clk;$/;"	n
user_clk	src/ip/source/pcie_7x_0_pcie_top.v	/^  input                       user_clk,$/;"	p
user_clk2	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 user_clk2;$/;"	n
user_clk_i	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  input          user_clk_i,$/;"	p
user_clk_out	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     user_clk_out,$/;"	p
user_clk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output user_clk_out;$/;"	p
user_clk_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire user_clk_out;$/;"	n
user_clk_out	src/ip/pcie_7x_0_stub.v	/^  output user_clk_out;$/;"	p
user_clk_out	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     user_clk_out,$/;"	p
user_clk_out	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     user_clk_out,$/;"	p
user_clk_out	src/ip/source/pcie_7x_0_pcie_top.v	/^  output                                     user_clk_out,$/;"	p
user_eyescanreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire [PCIE_LANE-1:0] user_eyescanreset;$/;"	n
user_lnk_up	src/hdl/pcie/PIO.v	/^  input                         user_lnk_up,$/;"	p
user_lnk_up	src/hdl/pcie/pcie_7x_0_support.v	/^  output                                     user_lnk_up,$/;"	p
user_lnk_up	src/hdl/pcie/pcie_app_7x.v	/^  input                         user_lnk_up,$/;"	p
user_lnk_up	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        user_lnk_up;$/;"	n
user_lnk_up	src/ip/pcie_7x_0_sim_netlist.v	/^  output user_lnk_up;$/;"	p
user_lnk_up	src/ip/pcie_7x_0_sim_netlist.v	/^  wire user_lnk_up;$/;"	n
user_lnk_up	src/ip/pcie_7x_0_stub.v	/^  output user_lnk_up;$/;"	p
user_lnk_up	src/ip/source/pcie_7x_0_core_top.v	/^  output                                     user_lnk_up,$/;"	p
user_lnk_up	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output                                     user_lnk_up,$/;"	p
user_lnk_up	src/ip/source/pcie_7x_0_pcie_top.v	/^  input                                      user_lnk_up,$/;"	p
user_lnk_up_q	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  reg                                         user_lnk_up_q;$/;"	r
user_oobclk	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     user_oobclk;$/;"	n
user_oobclk_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire user_oobclk_0;$/;"	n
user_oobclk_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire user_oobclk_1;$/;"	n
user_oobclk_2	src/ip/pcie_7x_0_sim_netlist.v	/^  wire user_oobclk_2;$/;"	n
user_oobclk_3	src/ip/pcie_7x_0_sim_netlist.v	/^  wire user_oobclk_3;$/;"	n
user_reset	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  wire                                        user_reset;$/;"	n
user_reset_int	src/ip/source/pcie_7x_0_core_top.v	/^  reg user_reset_int;$/;"	r
user_reset_int_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output user_reset_int_reg;$/;"	p
user_reset_int_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire user_reset_int_reg;$/;"	n
user_reset_out	src/ip/pcie_7x_0_sim_netlist.v	/^  output user_reset_out;$/;"	p
user_reset_out	src/ip/pcie_7x_0_sim_netlist.v	/^  wire user_reset_out;$/;"	n
user_reset_out	src/ip/pcie_7x_0_stub.v	/^  output user_reset_out;$/;"	p
user_reset_q	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^  reg                                         user_reset_q;$/;"	r
user_resetdone	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:0]user_resetdone;$/;"	n
user_resetdone	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     user_resetdone \/* synthesis syn_keep=1 *\/;$/;"	n
user_resetovrd	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     user_resetovrd;$/;"	n
user_resetovrd_done	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     user_resetovrd_done;$/;"	n
user_rst	src/ip/source/pcie_7x_0_axi_basic_rx.v	/^  input                     user_rst                 \/\/ user reset from block$/;"	p
user_rst	src/ip/source/pcie_7x_0_axi_basic_rx_pipeline.v	/^  input                         user_rst             \/\/ user reset from block$/;"	p
user_rst	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input                     user_rst                 \/\/ user reset from block$/;"	p
user_rst_n	src/ip/pcie_7x_0_sim_netlist.v	/^  wire user_rst_n;$/;"	n
user_rst_n	src/ip/source/pcie_7x_0_core_top.v	/^  wire                 user_rst_n;$/;"	n
user_rst_n	src/ip/source/pcie_7x_0_pcie_top.v	/^  output                                     user_rst_n,$/;"	p
user_rx_converge	src/ip/pcie_7x_0_sim_netlist.v	/^  output [0:0]user_rx_converge;$/;"	p
user_rx_converge	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [0:0]user_rx_converge;$/;"	n
user_rx_converge	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [3:1]user_rx_converge;$/;"	n
user_rx_converge	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     user_rx_converge; $/;"	n
user_rxbufreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire [PCIE_LANE-1:0] user_rxbufreset;$/;"	n
user_rxcdrfreqreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     user_rxcdrfreqreset;$/;"	n
user_rxcdrlock	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     user_rxcdrlock;$/;"	n
user_rxcdrreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     user_rxcdrreset;$/;"	n
user_rxdfelpmreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire [PCIE_LANE-1:0] user_rxdfelpmreset;$/;"	n
user_rxpcsreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire [PCIE_LANE-1:0] user_rxpcsreset;                 $/;"	n
user_rxpmareset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     user_rxpmareset;                $/;"	n
user_sma_clk_n	src/hdl/system_top.v	/^  output          user_sma_clk_n, \/\/ SMA J12$/;"	p
user_sma_gpio_n	src/hdl/system_top.v	/^  output          user_sma_gpio_n,  \/\/Y24 USER_SMA_GPIO_N LVCMOS25 J14.1 bellow J11$/;"	p
user_turnoff_ok	src/ip/source/pcie_7x_0_axi_basic_top.v	/^  input                      user_turnoff_ok,        \/\/ Turnoff OK from user$/;"	p
user_turnoff_ok	src/ip/source/pcie_7x_0_axi_basic_tx.v	/^  input                      user_turnoff_ok,        \/\/ Turnoff OK from user$/;"	p
user_turnoff_ok	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^  input                     user_turnoff_ok,         \/\/ Turnoff OK from user$/;"	p
user_txpcsreset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire [PCIE_LANE-1:0] user_txpcsreset;                   $/;"	n
user_txpmareset	src/ip/source/pcie_7x_0_pipe_wrapper.v	/^    wire        [PCIE_LANE-1:0]     user_txpmareset;                 $/;"	n
userclk1	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    wire                            userclk1;$/;"	n
userclk1_1	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    wire                        userclk1_1;$/;"	n
userclk2	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    wire                            userclk2;$/;"	n
userclk2_1	src/hdl/pcie/pcie_7x_0_pipe_clock.v	/^    wire                        userclk2_1;$/;"	n
userrdy	src/ip/source/pcie_7x_0_gtp_pipe_reset.v	/^    reg                             userrdy           =  1'd0;$/;"	r
userrdy	src/ip/source/pcie_7x_0_pipe_reset.v	/^    reg                             userrdy           =  1'd0;$/;"	r
userrdy_i_1_n_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire userrdy_i_1_n_0;$/;"	n
vaddr	linux-software/driver/common.h	/^  void *vaddr;$/;"	m	struct:_BAR_STRUCT
w_pre_wr_data	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  reg   [31:0]     w_pre_wr_data;$/;"	r
w_pre_wr_data	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire  [31:0]     w_pre_wr_data;$/;"	n
w_pre_wr_data0	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [31:0]     w_pre_wr_data0;$/;"	n
w_pre_wr_data1	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [31:0]     w_pre_wr_data1;$/;"	n
w_pre_wr_data2	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [31:0]     w_pre_wr_data2;$/;"	n
w_pre_wr_data3	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [31:0]     w_pre_wr_data3;$/;"	n
w_pre_wr_data_b0	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [7:0]      w_pre_wr_data_b0;$/;"	n
w_pre_wr_data_b0	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire  [7:0]      w_pre_wr_data_b0;$/;"	n
w_pre_wr_data_b1	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [7:0]      w_pre_wr_data_b1;$/;"	n
w_pre_wr_data_b1	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire  [7:0]      w_pre_wr_data_b1;$/;"	n
w_pre_wr_data_b2	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [7:0]      w_pre_wr_data_b2;$/;"	n
w_pre_wr_data_b2	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire  [7:0]      w_pre_wr_data_b2;$/;"	n
w_pre_wr_data_b3	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [7:0]      w_pre_wr_data_b3;$/;"	n
w_pre_wr_data_b3	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire  [7:0]      w_pre_wr_data_b3;$/;"	n
w_wr_data_b0	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [7:0]      w_wr_data_b0;$/;"	n
w_wr_data_b0	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire  [7:0]      w_wr_data_b0;$/;"	n
w_wr_data_b1	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [7:0]      w_wr_data_b1;$/;"	n
w_wr_data_b1	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire  [7:0]      w_wr_data_b1;$/;"	n
w_wr_data_b2	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [7:0]      w_wr_data_b2;$/;"	n
w_wr_data_b2	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire  [7:0]      w_wr_data_b2;$/;"	n
w_wr_data_b3	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire  [7:0]      w_wr_data_b3;$/;"	n
w_wr_data_b3	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire  [7:0]      w_wr_data_b3;$/;"	n
waddr_int	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  wire [12:0] waddr_int;$/;"	n
waddr_q	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^   reg [12:0] waddr_q;$/;"	r
wait_cnt	src/hdl/trigger_gen.v	/^     reg [WAIT_WIDTH-1:0] wait_cnt = 0; \/\/ {WAIT_WIDTH{1'b1}}$/;"	r
wdata	src/ip/pcie_7x_0_sim_netlist.v	/^  input [14:0]wdata;$/;"	p
wdata	src/ip/pcie_7x_0_sim_netlist.v	/^  input [17:0]wdata;$/;"	p
wdata	src/ip/pcie_7x_0_sim_netlist.v	/^  input [68:0]wdata;$/;"	p
wdata	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [14:0]wdata;$/;"	n
wdata	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [17:0]wdata;$/;"	n
wdata	src/ip/pcie_7x_0_sim_netlist.v	/^  wire [68:0]wdata;$/;"	n
wdata	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  input  [71:0]  wdata,$/;"	p
wdata_i	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^     input [WIDTH - 1:0] wdata_i,   \/\/ write data$/;"	p
wdata_int	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  wire [71:0] wdata_int;$/;"	n
wdata_q	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^   reg [71:0] wdata_q;$/;"	r
wen	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  input          wen,$/;"	p
wen_i	src/ip/source/pcie_7x_0_pcie_bram_7x.v	/^     input               wen_i,     \/\/ write enable$/;"	p
wen_int	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^  wire        wen_int;$/;"	n
wen_q	src/ip/source/pcie_7x_0_pcie_brams_7x.v	/^   reg        wen_q;$/;"	r
wire	src/ip/sim/pcie_7x_0.v	/^input wire [1 : 0] cfg_pm_force_state;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [1 : 0] pl_directed_link_change;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [1 : 0] pl_directed_link_width;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [127 : 0] cfg_err_aer_headerlog;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [15 : 0] pcie_drp_di;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [2 : 0] cfg_ds_function_number;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [2 : 0] fc_sel;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [3 : 0] cfg_mgmt_byte_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [3 : 0] pci_exp_rxn;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [3 : 0] pci_exp_rxp;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [3 : 0] pipe_rxoutclk_in;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [3 : 0] s_axis_tx_tuser;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [31 : 0] cfg_mgmt_di;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [4 : 0] cfg_aer_interrupt_msgnum;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [4 : 0] cfg_ds_device_number;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [4 : 0] cfg_pciecap_interrupt_msgnum;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [47 : 0] cfg_err_tlp_cpl_header;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [63 : 0] cfg_dsn;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [63 : 0] s_axis_tx_tdata;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [7 : 0] cfg_ds_bus_number;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [7 : 0] cfg_interrupt_di;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [7 : 0] s_axis_tx_tkeep;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [8 : 0] pcie_drp_addr;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire [9 : 0] cfg_mgmt_dwaddr;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_acs;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_atomic_egress_blocked;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_cor;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_cpl_abort;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_cpl_timeout;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_cpl_unexpect;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_ecrc;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_internal_cor;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_internal_uncor;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_locked;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_malformed;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_mc_blocked;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_norecovery;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_poisoned;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_posted;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_err_ur;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_interrupt;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_interrupt_assert;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_interrupt_stat;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_mgmt_rd_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_mgmt_wr_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_mgmt_wr_readonly;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_mgmt_wr_rw1c_as_rw;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_pm_force_state_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_pm_halt_aspm_l0s;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_pm_halt_aspm_l1;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_pm_send_pme_to;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_pm_wake;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_trn_pending;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire cfg_turnoff_ok;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire m_axis_rx_tready;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pcie_drp_clk;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pcie_drp_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pcie_drp_we;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pipe_dclk_in;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pipe_mmcm_lock_in;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pipe_mmcm_rst_n;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pipe_oobclk_in;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pipe_pclk_in;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pipe_rxusrclk_in;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pipe_userclk1_in;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pipe_userclk2_in;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pl_directed_link_auton;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pl_directed_link_speed;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pl_downstream_deemph_source;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pl_transmit_hot_rst;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire pl_upstream_prefer_deemph;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire rx_np_ok;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire rx_np_req;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire s_axis_tx_tlast;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire s_axis_tx_tvalid;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire sys_clk;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire sys_rst_n;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^input wire tx_cfg_gnt;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [1 : 0] cfg_pmcsr_powerstate;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [1 : 0] pl_lane_reversal_mode;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [1 : 0] pl_rx_pm_state;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [1 : 0] pl_sel_lnk_width;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [11 : 0] fc_cpld;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [11 : 0] fc_npd;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [11 : 0] fc_pd;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [15 : 0] cfg_command;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [15 : 0] cfg_dcommand2;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [15 : 0] cfg_dcommand;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [15 : 0] cfg_dstatus;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [15 : 0] cfg_lcommand;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [15 : 0] cfg_lstatus;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [15 : 0] cfg_msg_data;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [15 : 0] cfg_status;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [15 : 0] pcie_drp_do;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [2 : 0] cfg_function_number;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [2 : 0] cfg_interrupt_mmenable;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [2 : 0] cfg_pcie_link_state;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [2 : 0] pl_initial_link_width;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [2 : 0] pl_tx_pm_state;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [21 : 0] m_axis_rx_tuser;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [3 : 0] pci_exp_txn;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [3 : 0] pci_exp_txp;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [3 : 0] pipe_pclk_sel_out;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [3 : 0] pipe_rxoutclk_out;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [31 : 0] cfg_mgmt_do;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [4 : 0] cfg_device_number;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [5 : 0] pl_ltssm_state;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [5 : 0] tx_buf_av;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [6 : 0] cfg_vc_tcvc_map;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [63 : 0] m_axis_rx_tdata;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [7 : 0] cfg_bus_number;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [7 : 0] cfg_interrupt_do;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [7 : 0] fc_cplh;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [7 : 0] fc_nph;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [7 : 0] fc_ph;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire [7 : 0] m_axis_rx_tkeep;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_aer_ecrc_check_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_aer_ecrc_gen_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_aer_rooterr_corr_err_received;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_aer_rooterr_corr_err_reporting_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_aer_rooterr_fatal_err_received;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_aer_rooterr_fatal_err_reporting_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_aer_rooterr_non_fatal_err_received;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_aer_rooterr_non_fatal_err_reporting_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_bridge_serr_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_err_aer_headerlog_set;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_err_cpl_rdy;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_interrupt_msienable;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_interrupt_msixenable;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_interrupt_msixfm;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_interrupt_rdy;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_mgmt_rd_wr_done;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_assert_int_a;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_assert_int_b;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_assert_int_c;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_assert_int_d;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_deassert_int_a;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_deassert_int_b;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_deassert_int_c;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_deassert_int_d;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_err_cor;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_err_fatal;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_err_non_fatal;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_pm_as_nak;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_pm_pme;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_pme_to_ack;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_msg_received_setslotpowerlimit;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_pmcsr_pme_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_pmcsr_pme_status;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_received_func_lvl_rst;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_root_control_pme_int_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_root_control_syserr_corr_err_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_root_control_syserr_fatal_err_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_root_control_syserr_non_fatal_err_en;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_slot_control_electromech_il_ctl_pulse;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire cfg_to_turnoff;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire m_axis_rx_tlast;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire m_axis_rx_tvalid;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire pcie_drp_rdy;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire pipe_gen3_out;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire pipe_txoutclk_out;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire pl_directed_change_done;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire pl_link_gen2_cap;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire pl_link_partner_gen2_supported;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire pl_link_upcfg_cap;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire pl_phy_lnk_up;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire pl_received_hot_rst;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire pl_sel_lnk_rate;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire s_axis_tx_tready;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire tx_cfg_req;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire tx_err_drop;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire user_app_rdy;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire user_clk_out;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire user_lnk_up;$/;"	p
wire	src/ip/sim/pcie_7x_0.v	/^output wire user_reset_out;$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input  wire          pcie_drp_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input  wire          pcie_drp_we,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input  wire   [8:0]  pcie_drp_addr,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input  wire  [15:0]  pcie_drp_di,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input  wire  [2:0]   cfg_ds_function_number,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input  wire  [4:0]   cfg_ds_device_number,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input  wire  [7:0]   cfg_ds_bus_number,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire                          icap_clk,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire                          icap_csib,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire                          icap_rdwrb,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_acs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_atomic_egress_blocked,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_cor,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_cpl_abort,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_cpl_timeout,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_cpl_unexpect,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_ecrc,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_internal_cor,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_internal_uncor,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_locked,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_malformed,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_mc_blocked,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_norecovery,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_poisoned,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_posted,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_err_ur,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_interrupt,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_interrupt_assert,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_interrupt_stat,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_mgmt_rd_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_mgmt_wr_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_mgmt_wr_readonly,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_mgmt_wr_rw1c_as_rw,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_pm_force_state_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_pm_halt_aspm_l0s,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_pm_halt_aspm_l1,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_pm_send_pme_to,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_pm_wake,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           cfg_trn_pending,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           pipe_mmcm_rst_n,        \/\/ Async      | Async$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           pl_directed_link_auton,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           pl_directed_link_speed,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           pl_downstream_deemph_source,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           pl_transmit_hot_rst,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           pl_upstream_prefer_deemph,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           sys_clk,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire           sys_rst_n$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [11:0]  common_commands_in,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [1:0]   cfg_pm_force_state,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [1:0]   pl_directed_link_change,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [1:0]   pl_directed_link_width,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [24:0]  pipe_rx_0_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [24:0]  pipe_rx_1_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [24:0]  pipe_rx_2_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [24:0]  pipe_rx_3_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [24:0]  pipe_rx_4_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [24:0]  pipe_rx_5_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [24:0]  pipe_rx_6_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [24:0]  pipe_rx_7_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [31:0]  cfg_mgmt_di,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [3:0]   cfg_mgmt_byte_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [4:0]   cfg_aer_interrupt_msgnum,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [4:0]   cfg_pciecap_interrupt_msgnum,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [7:0]   cfg_interrupt_di,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire   [9:0]   cfg_mgmt_dwaddr,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire  [31:0]                  icap_i,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire  [47:0]   cfg_err_tlp_cpl_header,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire  [63:0]   cfg_dsn,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  input wire [127:0]   cfg_err_aer_headerlog,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_aer_ecrc_check_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_aer_ecrc_gen_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_aer_rooterr_corr_err_received,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_aer_rooterr_corr_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_aer_rooterr_fatal_err_received,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_aer_rooterr_fatal_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_aer_rooterr_non_fatal_err_received,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_aer_rooterr_non_fatal_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_bridge_serr_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_err_aer_headerlog_set,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_err_cpl_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_interrupt_msienable,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_interrupt_msixenable,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_interrupt_msixfm,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_interrupt_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_mgmt_rd_wr_done,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_assert_int_a,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_assert_int_b,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_assert_int_c,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_assert_int_d,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_deassert_int_a,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_deassert_int_b,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_deassert_int_c,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_deassert_int_d,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_err_cor,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_err_fatal,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_err_non_fatal,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_pm_as_nak,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_pm_pme,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_pme_to_ack,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_msg_received_setslotpowerlimit,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_pmcsr_pme_status,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_received_func_lvl_rst,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_root_control_pme_int_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_root_control_syserr_corr_err_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_root_control_syserr_fatal_err_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_root_control_syserr_non_fatal_err_en,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          cfg_slot_control_electromech_il_ctl_pulse,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          pcie_drp_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          pl_directed_change_done,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          pl_link_gen2_cap,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          pl_link_partner_gen2_supported,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          pl_link_upcfg_cap,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          pl_phy_lnk_up,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          pl_received_hot_rst,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire          pl_sel_lnk_rate,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [11:0]  common_commands_out,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [15:0]  cfg_command,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [15:0]  cfg_dcommand,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [15:0]  cfg_dcommand2,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [15:0]  cfg_dstatus,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [15:0]  cfg_lcommand,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [15:0]  cfg_lstatus,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [15:0]  cfg_status,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [15:0]  pcie_drp_do,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [1:0]   cfg_pmcsr_powerstate,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [1:0]   pl_lane_reversal_mode,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [1:0]   pl_rx_pm_state,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [1:0]   pl_sel_lnk_width,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [24:0]  pipe_tx_0_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [24:0]  pipe_tx_1_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [24:0]  pipe_tx_2_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [24:0]  pipe_tx_3_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [24:0]  pipe_tx_4_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [24:0]  pipe_tx_5_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [24:0]  pipe_tx_6_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [24:0]  pipe_tx_7_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [2:0]   cfg_function_number,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [2:0]   cfg_interrupt_mmenable,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [2:0]   pl_initial_link_width,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [2:0]   pl_tx_pm_state,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [4:0]   cfg_device_number,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [5:0]   pl_ltssm_state,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [7:0]   cfg_bus_number,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire  [7:0]   cfg_interrupt_do,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire [31:0]                  icap_o,$/;"	p
wire	src/ip/source/pcie_7x_0_core_top.v	/^  output wire [6:0]    cfg_vc_tcvc_map,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                                  PIPE_MMCM_RST_N        ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                                  sys_clk                ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                                  sys_rst_n              ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_rx0_polarity      ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_rx1_polarity      ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_rx2_polarity      ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_rx3_polarity      ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_rx4_polarity      ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_rx5_polarity      ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_rx6_polarity      ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_rx7_polarity      ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx0_compliance    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx0_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx1_compliance    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx1_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx2_compliance    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx2_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx3_compliance    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx3_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx4_compliance    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx4_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx5_compliance    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx5_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx6_compliance    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx6_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx7_compliance    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx7_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx_deemph         ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx_rate           ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx_reset          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire                      pipe_tx_swing          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ (LINK_CAP_MAX_LINK_WIDTH-1):0] pci_exp_rxn            ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ (LINK_CAP_MAX_LINK_WIDTH-1):0] pci_exp_rxp            ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx0_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx0_powerdown     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx1_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx1_powerdown     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx2_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx2_powerdown     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx3_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx3_powerdown     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx4_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx4_powerdown     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx5_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx5_powerdown     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx6_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx6_powerdown     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx7_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [ 1:0]               pipe_tx7_powerdown     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [15:0]               pipe_tx0_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [15:0]               pipe_tx1_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [15:0]               pipe_tx2_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [15:0]               pipe_tx3_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [15:0]               pipe_tx4_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [15:0]               pipe_tx5_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [15:0]               pipe_tx6_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [15:0]               pipe_tx7_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   input   wire [2:0]                pipe_tx_margin         ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                                  pipe_clk               ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                                  user_clk               ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                                  user_clk2              ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx0_chanisaligned ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx0_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx0_phy_status    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx0_valid         ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx1_chanisaligned ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx1_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx1_phy_status    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx1_valid         ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx2_chanisaligned ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx2_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx2_phy_status    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx2_valid         ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx3_chanisaligned ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx3_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx3_phy_status    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx3_valid         ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx4_chanisaligned ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx4_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx4_phy_status    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx4_valid         ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx5_chanisaligned ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx5_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx5_phy_status    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx5_valid         ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx6_chanisaligned ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx6_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx6_phy_status    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx6_valid         ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx7_chanisaligned ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx7_elec_idle     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx7_phy_status    ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire                      pipe_rx7_valid         ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ (LINK_CAP_MAX_LINK_WIDTH-1):0] pci_exp_txn            ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ (LINK_CAP_MAX_LINK_WIDTH-1):0] pci_exp_txp            ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 1:0]               pipe_rx0_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 1:0]               pipe_rx1_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 1:0]               pipe_rx2_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 1:0]               pipe_rx3_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 1:0]               pipe_rx4_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 1:0]               pipe_rx5_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 1:0]               pipe_rx6_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 1:0]               pipe_rx7_char_is_k     ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 2:0]               pipe_rx0_status        ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 2:0]               pipe_rx1_status        ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 2:0]               pipe_rx2_status        ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 2:0]               pipe_rx3_status        ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 2:0]               pipe_rx4_status        ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 2:0]               pipe_rx5_status        ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 2:0]               pipe_rx6_status        ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [ 2:0]               pipe_rx7_status        ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [15:0]               pipe_rx0_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [15:0]               pipe_rx1_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [15:0]               pipe_rx2_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [15:0]               pipe_rx3_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [15:0]               pipe_rx4_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [15:0]               pipe_rx5_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [15:0]               pipe_rx6_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_gt_top.v	/^   output  wire [15:0]               pipe_rx7_data          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire      startup_clk,        \/\/ 1-bit input: User start-up clock input$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire      startup_gsr,        \/\/ 1-bit input: Global Set\/Reset input (GSR cannot be used for the port name)$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire      startup_gts,        \/\/ 1-bit input: Global 3-state input (GTS cannot be used for the port name)$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire      startup_keyclearb,  \/\/ 1-bit input: Clear AES Decrypter Key input from Battery-Backed RAM (BBRAM)$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire      startup_pack,       \/\/ 1-bit input: PROGRAM acknowledge input$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire      startup_usrcclko,   \/\/ 1-bit input: User CCLK input$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire      startup_usrcclkts,  \/\/ 1-bit input: User CCLK 3-state enable input$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire      startup_usrdoneo,   \/\/ 1-bit input: User DONE pin output control$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire      startup_usrdonets,  \/\/ 1-bit input: User DONE 3-state enable output$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire   [24:0]  pipe_rx_0_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire   [24:0]  pipe_rx_1_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire   [24:0]  pipe_rx_2_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire   [24:0]  pipe_rx_3_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire   [24:0]  pipe_rx_4_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire   [24:0]  pipe_rx_5_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire   [24:0]  pipe_rx_6_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input  wire   [24:0]  pipe_rx_7_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input wire           icap_clk,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input wire           icap_csib,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input wire           icap_rdwrb,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input wire           pipe_mmcm_rst_n,        \/\/ Async      | Async$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input wire           sys_clk,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input wire           sys_rst_n$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  input wire  [31:0]   icap_i,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire      startup_cfgclk,     \/\/ 1-bit output: Configuration main clock output$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire      startup_cfgmclk,    \/\/ 1-bit output: Configuration internal oscillator clock output$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire      startup_eos,        \/\/ 1-bit output: Active high output signal indicating the End Of Startup$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire      startup_preq,       \/\/ 1-bit output: PROGRAM request to fabric output$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire  [11:0]  common_commands_out,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire  [24:0]  pipe_tx_0_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire  [24:0]  pipe_tx_1_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire  [24:0]  pipe_tx_2_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire  [24:0]  pipe_tx_3_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire  [24:0]  pipe_tx_4_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire  [24:0]  pipe_tx_5_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire  [24:0]  pipe_tx_6_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire  [24:0]  pipe_tx_7_sigs,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie2_top.v	/^  output wire [31:0]   icap_o,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_acs_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_atomic_egress_blocked_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_cor_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_cpl_abort_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_cpl_timeout_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_cpl_unexpect_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_ecrc_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_internal_cor_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_internal_uncor_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_locked_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_malformed_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_mc_blocked_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_norecovery_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_poisoned_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_posted_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_err_ur_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_force_common_clock_off,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_force_extended_sync_on,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_interrupt_assert_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_interrupt_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_interrupt_stat_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_mgmt_rd_en_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_mgmt_wr_en_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_mgmt_wr_readonly_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_mgmt_wr_rw1c_as_rw_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_pm_force_state_en_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_pm_halt_aspm_l0s_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_pm_halt_aspm_l1_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_pm_send_pme_to_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_pm_turnoff_ok_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_pm_wake_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cfg_trn_pending_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cm_rst_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                cm_sticky_rst_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                dbg_sub_mode,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                dl_rst_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                drp_clk,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                drp_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                drp_we,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                edt_bypass,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                edt_channels_in1,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                edt_channels_in2,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                edt_channels_in3,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                edt_channels_in4,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                edt_channels_in5,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                edt_channels_in6,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                edt_channels_in7,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                edt_channels_in8,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                edt_clk,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                edt_configuration,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                edt_single_bypass_chain,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                edt_update,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                func_lvl_rst_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                ll2_send_as_req_l1,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                ll2_send_enter_l1,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                ll2_send_enter_l23,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                ll2_send_pm_ack,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                ll2_suspend_now,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                ll2_tlp_rcv,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_clk,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx0_chanisaligned,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx0_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx0_phy_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx0_valid,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx1_chanisaligned,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx1_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx1_phy_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx1_valid,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx2_chanisaligned,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx2_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx2_phy_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx2_valid,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx3_chanisaligned,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx3_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx3_phy_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx3_valid,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx4_chanisaligned,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx4_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx4_phy_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx4_valid,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx5_chanisaligned,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx5_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx5_phy_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx5_valid,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx6_chanisaligned,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx6_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx6_phy_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx6_valid,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx7_chanisaligned,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx7_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx7_phy_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pipe_rx7_valid,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pl_directed_link_auton,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pl_directed_link_speed,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pl_directed_ltssm_new_vld,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pl_directed_ltssm_stall,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pl_downstream_deemph_source,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pl_rst_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pl_transmit_hot_rst,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pl_upstream_prefer_deemph,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                pmv_enable_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                scanenable_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                scanmode_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                sys_clk,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                sys_rst_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                tl2_aspm_suspend_credit_check,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                tl2_ppm_suspend_req,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                tl_rst_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                trn_rdst_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                trn_rfcp_ret,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                trn_rnp_ok,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                trn_rnp_req,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                trn_tcfg_gnt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                trn_tdllp_src_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                trn_tecrc_gen,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                trn_teof,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                trn_terrfwd,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                trn_tsof,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                trn_tsrc_dsc,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                trn_tsrc_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                trn_tstr,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                user_clk,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                user_clk2,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                user_clk_prebuf,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire                user_clk_prebuf_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [1:0]   cfg_pm_force_state,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [1:0]   dbg_mode,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [1:0]   pipe_rx0_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [1:0]   pipe_rx1_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [1:0]   pipe_rx2_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [1:0]   pipe_rx3_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [1:0]   pipe_rx4_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [1:0]   pipe_rx5_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [1:0]   pipe_rx6_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [1:0]   pipe_rx7_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [1:0]   pl_directed_link_change,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [1:0]   pl_directed_link_width,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [1:0]   pmv_divide,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [2:0]   cfg_ds_function_number,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [2:0]   cfg_force_mps,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [2:0]   pipe_rx0_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [2:0]   pipe_rx1_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [2:0]   pipe_rx2_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [2:0]   pipe_rx3_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [2:0]   pipe_rx4_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [2:0]   pipe_rx5_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [2:0]   pipe_rx6_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [2:0]   pipe_rx7_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [2:0]   pl_dbg_mode,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [2:0]   pmv_select,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [2:0]   trn_fc_sel,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [3:0]   cfg_mgmt_byte_en_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [4:0]   cfg_aer_interrupt_msgnum,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [4:0]   cfg_ds_device_number,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [4:0]   cfg_pciecap_interrupt_msgnum,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [4:0]   pl2_directed_lstate,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [5:0]   pl_directed_ltssm_new,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [7:0]   cfg_ds_bus_number,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [7:0]   cfg_interrupt_di,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [7:0]   cfg_port_number,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [7:0]   cfg_rev_id,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [8:0]   drp_addr,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire        [9:0]   cfg_mgmt_dwaddr,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [15:0]   cfg_dev_id,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [15:0]   cfg_subsys_id,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [15:0]   cfg_subsys_vend_id,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [15:0]   cfg_vend_id,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [15:0]   drp_di,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [15:0]   pipe_rx0_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [15:0]   pipe_rx1_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [15:0]   pipe_rx2_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [15:0]   pipe_rx3_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [15:0]   pipe_rx4_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [15:0]   pipe_rx5_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [15:0]   pipe_rx6_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [15:0]   pipe_rx7_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [31:0]   cfg_mgmt_di,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [31:0]   trn_tdllp_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [47:0]   cfg_err_tlp_cpl_header,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [4:0]    pipe_rst_fsm,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire       [63:0]   cfg_dsn,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire      [127:0]   cfg_err_aer_headerlog,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire [(( 4 *3)-1):0] pipe_rxstatus,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire [C_DATA_WIDTH-1:0]         trn_td,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  input wire [REM_WIDTH-1:0]            trn_trem,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_aer_ecrc_check_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_aer_ecrc_gen_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_aer_rooterr_corr_err_received,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_aer_rooterr_corr_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_aer_rooterr_fatal_err_received,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_aer_rooterr_fatal_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_aer_rooterr_non_fatal_err_received,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_aer_rooterr_non_fatal_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_bridge_serr_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_command_bus_master_enable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_command_interrupt_disable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_command_io_enable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_command_mem_enable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_command_serr_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control2_ari_forward_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control2_atomic_egress_block,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control2_atomic_requester_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control2_cpl_timeout_dis,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control2_ido_cpl_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control2_ido_req_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control2_ltr_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control2_tlp_prefix_block,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control_aux_power_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control_corr_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control_enable_ro,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control_ext_tag_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control_fatal_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control_no_snoop_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control_non_fatal_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control_phantom_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_control_ur_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_status_corr_err_detected,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_status_fatal_err_detected,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_status_non_fatal_err_detected,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_dev_status_ur_detected,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_err_aer_headerlog_set_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_err_cpl_rdy_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_interrupt_msienable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_interrupt_msixenable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_interrupt_msixfm,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_interrupt_rdy_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_link_control_auto_bandwidth_int_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_link_control_bandwidth_int_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_link_control_clock_pm_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_link_control_common_clock,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_link_control_extended_sync,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_link_control_hw_auto_width_dis,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_link_control_link_disable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_link_control_rcb,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_link_control_retrain_link,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_link_status_auto_bandwidth_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_link_status_bandwidth_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_link_status_dll_active,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_link_status_link_training,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_mgmt_rd_wr_done_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_assert_int_a,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_assert_int_b,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_assert_int_c,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_assert_int_d,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_deassert_int_a,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_deassert_int_b,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_deassert_int_c,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_deassert_int_d,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_err_cor,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_err_fatal,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_err_non_fatal,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_pm_as_nak,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_pm_pme,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_pme_to,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_pme_to_ack,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_setslotpowerlimit,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_msg_received_unlock,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_pm_rcv_as_req_l1_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_pm_rcv_enter_l1_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_pm_rcv_enter_l23_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_pm_rcv_req_ack_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_pmcsr_pme_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_pmcsr_pme_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_root_control_pme_int_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_root_control_syserr_corr_err_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_root_control_syserr_fatal_err_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_root_control_syserr_non_fatal_err_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_slot_control_electromech_il_ctl_pulse,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_transaction,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               cfg_transaction_type,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               dbg_sclr_a,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               dbg_sclr_b,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               dbg_sclr_c,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               dbg_sclr_d,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               dbg_sclr_e,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               dbg_sclr_f,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               dbg_sclr_g,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               dbg_sclr_h,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               dbg_sclr_i,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               dbg_sclr_j,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               dbg_sclr_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               drp_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               ll2_bad_dllp_err,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               ll2_bad_tlp_err,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               ll2_protocol_err,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               ll2_receiver_err,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               ll2_replay_ro_err,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               ll2_replay_to_err,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               ll2_suspend_ok,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               ll2_tfc_init1_seq,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               ll2_tfc_init2_seq,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               ll2_tx_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               lnk_clk_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_rx0_polarity,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_rx1_polarity,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_rx2_polarity,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_rx3_polarity,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_rx4_polarity,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_rx5_polarity,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_rx6_polarity,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_rx7_polarity,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx0_compliance,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx0_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx1_compliance,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx1_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx2_compliance,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx2_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx3_compliance,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx3_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx4_compliance,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx4_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx5_compliance,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx5_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx6_compliance,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx6_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx7_compliance,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx7_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx_deemph,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx_rate,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx_rcvr_det,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pipe_tx_reset,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pl2_l0_req,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pl2_link_up,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pl2_receiver_err,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pl2_recovery,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pl2_rx_elec_idle,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pl2_suspend_ok,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pl_directed_change_done,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pl_link_gen2_cap,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pl_link_partner_gen2_supported,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pl_link_upcfg_cap,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pl_phy_lnk_up_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pl_received_hot_rst,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pl_sel_lnk_rate,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               pmv_out,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               received_func_lvl_rst_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               tl2_aspm_suspend_credit_check_ok,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               tl2_aspm_suspend_req,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               tl2_err_fcpe,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               tl2_err_malformed,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               tl2_err_rxoverflow,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               tl2_ppm_suspend_ok,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               trn_clk,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               trn_lnk_up,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               trn_recrc_err,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               trn_reof,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               trn_rerrfwd,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               trn_rsof,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               trn_rsrc_dsc,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               trn_rsrc_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               trn_tcfg_req,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               trn_tdllp_dst_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               trn_tdst_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               trn_terr_drop,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire               user_rst_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   cfg_link_control_aspm_control,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   cfg_link_status_current_speed,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   cfg_pmcsr_powerstate,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx0_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx0_powerdown,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx1_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx1_powerdown,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx2_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx2_powerdown,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx3_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx3_powerdown,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx4_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx4_powerdown,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx5_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx5_powerdown,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx6_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx6_powerdown,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx7_char_is_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pipe_tx7_powerdown,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pl2_rx_pm_state,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pl_lane_reversal_mode,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pl_rx_pm_state,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   pl_sel_lnk_width,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [1:0]   trn_rdllp_src_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [2:0]   cfg_dev_control_max_payload,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [2:0]   cfg_dev_control_max_read_req,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [2:0]   cfg_interrupt_mmenable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [2:0]   cfg_pcie_link_state,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [2:0]   pipe_tx_margin,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [2:0]   pl_initial_link_width,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [2:0]   pl_tx_pm_state,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [3:0]   cfg_dev_control2_cpl_timeout_val,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [3:0]   cfg_link_status_negotiated_width,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [4:0]   ll2_link_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [5:0]   pl_ltssm_state,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [5:0]   trn_tbuf_av,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [6:0]   cfg_transaction_addr,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [6:0]   cfg_vc_tcvc_map,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [7:0]   cfg_interrupt_do,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [7:0]   trn_fc_cplh,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [7:0]   trn_fc_nph,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [7:0]   trn_fc_ph,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire       [7:0]   trn_rbar_hit,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [11:0]   dbg_vec_c,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [11:0]   pl_dbg_vec$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [11:0]   trn_fc_cpld,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [11:0]   trn_fc_npd,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [11:0]   trn_fc_pd,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [15:0]   cfg_msg_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [15:0]   drp_do,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [15:0]   pipe_tx0_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [15:0]   pipe_tx1_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [15:0]   pipe_tx2_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [15:0]   pipe_tx3_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [15:0]   pipe_tx4_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [15:0]   pipe_tx5_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [15:0]   pipe_tx6_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [15:0]   pipe_tx7_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [31:0]   cfg_mgmt_do,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [63:0]   dbg_vec_a,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [63:0]   dbg_vec_b,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [63:0]   tl2_err_hdr,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire      [63:0]   trn_rdllp_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire [127:0]        trn_rd,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_7x.v	/^  output wire [1:0]           trn_rrem,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input   wire        pipe_clk                ,    \/\/ PIPE Clock$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input   wire        pipe_rx_polarity_i      ,    \/\/ PIPE Rx Polarity$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input   wire        pipe_tx_compliance_i    ,    \/\/ PIPE Tx Compliance$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input   wire        pipe_tx_elec_idle_i     ,    \/\/ PIPE Tx Electrical Idle$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input   wire        rst_n                        \/\/ Reset$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input   wire [ 1:0] pipe_tx_char_is_k_i     ,    \/\/ PIPE Tx Char Is K$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input   wire [ 1:0] pipe_tx_powerdown_i     ,    \/\/ PIPE Tx Powerdown$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input   wire [15:0] pipe_tx_data_i          ,    \/\/ PIPE Tx Data$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input  wire         pipe_rx_chanisaligned_i ,    \/\/ PIPE Rx Chan Is Aligned$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input  wire         pipe_rx_elec_idle_i     ,    \/\/ PIPE Rx Electrical Idle$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input  wire         pipe_rx_phy_status_i    ,    \/\/ PIPE Rx Phy Status$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input  wire         pipe_rx_valid_i         ,    \/\/ PIPE Rx Data Valid$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input  wire [ 1:0]  pipe_rx_char_is_k_i     ,    \/\/ PIPE Rx Char Is K$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input  wire [ 2:0]  pipe_rx_status_i        ,    \/\/ PIPE Rx Status$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    input  wire [15:0]  pipe_rx_data_i          ,    \/\/ PIPE Rx Data$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    output  wire        pipe_rx_chanisaligned_o ,    \/\/ Pipelined PIPE Rx Chan Is Aligned$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    output  wire        pipe_rx_elec_idle_o     ,    \/\/ Pipelined PIPE Rx Electrical Idle$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    output  wire        pipe_rx_phy_status_o    ,    \/\/ Pipelined PIPE Rx Phy Status$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    output  wire        pipe_rx_valid_o         ,    \/\/ Pipelined PIPE Rx Data Valid$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    output  wire [ 1:0] pipe_rx_char_is_k_o     ,    \/\/ Pipelined PIPE Rx Char Is K$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    output  wire [ 2:0] pipe_rx_status_o        ,    \/\/ Pipelined PIPE Rx Status$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    output  wire [15:0] pipe_rx_data_o          ,    \/\/ Pipelined PIPE Rx Data$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    output wire         pipe_rx_polarity_o      ,    \/\/ Pipelined PIPE Rx Polarity$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    output wire         pipe_tx_compliance_o    ,    \/\/ Pipelined PIPE Tx Compliance$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    output wire         pipe_tx_elec_idle_o     ,    \/\/ Pipelined PIPE Tx Electrical Idle$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    output wire [ 1:0]  pipe_tx_char_is_k_o     ,    \/\/ Pipelined PIPE Tx Char Is K$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    output wire [ 1:0]  pipe_tx_powerdown_o     ,    \/\/ Pipelined PIPE Tx Powerdown$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_lane.v	/^    output wire [15:0]  pipe_tx_data_o          ,    \/\/ Pipelined PIPE Tx Data$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    input   wire        pipe_clk                ,      \/\/ PIPE Clock$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    input   wire        pipe_tx_deemph_i         ,     \/\/ PIPE Tx Deemphasis$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    input   wire        pipe_tx_rate_i           ,     \/\/ PIPE Tx Rate$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    input   wire        pipe_tx_rcvr_det_i       ,     \/\/ PIPE Tx Receiver Detect$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    input   wire        pipe_tx_reset_i          ,     \/\/ PIPE Tx Reset$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    input   wire        pipe_tx_swing_i          ,     \/\/ PIPE Tx Swing$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    input   wire        rst_n                          \/\/ Reset$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    input   wire [2:0]  pipe_tx_margin_i         ,     \/\/ PIPE Tx Margin$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    output  wire        pipe_tx_deemph_o         ,     \/\/ Pipelined PIPE Tx Deemphasis$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    output  wire        pipe_tx_rate_o           ,     \/\/ Pipelined PIPE Tx Rate$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    output  wire        pipe_tx_rcvr_det_o       ,     \/\/ Pipelined PIPE Tx Receiver Detect$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    output  wire        pipe_tx_reset_o          ,     \/\/ Pipelined PIPE Tx Reset$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    output  wire        pipe_tx_swing_o          ,     \/\/ Pipelined PIPE Tx Swing$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_misc.v	/^    output  wire [2:0]  pipe_tx_margin_o         ,     \/\/ Pipelined PIPE Tx Margin$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_clk               ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_rx0_polarity_i      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_rx1_polarity_i      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_rx2_polarity_i      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_rx3_polarity_i      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_rx4_polarity_i      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_rx5_polarity_i      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_rx6_polarity_i      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_rx7_polarity_i      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx0_compliance_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx0_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx1_compliance_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx1_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx2_compliance_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx2_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx3_compliance_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx3_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx4_compliance_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx4_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx5_compliance_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx5_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx6_compliance_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx6_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx7_compliance_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx7_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx_deemph_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx_rate_i           ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx_rcvr_det_i       ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx_reset_i          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        pipe_tx_swing_i          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire        rst_n$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx0_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx0_powerdown_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx1_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx1_powerdown_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx2_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx2_powerdown_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx3_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx3_powerdown_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx4_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx4_powerdown_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx5_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx5_powerdown_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx6_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx6_powerdown_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx7_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [ 1:0] pipe_tx7_powerdown_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [15:0] pipe_tx0_data_i          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [15:0] pipe_tx1_data_i          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [15:0] pipe_tx2_data_i          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [15:0] pipe_tx3_data_i          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [15:0] pipe_tx4_data_i          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [15:0] pipe_tx5_data_i          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [15:0] pipe_tx6_data_i          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [15:0] pipe_tx7_data_i          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input   wire [2:0]  pipe_tx_margin_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx0_chanisaligned_i ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx0_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx0_phy_status_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx0_valid_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx1_chanisaligned_i ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx1_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx1_phy_status_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx1_valid_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx2_chanisaligned_i ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx2_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx2_phy_status_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx2_valid_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx3_chanisaligned_i ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx3_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx3_phy_status_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx3_valid_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx4_chanisaligned_i ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx4_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx4_phy_status_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx4_valid_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx5_chanisaligned_i ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx5_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx5_phy_status_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx5_valid_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx6_chanisaligned_i ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx6_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx6_phy_status_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx6_valid_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx7_chanisaligned_i ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx7_elec_idle_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx7_phy_status_i    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire         pipe_rx7_valid_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 1:0]  pipe_rx0_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 1:0]  pipe_rx1_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 1:0]  pipe_rx2_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 1:0]  pipe_rx3_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 1:0]  pipe_rx4_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 1:0]  pipe_rx5_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 1:0]  pipe_rx6_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 1:0]  pipe_rx7_char_is_k_i     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 2:0]  pipe_rx0_status_i        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 2:0]  pipe_rx1_status_i        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 2:0]  pipe_rx2_status_i        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 2:0]  pipe_rx3_status_i        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 2:0]  pipe_rx4_status_i        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 2:0]  pipe_rx5_status_i        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 2:0]  pipe_rx6_status_i        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [ 2:0]  pipe_rx7_status_i        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [15:0]  pipe_rx0_data_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [15:0]  pipe_rx1_data_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [15:0]  pipe_rx2_data_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [15:0]  pipe_rx3_data_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [15:0]  pipe_rx4_data_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [15:0]  pipe_rx5_data_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [15:0]  pipe_rx6_data_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  input  wire [15:0]  pipe_rx7_data_i         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx0_chanisaligned_o ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx0_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx0_phy_status_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx0_valid_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx1_chanisaligned_o ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx1_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx1_phy_status_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx1_valid_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx2_chanisaligned_o ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx2_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx2_phy_status_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx2_valid_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx3_chanisaligned_o ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx3_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx3_phy_status_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx3_valid_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx4_chanisaligned_o ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx4_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx4_phy_status_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx4_valid_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx5_chanisaligned_o ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx5_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx5_phy_status_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx5_valid_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx6_chanisaligned_o ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx6_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx6_phy_status_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx6_valid_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx7_chanisaligned_o ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx7_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx7_phy_status_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_rx7_valid_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_tx_deemph_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_tx_rate_o           ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_tx_rcvr_det_o       ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_tx_reset_o          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire        pipe_tx_swing_o          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 1:0] pipe_rx0_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 1:0] pipe_rx1_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 1:0] pipe_rx2_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 1:0] pipe_rx3_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 1:0] pipe_rx4_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 1:0] pipe_rx5_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 1:0] pipe_rx6_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 1:0] pipe_rx7_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 2:0] pipe_rx0_status_o        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 2:0] pipe_rx1_status_o        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 2:0] pipe_rx2_status_o        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 2:0] pipe_rx3_status_o        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 2:0] pipe_rx4_status_o        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 2:0] pipe_rx5_status_o        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 2:0] pipe_rx6_status_o        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [ 2:0] pipe_rx7_status_o        ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [15:0] pipe_rx0_data_o          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [15:0] pipe_rx1_data_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [15:0] pipe_rx2_data_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [15:0] pipe_rx3_data_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [15:0] pipe_rx4_data_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [15:0] pipe_rx5_data_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [15:0] pipe_rx6_data_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [15:0] pipe_rx7_data_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output  wire [2:0]  pipe_tx_margin_o         ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_rx0_polarity_o      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_rx1_polarity_o      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_rx2_polarity_o      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_rx3_polarity_o      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_rx4_polarity_o      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_rx5_polarity_o      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_rx6_polarity_o      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_rx7_polarity_o      ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx0_compliance_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx0_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx1_compliance_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx1_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx2_compliance_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx2_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx3_compliance_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx3_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx4_compliance_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx4_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx5_compliance_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx5_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx6_compliance_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx6_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx7_compliance_o    ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire         pipe_tx7_elec_idle_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx0_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx0_powerdown_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx1_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx1_powerdown_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx2_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx2_powerdown_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx3_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx3_powerdown_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx4_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx4_powerdown_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx5_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx5_powerdown_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx6_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx6_powerdown_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx7_char_is_k_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [ 1:0]  pipe_tx7_powerdown_o     ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [15:0]  pipe_tx0_data_o          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [15:0]  pipe_tx1_data_o          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [15:0]  pipe_tx2_data_o          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [15:0]  pipe_tx3_data_o          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [15:0]  pipe_tx4_data_o          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [15:0]  pipe_tx5_data_o          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [15:0]  pipe_tx6_data_o          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_pipe_pipeline.v	/^  output wire [15:0]  pipe_tx7_data_o          ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx0_chanisaligned_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx0_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx0_phy_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx0_valid_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx1_chanisaligned_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx1_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx1_phy_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx1_valid_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx2_chanisaligned_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx2_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx2_phy_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx2_valid_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx3_chanisaligned_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx3_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx3_phy_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx3_valid_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx4_chanisaligned_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx4_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx4_phy_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx4_valid_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx5_chanisaligned_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx5_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx5_phy_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx5_valid_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx6_chanisaligned_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx6_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx6_phy_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx6_valid_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx7_chanisaligned_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx7_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx7_phy_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                 pipe_rx7_valid_gt$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire                sys_clk,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_acs_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_atomic_egress_blocked_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_cor_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_cpl_abort_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_cpl_timeout_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_cpl_unexpect_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_ecrc_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_internal_cor_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_internal_uncor_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_locked_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_malformed_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_mc_blocked_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_norecovery_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_poisoned_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_posted_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_err_ur_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_force_common_clock_off,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_force_extended_sync_on,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_interrupt_assert_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_interrupt_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_interrupt_stat_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_mgmt_rd_en_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_mgmt_wr_en_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_mgmt_wr_readonly_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_mgmt_wr_rw1c_as_rw_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_pm_force_state_en_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_pm_halt_aspm_l0s_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_pm_halt_aspm_l1_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_pm_send_pme_to_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_pm_wake_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_trn_pending,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cfg_turnoff_ok,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           cm_rst_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           dbg_sub_mode,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           drp_clk,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           drp_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           drp_we,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           func_lvl_rst_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           pl_directed_link_auton,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           pl_directed_link_speed,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           pl_directed_ltssm_new_vld,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           pl_directed_ltssm_stall,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           pl_downstream_deemph_source,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           pl_transmit_hot_rst,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire           pl_upstream_prefer_deemph,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire       [4:0]    pipe_rst_fsm,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [127:0] cfg_err_aer_headerlog,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [15:0]  cfg_dev_id,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [15:0]  cfg_subsys_id,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [15:0]  cfg_subsys_vend_id,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [15:0]  cfg_vend_id,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [15:0]  drp_di,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [1:0]   cfg_pm_force_state,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [1:0]   dbg_mode,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [1:0]   pl_directed_link_change,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [1:0]   pl_directed_link_width,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [2:0]   cfg_ds_function_number,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [2:0]   cfg_force_mps,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [2:0]   pl_dbg_mode ,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [31:0]  cfg_mgmt_di,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [3:0]   cfg_mgmt_byte_en_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [47:0]  cfg_err_tlp_cpl_header,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [4:0]   cfg_aer_interrupt_msgnum,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [4:0]   cfg_ds_device_number,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [4:0]   cfg_pciecap_interrupt_msgnum,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [5:0]   pl_directed_ltssm_new,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [63:0]  cfg_dsn,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [7:0]   cfg_ds_bus_number,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [7:0]   cfg_interrupt_di,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [7:0]   cfg_port_number,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [7:0]   cfg_rev_id,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [8:0]   drp_addr,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire   [9:0]   cfg_mgmt_dwaddr,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [15:0]         pipe_rx0_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [15:0]         pipe_rx1_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [15:0]         pipe_rx2_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [15:0]         pipe_rx3_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [15:0]         pipe_rx4_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [15:0]         pipe_rx5_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [15:0]         pipe_rx6_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [15:0]         pipe_rx7_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [1:0]          pipe_rx0_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [1:0]          pipe_rx1_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [1:0]          pipe_rx2_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [1:0]          pipe_rx3_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [1:0]          pipe_rx4_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [1:0]          pipe_rx5_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [1:0]          pipe_rx6_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [1:0]          pipe_rx7_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [2:0]          pipe_rx0_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [2:0]          pipe_rx1_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [2:0]          pipe_rx2_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [2:0]          pipe_rx3_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [2:0]          pipe_rx4_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [2:0]          pipe_rx5_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [2:0]          pipe_rx6_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire  [2:0]          pipe_rx7_status_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  input wire [((LINK_CAP_MAX_LINK_WIDTH*3)-1):0] pipe_rxstatus,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_rx0_polarity_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_rx1_polarity_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_rx2_polarity_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_rx3_polarity_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_rx4_polarity_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_rx5_polarity_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_rx6_polarity_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_rx7_polarity_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx0_compliance_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx0_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx1_compliance_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx1_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx2_compliance_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx2_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx3_compliance_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx3_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx4_compliance_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx4_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx5_compliance_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx5_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx6_compliance_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx6_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx7_compliance_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx7_elec_idle_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx_deemph_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx_rate_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire                 pipe_tx_rcvr_det_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_aer_ecrc_check_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_aer_ecrc_gen_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_aer_rooterr_corr_err_received,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_aer_rooterr_corr_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_aer_rooterr_fatal_err_received,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_aer_rooterr_fatal_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_aer_rooterr_non_fatal_err_received,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_aer_rooterr_non_fatal_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_bridge_serr_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_command_bus_master_enable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_command_interrupt_disable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_command_io_enable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_command_mem_enable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_command_serr_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control2_ari_forward_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control2_atomic_egress_block,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control2_atomic_requester_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control2_cpl_timeout_dis,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control2_ido_cpl_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control2_ido_req_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control2_ltr_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control2_tlp_prefix_block,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control_aux_power_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control_corr_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control_enable_ro,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control_ext_tag_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control_fatal_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control_no_snoop_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control_non_fatal_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control_phantom_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_control_ur_err_reporting_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_status_corr_err_detected,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_status_fatal_err_detected,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_status_non_fatal_err_detected,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_dev_status_ur_detected,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_err_aer_headerlog_set,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_err_cpl_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_interrupt_msienable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_interrupt_msixenable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_interrupt_msixfm,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_interrupt_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_link_control_auto_bandwidth_int_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_link_control_bandwidth_int_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_link_control_clock_pm_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_link_control_common_clock,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_link_control_extended_sync,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_link_control_hw_auto_width_dis,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_link_control_link_disable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_link_control_rcb,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_link_control_retrain_link,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_link_status_auto_bandwidth_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_link_status_bandwidth_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_link_status_dll_active,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_link_status_link_training,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_mgmt_rd_wr_done,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_assert_int_a,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_assert_int_b,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_assert_int_c,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_assert_int_d,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_deassert_int_a,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_deassert_int_b,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_deassert_int_c,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_deassert_int_d,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_err_cor,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_err_fatal,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_err_non_fatal,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_pm_as_nak,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_pm_pme,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_pme_to,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_pme_to_ack,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_setslotpowerlimit,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_msg_received_unlock,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_pm_rcv_as_req_l1_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_pm_rcv_enter_l1_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_pm_rcv_enter_l23_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_pm_rcv_req_ack_n,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_pmcsr_pme_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_pmcsr_pme_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_received_func_lvl_rst,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_root_control_pme_int_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_root_control_syserr_corr_err_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_root_control_syserr_fatal_err_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_root_control_syserr_non_fatal_err_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_slot_control_electromech_il_ctl_pulse,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_to_turnoff,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_transaction,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          cfg_transaction_type,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          dbg_sclr_a,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          dbg_sclr_b,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          dbg_sclr_c,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          dbg_sclr_d,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          dbg_sclr_e,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          dbg_sclr_f,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          dbg_sclr_g,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          dbg_sclr_h,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          dbg_sclr_i,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          dbg_sclr_j,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          dbg_sclr_k,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          drp_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          lnk_clk_en,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          pl_directed_change_done,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          pl_link_gen2_cap,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          pl_link_partner_gen2_supported,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          pl_link_upcfg_cap,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          pl_phy_lnk_up,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          pl_received_hot_rst,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire          pl_sel_lnk_rate,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire   [1:0]  trn_rdllp_src_rdy,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [11:0]  dbg_vec_c,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [11:0]  pl_dbg_vec,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [15:0]  cfg_command,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [15:0]  cfg_dcommand,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [15:0]  cfg_dcommand2,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [15:0]  cfg_dstatus,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [15:0]  cfg_lcommand,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [15:0]  cfg_lstatus,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [15:0]  cfg_msg_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [15:0]  cfg_status,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [15:0]  drp_do,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [1:0]   cfg_link_control_aspm_control,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [1:0]   cfg_link_status_current_speed,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [1:0]   cfg_pmcsr_powerstate,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [1:0]   pl_lane_reversal_mode,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [1:0]   pl_rx_pm_state,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [1:0]   pl_sel_lnk_width,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [2:0]   cfg_dev_control_max_payload,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [2:0]   cfg_dev_control_max_read_req,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [2:0]   cfg_function_number,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [2:0]   cfg_interrupt_mmenable,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [2:0]   cfg_pcie_link_state,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [2:0]   pl_initial_link_width,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [2:0]   pl_tx_pm_state,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [31:0]  cfg_mgmt_do,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [3:0]   cfg_dev_control2_cpl_timeout_val,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [3:0]   cfg_link_status_negotiated_width,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [4:0]   cfg_device_number,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [5:0]   pl_ltssm_state,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [63:0]  dbg_vec_a,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [63:0]  dbg_vec_b,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [63:0]  trn_rdllp_data,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [6:0]   cfg_transaction_addr,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [6:0]   cfg_vc_tcvc_map,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [7:0]   cfg_bus_number,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire  [7:0]   cfg_interrupt_do,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [15:0]          pipe_tx0_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [15:0]          pipe_tx1_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [15:0]          pipe_tx2_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [15:0]          pipe_tx3_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [15:0]          pipe_tx4_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [15:0]          pipe_tx5_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [15:0]          pipe_tx6_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [15:0]          pipe_tx7_data_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx0_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx0_powerdown_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx1_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx1_powerdown_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx2_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx2_powerdown_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx3_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx3_powerdown_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx4_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx4_powerdown_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx5_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx5_powerdown_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx6_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx6_powerdown_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx7_char_is_k_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [1:0]           pipe_tx7_powerdown_gt,$/;"	p
wire	src/ip/source/pcie_7x_0_pcie_top.v	/^  output wire [2:0]           pipe_tx_margin_gt,$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [1 : 0] cfg_pm_force_state;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [1 : 0] pl_directed_link_change;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [1 : 0] pl_directed_link_width;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [127 : 0] cfg_err_aer_headerlog;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [15 : 0] pcie_drp_di;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [2 : 0] cfg_ds_function_number;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [2 : 0] fc_sel;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [3 : 0] cfg_mgmt_byte_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [3 : 0] pci_exp_rxn;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [3 : 0] pci_exp_rxp;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [3 : 0] pipe_rxoutclk_in;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [3 : 0] s_axis_tx_tuser;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [31 : 0] cfg_mgmt_di;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [4 : 0] cfg_aer_interrupt_msgnum;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [4 : 0] cfg_ds_device_number;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [4 : 0] cfg_pciecap_interrupt_msgnum;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [47 : 0] cfg_err_tlp_cpl_header;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [63 : 0] cfg_dsn;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [63 : 0] s_axis_tx_tdata;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [7 : 0] cfg_ds_bus_number;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [7 : 0] cfg_interrupt_di;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [7 : 0] s_axis_tx_tkeep;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [8 : 0] pcie_drp_addr;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire [9 : 0] cfg_mgmt_dwaddr;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_acs;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_atomic_egress_blocked;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_cor;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_cpl_abort;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_cpl_timeout;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_cpl_unexpect;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_ecrc;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_internal_cor;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_internal_uncor;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_locked;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_malformed;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_mc_blocked;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_norecovery;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_poisoned;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_posted;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_err_ur;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_interrupt;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_interrupt_assert;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_interrupt_stat;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_mgmt_rd_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_mgmt_wr_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_mgmt_wr_readonly;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_mgmt_wr_rw1c_as_rw;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_pm_force_state_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_pm_halt_aspm_l0s;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_pm_halt_aspm_l1;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_pm_send_pme_to;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_pm_wake;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_trn_pending;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire cfg_turnoff_ok;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire m_axis_rx_tready;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pcie_drp_clk;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pcie_drp_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pcie_drp_we;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pipe_dclk_in;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pipe_mmcm_lock_in;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pipe_mmcm_rst_n;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pipe_oobclk_in;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pipe_pclk_in;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pipe_rxusrclk_in;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pipe_userclk1_in;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pipe_userclk2_in;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pl_directed_link_auton;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pl_directed_link_speed;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pl_downstream_deemph_source;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pl_transmit_hot_rst;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire pl_upstream_prefer_deemph;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire rx_np_ok;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire rx_np_req;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire s_axis_tx_tlast;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire s_axis_tx_tvalid;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire sys_clk;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire sys_rst_n;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^input wire tx_cfg_gnt;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [1 : 0] cfg_pmcsr_powerstate;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [1 : 0] pl_lane_reversal_mode;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [1 : 0] pl_rx_pm_state;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [1 : 0] pl_sel_lnk_width;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [11 : 0] fc_cpld;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [11 : 0] fc_npd;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [11 : 0] fc_pd;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [15 : 0] cfg_command;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [15 : 0] cfg_dcommand2;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [15 : 0] cfg_dcommand;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [15 : 0] cfg_dstatus;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [15 : 0] cfg_lcommand;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [15 : 0] cfg_lstatus;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [15 : 0] cfg_msg_data;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [15 : 0] cfg_status;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [15 : 0] pcie_drp_do;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [2 : 0] cfg_function_number;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [2 : 0] cfg_interrupt_mmenable;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [2 : 0] cfg_pcie_link_state;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [2 : 0] pl_initial_link_width;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [2 : 0] pl_tx_pm_state;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [21 : 0] m_axis_rx_tuser;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [3 : 0] pci_exp_txn;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [3 : 0] pci_exp_txp;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [3 : 0] pipe_pclk_sel_out;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [3 : 0] pipe_rxoutclk_out;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [31 : 0] cfg_mgmt_do;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [4 : 0] cfg_device_number;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [5 : 0] pl_ltssm_state;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [5 : 0] tx_buf_av;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [6 : 0] cfg_vc_tcvc_map;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [63 : 0] m_axis_rx_tdata;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [7 : 0] cfg_bus_number;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [7 : 0] cfg_interrupt_do;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [7 : 0] fc_cplh;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [7 : 0] fc_nph;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [7 : 0] fc_ph;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire [7 : 0] m_axis_rx_tkeep;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_aer_ecrc_check_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_aer_ecrc_gen_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_aer_rooterr_corr_err_received;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_aer_rooterr_corr_err_reporting_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_aer_rooterr_fatal_err_received;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_aer_rooterr_fatal_err_reporting_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_aer_rooterr_non_fatal_err_received;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_aer_rooterr_non_fatal_err_reporting_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_bridge_serr_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_err_aer_headerlog_set;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_err_cpl_rdy;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_interrupt_msienable;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_interrupt_msixenable;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_interrupt_msixfm;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_interrupt_rdy;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_mgmt_rd_wr_done;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_assert_int_a;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_assert_int_b;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_assert_int_c;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_assert_int_d;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_deassert_int_a;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_deassert_int_b;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_deassert_int_c;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_deassert_int_d;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_err_cor;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_err_fatal;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_err_non_fatal;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_pm_as_nak;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_pm_pme;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_pme_to_ack;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_msg_received_setslotpowerlimit;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_pmcsr_pme_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_pmcsr_pme_status;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_received_func_lvl_rst;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_root_control_pme_int_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_root_control_syserr_corr_err_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_root_control_syserr_fatal_err_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_root_control_syserr_non_fatal_err_en;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_slot_control_electromech_il_ctl_pulse;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire cfg_to_turnoff;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire m_axis_rx_tlast;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire m_axis_rx_tvalid;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire pcie_drp_rdy;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire pipe_gen3_out;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire pipe_txoutclk_out;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire pl_directed_change_done;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire pl_link_gen2_cap;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire pl_link_partner_gen2_supported;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire pl_link_upcfg_cap;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire pl_phy_lnk_up;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire pl_received_hot_rst;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire pl_sel_lnk_rate;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire s_axis_tx_tready;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire tx_cfg_req;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire tx_err_drop;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire user_app_rdy;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire user_clk_out;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire user_lnk_up;$/;"	p
wire	src/ip/synth/pcie_7x_0.v	/^output wire user_reset_out;$/;"	p
wire_to_turnoff	src/ip/source/pcie_7x_0_axi_basic_tx_thrtl_ctl.v	/^wire       wire_to_turnoff;$/;"	n
wr_addr	src/hdl/pcie/PIO_EP.v	/^    wire  [10:0]      wr_addr;$/;"	n
wr_addr	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  input  [10:0]    wr_addr;$/;"	p
wr_addr	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wr_addr,     \/\/ I [10:0]  Write Address$/;"	c
wr_addr	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    input  [10:0]    wr_addr;$/;"	p
wr_addr	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wr_addr,     \/\/ I [10:0]  Write Address$/;"	c
wr_be	src/hdl/pcie/PIO_EP.v	/^    wire  [7:0]       wr_be;$/;"	n
wr_be	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  input  [7:0]     wr_be;$/;"	p
wr_be	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wr_be,       \/\/ I [7:0]   Write Byte Enable$/;"	c
wr_be	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    input  [7:0]     wr_be;$/;"	p
wr_be	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wr_be,       \/\/ I [7:0]   Write Byte Enable$/;"	c
wr_busy	src/hdl/pcie/PIO_EP.v	/^    wire              wr_busy;$/;"	n
wr_busy	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  output           wr_busy;$/;"	p
wr_busy	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wire             wr_busy;$/;"	n
wr_busy	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wr_busy      \/\/ O         Write Controller Busy$/;"	c
wr_busy	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    output           wr_busy;$/;"	p
wr_busy	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wire             wr_busy;$/;"	n
wr_busy	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wr_busy,      \/\/ O         Write Controller Busy$/;"	c
wr_busy	src/hdl/pcie/PIO_RX_ENGINE.v	/^  input              wr_busy                        \/\/ Memory Write Busy$/;"	p
wr_data	src/hdl/pcie/PIO_EP.v	/^    wire  [31:0]      wr_data;$/;"	n
wr_data	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  input  [31:0]    wr_data;$/;"	p
wr_data	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wr_data,     \/\/ I [31:0]  Write Data$/;"	c
wr_data	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    input  [31:0]    wr_data;$/;"	p
wr_data	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wr_data,     \/\/ I [31:0]  Write Data$/;"	c
wr_en	src/hdl/pcie/PIO_EP.v	/^    wire              wr_en;$/;"	n
wr_en	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  input            wr_en;$/;"	p
wr_en	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  wr_en,       \/\/ I         Write Enable$/;"	c
wr_en	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    input            wr_en;$/;"	p
wr_en	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    wr_en,       \/\/ I         Write Enable$/;"	c
wr_en_ch0	src/hdl/pcie/pci_dma_engine.v	/^    wire wr_en_ch0, rd_en_ch0;$/;"	n
wr_mem_state	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  reg   [2:0]      wr_mem_state;$/;"	r
wr_mem_state	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg   [2:0]      wr_mem_state;$/;"	r
wr_rst_busy	src/hdl/pcie/pci_dma_engine.v	/^    wire wr_rst_busy, rd_rst_busy;$/;"	n
write_en	src/hdl/pcie/PIO_EP_MEM_ACCESS.v	/^  reg              write_en;$/;"	r
write_en	src/hdl/pcie/PIO_EP_SHAPI_REGS.v	/^    reg              write_en;$/;"	r
wt_tmout	linux-software/driver/common.h	/^  long wt_tmout;             \/\/ read timeout$/;"	m	struct:_PCIE_DEV
x16_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output x16_reg1_reg;$/;"	p
x16_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire x16_reg1_reg;$/;"	n
x16_reg1_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output x16_reg1_reg_0;$/;"	p
x16_reg1_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire x16_reg1_reg_0;$/;"	n
x16_reg1_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output x16_reg1_reg_1;$/;"	p
x16_reg1_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire x16_reg1_reg_1;$/;"	n
x16x20_mode_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  output x16x20_mode_reg1_reg;$/;"	p
x16x20_mode_reg1_reg	src/ip/pcie_7x_0_sim_netlist.v	/^  wire x16x20_mode_reg1_reg;$/;"	n
x16x20_mode_reg1_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  output x16x20_mode_reg1_reg_0;$/;"	p
x16x20_mode_reg1_reg_0	src/ip/pcie_7x_0_sim_netlist.v	/^  wire x16x20_mode_reg1_reg_0;$/;"	n
x16x20_mode_reg1_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  output x16x20_mode_reg1_reg_1;$/;"	p
x16x20_mode_reg1_reg_1	src/ip/pcie_7x_0_sim_netlist.v	/^  wire x16x20_mode_reg1_reg_1;$/;"	n
xilinx_pcie_2_1_ep_7x	src/hdl/pcie/xilinx_pcie_2_1_ep_7x.v	/^module xilinx_pcie_2_1_ep_7x # ($/;"	m
