`include "riscv_configs.v"

module riscv_regfile
(
	input i_regfile_rd_wen,
	input i_clk,
	input [4:0] i_regfile_rs1_addr,
	input [4:0] i_regfile_rs2_addr,
	input [4:0] i_regfile_rd_addr,
	input [`XLEN-1:0] i_regfile_data,
	output [`XLEN-1:0] o_regfile_rs1_data,
	output [`XLEN-1:0] o_regfile_rs2_data
);

	// 32 base registers
	reg	[`XLEN-1:0] registers[0:31];

	// Read ports for rs1 * rs2
	assign o_regfile_rs1_data = registers[i_regfile_rs1_addr];
	assign o_regfile_rs2_data = registers[i_regfile_rs2_addr];

	// Hardwired x0
	initial registers[0] = `XLEN'b0;

	always @ (posedge clk) begin
		if(i_regfile_rd_wen && (i_regfile_rd_addr != 0)
			registers[i_regfile_rd_addr] <= i_re
