+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; DRAM|rst_controller_001|alt_rst_req_sync_uq1                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|rst_controller_001|alt_rst_sync_uq1                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|rst_controller_001                                                             ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|rst_controller|alt_rst_req_sync_uq1                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|rst_controller|alt_rst_sync_uq1                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|rst_controller                                                                 ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|mm_interconnect_0|new_sdram_controller_0_s1_translator                         ; 74    ; 4              ; 1            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|mm_interconnect_0|avalon_mm_0_avm_m0_translator                                ; 76    ; 14             ; 0            ; 14             ; 67     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|mm_interconnect_0                                                              ; 64    ; 0              ; 0            ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|sys_sdram_pll_0|reset_from_locked                                              ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|sys_sdram_pll_0|sys_pll|PLL_for_DE_Series_Boards|auto_generated                ; 2     ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|sys_sdram_pll_0|sys_pll                                                        ; 2     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|sys_sdram_pll_0                                                                ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|new_sdram_controller_0|the_SDRAMtest_new_sdram_controller_0_input_efifo_module ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM|new_sdram_controller_0                                                         ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; DRAM                                                                                ; 46    ; 18             ; 0            ; 18             ; 41     ; 18              ; 18            ; 18              ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
