ADD    R1,R0,R3	 //R1 = R0+R3          0000 0000 0010 0000 0000 0000 0000 0011	00200003
SUB    R1,R4,R3	 //R1 = R4-R3          0000 0100 0010 0100 0000 0000 0000 0011	04240003
NAND   R1,R3,R4	 //R1 = R3 NAND R4     0000 1000 0010 0011 0000 0000 0000 0100	08230004
XOR    R1,R5,R6	 //R1 = R5 XOR R6      0000 1100 0010 0101 0000 0000 0000 0110	0c250006
ADDI   R1,R5,1	 //R1 = R5 + 1	       0001 0000 0010 0101 0000 0000 0000 0001	10250001
LDADDR R1, 32	 //R1 = 0	       0001 0100 0010 0000 0000 0000 0010 0000	14200020
LW     R1,R0,100 //R1 = M[R0+100]      0001 1000 0010 0000 0000 0000 0110 0100	18200064
LB     R1,R0,102 //R1 = M[R0+102]      0001 1100 0010 0000 0000 0000 0110 0110  1c200066
SW     R2,R0,100 //M[R0+100] = R2      0010 0000 0101 0000 0000 0000 0110 0100	20500064
SB     R4,R0,102 //M[R0+102] = R3      0010 0100 1000 0000 0000 0000 0110 0110	24800066
LOAD   R1,R0,R0  //R1 = M[R0+R0]       0011 0000 0010 0000 0000 0000 0000 0000	30200000
BEQ    R0,R0,0	 //Go to JALR	       0010 1000 0000 0000 0000 0000 0000 0000	28000000
JALR   R31,R1    //PC <= R1 R31<= PC+4 0010 1111 1110 0000 0000 0000 0000 0001	2fe00001
EI     				       0011 0000 0000 0000 0000 0000 0000 0000	30000000
DI				       0011 0100 0000 0000 0000 0000 0000 0000  34000000
RTI				       0011 1000 0000 0000 0000 0000 0000 0000  38000000

//misalligned lw
LW R1,R0, 101    //should error	    0001 1000 0010 0000 0000 0000 0110 0101     18200065	



	

 











