(DELAYFILE
 (SDFVERSION "3.0")
 (DESIGN "top_tile")
 (DATE "Fri Apr  7 21:12:33 2023")
 (VENDOR "Parallax")
 (PROGRAM "STA")
 (VERSION "2.4.0")
 (DIVIDER .)
 (VOLTAGE 1.600::1.600)
 (PROCESS "1.000::1.000")
 (TEMPERATURE 100.000::100.000)
 (TIMESCALE 1ns)
 (CELL
  (CELLTYPE "top_tile")
  (INSTANCE)
  (DELAY
   (ABSOLUTE
    (INTERCONNECT ccff_head_1 hold14.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT ccff_head_1 ANTENNA_hold14_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT ccff_head_2 hold6.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT ccff_head_2 ANTENNA_hold6_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[0] input3.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[0] ANTENNA_input3_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[10] input4.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[10] ANTENNA_input4_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[11] input5.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[11] ANTENNA_input5_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[12] input6.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[12] ANTENNA_input6_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[13] input7.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[13] ANTENNA_input7_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[14] input8.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[14] ANTENNA_input8_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[15] input9.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[15] ANTENNA_input9_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[16] input10.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[16] ANTENNA_input10_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[17] input11.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[17] ANTENNA_input11_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[18] input12.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[18] ANTENNA_input12_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[19] input13.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[19] ANTENNA_input13_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[1] input14.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[1] ANTENNA_input14_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[20] input15.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[20] ANTENNA_input15_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[21] input16.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[21] ANTENNA_input16_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[22] input17.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[22] ANTENNA_input17_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[23] input18.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[23] ANTENNA_input18_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[24] input19.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[24] ANTENNA_input19_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[25] input20.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[25] ANTENNA_input20_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[26] input21.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[26] ANTENNA_input21_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[27] input22.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[27] ANTENNA_input22_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[28] input23.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[28] ANTENNA_input23_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[29] input24.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[29] ANTENNA_input24_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[2] input25.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[2] ANTENNA_input25_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[3] input26.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[3] ANTENNA_input26_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[4] input27.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[4] ANTENNA_input27_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[5] input28.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[5] ANTENNA_input28_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[6] input29.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[6] ANTENNA_input29_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[7] input30.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[7] ANTENNA_input30_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[8] input31.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[8] ANTENNA_input31_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[9] input32.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_left_in[9] ANTENNA_input32_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[0] input33.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[0] ANTENNA_input33_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[10] input34.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[10] ANTENNA_input34_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[11] input35.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[11] ANTENNA_input35_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[12] input36.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[12] ANTENNA_input36_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[13] input37.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[13] ANTENNA_input37_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[14] input38.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[14] ANTENNA_input38_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[15] input39.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[15] ANTENNA_input39_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[16] input40.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[16] ANTENNA_input40_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[17] input41.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[17] ANTENNA_input41_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[18] input42.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[18] ANTENNA_input42_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[19] input43.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[19] ANTENNA_input43_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[1] input44.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[1] ANTENNA_input44_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[20] input45.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[20] ANTENNA_input45_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[21] input46.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[21] ANTENNA_input46_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[22] input47.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[22] ANTENNA_input47_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[23] input48.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[23] ANTENNA_input48_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[24] input49.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[24] ANTENNA_input49_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[25] input50.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[25] ANTENNA_input50_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[26] input51.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[26] ANTENNA_input51_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[27] input52.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[27] ANTENNA_input52_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[28] input53.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[28] ANTENNA_input53_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[29] input54.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[29] ANTENNA_input54_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[2] input55.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[2] ANTENNA_input55_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[3] input56.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[3] ANTENNA_input56_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[4] input57.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[4] ANTENNA_input57_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[5] input58.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[5] ANTENNA_input58_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[6] input59.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[6] ANTENNA_input59_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[7] input60.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[7] ANTENNA_input60_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[8] input61.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[8] ANTENNA_input61_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[9] input62.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chanx_right_in_0[9] ANTENNA_input62_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[0] input63.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[0] ANTENNA_input63_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[10] input64.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[10] ANTENNA_input64_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[11] input65.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[11] ANTENNA_input65_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[12] input66.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[12] ANTENNA_input66_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[13] input67.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[13] ANTENNA_input67_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[14] input68.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[14] ANTENNA_input68_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[15] input69.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[15] ANTENNA_input69_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[16] input70.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[16] ANTENNA_input70_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[17] input71.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[17] ANTENNA_input71_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[18] input72.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[18] ANTENNA_input72_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[19] input73.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[19] ANTENNA_input73_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[1] input74.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[1] ANTENNA_input74_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[20] input75.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[20] ANTENNA_input75_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[21] input76.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[21] ANTENNA_input76_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[22] input77.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[22] ANTENNA_input77_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[23] input78.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[23] ANTENNA_input78_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[24] input79.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[24] ANTENNA_input79_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[25] input80.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[25] ANTENNA_input80_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[26] input81.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[26] ANTENNA_input81_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[27] input82.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[27] ANTENNA_input82_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[28] input83.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[28] ANTENNA_input83_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[29] input84.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[29] ANTENNA_input84_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[2] input85.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[2] ANTENNA_input85_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[3] input86.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[3] ANTENNA_input86_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[4] input87.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[4] ANTENNA_input87_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[5] input88.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[5] ANTENNA_input88_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[6] input89.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[6] ANTENNA_input89_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[7] input90.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[7] ANTENNA_input90_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[8] input91.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[8] ANTENNA_input91_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[9] input92.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT chany_bottom_in[9] ANTENNA_input92_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT clk0 clkbuf_0_clk0.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clk0 ANTENNA_clkbuf_0_clk0_A.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT gfpga_pad_io_soc_in[0] input93.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT gfpga_pad_io_soc_in[0] ANTENNA_input93_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT gfpga_pad_io_soc_in[1] input94.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT gfpga_pad_io_soc_in[1] ANTENNA_input94_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT gfpga_pad_io_soc_in[2] input95.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT gfpga_pad_io_soc_in[2] ANTENNA_input95_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT gfpga_pad_io_soc_in[3] input96.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT gfpga_pad_io_soc_in[3] ANTENNA_input96_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT isol_n input97.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT isol_n ANTENNA_input97_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT prog_clk clkbuf_0_prog_clk.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT prog_clk ANTENNA_clkbuf_0_prog_clk_A.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT prog_reset hold3.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT prog_reset ANTENNA_hold3_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT reset hold8.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT reset ANTENNA_hold8_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_0_ input100.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_0_ ANTENNA_input100_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_1_ input101.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_1_ ANTENNA_input101_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_2_ input102.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_2_ ANTENNA_input102_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_3_ input103.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_3_ ANTENNA_input103_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_4_ input104.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_4_ ANTENNA_input104_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_5_ input105.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_5_ ANTENNA_input105_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_6_ input106.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_6_ ANTENNA_input106_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_7_ input107.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_bottom_grid_top_width_0_height_0_subtile_0__pin_O_7_ ANTENNA_input107_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_top_grid_bottom_width_0_height_0_subtile_0__pin_inpad_0_ input108.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_top_grid_bottom_width_0_height_0_subtile_0__pin_inpad_0_ ANTENNA_input108_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_top_grid_bottom_width_0_height_0_subtile_1__pin_inpad_0_ input109.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_top_grid_bottom_width_0_height_0_subtile_1__pin_inpad_0_ ANTENNA_input109_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_top_grid_bottom_width_0_height_0_subtile_2__pin_inpad_0_ input110.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_top_grid_bottom_width_0_height_0_subtile_2__pin_inpad_0_ ANTENNA_input110_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_top_grid_bottom_width_0_height_0_subtile_3__pin_inpad_0_ input111.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT right_top_grid_bottom_width_0_height_0_subtile_3__pin_inpad_0_ ANTENNA_input111_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sc_in hold10.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sc_in ANTENNA_hold10_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT test_enable hold13.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT test_enable ANTENNA_hold13_A.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT top_width_0_height_0_subtile_0__pin_cin_0_ input114.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT top_width_0_height_0_subtile_0__pin_cin_0_ ANTENNA_input114_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT top_width_0_height_0_subtile_0__pin_reg_in_0_ hold12.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT top_width_0_height_0_subtile_0__pin_reg_in_0_ ANTENNA_hold12_A.DIODE (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_3__241.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_3__242.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_3__243.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_3__244.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_3__245.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_3__246.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_3__247.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_3__248.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_3__249.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_3__250.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.mux_l2_in_3__251.HI cby_1__8_\.mux_right_ipin_0\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_1\.mux_l2_in_3__252.HI cby_1__8_\.mux_right_ipin_1\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.mux_l2_in_3__253.HI cby_1__8_\.mux_right_ipin_10\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_11\.mux_l2_in_3__254.HI cby_1__8_\.mux_right_ipin_11\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.mux_l2_in_3__255.HI cby_1__8_\.mux_right_ipin_12\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_13\.mux_l2_in_3__256.HI cby_1__8_\.mux_right_ipin_13\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.mux_l2_in_3__257.HI cby_1__8_\.mux_right_ipin_14\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_15\.mux_l2_in_3__258.HI cby_1__8_\.mux_right_ipin_15\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.mux_l2_in_3__259.HI cby_1__8_\.mux_right_ipin_2\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_3\.mux_l2_in_3__260.HI cby_1__8_\.mux_right_ipin_3\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.mux_l2_in_3__261.HI cby_1__8_\.mux_right_ipin_4\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_5\.mux_l2_in_3__262.HI cby_1__8_\.mux_right_ipin_5\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l2_in_3__263.HI cby_1__8_\.mux_right_ipin_6\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_7\.mux_l2_in_3__264.HI cby_1__8_\.mux_right_ipin_7\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.mux_l2_in_3__265.HI cby_1__8_\.mux_right_ipin_8\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_9\.mux_l2_in_3__266.HI cby_1__8_\.mux_right_ipin_9\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0__267.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0__268.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0__269.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0__270.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0__271.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0__272.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0__273.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0__274.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0__275.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0__276.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0__277.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0__278.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0__279.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0__280.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0__281.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0__282.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0__283.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0__284.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0__285.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0__286.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0__287.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0__288.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0__289.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0__290.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0__291.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0__292.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0__293.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0__294.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0__295.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0__296.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0__297.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0__298.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0__299.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0__300.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0__301.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0__302.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0__303.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0__304.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0__305.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0__306.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0__307.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0__308.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0__309.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0__310.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0__311.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0__312.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0__313.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0__314.HI grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.mux_l2_in_1__315.HI sb_1__8_\.mux_bottom_track_1\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.mux_l2_in_1__316.HI sb_1__8_\.mux_bottom_track_11\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.mux_l2_in_1__317.HI sb_1__8_\.mux_bottom_track_13\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_15\.mux_l2_in_1__318.HI sb_1__8_\.mux_bottom_track_15\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_17\.mux_l2_in_1__319.HI sb_1__8_\.mux_bottom_track_17\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_19\.mux_l2_in_1__320.HI sb_1__8_\.mux_bottom_track_19\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_21\.mux_l1_in_1__321.HI sb_1__8_\.mux_bottom_track_21\.mux_l1_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_23\.mux_l1_in_1__322.HI sb_1__8_\.mux_bottom_track_23\.mux_l1_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_25\.mux_l1_in_1__323.HI sb_1__8_\.mux_bottom_track_25\.mux_l1_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_27\.mux_l1_in_1__324.HI sb_1__8_\.mux_bottom_track_27\.mux_l1_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_29\.mux_l2_in_0__325.HI sb_1__8_\.mux_bottom_track_29\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.mux_l2_in_1__326.HI sb_1__8_\.mux_bottom_track_3\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_31\.mux_l2_in_0__327.HI sb_1__8_\.mux_bottom_track_31\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_33\.mux_l2_in_0__328.HI sb_1__8_\.mux_bottom_track_33\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_35\.mux_l2_in_0__329.HI sb_1__8_\.mux_bottom_track_35\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.mux_l2_in_1__330.HI sb_1__8_\.mux_bottom_track_37\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_39\.mux_l2_in_0__331.HI sb_1__8_\.mux_bottom_track_39\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_41\.mux_l2_in_0__332.HI sb_1__8_\.mux_bottom_track_41\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_43\.mux_l2_in_0__333.HI sb_1__8_\.mux_bottom_track_43\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_45\.mux_l2_in_0__334.HI sb_1__8_\.mux_bottom_track_45\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_47\.mux_l2_in_0__335.HI sb_1__8_\.mux_bottom_track_47\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.mux_l2_in_0__336.HI sb_1__8_\.mux_bottom_track_49\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.mux_l2_in_1__337.HI sb_1__8_\.mux_bottom_track_5\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_51\.mux_l2_in_0__338.HI sb_1__8_\.mux_bottom_track_51\.mux_l2_in_0_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.mux_l2_in_1__339.HI sb_1__8_\.mux_bottom_track_7\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.mux_l2_in_1__340.HI sb_1__8_\.mux_bottom_track_9\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.mux_l2_in_3__341.HI sb_1__8_\.mux_left_track_1\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.mux_l2_in_3__342.HI sb_1__8_\.mux_left_track_11\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.mux_l1_in_3__343.HI sb_1__8_\.mux_left_track_13\.mux_l1_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.mux_l1_in_3__344.HI sb_1__8_\.mux_left_track_21\.mux_l1_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.mux_l1_in_3__345.HI sb_1__8_\.mux_left_track_29\.mux_l1_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.mux_l2_in_3__346.HI sb_1__8_\.mux_left_track_3\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.mux_l2_in_1__347.HI sb_1__8_\.mux_left_track_37\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.mux_l2_in_1__348.HI sb_1__8_\.mux_left_track_45\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.mux_l2_in_3__349.HI sb_1__8_\.mux_left_track_5\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_53\.mux_l2_in_1__350.HI sb_1__8_\.mux_left_track_53\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.mux_l2_in_3__351.HI sb_1__8_\.mux_left_track_7\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_0\.mux_l2_in_3__352.HI sb_1__8_\.mux_right_track_0\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_10\.mux_l2_in_3__353.HI sb_1__8_\.mux_right_track_10\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_12\.mux_l1_in_3__354.HI sb_1__8_\.mux_right_track_12\.mux_l1_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_2\.mux_l2_in_3__355.HI sb_1__8_\.mux_right_track_2\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_20\.mux_l1_in_3__356.HI sb_1__8_\.mux_right_track_20\.mux_l1_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_28\.mux_l1_in_3__357.HI sb_1__8_\.mux_right_track_28\.mux_l1_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_36\.mux_l2_in_1__358.HI sb_1__8_\.mux_right_track_36\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_4\.mux_l2_in_3__359.HI sb_1__8_\.mux_right_track_4\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_44\.mux_l2_in_1__360.HI sb_1__8_\.mux_right_track_44\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_52\.mux_l2_in_1__361.HI sb_1__8_\.mux_right_track_52\.mux_l2_in_1_.A0 (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_6\.mux_l2_in_3__362.HI sb_1__8_\.mux_right_track_6\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_3__363.HI cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_3__364.HI cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_3__365.HI cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_3__366.HI cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_3__367.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_3__368.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_3__369.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_3__370.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_3__371.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT clkbuf_leaf_0_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_0_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_0_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_0_prog_clk.X sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_0_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_0_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_0_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_0_prog_clk.X sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _264_.X output120.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _265_.X output131.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _266_.X output142.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _267_.X output143.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _268_.X output144.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _269_.X output145.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _270_.X output146.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _271_.X output147.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _272_.X output148.A (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT _273_.X output149.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _274_.X output121.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _275_.X output122.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _276_.X output123.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _277_.X output124.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _278_.X output125.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _279_.X output126.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _280_.X output127.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _281_.X output128.A (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT _282_.X output129.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _283_.X output130.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _284_.X output132.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _285_.X output133.A (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT _286_.X output134.A (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT _287_.X output135.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _288_.X output136.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _289_.X output137.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _290_.X output138.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _291_.X output139.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _292_.X output140.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _293_.X output141.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _294_.X output150.A (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT _295_.X output161.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _296_.X output172.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _297_.X output173.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _298_.X output174.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _299_.X output175.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _300_.X output176.A (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT _301_.X output177.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _302_.X output178.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _303_.X output179.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _304_.X output151.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _305_.X output152.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _306_.X output153.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _307_.X output154.A (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT _308_.X output155.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT _309_.X output156.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _310_.X output157.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _311_.X output158.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _312_.X output159.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _313_.X output160.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _314_.X output162.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _315_.X output163.A (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT _316_.X output164.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _317_.X output165.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _318_.X output166.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _319_.X output167.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _320_.X output168.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _321_.X output169.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _322_.X output170.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _323_.X output171.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _324_.X output180.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _325_.X output191.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _326_.X output202.A (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT _326_.X ANTENNA_output202_A.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT _327_.X output203.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _328_.X output204.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _329_.X output205.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _330_.X output206.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _331_.X output207.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _332_.X output208.A (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT _333_.X output209.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _334_.X output181.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _335_.X output182.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _336_.X output183.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _337_.X output184.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _338_.X output185.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _339_.X output186.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _340_.X output187.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _341_.X output188.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _342_.X output189.A (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT _343_.X output190.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _344_.X output192.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _345_.X output193.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _346_.X output194.A (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT _346_.X ANTENNA_output194_A.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _347_.X output195.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _348_.X output196.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT _349_.X output197.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _350_.X output198.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _351_.X output199.A (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT _352_.X output200.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _353_.X output201.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _354_.X output210.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _355_.X output211.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _356_.X output212.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _357_.X output213.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _358_.X output214.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _359_.X output215.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _360_.X output216.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT _361_.X output217.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT _362_.X output226.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_0_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_1_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_2_.S (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_3_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_4_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_4__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_3__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_2__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_1__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_0__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l4_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_0_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_1_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_2_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_3_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_4_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_4__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_3__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_2__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_1__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_0__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_1_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_0_.S (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_1_.S (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_2_.S (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_3_.S (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_4_.S (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_4__S.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_3__S.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_2__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_1__S.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_0__S.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_0_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_1_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_2_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_3_.S (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_4_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_4__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_3__S.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_2__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_1__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_0__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_2_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_4_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_0_.S (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_1_.S (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_2_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_2__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_1__S.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_0__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_3_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_0_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_1_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_2_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_3_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_4_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_4__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_3__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_2__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_1__S.DIODE (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_0__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_0_.S (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_1_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_2_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_3_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_2_.S (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_0_.S (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_1_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_2_.S (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_3_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_4_.S (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_4__S.DIODE (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_3__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_2__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_1__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_0__S.DIODE (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_2_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_3_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_0_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_1_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_2_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_3_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l3_in_1_.S (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_0_.S (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_1_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_4_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_3_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_2_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_0_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_1_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_2_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_4_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_2_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_3_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l4_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_0_.S (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_1_.S (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_2_.S (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_3_.S (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_4_.S (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_4__S.DIODE (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_3__S.DIODE (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_2__S.DIODE (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_1__S.DIODE (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_0__S.DIODE (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_0_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_1_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_2_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_2__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_1__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_0__S.DIODE (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l4_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_0_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_1_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_2_.S (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_3_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_4_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_4__S.DIODE (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_3__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_2__S.DIODE (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_1__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_0__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_0_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_1_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_2_.S (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_2__S.DIODE (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_1__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_0__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_0_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_1_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_2_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_3_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_4_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_0_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_1_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_2_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_2__S.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_1__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_0__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3_.Q cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_4_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE.A (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_1_.A1 (0.000:0.000:0.001) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_4_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_4_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.sky130_fd_sc_hd__buf_4_0_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l4_in_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.sky130_fd_sc_hd__buf_4_0__A.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_4_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_4_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.000:0.000:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_4_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_2_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_4_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l4_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.sky130_fd_sc_hd__buf_4_0_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_4_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.B (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_4_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l4_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_4_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_4_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.sky130_fd_sc_hd__buf_4_0_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_4_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_2_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_3_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l3_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l3_in_1_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l4_in_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.INV_SOC_DIR.Y cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.TE_B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z bottom_width_0_height_0_subtile_0__pin_inpad_0_ (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z sb_1__8_\.mux_left_track_1\.mux_l2_in_1_.A0 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z sb_1__8_\.mux_left_track_13\.mux_l1_in_2_.A0 (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z sb_1__8_\.mux_left_track_7\.mux_l1_in_2_.A0 (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l1_in_2__A0.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z ANTENNA_sb_1__8_\.mux_left_track_13\.mux_l1_in_2__A0.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z ANTENNA_sb_1__8_\.mux_left_track_1\.mux_l2_in_1__A0.DIODE (0.011:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.X _357_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.INV_SOC_DIR.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE.TE_B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE.Z _361_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.INV_SOC_DIR.Y cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.TE_B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z bottom_width_0_height_0_subtile_1__pin_inpad_0_ (0.040:0.040:0.041) (0.039:0.040:0.041))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z sb_1__8_\.mux_left_track_11\.mux_l1_in_2_.A0 (0.022:0.022:0.023) (0.022:0.022:0.022))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z sb_1__8_\.mux_left_track_21\.mux_l1_in_2_.A0 (0.023:0.023:0.023) (0.022:0.023:0.023))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z sb_1__8_\.mux_left_track_3\.mux_l2_in_1_.A0 (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z ANTENNA_sb_1__8_\.mux_left_track_3\.mux_l2_in_1__A0.DIODE (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z ANTENNA_sb_1__8_\.mux_left_track_21\.mux_l1_in_2__A0.DIODE (0.023:0.023:0.023) (0.022:0.023:0.023))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l1_in_2__A0.DIODE (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.X _356_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.INV_SOC_DIR.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE.TE_B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE.Z _360_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.INV_SOC_DIR.Y cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.TE_B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z bottom_width_0_height_0_subtile_2__pin_inpad_0_ (0.024:0.024:0.024) (0.023:0.024:0.024))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z sb_1__8_\.mux_left_track_29\.mux_l1_in_2_.A0 (0.018:0.018:0.018) (0.018:0.018:0.018))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z sb_1__8_\.mux_left_track_5\.mux_l2_in_1_.A0 (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z sb_1__8_\.mux_left_track_7\.mux_l1_in_3_.A1 (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l1_in_3__A1.DIODE (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z ANTENNA_sb_1__8_\.mux_left_track_5\.mux_l2_in_1__A0.DIODE (0.017:0.017:0.018) (0.017:0.017:0.017))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z ANTENNA_sb_1__8_\.mux_left_track_29\.mux_l1_in_2__A0.DIODE (0.018:0.018:0.018) (0.018:0.018:0.018))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.X _355_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.INV_SOC_DIR.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE.TE_B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE.Z _359_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.INV_SOC_DIR.Y cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.TE_B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z bottom_width_0_height_0_subtile_3__pin_inpad_0_ (0.025:0.025:0.025) (0.025:0.025:0.025))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z sb_1__8_\.mux_left_track_1\.mux_l2_in_2_.A1 (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z sb_1__8_\.mux_left_track_11\.mux_l1_in_3_.A1 (0.018:0.018:0.018) (0.018:0.018:0.018))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z sb_1__8_\.mux_left_track_37\.mux_l1_in_2_.A1 (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z ANTENNA_sb_1__8_\.mux_left_track_37\.mux_l1_in_2__A1.DIODE (0.019:0.019:0.019) (0.018:0.019:0.019))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l1_in_3__A1.DIODE (0.018:0.018:0.018) (0.018:0.018:0.018))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.Z ANTENNA_sb_1__8_\.mux_left_track_1\.mux_l2_in_2__A1.DIODE (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.X _354_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.INV_SOC_DIR.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE.TE_B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE.Z _358_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q output119.A (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_0\.mux_l1_in_0_.S (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_0\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_0\.mux_l1_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_0\.mux_l1_in_3_.S (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_0\.mux_l1_in_4_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_0\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_0\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_0\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_0\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_0\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_0\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_0\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_1\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_1\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_1\.mux_l1_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_1\.mux_l2_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_1\.mux_l2_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_1\.mux_l2_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_1\.mux_l2_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_1\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_1\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_1\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_10\.mux_l1_in_0_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_10\.mux_l1_in_1_.S (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_10\.mux_l1_in_2_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_10\.mux_l1_in_3_.S (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_10\.mux_l1_in_4_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_4__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_3__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_2__S.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_1__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_0__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_10\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_10\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_10\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_10\.mux_l2_in_3_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_10\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_10\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_10\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_11\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_11\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_11\.mux_l1_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_11\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_11\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_11\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_11\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_11\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_11\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_11\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_12\.mux_l1_in_0_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_12\.mux_l1_in_1_.S (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_12\.mux_l1_in_2_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_12\.mux_l1_in_3_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_12\.mux_l1_in_4_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_12\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_12\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_12\.mux_l2_in_2_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_12\.mux_l2_in_3_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_12\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_12\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_12\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_13\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_13\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_13\.mux_l1_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_13\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_13\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_13\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_13\.mux_l2_in_3_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_13\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_13\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_13\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_14\.mux_l1_in_0_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_14\.mux_l1_in_1_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_14\.mux_l1_in_2_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_14\.mux_l1_in_3_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_14\.mux_l1_in_4_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_14\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_14\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_14\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_14\.mux_l2_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_14\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_14\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_14\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_15\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_15\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_15\.mux_l1_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_15\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_15\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_15\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_15\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_15\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_15\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_15\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_.Q ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__D.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_.Q ANTENNA_cby_1__8_\.mux_right_ipin_15\.mux_l4_in_0__S.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_2\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_2\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_2\.mux_l1_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_2\.mux_l1_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_2\.mux_l1_in_4_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_2\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_2\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_2\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_2\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_2\.mux_l3_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_2\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_2\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_3\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_3\.mux_l1_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_3\.mux_l1_in_2_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_3\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_3\.mux_l2_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_3\.mux_l2_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_3\.mux_l2_in_3_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l2_in_3__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l2_in_2__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l2_in_1__S.DIODE (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l2_in_0__S.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2__D.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_3\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_3\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_3\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_4\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_4\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_4\.mux_l1_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_4\.mux_l1_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_4\.mux_l1_in_4_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_4\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_4\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_4\.mux_l2_in_2_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_4\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_4\.mux_l3_in_0_.S (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_4\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_4\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_5\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_5\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_5\.mux_l1_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_5\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_5\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_5\.mux_l2_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_5\.mux_l2_in_3_.S (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_5\.mux_l3_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_5\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_5\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_6\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_6\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_6\.mux_l1_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_6\.mux_l1_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_6\.mux_l1_in_4_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_6\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_6\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_6\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_6\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_6\.mux_l3_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_6\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_6\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_7\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_7\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_7\.mux_l1_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_7\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_7\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_7\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_7\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_7\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_7\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_7\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_8\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_8\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_8\.mux_l1_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_8\.mux_l1_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_8\.mux_l1_in_4_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_8\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_8\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_8\.mux_l2_in_2_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_8\.mux_l2_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_8\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_8\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_8\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_9\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_9\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q cby_1__8_\.mux_right_ipin_9\.mux_l1_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_9\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_9\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_9\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.Q cby_1__8_\.mux_right_ipin_9\.mux_l2_in_3_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_9\.mux_l3_in_0_.S (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_.Q cby_1__8_\.mux_right_ipin_9\.mux_l3_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3_.Q cby_1__8_\.mux_right_ipin_9\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_0\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_0\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.mux_l1_in_3_.X cby_1__8_\.mux_right_ipin_0\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.mux_l1_in_4_.X cby_1__8_\.mux_right_ipin_0\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_0\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_0\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_0\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_0\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_0\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_0\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_0\.sky130_fd_sc_hd__buf_4_0_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_0\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_1\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_1\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_1\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_1\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_1\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_1\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_1\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_1\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_1\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_1\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_1\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_1\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_1\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_1\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_1\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_1\.mux_l4_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_1\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_1\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_1\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_1\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_1\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_10\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_10\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_10\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.mux_l1_in_3_.X cby_1__8_\.mux_right_ipin_10\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.mux_l1_in_4_.X cby_1__8_\.mux_right_ipin_10\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_10\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_10\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_10\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_10\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_10\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_10\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_10\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_10\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_11\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_11\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_11\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_11\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_11\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_11\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_11\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_11\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_11\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_11\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_11\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_11\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_11\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_11\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_11\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_11\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_11\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_11\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_11\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_11\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_11\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_12\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_12\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_12\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.mux_l1_in_3_.X cby_1__8_\.mux_right_ipin_12\.mux_l2_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.mux_l1_in_4_.X cby_1__8_\.mux_right_ipin_12\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_12\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_12\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_12\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_12\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_12\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_12\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_12\.sky130_fd_sc_hd__buf_4_0_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_12\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_13\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_13\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_13\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_13\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_13\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_13\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_13\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_13\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_13\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_13\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_13\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_13\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_13\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_13\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_13\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_13\.mux_l4_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_13\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_13\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_13\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_13\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_13\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_14\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_14\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_14\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.mux_l1_in_3_.X cby_1__8_\.mux_right_ipin_14\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.mux_l1_in_4_.X cby_1__8_\.mux_right_ipin_14\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_14\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_14\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_14\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_14\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_14\.mux_l4_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_14\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_14\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_14\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_15\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_15\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_15\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_15\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_15\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_15\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_15\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_15\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_15\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_15\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_15\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_15\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_15\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_15\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_15\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_15\.mux_l4_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_15\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_15\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_15\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_15\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_15\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.B (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_2\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_2\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_2\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.mux_l1_in_3_.X cby_1__8_\.mux_right_ipin_2\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.mux_l1_in_4_.X cby_1__8_\.mux_right_ipin_2\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_2\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_2\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_2\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_2\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_2\.mux_l4_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_2\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_2\.sky130_fd_sc_hd__buf_4_0_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_2\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A0 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_3\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_3\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_3\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_3\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_3\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_3\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_3\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_3\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_3\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_3\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_3\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_3\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_3\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_3\.mux_l3_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_3\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_3\.mux_l4_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_3\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_3\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_3\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_3\.sky130_fd_sc_hd__buf_4_0_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_3\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_4\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_4\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_4\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.mux_l1_in_3_.X cby_1__8_\.mux_right_ipin_4\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.mux_l1_in_4_.X cby_1__8_\.mux_right_ipin_4\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_4\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_4\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_4\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_4\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_4\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_4\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_4\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_4\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_5\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_5\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_5\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_5\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_5\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_5\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_5\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_5\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_5\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_5\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_5\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_5\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_5\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_5\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_5\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_5\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_5\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_5\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_5\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_5\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_5\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_6\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_6\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_6\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l1_in_3_.X cby_1__8_\.mux_right_ipin_6\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l1_in_4_.X cby_1__8_\.mux_right_ipin_6\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_6\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_6\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_6\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_6\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_6\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_6\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_6\.sky130_fd_sc_hd__buf_4_0_.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.mux_l4_in_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_6\.sky130_fd_sc_hd__buf_4_0__A.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_6\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_7\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_7\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_7\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_7\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_7\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_7\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_7\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_7\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_7\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_7\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_7\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_7\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_7\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_7\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_7\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_7\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_7\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_7\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_7\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_7\.sky130_fd_sc_hd__buf_4_0_.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_7\.mux_l4_in_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_7\.sky130_fd_sc_hd__buf_4_0__A.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_7\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.B (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_8\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_8\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_8\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.mux_l1_in_3_.X cby_1__8_\.mux_right_ipin_8\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.mux_l1_in_4_.X cby_1__8_\.mux_right_ipin_8\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_8\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_8\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_8\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_8\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_8\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_8\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_8\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_8\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_9\.mux_l1_in_0_.X cby_1__8_\.mux_right_ipin_9\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_9\.mux_l1_in_1_.X cby_1__8_\.mux_right_ipin_9\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_9\.mux_l1_in_2_.X cby_1__8_\.mux_right_ipin_9\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_9\.mux_l2_in_0_.X cby_1__8_\.mux_right_ipin_9\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_9\.mux_l2_in_1_.X cby_1__8_\.mux_right_ipin_9\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_9\.mux_l2_in_2_.X cby_1__8_\.mux_right_ipin_9\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_9\.mux_l2_in_3_.X cby_1__8_\.mux_right_ipin_9\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_9\.mux_l3_in_0_.X cby_1__8_\.mux_right_ipin_9\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_9\.mux_l3_in_1_.X cby_1__8_\.mux_right_ipin_9\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_9\.mux_l4_in_0_.X cby_1__8_\.mux_right_ipin_9\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT cby_1__8_\.mux_right_ipin_9\.sky130_fd_sc_hd__buf_4_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A1 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0__A1.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0__A1.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.S (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.S (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.S (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.S (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.S (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.S (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.S (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.S (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7__S.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6__S.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5__S.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4__S.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3__S.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2__S.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1__S.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.S (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1__S.DIODE (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_11\.mux_l1_in_3_.A0 (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_5\.mux_l2_in_2_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_53\.mux_l1_in_1_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X output228.A (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_output228_A.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_53\.mux_l1_in_1__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_5\.mux_l2_in_2__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l1_in_3__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_3\.mux_l2_in_2_.A1 (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_45\.mux_l1_in_1_.A0 (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_7\.mux_l1_in_3_.A0 (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X output227.A (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_output227_A.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l1_in_3__A0.DIODE (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_45\.mux_l1_in_1__A0.DIODE (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_3\.mux_l2_in_2__A1.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A0 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.S (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.S (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.S (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.S (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.S (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.S (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.S (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.S (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7__S.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6__S.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5__S.DIODE (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4__S.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3__S.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2__S.DIODE (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1__S.DIODE (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0__S.DIODE (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_11\.mux_l2_in_2_.A1 (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_21\.mux_l1_in_3_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_3\.mux_l2_in_2_.A0 (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X output230.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_output230_A.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_3\.mux_l2_in_2__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_21\.mux_l1_in_3__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l2_in_2__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_1\.mux_l2_in_2_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_13\.mux_l1_in_3_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_7\.mux_l2_in_2_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X output229.A (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_output229_A.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l2_in_2__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_13\.mux_l1_in_3__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_1\.mux_l2_in_2__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0__A1.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0__A1.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_1\.mux_l2_in_3_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_11\.mux_l2_in_2_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_37\.mux_l1_in_2_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X output232.A (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_output232_A.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_37\.mux_l1_in_2__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l2_in_2__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_1\.mux_l2_in_3__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_29\.mux_l1_in_3_.A1 (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_5\.mux_l2_in_2_.A0 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_7\.mux_l2_in_2_.A0 (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X output231.A (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_output231_A.DIODE (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l2_in_2__A0.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_5\.mux_l2_in_2__A0.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_29\.mux_l1_in_3__A1.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.S (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.S (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.S (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.S (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.S (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.S (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5__S.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4__S.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3__S.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2__S.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1__S.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0__S.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1__S.DIODE (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_11\.mux_l2_in_3_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_5\.mux_l2_in_3_.A1 (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_53\.mux_l2_in_1_.A1 (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X output234.A (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_output234_A.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_53\.mux_l2_in_1__A1.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_5\.mux_l2_in_3__A1.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l2_in_3__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_3\.mux_l2_in_3_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_45\.mux_l2_in_1_.A1 (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_7\.mux_l2_in_3_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X output233.A (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_output233_A.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l2_in_3__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_45\.mux_l2_in_1__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_left_track_3\.mux_l2_in_3__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.S (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.S (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.S (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.S (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.S (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.S (0.022:0.022:0.022) (0.020:0.020:0.020))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.S (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.S (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7__S.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6__S.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5__S.DIODE (0.022:0.022:0.022) (0.020:0.020:0.020))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4__S.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3__S.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2__S.DIODE (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1__S.DIODE (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0__S.DIODE (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.S (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.D (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_15\.mux_l1_in_0_.A0 (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_3\.mux_l1_in_0_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_39\.mux_l1_in_0_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_9\.mux_l1_in_0_.A0 (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X output225.A (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_output225_A.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_9\.mux_l1_in_0__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_39\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_3\.mux_l1_in_0__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_15\.mux_l1_in_0__A0.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_1\.mux_l1_in_0_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_13\.mux_l1_in_0_.A0 (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_37\.mux_l2_in_0_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_7\.mux_l1_in_0_.A0 (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X output224.A (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_output224_A.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_7\.mux_l1_in_0__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_37\.mux_l2_in_0__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_13\.mux_l1_in_0__A0.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_1\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.S (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.S (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.S (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.S (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.S (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.S (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.S (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.S (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6__S.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5__S.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4__S.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3__S.DIODE (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2__S.DIODE (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1__S.DIODE (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0__S.DIODE (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.S (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.S (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.S (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.S (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3__S.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2__S.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1__S.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0__S.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.001:0.001:0.001) (0.000:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_1\.mux_l1_in_1_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_19\.mux_l1_in_0_.A0 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_43\.mux_l1_in_0_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_7\.mux_l1_in_1_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X output219.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_output219_A.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_7\.mux_l1_in_1__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_43\.mux_l1_in_0__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_19\.mux_l1_in_0__A0.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_1\.mux_l1_in_1__A1.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_11\.mux_l1_in_0_.A0 (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_17\.mux_l1_in_0_.A0 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_41\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_5\.mux_l1_in_0_.A0 (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X output218.A (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_output218_A.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_5\.mux_l1_in_0__A0.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_41\.mux_l1_in_0__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_17\.mux_l1_in_0__A0.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_11\.mux_l1_in_0__A0.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.S (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.S (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.S (0.017:0.017:0.017) (0.016:0.016:0.016))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.S (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.S (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.S (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.S (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.S (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7__S.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6__S.DIODE (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5__S.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4__S.DIODE (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3__S.DIODE (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2__S.DIODE (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1__S.DIODE (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0__S.DIODE (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.S (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.S (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.S (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.S (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2__S.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1__S.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0__S.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.D (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_11\.mux_l1_in_1_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_23\.mux_l1_in_0_.A0 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_47\.mux_l1_in_0_.A0 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_5\.mux_l1_in_1_.A1 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X output221.A (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_output221_A.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_5\.mux_l1_in_1__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_47\.mux_l1_in_0__A0.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_23\.mux_l1_in_0__A0.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_11\.mux_l1_in_1__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_21\.mux_l1_in_0_.A0 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_3\.mux_l1_in_1_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_45\.mux_l1_in_0_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_9\.mux_l1_in_1_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X output220.A (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_output220_A.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_9\.mux_l1_in_1__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_45\.mux_l1_in_0__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_3\.mux_l1_in_1__A1.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_21\.mux_l1_in_0__A0.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q _362_.A (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A1 (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q output117.A (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q ANTENNA_output117_A.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0__A1.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.Q ANTENNA__362__A.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.X output116.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A1 (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A1 (0.000:0.000:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.A0 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1__A.DIODE (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1__A0.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.S (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.S (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.S (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.S (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.S (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.S (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.S (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7__S.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6__S.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5__S.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3__S.DIODE (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2__S.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1__S.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0__S.DIODE (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A1 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9__D.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.Q ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4__A1.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10__D.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.Q ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q output118.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_27\.mux_l1_in_0_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_3\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_51\.mux_l1_in_0_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_9\.mux_l1_in_1_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X output223.A (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_output223_A.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_9\.mux_l1_in_1__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_51\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_3\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_27\.mux_l1_in_0__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_1\.mux_l1_in_1_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_25\.mux_l1_in_0_.A0 (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_49\.mux_l1_in_0_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_7\.mux_l1_in_1_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X output222.A (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_output222_A.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_7\.mux_l1_in_1__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_49\.mux_l1_in_0__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_25\.mux_l1_in_0__A0.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_1\.mux_l1_in_1__A0.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_1\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_1\.mux_l1_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_1\.mux_l1_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_1\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_1\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_bottom_track_1\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_11\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_11\.mux_l1_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_11\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_11\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_bottom_track_11\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_13\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_13\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_13\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_bottom_track_13\.mux_l3_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_15\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_15\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_15\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_bottom_track_15\.mux_l3_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_17\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_17\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_17\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_bottom_track_17\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_19\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_19\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_19\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_bottom_track_19\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_21\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_21\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_21\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_23\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_23\.mux_l1_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_23\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_25\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_25\.mux_l1_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_25\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_27\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_27\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_27\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_29\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_29\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_3\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_3\.mux_l1_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_3\.mux_l1_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_3\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_3\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_bottom_track_3\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_31\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_31\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_33\.mux_l1_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_33\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_35\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_35\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_37\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_37\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_37\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_bottom_track_37\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_39\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_39\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_41\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_41\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_43\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_43\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_45\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_45\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_47\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_47\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_49\.mux_l1_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_49\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_5\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_5\.mux_l1_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_5\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_5\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_bottom_track_5\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_51\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_51\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_7\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_7\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_7\.mux_l1_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_7\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_7\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_bottom_track_7\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_9\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_9\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_bottom_track_9\.mux_l1_in_2_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_bottom_track_9\.mux_l1_in_2__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_bottom_track_9\.mux_l1_in_1__S.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_bottom_track_9\.mux_l1_in_0__S.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_9\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_bottom_track_9\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_bottom_track_9\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_1\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_1\.mux_l2_in_0_.S (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_1\.mux_l2_in_1_.S (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_1\.mux_l2_in_2_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_1\.mux_l2_in_3_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_left_track_1\.mux_l2_in_3__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_left_track_1\.mux_l2_in_2__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_left_track_1\.mux_l2_in_1__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_left_track_1\.mux_l2_in_0__S.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_2__D.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_1\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_1\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mux_left_track_1\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_11\.mux_l1_in_0_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_11\.mux_l1_in_1_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_11\.mux_l1_in_2_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_11\.mux_l1_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l1_in_3__S.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l1_in_2__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l1_in_1__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l1_in_0__S.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_11\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_11\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_11\.mux_l2_in_2_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_11\.mux_l2_in_3_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_11\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_11\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mux_left_track_11\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_13\.mux_l1_in_0_.S (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_13\.mux_l1_in_1_.S (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_13\.mux_l1_in_2_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_13\.mux_l1_in_3_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_13\.mux_l1_in_3__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_13\.mux_l1_in_2__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_13\.mux_l1_in_1__S.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_13\.mux_l1_in_0__S.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_13\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_13\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_13\.mux_l3_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_21\.mux_l1_in_0_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_21\.mux_l1_in_1_.S (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_21\.mux_l1_in_2_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_21\.mux_l1_in_3_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_21\.mux_l1_in_3__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_21\.mux_l1_in_2__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_21\.mux_l1_in_1__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_21\.mux_l1_in_0__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_21\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_21\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_21\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_29\.mux_l1_in_0_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_29\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_29\.mux_l1_in_2_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_29\.mux_l1_in_3_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_29\.mux_l1_in_3__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_29\.mux_l1_in_2__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_29\.mux_l1_in_1__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_29\.mux_l1_in_0__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_29\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_29\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_29\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_3\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_3\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_3\.mux_l2_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_3\.mux_l2_in_1_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_3\.mux_l2_in_2_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_3\.mux_l2_in_3_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_3\.mux_l3_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_3\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mux_left_track_3\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_37\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_37\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_37\.mux_l1_in_2_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_37\.mux_l1_in_2__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_37\.mux_l1_in_1__S.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_37\.mux_l1_in_0__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_37\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_37\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_37\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_45\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_45\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_45\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_45\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_45\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_5\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_5\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_5\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_5\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_5\.mux_l2_in_2_.S (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_5\.mux_l2_in_3_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_left_track_5\.mux_l2_in_3__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_left_track_5\.mux_l2_in_2__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_left_track_5\.mux_l2_in_1__S.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_left_track_5\.mux_l2_in_0__S.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_2__D.DIODE (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_5\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_5\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mux_left_track_5\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_53\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_53\.mux_l1_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_53\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_53\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_2_.Q cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_53\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_7\.mux_l1_in_0_.S (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_7\.mux_l1_in_1_.S (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_7\.mux_l1_in_2_.S (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_left_track_7\.mux_l1_in_3_.S (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l1_in_3__S.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l1_in_2__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l1_in_1__S.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l1_in_0__S.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_7\.mux_l2_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_7\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_7\.mux_l2_in_2_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_left_track_7\.mux_l2_in_3_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_7\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_left_track_7\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mux_left_track_7\.mux_l4_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_0\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_0\.mux_l2_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_0\.mux_l2_in_1_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_0\.mux_l2_in_2_.S (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_0\.mux_l2_in_3_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_0\.mux_l2_in_3__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_0\.mux_l2_in_2__S.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_0\.mux_l2_in_1__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_0\.mux_l2_in_0__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_2__D.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_0\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_0\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mux_right_track_0\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_10\.mux_l1_in_0_.S (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_10\.mux_l1_in_1_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_10\.mux_l1_in_2_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_10\.mux_l1_in_3_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l1_in_3__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l1_in_2__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l1_in_1__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l1_in_0__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_10\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_10\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_10\.mux_l2_in_2_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_10\.mux_l2_in_3_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l2_in_3__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l2_in_2__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l2_in_1__S.DIODE (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l2_in_0__S.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_2__D.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_10\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_10\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mux_right_track_10\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_12\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_12\.mux_l1_in_1_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_12\.mux_l1_in_2_.S (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_12\.mux_l1_in_3_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_12\.mux_l1_in_3__S.DIODE (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_12\.mux_l1_in_2__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_12\.mux_l1_in_1__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_12\.mux_l1_in_0__S.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_12\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_12\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_12\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_2\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_2\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_2\.mux_l2_in_1_.S (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_2\.mux_l2_in_2_.S (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_2\.mux_l2_in_3_.S (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_2\.mux_l2_in_3__S.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_2\.mux_l2_in_2__S.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_2\.mux_l2_in_1__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_2\.mux_l2_in_0__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_2__D.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_2\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_2\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mux_right_track_2\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_20\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_20\.mux_l1_in_1_.S (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_20\.mux_l1_in_2_.S (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_20\.mux_l1_in_3_.S (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_20\.mux_l1_in_3__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_20\.mux_l1_in_2__S.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_20\.mux_l1_in_1__S.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_20\.mux_l1_in_0__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_20\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_20\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_20\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_28\.mux_l1_in_0_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_28\.mux_l1_in_1_.S (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_28\.mux_l1_in_2_.S (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_28\.mux_l1_in_3_.S (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_28\.mux_l1_in_3__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_28\.mux_l1_in_2__S.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_28\.mux_l1_in_1__S.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_28\.mux_l1_in_0__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_28\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_28\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_28\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_36\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_36\.mux_l1_in_1_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_36\.mux_l1_in_2_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_36\.mux_l1_in_2__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_36\.mux_l1_in_1__S.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_36\.mux_l1_in_0__S.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_36\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_36\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_36\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_4\.mux_l1_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_4\.mux_l1_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_4\.mux_l2_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_4\.mux_l2_in_1_.S (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_4\.mux_l2_in_2_.S (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_4\.mux_l2_in_3_.S (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_4\.mux_l2_in_3__S.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_4\.mux_l2_in_2__S.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_4\.mux_l2_in_1__S.DIODE (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_4\.mux_l2_in_0__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_2__D.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_4\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_4\.mux_l3_in_1_.S (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mux_right_track_4\.mux_l4_in_0_.S (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_44\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_44\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_44\.mux_l1_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_44\.mux_l1_in_2__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_44\.mux_l1_in_1__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_44\.mux_l1_in_0__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_44\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_44\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_44\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_52\.mux_l1_in_0_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_52\.mux_l1_in_1_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_52\.mux_l1_in_1__S.DIODE (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_52\.mux_l1_in_0__S.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_52\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_52\.mux_l2_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_52\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_.D (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_6\.mux_l1_in_0_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_6\.mux_l1_in_1_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_6\.mux_l1_in_2_.S (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q sb_1__8_\.mux_right_track_6\.mux_l1_in_3_.S (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l1_in_3__S.DIODE (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l1_in_2__S.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l1_in_1__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l1_in_0__S.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_.Q ANTENNA_sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1__D.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_2_.D (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_6\.mux_l2_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_6\.mux_l2_in_1_.S (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_6\.mux_l2_in_2_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q sb_1__8_\.mux_right_track_6\.mux_l2_in_3_.S (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l2_in_3__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l2_in_2__S.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l2_in_1__S.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l2_in_0__S.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_.Q ANTENNA_sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_2__D.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_3_.D (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_6\.mux_l3_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_2_.Q sb_1__8_\.mux_right_track_6\.mux_l3_in_1_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_3_.Q sb_1__8_\.mux_right_track_6\.mux_l4_in_0_.S (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_1\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.mux_l1_in_1_.X sb_1__8_\.mux_bottom_track_1\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.mux_l1_in_2_.X sb_1__8_\.mux_bottom_track_1\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_1\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.mux_l2_in_1_.X sb_1__8_\.mux_bottom_track_1\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.mux_l3_in_0_.X sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X _353_.A (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_0\.mux_l1_in_0_.A0 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_12\.mux_l1_in_0_.A0 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_15\.mux_l1_in_0_.A0 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_3\.mux_l1_in_0_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_6\.mux_l1_in_0_.A0 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_9\.mux_l1_in_0_.A0 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_9\.mux_l1_in_0__A0.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_6\.mux_l1_in_0__A0.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l1_in_0__A0.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_15\.mux_l1_in_0__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_12\.mux_l1_in_0__A0.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_0\.mux_l1_in_0__A0.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__353__A.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_11\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.mux_l1_in_1_.X sb_1__8_\.mux_bottom_track_11\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_11\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.mux_l2_in_1_.X sb_1__8_\.mux_bottom_track_11\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.mux_l3_in_0_.X sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_.X _348_.A (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_11\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_14\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_2\.mux_l1_in_1_.A0 (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_5\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_8\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_8\.mux_l1_in_1__A0.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_5\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_2\.mux_l1_in_1__A0.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_14\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_11\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__348__A.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_13\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_13\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.mux_l2_in_1_.X sb_1__8_\.mux_bottom_track_13\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.mux_l3_in_0_.X sb_1__8_\.mux_bottom_track_13\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.sky130_fd_sc_hd__buf_4_0_.X _347_.A (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_0\.mux_l1_in_2_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_12\.mux_l1_in_2_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_15\.mux_l1_in_2_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_6\.mux_l1_in_2_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_6\.mux_l1_in_2__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_15\.mux_l1_in_2__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_12\.mux_l1_in_2__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_0\.mux_l1_in_2__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_13\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__347__A.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_15\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_15\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_15\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_15\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_15\.mux_l2_in_1_.X sb_1__8_\.mux_bottom_track_15\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_15\.mux_l3_in_0_.X sb_1__8_\.mux_bottom_track_15\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_15\.sky130_fd_sc_hd__buf_4_0_.X _346_.A (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_15\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_1\.mux_l1_in_2_.A0 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_15\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_7\.mux_l1_in_2_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_15\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_7\.mux_l1_in_2__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_15\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_1\.mux_l1_in_2__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_15\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__346__A.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_17\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_17\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_17\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_17\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_17\.mux_l2_in_1_.X sb_1__8_\.mux_bottom_track_17\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_17\.mux_l3_in_0_.X sb_1__8_\.mux_bottom_track_17\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_17\.sky130_fd_sc_hd__buf_4_0_.X _345_.A (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_17\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_14\.mux_l1_in_2_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_17\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_2\.mux_l1_in_2_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_17\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_8\.mux_l1_in_2_.A0 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_17\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_8\.mux_l1_in_2__A0.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_17\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_2\.mux_l1_in_2__A0.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_17\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_14\.mux_l1_in_2__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_17\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__345__A.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_19\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_19\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_19\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_19\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_19\.mux_l2_in_1_.X sb_1__8_\.mux_bottom_track_19\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_19\.mux_l3_in_0_.X sb_1__8_\.mux_bottom_track_19\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_19\.sky130_fd_sc_hd__buf_4_0_.X _344_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_19\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_3\.mux_l1_in_2_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_19\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_9\.mux_l1_in_2_.A0 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_19\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_9\.mux_l1_in_2__A0.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_19\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l1_in_2__A0.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_19\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__344__A.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_21\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_21\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_21\.mux_l1_in_1_.X sb_1__8_\.mux_bottom_track_21\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_21\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_21\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_21\.sky130_fd_sc_hd__buf_4_0_.X _343_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_21\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_10\.mux_l1_in_2_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_21\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_4\.mux_l1_in_2_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_23\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_23\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_23\.mux_l1_in_1_.X sb_1__8_\.mux_bottom_track_23\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_23\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_23\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_23\.sky130_fd_sc_hd__buf_4_0_.X _342_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_23\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_11\.mux_l1_in_2_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_23\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_5\.mux_l1_in_2_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_23\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_5\.mux_l1_in_2__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_23\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_11\.mux_l1_in_2__A0.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_23\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__342__A.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_25\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_25\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_25\.mux_l1_in_1_.X sb_1__8_\.mux_bottom_track_25\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_25\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_25\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_25\.sky130_fd_sc_hd__buf_4_0_.X _341_.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_25\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_0\.mux_l1_in_3_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_25\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_12\.mux_l1_in_3_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_25\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_6\.mux_l1_in_3_.A0 (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_25\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_6\.mux_l1_in_3__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_25\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_12\.mux_l1_in_3__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_25\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_0\.mux_l1_in_3__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_25\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__341__A.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_27\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_27\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_27\.mux_l1_in_1_.X sb_1__8_\.mux_bottom_track_27\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_27\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_27\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_27\.sky130_fd_sc_hd__buf_4_0_.X _340_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_27\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_13\.mux_l1_in_2_.A0 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_27\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_7\.mux_l2_in_2_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_29\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_29\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_29\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_29\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_29\.sky130_fd_sc_hd__buf_4_0_.X _339_.A (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_29\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_14\.mux_l1_in_3_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_29\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_2\.mux_l1_in_3_.A0 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_29\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_8\.mux_l1_in_3_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_29\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_8\.mux_l1_in_3__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_29\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_2\.mux_l1_in_3__A0.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_29\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_14\.mux_l1_in_3__A0.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_29\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__339__A.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_3\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.mux_l1_in_1_.X sb_1__8_\.mux_bottom_track_3\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.mux_l1_in_2_.X sb_1__8_\.mux_bottom_track_3\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_3\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.mux_l2_in_1_.X sb_1__8_\.mux_bottom_track_3\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.mux_l3_in_0_.X sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_.X _352_.A (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_1\.mux_l1_in_0_.A0 (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_10\.mux_l1_in_0_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_13\.mux_l1_in_0_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_4\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_7\.mux_l1_in_0_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_7\.mux_l1_in_0__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_4\.mux_l1_in_0__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_13\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_1\.mux_l1_in_0__A0.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__352__A.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_31\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_31\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_31\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_31\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_31\.sky130_fd_sc_hd__buf_4_0_.X _338_.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_31\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_15\.mux_l2_in_2_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_31\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_9\.mux_l2_in_2_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_31\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_9\.mux_l2_in_2__A1.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_31\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_15\.mux_l2_in_2__A1.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_31\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__338__A.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_33\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_33\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_33\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_33\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_33\.sky130_fd_sc_hd__buf_4_0_.X _337_.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_33\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_1\.mux_l2_in_2_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_33\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_10\.mux_l1_in_3_.A0 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_33\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_4\.mux_l1_in_3_.A0 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_33\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_4\.mux_l1_in_3__A0.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_33\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_3__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_33\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_1\.mux_l2_in_2__A1.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_33\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__337__A.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_35\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_35\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_35\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_35\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_35\.sky130_fd_sc_hd__buf_4_0_.X _336_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_35\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_11\.mux_l2_in_2_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_37\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_37\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.mux_l2_in_1_.X sb_1__8_\.mux_bottom_track_37\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.mux_l3_in_0_.X sb_1__8_\.mux_bottom_track_37\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.sky130_fd_sc_hd__buf_4_0_.X _335_.A (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_0\.mux_l1_in_4_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_12\.mux_l1_in_4_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_3\.mux_l2_in_2_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_6\.mux_l1_in_4_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_6\.mux_l1_in_4__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l2_in_2__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_12\.mux_l1_in_4__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_0\.mux_l1_in_4__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_37\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__335__A.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_39\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_39\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_39\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_39\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_39\.sky130_fd_sc_hd__buf_4_0_.X _334_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_39\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_13\.mux_l2_in_2_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_41\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_41\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_41\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_41\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_41\.sky130_fd_sc_hd__buf_4_0_.X _333_.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_41\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_14\.mux_l1_in_4_.A0 (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_41\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_2\.mux_l1_in_4_.A0 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_41\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_5\.mux_l2_in_2_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_41\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_8\.mux_l1_in_4_.A0 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_41\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_8\.mux_l1_in_4__A0.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_41\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_5\.mux_l2_in_2__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_41\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_2\.mux_l1_in_4__A0.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_41\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_14\.mux_l1_in_4__A0.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_41\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__333__A.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_43\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_43\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_43\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_43\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_43\.sky130_fd_sc_hd__buf_4_0_.X _332_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_43\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_15\.mux_l2_in_3_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_45\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_45\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_45\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_45\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_45\.sky130_fd_sc_hd__buf_4_0_.X _331_.A (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_45\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_10\.mux_l1_in_4_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_45\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_4\.mux_l1_in_4_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_45\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_7\.mux_l2_in_3_.A1 (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_45\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_7\.mux_l2_in_3__A1.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_45\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_4\.mux_l1_in_4__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_45\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_4__A0.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_45\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__331__A.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_47\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_47\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_47\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_47\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_47\.sky130_fd_sc_hd__buf_4_0_.X _330_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_49\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_49\.sky130_fd_sc_hd__buf_4_0_.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.mux_l2_in_0_.X ANTENNA_sb_1__8_\.mux_bottom_track_49\.sky130_fd_sc_hd__buf_4_0__A.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.sky130_fd_sc_hd__buf_4_0_.X _329_.A (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_0\.mux_l2_in_3_.A1 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_12\.mux_l2_in_3_.A1 (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_6\.mux_l2_in_3_.A1 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_9\.mux_l2_in_3_.A1 (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_9\.mux_l2_in_3__A1.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_6\.mux_l2_in_3__A1.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_12\.mux_l2_in_3__A1.DIODE (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_0\.mux_l2_in_3__A1.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_49\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__329__A.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_5\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.mux_l1_in_1_.X sb_1__8_\.mux_bottom_track_5\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_5\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.mux_l2_in_1_.X sb_1__8_\.mux_bottom_track_5\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.mux_l3_in_0_.X sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_.X _351_.A (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_11\.mux_l1_in_0_.A0 (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_14\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_2\.mux_l1_in_0_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_5\.mux_l1_in_0_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_8\.mux_l1_in_0_.A0 (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_8\.mux_l1_in_0__A0.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_5\.mux_l1_in_0__A0.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_2\.mux_l1_in_0__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_14\.mux_l1_in_0__A0.DIODE (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_11\.mux_l1_in_0__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__351__A.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_51\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_51\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_51\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_51\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_51\.sky130_fd_sc_hd__buf_4_0_.X _328_.A (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_51\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_1\.mux_l2_in_3_.A1 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_51\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_1\.mux_l2_in_3__A1.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_51\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__328__A.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_7\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.mux_l1_in_1_.X sb_1__8_\.mux_bottom_track_7\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.mux_l1_in_2_.X sb_1__8_\.mux_bottom_track_7\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_7\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.mux_l2_in_1_.X sb_1__8_\.mux_bottom_track_7\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.mux_l3_in_0_.X sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X _350_.A (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_0\.mux_l1_in_1_.A0 (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_12\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_15\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_3\.mux_l1_in_1_.A0 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_6\.mux_l1_in_1_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_9\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_9\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_6\.mux_l1_in_1__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l1_in_1__A0.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_15\.mux_l1_in_1__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_12\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_0\.mux_l1_in_1__A0.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__350__A.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.mux_l1_in_0_.X sb_1__8_\.mux_bottom_track_9\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.mux_l1_in_1_.X sb_1__8_\.mux_bottom_track_9\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.mux_l1_in_2_.X sb_1__8_\.mux_bottom_track_9\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.mux_l2_in_0_.X sb_1__8_\.mux_bottom_track_9\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.mux_l2_in_1_.X sb_1__8_\.mux_bottom_track_9\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.mux_l3_in_0_.X sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_.X _349_.A (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_1\.mux_l1_in_1_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_10\.mux_l1_in_1_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_13\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_4\.mux_l1_in_1_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_.X cby_1__8_\.mux_right_ipin_7\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_7\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_4\.mux_l1_in_1__A0.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_13\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_1__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cby_1__8_\.mux_right_ipin_1\.mux_l1_in_1__A0.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__349__A.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.mux_l1_in_0_.X sb_1__8_\.mux_left_track_1\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_1\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.mux_l2_in_1_.X sb_1__8_\.mux_left_track_1\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.mux_l2_in_2_.X sb_1__8_\.mux_left_track_1\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.mux_l2_in_3_.X sb_1__8_\.mux_left_track_1\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.mux_l3_in_0_.X sb_1__8_\.mux_left_track_1\.mux_l4_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.mux_l3_in_1_.X sb_1__8_\.mux_left_track_1\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.mux_l4_in_0_.X sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X _293_.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_0_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_0_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_0_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_0_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_0_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_0_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_0__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_0__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_0__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_0__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_0__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__293__A.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.mux_l1_in_0_.X sb_1__8_\.mux_left_track_11\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.mux_l1_in_1_.X sb_1__8_\.mux_left_track_11\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.mux_l1_in_2_.X sb_1__8_\.mux_left_track_11\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.mux_l1_in_3_.X sb_1__8_\.mux_left_track_11\.mux_l2_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_11\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.mux_l2_in_1_.X sb_1__8_\.mux_left_track_11\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.mux_l2_in_2_.X sb_1__8_\.mux_left_track_11\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.mux_l2_in_3_.X sb_1__8_\.mux_left_track_11\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.mux_l3_in_0_.X sb_1__8_\.mux_left_track_11\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.mux_l3_in_1_.X sb_1__8_\.mux_left_track_11\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.mux_l4_in_0_.X sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X _288_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_1_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_1_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_1_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_1_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_1_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_1__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_1__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_1__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_1__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__288__A.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.mux_l1_in_0_.X sb_1__8_\.mux_left_track_13\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.mux_l1_in_1_.X sb_1__8_\.mux_left_track_13\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.mux_l1_in_2_.X sb_1__8_\.mux_left_track_13\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.mux_l1_in_3_.X sb_1__8_\.mux_left_track_13\.mux_l2_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_13\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.mux_l2_in_1_.X sb_1__8_\.mux_left_track_13\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.mux_l3_in_0_.X sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_.X _287_.A (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_2_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_2_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_2_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_2_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_2_.A0 (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_2__A0.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_2__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_2__A0.DIODE (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_2__A0.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_2__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__287__A.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.mux_l1_in_0_.X sb_1__8_\.mux_left_track_21\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.mux_l1_in_1_.X sb_1__8_\.mux_left_track_21\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.mux_l1_in_2_.X sb_1__8_\.mux_left_track_21\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.mux_l1_in_3_.X sb_1__8_\.mux_left_track_21\.mux_l2_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_21\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.mux_l2_in_1_.X sb_1__8_\.mux_left_track_21\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.mux_l3_in_0_.X sb_1__8_\.mux_left_track_21\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.sky130_fd_sc_hd__buf_4_0_.X _283_.A (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_2_.A0 (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_2_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_2_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_2_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_2__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_2__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_2__A0.DIODE (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_2__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_21\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__283__A.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.mux_l1_in_0_.X sb_1__8_\.mux_left_track_29\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.mux_l1_in_1_.X sb_1__8_\.mux_left_track_29\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.mux_l1_in_2_.X sb_1__8_\.mux_left_track_29\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.mux_l1_in_3_.X sb_1__8_\.mux_left_track_29\.mux_l2_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_29\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.mux_l2_in_1_.X sb_1__8_\.mux_left_track_29\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.mux_l3_in_0_.X sb_1__8_\.mux_left_track_29\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.sky130_fd_sc_hd__buf_4_0_.X _279_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_3_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_3_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_3_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_3__A0.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_3__A0.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_3__A0.DIODE (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_29\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__279__A.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.mux_l1_in_0_.X sb_1__8_\.mux_left_track_3\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.mux_l1_in_1_.X sb_1__8_\.mux_left_track_3\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_3\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.mux_l2_in_1_.X sb_1__8_\.mux_left_track_3\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.mux_l2_in_2_.X sb_1__8_\.mux_left_track_3\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.mux_l2_in_3_.X sb_1__8_\.mux_left_track_3\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.mux_l3_in_0_.X sb_1__8_\.mux_left_track_3\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.mux_l3_in_1_.X sb_1__8_\.mux_left_track_3\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.mux_l4_in_0_.X sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X _292_.A (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_0_.A0 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_0_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_0_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_0_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_0_.A0 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_0__A0.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_0__A0.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_0__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_0__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__292__A.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.mux_l1_in_0_.X sb_1__8_\.mux_left_track_37\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.mux_l1_in_1_.X sb_1__8_\.mux_left_track_37\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.mux_l1_in_2_.X sb_1__8_\.mux_left_track_37\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_37\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.mux_l2_in_1_.X sb_1__8_\.mux_left_track_37\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.mux_l3_in_0_.X sb_1__8_\.mux_left_track_37\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.sky130_fd_sc_hd__buf_4_0_.X _275_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_4_.A0 (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_4_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_4_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_4_.A0 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_4__A0.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_4__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_4__A0.DIODE (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_4__A0.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_37\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__275__A.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.mux_l1_in_0_.X sb_1__8_\.mux_left_track_45\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.mux_l1_in_1_.X sb_1__8_\.mux_left_track_45\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_45\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.mux_l2_in_1_.X sb_1__8_\.mux_left_track_45\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.mux_l3_in_0_.X sb_1__8_\.mux_left_track_45\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.sky130_fd_sc_hd__buf_4_0_.X _271_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_4_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_4_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_3_.A1 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_4_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_4__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_3__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_4__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_4__A0.DIODE (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_45\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__271__A.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.mux_l1_in_0_.X sb_1__8_\.mux_left_track_5\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.mux_l1_in_1_.X sb_1__8_\.mux_left_track_5\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_5\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.mux_l2_in_1_.X sb_1__8_\.mux_left_track_5\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.mux_l2_in_2_.X sb_1__8_\.mux_left_track_5\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.mux_l2_in_3_.X sb_1__8_\.mux_left_track_5\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.mux_l3_in_0_.X sb_1__8_\.mux_left_track_5\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.mux_l3_in_1_.X sb_1__8_\.mux_left_track_5\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.mux_l4_in_0_.X sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X _291_.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_0_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_0_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_0__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_0__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_0__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_0__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__291__A.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_left_track_53\.mux_l1_in_0_.X sb_1__8_\.mux_left_track_53\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_53\.mux_l1_in_1_.X sb_1__8_\.mux_left_track_53\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_53\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_53\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_53\.mux_l2_in_1_.X sb_1__8_\.mux_left_track_53\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_53\.mux_l3_in_0_.X sb_1__8_\.mux_left_track_53\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_53\.sky130_fd_sc_hd__buf_4_0_.X _267_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_53\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_3_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_left_track_53\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_3_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_left_track_53\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_3_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_left_track_53\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_3_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.mux_l1_in_0_.X sb_1__8_\.mux_left_track_7\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.mux_l1_in_1_.X sb_1__8_\.mux_left_track_7\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.mux_l1_in_2_.X sb_1__8_\.mux_left_track_7\.mux_l2_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.mux_l1_in_3_.X sb_1__8_\.mux_left_track_7\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.mux_l2_in_0_.X sb_1__8_\.mux_left_track_7\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.mux_l2_in_1_.X sb_1__8_\.mux_left_track_7\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.mux_l2_in_2_.X sb_1__8_\.mux_left_track_7\.mux_l3_in_1_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.mux_l2_in_3_.X sb_1__8_\.mux_left_track_7\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.mux_l3_in_0_.X sb_1__8_\.mux_left_track_7\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.mux_l3_in_1_.X sb_1__8_\.mux_left_track_7\.mux_l4_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.mux_l4_in_0_.X sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X _290_.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_1_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_1_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_1_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_1_.A0 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_1__A0.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_1__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_1__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_1__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_1__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_.X ANTENNA__290__A.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT sb_1__8_\.mux_right_track_0\.mux_l1_in_0_.X sb_1__8_\.mux_right_track_0\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_0\.mux_l2_in_0_.X sb_1__8_\.mux_right_track_0\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_0\.mux_l2_in_1_.X sb_1__8_\.mux_right_track_0\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_0\.mux_l2_in_2_.X sb_1__8_\.mux_right_track_0\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_0\.mux_l2_in_3_.X sb_1__8_\.mux_right_track_0\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_0\.mux_l3_in_0_.X sb_1__8_\.mux_right_track_0\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_0\.mux_l3_in_1_.X sb_1__8_\.mux_right_track_0\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.000:0.000:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_0\.mux_l4_in_0_.X sb_1__8_\.mux_right_track_0\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_0\.sky130_fd_sc_hd__buf_4_0_.X _323_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_10\.mux_l1_in_0_.X sb_1__8_\.mux_right_track_10\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_10\.mux_l1_in_1_.X sb_1__8_\.mux_right_track_10\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_10\.mux_l1_in_2_.X sb_1__8_\.mux_right_track_10\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_10\.mux_l1_in_3_.X sb_1__8_\.mux_right_track_10\.mux_l2_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_10\.mux_l2_in_0_.X sb_1__8_\.mux_right_track_10\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_10\.mux_l2_in_1_.X sb_1__8_\.mux_right_track_10\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_10\.mux_l2_in_2_.X sb_1__8_\.mux_right_track_10\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_10\.mux_l2_in_3_.X sb_1__8_\.mux_right_track_10\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_10\.mux_l3_in_0_.X sb_1__8_\.mux_right_track_10\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_10\.mux_l3_in_1_.X sb_1__8_\.mux_right_track_10\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_10\.mux_l4_in_0_.X sb_1__8_\.mux_right_track_10\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_10\.sky130_fd_sc_hd__buf_4_0_.X _318_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_12\.mux_l1_in_0_.X sb_1__8_\.mux_right_track_12\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_12\.mux_l1_in_1_.X sb_1__8_\.mux_right_track_12\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_12\.mux_l1_in_2_.X sb_1__8_\.mux_right_track_12\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_12\.mux_l1_in_3_.X sb_1__8_\.mux_right_track_12\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_12\.mux_l2_in_0_.X sb_1__8_\.mux_right_track_12\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_12\.mux_l2_in_1_.X sb_1__8_\.mux_right_track_12\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_12\.mux_l3_in_0_.X sb_1__8_\.mux_right_track_12\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_12\.sky130_fd_sc_hd__buf_4_0_.X _317_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_2\.mux_l1_in_0_.X sb_1__8_\.mux_right_track_2\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_2\.mux_l2_in_0_.X sb_1__8_\.mux_right_track_2\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_2\.mux_l2_in_1_.X sb_1__8_\.mux_right_track_2\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_2\.mux_l2_in_2_.X sb_1__8_\.mux_right_track_2\.mux_l3_in_1_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_right_track_2\.mux_l2_in_3_.X sb_1__8_\.mux_right_track_2\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_2\.mux_l3_in_0_.X sb_1__8_\.mux_right_track_2\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_2\.mux_l3_in_1_.X sb_1__8_\.mux_right_track_2\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_2\.mux_l4_in_0_.X sb_1__8_\.mux_right_track_2\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_2\.sky130_fd_sc_hd__buf_4_0_.X _322_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_20\.mux_l1_in_0_.X sb_1__8_\.mux_right_track_20\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_20\.mux_l1_in_1_.X sb_1__8_\.mux_right_track_20\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_20\.mux_l1_in_2_.X sb_1__8_\.mux_right_track_20\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_20\.mux_l1_in_3_.X sb_1__8_\.mux_right_track_20\.mux_l2_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_20\.mux_l2_in_0_.X sb_1__8_\.mux_right_track_20\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_20\.mux_l2_in_1_.X sb_1__8_\.mux_right_track_20\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_20\.mux_l3_in_0_.X sb_1__8_\.mux_right_track_20\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_20\.sky130_fd_sc_hd__buf_4_0_.X _313_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_28\.mux_l1_in_0_.X sb_1__8_\.mux_right_track_28\.mux_l2_in_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_right_track_28\.mux_l1_in_1_.X sb_1__8_\.mux_right_track_28\.mux_l2_in_0_.A0 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_right_track_28\.mux_l1_in_2_.X sb_1__8_\.mux_right_track_28\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_28\.mux_l1_in_3_.X sb_1__8_\.mux_right_track_28\.mux_l2_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_28\.mux_l2_in_0_.X sb_1__8_\.mux_right_track_28\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_28\.mux_l2_in_1_.X sb_1__8_\.mux_right_track_28\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.000:0.000:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_28\.mux_l3_in_0_.X sb_1__8_\.mux_right_track_28\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_28\.sky130_fd_sc_hd__buf_4_0_.X _309_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_36\.mux_l1_in_0_.X sb_1__8_\.mux_right_track_36\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_36\.mux_l1_in_1_.X sb_1__8_\.mux_right_track_36\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_36\.mux_l1_in_2_.X sb_1__8_\.mux_right_track_36\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_36\.mux_l2_in_0_.X sb_1__8_\.mux_right_track_36\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_36\.mux_l2_in_1_.X sb_1__8_\.mux_right_track_36\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_36\.mux_l3_in_0_.X sb_1__8_\.mux_right_track_36\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_36\.sky130_fd_sc_hd__buf_4_0_.X _305_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_4\.mux_l1_in_0_.X sb_1__8_\.mux_right_track_4\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_4\.mux_l1_in_1_.X sb_1__8_\.mux_right_track_4\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_4\.mux_l2_in_0_.X sb_1__8_\.mux_right_track_4\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_4\.mux_l2_in_1_.X sb_1__8_\.mux_right_track_4\.mux_l3_in_0_.A0 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_right_track_4\.mux_l2_in_2_.X sb_1__8_\.mux_right_track_4\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_4\.mux_l2_in_3_.X sb_1__8_\.mux_right_track_4\.mux_l3_in_1_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_4\.mux_l3_in_0_.X sb_1__8_\.mux_right_track_4\.mux_l4_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_4\.mux_l3_in_1_.X sb_1__8_\.mux_right_track_4\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_4\.mux_l4_in_0_.X sb_1__8_\.mux_right_track_4\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_4\.sky130_fd_sc_hd__buf_4_0_.X _321_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_44\.mux_l1_in_0_.X sb_1__8_\.mux_right_track_44\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_44\.mux_l1_in_1_.X sb_1__8_\.mux_right_track_44\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_44\.mux_l1_in_2_.X sb_1__8_\.mux_right_track_44\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_44\.mux_l2_in_0_.X sb_1__8_\.mux_right_track_44\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_44\.mux_l2_in_1_.X sb_1__8_\.mux_right_track_44\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_44\.mux_l3_in_0_.X sb_1__8_\.mux_right_track_44\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_44\.sky130_fd_sc_hd__buf_4_0_.X _301_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_52\.mux_l1_in_0_.X sb_1__8_\.mux_right_track_52\.mux_l2_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_52\.mux_l1_in_1_.X sb_1__8_\.mux_right_track_52\.mux_l2_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_52\.mux_l2_in_0_.X sb_1__8_\.mux_right_track_52\.mux_l3_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_52\.mux_l2_in_1_.X sb_1__8_\.mux_right_track_52\.mux_l3_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_52\.mux_l3_in_0_.X sb_1__8_\.mux_right_track_52\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_52\.sky130_fd_sc_hd__buf_4_0_.X _297_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_6\.mux_l1_in_0_.X sb_1__8_\.mux_right_track_6\.mux_l2_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_6\.mux_l1_in_1_.X sb_1__8_\.mux_right_track_6\.mux_l2_in_0_.A0 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_6\.mux_l1_in_2_.X sb_1__8_\.mux_right_track_6\.mux_l2_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_6\.mux_l1_in_3_.X sb_1__8_\.mux_right_track_6\.mux_l2_in_1_.A0 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT sb_1__8_\.mux_right_track_6\.mux_l2_in_0_.X sb_1__8_\.mux_right_track_6\.mux_l3_in_0_.A1 (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_6\.mux_l2_in_1_.X sb_1__8_\.mux_right_track_6\.mux_l3_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_6\.mux_l2_in_2_.X sb_1__8_\.mux_right_track_6\.mux_l3_in_1_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_6\.mux_l2_in_3_.X sb_1__8_\.mux_right_track_6\.mux_l3_in_1_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_6\.mux_l3_in_0_.X sb_1__8_\.mux_right_track_6\.mux_l4_in_0_.A1 (0.001:0.001:0.001) (0.000:0.000:0.000))
    (INTERCONNECT sb_1__8_\.mux_right_track_6\.mux_l3_in_1_.X sb_1__8_\.mux_right_track_6\.mux_l4_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_6\.mux_l4_in_0_.X sb_1__8_\.mux_right_track_6\.sky130_fd_sc_hd__buf_4_0_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT sb_1__8_\.mux_right_track_6\.sky130_fd_sc_hd__buf_4_0_.X _320_.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT input1.X hold5.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT input2.X hold7.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT input3.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_2_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input3.X sb_1__8_\.mux_bottom_track_19\.mux_l2_in_1_.A1 (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT input3.X ANTENNA_sb_1__8_\.mux_bottom_track_19\.mux_l2_in_1__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input3.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_2__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input4.X _303_.A (0.032:0.032:0.032) (0.032:0.032:0.032))
    (INTERCONNECT input4.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_4_.A1 (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input4.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_1_.A0 (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input4.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_1_.A0 (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input4.X sb_1__8_\.mux_bottom_track_23\.mux_l1_in_1_.A1 (0.031:0.031:0.031) (0.031:0.031:0.031))
    (INTERCONNECT input4.X sb_1__8_\.mux_right_track_0\.mux_l2_in_3_.A1 (0.027:0.027:0.027) (0.027:0.027:0.027))
    (INTERCONNECT input4.X ANTENNA_sb_1__8_\.mux_right_track_0\.mux_l2_in_3__A1.DIODE (0.027:0.027:0.027) (0.027:0.027:0.027))
    (INTERCONNECT input4.X ANTENNA_sb_1__8_\.mux_bottom_track_23\.mux_l1_in_1__A1.DIODE (0.031:0.031:0.031) (0.030:0.030:0.030))
    (INTERCONNECT input4.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_1__A0.DIODE (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input4.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_1__A0.DIODE (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input4.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_4__A1.DIODE (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input4.X ANTENNA__303__A.DIODE (0.032:0.032:0.032) (0.032:0.032:0.032))
    (INTERCONNECT input5.X _304_.A (0.016:0.016:0.016) (0.015:0.015:0.015))
    (INTERCONNECT input5.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_4_.A1 (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input5.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_4_.A1 (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input5.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_4_.A1 (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input5.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_4_.A1 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input5.X sb_1__8_\.mux_bottom_track_21\.mux_l1_in_1_.A1 (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input5.X sb_1__8_\.mux_right_track_52\.mux_l2_in_1_.A1 (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input5.X ANTENNA_sb_1__8_\.mux_right_track_52\.mux_l2_in_1__A1.DIODE (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input5.X ANTENNA_sb_1__8_\.mux_bottom_track_21\.mux_l1_in_1__A1.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input5.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_4__A1.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input5.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_4__A1.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input5.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_4__A1.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input5.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_4__A1.DIODE (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT input5.X ANTENNA__304__A.DIODE (0.016:0.016:0.016) (0.015:0.015:0.015))
    (INTERCONNECT input6.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_1_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input6.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_1_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input6.X sb_1__8_\.mux_bottom_track_13\.mux_l2_in_1_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input6.X ANTENNA_sb_1__8_\.mux_bottom_track_13\.mux_l2_in_1__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input6.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_1__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input6.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_1__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input7.X _306_.A (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input7.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_3_.A1 (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input7.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_3_.A1 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input7.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_3_.A1 (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input7.X sb_1__8_\.mux_bottom_track_19\.mux_l2_in_0_.A0 (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT input7.X sb_1__8_\.mux_right_track_44\.mux_l1_in_2_.A0 (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input7.X ANTENNA_sb_1__8_\.mux_right_track_44\.mux_l1_in_2__A0.DIODE (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input7.X ANTENNA_sb_1__8_\.mux_bottom_track_19\.mux_l2_in_0__A0.DIODE (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input7.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_3__A1.DIODE (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input7.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_3__A1.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input7.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_3__A1.DIODE (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input7.X ANTENNA__306__A.DIODE (0.023:0.023:0.023) (0.023:0.023:0.023))
    (INTERCONNECT input8.X _307_.A (0.020:0.020:0.020) (0.020:0.020:0.020))
    (INTERCONNECT input8.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_3_.A1 (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT input8.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_1_.A0 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input8.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_1_.A0 (0.017:0.017:0.017) (0.016:0.016:0.016))
    (INTERCONNECT input8.X sb_1__8_\.mux_bottom_track_17\.mux_l2_in_0_.A0 (0.018:0.018:0.018) (0.018:0.018:0.018))
    (INTERCONNECT input8.X sb_1__8_\.mux_right_track_36\.mux_l1_in_2_.A0 (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT input8.X ANTENNA_sb_1__8_\.mux_right_track_36\.mux_l1_in_2__A0.DIODE (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT input8.X ANTENNA_sb_1__8_\.mux_bottom_track_17\.mux_l2_in_0__A0.DIODE (0.018:0.018:0.018) (0.018:0.018:0.018))
    (INTERCONNECT input8.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_1__A0.DIODE (0.017:0.017:0.017) (0.016:0.016:0.016))
    (INTERCONNECT input8.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_1__A0.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input8.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_3__A1.DIODE (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT input8.X ANTENNA__307__A.DIODE (0.020:0.020:0.020) (0.020:0.020:0.020))
    (INTERCONNECT input9.X _308_.A (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT input9.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_3_.A1 (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input9.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_3_.A1 (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input9.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_3_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input9.X sb_1__8_\.mux_bottom_track_15\.mux_l2_in_0_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input9.X sb_1__8_\.mux_right_track_28\.mux_l1_in_2_.A0 (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input9.X ANTENNA_sb_1__8_\.mux_right_track_28\.mux_l1_in_2__A0.DIODE (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input9.X ANTENNA_sb_1__8_\.mux_bottom_track_15\.mux_l2_in_0__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input9.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_3__A1.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input9.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_3__A1.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input9.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_3__A1.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input9.X ANTENNA__308__A.DIODE (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT input10.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_3_.A1 (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input10.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_1_.A0 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input10.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_2_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input10.X sb_1__8_\.mux_bottom_track_11\.mux_l2_in_1_.A1 (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT input10.X ANTENNA_sb_1__8_\.mux_bottom_track_11\.mux_l2_in_1__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input10.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_2__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input10.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_1__A0.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input10.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_3__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input11.X _310_.A (0.023:0.023:0.023) (0.023:0.023:0.023))
    (INTERCONNECT input11.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_3_.A1 (0.024:0.024:0.024) (0.024:0.024:0.024))
    (INTERCONNECT input11.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_3_.A1 (0.023:0.023:0.023) (0.023:0.023:0.023))
    (INTERCONNECT input11.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_3_.A1 (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input11.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_3_.A1 (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input11.X sb_1__8_\.mux_bottom_track_13\.mux_l2_in_0_.A0 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input11.X sb_1__8_\.mux_right_track_20\.mux_l1_in_2_.A0 (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input11.X ANTENNA_sb_1__8_\.mux_right_track_20\.mux_l1_in_2__A0.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input11.X ANTENNA_sb_1__8_\.mux_bottom_track_13\.mux_l2_in_0__A0.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input11.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_3__A1.DIODE (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input11.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_3__A1.DIODE (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input11.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_3__A1.DIODE (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input11.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_3__A1.DIODE (0.024:0.024:0.024) (0.024:0.024:0.024))
    (INTERCONNECT input11.X ANTENNA__310__A.DIODE (0.023:0.023:0.023) (0.023:0.023:0.023))
    (INTERCONNECT input12.X _311_.A (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input12.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_2_.A1 (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input12.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_2_.A1 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input12.X sb_1__8_\.mux_bottom_track_11\.mux_l1_in_1_.A0 (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input12.X sb_1__8_\.mux_right_track_12\.mux_l1_in_2_.A0 (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input12.X ANTENNA_sb_1__8_\.mux_right_track_12\.mux_l1_in_2__A0.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input12.X ANTENNA_sb_1__8_\.mux_bottom_track_11\.mux_l1_in_1__A0.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input12.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_2__A1.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT input12.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_2__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input12.X ANTENNA__311__A.DIODE (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input13.X _312_.A (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input13.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_2_.A1 (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input13.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_2_.A1 (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input13.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_2_.A1 (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input13.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_2_.A1 (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input13.X sb_1__8_\.mux_bottom_track_9\.mux_l1_in_2_.A0 (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input13.X sb_1__8_\.mux_right_track_10\.mux_l2_in_2_.A0 (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input13.X ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l2_in_2__A0.DIODE (0.025:0.025:0.025) (0.025:0.025:0.025))
    (INTERCONNECT input13.X ANTENNA_sb_1__8_\.mux_bottom_track_9\.mux_l1_in_2__A0.DIODE (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input13.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_2__A1.DIODE (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input13.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_2__A1.DIODE (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input13.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_2__A1.DIODE (0.024:0.024:0.024) (0.024:0.024:0.024))
    (INTERCONNECT input13.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_2__A1.DIODE (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input13.X ANTENNA__312__A.DIODE (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input14.X _294_.A (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input14.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_2_.A0 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input14.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_2_.A0 (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input14.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_2_.A0 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input14.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_2_.A0 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input14.X sb_1__8_\.mux_bottom_track_37\.mux_l2_in_1_.A1 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input14.X sb_1__8_\.mux_right_track_28\.mux_l1_in_3_.A1 (0.020:0.020:0.020) (0.020:0.020:0.020))
    (INTERCONNECT input14.X ANTENNA_sb_1__8_\.mux_right_track_28\.mux_l1_in_3__A1.DIODE (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input14.X ANTENNA_sb_1__8_\.mux_bottom_track_37\.mux_l2_in_1__A1.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input14.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_2__A0.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input14.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_2__A0.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input14.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_2__A0.DIODE (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input14.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_2__A0.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input14.X ANTENNA__294__A.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input15.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_2_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input15.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_2_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input15.X sb_1__8_\.mux_bottom_track_9\.mux_l1_in_2_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input15.X ANTENNA_sb_1__8_\.mux_bottom_track_9\.mux_l1_in_2__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input15.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_2__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input15.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_2__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input16.X _314_.A (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input16.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_2_.A1 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input16.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_2_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input16.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_2_.A1 (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input16.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_2_.A1 (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT input16.X sb_1__8_\.mux_bottom_track_7\.mux_l1_in_2_.A0 (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT input16.X sb_1__8_\.mux_right_track_6\.mux_l2_in_2_.A0 (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT input16.X ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l2_in_2__A0.DIODE (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT input16.X ANTENNA_sb_1__8_\.mux_bottom_track_7\.mux_l1_in_2__A0.DIODE (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT input16.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_2__A1.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input16.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_2__A1.DIODE (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input16.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_2__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input16.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_2__A1.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input16.X ANTENNA__314__A.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input17.X _315_.A (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input17.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_2_.A1 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input17.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_2_.A1 (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT input17.X sb_1__8_\.mux_bottom_track_5\.mux_l2_in_1_.A1 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input17.X sb_1__8_\.mux_right_track_4\.mux_l2_in_2_.A0 (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT input17.X ANTENNA_sb_1__8_\.mux_right_track_4\.mux_l2_in_2__A0.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input17.X ANTENNA_sb_1__8_\.mux_bottom_track_5\.mux_l2_in_1__A1.DIODE (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT input17.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_2__A1.DIODE (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT input17.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_2__A1.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input17.X ANTENNA__315__A.DIODE (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input18.X _316_.A (0.023:0.023:0.023) (0.023:0.023:0.023))
    (INTERCONNECT input18.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_2_.A1 (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input18.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_2_.A1 (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT input18.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_2_.A1 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input18.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_2_.A1 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input18.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_2_.A1 (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input18.X sb_1__8_\.mux_bottom_track_3\.mux_l1_in_2_.A0 (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input18.X sb_1__8_\.mux_right_track_2\.mux_l2_in_2_.A0 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input18.X ANTENNA_sb_1__8_\.mux_right_track_2\.mux_l2_in_2__A0.DIODE (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input18.X ANTENNA_sb_1__8_\.mux_bottom_track_3\.mux_l1_in_2__A0.DIODE (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input18.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_2__A1.DIODE (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input18.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_2__A1.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input18.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_2__A1.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input18.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_2__A1.DIODE (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT input18.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_2__A1.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input18.X ANTENNA__316__A.DIODE (0.023:0.023:0.023) (0.023:0.023:0.023))
    (INTERCONNECT input19.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_1_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input19.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_1_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input19.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_1_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input19.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_1_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input19.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_1_.A1 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input19.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_1_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input19.X sb_1__8_\.mux_bottom_track_7\.mux_l1_in_2_.A1 (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT input19.X ANTENNA_sb_1__8_\.mux_bottom_track_7\.mux_l1_in_2__A1.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT input19.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_1__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input19.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_1__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input19.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_1__A1.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT input19.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_1__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input19.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_1__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input19.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_1__A1.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT input20.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_1_.A1 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input20.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_1_.A1 (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input20.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_1_.A1 (0.020:0.020:0.020) (0.020:0.020:0.020))
    (INTERCONNECT input20.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_1_.A1 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input20.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_1_.A1 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input20.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_1_.A1 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input20.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_1_.A1 (0.020:0.020:0.020) (0.020:0.020:0.020))
    (INTERCONNECT input20.X sb_1__8_\.mux_bottom_track_5\.mux_l1_in_1_.A0 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input20.X ANTENNA_sb_1__8_\.mux_bottom_track_5\.mux_l1_in_1__A0.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input20.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_1__A1.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input20.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_1__A1.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input20.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_1__A1.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input20.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_1__A1.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input20.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_1__A1.DIODE (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT input20.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_1__A1.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input20.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_1__A1.DIODE (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input21.X _319_.A (0.029:0.029:0.029) (0.027:0.027:0.027))
    (INTERCONNECT input21.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_1_.A1 (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input21.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_1_.A1 (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input21.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_1_.A1 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input21.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_1_.A1 (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input21.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_1_.A1 (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input21.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_1_.A1 (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input21.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_1_.A1 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input21.X sb_1__8_\.mux_bottom_track_1\.mux_l1_in_2_.A0 (0.028:0.028:0.028) (0.026:0.026:0.026))
    (INTERCONNECT input21.X sb_1__8_\.mux_right_track_0\.mux_l2_in_2_.A0 (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input21.X ANTENNA_sb_1__8_\.mux_right_track_0\.mux_l2_in_2__A0.DIODE (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input21.X ANTENNA_sb_1__8_\.mux_bottom_track_1\.mux_l1_in_2__A0.DIODE (0.028:0.028:0.028) (0.027:0.027:0.027))
    (INTERCONNECT input21.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_1__A1.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input21.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_1__A1.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input21.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_1__A1.DIODE (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input21.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_1__A1.DIODE (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input21.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_1__A1.DIODE (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT input21.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_1__A1.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input21.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_1__A1.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input21.X ANTENNA__319__A.DIODE (0.029:0.029:0.029) (0.027:0.027:0.027))
    (INTERCONNECT input22.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_0_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input22.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_0_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input22.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_0_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input22.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_0_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input22.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_0_.A1 (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT input22.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_0_.A1 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input22.X sb_1__8_\.mux_bottom_track_3\.mux_l1_in_2_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input22.X ANTENNA_sb_1__8_\.mux_bottom_track_3\.mux_l1_in_2__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input22.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_0__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input22.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_0__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input22.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_0__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input22.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_0__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input22.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_0__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input22.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_0__A1.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT input23.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_0_.A1 (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input23.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_0_.A1 (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input23.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_0_.A1 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input23.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_0_.A1 (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input23.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_0_.A1 (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input23.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_0_.A1 (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input23.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_0_.A1 (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input23.X sb_1__8_\.mux_bottom_track_1\.mux_l1_in_2_.A1 (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input23.X ANTENNA_sb_1__8_\.mux_bottom_track_1\.mux_l1_in_2__A1.DIODE (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input23.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_0__A1.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input23.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_0__A1.DIODE (0.023:0.023:0.023) (0.023:0.023:0.023))
    (INTERCONNECT input23.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_0__A1.DIODE (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input23.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_0__A1.DIODE (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input23.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_0__A1.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input23.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_0__A1.DIODE (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input23.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_0__A1.DIODE (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input24.X _324_.A (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input24.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_0_.A1 (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input24.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_0_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input24.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_0_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input24.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_0_.A1 (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input24.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_0_.A1 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input24.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_0_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input24.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_0_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input24.X cby_1__8_\.mux_right_ipin_5\.mux_l2_in_3_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input24.X ANTENNA_cby_1__8_\.mux_right_ipin_5\.mux_l2_in_3__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input24.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_0__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input24.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_0__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input24.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_0__A1.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input24.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_0__A1.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input24.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_0__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input24.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_0__A1.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input24.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_0__A1.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input24.X ANTENNA__324__A.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input25.X _295_.A (0.025:0.025:0.025) (0.025:0.025:0.025))
    (INTERCONNECT input25.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_2_.A0 (0.018:0.018:0.018) (0.018:0.018:0.018))
    (INTERCONNECT input25.X sb_1__8_\.mux_bottom_track_35\.mux_l1_in_0_.A0 (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input25.X sb_1__8_\.mux_right_track_20\.mux_l1_in_3_.A1 (0.020:0.020:0.020) (0.020:0.020:0.020))
    (INTERCONNECT input25.X ANTENNA_sb_1__8_\.mux_right_track_20\.mux_l1_in_3__A1.DIODE (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input25.X ANTENNA_sb_1__8_\.mux_bottom_track_35\.mux_l1_in_0__A0.DIODE (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input25.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_2__A0.DIODE (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT input25.X ANTENNA__295__A.DIODE (0.025:0.025:0.025) (0.025:0.025:0.025))
    (INTERCONNECT input26.X _296_.A (0.028:0.028:0.028) (0.027:0.027:0.027))
    (INTERCONNECT input26.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_2_.A0 (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT input26.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_2_.A0 (0.016:0.016:0.016) (0.015:0.015:0.015))
    (INTERCONNECT input26.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_2_.A0 (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT input26.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_2_.A0 (0.020:0.020:0.020) (0.020:0.020:0.020))
    (INTERCONNECT input26.X sb_1__8_\.mux_bottom_track_33\.mux_l1_in_0_.A0 (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input26.X sb_1__8_\.mux_right_track_12\.mux_l1_in_3_.A1 (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input26.X ANTENNA_sb_1__8_\.mux_right_track_12\.mux_l1_in_3__A1.DIODE (0.025:0.025:0.025) (0.025:0.025:0.025))
    (INTERCONNECT input26.X ANTENNA_sb_1__8_\.mux_bottom_track_33\.mux_l1_in_0__A0.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input26.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_2__A0.DIODE (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input26.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_2__A0.DIODE (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT input26.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_2__A0.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input26.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_2__A0.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input26.X ANTENNA__296__A.DIODE (0.028:0.028:0.028) (0.027:0.027:0.027))
    (INTERCONNECT input27.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_2_.A0 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input27.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_2_.A0 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input27.X sb_1__8_\.mux_bottom_track_17\.mux_l2_in_1_.A1 (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input27.X ANTENNA_sb_1__8_\.mux_bottom_track_17\.mux_l2_in_1__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input27.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_2__A0.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input27.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_2__A0.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input28.X _298_.A (0.016:0.016:0.016) (0.015:0.015:0.015))
    (INTERCONNECT input28.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_2_.A0 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input28.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_2_.A0 (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input28.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_2_.A0 (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input28.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_2_.A0 (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input28.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_2_.A0 (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT input28.X sb_1__8_\.mux_bottom_track_31\.mux_l1_in_0_.A0 (0.024:0.024:0.024) (0.024:0.024:0.024))
    (INTERCONNECT input28.X sb_1__8_\.mux_right_track_10\.mux_l2_in_3_.A1 (0.024:0.024:0.024) (0.024:0.024:0.024))
    (INTERCONNECT input28.X ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l2_in_3__A1.DIODE (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input28.X ANTENNA_sb_1__8_\.mux_bottom_track_31\.mux_l1_in_0__A0.DIODE (0.024:0.024:0.024) (0.024:0.024:0.024))
    (INTERCONNECT input28.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_2__A0.DIODE (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT input28.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_2__A0.DIODE (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input28.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_2__A0.DIODE (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input28.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_2__A0.DIODE (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input28.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_2__A0.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input28.X ANTENNA__298__A.DIODE (0.016:0.016:0.016) (0.015:0.015:0.015))
    (INTERCONNECT input29.X _299_.A (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT input29.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_2_.A0 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input29.X sb_1__8_\.mux_bottom_track_29\.mux_l1_in_0_.A0 (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input29.X sb_1__8_\.mux_right_track_6\.mux_l2_in_3_.A1 (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input29.X ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l2_in_3__A1.DIODE (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input29.X ANTENNA_sb_1__8_\.mux_bottom_track_29\.mux_l1_in_0__A0.DIODE (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input29.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_2__A0.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input29.X ANTENNA__299__A.DIODE (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT input30.X _300_.A (0.045:0.045:0.045) (0.042:0.042:0.042))
    (INTERCONNECT input30.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_4_.A1 (0.037:0.037:0.037) (0.035:0.035:0.035))
    (INTERCONNECT input30.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_4_.A1 (0.029:0.029:0.029) (0.028:0.028:0.028))
    (INTERCONNECT input30.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_2_.A0 (0.040:0.040:0.040) (0.038:0.038:0.038))
    (INTERCONNECT input30.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_4_.A1 (0.034:0.034:0.034) (0.032:0.032:0.032))
    (INTERCONNECT input30.X sb_1__8_\.mux_bottom_track_27\.mux_l1_in_1_.A1 (0.043:0.043:0.043) (0.041:0.041:0.041))
    (INTERCONNECT input30.X sb_1__8_\.mux_right_track_4\.mux_l2_in_3_.A1 (0.041:0.041:0.041) (0.039:0.039:0.039))
    (INTERCONNECT input30.X ANTENNA_sb_1__8_\.mux_right_track_4\.mux_l2_in_3__A1.DIODE (0.041:0.041:0.041) (0.039:0.039:0.039))
    (INTERCONNECT input30.X ANTENNA_sb_1__8_\.mux_bottom_track_27\.mux_l1_in_1__A1.DIODE (0.043:0.043:0.043) (0.041:0.041:0.041))
    (INTERCONNECT input30.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_4__A1.DIODE (0.032:0.032:0.032) (0.030:0.030:0.030))
    (INTERCONNECT input30.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_2__A0.DIODE (0.040:0.040:0.040) (0.038:0.038:0.038))
    (INTERCONNECT input30.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_4__A1.DIODE (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input30.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_4__A1.DIODE (0.039:0.039:0.039) (0.037:0.037:0.037))
    (INTERCONNECT input30.X ANTENNA__300__A.DIODE (0.045:0.045:0.045) (0.042:0.042:0.042))
    (INTERCONNECT input31.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_4_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input31.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_2_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input31.X sb_1__8_\.mux_bottom_track_15\.mux_l2_in_1_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input31.X ANTENNA_sb_1__8_\.mux_bottom_track_15\.mux_l2_in_1__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input31.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_2__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input31.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_4__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input32.X _302_.A (0.035:0.035:0.035) (0.033:0.033:0.033))
    (INTERCONNECT input32.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_4_.A1 (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input32.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_1_.A0 (0.029:0.029:0.029) (0.028:0.028:0.028))
    (INTERCONNECT input32.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_4_.A1 (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT input32.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_4_.A1 (0.018:0.018:0.018) (0.018:0.018:0.018))
    (INTERCONNECT input32.X sb_1__8_\.mux_bottom_track_25\.mux_l1_in_1_.A1 (0.034:0.034:0.034) (0.033:0.033:0.033))
    (INTERCONNECT input32.X sb_1__8_\.mux_right_track_2\.mux_l2_in_3_.A1 (0.032:0.032:0.032) (0.030:0.030:0.030))
    (INTERCONNECT input32.X ANTENNA_sb_1__8_\.mux_right_track_2\.mux_l2_in_3__A1.DIODE (0.032:0.032:0.032) (0.030:0.030:0.030))
    (INTERCONNECT input32.X ANTENNA_sb_1__8_\.mux_bottom_track_25\.mux_l1_in_1__A1.DIODE (0.034:0.034:0.034) (0.032:0.032:0.032))
    (INTERCONNECT input32.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_4__A1.DIODE (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT input32.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_4__A1.DIODE (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT input32.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_1__A0.DIODE (0.029:0.029:0.029) (0.028:0.028:0.028))
    (INTERCONNECT input32.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_4__A1.DIODE (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT input32.X ANTENNA__302__A.DIODE (0.035:0.035:0.035) (0.033:0.033:0.033))
    (INTERCONNECT input32.X ANTENNA_1.DIODE (0.034:0.034:0.034) (0.032:0.032:0.032))
    (INTERCONNECT input33.X sb_1__8_\.mux_bottom_track_37\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT input34.X _273_.A (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input34.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_4_.A0 (0.035:0.035:0.035) (0.033:0.033:0.033))
    (INTERCONNECT input34.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_2_.A1 (0.034:0.034:0.034) (0.033:0.033:0.033))
    (INTERCONNECT input34.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_4_.A0 (0.035:0.035:0.035) (0.033:0.033:0.033))
    (INTERCONNECT input34.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_4_.A0 (0.034:0.034:0.034) (0.033:0.033:0.033))
    (INTERCONNECT input34.X sb_1__8_\.mux_bottom_track_23\.mux_l1_in_0_.A1 (0.032:0.032:0.032) (0.031:0.031:0.031))
    (INTERCONNECT input34.X sb_1__8_\.mux_left_track_1\.mux_l1_in_0_.A0 (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input34.X ANTENNA_sb_1__8_\.mux_left_track_1\.mux_l1_in_0__A0.DIODE (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input34.X ANTENNA_sb_1__8_\.mux_bottom_track_23\.mux_l1_in_0__A1.DIODE (0.032:0.032:0.032) (0.031:0.031:0.031))
    (INTERCONNECT input34.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_4__A0.DIODE (0.034:0.034:0.034) (0.033:0.033:0.033))
    (INTERCONNECT input34.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_4__A0.DIODE (0.035:0.035:0.035) (0.033:0.033:0.033))
    (INTERCONNECT input34.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_2__A1.DIODE (0.034:0.034:0.034) (0.033:0.033:0.033))
    (INTERCONNECT input34.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_4__A0.DIODE (0.035:0.035:0.035) (0.033:0.033:0.033))
    (INTERCONNECT input34.X ANTENNA__273__A.DIODE (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input35.X _274_.A (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input35.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_4_.A0 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input35.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_2_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input35.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_2_.A1 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input35.X sb_1__8_\.mux_bottom_track_21\.mux_l1_in_0_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input35.X sb_1__8_\.mux_left_track_53\.mux_l1_in_0_.A1 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input35.X ANTENNA_sb_1__8_\.mux_left_track_53\.mux_l1_in_0__A1.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input35.X ANTENNA_sb_1__8_\.mux_bottom_track_21\.mux_l1_in_0__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input35.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_2__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input35.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_2__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input35.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_4__A0.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input35.X ANTENNA__274__A.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input36.X sb_1__8_\.mux_bottom_track_43\.mux_l1_in_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT input36.X ANTENNA_sb_1__8_\.mux_bottom_track_43\.mux_l1_in_0__A1.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT input37.X _276_.A (0.031:0.031:0.031) (0.030:0.030:0.030))
    (INTERCONNECT input37.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_2_.A1 (0.028:0.028:0.028) (0.027:0.027:0.027))
    (INTERCONNECT input37.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_2_.A1 (0.030:0.030:0.030) (0.029:0.029:0.029))
    (INTERCONNECT input37.X sb_1__8_\.mux_bottom_track_19\.mux_l1_in_0_.A1 (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input37.X sb_1__8_\.mux_left_track_45\.mux_l1_in_0_.A1 (0.029:0.029:0.029) (0.028:0.028:0.028))
    (INTERCONNECT input37.X ANTENNA_sb_1__8_\.mux_left_track_45\.mux_l1_in_0__A1.DIODE (0.028:0.028:0.028) (0.028:0.028:0.028))
    (INTERCONNECT input37.X ANTENNA_sb_1__8_\.mux_bottom_track_19\.mux_l1_in_0__A1.DIODE (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input37.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_2__A1.DIODE (0.029:0.029:0.029) (0.029:0.029:0.029))
    (INTERCONNECT input37.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_2__A1.DIODE (0.028:0.028:0.028) (0.027:0.027:0.027))
    (INTERCONNECT input37.X ANTENNA__276__A.DIODE (0.031:0.031:0.031) (0.030:0.030:0.030))
    (INTERCONNECT input38.X _277_.A (0.026:0.026:0.026) (0.026:0.026:0.026))
    (INTERCONNECT input38.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_3_.A0 (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input38.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_3_.A0 (0.024:0.024:0.024) (0.024:0.024:0.024))
    (INTERCONNECT input38.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_3_.A0 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input38.X sb_1__8_\.mux_bottom_track_17\.mux_l1_in_0_.A1 (0.025:0.025:0.025) (0.025:0.025:0.025))
    (INTERCONNECT input38.X sb_1__8_\.mux_left_track_37\.mux_l1_in_0_.A1 (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input38.X ANTENNA_sb_1__8_\.mux_left_track_37\.mux_l1_in_0__A1.DIODE (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input38.X ANTENNA_sb_1__8_\.mux_bottom_track_17\.mux_l1_in_0__A1.DIODE (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input38.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_3__A0.DIODE (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input38.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_3__A0.DIODE (0.024:0.024:0.024) (0.024:0.024:0.024))
    (INTERCONNECT input38.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_3__A0.DIODE (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input38.X ANTENNA__277__A.DIODE (0.026:0.026:0.026) (0.026:0.026:0.026))
    (INTERCONNECT input39.X _278_.A (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input39.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_3_.A0 (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input39.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_2_.A1 (0.026:0.026:0.026) (0.026:0.026:0.026))
    (INTERCONNECT input39.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_2_.A1 (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input39.X sb_1__8_\.mux_bottom_track_15\.mux_l1_in_0_.A1 (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input39.X sb_1__8_\.mux_left_track_29\.mux_l1_in_0_.A1 (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input39.X ANTENNA_sb_1__8_\.mux_left_track_29\.mux_l1_in_0__A1.DIODE (0.026:0.026:0.026) (0.026:0.026:0.026))
    (INTERCONNECT input39.X ANTENNA_sb_1__8_\.mux_bottom_track_15\.mux_l1_in_0__A1.DIODE (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input39.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_2__A1.DIODE (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input39.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_2__A1.DIODE (0.026:0.026:0.026) (0.026:0.026:0.026))
    (INTERCONNECT input39.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_3__A0.DIODE (0.025:0.025:0.025) (0.025:0.025:0.025))
    (INTERCONNECT input39.X ANTENNA__278__A.DIODE (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input40.X sb_1__8_\.mux_bottom_track_45\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT input41.X _280_.A (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input41.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_3_.A0 (0.020:0.020:0.020) (0.020:0.020:0.020))
    (INTERCONNECT input41.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_2_.A1 (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT input41.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_2_.A0 (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input41.X sb_1__8_\.mux_bottom_track_13\.mux_l1_in_0_.A1 (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input41.X sb_1__8_\.mux_left_track_21\.mux_l1_in_0_.A1 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input41.X ANTENNA_sb_1__8_\.mux_left_track_21\.mux_l1_in_0__A1.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input41.X ANTENNA_sb_1__8_\.mux_bottom_track_13\.mux_l1_in_0__A1.DIODE (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input41.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_2__A0.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input41.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_2__A1.DIODE (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input41.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_3__A0.DIODE (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT input41.X ANTENNA__280__A.DIODE (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input42.X _281_.A (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input42.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_3_.A0 (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input42.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_3_.A0 (0.024:0.024:0.024) (0.024:0.024:0.024))
    (INTERCONNECT input42.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_3_.A0 (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input42.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_3_.A0 (0.026:0.026:0.026) (0.026:0.026:0.026))
    (INTERCONNECT input42.X sb_1__8_\.mux_bottom_track_11\.mux_l1_in_0_.A1 (0.028:0.028:0.028) (0.027:0.027:0.027))
    (INTERCONNECT input42.X sb_1__8_\.mux_left_track_13\.mux_l1_in_0_.A1 (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input42.X ANTENNA_sb_1__8_\.mux_left_track_13\.mux_l1_in_0__A1.DIODE (0.026:0.026:0.026) (0.026:0.026:0.026))
    (INTERCONNECT input42.X ANTENNA_sb_1__8_\.mux_bottom_track_11\.mux_l1_in_0__A1.DIODE (0.028:0.028:0.028) (0.027:0.027:0.027))
    (INTERCONNECT input42.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_3__A0.DIODE (0.026:0.026:0.026) (0.026:0.026:0.026))
    (INTERCONNECT input42.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_3__A0.DIODE (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input42.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_3__A0.DIODE (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input42.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_3__A0.DIODE (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input42.X ANTENNA__281__A.DIODE (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input43.X _282_.A (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input43.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_2_.A0 (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input43.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_2_.A0 (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input43.X sb_1__8_\.mux_bottom_track_9\.mux_l1_in_0_.A1 (0.017:0.017:0.017) (0.016:0.016:0.016))
    (INTERCONNECT input43.X sb_1__8_\.mux_left_track_11\.mux_l1_in_0_.A1 (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input43.X ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l1_in_0__A1.DIODE (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input43.X ANTENNA_sb_1__8_\.mux_bottom_track_9\.mux_l1_in_0__A1.DIODE (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input43.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_2__A0.DIODE (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input43.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_2__A0.DIODE (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input43.X ANTENNA__282__A.DIODE (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input44.X _264_.A (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input44.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_3_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input44.X sb_1__8_\.mux_bottom_track_37\.mux_l1_in_0_.A1 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input44.X sb_1__8_\.mux_left_track_29\.mux_l1_in_0_.A0 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input44.X ANTENNA_sb_1__8_\.mux_left_track_29\.mux_l1_in_0__A0.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input44.X ANTENNA_sb_1__8_\.mux_bottom_track_37\.mux_l1_in_0__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input44.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_3__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input44.X ANTENNA__264__A.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input44.X ANTENNA_2.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input44.X ANTENNA_3.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input45.X sb_1__8_\.mux_bottom_track_47\.mux_l1_in_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT input45.X ANTENNA_sb_1__8_\.mux_bottom_track_47\.mux_l1_in_0__A1.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT input46.X _284_.A (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input46.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_2_.A0 (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input46.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_2_.A0 (0.023:0.023:0.023) (0.023:0.023:0.023))
    (INTERCONNECT input46.X sb_1__8_\.mux_bottom_track_7\.mux_l1_in_0_.A1 (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT input46.X sb_1__8_\.mux_left_track_7\.mux_l1_in_0_.A1 (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input46.X ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l1_in_0__A1.DIODE (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input46.X ANTENNA_sb_1__8_\.mux_bottom_track_7\.mux_l1_in_0__A1.DIODE (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT input46.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_2__A0.DIODE (0.022:0.022:0.022) (0.022:0.022:0.022))
    (INTERCONNECT input46.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_2__A0.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input46.X ANTENNA__284__A.DIODE (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input47.X _285_.A (0.044:0.044:0.044) (0.041:0.041:0.041))
    (INTERCONNECT input47.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_2_.A0 (0.041:0.041:0.041) (0.039:0.039:0.039))
    (INTERCONNECT input47.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_2_.A0 (0.041:0.041:0.041) (0.039:0.039:0.039))
    (INTERCONNECT input47.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_2_.A0 (0.037:0.037:0.037) (0.035:0.035:0.035))
    (INTERCONNECT input47.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_2_.A0 (0.041:0.041:0.041) (0.038:0.038:0.038))
    (INTERCONNECT input47.X sb_1__8_\.mux_bottom_track_5\.mux_l1_in_0_.A1 (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT input47.X sb_1__8_\.mux_left_track_5\.mux_l1_in_0_.A1 (0.037:0.037:0.037) (0.035:0.035:0.035))
    (INTERCONNECT input47.X ANTENNA_sb_1__8_\.mux_left_track_5\.mux_l1_in_0__A1.DIODE (0.037:0.037:0.037) (0.035:0.035:0.035))
    (INTERCONNECT input47.X ANTENNA_sb_1__8_\.mux_bottom_track_5\.mux_l1_in_0__A1.DIODE (0.025:0.025:0.025) (0.025:0.025:0.025))
    (INTERCONNECT input47.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_2__A0.DIODE (0.041:0.041:0.041) (0.038:0.038:0.038))
    (INTERCONNECT input47.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_2__A0.DIODE (0.037:0.037:0.037) (0.035:0.035:0.035))
    (INTERCONNECT input47.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_2__A0.DIODE (0.041:0.041:0.041) (0.039:0.039:0.039))
    (INTERCONNECT input47.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_2__A0.DIODE (0.039:0.039:0.039) (0.037:0.037:0.037))
    (INTERCONNECT input47.X ANTENNA__285__A.DIODE (0.044:0.044:0.044) (0.041:0.041:0.041))
    (INTERCONNECT input48.X _286_.A (0.034:0.034:0.034) (0.033:0.033:0.033))
    (INTERCONNECT input48.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_2_.A0 (0.029:0.029:0.029) (0.028:0.028:0.028))
    (INTERCONNECT input48.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_2_.A0 (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT input48.X sb_1__8_\.mux_bottom_track_3\.mux_l1_in_0_.A1 (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input48.X sb_1__8_\.mux_left_track_3\.mux_l1_in_0_.A1 (0.031:0.031:0.031) (0.030:0.030:0.030))
    (INTERCONNECT input48.X ANTENNA_sb_1__8_\.mux_left_track_3\.mux_l1_in_0__A1.DIODE (0.031:0.031:0.031) (0.030:0.030:0.030))
    (INTERCONNECT input48.X ANTENNA_sb_1__8_\.mux_bottom_track_3\.mux_l1_in_0__A1.DIODE (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input48.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_2__A0.DIODE (0.026:0.026:0.026) (0.026:0.026:0.026))
    (INTERCONNECT input48.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_2__A0.DIODE (0.028:0.028:0.028) (0.027:0.027:0.027))
    (INTERCONNECT input48.X ANTENNA__286__A.DIODE (0.034:0.034:0.034) (0.033:0.033:0.033))
    (INTERCONNECT input49.X sb_1__8_\.mux_bottom_track_49\.mux_l1_in_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT input49.X ANTENNA_sb_1__8_\.mux_bottom_track_49\.mux_l1_in_0__A1.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT input50.X sb_1__8_\.mux_bottom_track_51\.mux_l1_in_0_.A1 (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT input50.X ANTENNA_sb_1__8_\.mux_bottom_track_51\.mux_l1_in_0__A1.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT input51.X _289_.A (0.036:0.036:0.036) (0.034:0.034:0.034))
    (INTERCONNECT input51.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_1_.A0 (0.034:0.034:0.034) (0.032:0.032:0.032))
    (INTERCONNECT input51.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_1_.A0 (0.031:0.031:0.031) (0.030:0.030:0.030))
    (INTERCONNECT input51.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_1_.A0 (0.033:0.033:0.033) (0.031:0.031:0.031))
    (INTERCONNECT input51.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_1_.A0 (0.032:0.032:0.032) (0.031:0.031:0.031))
    (INTERCONNECT input51.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_1_.A0 (0.029:0.029:0.029) (0.028:0.028:0.028))
    (INTERCONNECT input51.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_1_.A0 (0.033:0.033:0.033) (0.031:0.031:0.031))
    (INTERCONNECT input51.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_1_.A0 (0.034:0.034:0.034) (0.032:0.032:0.032))
    (INTERCONNECT input51.X sb_1__8_\.mux_bottom_track_1\.mux_l1_in_0_.A1 (0.034:0.034:0.034) (0.032:0.032:0.032))
    (INTERCONNECT input51.X sb_1__8_\.mux_left_track_1\.mux_l1_in_0_.A1 (0.033:0.033:0.033) (0.031:0.031:0.031))
    (INTERCONNECT input51.X ANTENNA_sb_1__8_\.mux_left_track_1\.mux_l1_in_0__A1.DIODE (0.033:0.033:0.033) (0.031:0.031:0.031))
    (INTERCONNECT input51.X ANTENNA_sb_1__8_\.mux_bottom_track_1\.mux_l1_in_0__A1.DIODE (0.034:0.034:0.034) (0.032:0.032:0.032))
    (INTERCONNECT input51.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_1__A0.DIODE (0.034:0.034:0.034) (0.032:0.032:0.032))
    (INTERCONNECT input51.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_1__A0.DIODE (0.031:0.031:0.031) (0.030:0.030:0.030))
    (INTERCONNECT input51.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_1__A0.DIODE (0.028:0.028:0.028) (0.027:0.027:0.027))
    (INTERCONNECT input51.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_1__A0.DIODE (0.032:0.032:0.032) (0.031:0.031:0.031))
    (INTERCONNECT input51.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_1__A0.DIODE (0.033:0.033:0.033) (0.031:0.031:0.031))
    (INTERCONNECT input51.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_1__A0.DIODE (0.031:0.031:0.031) (0.030:0.030:0.030))
    (INTERCONNECT input51.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_1__A0.DIODE (0.033:0.033:0.033) (0.032:0.032:0.032))
    (INTERCONNECT input51.X ANTENNA__289__A.DIODE (0.036:0.036:0.036) (0.034:0.034:0.034))
    (INTERCONNECT input52.X _327_.A (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input52.X cby_1__8_\.mux_right_ipin_11\.mux_l2_in_3_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input52.X cby_1__8_\.mux_right_ipin_14\.mux_l2_in_3_.A1 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input52.X cby_1__8_\.mux_right_ipin_2\.mux_l2_in_3_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input52.X cby_1__8_\.mux_right_ipin_8\.mux_l2_in_3_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input52.X ANTENNA_cby_1__8_\.mux_right_ipin_8\.mux_l2_in_3__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input52.X ANTENNA_cby_1__8_\.mux_right_ipin_2\.mux_l2_in_3__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input52.X ANTENNA_cby_1__8_\.mux_right_ipin_14\.mux_l2_in_3__A1.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input52.X ANTENNA_cby_1__8_\.mux_right_ipin_11\.mux_l2_in_3__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input52.X ANTENNA__327__A.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input53.X _326_.A (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input53.X cby_1__8_\.mux_right_ipin_3\.mux_l2_in_3_.A1 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input53.X ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l2_in_3__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input53.X ANTENNA__326__A.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input54.X _325_.A (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input54.X cby_1__8_\.mux_right_ipin_10\.mux_l2_in_3_.A1 (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT input54.X cby_1__8_\.mux_right_ipin_13\.mux_l2_in_3_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input54.X cby_1__8_\.mux_right_ipin_4\.mux_l2_in_3_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input54.X ANTENNA_cby_1__8_\.mux_right_ipin_4\.mux_l2_in_3__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input54.X ANTENNA_cby_1__8_\.mux_right_ipin_13\.mux_l2_in_3__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input54.X ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l2_in_3__A1.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT input54.X ANTENNA__325__A.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input55.X _265_.A (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input55.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_3_.A1 (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input55.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_3_.A1 (0.018:0.018:0.018) (0.018:0.018:0.018))
    (INTERCONNECT input55.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_3_.A1 (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT input55.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_3_.A1 (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input55.X sb_1__8_\.mux_bottom_track_35\.mux_l1_in_0_.A1 (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT input55.X sb_1__8_\.mux_left_track_21\.mux_l1_in_0_.A0 (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input55.X ANTENNA_sb_1__8_\.mux_left_track_21\.mux_l1_in_0__A0.DIODE (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input55.X ANTENNA_sb_1__8_\.mux_bottom_track_35\.mux_l1_in_0__A1.DIODE (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT input55.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_3__A1.DIODE (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT input55.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_3__A1.DIODE (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT input55.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_3__A1.DIODE (0.018:0.018:0.018) (0.018:0.018:0.018))
    (INTERCONNECT input55.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_3__A1.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input55.X ANTENNA__265__A.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input56.X _266_.A (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input56.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_3_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input56.X sb_1__8_\.mux_bottom_track_33\.mux_l1_in_0_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input56.X sb_1__8_\.mux_left_track_13\.mux_l1_in_0_.A0 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input56.X ANTENNA_sb_1__8_\.mux_left_track_13\.mux_l1_in_0__A0.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input56.X ANTENNA_sb_1__8_\.mux_bottom_track_33\.mux_l1_in_0__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input56.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_3__A1.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input56.X ANTENNA__266__A.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input57.X sb_1__8_\.mux_bottom_track_39\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT input58.X _268_.A (0.025:0.025:0.025) (0.025:0.025:0.025))
    (INTERCONNECT input58.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_3_.A1 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input58.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_3_.A1 (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT input58.X sb_1__8_\.mux_bottom_track_31\.mux_l1_in_0_.A1 (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input58.X sb_1__8_\.mux_left_track_11\.mux_l1_in_0_.A0 (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input58.X ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l1_in_0__A0.DIODE (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input58.X ANTENNA_sb_1__8_\.mux_bottom_track_31\.mux_l1_in_0__A1.DIODE (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input58.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_3__A1.DIODE (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT input58.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_3__A1.DIODE (0.023:0.023:0.023) (0.022:0.022:0.022))
    (INTERCONNECT input58.X ANTENNA__268__A.DIODE (0.025:0.025:0.025) (0.025:0.025:0.025))
    (INTERCONNECT input59.X _269_.A (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input59.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_3_.A1 (0.016:0.016:0.016) (0.015:0.015:0.015))
    (INTERCONNECT input59.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_3_.A1 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input59.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_3_.A1 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input59.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_3_.A1 (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT input59.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_3_.A1 (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input59.X sb_1__8_\.mux_bottom_track_29\.mux_l1_in_0_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input59.X sb_1__8_\.mux_left_track_7\.mux_l1_in_0_.A0 (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input59.X ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l1_in_0__A0.DIODE (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input59.X ANTENNA_sb_1__8_\.mux_bottom_track_29\.mux_l1_in_0__A1.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input59.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_3__A1.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input59.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_3__A1.DIODE (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT input59.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_3__A1.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input59.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_3__A1.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input59.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_3__A1.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input59.X ANTENNA__269__A.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT input60.X _270_.A (0.020:0.020:0.020) (0.020:0.020:0.020))
    (INTERCONNECT input60.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_3_.A1 (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT input60.X sb_1__8_\.mux_bottom_track_27\.mux_l1_in_0_.A1 (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input60.X sb_1__8_\.mux_left_track_5\.mux_l1_in_0_.A0 (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT input60.X ANTENNA_sb_1__8_\.mux_left_track_5\.mux_l1_in_0__A0.DIODE (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT input60.X ANTENNA_sb_1__8_\.mux_bottom_track_27\.mux_l1_in_0__A1.DIODE (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input60.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_3__A1.DIODE (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT input60.X ANTENNA__270__A.DIODE (0.020:0.020:0.020) (0.020:0.020:0.020))
    (INTERCONNECT input61.X sb_1__8_\.mux_bottom_track_41\.mux_l1_in_0_.A1 (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT input61.X ANTENNA_sb_1__8_\.mux_bottom_track_41\.mux_l1_in_0__A1.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT input62.X _272_.A (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input62.X cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_4_.A0 (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input62.X cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_3_.A1 (0.024:0.024:0.024) (0.024:0.024:0.024))
    (INTERCONNECT input62.X sb_1__8_\.mux_bottom_track_25\.mux_l1_in_0_.A1 (0.018:0.018:0.018) (0.018:0.018:0.018))
    (INTERCONNECT input62.X sb_1__8_\.mux_left_track_3\.mux_l1_in_0_.A0 (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input62.X ANTENNA_sb_1__8_\.mux_left_track_3\.mux_l1_in_0__A0.DIODE (0.020:0.020:0.020) (0.020:0.020:0.020))
    (INTERCONNECT input62.X ANTENNA_sb_1__8_\.mux_bottom_track_25\.mux_l1_in_0__A1.DIODE (0.018:0.018:0.018) (0.018:0.018:0.018))
    (INTERCONNECT input62.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_3__A1.DIODE (0.024:0.024:0.024) (0.024:0.024:0.024))
    (INTERCONNECT input62.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_4__A0.DIODE (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT input62.X ANTENNA__272__A.DIODE (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT input63.X cby_1__8_\.mux_right_ipin_5\.mux_l2_in_2_.A0 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input63.X sb_1__8_\.mux_left_track_37\.mux_l1_in_1_.A0 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input63.X sb_1__8_\.mux_right_track_4\.mux_l2_in_2_.A1 (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT input63.X ANTENNA_sb_1__8_\.mux_right_track_4\.mux_l2_in_2__A1.DIODE (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT input63.X ANTENNA_sb_1__8_\.mux_left_track_37\.mux_l1_in_1__A0.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input63.X ANTENNA_cby_1__8_\.mux_right_ipin_5\.mux_l2_in_2__A0.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input64.X cby_1__8_\.mux_right_ipin_13\.mux_l2_in_1_.A0 (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT input64.X sb_1__8_\.mux_left_track_45\.mux_l1_in_1_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input64.X sb_1__8_\.mux_right_track_2\.mux_l2_in_2_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input64.X ANTENNA_sb_1__8_\.mux_right_track_2\.mux_l2_in_2__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input64.X ANTENNA_sb_1__8_\.mux_left_track_45\.mux_l1_in_1__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input64.X ANTENNA_cby_1__8_\.mux_right_ipin_13\.mux_l2_in_1__A0.DIODE (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT input65.X cby_1__8_\.mux_right_ipin_0\.mux_l1_in_4_.A1 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input65.X cby_1__8_\.mux_right_ipin_12\.mux_l1_in_4_.A1 (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT input65.X cby_1__8_\.mux_right_ipin_3\.mux_l2_in_1_.A0 (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT input65.X cby_1__8_\.mux_right_ipin_6\.mux_l1_in_4_.A1 (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input65.X sb_1__8_\.mux_left_track_37\.mux_l1_in_1_.A1 (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input65.X sb_1__8_\.mux_right_track_4\.mux_l2_in_1_.A0 (0.017:0.017:0.017) (0.016:0.016:0.016))
    (INTERCONNECT input65.X ANTENNA_sb_1__8_\.mux_right_track_4\.mux_l2_in_1__A0.DIODE (0.017:0.017:0.017) (0.016:0.016:0.016))
    (INTERCONNECT input65.X ANTENNA_sb_1__8_\.mux_left_track_37\.mux_l1_in_1__A1.DIODE (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input65.X ANTENNA_cby_1__8_\.mux_right_ipin_6\.mux_l1_in_4__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input65.X ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l2_in_1__A0.DIODE (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT input65.X ANTENNA_cby_1__8_\.mux_right_ipin_12\.mux_l1_in_4__A1.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT input65.X ANTENNA_cby_1__8_\.mux_right_ipin_0\.mux_l1_in_4__A1.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT input66.X cby_1__8_\.mux_right_ipin_11\.mux_l2_in_1_.A0 (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT input66.X sb_1__8_\.mux_left_track_29\.mux_l1_in_1_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input66.X sb_1__8_\.mux_right_track_6\.mux_l1_in_3_.A0 (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT input66.X ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l1_in_3__A0.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT input66.X ANTENNA_sb_1__8_\.mux_left_track_29\.mux_l1_in_1__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input66.X ANTENNA_cby_1__8_\.mux_right_ipin_11\.mux_l2_in_1__A0.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input67.X cby_1__8_\.mux_right_ipin_1\.mux_l2_in_1_.A0 (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT input67.X cby_1__8_\.mux_right_ipin_10\.mux_l1_in_3_.A1 (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT input67.X cby_1__8_\.mux_right_ipin_4\.mux_l1_in_3_.A1 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input67.X sb_1__8_\.mux_left_track_21\.mux_l1_in_1_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input67.X sb_1__8_\.mux_right_track_10\.mux_l1_in_3_.A0 (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input67.X ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l1_in_3__A0.DIODE (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input67.X ANTENNA_sb_1__8_\.mux_left_track_21\.mux_l1_in_1__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input67.X ANTENNA_cby_1__8_\.mux_right_ipin_4\.mux_l1_in_3__A1.DIODE (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT input67.X ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_3__A1.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input67.X ANTENNA_cby_1__8_\.mux_right_ipin_1\.mux_l2_in_1__A0.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input68.X cby_1__8_\.mux_right_ipin_15\.mux_l2_in_1_.A0 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input68.X cby_1__8_\.mux_right_ipin_9\.mux_l2_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input68.X sb_1__8_\.mux_left_track_13\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input68.X sb_1__8_\.mux_right_track_12\.mux_l1_in_1_.A0 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input68.X ANTENNA_sb_1__8_\.mux_right_track_12\.mux_l1_in_1__A0.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input68.X ANTENNA_sb_1__8_\.mux_left_track_13\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input68.X ANTENNA_cby_1__8_\.mux_right_ipin_9\.mux_l2_in_1__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input68.X ANTENNA_cby_1__8_\.mux_right_ipin_15\.mux_l2_in_1__A0.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input69.X cby_1__8_\.mux_right_ipin_14\.mux_l1_in_3_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input69.X cby_1__8_\.mux_right_ipin_2\.mux_l1_in_3_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input69.X cby_1__8_\.mux_right_ipin_8\.mux_l1_in_3_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input69.X sb_1__8_\.mux_left_track_11\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input69.X sb_1__8_\.mux_right_track_20\.mux_l1_in_1_.A0 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input69.X ANTENNA_sb_1__8_\.mux_right_track_20\.mux_l1_in_1__A0.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input69.X ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input69.X ANTENNA_cby_1__8_\.mux_right_ipin_8\.mux_l1_in_3__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input69.X ANTENNA_cby_1__8_\.mux_right_ipin_2\.mux_l1_in_3__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input69.X ANTENNA_cby_1__8_\.mux_right_ipin_14\.mux_l1_in_3__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input70.X cby_1__8_\.mux_right_ipin_13\.mux_l1_in_2_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input70.X cby_1__8_\.mux_right_ipin_7\.mux_l2_in_1_.A0 (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT input70.X sb_1__8_\.mux_left_track_7\.mux_l1_in_1_.A0 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input70.X sb_1__8_\.mux_right_track_28\.mux_l1_in_1_.A0 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input70.X ANTENNA_sb_1__8_\.mux_right_track_28\.mux_l1_in_1__A0.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input70.X ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l1_in_1__A0.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input70.X ANTENNA_cby_1__8_\.mux_right_ipin_7\.mux_l2_in_1__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input70.X ANTENNA_cby_1__8_\.mux_right_ipin_13\.mux_l1_in_2__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input71.X cby_1__8_\.mux_right_ipin_0\.mux_l1_in_3_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input71.X cby_1__8_\.mux_right_ipin_12\.mux_l1_in_3_.A1 (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT input71.X cby_1__8_\.mux_right_ipin_6\.mux_l1_in_3_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input71.X sb_1__8_\.mux_left_track_5\.mux_l1_in_1_.A0 (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT input71.X sb_1__8_\.mux_right_track_36\.mux_l1_in_1_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input71.X ANTENNA_sb_1__8_\.mux_right_track_36\.mux_l1_in_1__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input71.X ANTENNA_sb_1__8_\.mux_left_track_5\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input71.X ANTENNA_cby_1__8_\.mux_right_ipin_6\.mux_l1_in_3__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input71.X ANTENNA_cby_1__8_\.mux_right_ipin_12\.mux_l1_in_3__A1.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT input71.X ANTENNA_cby_1__8_\.mux_right_ipin_0\.mux_l1_in_3__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input72.X cby_1__8_\.mux_right_ipin_11\.mux_l1_in_2_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input72.X cby_1__8_\.mux_right_ipin_5\.mux_l1_in_2_.A1 (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input72.X sb_1__8_\.mux_left_track_3\.mux_l1_in_1_.A0 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input72.X sb_1__8_\.mux_right_track_44\.mux_l1_in_1_.A0 (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT input72.X ANTENNA_sb_1__8_\.mux_right_track_44\.mux_l1_in_1__A0.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input72.X ANTENNA_sb_1__8_\.mux_left_track_3\.mux_l1_in_1__A0.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input72.X ANTENNA_cby_1__8_\.mux_right_ipin_5\.mux_l1_in_2__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input72.X ANTENNA_cby_1__8_\.mux_right_ipin_11\.mux_l1_in_2__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input73.X cby_1__8_\.mux_right_ipin_10\.mux_l1_in_2_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input73.X cby_1__8_\.mux_right_ipin_4\.mux_l1_in_2_.A1 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input73.X sb_1__8_\.mux_left_track_1\.mux_l2_in_0_.A0 (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT input73.X sb_1__8_\.mux_right_track_52\.mux_l1_in_1_.A1 (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input73.X ANTENNA_sb_1__8_\.mux_right_track_52\.mux_l1_in_1__A1.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input73.X ANTENNA_sb_1__8_\.mux_left_track_1\.mux_l2_in_0__A0.DIODE (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT input73.X ANTENNA_cby_1__8_\.mux_right_ipin_4\.mux_l1_in_2__A1.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input73.X ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_2__A1.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT input74.X cby_1__8_\.mux_right_ipin_10\.mux_l2_in_2_.A0 (0.017:0.017:0.017) (0.016:0.016:0.016))
    (INTERCONNECT input74.X cby_1__8_\.mux_right_ipin_13\.mux_l2_in_2_.A0 (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT input74.X cby_1__8_\.mux_right_ipin_4\.mux_l2_in_2_.A0 (0.017:0.017:0.017) (0.016:0.016:0.016))
    (INTERCONNECT input74.X sb_1__8_\.mux_left_track_29\.mux_l1_in_2_.A1 (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT input74.X sb_1__8_\.mux_right_track_6\.mux_l2_in_2_.A1 (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input74.X ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l2_in_2__A1.DIODE (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input74.X ANTENNA_sb_1__8_\.mux_left_track_29\.mux_l1_in_2__A1.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input74.X ANTENNA_cby_1__8_\.mux_right_ipin_4\.mux_l2_in_2__A0.DIODE (0.017:0.017:0.017) (0.016:0.016:0.016))
    (INTERCONNECT input74.X ANTENNA_cby_1__8_\.mux_right_ipin_13\.mux_l2_in_2__A0.DIODE (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT input74.X ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l2_in_2__A0.DIODE (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT input75.X cby_1__8_\.mux_right_ipin_3\.mux_l1_in_2_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input75.X cby_1__8_\.mux_right_ipin_9\.mux_l1_in_2_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input75.X sb_1__8_\.mux_left_track_53\.mux_l1_in_0_.A0 (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input75.X sb_1__8_\.mux_right_track_0\.mux_l2_in_1_.A0 (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT input75.X ANTENNA_sb_1__8_\.mux_right_track_0\.mux_l2_in_1__A0.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input75.X ANTENNA_sb_1__8_\.mux_left_track_53\.mux_l1_in_0__A0.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input75.X ANTENNA_cby_1__8_\.mux_right_ipin_9\.mux_l1_in_2__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input75.X ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l1_in_2__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input76.X cby_1__8_\.mux_right_ipin_14\.mux_l1_in_2_.A1 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input76.X cby_1__8_\.mux_right_ipin_2\.mux_l1_in_2_.A1 (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT input76.X cby_1__8_\.mux_right_ipin_8\.mux_l1_in_2_.A1 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input76.X sb_1__8_\.mux_left_track_45\.mux_l1_in_0_.A0 (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT input76.X sb_1__8_\.mux_right_track_2\.mux_l2_in_1_.A0 (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input76.X ANTENNA_sb_1__8_\.mux_right_track_2\.mux_l2_in_1__A0.DIODE (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT input76.X ANTENNA_sb_1__8_\.mux_left_track_45\.mux_l1_in_0__A0.DIODE (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT input76.X ANTENNA_cby_1__8_\.mux_right_ipin_8\.mux_l1_in_2__A1.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input76.X ANTENNA_cby_1__8_\.mux_right_ipin_2\.mux_l1_in_2__A1.DIODE (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT input76.X ANTENNA_cby_1__8_\.mux_right_ipin_14\.mux_l1_in_2__A1.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input77.X cby_1__8_\.mux_right_ipin_1\.mux_l1_in_2_.A1 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input77.X cby_1__8_\.mux_right_ipin_7\.mux_l1_in_2_.A1 (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT input77.X sb_1__8_\.mux_left_track_37\.mux_l1_in_0_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input77.X sb_1__8_\.mux_right_track_4\.mux_l2_in_1_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input77.X ANTENNA_sb_1__8_\.mux_right_track_4\.mux_l2_in_1__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input77.X ANTENNA_sb_1__8_\.mux_left_track_37\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input77.X ANTENNA_cby_1__8_\.mux_right_ipin_7\.mux_l1_in_2__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input77.X ANTENNA_cby_1__8_\.mux_right_ipin_1\.mux_l1_in_2__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input78.X cby_1__8_\.mux_right_ipin_0\.mux_l1_in_2_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input78.X cby_1__8_\.mux_right_ipin_12\.mux_l1_in_2_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input78.X cby_1__8_\.mux_right_ipin_15\.mux_l1_in_2_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input78.X cby_1__8_\.mux_right_ipin_6\.mux_l1_in_2_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input78.X sb_1__8_\.mux_left_track_29\.mux_l1_in_1_.A1 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input78.X sb_1__8_\.mux_right_track_6\.mux_l1_in_3_.A1 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input78.X ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l1_in_3__A1.DIODE (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT input78.X ANTENNA_sb_1__8_\.mux_left_track_29\.mux_l1_in_1__A1.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input78.X ANTENNA_cby_1__8_\.mux_right_ipin_6\.mux_l1_in_2__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input78.X ANTENNA_cby_1__8_\.mux_right_ipin_15\.mux_l1_in_2__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input78.X ANTENNA_cby_1__8_\.mux_right_ipin_12\.mux_l1_in_2__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input78.X ANTENNA_cby_1__8_\.mux_right_ipin_0\.mux_l1_in_2__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input79.X cby_1__8_\.mux_right_ipin_11\.mux_l1_in_1_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input79.X cby_1__8_\.mux_right_ipin_14\.mux_l1_in_1_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input79.X cby_1__8_\.mux_right_ipin_2\.mux_l1_in_1_.A1 (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input79.X cby_1__8_\.mux_right_ipin_5\.mux_l1_in_1_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input79.X cby_1__8_\.mux_right_ipin_8\.mux_l1_in_1_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input79.X sb_1__8_\.mux_left_track_21\.mux_l1_in_1_.A1 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input79.X sb_1__8_\.mux_right_track_10\.mux_l1_in_3_.A1 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input79.X ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l1_in_3__A1.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input79.X ANTENNA_sb_1__8_\.mux_left_track_21\.mux_l1_in_1__A1.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input79.X ANTENNA_cby_1__8_\.mux_right_ipin_8\.mux_l1_in_1__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input79.X ANTENNA_cby_1__8_\.mux_right_ipin_5\.mux_l1_in_1__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input79.X ANTENNA_cby_1__8_\.mux_right_ipin_2\.mux_l1_in_1__A1.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input79.X ANTENNA_cby_1__8_\.mux_right_ipin_14\.mux_l1_in_1__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input79.X ANTENNA_cby_1__8_\.mux_right_ipin_11\.mux_l1_in_1__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input80.X cby_1__8_\.mux_right_ipin_1\.mux_l1_in_1_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input80.X cby_1__8_\.mux_right_ipin_10\.mux_l1_in_1_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input80.X cby_1__8_\.mux_right_ipin_13\.mux_l1_in_1_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input80.X cby_1__8_\.mux_right_ipin_4\.mux_l1_in_1_.A1 (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT input80.X cby_1__8_\.mux_right_ipin_7\.mux_l1_in_1_.A1 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input80.X sb_1__8_\.mux_left_track_13\.mux_l1_in_1_.A1 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input80.X sb_1__8_\.mux_right_track_12\.mux_l1_in_1_.A1 (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input80.X ANTENNA_sb_1__8_\.mux_right_track_12\.mux_l1_in_1__A1.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input80.X ANTENNA_sb_1__8_\.mux_left_track_13\.mux_l1_in_1__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input80.X ANTENNA_cby_1__8_\.mux_right_ipin_7\.mux_l1_in_1__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input80.X ANTENNA_cby_1__8_\.mux_right_ipin_4\.mux_l1_in_1__A1.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT input80.X ANTENNA_cby_1__8_\.mux_right_ipin_13\.mux_l1_in_1__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input80.X ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_1__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input80.X ANTENNA_cby_1__8_\.mux_right_ipin_1\.mux_l1_in_1__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input81.X cby_1__8_\.mux_right_ipin_0\.mux_l1_in_1_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input81.X cby_1__8_\.mux_right_ipin_12\.mux_l1_in_1_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input81.X cby_1__8_\.mux_right_ipin_15\.mux_l1_in_1_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input81.X cby_1__8_\.mux_right_ipin_3\.mux_l1_in_1_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input81.X cby_1__8_\.mux_right_ipin_6\.mux_l1_in_1_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input81.X cby_1__8_\.mux_right_ipin_9\.mux_l1_in_1_.A1 (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT input81.X sb_1__8_\.mux_left_track_11\.mux_l1_in_1_.A1 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input81.X sb_1__8_\.mux_right_track_20\.mux_l1_in_1_.A1 (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT input81.X ANTENNA_sb_1__8_\.mux_right_track_20\.mux_l1_in_1__A1.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT input81.X ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l1_in_1__A1.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input81.X ANTENNA_cby_1__8_\.mux_right_ipin_9\.mux_l1_in_1__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input81.X ANTENNA_cby_1__8_\.mux_right_ipin_6\.mux_l1_in_1__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input81.X ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l1_in_1__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input81.X ANTENNA_cby_1__8_\.mux_right_ipin_15\.mux_l1_in_1__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input81.X ANTENNA_cby_1__8_\.mux_right_ipin_12\.mux_l1_in_1__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input81.X ANTENNA_cby_1__8_\.mux_right_ipin_0\.mux_l1_in_1__A1.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT input82.X cby_1__8_\.mux_right_ipin_11\.mux_l1_in_0_.A1 (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT input82.X cby_1__8_\.mux_right_ipin_14\.mux_l1_in_0_.A1 (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT input82.X cby_1__8_\.mux_right_ipin_2\.mux_l1_in_0_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input82.X cby_1__8_\.mux_right_ipin_5\.mux_l1_in_0_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input82.X cby_1__8_\.mux_right_ipin_8\.mux_l1_in_0_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input82.X sb_1__8_\.mux_left_track_7\.mux_l1_in_1_.A1 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input82.X sb_1__8_\.mux_right_track_28\.mux_l1_in_1_.A1 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input82.X ANTENNA_sb_1__8_\.mux_right_track_28\.mux_l1_in_1__A1.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input82.X ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l1_in_1__A1.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input82.X ANTENNA_cby_1__8_\.mux_right_ipin_8\.mux_l1_in_0__A1.DIODE (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT input82.X ANTENNA_cby_1__8_\.mux_right_ipin_5\.mux_l1_in_0__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input82.X ANTENNA_cby_1__8_\.mux_right_ipin_2\.mux_l1_in_0__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input82.X ANTENNA_cby_1__8_\.mux_right_ipin_14\.mux_l1_in_0__A1.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT input82.X ANTENNA_cby_1__8_\.mux_right_ipin_11\.mux_l1_in_0__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input83.X cby_1__8_\.mux_right_ipin_1\.mux_l1_in_0_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input83.X cby_1__8_\.mux_right_ipin_10\.mux_l1_in_0_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input83.X cby_1__8_\.mux_right_ipin_13\.mux_l1_in_0_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input83.X cby_1__8_\.mux_right_ipin_4\.mux_l1_in_0_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input83.X cby_1__8_\.mux_right_ipin_7\.mux_l1_in_0_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input83.X sb_1__8_\.mux_left_track_5\.mux_l1_in_1_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input83.X sb_1__8_\.mux_right_track_36\.mux_l1_in_1_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input83.X ANTENNA_sb_1__8_\.mux_right_track_36\.mux_l1_in_1__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input83.X ANTENNA_sb_1__8_\.mux_left_track_5\.mux_l1_in_1__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input83.X ANTENNA_cby_1__8_\.mux_right_ipin_7\.mux_l1_in_0__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input83.X ANTENNA_cby_1__8_\.mux_right_ipin_4\.mux_l1_in_0__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input83.X ANTENNA_cby_1__8_\.mux_right_ipin_13\.mux_l1_in_0__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input83.X ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_0__A1.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input83.X ANTENNA_cby_1__8_\.mux_right_ipin_1\.mux_l1_in_0__A1.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT input84.X cby_1__8_\.mux_right_ipin_0\.mux_l1_in_0_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input84.X cby_1__8_\.mux_right_ipin_12\.mux_l1_in_0_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input84.X cby_1__8_\.mux_right_ipin_15\.mux_l1_in_0_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input84.X cby_1__8_\.mux_right_ipin_3\.mux_l1_in_0_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input84.X cby_1__8_\.mux_right_ipin_6\.mux_l1_in_0_.A1 (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input84.X cby_1__8_\.mux_right_ipin_9\.mux_l1_in_0_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input84.X sb_1__8_\.mux_left_track_3\.mux_l1_in_1_.A1 (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT input84.X sb_1__8_\.mux_right_track_44\.mux_l1_in_1_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input84.X ANTENNA_sb_1__8_\.mux_right_track_44\.mux_l1_in_1__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input84.X ANTENNA_sb_1__8_\.mux_left_track_3\.mux_l1_in_1__A1.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT input84.X ANTENNA_cby_1__8_\.mux_right_ipin_9\.mux_l1_in_0__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input84.X ANTENNA_cby_1__8_\.mux_right_ipin_6\.mux_l1_in_0__A1.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input84.X ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l1_in_0__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input84.X ANTENNA_cby_1__8_\.mux_right_ipin_15\.mux_l1_in_0__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input84.X ANTENNA_cby_1__8_\.mux_right_ipin_12\.mux_l1_in_0__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input84.X ANTENNA_cby_1__8_\.mux_right_ipin_0\.mux_l1_in_0__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input85.X cby_1__8_\.mux_right_ipin_3\.mux_l2_in_2_.A0 (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT input85.X sb_1__8_\.mux_left_track_21\.mux_l1_in_2_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input85.X sb_1__8_\.mux_right_track_10\.mux_l2_in_2_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input85.X ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l2_in_2__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input85.X ANTENNA_sb_1__8_\.mux_left_track_21\.mux_l1_in_2__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input85.X ANTENNA_cby_1__8_\.mux_right_ipin_3\.mux_l2_in_2__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input86.X cby_1__8_\.mux_right_ipin_11\.mux_l2_in_2_.A0 (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input86.X cby_1__8_\.mux_right_ipin_14\.mux_l2_in_2_.A0 (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input86.X cby_1__8_\.mux_right_ipin_2\.mux_l2_in_2_.A0 (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT input86.X cby_1__8_\.mux_right_ipin_8\.mux_l2_in_2_.A0 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input86.X sb_1__8_\.mux_left_track_13\.mux_l1_in_2_.A1 (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input86.X sb_1__8_\.mux_right_track_12\.mux_l1_in_2_.A1 (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input86.X ANTENNA_sb_1__8_\.mux_right_track_12\.mux_l1_in_2__A1.DIODE (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input86.X ANTENNA_sb_1__8_\.mux_left_track_13\.mux_l1_in_2__A1.DIODE (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT input86.X ANTENNA_cby_1__8_\.mux_right_ipin_8\.mux_l2_in_2__A0.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input86.X ANTENNA_cby_1__8_\.mux_right_ipin_2\.mux_l2_in_2__A0.DIODE (0.017:0.017:0.017) (0.016:0.016:0.016))
    (INTERCONNECT input86.X ANTENNA_cby_1__8_\.mux_right_ipin_14\.mux_l2_in_2__A0.DIODE (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT input86.X ANTENNA_cby_1__8_\.mux_right_ipin_11\.mux_l2_in_2__A0.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input87.X cby_1__8_\.mux_right_ipin_1\.mux_l2_in_2_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input87.X sb_1__8_\.mux_left_track_11\.mux_l1_in_2_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input87.X sb_1__8_\.mux_right_track_20\.mux_l1_in_2_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input87.X ANTENNA_sb_1__8_\.mux_right_track_20\.mux_l1_in_2__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input87.X ANTENNA_sb_1__8_\.mux_left_track_11\.mux_l1_in_2__A1.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input87.X ANTENNA_cby_1__8_\.mux_right_ipin_1\.mux_l2_in_2__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input88.X cby_1__8_\.mux_right_ipin_0\.mux_l2_in_2_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input88.X cby_1__8_\.mux_right_ipin_12\.mux_l2_in_2_.A0 (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT input88.X cby_1__8_\.mux_right_ipin_6\.mux_l2_in_2_.A0 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input88.X cby_1__8_\.mux_right_ipin_9\.mux_l2_in_2_.A0 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input88.X sb_1__8_\.mux_left_track_7\.mux_l1_in_2_.A1 (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input88.X sb_1__8_\.mux_right_track_28\.mux_l1_in_2_.A1 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input88.X ANTENNA_sb_1__8_\.mux_right_track_28\.mux_l1_in_2__A1.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input88.X ANTENNA_sb_1__8_\.mux_left_track_7\.mux_l1_in_2__A1.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input88.X ANTENNA_cby_1__8_\.mux_right_ipin_9\.mux_l2_in_2__A0.DIODE (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT input88.X ANTENNA_cby_1__8_\.mux_right_ipin_6\.mux_l2_in_2__A0.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input88.X ANTENNA_cby_1__8_\.mux_right_ipin_12\.mux_l2_in_2__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input88.X ANTENNA_cby_1__8_\.mux_right_ipin_0\.mux_l2_in_2__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input89.X sb_1__8_\.mux_left_track_5\.mux_l2_in_1_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input89.X sb_1__8_\.mux_right_track_36\.mux_l1_in_2_.A1 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input89.X ANTENNA_sb_1__8_\.mux_right_track_36\.mux_l1_in_2__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input89.X ANTENNA_sb_1__8_\.mux_left_track_5\.mux_l2_in_1__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input90.X cby_1__8_\.mux_right_ipin_10\.mux_l1_in_4_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input90.X cby_1__8_\.mux_right_ipin_4\.mux_l1_in_4_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input90.X cby_1__8_\.mux_right_ipin_7\.mux_l2_in_2_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input90.X sb_1__8_\.mux_left_track_3\.mux_l2_in_1_.A1 (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input90.X sb_1__8_\.mux_right_track_44\.mux_l1_in_2_.A1 (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT input90.X ANTENNA_sb_1__8_\.mux_right_track_44\.mux_l1_in_2__A1.DIODE (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT input90.X ANTENNA_sb_1__8_\.mux_left_track_3\.mux_l2_in_1__A1.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT input90.X ANTENNA_cby_1__8_\.mux_right_ipin_7\.mux_l2_in_2__A0.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input90.X ANTENNA_cby_1__8_\.mux_right_ipin_4\.mux_l1_in_4__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input90.X ANTENNA_cby_1__8_\.mux_right_ipin_10\.mux_l1_in_4__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input91.X cby_1__8_\.mux_right_ipin_15\.mux_l2_in_2_.A0 (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT input91.X sb_1__8_\.mux_left_track_1\.mux_l2_in_1_.A1 (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input91.X sb_1__8_\.mux_right_track_52\.mux_l1_in_1_.A0 (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input91.X ANTENNA_sb_1__8_\.mux_right_track_52\.mux_l1_in_1__A0.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input91.X ANTENNA_sb_1__8_\.mux_left_track_1\.mux_l2_in_1__A1.DIODE (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input91.X ANTENNA_cby_1__8_\.mux_right_ipin_15\.mux_l2_in_2__A0.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT input92.X cby_1__8_\.mux_right_ipin_14\.mux_l1_in_4_.A1 (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT input92.X cby_1__8_\.mux_right_ipin_2\.mux_l1_in_4_.A1 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input92.X cby_1__8_\.mux_right_ipin_5\.mux_l2_in_1_.A0 (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input92.X cby_1__8_\.mux_right_ipin_8\.mux_l1_in_4_.A1 (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT input92.X sb_1__8_\.mux_left_track_53\.mux_l1_in_1_.A1 (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input92.X sb_1__8_\.mux_right_track_0\.mux_l2_in_2_.A1 (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input92.X ANTENNA_sb_1__8_\.mux_right_track_0\.mux_l2_in_2__A1.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT input92.X ANTENNA_sb_1__8_\.mux_left_track_53\.mux_l1_in_1__A1.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT input92.X ANTENNA_cby_1__8_\.mux_right_ipin_8\.mux_l1_in_4__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input92.X ANTENNA_cby_1__8_\.mux_right_ipin_5\.mux_l2_in_1__A0.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT input92.X ANTENNA_cby_1__8_\.mux_right_ipin_2\.mux_l1_in_4__A1.DIODE (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT input92.X ANTENNA_cby_1__8_\.mux_right_ipin_14\.mux_l1_in_4__A1.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT input93.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT input94.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.A (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT input95.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT input96.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT input97.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.B_N (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT input97.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.B_N (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT input97.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.B_N (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT input97.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE.B_N (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT input97.X ANTENNA_cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE_B_N.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT input97.X ANTENNA_cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE_B_N.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT input97.X ANTENNA_cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE_B_N.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT input97.X ANTENNA_cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE_B_N.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT input98.X hold2.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT input99.X hold9.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT input99.X ANTENNA_hold9_A.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT input100.X sb_1__8_\.mux_right_track_2\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input100.X sb_1__8_\.mux_right_track_44\.mux_l1_in_0_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input100.X sb_1__8_\.mux_right_track_6\.mux_l1_in_1_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input100.X ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l1_in_1__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input100.X ANTENNA_sb_1__8_\.mux_right_track_44\.mux_l1_in_0__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input100.X ANTENNA_sb_1__8_\.mux_right_track_2\.mux_l1_in_0__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input101.X sb_1__8_\.mux_right_track_10\.mux_l1_in_1_.A1 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input101.X sb_1__8_\.mux_right_track_4\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input101.X sb_1__8_\.mux_right_track_52\.mux_l1_in_0_.A1 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input101.X ANTENNA_sb_1__8_\.mux_right_track_52\.mux_l1_in_0__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input101.X ANTENNA_sb_1__8_\.mux_right_track_4\.mux_l1_in_0__A0.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input101.X ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l1_in_1__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input102.X sb_1__8_\.mux_right_track_0\.mux_l2_in_0_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input102.X sb_1__8_\.mux_right_track_12\.mux_l1_in_0_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input102.X sb_1__8_\.mux_right_track_6\.mux_l1_in_1_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input102.X ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l1_in_1__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input102.X ANTENNA_sb_1__8_\.mux_right_track_12\.mux_l1_in_0__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input102.X ANTENNA_sb_1__8_\.mux_right_track_0\.mux_l2_in_0__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input103.X sb_1__8_\.mux_right_track_10\.mux_l1_in_1_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input103.X sb_1__8_\.mux_right_track_2\.mux_l2_in_0_.A0 (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input103.X sb_1__8_\.mux_right_track_20\.mux_l1_in_0_.A0 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input103.X ANTENNA_sb_1__8_\.mux_right_track_20\.mux_l1_in_0__A0.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input103.X ANTENNA_sb_1__8_\.mux_right_track_2\.mux_l2_in_0__A0.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input103.X ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input104.X sb_1__8_\.mux_right_track_28\.mux_l1_in_0_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input104.X sb_1__8_\.mux_right_track_4\.mux_l1_in_1_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input104.X sb_1__8_\.mux_right_track_6\.mux_l1_in_2_.A1 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input104.X ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l1_in_2__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input104.X ANTENNA_sb_1__8_\.mux_right_track_4\.mux_l1_in_1__A1.DIODE (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT input104.X ANTENNA_sb_1__8_\.mux_right_track_28\.mux_l1_in_0__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input105.X sb_1__8_\.mux_right_track_0\.mux_l2_in_1_.A1 (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT input105.X sb_1__8_\.mux_right_track_10\.mux_l1_in_2_.A1 (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input105.X sb_1__8_\.mux_right_track_36\.mux_l1_in_0_.A0 (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input105.X ANTENNA_sb_1__8_\.mux_right_track_36\.mux_l1_in_0__A0.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input105.X ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l1_in_2__A1.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT input105.X ANTENNA_sb_1__8_\.mux_right_track_0\.mux_l2_in_1__A1.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT input106.X sb_1__8_\.mux_right_track_2\.mux_l2_in_1_.A1 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input106.X sb_1__8_\.mux_right_track_44\.mux_l1_in_0_.A0 (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input106.X sb_1__8_\.mux_right_track_6\.mux_l1_in_2_.A0 (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input106.X ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l1_in_2__A0.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT input106.X ANTENNA_sb_1__8_\.mux_right_track_44\.mux_l1_in_0__A0.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT input106.X ANTENNA_sb_1__8_\.mux_right_track_2\.mux_l2_in_1__A1.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT input107.X sb_1__8_\.mux_right_track_10\.mux_l1_in_2_.A0 (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT input107.X sb_1__8_\.mux_right_track_4\.mux_l1_in_1_.A0 (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT input107.X sb_1__8_\.mux_right_track_52\.mux_l1_in_0_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input107.X ANTENNA_sb_1__8_\.mux_right_track_52\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input107.X ANTENNA_sb_1__8_\.mux_right_track_4\.mux_l1_in_1__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input107.X ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l1_in_2__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input108.X sb_1__8_\.mux_right_track_0\.mux_l1_in_0_.A1 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input108.X sb_1__8_\.mux_right_track_12\.mux_l1_in_0_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input108.X sb_1__8_\.mux_right_track_6\.mux_l1_in_0_.A1 (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT input108.X ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l1_in_0__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input108.X ANTENNA_sb_1__8_\.mux_right_track_12\.mux_l1_in_0__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input108.X ANTENNA_sb_1__8_\.mux_right_track_0\.mux_l1_in_0__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input109.X sb_1__8_\.mux_right_track_10\.mux_l1_in_0_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input109.X sb_1__8_\.mux_right_track_2\.mux_l1_in_0_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input109.X sb_1__8_\.mux_right_track_20\.mux_l1_in_0_.A1 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input109.X ANTENNA_sb_1__8_\.mux_right_track_20\.mux_l1_in_0__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input109.X ANTENNA_sb_1__8_\.mux_right_track_2\.mux_l1_in_0__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input109.X ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l1_in_0__A1.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input110.X sb_1__8_\.mux_right_track_28\.mux_l1_in_0_.A1 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input110.X sb_1__8_\.mux_right_track_4\.mux_l1_in_0_.A1 (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input110.X sb_1__8_\.mux_right_track_6\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT input110.X ANTENNA_sb_1__8_\.mux_right_track_6\.mux_l1_in_0__A0.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT input110.X ANTENNA_sb_1__8_\.mux_right_track_4\.mux_l1_in_0__A1.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT input110.X ANTENNA_sb_1__8_\.mux_right_track_28\.mux_l1_in_0__A1.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input111.X sb_1__8_\.mux_right_track_0\.mux_l1_in_0_.A0 (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT input111.X sb_1__8_\.mux_right_track_10\.mux_l1_in_0_.A0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input111.X sb_1__8_\.mux_right_track_36\.mux_l1_in_0_.A1 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input111.X ANTENNA_sb_1__8_\.mux_right_track_36\.mux_l1_in_0__A1.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input111.X ANTENNA_sb_1__8_\.mux_right_track_10\.mux_l1_in_0__A0.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT input111.X ANTENNA_sb_1__8_\.mux_right_track_0\.mux_l1_in_0__A0.DIODE (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT input112.X hold11.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.050:0.050:0.050) (0.045:0.045:0.045))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.063:0.063:0.063) (0.057:0.057:0.057))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.062:0.062:0.062) (0.057:0.057:0.057))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.062:0.062:0.062) (0.056:0.056:0.056))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.062:0.062:0.062) (0.056:0.056:0.056))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.061:0.061:0.061) (0.055:0.055:0.055))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.060:0.060:0.060) (0.054:0.054:0.054))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.057:0.057:0.057) (0.051:0.051:0.051))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.047:0.047:0.047) (0.042:0.042:0.042))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.042:0.042:0.042) (0.038:0.038:0.038))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.038:0.038:0.038) (0.034:0.034:0.034))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.032:0.032:0.032) (0.029:0.029:0.029))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.024:0.024:0.024) (0.022:0.022:0.022))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.024:0.024:0.024) (0.021:0.021:0.021))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.023:0.023:0.023) (0.021:0.021:0.021))
    (INTERCONNECT input113.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.SCE (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.015:0.015:0.015) (0.014:0.014:0.014))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.022:0.022:0.022) (0.020:0.020:0.020))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.026:0.026:0.026) (0.024:0.024:0.024))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.026:0.026:0.026) (0.024:0.024:0.024))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.030:0.030:0.030) (0.027:0.027:0.027))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.036:0.036:0.036) (0.033:0.033:0.033))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.039:0.039:0.039) (0.035:0.035:0.035))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.046:0.046:0.046) (0.042:0.042:0.042))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.053:0.053:0.053) (0.048:0.048:0.048))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.058:0.058:0.058) (0.052:0.052:0.052))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.061:0.061:0.061) (0.055:0.055:0.055))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.061:0.061:0.061) (0.056:0.056:0.056))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.062:0.062:0.062) (0.056:0.056:0.056))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.063:0.063:0.063) (0.057:0.057:0.057))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.057:0.057:0.057) (0.051:0.051:0.051))
    (INTERCONNECT input113.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__SCE.DIODE (0.050:0.050:0.050) (0.045:0.045:0.045))
    (INTERCONNECT input114.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_.A1 (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT input114.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_.A1 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT input115.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_.A0 (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT output116.X bottom_width_0_height_0_subtile_0__pin_cout_0_ (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT output117.X bottom_width_0_height_0_subtile_0__pin_reg_out_0_ (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT output118.X ccff_tail (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT output119.X ccff_tail_0 (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output120.X chanx_left_out[0] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output121.X chanx_left_out[10] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output122.X chanx_left_out[11] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output123.X chanx_left_out[12] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output124.X chanx_left_out[13] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output125.X chanx_left_out[14] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output126.X chanx_left_out[15] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output127.X chanx_left_out[16] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output128.X chanx_left_out[17] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output129.X chanx_left_out[18] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output130.X chanx_left_out[19] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output131.X chanx_left_out[1] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output132.X chanx_left_out[20] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output133.X chanx_left_out[21] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output134.X chanx_left_out[22] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output135.X chanx_left_out[23] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output136.X chanx_left_out[24] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output137.X chanx_left_out[25] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output138.X chanx_left_out[26] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output139.X chanx_left_out[27] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output140.X chanx_left_out[28] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output141.X chanx_left_out[29] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output142.X chanx_left_out[2] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output143.X chanx_left_out[3] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output144.X chanx_left_out[4] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output145.X chanx_left_out[5] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output146.X chanx_left_out[6] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output147.X chanx_left_out[7] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output148.X chanx_left_out[8] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output149.X chanx_left_out[9] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output150.X chanx_right_out_0[0] (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT output151.X chanx_right_out_0[10] (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT output152.X chanx_right_out_0[11] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output153.X chanx_right_out_0[12] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output154.X chanx_right_out_0[13] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output155.X chanx_right_out_0[14] (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT output156.X chanx_right_out_0[15] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output157.X chanx_right_out_0[16] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output158.X chanx_right_out_0[17] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output159.X chanx_right_out_0[18] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output160.X chanx_right_out_0[19] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output161.X chanx_right_out_0[1] (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT output162.X chanx_right_out_0[20] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output163.X chanx_right_out_0[21] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output164.X chanx_right_out_0[22] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output165.X chanx_right_out_0[23] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output166.X chanx_right_out_0[24] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output167.X chanx_right_out_0[25] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output168.X chanx_right_out_0[26] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output169.X chanx_right_out_0[27] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output170.X chanx_right_out_0[28] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output171.X chanx_right_out_0[29] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output172.X chanx_right_out_0[2] (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT output173.X chanx_right_out_0[3] (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT output174.X chanx_right_out_0[4] (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT output175.X chanx_right_out_0[5] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output176.X chanx_right_out_0[6] (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT output177.X chanx_right_out_0[7] (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT output178.X chanx_right_out_0[8] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output179.X chanx_right_out_0[9] (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT output180.X chany_bottom_out[0] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output181.X chany_bottom_out[10] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output182.X chany_bottom_out[11] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output183.X chany_bottom_out[12] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output184.X chany_bottom_out[13] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output185.X chany_bottom_out[14] (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT output186.X chany_bottom_out[15] (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT output187.X chany_bottom_out[16] (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT output188.X chany_bottom_out[17] (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT output189.X chany_bottom_out[18] (0.016:0.016:0.016) (0.015:0.015:0.015))
    (INTERCONNECT output190.X chany_bottom_out[19] (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT output191.X chany_bottom_out[1] (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT output192.X chany_bottom_out[20] (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT output193.X chany_bottom_out[21] (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT output194.X chany_bottom_out[22] (0.019:0.019:0.019) (0.018:0.018:0.018))
    (INTERCONNECT output195.X chany_bottom_out[23] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output196.X chany_bottom_out[24] (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT output197.X chany_bottom_out[25] (0.012:0.012:0.012) (0.012:0.012:0.012))
    (INTERCONNECT output198.X chany_bottom_out[26] (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT output199.X chany_bottom_out[27] (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT output200.X chany_bottom_out[28] (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT output201.X chany_bottom_out[29] (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT output202.X chany_bottom_out[2] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output203.X chany_bottom_out[3] (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT output204.X chany_bottom_out[4] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output205.X chany_bottom_out[5] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output206.X chany_bottom_out[6] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output207.X chany_bottom_out[7] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output208.X chany_bottom_out[8] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output209.X chany_bottom_out[9] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output210.X gfpga_pad_io_soc_dir[0] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output211.X gfpga_pad_io_soc_dir[1] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output212.X gfpga_pad_io_soc_dir[2] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output213.X gfpga_pad_io_soc_dir[3] (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output214.X gfpga_pad_io_soc_out[0] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output215.X gfpga_pad_io_soc_out[1] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output216.X gfpga_pad_io_soc_out[2] (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT output217.X gfpga_pad_io_soc_out[3] (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output218.X right_width_0_height_0_subtile_0__pin_O_10_ (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT output219.X right_width_0_height_0_subtile_0__pin_O_11_ (0.020:0.020:0.020) (0.019:0.019:0.019))
    (INTERCONNECT output220.X right_width_0_height_0_subtile_0__pin_O_12_ (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT output221.X right_width_0_height_0_subtile_0__pin_O_13_ (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT output222.X right_width_0_height_0_subtile_0__pin_O_14_ (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT output223.X right_width_0_height_0_subtile_0__pin_O_15_ (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT output224.X right_width_0_height_0_subtile_0__pin_O_8_ (0.018:0.018:0.018) (0.017:0.017:0.017))
    (INTERCONNECT output225.X right_width_0_height_0_subtile_0__pin_O_9_ (0.016:0.016:0.016) (0.016:0.016:0.016))
    (INTERCONNECT output226.X sc_out (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT output227.X top_width_0_height_0_subtile_0__pin_O_0_ (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output228.X top_width_0_height_0_subtile_0__pin_O_1_ (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output229.X top_width_0_height_0_subtile_0__pin_O_2_ (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output230.X top_width_0_height_0_subtile_0__pin_O_3_ (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output231.X top_width_0_height_0_subtile_0__pin_O_4_ (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT output232.X top_width_0_height_0_subtile_0__pin_O_5_ (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT output233.X top_width_0_height_0_subtile_0__pin_O_6_ (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT output234.X top_width_0_height_0_subtile_0__pin_O_7_ (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.035:0.035:0.035) (0.033:0.033:0.033))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.055:0.055:0.055) (0.051:0.051:0.051))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.091:0.091:0.091) (0.087:0.087:0.087))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.108:0.108:0.108) (0.104:0.104:0.104))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.111:0.111:0.111) (0.107:0.107:0.107))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.114:0.114:0.114) (0.111:0.111:0.111))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.119:0.119:0.119) (0.115:0.115:0.115))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.119:0.119:0.119) (0.115:0.115:0.115))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.119:0.119:0.119) (0.115:0.115:0.115))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.162:0.162:0.162) (0.155:0.155:0.155))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.164:0.164:0.164) (0.156:0.156:0.156))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.162:0.162:0.162) (0.155:0.155:0.155))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.187:0.187:0.187) (0.177:0.177:0.177))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.205:0.205:0.205) (0.194:0.194:0.194))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.207:0.207:0.207) (0.195:0.195:0.195))
    (INTERCONNECT load_slew235.X sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.220:0.220:0.220) (0.207:0.207:0.207))
    (INTERCONNECT load_slew235.X sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.220:0.220:0.220) (0.207:0.207:0.207))
    (INTERCONNECT load_slew235.X sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.220:0.220:0.220) (0.207:0.207:0.207))
    (INTERCONNECT load_slew235.X sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.248:0.248:0.248) (0.232:0.232:0.232))
    (INTERCONNECT load_slew235.X sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.250:0.250:0.250) (0.234:0.234:0.234))
    (INTERCONNECT load_slew235.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.249:0.249:0.249) (0.233:0.233:0.233))
    (INTERCONNECT load_slew235.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.247:0.247:0.247) (0.231:0.231:0.231))
    (INTERCONNECT load_slew235.X sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.251:0.251:0.251) (0.235:0.235:0.235))
    (INTERCONNECT load_slew235.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.254:0.254:0.254) (0.238:0.238:0.238))
    (INTERCONNECT load_slew235.X sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.255:0.255:0.255) (0.239:0.239:0.239))
    (INTERCONNECT load_slew235.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.255:0.255:0.255) (0.239:0.239:0.239))
    (INTERCONNECT load_slew235.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.255:0.255:0.255) (0.239:0.239:0.239))
    (INTERCONNECT load_slew235.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.255:0.255:0.255) (0.239:0.239:0.239))
    (INTERCONNECT load_slew235.X sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.256:0.256:0.256) (0.239:0.239:0.239))
    (INTERCONNECT load_slew235.X sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.220:0.220:0.220) (0.207:0.207:0.207))
    (INTERCONNECT load_slew235.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.247:0.247:0.247) (0.231:0.231:0.231))
    (INTERCONNECT load_slew235.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.245:0.245:0.245) (0.229:0.229:0.229))
    (INTERCONNECT load_slew235.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.254:0.254:0.254) (0.238:0.238:0.238))
    (INTERCONNECT load_slew235.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.254:0.254:0.254) (0.238:0.238:0.238))
    (INTERCONNECT load_slew235.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.254:0.254:0.254) (0.238:0.238:0.238))
    (INTERCONNECT load_slew235.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.254:0.254:0.254) (0.238:0.238:0.238))
    (INTERCONNECT load_slew235.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.254:0.254:0.254) (0.238:0.238:0.238))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.225:0.225:0.225) (0.212:0.212:0.212))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.236:0.236:0.236) (0.222:0.222:0.222))
    (INTERCONNECT load_slew235.X sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.241:0.241:0.241) (0.226:0.226:0.226))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.232:0.232:0.232) (0.218:0.218:0.218))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.231:0.231:0.231) (0.217:0.217:0.217))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.177:0.177:0.177) (0.169:0.169:0.169))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.206:0.206:0.206) (0.195:0.195:0.195))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.177:0.177:0.177) (0.169:0.169:0.169))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.165:0.165:0.165) (0.158:0.158:0.158))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.166:0.166:0.166) (0.159:0.159:0.159))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.166:0.166:0.166) (0.159:0.159:0.159))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.239:0.239:0.239) (0.224:0.224:0.224))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.239:0.239:0.239) (0.224:0.224:0.224))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.239:0.239:0.239) (0.224:0.224:0.224))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.240:0.240:0.240) (0.225:0.225:0.225))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.239:0.239:0.239) (0.224:0.224:0.224))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.235:0.235:0.235) (0.221:0.221:0.221))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.233:0.233:0.233) (0.219:0.219:0.219))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.232:0.232:0.232) (0.218:0.218:0.218))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.238:0.238:0.238) (0.223:0.223:0.223))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.235:0.235:0.235) (0.220:0.220:0.220))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.239:0.239:0.239) (0.224:0.224:0.224))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.239:0.239:0.239) (0.224:0.224:0.224))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.166:0.166:0.166) (0.159:0.159:0.159))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.166:0.166:0.166) (0.159:0.159:0.159))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.166:0.166:0.166) (0.158:0.158:0.158))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.144:0.144:0.144) (0.138:0.138:0.138))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.154:0.154:0.154) (0.148:0.148:0.148))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.162:0.162:0.162) (0.155:0.155:0.155))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.145:0.145:0.145) (0.139:0.139:0.139))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.076:0.076:0.076) (0.073:0.073:0.073))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.055:0.055:0.055) (0.051:0.051:0.051))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.075:0.075:0.075) (0.071:0.071:0.071))
    (INTERCONNECT load_slew235.X cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.073:0.073:0.073) (0.069:0.069:0.069))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.053:0.053:0.053) (0.050:0.050:0.050))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.056:0.056:0.056) (0.052:0.052:0.052))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.055:0.055:0.055) (0.051:0.051:0.051))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.083:0.083:0.083) (0.079:0.079:0.079))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.136:0.136:0.136) (0.131:0.131:0.131))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.138:0.138:0.138) (0.133:0.133:0.133))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.153:0.153:0.153) (0.146:0.146:0.146))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.136:0.136:0.136) (0.131:0.131:0.131))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.161:0.161:0.161) (0.154:0.154:0.154))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.164:0.164:0.164) (0.157:0.157:0.157))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.166:0.166:0.166) (0.159:0.159:0.159))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.166:0.166:0.166) (0.159:0.159:0.159))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.239:0.239:0.239) (0.224:0.224:0.224))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.236:0.236:0.236) (0.222:0.222:0.222))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.237:0.237:0.237) (0.223:0.223:0.223))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.232:0.232:0.232) (0.218:0.218:0.218))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.233:0.233:0.233) (0.219:0.219:0.219))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.235:0.235:0.235) (0.221:0.221:0.221))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.239:0.239:0.239) (0.224:0.224:0.224))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.240:0.240:0.240) (0.225:0.225:0.225))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.239:0.239:0.239) (0.225:0.225:0.225))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.239:0.239:0.239) (0.224:0.224:0.224))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.240:0.240:0.240) (0.225:0.225:0.225))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.165:0.165:0.165) (0.158:0.158:0.158))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.166:0.166:0.166) (0.158:0.158:0.158))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.164:0.164:0.164) (0.157:0.157:0.157))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.177:0.177:0.177) (0.169:0.169:0.169))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.207:0.207:0.207) (0.195:0.195:0.195))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.177:0.177:0.177) (0.169:0.169:0.169))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.231:0.231:0.231) (0.217:0.217:0.217))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.231:0.231:0.231) (0.217:0.217:0.217))
    (INTERCONNECT load_slew235.X ANTENNA_sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.240:0.240:0.240) (0.225:0.225:0.225))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.236:0.236:0.236) (0.221:0.221:0.221))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.224:0.224:0.224) (0.211:0.211:0.211))
    (INTERCONNECT load_slew235.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.254:0.254:0.254) (0.238:0.238:0.238))
    (INTERCONNECT load_slew235.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.254:0.254:0.254) (0.237:0.237:0.237))
    (INTERCONNECT load_slew235.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.254:0.254:0.254) (0.238:0.238:0.238))
    (INTERCONNECT load_slew235.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.254:0.254:0.254) (0.238:0.238:0.238))
    (INTERCONNECT load_slew235.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.254:0.254:0.254) (0.238:0.238:0.238))
    (INTERCONNECT load_slew235.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.245:0.245:0.245) (0.229:0.229:0.229))
    (INTERCONNECT load_slew235.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.247:0.247:0.247) (0.231:0.231:0.231))
    (INTERCONNECT load_slew235.X ANTENNA_sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.220:0.220:0.220) (0.207:0.207:0.207))
    (INTERCONNECT load_slew235.X ANTENNA_sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.256:0.256:0.256) (0.239:0.239:0.239))
    (INTERCONNECT load_slew235.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.255:0.255:0.255) (0.239:0.239:0.239))
    (INTERCONNECT load_slew235.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.255:0.255:0.255) (0.239:0.239:0.239))
    (INTERCONNECT load_slew235.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.256:0.256:0.256) (0.239:0.239:0.239))
    (INTERCONNECT load_slew235.X ANTENNA_sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.256:0.256:0.256) (0.239:0.239:0.239))
    (INTERCONNECT load_slew235.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.254:0.254:0.254) (0.237:0.237:0.237))
    (INTERCONNECT load_slew235.X ANTENNA_sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.248:0.248:0.248) (0.232:0.232:0.232))
    (INTERCONNECT load_slew235.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.248:0.248:0.248) (0.232:0.232:0.232))
    (INTERCONNECT load_slew235.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.249:0.249:0.249) (0.233:0.233:0.233))
    (INTERCONNECT load_slew235.X ANTENNA_sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.248:0.248:0.248) (0.232:0.232:0.232))
    (INTERCONNECT load_slew235.X ANTENNA_sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.248:0.248:0.248) (0.232:0.232:0.232))
    (INTERCONNECT load_slew235.X ANTENNA_sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.220:0.220:0.220) (0.207:0.207:0.207))
    (INTERCONNECT load_slew235.X ANTENNA_sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.220:0.220:0.220) (0.207:0.207:0.207))
    (INTERCONNECT load_slew235.X ANTENNA_sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.215:0.215:0.215) (0.202:0.202:0.202))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.208:0.208:0.208) (0.196:0.196:0.196))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.191:0.191:0.191) (0.181:0.181:0.181))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.171:0.171:0.171) (0.163:0.163:0.163))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.162:0.162:0.162) (0.155:0.155:0.155))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.154:0.154:0.154) (0.148:0.148:0.148))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.144:0.144:0.144) (0.138:0.138:0.138))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.144:0.144:0.144) (0.138:0.138:0.138))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.135:0.135:0.135) (0.130:0.130:0.130))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.119:0.119:0.119) (0.115:0.115:0.115))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.111:0.111:0.111) (0.107:0.107:0.107))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.093:0.093:0.093) (0.090:0.090:0.090))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.085:0.085:0.085) (0.081:0.081:0.081))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.065:0.065:0.065) (0.061:0.061:0.061))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.035:0.035:0.035) (0.033:0.033:0.033))
    (INTERCONNECT load_slew235.X ANTENNA_cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.035:0.035:0.035) (0.033:0.033:0.033))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.037:0.037:0.037) (0.035:0.035:0.035))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.070:0.070:0.070) (0.062:0.062:0.062))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.095:0.095:0.095) (0.085:0.085:0.085))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.117:0.117:0.117) (0.105:0.105:0.105))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.133:0.133:0.133) (0.119:0.119:0.119))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.210:0.210:0.210) (0.184:0.184:0.184))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.210:0.210:0.210) (0.184:0.184:0.184))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.212:0.212:0.212) (0.186:0.186:0.186))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.222:0.222:0.222) (0.195:0.195:0.195))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.196:0.196:0.196) (0.172:0.172:0.172))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.310:0.310:0.310) (0.268:0.268:0.268))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.238:0.238:0.238) (0.208:0.208:0.208))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.238:0.238:0.238) (0.208:0.208:0.208))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.239:0.239:0.239) (0.208:0.208:0.208))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.512:0.512:0.512) (0.443:0.443:0.443))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.511:0.511:0.511) (0.442:0.442:0.442))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.510:0.510:0.510) (0.441:0.441:0.441))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.510:0.510:0.510) (0.441:0.441:0.441))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.504:0.504:0.504) (0.436:0.436:0.436))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.502:0.502:0.502) (0.434:0.434:0.434))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.529:0.529:0.529) (0.458:0.458:0.458))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.528:0.528:0.528) (0.457:0.457:0.457))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.RESET_B (0.527:0.527:0.527) (0.456:0.456:0.456))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.RESET_B (0.525:0.525:0.525) (0.455:0.455:0.455))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.RESET_B (0.531:0.531:0.531) (0.459:0.459:0.459))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.RESET_B (0.531:0.531:0.531) (0.459:0.459:0.459))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.RESET_B (0.530:0.530:0.530) (0.459:0.459:0.459))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.RESET_B (0.529:0.529:0.529) (0.458:0.458:0.458))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.RESET_B (0.529:0.529:0.529) (0.458:0.458:0.458))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.RESET_B (0.528:0.528:0.528) (0.457:0.457:0.457))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.531:0.531:0.531) (0.459:0.459:0.459))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.531:0.531:0.531) (0.459:0.459:0.459))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.532:0.532:0.532) (0.460:0.460:0.460))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.RESET_B (0.532:0.532:0.532) (0.460:0.460:0.460))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.RESET_B (0.532:0.532:0.532) (0.461:0.461:0.461))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.RESET_B (0.532:0.532:0.532) (0.461:0.461:0.461))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.RESET_B (0.528:0.528:0.528) (0.457:0.457:0.457))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.509:0.509:0.509) (0.440:0.440:0.440))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.509:0.509:0.509) (0.440:0.440:0.440))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.509:0.509:0.509) (0.440:0.440:0.440))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.530:0.530:0.530) (0.459:0.459:0.459))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.530:0.530:0.530) (0.458:0.458:0.458))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.530:0.530:0.530) (0.458:0.458:0.458))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.531:0.531:0.531) (0.459:0.459:0.459))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.512:0.512:0.512) (0.443:0.443:0.443))
    (INTERCONNECT load_slew236.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.513:0.513:0.513) (0.444:0.444:0.444))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.484:0.484:0.484) (0.418:0.418:0.418))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.507:0.507:0.507) (0.439:0.439:0.439))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.501:0.501:0.501) (0.433:0.433:0.433))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.502:0.502:0.502) (0.434:0.434:0.434))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.505:0.505:0.505) (0.436:0.436:0.436))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.438:0.438:0.438) (0.378:0.378:0.378))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.513:0.513:0.513) (0.444:0.444:0.444))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.521:0.521:0.521) (0.451:0.451:0.451))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.RESET_B (0.520:0.520:0.520) (0.450:0.450:0.450))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.RESET_B (0.523:0.523:0.523) (0.453:0.453:0.453))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.RESET_B (0.523:0.523:0.523) (0.453:0.453:0.453))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.RESET_B (0.527:0.527:0.527) (0.456:0.456:0.456))
    (INTERCONNECT load_slew236.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.525:0.525:0.525) (0.454:0.454:0.454))
    (INTERCONNECT load_slew236.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.511:0.511:0.511) (0.442:0.442:0.442))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.460:0.460:0.460) (0.398:0.398:0.398))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.505:0.505:0.505) (0.436:0.436:0.436))
    (INTERCONNECT load_slew236.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.438:0.438:0.438) (0.378:0.378:0.378))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.437:0.437:0.437) (0.378:0.378:0.378))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.513:0.513:0.513) (0.444:0.444:0.444))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.422:0.422:0.422) (0.365:0.365:0.365))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.422:0.422:0.422) (0.365:0.365:0.365))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.249:0.249:0.249) (0.217:0.217:0.217))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.RESET_B (0.297:0.297:0.297) (0.258:0.258:0.258))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.260:0.260:0.260) (0.227:0.227:0.227))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.513:0.513:0.513) (0.444:0.444:0.444))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.513:0.513:0.513) (0.444:0.444:0.444))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.512:0.512:0.512) (0.443:0.443:0.443))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.512:0.512:0.512) (0.443:0.443:0.443))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.422:0.422:0.422) (0.364:0.364:0.364))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.437:0.437:0.437) (0.377:0.377:0.377))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.431:0.431:0.431) (0.372:0.372:0.372))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.444:0.444:0.444) (0.383:0.383:0.383))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.RESET_B (0.422:0.422:0.422) (0.365:0.365:0.365))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.RESET_B (0.427:0.427:0.427) (0.369:0.369:0.369))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.RESET_B (0.389:0.389:0.389) (0.336:0.336:0.336))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.RESET_B (0.317:0.317:0.317) (0.275:0.275:0.275))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.RESET_B (0.339:0.339:0.339) (0.293:0.293:0.293))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.RESET_B (0.349:0.349:0.349) (0.302:0.302:0.302))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.RESET_B (0.350:0.350:0.350) (0.302:0.302:0.302))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.RESET_B (0.359:0.359:0.359) (0.311:0.311:0.311))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.RESET_B (0.377:0.377:0.377) (0.325:0.325:0.325))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.RESET_B (0.388:0.388:0.388) (0.335:0.335:0.335))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.399:0.399:0.399) (0.344:0.344:0.344))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.405:0.405:0.405) (0.350:0.350:0.350))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.388:0.388:0.388) (0.336:0.336:0.336))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.RESET_B (0.389:0.389:0.389) (0.336:0.336:0.336))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.RESET_B (0.347:0.347:0.347) (0.300:0.300:0.300))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.309:0.309:0.309) (0.268:0.268:0.268))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.148:0.148:0.148) (0.131:0.131:0.131))
    (INTERCONNECT load_slew236.X sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.179:0.179:0.179) (0.158:0.158:0.158))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.167:0.167:0.167) (0.148:0.148:0.148))
    (INTERCONNECT load_slew236.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.060:0.060:0.060) (0.054:0.054:0.054))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.060:0.060:0.060) (0.054:0.054:0.054))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.175:0.175:0.175) (0.155:0.155:0.155))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.164:0.164:0.164) (0.145:0.145:0.145))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.161:0.161:0.161) (0.143:0.143:0.143))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.309:0.309:0.309) (0.268:0.268:0.268))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13__RESET_B.DIODE (0.347:0.347:0.347) (0.300:0.300:0.300))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7__RESET_B.DIODE (0.388:0.388:0.388) (0.336:0.336:0.336))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.388:0.388:0.388) (0.336:0.336:0.336))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.405:0.405:0.405) (0.350:0.350:0.350))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.395:0.395:0.395) (0.341:0.341:0.341))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8__RESET_B.DIODE (0.387:0.387:0.387) (0.334:0.334:0.334))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9__RESET_B.DIODE (0.376:0.376:0.376) (0.325:0.325:0.325))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10__RESET_B.DIODE (0.367:0.367:0.367) (0.317:0.317:0.317))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11__RESET_B.DIODE (0.358:0.358:0.358) (0.310:0.310:0.310))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12__RESET_B.DIODE (0.328:0.328:0.328) (0.284:0.284:0.284))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14__RESET_B.DIODE (0.335:0.335:0.335) (0.290:0.290:0.290))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15__RESET_B.DIODE (0.320:0.320:0.320) (0.277:0.277:0.277))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6__RESET_B.DIODE (0.389:0.389:0.389) (0.336:0.336:0.336))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5__RESET_B.DIODE (0.413:0.413:0.413) (0.357:0.357:0.357))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4__RESET_B.DIODE (0.422:0.422:0.422) (0.365:0.365:0.365))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.443:0.443:0.443) (0.382:0.382:0.382))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.431:0.431:0.431) (0.372:0.372:0.372))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.429:0.429:0.429) (0.371:0.371:0.371))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.422:0.422:0.422) (0.364:0.364:0.364))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.513:0.513:0.513) (0.444:0.444:0.444))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.513:0.513:0.513) (0.444:0.444:0.444))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.513:0.513:0.513) (0.444:0.444:0.444))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.253:0.253:0.253) (0.220:0.220:0.220))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.278:0.278:0.278) (0.241:0.241:0.241))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16__RESET_B.DIODE (0.299:0.299:0.299) (0.259:0.259:0.259))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.239:0.239:0.239) (0.209:0.209:0.209))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.422:0.422:0.422) (0.365:0.365:0.365))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.422:0.422:0.422) (0.365:0.365:0.365))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.459:0.459:0.459) (0.396:0.396:0.396))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.437:0.437:0.437) (0.377:0.377:0.377))
    (INTERCONNECT load_slew236.X ANTENNA_cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.438:0.438:0.438) (0.378:0.378:0.378))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.453:0.453:0.453) (0.391:0.391:0.391))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.459:0.459:0.459) (0.397:0.397:0.397))
    (INTERCONNECT load_slew236.X ANTENNA_cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.438:0.438:0.438) (0.378:0.378:0.378))
    (INTERCONNECT load_slew236.X ANTENNA_cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.524:0.524:0.524) (0.453:0.453:0.453))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7__RESET_B.DIODE (0.527:0.527:0.527) (0.456:0.456:0.456))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6__RESET_B.DIODE (0.523:0.523:0.523) (0.453:0.453:0.453))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5__RESET_B.DIODE (0.523:0.523:0.523) (0.452:0.452:0.452))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4__RESET_B.DIODE (0.520:0.520:0.520) (0.450:0.450:0.450))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.522:0.522:0.522) (0.451:0.451:0.451))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.513:0.513:0.513) (0.444:0.444:0.444))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.438:0.438:0.438) (0.378:0.378:0.378))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.505:0.505:0.505) (0.436:0.436:0.436))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.505:0.505:0.505) (0.436:0.436:0.436))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.472:0.472:0.472) (0.408:0.408:0.408))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.507:0.507:0.507) (0.439:0.439:0.439))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.483:0.483:0.483) (0.417:0.417:0.417))
    (INTERCONNECT load_slew236.X ANTENNA_cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.513:0.513:0.513) (0.444:0.444:0.444))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.512:0.512:0.512) (0.443:0.443:0.443))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.531:0.531:0.531) (0.459:0.459:0.459))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.530:0.530:0.530) (0.458:0.458:0.458))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.530:0.530:0.530) (0.458:0.458:0.458))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.530:0.530:0.530) (0.459:0.459:0.459))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.509:0.509:0.509) (0.440:0.440:0.440))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.509:0.509:0.509) (0.440:0.440:0.440))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.500:0.500:0.500) (0.433:0.433:0.433))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16__RESET_B.DIODE (0.528:0.528:0.528) (0.457:0.457:0.457))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5__RESET_B.DIODE (0.532:0.532:0.532) (0.461:0.461:0.461))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6__RESET_B.DIODE (0.532:0.532:0.532) (0.461:0.461:0.461))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4__RESET_B.DIODE (0.532:0.532:0.532) (0.460:0.460:0.460))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.532:0.532:0.532) (0.460:0.460:0.460))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.531:0.531:0.531) (0.459:0.459:0.459))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.531:0.531:0.531) (0.459:0.459:0.459))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8__RESET_B.DIODE (0.528:0.528:0.528) (0.457:0.457:0.457))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9__RESET_B.DIODE (0.529:0.529:0.529) (0.458:0.458:0.458))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10__RESET_B.DIODE (0.529:0.529:0.529) (0.458:0.458:0.458))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11__RESET_B.DIODE (0.530:0.530:0.530) (0.459:0.459:0.459))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12__RESET_B.DIODE (0.531:0.531:0.531) (0.459:0.459:0.459))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13__RESET_B.DIODE (0.524:0.524:0.524) (0.454:0.454:0.454))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14__RESET_B.DIODE (0.525:0.525:0.525) (0.454:0.454:0.454))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15__RESET_B.DIODE (0.527:0.527:0.527) (0.456:0.456:0.456))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.529:0.529:0.529) (0.457:0.457:0.457))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.529:0.529:0.529) (0.458:0.458:0.458))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.501:0.501:0.501) (0.434:0.434:0.434))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.505:0.505:0.505) (0.436:0.436:0.436))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.509:0.509:0.509) (0.440:0.440:0.440))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.511:0.511:0.511) (0.442:0.442:0.442))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.511:0.511:0.511) (0.442:0.442:0.442))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.512:0.512:0.512) (0.443:0.443:0.443))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.239:0.239:0.239) (0.208:0.208:0.208))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.238:0.238:0.238) (0.208:0.208:0.208))
    (INTERCONNECT load_slew236.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.229:0.229:0.229) (0.200:0.200:0.200))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.310:0.310:0.310) (0.268:0.268:0.268))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.206:0.206:0.206) (0.180:0.180:0.180))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.207:0.207:0.207) (0.182:0.182:0.182))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.210:0.210:0.210) (0.184:0.184:0.184))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.210:0.210:0.210) (0.184:0.184:0.184))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.183:0.183:0.183) (0.162:0.162:0.162))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.131:0.131:0.131) (0.117:0.117:0.117))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.116:0.116:0.116) (0.104:0.104:0.104))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.093:0.093:0.093) (0.083:0.083:0.083))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.072:0.072:0.072) (0.064:0.064:0.064))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.041:0.041:0.041) (0.038:0.038:0.038))
    (INTERCONNECT load_slew236.X ANTENNA_sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.025:0.025:0.025) (0.024:0.024:0.024))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT load_slew237.X cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.068:0.068:0.068) (0.062:0.062:0.062))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.045:0.045:0.045) (0.042:0.042:0.042))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.068:0.068:0.068) (0.062:0.062:0.062))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.070:0.070:0.070) (0.065:0.065:0.065))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.081:0.081:0.081) (0.074:0.074:0.074))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.088:0.088:0.088) (0.082:0.082:0.082))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.117:0.117:0.117) (0.109:0.109:0.109))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.111:0.111:0.111) (0.103:0.103:0.103))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.129:0.129:0.129) (0.120:0.120:0.120))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.133:0.133:0.133) (0.123:0.123:0.123))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.161:0.161:0.161) (0.149:0.149:0.149))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.201:0.201:0.201) (0.185:0.185:0.185))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.222:0.222:0.222) (0.203:0.203:0.203))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.231:0.231:0.231) (0.211:0.211:0.211))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.242:0.242:0.242) (0.221:0.221:0.221))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.243:0.243:0.243) (0.222:0.222:0.222))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.249:0.249:0.249) (0.227:0.227:0.227))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.249:0.249:0.249) (0.228:0.228:0.228))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.250:0.250:0.250) (0.228:0.228:0.228))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.250:0.250:0.250) (0.228:0.228:0.228))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.250:0.250:0.250) (0.228:0.228:0.228))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.250:0.250:0.250) (0.228:0.228:0.228))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.RESET_B (0.268:0.268:0.268) (0.244:0.244:0.244))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.RESET_B (0.270:0.270:0.270) (0.246:0.246:0.246))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.RESET_B (0.270:0.270:0.270) (0.246:0.246:0.246))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.RESET_B (0.271:0.271:0.271) (0.246:0.246:0.246))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.RESET_B (0.271:0.271:0.271) (0.246:0.246:0.246))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.RESET_B (0.271:0.271:0.271) (0.247:0.247:0.247))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.RESET_B (0.271:0.271:0.271) (0.247:0.247:0.247))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.RESET_B (0.272:0.272:0.272) (0.247:0.247:0.247))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.RESET_B (0.272:0.272:0.272) (0.247:0.247:0.247))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.RESET_B (0.271:0.271:0.271) (0.246:0.246:0.246))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.268:0.268:0.268) (0.244:0.244:0.244))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.248:0.248:0.248) (0.226:0.226:0.226))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.255:0.255:0.255) (0.232:0.232:0.232))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.257:0.257:0.257) (0.234:0.234:0.234))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.263:0.263:0.263) (0.240:0.240:0.240))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.265:0.265:0.265) (0.241:0.241:0.241))
    (INTERCONNECT load_slew237.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.263:0.263:0.263) (0.240:0.240:0.240))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.260:0.260:0.260) (0.237:0.237:0.237))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.219:0.219:0.219) (0.201:0.201:0.201))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.216:0.216:0.216) (0.197:0.197:0.197))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.211:0.211:0.211) (0.193:0.193:0.193))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.208:0.208:0.208) (0.191:0.191:0.191))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.208:0.208:0.208) (0.191:0.191:0.191))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.187:0.187:0.187) (0.172:0.172:0.172))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.193:0.193:0.193) (0.178:0.178:0.178))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.181:0.181:0.181) (0.166:0.166:0.166))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.119:0.119:0.119) (0.111:0.111:0.111))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.204:0.204:0.204) (0.187:0.187:0.187))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.204:0.204:0.204) (0.187:0.187:0.187))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.204:0.204:0.204) (0.187:0.187:0.187))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.203:0.203:0.203) (0.187:0.187:0.187))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.204:0.204:0.204) (0.187:0.187:0.187))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.129:0.129:0.129) (0.120:0.120:0.120))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.171:0.171:0.171) (0.158:0.158:0.158))
    (INTERCONNECT load_slew237.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.170:0.170:0.170) (0.157:0.157:0.157))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.171:0.171:0.171) (0.158:0.158:0.158))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.080:0.080:0.080) (0.073:0.073:0.073))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.037:0.037:0.037) (0.035:0.035:0.035))
    (INTERCONNECT load_slew237.X cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.057:0.057:0.057) (0.053:0.053:0.053))
    (INTERCONNECT load_slew237.X sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.066:0.066:0.066) (0.060:0.060:0.060))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.068:0.068:0.068) (0.062:0.062:0.062))
    (INTERCONNECT load_slew237.X ANTENNA_cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.057:0.057:0.057) (0.052:0.052:0.052))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.037:0.037:0.037) (0.035:0.035:0.035))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.073:0.073:0.073) (0.067:0.067:0.067))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.171:0.171:0.171) (0.158:0.158:0.158))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.171:0.171:0.171) (0.157:0.157:0.157))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.171:0.171:0.171) (0.158:0.158:0.158))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.128:0.128:0.128) (0.119:0.119:0.119))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.204:0.204:0.204) (0.187:0.187:0.187))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.203:0.203:0.203) (0.187:0.187:0.187))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.204:0.204:0.204) (0.187:0.187:0.187))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.204:0.204:0.204) (0.187:0.187:0.187))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.204:0.204:0.204) (0.187:0.187:0.187))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.119:0.119:0.119) (0.111:0.111:0.111))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.179:0.179:0.179) (0.165:0.165:0.165))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.191:0.191:0.191) (0.176:0.176:0.176))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.187:0.187:0.187) (0.172:0.172:0.172))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.187:0.187:0.187) (0.172:0.172:0.172))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.187:0.187:0.187) (0.172:0.172:0.172))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.195:0.195:0.195) (0.179:0.179:0.179))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.203:0.203:0.203) (0.186:0.186:0.186))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.201:0.201:0.201) (0.184:0.184:0.184))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.258:0.258:0.258) (0.235:0.235:0.235))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.263:0.263:0.263) (0.240:0.240:0.240))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.265:0.265:0.265) (0.241:0.241:0.241))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.263:0.263:0.263) (0.240:0.240:0.240))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.261:0.261:0.261) (0.238:0.238:0.238))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.256:0.256:0.256) (0.234:0.234:0.234))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.251:0.251:0.251) (0.229:0.229:0.229))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.267:0.267:0.267) (0.243:0.243:0.243))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11__RESET_B.DIODE (0.271:0.271:0.271) (0.246:0.246:0.246))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7__RESET_B.DIODE (0.272:0.272:0.272) (0.247:0.247:0.247))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8__RESET_B.DIODE (0.272:0.272:0.272) (0.247:0.247:0.247))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9__RESET_B.DIODE (0.271:0.271:0.271) (0.247:0.247:0.247))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10__RESET_B.DIODE (0.271:0.271:0.271) (0.247:0.247:0.247))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12__RESET_B.DIODE (0.271:0.271:0.271) (0.246:0.246:0.246))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13__RESET_B.DIODE (0.271:0.271:0.271) (0.246:0.246:0.246))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14__RESET_B.DIODE (0.271:0.271:0.271) (0.246:0.246:0.246))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15__RESET_B.DIODE (0.270:0.270:0.270) (0.246:0.246:0.246))
    (INTERCONNECT load_slew237.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16__RESET_B.DIODE (0.268:0.268:0.268) (0.244:0.244:0.244))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.250:0.250:0.250) (0.228:0.228:0.228))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.250:0.250:0.250) (0.228:0.228:0.228))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.250:0.250:0.250) (0.228:0.228:0.228))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.250:0.250:0.250) (0.228:0.228:0.228))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.249:0.249:0.249) (0.228:0.228:0.228))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.249:0.249:0.249) (0.227:0.227:0.227))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.242:0.242:0.242) (0.221:0.221:0.221))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.242:0.242:0.242) (0.221:0.221:0.221))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.228:0.228:0.228) (0.208:0.208:0.208))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.221:0.221:0.221) (0.202:0.202:0.202))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.203:0.203:0.203) (0.186:0.186:0.186))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.161:0.161:0.161) (0.149:0.149:0.149))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.131:0.131:0.131) (0.122:0.122:0.122))
    (INTERCONNECT load_slew237.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.130:0.130:0.130) (0.121:0.121:0.121))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.111:0.111:0.111) (0.103:0.103:0.103))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.110:0.110:0.110) (0.102:0.102:0.102))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.088:0.088:0.088) (0.082:0.082:0.082))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.074:0.074:0.074) (0.068:0.068:0.068))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.045:0.045:0.045) (0.042:0.042:0.042))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.068:0.068:0.068) (0.062:0.062:0.062))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.045:0.045:0.045) (0.042:0.042:0.042))
    (INTERCONNECT load_slew237.X ANTENNA_cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.045:0.045:0.045) (0.042:0.042:0.042))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.017:0.017:0.017) (0.017:0.017:0.017))
    (INTERCONNECT load_slew237.X ANTENNA_sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.014:0.014:0.014) (0.014:0.014:0.014))
    (INTERCONNECT load_slew238.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.RESET_B (0.042:0.042:0.042) (0.039:0.039:0.039))
    (INTERCONNECT load_slew238.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.RESET_B (0.039:0.039:0.039) (0.036:0.036:0.036))
    (INTERCONNECT load_slew238.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.RESET_B (0.047:0.047:0.047) (0.044:0.044:0.044))
    (INTERCONNECT load_slew238.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.RESET_B (0.047:0.047:0.047) (0.044:0.044:0.044))
    (INTERCONNECT load_slew238.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.RESET_B (0.060:0.060:0.060) (0.055:0.055:0.055))
    (INTERCONNECT load_slew238.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.RESET_B (0.060:0.060:0.060) (0.055:0.055:0.055))
    (INTERCONNECT load_slew238.X load_slew235.A (0.068:0.068:0.068) (0.062:0.062:0.062))
    (INTERCONNECT load_slew238.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.RESET_B (0.068:0.068:0.068) (0.062:0.062:0.062))
    (INTERCONNECT load_slew238.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.RESET_B (0.079:0.079:0.079) (0.072:0.072:0.072))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.106:0.106:0.106) (0.098:0.098:0.098))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.114:0.114:0.114) (0.105:0.105:0.105))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.125:0.125:0.125) (0.115:0.115:0.115))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.145:0.145:0.145) (0.134:0.134:0.134))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.166:0.166:0.166) (0.153:0.153:0.153))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.193:0.193:0.193) (0.178:0.178:0.178))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.166:0.166:0.166) (0.153:0.153:0.153))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.187:0.187:0.187) (0.172:0.172:0.172))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.193:0.193:0.193) (0.177:0.177:0.177))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.194:0.194:0.194) (0.178:0.178:0.178))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.214:0.214:0.214) (0.196:0.196:0.196))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.229:0.229:0.229) (0.209:0.209:0.209))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.227:0.227:0.227) (0.208:0.208:0.208))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.267:0.267:0.267) (0.243:0.243:0.243))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.317:0.317:0.317) (0.287:0.287:0.287))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.317:0.317:0.317) (0.286:0.286:0.286))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.317:0.317:0.317) (0.287:0.287:0.287))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.327:0.327:0.327) (0.295:0.295:0.295))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.312:0.312:0.312) (0.283:0.283:0.283))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.323:0.323:0.323) (0.292:0.292:0.292))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.322:0.322:0.322) (0.291:0.291:0.291))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.329:0.329:0.329) (0.297:0.297:0.297))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.330:0.330:0.330) (0.298:0.298:0.298))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.338:0.338:0.338) (0.305:0.305:0.305))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.336:0.336:0.336) (0.304:0.304:0.304))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.341:0.341:0.341) (0.308:0.308:0.308))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.345:0.345:0.345) (0.311:0.311:0.311))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.347:0.347:0.347) (0.313:0.313:0.313))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.348:0.348:0.348) (0.314:0.314:0.314))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.348:0.348:0.348) (0.314:0.314:0.314))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.348:0.348:0.348) (0.314:0.314:0.314))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.350:0.350:0.350) (0.316:0.316:0.316))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.353:0.353:0.353) (0.318:0.318:0.318))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.354:0.354:0.354) (0.319:0.319:0.319))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.341:0.341:0.341) (0.308:0.308:0.308))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.355:0.355:0.355) (0.320:0.320:0.320))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.354:0.354:0.354) (0.319:0.319:0.319))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.354:0.354:0.354) (0.319:0.319:0.319))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.356:0.356:0.356) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.356:0.356:0.356) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.356:0.356:0.356) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.356:0.356:0.356) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.356:0.356:0.356) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.355:0.355:0.355) (0.320:0.320:0.320))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.356:0.356:0.356) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.357:0.357:0.357) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.331:0.331:0.331) (0.299:0.299:0.299))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.331:0.331:0.331) (0.299:0.299:0.299))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.331:0.331:0.331) (0.299:0.299:0.299))
    (INTERCONNECT load_slew238.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.330:0.330:0.330) (0.298:0.298:0.298))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.273:0.273:0.273) (0.248:0.248:0.248))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.299:0.299:0.299) (0.271:0.271:0.271))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.279:0.279:0.279) (0.253:0.253:0.253))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.255:0.255:0.255) (0.232:0.232:0.232))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.326:0.326:0.326) (0.294:0.294:0.294))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.324:0.324:0.324) (0.293:0.293:0.293))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.324:0.324:0.324) (0.293:0.293:0.293))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.325:0.325:0.325) (0.294:0.294:0.294))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.327:0.327:0.327) (0.295:0.295:0.295))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.327:0.327:0.327) (0.295:0.295:0.295))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.243:0.243:0.243) (0.221:0.221:0.221))
    (INTERCONNECT load_slew238.X sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.196:0.196:0.196) (0.180:0.180:0.180))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.196:0.196:0.196) (0.180:0.180:0.180))
    (INTERCONNECT load_slew238.X cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.119:0.119:0.119) (0.109:0.109:0.109))
    (INTERCONNECT load_slew238.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.RESET_B (0.080:0.080:0.080) (0.073:0.073:0.073))
    (INTERCONNECT load_slew238.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.RESET_B (0.080:0.080:0.080) (0.073:0.073:0.073))
    (INTERCONNECT load_slew238.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.RESET_B (0.060:0.060:0.060) (0.055:0.055:0.055))
    (INTERCONNECT load_slew238.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10__RESET_B.DIODE (0.039:0.039:0.039) (0.036:0.036:0.036))
    (INTERCONNECT load_slew238.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15__RESET_B.DIODE (0.080:0.080:0.080) (0.073:0.073:0.073))
    (INTERCONNECT load_slew238.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16__RESET_B.DIODE (0.080:0.080:0.080) (0.073:0.073:0.073))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.118:0.118:0.118) (0.109:0.109:0.109))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.196:0.196:0.196) (0.180:0.180:0.180))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.196:0.196:0.196) (0.180:0.180:0.180))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.243:0.243:0.243) (0.221:0.221:0.221))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.327:0.327:0.327) (0.296:0.296:0.296))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.327:0.327:0.327) (0.295:0.295:0.295))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.326:0.326:0.326) (0.295:0.295:0.295))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.325:0.325:0.325) (0.294:0.294:0.294))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.325:0.325:0.325) (0.294:0.294:0.294))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.326:0.326:0.326) (0.295:0.295:0.295))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.254:0.254:0.254) (0.231:0.231:0.231))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.262:0.262:0.262) (0.238:0.238:0.238))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.289:0.289:0.289) (0.262:0.262:0.262))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.261:0.261:0.261) (0.237:0.237:0.237))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.330:0.330:0.330) (0.298:0.298:0.298))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.331:0.331:0.331) (0.299:0.299:0.299))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.331:0.331:0.331) (0.298:0.298:0.298))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.331:0.331:0.331) (0.299:0.299:0.299))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.357:0.357:0.357) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.357:0.357:0.357) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.356:0.356:0.356) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.356:0.356:0.356) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.356:0.356:0.356) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.356:0.356:0.356) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.356:0.356:0.356) (0.321:0.321:0.321))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.355:0.355:0.355) (0.320:0.320:0.320))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.354:0.354:0.354) (0.319:0.319:0.319))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.354:0.354:0.354) (0.319:0.319:0.319))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.355:0.355:0.355) (0.320:0.320:0.320))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.343:0.343:0.343) (0.310:0.310:0.310))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.354:0.354:0.354) (0.319:0.319:0.319))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.352:0.352:0.352) (0.317:0.317:0.317))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.350:0.350:0.350) (0.316:0.316:0.316))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.348:0.348:0.348) (0.314:0.314:0.314))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.348:0.348:0.348) (0.314:0.314:0.314))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.348:0.348:0.348) (0.314:0.314:0.314))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.347:0.347:0.347) (0.313:0.313:0.313))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.345:0.345:0.345) (0.311:0.311:0.311))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.341:0.341:0.341) (0.308:0.308:0.308))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.336:0.336:0.336) (0.303:0.303:0.303))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.334:0.334:0.334) (0.301:0.301:0.301))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.329:0.329:0.329) (0.297:0.297:0.297))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.325:0.325:0.325) (0.294:0.294:0.294))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.322:0.322:0.322) (0.291:0.291:0.291))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.324:0.324:0.324) (0.293:0.293:0.293))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.311:0.311:0.311) (0.282:0.282:0.282))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.327:0.327:0.327) (0.295:0.295:0.295))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.317:0.317:0.317) (0.287:0.287:0.287))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.317:0.317:0.317) (0.287:0.287:0.287))
    (INTERCONNECT load_slew238.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.317:0.317:0.317) (0.287:0.287:0.287))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.267:0.267:0.267) (0.243:0.243:0.243))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.227:0.227:0.227) (0.208:0.208:0.208))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.228:0.228:0.228) (0.208:0.208:0.208))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.202:0.202:0.202) (0.185:0.185:0.185))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.184:0.184:0.184) (0.169:0.169:0.169))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.193:0.193:0.193) (0.177:0.177:0.177))
    (INTERCONNECT load_slew238.X ANTENNA_sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.185:0.185:0.185) (0.170:0.170:0.170))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.166:0.166:0.166) (0.153:0.153:0.153))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.193:0.193:0.193) (0.178:0.178:0.178))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.156:0.156:0.156) (0.144:0.144:0.144))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.130:0.130:0.130) (0.120:0.120:0.120))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.118:0.118:0.118) (0.109:0.109:0.109))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.105:0.105:0.105) (0.096:0.096:0.096))
    (INTERCONNECT load_slew238.X ANTENNA_cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.104:0.104:0.104) (0.096:0.096:0.096))
    (INTERCONNECT load_slew238.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14__RESET_B.DIODE (0.079:0.079:0.079) (0.072:0.072:0.072))
    (INTERCONNECT load_slew238.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13__RESET_B.DIODE (0.060:0.060:0.060) (0.055:0.055:0.055))
    (INTERCONNECT load_slew238.X ANTENNA_load_slew235_A.DIODE (0.037:0.037:0.037) (0.035:0.035:0.035))
    (INTERCONNECT load_slew238.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12__RESET_B.DIODE (0.060:0.060:0.060) (0.055:0.055:0.055))
    (INTERCONNECT load_slew238.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11__RESET_B.DIODE (0.060:0.060:0.060) (0.055:0.055:0.055))
    (INTERCONNECT load_slew238.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9__RESET_B.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT load_slew238.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8__RESET_B.DIODE (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT load_slew238.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7__RESET_B.DIODE (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT load_slew238.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6__RESET_B.DIODE (0.024:0.024:0.024) (0.023:0.023:0.023))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.RESET_B (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.RESET_B (0.025:0.025:0.025) (0.025:0.025:0.025))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.RESET_B (0.026:0.026:0.026) (0.025:0.025:0.025))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.068:0.068:0.068) (0.062:0.062:0.062))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.091:0.091:0.091) (0.084:0.084:0.084))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.152:0.152:0.152) (0.141:0.141:0.141))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.153:0.153:0.153) (0.142:0.142:0.142))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.153:0.153:0.153) (0.142:0.142:0.142))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.156:0.156:0.156) (0.145:0.145:0.145))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.159:0.159:0.159) (0.148:0.148:0.148))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.162:0.162:0.162) (0.151:0.151:0.151))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.162:0.162:0.162) (0.151:0.151:0.151))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.165:0.165:0.165) (0.154:0.154:0.154))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.174:0.174:0.174) (0.161:0.161:0.161))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.201:0.201:0.201) (0.186:0.186:0.186))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.211:0.211:0.211) (0.194:0.194:0.194))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.228:0.228:0.228) (0.209:0.209:0.209))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.279:0.279:0.279) (0.254:0.254:0.254))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.324:0.324:0.324) (0.294:0.294:0.294))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.368:0.368:0.368) (0.332:0.332:0.332))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.368:0.368:0.368) (0.332:0.332:0.332))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.368:0.368:0.368) (0.332:0.332:0.332))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.369:0.369:0.369) (0.333:0.333:0.333))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.369:0.369:0.369) (0.333:0.333:0.333))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.369:0.369:0.369) (0.333:0.333:0.333))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.367:0.367:0.367) (0.331:0.331:0.331))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.368:0.368:0.368) (0.332:0.332:0.332))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.370:0.370:0.370) (0.334:0.334:0.334))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.368:0.368:0.368) (0.332:0.332:0.332))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.370:0.370:0.370) (0.334:0.334:0.334))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.375:0.375:0.375) (0.338:0.338:0.338))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.RESET_B (0.374:0.374:0.374) (0.337:0.337:0.337))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.376:0.376:0.376) (0.339:0.339:0.339))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.378:0.378:0.378) (0.341:0.341:0.341))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.379:0.379:0.379) (0.342:0.342:0.342))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.379:0.379:0.379) (0.342:0.342:0.342))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.380:0.380:0.380) (0.342:0.342:0.342))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.377:0.377:0.377) (0.340:0.340:0.340))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.379:0.379:0.379) (0.342:0.342:0.342))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.380:0.380:0.380) (0.342:0.342:0.342))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.380:0.380:0.380) (0.343:0.343:0.343))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.RESET_B (0.408:0.408:0.408) (0.367:0.367:0.367))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.RESET_B (0.408:0.408:0.408) (0.368:0.368:0.368))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.379:0.379:0.379) (0.342:0.342:0.342))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.380:0.380:0.380) (0.343:0.343:0.343))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.RESET_B (0.418:0.418:0.418) (0.376:0.376:0.376))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.418:0.418:0.418) (0.376:0.376:0.376))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.417:0.417:0.417) (0.375:0.375:0.375))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.419:0.419:0.419) (0.377:0.377:0.377))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.419:0.419:0.419) (0.377:0.377:0.377))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.418:0.418:0.418) (0.376:0.376:0.376))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.419:0.419:0.419) (0.377:0.377:0.377))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.RESET_B (0.417:0.417:0.417) (0.375:0.375:0.375))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.RESET_B (0.416:0.416:0.416) (0.375:0.375:0.375))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.RESET_B (0.416:0.416:0.416) (0.375:0.375:0.375))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.RESET_B (0.410:0.410:0.410) (0.369:0.369:0.369))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.RESET_B (0.410:0.410:0.410) (0.369:0.369:0.369))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.RESET_B (0.410:0.410:0.410) (0.369:0.369:0.369))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.RESET_B (0.410:0.410:0.410) (0.369:0.369:0.369))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.RESET_B (0.411:0.411:0.411) (0.370:0.370:0.370))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.RESET_B (0.411:0.411:0.411) (0.370:0.370:0.370))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.RESET_B (0.413:0.413:0.413) (0.371:0.371:0.371))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.RESET_B (0.414:0.414:0.414) (0.372:0.372:0.372))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.411:0.411:0.411) (0.370:0.370:0.370))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.RESET_B (0.410:0.410:0.410) (0.369:0.369:0.369))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.RESET_B (0.393:0.393:0.393) (0.354:0.354:0.354))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.RESET_B (0.397:0.397:0.397) (0.357:0.357:0.357))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.RESET_B (0.396:0.396:0.396) (0.357:0.357:0.357))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.RESET_B (0.404:0.404:0.404) (0.363:0.363:0.363))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.RESET_B (0.404:0.404:0.404) (0.363:0.363:0.363))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.RESET_B (0.404:0.404:0.404) (0.363:0.363:0.363))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.RESET_B (0.404:0.404:0.404) (0.363:0.363:0.363))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.RESET_B (0.409:0.409:0.409) (0.368:0.368:0.368))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.RESET_B (0.404:0.404:0.404) (0.363:0.363:0.363))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.RESET_B (0.403:0.403:0.403) (0.363:0.363:0.363))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.372:0.372:0.372) (0.336:0.336:0.336))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.387:0.387:0.387) (0.349:0.349:0.349))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.379:0.379:0.379) (0.342:0.342:0.342))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.384:0.384:0.384) (0.346:0.346:0.346))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.388:0.388:0.388) (0.350:0.350:0.350))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.356:0.356:0.356) (0.321:0.321:0.321))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.293:0.293:0.293) (0.266:0.266:0.266))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.344:0.344:0.344) (0.311:0.311:0.311))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.246:0.246:0.246) (0.225:0.225:0.225))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.262:0.262:0.262) (0.240:0.240:0.240))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.RESET_B (0.301:0.301:0.301) (0.273:0.273:0.273))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.303:0.303:0.303) (0.275:0.275:0.275))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.278:0.278:0.278) (0.253:0.253:0.253))
    (INTERCONNECT load_slew239.X sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.200:0.200:0.200) (0.184:0.184:0.184))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.101:0.101:0.101) (0.093:0.093:0.093))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.090:0.090:0.090) (0.083:0.083:0.083))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.122:0.122:0.122) (0.113:0.113:0.113))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.124:0.124:0.124) (0.116:0.116:0.116))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.159:0.159:0.159) (0.148:0.148:0.148))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.159:0.159:0.159) (0.148:0.148:0.148))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.160:0.160:0.160) (0.148:0.148:0.148))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.160:0.160:0.160) (0.148:0.148:0.148))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.091:0.091:0.091) (0.083:0.083:0.083))
    (INTERCONNECT load_slew239.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.091:0.091:0.091) (0.083:0.083:0.083))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.090:0.090:0.090) (0.083:0.083:0.083))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.090:0.090:0.090) (0.083:0.083:0.083))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.160:0.160:0.160) (0.148:0.148:0.148))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.160:0.160:0.160) (0.148:0.148:0.148))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.159:0.159:0.159) (0.148:0.148:0.148))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.159:0.159:0.159) (0.148:0.148:0.148))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.134:0.134:0.134) (0.124:0.124:0.124))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.143:0.143:0.143) (0.133:0.133:0.133))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.089:0.089:0.089) (0.082:0.082:0.082))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.089:0.089:0.089) (0.082:0.082:0.082))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.192:0.192:0.192) (0.177:0.177:0.177))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.293:0.293:0.293) (0.267:0.267:0.267))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.302:0.302:0.302) (0.275:0.275:0.275))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16__RESET_B.DIODE (0.293:0.293:0.293) (0.266:0.266:0.266))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.264:0.264:0.264) (0.241:0.241:0.241))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.254:0.254:0.254) (0.232:0.232:0.232))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.338:0.338:0.338) (0.306:0.306:0.306))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.293:0.293:0.293) (0.266:0.266:0.266))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.303:0.303:0.303) (0.275:0.275:0.275))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.388:0.388:0.388) (0.350:0.350:0.350))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.383:0.383:0.383) (0.346:0.346:0.346))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.376:0.376:0.376) (0.339:0.339:0.339))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.376:0.376:0.376) (0.339:0.339:0.339))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.376:0.376:0.376) (0.339:0.339:0.339))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11__RESET_B.DIODE (0.403:0.403:0.403) (0.363:0.363:0.363))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7__RESET_B.DIODE (0.409:0.409:0.409) (0.368:0.368:0.368))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6__RESET_B.DIODE (0.409:0.409:0.409) (0.368:0.368:0.368))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8__RESET_B.DIODE (0.409:0.409:0.409) (0.368:0.368:0.368))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9__RESET_B.DIODE (0.408:0.408:0.408) (0.367:0.367:0.367))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10__RESET_B.DIODE (0.405:0.405:0.405) (0.365:0.365:0.365))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12__RESET_B.DIODE (0.400:0.400:0.400) (0.360:0.360:0.360))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13__RESET_B.DIODE (0.396:0.396:0.396) (0.357:0.357:0.357))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14__RESET_B.DIODE (0.397:0.397:0.397) (0.357:0.357:0.357))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15__RESET_B.DIODE (0.390:0.390:0.390) (0.351:0.351:0.351))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8__RESET_B.DIODE (0.410:0.410:0.410) (0.369:0.369:0.369))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.411:0.411:0.411) (0.370:0.370:0.370))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12__RESET_B.DIODE (0.415:0.415:0.415) (0.373:0.373:0.373))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11__RESET_B.DIODE (0.412:0.412:0.412) (0.371:0.371:0.371))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10__RESET_B.DIODE (0.411:0.411:0.411) (0.370:0.370:0.370))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9__RESET_B.DIODE (0.411:0.411:0.411) (0.369:0.369:0.369))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7__RESET_B.DIODE (0.410:0.410:0.410) (0.369:0.369:0.369))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6__RESET_B.DIODE (0.410:0.410:0.410) (0.369:0.369:0.369))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5__RESET_B.DIODE (0.410:0.410:0.410) (0.369:0.369:0.369))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4__RESET_B.DIODE (0.410:0.410:0.410) (0.369:0.369:0.369))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13__RESET_B.DIODE (0.415:0.415:0.415) (0.373:0.373:0.373))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14__RESET_B.DIODE (0.416:0.416:0.416) (0.375:0.375:0.375))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15__RESET_B.DIODE (0.417:0.417:0.417) (0.375:0.375:0.375))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.419:0.419:0.419) (0.377:0.377:0.377))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.418:0.418:0.418) (0.376:0.376:0.376))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.419:0.419:0.419) (0.377:0.377:0.377))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.417:0.417:0.417) (0.375:0.375:0.375))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.417:0.417:0.417) (0.375:0.375:0.375))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.417:0.417:0.417) (0.375:0.375:0.375))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16__RESET_B.DIODE (0.418:0.418:0.418) (0.376:0.376:0.376))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.380:0.380:0.380) (0.343:0.343:0.343))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.379:0.379:0.379) (0.342:0.342:0.342))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5__RESET_B.DIODE (0.408:0.408:0.408) (0.367:0.367:0.367))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4__RESET_B.DIODE (0.406:0.406:0.406) (0.365:0.365:0.365))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.408:0.408:0.408) (0.367:0.367:0.367))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.376:0.376:0.376) (0.339:0.339:0.339))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.380:0.380:0.380) (0.343:0.343:0.343))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.377:0.377:0.377) (0.340:0.340:0.340))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.380:0.380:0.380) (0.342:0.342:0.342))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.379:0.379:0.379) (0.342:0.342:0.342))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.379:0.379:0.379) (0.342:0.342:0.342))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.378:0.378:0.378) (0.341:0.341:0.341))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.376:0.376:0.376) (0.339:0.339:0.339))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16__RESET_B.DIODE (0.374:0.374:0.374) (0.337:0.337:0.337))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.375:0.375:0.375) (0.338:0.338:0.338))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.371:0.371:0.371) (0.334:0.334:0.334))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.368:0.368:0.368) (0.332:0.332:0.332))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.370:0.370:0.370) (0.334:0.334:0.334))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.368:0.368:0.368) (0.332:0.332:0.332))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.366:0.366:0.366) (0.330:0.330:0.330))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.369:0.369:0.369) (0.333:0.333:0.333))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.369:0.369:0.369) (0.333:0.333:0.333))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.369:0.369:0.369) (0.333:0.333:0.333))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.368:0.368:0.368) (0.332:0.332:0.332))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.368:0.368:0.368) (0.332:0.332:0.332))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.363:0.363:0.363) (0.328:0.328:0.328))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.310:0.310:0.310) (0.281:0.281:0.281))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.293:0.293:0.293) (0.266:0.266:0.266))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.229:0.229:0.229) (0.211:0.211:0.211))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.212:0.212:0.212) (0.196:0.196:0.196))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.192:0.192:0.192) (0.177:0.177:0.177))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.174:0.174:0.174) (0.161:0.161:0.161))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.165:0.165:0.165) (0.153:0.153:0.153))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.162:0.162:0.162) (0.151:0.151:0.151))
    (INTERCONNECT load_slew239.X ANTENNA_sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.162:0.162:0.162) (0.151:0.151:0.151))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.159:0.159:0.159) (0.148:0.148:0.148))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.157:0.157:0.157) (0.146:0.146:0.146))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.154:0.154:0.154) (0.143:0.143:0.143))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.152:0.152:0.152) (0.142:0.142:0.142))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.112:0.112:0.112) (0.104:0.104:0.104))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.091:0.091:0.091) (0.083:0.083:0.083))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.068:0.068:0.068) (0.062:0.062:0.062))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16__RESET_B.DIODE (0.054:0.054:0.054) (0.050:0.050:0.050))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15__RESET_B.DIODE (0.054:0.054:0.054) (0.050:0.050:0.050))
    (INTERCONNECT load_slew239.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14__RESET_B.DIODE (0.054:0.054:0.054) (0.050:0.050:0.050))
    (INTERCONNECT cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_3__240.HI cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_3_.A0 (0.000:0.000:0.000))
    (INTERCONNECT clkbuf_leaf_1_prog_clk.X cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_1_prog_clk.X cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_1_prog_clk.X sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_1_prog_clk.X sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_1_prog_clk.X sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_1_prog_clk.X sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_1_prog_clk.X sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_1_prog_clk.X sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_1_prog_clk.X sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_1_prog_clk.X sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_2_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_2_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_2_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_2_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_2_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_2_prog_clk.X sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_3_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_3_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_3_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_3_prog_clk.X sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_3_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_3_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_3_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_3_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_3_prog_clk.X sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_3_prog_clk.X sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_3_prog_clk.X sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_3_prog_clk.X sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_4_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_4_prog_clk.X sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_4_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_4_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_4_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_4_prog_clk.X sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_4_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_4_prog_clk.X sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_5_prog_clk.X sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_5_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_5_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_5_prog_clk.X sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_5_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_6_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_6_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_6_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_6_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_6_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_6_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_6_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_6_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_6_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_6_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_7_prog_clk.X sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_7_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_7_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_7_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_7_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_7_prog_clk.X sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_7_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_8_prog_clk.X sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_8_prog_clk.X sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_8_prog_clk.X sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_8_prog_clk.X sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_9_prog_clk.X sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_9_prog_clk.X sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_9_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_9_prog_clk.X sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_9_prog_clk.X sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_10_prog_clk.X sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_10_prog_clk.X sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_10_prog_clk.X sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_10_prog_clk.X sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_10_prog_clk.X sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_10_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_10_prog_clk.X sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_10_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_10_prog_clk.X sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_10_prog_clk.X sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_11_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_11_prog_clk.X sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_11_prog_clk.X sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_11_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_11_prog_clk.X sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_11_prog_clk.X sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_11_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_11_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_11_prog_clk.X sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_11_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_11_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_12_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_12_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_12_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_12_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_12_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_12_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_12_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_12_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_12_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_12_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_12_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_13_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_13_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_13_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_13_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_13_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_13_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_13_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_13_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_13_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_13_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_14_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_14_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_14_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_14_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_14_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_14_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_14_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_14_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_14_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_15_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_15_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_15_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_15_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_15_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_15_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_16_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_16_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_16_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_16_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_16_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_16_prog_clk.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_16_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_16_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_17_prog_clk.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_17_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_17_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_17_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_17_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_17_prog_clk.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_17_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_17_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_18_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_18_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_18_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_18_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_18_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_18_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_18_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_18_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_18_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_19_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_20_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_20_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_20_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_20_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_20_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_21_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_21_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_21_prog_clk.X sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_21_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_21_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_21_prog_clk.X sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_21_prog_clk.X sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_21_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_21_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_21_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_22_prog_clk.X sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_22_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_22_prog_clk.X sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_22_prog_clk.X sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_22_prog_clk.X sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_22_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_23_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_23_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_23_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_23_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_23_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_23_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_23_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_23_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_24_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_24_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_24_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_24_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_24_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_24_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_24_prog_clk.X cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_24_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_24_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_24_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_24_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_25_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_25_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_25_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_25_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.CLK (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_25_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_25_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_25_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_25_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_25_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_25_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.CLK (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_25_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_25_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_25_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_26_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_26_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_26_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_26_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_26_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_26_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_26_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_26_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_26_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_26_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_26_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_27_prog_clk.X sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_27_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_27_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_27_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_27_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_27_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_27_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_28_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_28_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_28_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_28_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_28_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_28_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_28_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_28_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_28_prog_clk.X sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_29_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_29_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_29_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_29_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.CLK (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.CLK (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_30_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_31_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_32_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_32_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_32_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_32_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_32_prog_clk.X sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_33_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_33_prog_clk.X sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_33_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_33_prog_clk.X sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_33_prog_clk.X sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_33_prog_clk.X sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_34_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_34_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_34_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_34_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_34_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_34_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_34_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_35_prog_clk.X sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_35_prog_clk.X sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_35_prog_clk.X sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_35_prog_clk.X sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_35_prog_clk.X sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_35_prog_clk.X sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_35_prog_clk.X sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_35_prog_clk.X sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_35_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_35_prog_clk.X sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_36_prog_clk.X sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_36_prog_clk.X sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_36_prog_clk.X sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_36_prog_clk.X sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_36_prog_clk.X sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_36_prog_clk.X sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_36_prog_clk.X sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_36_prog_clk.X sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_36_prog_clk.X sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_36_prog_clk.X sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_36_prog_clk.X sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_37_prog_clk.X sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_37_prog_clk.X sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_37_prog_clk.X sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_37_prog_clk.X sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_37_prog_clk.X sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_37_prog_clk.X sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_37_prog_clk.X sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_37_prog_clk.X sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_38_prog_clk.X sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_38_prog_clk.X sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_38_prog_clk.X sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_38_prog_clk.X sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_38_prog_clk.X sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_38_prog_clk.X sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_38_prog_clk.X sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_38_prog_clk.X sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_38_prog_clk.X sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_38_prog_clk.X sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_38_prog_clk.X sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_39_prog_clk.X sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_39_prog_clk.X sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_39_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_39_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_39_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_39_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_39_prog_clk.X sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_39_prog_clk.X sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_39_prog_clk.X sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_39_prog_clk.X sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_39_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_40_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_40_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_40_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_40_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_40_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_40_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_40_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_40_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_40_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1__CLK.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1__CLK.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0__CLK.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0__CLK.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_2__CLK.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_1__CLK.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1__CLK.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_1__CLK.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_1__CLK.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0__CLK.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__CLK.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0__CLK.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1__CLK.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_41_prog_clk.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1__CLK.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_42_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_42_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_42_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_42_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_42_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_42_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_43_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_43_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_43_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_43_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_43_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_43_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_43_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_43_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_43_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_43_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_44_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_44_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_44_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_44_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_44_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_44_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_44_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_44_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_44_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_44_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_44_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.CLK (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_44_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_44_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_leaf_45_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_45_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_45_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_45_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_45_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_45_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_45_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_45_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_46_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_46_prog_clk.X sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_46_prog_clk.X sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_46_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_46_prog_clk.X cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_46_prog_clk.X cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_46_prog_clk.X cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_46_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_46_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_46_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_46_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_47_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_47_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_47_prog_clk.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_47_prog_clk.X cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_47_prog_clk.X cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_47_prog_clk.X cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_47_prog_clk.X cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_48_prog_clk.X cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_48_prog_clk.X cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_48_prog_clk.X cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_48_prog_clk.X cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_48_prog_clk.X cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_48_prog_clk.X cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_48_prog_clk.X cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_49_prog_clk.X cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_49_prog_clk.X cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_49_prog_clk.X sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_49_prog_clk.X sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_49_prog_clk.X sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_49_prog_clk.X sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_50_prog_clk.X sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_50_prog_clk.X sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_50_prog_clk.X sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_50_prog_clk.X sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_51_prog_clk.X sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_51_prog_clk.X sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_51_prog_clk.X cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_51_prog_clk.X sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_51_prog_clk.X sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_51_prog_clk.X sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_51_prog_clk.X sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_51_prog_clk.X sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_51_prog_clk.X sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_52_prog_clk.X sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_52_prog_clk.X sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_52_prog_clk.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_52_prog_clk.X sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_52_prog_clk.X sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_53_prog_clk.X sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_53_prog_clk.X cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_53_prog_clk.X cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_53_prog_clk.X sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_53_prog_clk.X sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_53_prog_clk.X sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_53_prog_clk.X sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_53_prog_clk.X cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_53_prog_clk.X cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_54_prog_clk.X sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_54_prog_clk.X sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_54_prog_clk.X cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_54_prog_clk.X sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_54_prog_clk.X cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_55_prog_clk.X sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_55_prog_clk.X sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_55_prog_clk.X cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_56_prog_clk.X cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_56_prog_clk.X cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_56_prog_clk.X cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_56_prog_clk.X cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_56_prog_clk.X cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_56_prog_clk.X cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_56_prog_clk.X cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_56_prog_clk.X cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_56_prog_clk.X cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_57_prog_clk.X cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_57_prog_clk.X cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.002:0.002:0.002) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_57_prog_clk.X cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_57_prog_clk.X cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_57_prog_clk.X cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_57_prog_clk.X cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_57_prog_clk.X cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_58_prog_clk.X cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT clkbuf_leaf_58_prog_clk.X cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_58_prog_clk.X cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_59_prog_clk.X cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_59_prog_clk.X cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_59_prog_clk.X cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_59_prog_clk.X cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_59_prog_clk.X cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_59_prog_clk.X cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_59_prog_clk.X cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_59_prog_clk.X cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_59_prog_clk.X cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_59_prog_clk.X cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_59_prog_clk.X cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_leaf_60_prog_clk.X cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_60_prog_clk.X cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_60_prog_clk.X cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_60_prog_clk.X cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_60_prog_clk.X cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_leaf_60_prog_clk.X cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_60_prog_clk.X cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT clkbuf_leaf_60_prog_clk.X cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_0_prog_clk.X clkbuf_3_0__f_prog_clk.A (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT clkbuf_0_prog_clk.X clkbuf_3_1__f_prog_clk.A (0.013:0.013:0.013) (0.012:0.012:0.012))
    (INTERCONNECT clkbuf_0_prog_clk.X clkbuf_3_2__f_prog_clk.A (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_0_prog_clk.X clkbuf_3_3__f_prog_clk.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_0_prog_clk.X clkbuf_3_4__f_prog_clk.A (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT clkbuf_0_prog_clk.X clkbuf_3_5__f_prog_clk.A (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT clkbuf_0_prog_clk.X clkbuf_3_6__f_prog_clk.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_0_prog_clk.X clkbuf_3_7__f_prog_clk.A (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_0_prog_clk.X ANTENNA_clkbuf_3_7__f_prog_clk_A.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_0_prog_clk.X ANTENNA_clkbuf_3_6__f_prog_clk_A.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_0_prog_clk.X ANTENNA_clkbuf_3_5__f_prog_clk_A.DIODE (0.011:0.011:0.011) (0.011:0.011:0.011))
    (INTERCONNECT clkbuf_0_prog_clk.X ANTENNA_clkbuf_3_4__f_prog_clk_A.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT clkbuf_0_prog_clk.X ANTENNA_clkbuf_3_3__f_prog_clk_A.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_0_prog_clk.X ANTENNA_clkbuf_3_2__f_prog_clk_A.DIODE (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_0_prog_clk.X ANTENNA_clkbuf_3_1__f_prog_clk_A.DIODE (0.013:0.013:0.013) (0.013:0.013:0.013))
    (INTERCONNECT clkbuf_0_prog_clk.X ANTENNA_clkbuf_3_0__f_prog_clk_A.DIODE (0.014:0.014:0.014) (0.013:0.013:0.013))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X clkbuf_leaf_0_prog_clk.A (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X clkbuf_leaf_1_prog_clk.A (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X clkbuf_leaf_54_prog_clk.A (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X clkbuf_leaf_55_prog_clk.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X clkbuf_leaf_56_prog_clk.A (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X clkbuf_leaf_57_prog_clk.A (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X clkbuf_leaf_58_prog_clk.A (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X clkbuf_leaf_59_prog_clk.A (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X clkbuf_leaf_60_prog_clk.A (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X ANTENNA_clkbuf_leaf_60_prog_clk_A.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X ANTENNA_clkbuf_leaf_59_prog_clk_A.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X ANTENNA_clkbuf_leaf_58_prog_clk_A.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X ANTENNA_clkbuf_leaf_57_prog_clk_A.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X ANTENNA_clkbuf_leaf_56_prog_clk_A.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X ANTENNA_clkbuf_leaf_55_prog_clk_A.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X ANTENNA_clkbuf_leaf_54_prog_clk_A.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X ANTENNA_clkbuf_leaf_1_prog_clk_A.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_0__f_prog_clk.X ANTENNA_clkbuf_leaf_0_prog_clk_A.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X clkbuf_leaf_2_prog_clk.A (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X clkbuf_leaf_3_prog_clk.A (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X clkbuf_leaf_4_prog_clk.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X clkbuf_leaf_5_prog_clk.A (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X clkbuf_leaf_6_prog_clk.A (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X clkbuf_leaf_52_prog_clk.A (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X clkbuf_leaf_53_prog_clk.A (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X ANTENNA_clkbuf_leaf_53_prog_clk_A.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X ANTENNA_clkbuf_leaf_52_prog_clk_A.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X ANTENNA_clkbuf_leaf_6_prog_clk_A.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X ANTENNA_clkbuf_leaf_5_prog_clk_A.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X ANTENNA_clkbuf_leaf_4_prog_clk_A.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X ANTENNA_clkbuf_leaf_3_prog_clk_A.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_1__f_prog_clk.X ANTENNA_clkbuf_leaf_2_prog_clk_A.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X clkbuf_leaf_42_prog_clk.A (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X clkbuf_leaf_43_prog_clk.A (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X clkbuf_leaf_44_prog_clk.A (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X clkbuf_leaf_45_prog_clk.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X clkbuf_leaf_46_prog_clk.A (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X clkbuf_leaf_47_prog_clk.A (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X clkbuf_leaf_48_prog_clk.A (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X clkbuf_leaf_49_prog_clk.A (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X ANTENNA_clkbuf_leaf_49_prog_clk_A.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X ANTENNA_clkbuf_leaf_48_prog_clk_A.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X ANTENNA_clkbuf_leaf_47_prog_clk_A.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X ANTENNA_clkbuf_leaf_46_prog_clk_A.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X ANTENNA_clkbuf_leaf_45_prog_clk_A.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X ANTENNA_clkbuf_leaf_44_prog_clk_A.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X ANTENNA_clkbuf_leaf_43_prog_clk_A.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT clkbuf_3_2__f_prog_clk.X ANTENNA_clkbuf_leaf_42_prog_clk_A.DIODE (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X clkbuf_leaf_37_prog_clk.A (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X clkbuf_leaf_38_prog_clk.A (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X clkbuf_leaf_39_prog_clk.A (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X clkbuf_leaf_40_prog_clk.A (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X clkbuf_leaf_41_prog_clk.A (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X clkbuf_leaf_50_prog_clk.A (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X clkbuf_leaf_51_prog_clk.A (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X ANTENNA_clkbuf_leaf_51_prog_clk_A.DIODE (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X ANTENNA_clkbuf_leaf_50_prog_clk_A.DIODE (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X ANTENNA_clkbuf_leaf_41_prog_clk_A.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X ANTENNA_clkbuf_leaf_40_prog_clk_A.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X ANTENNA_clkbuf_leaf_39_prog_clk_A.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X ANTENNA_clkbuf_leaf_38_prog_clk_A.DIODE (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_3__f_prog_clk.X ANTENNA_clkbuf_leaf_37_prog_clk_A.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_4__f_prog_clk.X clkbuf_leaf_7_prog_clk.A (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_4__f_prog_clk.X clkbuf_leaf_8_prog_clk.A (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_3_4__f_prog_clk.X clkbuf_leaf_9_prog_clk.A (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_4__f_prog_clk.X clkbuf_leaf_10_prog_clk.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_4__f_prog_clk.X clkbuf_leaf_11_prog_clk.A (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_4__f_prog_clk.X clkbuf_leaf_20_prog_clk.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_3_4__f_prog_clk.X ANTENNA_clkbuf_leaf_20_prog_clk_A.DIODE (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_3_4__f_prog_clk.X ANTENNA_clkbuf_leaf_11_prog_clk_A.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_3_4__f_prog_clk.X ANTENNA_clkbuf_leaf_10_prog_clk_A.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_4__f_prog_clk.X ANTENNA_clkbuf_leaf_9_prog_clk_A.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_4__f_prog_clk.X ANTENNA_clkbuf_leaf_8_prog_clk_A.DIODE (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_3_4__f_prog_clk.X ANTENNA_clkbuf_leaf_7_prog_clk_A.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X clkbuf_leaf_12_prog_clk.A (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X clkbuf_leaf_13_prog_clk.A (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X clkbuf_leaf_14_prog_clk.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X clkbuf_leaf_15_prog_clk.A (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X clkbuf_leaf_16_prog_clk.A (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X clkbuf_leaf_17_prog_clk.A (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X clkbuf_leaf_18_prog_clk.A (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X clkbuf_leaf_19_prog_clk.A (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X ANTENNA_clkbuf_leaf_19_prog_clk_A.DIODE (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X ANTENNA_clkbuf_leaf_18_prog_clk_A.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X ANTENNA_clkbuf_leaf_17_prog_clk_A.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X ANTENNA_clkbuf_leaf_16_prog_clk_A.DIODE (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X ANTENNA_clkbuf_leaf_15_prog_clk_A.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X ANTENNA_clkbuf_leaf_14_prog_clk_A.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X ANTENNA_clkbuf_leaf_13_prog_clk_A.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_5__f_prog_clk.X ANTENNA_clkbuf_leaf_12_prog_clk_A.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X clkbuf_leaf_21_prog_clk.A (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X clkbuf_leaf_22_prog_clk.A (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X clkbuf_leaf_31_prog_clk.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X clkbuf_leaf_32_prog_clk.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X clkbuf_leaf_33_prog_clk.A (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X clkbuf_leaf_34_prog_clk.A (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X clkbuf_leaf_35_prog_clk.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X clkbuf_leaf_36_prog_clk.A (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X ANTENNA_clkbuf_leaf_36_prog_clk_A.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X ANTENNA_clkbuf_leaf_35_prog_clk_A.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X ANTENNA_clkbuf_leaf_34_prog_clk_A.DIODE (0.005:0.005:0.005) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X ANTENNA_clkbuf_leaf_33_prog_clk_A.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X ANTENNA_clkbuf_leaf_32_prog_clk_A.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X ANTENNA_clkbuf_leaf_31_prog_clk_A.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X ANTENNA_clkbuf_leaf_22_prog_clk_A.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_3_6__f_prog_clk.X ANTENNA_clkbuf_leaf_21_prog_clk_A.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X clkbuf_leaf_23_prog_clk.A (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X clkbuf_leaf_24_prog_clk.A (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X clkbuf_leaf_25_prog_clk.A (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X clkbuf_leaf_26_prog_clk.A (0.009:0.009:0.009) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X clkbuf_leaf_27_prog_clk.A (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X clkbuf_leaf_28_prog_clk.A (0.012:0.012:0.012) (0.010:0.010:0.010))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X clkbuf_leaf_29_prog_clk.A (0.012:0.012:0.012) (0.011:0.011:0.011))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X clkbuf_leaf_30_prog_clk.A (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X ANTENNA_clkbuf_leaf_30_prog_clk_A.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X ANTENNA_clkbuf_leaf_29_prog_clk_A.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X ANTENNA_clkbuf_leaf_28_prog_clk_A.DIODE (0.011:0.011:0.011) (0.010:0.010:0.010))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X ANTENNA_clkbuf_leaf_27_prog_clk_A.DIODE (0.010:0.010:0.010) (0.009:0.009:0.009))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X ANTENNA_clkbuf_leaf_26_prog_clk_A.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X ANTENNA_clkbuf_leaf_25_prog_clk_A.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X ANTENNA_clkbuf_leaf_24_prog_clk_A.DIODE (0.009:0.009:0.009) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_3_7__f_prog_clk.X ANTENNA_clkbuf_leaf_23_prog_clk_A.DIODE (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_0_clk0.X clkbuf_1_0__f_clk0.A (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_0_clk0.X clkbuf_1_1__f_clk0.A (0.003:0.003:0.003) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_0_clk0.X ANTENNA_clkbuf_1_1__f_clk0_A.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_0_clk0.X ANTENNA_clkbuf_1_0__f_clk0_A.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_1_0__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_1_0__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_1_0__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_1_0__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_1_0__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_1_0__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_1_0__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_1_0__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_1_0__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT clkbuf_1_0__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_1_0__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_1_0__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_1_0__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_1_0__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_1_1__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_1_1__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_1_1__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_1_1__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_1_1__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_1_1__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.007:0.007:0.007) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_1_1__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_1_1__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.008:0.008:0.008) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_1_1__f_clk0.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.CLK (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_1_1__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_1_1__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.008:0.008:0.008) (0.008:0.008:0.008))
    (INTERCONNECT clkbuf_1_1__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT clkbuf_1_1__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT clkbuf_1_1__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.006:0.006:0.006) (0.005:0.005:0.005))
    (INTERCONNECT clkbuf_1_1__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT clkbuf_1_1__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.003:0.003:0.003) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_1_1__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.004:0.004:0.004) (0.003:0.003:0.003))
    (INTERCONNECT clkbuf_1_1__f_clk0.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__CLK.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT hold1.X input98.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.449:0.449:0.449) (0.429:0.429:0.429))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.449:0.449:0.449) (0.429:0.429:0.429))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.449:0.449:0.449) (0.428:0.428:0.428))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.451:0.451:0.451) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.450:0.450:0.450) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.424:0.424:0.424) (0.405:0.405:0.405))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.423:0.423:0.423) (0.405:0.405:0.405))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.424:0.424:0.424) (0.405:0.405:0.405))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.450:0.450:0.450) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.449:0.449:0.449) (0.428:0.428:0.428))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.447:0.447:0.447) (0.426:0.426:0.426))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.443:0.443:0.443) (0.423:0.423:0.423))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.438:0.438:0.438) (0.419:0.419:0.419))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.439:0.439:0.439) (0.419:0.419:0.419))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.440:0.440:0.440) (0.420:0.420:0.420))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.450:0.450:0.450) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.443:0.443:0.443) (0.423:0.423:0.423))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.443:0.443:0.443) (0.423:0.423:0.423))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.439:0.439:0.439) (0.420:0.420:0.420))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.434:0.434:0.434) (0.414:0.414:0.414))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.432:0.432:0.432) (0.413:0.413:0.413))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.431:0.431:0.431) (0.412:0.412:0.412))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.449:0.449:0.449) (0.428:0.428:0.428))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.436:0.436:0.436) (0.417:0.417:0.417))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.438:0.438:0.438) (0.419:0.419:0.419))
    (INTERCONNECT hold2.X cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.450:0.450:0.450) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.RESET_B (0.170:0.170:0.170) (0.164:0.164:0.164))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.RESET_B (0.170:0.170:0.170) (0.164:0.164:0.164))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.RESET_B (0.167:0.167:0.167) (0.161:0.161:0.161))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.RESET_B (0.167:0.167:0.167) (0.161:0.161:0.161))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_.RESET_B (0.165:0.165:0.165) (0.159:0.159:0.159))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_.RESET_B (0.165:0.165:0.165) (0.159:0.159:0.159))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.172:0.172:0.172) (0.166:0.166:0.166))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.RESET_B (0.172:0.172:0.172) (0.166:0.166:0.166))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.RESET_B (0.173:0.173:0.173) (0.167:0.167:0.167))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.RESET_B (0.173:0.173:0.173) (0.167:0.167:0.167))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.RESET_B (0.172:0.172:0.172) (0.166:0.166:0.166))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.RESET_B (0.172:0.172:0.172) (0.166:0.166:0.166))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.RESET_B (0.171:0.171:0.171) (0.165:0.165:0.165))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.160:0.160:0.160) (0.154:0.154:0.154))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.151:0.151:0.151) (0.146:0.146:0.146))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.154:0.154:0.154) (0.148:0.148:0.148))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.162:0.162:0.162) (0.156:0.156:0.156))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.165:0.165:0.165) (0.159:0.159:0.159))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.165:0.165:0.165) (0.159:0.159:0.159))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.147:0.147:0.147) (0.141:0.141:0.141))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.166:0.166:0.166) (0.160:0.160:0.160))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.167:0.167:0.167) (0.161:0.161:0.161))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.RESET_B (0.167:0.167:0.167) (0.161:0.161:0.161))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.RESET_B (0.167:0.167:0.167) (0.161:0.161:0.161))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.218:0.218:0.218) (0.211:0.211:0.211))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.141:0.141:0.141) (0.135:0.135:0.135))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.142:0.142:0.142) (0.136:0.136:0.136))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.147:0.147:0.147) (0.141:0.141:0.141))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.140:0.140:0.140) (0.134:0.134:0.134))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.126:0.126:0.126) (0.120:0.120:0.120))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_.RESET_B (0.043:0.043:0.043) (0.042:0.042:0.042))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_.RESET_B (0.019:0.019:0.019) (0.019:0.019:0.019))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_.RESET_B (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_.RESET_B (0.021:0.021:0.021) (0.020:0.020:0.020))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.122:0.122:0.122) (0.116:0.116:0.116))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.097:0.097:0.097) (0.092:0.092:0.092))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.093:0.093:0.093) (0.088:0.088:0.088))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_.RESET_B (0.078:0.078:0.078) (0.075:0.075:0.075))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_.RESET_B (0.092:0.092:0.092) (0.087:0.087:0.087))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_.RESET_B (0.044:0.044:0.044) (0.043:0.043:0.043))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_.RESET_B (0.059:0.059:0.059) (0.057:0.057:0.057))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_.RESET_B (0.060:0.060:0.060) (0.058:0.058:0.058))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_.RESET_B (0.030:0.030:0.030) (0.029:0.029:0.029))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.134:0.134:0.134) (0.128:0.128:0.128))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.134:0.134:0.134) (0.128:0.128:0.128))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.133:0.133:0.133) (0.127:0.127:0.127))
    (INTERCONNECT hold2.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.116:0.116:0.116) (0.110:0.110:0.110))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.336:0.336:0.336) (0.323:0.323:0.323))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.322:0.322:0.322) (0.310:0.310:0.310))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.320:0.320:0.320) (0.309:0.309:0.309))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.249:0.249:0.249) (0.241:0.241:0.241))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.236:0.236:0.236) (0.228:0.228:0.228))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.228:0.228:0.228) (0.220:0.220:0.220))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.249:0.249:0.249) (0.241:0.241:0.241))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.313:0.313:0.313) (0.301:0.301:0.301))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.305:0.305:0.305) (0.294:0.294:0.294))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.293:0.293:0.293) (0.283:0.283:0.283))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.281:0.281:0.281) (0.271:0.271:0.271))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.299:0.299:0.299) (0.288:0.288:0.288))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.294:0.294:0.294) (0.284:0.284:0.284))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.294:0.294:0.294) (0.283:0.283:0.283))
    (INTERCONNECT hold2.X sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.294:0.294:0.294) (0.283:0.283:0.283))
    (INTERCONNECT hold2.X sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.407:0.407:0.407) (0.390:0.390:0.390))
    (INTERCONNECT hold2.X sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.450:0.450:0.450) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.450:0.450:0.450) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.424:0.424:0.424) (0.406:0.406:0.406))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.424:0.424:0.424) (0.406:0.406:0.406))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.414:0.414:0.414) (0.396:0.396:0.396))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.403:0.403:0.403) (0.386:0.386:0.386))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.403:0.403:0.403) (0.386:0.386:0.386))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.403:0.403:0.403) (0.386:0.386:0.386))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.384:0.384:0.384) (0.368:0.368:0.368))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.382:0.382:0.382) (0.366:0.366:0.366))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.374:0.374:0.374) (0.359:0.359:0.359))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.364:0.364:0.364) (0.350:0.350:0.350))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.364:0.364:0.364) (0.349:0.349:0.349))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.364:0.364:0.364) (0.349:0.349:0.349))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.364:0.364:0.364) (0.349:0.349:0.349))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.361:0.361:0.361) (0.346:0.346:0.346))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.400:0.400:0.400) (0.383:0.383:0.383))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_3_.RESET_B (0.407:0.407:0.407) (0.390:0.390:0.390))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.345:0.345:0.345) (0.331:0.331:0.331))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_0_.RESET_B (0.351:0.351:0.351) (0.337:0.337:0.337))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_1_.RESET_B (0.351:0.351:0.351) (0.337:0.337:0.337))
    (INTERCONNECT hold2.X sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_2_.RESET_B (0.349:0.349:0.349) (0.336:0.336:0.336))
    (INTERCONNECT hold2.X load_slew236.A (0.361:0.361:0.361) (0.346:0.346:0.346))
    (INTERCONNECT hold2.X load_slew237.A (0.266:0.266:0.266) (0.257:0.257:0.257))
    (INTERCONNECT hold2.X load_slew238.A (0.021:0.021:0.021) (0.021:0.021:0.021))
    (INTERCONNECT hold2.X load_slew239.A (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT hold2.X ANTENNA_load_slew239_A.DIODE (0.075:0.075:0.075) (0.072:0.072:0.072))
    (INTERCONNECT hold2.X ANTENNA_load_slew238_A.DIODE (0.045:0.045:0.045) (0.043:0.043:0.043))
    (INTERCONNECT hold2.X ANTENNA_load_slew237_A.DIODE (0.265:0.265:0.265) (0.256:0.256:0.256))
    (INTERCONNECT hold2.X ANTENNA_load_slew236_A.DIODE (0.358:0.358:0.358) (0.344:0.344:0.344))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.337:0.337:0.337) (0.324:0.324:0.324))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.351:0.351:0.351) (0.337:0.337:0.337))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.351:0.351:0.351) (0.337:0.337:0.337))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.343:0.343:0.343) (0.330:0.330:0.330))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.407:0.407:0.407) (0.390:0.390:0.390))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.401:0.401:0.401) (0.384:0.384:0.384))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.361:0.361:0.361) (0.346:0.346:0.346))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.364:0.364:0.364) (0.349:0.349:0.349))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.364:0.364:0.364) (0.349:0.349:0.349))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.364:0.364:0.364) (0.349:0.349:0.349))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.364:0.364:0.364) (0.350:0.350:0.350))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.372:0.372:0.372) (0.357:0.357:0.357))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.373:0.373:0.373) (0.357:0.357:0.357))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.391:0.391:0.391) (0.375:0.375:0.375))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.403:0.403:0.403) (0.386:0.386:0.386))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.403:0.403:0.403) (0.386:0.386:0.386))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.403:0.403:0.403) (0.386:0.386:0.386))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.407:0.407:0.407) (0.389:0.389:0.389))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.419:0.419:0.419) (0.400:0.400:0.400))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.419:0.419:0.419) (0.400:0.400:0.400))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.450:0.450:0.450) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.450:0.450:0.450) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.407:0.407:0.407) (0.389:0.389:0.389))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.294:0.294:0.294) (0.283:0.283:0.283))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.294:0.294:0.294) (0.283:0.283:0.283))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.294:0.294:0.294) (0.284:0.284:0.284))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.293:0.293:0.293) (0.283:0.283:0.283))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.281:0.281:0.281) (0.271:0.271:0.271))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.292:0.292:0.292) (0.281:0.281:0.281))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.306:0.306:0.306) (0.295:0.295:0.295))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.319:0.319:0.319) (0.307:0.307:0.307))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.249:0.249:0.249) (0.241:0.241:0.241))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.228:0.228:0.228) (0.221:0.221:0.221))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.235:0.235:0.235) (0.228:0.228:0.228))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.257:0.257:0.257) (0.248:0.248:0.248))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.319:0.319:0.319) (0.308:0.308:0.308))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.321:0.321:0.321) (0.309:0.309:0.309))
    (INTERCONNECT hold2.X ANTENNA_sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.336:0.336:0.336) (0.323:0.323:0.323))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.103:0.103:0.103) (0.098:0.098:0.098))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.126:0.126:0.126) (0.120:0.120:0.120))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.141:0.141:0.141) (0.135:0.135:0.135))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.130:0.130:0.130) (0.124:0.124:0.124))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9__RESET_B.DIODE (0.208:0.208:0.208) (0.201:0.201:0.201))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8__RESET_B.DIODE (0.208:0.208:0.208) (0.201:0.201:0.201))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7__RESET_B.DIODE (0.208:0.208:0.208) (0.202:0.202:0.202))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6__RESET_B.DIODE (0.207:0.207:0.207) (0.200:0.200:0.200))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5__RESET_B.DIODE (0.168:0.168:0.168) (0.161:0.161:0.161))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4__RESET_B.DIODE (0.179:0.179:0.179) (0.172:0.172:0.172))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.094:0.094:0.094) (0.089:0.089:0.089))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.129:0.129:0.129) (0.123:0.123:0.123))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.125:0.125:0.125) (0.119:0.119:0.119))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13__RESET_B.DIODE (0.120:0.120:0.120) (0.114:0.114:0.114))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12__RESET_B.DIODE (0.168:0.168:0.168) (0.161:0.161:0.161))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11__RESET_B.DIODE (0.208:0.208:0.208) (0.202:0.202:0.202))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10__RESET_B.DIODE (0.207:0.207:0.207) (0.201:0.201:0.201))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.126:0.126:0.126) (0.120:0.120:0.120))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.137:0.137:0.137) (0.131:0.131:0.131))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.145:0.145:0.145) (0.139:0.139:0.139))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.142:0.142:0.142) (0.136:0.136:0.136))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.142:0.142:0.142) (0.136:0.136:0.136))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.218:0.218:0.218) (0.211:0.211:0.211))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5__RESET_B.DIODE (0.062:0.062:0.062) (0.060:0.060:0.060))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4__RESET_B.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.166:0.166:0.166) (0.160:0.160:0.160))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.147:0.147:0.147) (0.141:0.141:0.141))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.142:0.142:0.142) (0.136:0.136:0.136))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.164:0.164:0.164) (0.158:0.158:0.158))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.164:0.164:0.164) (0.158:0.158:0.158))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.162:0.162:0.162) (0.156:0.156:0.156))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.158:0.158:0.158) (0.152:0.152:0.152))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.149:0.149:0.149) (0.143:0.143:0.143))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.160:0.160:0.160) (0.154:0.154:0.154))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9__RESET_B.DIODE (0.171:0.171:0.171) (0.165:0.165:0.165))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8__RESET_B.DIODE (0.172:0.172:0.172) (0.165:0.165:0.165))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7__RESET_B.DIODE (0.172:0.172:0.172) (0.166:0.166:0.166))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6__RESET_B.DIODE (0.173:0.173:0.173) (0.167:0.167:0.167))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5__RESET_B.DIODE (0.173:0.173:0.173) (0.167:0.167:0.167))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4__RESET_B.DIODE (0.172:0.172:0.172) (0.166:0.166:0.166))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.173:0.173:0.173) (0.167:0.167:0.167))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15__RESET_B.DIODE (0.165:0.165:0.165) (0.159:0.159:0.159))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14__RESET_B.DIODE (0.165:0.165:0.165) (0.159:0.159:0.159))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13__RESET_B.DIODE (0.167:0.167:0.167) (0.161:0.161:0.161))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12__RESET_B.DIODE (0.168:0.168:0.168) (0.162:0.162:0.162))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11__RESET_B.DIODE (0.169:0.169:0.169) (0.163:0.163:0.163))
    (INTERCONNECT hold2.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10__RESET_B.DIODE (0.170:0.170:0.170) (0.164:0.164:0.164))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.451:0.451:0.451) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.439:0.439:0.439) (0.419:0.419:0.419))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.435:0.435:0.435) (0.416:0.416:0.416))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.449:0.449:0.449) (0.428:0.428:0.428))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.428:0.428:0.428) (0.409:0.409:0.409))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.426:0.426:0.426) (0.407:0.407:0.407))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.426:0.426:0.426) (0.407:0.407:0.407))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.434:0.434:0.434) (0.415:0.415:0.415))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.439:0.439:0.439) (0.420:0.420:0.420))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.439:0.439:0.439) (0.420:0.420:0.420))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.450:0.450:0.450) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.440:0.440:0.440) (0.420:0.420:0.420))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.434:0.434:0.434) (0.415:0.415:0.415))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.434:0.434:0.434) (0.415:0.415:0.415))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.441:0.441:0.441) (0.421:0.421:0.421))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.445:0.445:0.445) (0.425:0.425:0.425))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.448:0.448:0.448) (0.428:0.428:0.428))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.450:0.450:0.450) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.421:0.421:0.421) (0.402:0.402:0.402))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.420:0.420:0.420) (0.402:0.402:0.402))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.424:0.424:0.424) (0.405:0.405:0.405))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.451:0.451:0.451) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1__RESET_B.DIODE (0.451:0.451:0.451) (0.430:0.430:0.430))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0__RESET_B.DIODE (0.448:0.448:0.448) (0.428:0.428:0.428))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3__RESET_B.DIODE (0.449:0.449:0.449) (0.429:0.429:0.429))
    (INTERCONNECT hold2.X ANTENNA_cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2__RESET_B.DIODE (0.449:0.449:0.449) (0.429:0.429:0.429))
    (INTERCONNECT hold3.X hold1.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT hold4.X input1.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT hold5.X cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT hold6.X input2.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT hold7.X sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_0_.D (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT hold8.X input99.A (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.034:0.034:0.034) (0.032:0.032:0.032))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.040:0.040:0.040) (0.038:0.038:0.038))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.041:0.041:0.041) (0.039:0.039:0.039))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.042:0.042:0.042) (0.040:0.040:0.040))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.042:0.042:0.042) (0.040:0.040:0.040))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.043:0.043:0.043) (0.040:0.040:0.040))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.038:0.038:0.038) (0.036:0.036:0.036))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.037:0.037:0.037) (0.035:0.035:0.035))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.031:0.031:0.031) (0.030:0.030:0.030))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.010:0.010:0.010) (0.010:0.010:0.010))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT hold9.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_.RESET_B (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.007:0.007:0.007) (0.007:0.007:0.007))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.006:0.006:0.006) (0.006:0.006:0.006))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.004:0.004:0.004) (0.004:0.004:0.004))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.005:0.005:0.005) (0.005:0.005:0.005))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.015:0.015:0.015) (0.015:0.015:0.015))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.022:0.022:0.022) (0.021:0.021:0.021))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.027:0.027:0.027) (0.026:0.026:0.026))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.031:0.031:0.031) (0.029:0.029:0.029))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.037:0.037:0.037) (0.035:0.035:0.035))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.038:0.038:0.038) (0.036:0.036:0.036))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.043:0.043:0.043) (0.040:0.040:0.040))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.042:0.042:0.042) (0.040:0.040:0.040))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.042:0.042:0.042) (0.040:0.040:0.040))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.041:0.041:0.041) (0.038:0.038:0.038))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.039:0.039:0.039) (0.037:0.037:0.037))
    (INTERCONNECT hold9.X ANTENNA_grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0__RESET_B.DIODE (0.034:0.034:0.034) (0.032:0.032:0.032))
    (INTERCONNECT hold10.X input112.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT hold11.X grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_.SCD (0.001:0.001:0.001) (0.001:0.001:0.001))
    (INTERCONNECT hold12.X input115.A (0.000:0.000:0.000) (0.000:0.000:0.000))
    (INTERCONNECT hold13.X input113.A (0.002:0.002:0.002) (0.002:0.002:0.002))
    (INTERCONNECT hold14.X hold4.A (0.000:0.000:0.000) (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_0_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.164:0.164:0.164) (0.170:0.170:0.170))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _264_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.232:0.232:0.232) (0.197:0.197:0.197))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _265_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.205:0.205:0.205) (0.192:0.192:0.192))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _266_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.221:0.221:0.221) (0.187:0.187:0.187))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _267_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.181:0.181:0.181) (0.145:0.145:0.145))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _268_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.228:0.228:0.228) (0.198:0.198:0.198))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _269_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.204:0.204:0.204) (0.172:0.172:0.172))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _270_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.236:0.236:0.236) (0.202:0.202:0.202))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _271_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.173:0.173:0.173) (0.149:0.149:0.149))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _272_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.205:0.205:0.205) (0.192:0.192:0.192))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _273_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.220:0.220:0.220) (0.187:0.187:0.187))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _274_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.208:0.208:0.208) (0.192:0.192:0.192))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _275_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.186:0.186:0.186) (0.173:0.173:0.173))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _276_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.218:0.218:0.218) (0.203:0.203:0.203))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _277_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.218:0.218:0.218) (0.205:0.205:0.205))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _278_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.214:0.214:0.214) (0.199:0.199:0.199))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _279_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.181:0.181:0.181) (0.167:0.167:0.167))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _280_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.211:0.211:0.211) (0.196:0.196:0.196))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _281_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.212:0.212:0.212) (0.201:0.201:0.201))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _282_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.216:0.216:0.216) (0.201:0.201:0.201))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _283_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.180:0.180:0.180) (0.154:0.154:0.154))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _284_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.217:0.217:0.217) (0.202:0.202:0.202))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _285_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.228:0.228:0.228) (0.197:0.197:0.197))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _286_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.223:0.223:0.223) (0.207:0.207:0.207))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _287_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.170:0.170:0.170) (0.147:0.147:0.147))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _288_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.176:0.176:0.176) (0.151:0.151:0.151))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _289_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.220:0.220:0.220) (0.189:0.189:0.189))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _290_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.174:0.174:0.174) (0.147:0.147:0.147))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _291_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.176:0.176:0.176) (0.149:0.149:0.149))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _292_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.182:0.182:0.182) (0.153:0.153:0.153))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _293_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.176:0.176:0.176) (0.149:0.149:0.149))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _294_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.214:0.214:0.214) (0.179:0.179:0.179))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _295_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.200:0.200:0.200) (0.189:0.189:0.189))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _296_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.227:0.227:0.227) (0.210:0.210:0.210))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _297_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.197:0.197:0.197) (0.148:0.148:0.148))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _298_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.227:0.227:0.227) (0.192:0.192:0.192))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _299_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.228:0.228:0.228) (0.207:0.207:0.207))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _300_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.218:0.218:0.218) (0.189:0.189:0.189))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _301_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.190:0.190) (0.160:0.160:0.160))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _302_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.217:0.217:0.217) (0.185:0.185:0.185))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _303_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.246:0.246:0.246) (0.229:0.229:0.229))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _304_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.230:0.230:0.230) (0.192:0.192:0.192))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _305_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.179:0.179:0.179) (0.151:0.151:0.151))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _306_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.208:0.208:0.208) (0.194:0.194:0.194))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _307_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.229:0.229:0.229) (0.210:0.210:0.210))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _308_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.216:0.216:0.216) (0.197:0.197:0.197))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _309_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.178:0.178:0.178) (0.150:0.150:0.150))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _310_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.227:0.227:0.227) (0.209:0.209:0.209))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _311_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.233:0.233:0.233) (0.197:0.197:0.197))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _312_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.225:0.225:0.225) (0.209:0.209:0.209))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _313_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.171:0.171:0.171) (0.145:0.145:0.145))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _314_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.234:0.234:0.234) (0.203:0.203:0.203))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _315_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.236:0.236:0.236) (0.202:0.202:0.202))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _316_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.226:0.226:0.226) (0.209:0.209:0.209))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _317_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.151:0.151:0.151) (0.130:0.130:0.130))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _318_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.178:0.178:0.178) (0.151:0.151:0.151))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _319_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.222:0.222:0.222) (0.187:0.187:0.187))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _320_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.156:0.156:0.156) (0.135:0.135:0.135))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _321_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.163:0.163:0.163) (0.139:0.139:0.139))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _322_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.159:0.159:0.159) (0.135:0.135:0.135))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _323_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.172:0.172:0.172) (0.146:0.146:0.146))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _324_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.199:0.199:0.199) (0.185:0.185:0.185))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _325_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.220:0.220:0.220) (0.187:0.187:0.187))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _326_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.262:0.262:0.262) (0.238:0.238:0.238))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _327_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.213:0.213:0.213) (0.187:0.187:0.187))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _328_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.188:0.188:0.188) (0.174:0.174:0.174))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _329_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.167:0.167:0.167) (0.144:0.144:0.144))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _330_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.200:0.200:0.200) (0.167:0.167:0.167))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _331_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.201:0.201:0.201) (0.177:0.177:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _332_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.196:0.196:0.196) (0.165:0.165:0.165))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _333_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.179:0.179:0.179) (0.141:0.141:0.141))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _334_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.182:0.182:0.182) (0.153:0.153:0.153))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _335_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.178:0.178:0.178) (0.153:0.153:0.153))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _336_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.166:0.166:0.166) (0.134:0.134:0.134))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _337_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.172:0.172:0.172) (0.162:0.162:0.162))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _338_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.197:0.197:0.197) (0.181:0.181:0.181))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _339_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.190:0.190) (0.175:0.175:0.175))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _340_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.178:0.178:0.178) (0.161:0.161:0.161))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _341_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.197:0.197:0.197) (0.182:0.182:0.182))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _342_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.194:0.194:0.194) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _343_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.207:0.207:0.207) (0.156:0.156:0.156))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _344_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.177:0.177:0.177) (0.166:0.166:0.166))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _345_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.176:0.176:0.176) (0.165:0.165:0.165))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _346_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.243:0.243:0.243) (0.213:0.213:0.213))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _347_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.164:0.164:0.164) (0.143:0.143:0.143))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _348_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.194:0.194:0.194) (0.164:0.164:0.164))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _349_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.171:0.171:0.171) (0.147:0.147:0.147))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _350_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.195:0.195:0.195) (0.153:0.153:0.153))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _351_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.195:0.195:0.195) (0.166:0.166:0.166))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _352_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.180:0.180:0.180) (0.152:0.152:0.152))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _353_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.204:0.204:0.204) (0.158:0.158:0.158))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _354_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.177:0.177:0.177) (0.147:0.147:0.147))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _355_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.177:0.177:0.177) (0.152:0.152:0.152))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _356_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.172:0.172:0.172) (0.145:0.145:0.145))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _357_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.183:0.183:0.183) (0.148:0.148:0.148))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _358_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.143:0.166:0.189) (0.109:0.123:0.137))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE _359_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.116:0.153:0.189) (0.110:0.129:0.147))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _360_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.123:0.144:0.164) (0.098:0.111:0.123))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE _361_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.130:0.150:0.170) (0.102:0.114:0.125))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dlymetal6s2s_1")
  (INSTANCE _362_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.273:0.273:0.273) (0.243:0.243:0.243))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.505:0.505:0.505) (0.550:0.550:0.550))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.553:0.553:0.553))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.092:0.092:0.092))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.429:0.429:0.429) (0.454:0.454:0.454))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.501:0.501:0.501))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.019:-0.019:-0.019))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.071:-0.071:-0.071))
    (SETUP (posedge D) (posedge CLK) (0.091:0.091:0.091))
    (SETUP (negedge D) (posedge CLK) (0.147:0.147:0.147))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.376:0.376:0.376) (0.398:0.398:0.398))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.619:0.619:0.619))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.063:0.063:0.063))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.066:-0.066:-0.066))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.136:0.136:0.136))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.347:0.347:0.347) (0.378:0.378:0.378))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.619:0.619:0.619))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.063:0.063:0.063))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.501:0.501:0.501) (0.548:0.548:0.548))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.626:0.626:0.626))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.195:0.195:0.195))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.434:0.434:0.434) (0.456:0.456:0.456))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.620:0.620:0.620))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.146:0.146:0.146))
    (HOLD (posedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (negedge D) (posedge CLK) (-0.071:-0.071:-0.071))
    (SETUP (posedge D) (posedge CLK) (0.090:0.090:0.090))
    (SETUP (negedge D) (posedge CLK) (0.147:0.147:0.147))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.403:0.403:0.403) (0.419:0.419:0.419))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.626:0.626:0.626))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.054:0.054:0.054))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.405:0.405:0.405) (0.421:0.421:0.421))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.483:0.483:0.483))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.090:-0.090:-0.090))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.523:0.523:0.523) (0.562:0.562:0.562))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.485:0.485:0.485))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.009:-0.009:-0.009))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.087:0.087:0.087))
    (SETUP (negedge D) (posedge CLK) (0.135:0.135:0.135))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.430:0.430:0.430) (0.453:0.453:0.453))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.500:0.500:0.500))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.011:-0.011:-0.011))
    (HOLD (posedge D) (posedge CLK) (-0.066:-0.066:-0.066))
    (HOLD (negedge D) (posedge CLK) (-0.077:-0.077:-0.077))
    (SETUP (posedge D) (posedge CLK) (0.098:0.098:0.098))
    (SETUP (negedge D) (posedge CLK) (0.153:0.153:0.153))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.406:0.406:0.406) (0.418:0.418:0.418))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.502:0.502:0.502))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.067:-0.067:-0.067))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.137:0.137:0.137))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.370:0.370:0.370) (0.395:0.395:0.395))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.502:0.502:0.502))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.068:-0.068:-0.068))
    (SETUP (posedge D) (posedge CLK) (0.086:0.086:0.086))
    (SETUP (negedge D) (posedge CLK) (0.139:0.139:0.139))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.501:0.501:0.501) (0.546:0.546:0.546))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.502:0.502:0.502))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.020:0.020:0.020))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.450:0.450:0.450) (0.468:0.468:0.468))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.543:0.543:0.543))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.039:0.039:0.039))
    (HOLD (posedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (HOLD (negedge D) (posedge CLK) (-0.073:-0.073:-0.073))
    (SETUP (posedge D) (posedge CLK) (0.092:0.092:0.092))
    (SETUP (negedge D) (posedge CLK) (0.149:0.149:0.149))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.393:0.393:0.393) (0.410:0.410:0.410))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.483:0.483:0.483))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.079:-0.079:-0.079))
    (HOLD (posedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (HOLD (negedge D) (posedge CLK) (-0.071:-0.071:-0.071))
    (SETUP (posedge D) (posedge CLK) (0.088:0.088:0.088))
    (SETUP (negedge D) (posedge CLK) (0.141:0.141:0.141))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_bottom_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.375:0.375:0.375) (0.399:0.399:0.399))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.487:0.487:0.487))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.072:-0.072:-0.072))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.469:0.469:0.469) (0.524:0.524:0.524))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.479:0.479:0.479))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.030:-0.030:-0.030))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.078:0.078:0.078))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.420:0.420:0.420) (0.447:0.447:0.447))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.614:0.614:0.614))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.129:0.129:0.129))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.135:0.135:0.135))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.393:0.393:0.393) (0.411:0.411:0.411))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.614:0.614:0.614))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.049:0.049:0.049))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.078:0.078:0.078))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.391:0.391:0.391) (0.410:0.410:0.410))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.614:0.614:0.614))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.049:0.049:0.049))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.466:0.466:0.466) (0.479:0.479:0.479))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.474:0.474:0.474))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.436:0.436:0.436) (0.460:0.460:0.460))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.540:0.540:0.540))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.030:0.030:0.030))
    (HOLD (posedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (HOLD (negedge D) (posedge CLK) (-0.068:-0.068:-0.068))
    (SETUP (posedge D) (posedge CLK) (0.095:0.095:0.095))
    (SETUP (negedge D) (posedge CLK) (0.143:0.143:0.143))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.385:0.385:0.385) (0.404:0.404:0.404))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.536:0.536:0.536))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.020:-0.020:-0.020))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.068:-0.068:-0.068))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.138:0.138:0.138))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.379:0.379:0.379) (0.403:0.403:0.403))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.486:0.486:0.486))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.082:-0.082:-0.082))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.495:0.495:0.495) (0.543:0.543:0.543))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.543:0.543:0.543))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.078:0.078:0.078))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.088:0.088:0.088))
    (SETUP (negedge D) (posedge CLK) (0.136:0.136:0.136))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.435:0.435:0.435) (0.456:0.456:0.456))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.499:0.499:0.499))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.012:-0.012:-0.012))
    (HOLD (posedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (negedge D) (posedge CLK) (-0.071:-0.071:-0.071))
    (SETUP (posedge D) (posedge CLK) (0.090:0.090:0.090))
    (SETUP (negedge D) (posedge CLK) (0.147:0.147:0.147))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.395:0.395:0.395) (0.411:0.411:0.411))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.502:0.502:0.502))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (posedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (negedge D) (posedge CLK) (-0.070:-0.070:-0.070))
    (SETUP (posedge D) (posedge CLK) (0.086:0.086:0.086))
    (SETUP (negedge D) (posedge CLK) (0.140:0.140:0.140))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.378:0.378:0.378) (0.400:0.400:0.400))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.502:0.502:0.502))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.135:0.135:0.135))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.422:0.422:0.422) (0.449:0.449:0.449))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.506:0.506:0.506))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.014:-0.014:-0.014))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.439:0.439:0.439) (0.461:0.461:0.461))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.550:0.550:0.550))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.045:0.045:0.045))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.391:0.391:0.391) (0.410:0.410:0.410))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.551:0.551:0.551))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.016:-0.016:-0.016))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.135:0.135:0.135))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.373:0.373:0.373) (0.399:0.399:0.399))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.551:0.551:0.551))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.015:-0.015:-0.015))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.503:0.503:0.503) (0.548:0.548:0.548))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.544:0.544:0.544))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.078:0.078:0.078))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.415:0.415:0.415) (0.445:0.445:0.445))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.464:0.464:0.464))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.069:-0.069:-0.069))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.069:-0.069:-0.069))
    (SETUP (posedge D) (posedge CLK) (0.089:0.089:0.089))
    (SETUP (negedge D) (posedge CLK) (0.145:0.145:0.145))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.383:0.383:0.383) (0.403:0.403:0.403))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.460:0.460:0.460))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.098:-0.098:-0.098))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.078:0.078:0.078))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.393:0.393:0.393) (0.412:0.412:0.412))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.464:0.464:0.464))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.104:-0.104:-0.104))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.127:0.127:0.127))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.431:0.431:0.431) (0.456:0.456:0.456))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.461:0.461:0.461))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.073:-0.073:-0.073))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.426:0.426:0.426) (0.451:0.451:0.451))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.534:0.534:0.534))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.034:0.034:0.034))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.087:0.087:0.087))
    (SETUP (negedge D) (posedge CLK) (0.139:0.139:0.139))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.405:0.405:0.405) (0.417:0.417:0.417))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.536:0.536:0.536))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.021:-0.021:-0.021))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.067:-0.067:-0.067))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.137:0.137:0.137))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.373:0.373:0.373) (0.399:0.399:0.399))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.486:0.486:0.486))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.082:-0.082:-0.082))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.461:0.461:0.461) (0.516:0.516:0.516))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.481:0.481:0.481))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.016:-0.016:-0.016))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.437:0.437:0.437) (0.461:0.461:0.461))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.626:0.626:0.626))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.136:0.136:0.136))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.389:0.389:0.389) (0.410:0.410:0.410))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.626:0.626:0.626))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.053:0.053:0.053))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.360:0.360:0.360) (0.390:0.390:0.390))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.625:0.625:0.625))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.052:0.052:0.052))
    (HOLD (posedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.412:0.412:0.412) (0.444:0.444:0.444))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.623:0.623:0.623))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.133:0.133:0.133))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.458:0.458:0.458) (0.515:0.515:0.515))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.616:0.616:0.616))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.199:0.199:0.199))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.396:0.396:0.396) (0.413:0.413:0.413))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.619:0.619:0.619))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.054:0.054:0.054))
    (HOLD (posedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.075:0.075:0.075))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.393:0.393:0.393) (0.411:0.411:0.411))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.618:0.618:0.618))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.057:0.057:0.057))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.474:0.474:0.474) (0.528:0.528:0.528))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.473:0.473:0.473))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.426:0.426:0.426) (0.453:0.453:0.453))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.626:0.626:0.626))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.136:0.136:0.136))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.391:0.391:0.391) (0.411:0.411:0.411))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.624:0.624:0.624))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.051:0.051:0.051))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.361:0.361:0.361) (0.390:0.390:0.390))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.619:0.619:0.619))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.058:0.058:0.058))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.078:0.078:0.078))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.405:0.405:0.405) (0.436:0.436:0.436))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.616:0.616:0.616))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.141:0.141:0.141))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.075:0.075:0.075))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.431:0.431:0.431) (0.455:0.455:0.455))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.617:0.617:0.617))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.133:0.133:0.133))
    (HOLD (posedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.386:0.386:0.386) (0.405:0.405:0.405))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.614:0.614:0.614))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.056:0.056:0.056))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.067:-0.067:-0.067))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.137:0.137:0.137))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.410:0.410:0.410) (0.423:0.423:0.423))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.617:0.617:0.617))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.052:0.052:0.052))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.078:0.078:0.078))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.523:0.523:0.523) (0.561:0.561:0.561))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.471:0.471:0.471))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.029:-0.029:-0.029))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.090:0.090:0.090))
    (SETUP (negedge D) (posedge CLK) (0.139:0.139:0.139))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.434:0.434:0.434) (0.456:0.456:0.456))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.499:0.499:0.499))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.012:-0.012:-0.012))
    (HOLD (posedge D) (posedge CLK) (-0.068:-0.068:-0.068))
    (HOLD (negedge D) (posedge CLK) (-0.080:-0.080:-0.080))
    (SETUP (posedge D) (posedge CLK) (0.101:0.101:0.101))
    (SETUP (negedge D) (posedge CLK) (0.157:0.157:0.157))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.392:0.392:0.392) (0.409:0.409:0.409))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.499:0.499:0.499))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (posedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (negedge D) (posedge CLK) (-0.069:-0.069:-0.069))
    (SETUP (posedge D) (posedge CLK) (0.085:0.085:0.085))
    (SETUP (negedge D) (posedge CLK) (0.139:0.139:0.139))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.367:0.367:0.367) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.502:0.502:0.502))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.474:0.474:0.474) (0.485:0.485:0.485))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.506:0.506:0.506))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.014:-0.014:-0.014))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.468:0.468:0.468) (0.522:0.522:0.522))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.489:0.489:0.489))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.001:0.001:0.001))
    (HOLD (posedge D) (posedge CLK) (-0.068:-0.068:-0.068))
    (HOLD (negedge D) (posedge CLK) (-0.073:-0.073:-0.073))
    (SETUP (posedge D) (posedge CLK) (0.101:0.101:0.101))
    (SETUP (negedge D) (posedge CLK) (0.148:0.148:0.148))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.404:0.404:0.404) (0.418:0.418:0.418))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.501:0.501:0.501))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.064:-0.064:-0.064))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.135:0.135:0.135))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.356:0.356:0.356) (0.386:0.386:0.386))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.502:0.502:0.502))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.063:-0.063:-0.063))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.497:0.497:0.497) (0.545:0.545:0.545))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.626:0.626:0.626))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.195:0.195:0.195))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.440:0.440:0.440) (0.463:0.463:0.463))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.621:0.621:0.621))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.130:0.130:0.130))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.085:0.085:0.085))
    (SETUP (negedge D) (posedge CLK) (0.140:0.140:0.140))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.401:0.401:0.401) (0.415:0.415:0.415))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.616:0.616:0.616))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.059:0.059:0.059))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.069:-0.069:-0.069))
    (SETUP (posedge D) (posedge CLK) (0.085:0.085:0.085))
    (SETUP (negedge D) (posedge CLK) (0.139:0.139:0.139))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.410:0.410:0.410) (0.425:0.425:0.425))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.626:0.626:0.626))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.054:0.054:0.054))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.463:0.463:0.463) (0.476:0.476:0.476))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.482:0.482:0.482))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.036:-0.036:-0.036))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.088:0.088:0.088))
    (SETUP (negedge D) (posedge CLK) (0.138:0.138:0.138))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.430:0.430:0.430) (0.454:0.454:0.454))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.545:0.545:0.545))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.042:0.042:0.042))
    (HOLD (posedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (HOLD (negedge D) (posedge CLK) (-0.070:-0.070:-0.070))
    (SETUP (posedge D) (posedge CLK) (0.097:0.097:0.097))
    (SETUP (negedge D) (posedge CLK) (0.145:0.145:0.145))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.403:0.403:0.403) (0.415:0.415:0.415))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.502:0.502:0.502))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.067:-0.067:-0.067))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.137:0.137:0.137))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.376:0.376:0.376) (0.401:0.401:0.401))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.551:0.551:0.551))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.016:-0.016:-0.016))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.484:0.484:0.484) (0.535:0.535:0.535))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.552:0.552:0.552))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.087:0.087:0.087))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.424:0.424:0.424) (0.450:0.450:0.450))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.552:0.552:0.552))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.051:0.051:0.051))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.085:0.085:0.085))
    (SETUP (negedge D) (posedge CLK) (0.141:0.141:0.141))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.405:0.405:0.405) (0.419:0.419:0.419))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.499:0.499:0.499))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.066:-0.066:-0.066))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.365:0.365:0.365) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.499:0.499:0.499))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.066:-0.066:-0.066))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.458:0.458:0.458) (0.473:0.473:0.473))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.498:0.498:0.498))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.022:-0.022:-0.022))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.420:0.420:0.420) (0.447:0.447:0.447))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.478:0.478:0.478))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (posedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (HOLD (negedge D) (posedge CLK) (-0.072:-0.072:-0.072))
    (SETUP (posedge D) (posedge CLK) (0.096:0.096:0.096))
    (SETUP (negedge D) (posedge CLK) (0.148:0.148:0.148))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.402:0.402:0.402) (0.417:0.417:0.417))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.486:0.486:0.486))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.082:-0.082:-0.082))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.078:0.078:0.078))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mem_top_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.410:0.410:0.410) (0.423:0.423:0.423))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.486:0.486:0.486))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.082:-0.082:-0.082))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.176:0.176:0.176) (0.313:0.313:0.313))
    (IOPATH A1 X (0.198:0.198:0.198) (0.356:0.356:0.356))
    (IOPATH S X (0.246:0.246:0.246) (0.358:0.358:0.358))
    (IOPATH S X (0.178:0.178:0.178) (0.353:0.353:0.353))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.160:0.160:0.160) (0.298:0.298:0.298))
    (IOPATH A1 X (0.191:0.191:0.191) (0.331:0.331:0.331))
    (IOPATH S X (0.233:0.233:0.233) (0.344:0.344:0.344))
    (IOPATH S X (0.164:0.164:0.164) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.154:0.154:0.154) (0.296:0.296:0.296))
    (IOPATH A1 X (0.192:0.192:0.192) (0.351:0.351:0.351))
    (IOPATH S X (0.233:0.233:0.233) (0.345:0.345:0.345))
    (IOPATH S X (0.165:0.165:0.165) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.208:0.208:0.208) (0.364:0.364:0.364))
    (IOPATH A1 X (0.207:0.207:0.207) (0.367:0.367:0.367))
    (IOPATH S X (0.248:0.248:0.248) (0.361:0.361:0.361))
    (IOPATH S X (0.180:0.180:0.180) (0.356:0.356:0.356))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.180:0.180:0.180) (0.330:0.330:0.330))
    (IOPATH A1 X (0.200:0.200:0.200) (0.338:0.338:0.338))
    (IOPATH S X (0.243:0.243:0.243) (0.354:0.354:0.354))
    (IOPATH S X (0.174:0.174:0.174) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.143:0.144:0.145) (0.308:0.308:0.309))
    (IOPATH A1 X (0.151:0.152:0.153) (0.322:0.322:0.323))
    (IOPATH S X (0.238:0.238:0.238) (0.360:0.360:0.360))
    (IOPATH S X (0.177:0.177:0.177) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.143:0.144:0.145) (0.307:0.307:0.307))
    (IOPATH A1 X (0.140:0.141:0.142) (0.313:0.314:0.314))
    (IOPATH S X (0.232:0.232:0.232) (0.354:0.354:0.354))
    (IOPATH S X (0.171:0.171:0.171) (0.343:0.343:0.343))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.221:0.221:0.221) (0.355:0.355:0.355))
    (IOPATH A1 X (0.153:0.154:0.155) (0.325:0.325:0.325))
    (IOPATH S X (0.242:0.242:0.242) (0.363:0.363:0.363))
    (IOPATH S X (0.180:0.180:0.180) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.179:0.179:0.179) (0.316:0.316:0.316))
    (IOPATH S X (0.208:0.208:0.208) (0.327:0.327:0.327))
    (IOPATH S X (0.147:0.147:0.147) (0.316:0.316:0.316))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.144:0.145:0.145) (0.308:0.308:0.308))
    (IOPATH A1 X (0.149:0.150:0.150) (0.320:0.320:0.320))
    (IOPATH S X (0.226:0.226:0.226) (0.352:0.352:0.352))
    (IOPATH S X (0.167:0.167:0.167) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.130:0.131:0.133) (0.297:0.297:0.297))
    (IOPATH A1 X (0.146:0.147:0.148) (0.316:0.316:0.317))
    (IOPATH S X (0.222:0.222:0.222) (0.347:0.347:0.347))
    (IOPATH S X (0.162:0.162:0.162) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.147:0.147:0.148) (0.310:0.310:0.311))
    (IOPATH A1 X (0.151:0.152:0.152) (0.322:0.322:0.322))
    (IOPATH S X (0.222:0.222:0.222) (0.346:0.346:0.346))
    (IOPATH S X (0.160:0.160:0.160) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_0\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.131:0.132:0.132) (0.124:0.124:0.124))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.152:0.152:0.152) (0.287:0.287:0.287))
    (IOPATH A1 X (0.172:0.172:0.172) (0.330:0.330:0.330))
    (IOPATH S X (0.218:0.218:0.218) (0.329:0.329:0.329))
    (IOPATH S X (0.150:0.150:0.150) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.188:0.188:0.188) (0.325:0.325:0.325))
    (IOPATH A1 X (0.183:0.183:0.183) (0.342:0.342:0.342))
    (IOPATH S X (0.224:0.224:0.224) (0.336:0.336:0.336))
    (IOPATH S X (0.156:0.156:0.156) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.204:0.204:0.204) (0.358:0.358:0.358))
    (IOPATH A1 X (0.217:0.217:0.217) (0.360:0.360:0.360))
    (IOPATH S X (0.245:0.245:0.245) (0.358:0.358:0.358))
    (IOPATH S X (0.177:0.177:0.177) (0.353:0.353:0.353))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.185:0.185:0.185) (0.338:0.338:0.338))
    (IOPATH A1 X (0.193:0.193:0.193) (0.358:0.358:0.358))
    (IOPATH S X (0.230:0.230:0.230) (0.344:0.344:0.344))
    (IOPATH S X (0.162:0.162:0.162) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.187:0.187:0.187) (0.338:0.338:0.338))
    (IOPATH A1 X (0.202:0.202:0.202) (0.366:0.366:0.366))
    (IOPATH S X (0.236:0.236:0.236) (0.349:0.349:0.349))
    (IOPATH S X (0.168:0.168:0.168) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.111:0.113:0.114) (0.275:0.276:0.276))
    (IOPATH A1 X (0.112:0.113:0.114) (0.285:0.285:0.285))
    (IOPATH S X (0.213:0.213:0.213) (0.330:0.330:0.330))
    (IOPATH S X (0.151:0.151:0.151) (0.320:0.320:0.320))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.128:0.129:0.130) (0.294:0.294:0.294))
    (IOPATH A1 X (0.137:0.138:0.139) (0.308:0.308:0.308))
    (IOPATH S X (0.227:0.227:0.227) (0.347:0.347:0.347))
    (IOPATH S X (0.165:0.165:0.165) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.216:0.216:0.216) (0.371:0.371:0.371))
    (IOPATH A1 X (0.160:0.161:0.162) (0.332:0.332:0.332))
    (IOPATH S X (0.253:0.253:0.253) (0.373:0.373:0.373))
    (IOPATH S X (0.191:0.191:0.191) (0.363:0.363:0.363))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.203:0.203:0.203) (0.349:0.349:0.349))
    (IOPATH S X (0.223:0.223:0.223) (0.342:0.342:0.342))
    (IOPATH S X (0.161:0.161:0.161) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.127:0.128:0.128) (0.292:0.292:0.292))
    (IOPATH A1 X (0.125:0.125:0.126) (0.299:0.299:0.299))
    (IOPATH S X (0.219:0.219:0.219) (0.342:0.342:0.342))
    (IOPATH S X (0.160:0.160:0.160) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.134:0.135) (0.298:0.298:0.298))
    (IOPATH A1 X (0.148:0.149:0.149) (0.317:0.317:0.317))
    (IOPATH S X (0.226:0.226:0.226) (0.350:0.350:0.350))
    (IOPATH S X (0.166:0.166:0.166) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.163:0.163:0.163) (0.326:0.326:0.327))
    (IOPATH A1 X (0.162:0.163:0.163) (0.336:0.336:0.336))
    (IOPATH S X (0.253:0.253:0.253) (0.376:0.376:0.376))
    (IOPATH S X (0.193:0.193:0.193) (0.364:0.364:0.364))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_1\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.146:0.146:0.147) (0.134:0.134:0.135))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.164:0.164:0.164) (0.303:0.303:0.303))
    (IOPATH A1 X (0.198:0.198:0.198) (0.336:0.336:0.336))
    (IOPATH S X (0.242:0.242:0.242) (0.354:0.354:0.354))
    (IOPATH S X (0.176:0.176:0.176) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.155:0.155:0.155) (0.296:0.296:0.296))
    (IOPATH A1 X (0.188:0.188:0.188) (0.327:0.327:0.327))
    (IOPATH S X (0.235:0.235:0.235) (0.347:0.347:0.347))
    (IOPATH S X (0.169:0.169:0.169) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.207:0.207:0.207) (0.345:0.345:0.345))
    (IOPATH A1 X (0.221:0.221:0.221) (0.366:0.366:0.366))
    (IOPATH S X (0.251:0.251:0.251) (0.363:0.363:0.363))
    (IOPATH S X (0.185:0.185:0.185) (0.357:0.357:0.357))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.154:0.154:0.154) (0.303:0.303:0.303))
    (IOPATH A1 X (0.169:0.169:0.169) (0.326:0.326:0.326))
    (IOPATH S X (0.231:0.231:0.231) (0.343:0.343:0.343))
    (IOPATH S X (0.166:0.166:0.166) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.214:0.214:0.214) (0.350:0.350:0.350))
    (IOPATH A1 X (0.214:0.214:0.214) (0.353:0.353:0.353))
    (IOPATH S X (0.257:0.257:0.257) (0.370:0.370:0.370))
    (IOPATH S X (0.192:0.192:0.192) (0.364:0.364:0.364))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.116:0.117:0.118) (0.280:0.280:0.280))
    (IOPATH A1 X (0.122:0.123:0.124) (0.292:0.292:0.293))
    (IOPATH S X (0.214:0.214:0.214) (0.333:0.333:0.333))
    (IOPATH S X (0.153:0.153:0.153) (0.322:0.322:0.322))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.124:0.124:0.125) (0.290:0.290:0.290))
    (IOPATH A1 X (0.134:0.136:0.137) (0.305:0.306:0.306))
    (IOPATH S X (0.223:0.223:0.223) (0.343:0.343:0.343))
    (IOPATH S X (0.161:0.161:0.161) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.199:0.199:0.199) (0.352:0.352:0.352))
    (IOPATH A1 X (0.145:0.146:0.147) (0.315:0.316:0.316))
    (IOPATH S X (0.231:0.231:0.231) (0.352:0.352:0.352))
    (IOPATH S X (0.170:0.170:0.170) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.145:0.145:0.145) (0.303:0.303:0.303))
    (IOPATH S X (0.216:0.216:0.216) (0.336:0.336:0.336))
    (IOPATH S X (0.155:0.155:0.155) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.133:0.134:0.134) (0.299:0.299:0.299))
    (IOPATH A1 X (0.133:0.133:0.134) (0.307:0.307:0.307))
    (IOPATH S X (0.230:0.230:0.230) (0.352:0.352:0.352))
    (IOPATH S X (0.171:0.171:0.171) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.139:0.140:0.140) (0.305:0.305:0.306))
    (IOPATH A1 X (0.148:0.148:0.149) (0.320:0.320:0.320))
    (IOPATH S X (0.238:0.238:0.238) (0.360:0.360:0.360))
    (IOPATH S X (0.179:0.179:0.179) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.240:0.240:0.241) (0.385:0.385:0.385))
    (IOPATH A1 X (0.238:0.239:0.239) (0.394:0.394:0.394))
    (IOPATH S X (0.318:0.318:0.318) (0.426:0.426:0.426))
    (IOPATH S X (0.257:0.257:0.257) (0.413:0.413:0.413))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_2\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.196:0.196:0.196) (0.173:0.173:0.173))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.170:0.170:0.170) (0.307:0.307:0.307))
    (IOPATH A1 X (0.192:0.192:0.192) (0.349:0.349:0.349))
    (IOPATH S X (0.241:0.241:0.241) (0.353:0.353:0.353))
    (IOPATH S X (0.173:0.173:0.173) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.152:0.152:0.152) (0.289:0.289:0.289))
    (IOPATH A1 X (0.183:0.183:0.183) (0.321:0.321:0.321))
    (IOPATH S X (0.226:0.226:0.226) (0.335:0.335:0.335))
    (IOPATH S X (0.157:0.157:0.157) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.186:0.186:0.186) (0.339:0.339:0.339))
    (IOPATH A1 X (0.181:0.181:0.181) (0.342:0.342:0.342))
    (IOPATH S X (0.232:0.232:0.232) (0.343:0.343:0.343))
    (IOPATH S X (0.163:0.163:0.163) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.192:0.192:0.192) (0.346:0.346:0.346))
    (IOPATH A1 X (0.190:0.190:0.190) (0.350:0.350:0.350))
    (IOPATH S X (0.238:0.238:0.238) (0.350:0.350:0.350))
    (IOPATH S X (0.170:0.170:0.170) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.190:0.190:0.190) (0.344:0.344:0.344))
    (IOPATH A1 X (0.208:0.208:0.208) (0.353:0.353:0.353))
    (IOPATH S X (0.239:0.239:0.239) (0.351:0.351:0.351))
    (IOPATH S X (0.171:0.171:0.171) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.127:0.129:0.130) (0.293:0.293:0.294))
    (IOPATH A1 X (0.136:0.137:0.138) (0.308:0.308:0.308))
    (IOPATH S X (0.233:0.233:0.233) (0.351:0.351:0.351))
    (IOPATH S X (0.171:0.171:0.171) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.120:0.121:0.122) (0.284:0.284:0.284))
    (IOPATH A1 X (0.120:0.121:0.122) (0.293:0.293:0.293))
    (IOPATH S X (0.221:0.221:0.221) (0.338:0.338:0.338))
    (IOPATH S X (0.159:0.159:0.159) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.216:0.216:0.216) (0.367:0.367:0.367))
    (IOPATH A1 X (0.160:0.161:0.162) (0.332:0.332:0.332))
    (IOPATH S X (0.257:0.257:0.257) (0.376:0.376:0.376))
    (IOPATH S X (0.195:0.195:0.195) (0.366:0.366:0.366))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.198:0.198:0.198) (0.338:0.338:0.338))
    (IOPATH S X (0.231:0.231:0.231) (0.349:0.349:0.349))
    (IOPATH S X (0.169:0.169:0.169) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.136:0.136:0.137) (0.302:0.302:0.302))
    (IOPATH A1 X (0.143:0.144:0.144) (0.315:0.316:0.316))
    (IOPATH S X (0.230:0.230:0.230) (0.354:0.354:0.354))
    (IOPATH S X (0.170:0.170:0.170) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.142:0.143:0.144) (0.307:0.307:0.307))
    (IOPATH A1 X (0.156:0.156:0.157) (0.325:0.325:0.325))
    (IOPATH S X (0.232:0.232:0.232) (0.357:0.357:0.357))
    (IOPATH S X (0.173:0.173:0.173) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.174:0.174:0.175) (0.335:0.335:0.336))
    (IOPATH A1 X (0.175:0.176:0.176) (0.346:0.346:0.346))
    (IOPATH S X (0.254:0.254:0.254) (0.378:0.378:0.378))
    (IOPATH S X (0.193:0.193:0.193) (0.365:0.365:0.365))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_bottom_ipin_3\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.138:0.138:0.138) (0.131:0.131:0.131))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.171:0.171:0.171) (0.307:0.307:0.307))
    (IOPATH A1 X (0.191:0.191:0.191) (0.350:0.350:0.350))
    (IOPATH S X (0.226:0.226:0.226) (0.344:0.344:0.344))
    (IOPATH S X (0.159:0.159:0.159) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.189:0.189:0.189) (0.325:0.325:0.325))
    (IOPATH A1 X (0.184:0.184:0.184) (0.343:0.343:0.343))
    (IOPATH S X (0.215:0.215:0.215) (0.332:0.332:0.332))
    (IOPATH S X (0.148:0.148:0.148) (0.324:0.324:0.324))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.168:0.168:0.168) (0.309:0.309:0.309))
    (IOPATH A1 X (0.205:0.205:0.205) (0.365:0.365:0.365))
    (IOPATH S X (0.231:0.231:0.231) (0.349:0.349:0.349))
    (IOPATH S X (0.164:0.164:0.164) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.196:0.196:0.196) (0.351:0.351:0.351))
    (IOPATH A1 X (0.192:0.192:0.192) (0.351:0.351:0.351))
    (IOPATH S X (0.225:0.225:0.225) (0.344:0.344:0.344))
    (IOPATH S X (0.159:0.159:0.159) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.167:0.167:0.167) (0.308:0.308:0.308))
    (IOPATH A1 X (0.207:0.207:0.207) (0.351:0.351:0.351))
    (IOPATH S X (0.231:0.231:0.231) (0.349:0.349:0.349))
    (IOPATH S X (0.164:0.164:0.164) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.127:0.128:0.129) (0.292:0.293:0.293))
    (IOPATH A1 X (0.134:0.135:0.136) (0.306:0.306:0.306))
    (IOPATH S X (0.221:0.221:0.221) (0.344:0.344:0.344))
    (IOPATH S X (0.160:0.160:0.160) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.141:0.142:0.143) (0.306:0.306:0.306))
    (IOPATH A1 X (0.146:0.147:0.148) (0.318:0.318:0.318))
    (IOPATH S X (0.231:0.231:0.231) (0.354:0.354:0.354))
    (IOPATH S X (0.170:0.170:0.170) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.219:0.219:0.219) (0.351:0.351:0.351))
    (IOPATH A1 X (0.160:0.161:0.162) (0.331:0.332:0.332))
    (IOPATH S X (0.245:0.245:0.245) (0.368:0.368:0.368))
    (IOPATH S X (0.183:0.183:0.183) (0.356:0.356:0.356))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.189:0.189:0.189) (0.349:0.349:0.349))
    (IOPATH S X (0.218:0.218:0.218) (0.341:0.341:0.341))
    (IOPATH S X (0.157:0.157:0.157) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.126:0.127:0.127) (0.299:0.299:0.299))
    (IOPATH S X (0.214:0.214:0.214) (0.337:0.337:0.337))
    (IOPATH S X (0.154:0.154:0.154) (0.324:0.324:0.324))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.121:0.122:0.123) (0.286:0.286:0.286))
    (IOPATH A1 X (0.135:0.136:0.136) (0.304:0.304:0.304))
    (IOPATH S X (0.212:0.212:0.212) (0.336:0.336:0.336))
    (IOPATH S X (0.153:0.153:0.153) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.146:0.146:0.147) (0.320:0.320:0.320))
    (IOPATH S X (0.235:0.235:0.235) (0.359:0.359:0.359))
    (IOPATH S X (0.175:0.175:0.175) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_0\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.123:0.123:0.123) (0.119:0.119:0.119))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.155:0.155:0.155) (0.294:0.294:0.294))
    (IOPATH A1 X (0.189:0.189:0.189) (0.328:0.328:0.328))
    (IOPATH S X (0.228:0.228:0.228) (0.345:0.345:0.345))
    (IOPATH S X (0.168:0.168:0.168) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.166:0.166:0.166) (0.307:0.307:0.307))
    (IOPATH A1 X (0.199:0.199:0.199) (0.338:0.338:0.338))
    (IOPATH S X (0.240:0.240:0.240) (0.358:0.358:0.358))
    (IOPATH S X (0.180:0.180:0.180) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.199:0.199:0.199) (0.352:0.352:0.352))
    (IOPATH A1 X (0.209:0.209:0.209) (0.350:0.350:0.350))
    (IOPATH S X (0.243:0.243:0.243) (0.361:0.361:0.361))
    (IOPATH S X (0.183:0.183:0.183) (0.351:0.351:0.351))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.137:0.138:0.138) (0.300:0.301:0.301))
    (IOPATH A1 X (0.134:0.136:0.137) (0.308:0.308:0.308))
    (IOPATH S X (0.230:0.230:0.230) (0.350:0.350:0.350))
    (IOPATH S X (0.168:0.168:0.168) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.177:0.177:0.177) (0.311:0.311:0.311))
    (IOPATH A1 X (0.121:0.122:0.123) (0.290:0.290:0.290))
    (IOPATH S X (0.210:0.210:0.210) (0.329:0.329:0.329))
    (IOPATH S X (0.149:0.149:0.149) (0.318:0.318:0.318))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.225:0.225:0.225) (0.360:0.360:0.360))
    (IOPATH A1 X (0.226:0.226:0.226) (0.368:0.368:0.368))
    (IOPATH S X (0.251:0.251:0.251) (0.372:0.372:0.372))
    (IOPATH S X (0.189:0.189:0.189) (0.361:0.361:0.361))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.200:0.200:0.200) (0.342:0.342:0.342))
    (IOPATH S X (0.224:0.224:0.224) (0.344:0.344:0.344))
    (IOPATH S X (0.162:0.162:0.162) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.139:0.140:0.141) (0.305:0.305:0.305))
    (IOPATH A1 X (0.149:0.149:0.150) (0.321:0.321:0.321))
    (IOPATH S X (0.233:0.233:0.233) (0.358:0.358:0.358))
    (IOPATH S X (0.173:0.173:0.173) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.154:0.155:0.156) (0.319:0.319:0.319))
    (IOPATH A1 X (0.168:0.168:0.169) (0.337:0.337:0.337))
    (IOPATH S X (0.243:0.243:0.243) (0.368:0.368:0.368))
    (IOPATH S X (0.183:0.183:0.183) (0.354:0.354:0.354))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.208:0.208:0.209) (0.361:0.361:0.361))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.282:0.282:0.282) (0.399:0.399:0.399))
    (IOPATH S X (0.221:0.221:0.221) (0.386:0.386:0.386))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_1\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.177:0.177:0.177) (0.156:0.156:0.156))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.163:0.163:0.163) (0.302:0.302:0.302))
    (IOPATH A1 X (0.197:0.197:0.197) (0.336:0.336:0.336))
    (IOPATH S X (0.235:0.235:0.235) (0.348:0.348:0.348))
    (IOPATH S X (0.167:0.167:0.167) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.163:0.163:0.163) (0.304:0.304:0.304))
    (IOPATH A1 X (0.196:0.196:0.196) (0.335:0.335:0.335))
    (IOPATH S X (0.236:0.236:0.236) (0.350:0.350:0.350))
    (IOPATH S X (0.168:0.168:0.168) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.212:0.212:0.212) (0.349:0.349:0.349))
    (IOPATH A1 X (0.225:0.225:0.225) (0.370:0.370:0.370))
    (IOPATH S X (0.249:0.249:0.249) (0.363:0.363:0.363))
    (IOPATH S X (0.181:0.181:0.181) (0.357:0.357:0.357))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.150:0.150:0.150) (0.299:0.299:0.299))
    (IOPATH A1 X (0.165:0.165:0.165) (0.322:0.322:0.322))
    (IOPATH S X (0.222:0.222:0.222) (0.334:0.334:0.334))
    (IOPATH S X (0.154:0.154:0.154) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.211:0.211:0.211) (0.346:0.346:0.346))
    (IOPATH A1 X (0.210:0.210:0.210) (0.348:0.348:0.348))
    (IOPATH S X (0.247:0.247:0.247) (0.361:0.361:0.361))
    (IOPATH S X (0.179:0.179:0.179) (0.355:0.355:0.355))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.131:0.132:0.133) (0.295:0.295:0.295))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.228:0.228:0.228) (0.347:0.347:0.347))
    (IOPATH S X (0.166:0.166:0.166) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.136:0.137:0.138) (0.303:0.303:0.303))
    (IOPATH A1 X (0.150:0.151:0.152) (0.321:0.321:0.321))
    (IOPATH S X (0.239:0.239:0.239) (0.358:0.358:0.358))
    (IOPATH S X (0.177:0.177:0.177) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.197:0.197:0.197) (0.350:0.350:0.350))
    (IOPATH A1 X (0.142:0.143:0.144) (0.313:0.313:0.313))
    (IOPATH S X (0.232:0.232:0.232) (0.351:0.351:0.351))
    (IOPATH S X (0.170:0.170:0.170) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.151:0.151:0.151) (0.309:0.309:0.309))
    (IOPATH S X (0.225:0.225:0.225) (0.344:0.344:0.344))
    (IOPATH S X (0.163:0.163:0.163) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.142:0.143:0.143) (0.315:0.315:0.315))
    (IOPATH S X (0.232:0.232:0.232) (0.355:0.355:0.355))
    (IOPATH S X (0.172:0.172:0.172) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.144:0.145:0.145) (0.310:0.310:0.310))
    (IOPATH A1 X (0.150:0.151:0.152) (0.322:0.322:0.323))
    (IOPATH S X (0.238:0.238:0.238) (0.361:0.361:0.361))
    (IOPATH S X (0.178:0.178:0.178) (0.349:0.349:0.349))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.203:0.204:0.204) (0.367:0.367:0.367))
    (IOPATH S X (0.283:0.283:0.283) (0.401:0.401:0.401))
    (IOPATH S X (0.223:0.223:0.223) (0.387:0.387:0.387))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_10\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.180:0.180:0.180) (0.158:0.158:0.158))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.154:0.154:0.154) (0.290:0.290:0.290))
    (IOPATH A1 X (0.176:0.176:0.176) (0.332:0.332:0.332))
    (IOPATH S X (0.210:0.210:0.210) (0.330:0.330:0.330))
    (IOPATH S X (0.148:0.148:0.148) (0.318:0.318:0.318))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.161:0.161:0.161) (0.299:0.299:0.299))
    (IOPATH A1 X (0.192:0.192:0.192) (0.330:0.330:0.330))
    (IOPATH S X (0.218:0.218:0.218) (0.340:0.340:0.340))
    (IOPATH S X (0.156:0.156:0.156) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.165:0.165:0.165) (0.307:0.307:0.307))
    (IOPATH A1 X (0.204:0.204:0.204) (0.363:0.363:0.363))
    (IOPATH S X (0.229:0.229:0.229) (0.351:0.351:0.351))
    (IOPATH S X (0.168:0.168:0.168) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.117:0.118:0.119) (0.281:0.281:0.281))
    (IOPATH A1 X (0.117:0.118:0.119) (0.289:0.289:0.289))
    (IOPATH S X (0.216:0.216:0.216) (0.334:0.334:0.334))
    (IOPATH S X (0.154:0.154:0.154) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.184:0.184:0.184) (0.336:0.336:0.336))
    (IOPATH A1 X (0.133:0.134:0.135) (0.304:0.304:0.305))
    (IOPATH S X (0.224:0.224:0.224) (0.344:0.344:0.344))
    (IOPATH S X (0.162:0.162:0.162) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.232:0.232:0.232) (0.369:0.369:0.369))
    (IOPATH A1 X (0.223:0.223:0.223) (0.382:0.382:0.382))
    (IOPATH S X (0.253:0.253:0.253) (0.374:0.374:0.374))
    (IOPATH S X (0.192:0.192:0.192) (0.363:0.363:0.363))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.197:0.197:0.197) (0.357:0.357:0.357))
    (IOPATH S X (0.232:0.232:0.232) (0.352:0.352:0.352))
    (IOPATH S X (0.170:0.170:0.170) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.126:0.127:0.128) (0.291:0.291:0.291))
    (IOPATH A1 X (0.125:0.126:0.126) (0.299:0.299:0.299))
    (IOPATH S X (0.216:0.216:0.216) (0.340:0.340:0.340))
    (IOPATH S X (0.157:0.157:0.157) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.133:0.134) (0.296:0.296:0.296))
    (IOPATH A1 X (0.143:0.144:0.145) (0.312:0.313:0.313))
    (IOPATH S X (0.218:0.218:0.218) (0.343:0.343:0.343))
    (IOPATH S X (0.159:0.159:0.159) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.151:0.152:0.152) (0.316:0.316:0.316))
    (IOPATH A1 X (0.153:0.153:0.154) (0.326:0.326:0.326))
    (IOPATH S X (0.234:0.234:0.234) (0.359:0.359:0.359))
    (IOPATH S X (0.173:0.173:0.173) (0.347:0.347:0.347))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_11\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.129:0.129:0.130) (0.124:0.124:0.124))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.183:0.183:0.183) (0.320:0.320:0.320))
    (IOPATH A1 X (0.204:0.204:0.204) (0.363:0.363:0.363))
    (IOPATH S X (0.251:0.251:0.251) (0.363:0.363:0.363))
    (IOPATH S X (0.183:0.183:0.183) (0.358:0.358:0.358))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.183:0.183:0.183) (0.319:0.319:0.319))
    (IOPATH A1 X (0.178:0.178:0.178) (0.336:0.336:0.336))
    (IOPATH S X (0.222:0.222:0.222) (0.332:0.332:0.332))
    (IOPATH S X (0.154:0.154:0.154) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.162:0.162:0.162) (0.303:0.303:0.303))
    (IOPATH A1 X (0.199:0.199:0.199) (0.360:0.360:0.360))
    (IOPATH S X (0.238:0.238:0.238) (0.350:0.350:0.350))
    (IOPATH S X (0.170:0.170:0.170) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.188:0.188:0.188) (0.343:0.343:0.343))
    (IOPATH A1 X (0.184:0.184:0.184) (0.343:0.343:0.343))
    (IOPATH S X (0.230:0.230:0.230) (0.342:0.342:0.342))
    (IOPATH S X (0.162:0.162:0.162) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.171:0.171:0.171) (0.313:0.313:0.313))
    (IOPATH A1 X (0.212:0.212:0.212) (0.353:0.353:0.353))
    (IOPATH S X (0.248:0.248:0.248) (0.360:0.360:0.360))
    (IOPATH S X (0.179:0.179:0.179) (0.355:0.355:0.355))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.119:0.121:0.122) (0.286:0.286:0.286))
    (IOPATH A1 X (0.134:0.134:0.135) (0.304:0.304:0.304))
    (IOPATH S X (0.213:0.213:0.213) (0.337:0.337:0.337))
    (IOPATH S X (0.152:0.152:0.152) (0.324:0.324:0.324))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.122:0.123:0.124) (0.288:0.288:0.288))
    (IOPATH A1 X (0.128:0.129:0.130) (0.300:0.301:0.301))
    (IOPATH S X (0.213:0.213:0.213) (0.337:0.337:0.337))
    (IOPATH S X (0.152:0.152:0.152) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.202:0.202:0.202) (0.334:0.334:0.334))
    (IOPATH A1 X (0.145:0.146:0.147) (0.316:0.316:0.316))
    (IOPATH S X (0.226:0.226:0.226) (0.350:0.350:0.350))
    (IOPATH S X (0.165:0.165:0.165) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.174:0.174:0.174) (0.332:0.332:0.332))
    (IOPATH S X (0.201:0.201:0.201) (0.322:0.322:0.322))
    (IOPATH S X (0.141:0.141:0.141) (0.310:0.310:0.310))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.126:0.127:0.127) (0.292:0.292:0.292))
    (IOPATH A1 X (0.129:0.129:0.130) (0.302:0.303:0.303))
    (IOPATH S X (0.217:0.217:0.217) (0.341:0.341:0.341))
    (IOPATH S X (0.157:0.157:0.157) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.118:0.120:0.121) (0.285:0.285:0.285))
    (IOPATH A1 X (0.130:0.131:0.132) (0.302:0.302:0.302))
    (IOPATH S X (0.213:0.213:0.213) (0.338:0.338:0.338))
    (IOPATH S X (0.153:0.153:0.153) (0.324:0.324:0.324))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.167:0.167:0.168) (0.331:0.331:0.331))
    (IOPATH A1 X (0.171:0.171:0.172) (0.343:0.343:0.343))
    (IOPATH S X (0.258:0.258:0.258) (0.381:0.381:0.381))
    (IOPATH S X (0.198:0.198:0.198) (0.368:0.368:0.368))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_12\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.133:0.133:0.133) (0.127:0.127:0.127))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.158:0.158:0.158) (0.297:0.297:0.297))
    (IOPATH A1 X (0.192:0.192:0.192) (0.331:0.331:0.331))
    (IOPATH S X (0.221:0.221:0.221) (0.341:0.341:0.341))
    (IOPATH S X (0.159:0.159:0.159) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.156:0.156:0.156) (0.298:0.298:0.298))
    (IOPATH A1 X (0.189:0.189:0.189) (0.328:0.328:0.328))
    (IOPATH S X (0.221:0.221:0.221) (0.341:0.341:0.341))
    (IOPATH S X (0.159:0.159:0.159) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.206:0.206:0.206) (0.343:0.343:0.343))
    (IOPATH A1 X (0.220:0.220:0.220) (0.365:0.365:0.365))
    (IOPATH S X (0.235:0.235:0.235) (0.355:0.355:0.355))
    (IOPATH S X (0.173:0.173:0.173) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.135:0.137:0.138) (0.301:0.301:0.301))
    (IOPATH A1 X (0.138:0.139:0.140) (0.312:0.312:0.312))
    (IOPATH S X (0.231:0.231:0.231) (0.353:0.353:0.353))
    (IOPATH S X (0.170:0.170:0.170) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.217:0.217:0.217) (0.352:0.352:0.352))
    (IOPATH A1 X (0.155:0.156:0.158) (0.326:0.327:0.327))
    (IOPATH S X (0.242:0.242:0.242) (0.364:0.364:0.364))
    (IOPATH S X (0.181:0.181:0.181) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.179:0.179:0.179) (0.330:0.330:0.330))
    (IOPATH A1 X (0.197:0.197:0.197) (0.357:0.357:0.357))
    (IOPATH S X (0.225:0.225:0.225) (0.347:0.347:0.347))
    (IOPATH S X (0.164:0.164:0.164) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.192:0.192:0.192) (0.336:0.336:0.336))
    (IOPATH S X (0.213:0.213:0.213) (0.333:0.333:0.333))
    (IOPATH S X (0.152:0.152:0.152) (0.322:0.322:0.322))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.164:0.165:0.166) (0.326:0.326:0.326))
    (IOPATH A1 X (0.162:0.162:0.162) (0.333:0.333:0.334))
    (IOPATH S X (0.252:0.252:0.252) (0.373:0.373:0.373))
    (IOPATH S X (0.192:0.192:0.192) (0.361:0.361:0.361))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.124:0.126:0.127) (0.290:0.291:0.291))
    (IOPATH A1 X (0.132:0.133:0.134) (0.304:0.304:0.305))
    (IOPATH S X (0.225:0.225:0.225) (0.346:0.346:0.346))
    (IOPATH S X (0.165:0.165:0.165) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.187:0.187:0.187) (0.345:0.345:0.346))
    (IOPATH A1 X (0.200:0.201:0.201) (0.364:0.364:0.364))
    (IOPATH S X (0.270:0.270:0.270) (0.389:0.389:0.389))
    (IOPATH S X (0.208:0.208:0.208) (0.377:0.377:0.377))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_13\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.175:0.175:0.175) (0.153:0.153:0.153))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.174:0.174:0.174) (0.311:0.311:0.311))
    (IOPATH A1 X (0.196:0.196:0.196) (0.353:0.353:0.353))
    (IOPATH S X (0.230:0.230:0.230) (0.348:0.348:0.348))
    (IOPATH S X (0.163:0.163:0.163) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.151:0.151:0.151) (0.288:0.288:0.288))
    (IOPATH A1 X (0.182:0.182:0.182) (0.320:0.320:0.320))
    (IOPATH S X (0.211:0.211:0.211) (0.327:0.327:0.327))
    (IOPATH S X (0.144:0.144:0.144) (0.319:0.319:0.319))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.169:0.169:0.169) (0.311:0.311:0.311))
    (IOPATH A1 X (0.208:0.208:0.208) (0.367:0.367:0.367))
    (IOPATH S X (0.234:0.234:0.234) (0.352:0.352:0.352))
    (IOPATH S X (0.167:0.167:0.167) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.201:0.201:0.201) (0.358:0.358:0.358))
    (IOPATH A1 X (0.201:0.201:0.201) (0.360:0.360:0.360))
    (IOPATH S X (0.229:0.229:0.229) (0.347:0.347:0.347))
    (IOPATH S X (0.162:0.162:0.162) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.175:0.175:0.175) (0.326:0.326:0.326))
    (IOPATH A1 X (0.195:0.195:0.195) (0.333:0.333:0.333))
    (IOPATH S X (0.225:0.225:0.225) (0.342:0.342:0.342))
    (IOPATH S X (0.158:0.158:0.158) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.156:0.157:0.158) (0.328:0.328:0.328))
    (IOPATH S X (0.245:0.245:0.245) (0.367:0.367:0.367))
    (IOPATH S X (0.184:0.184:0.184) (0.355:0.355:0.355))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.133:0.134) (0.296:0.297:0.297))
    (IOPATH A1 X (0.137:0.138:0.139) (0.308:0.309:0.309))
    (IOPATH S X (0.224:0.224:0.224) (0.346:0.346:0.346))
    (IOPATH S X (0.163:0.163:0.163) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.218:0.218:0.218) (0.353:0.353:0.353))
    (IOPATH A1 X (0.148:0.149:0.150) (0.321:0.321:0.321))
    (IOPATH S X (0.239:0.239:0.239) (0.361:0.361:0.361))
    (IOPATH S X (0.178:0.178:0.178) (0.349:0.349:0.349))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.194:0.194:0.194) (0.331:0.331:0.331))
    (IOPATH S X (0.222:0.222:0.222) (0.343:0.343:0.343))
    (IOPATH S X (0.161:0.161:0.161) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.152:0.153:0.153) (0.322:0.322:0.322))
    (IOPATH S X (0.228:0.228:0.228) (0.353:0.353:0.353))
    (IOPATH S X (0.168:0.168:0.168) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.125:0.126:0.127) (0.291:0.291:0.291))
    (IOPATH A1 X (0.135:0.136:0.137) (0.306:0.306:0.306))
    (IOPATH S X (0.213:0.213:0.213) (0.339:0.339:0.339))
    (IOPATH S X (0.154:0.154:0.154) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.141:0.142:0.142) (0.306:0.307:0.307))
    (IOPATH A1 X (0.150:0.150:0.151) (0.321:0.321:0.321))
    (IOPATH S X (0.221:0.221:0.221) (0.345:0.345:0.345))
    (IOPATH S X (0.159:0.159:0.159) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_14\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.109:0.109:0.109) (0.111:0.111:0.111))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.156:0.156:0.156) (0.291:0.291:0.291))
    (IOPATH A1 X (0.176:0.176:0.176) (0.334:0.334:0.334))
    (IOPATH S X (0.205:0.205:0.205) (0.326:0.326:0.326))
    (IOPATH S X (0.143:0.143:0.143) (0.314:0.314:0.314))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.189:0.189:0.189) (0.326:0.326:0.326))
    (IOPATH A1 X (0.184:0.184:0.184) (0.343:0.343:0.343))
    (IOPATH S X (0.208:0.208:0.208) (0.331:0.331:0.331))
    (IOPATH S X (0.147:0.147:0.147) (0.319:0.319:0.319))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.153:0.153:0.153) (0.294:0.294:0.294))
    (IOPATH A1 X (0.190:0.190:0.190) (0.350:0.350:0.350))
    (IOPATH S X (0.210:0.210:0.210) (0.332:0.332:0.332))
    (IOPATH S X (0.148:0.148:0.148) (0.320:0.320:0.320))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.126:0.127:0.129) (0.292:0.292:0.292))
    (IOPATH A1 X (0.127:0.128:0.130) (0.301:0.301:0.302))
    (IOPATH S X (0.222:0.222:0.222) (0.340:0.340:0.340))
    (IOPATH S X (0.155:0.155:0.155) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.219:0.219:0.219) (0.377:0.377:0.377))
    (IOPATH A1 X (0.151:0.152:0.154) (0.325:0.325:0.326))
    (IOPATH S X (0.244:0.244:0.244) (0.363:0.363:0.363))
    (IOPATH S X (0.177:0.177:0.177) (0.355:0.355:0.355))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.238:0.238:0.238) (0.389:0.389:0.389))
    (IOPATH A1 X (0.236:0.236:0.236) (0.390:0.390:0.390))
    (IOPATH S X (0.271:0.271:0.271) (0.386:0.386:0.386))
    (IOPATH S X (0.203:0.203:0.203) (0.378:0.378:0.378))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.200:0.200:0.200) (0.346:0.346:0.346))
    (IOPATH S X (0.216:0.216:0.216) (0.333:0.333:0.333))
    (IOPATH S X (0.149:0.149:0.149) (0.326:0.326:0.326))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.138:0.138:0.139) (0.299:0.299:0.300))
    (IOPATH A1 X (0.131:0.131:0.132) (0.304:0.304:0.304))
    (IOPATH S X (0.219:0.219:0.219) (0.343:0.343:0.343))
    (IOPATH S X (0.160:0.160:0.160) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.126:0.128:0.130) (0.292:0.293:0.293))
    (IOPATH A1 X (0.153:0.153:0.154) (0.317:0.317:0.317))
    (IOPATH S X (0.220:0.220:0.220) (0.344:0.344:0.344))
    (IOPATH S X (0.161:0.161:0.161) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.140:0.140:0.141) (0.305:0.305:0.305))
    (IOPATH A1 X (0.142:0.143:0.143) (0.315:0.315:0.315))
    (IOPATH S X (0.231:0.231:0.231) (0.354:0.354:0.354))
    (IOPATH S X (0.171:0.171:0.171) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_15\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.108:0.108:0.108) (0.110:0.110:0.110))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.184:0.184:0.184) (0.321:0.321:0.321))
    (IOPATH A1 X (0.206:0.206:0.206) (0.363:0.363:0.363))
    (IOPATH S X (0.242:0.242:0.242) (0.360:0.360:0.360))
    (IOPATH S X (0.175:0.175:0.175) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.162:0.162:0.162) (0.300:0.300:0.300))
    (IOPATH A1 X (0.193:0.193:0.193) (0.332:0.332:0.332))
    (IOPATH S X (0.223:0.223:0.223) (0.340:0.340:0.340))
    (IOPATH S X (0.156:0.156:0.156) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.169:0.169:0.169) (0.311:0.311:0.311))
    (IOPATH A1 X (0.208:0.208:0.208) (0.367:0.367:0.367))
    (IOPATH S X (0.237:0.237:0.237) (0.354:0.354:0.354))
    (IOPATH S X (0.170:0.170:0.170) (0.347:0.347:0.347))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.200:0.200:0.200) (0.357:0.357:0.357))
    (IOPATH A1 X (0.200:0.200:0.200) (0.359:0.359:0.359))
    (IOPATH S X (0.230:0.230:0.230) (0.348:0.348:0.348))
    (IOPATH S X (0.163:0.163:0.163) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.179:0.179:0.179) (0.330:0.330:0.330))
    (IOPATH A1 X (0.199:0.199:0.199) (0.337:0.337:0.337))
    (IOPATH S X (0.231:0.231:0.231) (0.348:0.348:0.348))
    (IOPATH S X (0.164:0.164:0.164) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.137:0.138:0.139) (0.302:0.302:0.303))
    (IOPATH A1 X (0.148:0.149:0.149) (0.318:0.318:0.318))
    (IOPATH S X (0.229:0.229:0.229) (0.352:0.352:0.352))
    (IOPATH S X (0.168:0.168:0.168) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.134:0.135:0.136) (0.298:0.298:0.298))
    (IOPATH A1 X (0.139:0.140:0.141) (0.310:0.311:0.311))
    (IOPATH S X (0.223:0.223:0.223) (0.346:0.346:0.346))
    (IOPATH S X (0.162:0.162:0.162) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.239:0.239:0.239) (0.372:0.372:0.372))
    (IOPATH A1 X (0.171:0.171:0.172) (0.342:0.342:0.342))
    (IOPATH S X (0.256:0.256:0.256) (0.379:0.379:0.379))
    (IOPATH S X (0.195:0.195:0.195) (0.366:0.366:0.366))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.186:0.186:0.186) (0.323:0.323:0.323))
    (IOPATH S X (0.212:0.212:0.212) (0.334:0.334:0.334))
    (IOPATH S X (0.151:0.151:0.151) (0.322:0.322:0.322))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.166:0.167:0.167) (0.330:0.330:0.330))
    (IOPATH A1 X (0.171:0.172:0.172) (0.342:0.343:0.343))
    (IOPATH S X (0.252:0.252:0.252) (0.378:0.378:0.378))
    (IOPATH S X (0.193:0.193:0.193) (0.364:0.364:0.364))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.142:0.143:0.144) (0.308:0.308:0.308))
    (IOPATH A1 X (0.163:0.164:0.164) (0.330:0.330:0.330))
    (IOPATH S X (0.233:0.233:0.233) (0.359:0.359:0.359))
    (IOPATH S X (0.173:0.173:0.173) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.173:0.174:0.174) (0.335:0.335:0.335))
    (IOPATH A1 X (0.184:0.184:0.185) (0.350:0.350:0.350))
    (IOPATH S X (0.247:0.247:0.247) (0.371:0.371:0.371))
    (IOPATH S X (0.185:0.185:0.185) (0.359:0.359:0.359))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_2\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.143:0.143:0.143) (0.133:0.133:0.133))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.164:0.164:0.164) (0.301:0.301:0.301))
    (IOPATH A1 X (0.185:0.185:0.185) (0.344:0.344:0.344))
    (IOPATH S X (0.214:0.214:0.214) (0.337:0.337:0.337))
    (IOPATH S X (0.152:0.152:0.152) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.178:0.178:0.178) (0.313:0.313:0.313))
    (IOPATH A1 X (0.173:0.173:0.173) (0.331:0.331:0.331))
    (IOPATH S X (0.199:0.199:0.199) (0.319:0.319:0.319))
    (IOPATH S X (0.138:0.138:0.138) (0.308:0.308:0.308))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.187:0.187:0.187) (0.341:0.341:0.341))
    (IOPATH A1 X (0.199:0.199:0.199) (0.343:0.343:0.343))
    (IOPATH S X (0.212:0.212:0.212) (0.335:0.335:0.335))
    (IOPATH S X (0.151:0.151:0.151) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.116:0.117:0.119) (0.282:0.282:0.282))
    (IOPATH A1 X (0.123:0.124:0.126) (0.296:0.296:0.296))
    (IOPATH S X (0.217:0.217:0.217) (0.337:0.337:0.337))
    (IOPATH S X (0.156:0.156:0.156) (0.326:0.326:0.326))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.214:0.214:0.214) (0.371:0.371:0.371))
    (IOPATH A1 X (0.150:0.151:0.153) (0.324:0.324:0.324))
    (IOPATH S X (0.244:0.244:0.244) (0.365:0.365:0.365))
    (IOPATH S X (0.182:0.182:0.182) (0.354:0.354:0.354))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.196:0.196:0.196) (0.334:0.334:0.334))
    (IOPATH A1 X (0.190:0.190:0.190) (0.349:0.349:0.349))
    (IOPATH S X (0.224:0.224:0.224) (0.345:0.345:0.345))
    (IOPATH S X (0.162:0.162:0.162) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.160:0.160:0.160) (0.309:0.309:0.309))
    (IOPATH S X (0.222:0.222:0.222) (0.344:0.344:0.344))
    (IOPATH S X (0.161:0.161:0.161) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.131:0.132:0.133) (0.293:0.293:0.293))
    (IOPATH A1 X (0.123:0.123:0.124) (0.296:0.296:0.296))
    (IOPATH S X (0.212:0.212:0.212) (0.336:0.336:0.336))
    (IOPATH S X (0.153:0.153:0.153) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.121:0.122:0.122) (0.286:0.286:0.287))
    (IOPATH A1 X (0.125:0.126:0.127) (0.297:0.297:0.297))
    (IOPATH S X (0.211:0.211:0.211) (0.335:0.335:0.335))
    (IOPATH S X (0.152:0.152:0.152) (0.322:0.322:0.322))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.155:0.156:0.156) (0.321:0.321:0.321))
    (IOPATH A1 X (0.158:0.158:0.159) (0.332:0.332:0.332))
    (IOPATH S X (0.254:0.254:0.254) (0.375:0.375:0.375))
    (IOPATH S X (0.194:0.194:0.194) (0.364:0.364:0.364))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_3\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.155:0.155:0.155) (0.138:0.139:0.139))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.173:0.173:0.173) (0.312:0.312:0.312))
    (IOPATH A1 X (0.207:0.207:0.207) (0.345:0.345:0.345))
    (IOPATH S X (0.254:0.254:0.254) (0.365:0.365:0.365))
    (IOPATH S X (0.188:0.188:0.188) (0.360:0.360:0.360))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.170:0.170:0.170) (0.311:0.311:0.311))
    (IOPATH A1 X (0.203:0.203:0.203) (0.342:0.342:0.342))
    (IOPATH S X (0.253:0.253:0.253) (0.364:0.364:0.364))
    (IOPATH S X (0.187:0.187:0.187) (0.359:0.359:0.359))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.206:0.206:0.206) (0.343:0.343:0.343))
    (IOPATH A1 X (0.219:0.219:0.219) (0.364:0.364:0.364))
    (IOPATH S X (0.252:0.252:0.252) (0.363:0.363:0.363))
    (IOPATH S X (0.187:0.187:0.187) (0.359:0.359:0.359))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.149:0.149:0.149) (0.299:0.299:0.299))
    (IOPATH A1 X (0.165:0.165:0.165) (0.321:0.321:0.321))
    (IOPATH S X (0.231:0.231:0.231) (0.340:0.340:0.340))
    (IOPATH S X (0.165:0.165:0.165) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.206:0.206:0.206) (0.342:0.342:0.342))
    (IOPATH A1 X (0.206:0.206:0.206) (0.344:0.344:0.344))
    (IOPATH S X (0.253:0.253:0.253) (0.364:0.364:0.364))
    (IOPATH S X (0.187:0.187:0.187) (0.359:0.359:0.359))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.127:0.128:0.129) (0.290:0.290:0.290))
    (IOPATH A1 X (0.130:0.131:0.132) (0.300:0.300:0.301))
    (IOPATH S X (0.220:0.220:0.220) (0.339:0.339:0.339))
    (IOPATH S X (0.159:0.159:0.159) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.144:0.145:0.146) (0.310:0.310:0.310))
    (IOPATH A1 X (0.155:0.156:0.158) (0.327:0.327:0.327))
    (IOPATH S X (0.246:0.246:0.246) (0.366:0.366:0.366))
    (IOPATH S X (0.184:0.184:0.184) (0.355:0.355:0.355))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.207:0.207:0.207) (0.359:0.359:0.359))
    (IOPATH A1 X (0.150:0.151:0.152) (0.321:0.321:0.321))
    (IOPATH S X (0.240:0.240:0.240) (0.360:0.360:0.360))
    (IOPATH S X (0.178:0.178:0.178) (0.349:0.349:0.349))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.145:0.145:0.145) (0.302:0.302:0.302))
    (IOPATH S X (0.218:0.218:0.218) (0.336:0.336:0.336))
    (IOPATH S X (0.156:0.156:0.156) (0.326:0.326:0.326))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.137:0.137:0.137) (0.299:0.299:0.299))
    (IOPATH A1 X (0.129:0.129:0.130) (0.302:0.302:0.303))
    (IOPATH S X (0.220:0.220:0.220) (0.343:0.343:0.343))
    (IOPATH S X (0.161:0.161:0.161) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.140:0.140:0.140) (0.306:0.306:0.306))
    (IOPATH A1 X (0.151:0.152:0.153) (0.322:0.322:0.323))
    (IOPATH S X (0.234:0.234:0.234) (0.358:0.358:0.358))
    (IOPATH S X (0.175:0.175:0.175) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.184:0.185:0.185) (0.343:0.343:0.343))
    (IOPATH A1 X (0.181:0.181:0.181) (0.350:0.350:0.350))
    (IOPATH S X (0.261:0.261:0.261) (0.383:0.383:0.383))
    (IOPATH S X (0.200:0.200:0.200) (0.370:0.370:0.370))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_4\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.163:0.163:0.163) (0.145:0.145:0.145))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.171:0.171:0.171) (0.308:0.308:0.308))
    (IOPATH A1 X (0.193:0.193:0.193) (0.351:0.351:0.351))
    (IOPATH S X (0.241:0.241:0.241) (0.358:0.358:0.358))
    (IOPATH S X (0.181:0.181:0.181) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.155:0.155:0.155) (0.292:0.292:0.292))
    (IOPATH A1 X (0.186:0.186:0.186) (0.324:0.324:0.324))
    (IOPATH S X (0.227:0.227:0.227) (0.343:0.343:0.343))
    (IOPATH S X (0.167:0.167:0.167) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.188:0.188:0.188) (0.342:0.342:0.342))
    (IOPATH A1 X (0.183:0.183:0.183) (0.345:0.345:0.345))
    (IOPATH S X (0.233:0.233:0.233) (0.350:0.350:0.350))
    (IOPATH S X (0.173:0.173:0.173) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.137:0.138:0.139) (0.303:0.303:0.303))
    (IOPATH A1 X (0.145:0.146:0.147) (0.317:0.317:0.317))
    (IOPATH S X (0.236:0.236:0.236) (0.354:0.354:0.354))
    (IOPATH S X (0.169:0.169:0.169) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.202:0.202:0.202) (0.354:0.354:0.354))
    (IOPATH A1 X (0.146:0.147:0.148) (0.320:0.320:0.320))
    (IOPATH S X (0.240:0.240:0.240) (0.358:0.358:0.358))
    (IOPATH S X (0.173:0.173:0.173) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.223:0.223:0.223) (0.358:0.358:0.358))
    (IOPATH A1 X (0.216:0.216:0.216) (0.375:0.375:0.375))
    (IOPATH S X (0.246:0.246:0.246) (0.364:0.364:0.364))
    (IOPATH S X (0.179:0.179:0.179) (0.356:0.356:0.356))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.182:0.182:0.182) (0.319:0.319:0.319))
    (IOPATH S X (0.213:0.213:0.213) (0.328:0.328:0.328))
    (IOPATH S X (0.146:0.146:0.146) (0.321:0.321:0.321))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.149:0.149:0.150) (0.311:0.311:0.311))
    (IOPATH A1 X (0.150:0.150:0.150) (0.321:0.321:0.321))
    (IOPATH S X (0.236:0.236:0.236) (0.359:0.359:0.359))
    (IOPATH S X (0.176:0.176:0.176) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.112:0.113:0.115) (0.277:0.277:0.278))
    (IOPATH A1 X (0.129:0.130:0.131) (0.297:0.297:0.297))
    (IOPATH S X (0.211:0.211:0.211) (0.332:0.332:0.332))
    (IOPATH S X (0.152:0.152:0.152) (0.320:0.320:0.320))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.132:0.133) (0.297:0.298:0.298))
    (IOPATH A1 X (0.144:0.144:0.145) (0.315:0.315:0.315))
    (IOPATH S X (0.215:0.215:0.215) (0.339:0.339:0.339))
    (IOPATH S X (0.153:0.153:0.153) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_5\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.105:0.105:0.106) (0.107:0.108:0.108))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.153:0.153:0.153) (0.288:0.288:0.288))
    (IOPATH A1 X (0.173:0.173:0.173) (0.331:0.331:0.331))
    (IOPATH S X (0.218:0.218:0.218) (0.329:0.329:0.329))
    (IOPATH S X (0.150:0.150:0.150) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.194:0.194:0.194) (0.331:0.331:0.331))
    (IOPATH A1 X (0.189:0.189:0.189) (0.348:0.348:0.348))
    (IOPATH S X (0.228:0.228:0.228) (0.342:0.342:0.342))
    (IOPATH S X (0.160:0.160:0.160) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.165:0.165:0.165) (0.306:0.306:0.306))
    (IOPATH A1 X (0.202:0.202:0.202) (0.363:0.363:0.363))
    (IOPATH S X (0.237:0.237:0.237) (0.351:0.351:0.351))
    (IOPATH S X (0.169:0.169:0.169) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.208:0.208:0.208) (0.362:0.362:0.362))
    (IOPATH A1 X (0.204:0.204:0.204) (0.363:0.363:0.363))
    (IOPATH S X (0.245:0.245:0.245) (0.360:0.360:0.360))
    (IOPATH S X (0.177:0.177:0.177) (0.354:0.354:0.354))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.160:0.160:0.160) (0.301:0.301:0.301))
    (IOPATH A1 X (0.200:0.200:0.200) (0.343:0.343:0.343))
    (IOPATH S X (0.233:0.233:0.233) (0.347:0.347:0.347))
    (IOPATH S X (0.165:0.165:0.165) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.133:0.135) (0.297:0.298:0.298))
    (IOPATH A1 X (0.131:0.132:0.133) (0.305:0.306:0.306))
    (IOPATH S X (0.230:0.230:0.230) (0.350:0.350:0.350))
    (IOPATH S X (0.169:0.169:0.169) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.135:0.136:0.137) (0.298:0.298:0.298))
    (IOPATH A1 X (0.134:0.135:0.136) (0.306:0.306:0.306))
    (IOPATH S X (0.226:0.226:0.226) (0.346:0.346:0.346))
    (IOPATH S X (0.164:0.164:0.164) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.198:0.198:0.198) (0.330:0.330:0.330))
    (IOPATH A1 X (0.137:0.138:0.139) (0.309:0.309:0.309))
    (IOPATH S X (0.230:0.230:0.230) (0.350:0.350:0.350))
    (IOPATH S X (0.168:0.168:0.168) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.190:0.190:0.190) (0.349:0.349:0.349))
    (IOPATH S X (0.224:0.224:0.224) (0.344:0.344:0.344))
    (IOPATH S X (0.163:0.163:0.163) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.125:0.125:0.126) (0.290:0.290:0.290))
    (IOPATH A1 X (0.129:0.130:0.130) (0.301:0.301:0.301))
    (IOPATH S X (0.220:0.220:0.220) (0.341:0.341:0.341))
    (IOPATH S X (0.160:0.160:0.160) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.133:0.134:0.135) (0.299:0.299:0.299))
    (IOPATH A1 X (0.138:0.139:0.140) (0.311:0.311:0.311))
    (IOPATH S X (0.229:0.229:0.229) (0.351:0.351:0.351))
    (IOPATH S X (0.169:0.169:0.169) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.139:0.139:0.139) (0.302:0.303:0.303))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.231:0.231:0.231) (0.353:0.353:0.353))
    (IOPATH S X (0.171:0.171:0.171) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_6\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.116:0.116:0.116) (0.114:0.114:0.114))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.151:0.151:0.151) (0.289:0.289:0.289))
    (IOPATH A1 X (0.184:0.184:0.184) (0.322:0.322:0.322))
    (IOPATH S X (0.224:0.224:0.224) (0.340:0.340:0.340))
    (IOPATH S X (0.164:0.164:0.164) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.154:0.154:0.154) (0.295:0.295:0.295))
    (IOPATH A1 X (0.186:0.186:0.186) (0.326:0.326:0.326))
    (IOPATH S X (0.228:0.228:0.228) (0.346:0.346:0.346))
    (IOPATH S X (0.168:0.168:0.168) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.228:0.228:0.228) (0.380:0.380:0.380))
    (IOPATH A1 X (0.238:0.238:0.238) (0.377:0.377:0.377))
    (IOPATH S X (0.271:0.271:0.271) (0.389:0.389:0.389))
    (IOPATH S X (0.211:0.211:0.211) (0.378:0.378:0.378))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.121:0.122:0.123) (0.286:0.287:0.287))
    (IOPATH A1 X (0.122:0.123:0.125) (0.296:0.296:0.296))
    (IOPATH S X (0.218:0.218:0.218) (0.339:0.339:0.339))
    (IOPATH S X (0.157:0.157:0.157) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.209:0.209:0.209) (0.345:0.345:0.345))
    (IOPATH A1 X (0.159:0.160:0.161) (0.326:0.326:0.326))
    (IOPATH S X (0.235:0.235:0.235) (0.357:0.357:0.357))
    (IOPATH S X (0.174:0.174:0.174) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.219:0.219:0.219) (0.371:0.371:0.371))
    (IOPATH A1 X (0.222:0.222:0.222) (0.381:0.381:0.381))
    (IOPATH S X (0.249:0.249:0.249) (0.370:0.370:0.370))
    (IOPATH S X (0.187:0.187:0.187) (0.359:0.359:0.359))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.156:0.156:0.156) (0.314:0.314:0.314))
    (IOPATH S X (0.225:0.225:0.225) (0.347:0.347:0.347))
    (IOPATH S X (0.164:0.164:0.164) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.141:0.142:0.143) (0.304:0.304:0.304))
    (IOPATH A1 X (0.136:0.137:0.137) (0.310:0.310:0.310))
    (IOPATH S X (0.231:0.231:0.231) (0.353:0.353:0.353))
    (IOPATH S X (0.172:0.172:0.172) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.133:0.133) (0.297:0.298:0.298))
    (IOPATH A1 X (0.145:0.146:0.147) (0.314:0.315:0.315))
    (IOPATH S X (0.227:0.227:0.227) (0.349:0.349:0.349))
    (IOPATH S X (0.167:0.167:0.167) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.189:0.189:0.190) (0.347:0.347:0.347))
    (IOPATH A1 X (0.193:0.193:0.194) (0.359:0.359:0.359))
    (IOPATH S X (0.271:0.271:0.271) (0.391:0.391:0.391))
    (IOPATH S X (0.210:0.210:0.210) (0.378:0.378:0.378))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_7\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.162:0.162:0.162) (0.146:0.146:0.146))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.170:0.170:0.170) (0.307:0.307:0.307))
    (IOPATH A1 X (0.192:0.192:0.192) (0.350:0.350:0.350))
    (IOPATH S X (0.233:0.233:0.233) (0.348:0.348:0.348))
    (IOPATH S X (0.166:0.166:0.166) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.153:0.153:0.153) (0.291:0.291:0.291))
    (IOPATH A1 X (0.184:0.184:0.184) (0.323:0.323:0.323))
    (IOPATH S X (0.219:0.219:0.219) (0.333:0.333:0.333))
    (IOPATH S X (0.152:0.152:0.152) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.159:0.159:0.159) (0.301:0.301:0.301))
    (IOPATH A1 X (0.197:0.197:0.197) (0.356:0.356:0.356))
    (IOPATH S X (0.231:0.231:0.231) (0.346:0.346:0.346))
    (IOPATH S X (0.163:0.163:0.163) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.214:0.214:0.214) (0.370:0.370:0.370))
    (IOPATH A1 X (0.214:0.214:0.214) (0.373:0.373:0.373))
    (IOPATH S X (0.247:0.247:0.247) (0.363:0.363:0.363))
    (IOPATH S X (0.179:0.179:0.179) (0.356:0.356:0.356))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.182:0.182:0.182) (0.332:0.332:0.332))
    (IOPATH A1 X (0.202:0.202:0.202) (0.340:0.340:0.340))
    (IOPATH S X (0.238:0.238:0.238) (0.353:0.353:0.353))
    (IOPATH S X (0.170:0.170:0.170) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.121:0.123:0.124) (0.287:0.288:0.288))
    (IOPATH A1 X (0.130:0.131:0.132) (0.302:0.302:0.302))
    (IOPATH S X (0.218:0.218:0.218) (0.340:0.340:0.340))
    (IOPATH S X (0.157:0.157:0.157) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.136:0.136:0.137) (0.298:0.298:0.298))
    (IOPATH A1 X (0.131:0.132:0.133) (0.304:0.304:0.304))
    (IOPATH S X (0.221:0.221:0.221) (0.343:0.343:0.343))
    (IOPATH S X (0.160:0.160:0.160) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.213:0.213:0.213) (0.348:0.348:0.348))
    (IOPATH A1 X (0.147:0.148:0.149) (0.318:0.318:0.319))
    (IOPATH S X (0.233:0.233:0.233) (0.356:0.356:0.356))
    (IOPATH S X (0.172:0.172:0.172) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.191:0.191:0.191) (0.329:0.329:0.329))
    (IOPATH S X (0.217:0.217:0.217) (0.339:0.339:0.339))
    (IOPATH S X (0.156:0.156:0.156) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.124:0.125:0.125) (0.290:0.290:0.290))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.220:0.220:0.220) (0.341:0.341:0.341))
    (IOPATH S X (0.160:0.160:0.160) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.123:0.125:0.126) (0.290:0.290:0.290))
    (IOPATH A1 X (0.133:0.134:0.135) (0.304:0.304:0.304))
    (IOPATH S X (0.220:0.220:0.220) (0.342:0.342:0.342))
    (IOPATH S X (0.161:0.161:0.161) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.129:0.130:0.130) (0.295:0.295:0.295))
    (IOPATH A1 X (0.132:0.132:0.133) (0.305:0.305:0.305))
    (IOPATH S X (0.212:0.212:0.212) (0.336:0.336:0.336))
    (IOPATH S X (0.151:0.151:0.151) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_8\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.096:0.097:0.097) (0.102:0.102:0.102))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.162:0.162:0.162) (0.298:0.298:0.298))
    (IOPATH A1 X (0.182:0.182:0.182) (0.340:0.340:0.340))
    (IOPATH S X (0.229:0.229:0.229) (0.344:0.344:0.344))
    (IOPATH S X (0.166:0.166:0.166) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.195:0.195:0.195) (0.333:0.333:0.333))
    (IOPATH A1 X (0.190:0.190:0.190) (0.349:0.349:0.349))
    (IOPATH S X (0.232:0.232:0.232) (0.348:0.348:0.348))
    (IOPATH S X (0.169:0.169:0.169) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.183:0.183:0.183) (0.336:0.336:0.336))
    (IOPATH A1 X (0.192:0.192:0.192) (0.356:0.356:0.356))
    (IOPATH S X (0.230:0.230:0.230) (0.346:0.346:0.346))
    (IOPATH S X (0.167:0.167:0.167) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.131:0.133:0.134) (0.297:0.297:0.297))
    (IOPATH A1 X (0.133:0.134:0.135) (0.306:0.306:0.307))
    (IOPATH S X (0.225:0.225:0.225) (0.347:0.347:0.347))
    (IOPATH S X (0.164:0.164:0.164) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.191:0.191:0.191) (0.349:0.349:0.349))
    (IOPATH A1 X (0.124:0.126:0.127) (0.298:0.298:0.298))
    (IOPATH S X (0.216:0.216:0.216) (0.338:0.338:0.338))
    (IOPATH S X (0.155:0.155:0.155) (0.326:0.326:0.326))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.195:0.195:0.195) (0.327:0.327:0.327))
    (IOPATH A1 X (0.188:0.188:0.188) (0.346:0.346:0.346))
    (IOPATH S X (0.223:0.223:0.223) (0.345:0.345:0.345))
    (IOPATH S X (0.162:0.162:0.162) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.186:0.186:0.186) (0.346:0.346:0.346))
    (IOPATH S X (0.216:0.216:0.216) (0.338:0.338:0.338))
    (IOPATH S X (0.155:0.155:0.155) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.128:0.130:0.131) (0.294:0.294:0.294))
    (IOPATH A1 X (0.135:0.135:0.135) (0.307:0.307:0.307))
    (IOPATH S X (0.223:0.223:0.223) (0.346:0.346:0.346))
    (IOPATH S X (0.164:0.164:0.164) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.139:0.140:0.141) (0.305:0.305:0.305))
    (IOPATH A1 X (0.144:0.145:0.146) (0.317:0.317:0.317))
    (IOPATH S X (0.233:0.233:0.233) (0.357:0.357:0.357))
    (IOPATH S X (0.174:0.174:0.174) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.167:0.168:0.168) (0.330:0.330:0.330))
    (IOPATH A1 X (0.166:0.166:0.166) (0.338:0.338:0.339))
    (IOPATH S X (0.257:0.257:0.257) (0.380:0.380:0.380))
    (IOPATH S X (0.197:0.197:0.197) (0.368:0.368:0.368))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cbx_1__8_\.cbx_1__8_\.mux_top_ipin_9\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.146:0.146:0.146) (0.134:0.134:0.134))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__inv_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.INV_SOC_DIR)
  (DELAY
   (ABSOLUTE
    (IOPATH A Y (0.119:0.119:0.119) (0.089:0.089:0.089))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__ebufn_8")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE)
  (DELAY
   (ABSOLUTE
    (IOPATH A Z (0.656:0.656:0.656) (0.346:0.346:0.346))
    (IOPATH TE_B Z (0.596:0.596:0.596) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__or2b_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.173:0.173:0.173) (0.277:0.277:0.277))
    (IOPATH B_N X (0.254:0.254:0.254) (0.311:0.311:0.311))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__ebufn_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE)
  (DELAY
   (ABSOLUTE
    (IOPATH A Z (0.189:0.189:0.189) (0.139:0.139:0.139))
    (IOPATH TE_B Z (0.159:0.159:0.159) (0.131:0.131:0.131))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__0\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.371:0.371:0.371) (0.398:0.398:0.398))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.629:0.629:0.629))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.064:0.064:0.064))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__inv_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.INV_SOC_DIR)
  (DELAY
   (ABSOLUTE
    (IOPATH A Y (0.130:0.130:0.130) (0.098:0.098:0.098))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__ebufn_8")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE)
  (DELAY
   (ABSOLUTE
    (IOPATH A Z (0.615:0.615:0.615) (0.326:0.326:0.326))
    (IOPATH TE_B Z (0.550:0.550:0.550) (0.306:0.306:0.306))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__or2b_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.184:0.184:0.184) (0.285:0.285:0.285))
    (IOPATH B_N X (0.267:0.267:0.267) (0.321:0.321:0.321))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__ebufn_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE)
  (DELAY
   (ABSOLUTE
    (IOPATH A Z (0.200:0.200:0.200) (0.144:0.144:0.144))
    (IOPATH TE_B Z (0.169:0.169:0.169) (0.137:0.137:0.137))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__1\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.364:0.364:0.364) (0.392:0.392:0.392))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.598:0.598:0.598))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.037:0.037:0.037))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__inv_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.INV_SOC_DIR)
  (DELAY
   (ABSOLUTE
    (IOPATH A Y (0.138:0.138:0.138) (0.106:0.106:0.106))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__ebufn_8")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE)
  (DELAY
   (ABSOLUTE
    (IOPATH A Z (0.634:0.634:0.634) (0.339:0.339:0.339))
    (IOPATH TE_B Z (0.573:0.573:0.573) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__or2b_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.207:0.207:0.207) (0.301:0.301:0.301))
    (IOPATH B_N X (0.289:0.289:0.289) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__ebufn_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE)
  (DELAY
   (ABSOLUTE
    (IOPATH A Z (0.272:0.272:0.272) (0.177:0.177:0.177))
    (IOPATH TE_B Z (0.236:0.236:0.236) (0.167:0.167:0.167))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__2\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.366:0.366:0.366) (0.394:0.394:0.394))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.626:0.626:0.626))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.065:0.065:0.065))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__inv_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.INV_SOC_DIR)
  (DELAY
   (ABSOLUTE
    (IOPATH A Y (0.134:0.134:0.134) (0.100:0.100:0.100))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__ebufn_8")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.IN_PROTECT_GATE)
  (DELAY
   (ABSOLUTE
    (IOPATH A Z (0.590:0.590:0.590) (0.321:0.321:0.321))
    (IOPATH TE_B Z (0.531:0.531:0.531) (0.306:0.306:0.306))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__or2b_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.ISOL_EN_GATE)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.192:0.192:0.192) (0.291:0.291:0.291))
    (IOPATH B_N X (0.266:0.266:0.266) (0.320:0.320:0.320))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__ebufn_1")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_0_\.OUT_PROTECT_GATE)
  (DELAY
   (ABSOLUTE
    (IOPATH A Z (0.216:0.216:0.216) (0.149:0.149:0.149))
    (IOPATH TE_B Z (0.190:0.190:0.190) (0.145:0.145:0.145))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cbx_1__8_\.grid_io_top_top_1__9_\.logical_tile_io_mode_io__3\.logical_tile_io_mode_physical__iopad_0\.io_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.415:0.415:0.415) (0.443:0.443:0.443))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.631:0.631:0.631))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.156:0.156:0.156))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.462:0.462:0.462) (0.517:0.517:0.517))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.498:0.498:0.498))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.012:0.012:0.012))
    (HOLD (posedge D) (posedge CLK) (-0.034:-0.034:-0.034))
    (HOLD (negedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (SETUP (posedge D) (posedge CLK) (0.063:0.063:0.063))
    (SETUP (negedge D) (posedge CLK) (0.111:0.111:0.111))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.424:0.424:0.424) (0.451:0.451:0.451))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.500:0.500:0.500))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.020:-0.020:-0.020))
    (HOLD (posedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.391:0.391:0.391) (0.408:0.408:0.408))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.496:0.496:0.496))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.062:-0.062:-0.062))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_0\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.363:0.363:0.363) (0.391:0.391:0.391))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.496:0.496:0.496))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.063:-0.063:-0.063))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.447:0.447:0.447) (0.445:0.445:0.445))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.495:0.495:0.495))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.063:-0.063:-0.063))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.435:0.435:0.435) (0.457:0.457:0.457))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.488:0.488:0.488))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.031:-0.031:-0.031))
    (HOLD (posedge D) (posedge CLK) (-0.069:-0.069:-0.069))
    (HOLD (negedge D) (posedge CLK) (-0.075:-0.075:-0.075))
    (SETUP (posedge D) (posedge CLK) (0.102:0.102:0.102))
    (SETUP (negedge D) (posedge CLK) (0.152:0.152:0.152))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.397:0.397:0.397) (0.411:0.411:0.411))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.485:0.485:0.485))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.066:-0.066:-0.066))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.071:-0.071:-0.071))
    (SETUP (posedge D) (posedge CLK) (0.087:0.087:0.087))
    (SETUP (negedge D) (posedge CLK) (0.141:0.141:0.141))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_1\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.378:0.378:0.378) (0.399:0.399:0.399))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.485:0.485:0.485))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.067:-0.067:-0.067))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.069:-0.069:-0.069))
    (SETUP (posedge D) (posedge CLK) (0.087:0.087:0.087))
    (SETUP (negedge D) (posedge CLK) (0.139:0.139:0.139))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.503:0.503:0.503) (0.548:0.548:0.548))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.477:0.477:0.477))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.025:-0.025:-0.025))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.429:0.429:0.429) (0.454:0.454:0.454))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.456:0.456:0.456))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.072:-0.072:-0.072))
    (HOLD (posedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (HOLD (negedge D) (posedge CLK) (-0.073:-0.073:-0.073))
    (SETUP (posedge D) (posedge CLK) (0.092:0.092:0.092))
    (SETUP (negedge D) (posedge CLK) (0.149:0.149:0.149))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.398:0.398:0.398) (0.414:0.414:0.414))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.478:0.478:0.478))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.087:-0.087:-0.087))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_10\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.379:0.379:0.379) (0.401:0.401:0.401))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.473:0.473:0.473))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.086:-0.086:-0.086))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.423:0.423:0.423) (0.449:0.449:0.449))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.455:0.455:0.455))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.071:-0.071:-0.071))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.425:0.425:0.425) (0.450:0.450:0.450))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.466:0.466:0.466))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.061:-0.061:-0.061))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.135:0.135:0.135))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.403:0.403:0.403) (0.417:0.417:0.417))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.467:0.467:0.467))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.096:-0.096:-0.096))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_11\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.395:0.395:0.395) (0.413:0.413:0.413))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.467:0.467:0.467))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.096:-0.096:-0.096))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.480:0.480:0.480) (0.532:0.532:0.532))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.477:0.477:0.477))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.026:-0.026:-0.026))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.426:0.426:0.426) (0.452:0.452:0.452))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.500:0.500:0.500))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.020:-0.020:-0.020))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.139:0.139:0.139))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.395:0.395:0.395) (0.411:0.411:0.411))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.498:0.498:0.498))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.061:-0.061:-0.061))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_12\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.380:0.380:0.380) (0.403:0.403:0.403))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.501:0.501:0.501))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.065:-0.065:-0.065))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.432:0.432:0.432) (0.457:0.457:0.457))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.479:0.479:0.479))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (posedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.078:0.078:0.078))
    (SETUP (negedge D) (posedge CLK) (0.127:0.127:0.127))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.472:0.472:0.472) (0.526:0.526:0.526))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.466:0.466:0.466))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.086:0.086:0.086))
    (SETUP (negedge D) (posedge CLK) (0.135:0.135:0.135))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.408:0.408:0.408) (0.419:0.419:0.419))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.454:0.454:0.454))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.105:-0.105:-0.105))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.067:-0.067:-0.067))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.137:0.137:0.137))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_13\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.365:0.365:0.365) (0.392:0.392:0.392))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.454:0.454:0.454))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.108:-0.108:-0.108))
    (HOLD (posedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (negedge D) (posedge CLK) (-0.067:-0.067:-0.067))
    (SETUP (posedge D) (posedge CLK) (0.085:0.085:0.085))
    (SETUP (negedge D) (posedge CLK) (0.137:0.137:0.137))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.467:0.467:0.467) (0.521:0.521:0.521))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.454:0.454:0.454))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.433:0.433:0.433) (0.456:0.456:0.456))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.464:0.464:0.464))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.064:-0.064:-0.064))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.138:0.138:0.138))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.394:0.394:0.394) (0.411:0.411:0.411))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.464:0.464:0.464))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.098:-0.098:-0.098))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.066:-0.066:-0.066))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.136:0.136:0.136))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_14\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.361:0.361:0.361) (0.389:0.389:0.389))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.460:0.460:0.460))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.102:-0.102:-0.102))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.428:0.428:0.428) (0.453:0.453:0.453))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.456:0.456:0.456))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.072:-0.072:-0.072))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.416:0.416:0.416) (0.443:0.443:0.443))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.493:0.493:0.493))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.014:-0.014:-0.014))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.088:0.088:0.088))
    (SETUP (negedge D) (posedge CLK) (0.140:0.140:0.140))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.409:0.409:0.409) (0.420:0.420:0.420))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.488:0.488:0.488))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.069:-0.069:-0.069))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_15\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.458:0.458:0.458) (0.454:0.454:0.454))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.450:0.450:0.450))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.116:-0.116:-0.116))
    (HOLD (posedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (negedge D) (posedge CLK) (-0.066:-0.066:-0.066))
    (SETUP (posedge D) (posedge CLK) (0.085:0.085:0.085))
    (SETUP (negedge D) (posedge CLK) (0.136:0.136:0.136))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.449:0.449:0.449) (0.507:0.507:0.507))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.476:0.476:0.476))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.013:-0.013:-0.013))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.432:0.432:0.432) (0.455:0.455:0.455))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.480:0.480:0.480))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.078:0.078:0.078))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.393:0.393:0.393) (0.409:0.409:0.409))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.539:0.539:0.539))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.017:-0.017:-0.017))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.068:-0.068:-0.068))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.138:0.138:0.138))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_2\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.378:0.378:0.378) (0.402:0.402:0.402))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.519:0.519:0.519))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.415:0.415:0.415) (0.424:0.424:0.424))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.515:0.515:0.515))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (posedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.477:0.477:0.477) (0.529:0.529:0.529))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.496:0.496:0.496))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.011:0.011:0.011))
    (HOLD (posedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (HOLD (negedge D) (posedge CLK) (-0.066:-0.066:-0.066))
    (SETUP (posedge D) (posedge CLK) (0.092:0.092:0.092))
    (SETUP (negedge D) (posedge CLK) (0.140:0.140:0.140))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.387:0.387:0.387) (0.407:0.407:0.407))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.506:0.506:0.506))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.068:-0.068:-0.068))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.138:0.138:0.138))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_3\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.376:0.376:0.376) (0.400:0.400:0.400))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.500:0.500:0.500))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.064:-0.064:-0.064))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.459:0.459:0.459) (0.515:0.515:0.515))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.445:0.445:0.445))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.070:-0.070:-0.070))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.421:0.421:0.421) (0.448:0.448:0.448))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.483:0.483:0.483))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.037:-0.037:-0.037))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.135:0.135:0.135))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.395:0.395:0.395) (0.412:0.412:0.412))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.481:0.481:0.481))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.085:-0.085:-0.085))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_4\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.397:0.397:0.397) (0.414:0.414:0.414))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.479:0.479:0.479))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.086:-0.086:-0.086))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.435:0.435:0.435) (0.458:0.458:0.458))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.489:0.489:0.489))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.029:-0.029:-0.029))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.085:0.085:0.085))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.435:0.435:0.435) (0.457:0.457:0.457))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.483:0.483:0.483))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.088:0.088:0.088))
    (SETUP (negedge D) (posedge CLK) (0.139:0.139:0.139))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.430:0.430:0.430) (0.435:0.435:0.435))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.496:0.496:0.496))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.068:-0.068:-0.068))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.066:-0.066:-0.066))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.136:0.136:0.136))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_5\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.387:0.387:0.387) (0.407:0.407:0.407))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.497:0.497:0.497))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.062:-0.062:-0.062))
    (HOLD (posedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (HOLD (negedge D) (posedge CLK) (-0.074:-0.074:-0.074))
    (SETUP (posedge D) (posedge CLK) (0.092:0.092:0.092))
    (SETUP (negedge D) (posedge CLK) (0.144:0.144:0.144))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.475:0.475:0.475) (0.528:0.528:0.528))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.498:0.498:0.498))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.005:0.005:0.005))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.422:0.422:0.422) (0.449:0.449:0.449))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.500:0.500:0.500))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.020:-0.020:-0.020))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.137:0.137:0.137))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.392:0.392:0.392) (0.409:0.409:0.409))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.497:0.497:0.497))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.062:-0.062:-0.062))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_6\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.384:0.384:0.384) (0.405:0.405:0.405))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.496:0.496:0.496))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.062:-0.062:-0.062))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.426:0.426:0.426) (0.452:0.452:0.452))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.479:0.479:0.479))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.422:0.422:0.422) (0.449:0.449:0.449))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.474:0.474:0.474))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.135:0.135:0.135))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.404:0.404:0.404) (0.418:0.418:0.418))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.473:0.473:0.473))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.090:-0.090:-0.090))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_7\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.383:0.383:0.383) (0.405:0.405:0.405))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.477:0.477:0.477))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.086:-0.086:-0.086))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.471:0.471:0.471) (0.525:0.525:0.525))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.473:0.473:0.473))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.033:-0.033:-0.033))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.426:0.426:0.426) (0.451:0.451:0.451))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.476:0.476:0.476))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.137:0.137:0.137))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.402:0.402:0.402) (0.416:0.416:0.416))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.478:0.478:0.478))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.084:-0.084:-0.084))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_8\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.371:0.371:0.371) (0.397:0.397:0.397))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.480:0.480:0.480))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.086:-0.086:-0.086))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.424:0.424:0.424) (0.451:0.451:0.451))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.479:0.479:0.479))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.438:0.438:0.438) (0.460:0.460:0.460))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.500:0.500:0.500))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.020:-0.020:-0.020))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.405:0.405:0.405) (0.419:0.419:0.419))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.501:0.501:0.501))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.065:-0.065:-0.065))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.135:0.135:0.135))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE cby_1__8_\.mem_right_ipin_9\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.382:0.382:0.382) (0.405:0.405:0.405))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.480:0.480:0.480))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.086:-0.086:-0.086))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.177:0.177:0.177) (0.312:0.312:0.312))
    (IOPATH A1 X (0.204:0.204:0.204) (0.345:0.345:0.345))
    (IOPATH S X (0.225:0.225:0.225) (0.343:0.343:0.343))
    (IOPATH S X (0.159:0.159:0.159) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_0\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.171:0.171:0.171) (0.305:0.305:0.305))
    (IOPATH A1 X (0.182:0.182:0.182) (0.339:0.339:0.339))
    (IOPATH S X (0.220:0.220:0.220) (0.338:0.338:0.338))
    (IOPATH S X (0.153:0.153:0.153) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_0\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.157:0.157:0.157) (0.298:0.298:0.298))
    (IOPATH A1 X (0.197:0.197:0.197) (0.337:0.337:0.337))
    (IOPATH S X (0.222:0.222:0.222) (0.339:0.339:0.339))
    (IOPATH S X (0.155:0.155:0.155) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_0\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.174:0.174:0.174) (0.325:0.325:0.325))
    (IOPATH A1 X (0.185:0.185:0.185) (0.346:0.346:0.346))
    (IOPATH S X (0.223:0.223:0.223) (0.341:0.341:0.341))
    (IOPATH S X (0.156:0.156:0.156) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_0\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.163:0.163:0.163) (0.305:0.305:0.305))
    (IOPATH A1 X (0.203:0.203:0.203) (0.343:0.343:0.343))
    (IOPATH S X (0.229:0.229:0.229) (0.347:0.347:0.347))
    (IOPATH S X (0.162:0.162:0.162) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.132:0.133:0.135) (0.304:0.305:0.305))
    (IOPATH S X (0.221:0.221:0.221) (0.343:0.343:0.343))
    (IOPATH S X (0.160:0.160:0.160) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_0\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.133:0.134) (0.297:0.297:0.297))
    (IOPATH A1 X (0.134:0.135:0.136) (0.307:0.307:0.308))
    (IOPATH S X (0.224:0.224:0.224) (0.347:0.347:0.347))
    (IOPATH S X (0.163:0.163:0.163) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_0\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.168:0.168:0.168) (0.318:0.318:0.318))
    (IOPATH A1 X (0.122:0.123:0.124) (0.292:0.292:0.293))
    (IOPATH S X (0.210:0.210:0.210) (0.330:0.330:0.330))
    (IOPATH S X (0.149:0.149:0.149) (0.318:0.318:0.318))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_0\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.162:0.162:0.162) (0.310:0.310:0.310))
    (IOPATH S X (0.218:0.218:0.218) (0.341:0.341:0.341))
    (IOPATH S X (0.157:0.157:0.157) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_0\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.143:0.143:0.144) (0.316:0.316:0.316))
    (IOPATH S X (0.231:0.231:0.231) (0.355:0.355:0.355))
    (IOPATH S X (0.171:0.171:0.171) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_0\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.136:0.136:0.137) (0.301:0.301:0.302))
    (IOPATH A1 X (0.135:0.136:0.137) (0.309:0.310:0.310))
    (IOPATH S X (0.228:0.228:0.228) (0.352:0.352:0.352))
    (IOPATH S X (0.168:0.168:0.168) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_0\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.208:0.208:0.209) (0.370:0.370:0.371))
    (IOPATH S X (0.282:0.282:0.282) (0.398:0.398:0.398))
    (IOPATH S X (0.221:0.221:0.221) (0.386:0.386:0.386))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_0\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.235:0.235:0.235) (0.187:0.187:0.188))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_1\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.158:0.158:0.158) (0.295:0.295:0.295))
    (IOPATH A1 X (0.196:0.196:0.196) (0.338:0.338:0.338))
    (IOPATH S X (0.233:0.233:0.233) (0.348:0.348:0.348))
    (IOPATH S X (0.173:0.173:0.173) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_1\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.146:0.146:0.146) (0.286:0.286:0.286))
    (IOPATH A1 X (0.188:0.188:0.188) (0.329:0.329:0.329))
    (IOPATH S X (0.228:0.228:0.228) (0.341:0.341:0.341))
    (IOPATH S X (0.167:0.167:0.167) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_1\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.146:0.146:0.146) (0.294:0.294:0.294))
    (IOPATH A1 X (0.166:0.166:0.166) (0.325:0.325:0.325))
    (IOPATH S X (0.223:0.223:0.223) (0.335:0.335:0.335))
    (IOPATH S X (0.163:0.163:0.163) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_1\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.127:0.129:0.130) (0.293:0.293:0.294))
    (IOPATH A1 X (0.132:0.133:0.135) (0.305:0.306:0.306))
    (IOPATH S X (0.229:0.229:0.229) (0.349:0.349:0.349))
    (IOPATH S X (0.167:0.167:0.167) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_1\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.189:0.189:0.189) (0.324:0.324:0.324))
    (IOPATH A1 X (0.119:0.120:0.121) (0.293:0.294:0.294))
    (IOPATH S X (0.219:0.219:0.219) (0.339:0.339:0.339))
    (IOPATH S X (0.158:0.158:0.158) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_1\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.184:0.184:0.184) (0.317:0.317:0.317))
    (IOPATH A1 X (0.164:0.164:0.164) (0.321:0.321:0.321))
    (IOPATH S X (0.220:0.220:0.220) (0.339:0.339:0.339))
    (IOPATH S X (0.158:0.158:0.158) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_1\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.169:0.169:0.169) (0.327:0.327:0.327))
    (IOPATH S X (0.225:0.225:0.225) (0.346:0.346:0.346))
    (IOPATH S X (0.164:0.164:0.164) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_1\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.147:0.149:0.150) (0.313:0.313:0.313))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.244:0.244:0.244) (0.367:0.367:0.367))
    (IOPATH S X (0.184:0.184:0.184) (0.355:0.355:0.355))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_1\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.129:0.130:0.131) (0.295:0.295:0.295))
    (IOPATH A1 X (0.130:0.131:0.132) (0.304:0.304:0.304))
    (IOPATH S X (0.225:0.225:0.225) (0.347:0.347:0.347))
    (IOPATH S X (0.165:0.165:0.165) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_1\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.204:0.205:0.205) (0.358:0.359:0.359))
    (IOPATH A1 X (0.215:0.215:0.215) (0.375:0.375:0.376))
    (IOPATH S X (0.292:0.292:0.292) (0.407:0.407:0.407))
    (IOPATH S X (0.231:0.231:0.231) (0.394:0.394:0.394))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_1\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.213:0.213:0.213) (0.176:0.176:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_10\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.166:0.166:0.166) (0.304:0.304:0.304))
    (IOPATH A1 X (0.205:0.205:0.205) (0.347:0.347:0.347))
    (IOPATH S X (0.238:0.238:0.238) (0.350:0.350:0.350))
    (IOPATH S X (0.170:0.170:0.170) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_10\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.160:0.160:0.160) (0.302:0.302:0.302))
    (IOPATH A1 X (0.203:0.203:0.203) (0.345:0.345:0.345))
    (IOPATH S X (0.238:0.238:0.238) (0.350:0.350:0.350))
    (IOPATH S X (0.170:0.170:0.170) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_10\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.163:0.163:0.163) (0.300:0.300:0.300))
    (IOPATH A1 X (0.193:0.193:0.193) (0.334:0.334:0.334))
    (IOPATH S X (0.233:0.233:0.233) (0.345:0.345:0.345))
    (IOPATH S X (0.165:0.165:0.165) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_10\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.180:0.180:0.180) (0.330:0.330:0.330))
    (IOPATH A1 X (0.211:0.211:0.211) (0.352:0.352:0.352))
    (IOPATH S X (0.248:0.248:0.248) (0.360:0.360:0.360))
    (IOPATH S X (0.179:0.179:0.179) (0.355:0.355:0.355))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_10\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.186:0.186:0.186) (0.339:0.339:0.339))
    (IOPATH A1 X (0.196:0.196:0.196) (0.354:0.354:0.354))
    (IOPATH S X (0.243:0.243:0.243) (0.355:0.355:0.355))
    (IOPATH S X (0.175:0.175:0.175) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_10\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.135:0.136:0.137) (0.299:0.299:0.299))
    (IOPATH A1 X (0.137:0.138:0.140) (0.310:0.310:0.310))
    (IOPATH S X (0.228:0.228:0.228) (0.350:0.350:0.350))
    (IOPATH S X (0.167:0.167:0.167) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_10\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.147:0.148:0.149) (0.310:0.310:0.310))
    (IOPATH A1 X (0.143:0.144:0.145) (0.317:0.317:0.317))
    (IOPATH S X (0.236:0.236:0.236) (0.358:0.358:0.358))
    (IOPATH S X (0.175:0.175:0.175) (0.347:0.347:0.347))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_10\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.212:0.212:0.212) (0.350:0.350:0.350))
    (IOPATH A1 X (0.143:0.144:0.144) (0.314:0.314:0.315))
    (IOPATH S X (0.232:0.232:0.232) (0.353:0.353:0.353))
    (IOPATH S X (0.171:0.171:0.171) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_10\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.204:0.204:0.204) (0.346:0.346:0.346))
    (IOPATH S X (0.227:0.227:0.227) (0.349:0.349:0.349))
    (IOPATH S X (0.166:0.166:0.166) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_10\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.138:0.138:0.139) (0.301:0.301:0.301))
    (IOPATH A1 X (0.137:0.138:0.138) (0.309:0.309:0.309))
    (IOPATH S X (0.225:0.225:0.225) (0.348:0.348:0.348))
    (IOPATH S X (0.165:0.165:0.165) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_10\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.128:0.130:0.131) (0.293:0.293:0.293))
    (IOPATH A1 X (0.133:0.134:0.135) (0.305:0.305:0.305))
    (IOPATH S X (0.219:0.219:0.219) (0.342:0.342:0.342))
    (IOPATH S X (0.160:0.160:0.160) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_10\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.143:0.144:0.144) (0.308:0.308:0.308))
    (IOPATH A1 X (0.148:0.148:0.149) (0.320:0.320:0.320))
    (IOPATH S X (0.231:0.231:0.231) (0.356:0.356:0.356))
    (IOPATH S X (0.171:0.171:0.171) (0.343:0.343:0.343))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_10\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.123:0.123:0.123) (0.119:0.119:0.119))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_11\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.152:0.152:0.152) (0.295:0.295:0.295))
    (IOPATH A1 X (0.173:0.173:0.173) (0.330:0.330:0.330))
    (IOPATH S X (0.218:0.218:0.218) (0.340:0.340:0.340))
    (IOPATH S X (0.157:0.157:0.157) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_11\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.153:0.153:0.153) (0.293:0.293:0.293))
    (IOPATH A1 X (0.195:0.195:0.195) (0.337:0.337:0.337))
    (IOPATH S X (0.215:0.215:0.215) (0.336:0.336:0.336))
    (IOPATH S X (0.153:0.153:0.153) (0.324:0.324:0.324))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_11\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.166:0.166:0.166) (0.316:0.316:0.316))
    (IOPATH A1 X (0.203:0.203:0.203) (0.367:0.367:0.367))
    (IOPATH S X (0.228:0.228:0.228) (0.349:0.349:0.349))
    (IOPATH S X (0.166:0.166:0.166) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_11\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.123:0.125:0.126) (0.289:0.289:0.289))
    (IOPATH A1 X (0.127:0.128:0.129) (0.301:0.301:0.301))
    (IOPATH S X (0.220:0.220:0.220) (0.341:0.341:0.341))
    (IOPATH S X (0.158:0.158:0.158) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_11\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.191:0.191:0.191) (0.348:0.348:0.348))
    (IOPATH A1 X (0.133:0.134:0.135) (0.305:0.305:0.305))
    (IOPATH S X (0.221:0.221:0.221) (0.343:0.343:0.343))
    (IOPATH S X (0.160:0.160:0.160) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_11\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.175:0.175:0.175) (0.326:0.326:0.326))
    (IOPATH A1 X (0.156:0.156:0.156) (0.300:0.300:0.300))
    (IOPATH S X (0.211:0.211:0.211) (0.331:0.331:0.331))
    (IOPATH S X (0.150:0.150:0.150) (0.320:0.320:0.320))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_11\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.180:0.180:0.180) (0.338:0.338:0.338))
    (IOPATH S X (0.212:0.212:0.212) (0.332:0.332:0.332))
    (IOPATH S X (0.150:0.150:0.150) (0.321:0.321:0.321))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_11\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.141:0.142:0.143) (0.306:0.306:0.306))
    (IOPATH A1 X (0.143:0.143:0.144) (0.316:0.316:0.316))
    (IOPATH S X (0.235:0.235:0.235) (0.358:0.358:0.358))
    (IOPATH S X (0.175:0.175:0.175) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_11\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.117:0.118:0.119) (0.283:0.283:0.283))
    (IOPATH A1 X (0.119:0.120:0.121) (0.293:0.293:0.293))
    (IOPATH S X (0.215:0.215:0.215) (0.337:0.337:0.337))
    (IOPATH S X (0.156:0.156:0.156) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_11\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.133:0.134:0.134) (0.299:0.299:0.299))
    (IOPATH A1 X (0.144:0.144:0.145) (0.315:0.315:0.315))
    (IOPATH S X (0.228:0.228:0.228) (0.351:0.351:0.351))
    (IOPATH S X (0.168:0.168:0.168) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_11\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.160:0.161:0.161) (0.138:0.138:0.138))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_12\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.186:0.186:0.186) (0.320:0.320:0.320))
    (IOPATH A1 X (0.213:0.213:0.213) (0.354:0.354:0.354))
    (IOPATH S X (0.239:0.239:0.239) (0.355:0.355:0.355))
    (IOPATH S X (0.172:0.172:0.172) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_12\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.175:0.175:0.175) (0.309:0.309:0.309))
    (IOPATH A1 X (0.186:0.186:0.186) (0.343:0.343:0.343))
    (IOPATH S X (0.229:0.229:0.229) (0.345:0.345:0.345))
    (IOPATH S X (0.162:0.162:0.162) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_12\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.172:0.172:0.172) (0.313:0.313:0.313))
    (IOPATH A1 X (0.212:0.212:0.212) (0.352:0.352:0.352))
    (IOPATH S X (0.242:0.242:0.242) (0.358:0.358:0.358))
    (IOPATH S X (0.174:0.174:0.174) (0.351:0.351:0.351))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_12\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.192:0.192:0.192) (0.343:0.343:0.343))
    (IOPATH A1 X (0.204:0.204:0.204) (0.364:0.364:0.364))
    (IOPATH S X (0.246:0.246:0.246) (0.362:0.362:0.362))
    (IOPATH S X (0.178:0.178:0.178) (0.355:0.355:0.355))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_12\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.170:0.170:0.170) (0.312:0.312:0.312))
    (IOPATH A1 X (0.210:0.210:0.210) (0.350:0.350:0.350))
    (IOPATH S X (0.241:0.241:0.241) (0.356:0.356:0.356))
    (IOPATH S X (0.173:0.173:0.173) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_12\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.136:0.137:0.138) (0.301:0.301:0.301))
    (IOPATH A1 X (0.143:0.144:0.145) (0.314:0.314:0.314))
    (IOPATH S X (0.228:0.228:0.228) (0.350:0.350:0.350))
    (IOPATH S X (0.167:0.167:0.167) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_12\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.124:0.125:0.126) (0.286:0.286:0.286))
    (IOPATH A1 X (0.125:0.126:0.127) (0.295:0.295:0.295))
    (IOPATH S X (0.210:0.210:0.210) (0.330:0.330:0.330))
    (IOPATH S X (0.149:0.149:0.149) (0.319:0.319:0.319))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_12\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.183:0.183:0.183) (0.334:0.334:0.334))
    (IOPATH A1 X (0.139:0.140:0.141) (0.310:0.310:0.310))
    (IOPATH S X (0.224:0.224:0.224) (0.346:0.346:0.346))
    (IOPATH S X (0.163:0.163:0.163) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_12\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.148:0.148:0.148) (0.294:0.294:0.294))
    (IOPATH S X (0.206:0.206:0.206) (0.325:0.325:0.325))
    (IOPATH S X (0.145:0.145:0.145) (0.313:0.313:0.313))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_12\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.122:0.122:0.123) (0.288:0.288:0.288))
    (IOPATH A1 X (0.132:0.132:0.133) (0.303:0.303:0.304))
    (IOPATH S X (0.219:0.219:0.219) (0.342:0.342:0.342))
    (IOPATH S X (0.159:0.159:0.159) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_12\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.133:0.133) (0.299:0.299:0.299))
    (IOPATH A1 X (0.142:0.142:0.143) (0.314:0.314:0.315))
    (IOPATH S X (0.230:0.230:0.230) (0.354:0.354:0.354))
    (IOPATH S X (0.171:0.171:0.171) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_12\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.210:0.210:0.210) (0.362:0.362:0.362))
    (IOPATH A1 X (0.207:0.208:0.208) (0.371:0.371:0.371))
    (IOPATH S X (0.291:0.291:0.291) (0.407:0.407:0.407))
    (IOPATH S X (0.231:0.231:0.231) (0.393:0.393:0.393))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_12\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.157:0.157:0.157) (0.147:0.148:0.148))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_13\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.167:0.167:0.167) (0.305:0.305:0.305))
    (IOPATH A1 X (0.206:0.206:0.206) (0.348:0.348:0.348))
    (IOPATH S X (0.227:0.227:0.227) (0.348:0.348:0.348))
    (IOPATH S X (0.165:0.165:0.165) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_13\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.156:0.156:0.156) (0.298:0.298:0.298))
    (IOPATH A1 X (0.199:0.199:0.199) (0.341:0.341:0.341))
    (IOPATH S X (0.222:0.222:0.222) (0.343:0.343:0.343))
    (IOPATH S X (0.160:0.160:0.160) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_13\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.155:0.155:0.155) (0.305:0.305:0.305))
    (IOPATH A1 X (0.194:0.194:0.194) (0.334:0.334:0.334))
    (IOPATH S X (0.226:0.226:0.226) (0.346:0.346:0.346))
    (IOPATH S X (0.164:0.164:0.164) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_13\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.130:0.132:0.133) (0.296:0.296:0.296))
    (IOPATH A1 X (0.135:0.136:0.138) (0.307:0.307:0.308))
    (IOPATH S X (0.227:0.227:0.227) (0.344:0.344:0.344))
    (IOPATH S X (0.160:0.160:0.160) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_13\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.236:0.236:0.236) (0.368:0.368:0.368))
    (IOPATH A1 X (0.172:0.173:0.174) (0.344:0.344:0.344))
    (IOPATH S X (0.264:0.264:0.264) (0.381:0.381:0.381))
    (IOPATH S X (0.197:0.197:0.197) (0.373:0.373:0.373))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_13\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.208:0.208:0.208) (0.347:0.347:0.347))
    (IOPATH A1 X (0.170:0.170:0.170) (0.316:0.316:0.316))
    (IOPATH S X (0.229:0.229:0.229) (0.347:0.347:0.347))
    (IOPATH S X (0.162:0.162:0.162) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_13\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.204:0.204:0.204) (0.345:0.345:0.345))
    (IOPATH S X (0.228:0.228:0.228) (0.345:0.345:0.345))
    (IOPATH S X (0.161:0.161:0.161) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_13\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.168:0.169:0.169) (0.326:0.326:0.327))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.247:0.247:0.247) (0.369:0.369:0.369))
    (IOPATH S X (0.187:0.187:0.187) (0.357:0.357:0.357))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_13\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.131:0.132:0.133) (0.296:0.296:0.296))
    (IOPATH A1 X (0.134:0.135:0.137) (0.306:0.306:0.307))
    (IOPATH S X (0.226:0.226:0.226) (0.348:0.348:0.348))
    (IOPATH S X (0.166:0.166:0.166) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_13\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.156:0.156:0.156) (0.325:0.325:0.326))
    (IOPATH S X (0.226:0.226:0.226) (0.350:0.350:0.350))
    (IOPATH S X (0.165:0.165:0.165) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_13\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.172:0.172:0.173) (0.145:0.146:0.146))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_14\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.153:0.153:0.153) (0.296:0.296:0.296))
    (IOPATH A1 X (0.174:0.174:0.174) (0.331:0.331:0.331))
    (IOPATH S X (0.222:0.222:0.222) (0.339:0.339:0.339))
    (IOPATH S X (0.155:0.155:0.155) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_14\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.166:0.166:0.166) (0.306:0.306:0.306))
    (IOPATH A1 X (0.208:0.208:0.208) (0.351:0.351:0.351))
    (IOPATH S X (0.230:0.230:0.230) (0.348:0.348:0.348))
    (IOPATH S X (0.163:0.163:0.163) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_14\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.166:0.166:0.166) (0.316:0.316:0.316))
    (IOPATH A1 X (0.208:0.208:0.208) (0.354:0.354:0.354))
    (IOPATH S X (0.225:0.225:0.225) (0.342:0.342:0.342))
    (IOPATH S X (0.158:0.158:0.158) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_14\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.174:0.174:0.174) (0.325:0.325:0.325))
    (IOPATH A1 X (0.206:0.206:0.206) (0.347:0.347:0.347))
    (IOPATH S X (0.230:0.230:0.230) (0.347:0.347:0.347))
    (IOPATH S X (0.163:0.163:0.163) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_14\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.169:0.169:0.169) (0.312:0.312:0.312))
    (IOPATH A1 X (0.199:0.199:0.199) (0.357:0.357:0.357))
    (IOPATH S X (0.235:0.235:0.235) (0.352:0.352:0.352))
    (IOPATH S X (0.168:0.168:0.168) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_14\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.131:0.132:0.134) (0.295:0.295:0.295))
    (IOPATH A1 X (0.130:0.131:0.132) (0.304:0.304:0.304))
    (IOPATH S X (0.225:0.225:0.225) (0.345:0.345:0.345))
    (IOPATH S X (0.163:0.163:0.163) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_14\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.141:0.143:0.144) (0.306:0.306:0.306))
    (IOPATH A1 X (0.142:0.143:0.145) (0.315:0.315:0.315))
    (IOPATH S X (0.235:0.235:0.235) (0.356:0.356:0.356))
    (IOPATH S X (0.173:0.173:0.173) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_14\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.200:0.200:0.200) (0.352:0.352:0.352))
    (IOPATH A1 X (0.149:0.150:0.151) (0.321:0.321:0.321))
    (IOPATH S X (0.238:0.238:0.238) (0.359:0.359:0.359))
    (IOPATH S X (0.177:0.177:0.177) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_14\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.192:0.192:0.192) (0.350:0.350:0.350))
    (IOPATH S X (0.225:0.225:0.225) (0.346:0.346:0.346))
    (IOPATH S X (0.164:0.164:0.164) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_14\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.150:0.151:0.151) (0.314:0.314:0.314))
    (IOPATH A1 X (0.149:0.149:0.149) (0.322:0.322:0.322))
    (IOPATH S X (0.237:0.237:0.237) (0.361:0.361:0.361))
    (IOPATH S X (0.177:0.177:0.177) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_14\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.136:0.137:0.138) (0.301:0.301:0.301))
    (IOPATH A1 X (0.144:0.145:0.146) (0.315:0.315:0.316))
    (IOPATH S X (0.227:0.227:0.227) (0.351:0.351:0.351))
    (IOPATH S X (0.168:0.168:0.168) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_14\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.172:0.172:0.173) (0.334:0.334:0.334))
    (IOPATH A1 X (0.179:0.179:0.179) (0.348:0.348:0.348))
    (IOPATH S X (0.249:0.249:0.249) (0.373:0.373:0.373))
    (IOPATH S X (0.187:0.187:0.187) (0.361:0.361:0.361))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_14\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.159:0.159:0.159) (0.142:0.142:0.142))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_15\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.180:0.180:0.180) (0.315:0.315:0.315))
    (IOPATH A1 X (0.208:0.208:0.208) (0.349:0.349:0.349))
    (IOPATH S X (0.230:0.230:0.230) (0.351:0.351:0.351))
    (IOPATH S X (0.168:0.168:0.168) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_15\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.175:0.175:0.175) (0.309:0.309:0.309))
    (IOPATH A1 X (0.186:0.186:0.186) (0.343:0.343:0.343))
    (IOPATH S X (0.225:0.225:0.225) (0.346:0.346:0.346))
    (IOPATH S X (0.163:0.163:0.163) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_15\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.178:0.178:0.178) (0.320:0.320:0.320))
    (IOPATH A1 X (0.219:0.219:0.219) (0.359:0.359:0.359))
    (IOPATH S X (0.243:0.243:0.243) (0.364:0.364:0.364))
    (IOPATH S X (0.181:0.181:0.181) (0.353:0.353:0.353))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_15\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.145:0.146:0.147) (0.310:0.310:0.310))
    (IOPATH A1 X (0.150:0.151:0.152) (0.321:0.322:0.322))
    (IOPATH S X (0.236:0.236:0.236) (0.359:0.359:0.359))
    (IOPATH S X (0.175:0.175:0.175) (0.347:0.347:0.347))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_15\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.208:0.208:0.208) (0.364:0.364:0.364))
    (IOPATH A1 X (0.155:0.156:0.156) (0.325:0.325:0.325))
    (IOPATH S X (0.236:0.236:0.236) (0.359:0.359:0.359))
    (IOPATH S X (0.174:0.174:0.174) (0.347:0.347:0.347))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_15\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.217:0.217:0.217) (0.352:0.352:0.352))
    (IOPATH A1 X (0.192:0.192:0.192) (0.349:0.349:0.349))
    (IOPATH S X (0.239:0.239:0.239) (0.362:0.362:0.362))
    (IOPATH S X (0.178:0.178:0.178) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_15\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.182:0.182:0.182) (0.324:0.324:0.324))
    (IOPATH S X (0.222:0.222:0.222) (0.344:0.344:0.344))
    (IOPATH S X (0.161:0.161:0.161) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_15\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.168:0.169:0.170) (0.331:0.331:0.331))
    (IOPATH A1 X (0.171:0.171:0.172) (0.342:0.342:0.342))
    (IOPATH S X (0.259:0.259:0.259) (0.381:0.381:0.381))
    (IOPATH S X (0.199:0.199:0.199) (0.369:0.369:0.369))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_15\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.146:0.146:0.147) (0.311:0.311:0.311))
    (IOPATH A1 X (0.156:0.157:0.157) (0.326:0.326:0.326))
    (IOPATH S X (0.243:0.243:0.243) (0.364:0.364:0.364))
    (IOPATH S X (0.183:0.183:0.183) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_15\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.176:0.176:0.176) (0.336:0.336:0.337))
    (IOPATH A1 X (0.185:0.185:0.185) (0.351:0.351:0.351))
    (IOPATH S X (0.279:0.279:0.279) (0.394:0.394:0.394))
    (IOPATH S X (0.220:0.220:0.220) (0.385:0.385:0.385))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_15\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.136:0.136:0.137) (0.129:0.130:0.130))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_2\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.153:0.153:0.153) (0.296:0.296:0.296))
    (IOPATH A1 X (0.174:0.174:0.174) (0.331:0.331:0.331))
    (IOPATH S X (0.218:0.218:0.218) (0.335:0.335:0.335))
    (IOPATH S X (0.150:0.150:0.150) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_2\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.158:0.158:0.158) (0.298:0.298:0.298))
    (IOPATH A1 X (0.200:0.200:0.200) (0.343:0.343:0.343))
    (IOPATH S X (0.218:0.218:0.218) (0.336:0.336:0.336))
    (IOPATH S X (0.151:0.151:0.151) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_2\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.165:0.165:0.165) (0.315:0.315:0.315))
    (IOPATH A1 X (0.207:0.207:0.207) (0.353:0.353:0.353))
    (IOPATH S X (0.219:0.219:0.219) (0.337:0.337:0.337))
    (IOPATH S X (0.152:0.152:0.152) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_2\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.167:0.167:0.167) (0.318:0.318:0.318))
    (IOPATH A1 X (0.198:0.198:0.198) (0.340:0.340:0.340))
    (IOPATH S X (0.218:0.218:0.218) (0.336:0.336:0.336))
    (IOPATH S X (0.151:0.151:0.151) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_2\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.160:0.160:0.160) (0.303:0.303:0.303))
    (IOPATH A1 X (0.189:0.189:0.189) (0.348:0.348:0.348))
    (IOPATH S X (0.222:0.222:0.222) (0.339:0.339:0.339))
    (IOPATH S X (0.154:0.154:0.154) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_2\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.125:0.127:0.128) (0.290:0.291:0.291))
    (IOPATH A1 X (0.128:0.129:0.129) (0.301:0.301:0.301))
    (IOPATH S X (0.222:0.222:0.222) (0.343:0.343:0.343))
    (IOPATH S X (0.161:0.161:0.161) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_2\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.133:0.134:0.136) (0.299:0.299:0.299))
    (IOPATH A1 X (0.136:0.138:0.139) (0.309:0.310:0.310))
    (IOPATH S X (0.230:0.230:0.230) (0.351:0.351:0.351))
    (IOPATH S X (0.168:0.168:0.168) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_2\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.198:0.198:0.198) (0.351:0.351:0.351))
    (IOPATH A1 X (0.144:0.145:0.146) (0.316:0.317:0.317))
    (IOPATH S X (0.236:0.236:0.236) (0.357:0.357:0.357))
    (IOPATH S X (0.175:0.175:0.175) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_2\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.191:0.191:0.191) (0.350:0.350:0.350))
    (IOPATH S X (0.224:0.224:0.224) (0.345:0.345:0.345))
    (IOPATH S X (0.163:0.163:0.163) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_2\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.168:0.169:0.169) (0.331:0.331:0.332))
    (IOPATH A1 X (0.168:0.168:0.168) (0.340:0.341:0.341))
    (IOPATH S X (0.258:0.258:0.258) (0.381:0.381:0.381))
    (IOPATH S X (0.198:0.198:0.198) (0.368:0.368:0.368))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_2\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.149:0.150:0.151) (0.314:0.314:0.314))
    (IOPATH A1 X (0.157:0.157:0.158) (0.328:0.328:0.328))
    (IOPATH S X (0.241:0.241:0.241) (0.365:0.365:0.365))
    (IOPATH S X (0.181:0.181:0.181) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_2\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.209:0.210:0.210) (0.362:0.362:0.362))
    (IOPATH A1 X (0.219:0.219:0.219) (0.377:0.377:0.377))
    (IOPATH S X (0.286:0.286:0.286) (0.402:0.402:0.402))
    (IOPATH S X (0.225:0.225:0.225) (0.389:0.389:0.389))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_2\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.219:0.219:0.219) (0.179:0.180:0.180))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_3\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.178:0.178:0.178) (0.312:0.312:0.312))
    (IOPATH A1 X (0.205:0.205:0.205) (0.346:0.346:0.346))
    (IOPATH S X (0.230:0.230:0.230) (0.351:0.351:0.351))
    (IOPATH S X (0.171:0.171:0.171) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_3\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.181:0.181:0.181) (0.315:0.315:0.315))
    (IOPATH A1 X (0.192:0.192:0.192) (0.349:0.349:0.349))
    (IOPATH S X (0.233:0.233:0.233) (0.355:0.355:0.355))
    (IOPATH S X (0.174:0.174:0.174) (0.343:0.343:0.343))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_3\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.162:0.162:0.162) (0.312:0.312:0.312))
    (IOPATH A1 X (0.192:0.192:0.192) (0.333:0.333:0.333))
    (IOPATH S X (0.220:0.220:0.220) (0.340:0.340:0.340))
    (IOPATH S X (0.160:0.160:0.160) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_3\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.139:0.140:0.141) (0.303:0.303:0.303))
    (IOPATH A1 X (0.140:0.141:0.143) (0.312:0.312:0.313))
    (IOPATH S X (0.235:0.235:0.235) (0.351:0.351:0.351))
    (IOPATH S X (0.168:0.168:0.168) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_3\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.202:0.202:0.202) (0.336:0.336:0.336))
    (IOPATH A1 X (0.136:0.137:0.139) (0.310:0.310:0.310))
    (IOPATH S X (0.235:0.235:0.235) (0.351:0.351:0.351))
    (IOPATH S X (0.168:0.168:0.168) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_3\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.236:0.236:0.236) (0.369:0.369:0.369))
    (IOPATH A1 X (0.197:0.197:0.197) (0.347:0.347:0.347))
    (IOPATH S X (0.265:0.265:0.265) (0.381:0.381:0.381))
    (IOPATH S X (0.197:0.197:0.197) (0.373:0.373:0.373))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_3\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.225:0.225:0.225) (0.387:0.387:0.387))
    (IOPATH S X (0.257:0.257:0.257) (0.374:0.374:0.374))
    (IOPATH S X (0.190:0.190:0.190) (0.367:0.367:0.367))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_3\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.178:0.179:0.180) (0.338:0.338:0.339))
    (IOPATH A1 X (0.180:0.180:0.181) (0.349:0.349:0.350))
    (IOPATH S X (0.262:0.262:0.262) (0.385:0.385:0.385))
    (IOPATH S X (0.202:0.202:0.202) (0.371:0.371:0.371))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_3\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.142:0.143:0.144) (0.303:0.303:0.303))
    (IOPATH A1 X (0.148:0.149:0.149) (0.315:0.315:0.315))
    (IOPATH S X (0.218:0.218:0.218) (0.343:0.343:0.343))
    (IOPATH S X (0.159:0.159:0.159) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_3\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.205:0.206:0.206) (0.359:0.359:0.360))
    (IOPATH A1 X (0.227:0.227:0.227) (0.382:0.382:0.382))
    (IOPATH S X (0.289:0.289:0.289) (0.405:0.405:0.405))
    (IOPATH S X (0.228:0.228:0.228) (0.392:0.392:0.392))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_3\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.171:0.171:0.171) (0.155:0.155:0.155))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_4\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.173:0.173:0.173) (0.310:0.310:0.310))
    (IOPATH A1 X (0.212:0.212:0.212) (0.354:0.354:0.354))
    (IOPATH S X (0.230:0.230:0.230) (0.348:0.348:0.348))
    (IOPATH S X (0.163:0.163:0.163) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_4\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.174:0.174:0.174) (0.316:0.316:0.316))
    (IOPATH A1 X (0.218:0.218:0.218) (0.359:0.359:0.359))
    (IOPATH S X (0.238:0.238:0.238) (0.356:0.356:0.356))
    (IOPATH S X (0.171:0.171:0.171) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_4\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.170:0.170:0.170) (0.307:0.307:0.307))
    (IOPATH A1 X (0.201:0.201:0.201) (0.341:0.341:0.341))
    (IOPATH S X (0.226:0.226:0.226) (0.344:0.344:0.344))
    (IOPATH S X (0.159:0.159:0.159) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_4\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.186:0.186:0.186) (0.336:0.336:0.336))
    (IOPATH A1 X (0.217:0.217:0.217) (0.359:0.359:0.359))
    (IOPATH S X (0.240:0.240:0.240) (0.358:0.358:0.358))
    (IOPATH S X (0.172:0.172:0.172) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_4\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.180:0.180:0.180) (0.333:0.333:0.333))
    (IOPATH A1 X (0.190:0.190:0.190) (0.348:0.348:0.348))
    (IOPATH S X (0.223:0.223:0.223) (0.341:0.341:0.341))
    (IOPATH S X (0.156:0.156:0.156) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_4\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.131:0.132:0.133) (0.293:0.293:0.294))
    (IOPATH A1 X (0.130:0.131:0.133) (0.302:0.302:0.302))
    (IOPATH S X (0.216:0.216:0.216) (0.338:0.338:0.338))
    (IOPATH S X (0.155:0.155:0.155) (0.326:0.326:0.326))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_4\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.124:0.125:0.126) (0.285:0.285:0.285))
    (IOPATH A1 X (0.121:0.122:0.123) (0.292:0.292:0.292))
    (IOPATH S X (0.209:0.209:0.209) (0.329:0.329:0.329))
    (IOPATH S X (0.148:0.148:0.148) (0.318:0.318:0.318))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_4\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.219:0.219:0.219) (0.357:0.357:0.357))
    (IOPATH A1 X (0.147:0.148:0.149) (0.319:0.320:0.320))
    (IOPATH S X (0.235:0.235:0.235) (0.358:0.358:0.358))
    (IOPATH S X (0.174:0.174:0.174) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_4\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.199:0.199:0.199) (0.341:0.341:0.341))
    (IOPATH S X (0.220:0.220:0.220) (0.342:0.342:0.342))
    (IOPATH S X (0.159:0.159:0.159) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_4\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.126:0.127:0.127) (0.292:0.293:0.293))
    (IOPATH A1 X (0.132:0.132:0.133) (0.305:0.305:0.306))
    (IOPATH S X (0.222:0.222:0.222) (0.346:0.346:0.346))
    (IOPATH S X (0.162:0.162:0.162) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_4\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.122:0.123:0.125) (0.287:0.287:0.287))
    (IOPATH A1 X (0.131:0.132:0.134) (0.302:0.302:0.302))
    (IOPATH S X (0.214:0.214:0.214) (0.337:0.337:0.337))
    (IOPATH S X (0.154:0.154:0.154) (0.324:0.324:0.324))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_4\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.170:0.170:0.171) (0.333:0.333:0.333))
    (IOPATH A1 X (0.176:0.176:0.176) (0.346:0.346:0.346))
    (IOPATH S X (0.263:0.263:0.263) (0.385:0.385:0.385))
    (IOPATH S X (0.203:0.203:0.203) (0.372:0.372:0.372))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_4\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.160:0.160:0.160) (0.142:0.142:0.142))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_5\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.170:0.170:0.170) (0.313:0.313:0.313))
    (IOPATH A1 X (0.191:0.191:0.191) (0.348:0.348:0.348))
    (IOPATH S X (0.239:0.239:0.239) (0.360:0.360:0.360))
    (IOPATH S X (0.178:0.178:0.178) (0.349:0.349:0.349))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_5\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.176:0.176:0.176) (0.316:0.316:0.316))
    (IOPATH A1 X (0.219:0.219:0.219) (0.361:0.361:0.361))
    (IOPATH S X (0.241:0.241:0.241) (0.361:0.361:0.361))
    (IOPATH S X (0.179:0.179:0.179) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_5\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.189:0.189:0.189) (0.339:0.339:0.339))
    (IOPATH A1 X (0.227:0.227:0.227) (0.391:0.391:0.391))
    (IOPATH S X (0.254:0.254:0.254) (0.375:0.375:0.375))
    (IOPATH S X (0.192:0.192:0.192) (0.364:0.364:0.364))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_5\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.130:0.132:0.133) (0.293:0.293:0.293))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.221:0.221:0.221) (0.341:0.341:0.341))
    (IOPATH S X (0.160:0.160:0.160) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_5\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.177:0.177:0.177) (0.329:0.329:0.329))
    (IOPATH A1 X (0.136:0.136:0.137) (0.304:0.304:0.304))
    (IOPATH S X (0.218:0.218:0.218) (0.337:0.337:0.337))
    (IOPATH S X (0.157:0.157:0.157) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_5\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.190:0.190:0.190) (0.346:0.346:0.346))
    (IOPATH A1 X (0.161:0.161:0.161) (0.311:0.311:0.311))
    (IOPATH S X (0.225:0.225:0.225) (0.345:0.345:0.345))
    (IOPATH S X (0.164:0.164:0.164) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_5\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.197:0.197:0.197) (0.355:0.355:0.355))
    (IOPATH S X (0.235:0.235:0.235) (0.355:0.355:0.355))
    (IOPATH S X (0.173:0.173:0.173) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_5\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.130:0.131:0.132) (0.296:0.296:0.296))
    (IOPATH A1 X (0.134:0.134:0.135) (0.308:0.308:0.308))
    (IOPATH S X (0.237:0.237:0.237) (0.355:0.355:0.355))
    (IOPATH S X (0.176:0.176:0.176) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_5\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.124:0.125:0.125) (0.287:0.287:0.287))
    (IOPATH A1 X (0.122:0.123:0.124) (0.295:0.295:0.295))
    (IOPATH S X (0.224:0.224:0.224) (0.341:0.341:0.341))
    (IOPATH S X (0.163:0.163:0.163) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_5\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.206:0.207:0.207) (0.369:0.370:0.370))
    (IOPATH S X (0.292:0.292:0.292) (0.407:0.407:0.407))
    (IOPATH S X (0.231:0.231:0.231) (0.394:0.394:0.394))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_5\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.233:0.233:0.233) (0.186:0.186:0.186))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_6\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.186:0.186:0.186) (0.320:0.320:0.320))
    (IOPATH A1 X (0.213:0.213:0.213) (0.354:0.354:0.354))
    (IOPATH S X (0.237:0.237:0.237) (0.354:0.354:0.354))
    (IOPATH S X (0.170:0.170:0.170) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_6\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.166:0.166:0.166) (0.300:0.300:0.300))
    (IOPATH A1 X (0.177:0.177:0.177) (0.334:0.334:0.334))
    (IOPATH S X (0.218:0.218:0.218) (0.334:0.334:0.334))
    (IOPATH S X (0.151:0.151:0.151) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_6\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.149:0.149:0.149) (0.290:0.290:0.290))
    (IOPATH A1 X (0.189:0.189:0.189) (0.329:0.329:0.329))
    (IOPATH S X (0.217:0.217:0.217) (0.333:0.333:0.333))
    (IOPATH S X (0.151:0.151:0.151) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_6\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.172:0.172:0.172) (0.324:0.324:0.324))
    (IOPATH A1 X (0.183:0.183:0.183) (0.344:0.344:0.344))
    (IOPATH S X (0.223:0.223:0.223) (0.341:0.341:0.341))
    (IOPATH S X (0.157:0.157:0.157) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_6\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.157:0.157:0.157) (0.299:0.299:0.299))
    (IOPATH A1 X (0.197:0.197:0.197) (0.337:0.337:0.337))
    (IOPATH S X (0.225:0.225:0.225) (0.342:0.342:0.342))
    (IOPATH S X (0.158:0.158:0.158) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_6\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.115:0.116:0.117) (0.280:0.280:0.280))
    (IOPATH A1 X (0.125:0.126:0.128) (0.295:0.295:0.295))
    (IOPATH S X (0.210:0.210:0.210) (0.331:0.331:0.331))
    (IOPATH S X (0.149:0.149:0.149) (0.319:0.319:0.319))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_6\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.118:0.119:0.120) (0.283:0.283:0.283))
    (IOPATH A1 X (0.119:0.120:0.121) (0.292:0.292:0.292))
    (IOPATH S X (0.211:0.211:0.211) (0.333:0.333:0.333))
    (IOPATH S X (0.150:0.150:0.150) (0.321:0.321:0.321))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_6\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.175:0.175:0.175) (0.325:0.325:0.325))
    (IOPATH A1 X (0.126:0.127:0.128) (0.298:0.298:0.298))
    (IOPATH S X (0.215:0.215:0.215) (0.337:0.337:0.337))
    (IOPATH S X (0.154:0.154:0.154) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_6\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.158:0.158:0.158) (0.306:0.306:0.306))
    (IOPATH S X (0.214:0.214:0.214) (0.337:0.337:0.337))
    (IOPATH S X (0.153:0.153:0.153) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_6\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.135:0.136:0.136) (0.301:0.301:0.301))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.230:0.230:0.230) (0.354:0.354:0.354))
    (IOPATH S X (0.171:0.171:0.171) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_6\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.149:0.149:0.150) (0.314:0.315:0.315))
    (IOPATH A1 X (0.151:0.152:0.153) (0.325:0.326:0.326))
    (IOPATH S X (0.242:0.242:0.242) (0.366:0.366:0.366))
    (IOPATH S X (0.182:0.182:0.182) (0.353:0.353:0.353))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_6\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.242:0.242:0.242) (0.386:0.386:0.386))
    (IOPATH A1 X (0.239:0.239:0.239) (0.393:0.394:0.394))
    (IOPATH S X (0.321:0.321:0.321) (0.429:0.429:0.429))
    (IOPATH S X (0.260:0.260:0.260) (0.415:0.415:0.415))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_6\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.258:0.258:0.258) (0.205:0.206:0.206))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_7\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.165:0.165:0.165) (0.303:0.303:0.303))
    (IOPATH A1 X (0.203:0.203:0.203) (0.346:0.346:0.346))
    (IOPATH S X (0.222:0.222:0.222) (0.344:0.344:0.344))
    (IOPATH S X (0.161:0.161:0.161) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_7\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.154:0.154:0.154) (0.296:0.296:0.296))
    (IOPATH A1 X (0.197:0.197:0.197) (0.339:0.339:0.339))
    (IOPATH S X (0.218:0.218:0.218) (0.339:0.339:0.339))
    (IOPATH S X (0.156:0.156:0.156) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_7\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.167:0.167:0.167) (0.317:0.317:0.317))
    (IOPATH A1 X (0.188:0.188:0.188) (0.348:0.348:0.348))
    (IOPATH S X (0.226:0.226:0.226) (0.348:0.348:0.348))
    (IOPATH S X (0.164:0.164:0.164) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_7\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.117:0.118:0.119) (0.281:0.281:0.281))
    (IOPATH A1 X (0.121:0.123:0.124) (0.293:0.293:0.293))
    (IOPATH S X (0.211:0.211:0.211) (0.332:0.332:0.332))
    (IOPATH S X (0.150:0.150:0.150) (0.320:0.320:0.320))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_7\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.187:0.187:0.187) (0.320:0.320:0.320))
    (IOPATH A1 X (0.131:0.131:0.132) (0.303:0.303:0.303))
    (IOPATH S X (0.219:0.219:0.219) (0.341:0.341:0.341))
    (IOPATH S X (0.158:0.158:0.158) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_7\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.177:0.177:0.177) (0.328:0.328:0.328))
    (IOPATH A1 X (0.147:0.147:0.147) (0.304:0.304:0.304))
    (IOPATH S X (0.213:0.213:0.213) (0.333:0.333:0.333))
    (IOPATH S X (0.152:0.152:0.152) (0.322:0.322:0.322))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_7\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.171:0.171:0.171) (0.329:0.329:0.329))
    (IOPATH S X (0.211:0.211:0.211) (0.331:0.331:0.331))
    (IOPATH S X (0.150:0.150:0.150) (0.320:0.320:0.320))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_7\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.143:0.144:0.145) (0.308:0.308:0.308))
    (IOPATH A1 X (0.143:0.143:0.144) (0.317:0.317:0.317))
    (IOPATH S X (0.238:0.238:0.238) (0.361:0.361:0.361))
    (IOPATH S X (0.178:0.178:0.178) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_7\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.124:0.125:0.126) (0.291:0.291:0.291))
    (IOPATH A1 X (0.128:0.129:0.130) (0.302:0.302:0.302))
    (IOPATH S X (0.223:0.223:0.223) (0.345:0.345:0.345))
    (IOPATH S X (0.163:0.163:0.163) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_7\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.232:0.233:0.233) (0.379:0.380:0.380))
    (IOPATH A1 X (0.241:0.241:0.242) (0.395:0.395:0.395))
    (IOPATH S X (0.320:0.320:0.320) (0.428:0.428:0.428))
    (IOPATH S X (0.259:0.259:0.259) (0.414:0.414:0.414))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_7\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.203:0.203:0.204) (0.177:0.177:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_8\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.156:0.156:0.156) (0.298:0.298:0.298))
    (IOPATH A1 X (0.176:0.176:0.176) (0.333:0.333:0.333))
    (IOPATH S X (0.224:0.224:0.224) (0.341:0.341:0.341))
    (IOPATH S X (0.157:0.157:0.157) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_8\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.153:0.153:0.153) (0.292:0.292:0.292))
    (IOPATH A1 X (0.194:0.194:0.194) (0.337:0.337:0.337))
    (IOPATH S X (0.216:0.216:0.216) (0.333:0.333:0.333))
    (IOPATH S X (0.150:0.150:0.150) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_8\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.167:0.167:0.167) (0.317:0.317:0.317))
    (IOPATH A1 X (0.209:0.209:0.209) (0.355:0.355:0.355))
    (IOPATH S X (0.225:0.225:0.225) (0.343:0.343:0.343))
    (IOPATH S X (0.159:0.159:0.159) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_8\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.159:0.159:0.159) (0.309:0.309:0.309))
    (IOPATH A1 X (0.190:0.190:0.190) (0.331:0.331:0.331))
    (IOPATH S X (0.215:0.215:0.215) (0.331:0.331:0.331))
    (IOPATH S X (0.148:0.148:0.148) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_8\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.160:0.160:0.160) (0.302:0.302:0.302))
    (IOPATH A1 X (0.189:0.189:0.189) (0.347:0.347:0.347))
    (IOPATH S X (0.225:0.225:0.225) (0.343:0.343:0.343))
    (IOPATH S X (0.158:0.158:0.158) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_8\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.125:0.126:0.128) (0.290:0.291:0.291))
    (IOPATH A1 X (0.130:0.131:0.132) (0.303:0.303:0.303))
    (IOPATH S X (0.222:0.222:0.222) (0.343:0.343:0.343))
    (IOPATH S X (0.160:0.160:0.160) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_8\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.125:0.126:0.127) (0.291:0.291:0.291))
    (IOPATH A1 X (0.131:0.133:0.134) (0.304:0.304:0.304))
    (IOPATH S X (0.222:0.222:0.222) (0.344:0.344:0.344))
    (IOPATH S X (0.161:0.161:0.161) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_8\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.179:0.179:0.179) (0.330:0.330:0.330))
    (IOPATH A1 X (0.125:0.126:0.127) (0.296:0.297:0.297))
    (IOPATH S X (0.216:0.216:0.216) (0.336:0.336:0.336))
    (IOPATH S X (0.155:0.155:0.155) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_8\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.197:0.197:0.197) (0.355:0.355:0.355))
    (IOPATH S X (0.228:0.228:0.228) (0.350:0.350:0.350))
    (IOPATH S X (0.167:0.167:0.167) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_8\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.125:0.125:0.125) (0.290:0.290:0.290))
    (IOPATH A1 X (0.127:0.127:0.128) (0.300:0.300:0.300))
    (IOPATH S X (0.219:0.219:0.219) (0.341:0.341:0.341))
    (IOPATH S X (0.160:0.160:0.160) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_8\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.127:0.127:0.128) (0.291:0.291:0.291))
    (IOPATH A1 X (0.124:0.125:0.126) (0.298:0.298:0.298))
    (IOPATH S X (0.219:0.219:0.219) (0.341:0.341:0.341))
    (IOPATH S X (0.159:0.159:0.159) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_8\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.164:0.165:0.165) (0.329:0.329:0.329))
    (IOPATH A1 X (0.167:0.167:0.168) (0.340:0.340:0.340))
    (IOPATH S X (0.249:0.249:0.249) (0.373:0.373:0.373))
    (IOPATH S X (0.187:0.187:0.187) (0.361:0.361:0.361))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_8\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.147:0.147:0.147) (0.135:0.135:0.135))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_9\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.179:0.179:0.179) (0.314:0.314:0.314))
    (IOPATH A1 X (0.206:0.206:0.206) (0.347:0.347:0.347))
    (IOPATH S X (0.226:0.226:0.226) (0.348:0.348:0.348))
    (IOPATH S X (0.164:0.164:0.164) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_9\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.169:0.169:0.169) (0.304:0.304:0.304))
    (IOPATH A1 X (0.180:0.180:0.180) (0.337:0.337:0.337))
    (IOPATH S X (0.217:0.217:0.217) (0.339:0.339:0.339))
    (IOPATH S X (0.155:0.155:0.155) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_9\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.169:0.169:0.169) (0.319:0.319:0.319))
    (IOPATH A1 X (0.199:0.199:0.199) (0.340:0.340:0.340))
    (IOPATH S X (0.221:0.221:0.221) (0.343:0.343:0.343))
    (IOPATH S X (0.160:0.160:0.160) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_9\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.111:0.112:0.113) (0.275:0.275:0.275))
    (IOPATH A1 X (0.118:0.119:0.120) (0.287:0.288:0.288))
    (IOPATH S X (0.211:0.211:0.211) (0.328:0.328:0.328))
    (IOPATH S X (0.149:0.149:0.149) (0.317:0.317:0.317))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_9\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.204:0.204:0.204) (0.360:0.360:0.360))
    (IOPATH A1 X (0.143:0.144:0.145) (0.316:0.316:0.316))
    (IOPATH S X (0.237:0.237:0.237) (0.358:0.358:0.358))
    (IOPATH S X (0.175:0.175:0.175) (0.347:0.347:0.347))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_9\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.198:0.198:0.198) (0.349:0.349:0.349))
    (IOPATH A1 X (0.190:0.190:0.190) (0.348:0.348:0.348))
    (IOPATH S X (0.242:0.242:0.242) (0.363:0.363:0.363))
    (IOPATH S X (0.181:0.181:0.181) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_9\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.170:0.170:0.170) (0.318:0.318:0.318))
    (IOPATH S X (0.231:0.231:0.231) (0.352:0.352:0.352))
    (IOPATH S X (0.170:0.170:0.170) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_9\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.131:0.132:0.133) (0.294:0.294:0.294))
    (IOPATH A1 X (0.123:0.124:0.124) (0.298:0.298:0.298))
    (IOPATH S X (0.221:0.221:0.221) (0.343:0.343:0.343))
    (IOPATH S X (0.161:0.161:0.161) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_9\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.133:0.133:0.134) (0.297:0.297:0.297))
    (IOPATH A1 X (0.140:0.141:0.141) (0.310:0.311:0.311))
    (IOPATH S X (0.225:0.225:0.225) (0.347:0.347:0.347))
    (IOPATH S X (0.165:0.165:0.165) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_9\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.162:0.162:0.162) (0.326:0.326:0.326))
    (IOPATH A1 X (0.162:0.163:0.163) (0.336:0.336:0.336))
    (IOPATH S X (0.247:0.247:0.247) (0.373:0.373:0.373))
    (IOPATH S X (0.187:0.187:0.187) (0.359:0.359:0.359))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE cby_1__8_\.mux_right_ipin_9\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.165:0.166:0.166) (0.144:0.144:0.144))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.394:0.394:0.394) (0.400:0.400:0.400))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.287:-0.287:-0.287))
    (HOLD (negedge SCE) (posedge CLK) (-0.252:-0.252:-0.252))
    (SETUP (posedge SCE) (posedge CLK) (0.415:0.415:0.415))
    (SETUP (negedge SCE) (posedge CLK) (0.368:0.368:0.368))
    (HOLD (posedge SCD) (posedge CLK) (-0.195:-0.195:-0.195))
    (HOLD (negedge SCD) (posedge CLK) (-0.265:-0.265:-0.265))
    (SETUP (posedge SCD) (posedge CLK) (0.256:0.256:0.256))
    (SETUP (negedge SCD) (posedge CLK) (0.408:0.408:0.408))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.360:0.360:0.360))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.162:-0.162:-0.162))
    (HOLD (posedge D) (posedge CLK) (-0.093:-0.093:-0.094))
    (HOLD (negedge D) (posedge CLK) (-0.192:-0.193:-0.193))
    (SETUP (posedge D) (posedge CLK) (0.129:0.129:0.129))
    (SETUP (negedge D) (posedge CLK) (0.308:0.308:0.309))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.389:0.389:0.389) (0.396:0.396:0.396))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.289:-0.289:-0.289))
    (HOLD (negedge SCE) (posedge CLK) (-0.257:-0.257:-0.257))
    (SETUP (posedge SCE) (posedge CLK) (0.417:0.417:0.417))
    (SETUP (negedge SCE) (posedge CLK) (0.372:0.372:0.372))
    (HOLD (posedge SCD) (posedge CLK) (-0.209:-0.209:-0.209))
    (HOLD (negedge SCD) (posedge CLK) (-0.271:-0.271:-0.271))
    (SETUP (posedge SCD) (posedge CLK) (0.270:0.270:0.270))
    (SETUP (negedge SCD) (posedge CLK) (0.415:0.415:0.415))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.361:0.361:0.361))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.161:-0.161:-0.161))
    (HOLD (posedge D) (posedge CLK) (-0.095:-0.095:-0.096))
    (HOLD (negedge D) (posedge CLK) (-0.194:-0.194:-0.194))
    (SETUP (posedge D) (posedge CLK) (0.131:0.131:0.131))
    (SETUP (negedge D) (posedge CLK) (0.310:0.310:0.310))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.239:0.239:0.239) (0.372:0.372:0.372))
    (IOPATH A1 X (0.279:0.279:0.279) (0.406:0.406:0.406))
    (IOPATH S X (0.306:0.306:0.306) (0.420:0.420:0.420))
    (IOPATH S X (0.251:0.251:0.251) (0.403:0.403:0.403))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.140:0.140:0.140) (0.295:0.295:0.295))
    (IOPATH A1 X (0.171:0.171:0.171) (0.325:0.325:0.325))
    (IOPATH S X (0.233:0.233:0.233) (0.351:0.351:0.351))
    (IOPATH S X (0.171:0.171:0.171) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.132:0.132) (0.290:0.290:0.290))
    (IOPATH A1 X (0.140:0.140:0.140) (0.303:0.303:0.303))
    (IOPATH S X (0.231:0.231:0.231) (0.349:0.349:0.349))
    (IOPATH S X (0.168:0.168:0.168) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.121:0.121:0.121) (0.277:0.277:0.277))
    (IOPATH A1 X (0.126:0.126:0.126) (0.288:0.288:0.288))
    (IOPATH S X (0.219:0.219:0.219) (0.335:0.335:0.335))
    (IOPATH S X (0.157:0.157:0.157) (0.326:0.326:0.326))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.124:0.124:0.124) (0.278:0.278:0.278))
    (IOPATH A1 X (0.129:0.129:0.129) (0.290:0.290:0.290))
    (IOPATH S X (0.219:0.219:0.219) (0.335:0.335:0.335))
    (IOPATH S X (0.156:0.156:0.156) (0.326:0.326:0.326))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.134:0.134:0.134) (0.289:0.289:0.289))
    (IOPATH A1 X (0.135:0.135:0.135) (0.298:0.298:0.298))
    (IOPATH S X (0.227:0.227:0.227) (0.344:0.344:0.344))
    (IOPATH S X (0.164:0.164:0.164) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.142:0.142:0.142) (0.297:0.297:0.297))
    (IOPATH A1 X (0.147:0.147:0.147) (0.309:0.309:0.309))
    (IOPATH S X (0.235:0.235:0.235) (0.353:0.353:0.353))
    (IOPATH S X (0.173:0.173:0.173) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.133:0.133:0.133) (0.288:0.288:0.288))
    (IOPATH A1 X (0.137:0.137:0.137) (0.298:0.298:0.298))
    (IOPATH S X (0.225:0.225:0.225) (0.342:0.342:0.342))
    (IOPATH S X (0.163:0.163:0.163) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.127:0.127:0.127) (0.280:0.280:0.280))
    (IOPATH A1 X (0.127:0.127:0.127) (0.289:0.289:0.289))
    (IOPATH S X (0.219:0.219:0.219) (0.335:0.335:0.335))
    (IOPATH S X (0.156:0.156:0.156) (0.326:0.326:0.326))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.237:0.237:0.237) (0.346:0.346:0.346))
    (IOPATH S X (0.171:0.171:0.171) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.119:0.119:0.120) (0.284:0.284:0.284))
    (IOPATH A1 X (0.122:0.122:0.123) (0.295:0.295:0.295))
    (IOPATH S X (0.239:0.239:0.239) (0.347:0.347:0.347))
    (IOPATH S X (0.172:0.172:0.172) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.159:0.159:0.160) (0.321:0.322:0.322))
    (IOPATH A1 X (0.158:0.158:0.159) (0.330:0.330:0.330))
    (IOPATH S X (0.271:0.271:0.271) (0.380:0.380:0.380))
    (IOPATH S X (0.205:0.205:0.205) (0.377:0.377:0.377))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.142:0.143:0.143) (0.307:0.307:0.308))
    (IOPATH A1 X (0.147:0.147:0.148) (0.320:0.320:0.320))
    (IOPATH S X (0.261:0.261:0.261) (0.371:0.371:0.371))
    (IOPATH S X (0.195:0.195:0.195) (0.367:0.367:0.367))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.138:0.138:0.138) (0.302:0.302:0.302))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.145:0.146:0.146) (0.306:0.306:0.307))
    (IOPATH A1 X (0.152:0.152:0.153) (0.320:0.320:0.320))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.130:0.130:0.130) (0.300:0.300:0.300))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.124:0.125:0.125) (0.121:0.122:0.122))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.103:0.103:0.104) (0.108:0.108:0.108))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.092:0.092:0.092) (0.100:0.100:0.100))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.123:0.123:0.124) (0.118:0.118:0.118))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.089:0.089:0.089) (0.097:0.097:0.097))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.083:0.084:0.084) (0.093:0.093:0.094))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.079:0.079:0.080) (0.091:0.091:0.091))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.239:0.239:0.239) (0.207:0.207:0.207))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.252:0.252:0.252) (0.205:0.205:0.205))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.149:0.149:0.149) (0.130:0.130:0.130))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.095:0.095:0.095) (0.096:0.097:0.097))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__or2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.105:0.105:0.105) (0.225:0.225:0.225))
    (IOPATH B X (0.114:0.114:0.114) (0.206:0.206:0.206))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.421:0.421:0.421) (0.430:0.430:0.430))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.485:0.485:0.485))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.081:-0.081:-0.081))
    (HOLD (posedge D) (posedge CLK) (-0.070:-0.070:-0.070))
    (HOLD (negedge D) (posedge CLK) (-0.078:-0.078:-0.078))
    (SETUP (posedge D) (posedge CLK) (0.099:0.099:0.099))
    (SETUP (negedge D) (posedge CLK) (0.149:0.149:0.149))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.345:0.345:0.345) (0.376:0.376:0.376))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.586:0.586:0.586))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.033:0.033:0.033))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.344:0.344:0.344) (0.376:0.376:0.376))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.590:0.590:0.590))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.029:0.029:0.029))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.351:0.351:0.351) (0.382:0.382:0.382))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.590:0.590:0.590))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.029:0.029:0.029))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.349:0.349:0.349) (0.380:0.380:0.380))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.591:0.591:0.591))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.030:0.030:0.030))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.342:0.342:0.342) (0.375:0.375:0.375))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.591:0.591:0.591))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.030:0.030:0.030))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.349:0.349:0.349) (0.380:0.380:0.380))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.591:0.591:0.591))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.031:0.031:0.031))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.359:0.359:0.359) (0.388:0.388:0.388))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.591:0.591:0.591))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.032:0.032:0.032))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.343:0.343:0.343) (0.376:0.376:0.376))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.576:0.576:0.576))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.019:0.019:0.019))
    (HOLD (posedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (HOLD (negedge D) (posedge CLK) (-0.072:-0.072:-0.072))
    (SETUP (posedge D) (posedge CLK) (0.089:0.089:0.089))
    (SETUP (negedge D) (posedge CLK) (0.142:0.142:0.142))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.348:0.348:0.348) (0.380:0.380:0.380))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.581:0.581:0.581))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.013:0.013:0.013))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.116:0.116:0.116))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.332:0.332:0.332) (0.367:0.367:0.367))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.578:0.578:0.578))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.018:0.018:0.018))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.338:0.338:0.338) (0.371:0.371:0.371))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.588:0.588:0.588))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.029:0.029:0.029))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (SETUP (posedge D) (posedge CLK) (0.063:0.063:0.063))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.333:0.333:0.333) (0.367:0.367:0.367))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.588:0.588:0.588))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.029:0.029:0.029))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.348:0.348:0.348) (0.379:0.379:0.379))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.588:0.588:0.588))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.029:0.029:0.029))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.116:0.116:0.116))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.338:0.338:0.338) (0.370:0.370:0.370))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.585:0.585:0.585))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.032:0.032:0.032))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.338:0.338:0.338) (0.370:0.370:0.370))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.586:0.586:0.586))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.033:0.033:0.033))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.347:0.347:0.347) (0.379:0.379:0.379))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.589:0.589:0.589))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.028:0.028:0.028))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.356:0.356:0.356) (0.386:0.386:0.386))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.594:0.594:0.594))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.027:0.027:0.027))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.362:0.362:0.362) (0.390:0.390:0.390))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.591:0.591:0.591))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.030:0.030:0.030))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.367:0.367:0.367) (0.394:0.394:0.394))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.592:0.592:0.592))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.031:0.031:0.031))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.362:0.362:0.362) (0.391:0.391:0.391))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.594:0.594:0.594))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.028:0.028:0.028))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.122:0.122:0.122) (0.276:0.276:0.276))
    (IOPATH A1 X (0.125:0.125:0.125) (0.288:0.288:0.288))
    (IOPATH S X (0.201:0.201:0.201) (0.325:0.325:0.325))
    (IOPATH S X (0.140:0.140:0.140) (0.314:0.314:0.314))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.174:0.174:0.175) (0.345:0.345:0.345))
    (IOPATH S X (0.255:0.255:0.255) (0.377:0.377:0.377))
    (IOPATH S X (0.193:0.193:0.193) (0.365:0.365:0.365))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.142:0.142:0.142) (0.285:0.285:0.285))
    (IOPATH A1 X (0.166:0.166:0.166) (0.312:0.312:0.312))
    (IOPATH S X (0.206:0.206:0.206) (0.330:0.330:0.330))
    (IOPATH S X (0.145:0.145:0.145) (0.318:0.318:0.318))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.132:0.132:0.133) (0.305:0.305:0.305))
    (IOPATH S X (0.212:0.212:0.212) (0.336:0.336:0.336))
    (IOPATH S X (0.150:0.150:0.150) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.379:0.379:0.379) (0.403:0.403:0.403))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.582:0.582:0.582))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.015:0.015:0.015))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.404:0.404:0.404) (0.419:0.419:0.419))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.595:0.595:0.595))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.028:0.028:0.028))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.351:0.351:0.351) (0.382:0.382:0.382))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.594:0.594:0.594))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.029:0.029:0.029))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.400:0.400:0.400) (0.415:0.415:0.415))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.594:0.594:0.594))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.029:0.029:0.029))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.385:0.385:0.385) (0.407:0.407:0.407))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.586:0.586:0.586))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.019:0.019:0.019))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.362:0.362:0.362) (0.391:0.391:0.391))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.594:0.594:0.594))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.028:0.028:0.028))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (SETUP (posedge D) (posedge CLK) (0.075:0.075:0.075))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.395:0.395:0.395) (0.413:0.413:0.413))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.595:0.595:0.595))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.027:0.027:0.027))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.397:0.397:0.397) (0.415:0.415:0.415))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.588:0.588:0.588))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.022:0.022:0.022))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.078:0.078:0.078))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.207:0.208:0.208) (0.357:0.358:0.358))
    (IOPATH A1 X (0.222:0.222:0.222) (0.371:0.371:0.371))
    (IOPATH S X (0.273:0.273:0.273) (0.392:0.392:0.392))
    (IOPATH S X (0.212:0.212:0.212) (0.379:0.379:0.379))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.278:0.278:0.278) (0.367:0.368:0.368))
    (IOPATH S X (0.328:0.328:0.328) (0.405:0.405:0.405))
    (IOPATH S X (0.288:0.288:0.288) (0.405:0.405:0.405))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.156:0.156:0.156) (0.301:0.301:0.301))
    (IOPATH A1 X (0.174:0.174:0.174) (0.329:0.329:0.329))
    (IOPATH S X (0.219:0.219:0.219) (0.342:0.342:0.342))
    (IOPATH S X (0.157:0.157:0.157) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.264:0.264:0.265) (0.358:0.358:0.358))
    (IOPATH S X (0.333:0.333:0.333) (0.407:0.407:0.407))
    (IOPATH S X (0.293:0.293:0.293) (0.407:0.407:0.407))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.134:0.134:0.134) (0.283:0.283:0.283))
    (IOPATH A1 X (0.146:0.146:0.146) (0.310:0.310:0.310))
    (IOPATH S X (0.211:0.211:0.211) (0.336:0.336:0.336))
    (IOPATH S X (0.152:0.152:0.152) (0.322:0.322:0.322))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.137:0.137:0.138) (0.311:0.311:0.311))
    (IOPATH S X (0.217:0.217:0.217) (0.341:0.341:0.341))
    (IOPATH S X (0.155:0.155:0.155) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.150:0.150:0.150) (0.297:0.297:0.297))
    (IOPATH A1 X (0.135:0.135:0.135) (0.288:0.288:0.288))
    (IOPATH S X (0.209:0.209:0.209) (0.331:0.331:0.331))
    (IOPATH S X (0.150:0.150:0.150) (0.318:0.318:0.318))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.141:0.142:0.142) (0.315:0.315:0.315))
    (IOPATH S X (0.234:0.234:0.234) (0.357:0.357:0.357))
    (IOPATH S X (0.174:0.174:0.174) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.390:0.390:0.390) (0.396:0.396:0.396))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.289:-0.289:-0.289))
    (HOLD (negedge SCE) (posedge CLK) (-0.256:-0.256:-0.256))
    (SETUP (posedge SCE) (posedge CLK) (0.417:0.417:0.417))
    (SETUP (negedge SCE) (posedge CLK) (0.372:0.372:0.372))
    (HOLD (posedge SCD) (posedge CLK) (-0.207:-0.207:-0.207))
    (HOLD (negedge SCD) (posedge CLK) (-0.269:-0.269:-0.269))
    (SETUP (posedge SCD) (posedge CLK) (0.269:0.269:0.269))
    (SETUP (negedge SCD) (posedge CLK) (0.413:0.413:0.413))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.361:0.361:0.361))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.161:-0.161:-0.161))
    (HOLD (posedge D) (posedge CLK) (-0.093:-0.093:-0.094))
    (HOLD (negedge D) (posedge CLK) (-0.192:-0.193:-0.193))
    (SETUP (posedge D) (posedge CLK) (0.129:0.129:0.129))
    (SETUP (negedge D) (posedge CLK) (0.308:0.309:0.309))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.377:0.377:0.377) (0.388:0.388:0.388))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.289:-0.289:-0.289))
    (HOLD (negedge SCE) (posedge CLK) (-0.256:-0.256:-0.256))
    (SETUP (posedge SCE) (posedge CLK) (0.417:0.417:0.417))
    (SETUP (negedge SCE) (posedge CLK) (0.372:0.372:0.372))
    (HOLD (posedge SCD) (posedge CLK) (-0.207:-0.207:-0.207))
    (HOLD (negedge SCD) (posedge CLK) (-0.270:-0.270:-0.270))
    (SETUP (posedge SCD) (posedge CLK) (0.269:0.269:0.269))
    (SETUP (negedge SCD) (posedge CLK) (0.414:0.414:0.414))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.361:0.361:0.361))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.161:-0.161:-0.161))
    (HOLD (posedge D) (posedge CLK) (-0.096:-0.096:-0.096))
    (HOLD (negedge D) (posedge CLK) (-0.195:-0.195:-0.195))
    (SETUP (posedge D) (posedge CLK) (0.132:0.132:0.132))
    (SETUP (negedge D) (posedge CLK) (0.311:0.311:0.311))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.187:0.187:0.187) (0.333:0.333:0.333))
    (IOPATH A1 X (0.228:0.228:0.229) (0.382:0.382:0.383))
    (IOPATH S X (0.253:0.253:0.253) (0.379:0.379:0.379))
    (IOPATH S X (0.198:0.198:0.198) (0.363:0.363:0.363))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.136:0.136:0.136) (0.290:0.290:0.290))
    (IOPATH A1 X (0.149:0.149:0.149) (0.306:0.306:0.306))
    (IOPATH S X (0.236:0.236:0.236) (0.348:0.348:0.348))
    (IOPATH S X (0.171:0.171:0.171) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.122:0.122:0.122) (0.276:0.276:0.276))
    (IOPATH A1 X (0.128:0.128:0.128) (0.288:0.288:0.288))
    (IOPATH S X (0.226:0.226:0.226) (0.336:0.336:0.336))
    (IOPATH S X (0.161:0.161:0.161) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.124:0.124:0.124) (0.278:0.278:0.278))
    (IOPATH A1 X (0.132:0.132:0.132) (0.292:0.292:0.292))
    (IOPATH S X (0.229:0.229:0.229) (0.339:0.339:0.339))
    (IOPATH S X (0.164:0.164:0.164) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.131:0.131:0.131) (0.285:0.285:0.285))
    (IOPATH A1 X (0.136:0.136:0.136) (0.297:0.297:0.297))
    (IOPATH S X (0.233:0.233:0.233) (0.345:0.345:0.345))
    (IOPATH S X (0.169:0.169:0.169) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.174:0.174:0.174) (0.328:0.328:0.328))
    (IOPATH A1 X (0.181:0.181:0.181) (0.342:0.342:0.342))
    (IOPATH S X (0.278:0.278:0.278) (0.391:0.391:0.391))
    (IOPATH S X (0.214:0.214:0.214) (0.384:0.384:0.384))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.141:0.141:0.141) (0.297:0.297:0.297))
    (IOPATH A1 X (0.145:0.145:0.145) (0.308:0.308:0.308))
    (IOPATH S X (0.244:0.244:0.244) (0.357:0.357:0.357))
    (IOPATH S X (0.179:0.179:0.179) (0.351:0.351:0.351))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.139:0.139:0.139) (0.295:0.295:0.295))
    (IOPATH A1 X (0.144:0.144:0.144) (0.308:0.308:0.308))
    (IOPATH S X (0.246:0.246:0.246) (0.359:0.359:0.359))
    (IOPATH S X (0.181:0.181:0.181) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.130:0.130:0.130) (0.285:0.285:0.285))
    (IOPATH A1 X (0.130:0.130:0.130) (0.294:0.294:0.294))
    (IOPATH S X (0.234:0.234:0.234) (0.346:0.346:0.346))
    (IOPATH S X (0.169:0.169:0.169) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.111:0.111:0.111) (0.275:0.275:0.275))
    (IOPATH A1 X (0.117:0.117:0.118) (0.288:0.288:0.289))
    (IOPATH S X (0.206:0.206:0.206) (0.327:0.327:0.327))
    (IOPATH S X (0.145:0.145:0.145) (0.315:0.315:0.315))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.121:0.121:0.122) (0.286:0.287:0.287))
    (IOPATH A1 X (0.122:0.123:0.123) (0.296:0.296:0.296))
    (IOPATH S X (0.214:0.214:0.214) (0.336:0.336:0.336))
    (IOPATH S X (0.152:0.152:0.152) (0.324:0.324:0.324))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.156:0.156:0.157) (0.319:0.319:0.319))
    (IOPATH A1 X (0.173:0.173:0.174) (0.338:0.338:0.339))
    (IOPATH S X (0.243:0.243:0.243) (0.366:0.366:0.366))
    (IOPATH S X (0.182:0.182:0.182) (0.353:0.353:0.353))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.139:0.139:0.139) (0.303:0.304:0.304))
    (IOPATH A1 X (0.146:0.147:0.147) (0.317:0.317:0.318))
    (IOPATH S X (0.231:0.231:0.231) (0.353:0.353:0.353))
    (IOPATH S X (0.169:0.169:0.169) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.147:0.147:0.147) (0.299:0.299:0.299))
    (IOPATH A1 X (0.146:0.146:0.146) (0.310:0.310:0.310))
    (IOPATH S X (0.223:0.223:0.223) (0.357:0.357:0.357))
    (IOPATH S X (0.173:0.173:0.173) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.228:0.228:0.228) (0.361:0.361:0.361))
    (IOPATH S X (0.177:0.177:0.177) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.133:0.133:0.133) (0.295:0.295:0.295))
    (IOPATH A1 X (0.134:0.134:0.135) (0.304:0.304:0.304))
    (IOPATH S X (0.202:0.202:0.202) (0.335:0.335:0.335))
    (IOPATH S X (0.150:0.150:0.150) (0.316:0.316:0.316))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.118:0.118:0.119) (0.117:0.118:0.118))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.101:0.101:0.101) (0.106:0.106:0.106))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.096:0.097:0.097) (0.104:0.104:0.104))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.140:0.140:0.140) (0.129:0.129:0.129))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.087:0.087:0.088) (0.096:0.096:0.096))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.083:0.083:0.084) (0.092:0.093:0.093))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.092:0.092:0.092) (0.099:0.099:0.099))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.272:0.272:0.272) (0.227:0.227:0.227))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.171:0.171:0.171) (0.148:0.148:0.148))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.139:0.140:0.140) (0.125:0.125:0.125))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.137:0.137:0.137) (0.122:0.122:0.122))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__or2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.126:0.126:0.126) (0.245:0.245:0.245))
    (IOPATH B X (0.132:0.132:0.132) (0.225:0.225:0.225))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.381:0.381:0.381) (0.404:0.404:0.404))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.600:0.600:0.600))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.035:0.035:0.035))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.348:0.348:0.348) (0.380:0.380:0.380))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.633:0.633:0.633))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.073:0.073:0.073))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.347:0.347:0.347) (0.379:0.379:0.379))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.634:0.634:0.634))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.073:0.073:0.073))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.342:0.342:0.342) (0.374:0.374:0.374))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.634:0.634:0.634))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.073:0.073:0.073))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.335:0.335:0.335) (0.369:0.369:0.369))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.634:0.634:0.634))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.073:0.073:0.073))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.339:0.339:0.339) (0.372:0.372:0.372))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.632:0.632:0.632))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.070:0.070:0.070))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.063:0.063:0.063))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.345:0.345:0.345) (0.378:0.378:0.378))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.633:0.633:0.633))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.072:0.072:0.072))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.116:0.116:0.116))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.364:0.364:0.364) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.634:0.634:0.634))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.071:0.071:0.071))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.354:0.354:0.354) (0.384:0.384:0.384))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.598:0.598:0.598))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.037:0.037:0.037))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.352:0.352:0.352) (0.382:0.382:0.382))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.627:0.627:0.627))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.066:0.066:0.066))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.345:0.345:0.345) (0.378:0.378:0.378))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.630:0.630:0.630))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.069:0.069:0.069))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.355:0.355:0.355) (0.385:0.385:0.385))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.630:0.630:0.630))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.069:0.069:0.069))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.343:0.343:0.343) (0.376:0.376:0.376))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.631:0.631:0.631))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.070:0.070:0.070))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.355:0.355:0.355) (0.385:0.385:0.385))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.632:0.632:0.632))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.069:0.069:0.069))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.349:0.349:0.349) (0.380:0.380:0.380))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.633:0.633:0.633))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.071:0.071:0.071))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.351:0.351:0.351) (0.382:0.382:0.382))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.634:0.634:0.634))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.071:0.071:0.071))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.339:0.339:0.339) (0.372:0.372:0.372))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.633:0.633:0.633))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.073:0.073:0.073))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.358:0.358:0.358) (0.387:0.387:0.387))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.633:0.633:0.633))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.072:0.072:0.072))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.348:0.348:0.348) (0.379:0.379:0.379))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.625:0.625:0.625))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.065:0.065:0.065))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.358:0.358:0.358) (0.387:0.387:0.387))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.624:0.624:0.624))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.063:0.063:0.063))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.356:0.356:0.356) (0.385:0.385:0.385))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.623:0.623:0.623))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.062:0.062:0.062))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.130:0.130:0.130) (0.285:0.285:0.285))
    (IOPATH A1 X (0.132:0.132:0.132) (0.296:0.296:0.296))
    (IOPATH S X (0.210:0.210:0.210) (0.334:0.334:0.334))
    (IOPATH S X (0.148:0.148:0.148) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.169:0.169:0.170) (0.341:0.341:0.341))
    (IOPATH S X (0.243:0.243:0.243) (0.366:0.366:0.366))
    (IOPATH S X (0.180:0.180:0.180) (0.356:0.356:0.356))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.136:0.136:0.136) (0.284:0.284:0.284))
    (IOPATH A1 X (0.169:0.169:0.169) (0.329:0.329:0.329))
    (IOPATH S X (0.205:0.205:0.205) (0.329:0.329:0.329))
    (IOPATH S X (0.144:0.144:0.144) (0.318:0.318:0.318))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.129:0.130:0.130) (0.302:0.302:0.303))
    (IOPATH S X (0.208:0.208:0.208) (0.332:0.332:0.332))
    (IOPATH S X (0.146:0.146:0.146) (0.321:0.321:0.321))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.364:0.364:0.364) (0.392:0.392:0.392))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.622:0.622:0.622))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.061:0.061:0.061))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.380:0.380:0.380) (0.402:0.402:0.402))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.625:0.625:0.625))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.065:0.065:0.065))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.354:0.354:0.354) (0.383:0.383:0.383))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.623:0.623:0.623))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.062:0.062:0.062))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.382:0.382:0.382) (0.403:0.403:0.403))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.624:0.624:0.624))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.063:0.063:0.063))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.360:0.360:0.360) (0.388:0.388:0.388))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.616:0.616:0.616))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.055:0.055:0.055))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.365:0.365:0.365) (0.392:0.392:0.392))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.624:0.624:0.624))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.063:0.063:0.063))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.372:0.372:0.372) (0.397:0.397:0.397))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.607:0.607:0.607))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.046:0.046:0.046))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.386:0.386:0.386) (0.407:0.407:0.407))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.625:0.625:0.625))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.064:0.064:0.064))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.161:0.161:0.162) (0.319:0.319:0.319))
    (IOPATH A1 X (0.178:0.178:0.178) (0.334:0.334:0.334))
    (IOPATH S X (0.227:0.227:0.227) (0.351:0.351:0.351))
    (IOPATH S X (0.166:0.166:0.166) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.260:0.260:0.260) (0.357:0.357:0.357))
    (IOPATH S X (0.322:0.322:0.322) (0.402:0.402:0.402))
    (IOPATH S X (0.280:0.280:0.280) (0.400:0.400:0.400))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.154:0.154:0.154) (0.295:0.295:0.295))
    (IOPATH A1 X (0.161:0.161:0.161) (0.317:0.317:0.317))
    (IOPATH S X (0.212:0.212:0.212) (0.335:0.335:0.335))
    (IOPATH S X (0.150:0.150:0.150) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.250:0.250:0.250) (0.350:0.350:0.351))
    (IOPATH S X (0.317:0.317:0.317) (0.399:0.399:0.399))
    (IOPATH S X (0.276:0.276:0.276) (0.397:0.397:0.397))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.167:0.167:0.167) (0.315:0.315:0.315))
    (IOPATH A1 X (0.155:0.155:0.155) (0.321:0.321:0.322))
    (IOPATH S X (0.217:0.217:0.217) (0.341:0.341:0.341))
    (IOPATH S X (0.156:0.156:0.156) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.142:0.143:0.143) (0.314:0.314:0.314))
    (IOPATH S X (0.218:0.218:0.218) (0.343:0.343:0.343))
    (IOPATH S X (0.157:0.157:0.157) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.146:0.146:0.146) (0.293:0.293:0.293))
    (IOPATH A1 X (0.139:0.139:0.139) (0.288:0.288:0.288))
    (IOPATH S X (0.201:0.201:0.201) (0.323:0.323:0.323))
    (IOPATH S X (0.141:0.141:0.141) (0.311:0.311:0.311))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_1\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.142:0.143:0.143) (0.317:0.317:0.317))
    (IOPATH S X (0.233:0.233:0.233) (0.358:0.358:0.358))
    (IOPATH S X (0.173:0.173:0.173) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.402:0.402:0.402) (0.405:0.405:0.405))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.289:-0.289:-0.289))
    (HOLD (negedge SCE) (posedge CLK) (-0.256:-0.256:-0.256))
    (SETUP (posedge SCE) (posedge CLK) (0.417:0.417:0.417))
    (SETUP (negedge SCE) (posedge CLK) (0.372:0.372:0.372))
    (HOLD (posedge SCD) (posedge CLK) (-0.204:-0.204:-0.204))
    (HOLD (negedge SCD) (posedge CLK) (-0.266:-0.266:-0.266))
    (SETUP (posedge SCD) (posedge CLK) (0.265:0.265:0.265))
    (SETUP (negedge SCD) (posedge CLK) (0.410:0.410:0.410))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.361:0.361:0.361))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.161:-0.161:-0.161))
    (HOLD (posedge D) (posedge CLK) (-0.097:-0.097:-0.097))
    (HOLD (negedge D) (posedge CLK) (-0.196:-0.196:-0.196))
    (SETUP (posedge D) (posedge CLK) (0.132:0.133:0.133))
    (SETUP (negedge D) (posedge CLK) (0.312:0.312:0.312))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.389:0.389:0.389) (0.396:0.396:0.396))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.289:-0.289:-0.289))
    (HOLD (negedge SCE) (posedge CLK) (-0.256:-0.256:-0.256))
    (SETUP (posedge SCE) (posedge CLK) (0.416:0.416:0.416))
    (SETUP (negedge SCE) (posedge CLK) (0.372:0.372:0.372))
    (HOLD (posedge SCD) (posedge CLK) (-0.211:-0.211:-0.211))
    (HOLD (negedge SCD) (posedge CLK) (-0.273:-0.273:-0.273))
    (SETUP (posedge SCD) (posedge CLK) (0.273:0.273:0.273))
    (SETUP (negedge SCD) (posedge CLK) (0.417:0.417:0.417))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.361:0.361:0.361))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.161:-0.161:-0.161))
    (HOLD (posedge D) (posedge CLK) (-0.098:-0.098:-0.098))
    (HOLD (negedge D) (posedge CLK) (-0.197:-0.197:-0.197))
    (SETUP (posedge D) (posedge CLK) (0.133:0.134:0.134))
    (SETUP (negedge D) (posedge CLK) (0.313:0.313:0.313))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.251:0.251:0.251) (0.380:0.380:0.380))
    (IOPATH A1 X (0.269:0.269:0.269) (0.412:0.412:0.412))
    (IOPATH S X (0.313:0.313:0.313) (0.424:0.424:0.424))
    (IOPATH S X (0.257:0.257:0.257) (0.408:0.408:0.408))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.125:0.125:0.125) (0.280:0.280:0.280))
    (IOPATH A1 X (0.144:0.144:0.144) (0.300:0.300:0.300))
    (IOPATH S X (0.208:0.208:0.208) (0.330:0.330:0.330))
    (IOPATH S X (0.148:0.148:0.148) (0.318:0.318:0.318))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.133:0.133:0.133) (0.288:0.288:0.288))
    (IOPATH A1 X (0.135:0.135:0.135) (0.298:0.298:0.298))
    (IOPATH S X (0.213:0.213:0.213) (0.337:0.337:0.337))
    (IOPATH S X (0.153:0.153:0.153) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.132:0.132) (0.286:0.286:0.286))
    (IOPATH A1 X (0.133:0.133:0.133) (0.295:0.295:0.295))
    (IOPATH S X (0.211:0.211:0.211) (0.334:0.334:0.334))
    (IOPATH S X (0.151:0.151:0.151) (0.322:0.322:0.322))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.133:0.133:0.133) (0.289:0.289:0.289))
    (IOPATH A1 X (0.139:0.139:0.139) (0.302:0.302:0.302))
    (IOPATH S X (0.216:0.216:0.216) (0.339:0.339:0.339))
    (IOPATH S X (0.155:0.155:0.155) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.132:0.132) (0.288:0.288:0.288))
    (IOPATH A1 X (0.141:0.141:0.141) (0.302:0.302:0.302))
    (IOPATH S X (0.216:0.216:0.216) (0.339:0.339:0.339))
    (IOPATH S X (0.155:0.155:0.155) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.126:0.126:0.126) (0.282:0.282:0.282))
    (IOPATH A1 X (0.130:0.130:0.130) (0.293:0.293:0.293))
    (IOPATH S X (0.209:0.209:0.209) (0.332:0.332:0.332))
    (IOPATH S X (0.149:0.149:0.149) (0.320:0.320:0.320))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.130:0.130:0.130) (0.285:0.285:0.285))
    (IOPATH A1 X (0.133:0.133:0.133) (0.296:0.296:0.296))
    (IOPATH S X (0.213:0.213:0.213) (0.336:0.336:0.336))
    (IOPATH S X (0.152:0.152:0.152) (0.324:0.324:0.324))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.131:0.131:0.131) (0.289:0.289:0.289))
    (IOPATH A1 X (0.137:0.137:0.137) (0.301:0.301:0.301))
    (IOPATH S X (0.217:0.217:0.217) (0.341:0.341:0.341))
    (IOPATH S X (0.156:0.156:0.156) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.120:0.120:0.121) (0.285:0.285:0.285))
    (IOPATH A1 X (0.121:0.121:0.122) (0.294:0.294:0.294))
    (IOPATH S X (0.218:0.218:0.218) (0.337:0.337:0.337))
    (IOPATH S X (0.156:0.156:0.156) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.123:0.124:0.124) (0.289:0.289:0.289))
    (IOPATH A1 X (0.124:0.125:0.125) (0.298:0.298:0.298))
    (IOPATH S X (0.221:0.221:0.221) (0.340:0.340:0.340))
    (IOPATH S X (0.158:0.158:0.158) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.177:0.177:0.177) (0.337:0.337:0.337))
    (IOPATH A1 X (0.181:0.182:0.182) (0.350:0.350:0.350))
    (IOPATH S X (0.275:0.275:0.275) (0.391:0.391:0.391))
    (IOPATH S X (0.212:0.212:0.212) (0.381:0.381:0.381))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.161:0.161:0.162) (0.325:0.325:0.325))
    (IOPATH A1 X (0.162:0.162:0.163) (0.335:0.335:0.335))
    (IOPATH S X (0.257:0.257:0.257) (0.376:0.376:0.376))
    (IOPATH S X (0.193:0.193:0.193) (0.366:0.366:0.366))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.222:0.222:0.222) (0.355:0.355:0.355))
    (IOPATH S X (0.171:0.171:0.171) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.178:0.178:0.178) (0.336:0.337:0.337))
    (IOPATH A1 X (0.189:0.189:0.190) (0.352:0.352:0.352))
    (IOPATH S X (0.241:0.241:0.241) (0.375:0.375:0.375))
    (IOPATH S X (0.190:0.190:0.190) (0.354:0.354:0.354))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.130:0.130:0.130) (0.299:0.299:0.299))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.129:0.129:0.129) (0.126:0.126:0.126))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.118:0.118:0.118) (0.118:0.119:0.119))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.093:0.093:0.093) (0.102:0.102:0.102))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.169:0.169:0.169) (0.146:0.146:0.146))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.083:0.083:0.083) (0.093:0.093:0.093))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.080:0.080:0.081) (0.091:0.091:0.091))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.088:0.089:0.089) (0.097:0.097:0.098))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.198:0.198:0.198) (0.180:0.180:0.180))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.202:0.202:0.202) (0.168:0.168:0.168))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.137:0.137:0.138) (0.124:0.124:0.124))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.112:0.112:0.112) (0.107:0.107:0.107))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__or2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.109:0.109:0.109) (0.232:0.232:0.232))
    (IOPATH B X (0.115:0.115:0.115) (0.212:0.212:0.212))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.377:0.377:0.377) (0.400:0.400:0.400))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.632:0.632:0.632))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.075:0.075:0.075))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.343:0.343:0.343) (0.376:0.376:0.376))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.505:0.505:0.505))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.116:0.116:0.116))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.341:0.341:0.341) (0.374:0.374:0.374))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.505:0.505:0.505))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.341:0.341:0.341) (0.374:0.374:0.374))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.504:0.504:0.504))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.340:0.340:0.340) (0.373:0.373:0.373))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.504:0.504:0.504))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.342:0.342:0.342) (0.375:0.375:0.375))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.504:0.504:0.504))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.334:0.334:0.334) (0.369:0.369:0.369))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.504:0.504:0.504))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.341:0.341:0.341) (0.374:0.374:0.374))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.503:0.503:0.503))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.063:0.063:0.063))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.342:0.342:0.342) (0.375:0.375:0.375))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.635:0.635:0.635))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.072:0.072:0.072))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.346:0.346:0.346) (0.378:0.378:0.378))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.635:0.635:0.635))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.072:0.072:0.072))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.116:0.116:0.116))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.348:0.348:0.348) (0.380:0.380:0.380))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.635:0.635:0.635))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.073:0.073:0.073))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.344:0.344:0.344) (0.376:0.376:0.376))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.634:0.634:0.634))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.074:0.074:0.074))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.350:0.350:0.350) (0.381:0.381:0.381))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.634:0.634:0.634))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.074:0.074:0.074))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.349:0.349:0.349) (0.380:0.380:0.380))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.634:0.634:0.634))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.074:0.074:0.074))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.341:0.341:0.341) (0.374:0.374:0.374))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.505:0.505:0.505))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.353:0.353:0.353) (0.383:0.383:0.383))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.505:0.505:0.505))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.338:0.338:0.338) (0.372:0.372:0.372))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.505:0.505:0.505))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.354:0.354:0.354) (0.384:0.384:0.384))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.503:0.503:0.503))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.369:0.369:0.369) (0.395:0.395:0.395))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.502:0.502:0.502))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.355:0.355:0.355) (0.384:0.384:0.384))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.502:0.502:0.502))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.060:-0.060:-0.060))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.353:0.353:0.353) (0.382:0.382:0.382))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.500:0.500:0.500))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.131:0.131:0.131) (0.286:0.286:0.286))
    (IOPATH A1 X (0.133:0.133:0.133) (0.298:0.298:0.298))
    (IOPATH S X (0.212:0.212:0.212) (0.336:0.336:0.336))
    (IOPATH S X (0.150:0.150:0.150) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.182:0.183:0.183) (0.351:0.351:0.351))
    (IOPATH S X (0.261:0.261:0.261) (0.382:0.382:0.382))
    (IOPATH S X (0.200:0.200:0.200) (0.370:0.370:0.370))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.158:0.158:0.158) (0.297:0.297:0.297))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.207:0.207:0.207) (0.330:0.330:0.330))
    (IOPATH S X (0.145:0.145:0.145) (0.320:0.320:0.320))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.136:0.136:0.137) (0.309:0.309:0.309))
    (IOPATH S X (0.214:0.214:0.214) (0.338:0.338:0.338))
    (IOPATH S X (0.152:0.152:0.152) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.370:0.370:0.370) (0.396:0.396:0.396))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.634:0.634:0.634))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.072:0.072:0.072))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.366:0.366:0.366) (0.391:0.391:0.391))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.632:0.632:0.632))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.075:0.075:0.075))
    (HOLD (posedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (negedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.361:0.361:0.361) (0.389:0.389:0.389))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.632:0.632:0.632))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.076:0.076:0.076))
    (HOLD (posedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (negedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.377:0.377:0.377) (0.402:0.402:0.402))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.639:0.639:0.639))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.066:0.066:0.066))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.363:0.363:0.363) (0.392:0.392:0.392))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.631:0.631:0.631))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.058:0.058:0.058))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.358:0.358:0.358) (0.388:0.388:0.388))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.631:0.631:0.631))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.058:0.058:0.058))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.351:0.351:0.351) (0.382:0.382:0.382))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.626:0.626:0.626))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.065:0.065:0.065))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.362:0.362:0.362) (0.390:0.390:0.390))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.627:0.627:0.627))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.066:0.066:0.066))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.165:0.165:0.165) (0.320:0.320:0.320))
    (IOPATH A1 X (0.180:0.180:0.180) (0.334:0.334:0.334))
    (IOPATH S X (0.226:0.226:0.226) (0.350:0.350:0.350))
    (IOPATH S X (0.166:0.166:0.166) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.243:0.243:0.244) (0.344:0.344:0.344))
    (IOPATH S X (0.303:0.303:0.303) (0.386:0.386:0.386))
    (IOPATH S X (0.260:0.260:0.260) (0.385:0.385:0.385))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.171:0.171:0.171) (0.310:0.310:0.310))
    (IOPATH A1 X (0.174:0.174:0.174) (0.329:0.329:0.329))
    (IOPATH S X (0.222:0.222:0.222) (0.346:0.346:0.346))
    (IOPATH S X (0.161:0.161:0.161) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.272:0.272:0.273) (0.362:0.362:0.363))
    (IOPATH S X (0.333:0.333:0.333) (0.405:0.405:0.405))
    (IOPATH S X (0.291:0.291:0.291) (0.404:0.404:0.404))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.161:0.161:0.161) (0.310:0.310:0.310))
    (IOPATH A1 X (0.159:0.160:0.160) (0.323:0.323:0.323))
    (IOPATH S X (0.215:0.215:0.215) (0.339:0.339:0.339))
    (IOPATH S X (0.153:0.153:0.153) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.152:0.153:0.153) (0.324:0.324:0.325))
    (IOPATH S X (0.225:0.225:0.225) (0.350:0.350:0.350))
    (IOPATH S X (0.163:0.163:0.163) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.163:0.163:0.163) (0.311:0.311:0.311))
    (IOPATH A1 X (0.162:0.162:0.162) (0.309:0.309:0.309))
    (IOPATH S X (0.207:0.207:0.207) (0.331:0.331:0.331))
    (IOPATH S X (0.145:0.145:0.145) (0.321:0.321:0.321))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_2\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.152:0.153:0.153) (0.325:0.326:0.326))
    (IOPATH S X (0.230:0.230:0.230) (0.355:0.355:0.355))
    (IOPATH S X (0.169:0.169:0.169) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.383:0.383:0.383) (0.392:0.392:0.392))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.289:-0.289:-0.289))
    (HOLD (negedge SCE) (posedge CLK) (-0.256:-0.256:-0.256))
    (SETUP (posedge SCE) (posedge CLK) (0.416:0.416:0.416))
    (SETUP (negedge SCE) (posedge CLK) (0.371:0.371:0.371))
    (HOLD (posedge SCD) (posedge CLK) (-0.207:-0.207:-0.207))
    (HOLD (negedge SCD) (posedge CLK) (-0.270:-0.270:-0.270))
    (SETUP (posedge SCD) (posedge CLK) (0.269:0.269:0.269))
    (SETUP (negedge SCD) (posedge CLK) (0.413:0.413:0.413))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.360:0.360:0.360))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.161:-0.161:-0.161))
    (HOLD (posedge D) (posedge CLK) (-0.090:-0.090:-0.091))
    (HOLD (negedge D) (posedge CLK) (-0.190:-0.190:-0.190))
    (SETUP (posedge D) (posedge CLK) (0.125:0.126:0.126))
    (SETUP (negedge D) (posedge CLK) (0.306:0.306:0.306))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.411:0.411:0.411) (0.411:0.411:0.411))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.288:-0.288:-0.288))
    (HOLD (negedge SCE) (posedge CLK) (-0.254:-0.254:-0.254))
    (SETUP (posedge SCE) (posedge CLK) (0.416:0.416:0.416))
    (SETUP (negedge SCE) (posedge CLK) (0.370:0.370:0.370))
    (HOLD (posedge SCD) (posedge CLK) (-0.205:-0.205:-0.205))
    (HOLD (negedge SCD) (posedge CLK) (-0.268:-0.268:-0.268))
    (SETUP (posedge SCD) (posedge CLK) (0.267:0.267:0.267))
    (SETUP (negedge SCD) (posedge CLK) (0.412:0.412:0.412))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.360:0.360:0.360))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.161:-0.161:-0.161))
    (HOLD (posedge D) (posedge CLK) (-0.089:-0.090:-0.090))
    (HOLD (negedge D) (posedge CLK) (-0.189:-0.189:-0.189))
    (SETUP (posedge D) (posedge CLK) (0.125:0.125:0.125))
    (SETUP (negedge D) (posedge CLK) (0.305:0.305:0.305))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.207:0.207:0.207) (0.350:0.350:0.350))
    (IOPATH A1 X (0.253:0.254:0.254) (0.402:0.402:0.402))
    (IOPATH S X (0.277:0.277:0.277) (0.398:0.398:0.398))
    (IOPATH S X (0.222:0.222:0.222) (0.381:0.381:0.381))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.134:0.134:0.134) (0.289:0.289:0.289))
    (IOPATH A1 X (0.140:0.140:0.140) (0.302:0.302:0.302))
    (IOPATH S X (0.231:0.231:0.231) (0.347:0.347:0.347))
    (IOPATH S X (0.168:0.168:0.168) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.130:0.130:0.130) (0.287:0.287:0.287))
    (IOPATH A1 X (0.135:0.135:0.135) (0.299:0.299:0.299))
    (IOPATH S X (0.230:0.230:0.230) (0.346:0.346:0.346))
    (IOPATH S X (0.167:0.167:0.167) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.128:0.128:0.128) (0.283:0.283:0.283))
    (IOPATH A1 X (0.133:0.133:0.133) (0.295:0.295:0.295))
    (IOPATH S X (0.226:0.226:0.226) (0.341:0.341:0.341))
    (IOPATH S X (0.163:0.163:0.163) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.127:0.127:0.127) (0.281:0.281:0.281))
    (IOPATH A1 X (0.129:0.129:0.129) (0.291:0.291:0.291))
    (IOPATH S X (0.223:0.223:0.223) (0.337:0.337:0.337))
    (IOPATH S X (0.159:0.159:0.159) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.123:0.123:0.123) (0.279:0.279:0.279))
    (IOPATH A1 X (0.132:0.132:0.132) (0.293:0.293:0.293))
    (IOPATH S X (0.224:0.224:0.224) (0.339:0.339:0.339))
    (IOPATH S X (0.161:0.161:0.161) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.126:0.126:0.126) (0.280:0.280:0.280))
    (IOPATH A1 X (0.124:0.124:0.124) (0.289:0.289:0.289))
    (IOPATH S X (0.223:0.223:0.223) (0.338:0.338:0.338))
    (IOPATH S X (0.160:0.160:0.160) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.128:0.128:0.128) (0.282:0.282:0.282))
    (IOPATH A1 X (0.132:0.132:0.132) (0.293:0.293:0.293))
    (IOPATH S X (0.223:0.223:0.223) (0.338:0.338:0.338))
    (IOPATH S X (0.160:0.160:0.160) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.127:0.127:0.127) (0.281:0.281:0.281))
    (IOPATH A1 X (0.127:0.127:0.127) (0.289:0.289:0.289))
    (IOPATH S X (0.222:0.222:0.222) (0.337:0.337:0.337))
    (IOPATH S X (0.159:0.159:0.159) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.118:0.119:0.119) (0.283:0.283:0.283))
    (IOPATH A1 X (0.121:0.122:0.122) (0.293:0.293:0.293))
    (IOPATH S X (0.227:0.227:0.227) (0.339:0.339:0.339))
    (IOPATH S X (0.162:0.162:0.162) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.117:0.117:0.118) (0.282:0.282:0.282))
    (IOPATH A1 X (0.121:0.121:0.122) (0.293:0.293:0.294))
    (IOPATH S X (0.229:0.229:0.229) (0.341:0.341:0.341))
    (IOPATH S X (0.163:0.163:0.163) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.267:0.267:0.267) (0.380:0.380:0.380))
    (IOPATH S X (0.201:0.201:0.201) (0.373:0.373:0.373))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.146:0.146:0.146) (0.311:0.311:0.311))
    (IOPATH A1 X (0.149:0.149:0.149) (0.322:0.322:0.322))
    (IOPATH S X (0.257:0.257:0.257) (0.370:0.370:0.370))
    (IOPATH S X (0.191:0.191:0.191) (0.363:0.363:0.363))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.239:0.239:0.239) (0.369:0.369:0.369))
    (IOPATH S X (0.188:0.188:0.188) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.162:0.162:0.162) (0.329:0.329:0.329))
    (IOPATH S X (0.232:0.232:0.232) (0.363:0.363:0.363))
    (IOPATH S X (0.182:0.182:0.182) (0.343:0.343:0.343))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.139:0.139:0.139) (0.308:0.308:0.308))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.124:0.124:0.125) (0.121:0.121:0.122))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.099:0.099:0.100) (0.106:0.107:0.107))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.092:0.092:0.092) (0.102:0.103:0.103))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.125:0.125:0.126) (0.120:0.120:0.120))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.082:0.082:0.082) (0.092:0.092:0.092))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.085:0.085:0.086) (0.094:0.094:0.095))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.074:0.075:0.075) (0.087:0.088:0.088))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.247:0.247:0.247) (0.212:0.212:0.212))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.234:0.234:0.234) (0.192:0.192:0.192))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.162:0.162:0.163) (0.137:0.137:0.137))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.094:0.094:0.094) (0.097:0.097:0.097))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__or2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.106:0.106:0.106) (0.230:0.230:0.230))
    (IOPATH B X (0.103:0.103:0.103) (0.205:0.205:0.205))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.356:0.356:0.356) (0.386:0.386:0.386))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.629:0.629:0.629))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.064:0.064:0.064))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.338:0.338:0.338) (0.372:0.372:0.372))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.572:0.572:0.572))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.004:0.004:0.004))
    (HOLD (posedge D) (posedge CLK) (-0.037:-0.037:-0.037))
    (HOLD (negedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (SETUP (posedge D) (posedge CLK) (0.062:0.062:0.062))
    (SETUP (negedge D) (posedge CLK) (0.113:0.113:0.113))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.349:0.349:0.349) (0.381:0.381:0.381))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.568:0.568:0.568))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.001:0.001:0.001))
    (HOLD (posedge D) (posedge CLK) (-0.037:-0.037:-0.037))
    (HOLD (negedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (SETUP (posedge D) (posedge CLK) (0.062:0.062:0.062))
    (SETUP (negedge D) (posedge CLK) (0.113:0.113:0.113))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.354:0.354:0.354) (0.385:0.385:0.385))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.568:0.568:0.568))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.001:0.001:0.001))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.116:0.116:0.116))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.352:0.352:0.352) (0.384:0.384:0.384))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.567:0.567:0.567))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.000:-0.000:-0.000))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.346:0.346:0.346) (0.379:0.379:0.379))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.565:0.565:0.565))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.003:-0.003:-0.003))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.353:0.353:0.353) (0.384:0.384:0.384))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.557:0.557:0.557))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.011:-0.011:-0.011))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.349:0.349:0.349) (0.381:0.381:0.381))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.550:0.550:0.550))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.018:-0.018:-0.018))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.348:0.348:0.348) (0.380:0.380:0.380))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.603:0.603:0.603))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.036:0.036:0.036))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.345:0.345:0.345) (0.377:0.377:0.377))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.597:0.597:0.597))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.032:0.032:0.032))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.340:0.340:0.340) (0.374:0.374:0.374))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.600:0.600:0.600))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.033:0.033:0.033))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.352:0.352:0.352) (0.383:0.383:0.383))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.595:0.595:0.595))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.028:0.028:0.028))
    (HOLD (posedge D) (posedge CLK) (-0.037:-0.037:-0.037))
    (HOLD (negedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (SETUP (posedge D) (posedge CLK) (0.062:0.062:0.062))
    (SETUP (negedge D) (posedge CLK) (0.113:0.113:0.113))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.346:0.346:0.346) (0.379:0.379:0.379))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.597:0.597:0.597))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.030:0.030:0.030))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.350:0.350:0.350) (0.381:0.381:0.381))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.582:0.582:0.582))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.015:0.015:0.015))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.353:0.353:0.353) (0.384:0.384:0.384))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.582:0.582:0.582))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.015:0.015:0.015))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.116:0.116:0.116))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.353:0.353:0.353) (0.384:0.384:0.384))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.582:0.582:0.582))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.015:0.015:0.015))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.339:0.339:0.339) (0.373:0.373:0.373))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.578:0.578:0.578))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.011:0.011:0.011))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.372:0.372:0.372) (0.397:0.397:0.397))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.535:0.535:0.535))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.027:-0.027:-0.027))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.361:0.361:0.361) (0.389:0.389:0.389))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.627:0.627:0.627))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.066:0.066:0.066))
    (HOLD (posedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.368:0.368:0.368) (0.396:0.396:0.396))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.629:0.629:0.629))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.064:0.064:0.064))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.361:0.361:0.361) (0.390:0.390:0.390))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.629:0.629:0.629))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.063:0.063:0.063))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.120:0.120:0.120) (0.276:0.276:0.276))
    (IOPATH A1 X (0.122:0.122:0.122) (0.287:0.287:0.287))
    (IOPATH S X (0.208:0.208:0.208) (0.332:0.332:0.332))
    (IOPATH S X (0.147:0.147:0.147) (0.319:0.319:0.319))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.147:0.148:0.148) (0.320:0.321:0.321))
    (IOPATH S X (0.228:0.228:0.228) (0.352:0.352:0.352))
    (IOPATH S X (0.166:0.166:0.166) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.134:0.134:0.134) (0.285:0.285:0.285))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.209:0.209:0.209) (0.334:0.334:0.334))
    (IOPATH S X (0.149:0.149:0.149) (0.322:0.322:0.322))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.132:0.132:0.132) (0.305:0.305:0.305))
    (IOPATH S X (0.210:0.210:0.210) (0.334:0.334:0.334))
    (IOPATH S X (0.149:0.149:0.149) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.368:0.368:0.368) (0.396:0.396:0.396))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.629:0.629:0.629))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.063:0.063:0.063))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.383:0.383:0.383) (0.404:0.404:0.404))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.628:0.628:0.628))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.063:0.063:0.063))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.368:0.368:0.368) (0.395:0.395:0.395))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.629:0.629:0.629))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.063:0.063:0.063))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.377:0.377:0.377) (0.400:0.400:0.400))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.527:0.527:0.527))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.034:-0.034:-0.034))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.349:0.349:0.349) (0.380:0.380:0.380))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.527:0.527:0.527))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.034:-0.034:-0.034))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.127:0.127:0.127))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.347:0.347:0.347) (0.378:0.378:0.378))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.527:0.527:0.527))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.034:-0.034:-0.034))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.358:0.358:0.358) (0.387:0.387:0.387))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.531:0.531:0.531))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.030:-0.030:-0.030))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.358:0.358:0.358) (0.387:0.387:0.387))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.551:0.551:0.551))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.010:-0.010:-0.010))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.170:0.170:0.171) (0.331:0.331:0.331))
    (IOPATH A1 X (0.193:0.193:0.193) (0.348:0.348:0.348))
    (IOPATH S X (0.244:0.244:0.244) (0.368:0.368:0.368))
    (IOPATH S X (0.183:0.183:0.183) (0.356:0.356:0.356))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.254:0.254:0.254) (0.351:0.351:0.351))
    (IOPATH S X (0.309:0.309:0.309) (0.392:0.392:0.392))
    (IOPATH S X (0.268:0.268:0.268) (0.390:0.390:0.390))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.170:0.170:0.170) (0.316:0.316:0.316))
    (IOPATH A1 X (0.196:0.196:0.196) (0.350:0.350:0.350))
    (IOPATH S X (0.238:0.238:0.238) (0.362:0.362:0.362))
    (IOPATH S X (0.177:0.177:0.177) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.261:0.261:0.262) (0.358:0.358:0.358))
    (IOPATH S X (0.318:0.318:0.318) (0.399:0.399:0.399))
    (IOPATH S X (0.276:0.276:0.276) (0.397:0.397:0.397))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.154:0.154:0.154) (0.302:0.302:0.302))
    (IOPATH A1 X (0.134:0.134:0.134) (0.303:0.303:0.303))
    (IOPATH S X (0.201:0.201:0.201) (0.325:0.325:0.325))
    (IOPATH S X (0.139:0.139:0.139) (0.314:0.314:0.314))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.127:0.127:0.128) (0.300:0.301:0.301))
    (IOPATH S X (0.203:0.203:0.203) (0.328:0.328:0.328))
    (IOPATH S X (0.142:0.142:0.142) (0.318:0.318:0.318))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.158:0.158:0.158) (0.307:0.307:0.307))
    (IOPATH A1 X (0.147:0.147:0.147) (0.302:0.302:0.302))
    (IOPATH S X (0.211:0.211:0.211) (0.335:0.335:0.335))
    (IOPATH S X (0.149:0.149:0.149) (0.324:0.324:0.324))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_3\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.127:0.128:0.128) (0.300:0.300:0.300))
    (IOPATH S X (0.205:0.205:0.205) (0.329:0.329:0.329))
    (IOPATH S X (0.143:0.143:0.143) (0.318:0.318:0.318))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.368:0.368:0.368) (0.382:0.382:0.382))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.287:-0.287:-0.287))
    (HOLD (negedge SCE) (posedge CLK) (-0.251:-0.251:-0.251))
    (SETUP (posedge SCE) (posedge CLK) (0.414:0.414:0.414))
    (SETUP (negedge SCE) (posedge CLK) (0.367:0.367:0.367))
    (HOLD (posedge SCD) (posedge CLK) (-0.214:-0.214:-0.214))
    (HOLD (negedge SCD) (posedge CLK) (-0.276:-0.276:-0.276))
    (SETUP (posedge SCD) (posedge CLK) (0.276:0.276:0.276))
    (SETUP (negedge SCD) (posedge CLK) (0.419:0.419:0.419))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.359:0.359:0.359))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.162:-0.162:-0.162))
    (HOLD (posedge D) (posedge CLK) (-0.089:-0.089:-0.090))
    (HOLD (negedge D) (posedge CLK) (-0.189:-0.189:-0.189))
    (SETUP (posedge D) (posedge CLK) (0.124:0.125:0.125))
    (SETUP (negedge D) (posedge CLK) (0.305:0.305:0.305))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.372:0.372:0.372) (0.383:0.383:0.383))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.288:-0.288:-0.288))
    (HOLD (negedge SCE) (posedge CLK) (-0.251:-0.251:-0.251))
    (SETUP (posedge SCE) (posedge CLK) (0.416:0.416:0.416))
    (SETUP (negedge SCE) (posedge CLK) (0.368:0.368:0.368))
    (HOLD (posedge SCD) (posedge CLK) (-0.202:-0.202:-0.202))
    (HOLD (negedge SCD) (posedge CLK) (-0.265:-0.265:-0.265))
    (SETUP (posedge SCD) (posedge CLK) (0.264:0.264:0.264))
    (SETUP (negedge SCD) (posedge CLK) (0.410:0.410:0.410))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.356:0.356:0.356))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.159:-0.159:-0.159))
    (HOLD (posedge D) (posedge CLK) (-0.090:-0.091:-0.091))
    (HOLD (negedge D) (posedge CLK) (-0.191:-0.191:-0.191))
    (SETUP (posedge D) (posedge CLK) (0.126:0.127:0.127))
    (SETUP (negedge D) (posedge CLK) (0.308:0.308:0.308))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.238:0.238:0.238) (0.388:0.388:0.388))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.121:0.121:0.121) (0.277:0.277:0.277))
    (IOPATH A1 X (0.132:0.132:0.132) (0.293:0.293:0.293))
    (IOPATH S X (0.220:0.220:0.220) (0.344:0.344:0.344))
    (IOPATH S X (0.170:0.170:0.170) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.124:0.124:0.124) (0.278:0.278:0.278))
    (IOPATH A1 X (0.125:0.125:0.125) (0.288:0.288:0.288))
    (IOPATH S X (0.219:0.219:0.219) (0.343:0.343:0.343))
    (IOPATH S X (0.169:0.169:0.169) (0.326:0.326:0.326))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.126:0.126:0.126) (0.281:0.281:0.281))
    (IOPATH A1 X (0.128:0.128:0.128) (0.291:0.291:0.291))
    (IOPATH S X (0.221:0.221:0.221) (0.344:0.344:0.344))
    (IOPATH S X (0.171:0.171:0.171) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.143:0.143:0.143) (0.298:0.298:0.298))
    (IOPATH A1 X (0.143:0.143:0.143) (0.307:0.307:0.307))
    (IOPATH S X (0.235:0.235:0.235) (0.361:0.361:0.361))
    (IOPATH S X (0.185:0.185:0.185) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.137:0.137:0.137) (0.291:0.291:0.291))
    (IOPATH A1 X (0.140:0.140:0.140) (0.302:0.302:0.302))
    (IOPATH S X (0.228:0.228:0.228) (0.353:0.353:0.353))
    (IOPATH S X (0.178:0.178:0.178) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.141:0.141:0.141) (0.296:0.296:0.296))
    (IOPATH A1 X (0.144:0.144:0.144) (0.307:0.307:0.307))
    (IOPATH S X (0.234:0.234:0.234) (0.359:0.359:0.359))
    (IOPATH S X (0.184:0.184:0.184) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.134:0.134:0.134) (0.289:0.289:0.289))
    (IOPATH A1 X (0.139:0.139:0.139) (0.301:0.301:0.301))
    (IOPATH S X (0.228:0.228:0.228) (0.353:0.353:0.353))
    (IOPATH S X (0.178:0.178:0.178) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.124:0.124:0.124) (0.278:0.278:0.278))
    (IOPATH A1 X (0.125:0.125:0.125) (0.287:0.287:0.287))
    (IOPATH S X (0.216:0.216:0.216) (0.340:0.340:0.340))
    (IOPATH S X (0.166:0.166:0.166) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.121:0.122:0.122) (0.287:0.287:0.287))
    (IOPATH A1 X (0.124:0.125:0.125) (0.298:0.298:0.298))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.125:0.125:0.125) (0.288:0.288:0.288))
    (IOPATH A1 X (0.121:0.122:0.122) (0.294:0.295:0.295))
    (IOPATH S X (0.240:0.240:0.240) (0.348:0.348:0.348))
    (IOPATH S X (0.173:0.173:0.173) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.155:0.156:0.156) (0.318:0.318:0.318))
    (IOPATH A1 X (0.155:0.155:0.156) (0.327:0.327:0.328))
    (IOPATH S X (0.271:0.271:0.271) (0.378:0.378:0.378))
    (IOPATH S X (0.203:0.203:0.203) (0.376:0.376:0.376))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.151:0.151:0.152) (0.316:0.316:0.316))
    (IOPATH A1 X (0.158:0.158:0.159) (0.330:0.330:0.331))
    (IOPATH S X (0.273:0.273:0.273) (0.381:0.381:0.381))
    (IOPATH S X (0.206:0.206:0.206) (0.378:0.378:0.378))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.148:0.148:0.148) (0.313:0.313:0.313))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.158:0.159:0.159) (0.318:0.319:0.319))
    (IOPATH A1 X (0.160:0.160:0.160) (0.328:0.328:0.328))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.149:0.149:0.149) (0.318:0.318:0.318))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.136:0.136:0.136) (0.127:0.128:0.128))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.109:0.109:0.109) (0.113:0.113:0.113))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.092:0.092:0.092) (0.102:0.102:0.102))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.131:0.131:0.131) (0.123:0.123:0.123))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.086:0.086:0.086) (0.097:0.097:0.097))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.081:0.081:0.081) (0.092:0.092:0.092))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.084:0.084:0.085) (0.094:0.094:0.094))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.282:0.282:0.282) (0.228:0.228:0.228))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.270:0.270:0.270) (0.220:0.220:0.220))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.161:0.161:0.161) (0.137:0.138:0.138))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.129:0.129:0.129) (0.118:0.118:0.118))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__or2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.142:0.142:0.142) (0.257:0.257:0.257))
    (IOPATH B X (0.140:0.140:0.140) (0.232:0.232:0.232))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.351:0.351:0.351) (0.382:0.382:0.382))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.578:0.578:0.578))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.017:0.017:0.017))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.354:0.354:0.354) (0.385:0.385:0.385))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.590:0.590:0.590))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.020:0.020:0.020))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.352:0.352:0.352) (0.384:0.384:0.384))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.590:0.590:0.590))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.020:0.020:0.020))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.116:0.116:0.116))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.354:0.354:0.354) (0.385:0.385:0.385))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.590:0.590:0.590))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.020:0.020:0.020))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.116:0.116:0.116))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.351:0.351:0.351) (0.383:0.383:0.383))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.589:0.589:0.589))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.016:0.016:0.016))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.351:0.351:0.351) (0.383:0.383:0.383))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.588:0.588:0.588))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.018:0.018:0.018))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.114:0.114:0.114))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.357:0.357:0.357) (0.388:0.388:0.388))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.588:0.588:0.588))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.015:0.015:0.015))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (SETUP (posedge D) (posedge CLK) (0.063:0.063:0.063))
    (SETUP (negedge D) (posedge CLK) (0.114:0.114:0.114))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.394:0.394:0.394) (0.414:0.414:0.414))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.580:0.580:0.580))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.010:0.010:0.010))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.116:0.116:0.116))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.329:0.329:0.329) (0.364:0.364:0.364))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.577:0.577:0.577))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.018:0.018:0.018))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.343:0.343:0.343) (0.376:0.376:0.376))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.582:0.582:0.582))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.012:0.012:0.012))
    (HOLD (posedge D) (posedge CLK) (-0.035:-0.035:-0.035))
    (HOLD (negedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (SETUP (posedge D) (posedge CLK) (0.060:0.060:0.060))
    (SETUP (negedge D) (posedge CLK) (0.110:0.110:0.110))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.346:0.346:0.346) (0.379:0.379:0.379))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.582:0.582:0.582))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.012:0.012:0.012))
    (HOLD (posedge D) (posedge CLK) (-0.037:-0.037:-0.037))
    (HOLD (negedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (SETUP (posedge D) (posedge CLK) (0.062:0.062:0.062))
    (SETUP (negedge D) (posedge CLK) (0.112:0.112:0.112))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.347:0.347:0.347) (0.379:0.379:0.379))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.592:0.592:0.592))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.022:0.022:0.022))
    (HOLD (posedge D) (posedge CLK) (-0.037:-0.037:-0.037))
    (HOLD (negedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (SETUP (posedge D) (posedge CLK) (0.063:0.063:0.063))
    (SETUP (negedge D) (posedge CLK) (0.114:0.114:0.114))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.349:0.349:0.349) (0.381:0.381:0.381))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.592:0.592:0.592))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.022:0.022:0.022))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (SETUP (posedge D) (posedge CLK) (0.063:0.063:0.063))
    (SETUP (negedge D) (posedge CLK) (0.114:0.114:0.114))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.347:0.347:0.347) (0.380:0.380:0.380))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.592:0.592:0.592))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.022:0.022:0.022))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.114:0.114:0.114))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.353:0.353:0.353) (0.385:0.385:0.385))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.590:0.590:0.590))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.020:0.020:0.020))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (SETUP (posedge D) (posedge CLK) (0.063:0.063:0.063))
    (SETUP (negedge D) (posedge CLK) (0.114:0.114:0.114))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.349:0.349:0.349) (0.379:0.379:0.379))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.583:0.583:0.583))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.030:0.030:0.030))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.358:0.358:0.358) (0.388:0.388:0.388))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.590:0.590:0.590))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.020:0.020:0.020))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.361:0.361:0.361) (0.390:0.390:0.390))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.581:0.581:0.581))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.010:0.010:0.010))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.127:0.127:0.127))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.368:0.368:0.368) (0.396:0.396:0.396))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.581:0.581:0.581))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.011:0.011:0.011))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.381:0.381:0.381) (0.403:0.403:0.403))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.577:0.577:0.577))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.017:0.017:0.017))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.362:0.362:0.362) (0.391:0.391:0.391))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.505:0.505:0.505))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.115:0.115:0.115) (0.270:0.270:0.270))
    (IOPATH A1 X (0.117:0.117:0.117) (0.281:0.281:0.281))
    (IOPATH S X (0.198:0.198:0.198) (0.320:0.320:0.320))
    (IOPATH S X (0.136:0.136:0.136) (0.309:0.309:0.309))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.146:0.147:0.147) (0.320:0.320:0.320))
    (IOPATH S X (0.229:0.229:0.229) (0.353:0.353:0.353))
    (IOPATH S X (0.167:0.167:0.167) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.183:0.183:0.183) (0.319:0.319:0.319))
    (IOPATH A1 X (0.173:0.173:0.173) (0.333:0.334:0.334))
    (IOPATH S X (0.226:0.226:0.226) (0.351:0.351:0.351))
    (IOPATH S X (0.166:0.166:0.166) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.145:0.146:0.146) (0.316:0.316:0.316))
    (IOPATH S X (0.220:0.220:0.220) (0.344:0.344:0.344))
    (IOPATH S X (0.159:0.159:0.159) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.352:0.352:0.352) (0.382:0.382:0.382))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.575:0.575:0.575))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.014:0.014:0.014))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.370:0.370:0.370) (0.395:0.395:0.395))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.574:0.574:0.574))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.013:0.013:0.013))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.357:0.357:0.357) (0.386:0.386:0.386))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.574:0.574:0.574))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.013:0.013:0.013))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.391:0.391:0.391) (0.408:0.408:0.408))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.573:0.573:0.573))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.015:0.015:0.015))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.367:0.367:0.367) (0.394:0.394:0.394))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.575:0.575:0.575))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.014:0.014:0.014))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.349:0.349:0.349) (0.379:0.379:0.379))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.576:0.576:0.576))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.016:0.016:0.016))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.356:0.356:0.356) (0.387:0.387:0.387))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.581:0.581:0.581))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.008:0.008:0.008))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.365:0.365:0.365) (0.394:0.394:0.394))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.586:0.586:0.586))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.013:0.013:0.013))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.155:0.155:0.156) (0.316:0.316:0.316))
    (IOPATH A1 X (0.172:0.172:0.172) (0.329:0.329:0.329))
    (IOPATH S X (0.225:0.225:0.225) (0.349:0.349:0.349))
    (IOPATH S X (0.163:0.163:0.163) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.285:0.285:0.285) (0.370:0.370:0.370))
    (IOPATH S X (0.343:0.343:0.343) (0.411:0.411:0.411))
    (IOPATH S X (0.301:0.301:0.301) (0.410:0.410:0.410))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.169:0.169:0.169) (0.312:0.312:0.312))
    (IOPATH A1 X (0.181:0.181:0.181) (0.337:0.337:0.337))
    (IOPATH S X (0.232:0.232:0.232) (0.356:0.356:0.356))
    (IOPATH S X (0.170:0.170:0.170) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.273:0.274:0.274) (0.365:0.365:0.365))
    (IOPATH S X (0.337:0.337:0.337) (0.410:0.410:0.410))
    (IOPATH S X (0.296:0.296:0.296) (0.409:0.409:0.409))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.159:0.159:0.159) (0.306:0.306:0.306))
    (IOPATH A1 X (0.132:0.133:0.133) (0.301:0.301:0.302))
    (IOPATH S X (0.205:0.205:0.205) (0.329:0.329:0.329))
    (IOPATH S X (0.145:0.145:0.145) (0.317:0.317:0.317))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.123:0.123:0.124) (0.296:0.296:0.296))
    (IOPATH S X (0.201:0.201:0.201) (0.324:0.324:0.324))
    (IOPATH S X (0.139:0.139:0.139) (0.314:0.314:0.314))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.145:0.145:0.145) (0.294:0.294:0.294))
    (IOPATH A1 X (0.141:0.141:0.141) (0.293:0.293:0.293))
    (IOPATH S X (0.199:0.199:0.199) (0.322:0.322:0.322))
    (IOPATH S X (0.138:0.138:0.138) (0.312:0.312:0.312))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_4\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.125:0.125:0.126) (0.298:0.299:0.299))
    (IOPATH S X (0.205:0.205:0.205) (0.329:0.329:0.329))
    (IOPATH S X (0.144:0.144:0.144) (0.319:0.319:0.319))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.369:0.369:0.369) (0.381:0.381:0.381))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.287:-0.287:-0.287))
    (HOLD (negedge SCE) (posedge CLK) (-0.250:-0.250:-0.250))
    (SETUP (posedge SCE) (posedge CLK) (0.416:0.416:0.416))
    (SETUP (negedge SCE) (posedge CLK) (0.366:0.366:0.366))
    (HOLD (posedge SCD) (posedge CLK) (-0.204:-0.204:-0.204))
    (HOLD (negedge SCD) (posedge CLK) (-0.268:-0.268:-0.268))
    (SETUP (posedge SCD) (posedge CLK) (0.267:0.267:0.267))
    (SETUP (negedge SCD) (posedge CLK) (0.413:0.413:0.413))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.355:0.355:0.355))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.160:-0.160:-0.160))
    (HOLD (posedge D) (posedge CLK) (-0.094:-0.094:-0.094))
    (HOLD (negedge D) (posedge CLK) (-0.194:-0.194:-0.194))
    (SETUP (posedge D) (posedge CLK) (0.130:0.130:0.130))
    (SETUP (negedge D) (posedge CLK) (0.311:0.311:0.311))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.349:0.349:0.349) (0.367:0.367:0.367))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.287:-0.287:-0.287))
    (HOLD (negedge SCE) (posedge CLK) (-0.248:-0.248:-0.248))
    (SETUP (posedge SCE) (posedge CLK) (0.415:0.415:0.415))
    (SETUP (negedge SCE) (posedge CLK) (0.364:0.364:0.364))
    (HOLD (posedge SCD) (posedge CLK) (-0.203:-0.203:-0.203))
    (HOLD (negedge SCD) (posedge CLK) (-0.267:-0.267:-0.267))
    (SETUP (posedge SCD) (posedge CLK) (0.266:0.266:0.266))
    (SETUP (negedge SCD) (posedge CLK) (0.412:0.412:0.412))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.355:0.355:0.355))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.160:-0.160:-0.160))
    (HOLD (posedge D) (posedge CLK) (-0.093:-0.093:-0.094))
    (HOLD (negedge D) (posedge CLK) (-0.193:-0.194:-0.194))
    (SETUP (posedge D) (posedge CLK) (0.129:0.129:0.130))
    (SETUP (negedge D) (posedge CLK) (0.310:0.310:0.310))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.223:0.223:0.223) (0.377:0.377:0.377))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.129:0.129:0.129) (0.284:0.284:0.284))
    (IOPATH A1 X (0.130:0.130:0.130) (0.294:0.294:0.294))
    (IOPATH S X (0.234:0.234:0.234) (0.346:0.346:0.346))
    (IOPATH S X (0.170:0.170:0.170) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.150:0.150:0.150) (0.304:0.304:0.304))
    (IOPATH A1 X (0.154:0.154:0.154) (0.316:0.316:0.316))
    (IOPATH S X (0.250:0.250:0.250) (0.363:0.363:0.363))
    (IOPATH S X (0.185:0.185:0.185) (0.357:0.357:0.357))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.143:0.143:0.143) (0.297:0.297:0.297))
    (IOPATH A1 X (0.148:0.148:0.148) (0.308:0.308:0.308))
    (IOPATH S X (0.241:0.241:0.241) (0.354:0.354:0.354))
    (IOPATH S X (0.177:0.177:0.177) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.131:0.131:0.131) (0.286:0.286:0.286))
    (IOPATH A1 X (0.142:0.142:0.142) (0.301:0.301:0.301))
    (IOPATH S X (0.234:0.234:0.234) (0.346:0.346:0.346))
    (IOPATH S X (0.169:0.169:0.169) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.130:0.130:0.130) (0.285:0.285:0.285))
    (IOPATH A1 X (0.139:0.139:0.139) (0.299:0.299:0.299))
    (IOPATH S X (0.234:0.234:0.234) (0.346:0.346:0.346))
    (IOPATH S X (0.169:0.169:0.169) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.132:0.132) (0.289:0.289:0.289))
    (IOPATH A1 X (0.133:0.133:0.133) (0.298:0.298:0.298))
    (IOPATH S X (0.238:0.238:0.238) (0.351:0.351:0.351))
    (IOPATH S X (0.173:0.173:0.173) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.140:0.140:0.140) (0.295:0.295:0.295))
    (IOPATH A1 X (0.139:0.139:0.139) (0.303:0.303:0.303))
    (IOPATH S X (0.241:0.241:0.241) (0.354:0.354:0.354))
    (IOPATH S X (0.177:0.177:0.177) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.134:0.134:0.134) (0.283:0.283:0.283))
    (IOPATH A1 X (0.130:0.130:0.130) (0.291:0.291:0.291))
    (IOPATH S X (0.226:0.226:0.226) (0.337:0.337:0.337))
    (IOPATH S X (0.162:0.162:0.162) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.125:0.126:0.126) (0.288:0.288:0.288))
    (IOPATH A1 X (0.121:0.122:0.122) (0.294:0.294:0.294))
    (IOPATH S X (0.252:0.252:0.252) (0.352:0.352:0.352))
    (IOPATH S X (0.182:0.182:0.182) (0.355:0.355:0.355))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.129:0.129:0.130) (0.294:0.295:0.295))
    (IOPATH A1 X (0.134:0.135:0.135) (0.307:0.307:0.307))
    (IOPATH S X (0.261:0.261:0.261) (0.363:0.363:0.363))
    (IOPATH S X (0.192:0.192:0.192) (0.366:0.366:0.366))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.293:0.293:0.293) (0.395:0.395:0.395))
    (IOPATH S X (0.224:0.224:0.224) (0.397:0.397:0.397))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.163:0.163:0.164) (0.327:0.327:0.327))
    (IOPATH A1 X (0.171:0.171:0.172) (0.342:0.342:0.342))
    (IOPATH S X (0.297:0.297:0.297) (0.398:0.398:0.398))
    (IOPATH S X (0.228:0.228:0.228) (0.400:0.400:0.400))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.242:0.242:0.242) (0.372:0.372:0.372))
    (IOPATH S X (0.192:0.192:0.192) (0.353:0.353:0.353))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.189:0.189:0.189) (0.353:0.353:0.354))
    (IOPATH S X (0.258:0.258:0.258) (0.387:0.387:0.387))
    (IOPATH S X (0.208:0.208:0.208) (0.367:0.367:0.367))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.140:0.140:0.141) (0.309:0.309:0.309))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.132:0.132:0.132) (0.126:0.126:0.126))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.115:0.115:0.116) (0.117:0.117:0.118))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.090:0.090:0.090) (0.101:0.101:0.101))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.136:0.136:0.136) (0.129:0.129:0.129))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.097:0.097:0.097) (0.102:0.102:0.102))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.088:0.089:0.089) (0.096:0.097:0.097))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.090:0.090:0.091) (0.099:0.099:0.099))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.273:0.273:0.273) (0.227:0.227:0.227))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.305:0.305:0.305) (0.246:0.246:0.246))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.167:0.167:0.168) (0.141:0.141:0.141))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.129:0.129:0.129) (0.119:0.119:0.119))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__or2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.147:0.147:0.147) (0.262:0.262:0.262))
    (IOPATH B X (0.152:0.152:0.152) (0.243:0.243:0.243))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.343:0.343:0.343) (0.377:0.377:0.377))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.583:0.583:0.583))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.010:0.010:0.010))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.341:0.341:0.341) (0.375:0.375:0.375))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.541:0.541:0.541))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.032:-0.032:-0.032))
    (HOLD (posedge D) (posedge CLK) (-0.037:-0.037:-0.037))
    (HOLD (negedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (SETUP (posedge D) (posedge CLK) (0.063:0.063:0.063))
    (SETUP (negedge D) (posedge CLK) (0.113:0.113:0.113))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.345:0.345:0.345) (0.379:0.379:0.379))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.541:0.541:0.541))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.032:-0.032:-0.032))
    (HOLD (posedge D) (posedge CLK) (-0.035:-0.035:-0.035))
    (HOLD (negedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (SETUP (posedge D) (posedge CLK) (0.060:0.060:0.060))
    (SETUP (negedge D) (posedge CLK) (0.110:0.110:0.110))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.336:0.336:0.336) (0.369:0.369:0.369))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.532:0.532:0.532))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.023:-0.023:-0.023))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.345:0.345:0.345) (0.376:0.376:0.376))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.532:0.532:0.532))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.023:-0.023:-0.023))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.353:0.353:0.353) (0.383:0.383:0.383))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.532:0.532:0.532))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.024:-0.024:-0.024))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.368:0.368:0.368) (0.394:0.394:0.394))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.532:0.532:0.532))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.024:-0.024:-0.024))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.394:0.394:0.394) (0.413:0.413:0.413))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.554:0.554:0.554))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.012:-0.012:-0.012))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.347:0.347:0.347) (0.380:0.380:0.380))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.585:0.585:0.585))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.012:0.012:0.012))
    (HOLD (posedge D) (posedge CLK) (-0.036:-0.036:-0.036))
    (HOLD (negedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (SETUP (posedge D) (posedge CLK) (0.061:0.061:0.061))
    (SETUP (negedge D) (posedge CLK) (0.111:0.111:0.111))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.362:0.362:0.362) (0.392:0.392:0.392))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.586:0.586:0.586))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.013:0.013:0.013))
    (HOLD (posedge D) (posedge CLK) (-0.037:-0.037:-0.037))
    (HOLD (negedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (SETUP (posedge D) (posedge CLK) (0.062:0.062:0.062))
    (SETUP (negedge D) (posedge CLK) (0.112:0.112:0.112))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.359:0.359:0.359) (0.390:0.390:0.390))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.541:0.541:0.541))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.032:-0.032:-0.032))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.370:0.370:0.370) (0.398:0.398:0.398))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.541:0.541:0.541))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.032:-0.032:-0.032))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.116:0.116:0.116))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.364:0.364:0.364) (0.394:0.394:0.394))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.542:0.542:0.542))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.032:-0.032:-0.032))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.373:0.373:0.373) (0.401:0.401:0.401))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.542:0.542:0.542))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.032:-0.032:-0.032))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.351:0.351:0.351) (0.384:0.384:0.384))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.541:0.541:0.541))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.032:-0.032:-0.032))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.366:0.366:0.366) (0.395:0.395:0.395))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.541:0.541:0.541))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.032:-0.032:-0.032))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (SETUP (posedge D) (posedge CLK) (0.063:0.063:0.063))
    (SETUP (negedge D) (posedge CLK) (0.114:0.114:0.114))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.350:0.350:0.350) (0.383:0.383:0.383))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.541:0.541:0.541))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.032:-0.032:-0.032))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.372:0.372:0.372) (0.398:0.398:0.398))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.547:0.547:0.547))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.019:-0.019:-0.019))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.369:0.369:0.369) (0.394:0.394:0.394))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.558:0.558:0.558))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.000:0.000:0.000))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.378:0.378:0.378) (0.402:0.402:0.402))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.568:0.568:0.568))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.002:0.002:0.002))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.361:0.361:0.361) (0.390:0.390:0.390))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.551:0.551:0.551))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.015:-0.015:-0.015))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.121:0.121:0.121) (0.278:0.278:0.278))
    (IOPATH A1 X (0.131:0.131:0.131) (0.292:0.292:0.292))
    (IOPATH S X (0.208:0.208:0.208) (0.333:0.333:0.333))
    (IOPATH S X (0.148:0.148:0.148) (0.321:0.321:0.321))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.156:0.156:0.157) (0.329:0.329:0.329))
    (IOPATH S X (0.238:0.238:0.238) (0.363:0.363:0.363))
    (IOPATH S X (0.178:0.178:0.178) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.197:0.197:0.197) (0.329:0.329:0.329))
    (IOPATH A1 X (0.174:0.174:0.174) (0.335:0.335:0.335))
    (IOPATH S X (0.226:0.226:0.226) (0.351:0.351:0.351))
    (IOPATH S X (0.166:0.166:0.166) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.145:0.146:0.147) (0.316:0.316:0.316))
    (IOPATH S X (0.218:0.218:0.218) (0.342:0.342:0.342))
    (IOPATH S X (0.156:0.156:0.156) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.366:0.366:0.366) (0.394:0.394:0.394))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.542:0.542:0.542))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.024:-0.024:-0.024))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.377:0.377:0.377) (0.400:0.400:0.400))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.533:0.533:0.533))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.028:-0.028:-0.028))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.367:0.367:0.367) (0.394:0.394:0.394))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.531:0.531:0.531))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.029:-0.029:-0.029))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.127:0.127:0.127))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.388:0.388:0.388) (0.407:0.407:0.407))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.531:0.531:0.531))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.029:-0.029:-0.029))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.361:0.361:0.361) (0.390:0.390:0.390))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.533:0.533:0.533))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.027:-0.027:-0.027))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.357:0.357:0.357) (0.386:0.386:0.386))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.534:0.534:0.534))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.026:-0.026:-0.026))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.382:0.382:0.382) (0.403:0.403:0.403))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.534:0.534:0.534))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.026:-0.026:-0.026))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.396:0.396:0.396) (0.413:0.413:0.413))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.530:0.530:0.530))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.030:-0.030:-0.030))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.145:0.145:0.146) (0.305:0.305:0.306))
    (IOPATH A1 X (0.161:0.161:0.161) (0.318:0.318:0.318))
    (IOPATH S X (0.215:0.215:0.215) (0.339:0.339:0.339))
    (IOPATH S X (0.155:0.155:0.155) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.272:0.273:0.273) (0.363:0.363:0.363))
    (IOPATH S X (0.339:0.339:0.339) (0.410:0.410:0.410))
    (IOPATH S X (0.297:0.297:0.297) (0.409:0.409:0.409))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.145:0.145:0.145) (0.290:0.290:0.290))
    (IOPATH A1 X (0.149:0.149:0.149) (0.308:0.308:0.308))
    (IOPATH S X (0.213:0.213:0.213) (0.337:0.337:0.337))
    (IOPATH S X (0.152:0.152:0.152) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.280:0.280:0.280) (0.366:0.366:0.366))
    (IOPATH S X (0.351:0.351:0.351) (0.417:0.417:0.417))
    (IOPATH S X (0.310:0.310:0.310) (0.416:0.416:0.416))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.157:0.157:0.157) (0.306:0.306:0.306))
    (IOPATH A1 X (0.144:0.144:0.145) (0.313:0.313:0.313))
    (IOPATH S X (0.212:0.212:0.212) (0.336:0.336:0.336))
    (IOPATH S X (0.151:0.151:0.151) (0.325:0.325:0.325))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.139:0.139:0.139) (0.311:0.311:0.312))
    (IOPATH S X (0.216:0.216:0.216) (0.340:0.340:0.340))
    (IOPATH S X (0.154:0.154:0.154) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.157:0.157:0.157) (0.306:0.306:0.306))
    (IOPATH A1 X (0.150:0.150:0.150) (0.304:0.304:0.304))
    (IOPATH S X (0.220:0.220:0.220) (0.345:0.345:0.345))
    (IOPATH S X (0.161:0.161:0.161) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_5\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.137:0.138:0.138) (0.310:0.310:0.310))
    (IOPATH S X (0.226:0.226:0.226) (0.349:0.349:0.349))
    (IOPATH S X (0.166:0.166:0.166) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.370:0.370:0.370) (0.381:0.381:0.381))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.286:-0.286:-0.286))
    (HOLD (negedge SCE) (posedge CLK) (-0.246:-0.246:-0.246))
    (SETUP (posedge SCE) (posedge CLK) (0.415:0.415:0.415))
    (SETUP (negedge SCE) (posedge CLK) (0.362:0.362:0.362))
    (HOLD (posedge SCD) (posedge CLK) (-0.197:-0.197:-0.197))
    (HOLD (negedge SCD) (posedge CLK) (-0.261:-0.261:-0.261))
    (SETUP (posedge SCD) (posedge CLK) (0.260:0.260:0.260))
    (SETUP (negedge SCD) (posedge CLK) (0.406:0.406:0.406))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.355:0.355:0.355))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.160:-0.160:-0.160))
    (HOLD (posedge D) (posedge CLK) (-0.091:-0.091:-0.092))
    (HOLD (negedge D) (posedge CLK) (-0.192:-0.192:-0.192))
    (SETUP (posedge D) (posedge CLK) (0.127:0.127:0.127))
    (SETUP (negedge D) (posedge CLK) (0.308:0.308:0.309))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.359:0.359:0.359) (0.374:0.374:0.374))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.286:-0.286:-0.286))
    (HOLD (negedge SCE) (posedge CLK) (-0.246:-0.246:-0.246))
    (SETUP (posedge SCE) (posedge CLK) (0.415:0.415:0.415))
    (SETUP (negedge SCE) (posedge CLK) (0.362:0.362:0.362))
    (HOLD (posedge SCD) (posedge CLK) (-0.204:-0.204:-0.204))
    (HOLD (negedge SCD) (posedge CLK) (-0.267:-0.267:-0.267))
    (SETUP (posedge SCD) (posedge CLK) (0.266:0.266:0.266))
    (SETUP (negedge SCD) (posedge CLK) (0.412:0.412:0.412))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.355:0.355:0.355))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.160:-0.160:-0.160))
    (HOLD (posedge D) (posedge CLK) (-0.092:-0.093:-0.093))
    (HOLD (negedge D) (posedge CLK) (-0.193:-0.193:-0.193))
    (SETUP (posedge D) (posedge CLK) (0.128:0.129:0.129))
    (SETUP (negedge D) (posedge CLK) (0.309:0.310:0.310))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.214:0.214:0.214) (0.370:0.370:0.370))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.144:0.144:0.144) (0.298:0.298:0.298))
    (IOPATH A1 X (0.159:0.159:0.159) (0.315:0.315:0.315))
    (IOPATH S X (0.253:0.253:0.253) (0.361:0.361:0.361))
    (IOPATH S X (0.187:0.187:0.187) (0.358:0.358:0.358))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.132:0.132) (0.285:0.285:0.285))
    (IOPATH A1 X (0.138:0.138:0.138) (0.297:0.297:0.297))
    (IOPATH S X (0.240:0.240:0.240) (0.347:0.347:0.347))
    (IOPATH S X (0.174:0.174:0.174) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.134:0.134:0.134) (0.289:0.289:0.289))
    (IOPATH A1 X (0.136:0.136:0.136) (0.299:0.299:0.299))
    (IOPATH S X (0.247:0.247:0.247) (0.355:0.355:0.355))
    (IOPATH S X (0.181:0.181:0.181) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.171:0.171:0.171) (0.322:0.322:0.322))
    (IOPATH A1 X (0.169:0.169:0.169) (0.331:0.331:0.331))
    (IOPATH S X (0.274:0.274:0.274) (0.383:0.383:0.383))
    (IOPATH S X (0.209:0.209:0.209) (0.381:0.381:0.381))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.161:0.161:0.161) (0.310:0.310:0.310))
    (IOPATH A1 X (0.158:0.158:0.158) (0.318:0.318:0.318))
    (IOPATH S X (0.260:0.260:0.260) (0.368:0.368:0.368))
    (IOPATH S X (0.195:0.195:0.195) (0.366:0.366:0.366))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.173:0.173:0.173) (0.328:0.328:0.328))
    (IOPATH A1 X (0.176:0.176:0.176) (0.340:0.340:0.340))
    (IOPATH S X (0.287:0.287:0.287) (0.396:0.396:0.396))
    (IOPATH S X (0.222:0.222:0.222) (0.392:0.392:0.392))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.155:0.155:0.155) (0.308:0.308:0.308))
    (IOPATH A1 X (0.153:0.153:0.153) (0.316:0.316:0.316))
    (IOPATH S X (0.261:0.261:0.261) (0.370:0.370:0.370))
    (IOPATH S X (0.195:0.195:0.195) (0.367:0.367:0.367))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.126:0.126:0.126) (0.281:0.281:0.281))
    (IOPATH A1 X (0.128:0.128:0.128) (0.291:0.291:0.291))
    (IOPATH S X (0.240:0.240:0.240) (0.348:0.348:0.348))
    (IOPATH S X (0.175:0.175:0.175) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.248:0.248:0.248) (0.347:0.347:0.347))
    (IOPATH S X (0.178:0.178:0.178) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.184:0.184:0.185) (0.343:0.343:0.343))
    (IOPATH A1 X (0.175:0.175:0.176) (0.346:0.346:0.346))
    (IOPATH S X (0.304:0.304:0.304) (0.404:0.404:0.404))
    (IOPATH S X (0.234:0.234:0.234) (0.406:0.406:0.406))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.181:0.181:0.181) (0.338:0.338:0.338))
    (IOPATH A1 X (0.171:0.172:0.172) (0.342:0.342:0.342))
    (IOPATH S X (0.295:0.295:0.295) (0.396:0.396:0.396))
    (IOPATH S X (0.225:0.225:0.225) (0.398:0.398:0.398))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.150:0.151:0.151) (0.315:0.315:0.315))
    (IOPATH A1 X (0.161:0.162:0.162) (0.331:0.332:0.332))
    (IOPATH S X (0.284:0.284:0.284) (0.386:0.386:0.386))
    (IOPATH S X (0.215:0.215:0.215) (0.388:0.388:0.388))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.155:0.155:0.155) (0.318:0.318:0.318))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.185:0.186:0.186) (0.343:0.343:0.343))
    (IOPATH A1 X (0.192:0.192:0.193) (0.356:0.356:0.356))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.131:0.131:0.131) (0.298:0.298:0.298))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.140:0.140:0.140) (0.130:0.131:0.131))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.108:0.108:0.109) (0.112:0.112:0.113))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.096:0.096:0.096) (0.105:0.105:0.105))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.175:0.175:0.175) (0.150:0.150:0.150))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.082:0.082:0.082) (0.092:0.092:0.092))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.085:0.085:0.086) (0.094:0.094:0.094))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.143:0.143:0.143) (0.134:0.134:0.134))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.287:0.287:0.287) (0.236:0.236:0.236))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.286:0.286:0.286) (0.229:0.229:0.229))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.142:0.143:0.143) (0.126:0.126:0.126))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.128:0.128:0.128) (0.116:0.117:0.117))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__or2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.117:0.117:0.117) (0.239:0.239:0.239))
    (IOPATH B X (0.132:0.132:0.132) (0.225:0.225:0.225))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.399:0.399:0.399) (0.420:0.420:0.420))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.521:0.521:0.521))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.065:-0.065:-0.065))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.075:0.075:0.075))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.338:0.338:0.338) (0.371:0.371:0.371))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.466:0.466:0.466))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.093:-0.093:-0.093))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.337:0.337:0.337) (0.371:0.371:0.371))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.466:0.466:0.466))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.093:-0.093:-0.093))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.347:0.347:0.347) (0.379:0.379:0.379))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.466:0.466:0.466))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.093:-0.093:-0.093))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.364:0.364:0.364) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.470:0.470:0.470))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.096:-0.096:-0.096))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.342:0.342:0.342) (0.376:0.376:0.376))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.471:0.471:0.471))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.094:-0.094:-0.094))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.343:0.343:0.343) (0.376:0.376:0.376))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.471:0.471:0.471))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.094:-0.094:-0.094))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.355:0.355:0.355) (0.386:0.386:0.386))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.471:0.471:0.471))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.094:-0.094:-0.094))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.351:0.351:0.351) (0.381:0.381:0.381))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.506:0.506:0.506))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.365:0.365:0.365) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.535:0.535:0.535))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.026:-0.026:-0.026))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.357:0.357:0.357) (0.387:0.387:0.387))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.535:0.535:0.535))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.026:-0.026:-0.026))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.342:0.342:0.342) (0.375:0.375:0.375))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.535:0.535:0.535))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.026:-0.026:-0.026))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.347:0.347:0.347) (0.380:0.380:0.380))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.538:0.538:0.538))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.030:-0.030:-0.030))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.355:0.355:0.355) (0.385:0.385:0.385))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.465:0.465:0.465))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.096:-0.096:-0.096))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.371:0.371:0.371) (0.399:0.399:0.399))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.468:0.468:0.468))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.100:-0.100:-0.100))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.366:0.366:0.366) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.466:0.466:0.466))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.096:-0.096:-0.096))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.376:0.376:0.376) (0.400:0.400:0.400))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.466:0.466:0.466))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.096:-0.096:-0.096))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.360:0.360:0.360) (0.389:0.389:0.389))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.550:0.550:0.550))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.015:-0.015:-0.015))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.365:0.365:0.365) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.510:0.510:0.510))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.362:0.362:0.362) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.519:0.519:0.519))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.067:-0.067:-0.067))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.113:0.113:0.113))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.380:0.380:0.380) (0.407:0.407:0.407))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.520:0.520:0.520))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.066:-0.066:-0.066))
    (HOLD (posedge D) (posedge CLK) (-0.036:-0.036:-0.036))
    (HOLD (negedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (SETUP (posedge D) (posedge CLK) (0.061:0.061:0.061))
    (SETUP (negedge D) (posedge CLK) (0.109:0.109:0.109))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.144:0.144:0.144) (0.299:0.299:0.299))
    (IOPATH A1 X (0.146:0.146:0.146) (0.311:0.311:0.311))
    (IOPATH S X (0.225:0.225:0.225) (0.350:0.350:0.350))
    (IOPATH S X (0.163:0.163:0.163) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.184:0.184:0.184) (0.351:0.351:0.351))
    (IOPATH S X (0.255:0.255:0.255) (0.377:0.377:0.377))
    (IOPATH S X (0.193:0.193:0.193) (0.365:0.365:0.365))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.135:0.135:0.135) (0.282:0.282:0.282))
    (IOPATH A1 X (0.151:0.151:0.151) (0.312:0.312:0.312))
    (IOPATH S X (0.199:0.199:0.199) (0.323:0.323:0.323))
    (IOPATH S X (0.138:0.138:0.138) (0.312:0.312:0.312))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.122:0.123:0.123) (0.295:0.295:0.295))
    (IOPATH S X (0.205:0.205:0.205) (0.328:0.328:0.328))
    (IOPATH S X (0.144:0.144:0.144) (0.316:0.316:0.316))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.373:0.373:0.373) (0.402:0.402:0.402))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.521:0.521:0.521))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.065:-0.065:-0.065))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.114:0.114:0.114))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.385:0.385:0.385) (0.410:0.410:0.410))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.521:0.521:0.521))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.065:-0.065:-0.065))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.113:0.113:0.113))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.371:0.371:0.371) (0.400:0.400:0.400))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.521:0.521:0.521))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.065:-0.065:-0.065))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.384:0.384:0.384) (0.409:0.409:0.409))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.521:0.521:0.521))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.065:-0.065:-0.065))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (SETUP (posedge D) (posedge CLK) (0.063:0.063:0.063))
    (SETUP (negedge D) (posedge CLK) (0.113:0.113:0.113))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.366:0.366:0.366) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.529:0.529:0.529))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.032:-0.032:-0.032))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.364:0.364:0.364) (0.391:0.391:0.391))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.529:0.529:0.529))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.032:-0.032:-0.032))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.378:0.378:0.378) (0.406:0.406:0.406))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.541:0.541:0.541))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.114:0.114:0.114))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.402:0.402:0.402) (0.422:0.422:0.422))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.539:0.539:0.539))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (posedge D) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (negedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.114:0.114:0.114))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.150:0.150:0.150) (0.306:0.306:0.306))
    (IOPATH A1 X (0.158:0.158:0.158) (0.314:0.314:0.314))
    (IOPATH S X (0.211:0.211:0.211) (0.334:0.334:0.334))
    (IOPATH S X (0.149:0.149:0.149) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.276:0.276:0.277) (0.365:0.365:0.365))
    (IOPATH S X (0.341:0.341:0.341) (0.410:0.410:0.410))
    (IOPATH S X (0.299:0.299:0.299) (0.410:0.410:0.410))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.162:0.162:0.162) (0.300:0.300:0.300))
    (IOPATH A1 X (0.154:0.154:0.154) (0.311:0.311:0.311))
    (IOPATH S X (0.211:0.211:0.211) (0.334:0.334:0.334))
    (IOPATH S X (0.149:0.149:0.149) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.266:0.266:0.267) (0.360:0.360:0.360))
    (IOPATH S X (0.331:0.331:0.331) (0.405:0.405:0.405))
    (IOPATH S X (0.289:0.289:0.289) (0.404:0.404:0.404))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.139:0.139:0.139) (0.291:0.291:0.291))
    (IOPATH A1 X (0.145:0.146:0.146) (0.309:0.310:0.310))
    (IOPATH S X (0.206:0.206:0.206) (0.330:0.330:0.330))
    (IOPATH S X (0.145:0.145:0.145) (0.318:0.318:0.318))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.127:0.127:0.128) (0.300:0.301:0.301))
    (IOPATH S X (0.208:0.208:0.208) (0.333:0.333:0.333))
    (IOPATH S X (0.147:0.147:0.147) (0.321:0.321:0.321))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.141:0.141:0.141) (0.288:0.288:0.288))
    (IOPATH A1 X (0.149:0.149:0.149) (0.294:0.294:0.294))
    (IOPATH S X (0.197:0.197:0.197) (0.319:0.319:0.319))
    (IOPATH S X (0.137:0.137:0.137) (0.308:0.308:0.308))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_6\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.129:0.129:0.130) (0.303:0.303:0.303))
    (IOPATH S X (0.220:0.220:0.220) (0.344:0.344:0.344))
    (IOPATH S X (0.160:0.160:0.160) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.368:0.368:0.368) (0.380:0.380:0.380))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.286:-0.286:-0.286))
    (HOLD (negedge SCE) (posedge CLK) (-0.246:-0.246:-0.246))
    (SETUP (posedge SCE) (posedge CLK) (0.415:0.415:0.415))
    (SETUP (negedge SCE) (posedge CLK) (0.362:0.362:0.362))
    (HOLD (posedge SCD) (posedge CLK) (-0.200:-0.200:-0.200))
    (HOLD (negedge SCD) (posedge CLK) (-0.264:-0.264:-0.264))
    (SETUP (posedge SCD) (posedge CLK) (0.263:0.263:0.263))
    (SETUP (negedge SCD) (posedge CLK) (0.409:0.409:0.409))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.355:0.355:0.355))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.160:-0.160:-0.160))
    (HOLD (posedge D) (posedge CLK) (-0.091:-0.091:-0.092))
    (HOLD (negedge D) (posedge CLK) (-0.192:-0.192:-0.192))
    (SETUP (posedge D) (posedge CLK) (0.127:0.127:0.127))
    (SETUP (negedge D) (posedge CLK) (0.308:0.308:0.308))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__sdfrtp_2")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1\.sky130_fd_sc_hd__sdfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.456:0.456:0.456) (0.456:0.456:0.456))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (HOLD (posedge SCE) (posedge CLK) (-0.275:-0.275:-0.275))
    (HOLD (negedge SCE) (posedge CLK) (-0.235:-0.235:-0.235))
    (SETUP (posedge SCE) (posedge CLK) (0.415:0.415:0.415))
    (SETUP (negedge SCE) (posedge CLK) (0.362:0.362:0.362))
    (HOLD (posedge SCD) (posedge CLK) (-0.202:-0.202:-0.202))
    (HOLD (negedge SCD) (posedge CLK) (-0.254:-0.254:-0.254))
    (SETUP (posedge SCD) (posedge CLK) (0.273:0.273:0.273))
    (SETUP (negedge SCD) (posedge CLK) (0.414:0.414:0.414))
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.355:0.355:0.355))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.142:-0.142:-0.142))
    (HOLD (posedge D) (posedge CLK) (-0.103:-0.103:-0.103))
    (HOLD (negedge D) (posedge CLK) (-0.194:-0.194:-0.194))
    (SETUP (posedge D) (posedge CLK) (0.147:0.147:0.147))
    (SETUP (negedge D) (posedge CLK) (0.320:0.321:0.321))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__carry_follower_0\.sky130_fd_sc_hd__mux2_1_wrapper_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.230:0.230:0.230) (0.357:0.357:0.357))
    (IOPATH A1 X (0.229:0.229:0.229) (0.380:0.380:0.380))
    (IOPATH S X (0.279:0.279:0.279) (0.401:0.401:0.401))
    (IOPATH S X (0.227:0.227:0.227) (0.381:0.381:0.381))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.212:0.212:0.212) (0.354:0.354:0.354))
    (IOPATH A1 X (0.216:0.216:0.216) (0.366:0.366:0.366))
    (IOPATH S X (0.299:0.299:0.299) (0.405:0.405:0.405))
    (IOPATH S X (0.234:0.234:0.234) (0.401:0.401:0.401))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.127:0.127:0.127) (0.280:0.280:0.280))
    (IOPATH A1 X (0.134:0.134:0.134) (0.293:0.293:0.293))
    (IOPATH S X (0.236:0.236:0.236) (0.344:0.344:0.344))
    (IOPATH S X (0.171:0.171:0.171) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.191:0.191:0.191) (0.337:0.337:0.337))
    (IOPATH A1 X (0.197:0.197:0.197) (0.350:0.350:0.350))
    (IOPATH S X (0.278:0.278:0.278) (0.387:0.387:0.387))
    (IOPATH S X (0.213:0.213:0.213) (0.384:0.384:0.384))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.168:0.168:0.168) (0.315:0.315:0.315))
    (IOPATH A1 X (0.176:0.176:0.176) (0.329:0.329:0.329))
    (IOPATH S X (0.256:0.256:0.256) (0.366:0.366:0.366))
    (IOPATH S X (0.191:0.191:0.191) (0.362:0.362:0.362))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.248:0.248:0.248) (0.383:0.383:0.383))
    (IOPATH A1 X (0.252:0.252:0.252) (0.393:0.393:0.393))
    (IOPATH S X (0.310:0.310:0.310) (0.414:0.414:0.414))
    (IOPATH S X (0.245:0.245:0.245) (0.409:0.409:0.409))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.200:0.200:0.200) (0.345:0.345:0.345))
    (IOPATH A1 X (0.210:0.210:0.210) (0.362:0.362:0.362))
    (IOPATH S X (0.290:0.290:0.290) (0.398:0.398:0.398))
    (IOPATH S X (0.225:0.225:0.225) (0.394:0.394:0.394))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.174:0.174:0.174) (0.321:0.321:0.321))
    (IOPATH A1 X (0.176:0.176:0.176) (0.331:0.331:0.331))
    (IOPATH S X (0.263:0.263:0.263) (0.373:0.373:0.373))
    (IOPATH S X (0.199:0.199:0.199) (0.369:0.369:0.369))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l1_in_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.173:0.173:0.173) (0.328:0.328:0.328))
    (IOPATH A1 X (0.173:0.173:0.173) (0.337:0.337:0.337))
    (IOPATH S X (0.282:0.282:0.282) (0.392:0.392:0.392))
    (IOPATH S X (0.217:0.217:0.217) (0.388:0.388:0.388))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.174:0.175:0.175) (0.336:0.336:0.336))
    (IOPATH A1 X (0.203:0.204:0.204) (0.363:0.363:0.363))
    (IOPATH S X (0.278:0.278:0.278) (0.392:0.392:0.392))
    (IOPATH S X (0.214:0.214:0.214) (0.383:0.383:0.383))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.168:0.169:0.169) (0.331:0.331:0.331))
    (IOPATH A1 X (0.180:0.180:0.180) (0.347:0.348:0.348))
    (IOPATH S X (0.265:0.265:0.265) (0.382:0.382:0.382))
    (IOPATH S X (0.200:0.200:0.200) (0.373:0.373:0.373))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.295:0.295:0.295) (0.404:0.404:0.404))
    (IOPATH S X (0.231:0.231:0.231) (0.395:0.395:0.395))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.286:0.287:0.287) (0.416:0.416:0.416))
    (IOPATH A1 X (0.281:0.281:0.281) (0.423:0.423:0.423))
    (IOPATH S X (0.372:0.372:0.372) (0.460:0.460:0.460))
    (IOPATH S X (0.307:0.307:0.307) (0.451:0.451:0.451))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.328:0.328:0.328) (0.437:0.437:0.437))
    (IOPATH S X (0.278:0.278:0.278) (0.420:0.420:0.420))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.216:0.216:0.216) (0.372:0.372:0.372))
    (IOPATH S X (0.289:0.289:0.289) (0.408:0.408:0.408))
    (IOPATH S X (0.238:0.238:0.238) (0.391:0.391:0.391))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.204:0.204:0.204) (0.363:0.363:0.364))
    (IOPATH S X (0.000:0.000:0.000))
    (IOPATH S X (0.000:0.000:0.000))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.156:0.156:0.156) (0.144:0.144:0.144))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.186:0.186:0.186) (0.171:0.171:0.172))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.146:0.146:0.146) (0.145:0.145:0.145))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.133:0.133:0.133) (0.129:0.129:0.129))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.121:0.121:0.121) (0.120:0.120:0.120))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.172:0.172:0.173) (0.150:0.150:0.150))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.frac_lut4_mux_0_\.sky130_fd_sc_hd__buf_2_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.157:0.157:0.157) (0.140:0.140:0.141))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.290:0.290:0.290) (0.239:0.239:0.239))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.224:0.224:0.224) (0.185:0.185:0.185))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dlymetal6s2s_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.233:0.234:0.234) (0.220:0.220:0.220))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__buf_2_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.137:0.137:0.137) (0.124:0.124:0.124))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__or2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_0_\.sky130_fd_sc_hd__or2_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.136:0.136:0.136) (0.255:0.255:0.255))
    (IOPATH B X (0.138:0.138:0.138) (0.232:0.232:0.232))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.410:0.410:0.410) (0.423:0.423:0.423))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.528:0.528:0.528))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_10_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.420:0.420:0.420) (0.431:0.431:0.431))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.520:0.520:0.520))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (posedge D) (posedge CLK) (-0.075:-0.075:-0.075))
    (HOLD (negedge D) (posedge CLK) (-0.083:-0.083:-0.083))
    (SETUP (posedge D) (posedge CLK) (0.104:0.104:0.104))
    (SETUP (negedge D) (posedge CLK) (0.154:0.154:0.154))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_11_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.397:0.397:0.397) (0.416:0.416:0.416))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.519:0.519:0.519))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (posedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (negedge D) (posedge CLK) (-0.067:-0.067:-0.067))
    (SETUP (posedge D) (posedge CLK) (0.086:0.086:0.086))
    (SETUP (negedge D) (posedge CLK) (0.137:0.137:0.137))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_12_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.400:0.400:0.400) (0.417:0.417:0.417))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.519:0.519:0.519))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_13_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.400:0.400:0.400) (0.418:0.418:0.418))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.519:0.519:0.519))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_14_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.347:0.347:0.347) (0.379:0.379:0.379))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.494:0.494:0.494))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.075:-0.075:-0.075))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_15_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.355:0.355:0.355) (0.386:0.386:0.386))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.494:0.494:0.494))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.075:-0.075:-0.075))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.064:0.064:0.064))
    (SETUP (negedge D) (posedge CLK) (0.115:0.115:0.115))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_16_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.357:0.357:0.357) (0.388:0.388:0.388))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.494:0.494:0.494))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.075:-0.075:-0.075))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.066:0.066:0.066))
    (SETUP (negedge D) (posedge CLK) (0.117:0.117:0.117))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.407:0.407:0.407) (0.422:0.422:0.422))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.527:0.527:0.527))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.039:-0.039:-0.039))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.136:0.136:0.136))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.365:0.365:0.365) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.523:0.523:0.523))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.135:0.135:0.135))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.353:0.353:0.353) (0.384:0.384:0.384))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.523:0.523:0.523))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_4_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.417:0.417:0.417) (0.428:0.428:0.428))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.521:0.521:0.521))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.067:0.067:0.067))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_5_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.407:0.407:0.407) (0.422:0.422:0.422))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.522:0.522:0.522))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.067:-0.067:-0.067))
    (SETUP (posedge D) (posedge CLK) (0.086:0.086:0.086))
    (SETUP (negedge D) (posedge CLK) (0.138:0.138:0.138))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_6_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.420:0.420:0.420) (0.431:0.431:0.431))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.520:0.520:0.520))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_7_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.406:0.406:0.406) (0.422:0.422:0.422))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.521:0.521:0.521))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.067:-0.067:-0.067))
    (SETUP (posedge D) (posedge CLK) (0.086:0.086:0.086))
    (SETUP (negedge D) (posedge CLK) (0.138:0.138:0.138))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_8_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.479:0.479:0.479) (0.468:0.468:0.468))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.521:0.521:0.521))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut4_0\.frac_lut4_sky130_fd_sc_hd__dfrtp_1_mem\.sky130_fd_sc_hd__dfrtp_1_9_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.476:0.476:0.476) (0.466:0.466:0.466))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.520:0.520:0.520))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (posedge D) (posedge CLK) (-0.076:-0.076:-0.076))
    (HOLD (negedge D) (posedge CLK) (-0.084:-0.084:-0.084))
    (SETUP (posedge D) (posedge CLK) (0.105:0.105:0.105))
    (SETUP (negedge D) (posedge CLK) (0.155:0.155:0.155))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.370:0.370:0.370) (0.395:0.395:0.395))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.493:0.493:0.493))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.068:-0.068:-0.068))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_logic_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.381:0.381:0.381) (0.404:0.404:0.404))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.497:0.497:0.497))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.068:-0.068:-0.068))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.359:0.359:0.359) (0.387:0.387:0.387))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.495:0.495:0.495))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.061:-0.061:-0.061))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mem_frac_lut4_0_in_2\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.358:0.358:0.358) (0.387:0.387:0.387))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.496:0.496:0.496))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.066:-0.066:-0.066))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.182:0.182:0.182) (0.327:0.327:0.327))
    (IOPATH A1 X (0.180:0.180:0.180) (0.337:0.337:0.337))
    (IOPATH S X (0.251:0.251:0.251) (0.375:0.375:0.375))
    (IOPATH S X (0.190:0.190:0.190) (0.363:0.363:0.363))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_logic_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.183:0.184:0.184) (0.349:0.349:0.349))
    (IOPATH S X (0.250:0.250:0.250) (0.375:0.375:0.375))
    (IOPATH S X (0.190:0.190:0.190) (0.362:0.362:0.362))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.155:0.155:0.155) (0.317:0.317:0.317))
    (IOPATH S X (0.209:0.209:0.209) (0.333:0.333:0.333))
    (IOPATH S X (0.147:0.147:0.147) (0.322:0.322:0.322))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0\.mux_frac_lut4_0_in_2\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.160:0.161:0.161) (0.334:0.334:0.334))
    (IOPATH S X (0.238:0.238:0.238) (0.363:0.363:0.363))
    (IOPATH S X (0.176:0.176:0.176) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.354:0.354:0.354) (0.383:0.383:0.383))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.499:0.499:0.499))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.388:0.388:0.388) (0.412:0.412:0.412))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.513:0.513:0.513))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.073:-0.073:-0.073))
    (HOLD (posedge D) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (negedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (SETUP (posedge D) (posedge CLK) (0.063:0.063:0.063))
    (SETUP (negedge D) (posedge CLK) (0.113:0.113:0.113))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.367:0.367:0.367) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.493:0.493:0.493))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.063:-0.063:-0.063))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.075:0.075:0.075))
    (SETUP (negedge D) (posedge CLK) (0.127:0.127:0.127))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_fabric_out_1\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.386:0.386:0.386) (0.406:0.406:0.406))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.498:0.498:0.498))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.068:-0.068:-0.068))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.351:0.351:0.351) (0.381:0.381:0.381))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.525:0.525:0.525))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.031:-0.031:-0.031))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_0_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.369:0.369:0.369) (0.396:0.396:0.396))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.530:0.530:0.530))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.036:-0.036:-0.036))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.381:0.381:0.381) (0.402:0.402:0.402))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.525:0.525:0.525))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.031:-0.031:-0.031))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mem_ff_1_D_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.462:0.462:0.462) (0.454:0.454:0.454))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.526:0.526:0.526))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.128:0.128:0.128))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.137:0.137:0.138) (0.295:0.295:0.295))
    (IOPATH A1 X (0.149:0.149:0.149) (0.305:0.305:0.305))
    (IOPATH S X (0.203:0.203:0.203) (0.325:0.325:0.325))
    (IOPATH S X (0.141:0.141:0.141) (0.314:0.314:0.314))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.256:0.256:0.257) (0.354:0.354:0.354))
    (IOPATH S X (0.325:0.325:0.325) (0.402:0.402:0.402))
    (IOPATH S X (0.283:0.283:0.283) (0.401:0.401:0.401))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.162:0.162:0.162) (0.309:0.309:0.309))
    (IOPATH A1 X (0.197:0.197:0.197) (0.348:0.348:0.348))
    (IOPATH S X (0.234:0.234:0.234) (0.359:0.359:0.359))
    (IOPATH S X (0.174:0.174:0.174) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_4")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_fabric_out_1\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.269:0.270:0.271) (0.362:0.363:0.363))
    (IOPATH S X (0.330:0.330:0.330) (0.406:0.406:0.406))
    (IOPATH S X (0.289:0.289:0.289) (0.405:0.405:0.405))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.133:0.133:0.133) (0.282:0.282:0.282))
    (IOPATH A1 X (0.130:0.131:0.131) (0.295:0.295:0.295))
    (IOPATH S X (0.193:0.193:0.193) (0.314:0.314:0.314))
    (IOPATH S X (0.131:0.131:0.131) (0.303:0.303:0.303))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_0_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.123:0.124:0.124) (0.298:0.298:0.298))
    (IOPATH S X (0.209:0.209:0.209) (0.333:0.333:0.333))
    (IOPATH S X (0.148:0.148:0.148) (0.322:0.322:0.322))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.162:0.162:0.162) (0.311:0.311:0.311))
    (IOPATH A1 X (0.151:0.151:0.151) (0.308:0.308:0.308))
    (IOPATH S X (0.226:0.226:0.226) (0.350:0.350:0.350))
    (IOPATH S X (0.166:0.166:0.166) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE grid_clb_1__8_\.logical_tile_clb_mode_clb__0\.logical_tile_clb_mode_default__fle_7\.logical_tile_clb_mode_default__fle_mode_physical__fabric_0\.mux_ff_1_D_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.172:0.172:0.172) (0.343:0.343:0.343))
    (IOPATH S X (0.276:0.276:0.276) (0.393:0.393:0.393))
    (IOPATH S X (0.219:0.219:0.219) (0.383:0.383:0.383))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.435:0.435:0.435) (0.459:0.459:0.459))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.585:0.585:0.585))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.090:0.090:0.090))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.396:0.396:0.396) (0.413:0.413:0.413))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.582:0.582:0.582))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.015:0.015:0.015))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_1\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.365:0.365:0.365) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.579:0.579:0.579))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.017:0.017:0.017))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.411:0.411:0.411) (0.423:0.423:0.423))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.454:0.454:0.454))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.112:-0.112:-0.112))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.393:0.393:0.393) (0.409:0.409:0.409))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.457:0.457:0.457))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.101:-0.101:-0.101))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.068:-0.068:-0.068))
    (SETUP (posedge D) (posedge CLK) (0.086:0.086:0.086))
    (SETUP (negedge D) (posedge CLK) (0.138:0.138:0.138))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_11\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.377:0.377:0.377) (0.400:0.400:0.400))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.455:0.455:0.455))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.103:-0.103:-0.103))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.396:0.396:0.396) (0.412:0.412:0.412))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.520:0.520:0.520))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.425:0.425:0.425) (0.432:0.432:0.432))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.543:0.543:0.543))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.022:-0.022:-0.022))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_13\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.368:0.368:0.368) (0.395:0.395:0.395))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.495:0.495:0.495))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.070:-0.070:-0.070))
    (HOLD (posedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (HOLD (negedge D) (posedge CLK) (-0.070:-0.070:-0.070))
    (SETUP (posedge D) (posedge CLK) (0.089:0.089:0.089))
    (SETUP (negedge D) (posedge CLK) (0.141:0.141:0.141))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.422:0.422:0.422) (0.431:0.431:0.431))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.495:0.495:0.495))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.070:-0.070:-0.070))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.419:0.419:0.419) (0.428:0.428:0.428))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.494:0.494:0.494))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.070:-0.070:-0.070))
    (HOLD (posedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (HOLD (negedge D) (posedge CLK) (-0.070:-0.070:-0.070))
    (SETUP (posedge D) (posedge CLK) (0.088:0.088:0.088))
    (SETUP (negedge D) (posedge CLK) (0.140:0.140:0.140))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_15\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.356:0.356:0.356) (0.385:0.385:0.385))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.498:0.498:0.498))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.060:-0.060:-0.060))
    (HOLD (posedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (HOLD (negedge D) (posedge CLK) (-0.071:-0.071:-0.071))
    (SETUP (posedge D) (posedge CLK) (0.089:0.089:0.089))
    (SETUP (negedge D) (posedge CLK) (0.141:0.141:0.141))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.420:0.420:0.420) (0.429:0.429:0.429))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.495:0.495:0.495))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.070:-0.070:-0.070))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.394:0.394:0.394) (0.411:0.411:0.411))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.542:0.542:0.542))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.022:-0.022:-0.022))
    (HOLD (posedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (HOLD (negedge D) (posedge CLK) (-0.069:-0.069:-0.069))
    (SETUP (posedge D) (posedge CLK) (0.088:0.088:0.088))
    (SETUP (negedge D) (posedge CLK) (0.140:0.140:0.140))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_17\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.355:0.355:0.355) (0.385:0.385:0.385))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.542:0.542:0.542))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.022:-0.022:-0.022))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.409:0.409:0.409) (0.421:0.421:0.421))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.539:0.539:0.539))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.017:-0.017:-0.017))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.424:0.424:0.424) (0.430:0.430:0.430))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.539:0.539:0.539))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.017:-0.017:-0.017))
    (HOLD (posedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (HOLD (negedge D) (posedge CLK) (-0.070:-0.070:-0.070))
    (SETUP (posedge D) (posedge CLK) (0.088:0.088:0.088))
    (SETUP (negedge D) (posedge CLK) (0.141:0.141:0.141))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_19\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.378:0.378:0.378) (0.400:0.400:0.400))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.539:0.539:0.539))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.017:-0.017:-0.017))
    (HOLD (posedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (HOLD (negedge D) (posedge CLK) (-0.075:-0.075:-0.075))
    (SETUP (posedge D) (posedge CLK) (0.093:0.093:0.093))
    (SETUP (negedge D) (posedge CLK) (0.145:0.145:0.145))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.428:0.428:0.428) (0.431:0.431:0.431))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.492:0.492:0.492))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.061:-0.061:-0.061))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_21\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.358:0.358:0.358) (0.386:0.386:0.386))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.443:0.443:0.443))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.115:-0.115:-0.115))
    (HOLD (posedge D) (posedge CLK) (-0.066:-0.066:-0.066))
    (HOLD (negedge D) (posedge CLK) (-0.076:-0.076:-0.076))
    (SETUP (posedge D) (posedge CLK) (0.094:0.094:0.094))
    (SETUP (negedge D) (posedge CLK) (0.147:0.147:0.147))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.394:0.394:0.394) (0.409:0.409:0.409))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.554:0.554:0.554))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.000:0.000:0.000))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_23\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.367:0.367:0.367) (0.395:0.395:0.395))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.555:0.555:0.555))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.010:-0.010:-0.010))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.425:0.425:0.425) (0.432:0.432:0.432))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.553:0.553:0.553))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.013:-0.013:-0.013))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_25\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.365:0.365:0.365) (0.392:0.392:0.392))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.555:0.555:0.555))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.002:-0.002:-0.002))
    (HOLD (posedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (HOLD (negedge D) (posedge CLK) (-0.072:-0.072:-0.072))
    (SETUP (posedge D) (posedge CLK) (0.091:0.091:0.091))
    (SETUP (negedge D) (posedge CLK) (0.143:0.143:0.143))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.419:0.419:0.419) (0.426:0.426:0.426))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.443:0.443:0.443))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.115:-0.115:-0.115))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_27\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.384:0.384:0.384) (0.406:0.406:0.406))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.450:0.450:0.450))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.116:-0.116:-0.116))
    (HOLD (posedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (HOLD (negedge D) (posedge CLK) (-0.069:-0.069:-0.069))
    (SETUP (posedge D) (posedge CLK) (0.088:0.088:0.088))
    (SETUP (negedge D) (posedge CLK) (0.140:0.140:0.140))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.384:0.384:0.384) (0.406:0.406:0.406))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.501:0.501:0.501))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.065:-0.065:-0.065))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.127:0.127:0.127))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_29\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.378:0.378:0.378) (0.401:0.401:0.401))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.510:0.510:0.510))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.127:0.127:0.127))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.432:0.432:0.432) (0.457:0.457:0.457))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.578:0.578:0.578))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.080:0.080:0.080))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.408:0.408:0.408) (0.421:0.421:0.421))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.576:0.576:0.576))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.009:0.009:0.009))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_3\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.371:0.371:0.371) (0.398:0.398:0.398))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.573:0.573:0.573))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.006:0.006:0.006))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.380:0.380:0.380) (0.403:0.403:0.403))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.526:0.526:0.526))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.038:-0.038:-0.038))
    (HOLD (posedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_31\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.351:0.351:0.351) (0.381:0.381:0.381))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.530:0.530:0.530))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.027:-0.027:-0.027))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.368:0.368:0.368) (0.395:0.395:0.395))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.525:0.525:0.525))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_33\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.356:0.356:0.356) (0.385:0.385:0.385))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.510:0.510:0.510))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.362:0.362:0.362) (0.389:0.389:0.389))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.494:0.494:0.494))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_35\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.389:0.389:0.389) (0.408:0.408:0.408))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.443:0.443:0.443))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.114:-0.114:-0.114))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.374:0.374:0.374) (0.397:0.397:0.397))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.563:0.563:0.563))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.009:0.009:0.009))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.403:0.403:0.403) (0.422:0.422:0.422))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.522:0.522:0.522))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.064:-0.064:-0.064))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_37\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.384:0.384:0.384) (0.410:0.410:0.410))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.522:0.522:0.522))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.064:-0.064:-0.064))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.375:0.375:0.375) (0.400:0.400:0.400))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.514:0.514:0.514))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_39\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.383:0.383:0.383) (0.409:0.409:0.409))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.525:0.525:0.525))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.061:-0.061:-0.061))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (SETUP (posedge D) (posedge CLK) (0.068:0.068:0.068))
    (SETUP (negedge D) (posedge CLK) (0.116:0.116:0.116))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.368:0.368:0.368) (0.396:0.396:0.396))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.523:0.523:0.523))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_41\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.381:0.381:0.381) (0.408:0.408:0.408))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.532:0.532:0.532))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.114:0.114:0.114))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.369:0.369:0.369) (0.396:0.396:0.396))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.527:0.527:0.527))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_43\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.369:0.369:0.369) (0.396:0.396:0.396))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.531:0.531:0.531))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.035:-0.035:-0.035))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.362:0.362:0.362) (0.391:0.391:0.391))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.536:0.536:0.536))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.029:-0.029:-0.029))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_45\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.390:0.390:0.390) (0.410:0.410:0.410))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.546:0.546:0.546))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.019:-0.019:-0.019))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.369:0.369:0.369) (0.396:0.396:0.396))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.554:0.554:0.554))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.012:-0.012:-0.012))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_47\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.380:0.380:0.380) (0.401:0.401:0.401))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.568:0.568:0.568))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.012:0.012:0.012))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.360:0.360:0.360) (0.388:0.388:0.388))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.573:0.573:0.573))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.015:0.015:0.015))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (SETUP (posedge D) (posedge CLK) (0.078:0.078:0.078))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_49\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.371:0.371:0.371) (0.396:0.396:0.396))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.573:0.573:0.573))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.015:0.015:0.015))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.402:0.402:0.402) (0.417:0.417:0.417))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.574:0.574:0.574))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.007:0.007:0.007))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.392:0.392:0.392) (0.411:0.411:0.411))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.573:0.573:0.573))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.006:0.006:0.006))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.131:0.131:0.131))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_5\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.358:0.358:0.358) (0.387:0.387:0.387))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.571:0.571:0.571))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.008:0.008:0.008))
    (HOLD (posedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.367:0.367:0.367) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.573:0.573:0.573))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.015:0.015:0.015))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (SETUP (posedge D) (posedge CLK) (0.075:0.075:0.075))
    (SETUP (negedge D) (posedge CLK) (0.127:0.127:0.127))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_51\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.409:0.409:0.409) (0.421:0.421:0.421))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.573:0.573:0.573))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.015:0.015:0.015))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.436:0.436:0.436) (0.457:0.457:0.457))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.567:0.567:0.567))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.080:0.080:0.080))
    (HOLD (posedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (HOLD (negedge D) (posedge CLK) (-0.052:-0.052:-0.052))
    (SETUP (posedge D) (posedge CLK) (0.075:0.075:0.075))
    (SETUP (negedge D) (posedge CLK) (0.126:0.126:0.126))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.396:0.396:0.396) (0.411:0.411:0.411))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.442:0.442:0.442))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.112:-0.112:-0.112))
    (HOLD (posedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (HOLD (negedge D) (posedge CLK) (-0.072:-0.072:-0.072))
    (SETUP (posedge D) (posedge CLK) (0.088:0.088:0.088))
    (SETUP (negedge D) (posedge CLK) (0.142:0.142:0.142))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_7\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.365:0.365:0.365) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.450:0.450:0.450))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.116:-0.116:-0.116))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.462:0.462:0.462) (0.477:0.477:0.477))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.449:0.449:0.449))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.086:-0.086:-0.086))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.396:0.396:0.396) (0.413:0.413:0.413))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.452:0.452:0.452))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.114:-0.114:-0.114))
    (HOLD (posedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (HOLD (negedge D) (posedge CLK) (-0.073:-0.073:-0.073))
    (SETUP (posedge D) (posedge CLK) (0.090:0.090:0.090))
    (SETUP (negedge D) (posedge CLK) (0.144:0.144:0.144))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_bottom_track_9\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.371:0.371:0.371) (0.397:0.397:0.397))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.452:0.452:0.452))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.114:-0.114:-0.114))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (SETUP (posedge D) (posedge CLK) (0.079:0.079:0.079))
    (SETUP (negedge D) (posedge CLK) (0.130:0.130:0.130))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.410:0.410:0.410) (0.423:0.423:0.423))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.609:0.609:0.609))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.043:0.043:0.043))
    (HOLD (posedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (negedge D) (posedge CLK) (-0.067:-0.067:-0.067))
    (SETUP (posedge D) (posedge CLK) (0.085:0.085:0.085))
    (SETUP (negedge D) (posedge CLK) (0.137:0.137:0.137))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.510:0.510:0.510) (0.554:0.554:0.554))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.475:0.475:0.475))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.033:-0.033:-0.033))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.088:0.088:0.088))
    (SETUP (negedge D) (posedge CLK) (0.136:0.136:0.136))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.400:0.400:0.400) (0.413:0.413:0.413))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.618:0.618:0.618))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.066:0.066:0.066))
    (HOLD (posedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (HOLD (negedge D) (posedge CLK) (-0.081:-0.081:-0.081))
    (SETUP (posedge D) (posedge CLK) (0.090:0.090:0.090))
    (SETUP (negedge D) (posedge CLK) (0.152:0.152:0.152))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_1\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.374:0.374:0.374) (0.397:0.397:0.397))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.618:0.618:0.618))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.065:0.065:0.065))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.069:-0.069:-0.069))
    (SETUP (posedge D) (posedge CLK) (0.086:0.086:0.086))
    (SETUP (negedge D) (posedge CLK) (0.139:0.139:0.139))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.510:0.510:0.510) (0.555:0.555:0.555))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.499:0.499:0.499))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.005:0.005:0.005))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.045:-0.045:-0.045))
    (SETUP (posedge D) (posedge CLK) (0.070:0.070:0.070))
    (SETUP (negedge D) (posedge CLK) (0.118:0.118:0.118))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.470:0.470:0.470) (0.525:0.525:0.525))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.554:0.554:0.554))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.091:0.091:0.091))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.072:-0.072:-0.072))
    (SETUP (posedge D) (posedge CLK) (0.091:0.091:0.091))
    (SETUP (negedge D) (posedge CLK) (0.147:0.147:0.147))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.413:0.413:0.413) (0.423:0.423:0.423))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.553:0.553:0.553))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.010:-0.010:-0.010))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.135:0.135:0.135))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_11\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.360:0.360:0.360) (0.389:0.389:0.389))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.553:0.553:0.553))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.011:-0.011:-0.011))
    (HOLD (posedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (negedge D) (posedge CLK) (-0.067:-0.067:-0.067))
    (SETUP (posedge D) (posedge CLK) (0.086:0.086:0.086))
    (SETUP (negedge D) (posedge CLK) (0.137:0.137:0.137))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.512:0.512:0.512) (0.556:0.556:0.556))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.553:0.553:0.553))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.092:0.092:0.092))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.410:0.410:0.410) (0.422:0.422:0.422))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.549:0.549:0.549))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.018:-0.018:-0.018))
    (HOLD (posedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (HOLD (negedge D) (posedge CLK) (-0.073:-0.073:-0.073))
    (SETUP (posedge D) (posedge CLK) (0.087:0.087:0.087))
    (SETUP (negedge D) (posedge CLK) (0.144:0.144:0.144))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_13\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.358:0.358:0.358) (0.388:0.388:0.388))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.549:0.549:0.549))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.018:-0.018:-0.018))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.501:0.501:0.501) (0.548:0.548:0.548))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.548:0.548:0.548))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.080:0.080:0.080))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.421:0.421:0.421) (0.429:0.429:0.429))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.543:0.543:0.543))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.020:-0.020:-0.020))
    (HOLD (posedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (negedge D) (posedge CLK) (-0.074:-0.074:-0.074))
    (SETUP (posedge D) (posedge CLK) (0.085:0.085:0.085))
    (SETUP (negedge D) (posedge CLK) (0.145:0.145:0.145))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_21\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.378:0.378:0.378) (0.401:0.401:0.401))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.540:0.540:0.540))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.022:-0.022:-0.022))
    (HOLD (posedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (HOLD (negedge D) (posedge CLK) (-0.070:-0.070:-0.070))
    (SETUP (posedge D) (posedge CLK) (0.089:0.089:0.089))
    (SETUP (negedge D) (posedge CLK) (0.140:0.140:0.140))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.510:0.510:0.510) (0.554:0.554:0.554))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.538:0.538:0.538))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.077:0.077:0.077))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.430:0.430:0.430) (0.435:0.435:0.435))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.503:0.503:0.503))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.061:-0.061:-0.061))
    (HOLD (posedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (HOLD (negedge D) (posedge CLK) (-0.075:-0.075:-0.075))
    (SETUP (posedge D) (posedge CLK) (0.088:0.088:0.088))
    (SETUP (negedge D) (posedge CLK) (0.145:0.145:0.145))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_29\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.368:0.368:0.368) (0.394:0.394:0.394))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.501:0.501:0.501))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (posedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (HOLD (negedge D) (posedge CLK) (-0.074:-0.074:-0.074))
    (SETUP (posedge D) (posedge CLK) (0.093:0.093:0.093))
    (SETUP (negedge D) (posedge CLK) (0.145:0.145:0.145))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.458:0.458:0.458) (0.452:0.452:0.452))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.483:0.483:0.483))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.076:-0.076:-0.076))
    (HOLD (posedge D) (posedge CLK) (-0.050:-0.050:-0.050))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.448:0.448:0.448) (0.466:0.466:0.466))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.483:0.483:0.483))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.034:-0.034:-0.034))
    (HOLD (posedge D) (posedge CLK) (-0.073:-0.073:-0.073))
    (HOLD (negedge D) (posedge CLK) (-0.078:-0.078:-0.078))
    (SETUP (posedge D) (posedge CLK) (0.106:0.106:0.106))
    (SETUP (negedge D) (posedge CLK) (0.154:0.154:0.154))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.411:0.411:0.411) (0.420:0.420:0.420))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.492:0.492:0.492))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.062:-0.062:-0.062))
    (HOLD (posedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (HOLD (negedge D) (posedge CLK) (-0.075:-0.075:-0.075))
    (SETUP (posedge D) (posedge CLK) (0.091:0.091:0.091))
    (SETUP (negedge D) (posedge CLK) (0.145:0.145:0.145))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_3\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.370:0.370:0.370) (0.394:0.394:0.394))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.491:0.491:0.491))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.062:-0.062:-0.062))
    (HOLD (posedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (HOLD (negedge D) (posedge CLK) (-0.072:-0.072:-0.072))
    (SETUP (posedge D) (posedge CLK) (0.090:0.090:0.090))
    (SETUP (negedge D) (posedge CLK) (0.142:0.142:0.142))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.491:0.491:0.491) (0.541:0.541:0.541))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.504:0.504:0.504))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.014:0.014:0.014))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.422:0.422:0.422) (0.429:0.429:0.429))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.502:0.502:0.502))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.073:-0.073:-0.073))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.144:0.144:0.144))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_37\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.363:0.363:0.363) (0.391:0.391:0.391))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.507:0.507:0.507))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.060:-0.060:-0.060))
    (HOLD (posedge D) (posedge CLK) (-0.061:-0.061:-0.061))
    (HOLD (negedge D) (posedge CLK) (-0.070:-0.070:-0.070))
    (SETUP (posedge D) (posedge CLK) (0.089:0.089:0.089))
    (SETUP (negedge D) (posedge CLK) (0.140:0.140:0.140))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.454:0.454:0.454) (0.451:0.451:0.451))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.550:0.550:0.550))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.016:-0.016:-0.016))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.069:0.069:0.069))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.430:0.430:0.430) (0.434:0.434:0.434))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.541:0.541:0.541))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.015:-0.015:-0.015))
    (HOLD (posedge D) (posedge CLK) (-0.071:-0.071:-0.071))
    (HOLD (negedge D) (posedge CLK) (-0.082:-0.082:-0.082))
    (SETUP (posedge D) (posedge CLK) (0.100:0.100:0.100))
    (SETUP (negedge D) (posedge CLK) (0.153:0.153:0.153))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_45\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.367:0.367:0.367) (0.394:0.394:0.394))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.552:0.552:0.552))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.011:-0.011:-0.011))
    (HOLD (posedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (HOLD (negedge D) (posedge CLK) (-0.074:-0.074:-0.074))
    (SETUP (posedge D) (posedge CLK) (0.093:0.093:0.093))
    (SETUP (negedge D) (posedge CLK) (0.144:0.144:0.144))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.463:0.463:0.463) (0.455:0.455:0.455))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.486:0.486:0.486))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.070:-0.070:-0.070))
    (HOLD (posedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.076:0.076:0.076))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.490:0.490:0.490) (0.539:0.539:0.539))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.544:0.544:0.544))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.078:0.078:0.078))
    (HOLD (posedge D) (posedge CLK) (-0.074:-0.074:-0.074))
    (HOLD (negedge D) (posedge CLK) (-0.079:-0.079:-0.079))
    (SETUP (posedge D) (posedge CLK) (0.108:0.108:0.108))
    (SETUP (negedge D) (posedge CLK) (0.154:0.154:0.154))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.424:0.424:0.424) (0.431:0.431:0.431))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.552:0.552:0.552))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.012:-0.012:-0.012))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.071:-0.071:-0.071))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.141:0.141:0.141))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_5\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.352:0.352:0.352) (0.382:0.382:0.382))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.552:0.552:0.552))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.011:-0.011:-0.011))
    (HOLD (posedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (HOLD (negedge D) (posedge CLK) (-0.071:-0.071:-0.071))
    (SETUP (posedge D) (posedge CLK) (0.089:0.089:0.089))
    (SETUP (negedge D) (posedge CLK) (0.141:0.141:0.141))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.442:0.442:0.442) (0.441:0.441:0.441))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.549:0.549:0.549))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.007:-0.007:-0.007))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.411:0.411:0.411) (0.421:0.421:0.421))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.549:0.549:0.549))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.007:-0.007:-0.007))
    (HOLD (posedge D) (posedge CLK) (-0.070:-0.070:-0.070))
    (HOLD (negedge D) (posedge CLK) (-0.080:-0.080:-0.080))
    (SETUP (posedge D) (posedge CLK) (0.098:0.098:0.098))
    (SETUP (negedge D) (posedge CLK) (0.151:0.151:0.151))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_53\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.363:0.363:0.363) (0.392:0.392:0.392))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.552:0.552:0.552))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.011:-0.011:-0.011))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.068:-0.068:-0.068))
    (SETUP (posedge D) (posedge CLK) (0.087:0.087:0.087))
    (SETUP (negedge D) (posedge CLK) (0.138:0.138:0.138))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.503:0.503:0.503) (0.548:0.548:0.548))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.552:0.552:0.552))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.091:0.091:0.091))
    (HOLD (posedge D) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.443:0.443:0.443) (0.463:0.463:0.463))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.498:0.498:0.498))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.022:-0.022:-0.022))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.073:-0.073:-0.073))
    (SETUP (posedge D) (posedge CLK) (0.091:0.091:0.091))
    (SETUP (negedge D) (posedge CLK) (0.148:0.148:0.148))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.415:0.415:0.415) (0.426:0.426:0.426))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.499:0.499:0.499))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.066:-0.066:-0.066))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.067:-0.067:-0.067))
    (SETUP (posedge D) (posedge CLK) (0.085:0.085:0.085))
    (SETUP (negedge D) (posedge CLK) (0.137:0.137:0.137))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_left_track_7\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.351:0.351:0.351) (0.382:0.382:0.382))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.499:0.499:0.499))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.066:-0.066:-0.066))
    (HOLD (posedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (negedge D) (posedge CLK) (-0.067:-0.067:-0.067))
    (SETUP (posedge D) (posedge CLK) (0.086:0.086:0.086))
    (SETUP (negedge D) (posedge CLK) (0.137:0.137:0.137))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.411:0.411:0.411) (0.423:0.423:0.423))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.589:0.589:0.589))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.028:0.028:0.028))
    (HOLD (posedge D) (posedge CLK) (-0.040:-0.040:-0.040))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.065:0.065:0.065))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.486:0.486:0.486) (0.536:0.536:0.536))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.577:0.577:0.577))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.135:0.135:0.135))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.091:0.091:0.091))
    (SETUP (negedge D) (posedge CLK) (0.139:0.139:0.139))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.400:0.400:0.400) (0.414:0.414:0.414))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.517:0.517:0.517))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.074:-0.074:-0.074))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.144:0.144:0.144))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_0\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.363:0.363:0.363) (0.390:0.390:0.390))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.521:0.521:0.521))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.037:-0.037:-0.037))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.066:-0.066:-0.066))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.136:0.136:0.136))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.519:0.519:0.519) (0.562:0.562:0.562))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.576:0.576:0.576))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.126:0.126:0.126))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.479:0.479:0.479) (0.531:0.531:0.531))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.517:0.517:0.517))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.042:0.042:0.042))
    (HOLD (posedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (HOLD (negedge D) (posedge CLK) (-0.074:-0.074:-0.074))
    (SETUP (posedge D) (posedge CLK) (0.095:0.095:0.095))
    (SETUP (negedge D) (posedge CLK) (0.149:0.149:0.149))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.405:0.405:0.405) (0.419:0.419:0.419))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.614:0.614:0.614))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.049:0.049:0.049))
    (HOLD (posedge D) (posedge CLK) (-0.053:-0.053:-0.053))
    (HOLD (negedge D) (posedge CLK) (-0.068:-0.068:-0.068))
    (SETUP (posedge D) (posedge CLK) (0.080:0.080:0.080))
    (SETUP (negedge D) (posedge CLK) (0.138:0.138:0.138))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_10\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.377:0.377:0.377) (0.401:0.401:0.401))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.614:0.614:0.614))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.049:0.049:0.049))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.497:0.497:0.497) (0.545:0.545:0.545))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.611:0.611:0.611))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.180:0.180:0.180))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.406:0.406:0.406) (0.419:0.419:0.419))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.607:0.607:0.607))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.042:0.042:0.042))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.072:-0.072:-0.072))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.142:0.142:0.142))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_12\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.362:0.362:0.362) (0.391:0.391:0.391))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.607:0.607:0.607))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.042:0.042:0.042))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.370:0.370:0.370) (0.395:0.395:0.395))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.550:0.550:0.550))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.008:-0.008:-0.008))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.125:0.125:0.125))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.490:0.490:0.490) (0.539:0.539:0.539))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.516:0.516:0.516))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.031:0.031:0.031))
    (HOLD (posedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (HOLD (negedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (SETUP (posedge D) (posedge CLK) (0.077:0.077:0.077))
    (SETUP (negedge D) (posedge CLK) (0.124:0.124:0.124))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.407:0.407:0.407) (0.421:0.421:0.421))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.498:0.498:0.498))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.068:-0.068:-0.068))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.071:-0.071:-0.071))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.142:0.142:0.142))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_2\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.373:0.373:0.373) (0.399:0.399:0.399))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.502:0.502:0.502))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.064:-0.064:-0.064))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.503:0.503:0.503) (0.549:0.549:0.549))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.606:0.606:0.606))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.176:0.176:0.176))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.403:0.403:0.403) (0.418:0.418:0.418))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.601:0.601:0.601))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.035:0.035:0.035))
    (HOLD (posedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (negedge D) (posedge CLK) (-0.074:-0.074:-0.074))
    (SETUP (posedge D) (posedge CLK) (0.086:0.086:0.086))
    (SETUP (negedge D) (posedge CLK) (0.145:0.145:0.145))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_20\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.362:0.362:0.362) (0.391:0.391:0.391))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.600:0.600:0.600))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.035:0.035:0.035))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.512:0.512:0.512) (0.556:0.556:0.556))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.597:0.597:0.597))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.161:0.161:0.161))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.049:-0.049:-0.049))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.121:0.121:0.121))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.401:0.401:0.401) (0.415:0.415:0.415))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.591:0.591:0.591))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.034:0.034:0.034))
    (HOLD (posedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (HOLD (negedge D) (posedge CLK) (-0.076:-0.076:-0.076))
    (SETUP (posedge D) (posedge CLK) (0.090:0.090:0.090))
    (SETUP (negedge D) (posedge CLK) (0.147:0.147:0.147))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_28\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.360:0.360:0.360) (0.389:0.389:0.389))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.595:0.595:0.595))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.029:0.029:0.029))
    (HOLD (posedge D) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (negedge D) (posedge CLK) (-0.063:-0.063:-0.063))
    (SETUP (posedge D) (posedge CLK) (0.082:0.082:0.082))
    (SETUP (negedge D) (posedge CLK) (0.133:0.133:0.133))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.499:0.499:0.499) (0.547:0.547:0.547))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.594:0.594:0.594))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.154:0.154:0.154))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.047:-0.047:-0.047))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.120:0.120:0.120))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.405:0.405:0.405) (0.419:0.419:0.419))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.594:0.594:0.594))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.029:0.029:0.029))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.072:-0.072:-0.072))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.143:0.143:0.143))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_36\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.358:0.358:0.358) (0.387:0.387:0.387))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.592:0.592:0.592))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.029:0.029:0.029))
    (HOLD (posedge D) (posedge CLK) (-0.056:-0.056:-0.056))
    (HOLD (negedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (SETUP (posedge D) (posedge CLK) (0.083:0.083:0.083))
    (SETUP (negedge D) (posedge CLK) (0.134:0.134:0.134))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.423:0.423:0.423) (0.431:0.431:0.431))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.511:0.511:0.511))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.055:-0.055:-0.055))
    (HOLD (posedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (HOLD (negedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (SETUP (posedge D) (posedge CLK) (0.072:0.072:0.072))
    (SETUP (negedge D) (posedge CLK) (0.123:0.123:0.123))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.503:0.503:0.503) (0.549:0.549:0.549))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.520:0.520:0.520))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.037:0.037:0.037))
    (HOLD (posedge D) (posedge CLK) (-0.060:-0.060:-0.060))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.092:0.092:0.092))
    (SETUP (negedge D) (posedge CLK) (0.139:0.139:0.139))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.412:0.412:0.412) (0.423:0.423:0.423))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.606:0.606:0.606))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.041:0.041:0.041))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.076:-0.076:-0.076))
    (SETUP (posedge D) (posedge CLK) (0.087:0.087:0.087))
    (SETUP (negedge D) (posedge CLK) (0.147:0.147:0.147))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_4\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.355:0.355:0.355) (0.385:0.385:0.385))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.609:0.609:0.609))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.043:0.043:0.043))
    (HOLD (posedge D) (posedge CLK) (-0.057:-0.057:-0.057))
    (HOLD (negedge D) (posedge CLK) (-0.065:-0.065:-0.065))
    (SETUP (posedge D) (posedge CLK) (0.084:0.084:0.084))
    (SETUP (negedge D) (posedge CLK) (0.135:0.135:0.135))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.465:0.465:0.465) (0.479:0.479:0.479))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.481:0.481:0.481))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.042:-0.042:-0.042))
    (HOLD (posedge D) (posedge CLK) (-0.043:-0.043:-0.043))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.073:0.073:0.073))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.387:0.387:0.387) (0.407:0.407:0.407))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.482:0.482:0.482))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.081:-0.081:-0.081))
    (HOLD (posedge D) (posedge CLK) (-0.064:-0.064:-0.064))
    (HOLD (negedge D) (posedge CLK) (-0.072:-0.072:-0.072))
    (SETUP (posedge D) (posedge CLK) (0.092:0.092:0.092))
    (SETUP (negedge D) (posedge CLK) (0.143:0.143:0.143))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_44\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.364:0.364:0.364) (0.392:0.392:0.392))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.587:0.587:0.587))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.024:0.024:0.024))
    (HOLD (posedge D) (posedge CLK) (-0.051:-0.051:-0.051))
    (HOLD (negedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (SETUP (posedge D) (posedge CLK) (0.078:0.078:0.078))
    (SETUP (negedge D) (posedge CLK) (0.129:0.129:0.129))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_2")
  (INSTANCE sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.447:0.447:0.447) (0.468:0.468:0.468))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.590:0.590:0.590))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.096:0.096:0.096))
    (HOLD (posedge D) (posedge CLK) (-0.044:-0.044:-0.044))
    (HOLD (negedge D) (posedge CLK) (-0.048:-0.048:-0.048))
    (SETUP (posedge D) (posedge CLK) (0.074:0.074:0.074))
    (SETUP (negedge D) (posedge CLK) (0.122:0.122:0.122))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.402:0.402:0.402) (0.417:0.417:0.417))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.590:0.590:0.590))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.024:0.024:0.024))
    (HOLD (posedge D) (posedge CLK) (-0.058:-0.058:-0.058))
    (HOLD (negedge D) (posedge CLK) (-0.069:-0.069:-0.069))
    (SETUP (posedge D) (posedge CLK) (0.086:0.086:0.086))
    (SETUP (negedge D) (posedge CLK) (0.139:0.139:0.139))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_52\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.355:0.355:0.355) (0.385:0.385:0.385))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.590:0.590:0.590))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.023:0.023:0.023))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.062:-0.062:-0.062))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.132:0.132:0.132))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.511:0.511:0.511) (0.555:0.555:0.555))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.494:0.494:0.494))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.003:-0.003:-0.003))
    (HOLD (posedge D) (posedge CLK) (-0.041:-0.041:-0.041))
    (HOLD (negedge D) (posedge CLK) (-0.046:-0.046:-0.046))
    (SETUP (posedge D) (posedge CLK) (0.071:0.071:0.071))
    (SETUP (negedge D) (posedge CLK) (0.119:0.119:0.119))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_4")
  (INSTANCE sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.488:0.488:0.488) (0.538:0.538:0.538))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.489:0.489:0.489))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.011:-0.011:-0.011))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.071:-0.071:-0.071))
    (SETUP (posedge D) (posedge CLK) (0.091:0.091:0.091))
    (SETUP (negedge D) (posedge CLK) (0.146:0.146:0.146))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.420:0.420:0.420) (0.429:0.429:0.429))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.486:0.486:0.486))
    (RECOVERY (posedge RESET_B) (posedge CLK) (-0.080:-0.080:-0.080))
    (HOLD (posedge D) (posedge CLK) (-0.054:-0.054:-0.054))
    (HOLD (negedge D) (posedge CLK) (-0.069:-0.069:-0.069))
    (SETUP (posedge D) (posedge CLK) (0.081:0.081:0.081))
    (SETUP (negedge D) (posedge CLK) (0.139:0.139:0.139))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dfrtp_1")
  (INSTANCE sb_1__8_\.mem_right_track_6\.sky130_fd_sc_hd__dfrtp_1_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH CLK Q (0.365:0.365:0.365) (0.393:0.393:0.393))
    (IOPATH RESET_B Q () (0.000:0.000:0.000))
   )
  )
  (TIMINGCHECK
    (REMOVAL (posedge RESET_B) (posedge CLK) (0.576:0.576:0.576))
    (RECOVERY (posedge RESET_B) (posedge CLK) (0.011:0.011:0.011))
    (HOLD (posedge D) (posedge CLK) (-0.059:-0.059:-0.059))
    (HOLD (negedge D) (posedge CLK) (-0.068:-0.068:-0.068))
    (SETUP (posedge D) (posedge CLK) (0.087:0.087:0.087))
    (SETUP (negedge D) (posedge CLK) (0.138:0.138:0.138))
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_1\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.168:0.168:0.168) (0.314:0.315:0.315))
    (IOPATH A1 X (0.199:0.199:0.199) (0.342:0.342:0.342))
    (IOPATH S X (0.223:0.223:0.223) (0.343:0.343:0.343))
    (IOPATH S X (0.161:0.161:0.161) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_1\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.170:0.171:0.171) (0.317:0.318:0.319))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.226:0.226:0.226) (0.347:0.347:0.347))
    (IOPATH S X (0.165:0.165:0.165) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_1\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.219:0.219:0.219) (0.351:0.351:0.351))
    (IOPATH A1 X (0.215:0.215:0.215) (0.373:0.373:0.373))
    (IOPATH S X (0.250:0.250:0.250) (0.371:0.371:0.371))
    (IOPATH S X (0.188:0.188:0.188) (0.360:0.360:0.360))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_1\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.123:0.123:0.124) (0.287:0.287:0.287))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.213:0.213:0.213) (0.336:0.336:0.336))
    (IOPATH S X (0.154:0.154:0.154) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_1\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.133:0.134:0.135) (0.302:0.302:0.302))
    (IOPATH S X (0.211:0.211:0.211) (0.334:0.334:0.334))
    (IOPATH S X (0.152:0.152:0.152) (0.321:0.321:0.321))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_1\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.174:0.174:0.175) (0.336:0.336:0.336))
    (IOPATH A1 X (0.177:0.177:0.178) (0.347:0.348:0.348))
    (IOPATH S X (0.258:0.258:0.258) (0.380:0.380:0.380))
    (IOPATH S X (0.197:0.197:0.197) (0.368:0.368:0.368))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_bottom_track_1\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.253:0.253:0.253) (0.225:0.225:0.225))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_11\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.182:0.183:0.183) (0.327:0.328:0.328))
    (IOPATH A1 X (0.204:0.204:0.204) (0.367:0.367:0.367))
    (IOPATH S X (0.231:0.231:0.231) (0.352:0.352:0.352))
    (IOPATH S X (0.171:0.171:0.171) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_11\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.198:0.198:0.198) (0.333:0.333:0.333))
    (IOPATH A1 X (0.178:0.178:0.179) (0.330:0.331:0.332))
    (IOPATH S X (0.228:0.228:0.228) (0.349:0.349:0.349))
    (IOPATH S X (0.168:0.168:0.168) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_11\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.136:0.137:0.138) (0.300:0.300:0.300))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.226:0.226:0.226) (0.350:0.350:0.350))
    (IOPATH S X (0.167:0.167:0.167) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_11\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.200:0.200:0.200) (0.364:0.364:0.364))
    (IOPATH S X (0.224:0.224:0.224) (0.348:0.348:0.348))
    (IOPATH S X (0.165:0.165:0.165) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_11\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.140:0.141:0.142) (0.303:0.303:0.304))
    (IOPATH A1 X (0.143:0.143:0.144) (0.314:0.315:0.315))
    (IOPATH S X (0.225:0.225:0.225) (0.349:0.349:0.349))
    (IOPATH S X (0.165:0.165:0.165) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_bottom_track_11\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.198:0.198:0.199) (0.195:0.195:0.195))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_13\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.221:0.221:0.221) (0.362:0.363:0.364))
    (IOPATH A1 X (0.242:0.242:0.242) (0.397:0.397:0.397))
    (IOPATH S X (0.272:0.272:0.272) (0.391:0.391:0.391))
    (IOPATH S X (0.211:0.211:0.211) (0.379:0.379:0.379))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_13\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.216:0.216:0.216) (0.368:0.368:0.368))
    (IOPATH A1 X (0.178:0.179:0.179) (0.342:0.342:0.342))
    (IOPATH S X (0.255:0.255:0.255) (0.375:0.375:0.375))
    (IOPATH S X (0.195:0.195:0.195) (0.364:0.364:0.364))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_13\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.197:0.197:0.197) (0.339:0.339:0.339))
    (IOPATH S X (0.228:0.228:0.228) (0.347:0.347:0.347))
    (IOPATH S X (0.168:0.168:0.168) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_13\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.138:0.140:0.141) (0.303:0.303:0.303))
    (IOPATH A1 X (0.153:0.153:0.154) (0.321:0.321:0.322))
    (IOPATH S X (0.222:0.222:0.222) (0.346:0.346:0.346))
    (IOPATH S X (0.161:0.161:0.161) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_bottom_track_13\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.191:0.191) (0.191:0.191:0.192))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_15\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.205:0.205:0.205) (0.349:0.349:0.350))
    (IOPATH A1 X (0.224:0.224:0.224) (0.383:0.383:0.383))
    (IOPATH S X (0.259:0.259:0.259) (0.378:0.378:0.378))
    (IOPATH S X (0.198:0.198:0.198) (0.367:0.367:0.367))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_15\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.184:0.184:0.184) (0.334:0.334:0.334))
    (IOPATH A1 X (0.153:0.154:0.154) (0.321:0.321:0.321))
    (IOPATH S X (0.237:0.237:0.237) (0.358:0.358:0.358))
    (IOPATH S X (0.177:0.177:0.177) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_15\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.207:0.207:0.207) (0.352:0.352:0.352))
    (IOPATH S X (0.230:0.230:0.230) (0.350:0.350:0.350))
    (IOPATH S X (0.170:0.170:0.170) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_15\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.154:0.156:0.157) (0.318:0.319:0.319))
    (IOPATH A1 X (0.160:0.161:0.161) (0.331:0.331:0.331))
    (IOPATH S X (0.234:0.234:0.234) (0.358:0.358:0.358))
    (IOPATH S X (0.172:0.172:0.172) (0.347:0.347:0.347))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_bottom_track_15\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.201:0.201:0.202) (0.187:0.187:0.187))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_17\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.189:0.189:0.190) (0.334:0.334:0.335))
    (IOPATH A1 X (0.209:0.209:0.209) (0.370:0.370:0.370))
    (IOPATH S X (0.242:0.242:0.242) (0.361:0.361:0.361))
    (IOPATH S X (0.181:0.181:0.181) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_17\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.189:0.189:0.189) (0.341:0.341:0.341))
    (IOPATH A1 X (0.139:0.140:0.141) (0.310:0.310:0.310))
    (IOPATH S X (0.222:0.222:0.222) (0.346:0.346:0.346))
    (IOPATH S X (0.162:0.162:0.162) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_17\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.191:0.191:0.191) (0.354:0.354:0.354))
    (IOPATH S X (0.220:0.220:0.220) (0.344:0.344:0.344))
    (IOPATH S X (0.160:0.160:0.160) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_17\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.153:0.154:0.155) (0.318:0.318:0.318))
    (IOPATH A1 X (0.157:0.158:0.159) (0.329:0.329:0.329))
    (IOPATH S X (0.232:0.232:0.232) (0.356:0.356:0.356))
    (IOPATH S X (0.170:0.170:0.170) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_bottom_track_17\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.213:0.213:0.213) (0.195:0.195:0.196))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_19\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.181:0.182:0.182) (0.327:0.327:0.328))
    (IOPATH A1 X (0.204:0.204:0.204) (0.364:0.364:0.364))
    (IOPATH S X (0.236:0.236:0.236) (0.356:0.356:0.356))
    (IOPATH S X (0.176:0.176:0.176) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_19\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.208:0.208:0.208) (0.359:0.359:0.359))
    (IOPATH A1 X (0.156:0.157:0.158) (0.327:0.327:0.327))
    (IOPATH S X (0.252:0.252:0.252) (0.371:0.371:0.371))
    (IOPATH S X (0.192:0.192:0.192) (0.361:0.361:0.361))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_19\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.215:0.215:0.215) (0.357:0.357:0.357))
    (IOPATH S X (0.246:0.246:0.246) (0.365:0.365:0.365))
    (IOPATH S X (0.185:0.185:0.185) (0.354:0.354:0.354))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_19\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.144:0.145:0.146) (0.306:0.306:0.306))
    (IOPATH A1 X (0.149:0.150:0.151) (0.319:0.319:0.319))
    (IOPATH S X (0.225:0.225:0.225) (0.350:0.350:0.350))
    (IOPATH S X (0.165:0.165:0.165) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_bottom_track_19\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.213:0.213:0.213) (0.196:0.196:0.196))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_21\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.169:0.169:0.169) (0.315:0.316:0.316))
    (IOPATH A1 X (0.186:0.186:0.186) (0.344:0.344:0.344))
    (IOPATH S X (0.234:0.234:0.234) (0.351:0.351:0.351))
    (IOPATH S X (0.174:0.174:0.174) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_21\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.194:0.194:0.194) (0.332:0.332:0.332))
    (IOPATH S X (0.235:0.235:0.235) (0.352:0.352:0.352))
    (IOPATH S X (0.174:0.174:0.174) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_21\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.137:0.138:0.139) (0.301:0.301:0.302))
    (IOPATH A1 X (0.139:0.140:0.141) (0.312:0.312:0.312))
    (IOPATH S X (0.217:0.217:0.217) (0.341:0.341:0.341))
    (IOPATH S X (0.156:0.156:0.156) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_21\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.180:0.180:0.181) (0.148:0.148:0.148))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_23\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.169:0.169:0.170) (0.314:0.315:0.315))
    (IOPATH A1 X (0.195:0.195:0.195) (0.337:0.337:0.337))
    (IOPATH S X (0.218:0.218:0.218) (0.341:0.341:0.341))
    (IOPATH S X (0.159:0.159:0.159) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_23\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.197:0.197:0.197) (0.362:0.362:0.362))
    (IOPATH S X (0.219:0.219:0.219) (0.342:0.342:0.342))
    (IOPATH S X (0.160:0.160:0.160) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_23\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.138:0.139:0.141) (0.303:0.303:0.303))
    (IOPATH A1 X (0.140:0.141:0.143) (0.313:0.313:0.313))
    (IOPATH S X (0.221:0.221:0.221) (0.345:0.345:0.345))
    (IOPATH S X (0.160:0.160:0.160) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_bottom_track_23\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.188:0.189:0.189) (0.177:0.177:0.178))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_25\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.182:0.182:0.182) (0.328:0.329:0.329))
    (IOPATH A1 X (0.204:0.204:0.204) (0.363:0.363:0.363))
    (IOPATH S X (0.243:0.243:0.243) (0.362:0.362:0.362))
    (IOPATH S X (0.183:0.183:0.183) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_25\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.188:0.188:0.188) (0.330:0.330:0.330))
    (IOPATH S X (0.223:0.223:0.223) (0.341:0.341:0.341))
    (IOPATH S X (0.162:0.162:0.162) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_25\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.161:0.163:0.164) (0.326:0.326:0.326))
    (IOPATH A1 X (0.172:0.173:0.174) (0.343:0.343:0.343))
    (IOPATH S X (0.247:0.247:0.247) (0.371:0.371:0.371))
    (IOPATH S X (0.185:0.185:0.185) (0.359:0.359:0.359))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_bottom_track_25\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.237:0.237:0.237) (0.212:0.212:0.213))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_27\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.195:0.195:0.195) (0.341:0.342:0.343))
    (IOPATH A1 X (0.232:0.232:0.232) (0.374:0.374:0.374))
    (IOPATH S X (0.257:0.257:0.257) (0.376:0.376:0.376))
    (IOPATH S X (0.196:0.196:0.196) (0.365:0.365:0.365))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_27\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.196:0.196:0.196) (0.342:0.342:0.342))
    (IOPATH S X (0.227:0.227:0.227) (0.347:0.347:0.347))
    (IOPATH S X (0.167:0.167:0.167) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_27\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.134:0.135:0.137) (0.299:0.299:0.299))
    (IOPATH A1 X (0.149:0.150:0.151) (0.318:0.318:0.318))
    (IOPATH S X (0.223:0.223:0.223) (0.347:0.347:0.347))
    (IOPATH S X (0.163:0.163:0.163) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_bottom_track_27\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.168:0.168:0.169) (0.162:0.162:0.162))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_29\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.181:0.181:0.181) (0.332:0.332:0.332))
    (IOPATH A1 X (0.200:0.200:0.200) (0.336:0.336:0.336))
    (IOPATH S X (0.221:0.221:0.221) (0.346:0.346:0.346))
    (IOPATH S X (0.161:0.161:0.161) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_29\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.147:0.148:0.149) (0.318:0.318:0.319))
    (IOPATH S X (0.228:0.228:0.228) (0.352:0.352:0.352))
    (IOPATH S X (0.167:0.167:0.167) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_bottom_track_29\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.215:0.216:0.216) (0.197:0.197:0.197))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_3\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.188:0.188:0.188) (0.332:0.333:0.334))
    (IOPATH A1 X (0.208:0.208:0.208) (0.367:0.367:0.367))
    (IOPATH S X (0.236:0.236:0.236) (0.357:0.357:0.357))
    (IOPATH S X (0.175:0.175:0.175) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_3\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.168:0.168:0.169) (0.315:0.316:0.317))
    (IOPATH A1 X (0.173:0.173:0.173) (0.326:0.327:0.327))
    (IOPATH S X (0.224:0.224:0.224) (0.345:0.345:0.345))
    (IOPATH S X (0.163:0.163:0.163) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_3\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.225:0.225:0.225) (0.377:0.377:0.377))
    (IOPATH A1 X (0.228:0.228:0.228) (0.366:0.366:0.366))
    (IOPATH S X (0.255:0.255:0.255) (0.377:0.377:0.377))
    (IOPATH S X (0.193:0.193:0.193) (0.365:0.365:0.365))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_3\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.143:0.144:0.145) (0.308:0.308:0.308))
    (IOPATH A1 X (0.151:0.152:0.153) (0.322:0.322:0.322))
    (IOPATH S X (0.238:0.238:0.238) (0.360:0.360:0.360))
    (IOPATH S X (0.178:0.178:0.178) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_3\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.157:0.158:0.159) (0.325:0.325:0.326))
    (IOPATH S X (0.236:0.236:0.236) (0.359:0.359:0.359))
    (IOPATH S X (0.176:0.176:0.176) (0.347:0.347:0.347))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_3\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.165:0.166:0.166) (0.328:0.328:0.328))
    (IOPATH A1 X (0.169:0.169:0.169) (0.339:0.339:0.339))
    (IOPATH S X (0.242:0.242:0.242) (0.367:0.367:0.367))
    (IOPATH S X (0.181:0.181:0.181) (0.355:0.355:0.355))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_bottom_track_3\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.218:0.218:0.218) (0.208:0.208:0.208))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_31\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.214:0.214:0.214) (0.349:0.349:0.349))
    (IOPATH A1 X (0.220:0.220:0.220) (0.366:0.366:0.366))
    (IOPATH S X (0.227:0.227:0.227) (0.352:0.352:0.352))
    (IOPATH S X (0.167:0.167:0.167) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_31\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.152:0.153:0.155) (0.323:0.323:0.323))
    (IOPATH S X (0.224:0.224:0.224) (0.347:0.347:0.347))
    (IOPATH S X (0.162:0.162:0.162) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_bottom_track_31\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.219:0.219:0.219) (0.200:0.200:0.200))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_33\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.204:0.204:0.204) (0.357:0.357:0.357))
    (IOPATH A1 X (0.209:0.209:0.209) (0.349:0.349:0.349))
    (IOPATH S X (0.222:0.222:0.222) (0.347:0.347:0.347))
    (IOPATH S X (0.162:0.162:0.162) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_33\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.133:0.134:0.135) (0.303:0.303:0.303))
    (IOPATH S X (0.205:0.205:0.205) (0.328:0.328:0.328))
    (IOPATH S X (0.143:0.143:0.143) (0.318:0.318:0.318))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_bottom_track_33\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.204:0.204:0.205) (0.189:0.189:0.189))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_35\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.206:0.206:0.206) (0.359:0.359:0.359))
    (IOPATH A1 X (0.210:0.210:0.210) (0.368:0.368:0.368))
    (IOPATH S X (0.229:0.229:0.229) (0.354:0.354:0.354))
    (IOPATH S X (0.168:0.168:0.168) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_35\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.158:0.159:0.159) (0.328:0.328:0.328))
    (IOPATH S X (0.238:0.238:0.238) (0.362:0.362:0.362))
    (IOPATH S X (0.178:0.178:0.178) (0.349:0.349:0.349))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_35\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.180:0.180:0.181) (0.150:0.150:0.150))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_37\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.177:0.177:0.177) (0.317:0.317:0.317))
    (IOPATH A1 X (0.213:0.213:0.213) (0.354:0.354:0.354))
    (IOPATH S X (0.227:0.227:0.227) (0.352:0.352:0.352))
    (IOPATH S X (0.167:0.167:0.167) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_37\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.166:0.167:0.167) (0.312:0.313:0.314))
    (IOPATH A1 X (0.133:0.134:0.135) (0.303:0.304:0.304))
    (IOPATH S X (0.215:0.215:0.215) (0.339:0.339:0.339))
    (IOPATH S X (0.155:0.155:0.155) (0.326:0.326:0.326))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_37\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.190:0.190:0.190) (0.328:0.328:0.328))
    (IOPATH S X (0.212:0.212:0.212) (0.336:0.336:0.336))
    (IOPATH S X (0.153:0.153:0.153) (0.323:0.323:0.323))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_37\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.177:0.178:0.179) (0.338:0.338:0.338))
    (IOPATH A1 X (0.180:0.181:0.182) (0.350:0.350:0.350))
    (IOPATH S X (0.262:0.262:0.262) (0.383:0.383:0.383))
    (IOPATH S X (0.201:0.201:0.201) (0.371:0.371:0.371))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_bottom_track_37\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.208:0.208:0.208) (0.203:0.203:0.204))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_39\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.202:0.202:0.202) (0.345:0.346:0.347))
    (IOPATH A1 X (0.191:0.191:0.191) (0.340:0.340:0.340))
    (IOPATH S X (0.239:0.239:0.239) (0.364:0.364:0.364))
    (IOPATH S X (0.178:0.178:0.178) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_39\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.176:0.177:0.177) (0.346:0.346:0.346))
    (IOPATH S X (0.245:0.245:0.245) (0.370:0.370:0.370))
    (IOPATH S X (0.184:0.184:0.184) (0.358:0.358:0.358))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_39\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.180:0.180:0.180) (0.151:0.151:0.152))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_41\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.189:0.190:0.190) (0.333:0.334:0.335))
    (IOPATH A1 X (0.184:0.184:0.184) (0.331:0.331:0.331))
    (IOPATH S X (0.223:0.223:0.223) (0.348:0.348:0.348))
    (IOPATH S X (0.162:0.162:0.162) (0.336:0.336:0.336))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_41\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.193:0.194:0.194) (0.358:0.358:0.359))
    (IOPATH S X (0.267:0.267:0.267) (0.386:0.386:0.386))
    (IOPATH S X (0.205:0.205:0.205) (0.374:0.374:0.374))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_bottom_track_41\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.213:0.213:0.213) (0.205:0.205:0.206))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_43\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.189:0.189:0.189) (0.334:0.335:0.335))
    (IOPATH A1 X (0.195:0.195:0.195) (0.339:0.339:0.339))
    (IOPATH S X (0.227:0.227:0.227) (0.352:0.352:0.352))
    (IOPATH S X (0.166:0.166:0.166) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_43\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.195:0.196:0.197) (0.360:0.361:0.361))
    (IOPATH S X (0.268:0.268:0.268) (0.387:0.387:0.387))
    (IOPATH S X (0.206:0.206:0.206) (0.375:0.375:0.375))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_43\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.231:0.231:0.231) (0.181:0.181:0.181))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_45\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.192:0.192:0.192) (0.337:0.338:0.339))
    (IOPATH A1 X (0.190:0.190:0.190) (0.338:0.338:0.338))
    (IOPATH S X (0.231:0.231:0.231) (0.356:0.356:0.356))
    (IOPATH S X (0.170:0.170:0.170) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_45\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.188:0.188:0.189) (0.354:0.355:0.355))
    (IOPATH S X (0.265:0.265:0.265) (0.386:0.386:0.386))
    (IOPATH S X (0.205:0.205:0.205) (0.373:0.373:0.373))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_bottom_track_45\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.256:0.256:0.257) (0.225:0.225:0.226))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_47\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.206:0.207:0.207) (0.350:0.351:0.352))
    (IOPATH A1 X (0.208:0.208:0.208) (0.353:0.353:0.353))
    (IOPATH S X (0.244:0.244:0.244) (0.369:0.369:0.369))
    (IOPATH S X (0.182:0.182:0.182) (0.357:0.357:0.357))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_47\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.203:0.203:0.204) (0.365:0.365:0.365))
    (IOPATH S X (0.275:0.275:0.275) (0.394:0.394:0.394))
    (IOPATH S X (0.214:0.214:0.214) (0.381:0.381:0.381))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_47\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.189:0.189:0.189) (0.160:0.160:0.160))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_49\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.205:0.205:0.205) (0.350:0.351:0.351))
    (IOPATH A1 X (0.219:0.219:0.219) (0.361:0.361:0.361))
    (IOPATH S X (0.245:0.245:0.245) (0.370:0.370:0.370))
    (IOPATH S X (0.183:0.183:0.183) (0.358:0.358:0.358))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_49\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.248:0.249:0.249) (0.399:0.399:0.399))
    (IOPATH S X (0.316:0.316:0.316) (0.424:0.424:0.424))
    (IOPATH S X (0.254:0.254:0.254) (0.411:0.411:0.411))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_bottom_track_49\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.237:0.237:0.237) (0.225:0.225:0.225))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_5\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.160:0.160:0.161) (0.303:0.304:0.304))
    (IOPATH A1 X (0.181:0.181:0.181) (0.320:0.320:0.320))
    (IOPATH S X (0.207:0.207:0.207) (0.326:0.326:0.326))
    (IOPATH S X (0.147:0.147:0.147) (0.314:0.314:0.314))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_5\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.175:0.175:0.175) (0.327:0.327:0.327))
    (IOPATH A1 X (0.161:0.161:0.162) (0.312:0.313:0.313))
    (IOPATH S X (0.208:0.208:0.208) (0.329:0.329:0.329))
    (IOPATH S X (0.149:0.149:0.149) (0.317:0.317:0.317))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_5\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.124:0.125:0.126) (0.290:0.290:0.291))
    (IOPATH A1 X (0.126:0.128:0.129) (0.301:0.301:0.301))
    (IOPATH S X (0.219:0.219:0.219) (0.343:0.343:0.343))
    (IOPATH S X (0.159:0.159:0.159) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_5\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.205:0.205:0.205) (0.349:0.349:0.349))
    (IOPATH S X (0.219:0.219:0.219) (0.344:0.344:0.344))
    (IOPATH S X (0.160:0.160:0.160) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_5\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.158:0.159:0.160) (0.322:0.322:0.322))
    (IOPATH A1 X (0.160:0.160:0.161) (0.332:0.332:0.333))
    (IOPATH S X (0.237:0.237:0.237) (0.361:0.361:0.361))
    (IOPATH S X (0.175:0.175:0.175) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_bottom_track_5\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.194) (0.194:0.194:0.195))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_51\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.211:0.211:0.212) (0.355:0.356:0.357))
    (IOPATH A1 X (0.233:0.233:0.233) (0.371:0.371:0.371))
    (IOPATH S X (0.255:0.255:0.255) (0.378:0.378:0.378))
    (IOPATH S X (0.194:0.194:0.194) (0.366:0.366:0.366))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_51\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.224:0.225:0.226) (0.380:0.380:0.380))
    (IOPATH S X (0.301:0.301:0.301) (0.412:0.412:0.412))
    (IOPATH S X (0.240:0.240:0.240) (0.401:0.401:0.401))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_bottom_track_51\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.236:0.236:0.236) (0.212:0.213:0.213))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_7\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.178:0.178:0.178) (0.324:0.325:0.325))
    (IOPATH A1 X (0.202:0.202:0.202) (0.361:0.361:0.361))
    (IOPATH S X (0.236:0.236:0.236) (0.355:0.355:0.355))
    (IOPATH S X (0.174:0.174:0.174) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_7\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.191:0.191:0.191) (0.338:0.338:0.339))
    (IOPATH A1 X (0.198:0.198:0.198) (0.350:0.351:0.351))
    (IOPATH S X (0.250:0.250:0.250) (0.370:0.370:0.370))
    (IOPATH S X (0.188:0.188:0.188) (0.359:0.359:0.359))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_7\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.231:0.231:0.231) (0.369:0.369:0.369))
    (IOPATH A1 X (0.218:0.218:0.218) (0.356:0.356:0.356))
    (IOPATH S X (0.252:0.252:0.252) (0.371:0.371:0.371))
    (IOPATH S X (0.190:0.190:0.190) (0.361:0.361:0.361))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_7\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.146:0.146:0.147) (0.307:0.308:0.308))
    (IOPATH A1 X (0.142:0.143:0.144) (0.314:0.314:0.314))
    (IOPATH S X (0.230:0.230:0.230) (0.353:0.353:0.353))
    (IOPATH S X (0.170:0.170:0.170) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_7\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.138:0.139:0.140) (0.307:0.307:0.307))
    (IOPATH S X (0.219:0.219:0.219) (0.341:0.341:0.341))
    (IOPATH S X (0.159:0.159:0.159) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_7\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.154:0.155:0.155) (0.319:0.319:0.319))
    (IOPATH A1 X (0.161:0.162:0.162) (0.332:0.333:0.333))
    (IOPATH S X (0.236:0.236:0.236) (0.361:0.361:0.361))
    (IOPATH S X (0.175:0.175:0.175) (0.349:0.349:0.349))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_bottom_track_7\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.243:0.243:0.243) (0.220:0.220:0.220))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_9\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.175:0.175:0.175) (0.319:0.320:0.321))
    (IOPATH A1 X (0.192:0.192:0.192) (0.351:0.351:0.351))
    (IOPATH S X (0.234:0.234:0.234) (0.350:0.350:0.350))
    (IOPATH S X (0.171:0.171:0.171) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_9\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.188:0.188:0.188) (0.335:0.336:0.336))
    (IOPATH A1 X (0.193:0.193:0.193) (0.346:0.346:0.347))
    (IOPATH S X (0.254:0.254:0.254) (0.371:0.371:0.371))
    (IOPATH S X (0.191:0.191:0.191) (0.362:0.362:0.362))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_9\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.222:0.222:0.222) (0.375:0.375:0.375))
    (IOPATH A1 X (0.215:0.215:0.215) (0.375:0.375:0.375))
    (IOPATH S X (0.262:0.262:0.262) (0.378:0.378:0.378))
    (IOPATH S X (0.199:0.199:0.199) (0.370:0.370:0.370))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_9\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.145:0.146:0.146) (0.307:0.307:0.307))
    (IOPATH A1 X (0.139:0.140:0.141) (0.312:0.312:0.312))
    (IOPATH S X (0.227:0.227:0.227) (0.351:0.351:0.351))
    (IOPATH S X (0.168:0.168:0.168) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_9\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.146:0.146:0.147) (0.315:0.315:0.315))
    (IOPATH S X (0.222:0.222:0.222) (0.347:0.347:0.347))
    (IOPATH S X (0.163:0.163:0.163) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_bottom_track_9\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.150:0.150:0.151) (0.314:0.314:0.314))
    (IOPATH A1 X (0.154:0.155:0.155) (0.325:0.326:0.326))
    (IOPATH S X (0.231:0.231:0.231) (0.356:0.356:0.356))
    (IOPATH S X (0.171:0.171:0.171) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_bottom_track_9\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.195:0.196:0.196) (0.195:0.195:0.195))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_1\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.209:0.209:0.209) (0.343:0.343:0.343))
    (IOPATH A1 X (0.215:0.215:0.215) (0.358:0.358:0.358))
    (IOPATH S X (0.239:0.239:0.239) (0.360:0.360:0.360))
    (IOPATH S X (0.178:0.178:0.178) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_1\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.245:0.245:0.245) (0.374:0.374:0.374))
    (IOPATH A1 X (0.186:0.188:0.189) (0.354:0.354:0.354))
    (IOPATH S X (0.287:0.287:0.287) (0.394:0.394:0.394))
    (IOPATH S X (0.217:0.217:0.217) (0.391:0.391:0.391))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_1\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.123:0.191:0.259) (0.289:0.343:0.396))
    (IOPATH A1 X (0.214:0.214:0.214) (0.356:0.356:0.356))
    (IOPATH S X (0.251:0.251:0.251) (0.362:0.362:0.362))
    (IOPATH S X (0.181:0.181:0.181) (0.358:0.358:0.358))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_1\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.166:0.166:0.166) (0.314:0.314:0.315))
    (IOPATH A1 X (0.114:0.180:0.245) (0.290:0.335:0.381))
    (IOPATH S X (0.240:0.240:0.240) (0.349:0.349:0.349))
    (IOPATH S X (0.170:0.170:0.170) (0.346:0.346:0.346))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_1\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.164:0.164:0.164) (0.323:0.323:0.324))
    (IOPATH S X (0.238:0.238:0.238) (0.348:0.348:0.348))
    (IOPATH S X (0.168:0.168:0.168) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_1\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.162:0.165:0.167) (0.325:0.325:0.325))
    (IOPATH A1 X (0.181:0.181:0.182) (0.344:0.345:0.345))
    (IOPATH S X (0.251:0.251:0.251) (0.374:0.374:0.374))
    (IOPATH S X (0.191:0.191:0.191) (0.361:0.361:0.361))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_1\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.131:0.132:0.132) (0.296:0.297:0.297))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.226:0.226:0.226) (0.349:0.349:0.349))
    (IOPATH S X (0.167:0.167:0.167) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_1\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.130:0.130:0.130) (0.294:0.294:0.294))
    (IOPATH A1 X (0.143:0.143:0.144) (0.311:0.311:0.311))
    (IOPATH S X (0.216:0.216:0.216) (0.340:0.340:0.340))
    (IOPATH S X (0.156:0.156:0.156) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_left_track_1\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.209:0.209:0.210) (0.200:0.201:0.201))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_11\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.232:0.232:0.232) (0.371:0.371:0.371))
    (IOPATH A1 X (0.220:0.220:0.220) (0.379:0.379:0.379))
    (IOPATH S X (0.264:0.264:0.264) (0.375:0.375:0.375))
    (IOPATH S X (0.194:0.194:0.194) (0.371:0.371:0.371))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_11\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.244:0.244:0.244) (0.375:0.375:0.375))
    (IOPATH A1 X (0.231:0.231:0.231) (0.385:0.385:0.385))
    (IOPATH S X (0.282:0.282:0.282) (0.391:0.391:0.391))
    (IOPATH S X (0.213:0.213:0.213) (0.387:0.387:0.387))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_11\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.138:0.205:0.273) (0.302:0.354:0.405))
    (IOPATH A1 X (0.221:0.221:0.221) (0.360:0.360:0.360))
    (IOPATH S X (0.264:0.264:0.264) (0.375:0.375:0.375))
    (IOPATH S X (0.195:0.195:0.195) (0.371:0.371:0.371))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_11\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.189:0.189:0.189) (0.337:0.337:0.338))
    (IOPATH A1 X (0.136:0.203:0.270) (0.311:0.357:0.404))
    (IOPATH S X (0.260:0.260:0.260) (0.372:0.372:0.372))
    (IOPATH S X (0.191:0.191:0.191) (0.368:0.368:0.368))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_11\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.177:0.177:0.178) (0.334:0.334:0.334))
    (IOPATH A1 X (0.171:0.172:0.173) (0.340:0.340:0.340))
    (IOPATH S X (0.251:0.251:0.251) (0.370:0.370:0.370))
    (IOPATH S X (0.184:0.184:0.184) (0.362:0.362:0.362))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_11\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.124:0.126:0.128) (0.285:0.285:0.285))
    (IOPATH A1 X (0.129:0.131:0.133) (0.296:0.296:0.296))
    (IOPATH S X (0.210:0.210:0.210) (0.326:0.326:0.326))
    (IOPATH S X (0.144:0.144:0.144) (0.318:0.318:0.318))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_11\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.169:0.169:0.169) (0.320:0.321:0.322))
    (IOPATH A1 X (0.176:0.176:0.176) (0.331:0.331:0.332))
    (IOPATH S X (0.231:0.231:0.231) (0.349:0.349:0.349))
    (IOPATH S X (0.164:0.164:0.164) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_11\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.148:0.148:0.148) (0.306:0.306:0.307))
    (IOPATH S X (0.208:0.208:0.208) (0.323:0.323:0.323))
    (IOPATH S X (0.142:0.142:0.142) (0.315:0.315:0.315))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_11\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.128:0.128:0.128) (0.294:0.294:0.294))
    (IOPATH A1 X (0.147:0.147:0.148) (0.316:0.316:0.316))
    (IOPATH S X (0.230:0.230:0.230) (0.351:0.351:0.351))
    (IOPATH S X (0.170:0.170:0.170) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_11\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.126:0.127:0.128) (0.293:0.293:0.293))
    (IOPATH A1 X (0.138:0.138:0.139) (0.310:0.310:0.310))
    (IOPATH S X (0.229:0.229:0.229) (0.351:0.351:0.351))
    (IOPATH S X (0.170:0.170:0.170) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_11\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.139:0.139:0.139) (0.310:0.310:0.310))
    (IOPATH S X (0.215:0.215:0.215) (0.338:0.338:0.338))
    (IOPATH S X (0.153:0.153:0.153) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_left_track_11\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.193) (0.192:0.192:0.192))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_13\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.228:0.228:0.228) (0.361:0.361:0.361))
    (IOPATH A1 X (0.232:0.232:0.232) (0.394:0.394:0.394))
    (IOPATH S X (0.268:0.268:0.268) (0.382:0.382:0.382))
    (IOPATH S X (0.201:0.201:0.201) (0.375:0.375:0.375))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_13\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.235:0.235:0.235) (0.388:0.388:0.388))
    (IOPATH A1 X (0.244:0.244:0.244) (0.383:0.383:0.383))
    (IOPATH S X (0.276:0.276:0.276) (0.389:0.389:0.389))
    (IOPATH S X (0.210:0.210:0.210) (0.382:0.382:0.382))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_13\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.099:0.165:0.230) (0.263:0.317:0.371))
    (IOPATH A1 X (0.178:0.178:0.178) (0.336:0.336:0.336))
    (IOPATH S X (0.225:0.225:0.225) (0.336:0.336:0.336))
    (IOPATH S X (0.158:0.158:0.158) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_13\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.183:0.183:0.183) (0.339:0.340:0.340))
    (IOPATH S X (0.251:0.251:0.251) (0.365:0.365:0.365))
    (IOPATH S X (0.185:0.185:0.185) (0.359:0.359:0.359))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_13\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.141:0.142:0.143) (0.299:0.299:0.299))
    (IOPATH A1 X (0.140:0.140:0.141) (0.307:0.307:0.307))
    (IOPATH S X (0.220:0.220:0.220) (0.341:0.341:0.341))
    (IOPATH S X (0.160:0.160:0.160) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_13\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.126:0.126:0.127) (0.288:0.288:0.288))
    (IOPATH A1 X (0.118:0.121:0.124) (0.291:0.291:0.291))
    (IOPATH S X (0.215:0.215:0.215) (0.336:0.336:0.336))
    (IOPATH S X (0.155:0.155:0.155) (0.324:0.324:0.324))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_13\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.136:0.136:0.137) (0.301:0.301:0.301))
    (IOPATH A1 X (0.140:0.140:0.141) (0.313:0.313:0.313))
    (IOPATH S X (0.219:0.219:0.219) (0.342:0.342:0.342))
    (IOPATH S X (0.157:0.157:0.157) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_left_track_13\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.188:0.188:0.188) (0.190:0.190:0.190))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_21\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.208:0.208:0.208) (0.360:0.360:0.360))
    (IOPATH A1 X (0.210:0.210:0.210) (0.369:0.369:0.369))
    (IOPATH S X (0.253:0.253:0.253) (0.366:0.366:0.366))
    (IOPATH S X (0.184:0.184:0.184) (0.360:0.360:0.360))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_21\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.220:0.220:0.220) (0.354:0.354:0.354))
    (IOPATH A1 X (0.227:0.227:0.227) (0.369:0.369:0.369))
    (IOPATH S X (0.257:0.257:0.257) (0.370:0.370:0.370))
    (IOPATH S X (0.188:0.188:0.188) (0.365:0.365:0.365))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_21\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.101:0.165:0.230) (0.265:0.316:0.367))
    (IOPATH A1 X (0.189:0.189:0.189) (0.330:0.330:0.330))
    (IOPATH S X (0.225:0.225:0.225) (0.336:0.336:0.336))
    (IOPATH S X (0.157:0.157:0.157) (0.331:0.331:0.331))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_21\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.186:0.186:0.186) (0.341:0.342:0.342))
    (IOPATH S X (0.251:0.251:0.251) (0.365:0.365:0.365))
    (IOPATH S X (0.183:0.183:0.183) (0.359:0.359:0.359))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_21\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.141:0.142:0.143) (0.303:0.303:0.303))
    (IOPATH A1 X (0.142:0.142:0.143) (0.312:0.312:0.312))
    (IOPATH S X (0.232:0.232:0.232) (0.351:0.351:0.351))
    (IOPATH S X (0.172:0.172:0.172) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_21\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.136:0.137:0.137) (0.299:0.299:0.299))
    (IOPATH A1 X (0.128:0.131:0.134) (0.302:0.302:0.302))
    (IOPATH S X (0.229:0.229:0.229) (0.349:0.349:0.349))
    (IOPATH S X (0.169:0.169:0.169) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_21\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.151:0.152:0.152) (0.316:0.316:0.316))
    (IOPATH A1 X (0.155:0.155:0.156) (0.327:0.327:0.327))
    (IOPATH S X (0.237:0.237:0.237) (0.362:0.362:0.362))
    (IOPATH S X (0.177:0.177:0.177) (0.349:0.349:0.349))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_left_track_21\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.201:0.202:0.202) (0.199:0.199:0.199))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_29\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.238:0.238:0.238) (0.371:0.371:0.371))
    (IOPATH A1 X (0.233:0.233:0.233) (0.391:0.391:0.391))
    (IOPATH S X (0.273:0.273:0.273) (0.386:0.386:0.386))
    (IOPATH S X (0.207:0.207:0.207) (0.380:0.380:0.380))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_29\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.201:0.201:0.201) (0.357:0.357:0.357))
    (IOPATH A1 X (0.207:0.207:0.207) (0.348:0.348:0.348))
    (IOPATH S X (0.244:0.244:0.244) (0.358:0.358:0.358))
    (IOPATH S X (0.178:0.178:0.178) (0.351:0.351:0.351))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_29\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.199:0.266) (0.297:0.348:0.400))
    (IOPATH A1 X (0.228:0.228:0.228) (0.372:0.372:0.372))
    (IOPATH S X (0.256:0.256:0.256) (0.370:0.370:0.370))
    (IOPATH S X (0.190:0.190:0.190) (0.364:0.364:0.364))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_29\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.208:0.208:0.208) (0.360:0.361:0.362))
    (IOPATH S X (0.267:0.267:0.267) (0.382:0.382:0.382))
    (IOPATH S X (0.201:0.201:0.201) (0.375:0.375:0.375))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_29\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.145:0.146:0.147) (0.308:0.309:0.309))
    (IOPATH A1 X (0.160:0.161:0.161) (0.326:0.327:0.327))
    (IOPATH S X (0.245:0.245:0.245) (0.363:0.363:0.363))
    (IOPATH S X (0.184:0.184:0.184) (0.353:0.353:0.353))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_29\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.144:0.144:0.145) (0.304:0.304:0.305))
    (IOPATH A1 X (0.142:0.144:0.147) (0.312:0.312:0.312))
    (IOPATH S X (0.234:0.234:0.234) (0.353:0.353:0.353))
    (IOPATH S X (0.174:0.174:0.174) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_29\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.125:0.125:0.126) (0.289:0.289:0.289))
    (IOPATH A1 X (0.132:0.132:0.133) (0.302:0.302:0.302))
    (IOPATH S X (0.208:0.208:0.208) (0.332:0.332:0.332))
    (IOPATH S X (0.148:0.148:0.148) (0.320:0.320:0.320))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_left_track_29\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.187:0.187:0.188) (0.176:0.176:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_3\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.197:0.197:0.197) (0.350:0.350:0.350))
    (IOPATH A1 X (0.204:0.204:0.204) (0.365:0.365:0.365))
    (IOPATH S X (0.250:0.250:0.250) (0.366:0.366:0.366))
    (IOPATH S X (0.191:0.191:0.191) (0.356:0.356:0.356))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_3\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.242:0.242:0.242) (0.396:0.396:0.396))
    (IOPATH A1 X (0.250:0.250:0.250) (0.387:0.387:0.387))
    (IOPATH S X (0.287:0.287:0.287) (0.401:0.401:0.401))
    (IOPATH S X (0.229:0.229:0.229) (0.391:0.391:0.391))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_3\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.158:0.158:0.159) (0.314:0.314:0.315))
    (IOPATH A1 X (0.144:0.145:0.145) (0.315:0.315:0.315))
    (IOPATH S X (0.239:0.239:0.239) (0.357:0.357:0.357))
    (IOPATH S X (0.177:0.177:0.177) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_3\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.104:0.169:0.235) (0.269:0.320:0.371))
    (IOPATH A1 X (0.182:0.182:0.182) (0.341:0.341:0.341))
    (IOPATH S X (0.225:0.225:0.225) (0.342:0.342:0.342))
    (IOPATH S X (0.162:0.162:0.162) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_3\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.170:0.170:0.170) (0.318:0.318:0.319))
    (IOPATH A1 X (0.176:0.176:0.176) (0.330:0.331:0.331))
    (IOPATH S X (0.235:0.235:0.235) (0.353:0.353:0.353))
    (IOPATH S X (0.173:0.173:0.173) (0.343:0.343:0.343))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_3\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.154:0.154:0.154) (0.308:0.308:0.309))
    (IOPATH S X (0.218:0.218:0.218) (0.333:0.333:0.333))
    (IOPATH S X (0.156:0.156:0.156) (0.324:0.324:0.324))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_3\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.128:0.131:0.134) (0.293:0.294:0.294))
    (IOPATH A1 X (0.136:0.137:0.137) (0.308:0.308:0.308))
    (IOPATH S X (0.229:0.229:0.229) (0.349:0.349:0.349))
    (IOPATH S X (0.169:0.169:0.169) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_3\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.135:0.136:0.136) (0.301:0.302:0.302))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.239:0.239:0.239) (0.359:0.359:0.359))
    (IOPATH S X (0.179:0.179:0.179) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_3\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.136:0.136:0.137) (0.299:0.299:0.299))
    (IOPATH A1 X (0.135:0.135:0.135) (0.306:0.307:0.307))
    (IOPATH S X (0.217:0.217:0.217) (0.341:0.341:0.341))
    (IOPATH S X (0.157:0.157:0.157) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_left_track_3\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.215:0.216:0.216) (0.204:0.204:0.204))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_37\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.209:0.209:0.209) (0.362:0.362:0.362))
    (IOPATH A1 X (0.225:0.225:0.225) (0.386:0.386:0.386))
    (IOPATH S X (0.258:0.258:0.258) (0.373:0.373:0.373))
    (IOPATH S X (0.190:0.190:0.190) (0.367:0.367:0.367))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_37\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.206:0.206:0.206) (0.362:0.362:0.362))
    (IOPATH A1 X (0.213:0.213:0.213) (0.354:0.354:0.354))
    (IOPATH S X (0.246:0.246:0.246) (0.361:0.361:0.361))
    (IOPATH S X (0.178:0.178:0.178) (0.355:0.355:0.355))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_37\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.201:0.202:0.202) (0.351:0.352:0.353))
    (IOPATH A1 X (0.153:0.220:0.288) (0.326:0.373:0.419))
    (IOPATH S X (0.270:0.270:0.270) (0.384:0.384:0.384))
    (IOPATH S X (0.202:0.202:0.202) (0.377:0.377:0.377))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_37\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.148:0.149:0.150) (0.311:0.311:0.311))
    (IOPATH A1 X (0.156:0.157:0.157) (0.325:0.325:0.325))
    (IOPATH S X (0.244:0.244:0.244) (0.363:0.363:0.363))
    (IOPATH S X (0.184:0.184:0.184) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_37\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.151:0.152:0.154) (0.317:0.317:0.317))
    (IOPATH S X (0.234:0.234:0.234) (0.353:0.353:0.353))
    (IOPATH S X (0.174:0.174:0.174) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_37\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.158:0.159:0.159) (0.322:0.322:0.322))
    (IOPATH A1 X (0.165:0.165:0.166) (0.335:0.336:0.336))
    (IOPATH S X (0.237:0.237:0.237) (0.361:0.361:0.361))
    (IOPATH S X (0.175:0.175:0.175) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_left_track_37\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.231:0.231:0.232) (0.209:0.209:0.209))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_45\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.240:0.240:0.240) (0.379:0.379:0.379))
    (IOPATH A1 X (0.229:0.229:0.229) (0.389:0.389:0.389))
    (IOPATH S X (0.273:0.273:0.273) (0.388:0.388:0.388))
    (IOPATH S X (0.212:0.212:0.212) (0.380:0.380:0.380))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_45\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.167:0.167:0.167) (0.315:0.315:0.316))
    (IOPATH A1 X (0.196:0.196:0.196) (0.337:0.337:0.337))
    (IOPATH S X (0.238:0.238:0.238) (0.353:0.353:0.353))
    (IOPATH S X (0.177:0.177:0.177) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_45\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.136:0.137:0.138) (0.301:0.301:0.301))
    (IOPATH A1 X (0.153:0.154:0.155) (0.320:0.320:0.321))
    (IOPATH S X (0.242:0.242:0.242) (0.359:0.359:0.359))
    (IOPATH S X (0.181:0.181:0.181) (0.349:0.349:0.349))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_45\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.180:0.180:0.181) (0.336:0.336:0.337))
    (IOPATH S X (0.247:0.247:0.247) (0.364:0.364:0.364))
    (IOPATH S X (0.186:0.186:0.186) (0.354:0.354:0.354))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_45\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.152:0.152:0.153) (0.314:0.314:0.314))
    (IOPATH A1 X (0.152:0.153:0.153) (0.323:0.323:0.324))
    (IOPATH S X (0.228:0.228:0.228) (0.353:0.353:0.353))
    (IOPATH S X (0.167:0.167:0.167) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_left_track_45\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.196:0.197:0.197) (0.196:0.196:0.196))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_5\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.216:0.216:0.216) (0.353:0.353:0.353))
    (IOPATH A1 X (0.213:0.213:0.213) (0.356:0.356:0.356))
    (IOPATH S X (0.258:0.258:0.258) (0.373:0.373:0.373))
    (IOPATH S X (0.200:0.200:0.200) (0.364:0.364:0.364))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_5\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.213:0.213:0.213) (0.366:0.366:0.366))
    (IOPATH A1 X (0.234:0.234:0.234) (0.375:0.375:0.375))
    (IOPATH S X (0.272:0.272:0.272) (0.388:0.388:0.388))
    (IOPATH S X (0.214:0.214:0.214) (0.379:0.379:0.379))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_5\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.171:0.172:0.173) (0.332:0.332:0.332))
    (IOPATH A1 X (0.168:0.169:0.170) (0.338:0.339:0.339))
    (IOPATH S X (0.260:0.260:0.260) (0.376:0.376:0.376))
    (IOPATH S X (0.193:0.193:0.193) (0.369:0.369:0.369))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_5\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.120:0.187:0.254) (0.286:0.337:0.389))
    (IOPATH A1 X (0.193:0.193:0.193) (0.354:0.354:0.354))
    (IOPATH S X (0.240:0.240:0.240) (0.355:0.355:0.355))
    (IOPATH S X (0.173:0.173:0.173) (0.349:0.349:0.349))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_5\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.183:0.183:0.183) (0.328:0.329:0.330))
    (IOPATH A1 X (0.179:0.179:0.179) (0.334:0.334:0.335))
    (IOPATH S X (0.241:0.241:0.241) (0.356:0.356:0.356))
    (IOPATH S X (0.173:0.173:0.173) (0.349:0.349:0.349))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_5\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.174:0.174:0.174) (0.334:0.334:0.335))
    (IOPATH S X (0.240:0.240:0.240) (0.355:0.355:0.355))
    (IOPATH S X (0.172:0.172:0.172) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_5\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.143:0.146:0.149) (0.307:0.307:0.307))
    (IOPATH A1 X (0.154:0.155:0.155) (0.322:0.323:0.323))
    (IOPATH S X (0.241:0.241:0.241) (0.360:0.360:0.360))
    (IOPATH S X (0.181:0.181:0.181) (0.349:0.349:0.349))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_5\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.134:0.135:0.135) (0.298:0.298:0.298))
    (IOPATH A1 X (0.000:0.000:0.000))
    (IOPATH S X (0.232:0.232:0.232) (0.352:0.352:0.352))
    (IOPATH S X (0.172:0.172:0.172) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_5\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.131:0.131:0.132) (0.295:0.295:0.295))
    (IOPATH A1 X (0.137:0.138:0.138) (0.308:0.308:0.308))
    (IOPATH S X (0.209:0.209:0.209) (0.332:0.332:0.332))
    (IOPATH S X (0.147:0.147:0.147) (0.322:0.322:0.322))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_left_track_5\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.198:0.198:0.198) (0.195:0.195:0.195))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_53\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.238:0.238:0.238) (0.370:0.370:0.370))
    (IOPATH A1 X (0.227:0.227:0.227) (0.383:0.383:0.383))
    (IOPATH S X (0.278:0.278:0.278) (0.393:0.393:0.393))
    (IOPATH S X (0.217:0.217:0.217) (0.384:0.384:0.384))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_53\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.165:0.165:0.165) (0.313:0.314:0.314))
    (IOPATH A1 X (0.187:0.187:0.187) (0.346:0.346:0.346))
    (IOPATH S X (0.238:0.238:0.238) (0.353:0.353:0.353))
    (IOPATH S X (0.177:0.177:0.177) (0.345:0.345:0.345))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_53\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.142:0.143:0.144) (0.307:0.307:0.307))
    (IOPATH A1 X (0.162:0.162:0.163) (0.328:0.328:0.328))
    (IOPATH S X (0.240:0.240:0.240) (0.361:0.361:0.361))
    (IOPATH S X (0.180:0.180:0.180) (0.350:0.350:0.350))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_53\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.173:0.173:0.173) (0.332:0.333:0.334))
    (IOPATH S X (0.235:0.235:0.235) (0.356:0.356:0.356))
    (IOPATH S X (0.175:0.175:0.175) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_53\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.145:0.145:0.146) (0.308:0.308:0.308))
    (IOPATH A1 X (0.150:0.150:0.150) (0.320:0.320:0.320))
    (IOPATH S X (0.223:0.223:0.223) (0.347:0.347:0.347))
    (IOPATH S X (0.161:0.161:0.161) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE sb_1__8_\.mux_left_track_53\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.166:0.167:0.167) (0.160:0.160:0.160))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_7\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.197:0.197:0.197) (0.328:0.328:0.328))
    (IOPATH A1 X (0.198:0.198:0.198) (0.358:0.358:0.358))
    (IOPATH S X (0.242:0.242:0.242) (0.352:0.352:0.352))
    (IOPATH S X (0.173:0.173:0.173) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_7\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.239:0.239:0.239) (0.369:0.369:0.369))
    (IOPATH A1 X (0.226:0.226:0.226) (0.380:0.380:0.380))
    (IOPATH S X (0.286:0.286:0.286) (0.394:0.394:0.394))
    (IOPATH S X (0.216:0.216:0.216) (0.390:0.390:0.390))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_7\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.120:0.187:0.255) (0.285:0.339:0.393))
    (IOPATH A1 X (0.193:0.193:0.193) (0.351:0.351:0.351))
    (IOPATH S X (0.247:0.247:0.247) (0.358:0.358:0.358))
    (IOPATH S X (0.178:0.178:0.178) (0.354:0.354:0.354))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_7\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.153:0.154:0.154) (0.299:0.300:0.300))
    (IOPATH A1 X (0.098:0.162:0.227) (0.271:0.321:0.370))
    (IOPATH S X (0.223:0.223:0.223) (0.331:0.331:0.331))
    (IOPATH S X (0.154:0.154:0.154) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_7\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.178:0.179:0.179) (0.334:0.335:0.335))
    (IOPATH A1 X (0.161:0.162:0.163) (0.334:0.334:0.334))
    (IOPATH S X (0.255:0.255:0.255) (0.375:0.375:0.375))
    (IOPATH S X (0.193:0.193:0.193) (0.364:0.364:0.364))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_7\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.119:0.122:0.126) (0.285:0.286:0.286))
    (IOPATH A1 X (0.131:0.134:0.136) (0.302:0.302:0.303))
    (IOPATH S X (0.223:0.223:0.223) (0.343:0.343:0.343))
    (IOPATH S X (0.162:0.162:0.162) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_7\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.165:0.165:0.166) (0.310:0.311:0.312))
    (IOPATH A1 X (0.160:0.160:0.160) (0.315:0.315:0.316))
    (IOPATH S X (0.221:0.221:0.221) (0.339:0.339:0.339))
    (IOPATH S X (0.159:0.159:0.159) (0.329:0.329:0.329))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_7\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.154:0.154:0.155) (0.308:0.309:0.310))
    (IOPATH S X (0.215:0.215:0.215) (0.332:0.332:0.332))
    (IOPATH S X (0.153:0.153:0.153) (0.322:0.322:0.322))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_7\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.132:0.132:0.133) (0.297:0.297:0.298))
    (IOPATH A1 X (0.148:0.148:0.148) (0.316:0.317:0.317))
    (IOPATH S X (0.231:0.231:0.231) (0.352:0.352:0.352))
    (IOPATH S X (0.172:0.172:0.172) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_7\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.115:0.116:0.116) (0.280:0.281:0.281))
    (IOPATH A1 X (0.120:0.120:0.121) (0.293:0.293:0.293))
    (IOPATH S X (0.218:0.218:0.218) (0.338:0.338:0.338))
    (IOPATH S X (0.158:0.158:0.158) (0.326:0.326:0.326))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_left_track_7\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.125:0.125:0.126) (0.290:0.290:0.290))
    (IOPATH A1 X (0.133:0.133:0.134) (0.304:0.304:0.305))
    (IOPATH S X (0.206:0.206:0.206) (0.330:0.330:0.330))
    (IOPATH S X (0.144:0.144:0.144) (0.319:0.319:0.319))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE sb_1__8_\.mux_left_track_7\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.204:0.204:0.204) (0.198:0.198:0.198))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_0\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.173:0.173:0.173) (0.325:0.325:0.325))
    (IOPATH A1 X (0.203:0.203:0.203) (0.345:0.345:0.345))
    (IOPATH S X (0.230:0.230:0.230) (0.350:0.350:0.350))
    (IOPATH S X (0.169:0.169:0.169) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_0\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.204:0.204:0.204) (0.356:0.356:0.356))
    (IOPATH A1 X (0.160:0.162:0.163) (0.333:0.333:0.333))
    (IOPATH S X (0.259:0.259:0.259) (0.374:0.374:0.374))
    (IOPATH S X (0.191:0.191:0.191) (0.367:0.367:0.367))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_0\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.214:0.214:0.214) (0.348:0.348:0.348))
    (IOPATH A1 X (0.198:0.198:0.198) (0.359:0.359:0.359))
    (IOPATH S X (0.248:0.248:0.248) (0.362:0.362:0.362))
    (IOPATH S X (0.180:0.180:0.180) (0.357:0.357:0.357))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_0\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.230:0.230:0.230) (0.361:0.361:0.361))
    (IOPATH A1 X (0.226:0.226:0.226) (0.383:0.383:0.383))
    (IOPATH S X (0.268:0.268:0.268) (0.381:0.381:0.381))
    (IOPATH S X (0.199:0.199:0.199) (0.375:0.375:0.375))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_0\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.193:0.193:0.193) (0.358:0.358:0.358))
    (IOPATH S X (0.226:0.226:0.226) (0.340:0.340:0.340))
    (IOPATH S X (0.158:0.158:0.158) (0.334:0.334:0.334))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_0\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.135:0.136:0.137) (0.298:0.298:0.298))
    (IOPATH A1 X (0.143:0.143:0.144) (0.311:0.312:0.312))
    (IOPATH S X (0.223:0.223:0.223) (0.345:0.345:0.345))
    (IOPATH S X (0.163:0.163:0.163) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_0\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.152:0.153:0.154) (0.318:0.318:0.318))
    (IOPATH A1 X (0.172:0.172:0.173) (0.339:0.339:0.339))
    (IOPATH S X (0.248:0.248:0.248) (0.371:0.371:0.371))
    (IOPATH S X (0.188:0.188:0.188) (0.359:0.359:0.359))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_0\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.180:0.180:0.180) (0.339:0.339:0.340))
    (IOPATH A1 X (0.171:0.172:0.172) (0.343:0.343:0.343))
    (IOPATH S X (0.250:0.250:0.250) (0.374:0.374:0.374))
    (IOPATH S X (0.189:0.189:0.189) (0.362:0.362:0.362))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_right_track_0\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.165:0.165:0.166) (0.145:0.145:0.145))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_10\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.176:0.176:0.176) (0.328:0.328:0.328))
    (IOPATH A1 X (0.209:0.209:0.209) (0.352:0.352:0.352))
    (IOPATH S X (0.242:0.242:0.242) (0.355:0.355:0.355))
    (IOPATH S X (0.176:0.176:0.176) (0.349:0.349:0.349))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_10\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.194:0.194:0.194) (0.347:0.347:0.347))
    (IOPATH A1 X (0.189:0.189:0.189) (0.349:0.349:0.349))
    (IOPATH S X (0.255:0.255:0.255) (0.368:0.368:0.368))
    (IOPATH S X (0.189:0.189:0.189) (0.362:0.362:0.362))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_10\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.216:0.216:0.216) (0.365:0.365:0.365))
    (IOPATH A1 X (0.228:0.228:0.228) (0.385:0.385:0.385))
    (IOPATH S X (0.282:0.282:0.282) (0.393:0.393:0.393))
    (IOPATH S X (0.216:0.216:0.216) (0.387:0.387:0.387))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_10\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.259:0.259:0.259) (0.386:0.386:0.386))
    (IOPATH A1 X (0.266:0.266:0.266) (0.401:0.401:0.401))
    (IOPATH S X (0.297:0.297:0.297) (0.405:0.405:0.405))
    (IOPATH S X (0.231:0.231:0.231) (0.398:0.398:0.398))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_10\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.151:0.151:0.152) (0.313:0.313:0.313))
    (IOPATH A1 X (0.148:0.149:0.150) (0.320:0.320:0.320))
    (IOPATH S X (0.242:0.242:0.242) (0.358:0.358:0.358))
    (IOPATH S X (0.175:0.175:0.175) (0.351:0.351:0.351))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_10\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.153:0.154:0.154) (0.308:0.309:0.309))
    (IOPATH A1 X (0.150:0.150:0.150) (0.314:0.314:0.315))
    (IOPATH S X (0.226:0.226:0.226) (0.342:0.342:0.342))
    (IOPATH S X (0.159:0.159:0.159) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_10\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.226:0.226:0.226) (0.379:0.379:0.379))
    (IOPATH A1 X (0.233:0.233:0.233) (0.373:0.373:0.373))
    (IOPATH S X (0.259:0.259:0.259) (0.376:0.376:0.376))
    (IOPATH S X (0.192:0.192:0.192) (0.368:0.368:0.368))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_10\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.206:0.206:0.206) (0.349:0.349:0.349))
    (IOPATH S X (0.230:0.230:0.230) (0.346:0.346:0.346))
    (IOPATH S X (0.163:0.163:0.163) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_10\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.137:0.137:0.138) (0.302:0.302:0.302))
    (IOPATH A1 X (0.146:0.146:0.147) (0.316:0.317:0.317))
    (IOPATH S X (0.232:0.232:0.232) (0.354:0.354:0.354))
    (IOPATH S X (0.172:0.172:0.172) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_10\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.150:0.151:0.152) (0.314:0.314:0.314))
    (IOPATH A1 X (0.164:0.165:0.166) (0.332:0.333:0.333))
    (IOPATH S X (0.243:0.243:0.243) (0.366:0.366:0.366))
    (IOPATH S X (0.183:0.183:0.183) (0.353:0.353:0.353))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_10\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.186:0.186:0.187) (0.344:0.344:0.344))
    (IOPATH A1 X (0.184:0.184:0.184) (0.352:0.352:0.352))
    (IOPATH S X (0.262:0.262:0.262) (0.384:0.384:0.384))
    (IOPATH S X (0.201:0.201:0.201) (0.371:0.371:0.371))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_right_track_10\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.176:0.176:0.177) (0.152:0.152:0.152))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_12\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.223:0.223:0.223) (0.373:0.373:0.373))
    (IOPATH A1 X (0.249:0.249:0.249) (0.387:0.387:0.387))
    (IOPATH S X (0.280:0.280:0.280) (0.391:0.391:0.391))
    (IOPATH S X (0.211:0.211:0.211) (0.385:0.385:0.385))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_12\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.255:0.255:0.255) (0.404:0.404:0.404))
    (IOPATH A1 X (0.265:0.265:0.265) (0.399:0.399:0.399))
    (IOPATH S X (0.294:0.294:0.294) (0.402:0.402:0.402))
    (IOPATH S X (0.226:0.226:0.226) (0.396:0.396:0.396))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_12\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.227:0.227:0.227) (0.361:0.361:0.361))
    (IOPATH A1 X (0.221:0.221:0.221) (0.379:0.379:0.379))
    (IOPATH S X (0.263:0.263:0.263) (0.377:0.377:0.377))
    (IOPATH S X (0.195:0.195:0.195) (0.371:0.371:0.371))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_12\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.193:0.193:0.193) (0.353:0.353:0.353))
    (IOPATH S X (0.230:0.230:0.230) (0.344:0.344:0.344))
    (IOPATH S X (0.162:0.162:0.162) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_12\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.157:0.157:0.157) (0.311:0.312:0.312))
    (IOPATH A1 X (0.153:0.154:0.155) (0.317:0.318:0.318))
    (IOPATH S X (0.225:0.225:0.225) (0.347:0.347:0.347))
    (IOPATH S X (0.165:0.165:0.165) (0.335:0.335:0.335))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_12\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.151:0.152:0.153) (0.317:0.317:0.317))
    (IOPATH A1 X (0.167:0.168:0.169) (0.336:0.336:0.336))
    (IOPATH S X (0.246:0.246:0.246) (0.369:0.369:0.369))
    (IOPATH S X (0.186:0.186:0.186) (0.357:0.357:0.357))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_12\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.177:0.177:0.177) (0.337:0.337:0.337))
    (IOPATH A1 X (0.170:0.170:0.171) (0.342:0.342:0.342))
    (IOPATH S X (0.247:0.247:0.247) (0.371:0.371:0.371))
    (IOPATH S X (0.185:0.185:0.185) (0.360:0.360:0.360))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_right_track_12\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.141:0.141:0.141) (0.132:0.132:0.132))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_2\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.177:0.177:0.177) (0.329:0.329:0.329))
    (IOPATH A1 X (0.211:0.211:0.211) (0.354:0.354:0.354))
    (IOPATH S X (0.221:0.221:0.221) (0.346:0.346:0.346))
    (IOPATH S X (0.161:0.161:0.161) (0.333:0.333:0.333))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_2\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.187:0.187:0.187) (0.340:0.340:0.340))
    (IOPATH A1 X (0.146:0.147:0.148) (0.317:0.317:0.317))
    (IOPATH S X (0.243:0.243:0.243) (0.357:0.357:0.357))
    (IOPATH S X (0.175:0.175:0.175) (0.351:0.351:0.351))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_2\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.213:0.213:0.213) (0.354:0.354:0.354))
    (IOPATH A1 X (0.193:0.193:0.193) (0.354:0.354:0.354))
    (IOPATH S X (0.240:0.240:0.240) (0.353:0.353:0.353))
    (IOPATH S X (0.171:0.171:0.171) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_2\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.243:0.243:0.243) (0.391:0.391:0.391))
    (IOPATH A1 X (0.249:0.249:0.249) (0.385:0.385:0.385))
    (IOPATH S X (0.282:0.282:0.282) (0.392:0.392:0.392))
    (IOPATH S X (0.213:0.213:0.213) (0.386:0.386:0.386))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_2\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.192:0.192:0.192) (0.333:0.333:0.333))
    (IOPATH S X (0.229:0.229:0.229) (0.342:0.342:0.342))
    (IOPATH S X (0.160:0.160:0.160) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_2\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.140:0.141:0.142) (0.303:0.304:0.304))
    (IOPATH A1 X (0.144:0.145:0.145) (0.315:0.315:0.315))
    (IOPATH S X (0.232:0.232:0.232) (0.354:0.354:0.354))
    (IOPATH S X (0.172:0.172:0.172) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_2\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.172:0.173:0.174) (0.335:0.335:0.335))
    (IOPATH A1 X (0.198:0.198:0.199) (0.359:0.359:0.360))
    (IOPATH S X (0.268:0.268:0.268) (0.388:0.388:0.388))
    (IOPATH S X (0.208:0.208:0.208) (0.376:0.376:0.376))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_2\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.176:0.176:0.177) (0.333:0.333:0.333))
    (IOPATH A1 X (0.163:0.163:0.163) (0.334:0.334:0.335))
    (IOPATH S X (0.240:0.240:0.240) (0.365:0.365:0.365))
    (IOPATH S X (0.179:0.179:0.179) (0.353:0.353:0.353))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_right_track_2\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.151:0.151:0.151) (0.136:0.136:0.137))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_20\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.241:0.241:0.241) (0.386:0.386:0.386))
    (IOPATH A1 X (0.269:0.269:0.269) (0.404:0.404:0.404))
    (IOPATH S X (0.300:0.300:0.300) (0.405:0.405:0.405))
    (IOPATH S X (0.231:0.231:0.231) (0.400:0.400:0.400))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_20\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.252:0.252:0.252) (0.382:0.382:0.382))
    (IOPATH A1 X (0.239:0.239:0.239) (0.391:0.391:0.391))
    (IOPATH S X (0.289:0.289:0.289) (0.397:0.397:0.397))
    (IOPATH S X (0.220:0.220:0.220) (0.392:0.392:0.392))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_20\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.224:0.224:0.224) (0.376:0.376:0.376))
    (IOPATH A1 X (0.227:0.227:0.227) (0.365:0.365:0.365))
    (IOPATH S X (0.267:0.267:0.267) (0.380:0.380:0.380))
    (IOPATH S X (0.199:0.199:0.199) (0.375:0.375:0.375))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_20\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.209:0.209:0.209) (0.369:0.369:0.369))
    (IOPATH S X (0.254:0.254:0.254) (0.367:0.367:0.367))
    (IOPATH S X (0.185:0.185:0.185) (0.362:0.362:0.362))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_20\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.161:0.161:0.162) (0.316:0.317:0.317))
    (IOPATH A1 X (0.168:0.168:0.168) (0.329:0.330:0.330))
    (IOPATH S X (0.231:0.231:0.231) (0.354:0.354:0.354))
    (IOPATH S X (0.171:0.171:0.171) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_20\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.162:0.163:0.164) (0.324:0.324:0.325))
    (IOPATH A1 X (0.170:0.171:0.171) (0.338:0.338:0.338))
    (IOPATH S X (0.247:0.247:0.247) (0.371:0.371:0.371))
    (IOPATH S X (0.187:0.187:0.187) (0.358:0.358:0.358))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_20\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.191:0.192:0.192) (0.348:0.348:0.349))
    (IOPATH A1 X (0.187:0.187:0.188) (0.354:0.354:0.354))
    (IOPATH S X (0.261:0.261:0.261) (0.381:0.381:0.381))
    (IOPATH S X (0.198:0.198:0.198) (0.370:0.370:0.370))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_right_track_20\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.168:0.168:0.169) (0.148:0.148:0.148))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_28\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.240:0.240:0.240) (0.384:0.384:0.384))
    (IOPATH A1 X (0.267:0.267:0.267) (0.400:0.400:0.400))
    (IOPATH S X (0.302:0.302:0.302) (0.408:0.408:0.408))
    (IOPATH S X (0.235:0.235:0.235) (0.401:0.401:0.401))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_28\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.250:0.250:0.250) (0.377:0.377:0.377))
    (IOPATH A1 X (0.238:0.238:0.238) (0.388:0.388:0.388))
    (IOPATH S X (0.295:0.295:0.295) (0.403:0.403:0.403))
    (IOPATH S X (0.228:0.228:0.228) (0.396:0.396:0.396))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_28\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.217:0.217:0.217) (0.366:0.366:0.366))
    (IOPATH A1 X (0.226:0.226:0.226) (0.381:0.381:0.381))
    (IOPATH S X (0.277:0.277:0.277) (0.389:0.389:0.389))
    (IOPATH S X (0.210:0.210:0.210) (0.382:0.382:0.382))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_28\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.182:0.182:0.182) (0.320:0.320:0.320))
    (IOPATH S X (0.222:0.222:0.222) (0.333:0.333:0.333))
    (IOPATH S X (0.156:0.156:0.156) (0.327:0.327:0.327))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_28\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.181:0.181:0.182) (0.336:0.336:0.336))
    (IOPATH A1 X (0.186:0.187:0.187) (0.348:0.348:0.348))
    (IOPATH S X (0.249:0.249:0.249) (0.372:0.372:0.372))
    (IOPATH S X (0.189:0.189:0.189) (0.360:0.360:0.360))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_28\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.147:0.148:0.150) (0.313:0.313:0.314))
    (IOPATH A1 X (0.172:0.173:0.173) (0.338:0.338:0.338))
    (IOPATH S X (0.246:0.246:0.246) (0.369:0.369:0.369))
    (IOPATH S X (0.186:0.186:0.186) (0.357:0.357:0.357))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_28\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.182:0.182:0.182) (0.341:0.341:0.341))
    (IOPATH A1 X (0.185:0.186:0.186) (0.353:0.353:0.353))
    (IOPATH S X (0.252:0.252:0.252) (0.374:0.374:0.374))
    (IOPATH S X (0.189:0.189:0.189) (0.363:0.363:0.363))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_right_track_28\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.163:0.163:0.164) (0.144:0.144:0.144))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_36\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.239:0.239:0.239) (0.386:0.386:0.386))
    (IOPATH A1 X (0.233:0.233:0.233) (0.386:0.386:0.386))
    (IOPATH S X (0.293:0.293:0.293) (0.400:0.400:0.400))
    (IOPATH S X (0.224:0.224:0.224) (0.395:0.395:0.395))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_36\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.246:0.246:0.246) (0.392:0.392:0.392))
    (IOPATH A1 X (0.267:0.267:0.267) (0.401:0.401:0.401))
    (IOPATH S X (0.295:0.295:0.295) (0.402:0.402:0.402))
    (IOPATH S X (0.226:0.226:0.226) (0.397:0.397:0.397))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_36\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.233:0.233:0.233) (0.382:0.382:0.382))
    (IOPATH A1 X (0.230:0.230:0.230) (0.388:0.388:0.388))
    (IOPATH S X (0.279:0.279:0.279) (0.390:0.390:0.390))
    (IOPATH S X (0.211:0.211:0.211) (0.384:0.384:0.384))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_36\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.163:0.163:0.164) (0.318:0.318:0.318))
    (IOPATH A1 X (0.164:0.165:0.165) (0.327:0.327:0.327))
    (IOPATH S X (0.230:0.230:0.230) (0.353:0.353:0.353))
    (IOPATH S X (0.171:0.171:0.171) (0.340:0.340:0.340))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_36\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.170:0.170:0.171) (0.335:0.335:0.335))
    (IOPATH S X (0.241:0.241:0.241) (0.364:0.364:0.364))
    (IOPATH S X (0.181:0.181:0.181) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_36\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.183:0.183:0.184) (0.342:0.342:0.342))
    (IOPATH A1 X (0.181:0.181:0.181) (0.349:0.350:0.350))
    (IOPATH S X (0.255:0.255:0.255) (0.376:0.376:0.376))
    (IOPATH S X (0.192:0.192:0.192) (0.365:0.365:0.365))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_right_track_36\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.162:0.162:0.162) (0.144:0.144:0.144))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_4\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.199:0.199:0.199) (0.351:0.351:0.351))
    (IOPATH A1 X (0.230:0.230:0.230) (0.370:0.370:0.370))
    (IOPATH S X (0.259:0.259:0.259) (0.379:0.379:0.379))
    (IOPATH S X (0.199:0.199:0.199) (0.368:0.368:0.368))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_4\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.206:0.206:0.206) (0.357:0.357:0.357))
    (IOPATH A1 X (0.212:0.212:0.212) (0.371:0.371:0.371))
    (IOPATH S X (0.265:0.265:0.265) (0.385:0.385:0.385))
    (IOPATH S X (0.205:0.205:0.205) (0.374:0.374:0.374))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_4\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.185:0.185:0.185) (0.342:0.342:0.342))
    (IOPATH A1 X (0.184:0.185:0.186) (0.351:0.351:0.352))
    (IOPATH S X (0.277:0.277:0.277) (0.387:0.387:0.387))
    (IOPATH S X (0.208:0.208:0.208) (0.383:0.383:0.383))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_4\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.270:0.270:0.270) (0.393:0.393:0.393))
    (IOPATH A1 X (0.259:0.259:0.259) (0.409:0.409:0.409))
    (IOPATH S X (0.312:0.312:0.312) (0.414:0.414:0.414))
    (IOPATH S X (0.242:0.242:0.242) (0.410:0.410:0.410))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_4\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.245:0.245:0.245) (0.378:0.378:0.378))
    (IOPATH A1 X (0.236:0.236:0.236) (0.396:0.396:0.396))
    (IOPATH S X (0.279:0.279:0.279) (0.388:0.388:0.388))
    (IOPATH S X (0.209:0.209:0.209) (0.384:0.384:0.384))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_4\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.187:0.187:0.187) (0.331:0.331:0.331))
    (IOPATH S X (0.226:0.226:0.226) (0.335:0.335:0.335))
    (IOPATH S X (0.157:0.157:0.157) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_4\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.167:0.168:0.168) (0.321:0.321:0.322))
    (IOPATH A1 X (0.156:0.156:0.157) (0.322:0.322:0.322))
    (IOPATH S X (0.233:0.233:0.233) (0.354:0.354:0.354))
    (IOPATH S X (0.173:0.173:0.173) (0.342:0.342:0.342))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_4\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.164:0.165:0.166) (0.328:0.328:0.329))
    (IOPATH A1 X (0.188:0.189:0.189) (0.353:0.353:0.353))
    (IOPATH S X (0.264:0.264:0.264) (0.385:0.385:0.385))
    (IOPATH S X (0.204:0.204:0.204) (0.373:0.373:0.373))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_4\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.198:0.199:0.199) (0.352:0.352:0.352))
    (IOPATH A1 X (0.187:0.188:0.188) (0.355:0.355:0.355))
    (IOPATH S X (0.260:0.260:0.260) (0.380:0.380:0.380))
    (IOPATH S X (0.197:0.197:0.197) (0.369:0.369:0.369))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_right_track_4\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.158:0.159:0.159) (0.143:0.143:0.143))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_44\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.228:0.228:0.228) (0.379:0.379:0.379))
    (IOPATH A1 X (0.217:0.217:0.217) (0.374:0.374:0.374))
    (IOPATH S X (0.276:0.276:0.276) (0.393:0.393:0.393))
    (IOPATH S X (0.216:0.216:0.216) (0.382:0.382:0.382))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_44\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.259:0.259:0.259) (0.409:0.409:0.409))
    (IOPATH A1 X (0.266:0.266:0.266) (0.399:0.399:0.399))
    (IOPATH S X (0.295:0.295:0.295) (0.408:0.408:0.408))
    (IOPATH S X (0.235:0.235:0.235) (0.397:0.397:0.397))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_44\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.211:0.211:0.211) (0.363:0.363:0.363))
    (IOPATH A1 X (0.214:0.214:0.214) (0.371:0.371:0.371))
    (IOPATH S X (0.256:0.256:0.256) (0.375:0.375:0.375))
    (IOPATH S X (0.196:0.196:0.196) (0.364:0.364:0.364))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_44\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.157:0.157:0.157) (0.311:0.311:0.312))
    (IOPATH A1 X (0.151:0.152:0.152) (0.316:0.316:0.316))
    (IOPATH S X (0.218:0.218:0.218) (0.343:0.343:0.343))
    (IOPATH S X (0.159:0.159:0.159) (0.330:0.330:0.330))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_44\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.150:0.150:0.151) (0.319:0.319:0.319))
    (IOPATH S X (0.226:0.226:0.226) (0.351:0.351:0.351))
    (IOPATH S X (0.166:0.166:0.166) (0.337:0.337:0.337))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_44\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.174:0.174:0.175) (0.335:0.335:0.336))
    (IOPATH A1 X (0.173:0.174:0.174) (0.344:0.345:0.345))
    (IOPATH S X (0.251:0.251:0.251) (0.375:0.375:0.375))
    (IOPATH S X (0.190:0.190:0.190) (0.363:0.363:0.363))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_right_track_44\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.169:0.169:0.169) (0.147:0.147:0.147))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_52\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.210:0.210:0.210) (0.360:0.360:0.360))
    (IOPATH A1 X (0.211:0.211:0.211) (0.369:0.369:0.369))
    (IOPATH S X (0.269:0.269:0.269) (0.387:0.387:0.387))
    (IOPATH S X (0.207:0.207:0.207) (0.377:0.377:0.377))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_52\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.250:0.250:0.250) (0.380:0.380:0.380))
    (IOPATH A1 X (0.249:0.249:0.249) (0.385:0.385:0.385))
    (IOPATH S X (0.280:0.280:0.280) (0.395:0.395:0.395))
    (IOPATH S X (0.217:0.217:0.217) (0.385:0.385:0.385))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_52\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.179:0.179:0.180) (0.335:0.335:0.335))
    (IOPATH A1 X (0.176:0.176:0.177) (0.342:0.342:0.342))
    (IOPATH S X (0.249:0.249:0.249) (0.372:0.372:0.372))
    (IOPATH S X (0.189:0.189:0.189) (0.360:0.360:0.360))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_52\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.205:0.205:0.205) (0.343:0.343:0.343))
    (IOPATH S X (0.233:0.233:0.233) (0.356:0.356:0.356))
    (IOPATH S X (0.173:0.173:0.173) (0.344:0.344:0.344))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_52\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.193:0.194:0.194) (0.349:0.349:0.350))
    (IOPATH A1 X (0.202:0.202:0.202) (0.365:0.365:0.365))
    (IOPATH S X (0.266:0.266:0.266) (0.385:0.385:0.385))
    (IOPATH S X (0.203:0.203:0.203) (0.374:0.374:0.374))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_right_track_52\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.180:0.180:0.180) (0.155:0.156:0.156))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_6\.mux_l1_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.208:0.208:0.208) (0.342:0.342:0.342))
    (IOPATH A1 X (0.212:0.212:0.212) (0.354:0.354:0.354))
    (IOPATH S X (0.248:0.248:0.248) (0.360:0.360:0.360))
    (IOPATH S X (0.180:0.180:0.180) (0.355:0.355:0.355))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_6\.mux_l1_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.187:0.187:0.187) (0.341:0.341:0.341))
    (IOPATH A1 X (0.184:0.184:0.184) (0.344:0.344:0.344))
    (IOPATH S X (0.249:0.249:0.249) (0.361:0.361:0.361))
    (IOPATH S X (0.180:0.180:0.180) (0.356:0.356:0.356))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_6\.mux_l1_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.229:0.229:0.229) (0.379:0.379:0.379))
    (IOPATH A1 X (0.221:0.221:0.221) (0.377:0.377:0.377))
    (IOPATH S X (0.281:0.281:0.281) (0.391:0.391:0.391))
    (IOPATH S X (0.213:0.213:0.213) (0.386:0.386:0.386))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_6\.mux_l1_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.281:0.281:0.281) (0.423:0.423:0.423))
    (IOPATH A1 X (0.287:0.287:0.287) (0.414:0.414:0.414))
    (IOPATH S X (0.324:0.324:0.324) (0.423:0.423:0.423))
    (IOPATH S X (0.254:0.254:0.254) (0.419:0.419:0.419))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_6\.mux_l2_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.135:0.136:0.137) (0.298:0.299:0.299))
    (IOPATH A1 X (0.138:0.139:0.140) (0.309:0.309:0.309))
    (IOPATH S X (0.231:0.231:0.231) (0.346:0.346:0.346))
    (IOPATH S X (0.164:0.164:0.164) (0.339:0.339:0.339))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_6\.mux_l2_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.179:0.180:0.180) (0.333:0.333:0.333))
    (IOPATH A1 X (0.166:0.166:0.167) (0.331:0.331:0.331))
    (IOPATH S X (0.244:0.244:0.244) (0.360:0.360:0.360))
    (IOPATH S X (0.177:0.177:0.177) (0.353:0.353:0.353))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_6\.mux_l2_in_2_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.242:0.242:0.242) (0.379:0.379:0.379))
    (IOPATH A1 X (0.242:0.242:0.242) (0.386:0.386:0.386))
    (IOPATH S X (0.263:0.263:0.263) (0.379:0.379:0.379))
    (IOPATH S X (0.196:0.196:0.196) (0.372:0.372:0.372))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_6\.mux_l2_in_3_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.000:0.000:0.000))
    (IOPATH A1 X (0.197:0.197:0.197) (0.356:0.356:0.356))
    (IOPATH S X (0.247:0.247:0.247) (0.363:0.363:0.363))
    (IOPATH S X (0.179:0.179:0.179) (0.356:0.356:0.356))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_6\.mux_l3_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.153:0.154:0.154) (0.316:0.316:0.316))
    (IOPATH A1 X (0.150:0.151:0.151) (0.323:0.323:0.323))
    (IOPATH S X (0.246:0.246:0.246) (0.367:0.367:0.367))
    (IOPATH S X (0.186:0.186:0.186) (0.355:0.355:0.355))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_6\.mux_l3_in_1_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.158:0.159:0.160) (0.321:0.321:0.321))
    (IOPATH A1 X (0.168:0.169:0.169) (0.335:0.335:0.336))
    (IOPATH S X (0.250:0.250:0.250) (0.371:0.371:0.371))
    (IOPATH S X (0.190:0.190:0.190) (0.359:0.359:0.359))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__mux2_1")
  (INSTANCE sb_1__8_\.mux_right_track_6\.mux_l4_in_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A0 X (0.162:0.162:0.163) (0.323:0.324:0.324))
    (IOPATH A1 X (0.163:0.163:0.163) (0.333:0.333:0.333))
    (IOPATH S X (0.233:0.233:0.233) (0.358:0.358:0.358))
    (IOPATH S X (0.172:0.172:0.172) (0.347:0.347:0.347))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE sb_1__8_\.mux_right_track_6\.sky130_fd_sc_hd__buf_4_0_)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.137:0.138:0.138) (0.129:0.129:0.129))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input1)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.084:0.084:0.084) (0.087:0.087:0.087))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input2)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.097:0.097:0.097) (0.095:0.095:0.095))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dlymetal6s2s_1")
  (INSTANCE input3)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.363:0.363:0.363) (0.414:0.414:0.414))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input4)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.436:0.436:0.436) (0.444:0.444:0.444))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE input5)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.373:0.373:0.373) (0.407:0.407:0.407))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dlymetal6s2s_1")
  (INSTANCE input6)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.363:0.363:0.363) (0.413:0.413:0.413))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input7)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.402:0.402:0.402) (0.423:0.423:0.423))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input8)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.405:0.405:0.405) (0.425:0.425:0.425))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input9)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.375:0.375:0.375) (0.406:0.406:0.406))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input10)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.374:0.374:0.374) (0.389:0.389:0.389))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input11)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.415:0.415:0.415) (0.431:0.431:0.431))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input12)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.393:0.393:0.393) (0.398:0.398:0.398))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input13)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.421:0.421:0.421) (0.435:0.435:0.435))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE input14)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.383:0.383:0.383) (0.410:0.410:0.410))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input15)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.344:0.344:0.344) (0.367:0.367:0.367))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input16)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.441:0.441:0.441) (0.420:0.420:0.420))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input17)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.424:0.424:0.424) (0.414:0.414:0.414))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input18)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.418:0.418:0.418) (0.433:0.433:0.433))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input19)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.369:0.369:0.369) (0.388:0.388:0.388))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input20)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.411:0.411:0.411) (0.428:0.428:0.428))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE input21)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.370:0.370:0.370) (0.401:0.401:0.401))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input22)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.377:0.377:0.377) (0.392:0.392:0.392))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input23)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.396:0.396:0.396) (0.418:0.418:0.418))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input24)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.408:0.408:0.408) (0.428:0.428:0.428))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input25)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.405:0.405:0.405) (0.425:0.425:0.425))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input26)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.419:0.419:0.419) (0.434:0.434:0.434))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input27)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.357:0.357:0.357) (0.376:0.376:0.376))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE input28)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.420:0.420:0.420) (0.426:0.426:0.426))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input29)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.380:0.380:0.380) (0.410:0.410:0.410))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE input30)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.378:0.378:0.378) (0.401:0.401:0.401))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dlymetal6s2s_1")
  (INSTANCE input31)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.394:0.394:0.394) (0.429:0.429:0.429))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE input32)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.368:0.368:0.368) (0.399:0.399:0.399))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input33)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.232:0.232:0.232) (0.278:0.278:0.278))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE input34)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.380:0.380:0.380) (0.404:0.404:0.404))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input35)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.404:0.404:0.404) (0.426:0.426:0.426))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input36)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.258:0.258:0.258) (0.291:0.291:0.291))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input37)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.413:0.413:0.413) (0.428:0.428:0.428))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input38)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.423:0.423:0.423) (0.436:0.436:0.436))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input39)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.412:0.412:0.412) (0.429:0.429:0.429))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input40)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.230:0.230:0.230) (0.276:0.276:0.276))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input41)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.406:0.406:0.406) (0.426:0.426:0.426))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input42)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.430:0.430:0.430) (0.440:0.440:0.440))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input43)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.414:0.414:0.414) (0.431:0.431:0.431))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input44)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.406:0.406:0.406) (0.405:0.405:0.405))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input45)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.250:0.250:0.250) (0.287:0.287:0.287))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input46)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.415:0.415:0.415) (0.432:0.432:0.432))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE input47)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.374:0.374:0.374) (0.400:0.400:0.400))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input48)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.412:0.412:0.412) (0.428:0.428:0.428))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input49)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.272:0.272:0.272) (0.299:0.299:0.299))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input50)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.287:0.287:0.287) (0.307:0.307:0.307))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE input51)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.392:0.392:0.392) (0.408:0.408:0.408))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input52)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.418:0.418:0.418) (0.436:0.436:0.436))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input53)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.368:0.368:0.368) (0.386:0.386:0.386))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input54)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.407:0.407:0.407) (0.407:0.407:0.407))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input55)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.411:0.411:0.411) (0.429:0.429:0.429))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input56)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.390:0.390:0.390) (0.399:0.399:0.399))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input57)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.221:0.221:0.221) (0.271:0.271:0.271))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input58)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.428:0.428:0.428) (0.412:0.412:0.412))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_4")
  (INSTANCE input59)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.379:0.379:0.379) (0.409:0.409:0.409))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input60)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.414:0.414:0.414) (0.407:0.407:0.407))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input61)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.239:0.239:0.239) (0.281:0.281:0.281))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input62)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.406:0.406:0.406) (0.425:0.425:0.425))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input63)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.362:0.362:0.362) (0.380:0.380:0.380))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input64)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.397:0.397:0.397) (0.403:0.403:0.403))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input65)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.382:0.382:0.382) (0.392:0.392:0.392))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input66)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.367:0.367:0.367) (0.384:0.384:0.384))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input67)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.394:0.394:0.394) (0.399:0.399:0.399))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input68)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.369:0.369:0.369) (0.386:0.386:0.386))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input69)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.407:0.407:0.407) (0.407:0.407:0.407))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input70)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.367:0.367:0.367) (0.386:0.386:0.386))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input71)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.344:0.344:0.344) (0.367:0.367:0.367))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input72)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.377:0.377:0.377) (0.391:0.391:0.391))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input73)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.382:0.382:0.382) (0.393:0.393:0.393))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input74)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.431:0.431:0.431) (0.417:0.417:0.417))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input75)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.400:0.400:0.400) (0.404:0.404:0.404))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input76)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.441:0.441:0.441) (0.420:0.420:0.420))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input77)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.340:0.340:0.340) (0.364:0.364:0.364))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input78)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.389:0.389:0.389) (0.396:0.396:0.396))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input79)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.417:0.417:0.417) (0.411:0.411:0.411))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input80)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.413:0.413:0.413) (0.409:0.409:0.409))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input81)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.401:0.401:0.401) (0.424:0.424:0.424))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input82)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.378:0.378:0.378) (0.408:0.408:0.408))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input83)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.418:0.418:0.418) (0.411:0.411:0.411))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input84)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.410:0.410:0.410) (0.408:0.408:0.408))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input85)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.404:0.404:0.404) (0.406:0.406:0.406))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input86)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.407:0.407:0.407) (0.427:0.427:0.427))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input87)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.375:0.375:0.375) (0.392:0.392:0.392))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input88)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.394:0.394:0.394) (0.419:0.419:0.419))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input89)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.337:0.337:0.337) (0.362:0.362:0.362))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input90)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.410:0.410:0.410) (0.431:0.431:0.431))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_2")
  (INSTANCE input91)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.399:0.399:0.399) (0.402:0.402:0.402))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_4")
  (INSTANCE input92)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.409:0.409:0.409) (0.429:0.429:0.429))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input93)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.223:0.223:0.223) (0.272:0.272:0.272))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input94)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.234:0.234:0.234) (0.277:0.277:0.277))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input95)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.238:0.238:0.238) (0.279:0.279:0.279))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input96)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.212:0.212:0.212) (0.265:0.265:0.265))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dlymetal6s2s_1")
  (INSTANCE input97)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.342:0.342:0.342) (0.403:0.403:0.403))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input98)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.159:0.159:0.159) (0.157:0.157:0.157))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_6")
  (INSTANCE input99)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.138:0.138:0.138) (0.155:0.155:0.155))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input100)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.308:0.308:0.308) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input101)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.304:0.304:0.304) (0.338:0.338:0.338))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input102)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.323:0.323:0.323) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input103)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.323:0.323:0.323) (0.352:0.352:0.352))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input104)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.316:0.316:0.316) (0.347:0.347:0.347))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input105)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.331:0.331:0.331) (0.358:0.358:0.358))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input106)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.343:0.343:0.343) (0.367:0.367:0.367))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input107)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.308:0.308:0.308) (0.341:0.341:0.341))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dlymetal6s2s_1")
  (INSTANCE input108)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.363:0.363:0.363) (0.413:0.413:0.413))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dlymetal6s2s_1")
  (INSTANCE input109)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.379:0.379:0.379) (0.422:0.422:0.422))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dlymetal6s2s_1")
  (INSTANCE input110)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.357:0.357:0.357) (0.410:0.410:0.410))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_2")
  (INSTANCE input111)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.310:0.310:0.310) (0.343:0.343:0.343))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input112)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.108:0.108:0.108) (0.101:0.101:0.101))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_8")
  (INSTANCE input113)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.276:0.276:0.276) (0.203:0.203:0.203))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input114)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.243:0.243:0.243) (0.283:0.283:0.283))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_1")
  (INSTANCE input115)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.110:0.110:0.110) (0.102:0.102:0.102))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output116)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.206:0.206:0.206) (0.195:0.195:0.195))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output117)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.219:0.219:0.219) (0.200:0.200:0.200))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output118)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.223:0.223:0.223) (0.201:0.201:0.201))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output119)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.199:0.199:0.199) (0.184:0.184:0.184))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output120)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.196:0.196:0.196) (0.181:0.181:0.181))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output121)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.193) (0.178:0.178:0.178))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output122)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.189:0.189:0.189) (0.173:0.173:0.173))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output123)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.193) (0.178:0.178:0.178))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output124)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.193) (0.178:0.178:0.178))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output125)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.193) (0.177:0.177:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output126)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.191:0.191:0.191) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output127)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.192:0.192:0.192) (0.177:0.177:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output128)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.190:0.190) (0.174:0.174:0.174))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output129)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.194:0.194:0.194) (0.179:0.179:0.179))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output130)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.195:0.195:0.195) (0.179:0.179:0.179))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output131)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.190:0.190) (0.174:0.174:0.174))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output132)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.193) (0.178:0.178:0.178))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output133)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.199:0.199:0.199) (0.184:0.184:0.184))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output134)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.195:0.195:0.195) (0.180:0.180:0.180))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output135)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.189:0.189:0.189) (0.173:0.173:0.173))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output136)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.190:0.190) (0.175:0.175:0.175))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output137)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.192:0.192:0.192) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output138)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.188:0.188:0.188) (0.172:0.172:0.172))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output139)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.190:0.190) (0.174:0.174:0.174))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output140)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.189:0.189:0.189) (0.173:0.173:0.173))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output141)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.188:0.188:0.188) (0.172:0.172:0.172))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output142)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.193) (0.178:0.178:0.178))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output143)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.207:0.207:0.207) (0.180:0.180:0.180))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output144)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.192:0.192:0.192) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output145)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.188:0.188:0.188) (0.172:0.172:0.172))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output146)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.196:0.196:0.196) (0.182:0.182:0.182))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output147)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.190:0.190) (0.174:0.174:0.174))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output148)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.190:0.190) (0.175:0.175:0.175))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output149)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.193) (0.178:0.178:0.178))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output150)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.194:0.194:0.194) (0.174:0.174:0.174))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output151)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.199:0.199:0.199) (0.184:0.184:0.184))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output152)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.193) (0.178:0.178:0.178))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output153)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.193) (0.177:0.177:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output154)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.200:0.200:0.200) (0.186:0.186:0.186))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output155)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.199:0.199:0.199) (0.185:0.185:0.185))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output156)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.192:0.192:0.192) (0.177:0.177:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output157)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.197:0.197:0.197) (0.183:0.183:0.183))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output158)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.198:0.198:0.198) (0.183:0.183:0.183))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output159)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.196:0.196:0.196) (0.181:0.181:0.181))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output160)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.190:0.190) (0.174:0.174:0.174))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output161)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.192:0.192:0.192) (0.172:0.172:0.172))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output162)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.194:0.194:0.194) (0.178:0.178:0.178))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output163)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.196:0.196:0.196) (0.181:0.181:0.181))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output164)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.196:0.196:0.196) (0.182:0.182:0.182))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output165)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.186:0.186:0.186) (0.169:0.169:0.169))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output166)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.191:0.191:0.191) (0.175:0.175:0.175))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output167)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.195:0.195:0.195) (0.179:0.179:0.179))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output168)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.188:0.188:0.188) (0.171:0.171:0.171))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output169)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.188:0.188:0.188) (0.172:0.172:0.172))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output170)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.186:0.186:0.186) (0.170:0.170:0.170))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output171)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.190:0.190) (0.174:0.174:0.174))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output172)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.200:0.200:0.200) (0.182:0.182:0.182))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output173)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.213:0.213:0.213) (0.183:0.183:0.183))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output174)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.196:0.196:0.196) (0.178:0.178:0.178))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output175)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.203:0.203:0.203) (0.190:0.190:0.190))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output176)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.194:0.194:0.194) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output177)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.197:0.197:0.197) (0.181:0.181:0.181))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output178)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.197:0.197:0.197) (0.181:0.181:0.181))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output179)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.202:0.202:0.202) (0.188:0.188:0.188))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output180)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.190:0.190) (0.173:0.173:0.173))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output181)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.191:0.191:0.191) (0.175:0.175:0.175))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output182)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.192:0.192:0.192) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output183)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.199:0.199:0.199) (0.172:0.172:0.172))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output184)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.186:0.186:0.186) (0.169:0.169:0.169))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output185)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.192:0.192:0.192) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output186)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.190:0.190) (0.174:0.174:0.174))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output187)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.193) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output188)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.193) (0.177:0.177:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output189)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.197:0.197:0.197) (0.179:0.179:0.179))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output190)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.211:0.211:0.211) (0.183:0.183:0.183))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output191)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.193:0.193:0.193) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output192)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.188:0.188:0.188) (0.170:0.170:0.170))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output193)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.188:0.188:0.188) (0.171:0.171:0.171))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output194)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.215:0.215:0.215) (0.201:0.201:0.201))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output195)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.188:0.188:0.188) (0.170:0.170:0.170))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output196)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.197:0.197:0.197) (0.181:0.181:0.181))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output197)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.188:0.188:0.188) (0.170:0.170:0.170))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output198)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.208:0.208:0.208) (0.179:0.179:0.179))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output199)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.202:0.202:0.202) (0.184:0.184:0.184))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output200)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.192:0.192:0.192) (0.172:0.172:0.172))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output201)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.212:0.212:0.212) (0.182:0.182:0.182))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output202)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.210:0.210:0.210) (0.199:0.199:0.199))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output203)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.208:0.208:0.208) (0.181:0.181:0.181))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output204)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.192:0.192:0.192) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output205)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.186:0.186:0.186) (0.170:0.170:0.170))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output206)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.198:0.198:0.198) (0.183:0.183:0.183))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output207)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.208:0.208:0.208) (0.181:0.181:0.181))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output208)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.190:0.190:0.190) (0.175:0.175:0.175))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output209)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.204:0.204:0.204) (0.177:0.177:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output210)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.203:0.203:0.203) (0.177:0.177:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output211)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.202:0.202:0.202) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output212)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.202:0.202:0.202) (0.175:0.175:0.175))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output213)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.206:0.206:0.206) (0.179:0.179:0.179))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output214)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.206:0.206:0.206) (0.179:0.179:0.179))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output215)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.187:0.188:0.188) (0.171:0.171:0.171))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output216)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.201:0.201:0.201) (0.175:0.175:0.175))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output217)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.201:0.201:0.201) (0.175:0.175:0.175))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output218)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.226:0.226:0.226) (0.206:0.207:0.208))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output219)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.214:0.214:0.215) (0.196:0.197:0.198))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output220)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.213:0.214:0.214) (0.197:0.198:0.198))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output221)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.217:0.217:0.217) (0.200:0.200:0.201))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output222)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.212:0.212:0.212) (0.196:0.197:0.197))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output223)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.212:0.212:0.212) (0.195:0.196:0.197))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output224)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.214:0.214:0.214) (0.196:0.197:0.198))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output225)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.219:0.219:0.220) (0.201:0.202:0.202))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output226)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.227:0.227:0.227) (0.198:0.198:0.198))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output227)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.214:0.214:0.215) (0.201:0.202:0.203))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output228)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.211:0.211:0.211) (0.198:0.199:0.200))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output229)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.209:0.209:0.209) (0.196:0.197:0.198))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output230)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.211:0.211:0.211) (0.198:0.199:0.199))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output231)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.217:0.217:0.218) (0.203:0.204:0.205))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output232)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.207:0.207:0.207) (0.197:0.198:0.199))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output233)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.211:0.211:0.211) (0.197:0.198:0.199))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE output234)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.208:0.208:0.208) (0.198:0.199:0.200))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE load_slew235)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.382:0.382:0.382) (0.255:0.255:0.255))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE load_slew236)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.375:0.375:0.375) (0.452:0.452:0.452))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE load_slew237)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.387:0.387:0.387) (0.425:0.425:0.425))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE load_slew238)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.402:0.402:0.402) (0.328:0.328:0.328))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_12")
  (INSTANCE load_slew239)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.428:0.428:0.428) (0.332:0.332:0.332))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_1_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.174:0.174:0.174) (0.178:0.178:0.178))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_2_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.156:0.156:0.156) (0.166:0.166:0.166))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_3_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.170:0.170:0.170) (0.177:0.177:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_4_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.164:0.164:0.164) (0.174:0.174:0.174))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_5_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.156:0.156:0.156) (0.166:0.166:0.166))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_6_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.172:0.172:0.172) (0.179:0.179:0.179))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_7_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.155:0.155:0.155) (0.165:0.165:0.165))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_8_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.147:0.147:0.147) (0.158:0.158:0.158))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_9_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.152:0.152:0.152) (0.162:0.162:0.162))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_10_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.162:0.162:0.162) (0.170:0.170:0.170))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_11_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.165:0.165:0.165) (0.172:0.172:0.172))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_12_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.162:0.162:0.162) (0.171:0.171:0.171))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_13_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.162:0.162:0.162) (0.171:0.171:0.171))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_14_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.165:0.165:0.165) (0.173:0.173:0.173))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_15_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.156:0.156:0.156) (0.165:0.165:0.165))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_16_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.162:0.162:0.162) (0.171:0.171:0.171))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_17_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.162:0.162:0.162) (0.171:0.171:0.171))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_18_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.163:0.163:0.163) (0.172:0.172:0.172))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_19_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.176:0.176:0.176) (0.180:0.180:0.180))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_20_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.152:0.152:0.152) (0.162:0.162:0.162))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_21_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.171:0.171:0.171) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_22_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.161:0.161:0.161) (0.168:0.168:0.168))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_23_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.163:0.163:0.163) (0.172:0.172:0.172))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_24_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.169:0.169:0.169) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_25_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.170:0.170:0.170) (0.177:0.177:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_26_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.172:0.172:0.172) (0.179:0.179:0.179))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_27_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.161:0.161:0.161) (0.170:0.170:0.170))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_28_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.163:0.163:0.163) (0.172:0.172:0.172))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_29_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.151:0.151:0.151) (0.162:0.162:0.162))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_30_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.174:0.174:0.174) (0.180:0.180:0.180))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_31_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.182:0.182:0.182) (0.184:0.184:0.184))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_32_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.157:0.157:0.157) (0.165:0.165:0.165))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_33_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.161:0.161:0.161) (0.168:0.168:0.168))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_34_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.165:0.165:0.165) (0.171:0.171:0.171))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_35_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.172:0.172:0.172) (0.177:0.177:0.177))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_36_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.171:0.171:0.171) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_37_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.163:0.163:0.163) (0.171:0.171:0.171))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_38_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.168:0.168:0.168) (0.174:0.174:0.174))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_39_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.167:0.167:0.167) (0.174:0.174:0.174))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_40_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.160:0.160:0.160) (0.169:0.169:0.169))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_41_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.191:0.191:0.191) (0.190:0.190:0.190))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_42_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.156:0.156:0.156) (0.165:0.165:0.165))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_43_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.170:0.170:0.170) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_44_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.173:0.173:0.173) (0.178:0.178:0.178))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_45_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.165:0.165:0.165) (0.171:0.171:0.171))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_46_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.170:0.170:0.170) (0.175:0.175:0.175))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_47_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.160:0.160:0.160) (0.168:0.168:0.168))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_48_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.165:0.165:0.165) (0.171:0.171:0.171))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_49_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.158:0.158:0.158) (0.166:0.166:0.166))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_50_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.149:0.149:0.149) (0.160:0.160:0.160))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_51_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.166:0.166:0.166) (0.173:0.173:0.173))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_52_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.158:0.158:0.158) (0.169:0.169:0.169))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_53_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.167:0.167:0.167) (0.175:0.175:0.175))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_54_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.161:0.161:0.161) (0.168:0.168:0.168))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_55_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.155:0.155:0.155) (0.163:0.163:0.163))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_56_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.171:0.171:0.171) (0.176:0.176:0.176))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_57_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.169:0.169:0.169) (0.175:0.175:0.175))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_58_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.152:0.152:0.152) (0.160:0.160:0.160))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_59_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.175:0.175:0.175) (0.179:0.179:0.179))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_leaf_60_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.165:0.165:0.165) (0.171:0.171:0.171))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_0_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.340:0.340:0.340) (0.405:0.405:0.405))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_3_0__f_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.250:0.250:0.250) (0.233:0.233:0.233))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_3_1__f_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.233:0.233:0.233) (0.221:0.221:0.221))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_3_2__f_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.237:0.237:0.237) (0.223:0.223:0.223))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_3_3__f_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.228:0.228:0.228) (0.217:0.217:0.217))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_3_4__f_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.226:0.226:0.226) (0.217:0.217:0.217))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_3_5__f_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.233:0.233:0.233) (0.221:0.221:0.221))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_3_6__f_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.242:0.242:0.242) (0.227:0.227:0.227))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_3_7__f_prog_clk)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.233:0.233:0.233) (0.220:0.220:0.220))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_0_clk0)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.257:0.257:0.257) (0.348:0.348:0.348))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_1_0__f_clk0)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.158:0.158:0.158) (0.168:0.168:0.168))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE clkbuf_1_1__f_clk0)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.166:0.166:0.166) (0.174:0.174:0.174))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkdlybuf4s50_1")
  (INSTANCE hold1)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.608:0.608:0.608) (0.549:0.549:0.549))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkbuf_16")
  (INSTANCE hold2)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.474:0.474:0.474) (0.305:0.305:0.305))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkdlybuf4s50_1")
  (INSTANCE hold3)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.647:0.647:0.647) (0.641:0.641:0.641))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkdlybuf4s25_1")
  (INSTANCE hold4)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.248:0.248:0.248) (0.242:0.242:0.242))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkdlybuf4s25_1")
  (INSTANCE hold5)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.243:0.243:0.243) (0.233:0.233:0.233))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkdlybuf4s25_1")
  (INSTANCE hold6)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.344:0.344:0.344) (0.383:0.383:0.383))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkdlybuf4s25_1")
  (INSTANCE hold7)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.272:0.272:0.272) (0.256:0.256:0.256))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkdlybuf4s50_1")
  (INSTANCE hold8)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.635:0.635:0.635) (0.629:0.629:0.629))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__buf_8")
  (INSTANCE hold9)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.222:0.222:0.222) (0.170:0.170:0.170))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkdlybuf4s25_1")
  (INSTANCE hold10)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.342:0.342:0.342) (0.381:0.381:0.381))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkdlybuf4s50_1")
  (INSTANCE hold11)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.517:0.517:0.517) (0.453:0.453:0.453))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkdlybuf4s25_1")
  (INSTANCE hold12)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.341:0.341:0.341) (0.379:0.379:0.379))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__dlymetal6s2s_1")
  (INSTANCE hold13)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.301:0.301:0.301) (0.381:0.381:0.381))
   )
  )
 )
 (CELL
  (CELLTYPE "sky130_fd_sc_hd__clkdlybuf4s25_1")
  (INSTANCE hold14)
  (DELAY
   (ABSOLUTE
    (IOPATH A X (0.339:0.339:0.339) (0.378:0.378:0.378))
   )
  )
 )
)
