## 1 лабораторная:
Задание: ознакомиться с созданием проектов в Vivado, разработать арифметико-логическое утройство ([ALU.sv](ALU.sv)) которое будет выполнять команды с фото, а так же написать testbench к модулю.
![image](https://user-images.githubusercontent.com/116370315/212534549-533d5842-3597-4873-b766-5f0f88408222.png)

Ход работы: выполнен модуль достаточно примитивно, так как это первый проект в Vivado и на SystemVerilog в целом, где так же надо было познакомиться с верификацией. Тестировал модуль через написанный тестбенч и файл .mem с тестовыми векторами.

## 2 лабораторная:
Задание: разработка модулей регистрового файла, модулей памяти инструкций и данный (файлов этой работы нет, так как все будет переделано в лабораторной работе номер 5 в принстонскую с единой памятью). 
![image](https://user-images.githubusercontent.com/116370315/212534641-5ff5d836-a1ef-4590-880b-ee71a703e0aa.png)

## 3 лабораторная:
Задание: разработать устройство управления, которое поддерживает набор инструкций с фото 3_lab_task.png ([main_decoder.sv](main_decoder.sv)). 
![image](https://user-images.githubusercontent.com/116370315/212534720-0083f4f6-aba0-4e1c-9050-1ed907fc9597.png)

Ход работы: долго изучал кодирование инструкций и управляющие сигналы, тестирование модуля производилось с помощью написанного преподавателями тестбенча.

## 4 лабораторная:
Задание: объединить все написанные ранее модули в систему, то есть сформировать тракт данных RISC-V -  (схема изображена на фото data_path.png). 
![image](https://user-images.githubusercontent.com/116370315/212534796-8221b93f-7adb-477b-8381-ce48e74b592f.png)

Ход работы: соединить модули было нетрудно, основная часть времени ушла на проверку, которая осуществлялась с помощью небольшой программки на языке ассемблера (без команд работы с памятью, так как их поддержка будет добавлена позже).

## 5 лабораторная:
Задание: разработать блок загрузки-сохранения и перевести процессор на принстонскую архитектуру.
![image](https://user-images.githubusercontent.com/116370315/212535024-9929ea32-cf57-41e7-b4e7-d080694f8a68.png)

Ход работы: разработка модуля LSU и перевод процессора на принстонскую архитектуру, разработка модуля RAM.sv единой памяти команд и данных. Добавлена поддержка команд lw и sw (а также lh и т.д.). Тестировалась работа модулей с помощью набора ассемблерных команд работы с памятью и анализа временных диаграмм.

## 6 лабораторная:
Разработка и подключение к процессору системы прерываний. 
Был разработан модуль обработки прерываний [Interrupt_Controller.sv](Interrupt_Controller.sv) с циклическим опросом и модуль с регистрами специального назначения CSR.sv
Тестировалась работа с помощью программы на языке ассемблера, где запускался бесконечный цикл, и в определенный момент в времени (заданные мной в тестбенче) формировался сигнал прерывания.

## 7 лабораторная:
Задание: разработать модуль дешифрации адреса, подключить устройства ввода-вывода к процессору.
Ход работы:
Был написан модуль Adres_decoder.sv, который перенаправлял сигналы процессора к памяти/светодиодам/регистрам клавиатуры в зависимости от адреса ячейки памяти. Так же был написан модуль контроллера клавиатуры с интерфейсом PS/2 (простой,  на уровне считывания кода нажатой клавиши) и модуль управления динамическими семисегментниками.
Проверка осуществлялась на практике - я загрузил проект в плис, подключил к ней клавиатуру и проверил работу (код нажатой клавиши должен выводиться на диоды и на семисегментники в шестнадцатиричном формате) отчет по результатам - в видео по ссылке.

## 8 лабораторная:
Задание: ознакомиться с процессом компиляции программы на языке высокого уровня в программу на языке ассемблера и проверить правильность ее выполнения на своем процессоре. 
Ход работы: с помощью кросскомпилятора программа на языке С была переведена в машинные коды, которые были загружены в модуль памяти [RAM.sv](RAM.sv)
