
Prelaboratorio 5.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  000003c4  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000350  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000009  00800100  00800100  000003c4  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000003c4  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000003f4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000d0  00000000  00000000  00000434  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a9f  00000000  00000000  00000504  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000848  00000000  00000000  00000fa3  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000060d  00000000  00000000  000017eb  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000160  00000000  00000000  00001df8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000478  00000000  00000000  00001f58  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000105  00000000  00000000  000023d0  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000080  00000000  00000000  000024d5  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 23 01 	jmp	0x246	; 0x246 <__vector_16>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 5a 00 	jmp	0xb4	; 0xb4 <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a9 30       	cpi	r26, 0x09	; 9
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 b0 00 	call	0x160	; 0x160 <main>
  88:	0c 94 a6 01 	jmp	0x34c	; 0x34c <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <ADC_Init>:
volatile uint16_t POTE1, POTE2, POTE3;
volatile uint8_t CANAL_ADC = 0;

// Configuración del Modulo ADC
void ADC_Init() {
	ADMUX = (1 << REFS0); // Selecciona VCC como referencia de voltaje
  90:	ac e7       	ldi	r26, 0x7C	; 124
  92:	b0 e0       	ldi	r27, 0x00	; 0
  94:	80 e4       	ldi	r24, 0x40	; 64
  96:	8c 93       	st	X, r24
	ADCSRA = (1 << ADEN)  // Habilita el ADC
  98:	ea e7       	ldi	r30, 0x7A	; 122
  9a:	f0 e0       	ldi	r31, 0x00	; 0
  9c:	8f e8       	ldi	r24, 0x8F	; 143
  9e:	80 83       	st	Z, r24
	| (1 << ADIE)  // Habilita interrupción por ADC
	| (1 << ADPS2) | (1 << ADPS1) | (1 << ADPS0); // Prescaler 128
	ADMUX |= (CANAL_ADC & 0x07); // Selecciona canal inicial (PC0)
  a0:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
  a4:	9c 91       	ld	r25, X
  a6:	87 70       	andi	r24, 0x07	; 7
  a8:	89 2b       	or	r24, r25
  aa:	8c 93       	st	X, r24
	ADCSRA |= (1 << ADSC); // Inicia la primera conversión
  ac:	80 81       	ld	r24, Z
  ae:	80 64       	ori	r24, 0x40	; 64
  b0:	80 83       	st	Z, r24
  b2:	08 95       	ret

000000b4 <__vector_21>:
}

// RUTINA DE INTERRUPCIÓN DEL ADC
ISR(ADC_vect) {
  b4:	1f 92       	push	r1
  b6:	0f 92       	push	r0
  b8:	0f b6       	in	r0, 0x3f	; 63
  ba:	0f 92       	push	r0
  bc:	11 24       	eor	r1, r1
  be:	5f 93       	push	r21
  c0:	6f 93       	push	r22
  c2:	7f 93       	push	r23
  c4:	8f 93       	push	r24
  c6:	9f 93       	push	r25
  c8:	af 93       	push	r26
  ca:	bf 93       	push	r27
  cc:	ef 93       	push	r30
  ce:	ff 93       	push	r31
	switch (CANAL_ADC) {
  d0:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
  d4:	81 30       	cpi	r24, 0x01	; 1
  d6:	69 f0       	breq	.+26     	; 0xf2 <__vector_21+0x3e>
  d8:	18 f0       	brcs	.+6      	; 0xe0 <__vector_21+0x2c>
  da:	82 30       	cpi	r24, 0x02	; 2
  dc:	99 f0       	breq	.+38     	; 0x104 <__vector_21+0x50>
  de:	1a c0       	rjmp	.+52     	; 0x114 <__vector_21+0x60>
		case 0: POTE1 = ADC; break;
  e0:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
  e4:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
  e8:	90 93 06 01 	sts	0x0106, r25	; 0x800106 <POTE1+0x1>
  ec:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <POTE1>
  f0:	11 c0       	rjmp	.+34     	; 0x114 <__vector_21+0x60>
		case 1: POTE2 = ADC; break;
  f2:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
  f6:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
  fa:	90 93 08 01 	sts	0x0108, r25	; 0x800108 <POTE2+0x1>
  fe:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <POTE2>
 102:	08 c0       	rjmp	.+16     	; 0x114 <__vector_21+0x60>
		case 2: POTE3 = ADC; break;
 104:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
 108:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 10c:	90 93 04 01 	sts	0x0104, r25	; 0x800104 <POTE3+0x1>
 110:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <POTE3>
	}
	// Cambia al siguiente canal (0 ? 1 ? 2 ? 0 ...)
	CANAL_ADC = (CANAL_ADC + 1) % 3;
 114:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 118:	90 e0       	ldi	r25, 0x00	; 0
 11a:	01 96       	adiw	r24, 0x01	; 1
 11c:	63 e0       	ldi	r22, 0x03	; 3
 11e:	70 e0       	ldi	r23, 0x00	; 0
 120:	0e 94 4d 01 	call	0x29a	; 0x29a <__divmodhi4>
 124:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
	ADMUX = (ADMUX & 0xF0) | (CANAL_ADC & 0x07); // Actualiza canal sin afectar la referencia
 128:	ec e7       	ldi	r30, 0x7C	; 124
 12a:	f0 e0       	ldi	r31, 0x00	; 0
 12c:	90 81       	ld	r25, Z
 12e:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 132:	90 7f       	andi	r25, 0xF0	; 240
 134:	87 70       	andi	r24, 0x07	; 7
 136:	89 2b       	or	r24, r25
 138:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADSC); // Inicia nueva conversión
 13a:	ea e7       	ldi	r30, 0x7A	; 122
 13c:	f0 e0       	ldi	r31, 0x00	; 0
 13e:	80 81       	ld	r24, Z
 140:	80 64       	ori	r24, 0x40	; 64
 142:	80 83       	st	Z, r24
}
 144:	ff 91       	pop	r31
 146:	ef 91       	pop	r30
 148:	bf 91       	pop	r27
 14a:	af 91       	pop	r26
 14c:	9f 91       	pop	r25
 14e:	8f 91       	pop	r24
 150:	7f 91       	pop	r23
 152:	6f 91       	pop	r22
 154:	5f 91       	pop	r21
 156:	0f 90       	pop	r0
 158:	0f be       	out	0x3f, r0	; 63
 15a:	0f 90       	pop	r0
 15c:	1f 90       	pop	r1
 15e:	18 95       	reti

00000160 <main>:

// Programa Principal
int main(void) {
	ADC_Init();
 160:	0e 94 48 00 	call	0x90	; 0x90 <ADC_Init>
	Timer1_Config_Init();
 164:	0e 94 f0 00 	call	0x1e0	; 0x1e0 <Timer1_Config_Init>
    Timer1_Servo1_Init();
 168:	0e 94 fd 00 	call	0x1fa	; 0x1fa <Timer1_Servo1_Init>
    Timer1_Servo2_Init();
 16c:	0e 94 06 01 	call	0x20c	; 0x20c <Timer1_Servo2_Init>
    PWM3_Init();
 170:	0e 94 0f 01 	call	0x21e	; 0x21e <PWM3_Init>
	sei(); // Habilita interrupciones globales
 174:	78 94       	sei

	while (1) {
		// El valor del potenciómetro va de 0 a 1023 (10 bits), se escala a un pulso entre 500 y 2500 (?s)
		// 500 + ((0-1023) * 2000 / 1023) ? [500, 2500]
		SERVO1_set(500 + (POTE1 * 2000UL / 1023)); // Controla el servo 1
 176:	20 91 05 01 	lds	r18, 0x0105	; 0x800105 <POTE1>
 17a:	30 91 06 01 	lds	r19, 0x0106	; 0x800106 <POTE1+0x1>
 17e:	a0 ed       	ldi	r26, 0xD0	; 208
 180:	b7 e0       	ldi	r27, 0x07	; 7
 182:	0e 94 83 01 	call	0x306	; 0x306 <__umulhisi3>
 186:	0f 2e       	mov	r0, r31
 188:	cc 24       	eor	r12, r12
 18a:	ca 94       	dec	r12
 18c:	f3 e0       	ldi	r31, 0x03	; 3
 18e:	df 2e       	mov	r13, r31
 190:	e1 2c       	mov	r14, r1
 192:	f1 2c       	mov	r15, r1
 194:	f0 2d       	mov	r31, r0
 196:	a7 01       	movw	r20, r14
 198:	96 01       	movw	r18, r12
 19a:	0e 94 61 01 	call	0x2c2	; 0x2c2 <__udivmodsi4>
 19e:	c9 01       	movw	r24, r18
 1a0:	8c 50       	subi	r24, 0x0C	; 12
 1a2:	9e 4f       	sbci	r25, 0xFE	; 254
 1a4:	0e 94 01 01 	call	0x202	; 0x202 <SERVO1_set>
		SERVO2_set(500 + (POTE2 * 2000UL / 1023)); // Controla el servo 2
 1a8:	20 91 07 01 	lds	r18, 0x0107	; 0x800107 <POTE2>
 1ac:	30 91 08 01 	lds	r19, 0x0108	; 0x800108 <POTE2+0x1>
 1b0:	a0 ed       	ldi	r26, 0xD0	; 208
 1b2:	b7 e0       	ldi	r27, 0x07	; 7
 1b4:	0e 94 83 01 	call	0x306	; 0x306 <__umulhisi3>
 1b8:	a7 01       	movw	r20, r14
 1ba:	96 01       	movw	r18, r12
 1bc:	0e 94 61 01 	call	0x2c2	; 0x2c2 <__udivmodsi4>
 1c0:	c9 01       	movw	r24, r18
 1c2:	8c 50       	subi	r24, 0x0C	; 12
 1c4:	9e 4f       	sbci	r25, 0xFE	; 254
 1c6:	0e 94 0a 01 	call	0x214	; 0x214 <SERVO2_set>
		update_DutyCycle3(POTE3 >> 2); // Escala ADC 0–1023 a 0–255
 1ca:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <POTE3>
 1ce:	90 91 04 01 	lds	r25, 0x0104	; 0x800104 <POTE3+0x1>
 1d2:	96 95       	lsr	r25
 1d4:	87 95       	ror	r24
 1d6:	96 95       	lsr	r25
 1d8:	87 95       	ror	r24
 1da:	0e 94 1a 01 	call	0x234	; 0x234 <update_DutyCycle3>
 1de:	cb cf       	rjmp	.-106    	; 0x176 <main+0x16>

000001e0 <Timer1_Config_Init>:

#include <avr/io.h>
#include "timer1_config.h"

void Timer1_Config_Init(void) {
	TCCR1A = (1 << COM1A1) | (1 << COM1B1) | (1 << WGM11); // PWM
 1e0:	82 ea       	ldi	r24, 0xA2	; 162
 1e2:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = (1 << WGM13) | (1 << CS11); // Prescaler 8
 1e6:	82 e1       	ldi	r24, 0x12	; 18
 1e8:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	ICR1 = 20000; // 20ms
 1ec:	80 e2       	ldi	r24, 0x20	; 32
 1ee:	9e e4       	ldi	r25, 0x4E	; 78
 1f0:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 1f4:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 1f8:	08 95       	ret

000001fa <Timer1_Servo1_Init>:
// pwm.c
#include <avr/io.h>
#include "timer1_servo1.h"

void Timer1_Servo1_Init(void) {
	DDRB |= (1 << PINB1); // PB1 como salida
 1fa:	84 b1       	in	r24, 0x04	; 4
 1fc:	82 60       	ori	r24, 0x02	; 2
 1fe:	84 b9       	out	0x04, r24	; 4
 200:	08 95       	ret

00000202 <SERVO1_set>:
	// No se configura el timer completo aquí
	// Solo se asume que Timer1 ya está configurado en otra libreria
}

void SERVO1_set(uint16_t pulso) {
	OCR1A = pulso;
 202:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 206:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 20a:	08 95       	ret

0000020c <Timer1_Servo2_Init>:

#include <avr/io.h>
#include "timer1_servo2.h"

void Timer1_Servo2_Init(void) {
	DDRB |= (1 << PINB2); // PB2 como salida
 20c:	84 b1       	in	r24, 0x04	; 4
 20e:	84 60       	ori	r24, 0x04	; 4
 210:	84 b9       	out	0x04, r24	; 4
 212:	08 95       	ret

00000214 <SERVO2_set>:
	// Solo habilita el pin, Timer1 debe estar configurado antes
}

void SERVO2_set(uint16_t pulso) {
	OCR1B = pulso;
 214:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 218:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
 21c:	08 95       	ret

0000021e <PWM3_Init>:

volatile uint8_t contador_PWM = 0;
volatile uint8_t limite_contador = 0;

void PWM3_Init(void){
	DDRD |= (1 << PIND5);	// PD5 como salida
 21e:	8a b1       	in	r24, 0x0a	; 10
 220:	80 62       	ori	r24, 0x20	; 32
 222:	8a b9       	out	0x0a, r24	; 10

	// Timer0 en modo normal con prescaler 64 (~976 Hz)
	TCCR0A = 0;
 224:	14 bc       	out	0x24, r1	; 36
	TCCR0B = (1 << CS01) | (1 << CS00);
 226:	83 e0       	ldi	r24, 0x03	; 3
 228:	85 bd       	out	0x25, r24	; 37

	TIMSK0 = (1 << TOIE0);  // Habilitar interrupción por overflow
 22a:	81 e0       	ldi	r24, 0x01	; 1
 22c:	80 93 6e 00 	sts	0x006E, r24	; 0x80006e <__TEXT_REGION_LENGTH__+0x7f806e>
	TCNT0 = 0;
 230:	16 bc       	out	0x26, r1	; 38
 232:	08 95       	ret

00000234 <update_DutyCycle3>:
}

void update_DutyCycle3(uint16_t dutyCycle){
	if (dutyCycle > 255) dutyCycle = 255;
 234:	8f 3f       	cpi	r24, 0xFF	; 255
 236:	91 05       	cpc	r25, r1
 238:	19 f0       	breq	.+6      	; 0x240 <update_DutyCycle3+0xc>
 23a:	10 f0       	brcs	.+4      	; 0x240 <update_DutyCycle3+0xc>
 23c:	8f ef       	ldi	r24, 0xFF	; 255
 23e:	90 e0       	ldi	r25, 0x00	; 0
	limite_contador = dutyCycle;
 240:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <limite_contador>
 244:	08 95       	ret

00000246 <__vector_16>:
}

ISR(TIMER0_OVF_vect) {
 246:	1f 92       	push	r1
 248:	0f 92       	push	r0
 24a:	0f b6       	in	r0, 0x3f	; 63
 24c:	0f 92       	push	r0
 24e:	11 24       	eor	r1, r1
 250:	8f 93       	push	r24
 252:	9f 93       	push	r25
	if (contador_PWM == 0) {
 254:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <contador_PWM>
 258:	81 11       	cpse	r24, r1
 25a:	03 c0       	rjmp	.+6      	; 0x262 <__vector_16+0x1c>
		PORTD |= (1 << PD5); // Encender LED
 25c:	8b b1       	in	r24, 0x0b	; 11
 25e:	80 62       	ori	r24, 0x20	; 32
 260:	8b b9       	out	0x0b, r24	; 11
	}
	if (contador_PWM == limite_contador) {
 262:	90 91 02 01 	lds	r25, 0x0102	; 0x800102 <contador_PWM>
 266:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <limite_contador>
 26a:	98 13       	cpse	r25, r24
 26c:	03 c0       	rjmp	.+6      	; 0x274 <__vector_16+0x2e>
		PORTD &= ~(1 << PD5); // Apagar LED
 26e:	8b b1       	in	r24, 0x0b	; 11
 270:	8f 7d       	andi	r24, 0xDF	; 223
 272:	8b b9       	out	0x0b, r24	; 11
	}

	contador_PWM++;
 274:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <contador_PWM>
 278:	8f 5f       	subi	r24, 0xFF	; 255
 27a:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <contador_PWM>
	if (contador_PWM >= 255) {
 27e:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <contador_PWM>
 282:	8f 3f       	cpi	r24, 0xFF	; 255
 284:	11 f4       	brne	.+4      	; 0x28a <__vector_16+0x44>
		contador_PWM = 0;
 286:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <contador_PWM>
	}
	TCNT0 = 0;
 28a:	16 bc       	out	0x26, r1	; 38
}
 28c:	9f 91       	pop	r25
 28e:	8f 91       	pop	r24
 290:	0f 90       	pop	r0
 292:	0f be       	out	0x3f, r0	; 63
 294:	0f 90       	pop	r0
 296:	1f 90       	pop	r1
 298:	18 95       	reti

0000029a <__divmodhi4>:
 29a:	97 fb       	bst	r25, 7
 29c:	07 2e       	mov	r0, r23
 29e:	16 f4       	brtc	.+4      	; 0x2a4 <__divmodhi4+0xa>
 2a0:	00 94       	com	r0
 2a2:	07 d0       	rcall	.+14     	; 0x2b2 <__divmodhi4_neg1>
 2a4:	77 fd       	sbrc	r23, 7
 2a6:	09 d0       	rcall	.+18     	; 0x2ba <__divmodhi4_neg2>
 2a8:	0e 94 92 01 	call	0x324	; 0x324 <__udivmodhi4>
 2ac:	07 fc       	sbrc	r0, 7
 2ae:	05 d0       	rcall	.+10     	; 0x2ba <__divmodhi4_neg2>
 2b0:	3e f4       	brtc	.+14     	; 0x2c0 <__divmodhi4_exit>

000002b2 <__divmodhi4_neg1>:
 2b2:	90 95       	com	r25
 2b4:	81 95       	neg	r24
 2b6:	9f 4f       	sbci	r25, 0xFF	; 255
 2b8:	08 95       	ret

000002ba <__divmodhi4_neg2>:
 2ba:	70 95       	com	r23
 2bc:	61 95       	neg	r22
 2be:	7f 4f       	sbci	r23, 0xFF	; 255

000002c0 <__divmodhi4_exit>:
 2c0:	08 95       	ret

000002c2 <__udivmodsi4>:
 2c2:	a1 e2       	ldi	r26, 0x21	; 33
 2c4:	1a 2e       	mov	r1, r26
 2c6:	aa 1b       	sub	r26, r26
 2c8:	bb 1b       	sub	r27, r27
 2ca:	fd 01       	movw	r30, r26
 2cc:	0d c0       	rjmp	.+26     	; 0x2e8 <__udivmodsi4_ep>

000002ce <__udivmodsi4_loop>:
 2ce:	aa 1f       	adc	r26, r26
 2d0:	bb 1f       	adc	r27, r27
 2d2:	ee 1f       	adc	r30, r30
 2d4:	ff 1f       	adc	r31, r31
 2d6:	a2 17       	cp	r26, r18
 2d8:	b3 07       	cpc	r27, r19
 2da:	e4 07       	cpc	r30, r20
 2dc:	f5 07       	cpc	r31, r21
 2de:	20 f0       	brcs	.+8      	; 0x2e8 <__udivmodsi4_ep>
 2e0:	a2 1b       	sub	r26, r18
 2e2:	b3 0b       	sbc	r27, r19
 2e4:	e4 0b       	sbc	r30, r20
 2e6:	f5 0b       	sbc	r31, r21

000002e8 <__udivmodsi4_ep>:
 2e8:	66 1f       	adc	r22, r22
 2ea:	77 1f       	adc	r23, r23
 2ec:	88 1f       	adc	r24, r24
 2ee:	99 1f       	adc	r25, r25
 2f0:	1a 94       	dec	r1
 2f2:	69 f7       	brne	.-38     	; 0x2ce <__udivmodsi4_loop>
 2f4:	60 95       	com	r22
 2f6:	70 95       	com	r23
 2f8:	80 95       	com	r24
 2fa:	90 95       	com	r25
 2fc:	9b 01       	movw	r18, r22
 2fe:	ac 01       	movw	r20, r24
 300:	bd 01       	movw	r22, r26
 302:	cf 01       	movw	r24, r30
 304:	08 95       	ret

00000306 <__umulhisi3>:
 306:	a2 9f       	mul	r26, r18
 308:	b0 01       	movw	r22, r0
 30a:	b3 9f       	mul	r27, r19
 30c:	c0 01       	movw	r24, r0
 30e:	a3 9f       	mul	r26, r19
 310:	70 0d       	add	r23, r0
 312:	81 1d       	adc	r24, r1
 314:	11 24       	eor	r1, r1
 316:	91 1d       	adc	r25, r1
 318:	b2 9f       	mul	r27, r18
 31a:	70 0d       	add	r23, r0
 31c:	81 1d       	adc	r24, r1
 31e:	11 24       	eor	r1, r1
 320:	91 1d       	adc	r25, r1
 322:	08 95       	ret

00000324 <__udivmodhi4>:
 324:	aa 1b       	sub	r26, r26
 326:	bb 1b       	sub	r27, r27
 328:	51 e1       	ldi	r21, 0x11	; 17
 32a:	07 c0       	rjmp	.+14     	; 0x33a <__udivmodhi4_ep>

0000032c <__udivmodhi4_loop>:
 32c:	aa 1f       	adc	r26, r26
 32e:	bb 1f       	adc	r27, r27
 330:	a6 17       	cp	r26, r22
 332:	b7 07       	cpc	r27, r23
 334:	10 f0       	brcs	.+4      	; 0x33a <__udivmodhi4_ep>
 336:	a6 1b       	sub	r26, r22
 338:	b7 0b       	sbc	r27, r23

0000033a <__udivmodhi4_ep>:
 33a:	88 1f       	adc	r24, r24
 33c:	99 1f       	adc	r25, r25
 33e:	5a 95       	dec	r21
 340:	a9 f7       	brne	.-22     	; 0x32c <__udivmodhi4_loop>
 342:	80 95       	com	r24
 344:	90 95       	com	r25
 346:	bc 01       	movw	r22, r24
 348:	cd 01       	movw	r24, r26
 34a:	08 95       	ret

0000034c <_exit>:
 34c:	f8 94       	cli

0000034e <__stop_program>:
 34e:	ff cf       	rjmp	.-2      	; 0x34e <__stop_program>
