<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>Just Works</title>
    <link>/</link>
    <description>Recent content on Just Works</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>en-us</language>
    <lastBuildDate>Tue, 01 Dec 2020 00:00:00 +0000</lastBuildDate>
    
        <atom:link href="/index.xml" rel="self" type="application/rss+xml" />
    
    
    
        <item>
        <title>Verilog handnote 01</title>
        <link>/posts/verilog_handnote_01/</link>
        <pubDate>Tue, 01 Dec 2020 00:00:00 +0000</pubDate>
        
        <guid>/posts/verilog_handnote_01/</guid>
        <description>Just Works /posts/verilog_handnote_01/ -&lt;h1 id=&#34;读书笔记--一份比较老的逻辑设计指导书2020-12-11&#34;&gt;读书笔记  （一份比较老的逻辑设计指导书）2020-12-11&lt;/h1&gt;
&lt;h2 id=&#34;verilog语言编写规范&#34;&gt;Verilog语言编写规范&lt;/h2&gt;
&lt;ul&gt;
&lt;li&gt;末尾的_n或_b表示低电平有效——p30&lt;/li&gt;
&lt;li&gt;顶层模块应避免包含逻辑，仅为内部模块的互联&lt;/li&gt;
&lt;li&gt;模块例化采用名称映射&lt;/li&gt;
&lt;li&gt;对所有模块的输出加以寄存，使得输出的驱动强度和输入的延迟可以预测，从而使得模块的综合过程更简单&lt;/li&gt;
&lt;li&gt;关键路径和非关键路径放在不同模块，利于DC优化，关键路径采取速度优化，而非关键路径采取面积优化。（DC优化一般以模块为边界进行优化，在同一模块无法实现不同综合策略）&lt;/li&gt;
&lt;li&gt;data[-4:0]则LSB[0][-1][-2][-3][-4]MSB，data[0:4]则LSB[4][3][2][1]MSB，推荐data[4:0]则LSB[4][3][2][1][0]MSB&lt;/li&gt;
&lt;li&gt;进行比较时，若位宽不同，则显式的进行扩展&lt;/li&gt;
&lt;li&gt;case一般比if快，if的优先编码器仅在信号达到有先后时使用，条件赋值综合结果与case相同，但case仿真速度更快&lt;/li&gt;
&lt;li&gt;内部总线不要悬空，在default状态要上拉或下拉&lt;/li&gt;
&lt;li&gt;所有的`define放到一个文件中&lt;/li&gt;
&lt;li&gt;在语法块的结尾做标记，// end &lt;!-- raw HTML omitted --&gt; with the name &lt;!-- raw HTML omitted --&gt; 如 // end fulladder&lt;/li&gt;
&lt;li&gt;条件算式中不存在资源共享，等效的if-else则可以，如&lt;/li&gt;
&lt;/ul&gt;
&lt;div class=&#34;highlight&#34;&gt;&lt;pre style=&#34;background-color:#eed;-moz-tab-size:4;-o-tab-size:4;tab-size:4&#34;&gt;&lt;code class=&#34;language-verilog&#34; data-lang=&#34;verilog&#34;&gt;z = (cond) ? (a + b) : (c + d)
&lt;/code&gt;&lt;/pre&gt;&lt;/div&gt;&lt;p&gt;无法资源共享，而&lt;/p&gt;
&lt;div class=&#34;highlight&#34;&gt;&lt;pre style=&#34;background-color:#eed;-moz-tab-size:4;-o-tab-size:4;tab-size:4&#34;&gt;&lt;code class=&#34;language-verilog&#34; data-lang=&#34;verilog&#34;&gt;&lt;span style=&#34;color:#8b008b;font-weight:bold&#34;&gt;if&lt;/span&gt;(cond)
    z = a + b;
&lt;span style=&#34;color:#8b008b;font-weight:bold&#34;&gt;else&lt;/span&gt;
    z = c + d;
&lt;/code&gt;&lt;/pre&gt;&lt;/div&gt;&lt;p&gt;则可以&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;使用同步复位&lt;/li&gt;
&lt;li&gt;testbench中避免使用绝对时间，而应该定义parameter&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;可编程asic设计方法简介&#34;&gt;可编程ASIC设计方法简介&lt;/h2&gt;
&lt;ul&gt;
&lt;li&gt;可编程ASIC设计最基本的流程：
设计目标分析-&amp;gt;功能模块划分-&amp;gt;确定关键电路时序和模块间接口时序-&amp;gt;具体电路设计-&amp;gt;设计验证&lt;/li&gt;
&lt;li&gt;时序是事先设计出来的，不是事后测出来的&lt;/li&gt;
&lt;li&gt;通过静态时序分析进行的时序调整只是一种微调，对于大的时序调整，必须从设计本身来保证&lt;/li&gt;
&lt;li&gt;接口透明，故障检查定位电路&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;同步电路的设计技术及规则&#34;&gt;同步电路的设计技术及规则&lt;/h2&gt;
&lt;ul&gt;
&lt;li&gt;建立时间要求，在两级触发器之间，组合逻辑的延时（实际是第一级触发器的Clk端到第二级触发器的D端的延时）+建立时间，必须比时钟周期加时钟偏移短，（即信号必须比时钟更快到达第二级，组合逻辑延时不能太大，时钟频率不能太高）&lt;/li&gt;
&lt;li&gt;保持时间要求，在两级触发器之间，组合逻辑的延时必须大于时钟偏移+保持时间（即信号到达后必须维持，或第一拍的数据必须在时钟沿到达Clk2时仍维持Tsetup）&lt;/li&gt;
&lt;li&gt;在同步电路中由于时钟来自时钟PAD或时钟BUFF（全局时钟），则时钟偏移对电路影响很小&lt;/li&gt;
&lt;li&gt;单一异步控制信号的跨时钟域可以通过打拍子来实现，如果输入信号有两条以上，需要引入同步调整电路&lt;/li&gt;
&lt;li&gt;上升下降沿检测，将输入信号延时一拍，之后将延时信号与原信号异或，将边沿转换为电平&lt;/li&gt;
&lt;li&gt;不建议使用组合逻辑时钟和门控时钟，如不可避免，应在产生信号的模块位于顶层设计的一个独立模块中&lt;/li&gt;
&lt;/ul&gt;
&lt;h2 id=&#34;vhdl数字电路设计指导&#34;&gt;VHDL数字电路设计指导&lt;/h2&gt;
&lt;ul&gt;
&lt;li&gt;在同步电路设计里，一个原则是：凡是分频信号，一般不作为时钟信号，而是作为控制信号&lt;/li&gt;
&lt;li&gt;处理速度与面积问题的一个原则是：向关键路径（部分）要时间（减少逻辑级数），向非关键路径（部分）要面积（尽量共享已有逻辑）&lt;/li&gt;
&lt;li&gt;对于比较器，应当尽量根据电路特点，抽取出“固定部分”，减少变化部分&lt;/li&gt;
&lt;li&gt;减少关键路径延时的常用方法，给最迟到达的信号最高优先级，这样能减少关键路径的级数&lt;/li&gt;
&lt;li&gt;对于循环语句，尽量将运算符放到循环外，循环体用于输入信号选择，这样可以复用运算模块&lt;/li&gt;
&lt;li&gt;one-hot编码可以降低状态转移电路的实现逻辑的复杂度，但是由于引入了更大的状态空间，其非法（未定义）状态检测电路需要更多的逻辑&lt;/li&gt;
&lt;/ul&gt;
&lt;h1 id=&#34;代码可重用性&#34;&gt;代码可重用性&lt;/h1&gt;
&lt;ul&gt;
&lt;li&gt;建议使用以下端口声明次序：
&lt;ul&gt;
&lt;li&gt;inputs
&lt;ul&gt;
&lt;li&gt;clocks&lt;/li&gt;
&lt;li&gt;resets&lt;/li&gt;
&lt;li&gt;enables&lt;/li&gt;
&lt;li&gt;other control signals&lt;/li&gt;
&lt;li&gt;data and address lines&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;li&gt;outputs
&lt;ul&gt;
&lt;li&gt;clocks&lt;/li&gt;
&lt;li&gt;resets&lt;/li&gt;
&lt;li&gt;enables&lt;/li&gt;
&lt;li&gt;other control signals&lt;/li&gt;
&lt;li&gt;data&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;li&gt;在输入输出端口之间加一个空行以提高可读性&lt;/li&gt;
&lt;li&gt;使用函数代替重用代码，函数要加注释&lt;/li&gt;
&lt;li&gt;在仿真时，数组比for loop快得多，尽量使用数组用向量操作而非for loop&lt;/li&gt;
&lt;li&gt;使用parameter代替固定位宽等&lt;/li&gt;
&lt;li&gt;避免使用多时钟沿，在不可避免时，尽量将上升沿和下降沿触发的寄存器放到不同模块&lt;/li&gt;
&lt;li&gt;避免使用手动例化的时钟buffer，时钟buffer一般时在综合后物理设计时插入&lt;/li&gt;
&lt;li&gt;避免内部产生复位信号，确保所有寄存器只被简单复位信号控制，通常模块内所有寄存器应在同一时间内被复位&lt;/li&gt;
&lt;li&gt;避免使用任何的latch&lt;/li&gt;
&lt;li&gt;避免使用组合反馈电路&lt;/li&gt;
&lt;li&gt;定义完整的敏感列表&lt;/li&gt;
&lt;/ul&gt;
&lt;hr&gt;
&lt;h1 id=&#34;待解决包括问题&#34;&gt;待解决（包括问题）&lt;/h1&gt;
&lt;h2 id=&#34;verilog语言编写规范-1&#34;&gt;Verilog语言编写规范&lt;/h2&gt;
&lt;ol&gt;
&lt;li&gt;&lt;del&gt;“名字一般首字母大写，其余小写（但parameter，integer定义的数值名可全部用大写），两个词之间要用下划线连接” “自己定义的常数、类型等用大写标识” ——p30 ——习惯Linux命名习惯，首字母是否一定要大写&lt;/del&gt;&lt;/li&gt;
&lt;li&gt;文件头描述&lt;/li&gt;
&lt;li&gt;每行应限制在80(72)个字符&lt;/li&gt;
&lt;li&gt;输出驱动的强度都等于平均的触发器的驱动强度&lt;/li&gt;
&lt;li&gt;task与function&lt;/li&gt;
&lt;li&gt;函数与任务的调用均为静态调用&lt;/li&gt;
&lt;li&gt;对于任何reg赋值，用非阻塞赋值代替阻塞赋值，reg的非阻塞赋值要加单位延迟，但异步复位可加可不加&lt;/li&gt;
&lt;/ol&gt;
&lt;h2 id=&#34;可编程asic设计方法简介-1&#34;&gt;可编程ASIC设计方法简介&lt;/h2&gt;
&lt;ol&gt;
&lt;li&gt;在进行静态时序分析时，分析工具需要设计者给出“合法路径”，由分析工具自动的完成时序分析，如路径延时等信息。需要设计者对所有路径提出具体的时序要求如I/O管脚之间时序要求&lt;/li&gt;
&lt;/ol&gt;
&lt;h2 id=&#34;同步电路的设计技术及规则-1&#34;&gt;同步电路的设计技术及规则&lt;/h2&gt;
&lt;ol&gt;
&lt;li&gt;在FPGA设计中，推荐所有的输入、输出信号均应通过寄存器寄存，寄存器接口当作异步接口考虑&lt;/li&gt;
&lt;/ol&gt;
&lt;h2 id=&#34;vhdl数字电路设计指导-1&#34;&gt;VHDL数字电路设计指导&lt;/h2&gt;
&lt;ol&gt;
&lt;li&gt;Barrel Shifter&lt;/li&gt;
&lt;/ol&gt;
- /posts/verilog_handnote_01/ - </description>
        </item>
    
    
    
        <item>
        <title>Law firm</title>
        <link>/posts/law_firm/</link>
        <pubDate>Thu, 01 Oct 2020 00:00:00 +0000</pubDate>
        
        <guid>/posts/law_firm/</guid>
        <description>Just Works /posts/law_firm/ -&lt;h1 id=&#34;深圳律师事务所排名httpswww66lawcnshenzhenlawofficeranking&#34;&gt;&lt;a href=&#34;https://www.66law.cn/shenzhen/lawoffice/ranking/&#34;&gt;深圳律师事务所排名&lt;/a&gt;&lt;/h1&gt;
&lt;table&gt;
&lt;thead&gt;
&lt;tr&gt;
&lt;th&gt;排名&lt;/th&gt;
&lt;th&gt;律师事务所&lt;/th&gt;
&lt;th&gt;业务领域&lt;/th&gt;
&lt;/tr&gt;
&lt;/thead&gt;
&lt;tbody&gt;
&lt;tr&gt;
&lt;td&gt;1&lt;/td&gt;
&lt;td&gt;北京市盈科（深圳）&lt;/td&gt;
&lt;td&gt;房产纠纷，工程建筑，公司法，涉外法律，刑事辩护&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;2&lt;/td&gt;
&lt;td&gt;北京大成（深圳）&lt;/td&gt;
&lt;td&gt;公司法，金融证券，银行，税务，国际贸易&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;3&lt;/td&gt;
&lt;td&gt;北京德恒（深圳）&lt;/td&gt;
&lt;td&gt;侵权，法律顾问，股权纠纷，反不正当竞争，知识产权&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;4&lt;/td&gt;
&lt;td&gt;上海市锦天城（深圳）&lt;/td&gt;
&lt;td&gt;兼并收购，金融证券，房产纠纷，工程建筑，知识产权&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;5&lt;/td&gt;
&lt;td&gt;北京市中伦（深圳）&lt;/td&gt;
&lt;td&gt;金融证券，房产纠纷，外商投资，兼并收购，WTO事务&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;6&lt;/td&gt;
&lt;td&gt;国浩律师（深圳）&lt;/td&gt;
&lt;td&gt;外商投资，国际贸易，金融证券&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;7&lt;/td&gt;
&lt;td&gt;北京市隆安（深圳）&lt;/td&gt;
&lt;td&gt;知识产权，金融证券，公司法，自然资源，涉外法律&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;8&lt;/td&gt;
&lt;td&gt;北京市中银（深圳）&lt;/td&gt;
&lt;td&gt;金融证券，公司法，工程建筑，房产纠纷，知识产权&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;9&lt;/td&gt;
&lt;td&gt;北京市君泽君（深圳）&lt;/td&gt;
&lt;td&gt;公司法，金融证券，工程建筑&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;10&lt;/td&gt;
&lt;td&gt;北京市金杜（深圳）&lt;/td&gt;
&lt;td&gt;公司法，房产纠纷，工程建筑，金融证券&lt;/td&gt;
&lt;/tr&gt;
&lt;/tbody&gt;
&lt;/table&gt;
&lt;h1 id=&#34;知乎深圳做知识产权诉讼有哪些好的律所httpswwwzhihucomquestion264535285&#34;&gt;&lt;a href=&#34;https://www.zhihu.com/question/264535285&#34;&gt;知乎《深圳做知识产权诉讼，有哪些好的律所？》&lt;/a&gt;&lt;/h1&gt;
&lt;p&gt;盈科（深圳）、金杜（深圳）、大成（深圳）、广东海派、广东普罗米修、环球（深圳）&lt;/p&gt;
&lt;h1 id=&#34;裁判文书网&#34;&gt;裁判文书网&lt;/h1&gt;
&lt;table&gt;
&lt;thead&gt;
&lt;tr&gt;
&lt;th&gt;案件名&lt;/th&gt;
&lt;th&gt;上诉方律所&lt;/th&gt;
&lt;th&gt;被诉方律所&lt;/th&gt;
&lt;/tr&gt;
&lt;/thead&gt;
&lt;tbody&gt;
&lt;tr&gt;
&lt;td&gt;广州市霆奈汽车用品有限公司、吴信友侵害外观设计专利权纠纷二审民事判决书&lt;/td&gt;
&lt;td&gt;广东三环汇华律师事务所&lt;/td&gt;
&lt;td&gt;浙江望朔律师事务所&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;广州市瑞呈商贸发展有限公司、贵州茅台酒股份有限公司侵害商标权纠纷二审民事判决书&lt;/td&gt;
&lt;td&gt;x&lt;/td&gt;
&lt;td&gt;广东华埠律师事务所&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;深圳市声影网络科技有限公司、珠海星河汇投资有限公司侵害作品放映权纠纷再审民事判决书&lt;/td&gt;
&lt;td&gt;北京市盈科（广州）律师事务&lt;/td&gt;
&lt;td&gt;广东德纳（武汉）律师事务所&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;深圳市声影网络科技有限公司、珠海市荣丰酒店有限公司侵害作品放映权纠纷再审民事判决书&lt;/td&gt;
&lt;td&gt;北京市盈科（广州）律师事务所&lt;/td&gt;
&lt;td&gt;广东德纳（武汉）律师事务所&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;深圳市景田食品饮料有限公司、深圳市景百岁山泉水食品有限公司擅自使用知名商品特有名称、包装、装潢纠纷二审民事判决书&lt;/td&gt;
&lt;td&gt;北京市立方（广州）律师事务所&lt;/td&gt;
&lt;td&gt;x&lt;/td&gt;
&lt;/tr&gt;
&lt;/tbody&gt;
&lt;/table&gt;
- /posts/law_firm/ - </description>
        </item>
    
    
    
        <item>
        <title>Hello world</title>
        <link>/posts/hello_world/</link>
        <pubDate>Sat, 13 Jun 2020 00:00:00 +0000</pubDate>
        
        <guid>/posts/hello_world/</guid>
        <description>Just Works /posts/hello_world/ -&lt;p&gt;This is my first post on &lt;a href=&#34;https://pages.github.com/&#34;&gt;GitHub Pages&lt;/a&gt;. This personal blog is powered by &lt;a href=&#34;https://github.com/ronv/colorie&#34;&gt;Colorie&lt;/a&gt; - Jekyll theme, which is an elegant theme.&lt;/p&gt;
&lt;p&gt;Since I&amp;rsquo;m not a native English speaker, there are supposed to be some mistakes in linguistics, such as grammar or spell mistakes, though I&amp;rsquo;ve struggled with Online Translation when writing.&lt;/p&gt;
&lt;p&gt;For more detailed information please refer to the ABOUT page. In short, these blogs are taken down for reviewing and sharing, hoping to be helpful.&lt;/p&gt;
&lt;p&gt;There is also a Chinese version of this blog named &lt;a href=&#34;https://www.cnblogs.com/Just-Works/&#34;&gt;Just-Works&lt;/a&gt; hosted on &lt;a href=&#34;http://www.cnblogs.com&#34;&gt;www.cnblogs.com&lt;/a&gt;.&lt;/p&gt;
- /posts/hello_world/ - </description>
        </item>
    
    
  </channel>
</rss> 