# üß© Prompt-Modelo Aprimorado ‚Äî Projetos HDL (Verilog)

> **Objetivo:** garantir que **toda** resposta da IA produza c√≥digo Verilog com **cabe√ßalho padronizado**, coment√°rios linha a linha, organiza√ß√£o de pastas, testbench completo e scripts de simula√ß√£o, mantendo compatibilidade com **Quartus** e **Questa (Verilog‚Äë2001)**.

---

## 1) Instru√ß√µes de gera√ß√£o do **m√≥dulo principal**

Crie o m√≥dulo **`ff_t`** em **tr√™s abordagens** ‚Äî *Behavioral*, *Dataflow* e *Structural* ‚Äî seguindo **exatamente**:

- Coment√°rios **linha a linha** e blocos explicativos antes de cada sempre/assign/inst√¢ncia;
- Ser compat√≠vel com **Quartus** e **Questa** (padr√£o *Verilog 2001*);
- Utilizar **nomes de sinais e vari√°veis em snake_case** (sem acentos ou espa√ßos);
- Ser organizada conforme a seguinte estrutura de diret√≥rios:
  
```
  Projeto_ff_t/
  ‚îú‚îÄ‚îÄ README.md
  ‚îú‚îÄ‚îÄ Quartus/
  ‚îÇ    ‚îî‚îÄ‚îÄ rtl/
  ‚îÇ         ‚îú‚îÄ‚îÄ behavioral/
  ‚îÇ         ‚îÇ     ‚îî‚îÄ‚îÄ ff_t
  ‚îÇ         ‚îú‚îÄ‚îÄ dataflow/
  ‚îÇ         ‚îÇ     ‚îî‚îÄ‚îÄ ff_t
  ‚îÇ         ‚îî‚îÄ‚îÄ structural/
  ‚îÇ               ‚îî‚îÄ‚îÄ ff_t
  ‚îÇ
  ‚îî‚îÄ‚îÄ Questa/
        ‚îú‚îÄ‚îÄ rtl/
        ‚îÇ    ‚îú‚îÄ‚îÄ behavioral/ff_t
        ‚îÇ    ‚îú‚îÄ‚îÄ dataflow/ff_t
        ‚îÇ    ‚îî‚îÄ‚îÄ structural/ff_t
        ‚îú‚îÄ‚îÄ tb/
        ‚îÇ    ‚îî‚îÄ‚îÄ tb_ff_t
        ‚îî‚îÄ‚îÄ scripts/
            ‚îú‚îÄ‚îÄ clean.do
            ‚îú‚îÄ‚îÄ compile.do
            ‚îú‚îÄ‚îÄ run_cli.do
            ‚îî‚îÄ‚îÄ run_gui.do
  ```

---

## 2) **Cabe√ßalho obrigat√≥rio** (em todos os arquivos `.v`)

> Insira **antes do c√≥digo** o cabe√ßalho abaixo, preenchendo os campos:
```verilog
// ============================================================================
// Arquivo  : ff_t  (implementa√ß√£o [ABORDAGEM])
// Autor    : Manoel Furtado
// Data     : 15/11/2025
// Ferramentas: Compat√≠vel com Quartus e Questa (Verilog 2001)
// Descri√ß√£o: [resumo t√©cnico de 3‚Äì5 linhas: largura, fun√ß√£o do bloco, vis√£o
//            da estrat√©gia (ex.: prefix-sum, carry-lookahead, CSA, etc.),
//            e notas de s√≠ntese (lat√™ncia, recursos esperados).]
// Revis√£o   : v1.0 ‚Äî cria√ß√£o inicial
// ============================================================================
```
**Regras do cabe√ßalho**
- Use **frases t√©cnicas**, sem generalidades (‚Äúfaz a soma‚Äù ‚Üí ‚ùå; ‚Äúsomador prefixado de 4 bits com propaga√ß√£o paralela de carry‚Äù ‚Üí ‚úÖ).
- Se o m√≥dulo for **parametriz√°vel**, cite par√¢metros (ex.: `parameter N=8`).  
- Se houver **lat√™ncia** (registradores), declare-a.
- Para o tb_ff_t do Testbench tamb√©m precisa ter cabe√ßalho.
- Fa√ßa de uma forma a testar as tr√™s abordagens no mesmo testbench ao mesmo tempo.
- todo arquivo.v precisa ter cabe√ßalho.


---

## 3) Testbench ‚Äî `tb_ff_t`

Inclua **obrigatoriamente**:
```verilog
`timescale 1ns/1ps
```
- Gera√ß√£o de est√≠mulos com `#delays` e *loops*;  
- Checagem autom√°tica com `if (...) $display(...)` e **flag de sucesso**;  
- **VCD** para ondas:
  ```verilog
  initial begin
      $dumpfile("wave.vcd");
      $dumpvars(0, tb_ff_t);
  end
  ```
- Encerramento limpo:
  ```verilog
  $display("Fim da simulacao.");
  $finish;
  ```

---

## 4) Scripts Questa (em `Questa/scripts/`)

### üßπ clean.do
```tcl
# Limpeza segura (Questa/ModelSim Intel)
# clean.do ‚Äî robusto / idempotente
# Fecha qualquer simula√ß√£o e libera o handle do vsim.wlf
catch {quit -sim}
catch {dataset close -all}
catch {wave clear}
catch {transcript off}
catch {transcript file ""}

# Remove/zera a lib work com toler√¢ncia a erro
if {[file exists work]} { catch {vdel -lib work -all} }
catch {vlib work}
catch {vmap work work}

# Fun√ß√£o utilit√°ria: tenta deletar e n√£o aborta se falhar
proc safe_delete {path} {
    if {[file exists $path]} {
        if {[catch {file delete -force $path} err]} {
            puts "WARN: n√£o foi poss√≠vel deletar '$path' ‚Äî $err (continuando)."
        }
    }
}

# Arquivos t√≠picos gerados pelo Questa/ModelSim
foreach f {transcript vsim.wlf wave.vcd vsim.dbg wlft3.wlf vsim.dbg/mdb.log} {
    safe_delete $f
}
```

 ### ‚öôÔ∏è compile.do
```tcl
# compile.do ‚Äî behavioral | dataflow | structural
quietly set IMPLEMENTATION behavioral
if {[file exists work]} { vdel -lib work -all }
vlib work
vmap work work

if {$IMPLEMENTATION eq "behavioral"} {
    vlog -work work ../rtl/behavioral/ff_t
} elseif {$IMPLEMENTATION eq "dataflow"} {
    vlog -work work ../rtl/dataflow/ff_t
} elseif {$IMPLEMENTATION eq "structural"} {
    vlog -work work ../rtl/structural/ff_t
} else {
    echo "IMPLEMENTATION invalido: $IMPLEMENTATION"
    return
}

vlog -work work ../tb/tb_ff_t
```

### ‚ñ∂Ô∏è run_gui.do
```tcl
do clean.do
do compile.do
vsim -voptargs=+acc work.tb_ff_t
add wave -r /*
run -all
```
  üí° *N√£o force a sa√≠da do Questa. O script `run_gui.do` deve limpar e compilar automaticamente antes da execu√ß√£o.*
---

## 5) **README.md** (Relat√≥rio T√©cnico)

Inclua as se√ß√µes: **Descri√ß√£o do Projeto**, **An√°lise das Abordagens**, **Metodologia do Testbench**, **Aplica√ß√µes Pr√°ticas**.  
Cada se√ß√£o deve ter **‚â• 250 palavras**, com compara√ß√µes diretas, riscos de s√≠ntese (timing, √°rea), exemplos num√©ricos e boas pr√°ticas.


  ### 5.1 Descri√ß√£o do Projeto
  - Autor: *Manoel Furtado*  
  - Data: *15/11/2025*  
  - Objetivo do projeto e breve explica√ß√£o da arquitetura implementada.

  ### 5.2 An√°lise das Abordagens
  Descreva em detalhes, em par√°grafos separados:
  - A implementa√ß√£o **Behavioral**;  
  - A implementa√ß√£o **Dataflow**;  
  - A implementa√ß√£o **Structural**.

  ### 5.3 Descri√ß√£o do Testbench
  Explique em detalhes a metodologia de simula√ß√£o e an√°lise das **formas de onda**, destacando:
  - Etapas de entrada de est√≠mulos;
  - Monitoramento dos sinais;
  - Interpreta√ß√£o dos resultados.

  ### 5.4 Aplica√ß√µes Pr√°ticas
  Excreva em detalhes, relacionando o projeto com **situa√ß√µes reais**  
  Inclua **exemplos adicionais de aplica√ß√£o pr√°tica** al√©m dos discutidos no exerc√≠cio.

  Escreva as se√ß√µes 5.2, 5.3 e 5.4 do README em prosa t√©cnica extensa, m√≠nimo 250‚Äì350 palavras por se√ß√£o, com exemplos num√©ricos, vantagens/limita√ß√µes, riscos de s√≠ntese, e boas pr√°ticas. Use subt√≠tulos, evite frases gen√©ricas, e inclua compara√ß√µes diretas entre as abordagens. N√£o fa√ßa sum√°rio; escreva o texto final.


---

## 6) Crit√©rios de qualidade exigidos da IA

- C√≥digo **identado**, sem linhas corridas;  
- **Sem** SystemVerilog (use `reg`, `wire`, `always @*` etc.);  
- Coment√°rios **linha a linha** e blocos-resumo por se√ß√£o;  
- **Nomes coerentes** com o enunciado e com o diagrama (quando houver);  
- **Erros comuns a evitar**: larguras inconsistentes, `X/Z` em compara√ß√µes, *latches* acidentais, esquecimento de `default` em *case*, sinais n√£o inicializados no TB.

---

## 7) Entrega Final

  - Estrutura completa de diret√≥rios (**Quartus** e **Questa**);  
  - C√≥digo-fonte das tr√™s abordagens;  
  - Testbench;  
  - Scripts `.do`;  
  - Relat√≥rio `README.md`.
  - Mais o que achar necess√°rio

---