

# Разработка алгоритма генерации автоматически проверяемых задач для обучения языку Verilog
Ключевые слова: генерация задач, автоматическая проверка, случайные условия

## Аннотация
Целью данного исследования является разработка алгоритма генерации условий задач для языка Verilog и автоматической проверки данных задач.
В данной статье рассмотрена актуальность разработки такого алгоритма, выполнен сравнительный анализ существующих курсов, содержащих задачи для обучению языку Verilog, на их основе сформированы требования к новому решению.

## Введение
На данный момент все найденные курсы, созданные для обучения языку описания и моделирования электронных систем - Verilog, предлагают каждому пользователю одинаковый набор задач, и не все из этих курсов позволяют автоматически проверять выполненные задачи. Поэтому возникает необходимость рассмотреть курсы, которые содержат интерактивные и неинтерактивные задачи для обучения языку Verilog, проанализировать их, выявить преимущества и недостатки и разработать алгоритм генерации условий задач для языка Verliog и автоматической проверки данных задач, что является целью данного исследования. Задачи предлагается генерировать на основе задач из книги "Цифровая схемотехника и архитектура компьютера". Объектом исследования в данной статье является язык Verilog, используемый для описания и моделирования электронных систем, предметом - задачи для обучения языку Verilog.

## Обзор предметной области
Для того, чтобы сформировать требования к новому решению, необходимо рассмотреть уже существующие курсы, сайты, программы, в которых есть интерактивные и неинтерактивные задачи для обучения языку Verilog. Ниже представлен обзор пяти аналогов.

#### HDLBits site [1]
Сайт содержит множество интерактивных задач для обучения языку Verilog и онлайн редактор кода, где можно выполнять предложенные задачи. Код задач компилируется с использованием среды Altera Quartus. Для каждого задания есть обширный теоретический материал.

#### Платформа Сhipverify [2]
Платформа Сhipverify имеет больше теоретическую направленность, нежели практическую. Все обучение на платформе подразделено на 7 модулей, после каждого модуля предлагатся пройти интерактивный тест по пройденному материалу. Отдельный модуль посвящен практическим заданиям, в данном модуле представлены примеры готовых программ, реализованные в программах схемы и тестовые модули.

#### Курс SOC Verification Using System Verilog на платформе Verification Excellence [3]
Курс состоит из нескольких разделов, каждый из которых состоит из коротких видео-лекций. 
После каждой лекции есть практические упражнения с рекомендациями по написанию кода, симуляции и проверке, 
которую предлагается выполнять самостоятельно в бесплатном симуляторе EDA Playground с помощью предоставленных автором тестовых модулей. 
Также в курс добавлены тесты для проверки знаний и успеваемости учащихся.

#### Онлайн курс Verilog HDL на платформе Maven Silicon [4]
Данный курс состоит из теоретических модулей, тестовых модулей, лабораторных и выпускного проекта.
Всего в курсе содержится 6 лабораторных работ, которые выполняются после прохождения всех теоретических модулей.
Для выполнения лабораторных работ требуется установить програмное обеспечение EDA Tool.
Проверки выполненных лабораторных нет, но для каждой лабораторной доступен код с решением и видео урок с обзором данного решения.

#### Онлайн курс Hardware Description Languages for FPGA Design на платформе Coursera [5]
Курс состоит из видео-лекций, тестов и задач на программирование. 
Доступ к задачам предоставляется только после покупки платной версии курса. 
В курсе есть проверка решенных задач, для этого необходимо создать файл с определенным именем,
в котором поместить свое решение, затем с помощью тестового модуля, предоставленного создателем курса,
протестировать свое решение и отправить на проверку файл, полученный при запуске тестового модуля. 
Решение будет проверено автоматически в течение 5-10 мин. 

Сравнение аналогов проводилось по следующим критериям:

1. Доступность заданий <br/>
Для решения задач не подразумевается наличие компилятора языка Verilog, достаточно любого устройства с браузером.

2. Наличие практических задач с автоматической проверкой решения <br/>
Для пользователя важно знать свой результат сразу после отправки задания на проверку.

3. Наличие подробных комментариев и обзора ошибок <br/>
После отправки задания пользователь хочет видеть, где и какие ошибки он совершил, 
какие тесты не прошло его решение.

4. Возможность генерации задач со случайными условиями <br/>
Каждый пользователь хочет получать задания с уникальными условиями.

Результаты сравнения по данным критериям представлены в таблице 1.

Таблица 1 - Сравнение аналогов по критериям <br/>

| |Доступность заданий|Практические задачи с автоматической проверкой|Комментарии и обзор ошибок|Возможность генерации задач со случайными условиями|
|-|-|-|-|-|
|HDLBits|Да|Да|Да|Нет|
|Сhipverify|Да|Нет|Нет|Нет|
|Курс SOC Verification Using System Verilog на платформе Verification Excellence |Да|Нет|Нет|Нет|
|Курс Verilog HDL на платформе Maven Silicon|Нет|Нет|Нет|Нет|
|Курс Hardware Description Languages for FPGA Design на платформе Coursera|Да|Да|Нет|Нет|	    

По итогам сравнения видно, что ни один из рассмотренных аналогов не соответствует всем четырем критериям 
и только один аналог - HDLBits site соответствует трем критериям.
В каждом из аналогов есть теоретическая, тестовая и практическая часть,
но только в курсе HDLBits и курсе Hardware Description Languages for FPGA Design на платформе Coursera реализована автоматическая проверка практической части.
Все аналоги не требуют установки дополнительного программного обеспечения и могут использоваться в браузере, кроме курса Verilog HDL на платформе Maven Silicon,
который предполагает наличие предустановленной среды EDA Tool.

## Выбор метода решения

В ходе обзора аналогов были выявлены следующие их недостатки:

* у большинства аналогов отсутсвует возможность автоматической проверки решения задач
* у всех аналогов отсутствует возможность генерации задач со случайными условиями

В результате были сформированы требования к новому программному решению. Решение должно обладать следующими качествами:
- Генерация задач со случайными условиями – для каждого отдельного пользователя должны генерироваться уникальные задания.
- Решение задач должно проверяться автоматически в реальном времени.
- Если в решении задачи есть ошибки, пользователь должен получить подробное описание возникшей ошибки или данные, для которых решение работает неверно.
- Доступность – не требуется устанавливать дополнительного программного обеспечения. Решение и проверка задач должны быть доступны из браузера.

## Описание метода решения
Новое решение поставленной проблемы должно представлять собой программу, исполняемую на удаленном сервере.<br/>
Программа должна выполнять следующие действия:
1. Генерировать задачу со случайным условием.
2. Для полученной задачи генерировать тестовый модуль. Модуль должен записывать результат своего выполнения в файл.
3. Генерировать файл с корректным решением задачи.
4. Запускать тестовый модуль для проверки пользовательского решения.
5. Анализировать полученный после запуска тестового модуля файл, сравнивать с файлом, полученным в пункте 3,
сообщать о допущенных ошибках или об успешном решении.

## Заключение
В данной работе представлен сравнительный анализ существующих курсов для обучения языку Verilog. 
Проведен сравнительный анализ уже существующих курсов для обучения языку Verilog. По результатам сравнения сделан вывод о существовании недостатков у существующих решених, основными из которых являются нвозможность генерации задач со случайными условиями и отсутсвие автоматической проверки задач. Были сформированы требования и разработан алгоритм для нового программного решения. Направления дальнейших исследованиях включают в себя поиск технологий для реализации разработанного алгоритма и непосредственная его реализация. 
