# AXI Lite â†” I2C ì‹ í˜¸ ì›¨ì´ë¸Œí¼ ë¶„ì„ ê°€ì´ë“œ

## ğŸ“‹ ëª©ì°¨
1. [ì‹ í˜¸ ì—°ê²° êµ¬ì¡°](#ì‹ í˜¸-ì—°ê²°-êµ¬ì¡°)
2. [í™•ì¸ ìˆœì„œ](#í™•ì¸-ìˆœì„œ)
3. [ì£¼ìš” ì‹ í˜¸ë³„ í™•ì¸ í¬ì¸íŠ¸](#ì£¼ìš”-ì‹ í˜¸ë³„-í™•ì¸-í¬ì¸íŠ¸)
4. [í˜„ì¬ ì›¨ì´ë¸Œí¼ ë¶„ì„](#í˜„ì¬-ì›¨ì´ë¸Œí¼-ë¶„ì„)
5. [ë¬¸ì œ ì§„ë‹¨](#ë¬¸ì œ-ì§„ë‹¨)

---

## ğŸ”— ì‹ í˜¸ ì—°ê²° êµ¬ì¡°

```
[AXI Master (í…ŒìŠ¤íŠ¸ë²¤ì¹˜)]
        â†“
[AXI-Lite Interface (i2c_axi_lite_if)]
        â†“ (ë ˆì§€ìŠ¤í„°)
        â”œâ”€ control_reg â†’ i2c_start
        â”œâ”€ dev_addr_reg â†’ i2c_ctrl[7:0]
        â”œâ”€ mem_addr_reg â†’ i2c_ctrl[15:8]
        â”œâ”€ wr_data_reg â†’ wdata
        â””â”€ rd_data_reg â† rdata
        â†“
[I2C Master (i2c_master)]
        â†“ (I2C í”„ë¡œí† ì½œ)
        â”œâ”€ scl (Clock)
        â””â”€ sda (Data)
        â†“
[EEPROM ëª¨ë¸ (i2c_eeprom_model)]
```

---

## ğŸ” í™•ì¸ ìˆœì„œ

### 1ë‹¨ê³„: ê¸°ë³¸ ì‹ í˜¸ í™•ì¸ (0~200ns)
- âœ… `aclk`: í´ë¡ì´ ì •ìƒ ë™ì‘í•˜ëŠ”ì§€ (ì£¼ê¸° 10ns)
- âœ… `aresetn`: ë¦¬ì…‹ì´ 0â†’1ë¡œ ì „í™˜ë˜ëŠ”ì§€ (ì•½ 100ns)
- âœ… AXI Write ì±„ë„ ê¸°ë³¸ ì‹ í˜¸ë“¤ì´ ì´ˆê¸°í™”ë˜ì–´ ìˆëŠ”ì§€

### 2ë‹¨ê³„: AXI Write íŠ¸ëœì­ì…˜ í™•ì¸ (200~600ns)
- âœ… `s_axi_awvalid` / `s_axi_awready`: Address í•¸ë“œì…°ì´í¬
- âœ… `s_axi_wdata`: ë ˆì§€ìŠ¤í„°ì— ì“°ëŠ” ë°ì´í„° í™•ì¸
  - `0x00000050`: DEV_ADDR ë ˆì§€ìŠ¤í„° (0x04)
  - `0x00000000`: MEM_ADDR ë ˆì§€ìŠ¤í„° (0x08)
  - `0x000000AB`: WR_DATA ë ˆì§€ìŠ¤í„° (0x0C)
  - `0x00000001`: CONTROL ë ˆì§€ìŠ¤í„° (0x00) - START=1
- âœ… `s_axi_bvalid` / `s_axi_bready`: Response í•¸ë“œì…°ì´í¬

### 3ë‹¨ê³„: I2C íŠ¸ëœì­ì…˜ ì‹œì‘ í™•ì¸ (600ns~)
- âœ… `i2c_start`: START í„ìŠ¤ ë°œìƒ ì—¬ë¶€
- âœ… `i2c_busy`: BUSY ì‹ í˜¸ê°€ 1ë¡œ ì„¤ì •ë˜ëŠ”ì§€
- âœ… `state`: I2C ìƒíƒœ ë¨¸ì‹ ì´ idle â†’ startë¡œ ì „í™˜ë˜ëŠ”ì§€
- âœ… `scl`: I2C í´ë¡ì´ ìƒì„±ë˜ëŠ”ì§€
- âœ… `sda_line`: SDA ì‹ í˜¸ê°€ ì •ìƒì ìœ¼ë¡œ ë™ì‘í•˜ëŠ”ì§€

### 4ë‹¨ê³„: I2C í”„ë¡œí† ì½œ í™•ì¸
- âœ… START ì¡°ê±´: SCL=High, SDA Highâ†’Low
- âœ… Device Address: 0xA0 (0x50 << 1 | 0)
- âœ… ACK ì‹ í˜¸: SDAê°€ Lowë¡œ ì „í™˜
- âœ… Memory Address: 0x00
- âœ… Data: 0xAB
- âœ… STOP ì¡°ê±´: SCL=High, SDA Lowâ†’High

---

## ğŸ“Š ì£¼ìš” ì‹ í˜¸ë³„ í™•ì¸ í¬ì¸íŠ¸

### AXI Write ì±„ë„

#### 1. Address ì±„ë„
```
ì‹ í˜¸: s_axi_awaddr, s_axi_awvalid, s_axi_awready
í™•ì¸:
  - awvalidê°€ 1ì¼ ë•Œ awreadyë„ 1ì´ì–´ì•¼ í•¨ (í•¸ë“œì…°ì´í¬)
  - awaddr ê°’ì´ ì˜¬ë°”ë¥¸ ë ˆì§€ìŠ¤í„° ì£¼ì†Œì¸ì§€ í™•ì¸
    * 0x00000004: DEV_ADDR
    * 0x00000008: MEM_ADDR
    * 0x0000000C: WR_DATA
    * 0x00000000: CONTROL
```

#### 2. Data ì±„ë„
```
ì‹ í˜¸: s_axi_wdata, s_axi_wvalid, s_axi_wready
í™•ì¸:
  - wvalidê°€ 1ì¼ ë•Œ wreadyë„ 1ì´ì–´ì•¼ í•¨ (í•¸ë“œì…°ì´í¬)
  - wdata ê°’ì´ ì˜¬ë°”ë¥¸ì§€ í™•ì¸
    * 0x00000050: Device Address
    * 0x00000000: Memory Address
    * 0x000000AB: Write Data
    * 0x00000001: CONTROL (START=1)
```

#### 3. Response ì±„ë„
```
ì‹ í˜¸: s_axi_bvalid, s_axi_bready, s_axi_bresp
í™•ì¸:
  - bvalidê°€ 1ì¼ ë•Œ breadyë„ 1ì´ì–´ì•¼ í•¨ (í•¸ë“œì…°ì´í¬)
  - brespê°€ 00 (OKAY)ì¸ì§€ í™•ì¸
```

### AXI Read ì±„ë„

#### 1. Address ì±„ë„
```
ì‹ í˜¸: s_axi_araddr, s_axi_arvalid, s_axi_arready
í™•ì¸:
  - arvalidê°€ 1ì¼ ë•Œ arreadyë„ 1ì´ì–´ì•¼ í•¨ (í•¸ë“œì…°ì´í¬)
  - araddr ê°’ì´ ì˜¬ë°”ë¥¸ ë ˆì§€ìŠ¤í„° ì£¼ì†Œì¸ì§€ í™•ì¸
    * 0x00000014: STATUS
    * 0x00000010: RD_DATA
```

#### 2. Data ì±„ë„
```
ì‹ í˜¸: s_axi_rdata, s_axi_rvalid, s_axi_rready
í™•ì¸:
  - rvalidê°€ 1ì¼ ë•Œ rreadyë„ 1ì´ì–´ì•¼ í•¨ (í•¸ë“œì…°ì´í¬)
  - rdata ê°’ì´ ì˜¬ë°”ë¥¸ì§€ í™•ì¸
    * STATUS: BUSY ë¹„íŠ¸ í™•ì¸
    * RD_DATA: ì½ì€ ë°ì´í„° (0xAB)
```

### I2C ì‹ í˜¸

#### 1. SCL (Serial Clock)
```
ì‹ í˜¸: scl
í™•ì¸:
  - ê·œì¹™ì ì¸ í´ë¡ ì‹ í˜¸ (ì•½ 400kHz, ì£¼ê¸° 2.5us)
  - START/STOP ì¡°ê±´ì—ì„œ SCLì´ Highì¸ì§€ í™•ì¸
  - ë°ì´í„° ì „ì†¡ ì¤‘ SCLì´ ì •ìƒ ë™ì‘í•˜ëŠ”ì§€ í™•ì¸
```

#### 2. SDA (Serial Data)
```
ì‹ í˜¸: sda_line, dut_sda_o, dut_sda_t
í™•ì¸:
  - START ì¡°ê±´: SCL=High, SDA Highâ†’Low
  - Device Address ì „ì†¡: 0xA0 (MSB ë¨¼ì €)
  - ACK: SDAê°€ Low
  - Memory Address ì „ì†¡: 0x00
  - Data ì „ì†¡: 0xAB
  - STOP ì¡°ê±´: SCL=High, SDA Lowâ†’High

âš ï¸ ì£¼ì˜: sda_lineì´ 'x' (unknown) ìƒíƒœì´ë©´ ë¬¸ì œ!
  - dut_sda_tê°€ 1ì´ë©´ High-Z (ì •ìƒ)
  - dut_sda_tê°€ 0ì´ë©´ dut_sda_o ê°’ì´ sda_lineì— ë°˜ì˜ë˜ì–´ì•¼ í•¨
```

### ë‚´ë¶€ ì‹ í˜¸ (ë””ë²„ê¹…ìš©)

#### 1. AXI Interface ë‚´ë¶€
```
ê²½ë¡œ: top.dut.u_i2c_axi_lite_if.*
í™•ì¸:
  - control_reg: CONTROL ë ˆì§€ìŠ¤í„° ê°’
  - dev_addr_reg: Device Address (0x50)
  - mem_addr_reg: Memory Address (0x00)
  - wr_data_reg: Write Data (0xAB)
  - rd_data_reg: Read Data (ì½ì€ ë°ì´í„°)
  - i2c_start: START í„ìŠ¤
  - i2c_busy: BUSY ì‹ í˜¸
  - write_state: Write ìƒíƒœ ë¨¸ì‹  (STW_IDLE â†’ STW_WRITE â†’ STW_RESP)
  - read_state: Read ìƒíƒœ ë¨¸ì‹  (STR_IDLE â†’ STR_READ â†’ STR_RESP)
```

#### 2. I2C Master ë‚´ë¶€
```
ê²½ë¡œ: top.dut.u_i2c_master.*
í™•ì¸:
  - state: I2C ìƒíƒœ ë¨¸ì‹ 
    * idle â†’ start â†’ w_d_addr â†’ w_d_addr_a â†’ w_m_addr â†’ ...
  - mem[0]: i2c_ctrl (Control/Address data)
  - mem[1]: wdata (Write data)
  - mem[2]: rdata (Read data)
  - sda_out: SDA ì¶œë ¥ ì œì–´
  - counter_data: ë¹„íŠ¸ ì¹´ìš´í„° (7 â†’ 0)
  - counter_page: í˜ì´ì§€ ì¹´ìš´í„°
```

#### 3. EEPROM ëª¨ë¸
```
ê²½ë¡œ: top.eeprom.*
í™•ì¸:
  - state: EEPROM ìƒíƒœ ë¨¸ì‹ 
  - mem_addr: ë©”ëª¨ë¦¬ ì£¼ì†Œ
  - bit_cnt: ë¹„íŠ¸ ì¹´ìš´í„°
  - storage[0]: ë©”ëª¨ë¦¬ ë‚´ìš© (ì“´ ë°ì´í„°ê°€ ì €ì¥ë˜ì—ˆëŠ”ì§€)
```

---

## ğŸ” í˜„ì¬ ì›¨ì´ë¸Œí¼ ë¶„ì„

### âœ… ì •ìƒ ë™ì‘í•˜ëŠ” ë¶€ë¶„

1. **Clock & Reset**
   - `aclk`: ì •ìƒì ìœ¼ë¡œ í´ë¡ ì‹ í˜¸ ìƒì„±
   - `aresetn`: 100ns ì´í›„ 0â†’1ë¡œ ì „í™˜ (ì •ìƒ)

2. **AXI Write ì±„ë„**
   - `s_axi_awready`: í•¸ë“œì…°ì´í¬ ì •ìƒ ë™ì‘
   - `s_axi_wdata`: ì—¬ëŸ¬ ê°’ìœ¼ë¡œ ë³€ê²½ë¨ (0x50, 0xAB, 0x01)
   - `s_axi_bvalid` / `s_axi_bready`: í„ìŠ¤ ë°œìƒ (ì •ìƒ)

3. **State ë¨¸ì‹ **
   - `state`: 0 â†’ 1ë¡œ ì „í™˜ (I2C íŠ¸ëœì­ì…˜ ì‹œì‘)

### âš ï¸ ë¬¸ì œê°€ ìˆëŠ” ë¶€ë¶„

1. **SDA ì‹ í˜¸ê°€ 'x' (unknown) ìƒíƒœ**
   - `sda_line = x`: ì‹ í˜¸ê°€ ì •ì˜ë˜ì§€ ì•ŠìŒ
   - `dut_sda_t = 1`: High-Z ìƒíƒœ (ì •ìƒ)
   - `dut_sda_o = 0`: ì¶œë ¥ì´ Low
   - **ì›ì¸**: SDA ë¼ì¸ì´ ì œëŒ€ë¡œ êµ¬ë™ë˜ì§€ ì•Šê±°ë‚˜, EEPROM ëª¨ë¸ì´ ì‹ í˜¸ë¥¼ ì œëŒ€ë¡œ ë°›ì§€ ëª»í•¨
   - **í•´ê²°**: `dut_sda_t`ê°€ 0ì¼ ë•Œ `dut_sda_o` ê°’ì´ `sda_line`ì— ë°˜ì˜ë˜ëŠ”ì§€ í™•ì¸

2. **ë‚´ë¶€ ì‹ í˜¸ê°€ 'x' ìƒíƒœ**
   - `bit_cnt = xxx`: ë¹„íŠ¸ ì¹´ìš´í„°ê°€ ì •ì˜ë˜ì§€ ì•ŠìŒ
   - `dev_addr = xx`: ë””ë°”ì´ìŠ¤ ì£¼ì†Œê°€ ì •ì˜ë˜ì§€ ì•ŠìŒ
   - `status_reg = xxxxxxxx`: ìƒíƒœ ë ˆì§€ìŠ¤í„°ê°€ ì •ì˜ë˜ì§€ ì•ŠìŒ
   - **ì›ì¸**: 
     - DUT ë‚´ë¶€ ì‹ í˜¸ê°€ ì›¨ì´ë¸Œí¼ì— ì¶”ê°€ë˜ì§€ ì•Šì•˜ê±°ë‚˜
     - ì´ˆê¸°í™”ë˜ì§€ ì•Šì•˜ê±°ë‚˜
     - ì‹œë®¬ë ˆì´ì…˜ì´ ì•„ì§ í•´ë‹¹ ì‹ í˜¸ë¥¼ ì—…ë°ì´íŠ¸í•˜ì§€ ì•ŠìŒ
   - **í•´ê²°**: DUT ë‚´ë¶€ ì‹ í˜¸ë¥¼ ì›¨ì´ë¸Œí¼ì— ì¶”ê°€í•˜ê±°ë‚˜, ë” ê¸´ ì‹œê°„ ë²”ìœ„ í™•ì¸

3. **AXI Read ì±„ë„ì´ ë¹„í™œì„±í™”**
   - `s_axi_arvalid = 0`: Read ìš”ì²­ì´ ì—†ìŒ
   - `s_axi_rvalid = 0`: Read ë°ì´í„°ê°€ ì—†ìŒ
   - **ì›ì¸**: í…ŒìŠ¤íŠ¸ë²¤ì¹˜ê°€ ì•„ì§ Read íŠ¸ëœì­ì…˜ì„ ì‹œì‘í•˜ì§€ ì•Šì•˜ê±°ë‚˜, ì‹œê°„ ë²”ìœ„ê°€ Write íŠ¸ëœì­ì…˜ë§Œ í¬í•¨
   - **í•´ê²°**: ë” ê¸´ ì‹œê°„ ë²”ìœ„ í™•ì¸ (ì•½ 10us ì´ìƒ)

---

## ğŸ› ï¸ ë¬¸ì œ ì§„ë‹¨

### ë¬¸ì œ 1: SDA ë¼ì¸ì´ 'x' ìƒíƒœ

**ì¦ìƒ**: `sda_line = x`, `dut_sda_t = 1`

**ì›ì¸ ë¶„ì„**:
1. `dut_sda_t = 1`ì´ë©´ High-Z ìƒíƒœì´ë¯€ë¡œ, `sda_line`ì€ pull-up ë˜ëŠ” EEPROM ëª¨ë¸ì— ì˜í•´ êµ¬ë™ë˜ì–´ì•¼ í•¨
2. EEPROM ëª¨ë¸ì´ ì‹ í˜¸ë¥¼ ì œëŒ€ë¡œ êµ¬ë™í•˜ì§€ ëª»í•˜ê±°ë‚˜
3. SDA ë¼ì¸ ì—°ê²°ì— ë¬¸ì œê°€ ìˆì„ ìˆ˜ ìˆìŒ

**í™•ì¸ ë°©ë²•**:
```verilog
// top.vì—ì„œ SDA ë¼ì¸ ì—°ê²° í™•ì¸
assign sda_line = dut_sda_t ? 1'bz : dut_sda_o;

// EEPROM ëª¨ë¸ì´ sdaë¥¼ ì œëŒ€ë¡œ êµ¬ë™í•˜ëŠ”ì§€ í™•ì¸
// tester.vì˜ i2c_eeprom_modelì—ì„œ:
assign sda = sda_drive ? 1'b0 : 1'bz;
```

**í•´ê²°ì±…**:
1. `dut_sda_t`ê°€ 0ì¼ ë•Œ `dut_sda_o` ê°’ì´ `sda_line`ì— ë°˜ì˜ë˜ëŠ”ì§€ í™•ì¸
2. EEPROM ëª¨ë¸ì˜ `sda_drive` ì‹ í˜¸ í™•ì¸
3. I2C íŠ¸ëœì­ì…˜ì´ ì‹œì‘ë˜ë©´ `dut_sda_t`ê°€ 0ìœ¼ë¡œ ë³€ê²½ë˜ì–´ì•¼ í•¨

### ë¬¸ì œ 2: ë‚´ë¶€ ì‹ í˜¸ê°€ 'x' ìƒíƒœ

**ì¦ìƒ**: `bit_cnt = xxx`, `dev_addr = xx`, `status_reg = xxxxxxxx`

**ì›ì¸ ë¶„ì„**:
1. DUT ë‚´ë¶€ ì‹ í˜¸ê°€ ì›¨ì´ë¸Œí¼ì— ì¶”ê°€ë˜ì§€ ì•Šì•˜ê±°ë‚˜
2. ì´ˆê¸°í™”ë˜ì§€ ì•Šì•˜ê±°ë‚˜
3. ì‹œë®¬ë ˆì´ì…˜ì´ ì•„ì§ í•´ë‹¹ ì‹ í˜¸ë¥¼ ì—…ë°ì´íŠ¸í•˜ì§€ ì•ŠìŒ

**í™•ì¸ ë°©ë²•**:
1. GTKWaveì—ì„œ DUT ë‚´ë¶€ ì‹ í˜¸ ì¶”ê°€:
   - `top.dut.u_i2c_axi_lite_if.dev_addr_reg`
   - `top.dut.u_i2c_master.state`
   - `top.dut.u_i2c_master.counter_data`
2. ë” ê¸´ ì‹œê°„ ë²”ìœ„ í™•ì¸ (ì•½ 10us ì´ìƒ)
3. Reset í•´ì œ í›„ ë‚´ë¶€ ì‹ í˜¸ê°€ ì´ˆê¸°í™”ë˜ëŠ”ì§€ í™•ì¸

**í•´ê²°ì±…**:
1. ì›¨ì´ë¸Œí¼ì— DUT ë‚´ë¶€ ì‹ í˜¸ ì¶”ê°€
2. ì‹œë®¬ë ˆì´ì…˜ ì‹œê°„ì„ ëŠ˜ë ¤ì„œ ì „ì²´ íŠ¸ëœì­ì…˜ í™•ì¸
3. Reset í›„ ë‚´ë¶€ ì‹ í˜¸ ì´ˆê¸°í™” í™•ì¸

### ë¬¸ì œ 3: AXI Read ì±„ë„ì´ ë¹„í™œì„±í™”

**ì¦ìƒ**: `s_axi_arvalid = 0`, `s_axi_rvalid = 0`

**ì›ì¸ ë¶„ì„**:
1. í…ŒìŠ¤íŠ¸ë²¤ì¹˜ê°€ ì•„ì§ Read íŠ¸ëœì­ì…˜ì„ ì‹œì‘í•˜ì§€ ì•Šì•˜ê±°ë‚˜
2. ì‹œê°„ ë²”ìœ„ê°€ Write íŠ¸ëœì­ì…˜ë§Œ í¬í•¨

**í™•ì¸ ë°©ë²•**:
1. í…ŒìŠ¤íŠ¸ë²¤ì¹˜ ì½”ë“œ í™•ì¸ (top.v):
   - Write íŠ¸ëœì­ì…˜ ì™„ë£Œ í›„ Read íŠ¸ëœì­ì…˜ ì‹œì‘
   - BUSY ì‹ í˜¸ í•´ì œ ëŒ€ê¸° í›„ Read íŠ¸ëœì­ì…˜ ì‹œì‘
2. ë” ê¸´ ì‹œê°„ ë²”ìœ„ í™•ì¸ (ì•½ 10us ì´ìƒ)

**í•´ê²°ì±…**:
1. ì‹œê°„ ë²”ìœ„ë¥¼ ëŠ˜ë ¤ì„œ Read íŠ¸ëœì­ì…˜ í™•ì¸
2. í…ŒìŠ¤íŠ¸ë²¤ì¹˜ì—ì„œ Read íŠ¸ëœì­ì…˜ì´ ì œëŒ€ë¡œ ì‹œì‘ë˜ëŠ”ì§€ í™•ì¸

---

## ğŸ“ ì²´í¬ë¦¬ìŠ¤íŠ¸

### ê¸°ë³¸ í™•ì¸ ì‚¬í•­
- [ ] Clockì´ ì •ìƒ ë™ì‘í•˜ëŠ”ê°€? (ì£¼ê¸° 10ns)
- [ ] Resetì´ ì •ìƒì ìœ¼ë¡œ í•´ì œë˜ëŠ”ê°€? (ì•½ 100ns)
- [ ] AXI Write í•¸ë“œì…°ì´í¬ê°€ ì •ìƒì¸ê°€?
- [ ] AXI Read í•¸ë“œì…°ì´í¬ê°€ ì •ìƒì¸ê°€?

### AXI Write í™•ì¸
- [ ] DEV_ADDR ë ˆì§€ìŠ¤í„°ì— 0x50ì´ ì“°ì—¬ì§€ëŠ”ê°€?
- [ ] MEM_ADDR ë ˆì§€ìŠ¤í„°ì— 0x00ì´ ì“°ì—¬ì§€ëŠ”ê°€?
- [ ] WR_DATA ë ˆì§€ìŠ¤í„°ì— 0xABê°€ ì“°ì—¬ì§€ëŠ”ê°€?
- [ ] CONTROL ë ˆì§€ìŠ¤í„°ì— 0x01ì´ ì“°ì—¬ì§€ëŠ”ê°€? (START=1)

### I2C íŠ¸ëœì­ì…˜ í™•ì¸
- [ ] `i2c_start` í„ìŠ¤ê°€ ë°œìƒí•˜ëŠ”ê°€?
- [ ] `i2c_busy` ì‹ í˜¸ê°€ 1ë¡œ ì„¤ì •ë˜ëŠ”ê°€?
- [ ] I2C ìƒíƒœ ë¨¸ì‹ ì´ idle â†’ startë¡œ ì „í™˜ë˜ëŠ”ê°€?
- [ ] SCL ì‹ í˜¸ê°€ ìƒì„±ë˜ëŠ”ê°€?
- [ ] SDA ì‹ í˜¸ê°€ ì •ìƒì ìœ¼ë¡œ ë™ì‘í•˜ëŠ”ê°€? (âš ï¸ 'x' ìƒíƒœê°€ ì•„ë‹˜)
- [ ] START ì¡°ê±´ì´ ë°œìƒí•˜ëŠ”ê°€? (SCL=High, SDA Highâ†’Low)
- [ ] Device Addressê°€ ì „ì†¡ë˜ëŠ”ê°€? (0xA0)
- [ ] ACK ì‹ í˜¸ê°€ ë°œìƒí•˜ëŠ”ê°€? (SDA Low)
- [ ] Memory Addressê°€ ì „ì†¡ë˜ëŠ”ê°€? (0x00)
- [ ] Dataê°€ ì „ì†¡ë˜ëŠ”ê°€? (0xAB)
- [ ] STOP ì¡°ê±´ì´ ë°œìƒí•˜ëŠ”ê°€? (SCL=High, SDA Lowâ†’High)

### AXI Read í™•ì¸
- [ ] STATUS ë ˆì§€ìŠ¤í„°ë¥¼ ì½ì„ ìˆ˜ ìˆëŠ”ê°€?
- [ ] BUSY ì‹ í˜¸ê°€ 0ìœ¼ë¡œ í•´ì œë˜ëŠ”ê°€?
- [ ] RD_DATA ë ˆì§€ìŠ¤í„°ì—ì„œ ì½ì€ ë°ì´í„°ê°€ 0xABì¸ê°€?

### ë°ì´í„° ì¼ê´€ì„± í™•ì¸
- [ ] Write ë°ì´í„°(0xAB)ì™€ Read ë°ì´í„°(0xAB)ê°€ ì¼ì¹˜í•˜ëŠ”ê°€?

---

## ğŸ¯ í•µì‹¬ í™•ì¸ í¬ì¸íŠ¸ ìš”ì•½

1. **AXI í•¸ë“œì…°ì´í¬**: valid/ready ì‹ í˜¸ê°€ ë™ì‹œì— 1ì´ ë˜ëŠ”ì§€ í™•ì¸
2. **I2C START/STOP ì¡°ê±´**: SCL=Highì¼ ë•Œ SDA ë³€í™” í™•ì¸
3. **I2C Device Address**: 0xA0 (Write) ë˜ëŠ” 0xA1 (Read) í™•ì¸
4. **I2C Data**: ì „ì†¡ëœ ë°ì´í„°ê°€ ì˜¬ë°”ë¥¸ì§€ í™•ì¸
5. **SDA ì‹ í˜¸**: 'x' ìƒíƒœê°€ ì•„ë‹Œ 0 ë˜ëŠ” 1ì¸ì§€ í™•ì¸ âš ï¸
6. **ë°ì´í„° ì¼ê´€ì„±**: Write ë°ì´í„°ì™€ Read ë°ì´í„°ê°€ ì¼ì¹˜í•˜ëŠ”ì§€ í™•ì¸

---

## ğŸ’¡ íŒ

1. **ì‹œê°„ ë²”ìœ„ ì¡°ì •**: Zoom In/Outìœ¼ë¡œ íŠ¹ì • êµ¬ê°„ í™•ì¸
2. **ë§ˆì»¤ ì‚¬ìš©**: ì¤‘ìš”í•œ ì‹œì ì— ë§ˆì»¤ë¥¼ ì„¤ì •í•˜ì—¬ íƒ€ì´ë° í™•ì¸
3. **ì‹ í˜¸ ê·¸ë£¹í™”**: AXI ì±„ë„ë³„, I2C ì‹ í˜¸ë³„ë¡œ ê·¸ë£¹í™”í•˜ì—¬ í™•ì¸
4. **ë‚´ë¶€ ì‹ í˜¸ ì¶”ê°€**: DUT ë‚´ë¶€ ì‹ í˜¸ë¥¼ ì¶”ê°€í•˜ì—¬ ë””ë²„ê¹…
5. **ë¬¸ì œ ë°œìƒ ì‹œ**: 
   - Reset í•´ì œ ì‹œì  í™•ì¸
   - AXI í•¸ë“œì…°ì´í¬ í™•ì¸
   - I2C ìƒíƒœ ë¨¸ì‹  í™•ì¸
   - SDA ë¼ì¸ ì—°ê²° í™•ì¸

---

## ğŸ“š ì°¸ê³  ìë£Œ

- [WAVEFORM_GUIDE.md](./WAVEFORM_GUIDE.md): ì›¨ì´ë¸Œí¼ ë·°ì–´ ì‚¬ìš©ë²•
- [WAVEFORM_CHECKLIST.md](./WAVEFORM_CHECKLIST.md): ìƒì„¸ ì²´í¬ë¦¬ìŠ¤íŠ¸
- [top.v](./verilog/top.v): í…ŒìŠ¤íŠ¸ë²¤ì¹˜ ì½”ë“œ
- [i2c_axi_lite_if.v](../../rtl/verilog/i2c_axi_lite_if.v): AXI Interface ì½”ë“œ
- [i2c_master_ver2.v](../../rtl/verilog/i2c_master_ver2.v): I2C Master ì½”ë“œ

