TimeQuest Timing Analyzer report for top_de1
Sun Dec 15 13:56:23 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'gen6mhz:inst1|count[2]'
 12. Slow Model Setup: 'clock_50mhz'
 13. Slow Model Hold: 'clock_50mhz'
 14. Slow Model Hold: 'gen6mhz:inst1|count[2]'
 15. Slow Model Minimum Pulse Width: 'clock_50mhz'
 16. Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'gen6mhz:inst1|count[2]'
 33. Fast Model Setup: 'clock_50mhz'
 34. Fast Model Hold: 'clock_50mhz'
 35. Fast Model Hold: 'gen6mhz:inst1|count[2]'
 36. Fast Model Minimum Pulse Width: 'clock_50mhz'
 37. Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_de1                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clock_50mhz            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50mhz }            ;
; gen6mhz:inst1|count[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gen6mhz:inst1|count[2] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                              ;
+-----------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+-----------+-----------------+------------------------+---------------------------------------------------------------+
; 81.97 MHz ; 81.97 MHz       ; gen6mhz:inst1|count[2] ;                                                               ;
; 824.4 MHz ; 380.08 MHz      ; clock_50mhz            ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; gen6mhz:inst1|count[2] ; -11.199 ; -955.772      ;
; clock_50mhz            ; -0.213  ; -0.213        ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -2.688 ; -2.688        ;
; gen6mhz:inst1|count[2] ; 0.445  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.631 ; -5.297        ;
; gen6mhz:inst1|count[2] ; -0.611 ; -173.524      ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                                         ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -11.199 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.229     ;
; -11.199 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.229     ;
; -11.199 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.229     ;
; -11.187 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.217     ;
; -11.187 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.217     ;
; -11.187 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.217     ;
; -11.065 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.095     ;
; -11.065 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.095     ;
; -11.065 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.095     ;
; -11.032 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.062     ;
; -11.032 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.062     ;
; -11.032 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.062     ;
; -11.025 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.059     ;
; -11.025 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.059     ;
; -11.025 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.059     ;
; -11.013 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.047     ;
; -11.013 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.047     ;
; -11.013 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.047     ;
; -10.977 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.007     ;
; -10.977 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.007     ;
; -10.977 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 12.007     ;
; -10.929 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.968     ;
; -10.929 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.968     ;
; -10.929 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.968     ;
; -10.913 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.943     ;
; -10.913 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.943     ;
; -10.913 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.943     ;
; -10.907 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.937     ;
; -10.907 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.937     ;
; -10.907 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.937     ;
; -10.891 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.925     ;
; -10.891 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.925     ;
; -10.891 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.925     ;
; -10.863 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.893     ;
; -10.863 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.893     ;
; -10.863 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.893     ;
; -10.858 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.892     ;
; -10.858 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.892     ;
; -10.858 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.892     ;
; -10.852 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.882     ;
; -10.852 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.882     ;
; -10.852 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.882     ;
; -10.811 ; gpu:inst2|decoder:decoder1|x[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.850     ;
; -10.811 ; gpu:inst2|decoder:decoder1|x[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.850     ;
; -10.811 ; gpu:inst2|decoder:decoder1|x[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.850     ;
; -10.803 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.837     ;
; -10.803 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.837     ;
; -10.803 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.837     ;
; -10.793 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.823     ;
; -10.793 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.823     ;
; -10.793 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.823     ;
; -10.777 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.811     ;
; -10.765 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.799     ;
; -10.759 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.793     ;
; -10.757 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.796     ;
; -10.757 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.796     ;
; -10.757 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.796     ;
; -10.755 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.798     ;
; -10.755 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.798     ;
; -10.755 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.798     ;
; -10.749 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.783     ;
; -10.747 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.781     ;
; -10.739 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.769     ;
; -10.739 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.769     ;
; -10.739 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.769     ;
; -10.739 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.773     ;
; -10.739 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.773     ;
; -10.739 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.773     ;
; -10.737 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.771     ;
; -10.733 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.767     ;
; -10.733 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.767     ;
; -10.733 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.767     ;
; -10.730 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 11.759     ;
; -10.729 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 11.758     ;
; -10.722 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 11.751     ;
; -10.718 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 11.747     ;
; -10.717 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 11.746     ;
; -10.712 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.742     ;
; -10.712 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.742     ;
; -10.712 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 11.742     ;
; -10.710 ; gpu:inst2|decoder:decoder1|x[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.749     ;
; -10.710 ; gpu:inst2|decoder:decoder1|x[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.749     ;
; -10.710 ; gpu:inst2|decoder:decoder1|x[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.749     ;
; -10.710 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 11.739     ;
; -10.689 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.723     ;
; -10.689 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.723     ;
; -10.689 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.723     ;
; -10.678 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.712     ;
; -10.678 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.712     ;
; -10.678 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.712     ;
; -10.668 ; gpu:inst2|decoder:decoder1|w[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.707     ;
; -10.668 ; gpu:inst2|decoder:decoder1|w[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.707     ;
; -10.668 ; gpu:inst2|decoder:decoder1|w[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.707     ;
; -10.647 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.686     ;
; -10.647 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.686     ;
; -10.647 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.686     ;
; -10.643 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.677     ;
; -10.637 ; gpu:inst2|decoder:decoder1|x[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.680     ;
; -10.637 ; gpu:inst2|decoder:decoder1|x[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.680     ;
; -10.637 ; gpu:inst2|decoder:decoder1|x[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.005      ; 11.680     ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50mhz'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -0.213 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 1.251      ;
; 0.126  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.912      ;
; 0.127  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.911      ;
; 0.307  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 2.940  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 2.856      ; 0.731      ;
; 3.440  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 2.856      ; 0.731      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -2.688 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 2.856      ; 0.731      ;
; -2.188 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 2.856      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.625  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.911      ;
; 0.626  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.912      ;
; 0.965  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 1.251      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                                ;
+-------+---------------------------------------------------+---------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.445 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[3]                       ; gpu:inst2|spi:spi1|index[3]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[2]                       ; gpu:inst2|spi:spi1|index[2]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[0]                       ; gpu:inst2|spi:spi1|index[0]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[1]                       ; gpu:inst2|spi:spi1|index[1]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[2]          ; gpu:inst2|decoder:decoder1|packet_num[2]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|en[2]                  ; gpu:inst2|decoder:decoder1|en[2]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|en[1]                  ; gpu:inst2|decoder:decoder1|en[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|en[3]                  ; gpu:inst2|decoder:decoder1|en[3]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_rect:rect1|started      ; gpu:inst2|draw:draw1|draw_rect:rect1|started      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[1]          ; gpu:inst2|decoder:decoder1|packet_num[1]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|decoder_claim          ; gpu:inst2|decoder:decoder1|decoder_claim          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|int_ready              ; gpu:inst2|decoder:decoder1|int_ready              ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|asb                    ; gpu:inst2|decoder:decoder1|asb                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.625 ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.911      ;
; 0.635 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.921      ;
; 0.642 ; gpu:inst2|spi:spi1|index[0]                       ; gpu:inst2|spi:spi1|index[2]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.928      ;
; 0.648 ; gpu:inst2|spi:spi1|index[0]                       ; gpu:inst2|spi:spi1|index[1]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.934      ;
; 0.663 ; gpu:inst2|decoder:decoder1|current_instruction[0] ; gpu:inst2|decoder:decoder1|color[0]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.949      ;
; 0.665 ; gpu:inst2|decoder:decoder1|current_instruction[0] ; gpu:inst2|decoder:decoder1|color[1]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.951      ;
; 0.666 ; gpu:inst2|decoder:decoder1|current_instruction[0] ; gpu:inst2|decoder:decoder1|color[3]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.952      ;
; 0.760 ; gpu:inst2|spi:spi1|mosi_latched                   ; gpu:inst2|spi:spi1|spi_rx_data[0]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.046      ;
; 0.785 ; gpu:inst2|spi:spi1|spi_rx_data[3]                 ; gpu:inst2|spi:spi1|spi_rx_data[4]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.071      ;
; 0.787 ; gpu:inst2|spi:spi1|spi_rx_data[6]                 ; gpu:inst2|spi:spi1|spi_rx_data[7]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.073      ;
; 0.966 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.252      ;
; 0.975 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.261      ;
; 0.980 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.267      ;
; 0.985 ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.271      ;
; 0.987 ; gpu:inst2|spi:spi1|spi_rx_data[1]                 ; gpu:inst2|spi:spi1|spi_rx_data[2]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.273      ;
; 1.010 ; gpu:inst2|spi:spi1|index[1]                       ; gpu:inst2|spi:spi1|index[2]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.296      ;
; 1.016 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.019 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.305      ;
; 1.023 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.310      ;
; 1.026 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.312      ;
; 1.026 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.312      ;
; 1.027 ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.313      ;
; 1.031 ; gpu:inst2|spi:spi1|spi_rx_data[0]                 ; gpu:inst2|spi:spi1|spi_rx_data[1]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.317      ;
; 1.045 ; gpu:inst2|spi:spi1|spi_rx_data[2]                 ; gpu:inst2|spi:spi1|spi_rx_data[3]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.330      ;
; 1.051 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.337      ;
; 1.052 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.338      ;
; 1.053 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.339      ;
; 1.062 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.349      ;
; 1.066 ; gpu:inst2|decoder:decoder1|current_instruction[1] ; gpu:inst2|decoder:decoder1|color[4]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.352      ;
; 1.070 ; gpu:inst2|decoder:decoder1|current_instruction[1] ; gpu:inst2|decoder:decoder1|color[3]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.356      ;
; 1.072 ; gpu:inst2|decoder:decoder1|current_instruction[1] ; gpu:inst2|decoder:decoder1|color[1]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.358      ;
; 1.074 ; gpu:inst2|decoder:decoder1|current_instruction[1] ; gpu:inst2|decoder:decoder1|color[0]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.360      ;
; 1.136 ; gpu:inst2|draw:draw1|draw_pixel:pixel1|busy       ; gpu:inst2|draw:draw1|draw_pixel:pixel1|busy       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.422      ;
; 1.145 ; gpu:inst2|decoder:decoder1|y[3]                   ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.431      ;
; 1.166 ; gpu:inst2|spi:spi1|index[3]                       ; gpu:inst2|spi:spi1|spi_data_available             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.452      ;
; 1.234 ; gpu:inst2|spi:spi1|sclk_latched                   ; gpu:inst2|spi:spi1|sclk_old                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.519      ;
; 1.240 ; gpu:inst2|decoder:decoder1|current_instruction[0] ; gpu:inst2|decoder:decoder1|x[7]                   ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.009      ; 1.535      ;
; 1.242 ; gpu:inst2|decoder:decoder1|current_instruction[0] ; gpu:inst2|decoder:decoder1|color[4]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.528      ;
; 1.253 ; gpu:inst2|spi:spi1|index[3]                       ; gpu:inst2|spi:spi1|index[0]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.539      ;
; 1.258 ; gpu:inst2|spi:spi1|spi_rx_data[4]                 ; gpu:inst2|spi:spi1|spi_rx_data[5]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.544      ;
; 1.261 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.548      ;
; 1.262 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.549      ;
; 1.276 ; gpu:inst2|spi:spi1|spi_rx_data[5]                 ; gpu:inst2|spi:spi1|spi_rx_data[6]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.562      ;
; 1.301 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[2]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.588      ;
; 1.302 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[1]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 1.589      ;
; 1.325 ; gpu:inst2|spi:spi1|spi_rx_data[2]                 ; gpu:inst2|decoder:decoder1|w[2]                   ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.008      ; 1.619      ;
; 1.326 ; gpu:inst2|spi:spi1|spi_rx_data[2]                 ; gpu:inst2|decoder:decoder1|current_instruction[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.008      ; 1.620      ;
; 1.338 ; gpu:inst2|spi:spi1|spi_rx_data[7]                 ; gpu:inst2|decoder:decoder1|w[7]                   ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.009      ; 1.633      ;
; 1.385 ; gpu:inst2|spi:spi1|spi_rx_data[1]                 ; gpu:inst2|decoder:decoder1|current_instruction[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.670      ;
; 1.398 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.684      ;
; 1.407 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.693      ;
; 1.412 ; gpu:inst2|spi:spi1|index[0]                       ; gpu:inst2|spi:spi1|index[3]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.698      ;
; 1.412 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.698      ;
; 1.413 ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.699      ;
; 1.433 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[7]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[7]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.719      ;
; 1.448 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.450 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[0]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.736      ;
; 1.451 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.737      ;
; 1.453 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.739      ;
; 1.455 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.741      ;
; 1.457 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.743      ;
; 1.459 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.745      ;
; 1.459 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.745      ;
; 1.460 ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.746      ;
+-------+---------------------------------------------------+---------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|prev_spi_data_available ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|prev_spi_data_available ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[11]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[11]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[12]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[12]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[13]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[13]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]                    ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPICLK    ; gen6mhz:inst1|count[2] ; 4.728  ; 4.728  ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI   ; gen6mhz:inst1|count[2] ; 4.718  ; 4.718  ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 11.789 ; 11.789 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPICLK    ; gen6mhz:inst1|count[2] ; -4.480 ; -4.480 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI   ; gen6mhz:inst1|count[2] ; -4.470 ; -4.470 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; -5.179 ; -5.179 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 17.185 ; 17.185 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 16.069 ; 16.069 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 15.816 ; 15.816 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 15.514 ; 15.514 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 15.813 ; 15.813 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 14.899 ; 14.899 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 16.190 ; 16.190 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 15.457 ; 15.457 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 15.616 ; 15.616 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 16.261 ; 16.261 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 15.727 ; 15.727 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 17.185 ; 17.185 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 16.112 ; 16.112 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 16.251 ; 16.251 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 15.676 ; 15.676 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 15.390 ; 15.390 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 16.208 ; 16.208 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 17.489 ; 17.489 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 17.349 ; 17.349 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 17.489 ; 17.489 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 16.707 ; 16.707 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 16.522 ; 16.522 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 16.243 ; 16.243 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 16.191 ; 16.191 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 19.448 ; 19.448 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 10.402 ; 10.402 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 10.179 ; 10.179 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 18.318 ; 18.318 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 10.152 ; 10.152 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 9.646  ; 9.646  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 10.172 ; 10.172 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 8.637  ; 8.637  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 9.268  ; 9.268  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 10.172 ; 10.172 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 9.819  ; 9.819  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 9.748  ; 9.748  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 9.429  ; 9.429  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 7.990  ; 7.990  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 8.570  ; 8.570  ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 9.763  ; 9.763  ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 9.866  ; 9.866  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 9.418  ; 9.418  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 9.445  ; 9.445  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 9.866  ; 9.866  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 9.442  ; 9.442  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 9.072  ; 9.072  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 9.083  ; 9.083  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 9.111  ; 9.111  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 9.053  ; 9.053  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 9.317  ; 9.317  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 9.619  ; 9.619  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 9.443  ; 9.443  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 9.321  ; 9.321  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 9.639  ; 9.639  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 9.339  ; 9.339  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 8.030  ; 8.030  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 8.040  ; 8.040  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 8.090  ; 8.090  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 8.069  ; 8.069  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 8.057  ; 8.057  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 8.060  ; 8.060  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 8.395  ; 8.395  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 8.282  ; 8.282  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 8.465  ; 8.465  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 8.446  ; 8.446  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 8.247  ; 8.247  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 7.886  ; 7.886  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 8.267  ; 8.267  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 8.597  ; 8.597  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 11.392 ; 11.392 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 11.392 ; 11.392 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 11.090 ; 11.090 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 11.082 ; 11.082 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 11.042 ; 11.042 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 12.051 ; 12.051 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 12.051 ; 12.051 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 11.732 ; 11.732 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 11.685 ; 11.685 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 11.717 ; 11.717 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 9.039  ; 9.039  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 11.950 ; 11.950 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 11.682 ; 11.682 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 11.950 ; 11.950 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 11.660 ; 11.660 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 11.630 ; 11.630 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 9.561  ; 9.561  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 9.056  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 7.926  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 8.680  ; 8.680  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 9.561  ; 9.561  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 9.968  ; 9.968  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 9.796  ; 9.796  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 10.031 ; 10.031 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 8.949  ; 8.949  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 10.237 ; 10.237 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 9.143  ; 9.143  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 8.984  ; 8.984  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 10.274 ; 10.274 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 9.285  ; 9.285  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 10.651 ; 10.651 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 10.023 ; 10.023 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 9.446  ; 9.446  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 9.193  ; 9.193  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 9.136  ; 9.136  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 8.680  ; 8.680  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 7.228  ; 7.228  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 9.598  ; 9.598  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 9.721  ; 9.721  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 7.746  ; 7.746  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 8.499  ; 8.499  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 8.211  ; 8.211  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 7.228  ; 7.228  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 12.678 ; 9.056  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 9.219  ; 9.219  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 9.102  ; 9.102  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 11.548 ; 7.926  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 10.152 ; 10.152 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 9.646  ; 9.646  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 7.990  ; 7.990  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 8.637  ; 8.637  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 9.268  ; 9.268  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 10.172 ; 10.172 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 9.819  ; 9.819  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 9.748  ; 9.748  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 9.429  ; 9.429  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 7.990  ; 7.990  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 8.570  ; 8.570  ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 9.763  ; 9.763  ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 7.335  ; 7.335  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 8.850  ; 8.850  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 8.877  ; 8.877  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 9.309  ; 9.309  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 8.879  ; 8.879  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 8.537  ; 8.537  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 8.546  ; 8.546  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 8.547  ; 8.547  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 8.801  ; 8.801  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 9.028  ; 9.028  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 9.282  ; 9.282  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 9.182  ; 9.182  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 9.026  ; 9.026  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 9.381  ; 9.381  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 9.042  ; 9.042  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 7.698  ; 7.698  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 7.708  ; 7.708  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 7.758  ; 7.758  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 7.738  ; 7.738  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 7.728  ; 7.728  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 7.729  ; 7.729  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 8.064  ; 8.064  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 7.733  ; 7.733  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 7.914  ; 7.914  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 7.893  ; 7.893  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 7.695  ; 7.695  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 7.335  ; 7.335  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 7.715  ; 7.715  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 8.045  ; 8.045  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 7.759  ; 7.759  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 8.111  ; 8.111  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 7.809  ; 7.809  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 7.799  ; 7.799  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 7.759  ; 7.759  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 7.768  ; 7.768  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 8.087  ; 8.087  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 7.768  ; 7.768  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 8.406  ; 8.406  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 8.438  ; 8.438  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 7.962  ; 7.962  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 8.349  ; 8.349  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 8.401  ; 8.401  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 8.669  ; 8.669  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 8.379  ; 8.379  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 8.349  ; 8.349  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 8.378  ; 8.378  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 9.056  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 7.926  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SPICLK      ; debug5      ; 9.663  ;        ;        ; 9.663  ;
; SPIMOSI     ; debug6      ; 9.641  ;        ;        ; 9.641  ;
; VGACOLOR[0] ; vga_b[2]    ; 11.772 ;        ;        ; 11.772 ;
; VGACOLOR[0] ; vga_b[3]    ; 11.732 ;        ;        ; 11.732 ;
; VGACOLOR[1] ; vga_b[0]    ; 11.969 ;        ;        ; 11.969 ;
; VGACOLOR[1] ; vga_b[1]    ; 11.667 ;        ;        ; 11.667 ;
; VGACOLOR[2] ; vga_g[2]    ; 12.206 ;        ;        ; 12.206 ;
; VGACOLOR[2] ; vga_g[3]    ; 12.238 ;        ;        ; 12.238 ;
; VGACOLOR[3] ; vga_g[0]    ; 11.949 ;        ;        ; 11.949 ;
; VGACOLOR[3] ; vga_g[1]    ; 11.630 ;        ;        ; 11.630 ;
; VGACOLOR[4] ; vga_r[2]    ; 12.033 ;        ;        ; 12.033 ;
; VGACOLOR[4] ; vga_r[3]    ; 12.003 ;        ;        ; 12.003 ;
; VGACOLOR[5] ; vga_r[0]    ; 12.218 ;        ;        ; 12.218 ;
; VGACOLOR[5] ; vga_r[1]    ; 12.486 ;        ;        ; 12.486 ;
; debug_in    ; debug3      ;        ; 10.331 ; 10.331 ;        ;
; debug_in    ; int_ready   ;        ; 9.942  ; 9.942  ;        ;
; reset       ; RAMADDR[0]  ; 19.616 ; 19.616 ; 19.616 ; 19.616 ;
; reset       ; RAMADDR[1]  ; 19.609 ; 19.609 ; 19.609 ; 19.609 ;
; reset       ; RAMADDR[2]  ; 19.609 ; 19.609 ; 19.609 ; 19.609 ;
; reset       ; RAMADDR[3]  ; 19.646 ; 19.646 ; 19.646 ; 19.646 ;
; reset       ; RAMADDR[4]  ; 19.689 ; 19.689 ; 19.689 ; 19.689 ;
; reset       ; RAMADDR[5]  ; 19.270 ; 19.270 ; 19.270 ; 19.270 ;
; reset       ; RAMADDR[6]  ; 19.632 ; 19.632 ; 19.632 ; 19.632 ;
; reset       ; RAMADDR[7]  ; 19.696 ; 19.696 ; 19.696 ; 19.696 ;
; reset       ; RAMADDR[8]  ; 19.706 ; 19.706 ; 19.706 ; 19.706 ;
; reset       ; RAMADDR[9]  ; 19.997 ; 19.997 ; 19.997 ; 19.997 ;
; reset       ; RAMADDR[10] ; 19.863 ; 19.863 ; 19.863 ; 19.863 ;
; reset       ; RAMADDR[11] ; 19.273 ; 19.273 ; 19.273 ; 19.273 ;
; reset       ; RAMADDR[12] ; 18.982 ; 18.982 ; 18.982 ; 18.982 ;
; reset       ; RAMADDR[13] ; 18.964 ; 18.964 ; 18.964 ; 18.964 ;
; reset       ; RAMADDR[14] ; 18.684 ; 18.684 ; 18.684 ; 18.684 ;
; reset       ; RAMADDR[15] ; 17.963 ; 17.676 ; 17.676 ; 17.963 ;
; reset       ; RAMDATA[0]  ; 19.104 ; 18.195 ; 18.195 ; 19.104 ;
; reset       ; RAMDATA[1]  ; 19.244 ; 18.195 ; 18.195 ; 19.244 ;
; reset       ; RAMDATA[2]  ; 18.462 ; 17.360 ; 17.360 ; 18.462 ;
; reset       ; RAMDATA[3]  ; 18.277 ; 17.305 ; 17.305 ; 18.277 ;
; reset       ; RAMDATA[4]  ; 17.998 ; 17.555 ; 17.555 ; 17.998 ;
; reset       ; RAMDATA[5]  ; 17.946 ; 17.875 ; 17.875 ; 17.946 ;
; reset       ; RAMWE       ; 21.203 ; 20.101 ; 20.101 ; 21.203 ;
; reset       ; debug0      ;        ; 14.981 ; 14.981 ;        ;
; reset       ; debug1      ;        ; 14.940 ; 14.940 ;        ;
; reset       ; debug2      ; 20.073 ; 18.971 ; 18.971 ; 20.073 ;
; reset       ; debug4      ;        ; 9.302  ; 9.302  ;        ;
; reset       ; vga_b[0]    ; 12.511 ;        ;        ; 12.511 ;
; reset       ; vga_b[1]    ; 12.209 ;        ;        ; 12.209 ;
; reset       ; vga_b[2]    ; 12.362 ;        ;        ; 12.362 ;
; reset       ; vga_b[3]    ; 12.322 ;        ;        ; 12.322 ;
; reset       ; vga_g[0]    ; 12.972 ;        ;        ; 12.972 ;
; reset       ; vga_g[1]    ; 12.653 ;        ;        ; 12.653 ;
; reset       ; vga_g[2]    ; 12.813 ;        ;        ; 12.813 ;
; reset       ; vga_g[3]    ; 12.845 ;        ;        ; 12.845 ;
; reset       ; vga_hsync   ;        ; 13.800 ; 13.800 ;        ;
; reset       ; vga_r[0]    ; 12.808 ;        ;        ; 12.808 ;
; reset       ; vga_r[1]    ; 13.076 ;        ;        ; 13.076 ;
; reset       ; vga_r[2]    ; 12.774 ;        ;        ; 12.774 ;
; reset       ; vga_r[3]    ; 12.744 ;        ;        ; 12.744 ;
; reset       ; vga_vsync   ;        ; 14.140 ; 14.140 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SPICLK      ; debug5      ; 9.663  ;        ;        ; 9.663  ;
; SPIMOSI     ; debug6      ; 9.641  ;        ;        ; 9.641  ;
; VGACOLOR[0] ; vga_b[2]    ; 11.772 ;        ;        ; 11.772 ;
; VGACOLOR[0] ; vga_b[3]    ; 11.732 ;        ;        ; 11.732 ;
; VGACOLOR[1] ; vga_b[0]    ; 11.969 ;        ;        ; 11.969 ;
; VGACOLOR[1] ; vga_b[1]    ; 11.667 ;        ;        ; 11.667 ;
; VGACOLOR[2] ; vga_g[2]    ; 12.206 ;        ;        ; 12.206 ;
; VGACOLOR[2] ; vga_g[3]    ; 12.238 ;        ;        ; 12.238 ;
; VGACOLOR[3] ; vga_g[0]    ; 11.949 ;        ;        ; 11.949 ;
; VGACOLOR[3] ; vga_g[1]    ; 11.630 ;        ;        ; 11.630 ;
; VGACOLOR[4] ; vga_r[2]    ; 12.033 ;        ;        ; 12.033 ;
; VGACOLOR[4] ; vga_r[3]    ; 12.003 ;        ;        ; 12.003 ;
; VGACOLOR[5] ; vga_r[0]    ; 12.218 ;        ;        ; 12.218 ;
; VGACOLOR[5] ; vga_r[1]    ; 12.486 ;        ;        ; 12.486 ;
; debug_in    ; debug3      ;        ; 10.331 ; 10.331 ;        ;
; debug_in    ; int_ready   ;        ; 9.942  ; 9.942  ;        ;
; reset       ; RAMADDR[0]  ; 13.805 ; 13.805 ; 13.805 ; 13.805 ;
; reset       ; RAMADDR[1]  ; 13.798 ; 13.798 ; 13.798 ; 13.798 ;
; reset       ; RAMADDR[2]  ; 13.798 ; 13.798 ; 13.798 ; 13.798 ;
; reset       ; RAMADDR[3]  ; 13.835 ; 13.835 ; 13.835 ; 13.835 ;
; reset       ; RAMADDR[4]  ; 13.878 ; 13.878 ; 13.878 ; 13.878 ;
; reset       ; RAMADDR[5]  ; 13.459 ; 13.459 ; 13.459 ; 13.459 ;
; reset       ; RAMADDR[6]  ; 13.821 ; 13.821 ; 13.821 ; 13.821 ;
; reset       ; RAMADDR[7]  ; 13.885 ; 13.885 ; 13.885 ; 13.885 ;
; reset       ; RAMADDR[8]  ; 13.895 ; 13.895 ; 13.895 ; 13.895 ;
; reset       ; RAMADDR[9]  ; 14.186 ; 14.186 ; 14.186 ; 14.186 ;
; reset       ; RAMADDR[10] ; 14.052 ; 14.052 ; 14.052 ; 14.052 ;
; reset       ; RAMADDR[11] ; 13.462 ; 13.462 ; 13.462 ; 13.462 ;
; reset       ; RAMADDR[12] ; 13.171 ; 13.171 ; 13.171 ; 13.171 ;
; reset       ; RAMADDR[13] ; 13.153 ; 13.153 ; 13.153 ; 13.153 ;
; reset       ; RAMADDR[14] ; 12.873 ; 12.873 ; 12.873 ; 12.873 ;
; reset       ; RAMADDR[15] ; 11.865 ; 11.865 ; 11.865 ; 11.865 ;
; reset       ; RAMDATA[0]  ; 16.953 ; 16.953 ; 16.953 ; 16.953 ;
; reset       ; RAMDATA[1]  ; 16.953 ; 16.953 ; 16.953 ; 16.953 ;
; reset       ; RAMDATA[2]  ; 16.063 ; 16.063 ; 16.063 ; 16.063 ;
; reset       ; RAMDATA[3]  ; 16.063 ; 16.063 ; 16.063 ; 16.063 ;
; reset       ; RAMDATA[4]  ; 16.313 ; 16.313 ; 16.313 ; 16.313 ;
; reset       ; RAMDATA[5]  ; 16.633 ; 16.633 ; 16.633 ; 16.633 ;
; reset       ; RAMWE       ; 15.146 ; 19.961 ; 19.961 ; 15.146 ;
; reset       ; debug0      ;        ; 14.981 ; 14.981 ;        ;
; reset       ; debug1      ;        ; 14.940 ; 14.940 ;        ;
; reset       ; debug2      ; 14.016 ; 18.831 ; 18.831 ; 14.016 ;
; reset       ; debug4      ;        ; 9.302  ; 9.302  ;        ;
; reset       ; vga_b[0]    ; 12.511 ;        ;        ; 12.511 ;
; reset       ; vga_b[1]    ; 12.209 ;        ;        ; 12.209 ;
; reset       ; vga_b[2]    ; 12.362 ;        ;        ; 12.362 ;
; reset       ; vga_b[3]    ; 12.322 ;        ;        ; 12.322 ;
; reset       ; vga_g[0]    ; 12.972 ;        ;        ; 12.972 ;
; reset       ; vga_g[1]    ; 12.653 ;        ;        ; 12.653 ;
; reset       ; vga_g[2]    ; 12.813 ;        ;        ; 12.813 ;
; reset       ; vga_g[3]    ; 12.845 ;        ;        ; 12.845 ;
; reset       ; vga_hsync   ;        ; 13.800 ; 13.800 ;        ;
; reset       ; vga_r[0]    ; 12.808 ;        ;        ; 12.808 ;
; reset       ; vga_r[1]    ; 13.076 ;        ;        ; 13.076 ;
; reset       ; vga_r[2]    ; 12.774 ;        ;        ; 12.774 ;
; reset       ; vga_r[3]    ; 12.744 ;        ;        ; 12.744 ;
; reset       ; vga_vsync   ;        ; 14.140 ; 14.140 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------------------------+
; Output Enable Times                                                                         ;
+--------------+------------------------+--------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 15.921 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 17.861 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 17.854 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 17.854 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 17.891 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 17.934 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 17.515 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 17.877 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 17.941 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 17.951 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 18.242 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 18.108 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 17.518 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 17.227 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 17.209 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 16.929 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 15.921 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 15.550 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 16.440 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 16.440 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 15.550 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 15.550 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 15.800 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 16.120 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+--------+------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                 ;
+--------------+------------------------+--------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 9.017  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 10.957 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 10.950 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 10.950 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 10.987 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 11.030 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 10.611 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 10.973 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 11.037 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 11.047 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 11.338 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 11.204 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 10.614 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 10.323 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 10.305 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 10.025 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 9.017  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 9.747  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 10.637 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 10.637 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 9.747  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 9.747  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 9.997  ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 10.317 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+--------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 15.921    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 17.861    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 17.854    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 17.854    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 17.891    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 17.934    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 17.515    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 17.877    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 17.941    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 17.951    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 18.242    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 18.108    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 17.518    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 17.227    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 17.209    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 16.929    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 15.921    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 15.550    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 16.440    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 16.440    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 15.550    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 15.550    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 15.800    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 16.120    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 9.017     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 10.957    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 10.950    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 10.950    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 10.987    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 11.030    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 10.611    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 10.973    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 11.037    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 11.047    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 11.338    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 11.204    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 10.614    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 10.323    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 10.305    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 10.025    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 9.017     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 9.747     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 10.637    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 10.637    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 9.747     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 9.747     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 9.997     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 10.317    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; gen6mhz:inst1|count[2] ; -3.532 ; -276.320      ;
; clock_50mhz            ; 0.523  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.719 ; -1.719        ;
; gen6mhz:inst1|count[2] ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.380 ; -4.380        ;
; gen6mhz:inst1|count[2] ; -0.500 ; -142.000      ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                                        ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.532 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.564      ;
; -3.532 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.564      ;
; -3.532 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.564      ;
; -3.500 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.523      ;
; -3.500 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.523      ;
; -3.500 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.523      ;
; -3.495 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.518      ;
; -3.495 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.518      ;
; -3.495 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.518      ;
; -3.455 ; gpu:inst2|decoder:decoder1|x[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.487      ;
; -3.455 ; gpu:inst2|decoder:decoder1|x[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.487      ;
; -3.455 ; gpu:inst2|decoder:decoder1|x[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.487      ;
; -3.450 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.482      ;
; -3.450 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.482      ;
; -3.450 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.482      ;
; -3.448 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.471      ;
; -3.448 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.471      ;
; -3.448 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.471      ;
; -3.445 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.468      ;
; -3.445 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.468      ;
; -3.445 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.468      ;
; -3.437 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.473      ;
; -3.437 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.473      ;
; -3.437 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.473      ;
; -3.432 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.464      ;
; -3.432 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.464      ;
; -3.432 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.464      ;
; -3.419 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.442      ;
; -3.419 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.442      ;
; -3.419 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.442      ;
; -3.410 ; gpu:inst2|decoder:decoder1|w[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.442      ;
; -3.410 ; gpu:inst2|decoder:decoder1|w[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.442      ;
; -3.410 ; gpu:inst2|decoder:decoder1|w[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.442      ;
; -3.409 ; gpu:inst2|decoder:decoder1|x[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.441      ;
; -3.409 ; gpu:inst2|decoder:decoder1|x[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.441      ;
; -3.409 ; gpu:inst2|decoder:decoder1|x[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.441      ;
; -3.405 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.432      ;
; -3.405 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.432      ;
; -3.405 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.432      ;
; -3.400 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.427      ;
; -3.400 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.427      ;
; -3.400 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.427      ;
; -3.396 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.419      ;
; -3.396 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.419      ;
; -3.396 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.419      ;
; -3.394 ; gpu:inst2|decoder:decoder1|x[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.426      ;
; -3.394 ; gpu:inst2|decoder:decoder1|x[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.426      ;
; -3.394 ; gpu:inst2|decoder:decoder1|x[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.426      ;
; -3.392 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.432      ;
; -3.392 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.432      ;
; -3.392 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.432      ;
; -3.392 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.432      ;
; -3.392 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.432      ;
; -3.392 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.432      ;
; -3.392 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|cy[6]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.008      ; 4.432      ;
; -3.377 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.400      ;
; -3.377 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.400      ;
; -3.377 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.400      ;
; -3.368 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.391      ;
; -3.368 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.391      ;
; -3.368 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.391      ;
; -3.360 ; gpu:inst2|decoder:decoder1|x[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.396      ;
; -3.360 ; gpu:inst2|decoder:decoder1|x[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.396      ;
; -3.360 ; gpu:inst2|decoder:decoder1|x[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.396      ;
; -3.355 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.391      ;
; -3.355 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.391      ;
; -3.355 ; gpu:inst2|decoder:decoder1|x[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.391      ;
; -3.353 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.380      ;
; -3.353 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.380      ;
; -3.353 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.380      ;
; -3.350 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.377      ;
; -3.350 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.377      ;
; -3.350 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.377      ;
; -3.347 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.370      ;
; -3.347 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.370      ;
; -3.347 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.370      ;
; -3.346 ; gpu:inst2|decoder:decoder1|w[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.378      ;
; -3.346 ; gpu:inst2|decoder:decoder1|w[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.378      ;
; -3.346 ; gpu:inst2|decoder:decoder1|w[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.378      ;
; -3.341 ; gpu:inst2|decoder:decoder1|w[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.373      ;
; -3.341 ; gpu:inst2|decoder:decoder1|w[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.373      ;
; -3.341 ; gpu:inst2|decoder:decoder1|w[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.373      ;
; -3.337 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.373      ;
; -3.337 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.373      ;
; -3.337 ; gpu:inst2|decoder:decoder1|w[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.373      ;
; -3.332 ; gpu:inst2|decoder:decoder1|x[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.364      ;
; -3.332 ; gpu:inst2|decoder:decoder1|x[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.364      ;
; -3.332 ; gpu:inst2|decoder:decoder1|x[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 4.364      ;
; -3.328 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.364      ;
; -3.328 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.364      ;
; -3.328 ; gpu:inst2|decoder:decoder1|x[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.004      ; 4.364      ;
; -3.324 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.351      ;
; -3.324 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.351      ;
; -3.324 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 4.351      ;
; -3.320 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 4.344      ;
; -3.320 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 4.344      ;
; -3.320 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.008     ; 4.344      ;
; -3.318 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.341      ;
; -3.318 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.341      ;
; -3.318 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.009     ; 4.341      ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50mhz'                                                                                                         ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.523 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.509      ;
; 0.636 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.396      ;
; 0.636 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 2.099 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 1.793      ; 0.367      ;
; 2.599 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 1.793      ; 0.367      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.719 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 1.793      ; 0.367      ;
; -1.219 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 1.793      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.396      ;
; 0.357  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.509      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                                ;
+-------+---------------------------------------------------+---------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[3]                       ; gpu:inst2|spi:spi1|index[3]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[2]                       ; gpu:inst2|spi:spi1|index[2]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[0]                       ; gpu:inst2|spi:spi1|index[0]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[1]                       ; gpu:inst2|spi:spi1|index[1]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gpu:inst2|decoder:decoder1|packet_num[0]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[2]          ; gpu:inst2|decoder:decoder1|packet_num[2]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|en[2]                  ; gpu:inst2|decoder:decoder1|en[2]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|en[1]                  ; gpu:inst2|decoder:decoder1|en[1]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|en[3]                  ; gpu:inst2|decoder:decoder1|en[3]                  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]        ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_rect:rect1|started      ; gpu:inst2|draw:draw1|draw_rect:rect1|started      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[1]          ; gpu:inst2|decoder:decoder1|packet_num[1]          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|decoder_claim          ; gpu:inst2|decoder:decoder1|decoder_claim          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|int_ready              ; gpu:inst2|decoder:decoder1|int_ready              ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|asb                    ; gpu:inst2|decoder:decoder1|asb                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.392      ;
; 0.246 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.398      ;
; 0.253 ; gpu:inst2|spi:spi1|index[0]                       ; gpu:inst2|spi:spi1|index[2]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.405      ;
; 0.257 ; gpu:inst2|spi:spi1|index[0]                       ; gpu:inst2|spi:spi1|index[1]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.409      ;
; 0.261 ; gpu:inst2|decoder:decoder1|current_instruction[0] ; gpu:inst2|decoder:decoder1|color[0]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.413      ;
; 0.262 ; gpu:inst2|decoder:decoder1|current_instruction[0] ; gpu:inst2|decoder:decoder1|color[1]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.414      ;
; 0.263 ; gpu:inst2|decoder:decoder1|current_instruction[0] ; gpu:inst2|decoder:decoder1|color[3]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.415      ;
; 0.322 ; gpu:inst2|spi:spi1|mosi_latched                   ; gpu:inst2|spi:spi1|spi_rx_data[0]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.474      ;
; 0.334 ; gpu:inst2|spi:spi1|spi_rx_data[3]                 ; gpu:inst2|spi:spi1|spi_rx_data[4]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.486      ;
; 0.337 ; gpu:inst2|spi:spi1|spi_rx_data[6]                 ; gpu:inst2|spi:spi1|spi_rx_data[7]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.489      ;
; 0.357 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.517      ;
; 0.371 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.533      ;
; 0.383 ; gpu:inst2|spi:spi1|index[1]                       ; gpu:inst2|spi:spi1|index[2]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.537      ;
; 0.390 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.543      ;
; 0.404 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 0.557      ;
; 0.409 ; gpu:inst2|decoder:decoder1|current_instruction[1] ; gpu:inst2|decoder:decoder1|color[4]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.561      ;
; 0.411 ; gpu:inst2|decoder:decoder1|current_instruction[1] ; gpu:inst2|decoder:decoder1|color[3]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.563      ;
; 0.413 ; gpu:inst2|decoder:decoder1|current_instruction[1] ; gpu:inst2|decoder:decoder1|color[1]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.565      ;
; 0.416 ; gpu:inst2|decoder:decoder1|current_instruction[1] ; gpu:inst2|decoder:decoder1|color[0]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.568      ;
; 0.424 ; gpu:inst2|spi:spi1|spi_rx_data[1]                 ; gpu:inst2|spi:spi1|spi_rx_data[2]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.576      ;
; 0.428 ; gpu:inst2|spi:spi1|spi_rx_data[0]                 ; gpu:inst2|spi:spi1|spi_rx_data[1]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.580      ;
; 0.429 ; gpu:inst2|draw:draw1|draw_pixel:pixel1|busy       ; gpu:inst2|draw:draw1|draw_pixel:pixel1|busy       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.581      ;
; 0.433 ; gpu:inst2|decoder:decoder1|y[3]                   ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.584      ;
; 0.435 ; gpu:inst2|spi:spi1|spi_rx_data[2]                 ; gpu:inst2|spi:spi1|spi_rx_data[3]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.587      ;
; 0.462 ; gpu:inst2|spi:spi1|index[3]                       ; gpu:inst2|spi:spi1|index[0]                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.614      ;
; 0.466 ; gpu:inst2|spi:spi1|index[3]                       ; gpu:inst2|spi:spi1|spi_data_available             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.618      ;
; 0.467 ; gpu:inst2|spi:spi1|sclk_latched                   ; gpu:inst2|spi:spi1|sclk_old                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.619      ;
; 0.469 ; gpu:inst2|decoder:decoder1|current_instruction[0] ; gpu:inst2|decoder:decoder1|color[4]               ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.621      ;
; 0.475 ; gpu:inst2|decoder:decoder1|current_instruction[0] ; gpu:inst2|decoder:decoder1|x[7]                   ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 0.632      ;
; 0.481 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 0.634      ;
; 0.484 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 0.637      ;
; 0.489 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[1]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 0.642      ;
; 0.489 ; gpu:inst2|draw:draw1|draw_line:line1|setup        ; gpu:inst2|draw:draw1|draw_line:line1|cy[2]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.001      ; 0.642      ;
; 0.495 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.647      ;
; 0.499 ; gpu:inst2|decoder:decoder1|timeout_count[1]       ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; gpu:inst2|spi:spi1|spi_rx_data[2]                 ; gpu:inst2|decoder:decoder1|current_instruction[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.006      ; 0.658      ;
; 0.500 ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.653      ;
; 0.506 ; gpu:inst2|spi:spi1|spi_rx_data[4]                 ; gpu:inst2|spi:spi1|spi_rx_data[5]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; gpu:inst2|decoder:decoder1|timeout_count[3]       ; gpu:inst2|decoder:decoder1|timeout_count[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gpu:inst2|decoder:decoder1|timeout_count[7]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; gpu:inst2|decoder:decoder1|timeout_count[5]       ; gpu:inst2|decoder:decoder1|timeout_count[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; gpu:inst2|spi:spi1|spi_rx_data[5]                 ; gpu:inst2|spi:spi1|spi_rx_data[6]                 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.665      ;
; 0.516 ; gpu:inst2|decoder:decoder1|timeout_count[10]      ; gpu:inst2|decoder:decoder1|timeout_count[11]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; gpu:inst2|decoder:decoder1|timeout_count[8]       ; gpu:inst2|decoder:decoder1|timeout_count[9]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; gpu:inst2|decoder:decoder1|timeout_count[12]      ; gpu:inst2|decoder:decoder1|timeout_count[13]      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.671      ;
; 0.523 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.675      ;
; 0.529 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9] ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.682      ;
; 0.530 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.682      ;
; 0.530 ; gpu:inst2|decoder:decoder1|timeout_count[0]       ; gpu:inst2|decoder:decoder1|timeout_count[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[0]        ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[0]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4] ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]        ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]        ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.685      ;
+-------+---------------------------------------------------+---------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|current_instruction[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|prev_spi_data_available ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|prev_spi_data_available ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|timeout_count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]                    ;
+--------+--------------+----------------+------------------+------------------------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; SPICLK    ; gen6mhz:inst1|count[2] ; 2.264 ; 2.264 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI   ; gen6mhz:inst1|count[2] ; 2.251 ; 2.251 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 5.044 ; 5.044 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPICLK    ; gen6mhz:inst1|count[2] ; -2.144 ; -2.144 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI   ; gen6mhz:inst1|count[2] ; -2.131 ; -2.131 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; -2.498 ; -2.498 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 7.512 ; 7.512 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 6.926 ; 6.926 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 6.869 ; 6.869 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 6.852 ; 6.852 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 6.934 ; 6.934 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 6.637 ; 6.637 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 7.018 ; 7.018 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 6.838 ; 6.838 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 6.878 ; 6.878 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 7.127 ; 7.127 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 6.955 ; 6.955 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 7.512 ; 7.512 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 7.166 ; 7.166 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 7.171 ; 7.171 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 6.902 ; 6.902 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 6.840 ; 6.840 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 7.155 ; 7.155 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 7.666 ; 7.666 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 7.625 ; 7.625 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 7.666 ; 7.666 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 7.318 ; 7.318 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 7.256 ; 7.256 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 7.154 ; 7.154 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 7.145 ; 7.145 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 8.466 ; 8.466 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.980 ; 4.980 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 4.935 ; 4.935 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 7.991 ; 7.991 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 4.925 ; 4.925 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.830 ; 4.830 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 4.902 ; 4.902 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 4.470 ; 4.470 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 4.544 ; 4.544 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 4.902 ; 4.902 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 4.856 ; 4.856 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 4.844 ; 4.844 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 4.690 ; 4.690 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 4.158 ; 4.158 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 4.437 ; 4.437 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.742 ; 4.742 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 4.733 ; 4.733 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.539 ; 4.539 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.567 ; 4.567 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.733 ; 4.733 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.563 ; 4.563 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.442 ; 4.442 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.445 ; 4.445 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 4.444 ; 4.444 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 4.442 ; 4.442 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 4.490 ; 4.490 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.638 ; 4.638 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.583 ; 4.583 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 4.501 ; 4.501 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 4.648 ; 4.648 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 4.521 ; 4.521 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 4.019 ; 4.019 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 4.027 ; 4.027 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 4.074 ; 4.074 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 4.065 ; 4.065 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 4.052 ; 4.052 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 4.045 ; 4.045 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 4.172 ; 4.172 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 4.110 ; 4.110 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 4.251 ; 4.251 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 4.242 ; 4.242 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 4.089 ; 4.089 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 3.941 ; 3.941 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 4.107 ; 4.107 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 4.235 ; 4.235 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 5.355 ; 5.355 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 5.355 ; 5.355 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 5.230 ; 5.230 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 5.233 ; 5.233 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 5.193 ; 5.193 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 5.595 ; 5.595 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 5.595 ; 5.595 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 5.458 ; 5.458 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 5.471 ; 5.471 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 5.494 ; 5.494 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.487 ; 4.487 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 5.559 ; 5.559 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 5.462 ; 5.462 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 5.559 ; 5.559 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 5.457 ; 5.457 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 5.427 ; 5.427 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.626 ; 4.626 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 3.898 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 3.423 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 4.340 ; 4.340 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 4.591 ; 4.591 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 4.734 ; 4.734 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 4.717 ; 4.717 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 4.752 ; 4.752 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 4.421 ; 4.421 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 4.875 ; 4.875 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 4.533 ; 4.533 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 4.476 ; 4.476 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 4.888 ; 4.888 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 4.593 ; 4.593 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 5.156 ; 5.156 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 4.879 ; 4.879 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 4.669 ; 4.669 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 4.566 ; 4.566 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 4.514 ; 4.514 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 4.340 ; 4.340 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 3.844 ; 3.844 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 4.728 ; 4.728 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 4.778 ; 4.778 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 4.017 ; 4.017 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 4.259 ; 4.259 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 4.151 ; 4.151 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 3.844 ; 3.844 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 5.944 ; 3.898 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.555 ; 4.555 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 4.535 ; 4.535 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 5.469 ; 3.423 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 4.925 ; 4.925 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.830 ; 4.830 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 4.158 ; 4.158 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 4.470 ; 4.470 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 4.544 ; 4.544 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 4.902 ; 4.902 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 4.856 ; 4.856 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 4.844 ; 4.844 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 4.690 ; 4.690 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 4.158 ; 4.158 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 4.437 ; 4.437 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.742 ; 4.742 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 3.774 ; 3.774 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.331 ; 4.331 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.358 ; 4.358 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.508 ; 4.508 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.351 ; 4.351 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.227 ; 4.227 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.237 ; 4.237 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 4.234 ; 4.234 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 4.330 ; 4.330 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 4.434 ; 4.434 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.523 ; 4.523 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.505 ; 4.505 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 4.420 ; 4.420 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 4.566 ; 4.566 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 4.439 ; 4.439 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 3.921 ; 3.921 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 3.925 ; 3.925 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 3.976 ; 3.976 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 3.967 ; 3.967 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 3.953 ; 3.953 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 3.945 ; 3.945 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 4.072 ; 4.072 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 3.945 ; 3.945 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 4.083 ; 4.083 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 4.072 ; 4.072 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 3.920 ; 3.920 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 3.774 ; 3.774 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 3.939 ; 3.939 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 4.066 ; 4.066 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 4.001 ; 4.001 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 4.164 ; 4.164 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 4.039 ; 4.039 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 4.041 ; 4.041 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 4.001 ; 4.001 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 4.003 ; 4.003 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 4.140 ; 4.140 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 4.003 ; 4.003 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 4.282 ; 4.282 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 4.305 ; 4.305 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.087 ; 4.087 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 4.236 ; 4.236 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 4.273 ; 4.273 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 4.370 ; 4.370 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 4.266 ; 4.266 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 4.236 ; 4.236 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.201 ; 4.201 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 3.898 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 3.423 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SPICLK      ; debug5      ; 5.086 ;       ;       ; 5.086 ;
; SPIMOSI     ; debug6      ; 5.073 ;       ;       ; 5.073 ;
; VGACOLOR[0] ; vga_b[2]    ; 5.960 ;       ;       ; 5.960 ;
; VGACOLOR[0] ; vga_b[3]    ; 5.920 ;       ;       ; 5.920 ;
; VGACOLOR[1] ; vga_b[0]    ; 6.061 ;       ;       ; 6.061 ;
; VGACOLOR[1] ; vga_b[1]    ; 5.936 ;       ;       ; 5.936 ;
; VGACOLOR[2] ; vga_g[2]    ; 6.124 ;       ;       ; 6.124 ;
; VGACOLOR[2] ; vga_g[3]    ; 6.147 ;       ;       ; 6.147 ;
; VGACOLOR[3] ; vga_g[0]    ; 6.060 ;       ;       ; 6.060 ;
; VGACOLOR[3] ; vga_g[1]    ; 5.923 ;       ;       ; 5.923 ;
; VGACOLOR[4] ; vga_r[2]    ; 6.055 ;       ;       ; 6.055 ;
; VGACOLOR[4] ; vga_r[3]    ; 6.025 ;       ;       ; 6.025 ;
; VGACOLOR[5] ; vga_r[0]    ; 6.130 ;       ;       ; 6.130 ;
; VGACOLOR[5] ; vga_r[1]    ; 6.227 ;       ;       ; 6.227 ;
; debug_in    ; debug3      ;       ; 5.324 ; 5.324 ;       ;
; debug_in    ; int_ready   ;       ; 5.141 ; 5.141 ;       ;
; reset       ; RAMADDR[0]  ; 8.963 ; 8.963 ; 8.963 ; 8.963 ;
; reset       ; RAMADDR[1]  ; 8.958 ; 8.958 ; 8.958 ; 8.958 ;
; reset       ; RAMADDR[2]  ; 8.958 ; 8.958 ; 8.958 ; 8.958 ;
; reset       ; RAMADDR[3]  ; 8.993 ; 8.993 ; 8.993 ; 8.993 ;
; reset       ; RAMADDR[4]  ; 9.020 ; 9.020 ; 9.020 ; 9.020 ;
; reset       ; RAMADDR[5]  ; 8.834 ; 8.834 ; 8.834 ; 8.834 ;
; reset       ; RAMADDR[6]  ; 8.978 ; 8.978 ; 8.978 ; 8.978 ;
; reset       ; RAMADDR[7]  ; 9.024 ; 9.024 ; 9.024 ; 9.024 ;
; reset       ; RAMADDR[8]  ; 9.034 ; 9.034 ; 9.034 ; 9.034 ;
; reset       ; RAMADDR[9]  ; 9.132 ; 9.132 ; 9.132 ; 9.132 ;
; reset       ; RAMADDR[10] ; 9.173 ; 9.173 ; 9.173 ; 9.173 ;
; reset       ; RAMADDR[11] ; 8.942 ; 8.942 ; 8.942 ; 8.942 ;
; reset       ; RAMADDR[12] ; 8.833 ; 8.833 ; 8.833 ; 8.833 ;
; reset       ; RAMADDR[13] ; 8.818 ; 8.818 ; 8.818 ; 8.818 ;
; reset       ; RAMADDR[14] ; 8.714 ; 8.714 ; 8.714 ; 8.714 ;
; reset       ; RAMADDR[15] ; 8.411 ; 8.307 ; 8.307 ; 8.411 ;
; reset       ; RAMDATA[0]  ; 8.881 ; 8.518 ; 8.518 ; 8.881 ;
; reset       ; RAMDATA[1]  ; 8.922 ; 8.559 ; 8.559 ; 8.922 ;
; reset       ; RAMDATA[2]  ; 8.574 ; 8.211 ; 8.211 ; 8.574 ;
; reset       ; RAMDATA[3]  ; 8.512 ; 8.149 ; 8.149 ; 8.512 ;
; reset       ; RAMDATA[4]  ; 8.410 ; 8.219 ; 8.219 ; 8.410 ;
; reset       ; RAMDATA[5]  ; 8.401 ; 8.359 ; 8.359 ; 8.401 ;
; reset       ; RAMWE       ; 9.722 ; 9.359 ; 9.359 ; 9.722 ;
; reset       ; debug0      ;       ; 7.238 ; 7.238 ;       ;
; reset       ; debug1      ;       ; 7.303 ; 7.303 ;       ;
; reset       ; debug2      ; 9.247 ; 8.884 ; 8.884 ; 9.247 ;
; reset       ; debug4      ;       ; 4.932 ; 4.932 ;       ;
; reset       ; vga_b[0]    ; 6.371 ;       ;       ; 6.371 ;
; reset       ; vga_b[1]    ; 6.246 ;       ;       ; 6.246 ;
; reset       ; vga_b[2]    ; 6.300 ;       ;       ; 6.300 ;
; reset       ; vga_b[3]    ; 6.260 ;       ;       ; 6.260 ;
; reset       ; vga_g[0]    ; 6.519 ;       ;       ; 6.519 ;
; reset       ; vga_g[1]    ; 6.382 ;       ;       ; 6.382 ;
; reset       ; vga_g[2]    ; 6.496 ;       ;       ; 6.496 ;
; reset       ; vga_g[3]    ; 6.519 ;       ;       ; 6.519 ;
; reset       ; vga_hsync   ;       ; 6.855 ; 6.855 ;       ;
; reset       ; vga_r[0]    ; 6.487 ;       ;       ; 6.487 ;
; reset       ; vga_r[1]    ; 6.584 ;       ;       ; 6.584 ;
; reset       ; vga_r[2]    ; 6.468 ;       ;       ; 6.468 ;
; reset       ; vga_r[3]    ; 6.438 ;       ;       ; 6.438 ;
; reset       ; vga_vsync   ;       ; 6.884 ; 6.884 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SPICLK      ; debug5      ; 5.086 ;       ;       ; 5.086 ;
; SPIMOSI     ; debug6      ; 5.073 ;       ;       ; 5.073 ;
; VGACOLOR[0] ; vga_b[2]    ; 5.960 ;       ;       ; 5.960 ;
; VGACOLOR[0] ; vga_b[3]    ; 5.920 ;       ;       ; 5.920 ;
; VGACOLOR[1] ; vga_b[0]    ; 6.061 ;       ;       ; 6.061 ;
; VGACOLOR[1] ; vga_b[1]    ; 5.936 ;       ;       ; 5.936 ;
; VGACOLOR[2] ; vga_g[2]    ; 6.124 ;       ;       ; 6.124 ;
; VGACOLOR[2] ; vga_g[3]    ; 6.147 ;       ;       ; 6.147 ;
; VGACOLOR[3] ; vga_g[0]    ; 6.060 ;       ;       ; 6.060 ;
; VGACOLOR[3] ; vga_g[1]    ; 5.923 ;       ;       ; 5.923 ;
; VGACOLOR[4] ; vga_r[2]    ; 6.055 ;       ;       ; 6.055 ;
; VGACOLOR[4] ; vga_r[3]    ; 6.025 ;       ;       ; 6.025 ;
; VGACOLOR[5] ; vga_r[0]    ; 6.130 ;       ;       ; 6.130 ;
; VGACOLOR[5] ; vga_r[1]    ; 6.227 ;       ;       ; 6.227 ;
; debug_in    ; debug3      ;       ; 5.324 ; 5.324 ;       ;
; debug_in    ; int_ready   ;       ; 5.141 ; 5.141 ;       ;
; reset       ; RAMADDR[0]  ; 6.705 ; 6.705 ; 6.705 ; 6.705 ;
; reset       ; RAMADDR[1]  ; 6.700 ; 6.700 ; 6.700 ; 6.700 ;
; reset       ; RAMADDR[2]  ; 6.700 ; 6.700 ; 6.700 ; 6.700 ;
; reset       ; RAMADDR[3]  ; 6.735 ; 6.735 ; 6.735 ; 6.735 ;
; reset       ; RAMADDR[4]  ; 6.762 ; 6.762 ; 6.762 ; 6.762 ;
; reset       ; RAMADDR[5]  ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; reset       ; RAMADDR[6]  ; 6.720 ; 6.720 ; 6.720 ; 6.720 ;
; reset       ; RAMADDR[7]  ; 6.766 ; 6.766 ; 6.766 ; 6.766 ;
; reset       ; RAMADDR[8]  ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; reset       ; RAMADDR[9]  ; 6.874 ; 6.874 ; 6.874 ; 6.874 ;
; reset       ; RAMADDR[10] ; 6.915 ; 6.915 ; 6.915 ; 6.915 ;
; reset       ; RAMADDR[11] ; 6.684 ; 6.684 ; 6.684 ; 6.684 ;
; reset       ; RAMADDR[12] ; 6.575 ; 6.575 ; 6.575 ; 6.575 ;
; reset       ; RAMADDR[13] ; 6.560 ; 6.560 ; 6.560 ; 6.560 ;
; reset       ; RAMADDR[14] ; 6.456 ; 6.456 ; 6.456 ; 6.456 ;
; reset       ; RAMADDR[15] ; 6.049 ; 6.049 ; 6.049 ; 6.049 ;
; reset       ; RAMDATA[0]  ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; reset       ; RAMDATA[1]  ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; reset       ; RAMDATA[2]  ; 7.662 ; 7.662 ; 7.662 ; 7.662 ;
; reset       ; RAMDATA[3]  ; 7.662 ; 7.662 ; 7.662 ; 7.662 ;
; reset       ; RAMDATA[4]  ; 7.744 ; 7.744 ; 7.744 ; 7.744 ;
; reset       ; RAMDATA[5]  ; 7.884 ; 7.884 ; 7.884 ; 7.884 ;
; reset       ; RAMWE       ; 7.384 ; 9.247 ; 9.247 ; 7.384 ;
; reset       ; debug0      ;       ; 7.238 ; 7.238 ;       ;
; reset       ; debug1      ;       ; 7.303 ; 7.303 ;       ;
; reset       ; debug2      ; 6.909 ; 8.772 ; 8.772 ; 6.909 ;
; reset       ; debug4      ;       ; 4.932 ; 4.932 ;       ;
; reset       ; vga_b[0]    ; 6.371 ;       ;       ; 6.371 ;
; reset       ; vga_b[1]    ; 6.246 ;       ;       ; 6.246 ;
; reset       ; vga_b[2]    ; 6.300 ;       ;       ; 6.300 ;
; reset       ; vga_b[3]    ; 6.260 ;       ;       ; 6.260 ;
; reset       ; vga_g[0]    ; 6.519 ;       ;       ; 6.519 ;
; reset       ; vga_g[1]    ; 6.382 ;       ;       ; 6.382 ;
; reset       ; vga_g[2]    ; 6.496 ;       ;       ; 6.496 ;
; reset       ; vga_g[3]    ; 6.519 ;       ;       ; 6.519 ;
; reset       ; vga_hsync   ;       ; 6.855 ; 6.855 ;       ;
; reset       ; vga_r[0]    ; 6.487 ;       ;       ; 6.487 ;
; reset       ; vga_r[1]    ; 6.584 ;       ;       ; 6.584 ;
; reset       ; vga_r[2]    ; 6.468 ;       ;       ; 6.468 ;
; reset       ; vga_r[3]    ; 6.438 ;       ;       ; 6.438 ;
; reset       ; vga_vsync   ;       ; 6.884 ; 6.884 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 7.051 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 7.707 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 7.702 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 7.702 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 7.737 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 7.764 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 7.578 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 7.722 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 7.768 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 7.778 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 7.876 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 7.917 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 7.686 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 7.577 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 7.562 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 7.458 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 7.051 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 6.881 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 7.239 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 7.239 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 6.881 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 6.881 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 6.963 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 7.103 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-------+------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 4.483 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 5.139 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 5.134 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 5.134 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 5.169 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 5.196 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 5.010 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 5.154 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 5.200 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 5.210 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 5.308 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 5.349 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 5.118 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 5.009 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 4.994 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 4.890 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 4.483 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 4.736 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 5.094 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 5.094 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 4.736 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 4.736 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 4.818 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 4.958 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 7.051     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 7.707     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 7.702     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 7.702     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 7.737     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 7.764     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 7.578     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 7.722     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 7.768     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 7.778     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 7.876     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 7.917     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 7.686     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 7.577     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 7.562     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 7.458     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 7.051     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 6.881     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 7.239     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 7.239     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 6.881     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 6.881     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 6.963     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 7.103     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 4.483     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 5.139     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 5.134     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 5.134     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 5.169     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 5.196     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 5.010     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 5.154     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 5.200     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 5.210     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 5.308     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 5.349     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 5.118     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 5.009     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 4.994     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 4.890     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 4.483     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 4.736     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 5.094     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 5.094     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 4.736     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 4.736     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 4.818     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 4.958     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -11.199  ; -2.688 ; N/A      ; N/A     ; -1.631              ;
;  clock_50mhz            ; -0.213   ; -2.688 ; N/A      ; N/A     ; -1.631              ;
;  gen6mhz:inst1|count[2] ; -11.199  ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS         ; -955.985 ; -2.688 ; 0.0      ; 0.0     ; -178.821            ;
;  clock_50mhz            ; -0.213   ; -2.688 ; N/A      ; N/A     ; -5.297              ;
;  gen6mhz:inst1|count[2] ; -955.772 ; 0.000  ; N/A      ; N/A     ; -173.524            ;
+-------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPICLK    ; gen6mhz:inst1|count[2] ; 4.728  ; 4.728  ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI   ; gen6mhz:inst1|count[2] ; 4.718  ; 4.718  ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; 11.789 ; 11.789 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; SPICLK    ; gen6mhz:inst1|count[2] ; -2.144 ; -2.144 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI   ; gen6mhz:inst1|count[2] ; -2.131 ; -2.131 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset     ; gen6mhz:inst1|count[2] ; -2.498 ; -2.498 ; Rise       ; gen6mhz:inst1|count[2] ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 17.185 ; 17.185 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 16.069 ; 16.069 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 15.816 ; 15.816 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 15.514 ; 15.514 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 15.813 ; 15.813 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 14.899 ; 14.899 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 16.190 ; 16.190 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 15.457 ; 15.457 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 15.616 ; 15.616 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 16.261 ; 16.261 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 15.727 ; 15.727 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 17.185 ; 17.185 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 16.112 ; 16.112 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 16.251 ; 16.251 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 15.676 ; 15.676 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 15.390 ; 15.390 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 16.208 ; 16.208 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 17.489 ; 17.489 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 17.349 ; 17.349 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 17.489 ; 17.489 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 16.707 ; 16.707 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 16.522 ; 16.522 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 16.243 ; 16.243 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 16.191 ; 16.191 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 19.448 ; 19.448 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 10.402 ; 10.402 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 10.179 ; 10.179 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 18.318 ; 18.318 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 10.152 ; 10.152 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 9.646  ; 9.646  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 10.172 ; 10.172 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 8.637  ; 8.637  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 9.268  ; 9.268  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 10.172 ; 10.172 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 9.819  ; 9.819  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 9.748  ; 9.748  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 9.429  ; 9.429  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 7.990  ; 7.990  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 8.570  ; 8.570  ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 9.763  ; 9.763  ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 9.866  ; 9.866  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 9.418  ; 9.418  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 9.445  ; 9.445  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 9.866  ; 9.866  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 9.442  ; 9.442  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 9.072  ; 9.072  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 9.083  ; 9.083  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 9.111  ; 9.111  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 9.053  ; 9.053  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 9.317  ; 9.317  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 9.619  ; 9.619  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 9.443  ; 9.443  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 9.321  ; 9.321  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 9.639  ; 9.639  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 9.339  ; 9.339  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 8.030  ; 8.030  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 8.040  ; 8.040  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 8.090  ; 8.090  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 8.069  ; 8.069  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 8.057  ; 8.057  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 8.060  ; 8.060  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 8.395  ; 8.395  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 8.282  ; 8.282  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 8.465  ; 8.465  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 8.446  ; 8.446  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 8.247  ; 8.247  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 7.886  ; 7.886  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 8.267  ; 8.267  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 8.597  ; 8.597  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 11.392 ; 11.392 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 11.392 ; 11.392 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 11.090 ; 11.090 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 11.082 ; 11.082 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 11.042 ; 11.042 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 12.051 ; 12.051 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 12.051 ; 12.051 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 11.732 ; 11.732 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 11.685 ; 11.685 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 11.717 ; 11.717 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 9.039  ; 9.039  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 11.950 ; 11.950 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 11.682 ; 11.682 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 11.950 ; 11.950 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 11.660 ; 11.660 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 11.630 ; 11.630 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 9.561  ; 9.561  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 9.056  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 7.926  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 4.340 ; 4.340 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 4.591 ; 4.591 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 4.734 ; 4.734 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 4.717 ; 4.717 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 4.752 ; 4.752 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 4.421 ; 4.421 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 4.875 ; 4.875 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 4.533 ; 4.533 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 4.476 ; 4.476 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 4.888 ; 4.888 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 4.593 ; 4.593 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 5.156 ; 5.156 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 4.879 ; 4.879 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 4.669 ; 4.669 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 4.566 ; 4.566 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 4.514 ; 4.514 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 4.340 ; 4.340 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 3.844 ; 3.844 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 4.728 ; 4.728 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 4.778 ; 4.778 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 4.017 ; 4.017 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 4.259 ; 4.259 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 4.151 ; 4.151 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 3.844 ; 3.844 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 5.944 ; 3.898 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.555 ; 4.555 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 4.535 ; 4.535 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 5.469 ; 3.423 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 4.925 ; 4.925 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.830 ; 4.830 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 4.158 ; 4.158 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 4.470 ; 4.470 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 4.544 ; 4.544 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 4.902 ; 4.902 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 4.856 ; 4.856 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 4.844 ; 4.844 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 4.690 ; 4.690 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 4.158 ; 4.158 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 4.437 ; 4.437 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.742 ; 4.742 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 3.774 ; 3.774 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.331 ; 4.331 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.358 ; 4.358 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.508 ; 4.508 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.351 ; 4.351 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.227 ; 4.227 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.237 ; 4.237 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 4.234 ; 4.234 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 4.330 ; 4.330 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 4.434 ; 4.434 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.523 ; 4.523 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.505 ; 4.505 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 4.420 ; 4.420 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 4.566 ; 4.566 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 4.439 ; 4.439 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 3.921 ; 3.921 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 3.925 ; 3.925 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 3.976 ; 3.976 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 3.967 ; 3.967 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 3.953 ; 3.953 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 3.945 ; 3.945 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 4.072 ; 4.072 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 3.945 ; 3.945 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 4.083 ; 4.083 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 4.072 ; 4.072 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 3.920 ; 3.920 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 3.774 ; 3.774 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 3.939 ; 3.939 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 4.066 ; 4.066 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 4.001 ; 4.001 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 4.164 ; 4.164 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 4.039 ; 4.039 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 4.041 ; 4.041 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 4.001 ; 4.001 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 4.003 ; 4.003 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 4.140 ; 4.140 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 4.003 ; 4.003 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 4.282 ; 4.282 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 4.305 ; 4.305 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.087 ; 4.087 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 4.236 ; 4.236 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 4.273 ; 4.273 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 4.370 ; 4.370 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 4.266 ; 4.266 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 4.236 ; 4.236 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.201 ; 4.201 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 3.898 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 3.423 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SPICLK      ; debug5      ; 9.663  ;        ;        ; 9.663  ;
; SPIMOSI     ; debug6      ; 9.641  ;        ;        ; 9.641  ;
; VGACOLOR[0] ; vga_b[2]    ; 11.772 ;        ;        ; 11.772 ;
; VGACOLOR[0] ; vga_b[3]    ; 11.732 ;        ;        ; 11.732 ;
; VGACOLOR[1] ; vga_b[0]    ; 11.969 ;        ;        ; 11.969 ;
; VGACOLOR[1] ; vga_b[1]    ; 11.667 ;        ;        ; 11.667 ;
; VGACOLOR[2] ; vga_g[2]    ; 12.206 ;        ;        ; 12.206 ;
; VGACOLOR[2] ; vga_g[3]    ; 12.238 ;        ;        ; 12.238 ;
; VGACOLOR[3] ; vga_g[0]    ; 11.949 ;        ;        ; 11.949 ;
; VGACOLOR[3] ; vga_g[1]    ; 11.630 ;        ;        ; 11.630 ;
; VGACOLOR[4] ; vga_r[2]    ; 12.033 ;        ;        ; 12.033 ;
; VGACOLOR[4] ; vga_r[3]    ; 12.003 ;        ;        ; 12.003 ;
; VGACOLOR[5] ; vga_r[0]    ; 12.218 ;        ;        ; 12.218 ;
; VGACOLOR[5] ; vga_r[1]    ; 12.486 ;        ;        ; 12.486 ;
; debug_in    ; debug3      ;        ; 10.331 ; 10.331 ;        ;
; debug_in    ; int_ready   ;        ; 9.942  ; 9.942  ;        ;
; reset       ; RAMADDR[0]  ; 19.616 ; 19.616 ; 19.616 ; 19.616 ;
; reset       ; RAMADDR[1]  ; 19.609 ; 19.609 ; 19.609 ; 19.609 ;
; reset       ; RAMADDR[2]  ; 19.609 ; 19.609 ; 19.609 ; 19.609 ;
; reset       ; RAMADDR[3]  ; 19.646 ; 19.646 ; 19.646 ; 19.646 ;
; reset       ; RAMADDR[4]  ; 19.689 ; 19.689 ; 19.689 ; 19.689 ;
; reset       ; RAMADDR[5]  ; 19.270 ; 19.270 ; 19.270 ; 19.270 ;
; reset       ; RAMADDR[6]  ; 19.632 ; 19.632 ; 19.632 ; 19.632 ;
; reset       ; RAMADDR[7]  ; 19.696 ; 19.696 ; 19.696 ; 19.696 ;
; reset       ; RAMADDR[8]  ; 19.706 ; 19.706 ; 19.706 ; 19.706 ;
; reset       ; RAMADDR[9]  ; 19.997 ; 19.997 ; 19.997 ; 19.997 ;
; reset       ; RAMADDR[10] ; 19.863 ; 19.863 ; 19.863 ; 19.863 ;
; reset       ; RAMADDR[11] ; 19.273 ; 19.273 ; 19.273 ; 19.273 ;
; reset       ; RAMADDR[12] ; 18.982 ; 18.982 ; 18.982 ; 18.982 ;
; reset       ; RAMADDR[13] ; 18.964 ; 18.964 ; 18.964 ; 18.964 ;
; reset       ; RAMADDR[14] ; 18.684 ; 18.684 ; 18.684 ; 18.684 ;
; reset       ; RAMADDR[15] ; 17.963 ; 17.676 ; 17.676 ; 17.963 ;
; reset       ; RAMDATA[0]  ; 19.104 ; 18.195 ; 18.195 ; 19.104 ;
; reset       ; RAMDATA[1]  ; 19.244 ; 18.195 ; 18.195 ; 19.244 ;
; reset       ; RAMDATA[2]  ; 18.462 ; 17.360 ; 17.360 ; 18.462 ;
; reset       ; RAMDATA[3]  ; 18.277 ; 17.305 ; 17.305 ; 18.277 ;
; reset       ; RAMDATA[4]  ; 17.998 ; 17.555 ; 17.555 ; 17.998 ;
; reset       ; RAMDATA[5]  ; 17.946 ; 17.875 ; 17.875 ; 17.946 ;
; reset       ; RAMWE       ; 21.203 ; 20.101 ; 20.101 ; 21.203 ;
; reset       ; debug0      ;        ; 14.981 ; 14.981 ;        ;
; reset       ; debug1      ;        ; 14.940 ; 14.940 ;        ;
; reset       ; debug2      ; 20.073 ; 18.971 ; 18.971 ; 20.073 ;
; reset       ; debug4      ;        ; 9.302  ; 9.302  ;        ;
; reset       ; vga_b[0]    ; 12.511 ;        ;        ; 12.511 ;
; reset       ; vga_b[1]    ; 12.209 ;        ;        ; 12.209 ;
; reset       ; vga_b[2]    ; 12.362 ;        ;        ; 12.362 ;
; reset       ; vga_b[3]    ; 12.322 ;        ;        ; 12.322 ;
; reset       ; vga_g[0]    ; 12.972 ;        ;        ; 12.972 ;
; reset       ; vga_g[1]    ; 12.653 ;        ;        ; 12.653 ;
; reset       ; vga_g[2]    ; 12.813 ;        ;        ; 12.813 ;
; reset       ; vga_g[3]    ; 12.845 ;        ;        ; 12.845 ;
; reset       ; vga_hsync   ;        ; 13.800 ; 13.800 ;        ;
; reset       ; vga_r[0]    ; 12.808 ;        ;        ; 12.808 ;
; reset       ; vga_r[1]    ; 13.076 ;        ;        ; 13.076 ;
; reset       ; vga_r[2]    ; 12.774 ;        ;        ; 12.774 ;
; reset       ; vga_r[3]    ; 12.744 ;        ;        ; 12.744 ;
; reset       ; vga_vsync   ;        ; 14.140 ; 14.140 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SPICLK      ; debug5      ; 5.086 ;       ;       ; 5.086 ;
; SPIMOSI     ; debug6      ; 5.073 ;       ;       ; 5.073 ;
; VGACOLOR[0] ; vga_b[2]    ; 5.960 ;       ;       ; 5.960 ;
; VGACOLOR[0] ; vga_b[3]    ; 5.920 ;       ;       ; 5.920 ;
; VGACOLOR[1] ; vga_b[0]    ; 6.061 ;       ;       ; 6.061 ;
; VGACOLOR[1] ; vga_b[1]    ; 5.936 ;       ;       ; 5.936 ;
; VGACOLOR[2] ; vga_g[2]    ; 6.124 ;       ;       ; 6.124 ;
; VGACOLOR[2] ; vga_g[3]    ; 6.147 ;       ;       ; 6.147 ;
; VGACOLOR[3] ; vga_g[0]    ; 6.060 ;       ;       ; 6.060 ;
; VGACOLOR[3] ; vga_g[1]    ; 5.923 ;       ;       ; 5.923 ;
; VGACOLOR[4] ; vga_r[2]    ; 6.055 ;       ;       ; 6.055 ;
; VGACOLOR[4] ; vga_r[3]    ; 6.025 ;       ;       ; 6.025 ;
; VGACOLOR[5] ; vga_r[0]    ; 6.130 ;       ;       ; 6.130 ;
; VGACOLOR[5] ; vga_r[1]    ; 6.227 ;       ;       ; 6.227 ;
; debug_in    ; debug3      ;       ; 5.324 ; 5.324 ;       ;
; debug_in    ; int_ready   ;       ; 5.141 ; 5.141 ;       ;
; reset       ; RAMADDR[0]  ; 6.705 ; 6.705 ; 6.705 ; 6.705 ;
; reset       ; RAMADDR[1]  ; 6.700 ; 6.700 ; 6.700 ; 6.700 ;
; reset       ; RAMADDR[2]  ; 6.700 ; 6.700 ; 6.700 ; 6.700 ;
; reset       ; RAMADDR[3]  ; 6.735 ; 6.735 ; 6.735 ; 6.735 ;
; reset       ; RAMADDR[4]  ; 6.762 ; 6.762 ; 6.762 ; 6.762 ;
; reset       ; RAMADDR[5]  ; 6.576 ; 6.576 ; 6.576 ; 6.576 ;
; reset       ; RAMADDR[6]  ; 6.720 ; 6.720 ; 6.720 ; 6.720 ;
; reset       ; RAMADDR[7]  ; 6.766 ; 6.766 ; 6.766 ; 6.766 ;
; reset       ; RAMADDR[8]  ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; reset       ; RAMADDR[9]  ; 6.874 ; 6.874 ; 6.874 ; 6.874 ;
; reset       ; RAMADDR[10] ; 6.915 ; 6.915 ; 6.915 ; 6.915 ;
; reset       ; RAMADDR[11] ; 6.684 ; 6.684 ; 6.684 ; 6.684 ;
; reset       ; RAMADDR[12] ; 6.575 ; 6.575 ; 6.575 ; 6.575 ;
; reset       ; RAMADDR[13] ; 6.560 ; 6.560 ; 6.560 ; 6.560 ;
; reset       ; RAMADDR[14] ; 6.456 ; 6.456 ; 6.456 ; 6.456 ;
; reset       ; RAMADDR[15] ; 6.049 ; 6.049 ; 6.049 ; 6.049 ;
; reset       ; RAMDATA[0]  ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; reset       ; RAMDATA[1]  ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; reset       ; RAMDATA[2]  ; 7.662 ; 7.662 ; 7.662 ; 7.662 ;
; reset       ; RAMDATA[3]  ; 7.662 ; 7.662 ; 7.662 ; 7.662 ;
; reset       ; RAMDATA[4]  ; 7.744 ; 7.744 ; 7.744 ; 7.744 ;
; reset       ; RAMDATA[5]  ; 7.884 ; 7.884 ; 7.884 ; 7.884 ;
; reset       ; RAMWE       ; 7.384 ; 9.247 ; 9.247 ; 7.384 ;
; reset       ; debug0      ;       ; 7.238 ; 7.238 ;       ;
; reset       ; debug1      ;       ; 7.303 ; 7.303 ;       ;
; reset       ; debug2      ; 6.909 ; 8.772 ; 8.772 ; 6.909 ;
; reset       ; debug4      ;       ; 4.932 ; 4.932 ;       ;
; reset       ; vga_b[0]    ; 6.371 ;       ;       ; 6.371 ;
; reset       ; vga_b[1]    ; 6.246 ;       ;       ; 6.246 ;
; reset       ; vga_b[2]    ; 6.300 ;       ;       ; 6.300 ;
; reset       ; vga_b[3]    ; 6.260 ;       ;       ; 6.260 ;
; reset       ; vga_g[0]    ; 6.519 ;       ;       ; 6.519 ;
; reset       ; vga_g[1]    ; 6.382 ;       ;       ; 6.382 ;
; reset       ; vga_g[2]    ; 6.496 ;       ;       ; 6.496 ;
; reset       ; vga_g[3]    ; 6.519 ;       ;       ; 6.519 ;
; reset       ; vga_hsync   ;       ; 6.855 ; 6.855 ;       ;
; reset       ; vga_r[0]    ; 6.487 ;       ;       ; 6.487 ;
; reset       ; vga_r[1]    ; 6.584 ;       ;       ; 6.584 ;
; reset       ; vga_r[2]    ; 6.468 ;       ;       ; 6.468 ;
; reset       ; vga_r[3]    ; 6.438 ;       ;       ; 6.438 ;
; reset       ; vga_vsync   ;       ; 6.884 ; 6.884 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 415283   ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 415283   ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 201   ; 201  ;
; Unconstrained Output Ports      ; 82    ; 82   ;
; Unconstrained Output Port Paths ; 1132  ; 1132 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 15 13:56:21 2013
Info: Command: quartus_sta de1 -c top_de1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_de1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gen6mhz:inst1|count[2] gen6mhz:inst1|count[2]
    Info (332105): create_clock -period 1.000 -name clock_50mhz clock_50mhz
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.199
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.199      -955.772 gen6mhz:inst1|count[2] 
    Info (332119):    -0.213        -0.213 clock_50mhz 
Info (332146): Worst-case hold slack is -2.688
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.688        -2.688 clock_50mhz 
    Info (332119):     0.445         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -5.297 clock_50mhz 
    Info (332119):    -0.611      -173.524 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.532
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.532      -276.320 gen6mhz:inst1|count[2] 
    Info (332119):     0.523         0.000 clock_50mhz 
Info (332146): Worst-case hold slack is -1.719
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.719        -1.719 clock_50mhz 
    Info (332119):     0.215         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -4.380 clock_50mhz 
    Info (332119):    -0.500      -142.000 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 477 megabytes
    Info: Processing ended: Sun Dec 15 13:56:23 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


