set tool_name "ModelSim-Altera (SystemVerilog)"
set corner_file_list {
	{{"Slow Model"} {questao3.svo questao3_v.sdo}}
	{{"Fast Model"} {questao3_fast.svo questao3_v_fast.sdo}}
}
