Fitter report for High_radix_online_arithmetic
Sun Feb 18 15:20:36 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Sun Feb 18 15:20:36 2018            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; High_radix_online_arithmetic                     ;
; Top-level Entity Name              ; radix4multiplier                                 ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C5F256C6                                      ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 356 / 5,136 ( 7 % )                              ;
;     Total combinational functions  ; 354 / 5,136 ( 7 % )                              ;
;     Dedicated logic registers      ; 44 / 5,136 ( < 1 % )                             ;
; Total registers                    ; 44                                               ;
; Total pins                         ; 10 / 183 ( 5 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.86        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  28.6%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; z[0]     ; Incomplete set of assignments ;
; z[1]     ; Incomplete set of assignments ;
; z[2]     ; Incomplete set of assignments ;
; x[1]     ; Incomplete set of assignments ;
; x[0]     ; Incomplete set of assignments ;
; x[2]     ; Incomplete set of assignments ;
; y[1]     ; Incomplete set of assignments ;
; y[0]     ; Incomplete set of assignments ;
; y[2]     ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
+----------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 430 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 430 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 420     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /Desktop/proj/output_files/High_radix_online_arithmetic.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 356 / 5,136 ( 7 % )  ;
;     -- Combinational with no register       ; 312                  ;
;     -- Register only                        ; 2                    ;
;     -- Combinational with a register        ; 42                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 223                  ;
;     -- 3 input functions                    ; 81                   ;
;     -- <=2 input functions                  ; 50                   ;
;     -- Register only                        ; 2                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 354                  ;
;     -- arithmetic mode                      ; 0                    ;
;                                             ;                      ;
; Total registers*                            ; 44 / 6,000 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 44 / 5,136 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 864 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 27 / 321 ( 8 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 10 / 183 ( 5 % )     ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 1                    ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 1 / 10 ( 10 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 3%         ;
; Maximum fan-out                             ; 46                   ;
; Highest non-global fan-out                  ; 46                   ;
; Total fan-out                               ; 1344                 ;
; Average fan-out                             ; 3.13                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 356 / 5136 ( 7 % )  ; 0 / 5136 ( 0 % )               ;
;     -- Combinational with no register       ; 312                 ; 0                              ;
;     -- Register only                        ; 2                   ; 0                              ;
;     -- Combinational with a register        ; 42                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 223                 ; 0                              ;
;     -- 3 input functions                    ; 81                  ; 0                              ;
;     -- <=2 input functions                  ; 50                  ; 0                              ;
;     -- Register only                        ; 2                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 354                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 44                  ; 0                              ;
;     -- Dedicated logic registers            ; 44 / 5136 ( < 1 % ) ; 0 / 5136 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 27 / 321 ( 8 % )    ; 0 / 321 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 10                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 1 / 12 ( 8 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 1339                ; 5                              ;
;     -- Registered Connections               ; 261                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 7                   ; 0                              ;
;     -- Output Ports                         ; 3                   ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk  ; E2    ; 1        ; 0            ; 11           ; 0            ; 44                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; x[0] ; A8    ; 8        ; 16           ; 24           ; 14           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; x[1] ; B10   ; 7        ; 21           ; 24           ; 14           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; x[2] ; A10   ; 7        ; 21           ; 24           ; 7            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; y[0] ; B8    ; 8        ; 16           ; 24           ; 21           ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; y[1] ; E9    ; 7        ; 18           ; 24           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; y[2] ; G11   ; 6        ; 34           ; 20           ; 14           ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; z[0] ; F8    ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[1] ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; z[2] ; E8    ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; z[2]                    ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; z[0]                    ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 18 ( 28 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 2 / 16 ( 13 % ) ; 2.5V          ; --           ;
; 7        ; 3 / 26 ( 12 % ) ; 2.5V          ; --           ;
; 8        ; 5 / 26 ( 19 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; x[0]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; x[2]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; y[0]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; x[1]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; z[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ; 23         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; z[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 174        ; 7        ; y[1]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; z[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; y[2]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 135        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H16      ; 134        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                 ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
; |radix4multiplier                        ; 356 (35)    ; 44 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 10   ; 0            ; 312 (7)      ; 2 (2)             ; 42 (23)          ; |radix4multiplier                                                                   ; work         ;
;    |calcVj:Vj_1|                         ; 306 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (0)      ; 0 (0)             ; 5 (0)            ; |radix4multiplier|calcVj:Vj_1                                                       ; work         ;
;       |SELM:selm_1|                      ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |radix4multiplier|calcVj:Vj_1|SELM:selm_1                                           ; work         ;
;       |multiplyByFour:X_time_y|          ; 88 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (36)      ; 0 (0)             ; 3 (2)            ; |radix4multiplier|calcVj:Vj_1|multiplyByFour:X_time_y                               ; work         ;
;          |negateX:negate1|               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |radix4multiplier|calcVj:Vj_1|multiplyByFour:X_time_y|negateX:negate1               ; work         ;
;          |radix4adder_new:adder_pos_two| ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 1 (1)            ; |radix4multiplier|calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two ; work         ;
;       |multiplyByFour:Y_time_x|          ; 91 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (37)      ; 0 (0)             ; 1 (1)            ; |radix4multiplier|calcVj:Vj_1|multiplyByFour:Y_time_x                               ; work         ;
;          |negateX:negate1|               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |radix4multiplier|calcVj:Vj_1|multiplyByFour:Y_time_x|negateX:negate1               ; work         ;
;          |radix4adder_new:adder_pos_two| ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 0 (0)            ; |radix4multiplier|calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two ; work         ;
;       |radix4adder_new:adder_1|          ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |radix4multiplier|calcVj:Vj_1|radix4adder_new:adder_1                               ; work         ;
;       |radix4adder_new:adder_2|          ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 1 (1)            ; |radix4multiplier|calcVj:Vj_1|radix4adder_new:adder_2                               ; work         ;
;    |onTheFlyConverterSignedDigit:CA_X|   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |radix4multiplier|onTheFlyConverterSignedDigit:CA_X                                 ; work         ;
;    |onTheFlyConverterSignedDigit:CA_Y|   ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |radix4multiplier|onTheFlyConverterSignedDigit:CA_Y                                 ; work         ;
;    |radix4adder_new:adder_2|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |radix4multiplier|radix4adder_new:adder_2                                           ; work         ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+------+----------+---------------+---------------+-----------------------+-----+------+
; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------+----------+---------------+---------------+-----------------------+-----+------+
; z[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; x[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; x[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x[2] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; y[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; y[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; y[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                     ;
+--------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                  ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------+-------------------+---------+
; x[1]                                                                                 ;                   ;         ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector23~0                              ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector2~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector11~0                              ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|WideOr17~0                                ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector9~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector9~1                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector1~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|w~3         ; 1                 ; 6       ;
;      - onTheFlyConverterSignedDigit:CA_X|Q~1                                         ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add9~4      ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add6~4      ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add3~6      ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add3~7      ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add17~6     ; 1                 ; 6       ;
; x[0]                                                                                 ;                   ;         ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector23~0                              ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector2~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector11~0                              ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|WideOr17~0                                ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector9~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector4~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector9~1                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector3~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add19~2     ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector7~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector6~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add19~3     ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|w~4         ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector10~0                              ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector9~2                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add0~0      ; 0                 ; 6       ;
;      - calcVj:Vj_1|radix4adder_new:adder_1|Add0~1                                    ; 0                 ; 6       ;
;      - onTheFlyConverterSignedDigit:CA_X|Q~0                                         ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add9~4      ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add6~4      ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add3~6      ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add3~7      ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add17~6     ; 0                 ; 6       ;
;      - W_j_1~15                                                                      ; 0                 ; 6       ;
; x[2]                                                                                 ;                   ;         ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector2~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|WideOr17~0                                ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector9~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector4~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector9~1                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector3~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector1~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector7~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector6~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|w~3         ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector10~0                              ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector9~2                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector13~0                              ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:Y_time_x|Selector12~0                              ; 1                 ; 6       ;
;      - onTheFlyConverterSignedDigit:CA_X|Q~2                                         ; 1                 ; 6       ;
; y[1]                                                                                 ;                   ;         ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector23~0                              ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector2~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector11~0                              ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|WideOr17~0                                ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector4~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector4~2                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector1~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|w~3         ; 0                 ; 6       ;
;      - onTheFlyConverterSignedDigit:CA_Y|Q~10                                        ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add9~4      ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add6~4      ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add3~6      ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add3~7      ; 0                 ; 6       ;
; y[0]                                                                                 ;                   ;         ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector23~0                              ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector2~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector11~0                              ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|WideOr17~0                                ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector4~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector4~1                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector4~2                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector3~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add19~1     ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector7~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector6~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add19~2     ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|w~4         ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector10~0                              ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector9~0                               ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|LessThan1~0 ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add0~2      ; 1                 ; 6       ;
;      - onTheFlyConverterSignedDigit:CA_Y|Q~9                                         ; 1                 ; 6       ;
;      - calcVj:Vj_1|radix4adder_new:adder_1|Add0~1                                    ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add9~4      ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add6~4      ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add3~6      ; 1                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add3~7      ; 1                 ; 6       ;
; y[2]                                                                                 ;                   ;         ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector2~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|WideOr17~0                                ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector4~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector4~1                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector4~2                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector3~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector1~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector7~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector6~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|w~3         ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector10~0                              ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector9~0                               ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector13~0                              ; 0                 ; 6       ;
;      - calcVj:Vj_1|multiplyByFour:X_time_y|Selector12~0                              ; 0                 ; 6       ;
;      - onTheFlyConverterSignedDigit:CA_Y|Q~11                                        ; 0                 ; 6       ;
; clk                                                                                  ;                   ;         ;
+--------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                              ;
+-------+---------------+---------+-------------+--------+----------------------+------------------+---------------------------+
; Name  ; Location      ; Fan-Out ; Usage       ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+---------------+---------+-------------+--------+----------------------+------------------+---------------------------+
; clk   ; PIN_E2        ; 44      ; Clock       ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; reset ; FF_X14_Y21_N7 ; 46      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
+-------+---------------+---------+-------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_E2   ; 44      ; 6                                    ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                         ;
+-------------------------------------------------------------------------------+---------+
; Name                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------+---------+
; reset                                                                         ; 46      ;
; x[0]~input                                                                    ; 24      ;
; y[0]~input                                                                    ; 23      ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add12~3                                   ; 19      ;
; y[2]~input                                                                    ; 15      ;
; x[2]~input                                                                    ; 15      ;
; x[1]~input                                                                    ; 14      ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector4~0                               ; 14      ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector9~0                               ; 14      ;
; y[1]~input                                                                    ; 13      ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector11~0                              ; 13      ;
; X_j_1[9]                                                                      ; 13      ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector11~0                              ; 13      ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add18~3                                   ; 12      ;
; onTheFlyConverterSignedDigit:CA_Y|Q[6]                                        ; 12      ;
; onTheFlyConverterSignedDigit:CA_Y|Q[9]                                        ; 12      ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add12~4                                   ; 11      ;
; calcVj:Vj_1|SELM:selm_1|Equal0~0                                              ; 11      ;
; X_j_1[0]                                                                      ; 11      ;
; onTheFlyConverterSignedDigit:CA_Y|Q[0]                                        ; 11      ;
; X_j_1[6]                                                                      ; 11      ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add12~2                                   ; 10      ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add9~3                                    ; 9       ;
; X_j_1[3]                                                                      ; 9       ;
; onTheFlyConverterSignedDigit:CA_Y|Q[3]                                        ; 9       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add9~4                                    ; 8       ;
; calcVj:Vj_1|radix4adder_new:adder_2|LessThan7~0                               ; 8       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|WideOr17~0                                ; 8       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|WideOr17~0                                ; 8       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector2~0                               ; 7       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add0~1      ; 6       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add17~2     ; 6       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add17~4     ; 6       ;
; X_j_1[1]                                                                      ; 6       ;
; onTheFlyConverterSignedDigit:CA_Y|Q[1]                                        ; 6       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add18~0     ; 6       ;
; X_j_1[4]                                                                      ; 6       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add18~0     ; 6       ;
; onTheFlyConverterSignedDigit:CA_Y|Q[4]                                        ; 6       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector4~2                               ; 6       ;
; X_j_1[7]                                                                      ; 6       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector23~0                              ; 6       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector9~1                               ; 6       ;
; onTheFlyConverterSignedDigit:CA_Y|Q[7]                                        ; 6       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector2~0                               ; 6       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector23~0                              ; 6       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add3~7      ; 5       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add3~7      ; 5       ;
; counter[0]                                                                    ; 5       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add3~2                                    ; 5       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add9~1                                    ; 5       ;
; calcVj:Vj_1|radix4adder_new:adder_2|LessThan5~1                               ; 5       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add3~2                                    ; 5       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add0~0      ; 5       ;
; X_j_1[2]                                                                      ; 5       ;
; onTheFlyConverterSignedDigit:CA_Y|Q[2]                                        ; 5       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~8                                           ; 5       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add12~2                                   ; 5       ;
; X_j_1[5]                                                                      ; 5       ;
; onTheFlyConverterSignedDigit:CA_Y|Q[5]                                        ; 5       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector8~0                               ; 5       ;
; X_j_1[8]                                                                      ; 5       ;
; onTheFlyConverterSignedDigit:CA_Y|Q[8]                                        ; 5       ;
; radix4adder_new:adder_2|LessThan3~0                                           ; 4       ;
; calcVj:Vj_1|radix4adder_new:adder_2|LessThan1~1                               ; 4       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add17~2                                   ; 4       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add3~1                                    ; 4       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add16~1                                   ; 4       ;
; calcVj:Vj_1|radix4adder_new:adder_1|t[0]~3                                    ; 4       ;
; calcVj:Vj_1|radix4adder_new:adder_2|LessThan1~0                               ; 4       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|w[2]~6      ; 4       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|w[2]~6      ; 4       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add0~0                                    ; 4       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add18~1                                   ; 4       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add18~0                                   ; 4       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|t[0]~3      ; 4       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add0~0      ; 4       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|t[0]~3      ; 4       ;
; W_j_1[6]                                                                      ; 4       ;
; calcVj:Vj_1|radix4adder_new:adder_1|t[6]~0                                    ; 4       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector8~0                               ; 4       ;
; X_j_1[10]                                                                     ; 4       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector5~0                               ; 4       ;
; onTheFlyConverterSignedDigit:CA_Y|Q[10]                                       ; 4       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector5~0                               ; 4       ;
; W_j_1[2]                                                                      ; 4       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add3~6      ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add3~6      ; 3       ;
; counter[1]                                                                    ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add3~5                                    ; 3       ;
; radix4adder_new:adder_2|LessThan5~0                                           ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add17~3                                   ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_2|LessThan3~0                               ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_2|w[5]~1                                    ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add16~2                                   ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add3~0                                    ; 3       ;
; W_j_1[1]                                                                      ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add0~2      ; 3       ;
; calcVj:Vj_1|SELM:selm_1|p_j~4                                                 ; 3       ;
; W_j_1[8]                                                                      ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add9~2                                    ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add18~3                                   ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add18~1                                   ; 3       ;
; W_j_1[5]                                                                      ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add6~2                                    ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add17~3                                   ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_2|LessThan5~0                               ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add6~1                                    ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add17~1                                   ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add6~0                                    ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|t[2]~2                                    ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|LessThan3~0                               ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add16~3     ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add16~3     ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add3~1                                    ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add16~0     ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add16~0     ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add3~0                                    ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add0~1      ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector24~0                              ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector12~0                              ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|LessThan1~0 ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add0~4      ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add0~3      ; 3       ;
; W_j_1[4]                                                                      ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add18~0                                   ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|t[4]~1                                    ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|LessThan5~0                               ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add6~0                                    ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add17~5     ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add17~3     ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add17~1     ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector9~2                               ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|negateX:negate1|Add0~0                    ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector21~0                              ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|LessThan3~0 ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add3~4      ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector10~2                              ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector22~0                              ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add17~3     ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|t[2]~2      ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector9~4                               ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|negateX:negate1|Add0~0                    ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector21~0                              ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|LessThan3~0 ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add3~4      ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector10~2                              ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector22~0                              ; 3       ;
; W_j_1[11]                                                                     ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add12~1                                   ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add19~1                                   ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|w[11]~0                                   ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add18~3     ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add18~3     ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add9~0                                    ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add18~2     ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add18~2     ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add6~3      ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector6~2                               ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|negateX:negate1|Add1~0                    ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector18~0                              ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|w[8]~1      ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add6~2      ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add6~3      ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector6~2                               ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|negateX:negate1|Add1~0                    ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector18~0                              ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|w[8]~1      ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add6~2      ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add19~2     ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector1~0                               ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add19~1     ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector1~0                               ; 3       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add12~0                                   ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|t[6]~0      ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add9~3      ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector3~2                               ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|negateX:negate1|Add2~0                    ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector15~0                              ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|negateX:negate1|Add3~0                    ; 3       ;
; X_j_1[11]                                                                     ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|w[11]~0     ; 3       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add9~2      ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add9~3      ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector3~2                               ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|negateX:negate1|Add2~0                    ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector15~0                              ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|negateX:negate1|Add3~0                    ; 3       ;
; onTheFlyConverterSignedDigit:CA_Y|Q[11]                                       ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|w[11]~0     ; 3       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add9~2      ; 3       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~24                                          ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add6~4      ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add6~4      ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add9~4      ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add9~4      ; 2       ;
; counter~2                                                                     ; 2       ;
; counter~1                                                                     ; 2       ;
; counter~0                                                                     ; 2       ;
; counter[2]                                                                    ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_2|w[5]~3                                    ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add17~1                                   ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add6~3                                    ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add17~0                                   ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add3~4                                    ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add3~3                                    ; 2       ;
; W_j_1[0]                                                                      ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_1|LessThan1~0                               ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add3~3                                    ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add12~5                                   ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add19~1                                   ; 2       ;
; calcVj:Vj_1|SELM:selm_1|LessThan1~0                                           ; 2       ;
; calcVj:Vj_1|SELM:selm_1|Equal0~1                                              ; 2       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~18                                          ; 2       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~17                                          ; 2       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~14                                          ; 2       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~10                                          ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add9~0                                    ; 2       ;
; W_j_1[7]                                                                      ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add18~2                                   ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_1|LessThan5~1                               ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add9~1                                    ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_2|t[4]~0                                    ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add17~0                                   ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_1|LessThan3~1                               ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add6~1                                    ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|LessThan1~1 ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add3~5      ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|LessThan1~0 ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add3~5      ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector25~0                              ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector13~0                              ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add0~2      ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector24~0                              ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector12~0                              ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector25~0                              ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector13~0                              ; 2       ;
; W_j_1[3]                                                                      ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add17~0     ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|t[2]~2      ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|LessThan3~1 ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector11~1                              ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|LessThan3~1 ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector11~1                              ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add19~2                                   ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add12~0                                   ; 2       ;
; W_j_1[9]                                                                      ; 2       ;
; W_j_1[10]                                                                     ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_1|LessThan7~0                               ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add18~1     ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|LessThan5~0 ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add18~1     ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|LessThan5~0 ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|t[4]~1      ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector7~2                               ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector19~0                              ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|t[4]~1      ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector7~2                               ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector19~0                              ; 2       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add12~1                                   ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add19~1     ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|LessThan7~0 ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add19~0     ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|LessThan7~0 ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector4~4                               ; 2       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector16~0                              ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add19~0     ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|t[6]~0      ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector4~2                               ; 2       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector16~0                              ; 2       ;
; calcVj:Vj_1|SELM:selm_1|Selector1~7                                           ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector1~6                                           ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add19~4                                   ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add19~3                                   ; 1       ;
; W_j_1~15                                                                      ; 1       ;
; calcVj:Vj_1|SELM:selm_1|p_j[2]~11                                             ; 1       ;
; calcVj:Vj_1|SELM:selm_1|p_j[2]~10                                             ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add17~6     ; 1       ;
; counter~3                                                                     ; 1       ;
; onTheFlyConverterSignedDigit:CA_X|Q~2                                         ; 1       ;
; onTheFlyConverterSignedDigit:CA_X|Q~1                                         ; 1       ;
; onTheFlyConverterSignedDigit:CA_X|Q~0                                         ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_2|w~4                                       ; 1       ;
; W_j_1~14                                                                      ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add0~1                                    ; 1       ;
; LessThan0~0                                                                   ; 1       ;
; Add0~0                                                                        ; 1       ;
; counter[3]                                                                    ; 1       ;
; W_j_1~13                                                                      ; 1       ;
; radix4adder_new:adder_2|Add17~0                                               ; 1       ;
; W_j_1~12                                                                      ; 1       ;
; W_j_1~11                                                                      ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add16~0                                   ; 1       ;
; W_j_1~10                                                                      ; 1       ;
; W_j_1~9                                                                       ; 1       ;
; X_j_1~11                                                                      ; 1       ;
; onTheFlyConverterSignedDigit:CA_X|Q[2]                                        ; 1       ;
; X_j_1~10                                                                      ; 1       ;
; onTheFlyConverterSignedDigit:CA_X|Q[1]                                        ; 1       ;
; X_j_1~9                                                                       ; 1       ;
; onTheFlyConverterSignedDigit:CA_X|Q[0]                                        ; 1       ;
; onTheFlyConverterSignedDigit:CA_Y|Q~11                                        ; 1       ;
; onTheFlyConverterSignedDigit:CA_Y|Q~10                                        ; 1       ;
; onTheFlyConverterSignedDigit:CA_Y|Q~9                                         ; 1       ;
; W_j_1~8                                                                       ; 1       ;
; W_j_1~7                                                                       ; 1       ;
; W_j_1~6                                                                       ; 1       ;
; W_j_1~5                                                                       ; 1       ;
; W_j_1~4                                                                       ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add18~4                                   ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_2|w[8]~2                                    ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_1|w[5]~4                                    ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add16~0                                   ; 1       ;
; X_j_1~8                                                                       ; 1       ;
; X_j_1~7                                                                       ; 1       ;
; X_j_1~6                                                                       ; 1       ;
; onTheFlyConverterSignedDigit:CA_Y|Q~8                                         ; 1       ;
; onTheFlyConverterSignedDigit:CA_Y|Q~7                                         ; 1       ;
; onTheFlyConverterSignedDigit:CA_Y|Q~6                                         ; 1       ;
; X_j_1~5                                                                       ; 1       ;
; X_j_1~4                                                                       ; 1       ;
; X_j_1~3                                                                       ; 1       ;
; X_j_1~2                                                                       ; 1       ;
; X_j_1~1                                                                       ; 1       ;
; X_j_1~0                                                                       ; 1       ;
; onTheFlyConverterSignedDigit:CA_Y|Q~5                                         ; 1       ;
; onTheFlyConverterSignedDigit:CA_Y|Q~4                                         ; 1       ;
; onTheFlyConverterSignedDigit:CA_Y|Q~3                                         ; 1       ;
; onTheFlyConverterSignedDigit:CA_Y|Q~2                                         ; 1       ;
; onTheFlyConverterSignedDigit:CA_Y|Q~1                                         ; 1       ;
; onTheFlyConverterSignedDigit:CA_Y|Q~0                                         ; 1       ;
; calcVj:Vj_1|SELM:selm_1|p_j[2]~9                                              ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_2|w[14]~0                                   ; 1       ;
; calcVj:Vj_1|SELM:selm_1|p_j[2]~8                                              ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add19~2                                   ; 1       ;
; calcVj:Vj_1|SELM:selm_1|p_j[2]~7                                              ; 1       ;
; calcVj:Vj_1|SELM:selm_1|p_j[2]~6                                              ; 1       ;
; calcVj:Vj_1|SELM:selm_1|p_j[2]~5                                              ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add19~0                                   ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector1~5                                           ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector1~4                                           ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector1~3                                           ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector1~2                                           ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector1~1                                           ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector1~0                                           ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~23                                          ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~22                                          ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~21                                          ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~20                                          ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~19                                          ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~16                                          ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~15                                          ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~13                                          ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~12                                          ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~11                                          ; 1       ;
; calcVj:Vj_1|SELM:selm_1|Selector2~9                                           ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_2|Add18~2                                   ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_1|w[11]~3                                   ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add17~2                                   ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add16~2     ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add16~1     ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add16~2     ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add16~1     ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|w[8]~5      ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector9~1                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector9~0                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector10~1                              ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector10~0                              ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|w[8]~5      ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add17~2     ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector9~3                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector9~2                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector10~1                              ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector10~0                              ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_1|w[14]~2                                   ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add12~3                                   ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add19~3     ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|w~4         ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|w~3         ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|Add19~2     ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add19~4     ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|w~4         ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|w~3         ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|Add19~3     ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_1|w[14]~1                                   ; 1       ;
; calcVj:Vj_1|radix4adder_new:adder_1|Add19~0                                   ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|radix4adder_new:adder_pos_two|w[11]~2     ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|radix4adder_new:adder_pos_two|w[11]~2     ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector6~1                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector6~0                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector7~1                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector7~0                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector6~1                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector6~0                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector7~1                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector7~0                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector3~1                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector3~0                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector4~3                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:X_time_y|Selector4~1                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector3~1                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector3~0                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector4~1                               ; 1       ;
; calcVj:Vj_1|multiplyByFour:Y_time_x|Selector4~0                               ; 1       ;
+-------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 406 / 32,401 ( 1 % )   ;
; C16 interconnects           ; 3 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 162 / 21,816 ( < 1 % ) ;
; Direct links                ; 86 / 32,401 ( < 1 % )  ;
; Global clocks               ; 1 / 10 ( 10 % )        ;
; Local interconnects         ; 246 / 10,320 ( 2 % )   ;
; R24 interconnects           ; 2 / 1,289 ( < 1 % )    ;
; R4 interconnects            ; 219 / 28,186 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.19) ; Number of LABs  (Total = 27) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 4                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 17                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.63) ; Number of LABs  (Total = 27) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 17                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.78) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 3                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 4                            ;
; 17                                           ; 4                            ;
; 18                                           ; 4                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.04) ; Number of LABs  (Total = 27) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 3                            ;
; 7                                               ; 2                            ;
; 8                                               ; 3                            ;
; 9                                               ; 5                            ;
; 10                                              ; 1                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.15) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 4                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 10        ; 0            ; 0            ; 10        ; 10        ; 0            ; 3            ; 0            ; 0            ; 7            ; 0            ; 3            ; 7            ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 10        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 10           ; 10           ; 10           ; 10           ; 10           ; 0         ; 10           ; 10           ; 0         ; 0         ; 10           ; 7            ; 10           ; 10           ; 3            ; 10           ; 7            ; 3            ; 10           ; 10           ; 10           ; 7            ; 10           ; 10           ; 10           ; 10           ; 10           ; 0         ; 10           ; 10           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; z[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; y[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119004): Automatically selected device EP3C5F256C6 for design High_radix_online_arithmetic
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C10F256C6 is compatible
    Info (176445): Device EP3C16F256C6 is compatible
    Info (176445): Device EP3C25F256C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 10 pins of 10 total pins
    Info (169086): Pin z[0] not assigned to an exact location on the device
    Info (169086): Pin z[1] not assigned to an exact location on the device
    Info (169086): Pin z[2] not assigned to an exact location on the device
    Info (169086): Pin x[1] not assigned to an exact location on the device
    Info (169086): Pin x[0] not assigned to an exact location on the device
    Info (169086): Pin x[2] not assigned to an exact location on the device
    Info (169086): Pin y[1] not assigned to an exact location on the device
    Info (169086): Pin y[0] not assigned to an exact location on the device
    Info (169086): Pin y[2] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'High_radix_online_arithmetic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 9 (unused VREF, 2.5V VCCIO, 6 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.20 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file /Desktop/proj/output_files/High_radix_online_arithmetic.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1117 megabytes
    Info: Processing ended: Sun Feb 18 15:20:37 2018
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /Desktop/proj/output_files/High_radix_online_arithmetic.fit.smsg.


