#ifndef __STDO_RX_EVENTGEN_H__
#define __STDO_RX_EVENTGEN_H__

// ----------------- STDO_RX_EVENTGEN Register Definition -------------------
typedef volatile struct {
    kal_uint32 STDO_RXBRP_EVENT_OFFSET;                                                   // 0x0000
    kal_uint32 STDO_RXBRP_EVENT_MASK;                                                     // 0x0004
    kal_uint32 STDO_uSIP_IRQ_OFFSET;                                                      // 0x0008
    kal_uint32 STDO_uSIP_IRQ_MASK;                                                        // 0x000C
    kal_uint32 STDO_uSIP_IRQ_CLR;                                                         // 0x0010
    kal_uint32 STDO_uSIP_IRQ_SRC;                                                         // 0x0014
    kal_uint32 STDO_uSIP_IRQ_ISR;                                                         // 0x0018
    kal_uint32 STDO_RXDFE_ON_EVENT;                                                       // 0x001C
    kal_uint32 STDO_RXDFE_OFF_EVENT;                                                      // 0x0020
    kal_uint32 STDO_DBG_ON_EVENT;                                                         // 0x0024
    kal_uint32 STDO_DBG_OFF_EVENT;                                                        // 0x0028
    kal_uint32 STDO_TTR_ON_EVENT;                                                         // 0x002C
    kal_uint32 STDO_TTR_OFF_EVENT;                                                        // 0x0030
    kal_uint32 STDO_DVFS_EVENT;                                                           // 0x0034
    kal_uint32 rsv_0038[958];                                                             // 0x0038..0x0F2C
    kal_uint32 STDO_RX_BSIRD_EVENT[3];                                                    // 0x0F30..0x0F38
    kal_uint32 rsv_0F3C[61];                                                              // 0x0F3C..0x102C
    kal_uint32 STDO_RX_BSI_EVENT[45];                                                     // 0x1030..0x10E0
    kal_uint32 rsv_10E4[967];                                                             // 0x10E4..0x1FFC
    kal_uint32 STDO_RX_MIPI_EVENT[77];                                                    // 0x2000..0x2130
    kal_uint32 rsv_2134[947];                                                             // 0x2134..0x2FFC
    kal_uint32 STDO_RX_BPI_EVENT[34];                                                     // 0x3000..0x3084
    kal_uint32 rsv_3088[11229];                                                           // 0x3088..0xDFF8
    kal_uint8  rsv_DFFC;                                                                  // DFFC
    kal_uint16 rsv_DFFD;                                                                  // DFFD
    kal_uint8 rsv_E0FF;                                                                   // E0FF
    kal_uint32 rsv_E100[959];                                                             // 0xE100..0xEFF8
    kal_uint8  rsv_EFFC;                                                                  // EFFC
    kal_uint16 rsv_EFFD;                                                                  // EFFD
} STDO_RX_EVENTGEN_REGS, *PSTDO_RX_EVENTGEN_REGS;

// ---------- STDO_RX_EVENTGEN word-offset  ----------
#define O_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_OFFSET                               (0)
#define O_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK                                 (1)
#define O_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_OFFSET                                  (2)
#define O_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK                                    (3)
#define O_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR                                     (4)
#define O_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC                                     (5)
#define O_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR                                     (6)
#define O_STDO_RX_EVENTGEN_STDO_RXDFE_ON_EVENT                                   (7)
#define O_STDO_RX_EVENTGEN_STDO_RXDFE_OFF_EVENT                                  (8)
#define O_STDO_RX_EVENTGEN_STDO_DBG_ON_EVENT                                     (9)
#define O_STDO_RX_EVENTGEN_STDO_DBG_OFF_EVENT                                    (10)
#define O_STDO_RX_EVENTGEN_STDO_TTR_ON_EVENT                                     (11)
#define O_STDO_RX_EVENTGEN_STDO_TTR_OFF_EVENT                                    (12)
#define O_STDO_RX_EVENTGEN_STDO_DVFS_EVENT                                       (13)
#define O_STDO_RX_EVENTGEN_STDO_RX_BSIRD_EVENT(i)                                (972 + (i))
#define O_STDO_RX_EVENTGEN_STDO_RX_BSI_EVENT(i)                                  (1036 + (i))
#define O_STDO_RX_EVENTGEN_STDO_RX_MIPI_EVENT(i)                                 (2048 + (i))
#define O_STDO_RX_EVENTGEN_STDO_RX_BPI_EVENT(i)                                  (3072 + (i))

// ---------- STDO_RXBRP_EVENT_OFFSET bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_OFFSET_CHIP_OFFSET                   (2)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_OFFSET_CHIP_OFFSET                   (12)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_OFFSET_CHIP_OFFSET                   (0x00003FFC)

// ---------- STDO_RXBRP_EVENT_MASK bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK15                           (15)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK15                           (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK15                           (0x00008000)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK14                           (14)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK14                           (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK14                           (0x00004000)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK13                           (13)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK13                           (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK13                           (0x00002000)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK12                           (12)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK12                           (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK12                           (0x00001000)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK11                           (11)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK11                           (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK11                           (0x00000800)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK10                           (10)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK10                           (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK10                           (0x00000400)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK9                            (9)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK9                            (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK9                            (0x00000200)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK8                            (8)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK8                            (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK8                            (0x00000100)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK7                            (7)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK7                            (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK7                            (0x00000080)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK6                            (6)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK6                            (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK6                            (0x00000040)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK5                            (5)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK5                            (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK5                            (0x00000020)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK4                            (4)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK4                            (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK4                            (0x00000010)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK3                            (3)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK3                            (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK3                            (0x00000008)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK2                            (2)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK2                            (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK2                            (0x00000004)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK1                            (1)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK1                            (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK1                            (0x00000002)
#define P_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK0                            (0)
#define L_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK0                            (1)
#define M_STDO_RX_EVENTGEN_STDO_RXBRP_EVENT_MASK_MSK0                            (0x00000001)

// ---------- STDO_uSIP_IRQ_OFFSET bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_OFFSET_CHIP_OFFSET                      (2)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_OFFSET_CHIP_OFFSET                      (11)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_OFFSET_CHIP_OFFSET                      (0x00001FFC)

// ---------- STDO_uSIP_IRQ_MASK bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK31                              (31)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK31                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK31                              (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK30                              (30)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK30                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK30                              (0x40000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK29                              (29)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK29                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK29                              (0x20000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK28                              (28)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK28                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK28                              (0x10000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK27                              (27)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK27                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK27                              (0x08000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK26                              (26)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK26                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK26                              (0x04000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK25                              (25)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK25                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK25                              (0x02000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK24                              (24)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK24                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK24                              (0x01000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK23                              (23)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK23                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK23                              (0x00800000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK22                              (22)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK22                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK22                              (0x00400000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK21                              (21)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK21                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK21                              (0x00200000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK20                              (20)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK20                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK20                              (0x00100000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK19                              (19)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK19                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK19                              (0x00080000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK18                              (18)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK18                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK18                              (0x00040000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK17                              (17)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK17                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK17                              (0x00020000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK16                              (16)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK16                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK16                              (0x00010000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK15                              (15)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK15                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK15                              (0x00008000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK14                              (14)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK14                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK14                              (0x00004000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK13                              (13)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK13                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK13                              (0x00002000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK12                              (12)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK12                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK12                              (0x00001000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK11                              (11)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK11                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK11                              (0x00000800)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK10                              (10)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK10                              (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK10                              (0x00000400)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK9                               (9)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK9                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK9                               (0x00000200)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK8                               (8)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK8                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK8                               (0x00000100)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK7                               (7)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK7                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK7                               (0x00000080)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK6                               (6)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK6                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK6                               (0x00000040)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK5                               (5)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK5                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK5                               (0x00000020)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK4                               (4)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK4                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK4                               (0x00000010)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK3                               (3)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK3                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK3                               (0x00000008)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK2                               (2)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK2                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK2                               (0x00000004)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK1                               (1)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK1                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK1                               (0x00000002)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK0                               (0)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK0                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_MASK_MSK0                               (0x00000001)

// ---------- STDO_uSIP_IRQ_CLR bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR31                               (31)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR31                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR31                               (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR30                               (30)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR30                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR30                               (0x40000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR29                               (29)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR29                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR29                               (0x20000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR28                               (28)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR28                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR28                               (0x10000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR27                               (27)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR27                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR27                               (0x08000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR26                               (26)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR26                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR26                               (0x04000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR25                               (25)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR25                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR25                               (0x02000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR24                               (24)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR24                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR24                               (0x01000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR23                               (23)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR23                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR23                               (0x00800000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR22                               (22)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR22                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR22                               (0x00400000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR21                               (21)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR21                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR21                               (0x00200000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR20                               (20)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR20                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR20                               (0x00100000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR19                               (19)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR19                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR19                               (0x00080000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR18                               (18)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR18                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR18                               (0x00040000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR17                               (17)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR17                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR17                               (0x00020000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR16                               (16)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR16                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR16                               (0x00010000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR15                               (15)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR15                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR15                               (0x00008000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR14                               (14)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR14                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR14                               (0x00004000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR13                               (13)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR13                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR13                               (0x00002000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR12                               (12)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR12                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR12                               (0x00001000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR11                               (11)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR11                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR11                               (0x00000800)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR10                               (10)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR10                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR10                               (0x00000400)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR9                                (9)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR9                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR9                                (0x00000200)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR8                                (8)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR8                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR8                                (0x00000100)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR7                                (7)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR7                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR7                                (0x00000080)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR6                                (6)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR6                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR6                                (0x00000040)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR5                                (5)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR5                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR5                                (0x00000020)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR4                                (4)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR4                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR4                                (0x00000010)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR3                                (3)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR3                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR3                                (0x00000008)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR2                                (2)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR2                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR2                                (0x00000004)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR1                                (1)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR1                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR1                                (0x00000002)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR0                                (0)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR0                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_CLR_CLR0                                (0x00000001)

// ---------- STDO_uSIP_IRQ_SRC bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC31                               (31)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC31                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC31                               (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC30                               (30)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC30                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC30                               (0x40000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC29                               (29)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC29                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC29                               (0x20000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC28                               (28)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC28                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC28                               (0x10000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC27                               (27)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC27                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC27                               (0x08000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC26                               (26)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC26                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC26                               (0x04000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC25                               (25)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC25                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC25                               (0x02000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC24                               (24)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC24                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC24                               (0x01000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC23                               (23)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC23                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC23                               (0x00800000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC22                               (22)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC22                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC22                               (0x00400000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC21                               (21)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC21                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC21                               (0x00200000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC20                               (20)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC20                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC20                               (0x00100000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC19                               (19)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC19                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC19                               (0x00080000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC18                               (18)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC18                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC18                               (0x00040000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC17                               (17)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC17                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC17                               (0x00020000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC16                               (16)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC16                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC16                               (0x00010000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC15                               (15)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC15                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC15                               (0x00008000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC14                               (14)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC14                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC14                               (0x00004000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC13                               (13)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC13                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC13                               (0x00002000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC12                               (12)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC12                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC12                               (0x00001000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC11                               (11)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC11                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC11                               (0x00000800)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC10                               (10)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC10                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC10                               (0x00000400)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC9                                (9)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC9                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC9                                (0x00000200)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC8                                (8)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC8                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC8                                (0x00000100)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC7                                (7)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC7                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC7                                (0x00000080)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC6                                (6)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC6                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC6                                (0x00000040)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC5                                (5)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC5                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC5                                (0x00000020)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC4                                (4)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC4                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC4                                (0x00000010)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC3                                (3)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC3                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC3                                (0x00000008)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC2                                (2)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC2                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC2                                (0x00000004)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC1                                (1)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC1                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC1                                (0x00000002)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC0                                (0)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC0                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_SRC_SRC0                                (0x00000001)

// ---------- STDO_uSIP_IRQ_ISR bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR31                               (31)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR31                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR31                               (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR30                               (30)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR30                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR30                               (0x40000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR29                               (29)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR29                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR29                               (0x20000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR28                               (28)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR28                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR28                               (0x10000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR27                               (27)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR27                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR27                               (0x08000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR26                               (26)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR26                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR26                               (0x04000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR25                               (25)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR25                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR25                               (0x02000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR24                               (24)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR24                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR24                               (0x01000000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR23                               (23)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR23                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR23                               (0x00800000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR22                               (22)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR22                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR22                               (0x00400000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR21                               (21)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR21                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR21                               (0x00200000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR20                               (20)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR20                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR20                               (0x00100000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR19                               (19)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR19                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR19                               (0x00080000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR18                               (18)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR18                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR18                               (0x00040000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR17                               (17)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR17                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR17                               (0x00020000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR16                               (16)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR16                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR16                               (0x00010000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR15                               (15)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR15                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR15                               (0x00008000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR14                               (14)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR14                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR14                               (0x00004000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR13                               (13)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR13                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR13                               (0x00002000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR12                               (12)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR12                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR12                               (0x00001000)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR11                               (11)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR11                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR11                               (0x00000800)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR10                               (10)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR10                               (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR10                               (0x00000400)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR9                                (9)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR9                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR9                                (0x00000200)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR8                                (8)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR8                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR8                                (0x00000100)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR7                                (7)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR7                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR7                                (0x00000080)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR6                                (6)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR6                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR6                                (0x00000040)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR5                                (5)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR5                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR5                                (0x00000020)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR4                                (4)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR4                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR4                                (0x00000010)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR3                                (3)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR3                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR3                                (0x00000008)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR2                                (2)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR2                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR2                                (0x00000004)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR1                                (1)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR1                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR1                                (0x00000002)
#define P_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR0                                (0)
#define L_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR0                                (1)
#define M_STDO_RX_EVENTGEN_STDO_uSIP_IRQ_ISR_ISR0                                (0x00000001)

// ---------- STDO_RXDFE_ON_EVENT bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_RXDFE_ON_EVENT_EN                                (31)
#define L_STDO_RX_EVENTGEN_STDO_RXDFE_ON_EVENT_EN                                (1)
#define M_STDO_RX_EVENTGEN_STDO_RXDFE_ON_EVENT_EN                                (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_RXDFE_ON_EVENT_RXDFE_ON_EVENT_TIME               (2)
#define L_STDO_RX_EVENTGEN_STDO_RXDFE_ON_EVENT_RXDFE_ON_EVENT_TIME               (18)
#define M_STDO_RX_EVENTGEN_STDO_RXDFE_ON_EVENT_RXDFE_ON_EVENT_TIME               (0x000FFFFC)

// ---------- STDO_RXDFE_OFF_EVENT bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_RXDFE_OFF_EVENT_EN                               (31)
#define L_STDO_RX_EVENTGEN_STDO_RXDFE_OFF_EVENT_EN                               (1)
#define M_STDO_RX_EVENTGEN_STDO_RXDFE_OFF_EVENT_EN                               (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_RXDFE_OFF_EVENT_RXDFE_OFF_EVENT_TIME             (2)
#define L_STDO_RX_EVENTGEN_STDO_RXDFE_OFF_EVENT_RXDFE_OFF_EVENT_TIME             (18)
#define M_STDO_RX_EVENTGEN_STDO_RXDFE_OFF_EVENT_RXDFE_OFF_EVENT_TIME             (0x000FFFFC)

// ---------- STDO_DBG_ON_EVENT bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_DBG_ON_EVENT_EN                                  (31)
#define L_STDO_RX_EVENTGEN_STDO_DBG_ON_EVENT_EN                                  (1)
#define M_STDO_RX_EVENTGEN_STDO_DBG_ON_EVENT_EN                                  (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_DBG_ON_EVENT_DBG_ON_EVENT_TIME                   (0)
#define L_STDO_RX_EVENTGEN_STDO_DBG_ON_EVENT_DBG_ON_EVENT_TIME                   (20)
#define M_STDO_RX_EVENTGEN_STDO_DBG_ON_EVENT_DBG_ON_EVENT_TIME                   (0x000FFFFF)

// ---------- STDO_DBG_OFF_EVENT bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_DBG_OFF_EVENT_EN                                 (31)
#define L_STDO_RX_EVENTGEN_STDO_DBG_OFF_EVENT_EN                                 (1)
#define M_STDO_RX_EVENTGEN_STDO_DBG_OFF_EVENT_EN                                 (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_DBG_OFF_EVENT_DBG_OFF_EVENT_TIME                 (0)
#define L_STDO_RX_EVENTGEN_STDO_DBG_OFF_EVENT_DBG_OFF_EVENT_TIME                 (20)
#define M_STDO_RX_EVENTGEN_STDO_DBG_OFF_EVENT_DBG_OFF_EVENT_TIME                 (0x000FFFFF)

// ---------- STDO_TTR_ON_EVENT bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_TTR_ON_EVENT_EN                                  (31)
#define L_STDO_RX_EVENTGEN_STDO_TTR_ON_EVENT_EN                                  (1)
#define M_STDO_RX_EVENTGEN_STDO_TTR_ON_EVENT_EN                                  (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_TTR_ON_EVENT_TTR_ON_EVENT_TIME                   (2)
#define L_STDO_RX_EVENTGEN_STDO_TTR_ON_EVENT_TTR_ON_EVENT_TIME                   (18)
#define M_STDO_RX_EVENTGEN_STDO_TTR_ON_EVENT_TTR_ON_EVENT_TIME                   (0x000FFFFC)

// ---------- STDO_TTR_OFF_EVENT bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_TTR_OFF_EVENT_EN                                 (31)
#define L_STDO_RX_EVENTGEN_STDO_TTR_OFF_EVENT_EN                                 (1)
#define M_STDO_RX_EVENTGEN_STDO_TTR_OFF_EVENT_EN                                 (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_TTR_OFF_EVENT_TTR_OFF_EVENT_TIME                 (2)
#define L_STDO_RX_EVENTGEN_STDO_TTR_OFF_EVENT_TTR_OFF_EVENT_TIME                 (18)
#define M_STDO_RX_EVENTGEN_STDO_TTR_OFF_EVENT_TTR_OFF_EVENT_TIME                 (0x000FFFFC)

// ---------- STDO_DVFS_EVENT bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_DVFS_EVENT_EN                                    (31)
#define L_STDO_RX_EVENTGEN_STDO_DVFS_EVENT_EN                                    (1)
#define M_STDO_RX_EVENTGEN_STDO_DVFS_EVENT_EN                                    (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_DVFS_EVENT_MODE                                  (30)
#define L_STDO_RX_EVENTGEN_STDO_DVFS_EVENT_MODE                                  (1)
#define M_STDO_RX_EVENTGEN_STDO_DVFS_EVENT_MODE                                  (0x40000000)
#define P_STDO_RX_EVENTGEN_STDO_DVFS_EVENT_DVFS_EVNT_TIME                        (2)
#define L_STDO_RX_EVENTGEN_STDO_DVFS_EVENT_DVFS_EVNT_TIME                        (18)
#define M_STDO_RX_EVENTGEN_STDO_DVFS_EVENT_DVFS_EVNT_TIME                        (0x000FFFFC)

// ---------- STDO_RX_BSIRD_EVENT bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_RX_BSIRD_EVENT_EN                                (31)
#define L_STDO_RX_EVENTGEN_STDO_RX_BSIRD_EVENT_EN                                (1)
#define M_STDO_RX_EVENTGEN_STDO_RX_BSIRD_EVENT_EN                                (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_RX_BSIRD_EVENT_RX_BSIRD_EVNT_TIME                (2)
#define L_STDO_RX_EVENTGEN_STDO_RX_BSIRD_EVENT_RX_BSIRD_EVNT_TIME                (18)
#define M_STDO_RX_EVENTGEN_STDO_RX_BSIRD_EVENT_RX_BSIRD_EVNT_TIME                (0x000FFFFC)

// ---------- STDO_RX_BSI_EVENT bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_RX_BSI_EVENT_EN                                  (31)
#define L_STDO_RX_EVENTGEN_STDO_RX_BSI_EVENT_EN                                  (1)
#define M_STDO_RX_EVENTGEN_STDO_RX_BSI_EVENT_EN                                  (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_RX_BSI_EVENT_RX_BSI_EVNT_TIME                    (2)
#define L_STDO_RX_EVENTGEN_STDO_RX_BSI_EVENT_RX_BSI_EVNT_TIME                    (18)
#define M_STDO_RX_EVENTGEN_STDO_RX_BSI_EVENT_RX_BSI_EVNT_TIME                    (0x000FFFFC)

// ---------- STDO_RX_MIPI_EVENT bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_RX_MIPI_EVENT_EN                                 (31)
#define L_STDO_RX_EVENTGEN_STDO_RX_MIPI_EVENT_EN                                 (1)
#define M_STDO_RX_EVENTGEN_STDO_RX_MIPI_EVENT_EN                                 (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_RX_MIPI_EVENT_RX_MIPI_EVNT_TIME                  (2)
#define L_STDO_RX_EVENTGEN_STDO_RX_MIPI_EVENT_RX_MIPI_EVNT_TIME                  (18)
#define M_STDO_RX_EVENTGEN_STDO_RX_MIPI_EVENT_RX_MIPI_EVNT_TIME                  (0x000FFFFC)

// ---------- STDO_RX_BPI_EVENT bit-field ----------
#define P_STDO_RX_EVENTGEN_STDO_RX_BPI_EVENT_EN                                  (31)
#define L_STDO_RX_EVENTGEN_STDO_RX_BPI_EVENT_EN                                  (1)
#define M_STDO_RX_EVENTGEN_STDO_RX_BPI_EVENT_EN                                  (0x80000000)
#define P_STDO_RX_EVENTGEN_STDO_RX_BPI_EVENT_RX_BPI_EVENT_TIME                   (2)
#define L_STDO_RX_EVENTGEN_STDO_RX_BPI_EVENT_RX_BPI_EVENT_TIME                   (18)
#define M_STDO_RX_EVENTGEN_STDO_RX_BPI_EVENT_RX_BPI_EVENT_TIME                   (0x000FFFFC)

#endif // __STDO_RX_EVENTGEN_H__
