---
title: "Vector Architecture and VLIW"
categories:
- 기타
keywords:
- computer architecture
classes: wide

use_math: true
---

SIMD에는 3가지 variation이 역사적으로 존재했다.  
이번에 다룰 한번에 많은 작업을 하는 extended pipelined execution, vector architecture이다.  
물론 요즘에는 마이크로프로세서에 적용하기에 비용적으로 비싼(비효율적)편이라 쓰이지 않지만,  
컴퓨터 구조적 철학을 알기 위해 배워야 한다.  

두번째는 parallel data operation을 위한 ISA개발이다.  
MMX(Multimedia extensions), SSE(streaming SIMD extensions), and AVX(advanced vector extensions)등이 있다.  

세번째는 일반 multicore 컴퓨터보다 더 높은 성능 향상의 잠재력을 보여주는 GPU이다. 
vector architecture와 비슷한 특징을 갖지만 구분되는 특징들(그들의 환경에 맞는 system memory와 processor)을 갖고 있기 때문에,
vector architecture보단 heterogeneous architecture라고 불린다. 

#Vector Architecture (Jim Smith, ISCA 1994)

Vector architecture는 메모리에 흩어진 데이터 요소들을 연속적인 RF에 가져와 연산을 하고, 다시 메모리에 뿌려주는 방식으로 동작한다.  
하나의 명령어는 vector 데이터에 대해 연산을 하여 수십개의 register들이 동작을 하도록 한다. 이때, 데이터들은 독립적이다.  

operand로 아주 긴 레지스터 파일을 사용하는데, compiler-controlled buffer라고도 불린다(memory latency hiding + leveraging memory bandwidth를 위해).   
왜 memory latency hiding이 중요한가?  
하나의 data element만 store/load하는 프로세서와 달리, vector 단위로 loads/stores를 수행하기 때문에 deeply pipelined되어 있어야 한다(latency hiding). 따라서 vector archictecture에서는 memory busy 상태를 유지하는 것이 중요하다.  

Vector architecture는 SIMD 기반의 아키텍처로, 하나의 명령어로 여러 데이터를 처리할 수 있어서 에너지 효율성이 높다.
따라서 OoO processor의 높은 design cost와 energy cost와 비교하면 꽤 가치가 있다. 

*(왜 performance를 높일 때, energy cost가 중요한가?(money를 제외하고))*
--Brick Wall(3 walls)--
    - Power Wall: faster computers get really hot -> power dissipation이 정해져있으며, 정해져 있는 이유는 한계이상으로 뜨거워지면 TR이 제대로 동작하지 못하기 때문에(end of denard scaling에 따르면 scaling에 지속됨에 따라 leakage가 심해지고 있어 발열이 더 심해지고 있다.); Can put more on chip than can afford to turn on. 
    - Memory Wall: CPU의 속도와 Memory의 속도의 차이가 시간이 갈수록 심해져서 peformance bottleneck의 주요 원인이 되고 있다.; Memory slow, multiplies fast  
    - ILP Wall: ILP향상을 위한 hardware resource 추가에 효율성이 줄어들고 있다. (ILP가 거의 증가 안한다); Diminishing returns on more HW for ILP  


![The basic vector architecture](/assets/images/basic-vector-architecture.png)

vector register: functional unit에 data를 전달하기 위한 충분한 port가 많아야한다(vector operation overlapping)  
RF와  functional unit 간의 interconnect network은 crossbar switch로 구현되어있다. 

*Bandwidth를 높이는 방법? overlapping을 위한 port수 증가 말고도, bank 수를 늘리는 것으로 bandwidth 개선이 가능하다*

functional unit: functional unit에는 structural hazard가 존재하며(control unit 필요), register file access를 할 때, data hazard가 발생할 수 있다. 

--execution time--

vecotr operation의 execution time은 주로 다음 세개의 요인에 의해 결정된다. 
    - The length of the operand vectors
    - Structural hazards among the operations
    - The data dependencies

a single vector instruction에 대한 처리 시간: vector length와 *initiation rate*를 이용해 계산할 수 있다.  
*initiation rate*: vector unit이 새로운 operands를 받아 새로운 결과를 내는 rate

vector execution과 performance에 대해 얘기를 할 때, *convoy*라는 용어를 많이들 사용한다.  
*convoy*란 vector instruction 집합으로, 서로 동시에 실행될 수 있는 명령어들을 모아 놓은 것이다.   
따라서 convoy 내 명령어들은 structural hazard를 발생시키면 안된다.  
Hazard가 존재하며, 서로 다른 convoy로 초기화시켜서 serialized하게 구성해야한다.  

RAW hazard가 존재하는 경우에도 분리된 convoy로 구성해야한다. *그러나* chaining을 통해 vector source operand가 이용가능하자마자 바로 vector operation을 수행할 수 있게 해 같은 convoy안에 명령어들을 둘 수 있다(chaining: 명령어들이 data dependency(RAW)가 존재할 때, data forwarding으로 해결해주겠다는 말).