{"top": {"modname": "core", "filename": "core.v", "ports": [{"port": "nand_wdata_o", "dir": "output", "msb": 1, "lsb": 0}, {"port": "nand_addr_o", "dir": "output", "msb": 1, "lsb": 0}, {"port": "nand_rdata_i", "dir": "input", "msb": 1, "lsb": 0}, {"port": "nand_cs_o", "dir": "output", "msb": 0, "lsb": 0}, {"port": "reset_i", "dir": "input", "msb": 0, "lsb": 0}, {"port": "test_i", "dir": "input", "msb": 0, "lsb": 0}, {"port": "xtal_i", "dir": "input", "msb": 0, "lsb": 0}, {"port": "control_DS0", "dir": "output", "msb": 9, "lsb": 0}, {"port": "control_DS1", "dir": "output", "msb": 9, "lsb": 0}, {"port": "control_PE", "dir": "output", "msb": 9, "lsb": 0}, {"port": "control_PS", "dir": "output", "msb": 9, "lsb": 0}, {"port": "control_IS", "dir": "output", "msb": 9, "lsb": 0}, {"port": "control_SR", "dir": "output", "msb": 9, "lsb": 0}, {"port": "func_sel", "dir": "output", "msb": 20, "lsb": 0}, {"port": "test_sel", "dir": "output", "msb": 40, "lsb": 0}, {"port": "func_test_sel", "dir": "output", "msb": 10, "lsb": 0}]}, "instance": {}, "connection": [], "module": {}}