# Phase 1: 基本カウンタ

## 概要

Phase 1では、デジタル時計の最も基本的な要素である10進カウンタと7セグメントデコーダを実装しました。

**開発期間**: 3日  
**目的**: カウンタとデコーダの基本動作を理解する

---

## 実装モジュール

| ファイル名 | 説明 |
|-----------|------|
| P1_UPDOWN.v | 10進カウンタ（0-9）、カウントアップ/ダウン機能 |
| P1_DECODER7.v | 7セグメントデコーダ、BCDを7セグ信号に変換 |
| P1_UPDOWN_7SEG.v | 統合モジュール、カウンタとデコーダを接続 |
| P1_TEST_UPDOWN10.v | テストベンチ、TCL Consoleに7セグLEDを描画 |

---

## 主な機能

### 1. 10進カウンタ (UPDOWN.v)

- **カウント範囲**: 0-9（BCD形式）
- **動作モード**: カウントアップ / カウントダウン
- **更新周期**: 1秒（125MHz → 1Hz分周）

```verilog
// 1秒カウンタ
parameter SEC1_MAX = 125000000; // 125MHz 
reg [26:0] tmp_count;
wire ENABLE;

assign ENABLE = (tmp_count == (SEC1_MAX - 1)) ? 1'b1 : 1'b0;
```

### 2. 7セグメントデコーダ (DECODER7.v)

- **入力**: 4bit BCD（0-9）
- **出力**: 8bit LED信号（ABCDEFG + Dp）
- **論理**: 負論理（0で点灯）

```verilog
// 数字「8」の例
4'b1000: LED <= ~8'b0000000_1;  // すべてのセグメント点灯
```

---

## 学習ポイント

### 1. ENABLE信号による同期制御

すべてのカウンタを同じクロックで動作させながら、更新タイミングをENABLE信号で制御する基本技術を習得。

```verilog
always @(posedge CLK or posedge RESET) begin 
    if (RESET) 
        COUNT <= 4'h0; 
    else if (ENABLE) begin
        // カウント処理
    end
end
```

### 2. BCD（Binary-Coded Decimal）表現

4ビットで0-9を表現する方法。7セグメント表示に最適な形式。

```
10進数  BCD
  0  -> 0000
  1  -> 0001
  9  -> 1001
```

### 3. テストベンチでの可視化

TCL Consoleに7セグメントLEDの形を描画することで、シミュレーション中の動作を視覚的に確認。

```
数字「8」の表示:
  ----
 |    |
  ----
 |    |
  ----
```

---

## テスト結果

- ✅ 0-9のカウント動作確認
- ✅ カウントアップ/ダウン動作確認
- ✅ 7セグメント表示確認
- ✅ シミュレーション波形の読解

---

## 次のフェーズへ

Phase 1で習得した技術：
- ✅ ENABLE信号による同期制御
- ✅ BCD形式の理解
- ✅ 7セグメントデコーダの実装
- ✅ テストベンチの作成

これらの基礎技術をもとに、Phase 2では複数のカウンタを連携させて24時間カウンタを実装します。

→ [Phase 2: 24時間カウンタ](../phase2/README.md)
