---
hide: true
---
# 基本使用

1. 文件结构

```
touch Makefile
```

```
test:
    @echo "hello world"
```

2. @字符作用

```
@ 字符在命令行前，那么，这个命令将不被make显示出来
```

3. 多行命令

```
fmt3:
	@echo "hello world"
	@cd /Users/xuweiqiang/Documents//message-center/domain/;pwd
	@pwd
```
```
依赖上一行的结果需要同一行，所以上面的第二个pwd是当前目录
```

4. 变量

```
objectName = hello

test:
    @echo $(objectName) and ${objectName}

# golang模块名截取

PROJECT_NAME := $(shell grep 'module ' go.mod | awk '{print $2}' | sed 's/code.google.com\///g')
```

```
.PHONY 

命令合集的别名组合

可以防止文件冲突：

比如 make test 你想执行的是当前目录下的Makefile的文件里面的tag为test的指令

但是他却认为是当前的test文件

```

### 指定文件
```
make -f Makefile1 clean
```

5. makefile的shell脚本

```
PROJECT_NAME := $(shell grep 'module ' go.mod | awk '{print $$2}' | sed 's/code.net\///g')

等价于

grep 'module ' go.mod | awk '{print $2}' | sed 's/code.net\///g

因为 Makefile中的变量以$开头，所以，为了避免和shell的变量冲突，shell的变量以$$开头
```


### 基本使用

1. 变量
2. 变量赋值
3. 预定义变量
4. 函数
5. 伪目标 .PHONY

```
targets: prerequisites
  command
targets：规则的目标，可以是 Object File（一般称它为中间文件），也可以是可执行文件，还可以是一个标签；
prerequisites：是我们的依赖文件，要生成 targets 需要的文件或者是目标。可以是多个，也可以是没有；
command：make 需要执行的命令（任意的 shell 命令）。可以有多条命令，每一条命令占一行。
```

# Makefile内容

```
# Makefile内容
.PHONY: all
sharp = square
desk = square
table = circle

ifeq ($(sharp), $(desk))
	result1 = "desk == sharp"
endif
ifneq "$(table)" 'square'
	result2 = "table != square"
endif
all:
	@echo $(result1)
	@echo $(result2)
```




### 参考博客

[Makefile入门(超详细一文读懂)](https://blog.csdn.net/ZBraveHeart/article/details/123187908)

[Makefile入门](https://blog.csdn.net/Luckiers/article/details/124765087)

[一叶飘落尽知秋-makefile详解](https://www.cnblogs.com/paul-617/p/15501875.html)