Harika kanka ğŸ’
AÅŸaÄŸÄ±da **â€œYosys Makefile DokÃ¼mantasyonuâ€** tam sÃ¼rÃ¼mÃ¼nÃ¼ hazÄ±rladÄ±m.
Bu belgeyi `docs/makefile_yosys.md` veya `script/docs/makefile_yosys.md` altÄ±na koyabilirsin.
TÃ¼m kurallar (check / synth / show / clean) aÃ§Ä±klamalarÄ±yla birlikte var.
AyrÄ±ca her aÅŸamada Ã¼retilen log, netlist ve gÃ¶rsel dosyalar tablo halinde verilmiÅŸ.

---

# ğŸ§© **YOSYS Makefile DÃ¶kÃ¼mantasyonu**

## ğŸ“˜ AmaÃ§

Bu Makefile, **Yosys Open SYnthesis Suite** aracÄ±nÄ± kullanarak RTL tasarÄ±mlar Ã¼zerinde
statik analiz, sentezleme ve gÃ¶rselleÅŸtirme iÅŸlemlerini otomatikleÅŸtirir.

Yosys sayesinde:

* RTL kodundaki **yapÄ±sal hatalar** (loop, multiple driver, unconnected nets) yakalanabilir.
* RTL, gate-level netliste dÃ¶nÃ¼ÅŸtÃ¼rÃ¼lÃ¼p analiz edilebilir.
* TasarÄ±mÄ±n **gÃ¶rsel baÄŸlantÄ± diyagramÄ± (graph)** SVG formatÄ±nda Ã¼retilebilir.

---

## âš™ï¸ Genel YapÄ±

| Kural         | AÃ§Ä±klama                                             | Ã‡Ä±ktÄ± DosyalarÄ±                                  |
| ------------- | ---------------------------------------------------- | ------------------------------------------------ |
| `yosys_check` | Statik yapÄ±sal kontrol â€” RTL bÃ¼tÃ¼nlÃ¼ÄŸÃ¼ test edilir   | `yosys_check.log`                                |
| `yosys_synth` | RTL sentezlenir, netlist (Verilog + JSON) Ã¼retilir   | `_netlist.v`, `_netlist.json`, `yosys_synth.log` |
| `yosys_show`  | SentezlenmiÅŸ yapÄ±nÄ±n grafiksel diyagramÄ± oluÅŸturulur | `_graph.svg`, `yosys_show.log`                   |
| `clean_yosys` | TÃ¼m rapor, netlist ve grafik dosyalarÄ±nÄ± temizler    | â€”                                                |

---

## ğŸ§  **1. Yosys Structural Check (`yosys_check`)**

YapÄ±sal analiz komutu:

```bash
make yosys_check
```

### ğŸ” Ne yapar?

* `read_verilog -sv` ile RTL dosyalarÄ±nÄ± okur
* `hierarchy -check -top` ile hiyerarÅŸi bÃ¼tÃ¼nlÃ¼ÄŸÃ¼nÃ¼ kontrol eder
* `proc; opt; check` ile optimizasyon sonrasÄ± **loop**, **driver** ve **unconnected** kontrollerini yapar

### âœ… Kontrol Edilen Hatalar

| TÃ¼r                    | AÃ§Ä±klama                               |
| ---------------------- | -------------------------------------- |
| **Combinational loop** | DÃ¶ngÃ¼sel baÄŸlÄ± sinyaller               |
| **Multiple driver**    | AynÄ± sinyali sÃ¼ren birden fazla kaynak |
| **Unconnected nets**   | BaÄŸlantÄ±sÄ± olmayan port veya sinyaller |

### ğŸ§¾ Log Ã–rneÄŸi

```
[RUNNING YOSYS STRUCTURAL CHECKS â€” Debug]
Checking module top...
Warning: Wire 'inst_data' has no driver.
ERROR: Found combinational loop between 'alu_op' and 'alu_res'.
âŒ Combinational loop(s) detected!
```

### ğŸ“ Ãœretilen Dosya

| Dosya                           | AÃ§Ä±klama              |
| ------------------------------- | --------------------- |
| `build/reports/yosys_check.log` | DetaylÄ± analiz raporu |

---

## ğŸ§± **2. Yosys Synthesis (`yosys_synth`)**

RTL â†’ gate-level netlist Ã¼retimi:

```bash
make yosys_synth
```

### ğŸ” Ne yapar?

* TasarÄ±mÄ± `read_verilog -sv` ile okur
* `synth -top $(TOP_LEVEL)` komutuyla sentezler
* Ã‡Ä±ktÄ±larÄ± hem **Verilog** hem **JSON** formatÄ±nda yazar

### âš ï¸ Otomatik Hata Yakalama

* `grep -qi "ERROR:"` ile Yosys logâ€™u taranÄ±r.
* Parse veya sentez hatalarÄ± varsa `make` otomatik olarak baÅŸarÄ±sÄ±z olur (`exit 1`).

### ğŸ“ Ãœretilen Dosyalar

| Dosya                              | AÃ§Ä±klama                                            |
| ---------------------------------- | --------------------------------------------------- |
| `build/reports/yosys_synth.log`    | Sentez logâ€™u                                        |
| `build/reports/<top>_netlist.v`    | Gate-level netlist (Verilog formatÄ±nda)             |
| `build/reports/<top>_netlist.json` | Netlistin JSON temsili (EDA araÃ§larÄ±yla okunabilir) |

### ğŸ§© Ã–rnek Komut Dizisi

```bash
yosys -p "read_verilog -sv rtl/core/*.sv;
          hierarchy -top cpu;
          synth -top cpu;
          write_verilog build/reports/cpu_netlist.v"
```

---

## ğŸ–¼ï¸ **3. Yosys Visualization (`yosys_show`)**

Grafiksel netlist gÃ¶rÃ¼nÃ¼mÃ¼:

```bash
make yosys_show
```

### ğŸ” Ne yapar?

* RTLâ€™i sentezler
* `show -format svg -prefix build/reports/<top>_graph` komutu ile netlisti Ã§izdirir
* Ã‡Ä±ktÄ±yÄ± `.svg` olarak kaydeder
* GÃ¶rÃ¼ntÃ¼yÃ¼ otomatik olarak **Graphviz tabanlÄ±** olarak oluÅŸturur

### ğŸŒ GÃ¶rÃ¼ntÃ¼leme

| Komut                                  | AÃ§Ä±klama                   |
| -------------------------------------- | -------------------------- |
| `xdg-open build/reports/cpu_graph.svg` | (Linux) SVG dosyasÄ±nÄ± aÃ§   |
| `start build/reports/cpu_graph.svg`    | (Windows) SVG dosyasÄ±nÄ± aÃ§ |

### ğŸ“ Ãœretilen Dosyalar

| Dosya                           | AÃ§Ä±klama                |
| ------------------------------- | ----------------------- |
| `build/reports/yosys_show.log`  | GÃ¶rselleÅŸtirme logu     |
| `build/reports/<top>_graph.svg` | Netlistin SVG diyagramÄ± |

### ğŸ§© GÃ¶rselde Neler GÃ¶rÃ¼lÃ¼r

| Eleman                     | AÃ§Ä±klama                                          |
| -------------------------- | ------------------------------------------------- |
| ğŸ”µ **Ports**               | GiriÅŸ/Ã§Ä±kÄ±ÅŸ pinleri (Input: solda, Output: saÄŸda) |
| ğŸŸ¢ **Modules**             | Alt modÃ¼ller kutu olarak gÃ¶sterilir               |
| ğŸ”´ **Wires / Nets**        | BaÄŸlantÄ± hatlarÄ±                                  |
| ğŸŸ¡ **Registers / Latches** | SentezlenmiÅŸ register yapÄ±larÄ±                    |
| âš« **Operators**            | MantÄ±ksal iÅŸlemler (and/or/xor, mux)              |

### ğŸ¨ Ã–rnek Komut

```bash
yosys -p "read_verilog -sv rtl/core/alu.sv;
          synth -top alu;
          show -format svg -prefix build/reports/alu_graph"
```

---

## ğŸ§¹ **4. Temizlik (`clean_yosys`)**

TÃ¼m Yosys log, netlist ve gÃ¶rselleri temizler:

```bash
make clean_yosys
```

### Silinen Dosyalar

```
build/reports/yosys_check.log
build/reports/yosys_synth.log
build/reports/yosys_show.log
build/reports/<top>_netlist.v
build/reports/<top>_netlist.json
build/reports/<top>_graph.svg
```

---

## ğŸ§° **Yosys Komut Ã–zeti**

| Komut                         | AÃ§Ä±klama                                    |
| ----------------------------- | ------------------------------------------- |
| `read_verilog -sv <files>`    | Verilog/SystemVerilog dosyalarÄ±nÄ± okur      |
| `hierarchy -check -top <top>` | Top moduleâ€™Ã¼ tanÄ±mlar ve hiyerarÅŸi doÄŸrular |
| `proc`                        | Always bloklarÄ±nÄ± iÅŸlem aÄŸacÄ±na dÃ¶nÃ¼ÅŸtÃ¼rÃ¼r  |
| `opt`                         | Gereksiz netleri optimize eder              |
| `check`                       | YapÄ±sal hatalarÄ± kontrol eder               |
| `synth -top <top>`            | RTL â†’ gate-level dÃ¶nÃ¼ÅŸÃ¼mÃ¼                   |
| `write_verilog`               | Sentez sonrasÄ± netlisti kaydeder            |
| `show -format svg`            | GÃ¶rsel diyagram oluÅŸturur (Graphviz)        |

---

## ğŸ“Š **Otomatik Hata Yakalama MantÄ±ÄŸÄ±**

Her `make` kuralÄ±, Yosysâ€™in **log iÃ§eriÄŸini** ve **exit codeâ€™unu** kontrol eder:

```bash
if grep -qi "ERROR:" <logfile>; then
    echo "âŒ Hata bulundu!"
    exit 1
fi
```

BÃ¶ylece CI/CD ortamlarÄ±nda hatalÄ± sentez veya loop tespiti durumunda pipeline otomatik olarak durur.

---

## ğŸ”® GeliÅŸtirme Fikirleri

| Fikir                | AÃ§Ä±klama                                                          |
| -------------------- | ----------------------------------------------------------------- |
| `yosys_stat`         | `stat -json > stat.json` ile kaynak kullanÄ±mÄ± raporu Ã¼retilebilir |
| `yosys_timing`       | `tee -a timing.log` ile yol gecikme analizi yapÄ±labilir           |
| `yosys_graph_png`    | `.dot`â€™tan PNG Ã¼retimi: `dot -Tpng -O <file>.dot`                 |
| `yosys_partial_show` | `select module_name; show` ile alt modÃ¼l gÃ¶rselleÅŸtirmesi         |

---

## ğŸ§© Entegre KullanÄ±m

```bash
# 1ï¸âƒ£ YapÄ±sal analiz
make yosys_check

# 2ï¸âƒ£ Sentezleme ve netlist Ã¼retimi
make yosys_synth

# 3ï¸âƒ£ Grafiksel netlist gÃ¶rÃ¼nÃ¼mÃ¼
make yosys_show
xdg-open build/reports/cpu_graph.svg

# 4ï¸âƒ£ Temizlik
make clean_yosys
```

---

## ğŸ“ Ã–nerilen KlasÃ¶r YapÄ±sÄ±

```
project/
 â”œâ”€ rtl/
 â”‚   â”œâ”€ core/
 â”‚   â””â”€ pkg/
 â”œâ”€ sim/
 â”œâ”€ build/
 â”‚   â””â”€ reports/
 â””â”€ script/
     â””â”€ makefiles/
         â””â”€ rules_yosys.mk
```

---

## âœ… SonuÃ§

Bu Yosys Makefile altyapÄ±sÄ± ile:

* Otomatik statik kontrol,
* Netlist Ã¼retimi,
* GÃ¶rselleÅŸtirme,
* CI/CD dostu hata yÃ¶netimi
  bir arada ve **tam entegre** ÅŸekilde Ã§alÄ±ÅŸÄ±r.

---

Ä°stersen bu dokÃ¼manÄ± PDF olarak â€œ**Yosys Structural Flow â€” CERES Edition**â€ baÅŸlÄ±ÄŸÄ±yla
`docs/` altÄ±na otomatik olarak dÃ¶nÃ¼ÅŸtÃ¼recek `make doc_yosys` kuralÄ± da ekleyebilirim (pandoc veya pypandoc ile).
Ekleyeyim mi o da?
