#ifndef __MACH_HISI_PLATFORM_H
#define __MACH_HISI_PLATFORM_H

#ifndef __ASSEMBLY__
#include <asm/sizes.h>
#include <linux/mm.h>
#endif

#include "soc_baseaddr_interface.h"

#define REG_BASE_SRAM_OFF                   (SOC_SRAM_OFF_BASE_ADDR)
#define REG_SRAM_OFF_IOSIZE                 PAGE_ALIGN(SZ_64K+SZ_8K)

#define REG_BASE_SRAM_MCU                 (SOC_SRAM_M3_BASE_ADDR)
#define REG_SRAM_MCU_IOSIZE             PAGE_ALIGN(SZ_32K+SZ_16K)

#define REG_BASE_SC_OFF                     (SOC_PERI_SCTRL_BASE_ADDR)
#define REG_SC_OFF_IOSIZE                   (PAGE_ALIGN(SZ_4K))

#define REG_BASE_ACPU_SC                     (0xF65A0000)
#define REG_ACPU_SC_IOSIZE                   PAGE_ALIGN(SZ_4K)

#define REG_BASE_MODEM_SC               (SOC_MODEM_SCTRL_BASE_ADDR)
#define REG_MODEM_SC_IOSIZE             (PAGE_ALIGN(SZ_4K))

#define REG_BASE_SC_ON                      (SOC_AO_SCTRL_BASE_ADDR)
#define REG_SC_ON_IOSIZE                    (PAGE_ALIGN(SZ_8K))

#define REG_BASE_MEDIA_SC                   (SOC_MEDIA_SCTRL_BASE_ADDR)  
#define REG_MEDIA_SC_IOSIZE                 (PAGE_ALIGN(SZ_4K))

#define REG_BASE_PCTRL                      (SOC_PERI_SCTRL_BASE_ADDR)
#define REG_PCTRL_IOSIZE                    PAGE_ALIGN(SZ_4K)

#define REG_BASE_IOC_OFF                    (SOC_IOC_OFF_BASE_ADDR)
#define REG_IOC_OFF_IOSIZE                  PAGE_ALIGN(SZ_4K)

#define REG_BASE_IOC_ON                     (SOC_IOC_ON_BASE_ADDR)
#define REG_IOC_ON_IOSIZE                   PAGE_ALIGN(SZ_4K)

#define REG_BASE_RTC                        (SOC_RTC0_BASE_ADDR)
#define REG_RTC_IOSIZE                      PAGE_ALIGN(SZ_4K)

#define REG_BASE_TIMER8                     (SOC_Timer8_BASE_ADDR)

#define REG_BASE_TIMER7                     (SOC_Timer7_BASE_ADDR)

#define REG_BASE_TIMER6                     (SOC_Timer6_BASE_ADDR)
#define REG_TIMER6_IOSIZE                   PAGE_ALIGN(SZ_4K)

#define REG_BASE_TIMER5                     (SOC_Timer5_BASE_ADDR)

#define REG_BASE_TIMER4                     (SOC_Timer4_BASE_ADDR)
#define REG_TIMER4_IOSIZE                   PAGE_ALIGN(SZ_4K)

#define REG_BASE_GPIO19                     (SOC_GPIO19_BASE_ADDR)

#define REG_BASE_GPIO18                     (SOC_GPIO18_BASE_ADDR)

#define REG_BASE_GPIO17                     (SOC_GPIO17_BASE_ADDR)

#define REG_BASE_GPIO16                     (SOC_GPIO16_BASE_ADDR)

#define REG_BASE_GPIO15                     (SOC_GPIO15_BASE_ADDR)

#define REG_BASE_GPIO14                     (SOC_GPIO14_BASE_ADDR)

#define REG_BASE_GPIO13                     (SOC_GPIO13_BASE_ADDR)

#define REG_BASE_GPIO12                     (SOC_GPIO12_BASE_ADDR)

#define REG_BASE_GPIO11                     (SOC_GPIO11_BASE_ADDR)

#define REG_BASE_GPIO10                     (SOC_GPIO10_BASE_ADDR)

#define REG_BASE_GPIO9                      (SOC_GPIO9_BASE_ADDR)

#define REG_BASE_GPIO8                      (SOC_GPIO8_BASE_ADDR)

#define REG_BASE_GPIO7                      (SOC_GPIO7_BASE_ADDR)

#define REG_BASE_GPIO6                      (SOC_GPIO6_BASE_ADDR)

#define REG_BASE_WD2                        (SOC_Watchdog2_BASE_ADDR)

#define REG_BASE_WD1                        (SOC_Watchdog1_BASE_ADDR)

#define REG_BASE_WD0                        (SOC_Watchdog0_BASE_ADDR)
#define REG_WD0_IOSIZE                      PAGE_ALIGN(SZ_4K)

#define REG_BASE_SCI1                       (SOC_SCI1_BASE_ADDR)

#define REG_BASE_SCI0                       (SOC_SCI0_BASE_ADDR)

#define REG_BASE_SSP1                       (SOC_SSP_BASE_ADDR)

#define REG_BASE_SSP0                       (SOC_SSP_BASE_ADDR)

#define REG_BASE_UART4                      (SOC_UART4_BASE_ADDR)

#define REG_BASE_UART3                      (SOC_UART3_BASE_ADDR)

#define REG_BASE_UART2                      (SOC_UART2_BASE_ADDR)

#define REG_BASE_UART1                      (SOC_UART1_BASE_ADDR)

#define REG_BASE_UART0                      (SOC_UART0_BASE_ADDR)

#define REG_BASE_TZPC                       (SOC_TZPC_BASE_ADDR)

#define REG_BASE_GPIO5                      (SOC_GPIO5_BASE_ADDR)

#define REG_BASE_GPIO4                      (SOC_GPIO4_BASE_ADDR)

#define REG_BASE_GPIO3                      (SOC_GPIO3_BASE_ADDR)

#define REG_BASE_GPIO2                      (SOC_GPIO2_BASE_ADDR)

#define REG_BASE_GPIO1                      (SOC_GPIO1_BASE_ADDR)

#define REG_BASE_GPIO0                      (SOC_GPIO0_BASE_ADDR)

#define REG_BASE_I2C3                       (SOC_I2C3_BASE_ADDR)
#define REG_I2C3_IOSIZE                     PAGE_ALIGN(SZ_4K)

#define REG_BASE_I2C2                       (SOC_I2C2_BASE_ADDR)
#define REG_I2C2_IOSIZE                     PAGE_ALIGN(SZ_4K)

#define REG_BASE_I2C1                       (SOC_I2C1_BASE_ADDR)
#define REG_I2C1_IOSIZE                     PAGE_ALIGN(SZ_4K)

#define REG_BASE_I2C0                       (SOC_I2C0_BASE_ADDR)
#define REG_I2C0_IOSIZE                     PAGE_ALIGN(SZ_4K)

#define REG_BASE_TIMER3                     (SOC_Timer3_BASE_ADDR)
#define REG_TIMER3_IOSIZE                   PAGE_ALIGN(SZ_4K)

#define REG_BASE_TIMER2                     (SOC_Timer2_BASE_ADDR)
#define REG_TIMER2_IOSIZE                   PAGE_ALIGN(SZ_4K)

#define REG_BASE_TIMER1                     (SOC_Timer1_BASE_ADDR)
#define REG_TIMER1_IOSIZE                   PAGE_ALIGN(SZ_4K)

#define REG_BASE_SLICE                      SOC_AO_SCTRL_BASE_ADDR
#define REG_SLICE_IOSIZE                    PAGE_ALIGN(SZ_4K)
#define REG_BASE_SOCP                       (SOC_SOCP_BASE_ADDR)

#define REG_BASE_IPF                        (SOC_IPF_BASE_ADDR)
#define REG_IPF_IOSIZE                      PAGE_ALIGN(SZ_4K)

#define REG_BASE_SIO2                       (SOC_SIO2_BASE_ADDR)

#define REG_BASE_MMC2                       (SOC_SDIOMMC_BASE_ADDR)
#define REG_MMC2_IOSIZE                     PAGE_ALIGN(SZ_4K)

#define REG_BASE_MMC1                       (SOC_SDMMC_BASE_ADDR)
#define REG_MMC1_IOSIZE                     PAGE_ALIGN(SZ_4K)

#define REG_BASE_MMC0                       (SOC_eMMC_BASE_ADDR)
#define REG_MMC0_IOSIZE                     PAGE_ALIGN(SZ_4K)

#define REG_BASE_USBOTG                     (SOC_USB_BASE_ADDR)
#define REG_USBOTG_IOSIZE                   PAGE_ALIGN(SZ_256K + SZ_16K)

#define REG_BASE_GIC                        (SOC_ACPU_GIC_BASE_ADDR)
#define REG_GIC_IOSIZE                      PAGE_ALIGN(SZ_4M)

#define REG_BASE_CS_SYS_ROM_TABLE           (SOC_CS_SYS_ROM_TABLE_BASE_ADDR)

#define REG_BASE_PMUSSI                     (SOC_PMUSSI_BASE_ADDR)
#define REG_PMUSSI_IOSIZE                   PAGE_ALIGN(SZ_4K)

#define REG_BASE_PMUSPI                     (SOC_PMUSSI_BASE_ADDR)
#define REG_PMUSPI_IOSIZE                   PAGE_ALIGN(SZ_4K)

#define REG_BASE_PMCTRL                     (SOC_PMCTRL_BASE_ADDR)
#define REG_PMCTRL_IOSIZE                   PAGE_ALIGN(SZ_4K)

#define REG_BASE_DRAM                       (SOC_DRAM_BASE_ADDR)
#define REG_DRAM_IOSIZE                     PAGE_ALIGN(SZ_4M)

#define REG_BASE_ADE                        (SOC_ADE_S_BASE_ADDR)
#define REG_ADE_IOSIZE                      PAGE_ALIGN(SZ_64K)

#define REG_BASE_PWM0                       (SOC_PWM_BASE_ADDR)
#define REG_PWM0_IOSIZE                     PAGE_ALIGN(SZ_4K)
#define REG_BASE_PWM1                       (SOC_PWM_BASE_ADDR)
#define REG_PWM1_IOSIZE                     PAGE_ALIGN(SZ_4K)
#define REG_BASE_ISP                        (SOC_ISP_S_BASE_ADDR)
#define REG_ISP_IOSIZE                      PAGE_ALIGN(SZ_512K)

#define REG_BASE_CSI                        (SOC_CSI_BASE_ADDR)
#define REG_CSI_IOSIZE                      PAGE_ALIGN(SZ_1K)

#define REG_BASE_G3D                        (SOC_G3D_S_BASE_ADDR)

/* 寄存器说明：临时分配为Hi6421 PMUSPI使用，最终更改为PMUSPI */
#define REG_BASE_PMUSPI_SFT                 (SOC_PMUSSI_BASE_ADDR)
#define REG_PMUSPI_SFT_IOSIZE               PAGE_ALIGN(SZ_4K)

#define REG_BASE_ERROR_LOGGER_0             (0xffc00000)
#define REG_ERROR_LOGGER_0_IOSIZE           (SZ_128)

#define REG_BASE_ERROR_LOGGER_1             (0xffc10000)
#define REG_ERROR_LOGGER_1_IOSIZE           (SZ_128)

#define REG_BASE_DTCM_BBE16                 (SOC_Tensilica_BBE16_DTCM_BASE_ADDR)
#define REG_DTCM_BBE16_IOSIZE               PAGE_ALIGN(0x70000)
#endif	/* __MACH_K3V2_PLATFORM_H */
