.. verilog.rst --- 
.. 
.. Description: 
.. Author: Hongyi Wu(吴鸿毅)
.. Email: wuhongyi@qq.com 
.. Created: 四 1月  2 20:04:04 2020 (+0800)
.. Last-Updated: 四 2月 13 23:27:26 2020 (+0800)
..           By: Hongyi Wu(吴鸿毅)
..     Update #: 3
.. URL: http://wuhongyi.cn 

##################################################
verilog
##################################################

============================================================
程序结构
============================================================

Verilog 的基本设计单元是模块（module）。一个模块是由两部分组成的，一部分描述接口，一部分描述逻辑功能，用来定义怎么由输入到输出的。

Verilog 程序由三部分构成：I/O 端口声明、信号声明、功能描述。


----------------------------------------------------------------------
端口声明
----------------------------------------------------------------------

模块的端口声明了模块的输入输出接口。其格式如下：

.. code:: verilog

   module 模块名(口1, 口2, 口3, ...);






   
.. 
.. verilog.rst ends here
