---
layout: post
title: "时序和延时"
date: 2025-03-08 15:49:18 +0800
description: "全连接   ：*> （ in 和 out 两两连接 )verilog有三种类型的延迟模型：分布延迟 、 集总延迟 、 路径延迟（pin to pin）可以查阅数据手册直接获得标准组件的引脚到引脚的延迟（路径延迟）。分布延迟是在每个独立元件的基础上进行定义的。集总延迟是在每个独立模块的基础上定义的。2.1、        specify块。1.1、        分布延迟。1.2、        集总延迟。1.3、        路径延迟。"
keywords: "verilog inout接口怎么加延时"
categories: ['数字设计与综合', 'Verilog', 'Hdl']
tags: ['Fpga']
artid: "146116352"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=146116352
    alt: "时序和延时"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=146116352
featuredImagePreview: https://bing.ee123.net/img/rand?artid=146116352
cover: https://bing.ee123.net/img/rand?artid=146116352
image: https://bing.ee123.net/img/rand?artid=146116352
img: https://bing.ee123.net/img/rand?artid=146116352
---

<div class="blog-content-box">
 <div class="article-header-box">
  <div class="article-header">
   <div class="article-title-box">
    <h1 class="title-article" id="articleContentId">
     时序和延时
    </h1>
   </div>
  </div>
 </div>
 <article class="baidu_pl">
  <div class="article_content clearfix" id="article_content">
   <link href="./../assets/css/kdoc_html_views-1a98987dfd.css" rel="stylesheet"/>
   <link href="./../assets/css/ck_htmledit_views-704d5b9767.css" rel="stylesheet"/>
   <div class="htmledit_views" id="content_views">
    <p>
     <strong>
      1、延迟模型的类型
     </strong>
    </p>
    <p>
     <strong>
     </strong>
     verilog有三种类型的延迟模型：分布延迟 、 集总延迟 、 路径延迟（pin to pin）
    </p>
    <p>
     1.1、        分布延迟
    </p>
    <p>
     分布延迟是在每个独立元件的基础上进行定义的。
    </p>
    <pre><code>module    M
    (
        output    wire    out    ,
        
        input     wire    a      ,
        input     wire    b      ,
        input     wire    c      ,
        input     wire    d
    );

    wire    e,f    ;
    
    and #5     a1(e,a,b)    ;
    and #7     a2(f,c,d)    ;
    and #4     a3(out,e,f)  ;

endmodule


//.............................................
module    M
    (
        output    wire    out    ,
        
        input     wire    a      ,
        input     wire    b      ,
        input     wire    c      ,
        input     wire    d
    );

    wire    e,f    ;
    
    assign #5    e = a &amp; b    ;
    assign #7    f = c &amp; d    ;

    assign #4    out = e &amp; f    ;            

endmodule

</code></pre>
    <p>
     1.2、        集总延迟
    </p>
    <p>
     集总延迟是在每个独立模块的基础上定义的。
    </p>
    <p>
    </p>
    <pre><code>module    M
    (
        output    wire    out    ,
        
        input     wire    a      ,
        input     wire    b      ,
        input     wire    c      ,
        input     wire    d
    );

    wire    e,f    ;
    
    and        a1(e,a,b)    ;
    and        a2(f,c,d)    ;
    and #11    a3(out,e,f)  ; //延迟只在输出门外

endmodule</code></pre>
    <p>
     1.3、        路径延迟
    </p>
    <p>
     可以查阅数据手册直接获得标准组件的引脚到引脚的延迟（路径延迟）。
    </p>
    <p>
     <strong>
      2、路径延迟建模
     </strong>
    </p>
    <p>
     2.1、        specify块
    </p>
    <p>
     连接方式：
    </p>
    <p>
     并行连接：=&gt;
    </p>
    <p>
     全连接   ：*&gt; （ in 和 out 两两连接 )
    </p>
    <pre><code>module    M
    (
        output    wire    out    ,
        
        input     wire    a      ,
        input     wire    b      ,
        input     wire    c      ,
        input     wire    d
    );

    wire    e,f    ;

    specify
    
        (a =&gt; out)    =    9    ;    
        (b =&gt; out)    =    9    ;   
        (c =&gt; out)    =    11   ;   
        (d =&gt; out)    =    11   ;   

    endspecify
    
    and        a1(e,a,b)    ;
    and        a2(f,c,d)    ;
    and        a3(out,e,f)  ; 

endmodule</code></pre>
    <p>
     specparam
    </p>
    <pre><code>specify

    specparam    d_to_q      =    9     ;
    specparam    clk_to_q    =    11    ;

    (d   =&gt; q) = d_to_q      ;
    (clk =&gt; q) = clk_to_q    ;

endspecify</code></pre>
    <p>
     条件路径延迟
    </p>
    <pre><code>module    M
    (
        output    wire    out    ,
        
        input     wire    a      ,
        input     wire    b      ,
        input     wire    c      ,
        input     wire    d
    );

    wire    e,f    ;

    specify
    
        if( a == 1'b1 )
            (a =&gt; out) = 9 ;
        if( ~a == 1'b1 )
            (a =&gt; out) = 11 ;
        if( b &amp; c )
            (b =&gt; out) = 9    ;
        if( ~(b &amp; c) )
            (b =&gt; out) = 13    ;

        if( {c,d} == 2'b01 )
            (c,d *&gt; out) = 11    ;
        if( {c,d} != 2'b01 )
            (c,d *&gt; out) = 13    ;

    endspecify
    
    and        a1(e,a,b)    ;
    and        a2(f,c,d)    ;
    and        a3(out,e,f)  ; 

endmodule</code></pre>
    <p>
    </p>
    <p>
     <strong>
      3、时序检查
     </strong>
    </p>
    <p>
     3.1、setup 和 hold检查
    </p>
    <p>
     建立时间检查
    </p>
    <pre><code class="hljs">specify
    
     $setup(data,posedge clk,3)    ;     //3是需要的最小建立时间  

endspecify</code></pre>
    <p>
     保持时间检查
    </p>
    <pre><code class="hljs">specify
    
    $hold(posedge clk ,data,5)    ;//5是最小保持时间

endspecify</code></pre>
    <p>
     3.2、width检查
    </p>
    <p>
     脉冲宽度检查
    </p>
    <pre><code class="hljs">specify

    $width(posedge clk , 6 )    ;

endspecify</code></pre>
    <p>
     <strong>
      4、延迟反标注
     </strong>
    </p>
   </div>
  </div>
 </article>
 <p alt="68747470733a2f2f62:6c6f672e6373646e2e6e65742f6d305f34363634343038352f:61727469636c652f64657461696c732f313436313136333532" class_="artid" style="display:none">
 </p>
</div>


