
#Begin clock constraint
define_clock -name {p:main|clk_ex} -period 0.078 -clockgroup Autoconstr_clkgroup_0 -rise 0.000 -fall 0.039 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:keyboard|keytrig_inferred_clock} -period 6.545 -clockgroup Autoconstr_clkgroup_1 -rise 0.000 -fall 3.273 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|clk_k_inferred_clock[5]} -period 5.810 -clockgroup Autoconstr_clkgroup_2 -rise 0.000 -fall 2.905 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|counter_inferred_clock[24]} -period 30703.000 -clockgroup Autoconstr_clkgroup_3 -rise 0.000 -fall 15351.500 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|clk_10m_inferred_clock} -period 2.550 -clockgroup Autoconstr_clkgroup_4 -rise 0.000 -fall 1.275 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|clk_20m_inferred_clock} -period 846.770 -clockgroup Autoconstr_clkgroup_5 -rise 0.000 -fall 423.385 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|dcm_90m.CLK0_BUF_derived_clock} -period 6.215 -clockgroup Autoconstr_clkgroup_0 -rise 0.000 -fall 3.108 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|dcm_90m.CLKFX_BUF_derived_clock} -period 6.215 -clockgroup Autoconstr_clkgroup_0 -rise 0.000 -fall 3.108 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|dcm_80m.CLK0_BUF_derived_clock} -period 6.215 -clockgroup Autoconstr_clkgroup_0 -rise 0.000 -fall 3.108 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|dcm_80m.CLKFX_BUF_derived_clock} -period 6.215 -clockgroup Autoconstr_clkgroup_0 -rise 0.000 -fall 3.108 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|dcm_70m.CLK0_BUF_derived_clock} -period 6.215 -clockgroup Autoconstr_clkgroup_0 -rise 0.000 -fall 3.108 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|dcm_70m.CLKFX_BUF_derived_clock} -period 6.215 -clockgroup Autoconstr_clkgroup_0 -rise 0.000 -fall 3.108 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|mdecode.sync_inferred_clock} -period 163640.000 -clockgroup Autoconstr_clkgroup_6 -rise 0.000 -fall 81820.000 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|clk_k_inferred_clock[2]} -period 2.213 -clockgroup Autoconstr_clkgroup_7 -rise 0.000 -fall 1.106 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|clk_k_inferred_clock[4]} -period 2.213 -clockgroup Autoconstr_clkgroup_8 -rise 0.000 -fall 1.106 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|clk_k_inferred_clock[8]} -period 2.213 -clockgroup Autoconstr_clkgroup_9 -rise 0.000 -fall 1.106 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|clk_k_inferred_clock[0]} -period 2.213 -clockgroup Autoconstr_clkgroup_10 -rise 0.000 -fall 1.106 -route 0.000 
#End clock constraint

#Begin clock constraint
define_clock -name {n:main|clk_k_inferred_clock[6]} -period 2.213 -clockgroup Autoconstr_clkgroup_11 -rise 0.000 -fall 1.106 -route 0.000 
#End clock constraint
