clk 1 std_logic bool
rst 1 std_logic sc_logic
x_rsc_s_tdone 1 std_logic sc_logic
x_rsc_tr_write_done 1 std_logic sc_logic
x_rsc_RREADY 1 std_logic sc_logic
x_rsc_RVALID 1 std_logic sc_logic
x_rsc_RUSER 1 std_logic sc_logic
x_rsc_RLAST 1 std_logic sc_logic
x_rsc_RRESP 2 std_logic_vector sc_lv
x_rsc_RDATA 32 std_logic_vector sc_lv
x_rsc_RID 1 std_logic sc_logic
x_rsc_ARREADY 1 std_logic sc_logic
x_rsc_ARVALID 1 std_logic sc_logic
x_rsc_ARUSER 1 std_logic sc_logic
x_rsc_ARREGION 4 std_logic_vector sc_lv
x_rsc_ARQOS 4 std_logic_vector sc_lv
x_rsc_ARPROT 3 std_logic_vector sc_lv
x_rsc_ARCACHE 4 std_logic_vector sc_lv
x_rsc_ARLOCK 1 std_logic sc_logic
x_rsc_ARBURST 2 std_logic_vector sc_lv
x_rsc_ARSIZE 3 std_logic_vector sc_lv
x_rsc_ARLEN 8 std_logic_vector sc_lv
x_rsc_ARADDR 12 std_logic_vector sc_lv
x_rsc_ARID 1 std_logic sc_logic
x_rsc_BREADY 1 std_logic sc_logic
x_rsc_BVALID 1 std_logic sc_logic
x_rsc_BUSER 1 std_logic sc_logic
x_rsc_BRESP 2 std_logic_vector sc_lv
x_rsc_BID 1 std_logic sc_logic
x_rsc_WREADY 1 std_logic sc_logic
x_rsc_WVALID 1 std_logic sc_logic
x_rsc_WUSER 1 std_logic sc_logic
x_rsc_WLAST 1 std_logic sc_logic
x_rsc_WSTRB 4 std_logic_vector sc_lv
x_rsc_WDATA 32 std_logic_vector sc_lv
x_rsc_AWREADY 1 std_logic sc_logic
x_rsc_AWVALID 1 std_logic sc_logic
x_rsc_AWUSER 1 std_logic sc_logic
x_rsc_AWREGION 4 std_logic_vector sc_lv
x_rsc_AWQOS 4 std_logic_vector sc_lv
x_rsc_AWPROT 3 std_logic_vector sc_lv
x_rsc_AWCACHE 4 std_logic_vector sc_lv
x_rsc_AWLOCK 1 std_logic sc_logic
x_rsc_AWBURST 2 std_logic_vector sc_lv
x_rsc_AWSIZE 3 std_logic_vector sc_lv
x_rsc_AWLEN 8 std_logic_vector sc_lv
x_rsc_AWADDR 12 std_logic_vector sc_lv
x_rsc_AWID 1 std_logic sc_logic
x_rsc_triosy_lz 1 std_logic sc_logic
m_rsc_dat 32 std_logic_vector sc_lv
m_rsc_triosy_lz 1 std_logic sc_logic
twiddle_rsc_s_tdone 1 std_logic sc_logic
twiddle_rsc_tr_write_done 1 std_logic sc_logic
twiddle_rsc_RREADY 1 std_logic sc_logic
twiddle_rsc_RVALID 1 std_logic sc_logic
twiddle_rsc_RUSER 1 std_logic sc_logic
twiddle_rsc_RLAST 1 std_logic sc_logic
twiddle_rsc_RRESP 2 std_logic_vector sc_lv
twiddle_rsc_RDATA 32 std_logic_vector sc_lv
twiddle_rsc_RID 1 std_logic sc_logic
twiddle_rsc_ARREADY 1 std_logic sc_logic
twiddle_rsc_ARVALID 1 std_logic sc_logic
twiddle_rsc_ARUSER 1 std_logic sc_logic
twiddle_rsc_ARREGION 4 std_logic_vector sc_lv
twiddle_rsc_ARQOS 4 std_logic_vector sc_lv
twiddle_rsc_ARPROT 3 std_logic_vector sc_lv
twiddle_rsc_ARCACHE 4 std_logic_vector sc_lv
twiddle_rsc_ARLOCK 1 std_logic sc_logic
twiddle_rsc_ARBURST 2 std_logic_vector sc_lv
twiddle_rsc_ARSIZE 3 std_logic_vector sc_lv
twiddle_rsc_ARLEN 8 std_logic_vector sc_lv
twiddle_rsc_ARADDR 12 std_logic_vector sc_lv
twiddle_rsc_ARID 1 std_logic sc_logic
twiddle_rsc_BREADY 1 std_logic sc_logic
twiddle_rsc_BVALID 1 std_logic sc_logic
twiddle_rsc_BUSER 1 std_logic sc_logic
twiddle_rsc_BRESP 2 std_logic_vector sc_lv
twiddle_rsc_BID 1 std_logic sc_logic
twiddle_rsc_WREADY 1 std_logic sc_logic
twiddle_rsc_WVALID 1 std_logic sc_logic
twiddle_rsc_WUSER 1 std_logic sc_logic
twiddle_rsc_WLAST 1 std_logic sc_logic
twiddle_rsc_WSTRB 4 std_logic_vector sc_lv
twiddle_rsc_WDATA 32 std_logic_vector sc_lv
twiddle_rsc_AWREADY 1 std_logic sc_logic
twiddle_rsc_AWVALID 1 std_logic sc_logic
twiddle_rsc_AWUSER 1 std_logic sc_logic
twiddle_rsc_AWREGION 4 std_logic_vector sc_lv
twiddle_rsc_AWQOS 4 std_logic_vector sc_lv
twiddle_rsc_AWPROT 3 std_logic_vector sc_lv
twiddle_rsc_AWCACHE 4 std_logic_vector sc_lv
twiddle_rsc_AWLOCK 1 std_logic sc_logic
twiddle_rsc_AWBURST 2 std_logic_vector sc_lv
twiddle_rsc_AWSIZE 3 std_logic_vector sc_lv
twiddle_rsc_AWLEN 8 std_logic_vector sc_lv
twiddle_rsc_AWADDR 12 std_logic_vector sc_lv
twiddle_rsc_AWID 1 std_logic sc_logic
twiddle_rsc_triosy_lz 1 std_logic sc_logic
twiddle_h_rsc_s_tdone 1 std_logic sc_logic
twiddle_h_rsc_tr_write_done 1 std_logic sc_logic
twiddle_h_rsc_RREADY 1 std_logic sc_logic
twiddle_h_rsc_RVALID 1 std_logic sc_logic
twiddle_h_rsc_RUSER 1 std_logic sc_logic
twiddle_h_rsc_RLAST 1 std_logic sc_logic
twiddle_h_rsc_RRESP 2 std_logic_vector sc_lv
twiddle_h_rsc_RDATA 32 std_logic_vector sc_lv
twiddle_h_rsc_RID 1 std_logic sc_logic
twiddle_h_rsc_ARREADY 1 std_logic sc_logic
twiddle_h_rsc_ARVALID 1 std_logic sc_logic
twiddle_h_rsc_ARUSER 1 std_logic sc_logic
twiddle_h_rsc_ARREGION 4 std_logic_vector sc_lv
twiddle_h_rsc_ARQOS 4 std_logic_vector sc_lv
twiddle_h_rsc_ARPROT 3 std_logic_vector sc_lv
twiddle_h_rsc_ARCACHE 4 std_logic_vector sc_lv
twiddle_h_rsc_ARLOCK 1 std_logic sc_logic
twiddle_h_rsc_ARBURST 2 std_logic_vector sc_lv
twiddle_h_rsc_ARSIZE 3 std_logic_vector sc_lv
twiddle_h_rsc_ARLEN 8 std_logic_vector sc_lv
twiddle_h_rsc_ARADDR 12 std_logic_vector sc_lv
twiddle_h_rsc_ARID 1 std_logic sc_logic
twiddle_h_rsc_BREADY 1 std_logic sc_logic
twiddle_h_rsc_BVALID 1 std_logic sc_logic
twiddle_h_rsc_BUSER 1 std_logic sc_logic
twiddle_h_rsc_BRESP 2 std_logic_vector sc_lv
twiddle_h_rsc_BID 1 std_logic sc_logic
twiddle_h_rsc_WREADY 1 std_logic sc_logic
twiddle_h_rsc_WVALID 1 std_logic sc_logic
twiddle_h_rsc_WUSER 1 std_logic sc_logic
twiddle_h_rsc_WLAST 1 std_logic sc_logic
twiddle_h_rsc_WSTRB 4 std_logic_vector sc_lv
twiddle_h_rsc_WDATA 32 std_logic_vector sc_lv
twiddle_h_rsc_AWREADY 1 std_logic sc_logic
twiddle_h_rsc_AWVALID 1 std_logic sc_logic
twiddle_h_rsc_AWUSER 1 std_logic sc_logic
twiddle_h_rsc_AWREGION 4 std_logic_vector sc_lv
twiddle_h_rsc_AWQOS 4 std_logic_vector sc_lv
twiddle_h_rsc_AWPROT 3 std_logic_vector sc_lv
twiddle_h_rsc_AWCACHE 4 std_logic_vector sc_lv
twiddle_h_rsc_AWLOCK 1 std_logic sc_logic
twiddle_h_rsc_AWBURST 2 std_logic_vector sc_lv
twiddle_h_rsc_AWSIZE 3 std_logic_vector sc_lv
twiddle_h_rsc_AWLEN 8 std_logic_vector sc_lv
twiddle_h_rsc_AWADDR 12 std_logic_vector sc_lv
twiddle_h_rsc_AWID 1 std_logic sc_logic
twiddle_h_rsc_triosy_lz 1 std_logic sc_logic
revArr_rsc_s_tdone 1 std_logic sc_logic
revArr_rsc_tr_write_done 1 std_logic sc_logic
revArr_rsc_RREADY 1 std_logic sc_logic
revArr_rsc_RVALID 1 std_logic sc_logic
revArr_rsc_RUSER 1 std_logic sc_logic
revArr_rsc_RLAST 1 std_logic sc_logic
revArr_rsc_RRESP 2 std_logic_vector sc_lv
revArr_rsc_RDATA 32 std_logic_vector sc_lv
revArr_rsc_RID 1 std_logic sc_logic
revArr_rsc_ARREADY 1 std_logic sc_logic
revArr_rsc_ARVALID 1 std_logic sc_logic
revArr_rsc_ARUSER 1 std_logic sc_logic
revArr_rsc_ARREGION 4 std_logic_vector sc_lv
revArr_rsc_ARQOS 4 std_logic_vector sc_lv
revArr_rsc_ARPROT 3 std_logic_vector sc_lv
revArr_rsc_ARCACHE 4 std_logic_vector sc_lv
revArr_rsc_ARLOCK 1 std_logic sc_logic
revArr_rsc_ARBURST 2 std_logic_vector sc_lv
revArr_rsc_ARSIZE 3 std_logic_vector sc_lv
revArr_rsc_ARLEN 8 std_logic_vector sc_lv
revArr_rsc_ARADDR 12 std_logic_vector sc_lv
revArr_rsc_ARID 1 std_logic sc_logic
revArr_rsc_BREADY 1 std_logic sc_logic
revArr_rsc_BVALID 1 std_logic sc_logic
revArr_rsc_BUSER 1 std_logic sc_logic
revArr_rsc_BRESP 2 std_logic_vector sc_lv
revArr_rsc_BID 1 std_logic sc_logic
revArr_rsc_WREADY 1 std_logic sc_logic
revArr_rsc_WVALID 1 std_logic sc_logic
revArr_rsc_WUSER 1 std_logic sc_logic
revArr_rsc_WLAST 1 std_logic sc_logic
revArr_rsc_WSTRB 4 std_logic_vector sc_lv
revArr_rsc_WDATA 32 std_logic_vector sc_lv
revArr_rsc_AWREADY 1 std_logic sc_logic
revArr_rsc_AWVALID 1 std_logic sc_logic
revArr_rsc_AWUSER 1 std_logic sc_logic
revArr_rsc_AWREGION 4 std_logic_vector sc_lv
revArr_rsc_AWQOS 4 std_logic_vector sc_lv
revArr_rsc_AWPROT 3 std_logic_vector sc_lv
revArr_rsc_AWCACHE 4 std_logic_vector sc_lv
revArr_rsc_AWLOCK 1 std_logic sc_logic
revArr_rsc_AWBURST 2 std_logic_vector sc_lv
revArr_rsc_AWSIZE 3 std_logic_vector sc_lv
revArr_rsc_AWLEN 8 std_logic_vector sc_lv
revArr_rsc_AWADDR 12 std_logic_vector sc_lv
revArr_rsc_AWID 1 std_logic sc_logic
revArr_rsc_triosy_lz 1 std_logic sc_logic
tw_rsc_s_tdone 1 std_logic sc_logic
tw_rsc_tr_write_done 1 std_logic sc_logic
tw_rsc_RREADY 1 std_logic sc_logic
tw_rsc_RVALID 1 std_logic sc_logic
tw_rsc_RUSER 1 std_logic sc_logic
tw_rsc_RLAST 1 std_logic sc_logic
tw_rsc_RRESP 2 std_logic_vector sc_lv
tw_rsc_RDATA 32 std_logic_vector sc_lv
tw_rsc_RID 1 std_logic sc_logic
tw_rsc_ARREADY 1 std_logic sc_logic
tw_rsc_ARVALID 1 std_logic sc_logic
tw_rsc_ARUSER 1 std_logic sc_logic
tw_rsc_ARREGION 4 std_logic_vector sc_lv
tw_rsc_ARQOS 4 std_logic_vector sc_lv
tw_rsc_ARPROT 3 std_logic_vector sc_lv
tw_rsc_ARCACHE 4 std_logic_vector sc_lv
tw_rsc_ARLOCK 1 std_logic sc_logic
tw_rsc_ARBURST 2 std_logic_vector sc_lv
tw_rsc_ARSIZE 3 std_logic_vector sc_lv
tw_rsc_ARLEN 8 std_logic_vector sc_lv
tw_rsc_ARADDR 12 std_logic_vector sc_lv
tw_rsc_ARID 1 std_logic sc_logic
tw_rsc_BREADY 1 std_logic sc_logic
tw_rsc_BVALID 1 std_logic sc_logic
tw_rsc_BUSER 1 std_logic sc_logic
tw_rsc_BRESP 2 std_logic_vector sc_lv
tw_rsc_BID 1 std_logic sc_logic
tw_rsc_WREADY 1 std_logic sc_logic
tw_rsc_WVALID 1 std_logic sc_logic
tw_rsc_WUSER 1 std_logic sc_logic
tw_rsc_WLAST 1 std_logic sc_logic
tw_rsc_WSTRB 4 std_logic_vector sc_lv
tw_rsc_WDATA 32 std_logic_vector sc_lv
tw_rsc_AWREADY 1 std_logic sc_logic
tw_rsc_AWVALID 1 std_logic sc_logic
tw_rsc_AWUSER 1 std_logic sc_logic
tw_rsc_AWREGION 4 std_logic_vector sc_lv
tw_rsc_AWQOS 4 std_logic_vector sc_lv
tw_rsc_AWPROT 3 std_logic_vector sc_lv
tw_rsc_AWCACHE 4 std_logic_vector sc_lv
tw_rsc_AWLOCK 1 std_logic sc_logic
tw_rsc_AWBURST 2 std_logic_vector sc_lv
tw_rsc_AWSIZE 3 std_logic_vector sc_lv
tw_rsc_AWLEN 8 std_logic_vector sc_lv
tw_rsc_AWADDR 12 std_logic_vector sc_lv
tw_rsc_AWID 1 std_logic sc_logic
tw_rsc_triosy_lz 1 std_logic sc_logic
tw_h_rsc_s_tdone 1 std_logic sc_logic
tw_h_rsc_tr_write_done 1 std_logic sc_logic
tw_h_rsc_RREADY 1 std_logic sc_logic
tw_h_rsc_RVALID 1 std_logic sc_logic
tw_h_rsc_RUSER 1 std_logic sc_logic
tw_h_rsc_RLAST 1 std_logic sc_logic
tw_h_rsc_RRESP 2 std_logic_vector sc_lv
tw_h_rsc_RDATA 32 std_logic_vector sc_lv
tw_h_rsc_RID 1 std_logic sc_logic
tw_h_rsc_ARREADY 1 std_logic sc_logic
tw_h_rsc_ARVALID 1 std_logic sc_logic
tw_h_rsc_ARUSER 1 std_logic sc_logic
tw_h_rsc_ARREGION 4 std_logic_vector sc_lv
tw_h_rsc_ARQOS 4 std_logic_vector sc_lv
tw_h_rsc_ARPROT 3 std_logic_vector sc_lv
tw_h_rsc_ARCACHE 4 std_logic_vector sc_lv
tw_h_rsc_ARLOCK 1 std_logic sc_logic
tw_h_rsc_ARBURST 2 std_logic_vector sc_lv
tw_h_rsc_ARSIZE 3 std_logic_vector sc_lv
tw_h_rsc_ARLEN 8 std_logic_vector sc_lv
tw_h_rsc_ARADDR 12 std_logic_vector sc_lv
tw_h_rsc_ARID 1 std_logic sc_logic
tw_h_rsc_BREADY 1 std_logic sc_logic
tw_h_rsc_BVALID 1 std_logic sc_logic
tw_h_rsc_BUSER 1 std_logic sc_logic
tw_h_rsc_BRESP 2 std_logic_vector sc_lv
tw_h_rsc_BID 1 std_logic sc_logic
tw_h_rsc_WREADY 1 std_logic sc_logic
tw_h_rsc_WVALID 1 std_logic sc_logic
tw_h_rsc_WUSER 1 std_logic sc_logic
tw_h_rsc_WLAST 1 std_logic sc_logic
tw_h_rsc_WSTRB 4 std_logic_vector sc_lv
tw_h_rsc_WDATA 32 std_logic_vector sc_lv
tw_h_rsc_AWREADY 1 std_logic sc_logic
tw_h_rsc_AWVALID 1 std_logic sc_logic
tw_h_rsc_AWUSER 1 std_logic sc_logic
tw_h_rsc_AWREGION 4 std_logic_vector sc_lv
tw_h_rsc_AWQOS 4 std_logic_vector sc_lv
tw_h_rsc_AWPROT 3 std_logic_vector sc_lv
tw_h_rsc_AWCACHE 4 std_logic_vector sc_lv
tw_h_rsc_AWLOCK 1 std_logic sc_logic
tw_h_rsc_AWBURST 2 std_logic_vector sc_lv
tw_h_rsc_AWSIZE 3 std_logic_vector sc_lv
tw_h_rsc_AWLEN 8 std_logic_vector sc_lv
tw_h_rsc_AWADDR 12 std_logic_vector sc_lv
tw_h_rsc_AWID 1 std_logic sc_logic
tw_h_rsc_triosy_lz 1 std_logic sc_logic
