<html>
  <head>
    <meta charset="utf-8" />
<meta name="description" content="" />
<meta name="viewport" content="width=device-width, initial-scale=1" />
<title>verilog99题——5、6、7题 | 1/2顶点</title>
<link rel="shortcut icon" href="https://halftop.github.io/favicon.ico">
<link rel="stylesheet" href="https://halftop.github.io/styles/main.css">

<script src="https://cdn.bootcss.com/highlight.js/9.12.0/highlight.min.js"></script>
<script src="https://cdn.bootcss.com/moment.js/2.23.0/moment.min.js"></script>


  </head>
  <body>
    <div class="main">
      <div class="main-content">
        <div class="site-header">
  <a href="https://halftop.github.io">
  <img class="avatar" src="https://halftop.github.io/images/avatar.png" alt="" width="80px" height="80px">
  </a>
  <h1 class="site-title">
    1/2顶点
  </h1>
  <p class="site-description">
    有输入有输出，才是正确的学习方式。
  </p>
  <div class="menu-container">
    
      
        <a href="/" class="menu">
          首页
        </a>
      
    
      
        <a href="/archives" class="menu">
          归档
        </a>
      
    
      
        <a href="/tags" class="menu">
          标签
        </a>
      
    
      
        <a href="/post/about" class="menu">
          关于
        </a>
      
    
  </div>
</div>

      
        <div class="post-detail">
          <article class="post">
            <h2 class="post-title">
              verilog99题——5、6、7题
            </h2>
            <div class="post-info">
              <time class="post-time">
                · 2019-03-07 ·
              </time>
              
            </div>
            <div class="post-content">
              <h2 id="题目">题目</h2><p><strong>005.十进制转换为二进制编码：127，-127，127.375，-127.375</strong></p>
<p><strong>006.画出CMOS三态缓冲器的电路原理图，解释一下高阻态。</strong></p>
<p><strong>007.什么是open-drain output？</strong></p>
<!-- more --> 

<h3 id="第五题">第五题</h3><p>整数部分最基础的就是“除2取余法”，小数部分是&quot;乘2取整法&quot;。</p>
<p>整数部分比较快捷的方法：127=64+32+16+8+4+2+1=$2^6+2^5+2^4+2^3+2^2+2^1+2^0$=$(1111111)_b$。</p>
<p>小数部分没有什么比较快的，就是基础法：$0.375\times2=0.75$取0；$0.75\times2=1.5$取1；$0.5\times2=1$取1。</p>
<p>所以可得</p>
<p>127$\to$0111_1111</p>
<p>-127$\to$1111_1111</p>
<p>127.375$\to$0111_1111.011</p>
<p>-127.375$\to$1111_1111.011</p>
<h3 id="第六题">第六题</h3><p>计算机系统的各部件模块（Module）及芯片（Chip）通常挂接在系统总线（System bus）上，在某一时刻只能有一个发送端。为了使各模块芯片能够分时传送信号，需要具有三态输出的门电路，简称三态门（Three-state gate），又称为三态缓冲器（Three-state buffer）三态门的输出端状态不仅有高电平和低电平，而且具有第三种状态--高阻状态（High-Impedance，Hi-Z）.</p>
<p>CMOS三态门是在普通门的基础上增加了控制端和控制电路。CMOS三态门的电路结构有很多种，大体可以分为以下3类：</p>
<ol>
<li><p>控制上下P/N沟道的截止或导通，实现三态输出功能。如下图（a）、(b)。</p>
</li>
<li><p>在输出端串联传输门开关的三态线路。如下图（c）。</p>
</li>
<li><p>利用或非门或者与非门实现三态功能。如下图（d）（e）。</p>
</li>
</ol>
<p><img src="https://halftop.github.io/post-images/1551967373611.png" alt="三态门"></p>
<h3 id="第七题">第七题</h3><p>CMOS漏极开路门（Open-Drain Gate），又称漏极开路输出（open-drain output），简称OD门。</p>
<p>各种CMOS门电路都可构成漏极开路门，下图为CMOS与非OD门的电路结构。</p>
<p><img src="https://halftop.github.io/post-images/1551967419613.png" alt="OD门"></p>
<p>漏极开路OD门电路内的输出MOS管漏极是开路的，应用时，需要通过外接电阻（Extension resistance）接电源。与TTL集成的OC门类似，CMOS集成的OD门也可实现线与（Wired and）连接。</p>
<p><img src="https://halftop.github.io/post-images/1551967387693.png" alt="OD门实现线与逻辑"></p>
<p>可以看出，OD门就是将反相器的上面的PMOS管拿掉了而已。</p>
<p>当两个与非门的输出全为1时，输出为1；只要其中一个输出为0，则输出为0，所以该电路符合与逻辑功能，即L=(AB)&#39;(CD)&#39;。</p>

            </div>
          </article>
        </div>
    
        
          <div class="next-post">
            <div class="next">下一篇</div>
            <a href="https://halftop.github.io/post/verilog99_3&amp;4">
              <h3 class="post-title">
                verilog99题——3、4题
              </h3>
            </a>
          </div>  
        

        
    
        <div class="site-footer">
  Powered by Hve Notes
</div>

<script>
  hljs.initHighlightingOnLoad()
</script>

      </div>
    </div>
  </body>
</html>
