{"patent_id": "10-2022-7017269", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0102621", "출원번호": "10-2022-7017269", "발명의 명칭": "비면허 스펙트럼에서 부반송파 오프셋을 결정하는 방법 및 장치", "출원인": "삼성전자주식회사", "발명자": "시 홍보"}}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "공유 스펙트럼 채널 액세스(shared spectrum channel access)로 동작하는 무선 통신 시스템에서의 단말에 있어서,송수신부; 및동기화 신호 및 물리적 브로드캐스트 채널(synchronization signals and physical broadcast channel,SS/PBCH) 블록을 수신하도록 상기 송수신부를 제어하고,상기 SS/PBCH 블록에 포함된 PBCH의 마스터 정보 블록(master information block, MIB)에 기초하여 제1 정보를식별하고,상기 PBCH의 페이로드에 기초하여 제2 정보를 식별하며,제2 값에 기초하여 상기 SS/PBCH 블록에 대한 부반송파 오프셋과 연관된 제1 값을 결정하는 제어부를 포함하고, 상기 제2 값의 4개의 최하위 비트(least significant bit, LSB)는 상기 제1 정보에 의해 지시되고, 상기 제2값의 최상위 비트(most significant bit, MSB)는 상기 제2 정보에 의해 지시되는 것을 특징으로 하는 단말."}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 제어부는,상기 제2 값이 24 이상인 경우, 상기 제1 값을 상기 제2 값으로 결정하고,상기 제2 값이 24 미만인 경우, 상기 제1 값을 상기 제2 값을 2로 나눈 바닥 값(floor value)에 2를 곱한 것으로 결정하는 것을 특징으로 하는 단말."}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 제어부는,상기 SS/PBCH 블록에 포함된 상기 PBCH의 MIB에 기초하여, 상기 SS/PBCH 블록을 위한 부반송파 간격에 대한 제3정보를 식별하고,상기 제1 값이 24 미만인 경우, 상기 제3 정보 및 상기 제1 정보의 LSB에 기초하여 상기 SS/PBCH 블록에 대한QCL(quasi co-location) 관계와 연관된 제3 값을 결정하는 것을 특징으로 하는 단말."}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서,상기 제어부는,상기 제3 정보가 15kHz 또는 60kHz에 상응하고 상기 제1 정보의 LSB가 0인 경우, 상기 제3 값을 1로 결정하고,상기 제3 정보가 15kHz 또는 60kHz에 상응하고 상기 제1 정보의 LSB가 1인 경우, 상기 제3 값을 2로 결정하고,상기 제3 정보가 30kHz 또는 120kHz에 상응하고 상기 제1 정보의 LSB가 0인 경우, 상기 제3 값을 4로 결정하고,또는상기 제3 정보가 30kHz 또는 120kHz에 상응하고 상기 제1 정보의 LSB가 1인 경우, 상기 제3 값을 8로 결정하는것을 특징으로 하는 단말.공개특허 10-2022-0102621-3-청구항 5 공유 스펙트럼 채널 액세스(shared spectrum channel access)로 동작하는 무선 통신 시스템에서의 기지국에 있어서,송수신부; 및동기화 신호 및 물리적 브로드캐스트 채널(synchronization signals and physical broadcast channel,SS/PBCH) 블록에 포함된 PBCH의 제1 정보를 포함하는 마스터 정보 블록(master information block, MIB)을 생성하고,제2 정보를 포함하는 상기 PBCH의 페이로드를 생성하며,상기 MIB 및 상기 PBCH의 페이로드를 포함하는 상기 SS/PBCH 블록을 전송하도록 상기 송수신부를 제어하는 제어부를 포함하고,상기 SS/PBCH 블록의 부반송파 오프셋과 연관된 제1 값은 제2 값에 기초하여 결정되고, 상기 제2 값의 4개의 최하위 비트(least significant bit, LSB)는 상기 제1 정보에 의해 지시되며, 상기 제2 값의 최상위 비트(mostsignificant bit, MSB)는 상기 제2 정보에 의해 지시되는 것을 특징으로 하는 기지국."}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 제2 값이 24 이상인 경우, 상기 제1 값은 상기 제2 값으로 결정되고,상기 제2 값이 24 미만인 경우, 상기 제1 값은 상기 제2 값을 2로 나눈 바닥 값(floor value)에 2를 곱한 것으로 결정되는 것을 특징으로 하는 기지국."}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 5 항에 있어서,상기 SS/PBCH 블록을 위한 부반송파 간격에 대한 제3 정보는 상기 SS/PBCH 블록에 포함된 상기 PBCH의 MIB에 포함되고,상기 SS/PBCH 블록에 대한 QCL(quasi co-location) 관계와 연관된 제3 값은 상기 제1 값이 24 미만인 경우에상기 제3 정보 및 상기 제1 정보의 LSB에 기초하여 결정되는 것을 특징으로 하는 기지국."}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 제3 정보가 15kHz 또는 60kHz에 상응하고 상기 제1 정보의 LSB가 0인 경우, 상기 제3 값은 1로 결정되고,상기 제3 정보가 15kHz 또는 60kHz에 상응하고 상기 제1 정보의 LSB가 1인 경우, 상기 제3 값은 2로 결정되고,상기 제3 정보가 30kHz 또는 120kHz에 상응하고,상기 제1 정보의 LSB가 0인 경우, 상기 제3 값은 4로 결정되고,또는상기 제3 정보가 30kHz 또는 120kHz에 상응하고 상기 제1 정보의 LSB가 1인 경우, 상기 제3 값은 8로 결정되는것을 특징으로 하는 기지국."}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "공유 스펙트럼 채널 액세스(shared spectrum channel access)로 동작하는 무선 통신 시스템에서 단말에 의해 수행되는 방법에 있어서,동기화 신호 및 물리적 브로드캐스트 채널(synchronization signals and physical broadcast channel,SS/PBCH) 블록을 수신하는 단계;상기 SS/PBCH 블록에 포함된 PBCH의 마스터 정보 블록(master information block, MIB)에 기초하여 제1 정보를식별하는 단계;공개특허 10-2022-0102621-4-상기 PBCH의 페이로드에 기초하여 제2 정보를 식별하는 단계; 및제2 값에 기초하여 상기 SS/PBCH 블록에 대한 부반송파 오프셋과 연관된 제1 값을 결정하는 단계를 포함하고, 상기 제2 값의 4개의 최하위 비트(least significant bit, LSB)는 상기 제1 정보에 의해 지시되고, 상기 제2값의 최상위 비트(most significant bit, MSB)는 상기 제2 정보에 의해 지시되는 것을 특징으로 하는 방법."}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9 항에 있어서,상기 제2 값이 24 이상인 경우, 상기 제1 값을 상기 제2 값으로 결정하는 단계; 및상기 제2 값이 24 미만인 경우, 상기 제1 값을 상기 제2 값을 2로 나눈 바닥 값(floor value)에 2를 곱한 것으로 결정하는 단계를 더 포함하는 방법."}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 9 항에 있어서,상기 SS/PBCH 블록에 포함된 상기 PBCH의 MIB에 기초하여, 상기 SS/PBCH 블록을 위한 부반송파 간격에 대한 제3정보를 식별하는 단계; 및상기 제1 값이 24 미만인 경우, 상기 제3 정보 및 상기 제1 정보의 LSB에 기초하여 상기 SS/PBCH 블록에 대한QCL(quasi co-location) 관계와 연관된 제3 값을 결정하는 단계를 더 포함하는 방법."}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 제3 정보가 15kHz 또는 60kHz에 상응하고 상기 제1 정보의 LSB가 0인 경우, 상기 제3 값을 1로 결정하는단계;상기 제3 정보가 15kHz 또는 60kHz에 상응하고 상기 제1 정보의 LSB가 1인 경우, 상기 제3 값을 2로 결정하는단계;상기 제3 정보가 30kHz 또는 120kHz에 상응하고 상기 제1 정보의 LSB가 0인 경우, 상기 제3 값을 4로 결정하는단계; 또는상기 제3 정보가 30kHz 또는 120kHz에 상응하고 상기 제1 정보의 LSB가 1인 경우, 상기 제3 값을 8로 결정하는단계를 더 포함하는 방법."}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "공유 스펙트럼 채널 액세스(shared spectrum channel access)로 동작하는 무선 통신 시스템에서 기지국에 의해수행되는 방법에 있어서,동기화 신호 및 물리적 브로드캐스트 채널(synchronization signals and physical broadcast channel,SS/PBCH) 블록에 포함된 PBCH의 제1 정보를 포함하는 마스터 정보 블록(master information block, MIB)를 생성하는 단계;제2 정보를 포함하는 상기 PBCH의 페이로드를 생성하는 단계; 및상기 MIB 및 상기 PBCH의 페이로드를 포함하는 상기 SS/PBCH 블록을 전송하는 단계를 포함하고,상기 SS/PBCH 블록의 부반송파 오프셋과 연관된 제1 값은 제2 값에 기초하여 결정되고, 상기 제2 값의 4개의 최하위 비트(least significant bit, LSB)는 상기 제1 정보에 의해 지시되며, 상기 제2 값의 최상위 비트(mostsignificant bit, MSB)는 상기 제2 정보에 의해 지시되는 것을 특징으로 하는 방법."}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서,공개특허 10-2022-0102621-5-상기 제2 값이 24 이상인 경우, 상기 제1 값은 상기 제2 값으로 결정되고,상기 제2 값이 24 미만인 경우, 상기 제1 값은 상기 제2 값을 2로 나눈 바닥 값(floor value)에 2를 곱한 것으로 결정되는 것을 특징으로 하는 방법."}
{"patent_id": "10-2022-7017269", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 13 항에 있어서,상기 SS/PBCH 블록을 위한 부반송파 간격에 대한 제3 정보는 상기 SS/PBCH 블록에 포함된 상기 PBCH의 MIB에 포함되고, 상기 SS/PBCH 블록에 대한 QCL(quasi co-location) 관계와 연관된 제3 값은 상기 제1 값이 24 미만인경우에 상기 제3 정보 및 상기 제1 정보의 LSB에 기초하여 결정되며,상기 제3 정보가 15kHz 또는 60kHz에 상응하고 상기 제1 정보의 LSB가 0인 경우 상기 제3 값은 1로 결정되고,상기 제3 정보가 15kHz 또는 60kHz에 상응하고 상기 제1 정보의 LSB가 1인 경우 상기 제3 값은 2로 결정되고,상기 제3 정보가 30kHz 또는 120kHz에 상응하고 상기 제1 정보의 LSB가 0인 경우 상기 제3 값은 4로 결정되고,또는 상기 제3 정보가 30kHz 또는 120kHz에 상응하고 상기 제1 정보의 LSB가 1인 경우 상기 제3 값은 8로 결정되는 것을 특징으로 하는 방법."}
{"patent_id": "10-2022-7017269", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 4G 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G 통신 시스템을 IoT 기술과 융합하는 통 신 기법 및 그 시스템에 관한 것이다. 본 개시는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스 (예 를 들어, 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카 혹은 커넥티드 카, 헬스 케어, 디지털 교육, 소매업, 보안 및 안전 관련 서비스 등)에 적용될 수 있다. 본 개시는 무선 통신 시스템에 관한 것으로서, 보다 구체적으 로, 본 개시는 비면허 스펙트럼에서의 부반송파 오프셋 결정에 관한 것이다."}
{"patent_id": "10-2022-7017269", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 일반적으로 무선 통신 시스템에 관한 것으로서, 보다 구체적으로, 본 개시는 비면허 스펙트럼 (unlicensed spectrum)에서의 부반송파 오프셋 결정 방법에 관한 것이다."}
{"patent_id": "10-2022-7017269", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 통신 시 스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후 (Beyond 4G Network) 통신 시스템 또는 LTE 시스템 이후 (Post LTE) 이후의 시스템이라 불리어지고 있다. 높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역 (예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로 손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다 중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나 (large scale antenna) 기술들이 논의되 고 있다. 또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀 (advanced small cell), 클라우드 무선 액세스 네트워크 (cloud radio access network: cloud RAN), 초고밀도 네트워크 (ultra-dense network), 기기 간 통신 (Device to Device communication: D2D), 무선 백홀 (wireless backhaul), 이동 네트워크 (moving network), 협력 통신 (cooperative communication), CoMP (Coordinated Multi-Points), 및 수신 간섭제거 (interference cancellation) 등의 기술 개발이 이루어지고 있다. 이 밖에도, 5G 시스템에서는 진보된 코딩 변조(Advanced Coding Modulation: ACM) 방식인 FQAM (Hybrid FSK and QAM Modulation) 및 SWSC (Sliding Window Superposition Coding)과, 진보된 접속 기술인 FBMC(Filter Bank Multi Carrier), NOMA(non orthogonal multiple access), 및SCMA(sparse code multiple access) 등이 개발되 고 있다. 한편, 인터넷은 인간이 정보를 생성하고 소비하는 인간 중심의 연결 망에서, 사물 등 분산된 구성 요소들 간에 정보를 주고 받아 처리하는 IoT(Internet of Things, 사물인터넷) 망으로 진화하고 있다. 클라우드 서버 등과 의 연결을 통한 빅데이터(Big data) 처리 기술 등이 IoT 기술에 결합된 IoE (Internet of Everything) 기술도 대두되고 있다. IoT를 구현하기 위해서, 센싱 기술, 유무선 통신 및 네트워크 인프라, 서비스 인터페이스 기술, 및 보안 기술과 같은 기술 요소 들이 요구되어, 최근에는 사물간의 연결을 위한 센서 네트워크(sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 연구되고 있다. IoT 환경에서는 연결된 사물들에서 생성된 데이터를 수집, 분석하여 인간의 삶에 새로운 가치를 창출하는 지능 형 IT(Internet Technology) 서비스가 제공될 수 있다. IoT는 기존의 IT(information technology)기술과 다양 한 산업 간의 융합 및 복합을 통하여 스마트홈, 스마트 빌딩, 스마트 시티, 스마트 카 혹은 커넥티드 카, 스마트 그리드, 헬스 케어, 스마트 가전, 첨단의료서비스 등의 분야에 응용될 수 있다. 이에, 5G 통신 시스템을 IoT 망에 적용하기 위한 다양한 시도들이 이루어지고 있다. 예를 들어, 센서 네트워크 (sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 5G 통 신 기술인 빔 포밍, MIMO, 및 어레이 안테나 등의 기법에 의해 구현되고 있는 것이다. 앞서 설명한 빅데이터 처 리 기술로써 클라우드 무선 액세스 네트워크(cloud RAN)가 적용되는 것도 5G 기술과 IoT 기술 융합의 일 예라고 할 수 있을 것이다. 무선 통신은 현대 역사에서 가장 성공적인 혁신 중 하나였다. 최근에, 무선 통신 서비스에 대한 가입자의 수는 50억 명을 넘어서고 빠르게 계속 성장하고 있다. 무선 데이터 트래픽에 대한 수요는 스마트 폰과, 태블릿, \"노 트 패드\" 컴퓨터, 넷북, eBook 리더 및 머신 타입의 장치와 같은 다른 모바일 데이터 장치의 소비자와 기업 사 이에서 인기가 높아지면서 빠르게 증가하고 있다."}
{"patent_id": "10-2022-7017269", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "모바일 데이터 트래픽의 높은 성장을 충족하고 새로운 애플리케이션 및 개발을 지원하기 위해서는 무선 인터페 이스 효율 및 커버리지의 개선이 가장 중요하다. 본 개시는 무선 통신 시스템에 관한 것으로서, 보다 구체적으 로, 본 개시는 비면허 스펙트럼에서의 부반송파 오프셋 결정에 관한 것이다."}
{"patent_id": "10-2022-7017269", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예에서, 공유 스펙트럼 채널 액세스(shared spectrum channel access)로 동작하는 무선 통신 시스템에서 의 단말이 제공된다. 상기 단말은 송수신부; 및 제어부를 포함하며, 상기 제어부는, 동기화 신호 및 물리적 브 로드캐스트 채널(synchronization signals and physical broadcast channel, SS/PBCH) 블록을 수신하도록 상기 송수신부를 제어하고, 상기 SS/PBCH 블록에 포함된 PBCH의 마스터 정보 블록(master information block, MIB) 에 기초하여 제1 정보를 식별하고, 상기 PBCH의 페이로드에 기초하여 제2 정보를 식별하며, 제2 값에 기초하여 상기 SS/PBCH 블록에 대한 부반송파 오프셋과 연관된 제1 값을 결정하는 제어부를 포함하고, 상기 제2 값의 4개 의 최하위 비트(least significant bit, LSB)는 상기 제1 정보에 의해 지시되고, 상기 제2 값의 최상위 비트 (most significant bit, MSB)는 상기 제2 정보에 의해 지시되는 것을 특징으로 한다. 다른 실시예에서, 공유 스펙트럼 채널 액세스(shared spectrum channel access)로 동작하는 무선 통신 시스템에 서의 기지국이 제공된다. 상기 기지국은 송수신부; 및 제어부를 포함하며, 상기 제어부는, 동기화 신호 및 물리 적 브로드캐스트 채널(synchronization signals and physical broadcast channel, SS/PBCH) 블록에 포함된 PBCH의 제1 정보를 포함하는 마스터 정보 블록(master information block, MIB)을 생성하고, 제2 정보를 포함 하는 상기 PBCH의 페이로드를 생성하며, 상기 MIB 및 상기 PBCH의 페이로드를 포함하는 상기 SS/PBCH 블록을 전 송하도록 상기 송수신부를 제어하는 제어부를 포함하고, 상기 SS/PBCH 블록의 부반송파 오프셋과 연관된 제1 값 은 제2 값에 기초하여 결정되고, 상기 제2 값의 4개의 최하위 비트(least significant bit, LSB)는 상기 제1 정보에 의해 지시되며, 상기 제2 값의 최상위 비트(most significant bit, MSB)는 상기 제2 정보에 의해 지시되 는 것을 특징으로 한다. 또 다른 실시예에서, 공유 스펙트럼 채널 액세스(shared spectrum channel access)로 동작하는 무선 통신 시스 템에서 단말에 의해 수행되는 방법이 제공된다. 상기 방법은. 동기화 신호 및 물리적 브로드캐스트 채널 (synchronization signals and physical broadcast channel, SS/PBCH) 블록을 수신하는 단계; 상기 SS/PBCH 블 록에 포함된 PBCH의 마스터 정보 블록(master information block, MIB)에 기초하여 제1 정보를 식별하는 단계; 상기 PBCH의 페이로드에 기초하여 제2 정보를 식별하는 단계; 및 제2 값에 기초하여 상기 SS/PBCH 블록에 대한 부반송파 오프셋과 연관된 제1 값을 결정하는 단계를 포함하고, 상기 제2 값의 4개의 최하위 비트(least significant bit, LSB)는 상기 제1 정보에 의해 지시되고, 상기 제2 값의 최상위 비트(most significant bit, MSB)는 상기 제2 정보에 의해 지시되는 것을 특징으로 한다. 또 다른 실시예에서, 공유 스펙트럼 채널 액세스(shared spectrum channel access)로 동작하는 무선 통신 시스 템에서 기지국에 의해 수행되는 방법이 제공된다. 상기 방법은, 동기화 신호 및 물리적 브로드캐스트 채널 (synchronization signals and physical broadcast channel, SS/PBCH) 블록에 포함된 PBCH의 제1 정보를 포함 하는 마스터 정보 블록(master information block, MIB)를 생성하는 단계; 제2 정보를 포함하는 상기 PBCH의 페이로드를 생성하는 단계; 및 상기 MIB 및 상기 PBCH의 페이로드를 포함하는 상기 SS/PBCH 블록을 전송하는 단계를 포함하고, 상기 SS/PBCH 블록의 부반송파 오프셋과 연관된 제1 값은 제2 값에 기초하여 결정되고, 상기 제 2 값의 4개의 최하위 비트(least significant bit, LSB)는 상기 제1 정보에 의해 지시되며, 상기 제2 값의 최 상위 비트(most significant bit, MSB)는 상기 제2 정보에 의해 지시되는 것을 특징으로 한다. 다른 기술적 특징은 다음의 도면, 설명 및 청구항으로부터 통상의 기술자에게 용이하게 명백할 수 있다."}
{"patent_id": "10-2022-7017269", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시는 서로 결합하거나 조합하여 사용될 수 있거나 독립형 방식으로서 동작할 수 있는 여러 구성 요소를 제 공한다. 본 개시는 공통 자원 그리드의 부반송파 0에서 SS/PBCH 블록의 부반송파 0 사이의 부반송파 오프셋을 결정하는 방법을 제공한다."}
{"patent_id": "10-2022-7017269", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래의 상세한 설명을 착수하기 전에, 본 특허 문서 전체에 걸쳐 사용된 특정 단어 및 문구를 정의하는 것이 유 리할 수 있다. \"결합(couple)\"이라는 용어 및 이의 파생어는 둘 이상의 요소가 서로 물리적으로 접촉하든 접촉 하지 않든 둘 이상의 요소 간의 어떤 직접 또는 간접 통신을 지칭한다. \"송신한다\", \"수신한다\" 및 \"통신한다\" 이라는 용어뿐만 아니라 이의 파생어는 직접 및 간접 통신 둘 다를 포함한다. \"포함한다(include)\" 및 \"구성한 다(comprise)\"이라는 용어뿐만 아니라 이의 파생어는 제한 없이 포함(inclusion)을 의미한다. \"또는\"이라는 용 어는 포괄적이며, 및/또는(and/or)을 의미한다. \"~와 관련된(associated with)\"이라는 용어뿐만 아니라 이의 파생어는, \"~를 포함하고(include)\", \"~내에 포함되고(included within)\", \"~와 상호 연결하고(interconnect with)\", \"~을 함유하고(contain)\", \"~내에 함유되고(be contained within)\", \"~에 또는, ~와 연결하고(connect to or with)\", \"~에 또는, ~와 결합하고(couple to or with)\", \"~와 통신 가능하고(be communicable with)\", \"~와 협력하고(cooperate with)\", \"~를 인터리브하고(interleave)\", \"~와 병치하고(juxtapose)\", \"~에 가까이 있고(be proximate to)\", \"~에 또는, ~와 묶이고(be bound to or with)\", \"가지고(have)\", \"소유하고 있고 (have a property of)\", \"~에 또는, ~와 관계를 가지고(have a relationship to or with)\" 등인 것을 의미한다. \"제어부\"라는 용어는 적어도 하나의 동작을 제어하는 임의의 디바이스, 시스템 또는 이의 일부를 의 미한다. 상기 제어부는 하드웨어 또는 하드웨어 및 소프트웨어의 조합 및/또는 펌웨어로 구현될 수 있다. 임의 의 특정 제어부와 관련된 기능은 로컬로든 원격으로든 중앙 집중화되거나 분산될 수 있다. \"적어도 하나(at least one of)\"라는 문구는, 항목의 리스트와 함께 사용될 때, 나열된 항목 중 하나 이상의 상이한 조합이 사용 될 수 있고, 리스트 내에는 하나의 항목만이 필요할 수 있다는 것을 의미한다. 예를 들어, \"A, B 및 C 중 적어 도 하나\"는 다음의 조합: A, B, C, A 및 B, A 및 C, B 및 C, 및 A 및 B 및 C 중 어느 하나를 포함한다. 더욱이, 아래에서 설명되는 다양한 기능은 하나 이상의 컴퓨터 프로그램에 의해 구현되거나 지원될 수 있으며, 각각의 컴퓨터 프로그램은 컴퓨터 판독 가능 프로그램 코드(computer readable program code)로부터 형성되고, 컴퓨터 판독 가능 매체(computer readable medium)에서 구현된다. \"애플리케이션\" 및 \"프로그램\"이라는 용어는 적절한 컴퓨터 판독 가능 프로그램 코드에서 구현을 위해 적응된 하나 이상의 컴퓨터 프로그램, 소프트웨어 구 성 요소(software components), 명령어 세트(sets of instructions), 절차, 기능, 객체(object), 클래스, 인스 턴스(instance), 관련된 데이터 또는 이의 일부를 지칭한다. 문구 \"컴퓨터 판독 가능 프로그램 코드\"는 소스 코 드(source code), 객체 코드(object code) 및 실행 가능 코드(executable code)를 포함하는 임의의 타입의 컴 퓨터 코드를 포함한다. 문구 \"컴퓨터 판독 가능 매체\"는 판독 전용 메모리(read only memory; ROM), 랜덤 액세 스 메모리(random access memory; RAM), 하드 디스크 드라이브, 콤팩트 디스크(compact disc; CD), 디지털 비 디오 디스크(digital video disc; DVD), 또는 임의의 다른 타입의 메모리와 같이 컴퓨터에 의해 액세스될 수 있 는 임의의 타입의 매체를 포함한다. \"비일시적(non-transitory)\" 컴퓨터 판독 가능 매체는 일시적 전기적 또는 다른 신호를 송신하는 유선, 무선, 광학 또는 다른 통신 링크를 배제한다. 비일시적 컴퓨터 판독 가능 매체는 데이터가 영구적으로 저장될 수 있는 매체, 및 재기록 가능 광 디스크 또는 소거 가능 메모리 디바이스와 같이 데이터가 저장되고 나중에 중복 기록(overwriting)될 수 있는 매체를 포함한다. 다른 특정 단어 및 문구에 대한 정의는 본 특허 문서 전체에 걸쳐 제공된다. 통상의 기술자는 대부분의 경우는 아니지만 이러한 정의가 이러한 정의된 단어 및 문구의 이전 및 이후의 사용에 적용된다는 것을 이해해야 한다. 아래에서 논의되는 도 1 내지 도 14, 및 본 특허 문서에서 본 개시의 원리를 설명하기 위해 사용된 다양한 실시 예는 예시만을 위한 것이고, 어떤 식으로든 본 개시의 범위를 제한하는 것으로 해석되지 않아야 한다. 통상의 기술자는 본 개시의 원리가 적절히 배치된 임의의 시스템 또는 디바이스에서 구현될 수 있다는 것을 이해할 수 있다. 다음의 문서 및 표준 설명은 본 명세서에 충분히 설명된 바와 같이 본 개시에 참조로 통합된다: 3GPP TS 38.211 v15.4.0, \"NR; Physical channels and modulation\"; 3GPP TS 38.212 v15.4.0, \"NR; Multiplexing and Channel coding\"; 3GPP TS 38.213 v15.4.0, \"NR; Physical Layer Procedures for Control\"; 3GPP TS 38.214 v15.4.0, \"NR; Physical Layer Procedures for Data\"; and 3GPP TS 38.331 v15.4.0, \"NR; Radio Resource Control (RRC) Protocol Specification.\" 아래의 도 1 내지 도 3은 무선 통신 시스템에서 OFDM(orthogonal frequency division multiplexing) 또는 OFDMA(orthogonal frequency division multiple access) 통신 기술을 사용하여 구현되는 다양한 실시예를 설명 한다. 도 1 내지 도 3의 설명은 상이한 실시예가 구현될 수 있는 방식에 대한 물리적 또는 구조적 제한을 의미 하지 않는다. 본 개시의 상이한 실시예는 적절하게 배치된 임의의 통신 시스템에서 구현될 수 있다. 도 1은 본 개시에 따른 예시적인 무선 네트워크를 도시한다. 도 1에 도시된 무선 네트워크의 실시예는 예시만을 위한 것이다. 무선 네트워크의 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용될 수 있다. 도 1에 도시된 바와 같이, 무선 네트워크는 gNB(예를 들어, 기지국(BS)), gNB 및 gNB를 포함한 다. gNB는 gNB 및 gNB와 통신한다. gNB는 또한 인터넷, 독점적 IP(Internet Protocol) 네 트워크 또는 다른 데이터 네트워크와 같은 적어도 하나의 네트워크와 통신한다. gNB는 gNB의 커버리지 영역 내의 제1 복수의 UE에 대한 네트워크에 무선 광대역 액세스 (wireless broadband access)를 제공한다. 제1 복수의 UE는 소기업(small business; SB)에 위치될 수 있는 UE; 기업(enterprise; E)에 위치될 수 있는 UE; WiFi 핫 스폿(hotspot; HS)에 위치될 수 있는 UE; 제1 거주지(residence; R)에 위치될 수 있는 UE; 제2 거주지(R)에 위치될 수 있는 UE; 및 셀 폰(cell phone), 무선 랩톱(wireless laptop), 무선 PDA 등과 같은 모바일 디바이스(mobile device)(M)일 수 있는 UE를 포함한다. gNB는 gNB의 커버리지 영역 내의 제2 복수의 UE에 대한 네트워크 에 무선 광대역 액세스를 제공한다. 제2 복수의 UE는 UE 및 UE를 포함한다. 일부 실시예에서, gNB(101-103) 중 하나 이상은 서로 통신하고, 5G/NR, LTE, LTE-A, WiMAX, WiFi 또는 다른 무선 통신 기술을 사 용하여 UE(111-116)와 통신할 수 있다. 네트워크 타입에 따라, \"기지국\" 또는 \"BS\"라는 용어는 송신 포인트(transmit point, TP), 송수신 포인트 (transmit-receive point, TRP), 강화된 기지국(enhanced base station, eNodeB 또는 eNB), 5G 기지국(gNB), 매크로셀(macrocell), 펨토셀(femtocell), WiFi 액세스 포인트(access point, AP) 또는 다른 무선 가능한 디바 이스(wirelessly enabled device)와 같이 네트워크에 무선 액세스를 제공하도록 구성된 임의의 구성 요소(또는 구성 요소의 집합)를 지칭할 수 있다. 기지국은 하나 이상의 무선 통신 프로토콜(wireless communication protocol), 예를 들어, 5G 3GPP NR(new radio interface/access), LTE(long term evolution), LTE-A(LTE- advanced), 고속 패킷 액세스(high speed packet access, HSPA), Wi-Fi 802.11a/b/g/n/ac 등에 따라 무선 액세 스를 제공할 수 있다. 편의상, \"BS\" 및 \"TRP\"라는 용어는 본 특허 문서에서 원격 단말(remote terminal)에 무선 액세스를 제공하는 네트워크 인프라 구성 요소(network infrastructure component)를 나타내는데 사용된다. 또 한, 네트워크 타입에 따라, \"사용자 장치\" 또는 \"UE\"라는 용어는 \"이동국(mobile station)\", \"가입자국 (subscriber station)\", \"원격 단말\", \"무선 단말\", \"수신 포인트(receive point)\"또는 \"사용자 디바이스\"와 같은 임의의 구성 요소를 지칭할 수 있다. 편의상, \"사용자 장치\" 및 \"UE\"라는 용어는 본 특허 문서에서 UE가 (이동 전화 또는 스마트 폰과 같은) 모바일 디바이스이든 일반적으로(데스크톱 컴퓨터(desktop computer) 또는 자동 판매기(vending machine)와 같은) 고정 디바이스(stationary device)로 간주되든 BS에 무선으로 액세스하 는 원격 무선 장치를 지칭하는데 사용된다. 점선은 예시 및 설명만을 위해 거의 원형으로 도시되는 커버리지 영역(120 및 125)의 대략적인 범위를 보여준다. 커버리지 영역(120 및 125)과 같은 gNB와 관련된 커버리지 영역은 gNB의 설정 및 자연적 및 인공적 방해물(man-made obstruction)과 관련된 무선 환경의 변화에 따라 불규칙한 형상을 포함하는 다른 형상을 가질 수 있다는 것이 명확히 이해되어야 한다. 아래에서 더욱 상세하게 설명되는 바와 같이, UE(111-116) 중 하나 이상은 UE를 위한 회로, 프로그래밍 또는 이 의 조합을 포함한다. 특정 실시예에서, gNB(101-103) 중 하나 이상은 UE를 위한 회로, 프로그래밍 또는 이의 조 합을 포함한다. 도 1은 무선 네트워크의 일례를 도시하지만, 도 1에 대한 다양한 변경이 이루어질 수 있다. 예를 들어, 무 선 네트워크는 임의의 수의 gNB 및 임의의 수의 UE를 임의의 적절한 배치에 포함시킬 수 있다. 또한, gNB는 임의의 수의 UE와 직접 통신할 수 있고, 네트워크에 대한 무선 광대역 액세스를 이러한 UE에 제공할 수 있다. 유사하게, 각각의 gNB(102-103)는 네트워크와 직접 통신할 수 있고, 네트워크에 대한 직 접 무선 광대역 액세스를 UE에 제공할 수 있다. 또한, gNB(101, 102 및/또는 103)는 외부 전화 네트워크 또는 다른 타입의 데이터 네트워크와 같은 다른 또는 부가적인 외부 네트워크에 대한 액세스를 제공할 수 있다. 도 2는 본 개시의 실시예에 따른 예시적인 gNB를 도시한다. 도 2에 도시된 gNB의 실시예는 예시만을 위한 것이며, 도 1의 gNB(101 및 103)는 동일하거나 유사한 구성을 가질 수 있다. 그러나, gNB는 다양한 구성을 가지며, 도 2는 본 개시의 범위를 gNB의 임의의 특정 구현으로 제한하지 않는다. 도 2에 도시된 바와 같이, gNB는 다수의 안테나(205a-205n), 다수의 RF 송수신기(210a-210n), 송신 (transmit, TX) 처리 회로 및 수신(receive, RX) 처리 회로를 포함한다. gNB는 또한 제어부/프 로세서, 메모리 및 백홀 또는 네트워크 인터페이스를 포함한다. RF 송수신기(210a-210n)는 안테나(205a-205n)로부터, 네트워크에서 UE에 의해 송신된 신호와 같은 들어오 는(incoming) RF 신호를 수신한다. RF 송수신기(210a-210n)는 IF 또는 기저 대역 신호를 생성하도록 들어오는 RF 신호를 하향 변환시킨다. IF 또는 기저 대역 신호(baseband signal)는 기저 대역 또는 IF 신호를 필터링, 디 코딩 및/또는 디지털화함으로써 처리된 기저 대역 신호를 생성하는 RX 처리 회로로 송신된다. RX 처리 회 로는 처리된 기저 대역 신호를 추가의 처리를 위한 제어부/프로세서로 송신한다.TX 처리 회로는 제어부/프로세서로부터(음성 데이터(voice data), 웹 데이터, 이메일 또는 대화형 비 디오 게임 데이터(interactive video game data)와 같은) 아날로그 또는 디지털 데이터를 수신한다. TX 처리 회 로는 처리된 기저 대역 또는 IF 신호를 생성하기 위해 나가는(outgoing) 기저 대역 데이터를 인코딩, 다중 화 및/또는 디지털화한다. RF 송수신기(210a-210n)는 TX 처리 회로로부터 나가는 처리된 기저 대역 또는 IF 신호를 수신하고, 기저 대역 또는 IF 신호를 안테나(205a-205n)를 통해 송신되는 RF 신호로 상향 변환한다. 제어부/프로세서는 gNB의 전체 동작을 제어하는 하나 이상의 프로세서 또는 다른 처리 디바이스를 포 함할 수 있다. 예를 들어, 제어부/프로세서는 잘 알려진 원리에 따라 RF 송수신기(210a-210n), RX 처리 회 로 및 TX 처리 회로에 의해 순방향 채널 신호(forward channel signal)의 수신 및 역방향 채널 신호 (reverse channel signal)의 송신을 제어할 수 있다. 제어부/프로세서는 더욱 진보된 무선 통신 기능과 같 은 부가적인 기능을 또한 지원할 수 있다. 예를 들어, 제어부/프로세서는 다수의 안테나(205a-205n)로부터의 나가는 신호가 원하는 방향으로 나가는 신호를 효과적으로 조종(steering)하도록 상이하게 가중되는 빔포밍 또는 방향성 라우팅 동작(directional routing operation)을 지원할 수 있다. 다양한 다른 기능 중 임의의 기능은 제어부/프로세서에 의해 gNB에서 지원될 수 있다. 제어부/프로세서는 또한 OS와 같은 메모리에 상주하는 프로그램 및 다른 프로세스를 실행할 수 있다. 제어부/프로세서는 실행 프로세스에 의해 요구되는 바와 같이 메모리 내외로 데이터를 이동시킬 수 있다. 제어부/프로세서는 또한 백홀 또는 네트워크 인터페이스에 결합된다. 백홀 또는 네트워크 인터페이스 는 gNB가 백홀 연결(backhaul connection) 또는 네트워크를 통해 다른 디바이스 또는 시스템과 통신 할 수 있게 한다. 인터페이스는 임의의 적절한 유선 또는 무선 연결을 통한 통신을 지원할 수 있다. 예를 들어, gNB가(5G, LTE 또는 LTE-A를 지원하는 것과 같은) 셀룰러 통신 시스템(cellular communication system)의 부분으로서 구현될 때, 인터페이스는 gNB가 유선 또는 무선 백홀 연결을 통해 다른 gNB와 통신할 수 있게 한다. gNB가 액세스 포인트로서 구현될 때, 인터페이스는 gNB가 유선 또는 무선 로컬 영역 네트워크(local area network) 또는 유선 또는 무선 연결을 통해(인터넷과 같은) 더 큰 네트워크로 통신할 수 있게 한다. 인터페이스는 이더넷(Ethernet) 또는 RF 송수신기와 같은 유선 또는 무선 연결을 통 한 통신을 지원하는 임의의 적절한 구조를 포함한다. 메모리는 제어부/프로세서에 결합된다. 메모리의 부분은 RAM을 포함할 수 있고, 메모리의 다른 부분은 플래시 메모리(Flash memory) 또는 다른 ROM을 포함할 수 있다. 도 2는 gNB의 일례를 도시하지만, 도 2에 대한 다양한 변경이 이루어질 수 있다. 예를 들어, gNB는 도 2에 도시된 임의의 수의 각각의 구성 요소를 포함할 수 있다. 특정 예로서, 액세스 포인트는 다수의 인터페 이스를 포함할 수 있고, 제어부/프로세서는 상이한 네트워크 어드레스(network address) 사이에서 데 이터를 라우팅하는 라우팅 기능(routing function)을 지원할 수 있다. 다른 특정 예로서, TX 처리 회로의 단일 인스턴스(instance) 및 RX 처리 회로의 단일 인스턴스를 포함하는 것으로 도시되어 있지만, gNB(10 2)는(RF 송수신기 당 하나와 같은) 각각의 다수의 인스턴스를 포함할 수 있다. 또한, 도 2의 다양한 구성 요소 는 조합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요에 따라 부가적인 구성 요소가 부가될 수 있다. 도 3은 본 개시의 실시예에 따른 예시적인 UE를 도시한다. 도 3에 도시된 UE의 실시예는 예시만을 위 한 것이며, 도 1의 UE(111-115)는 동일하거나 유사한 구성을 가질 수 있다. 그러나, UE는 다양한 구성을 가지며, 도 3은 본 개시의 범위를 UE의 임의의 특정 구현으로 제한하지 않는다. 도 3에 도시된 바와 같이, UE는 안테나, 무선 주파수(radio frequency; RF) 송수신기, TX 처리 회로, 마이크로폰 및 수신(RX) 처리 회로를 포함한다. UE는 또한 스피커, 프로세서 , 입출력(input/output, I/O) 인터페이스(interface; IF), 터치스크린(touchscreen), 디스플레 이 및 메모리를 포함한다. 메모리는 운영 체제(operating system, OS) 및 하나 이상의 애 플리케이션을 포함한다. RF 송수신기는, 안테나로부터, 네트워크의 gNB에 의해 송신된 들어오는 RF 신호를 수신한다. RF 송수신기는 중간 주파수(intermediate frequency; IF) 또는 기저 대역 신호를 생성하기 위해 들어오는 RF 신호를 하향 변환한다. IF 또는 기저 대역 신호는 기저 대역 또는 IF 신호를 필터링, 디코딩 및/또는 디지털화 함으로써 처리된 기저 대역 신호를 생성하는 RX 처리 회로로 송신된다. RX 처리 회로는 처리된 기저대역 신호를 (음성 데이터에 대해서와 같은) 스피커 또는 (웹 브라우징 데이터(web browsing data)에 대해 서와 같은) 추가의 처리를 위한 프로세서로 송신한다. TX 처리 회로는 마이크로폰으로부터 아날로그 또는 디지털 음성 데이터를 수신하거나 프로세서 로부터 (웹 데이터, 이메일 또는 대화형 비디오 게임 데이터와 같은) 다른 나가는 기저 대역 데이터를 수신한다. TX 처리 회로는 처리된 기저 대역 또는 IF 신호를 생성하기 위해 나가는 기저 대역 데이터를 인 코딩, 다중화 및/또는 디지털화한다. RF 송수신기는 TX 처리 회로로부터 나가는 처리된 기저 대역 또 는 IF 신호를 수신하고, 기저 대역 또는 IF 신호를 안테나를 통해 송신되는 RF 신호로 상향 변환한다. 프로세서는 하나 이상의 프로세서 또는 다른 처리 디바이스를 포함할 수 있고, UE의 전체 동작을 제 어하기 위해 메모리에 저장된 OS를 실행할 수 있다. 예를 들어, 프로세서는 잘 알려진 원리에 따라 RF 송수신기, RX 처리 회로 및 TX 처리 회로에 의해 순방향 채널 신호의 수신 및 역방향 채널 신호의 송신을 제어할 수 있다. 일부 실시예에서, 프로세서는 적어도 하나의 마이크로 프로세서 또는 마이크로 제어부를 포함한다. 프로세서는 또한 빔 관리를 위한 프로세스와 같이 메모리에 상주하는 다른 프로세스 및 프로그램을 실행할 수 있다. 프로세서는 실행 프로세스(executing process)에 의해 요구되는 바와 같이 메모리 내외로 데이터를 이동시킬 수 있다. 일부 실시예에서, 프로세서는 OS에 기초하거나 gNB 또는 오퍼레 이터로부터 수신된 신호에 응답하여 애플리케이션을 실행하도록 구성된다. 프로세서는 또한 랩톱 컴 퓨터 및 핸드헬드 컴퓨터(handheld computer)와 같은 다른 디바이스에 연결하는 능력을 UE에 제공하는 I/O 인터페이스에 결합된다. I/O 인터페이스는 이러한 액세서리(accessory)와 프로세서 사이의 통신 경로(communication path)이다. 프로세서는 또한 터치스크린 및 디스플레이에 결합된다. UE의 오퍼레이터는 터치스크린 을 이용하여 데이터를 UE에 입력할 수 있다. 디스플레이는 액정 디스플레이(liquid crystal display), 발광 다이오드 디스플레이(light emitting diode display), 또는 웹 사이트(web site)로부터와 같이 텍스트 및/또는 적어도 제한된 그래픽을 렌더링(rendering)할 수 있는 다른 디스플레이일 수 있다. 메모리는 프로세서에 결합된다. 메모리의 일부는 랜덤 액세스 메모리(random access memory; RAM)를 포함할 수 있고, 메모리의 다른 부분은 플래시 메모리 또는 다른 판독 전용 메모리(read-only memory; ROM)를 포함할 수 있다. 도 3은 UE의 일례를 도시하지만, 도 3에 대한 다양한 변경이 이루어질 수 있다. 예를 들어, 도 3의 다양한 구성 요소는 조합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요에 따라 부가적인 구성 요소가 부가될 수 있다. 특정 예로서, 프로세서는 하나 이상의 중앙 처리 유닛(central processing unit; CPU) 및 하나 이상의 그래픽 처리 유닛(graphics processing unit; GPU)과 같은 다수의 프로세서로 분할될 수 있다. 또한, 도 3은 이동 전화 또는 스마트 폰으로서 설정된 UE를 도시하지만, UE는 다른 타입의 이동 또는 고정 디바이스 로서 동작하도록 설정될 수 있다. 4G 통신 시스템의 상용화 이후 증가한 무선 데이터 트래픽에 대한 수요를 충족하고, 다양한 수직적 애플리케이 션을 가능하게 하기 위해, 개선된 5G/NR 또는 pre-5G/NR 통신 시스템을 개발하여 배치하기 위한 노력이 이루어 져 왔다. 따라서, 5G/NR 또는 pre-5G/NR 통신 시스템은 또한 \"4G 네트워크 이후(beyond 4G network)\" 또는 \"LTE 시스템 이후(post LTE System)\" 통신 시스템이라 불리어지고 있다. 5G/NR 통신 시스템은 더 높은 데이터 송신률을 달성하기 위해 더 높은 주파수(mmWave) 대역, 예를 들어, 28GHz 또는 60GHz 대역에서 구현되거나 강력 한 커버리지 및 이동성 지원을 가능하게 하기 위해 6GHz와 같은 더 낮은 주파수 대역에서 구현되는 것으로 간주 된다. 본 개시의 양태는 또한 테라헤르츠(THz) 대역을 사용할 수 있는 5G 통신 시스템, 6G 또는 심지어 이후 발 매(later release)의 배치에 적용될 수 있다. 무선파의 전파 손실을 감소시키고 송신 거리를 증가시키기 위해, 5G/NR 통신 시스템에서는 빔포밍, 거대한 MIMO(multiple-input multiple-output), FD-MIMO(full dimensional MIMO), 어레이 안테나, 아날로그 빔포밍 및 대규모 안테나 기술이 논의되고 있다. 또한, 5G/NR 통신 시스템에서는 진보된 소형 셀, 클라우드 무선 액세스 네트워크(RAN), 초고밀도 네트워크, 기 기 간(D2D) 통신, 무선 백홀, 이동 네트워크, 협력 통신, CoMP(coordinated multi-point), 수신 단 간섭 제거 등을 기반으로 하여 시스템 네트워크 개선을 위한 개발이 이루어지고 있다. 통신 시스템은 기지국 또는 하나 이상의 송신 지점으로부터 UE로의 송신을 나타내는 다운링크(DL) 및 UE로부터 기지국 또는 하나 이상의 수신 지점으로의 송신을 나타내는 업링크(UL)를 포함한다.셀 상에서 DL 시그널링 또는 UL 시그널링을 위한 시간 유닛은 슬롯이라고 하며, 하나 이상의 심볼을 포함할 수 있다. 심볼은 또한 부가적인 시간 유닛의 역할을 할 수 있다. 주파수(또는 대역폭(BW)) 유닛은 자원 블록(RB)이 라고 한다. 하나의 RB는 다수의 부반송파(SC)를 포함한다. 예를 들어, 슬롯은 0.5 밀리초 또는 1 밀리초의 지속 시간을 가질 수 있고, 14개의 심볼을 포함할 수 있으며, RB는 15KHz 또는 30KHz 등의 SC 간 간격을 갖는 12개의 SC를 포함할 수 있다. DL 신호는 정보 콘텐츠를 전달하는 데이터 신호, DL 제어 정보(DL control information; DCI)를 전달하는 제어 신호 및 파일럿 신호(pilot signal)라고도 알려진 기준 신호(reference signal; RS)를 포함한다. gNB는 각각의 물리적 DL 공유 채널(physical DL shared channel; PDSCH) 또는 물리적 DL 제어 채널(physical DL control channel; PDCCH)을 통해 데이터 정보 또는 DCI를 송신한다. PDSCH 또는 PDCCH는 하나의 슬롯 심볼을 포함하는 다양한 슬롯 심볼의 수를 통해 송신될 수 있다. 간결성을 위해, UE에 의해 PDSCH 수신을 스케줄링하는 DCI 포맷 은 DL DCI 포맷이라 하고, UE로부터 PUSCH(physical uplink shared channel) 송신을 스케줄링하는 DCI 포맷은 UL DCI 포맷이라 한다. gNB는 채널 상태 정보 RS(channel state information RS; CSI-RS) 및 복조 RS(demodulation RS; DMRS)를 포함 하는 여러 타입의 RS 중 하나 이상을 송신한다. CSI-RS는 주로 UE가 측정을 수행하고 채널 상태 정보(CSI)를 gNB에 제공하기 위한 것이다. 채널 측정을 위해, 비제로 전력 CSI-RS(non-zero power CSI-RS; NZP CSI-RS) 자 원이 사용된다. 간섭 측정 보고(interference measurement report; IMR)의 경우, 제로 전력 CSI-RS(zero power CSI-RS; ZP CSI-RS) 설정과 연관된 CSI 간섭 측정(CSI interference measurement; CSI-IM) 자원이 사용된다. CSI 프로세스는 NZP CSI-RS 및 CSI-IM 자원으로 구성된다. UE는 gNB로부터 DL 제어 시그널링 또는 RRC 시그널링과 같은 상위 계층 시그널링을 통해 CSI-RS 송신 파라미터 를 결정할 수 있다. CSI-RS의 송신 인스턴스(transmission instance)는 DL 제어 시그널링에 의해 나타내어질 수 있거나 상위 계층 시그널링에 의해 설정될 수 있다. DMRS는 각각의 PDCCH 또는 PDSCH의 BW에서만 송신되며, UE 는 DMRS를 사용하여 데이터 또는 제어 정보를 복조할 수 있다. 도 4 및 도 5는 본 개시에 따른 예시적인 무선 송수신 경로를 도시한다. 다음의 설명에서, 송신 경로는 gNB(예컨대, gNB)에서 구현되는 것으로서 설명될 수 있지만, 수신 경로는 UE(예컨대, UE)에서 구현되는 것으로서 설명될 수 있다. 그러나, 수신 경로는 gNB에서 구현될 수 있고, 송신 경로는 UE에 서 구현될 수 있다는 것이 이해될 수 있다. 일부 실시예에서, 수신 경로는 본 개시의 실시예에서 설명된 바와 같이 2D 안테나 어레이를 갖는 시스템에 대한 코드북 설계 및 구조를 지원하도록 구성된다. 도 4에 도시된 바와 같이, 송신 경로는 채널 코딩 및 변조 블록(channel coding and modulation block), 직렬 대 병렬(serial-to-parallel; S-to-P) 블록, 크기 N 역 고속 푸리에 변환(inverse fast Fourier transform; IFFT) 블록, 병렬 대 직렬(parallel-to-serial; P-to-S) 블록, 사이클릭 프리픽스 부가 블록(add cyclic prefix block) 및 상향 변환기(up-converter; UC)를 포함한다. 도 5 에 도시된 바와 같이, 수신 경로는 하향 변환기(down-converter; DC), 사이클릭 프리픽스 제거 블록 (remove cyclic prefix block), 직렬 대 병렬(S-to-P) 블록, 크기 N 고속 푸리에 변환(FFT) 블록 , 병렬 대 직렬(P-to-S) 블록, 및 채널 디코딩 및 복조 블록(channel decoding and demodulation block)을 포함한다. 도 4에 도시된 바와 같이, 채널 코딩 및 변조 블록은 정보 비트(information bit)의 세트를 수신하고, 코 딩(예컨대, LDPC(low-density parity check) 코딩)을 적용하며, 일련의 주파수 도메인 변조 심볼(frequency- domain modulation symbol)을 생성하기 위해 입력 비트(예컨대, QPSK(quadrature phase shift keying) 또는 QAM(quadrature amplitude modulation))를 변조시킨다. 직렬 대 병렬 블록은 N이 gNB 및 UE에서 사용되는 IFFT/FFT 크기인 N개의 병렬 심볼 스트림 (parallel symbol stream)을 생성하기 위해 직렬 변조된 심볼(serial modulated symbol)을 병렬 데이터 (parallel data)로 변환한다(예컨대, 역다중화한다(de-multiplex)). 크기 N IFFT 블록은 시간-도메인 출 력 신호(time-domain output signal)를 생성하기 위해 N개의 병렬 심볼 스트림 상에서 IFFT 연산을 수행한다. 병렬 대 직렬 블록은 직렬 시간-도메인 신호(serial time-domain signal)를 생성하기 위해 크기 N IFFT 블록으로부터의 병렬 시간-도메인 출력 심볼(parallel time-domain output symbol)을 변환한다(예컨대, 다중화한다). 사이클릭 프리픽스 부가(add cyclic prefix) 블록은 사이클릭 프리픽스(cyclic prefix)를 시간-도메인 신호에 삽입한다. 상향 변환기는 무선 채널을 통한 송신을 위해 '이클릭 프리픽스 부가 블록 의 출력을 RF 주파수로 변조시킨다(예를 들어, 상향 변환시킨다). 신호는 또한 RF 주파수로 변환하기 전에기저 대역에서 필터링될 수 있다. gNB로부터 송신된 RF 신호는 무선 채널을 통과한 후에 UE에 도달하고, gNB에서의 동작과의 역 동작(reverse operation)은 UE에서 수행된다. 도 5에 도시된 바와 같이, 하향 변환기는 수신된 신호를 기저 대역 주파수로 하향 변환시키고, 사이클릭 프리픽스 제거(remove cyclic prefix)' 블록은 직렬 시간-도메인 기저 대역 신호를 생성하기 위해 사이클 릭 프리픽스를 제거한다. 직렬 대 병렬 블록은 시간-도메인 기저 대역 신호를 병렬 시간-도메인 신호로 변 환한다. 크기 N FFT 블록은 N개의 병렬 주파수 도메인 신호를 생성하기 위해 FFT 알고리즘을 수행한다. 병 렬 대 직렬 블록은 병렬 주파수 도메인 신호를 일련의 변조된 데이터 심볼로 변환한다. 채널 디코딩 및 복 조 블록은 원래의 입력 데이터 스트림을 복원하기 위해 변조된 심볼을 복조하고 디코딩한다. gNB(101-103)의 각각은 도 4에 도시되어 있는 바와 같이 다운링크에서 UE(111-116)로 송신하는 것과 유사한 송 신 경로를 구현할 수 있고, 도 5에 도시되어 있는 바와 같이, 업링크에서 UE(111-116)로부터 수신하는 것 과 유사한 수신 경로를 구현할 수 있다. 마찬가지로, UE(111-116)의 각각은 업링크에서 gNB(101-103)로 송 신하기 위한 송신 경로를 구현할 수 있고, 다운링크에서 gNB(101-103)로부터 수신하기 위한 수신 경로 를 구현할 수 있다. 도 4 및 도 5에서의 각각의 구성 요소는 하드웨어만을 사용하거나 하드웨어와 소프트웨어/펌웨어의 조합을 사용 하여 구현될 수 있다. 특정 예로서, 도 4 및 도 5에서의 구성 요소 중 적어도 일부는 소프트웨어로 구현될 수 있지만, 다른 구성 요소는 구성 가능한 하드웨어 또는 소프트웨어 및 구성 가능한 하드웨어의 혼합에 의해 구현 될 수 있다. 예를 들어, FFT 블록 및 IFFT 블록은 구성 가능한 소프트웨어 알고리즘으로서 구현될 수 있으며, 여기서 크기 N의 값은 구현에 따라 수정될 수 있다. 또한, FFT 및 IFFT를 사용하는 것으로서 설명되었지만, 이는 예시일 뿐이며, 본 개시의 범위를 제한하는 것으로 해석될 수 없다. 이산 푸리에 변환(discrete Fourier transform, DFT) 및 역이산 푸리에 변환(inverse discrete Fourier transform, IDFT) 함수와 같은 다른 타입의 변환이 사용될 수 있다. DFT 및 IDFT 함수에 대 해 N 변수의 값은 임의의 정수(예컨대, 1, 4, 3, 4 등)일 수 있지만, FFT 및 IFFT 함수에 대해서는 N 변수의 값 은 2의 거듭 제곱인 임의의 정수(즉, 1, 2, 4, 8, 16 등)일 수 있다는 것이 이해될 수 있다. 도 4 및 도 5는 무선 송수신 경로의 예를 도시하지만, 도 4 및 도 5에 대한 다양한 변경이 이루어질 수 있다. 예를 들어, 도 4 및 도 5에서의 다양한 구성 요소는 조합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필 요에 따라 부가적인 구성 요소가 부가될 수 있다. 또한, 도 4 및 도 5는 무선 네트워크에서 사용될 수 있는 타 입의 송수신 경로의 예를 도시하기 위한 것이다. 무선 네트워크에서 무선 통신을 지원하기 위해 다른 적절한 아 키텍처가 사용될 수 있다. 본 개시는 서로 결합하거나 조합하여 사용될 수 있거나 독립형 방식으로서 동작할 수 있는 여러 구성 요소를 제 공한다. 본 개시는 공통 자원 그리드의 부반송파 0에서 SS/PBCH 블록의 부반송파 0 사이의 부반송파 오프셋을 결정하는 방법을 제공한다. 본 개시에서, 수량 은 공통 자원 블록 의 부반송파 0에서 SS/PBCH 블록의 부반송파 0까지의 부반송파 오프셋이며, 여기서 는 상위 계층 파라미터 offsetToPointA로부터 획득된다. 본 개시에서, 적용 가능한 반송파 주파수 범위는 적어도 주파수 범위 1에 대한 것이며, 여기서 SS/PBCH 블록의 타입은 SS/PBCH 블록 타입 A이다. 공유 채널 액세스가 없는 동작의 경우, 의 4개의 최하위 비트는 상위 계층 파라미터 ssb-SubcarrierOffset 에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공된다. 도 6은 UE(도 1에 도시된 바와 같은 111-116)에 의해 수행될 수 있는 바와 같이 본 개시의 실시예에 따라 부반 송파 오프셋을 결정하는 방법의 흐름도를 도시한다. 도 6에 도시된 방법의 실시예는 단지 예시를 위 한 것이다. 도 6에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다.도 6에 도시된 바와 같이, 방법은 단계에서 시작한다. 단계에서, UE는 상위 계층 파라미터 ssb- SubcarrierOffset을 결정한다. 단계에서, UE는 PBCH 페이로드로부터 를 결정한다. 단계에서, UE 는 공유 스펙트럼 채널 액세스 상의 동작이 지원되는지를 결정한다. 단계에서는 동작이 지원되지 않고, 단 계에서 UE는 LTE Rel-15 기존 동작을 기반으로 를 결정한다. 단계에서, 동작이 지원되는 경우, 단계에서 UE는 본 개시에서 제공되는 실시예에 따라 결정한다. 단계에서, UE는 본 개시에서 제공되는 실시예에 따라 에 기초하여 를 결정한다. 일 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 의 제1 최하위 비트는 0이고, 의 제2 내지 제4 최하위 비트는 상위 계층 파라미터 ssb-SubcarrierOffset의 3개의 최상위 비트에 의해 제공되며, 의 최상 위 비트는 PBCH 페이로드에서 에 의해 제공된다. 일 예에서, 이며, 여기서 의 4개의 최하위 비트는 상위 계층 파라미터 ssb- SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공된다. 다른 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 의 제1 및 제2 최하위 비트는 0이고, 의 제3 및 제4 최하위 비트는 상위 계층 파라미터 ssb-SubcarrierOffset의 2개의 최상위 비트에 의해 제공되며, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공된다. 일 예에서, 이며, 여기서 의 4개의 최하위 비트는 상위 계층 파라미터 ssb- SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공된다. 또 다른 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 의 제1 최하위 비트는 0이고, 의 제2 내 지 제4 최하위 비트는 상위 계층 파라미터 ssb-SubcarrierOffset의 3개의 최상위 비트에 의해 제공된다. 일 예에서, 이며, 여기서 는 상위 계층 파라미터 ssb-SubcarrierOffset에 의해 제공 된다. 또 다른 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 의 제1 및 제2 최하위 비트는 0이고, 의 제3 및 제4 최하위 비트는 상위 계층 파라미터 ssb-SubcarrierOffset의 2개의 최상위 비트에 의해 제공된다. 일 예에서, 이며, 여기서 는 상위 계층 파라미터 ssb-SubcarrierOffset에 의해 제공 된다. 또 다른 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 이면, 이고,"}
{"patent_id": "10-2022-7017269", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "이면, 이며, 여기서 의 4개의 최하위 비트는 상위 계층 파라미터 ssb- SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공된다. 이러한 실시예에서, 인 경우, 의 4개의 최하위 비트는 상위 계층 파라미터 ssb- SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공되며; 인 경우, 의 제4, 제3 및 제2 최하위 비트(예를 들어, 제2, 제3 및 제4 최상위 비트)는 각각 상 위 계층 파라미터 ssb-SubcarrierOffset의 제1, 제2 및 제3 최상위 비트에 의해 제공되고, 의 제1 최하위 비트는 0으로 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공된다. 로부터 를 결정하기 위한 예시적인 절차는 도 7a에 도시되어 있다. 도 7a는 UE(도 1에 도시된 바와 같은 111-116)에 의해 수행될 수 있는 바와 같이 본 개시의 실시예에 따라 로부터 를 결정하는 방법의 흐름도를 도시한다. 도 7a에 도시된 방법의 실시예는 단지 예시를 위한 것이다. 도 7a에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현 될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서 에 의해 구현될 수 있다. 도 7a에 도시된 바와 같이, 방법은 단계에서 시작한다. 단계에서, UE는 인지를 결정 한다. 단계에서, 이면, 단계에서 UE는 임을 결정한다. 단계에서 이면, UE는 임을 결정한다. 또 다른 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 이면, 이고,"}
{"patent_id": "10-2022-7017269", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "이면, + 이며, 여기서 의 4개의 최하위 비트는 상위 계층 파라미터 ssb- SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공되고, 이면, = 0이고, 이면, = 1이며, 여기서 는 SS/PBCH 블록의 중심 주파수이고, 글로벌 동기화 채널 번호(global synchronization channel number; GSCN)는 동기 래스터 포인트(sync raster point)(즉, SS/BCH 블록의 부반송파 120의 중심)이다. 이러한 실시예에서, 인 경우, 의 4개의 최하위 비트는 상위 계층 파라미터 ssb- SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공되며; 이고, 인 경우, 의 제4, 제3 및 제2 최하위 비트(예를 들어, 제2, 제3 및 제4 최상위 비트)는 각각 상위 계층 파라미터 ssb-SubcarrierOffset의 제1, 제2 및 제3 최상위 비트에 의해 제공되고, 의 제1 최하위 비트는 0으로 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공되며; 이고, 인 경우, 의 제4, 제3 및 제2 최하위 비트 (예를 들어, 제2, 제3 및 제4 최상위 비트)는 각각 상위 계층 파라미터 ssb-SubcarrierOffset의 제1, 제2 및 제3 최상위 비트에 의해 제공되고, 의 제1 최하위 비트는 1로 제공되고, 의 최상위 비트는 PBCH 페이 로드에서 에 의해 제공되며; 여기서 는 SS/PBCH 블록의 중심 주파수이고, GSCN은 동기 래스터 포인트 (즉, SS/BCH 블록의 부반송파 120의 중심)이다. 로부터 를 결정하기 위한 예시적인 절차는 도 7b에 도 시되어 있다. 도 7b는 UE(도 1에 도시된 바와 같은 111-116)에 의해 수행될 수 있는 바와 같이 본 개시의 실시예에 따라 로부터 를 결정하는 방법의 다른 흐름도를 도시한다. 도 7b에 도시된 방법의 실시예는 단지 예시를 위한 것이다. 도 7b에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로 세서에 의해 구현될 수 있다. 도 7b에 도시된 바와 같이, 방법은 단계에서 시작한다. 단계에서, UE는 인지를 결정 한다. 단계에서, 이면, 단계에서 UE는 임을 결정한다. 단계에서 이면, 단계에서 UE는 인지를 결정한다. 단계에서, 이면, 단계에서 UE는 +1임을 결정한다. 또 다른 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 이면, 이고,"}
{"patent_id": "10-2022-7017269", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "이면, + 이며, 여기서 의 4개의 최하위 비트는 상위 계층 파라미터 ssb- SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공되고, 이면, = 0이고, 이면, = 1이며, 여기서 는 SS/PBCH 블록의 중심 주파수(즉, SS/BCH 블록의 부반송파 120의 중심)이다. 이러한 실시예에서, 인 경우, 의 4개의 최하위 비트는 상위 계층 파라미터 ssb- SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공되며; 이고, 인 경우, 의 제4, 제3 및 제2 최하위 비트(예를 들어, 제2, 제3 및 제4 최상위 비트)는 각각 상위 계층 파라미터 ssb-SubcarrierOffset의 제1, 제2 및 제3 최상위 비트에 의해 제 공되고, 의 제1 최하위 비트는 0으로 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제 공되며; 이고, 인 경우, 의 제4, 제3 및 제2 최하위 비트(예를 들어, 제2, 제3 및 제4 최상위 비트)는 각각 상위 계층 파라미터 ssb-SubcarrierOffset의 제1, 제2 및 제3 최상위 비트에 의해 제공되고, 의 제1 최하위 비트는 1로 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의 해 제공되며; 여기서 는 SS/PBCH 블록의 중심 주파수이고, GSCN은 동기 래스터 포인트(즉, SS/BCH 블록의 부 반송파 120의 중심)이다. 로부터 를 결정하기 위한 예시적인 절차는 도 7c에 도시되어 있다. 도 7c는 UE(도 1에 도시된 바와 같은 111-116)에 의해 수행될 수 있는 바와 같이 본 개시의 실시예에 따라 로부터 를 결정하는 방법의 또 다른 흐름도를 도시한다. 도 7c에 도시된 방법의 실시예는 단지 예시를 위한 것이다. 도 7c에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회 로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 도 7c에 도시된 바와 같이, 방법은 단계에서 시작한다. 단계에서, UE는 인지를 결정 한다. 단계에서, 이면, 단계에서 UE는 임을 결정한다. 단계에서 이면, 단계에서 UE는 인지를 결정한다. 단계에서, 이면, 단계에서 UE는 +1임을 결정한다. 또 다른 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 이면, 이고,"}
{"patent_id": "10-2022-7017269", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "이면, + 이며, 여기서 의 4개의 최하위 비트는 상위 계층 파라미터 ssb- SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공되고, 이면, = 0이고, 이면, = 1이며, 여기서 는 SS/BCH 블 록의 부반송파 0의 중심이다. 이러한 실시예에서, 인 경우, 의 4개의 최하위 비트는 상위 계층 파라미터 ssb- SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공되며; 이고, 인 경우, 의 제4, 제3 및 제2 최하위 비트(예를 들어, 제2, 제3 및 제4 최상위 비트)는 각각 상위 계층 파라미터 ssb-SubcarrierOffset의 제1, 제2 및 제3 최상위 비트에 의해 제 공되고, 의 제1 최하위 비트는 0으로 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제 공되며; 이고, 인 경우, 의 제4, 제3 및 제2 최하위 비트(예를 들어, 제2, 제3 및 제4 최상위 비트)는 각각 상위 계층 파라미터 ssb-SubcarrierOffset의 제1, 제2 및 제3 최상위 비트에 의해 제공되고, 의 제1 최하위 비트는 1로 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의 해 제공되며; 여기서 는 SS/PBCH 블록의 부반송파 0의 중심이다. 로부터 를 결정하기 위한 예시적 인 절차는 도 7c에 도시되어 있다. 또 다른 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 이면, 이고, 이면, + 이며, 여기서 의 4개의 최하위 비트는 상위 계층 파라미터 ssb- SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공되고, 이면, = 0이고, 이면, = 1이며, 여기서 는 SS/BCH 블 록의 부반송파 239의 중심이다. 이러한 실시예에서, 인 경우, 의 4개의 최하위 비트는 상위 계층 파라미터 ssb- SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공되며; 이고, 인 경우, 의 제4, 제3 및 제2 최하위 비트(예를 들어, 제2, 제3 및 제4 최상위 비트)는 각각 상위 계층 파라미터 ssb-SubcarrierOffset의 제1, 제2 및 제3 최상위 비트에 의해 제 공되고, 의 제1 최하위 비트는 0으로 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제 공되며; 이고, 인 경우, 의 제4, 제3 및 제2 최하위 비트(예를 들어, 제2, 제3 및 제4 최상위 비트)는 각각 상위 계층 파라미터 ssb-SubcarrierOffset의 제1, 제2 및 제3 최상위 비트에 의해 제공되고, 의 제1 최하위 비트는 1로 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의 해 제공되며; 여기서 는 SS/PBCH 블록의 부반송파 239의 중심이다. 로부터 를 결정하기 위한 예시 적인 절차는 도 7c에 도시되어 있다. 또 다른 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 의 제1 최하위 비트는 0이고, 의 제2 내 지 제4 최하위 비트는 상위 계층 파라미터 ssb-SubcarrierOffset의 3개의 최상위 비트에 의해 제공되며, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공된다. 일 예에서, 이면, 이며, 여기서 의 4개의 최하위 비트는 상위 계층 파라미 터 ssb-SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공된다. 본 실시예의 경우, SS/PBCH 블록 타입은 15kHz의 부반송파 간격(sub-carrier spacing; SCS)에 의해 표현되는 및 를 갖는다. 또 다른 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 이면, 이고,"}
{"patent_id": "10-2022-7017269", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "이면, 이며, 여기서 의 4개의 최하위 비트는 상위 계층 파라미터 ssb- SubcarrierOffset에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공된다. 또 다른 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 의 제1 내지 제3 최하위 비트는 상위 계층 파 라미터 ssb-SubcarrierOffset의 3개의 최상위 비트에 의해 제공되며, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공된다. 일 예에서, 이며, 여기서 의 4개의 최하위 비트는 상위 계층 파라미터 ssb-SubcarrierOffset 에 의해 제공되고, 의 최상위 비트는 PBCH 페이로드에서 에 의해 제공된다. 본 실시예의 경우, 새로운 SS/PBCH 블록 타입이 정의될 필요가 있으며(예를 들어, SS/PBCH 블록 타입 C로서 표시됨), 여기서 및 또는 는 SS/PBCH 블록과 동일한 SCS에 의해 표현된다. 또 다른 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 이면, 이고, 이면, 이며, 여기서 의 4개의 최하위 비트는 상위 계층 파라미터 ssb-SubcarrierOffset에 의해 제공된다. 본 실시예의 경우, SS/PBCH 블록 타입은 SS/PBCH 블록과 동일한 SCS에 의해 표현되는 및 를 갖는다.또 다른 실시예에서, 공유 채널 액세스를 갖는 동작의 경우, 이면, 이고, 이면, 이며, 여기서 의 4개의 최하위 비트는 상위 계층 파라미터 ssb-SubcarrierOffset에 의해 제공된다. 본 실시예의 경우, SS/PBCH 블록 타입은 SS/PBCH 블록과 동일한 SCS에 의해 표현되는 및 를 갖는다. 도 6에 도시된 바와 같이, 가 로부터 결정되는 것(예를 들어, 도 6에 도시된 바와 같이 부반송파 오프 셋을 결정하기 위한 예시적인 UE 절차에서의 605)은 도 7a, 7b 및 7c에 도시되어 있다. 일 실시예에서, 본 개시에서 를 결정하기 위한 적어도 하나의 실시예에 따르면, ssb-SubcarrierOffset로부 터의 적어도 하나의 비트는 다른 목적을 위해 저장될 수 있다. 일 예에서, ssb-SubcarrierOffset의 LSB는 SS/PBCH 블록의 QCL(quasi co-locate) 가정을 도출하기 위한 파라미 터(예를 들어, 표 1에 따라 로서 표시됨)를 나타내기 위해 subCarrierSpacingCommon과 조합될 수 있다. 일 예에서, 상기와 같은 접근 방식은 에만 적용 가능하다. [표 1] subCarrierSpacingCommon 및 ssb-SubcarrierOffset의 LSB 조합을 에 매핑함"}
{"patent_id": "10-2022-7017269", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "일 실시예에서, SS/PBCH 블록과 동일한 SCS에 의해 표현된 를 갖는 본 개시의 실시예의 경우, 공유 스펙트럼 채널 액세스를 갖는 동작에 대해, 의 해석은 주파수 범위 2(FR2)에서 의 해석을 따른다. 일 예에서, UE가 제1 SS/PBCH 블록을 검출하고, Type0-PDCCH 공통 검색 공간(CSS) 세트에 대한 제어 자원 세트 (control resource set; CORESET)가 존재하지 않는다고 결정하는 경우, 공유 스펙트럼 채널 액세스를 갖는 동작 에 대해 인 경우, UE는 연관된 Type0-PDCCH CSS 세트에 대한 CORESET을 갖는 제2 SS/PBCH 블록의 가장 가까운(상응하는 주파수 방향에서) GSCN을 로서 결정할 수 있다. UE가 제2 SS/PBCH 블록 을 검출하고 제2 SS/PBCH 블록이 Type0-PDCCH CSS 세트에 대한 CORESET을 제공하지 않는 경우, UE는 셀 검색을 수행하기 위해 SS/PBCH 블록 위치의 GSCN과 관련된 정보를 무시할 수 있다. UE가 SS/PBCH 블록을 검출하고, Type0-PDCCH CSS 세트에 대한 CORESET이 존재하지 않는다고 결정하는 경우, 공 유 스펙트럼 채널 액세스를 갖는 동작에 대해 = 15인 경우, UE는 GSCN 범위 내에서 연관된 Type0-PDCCH CSS 세트를 갖는 SS/PBCH 블록이 없다고 결정한 다. 및 는 각각 pdcch-ConfigSIB1의 controlResourceSetZero 및 searchSpaceZero에 의해 결정된다. 본 개시는 공유 스펙트럼 채널 액세스를 갖는 동작에 대한 CSI-RS 검증(validation)을 위한 메커니즘 및 방법을 제공한다. 본 개시는 다음의 구성 요소: SS/PBCH 블록에 기초한 CSI-RS 검증; RMSI(remaining minimum system information)의 PDCCH에 기초한 CSI-RS 검증; RMSI의 PDSCH에 기초한 CSI-RS 검증; 일반적으로 PDCCH/PDSCH에 기초한 CSI-RS 검증; 및 DCI에 의해 트리거링된 다른 CSI-RS에 기초한 CSI-RS 검증을 포함한다. 공유 스펙트럼 채널 액세스를 갖는 동작의 경우, 불확실한 채널 액세스로 인해 디스커버리 버스트(discovery burst)의 송신을 위한 더 많은 기회를 허용하기 위해 디스커버리 버스트 송신 윈도우(discovery burst transmission window; DBTW)가 지원되며, 여기서 디스커버리 버스트는 SS/PBCH 블록의 버스트, 및 설정되는 경 우 RMSI 및 CSI-RS의 PDCCH/PDSCH를 포함한다. DBTW 내부에서 DBTW에 걸친 SS/PBCH 블록의 QCL 가정을 도출하 기 위해 로서 표시된 파라미터는 후보 SS/PBCH 블록 인덱스 를 갖는 SS/PBCH 블록이 가 이 러한 SS/PBCH 블록에 대해 동일한 경우 QCLed(quasi co-located)되도록 UE에 나타내어진다. DBTW 내에서 DBTW 및 QCL 가정에 대한 예시는 도 8에 도시되어 있다. 도 8은 본 개시의 실시예에 따른 윈도우에서의 예시적인 DBTW 및 QCL 가정을 도시한다. 도 8에 도시된 윈 도우에서의 DBTW 및 QCL 가정의 실시예는 단지 예시를 위한 것이다. 도 8에 도시된 하나 이상의 구성 요소 는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수 행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. CSI-RS는 또한 디스커버리 버스트의 일부로서 구성될 수 있다. CSI-RS를 위해 구성된 시간 도메인 자원에 따라, UE는 CSI-RS가 DBTW에 위치되는지를 결정할 수 있다. 특히, CSI-RS는 SS/PBCH 블록과 QCL되도록 더 구성될 수 있으며, CSI-RS가 RRM 측정용인 경우 SS/PBCH 블록과 연관되도록 더 구성될 수 있다. 채널 액세스의 잠재적 실패로 인해, 의도된 CSI-RS 송신은 실제로 발생하지 않을 수 있다. 공유 스펙트럼 채널 액세스 없이 동작하기 위해 지원되는 메커니즘 외에, UE에게 CSI-RS의 송신 여부를 나타내는 메커니즘이 지원될 수 있다. 본 개시는 다른 것과 함께 또는 조합하여 사용될 수 있거나 독립형 방식으로서 동작할 수 있는 여러 구성 요소 를 제공한다. 일 예에서, 본 개시의 접근 방식 중 적어도 하나는 CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트가 tdd-UL-DL-ConfigurationCommon 또는 tdd-UL-DL-ConfigurationDedicated에 의해 유연한 것으로서 UE에 나타내어지는 경우에 적용 가능하다. 또 다른 예에서, 본 개시의 접근 방식 중 적어도 하나는 CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설 정된 슬롯의 심볼 세트에는 tdd-UL-DL-ConfigurationCommon 및 tdd-UL-DL-ConfigurationDedicated로부터의 정 보가 제공되지 않는 경우에 적용 가능하다. 또 다른 예에서, 채널 점유율(channel occupancy)이 DCI 포맷 2_0에 의해 제공되는 경우, 본 개시의 접근 방식 중 적어도 하나는 CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼이 채널 점유율 내에 있는 경우에 적용 가능하다. 또 다른 예에서, 채널 점유율이 DCI 포맷 2_0에 의해 제공되는 경우, 본 개시의 접근 방식 중 적어도 하나는 CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼이 채널 점유율 내에 있지 않은 경우에 적용 가능하다. 또 다른 예에서, 본 개시의 접근 방식 중 적어도 하나는 CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설 정된 슬롯의 심볼이 디스커버리 버스트 송신 윈도우 내에 있는 경우에 적용 가능하다. 또 다른 예에서, 본 개시의 접근 방식 중 적어도 하나는 상위 계층 파라미터의 설정에 따라 적용 가능하다. 예 를 들어, 본 개시의 접근 방식 중 적어도 하나는 상위 계층 파라미터가 제공되는 경우에 적용 가능하고, 그렇지 않으면, NR Rel-15 CSI-RS 검증이 적용 가능하다. 일 실시예에서, SS/PBCH 블록은 CSI-RS의 송신의 검증을 위해 사용될 수 있다. 도 9는 본 개시의 실시예에 따라 SS/PBCH 블록에 기초한 예시적인 CSI-RS 검증을 도시한다. 도 9에 도시된 SS/PBCH 블록에 기초한 CSI-RS 검증의 실시예는 단지 예시를 위한 것이다. 도 9에 도시된 하나 이상의 구 성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기 능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 일 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬롯의 심볼 세트가 수신된 SS/PBCH 블록에 대한 심볼에 포함된다고 검출하면, UE는 CSI-RS를 수신한다. 이러한 예는 도 9에 도시되어 있다(예를 들어, 901). 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스(instance)에서, UE는 슬롯의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는수신된 SS/PBCH 블록과 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, CSI-RS는 수신된 SS/PBCH 블록과 동 일한 SS/PBCH 블록 인덱스를 갖는 SS/PBCH 블록과 연관되도록 설정된다. 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬롯 의 심볼 세트가 수신된 SS/PBCH 블록에 대한 심볼과 중첩한다고 검출하면, UE는 CSI-RS를 수신한다. 이러한 예 는 도 9에 도시되어 있다(예를 들어, 902). 일 예에서, 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트가 채 널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 수신된 SS/PBCH 블록과 QCL 되도록 설정된다. 제3 조건의 일 인스턴스에서, CSI-RS는 수신된 SS/PBCH 블록과 동일한 SS/PBCH 블록 인덱스를 갖는 SS/PBCH 블록과 연관되도록 설정된다. 제4 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH(physical random access channel) 또는 사운딩 기준 신호(sounding reference signal; SRS)를 송 신하는데 나타내어지지 않는다. 또 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬 롯 내의 SS/PBCH 블록을 수신하면, UE는 CSI-RS를 수신한다. 이러한 예는 도 9에 도시되어 있다(예를 들어, 903). 일 예에서, 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트가 채 널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 수신된 SS/PBCH 블록과 QCL 되도록 설정된다. 제3 조건의 일 인스턴스에서, CSI-RS는 수신된 SS/PBCH 블록과 동일한 SS/PBCH 블록 인덱스를 갖는 SS/PBCH 블록과 연관되도록 설정된다. 제4 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 도 10은 본 개시의 실시예에 따라 SS/PBCH 블록에 기초한 다른 예시적인 CSI-RS 검증을 도시한다. 도 10 에 도시된 SS/PBCH 블록에 기초한 CSI-RS 검증의 실시예는 단지 예시를 위한 것이다. 도 10에 도시된 하 나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소 는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 일 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬롯의 심볼 세트가 DBTW에서 SS/PBCH 블록에 대한 심볼에 포함된다고 검출하면, UE는 CSI-RS를 수신하며, 여기서 SS/PBCH 블록은 ssb-PositionsInBurst에 의해 제공되는 SS/PBCH 블록 인덱스에 상응하는 후보 SS/PBCH 블록 인 덱스를 갖는다. 이러한 예는 도 10에 도시되어 있다(예를 들어, 1001). 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 SS/PBCH 블록과 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, CSI-RS는 SS/PBCH 블록과 연관되도록 설정된다. 제4 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬롯 의 심볼 세트가 DBTW에서 SS/PBCH 블록에 대한 심볼과 중첩한다고 검출하면, UE는 CSI-RS를 수신하며, 여기서 SS/PBCH 블록은 ssb-PositionsInBurst에 의해 제공되는 SS/PBCH 블록 인덱스에 상응하는 후보 SS/PBCH 블록 인 덱스를 갖는다. 이러한 예는 도 10에 도시되어 있다(예를 들어, 1002). 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 SS/PBCH 블록과 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, CSI-RS는 SS/PBCH 블록과 연관되도록 설정된다. 제4 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 또 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬 롯이 DBTW에서 SS/PBCH 블록을 포함한다고 검출하면, UE는 CSI-RS를 수신하며, 여기서 SS/PBCH 블록은 ssb- PositionsInBurst에 의해 제공되는 SS/PBCH 블록 인덱스에 상응하는 후보 SS/PBCH 블록 인덱스를 갖는다. 이러 한 예는 도 10에 도시되어 있다(예를 들어, 1003). 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 SS/PBCH 블록과 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, CSI-RS는 SS/PBCH 블록과 연관되도록 설정된다. 제4 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 도 11은 본 개시의 실시예에 따라 SS/PBCH 블록에 기초한 또 다른 예시적인 CSI-RS 검증을 도시한다. 도 11에 도시된 SS/PBCH 블록에 기초한 CSI-RS 검증의 실시예는 단지 예시를 위한 것이다. 도 11에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요 소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 일 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 DBTW에 서 제1 SS/PBCH 블록을 검출하고, CSI-RS를 수신하기 위한 슬롯의 심볼 세트가 제2 SS/PBCH 블록 - 상기 제2 SS/PBCH 블록은 제1 SS/PBCH 블록과 동일한 DBTW 내에 있고, 제1 SS/PBCH 블록과 QCL됨 - 에 대한 심볼에 포함 되면, UE는 CSI-RS의 수신을 취소한다. 이러한 예는 도 11에 도시되어 있다(예를 들어, 1101). 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트 상에서 PDCCH, PDSCH 또는 CSI-RS를 수신하도록 나타내어지지 않는다. 제2 조건의 일 인스턴스에 서, UE는 슬롯의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제3 조건의 일 인스턴스에서, CSI- RS는 제1 및 제2 SS/PBCH 블록과 QCL되도록 설정된다. 제4 조건의 일 인스턴스에서, CSI-RS는 제1 SS/PBCH 블 록과 동일한 SS/PBCH 블록 인덱스를 갖는 SS/PBCH 블록과 연관되도록 설정된다. 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 DBTW 에서 제1 SS/PBCH 블록을 검출하고, CSI-RS를 수신하기 위한 슬롯의 심볼 세트가 제2 SS/PBCH 블록 - 상기 제2 SS/PBCH 블록은 제1 SS/PBCH 블록과 동일한 DBTW 내에 있고, 제1 SS/PBCH 블록과 QCL됨 - 에 대한 심볼과 중첩 하면, UE는 CSI-RS의 수신을 취소한다. 이러한 예는 도 11에 도시되어 있다(예를 들어, 1102). 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트 상에서 PDCCH, PDSCH 또는 CSI-RS를 수신하도록 나타내어지지 않는다. 제2 조건의 일 인스턴스에 서, UE는 슬롯의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제3 조건의 일 인스턴스에서, CSI- RS는 제1 및 제2 SS/PBCH 블록과 QCL되도록 설정된다. 제4 조건의 일 인스턴스에서, CSI-RS는 제1 SS/PBCH 블 록과 동일한 SS/PBCH 블록 인덱스를 갖는 SS/PBCH 블록과 연관되도록 설정된다. 또 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 DBTW에서 제1 SS/PBCH 블록을 검출하고, CSI-RS를 수신하기 위한 슬롯의 심볼 세트가 제2 SS/PBCH 블록 - 상기 제2 SS/PBCH 블록은 제1 SS/PBCH 블록과 동일한 DBTW 내에 있고, 제1 SS/PBCH 블록과 QCL됨 - 에 대한 심볼과 동일한 슬롯 내에 있다면, UE는 CSI-RS의 수신을 취소한다. 이러한 예는 도 11에 도시되어 있다(예를 들어, 1103). 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트 상에서 PDCCH, PDSCH 또는 CSI-RS를 수신하도록 나타내어지지 않는다. 제2 조건의 일 인스턴스에 서, UE는 슬롯의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제3 조건의 일 인스턴스에서, CSI- RS는 제1 및 제2 SS/PBCH 블록과 QCL되도록 설정된다. 제4 조건의 일 인스턴스에서, CSI-RS는 제1 SS/PBCH 블 록과 동일한 SS/PBCH 블록 인덱스를 갖는 SS/PBCH 블록과 연관되도록 설정된다. 일 실시예에서, RMSI의 PDCCH는 CSI-RS의 송신의 검증을 위해 사용될 수 있다. RMSI의 PDCCH는 디스커버리 버스 트의 일부일 수 있고, 디스커버리 버스트에서 SS/PBCH 블록과 함께 채널 액세스 절차와 공유될 수 있다. CSI-RS 가 또한 디스커버리 버스트의 일부로서 설정되는 경우, RMSI의 PDCCH는 CSI-RS 송신의 검증을 위해 사용될 수 있다. 도 12는 본 개시의 실시예에 따라 Type0-PDCCH를 모니터링하기 위한 CORESET에 기초한 예시적인 CSI-RS 검증 을 도시한다. 도 12에 도시된 Type0-PDCCH를 모니터링하기 위한 CORESET에 기초한 CSI-RS 검증의 실시예는 단지 예시를 위한 것이다. 도 12에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 일 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬롯의 심볼 세트가 Type0-PDCCH를 모니터링하기 위해 설정된 CORESET에서의 심볼에 포함된다고 검출하면, UE는 CSI-RS를 수신한다. 이러한 예는 도 12에 도시되어 있다(예를 들어, 1201). 일 예에서, CSI-RS와 CORESET은 상이한 RB 세트에 위치될 수 있다. 다른 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬 롯의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 CORESET 과 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬롯 의 심볼 세트가 Type0-PDCCH를 모니터링하기 위해 설정된 CORESET에서의 심볼과 중첩한다고 검출하면, UE는 CSI-RS를 수신한다. 이러한 예는 도 12에 도시되어 있다(예를 들어, 1202). 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 CORESET과 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 또 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE에는 동일한 슬롯에서 Type0-PDCCH를 모니터링하기 위한 CORESET가 설정되는 경우, UE는 CSI-RS를 수신한다. 이러한 예는 도 12에 도시되어 있다(예를 들어, 1203). 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 CORESET과 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 도 13은 본 개시의 실시예에 따른 Type0-PDCCH를 모니터링하기 위한 CORESET에 기초한 다른 예시적인 CSI-RS 검 증을 도시한다. 도 13에 도시된 Type0-PDCCH를 모니터링하기 위한 CORESET에 기초한 CSI-RS 검증 의 실시예는 단지 예시를 위한 것이다. 도 13에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구 성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 일 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 제1 모 니터링 오케이젼(monitoring occasion)에서 Type0-PDCCH를 검출하고, CSI-RS를 수신하기 위한 슬롯의 심볼 세 트가 제2 모니터링 오케이젼 - 상기 제2 모니터링 오케이젼과 연관된 제1 SS/PBCH 블록과 상기 제1 모니터링 오 케이젼과 연관된 제2 SS/PBCH 블록은 동일한 DBTW 내에 있고, 2개의 SS/PBCH 블록은 QCL됨 - 에 대한 심볼 내에 포함되면, UE는 CSI-RS의 수신을 취소한다. 이러한 예는 도 13에 도시되어 있다(예를 들어, 1301). 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트 상에서 PDCCH, PDSCH 또는 CSI-RS를 수신하는데 나타내어지지 않는다. 제2 조건의 일 인스턴스에 서, UE는 슬롯의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제3 조건의 일 인스턴스에서, CSI- RS는 제1 및 제2 SS/PBCH 블록과 QCL되도록 설정된다. 제4 조건의 일 인스턴스에서, CSI-RS는 제1 SS/PBCH 블 록과 동일한 SS/PBCH 블록 인덱스를 갖는 SS/PBCH 블록과 연관되도록 설정되며; 제5 조건에서는 두 모니터링 오 케이젼이 동일한 DBTW에 있다. 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 제1 모니터링 오케이젼에서 Type0-PDCCH를 검출하고, CSI-RS를 수신하기 위한 슬롯의 심볼 세트가 제2 모니터링 오 케이젼 - 상기 제2 모니터링 오케이젼과 연관된 제1 SS/PBCH 블록과 상기 제1 모니터링 오케이젼과 연관된 제2 SS/PBCH 블록은 동일한 DBTW 내에 있고, 2개의 SS/PBCH 블록은 QCL됨 - 에 대한 심볼과 중첩하면, UE는 CSI-RS 의 수신을 취소한다. 이러한 예는 도 13에 도시되어 있다(예를 들어, 1302). 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트 상에서 PDCCH, PDSCH 또는 CSI-RS를 수신하는데 나타내어지지 않는다. 제2 조건의 일 인스턴스에 서, UE는 슬롯의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제3 조건의 일 인스턴스에서, CSI- RS는 제1 및 제2 SS/PBCH 블록과 QCL되도록 설정된다. 제4 조건의 일 인스턴스에서, CSI-RS는 제1 SS/PBCH 블 록과 동일한 SS/PBCH 블록 인덱스를 갖는 SS/PBCH 블록과 연관되도록 설정되며; 제5 조건에서는 두 모니터링 오케이젼이 동일한 DBTW에 있다. 또 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 제 1 모니터링 오케이젼에서 Type0-PDCCH를 검출하고, 제2 모니터링 오케이젼 - 상기 제2 모니터링 오케이젼과 연 관된 제1 SS/PBCH 블록과 상기 제1 모니터링 오케이젼과 연관된 제2 SS/PBCH 블록은 동일한 DBTW 내에 있고, 2 개의 SS/PBCH 블록은 QCL됨 - 이 CSI-RS를 수신하기 위해 설정된 동일한 슬롯 내에 설정되는 경우, UE는 CSI-RS 의 수신을 취소한다. 이러한 예는 도 13에 도시되어 있다(예를 들어, 1303). 일 예에서, 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트 상에 서 PDCCH, PDSCH 또는 CSI-RS를 수신하는데 나타내어지지 않는다. 제2 조건의 일 인스턴스에서, UE는 슬롯의 심 볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제3 조건의 일 인스턴스에서, CSI-RS는 제1 및 제2 SS/PBCH 블록과 QCL되도록 설정된다. 제4 조건의 일 인스턴스에서, CSI-RS는 제1 SS/PBCH 블록과 동일한 SS/PBCH 블록 인덱스를 갖는 SS/PBCH 블록과 연관되도록 설정된다. 제5 조건의 일 인스턴스에서, 2개의 모니터 링 오케이젼은 동일한 DBTW에 있다. 일 실시예에서, RMSI의 PDSCH는 CSI-RS의 송신의 검증을 위해 사용될 수 있다. RMSI의 PDSCH는 디스커버리 버스 트의 일부일 수 있고, 디스커버리 버스트에서 SS/PBCH 블록과 함께 채널 액세스 절차와 공유될 수 있다. CSI-RS 가 또한 디스커버리 버스트의 일부로서 설정되는 경우, RMSI의 PDCCH는 CSI-RS 송신의 검증을 위해 사용될 수 있다. 일 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬롯의 심볼 세트가 Type0-PDCCH에 의해 스케줄링된 PDSCH를 수신하기 위해 설정된 심볼에 포함된다고 검출하면, UE는 CSI-RS를 수신한다. 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 Type0- PDCCH에 의해 스케줄링된 PDSCH와 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에 서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬롯 의 심볼 세트가 Type0-PDCCH에 의해 스케줄링된 PDSCH를 수신하기 위해 설정된 심볼과 중첩한다고 검출하면, UE 는 CSI-RS를 수신한다. 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 Type0- PDCCH에 의해 스케줄링된 PDSCH와 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에 서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 또 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 동 일한 슬롯에서 Type0-PDCCH에 의해 스케줄링된 PDSCH를 수신하기 위해 설정되면, UE는 CSI-RS를 수신한다. 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 Type0- PDCCH에 의해 스케줄링된 PDSCH와 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에 서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 일 실시예에서, PDCCH 및/또는 PDSCH는 CSI-RS의 송신의 검증을 위해 사용될 수 있다. 일 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬롯의 심볼 세트가 PDCCH를 모니터링하거나 PDSCH를 수신하기 위해 설정된 심볼에 포함된다고 검출하면, UE는 CSI- RS를 수신한다. 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 PDCCH 또 는 PDSCH(예를 들어 OSI 또는 페이징의 PDCCH 또는 PDSCH)와 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬롯 의 심볼 세트가 PDCCH를 모니터링하거나 PDSCH를 수신하기 위해 설정된 심볼과 중첩한다고 검출하면, UE는 CSI- RS를 수신한다. 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 PDCCH 또 는 PDSCH(예를 들어 OSI 또는 페이징의 PDCCH 또는 PDSCH)와 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 또 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 동 일한 슬롯에서 PDCCH를 모니터링하거나 PDSCH를 수신하기 위해 설정되면, UE는 CSI-RS를 수신한다. 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, CSI-RS는 PDCCH 또 는 PDSCH(예를 들어 OSI 또는 페이징의 PDCCH 또는 PDSCH)와 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다 일 실시예에서, DCI에 의해 트리거링되는 제2 CSI-RS는 제1 CSI-RS의 송신의 검증을 위해 사용될 수 있다. 일 예에서, 제1 CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬 롯의 심볼 세트가 제2 CSI-RS를 수신하도록 DCI에 의해 설정된 심볼에 포함된다고 검출하면, UE는 제1 CSI-RS를 수신한다. 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, 제1 CSI-RS는 제2 CSI-RS와 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 또 다른 예에서, CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE가 슬 롯의 심볼 세트가 제2 CSI-RS를 수신하도록 DCI에 의해 설정된 심볼과 중첩한다고 검출하면, UE는 제1 CSI-RS를 수신한다. 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, 제1 CSI-RS는 제2 CSI-RS와 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 또 다른 예에서, 제1 CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에 대해, UE 가 슬롯의 심볼 세트가 동일한 슬롯에서 제2 CSI-RS를 수신하도록 DCI에 의해 설정되면, UE는 제1 CSI-RS를 수 신한다. 일 예에서, 이러한 예에 대한 다음의 조건 중 적어도 하나가 제공된다. 제1 조건의 일 인스턴스에서, UE는 슬롯 의 심볼 세트가 채널 점유율 내에 있는 것으로 나타내어진다. 제2 조건의 일 인스턴스에서, 제1 CSI-RS는 제2 CSI-RS와 QCL되도록 설정된다. 제3 조건의 일 인스턴스에서, UE는 슬롯의 심볼 세트에서 PUSCH, PUCCH, PRACH 또는 SRS를 송신하는데 나타내어지지 않는다. 도 14는 UE(예를 들어, 도 1에 도시된 바와 같은 111-116)에 의해 수행될 수 있는 바와 같이 본 개시의 실시예 에 따라 면허 스펙트럼 상에서 부반송파 오프셋을 결정하는 방법의 흐름도를 도시한다. 도 14에 도시된 방법의 실시예는 단지 예시를 위한 것이다. 도 14에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행 하도록 구성된 특수 회로에서 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어 를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 도 14에 도시된 바와 같이, 방법은 단계에서 시작한다. 단계에서, UE는 SS/PBCH 블록을 수신 한다. 후속하여, 단계에서, UE는 SS/PBCH 블록에 포함된 PBCH의 MIB에 기초하여 상위 계층 파라미터 ssb- SubcarrierOffset을 결정한다. 그 다음, 단계에서, UE는 PBCH의 페이로드로부터 비트( )를 결정한다. 마지막으로, 단계에서, UE는 제2 값( )에 기초하여 제1 값( )을 결정한다. 단계에서, 제2 값( )의 4개의 LSB는 상위 계층 파라미터 ssb-SubcarrierOffset에 의해 나타내어지고, 제2 값( )의 MSB 는 비트( )에 의해 나타내어진다. 일 실시예에서, UE는 인 결정에 기초하여 임을 식별하고, 인 결정에 기초하 여 임을 식별한다. 일 실시예에서, UE는 SS/PBCH 블록에 포함된 PBCH의 MIB에 기초하여 상위 계층 파라미터 subCarrierSpacingCommon을 결정하고, 인 결정에 기초하여, 상위 계층 파라미터 subCarrierSpacingCommon 및 상위 계층 파라미터 ssb-SubcarrierOffset의 LSB에 기초하여 제3 값( )을 결정 한다. 일 실시예에서, UE는 상위 계층 파라미터 subCarrierSpacingCommon이 scs15or60이고, 상위 계층 파라미터 ssb- SubcarrierOffset의 LSB가 0이라는 결정에 기초하여 를 1로서 결정하고, 상위 계층 파라미터 subCarrierSpacingCommon이 scs15or60이고, 상위 계층 파라미터 ssb-SubcarrierOffset의 LSB가 1이라는 결정에 기초하여 를 2로서 결정하고, 상위 계층 파라미터 subCarrierSpacingCommon이 scs30or120이고, 상위 계층 파라미터 ssb-SubcarrierOffset의 LSB가 0이라는 결정에 기초하여 를 4로서 결정하거나, 상위 계층 파라미 터 subCarrierSpacingCommon이 scs30or120이고, 상위 계층 파라미터 ssb-SubcarrierOffset의 LSB가 1이라는 결 정에 기초하여 를 8로서 결정한다. 일 실시예에서, UE는 CSI-RS를 수신하기 위해 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트를 결정하고, DBTW를 결정하며, DBTW에서의 제1 SS/PBCH 블록에 기초하여 심볼 세트에서 CSI-RS를 수신할지를 결정한다. 일 실시예에서, UE는 제1 SS/PBCH 블록이 DBTW에 있고, 심볼 세트가 제1 SS/PBCH 블록과 중첩한다는 결정에 기 초하여 상위 계층 파라미터에 의해 설정된 슬롯의 심볼 세트에서 CSI-RS를 수신하기로 결정하고, 제1 SS/PBCH 블록이 DBTW에 있고, 심볼 세트가 DBTW에서의 제2 SS/PBCH 블록과 중첩한다는 결정에 기초하여 상위 계층 파라 미터에 의해 설정된 슬롯의 심볼 세트에서 CSI-RS를 수신하지 않기로 결정한다. 이러한 실시예에서, 제1 SS/PBCH 블록 및 제2 SS/PBCH 블록은 QCL된다. 상술한 흐름도는 본 개시의 원리에 따라 구현될 수 있는 예시적인 방법을 도시하며, 본 명세서에서의 흐름도에 도시된 방법에 대해 다양한 변경이 이루어질 수 있다. 예를 들어, 일련의 단계로서 도시되었지만, 각각의 도면 의 다양한 단계는 중첩하거나, 병렬로 발생하거나, 상이한 순서로 발생하거나, 여러 번 발생할 수 있다. 다른 예에서, 단계는 생략되거나 다른 단계로 대체될 수 있다. 본 개시가 예시적인 실시예로 설명되었지만, 다양한 변경 및 수정이 통상의 기술자에게 제시될 수 있다. 본 개 시는 첨부된 청구항의 범주 내에 속하는 이러한 변경 및 수정을 포함하는 것으로 의도된다. 본 출원에서의 설명 은 임의의 특정 요소, 단계 또는 기능이 청구 범위에 포함되어야 하는 필수 요소임을 암시하는 것으로 해석되지 않아야 한다. 특허된 주제(patented subject matter)의 범위는 청구항에 의해 정의된다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7a 도면7b 도면7c 도면8 도면9 도면10 도면11 도면12 도면13 도면14"}
{"patent_id": "10-2022-7017269", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시 및 그 이점에 대한 더욱 완전한 이해를 위해, 동일한 도면 부호가 동일한 부분을 나타내는 첨부된 도면 과 관련하여 취해진 다음의 설명에 대한 참조가 이제 이루어진다. 도 1은 본 개시의 실시예에 따른 예시적인 무선 네트워크를 도시한다. 도 2는 본 개시의 실시예에 따른 예시적인 gNB를 도시한다. 도 3은 본 개시의 실시예에 따른 예시적인 UE를 도시한다. 도 4는 본 개시의 실시예에 따른 예시적인 DL 슬롯 구조를 도시한다. 도 5는 본 개시의 실시예에 따른 PUSCH 송신 또는 PUCCH 송신을 위한 예시적인 UL 슬롯 구조를 도시한다. 도 6은 본 개시의 실시예에 따라 부반송파 오프셋을 결정하는 방법의 흐름도를 도시한다. 도 7a는 본 개시의 실시예에 따라 로부터 를 결정하는 방법의 흐름도를 도시한다. 도 7b는 본 개시의 실시예에 따라 로부터 를 결정하는 방법의 다른 흐름도를 도시한다. 도 7c는 본 개시의 실시예에 따라 로부터 를 결정하는 방법의 또 다른 흐름도를 도시한다. 도 8은 본 개시의 실시예에 따른 윈도우에서의 예시적인 DBTW 및 QCL 가정을 도시한다. 도 9는 본 개시의 실시예에 따라 SS/PBCH 블록에 기초한 예시적인 CSI-RS 검증(validation)을 도시한다. 도 10은 본 개시의 실시예에 따라 SS/PBCH 블록에 기초한 다른 예시적인 CSI-RS 검증을 도시한다. 도 11은 본 개시의 실시예에 따라 SS/PBCH 블록에 기초한 또 다른 예시적인 CSI-RS 검증을 도시한다. 도 12는 본 개시의 실시예에 따라 Type0-PDCCH를 모니터링하기 위한 CORESET에 기초한 예시적인 CSI-RS 검증을 도시한다. 도 13은 본 개시의 실시예에 따라 Type0-PDCCH를 모니터링하기 위한 CORESET에 기초한 다른 예시적인 CSI-RS 검 증을 도시한다. 도 14는 본 개시의 실시예에 따라 면허 스펙트럼 상에서 부반송파 오프셋을 결정하는 방법의 흐름도를 도시한다."}
