<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:04:02.42</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.07.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0094733</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>DMA 컨트롤러 기반 메모리 접근 시간 모델링 장치 및 방법</inventionTitle><inventionTitleEng>APPARATUS AND METHOD FOR MODELING MEMORY ACCESS TIME BASED  ON DIRECT MEMORY ACCESS CONTROLLER</inventionTitleEng><openDate>2025.07.07</openDate><openNumber>10-2025-0103379</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.07.18</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/16</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 일 실시예에 따른 DMA 컨트롤러 기반 메모리 접근 시간 모델링 장치는 메모리 접근 시간 모델링 프로그램이 저장된 메모리; 및 프로그램을 실행하는 프로세서를 포함하되, 프로그램은, 메인 메모리, 온칩 메모리 및 DMA(Direct Memory Access) 컨트롤러를 모사하는 가상 시스템에서 DMA 컨트롤러의 동작을 시뮬레이션하고, 분석 모델을 이용하여 DMA 컨트롤러 설정에 의해 메인 메모리와 온칩 메모리 간 데이터 전송에 소요되는 총 메모리 접근 시간을 예측한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. DMA 컨트롤러 기반 메모리 접근 시간 모델링 장치에 있어서,메모리 접근 시간 모델링 프로그램이 저장된 메모리; 및상기 프로그램을 실행하는 프로세서를 포함하되,상기 프로그램은, 메인 메모리, 온칩 메모리 및 DMA(Direct Memory Access) 컨트롤러를 모사하는 가상 시스템에서 DMA 컨트롤러의 동작을 시뮬레이션하고, 분석 모델을 이용하여 상기 DMA 컨트롤러의 설정에 의해 상기 메인 메모리와 상기 온칩 메모리 간 데이터 전송에 소요되는 총 메모리 접근 시간을 예측하는 것인, 메모리 접근 시간 모델링 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 프로그램은, 메인 메모리, 온칩 메모리, 출력 버퍼 및 DMA 컨트롤러를 모사하는 가상 NPU 시스템에서 DMA 컨트롤러의 동작을 시뮬레이션하되, 상기 DMA 컨트롤러의 동작은 상기 메인 메모리에서 상기 온칩 메모리로 데이터를 전송하거나, 상기 출력 버퍼에서 상기 메인 메모리로 데이터를 전송하도록 설정되는 것인, 메모리 접근 시간 모델링 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 프로그램은, 상기 분석 모델을 이용하여, 수학식1에 따라 채널별 데이터 전송 시간과 DMA 설정 시간 중 더 큰 값을 선택하고, 상기 선택된 큰 값과 후처리 작업 시간을 합산하여 총 메모리 접근 시간을 계산하는 것인, 메모리 접근 시간 모델링 장치.003c#수학식1003e#여기서, TLchWise는 채널별 데이터 전송 시간이고, SL은 DMA 설정 시간이고, Cpostprocess는 데이터 전송 완료 후의 후처리 작업 시간이다.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 프로그램은, 수학식2에 의해, 상기 채널별 데이터 전송 시간을 계산하는 것인, 메모리 접근 시간 모델링 장치.003c#수학식2003e#여기서, TLchTrans는 순수 데이터 전송 시간이고, TLchOp는 데이터 전송 중 DMA 작업 시간이고, Cstart는 DMA 작업 시간 중 일정 지연 시간이다.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 프로그램은, 상기 수학식2에서 순수 데이터 전송시간을 계산하는 경우, N개 DMA 채널에 대하여 i번째 채널에서의 데이터 전송량을 근원지 메모리의 버스 폭과 목적지 메모리의 버스 폭으로 나누어 각각의 버스를 통해 전송되는 근원지 메모리 시간과 목적지 메모리 시간을 계산하고, 상기 근원지 메모리 시간과 상기 목적지 메모리 시간에 근원지 메모리의 지연 계수와 목적지 메모리의 지연 계수를 곱한 값을 합산하는 것인, 메모리 접근 시간 모델링 장치.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 프로그램은, 상기 수학식2에서 DMA 작업 시간을 계산하는 경우, N개 DMA 채널에 대하여 각 채널별 DMA 작업 시간과 각 채널별 DMA 작업 사이의 유휴 시간을 계산하고, 상기 각 채널별 DMA 작업 시간과 각 채널별 DMA 작업 사이의 유휴 시간을 합산하는 것인, 메모리 접근 시간 모델링 장치.</claim></claimInfo><claimInfo><claim>7. 제3항에 있어서,상기 프로그램은, 수학식 3에 의해, 상기 DMA 설정 시간을 계산하는 것인, 메모리 접근 시간 모델링 장치. 003c#수학식3003e#여기서, SLch는 각 채널의 설정 시간이고, Nreq는 요청된 DMA 채널의 수이고, SLpolling은 폴링을 위한 추가 설정 시간이다.</claim></claimInfo><claimInfo><claim>8. DMA 컨트롤러 기반 메모리 접근 시간 모델링 장치를 이용한 메모리 접근 시간 모델링 방법에 있어서,메인 메모리, 온칩 메모리 및 DMA(Direct Memory Access) 컨트롤러를 모사하는 가상 시스템에서 DMA 컨트롤러의 동작을 시뮬레이션하는 단계; 및분석 모델을 이용하여 상기 DMA 컨트롤러의 설정에 의해 상기 메인 메모리와 상기 온칩 메모리 간 데이터 전송에 소요되는 총 메모리 접근 시간을 예측하는 단계를 포함하는, 메모리 접근 시간 모델링 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 시뮬레이션하는 단계는,메인 메모리, 온칩 메모리, 출력 버퍼 및 DMA 컨트롤러를 모사하는 가상 NPU 시스템에서 DMA 컨트롤러의 동작을 시뮬레이션하는 단계를 포함하되,상기 DMA 컨트롤러의 동작은 상기 메인 메모리에서 상기 온칩 메모리로 데이터를 전송하거나, 상기 출력 버퍼에서 상기 메인 메모리로 데이터를 전송하도록 설정되는 것인, 메모리 접근 시간 모델링 방법.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서,상기 총 메모리 접근 시간을 예측하는 단계는, 상기 분석 모델을 이용하여 수학식1에 따라 채널별 데이터 전송 시간과 DMA 설정 시간 중 더 큰 값을 선택하고, 상기 선택된 큰 값과 후처리 작업 시간을 합산하여 총 메모리 접근 시간을 계산하는 것인, 메모리 접근 시간 모델링 방법.003c#수학식1003e#여기서, TLchWise는 채널별 데이터 전송 시간이고, SL은 DMA 설정 시간이고, Cpostprocess는 데이터 전송 완료 후의 후처리 작업 시간이다.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 총 메모리 접근 시간을 예측하는 단계는, 수학식2에 의해, 상기 채널별 데이터 전송 시간을 계산하는 것인, 메모리 접근 시간 모델링 방법.003c#수학식2003e#여기서, TLchTrans는 순수 데이터 전송 시간이고, TLchOp는 데이터 전송 중 DMA 작업 시간이고, Cstart는 DMA 작업 시간 중 일정 지연 시간이다.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 총 메모리 접근 시간을 예측하는 단계는, 상기 수학식2에서 순수 데이터 전송시간을 계산하는 경우, N개 DMA 채널에 대하여 i번째 채널에서의 데이터 전송량을 근원지 메모리의 버스 폭과 목적지 메모리의 버스 폭으로 나누어 각각의 버스를 통해 전송되는 근원지 메모리 시간과 목적지 메모리 시간을 계산하는 단계 및 상기 근원지 메모리 시간과 상기 목적지 메모리 시간에 근원지 메모리의 지연 계수와 목적지 메모리의 지연 계수를 곱한 값을 합산하는 단계를 포함하는 것인, 메모리 접근 시간 모델링 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 총 메모리 접근 시간을 예측하는 단계는, 상기 수학식2에서 DMA 작업 시간을 계산하는 경우, N개 DMA 채널에 대하여 각 채널별 DMA 작업 시간과 각 채널별 DMA 작업 사이의 유휴 시간을 계산하는 단계 및 상기 각 채널별 DMA 작업 시간과 각 채널별 DMA 작업 사이의 유휴 시간을 합산하는 단계를 포함하는 것인, 메모리 접근 시간 모델링 방법.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서,상기 총 메모리 접근 시간을 예측하는 단계는, 수학식 3에 의해, 상기 DMA 설정 시간을 계산하는 것인, 메모리 접근 시간 모델링 방법. 003c#수학식3003e#여기서, SLch는 각 채널의 설정 시간이고, Nreq는 요청된 DMA 채널의 수이고, SLpolling은 폴링을 위한 추가 설정 시간이다.</claim></claimInfo><claimInfo><claim>15. 제8항 내지 제14항 중 어느 한 항에 따른 메모리 접근 시간 모델링 방법을 수행하기 위한 컴퓨터 프로그램이 기록된 비일시적 컴퓨터 판독가능 기록매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 관악구...</address><code>120070509242</code><country>대한민국</country><engName>Seoul National University R&amp;DB Foundation</engName><name>서울대학교산학협력단</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 관악구...</address><code> </code><country> </country><engName>HA, Soonhoi</engName><name>하순회</name></inventorInfo><inventorInfo><address>서울특별시 관악구...</address><code> </code><country> </country><engName>YI, Changjae</engName><name>이창재</name></inventorInfo><inventorInfo><address>서울특별시 관악구...</address><code> </code><country> </country><engName>MOH, Hyunsu</engName><name>모현수</name></inventorInfo><inventorInfo><address>서울특별시 관악구...</address><code> </code><country> </country><engName>PARK, Choonghoon</engName><name>박충훈</name></inventorInfo><inventorInfo><address>서울특별시 관악구...</address><code> </code><country> </country><engName>LEE, Jimin</engName><name>이지민</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로*길 **, *층 (역삼동, 한동빌딩)</address><code>920111000019</code><country>대한민국</country><engName>MAPS Intellectual Property Law Firm</engName><name>특허법인엠에이피에스</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2023.12.28</priorityApplicationDate><priorityApplicationNumber>1020230194266</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.07.18</receiptDate><receiptNumber>1-1-2024-0778933-85</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2024.10.29</receiptDate><receiptNumber>4-1-2024-5314378-71</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.03.13</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.30</receiptDate><receiptNumber>4-1-2025-5177275-86</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240094733.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a1446294581abff5e4386c68638e93ac2f58766ae3f305b529ca8c3dc5359c193c1957a2f37fbb334792181cf262995019b0321f41b6b359</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf38bd7805f89d9f9948c75065609a2d9841d390544721299ec7bdace56ef689cde9c1587a998e2559463e68ec0c14a4507719c4cbb939d40c</path></imagePathInfo><rndInfoArray><rndInfo><rndDepartmentName>과학기술정보통신부</rndDepartmentName><rndDuration>2022.04.01 ~ 2024.12.31</rndDuration><rndManagingInstituteName>(주)비트리</rndManagingInstituteName><rndProjectName>인공지능반도체응용기술개발</rndProjectName><rndSpecialInstituteName>정보통신기획평가원</rndSpecialInstituteName><rndTaskContribution> </rndTaskContribution><rndTaskName>지능형 카메라 ISP SoC</rndTaskName><rndTaskNumber>1711193741</rndTaskNumber></rndInfo></rndInfoArray></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>