---
title: VERILOG
author: lonelywatch
date: 2024-9-10 21:28 +0800
categories: [FPGA]
tags: [FPGA, VERILOG]
---

# VERILOG

Verilog是HDL之一，主要用于电路设计，除此以外还有System Verilog（在Verilog上进行了增强）。下面的内容用于记录其中一些个人认为较重要的内容。

## 模块定义

一个工程通常由顶层模块和多个子模块组成，模块定义如下：

```verilog
module module_name(
    input [wire|reg] input1,
    #...
    output [wire|reg] output1,
    #...
);
    # 模块内容
    module sub_module_name(
        .input1(input1),
        #...
        .output1(output1)
        #...
    );
endmodule
```

- 通过module定义模块，类似于函数定义，定义时需要给出输入输出端口，且端口可为wire或reg类型。

- 在模块中通过module创建子模块实例，类似于函数调用，需要给出子模块的输入输出端口连接。

## 时序逻辑与组合逻辑

逻辑电路分为时序逻辑（寄存器，触发器等）和组合逻辑（编码器，多路复用等），其分别在于是否保留有状态，是否有时钟信号；Verilog使用always块来描述时序逻辑：

```verilog
always @(posedge clk) begin
    # 时序逻辑
end
```

- always格式基本如上，类似于while循环，每当达到定义的条件（如上的时钟信号上边沿），就会执行always块中的内容

- always定义的"条件"可以有多个并列，通过`or`关键字并列，`posedge`表示上升沿，`negedge`表示下降沿

### 阻塞赋值与非阻塞赋值

在always块中，赋值有阻塞赋值和非阻塞赋值两种：

- 阻塞赋值：`=`，在同一时刻只能有一个赋值操作，需要等待上一个赋值操作完成后才能进行下一个赋值操作，并且一旦完成，就会立即修改左侧变量

- 非阻塞赋值：`<=`，赋值开始时开始计算，但是在周期结束时才会根性，并且**允许其他语句同时进行**

## 变量

wire和reg都是Verilog中的数据类型，区别在于：

- wire可以被理解成连线，用于连接模块的输入输出端口，不能存储状态，只能用于组合逻辑

- reg可以被理解成寄存器，用于存储状态，可以用于时序逻辑

通过`<type> [width] <name>`的方式定义变量，其中`<type>`为wire或reg，`[width]`为位宽（为1可省略），`<name>`为变量名。

除此以外常用的变量类型还有：

- localparam：用于定义局部参数，类似于C语言中的const，用于定义常量

- integer：整型变量,用于计数

### 变量使用

可以使用`assign`来连接wire变量：

```verilog

assign wire1 = wire2 & wire3 | reg1;

```

可以使用always块定义时序逻辑，并使用寄存器：

```verilog

always @(posedge clk) begin
    reg1 <= wire1 & wire2;
end

```
always也可以被使用成`always@(*)`来定义组合逻辑。



## if语句

IF语句用于根据条件"执行"不同的代码块（通常被综合成多路选择器），使用如下：

```verilog

if (condition1) begin
    # code block1
end else if (condition2) begin
    # code block2
end else begin
    # code block3
end

```

## generate语句

类似于FOR循环，在Verilog中用于重复生成代码，比如定义多个模块实例。

使用基本如下:

```verilog
genvar i;
# 定义一个生成变量i,用于遍历

generate
    for(i=0; i<8; i=i+1) begin
        # 生成8个模块实例
        module_name module_name_inst(i);
    end
endgenerate
# 其中generate和endgenerate用于定义generate语句的范围
# for循环中的内容会被重复生成8次

```








