# DV project Templates


# 🌐[프로젝트명]

> SystemVerilog를 기반으로한 UVM을 활용해 UART IP를 Verification하는 프로젝트입니다. 


## 🔎 Overview

## 📌 Spec Analysis

## 🔁 Verification Plan

## 📚 TB Architecture

## 📋 Testcase & Scenario

## ✨ Verification Results

## 🔥 Insights
