
LAB3_SPI_Esclavo.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000018  00800100  00000208  0000029c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000208  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800118  00800118  000002b4  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000002b4  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000002e4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000080  00000000  00000000  00000324  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a06  00000000  00000000  000003a4  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007da  00000000  00000000  00000daa  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000004cd  00000000  00000000  00001584  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000e0  00000000  00000000  00001a54  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000485  00000000  00000000  00001b34  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000023f  00000000  00000000  00001fb9  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000060  00000000  00000000  000021f8  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 a2 00 	jmp	0x144	; 0x144 <__vector_17>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e8 e0       	ldi	r30, 0x08	; 8
  7c:	f2 e0       	ldi	r31, 0x02	; 2
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a8 31       	cpi	r26, 0x18	; 24
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a8 e1       	ldi	r26, 0x18	; 24
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	aa 31       	cpi	r26, 0x1A	; 26
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 d8 00 	call	0x1b0	; 0x1b0 <main>
  9e:	0c 94 02 01 	jmp	0x204	; 0x204 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <ADC_SetChannel>:
}

uint8_t ADC_GetChannel(void){
	uint8_t channel = ADMUX & 0X0F;
	return channel; 
}
  a6:	ec e7       	ldi	r30, 0x7C	; 124
  a8:	f0 e0       	ldi	r31, 0x00	; 0
  aa:	90 81       	ld	r25, Z
  ac:	90 7f       	andi	r25, 0xF0	; 240
  ae:	90 83       	st	Z, r25
  b0:	90 81       	ld	r25, Z
  b2:	8f 70       	andi	r24, 0x0F	; 15
  b4:	98 2b       	or	r25, r24
  b6:	90 83       	st	Z, r25
  b8:	08 95       	ret

000000ba <ADC_StartConversion>:

// INICIAR CONVERSIÓN
void ADC_StartConversion(void){
	ADCSRA |= (1 << ADSC);
  ba:	ea e7       	ldi	r30, 0x7A	; 122
  bc:	f0 e0       	ldi	r31, 0x00	; 0
  be:	80 81       	ld	r24, Z
  c0:	80 64       	ori	r24, 0x40	; 64
  c2:	80 83       	st	Z, r24
  c4:	08 95       	ret

000000c6 <ADC_Init>:
 Funciones Principales
--------------------------------------------------------------*/

// INICIALIZAR ADC
void ADC_Init(uint8_t int_en, uint8_t left_adj, uint8_t prescaler, uint8_t auto_trig_en, uint8_t auto_trig_src)
{
  c6:	0f 93       	push	r16
	// ADMUX - Voltaje de referencia y ajuste
	// Voltaje de referencia igual a VCC(AVCC)
	ADMUX &= ~((1 << REFS1) | (1 << REFS0));
  c8:	ec e7       	ldi	r30, 0x7C	; 124
  ca:	f0 e0       	ldi	r31, 0x00	; 0
  cc:	90 81       	ld	r25, Z
  ce:	9f 73       	andi	r25, 0x3F	; 63
  d0:	90 83       	st	Z, r25
	ADMUX |= (1 << REFS0);   // AVCC
  d2:	90 81       	ld	r25, Z
  d4:	90 64       	ori	r25, 0x40	; 64
  d6:	90 83       	st	Z, r25
	
	// left_adj : Ajustar bits de salida a la izquierda
	if(left_adj & 1) ADMUX |= (1 << ADLAR);
  d8:	60 ff       	sbrs	r22, 0
  da:	04 c0       	rjmp	.+8      	; 0xe4 <ADC_Init+0x1e>
  dc:	90 81       	ld	r25, Z
  de:	90 62       	ori	r25, 0x20	; 32
  e0:	90 83       	st	Z, r25
  e2:	05 c0       	rjmp	.+10     	; 0xee <ADC_Init+0x28>
	else ADMUX &= ~(1 << ADLAR);
  e4:	ec e7       	ldi	r30, 0x7C	; 124
  e6:	f0 e0       	ldi	r31, 0x00	; 0
  e8:	90 81       	ld	r25, Z
  ea:	9f 7d       	andi	r25, 0xDF	; 223
  ec:	90 83       	st	Z, r25
	
	// ADCSRA - Habilitación, prescaler, interrupciones
	// Habilitar ADC y Prescalers
	ADCSRA &= ~((1 << ADPS2) | (1 << ADPS1) | (1 << ADPS0));
  ee:	ea e7       	ldi	r30, 0x7A	; 122
  f0:	f0 e0       	ldi	r31, 0x00	; 0
  f2:	90 81       	ld	r25, Z
  f4:	98 7f       	andi	r25, 0xF8	; 248
  f6:	90 83       	st	Z, r25
	ADCSRA |= (prescaler & 0x07);
  f8:	90 81       	ld	r25, Z
  fa:	47 70       	andi	r20, 0x07	; 7
  fc:	49 2b       	or	r20, r25
  fe:	40 83       	st	Z, r20
	ADCSRA |= (1 << ADEN);
 100:	90 81       	ld	r25, Z
 102:	90 68       	ori	r25, 0x80	; 128
 104:	90 83       	st	Z, r25
	
	// int_en : Habilitar interrupciones
	if(int_en & 1) ADCSRA |= (1 << ADIE);
 106:	80 ff       	sbrs	r24, 0
 108:	04 c0       	rjmp	.+8      	; 0x112 <ADC_Init+0x4c>
 10a:	80 81       	ld	r24, Z
 10c:	88 60       	ori	r24, 0x08	; 8
 10e:	80 83       	st	Z, r24
 110:	05 c0       	rjmp	.+10     	; 0x11c <ADC_Init+0x56>
	else ADCSRA &= ~(1 << ADIE);
 112:	ea e7       	ldi	r30, 0x7A	; 122
 114:	f0 e0       	ldi	r31, 0x00	; 0
 116:	80 81       	ld	r24, Z
 118:	87 7f       	andi	r24, 0xF7	; 247
 11a:	80 83       	st	Z, r24
	
	// ADCSRB - Autotrigger
	if(auto_trig_en & 1) {
 11c:	20 ff       	sbrs	r18, 0
 11e:	0e c0       	rjmp	.+28     	; 0x13c <ADC_Init+0x76>
		ADCSRA |= (1 << ADATE);
 120:	ea e7       	ldi	r30, 0x7A	; 122
 122:	f0 e0       	ldi	r31, 0x00	; 0
 124:	80 81       	ld	r24, Z
 126:	80 62       	ori	r24, 0x20	; 32
 128:	80 83       	st	Z, r24
		ADCSRB &= ~0x07;
 12a:	eb e7       	ldi	r30, 0x7B	; 123
 12c:	f0 e0       	ldi	r31, 0x00	; 0
 12e:	80 81       	ld	r24, Z
 130:	88 7f       	andi	r24, 0xF8	; 248
 132:	80 83       	st	Z, r24
		ADCSRB |= (auto_trig_src & 0x07);
 134:	80 81       	ld	r24, Z
 136:	07 70       	andi	r16, 0x07	; 7
 138:	08 2b       	or	r16, r24
 13a:	00 83       	st	Z, r16
	}
	
	ADC_StartConversion();
 13c:	0e 94 5d 00 	call	0xba	; 0xba <ADC_StartConversion>
}
 140:	0f 91       	pop	r16
 142:	08 95       	ret

00000144 <__vector_17>:
		pot2 = ADCH;
	}
}

// Esta función se ejecuta SOLA cada vez que llega un byte por SPI
ISR(SPI_STC_vect) {
 144:	1f 92       	push	r1
 146:	0f 92       	push	r0
 148:	0f b6       	in	r0, 0x3f	; 63
 14a:	0f 92       	push	r0
 14c:	11 24       	eor	r1, r1
 14e:	8f 93       	push	r24
	uint8_t comando = SPDR; // Leemos el comando que llegó
 150:	8e b5       	in	r24, 0x2e	; 46
	
	if (comando == CMD_GET1) {
 152:	81 31       	cpi	r24, 0x11	; 17
 154:	21 f4       	brne	.+8      	; 0x15e <__vector_17+0x1a>
		SPDR = pot1; // Cargamos la respuesta inmediatamente
 156:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <pot1>
 15a:	8e bd       	out	0x2e, r24	; 46
 15c:	05 c0       	rjmp	.+10     	; 0x168 <__vector_17+0x24>
	}
	else if (comando == CMD_GET2) {
 15e:	82 32       	cpi	r24, 0x22	; 34
 160:	19 f4       	brne	.+6      	; 0x168 <__vector_17+0x24>
		SPDR = pot2;
 162:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <__data_end>
 166:	8e bd       	out	0x2e, r24	; 46
	}
	else {
		// WritePORT(comando); // Opcional: ver dummies o comandos en LEDs
	}
}
 168:	8f 91       	pop	r24
 16a:	0f 90       	pop	r0
 16c:	0f be       	out	0x3f, r0	; 63
 16e:	0f 90       	pop	r0
 170:	1f 90       	pop	r1
 172:	18 95       	reti

00000174 <InitPORT>:
/ FUNCIONES AUXILIARES
/-------------------------------------------------------------------*/
// Inicializar LEDs de salida (Sin importar el orden)
void InitPORT(void)
{
	for (uint8_t i = 0; i < 8; i++)
 174:	40 e0       	ldi	r20, 0x00	; 0
 176:	19 c0       	rjmp	.+50     	; 0x1aa <InitPORT+0x36>
	{
		*LED_ddrs[i] |=  (1 << LED_pins[i]);
 178:	24 2f       	mov	r18, r20
 17a:	30 e0       	ldi	r19, 0x00	; 0
 17c:	f9 01       	movw	r30, r18
 17e:	ee 0f       	add	r30, r30
 180:	ff 1f       	adc	r31, r31
 182:	e0 50       	subi	r30, 0x00	; 0
 184:	ff 4f       	sbci	r31, 0xFF	; 255
 186:	01 90       	ld	r0, Z+
 188:	f0 81       	ld	r31, Z
 18a:	e0 2d       	mov	r30, r0
 18c:	50 81       	ld	r21, Z
 18e:	d9 01       	movw	r26, r18
 190:	a0 5f       	subi	r26, 0xF0	; 240
 192:	be 4f       	sbci	r27, 0xFE	; 254
 194:	81 e0       	ldi	r24, 0x01	; 1
 196:	90 e0       	ldi	r25, 0x00	; 0
 198:	0c 90       	ld	r0, X
 19a:	02 c0       	rjmp	.+4      	; 0x1a0 <InitPORT+0x2c>
 19c:	88 0f       	add	r24, r24
 19e:	99 1f       	adc	r25, r25
 1a0:	0a 94       	dec	r0
 1a2:	e2 f7       	brpl	.-8      	; 0x19c <InitPORT+0x28>
 1a4:	85 2b       	or	r24, r21
 1a6:	80 83       	st	Z, r24
/ FUNCIONES AUXILIARES
/-------------------------------------------------------------------*/
// Inicializar LEDs de salida (Sin importar el orden)
void InitPORT(void)
{
	for (uint8_t i = 0; i < 8; i++)
 1a8:	4f 5f       	subi	r20, 0xFF	; 255
 1aa:	48 30       	cpi	r20, 0x08	; 8
 1ac:	28 f3       	brcs	.-54     	; 0x178 <InitPORT+0x4>
	{
		*LED_ddrs[i] |=  (1 << LED_pins[i]);
	}
}
 1ae:	08 95       	ret

000001b0 <main>:




int main(void) {
	InitPORT();
 1b0:	0e 94 ba 00 	call	0x174	; 0x174 <InitPORT>
	DDRB |= (1 << DDB4); // MISO salida
 1b4:	84 b1       	in	r24, 0x04	; 4
 1b6:	80 61       	ori	r24, 0x10	; 16
 1b8:	84 b9       	out	0x04, r24	; 4
	
	ADC_Init(0, 1, 0x07, 0, 0);
 1ba:	00 e0       	ldi	r16, 0x00	; 0
 1bc:	20 e0       	ldi	r18, 0x00	; 0
 1be:	47 e0       	ldi	r20, 0x07	; 7
 1c0:	61 e0       	ldi	r22, 0x01	; 1
 1c2:	80 e0       	ldi	r24, 0x00	; 0
 1c4:	0e 94 63 00 	call	0xc6	; 0xc6 <ADC_Init>

	// Inicializar SPI con INTERRUPCIONES habilitadas
	// SPE=1, SPIE=1 (Interrupción habilitada)
	SPCR = (1 << SPE) | (1 << SPIE);
 1c8:	80 ec       	ldi	r24, 0xC0	; 192
 1ca:	8c bd       	out	0x2c, r24	; 44
	
	sei(); // Habilitar interrupciones globales
 1cc:	78 94       	sei

	while (1) {
		// El ADC sigue su vida aquí, tranquilamente
		ADC_SetChannel(0);
 1ce:	80 e0       	ldi	r24, 0x00	; 0
 1d0:	0e 94 53 00 	call	0xa6	; 0xa6 <ADC_SetChannel>
		ADC_StartConversion();
 1d4:	0e 94 5d 00 	call	0xba	; 0xba <ADC_StartConversion>
		while(ADCSRA & (1 << ADSC));
 1d8:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
 1dc:	86 fd       	sbrc	r24, 6
 1de:	fc cf       	rjmp	.-8      	; 0x1d8 <main+0x28>
		pot1 = ADCH;
 1e0:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 1e4:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <pot1>

		ADC_SetChannel(1);
 1e8:	81 e0       	ldi	r24, 0x01	; 1
 1ea:	0e 94 53 00 	call	0xa6	; 0xa6 <ADC_SetChannel>
		ADC_StartConversion();
 1ee:	0e 94 5d 00 	call	0xba	; 0xba <ADC_StartConversion>
		while(ADCSRA & (1 << ADSC));
 1f2:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
 1f6:	86 fd       	sbrc	r24, 6
 1f8:	fc cf       	rjmp	.-8      	; 0x1f2 <main+0x42>
		pot2 = ADCH;
 1fa:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 1fe:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
	}
 202:	e5 cf       	rjmp	.-54     	; 0x1ce <main+0x1e>

00000204 <_exit>:
 204:	f8 94       	cli

00000206 <__stop_program>:
 206:	ff cf       	rjmp	.-2      	; 0x206 <__stop_program>
