judul
IMPLEMENTASI ENKRIPSI DAN DEKRIPSI PESAN MENGGUNAKAN ALGORITMA AES PADA FPGA

latarbelakang
Perkembangan teknologi yang terjadi dalam beberapa tahun ini sangat pesat. Dengan perkembangan tersebut, maka semakin banyak data yang dihasilkan dan ditransmisikan memungkinkan distribusi data secara luas melalui internet. Data yang telah didistribusikan dapat dengan mudah dimodifikasi, dan digandakan sehingga akan mendapatkan banyak serangan terhadap keamanan data tersebut. Oleh karena itu, perlu untuk melakukan perlindungan terhadap data sebab data dapat membawa beberapa informasi sensitif yang seharusnya tidak dapat diakses secara global. Jadi, keamanan merupakan masalah utama dalam pendistribusian data dan enkripsi adalah salah satu cara untuk memastikan keamanan (Shraddha Soni, dkk, 2012). Enkripsi merupakan sebuah proses dimana pesan yang dapat dibaca (plaintext) dirubah menjadi pesan acak yang tidak dapat dibaca (ciphertext).
Enkripsi dapat dilakukan dengan menggunakan metode kriptografi. Kriptografi merupakan proses menyembunyikan informasi dengan menggunakan ilmu matematika untuk mengenkripsi dan dekripsi data. Hal ini memungkinkan untuk menyimpan informasi sensitif atau mengirimkannya melalui jaringan yang tidak aman (seperti Internet) sehingga tidak dapat dibaca oleh siapa pun kecuali penerima yang dituju (Shraddha Soni, dkk, 2012). Dalam kriptografi terdapat beberapa algoritma untuk melakukan proses enkripsi dan dekripsi, seperti : algoritma Data Encryption Standard (DES) dan algoritma Advanced Encryption Standard (AES) (Sentot Kromodimoeljo, 2009). DES (Data Encryption Standard) pertama dijadikan standard FIPS (Federal Information Processing Standards) oleh NIST (National Institute of Standards and Technology) tahun 1977 untuk digunakan oleh semua instansi pemerintahan Amerika Serikat, dan semua kontraktor dan penyedia jasa untuk pemerintahan Amerika Serikat. DES adalah teknik enkripsi pertama (selain one-time pad) yang tahan terhadap linear cryptanalysis dan differential cryptanalysis (Sentot Kromodimoeljo, 2009). AES (Advanced Encryption Standard) adalah teknik enkripsi yang dijadikan standard FIPS oleh NIST tahun 2001. AES dimaksudkan akan, secara bertahap menggantikan DES sebagai standard enkripsi di Amerika Serikat untuk abad ke 21. Perbedaan utama antara teknik enkripsi AES dan teknik enkripsi DES adalah AES juga menggunakan substitusi (menggunakan S-boxes) secara langsung terhadap naskah. Sedangkan substitusi S-box digunakan DES hanya dalam fungsi cipher f yang hasilnya kemudian dioperasikan terhadap naskah menggunakan exclusive or, jadi DES tidak menggunakan substitusi secara langsung terhadap naskah. AES juga menggunakan kunci enkripsi yang lebih besar yaitu 128 bit, 192 bit, atau 256 bit (Sentot Kromodimoeljo, 2009).
Peneliti Shraddha Soni, Himani Agrawal, dan kawan - kawan (Shraddha Soni, Himani Agrawal, dan Dr. (Mrs.) Monisha Sharma, 2012) melakukan penelitian dengan membandingkan algoritma DES dan Algoritma AES. Hasil penelitian tersebut menunjukkan bahwa algoritma AES menghabiskan waktu enkripsi dan dekripsi paling sedikit dibandingkan dengan algoritma DES. Waktu yang dibutuhkan untuk algoritma AES sebesar 99,871 detik sedangkan untuk algoritma DES sebesar 215,9359 detik. Dari hasil penelitian tersebut algoritma AES lebih diunggulkan dari algoritma DES.
Penelitian yang dilakukan oleh Veronica Ernita Kristianti dan kawan - kawan (Veronica, dkk, 2019) mengembangkan algoritma DES dengan menerapkan metode 8 putaran dan 2 fungsi cipher sehingga waktu proses enkripsi lebih optimal. Proses enkripsi data dilakukan secara paralel dengan menggunakan metode tersebut. Desain optimasi algoritma DES diimplementasikan dalam bahasa pemrograman VHDL pada perangkat Field-Programmable Gate Array (FPGA) XC3S1200E. Hasil pengujian menunjukkan kecepatan proses enkripsi adalah 9 clock tanpa latensi. Penggunaan sumber daya yang dihasilkan dari penerapan metode dalam penelitian ini adalah 1% slices of Flip-Flop and Latch, 2% slices of LUTs, 71% slices of bonded IOBs and 12% of GCLKs.
Peneliti Ahmed M. Atteya, dan kawan - kawan (Ahmed M. Atteya, dan Ahmed H. Madian, 2014) melakukan penelitian dengan memanfaatkan perangkat FPGA dalam pengimplementasian algoritma AES. Penelitian tersebut mengusulkan penggabungan antara enkripsi AES dan Chaos. Hasil dari penelitian tersebut adalah teknik yang dapat mencapai keseimbangan yang baik antara keamanan tingkat tinggi yang ditawarkan dalam AES dan throughput tinggi yang tersedia pada teknik chaos-based encryption, menjadikannya teknik yang kompetitif dengan potensi tinggi.
Peneliti Onkar S. Dhede dan kawan - kawan (Onkar S. Dhede, dan S. K. Shah,2015)	melakukan penelitian dengan memanfaatkan perangkat FPGA dalam pengimplementasian algoritma AES. Penelitian tersebut menghasilkan sebuah sistem yang dapat memberikan tingkat keamanan yang lebih tinggi terhadap peretasan serta throughput yang tinggi dengan pemanfaatan sumber daya yang minimum pada FPGA.
Peneliti Umer Farooq, dan kawan - kawan (Umer Farooq, dan M. Faisal Aslam,2016)	melakukan penelitian dengan membandingkan beberapa teknik yang digunakan dalam pengimplementasian algoritma AES pada perangkat FPGA. Penelitian tersebut menunjukkan bahwa teknik yang diusulkan oleh peneliti memiliki frekuensi 32% lebih tinggi, dengan mengkonsumsi 2,63 slice LUT lebih banyak, 8,33 register slice lebih sedikit, dan 12,59 lebih sedikit penggunaan LUT-FF.
Dari uraian di atas dapat disimpulkan bahwa algoritma AES yang diimplementasikan pada perangkat FPGA dapat memberikan tingkat keamanan yang tinggi terhadap peretasan dengan resources yang disediakan pada FPGA. Oleh karena itu, algoritma AES masih dapat dikembangkan dengan memanfaatkan resources yang lebih minimum dari penelitian terdahulu. Penelitian ini mengusulkan pengembangan algoritma AES agar proses enkripsi informasi dapat memberikan ketahanan yang lebih terhadap kemungkinan ditemukannya kunci untuk mendekripsinya.

rumusanmasalah
    Berdasarkan latar belakang yang telah diuraikan, maka dapat dirumuskan batasan masalah sebagai berikut :
1. Bagaimana mengembangkan metode enkripsi dan dekripsi dengan algoritma AES?
2. Bagaimana cara mengimplementasikan pengembangan algoritma AES ke dalam FPGA?

tujuanpenelitian
    Sesuai dengan masalah penelitian yang telah diuraikan sebelumnya, maka tujuan yang ingin dicapai dalam penelitian ini adalah :
1. Menghasilkan pengembangan metode enkripsi dan dekripsi dengan algoritma AES.
2. Mengimplementasikan rancangan pengembangan algoritma AES pada FPGA.

rangkumanpenelitianterkait
tidak ada rangkuman penelitian terkait

metodologipenelitian
       Berdasarkan dari penelitian tersebut, peneliti mengusulkan model paralelisasi antara proses transformasi subbyte dan shiftrows, sehingga diharapkan penggunaan resources dapat lebih efisien, mengoptimalkan kecepatan serta memberikan tingkat keamanan yang tinggi. Diagram alur pada gambar 3.1 menunjukkan usulan peneliti untuk melakukan pengembangan algoritma AES dengan model paralelisasi antara transformasi subbytes dan shiftrows. Adapun proses untuk algoritma AES sebagai berikut :
1. Proses perhitungan key schedule
Proses pertama dalam algoritma AES adalah mencari key schedule yang akan digunakan untuk 10 putaran.
2. Proses XOR antara plaintext dengan cipher key 
Proses kedua adalah melakukan XOR antara plaintext dengan cipher key untuk 
menghasilkan addroundkey.
3. Proses Transformasi Subbytes, Shiftrows, Mixcolumn, dan Addroundkey 
Transformasi subbytes dilakukan dengan cara subtitusi dengan tabel S-Box yang sudah disimpan dalam memory. Data yang dihasilkan merupakan matriks 4x4. Pada transformasi shiftrows dilakukan pergeseran untuk baris 0 tidak terjadi pergeseran, untuk baris 1 matriks terjadi pergeseran 1 byte ke kiri, untuk baris 2 matriks terjadi pergeseran 2 byte ke kiri, dan untuk baris 3 matriks terjadi pergeseran 3 byte ke kiri. Pada transformasi mixcolumn mengalikan (modulo polynomial g(X)) setiap kolom dalam state (diperlakukan sebagai polynomial) dengan polynomial a(X). Pada transformasi addroundkey terjadi proses XOR antara state (matriks) dengan key schedule. Proses ini berulang sebanyak 9 putaran.
4. Proses Transformasi Subbytes, Shiftrows, dan addroundkey
Pada proses ini hanya terdapat 3 proses transformasi yaitu subbytes, shiftrows dan addroundkey. Proses ini terjadi pada putaran terakhir dalam algoritma AES. Setelah proses ini selesai maka akan menghasilkan sebuah cipher text.
       Berdasarkan dari proses algoritma AES tersebut, penelitian ini mengusulkan sebuah metode untuk penggabungan dari proses transformasi subbytes dan shiftrows. Adapun proses penggabungan tersebut terjadi pada saat setiap byte data yang di subtitusi pada transformasi subbytes, dilakukan pengecekan apakah data tersebut mengalami pergeseran atau tidak terhadap data.