<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z035ffg676-2" LaunchTime="1613711157">
  <File Type="PA-TCL" Name="TOP.tcl"/>
  <File Type="REPORTS-TCL" Name="TOP_reports.tcl"/>
  <File Type="RDS-RDS" Name="TOP.vds"/>
  <File Type="RDS-DCP" Name="TOP.dcp"/>
  <File Type="RDS-UTIL-PB" Name="TOP_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="TOP_utilization_synth.rpt"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/CCD231/CCD231.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../CCD231-debug-2021-01-26/CCD231-debug-2021-01-26.srcs/sources_1/bd/CCD231/CCD231.bd"/>
        <Attr Name="ImportTime" Val="1613209572"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/CCD231/hdl/CCD231_wrapper.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../CCD231-debug-2021-01-26/CCD231-debug-2021-01-26.srcs/sources_1/bd/CCD231/hdl/CCD231_wrapper.v"/>
        <Attr Name="ImportTime" Val="1613209574"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SPI_AD5628/clock_div.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../WorkSpace/FPGA/HDL_Examples/VLog/01_spi/SPI_AD5628/clock_div.v"/>
        <Attr Name="ImportTime" Val="1611628511"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/AD_Config_v2/spi4adc.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../WorkSpace/FPGA/HDL_Examples/VLog/01_spi/AD_Config_v2/spi4adc.v"/>
        <Attr Name="ImportTime" Val="1612589353"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SPI_AD5628/spi_base.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../WorkSpace/FPGA/HDL_Examples/VLog/01_spi/SPI_AD5628/spi_base.v"/>
        <Attr Name="ImportTime" Val="1611624988"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../CCD231-debug-2021-01-26/CCD231-debug-2021-01-26.srcs/sources_1/new/top.v"/>
        <Attr Name="ImportTime" Val="1613209577"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="TOP"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/top.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../demo_SPI/demo_SPI.srcs/constrs_1/new/top.xdc"/>
        <Attr Name="ImportTime" Val="1610945592"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/new/gpio.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../CCD231-debug-2021-01-26/CCD231-debug-2021-01-26.srcs/constrs_1/new/gpio.xdc"/>
        <Attr Name="ImportTime" Val="1613209572"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/new/leds.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../CCD231-debug-2021-01-26/CCD231-debug-2021-01-26.srcs/constrs_1/new/leds.xdc"/>
        <Attr Name="ImportTime" Val="1613209572"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/new/top.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="CCD231_rst_ps7_0_148M_1"/>
  <BlockFileSet Type="BlockSrcs" Name="CCD231_axi_gpio_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="ILA_XYH"/>
  <BlockFileSet Type="BlockSrcs" Name="CCD231_xbar_0"/>
</GenRun>
