{{Expand English}}
{{NoteTA
|G1=Electronics
}}
'''卡诺图'''是[[真值表|真值表]]的变形，它可以将有n个变量的[[逻辑函数|逻辑函数]]的<math>2^n</math>个最小项组织在给定的长方形表格中，同时为相邻最小项（相邻与项）运用邻接律化简提供了直观的图形工具。但是，如果需要处理的逻辑函数的自变量较多（有五個或更多的時候，此時有些項就很難圈了），那么卡诺图的行列数将迅速增加，使图形更加复杂；此外，卡诺图的图形化表示方法不适合直接用于[[算法|算法]]的设计，因此[[计算机辅助工程|计算机辅助工程]]工具一般不会使用卡诺图来进行逻辑函数的优化。{{R|Stephen|page=189}}

卡诺图是[[贝尔实验室|贝尔实验室]]的电信工程师，{{link-en|莫里斯·卡諾|Maurice Karnaugh}}在1953年发明的。

==变量卡诺图==
*表示各最小项的<math>2^n</math>（n-变量数）个小格，排列呈矩形。
*小格按“[[格雷码|格雷码]]” 排列，保证最小项间“几何相邻”与“逻辑相邻性”的统一。（几何相邻有“内相邻” “外相邻”和“中心对称”）
[[File:kanuo1.jpg|File:kanuo1.jpg]]

==函数卡诺图==
把函数包含的所有最小项，以“1”填入变量卡诺图对应编号的小格内。

[[File:kanuo2.jpg|File:kanuo2.jpg]]

==用卡诺图化简逻辑函数的步骤==
*如果表达式为最小项表达式，则可直接填入卡诺图
*如表达式不是最小项表达式，但是“与—或表达式”，可将其先化成最小项表达式，再填入卡诺图。也可直接填入。
*合并相邻的最小项，即根据下述原则画圈 
**尽量画大圈，但每个圈内只能含有<math>2^n</math>（n=0,1,2,3……）个相邻项。要特别注意对边相邻性和四角相邻性。
**圈的个数尽量少。
**卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。
**在新画的包围圈中至少要含有1个未被圈过的1方格，否则该包围圈是多余的。
*写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为l的变量用原变量表示，取值为0的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简与—或表达式。

在进行化简时，如果用图中真值为0的项更方便，可以用他们来处理，方法和真值取1时一样，只是结果要再做一次求反。

[[File:kanuo3.jpg|File:kanuo3.jpg]]

== 参考文献 ==
=== 引用 ===
{{Reflist|refs=
<ref name="Stephen">{{Cite book |author=Stephen Brown, Zvonko Vranesic |title = Fundamentals of Digital Logic with Verilog Design |publisher=McGraw-Hill Education |ISBN = 0-07-283878-7}}</ref>
}}

=== 来源 ===
; 期刊文章
* {{cite journal |last=Karnaugh |first=Maurice |authorlink = Maurice Karnaugh |title=The Map Method for Synthesis of Combinational Logic Circuits |journal=Transactions of [[American_Institute_of_Electrical_Engineers|American Institute of Electrical Engineers]] part I |volume=72 |issue=9 |pages = 593-599 |date = November 1953}}

{{-}}
{{数字电路}}

[[Category:数字电子|K]]
[[Category:布尔代数|K]]
[[Category:图表|Category:图表]]