module tb_encoder;
reg d3,d2,d1,d0;
wire y0,y1 ;
encoder4_2 dut (.*);
initial begin
$dumpfile("encoder4_2.vcd");
$dumpvars(1,tb_encoder);
$monitor("Time=0%t d3=%b d2=%b d1=%b d0=%b y0=%b y1=%b", $time,d3,d2,d1,d0,y0,y1);
d3=0; d2=0; d1=0; d0=1;#10
d3=0; d2=0; d1=1; d0=0;#10
d3=0; d2=1; d1=0; d0=0;#10
d3=1; d2=0; d1=0; d0=0;#10
$finish;
end
endmodule
