package cpu.config

import chisel3._
import chisel3.util._
import math._

object Config {

  val ADDR_WIDTH      = 32             // 地址位宽
  val ADDR_BYTE_WIDTH = ADDR_WIDTH / 8 // 地址位宽按字节算
  val DATA_WIDTH      = 32             // 数据位宽
  val DATA_WIDTH_H    = 16             // 半字数据位宽
  val DATA_WIDTH_B    = 8              // 字节数据位宽

  val INST_WIDTH          = 32                                        // 指令位宽
  val INST_BYTE_WIDTH     = INST_WIDTH / 8                            // 指令位宽按字节算
  val INST_BYTE_WIDTH_LOG = ceil(log(INST_BYTE_WIDTH) / log(2)).toInt // 指令地址对齐的偏移量
  val INST_HOME           = "src/test/scala/instruction/memInst.hex"  // 指令测试文件路径
  val MEM_INST_SIZE       = 1024                                      // 指令内存大小

  val DATA_BYTE_WIDTH     = DATA_WIDTH / 8                            // 数据位宽按字节算
  val DATA_BYTE_WIDTH_LOG = ceil(log(DATA_BYTE_WIDTH) / log(2)).toInt // 数据地址对齐的偏移量
  val MEM_DATA_SIZE       = 1024                                      // 数据内存大小

  val START_ADDR: Long = 0x00000084 // 起始执行地址

  val REG_NUMS  = 32                                 // 寄存器数量
  val REG_WIDTH = ceil(log(REG_NUMS) / log(2)).toInt // 寄存器号位数
}
