---
layout: post
title:  "makefile笔记"
date:   2019-07-16 12:00:00
categories: mix
permalink: /archivers/makefile_note
---


一直想学学makefile怎么写，然后一直拖。。。最近打算看个httpd的源码，看到了makefile，想起自己还有makefile要学下。这篇文章差不多都是copy[跟我一起写 Makefile](https://blog.csdn.net/haoel/article/details/2886)这个系列的文章，主要是复制一些笔记，怕忘记。

一般来说，无论是C、C++、还是pas，首先要把源文件编译成中间代码文件，在Windows下也就是 .obj 文件，UNIX下是 .o 文件，即 Object File，这个动作叫做编译（compile）。然后再把大量的Object File合成执行文件，这个动作叫作链接（link）。

源文件首先会生成中间目标文件，再由中间目标文件生成执行文件。在编译时，编译器只检测程序语法，和函数、变量是否被声明。如果函数未被声明，编译器会给出一个警告，但可以生成Object File。而在链接程序时，链接器会在所有的Object File中找寻函数的实现，如果找不到，那到就会报链接错误码（Linker Error），在VC下，这种错误一般是：Link 2001错误，意思说是说，链接器未能找到函数的实现。你需要指定函数的Object File 。

make命令执行时，需要一个 Makefile 文件，以告诉make命令需要怎么样的去编译和链接程序。

## Makefile规则

Makefile的规则。

```bash
target ... : prerequisites ...
        command
        ...
        ...
```
target也就是一个目标文件，可以是Object File，也可以是执行文件。还可以是一个标签（Label），对于标签这种特性，在后续的“伪目标”章节中会有叙述。

prerequisites就是，要生成那个target所需要的文件或是目标。

command也就是make需要执行的命令。（任意的Shell命令）

demo Makefile如下：

```bash
edit : main.o kbd.o command.o display.o /
           insert.o search.o files.o utils.o
            cc -o edit main.o kbd.o command.o display.o /
                       insert.o search.o files.o utils.o
main.o : main.c defs.h
            cc -c main.c
kbd.o : kbd.c defs.h command.h
            cc -c kbd.c
command.o : command.c defs.h command.h
            cc -c command.c
display.o : display.c defs.h buffer.h
            cc -c display.c
insert.o : insert.c defs.h buffer.h
            cc -c insert.c
search.o : search.c defs.h buffer.h
            cc -c search.c
files.o : files.c defs.h buffer.h command.h
            cc -c files.c
utils.o : utils.c defs.h
            cc -c utils.c
clean :
         		rm edit main.o kbd.o command.o display.o /
               insert.o search.o files.o utils.o
```

反斜杠（/）是换行符的意思，这样比较便于Makefile的易读。

需要指出的是，clean不是一个文件，它只不过是一个动作名字，有点像C语言中的lable一样，其冒号后什么也没有。make就不会自动去找文件的依赖性，也就不会自动执行其后所定义的命令。要执行其后的命令，就要在make命令后明显得指出这个lable的名字。这样的方法非常有用，我们可以在一个makefile中定义不用的编译或是和编译无关的命令，如程序的打包、程序的备份等。如果要删除执行文件和所有的中间目标文件，那么，只要简单地执行一下`make clean`就可以了。

## make的流程

1. make会在当前目录下找名字叫`Makefile`或`makefile`的文件。
2. 如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，它会找到`edit`这个文件，并把这个文件作为最终的目标文件。
3. 如果edit文件不存在，或是edit所依赖的后面的 .o 文件的文件修改时间要比edit这个文件新，它就会执行后面所定义的命令来生成edit这个文件。
4. 如果edit所依赖的.o文件不存在，那么make会在当前文件中找目标为.o文件的依赖性，如果找到则再根据那一个规则生成.o文件。
5. 最终，生成目标文件所依赖的C文件和H文件存在，于是make会生成 .o 文件，形成了make所依赖的`.o`文件后，最终链接生成可执行文件edit。

make会一层又一层地去找文件的依赖关系，直到最终编译出第一个目标文件。在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么make就会直接退出并报错；而对于所定义的命令的错误，或是编译不成功，make根本不理。

## Makefile变量及自动推导

Makefile 可以使用变量，以提高效率。如使用下列变量，后可以在makefile中使用`$(objects)`来代替相应字符串。

```bash
objects = main.o kbd.o command.o display.o /
              insert.o search.o files.o utils.o
```



GNU的make很强大，它可以自动推导文件以及文件依赖关系后面的命令。make看到一个`.o`文件，它就会自动的把`.c`文件加在依赖关系中。如果make找到一个`whatever.o`，那么`whatever.c`就会是`whatever.o`的依赖文件。并且`cc -c whatever.c`也会被推导出来，所以上面的makefile再也不用那么复杂，如下所示：

```
objects = main.o kbd.o command.o display.o /
              insert.o search.o files.o utils.o

edit : $(objects)
            cc -o edit $(objects)

main.o : defs.h
kbd.o : defs.h command.h
command.o : defs.h command.h
display.o : defs.h buffer.h
insert.o : defs.h buffer.h
search.o : defs.h buffer.h
files.o : defs.h buffer.h command.h
utils.o : defs.h

.PHONY : clean
clean :
				rm edit $(objects)
```

这种方法是make的“隐晦规则”。上面文件内容中，“.PHONY”表示，clean是个伪目标文件。

## 清空目标文件的规则

每个Makefile中都应该写一个清空目标文件（.o和执行文件）的规则，这不仅便于重编译，也很利于保持文件的清洁。这是一个“修养”,一般的风格都是：

```bash
clean:
	rm edit $(objects)
```

更为稳健的做法是：

    .PHONY : clean
    clean :
    	-rm edit $(objects)

`.PHONY`意思表示`clean`是一个“伪目标”，。而在rm命令前面加了一个小减号的意思就是，也许某些文件出现问题，但不要管，继续做后面的事。当然，clean的规则不要放在文件的开头，不然，这就会变成make的默认目标，一般将其放在文件的最后。

## Makefile构成

Makefile里主要包含了五个东西：显式规则、隐晦规则、变量定义、文件指示和注释。

1. 显式规则。显式规则说明了，如何生成一个或多的的目标文件。这是由Makefile的书写者明显指出，要生成的文件，文件的依赖文件，生成的命令。
2. 隐晦规则。由于我们的make有自动推导的功能，所以隐晦的规则可以让我们比较粗糙地简略地书写Makefile，这是由make所支持的。
3. 变量的定义。在Makefile中我们要定义一系列的变量，变量一般都是字符串，当Makefile被执行时，其中的变量都会被扩展到相应的引用位置上。
4. 文件指示。其包括了三个部分，一个是在一个Makefile中引用另一个Makefile，就像C语言中的include一样；另一个是指根据某些情况指定Makefile中的有效部分，就像C语言中的预编译#if一样；还有就是定义一个多行的命令。
5. 注释。Makefile中只有行注释，其注释是用`#`字符，这个就像C/C++中的`//`一样。如果你要在你的Makefile中使用`#`字符，可以用反斜框进行转义，如：`/#`。

最后，还值得一提的是，在Makefile中的命令，必须要以`[Tab]`键开始。

## 引用其它的Makefile

在Makefile使用include关键字可以把别的Makefile包含进来，这很像C语言的#include，被包含的文件会原模原样的放在当前文件的包含位置。include的语法是：

```bash
include <filename>

filename可以是当前操作系统Shell的文件模式（可以保含路径和通配符）
```

在`include`前面可以有一些空字符，但是绝不能是`[Tab]`键开始。`include`和`<filename>`可以用一个或多个空格隔开。如，当存在以下几个Makefile：`a.mk`、`b.mk`、`c.mk`，还有一个文件叫`foo.make`，以及一个变量`$(bar)`，其包含了`e.mk`和`f.mk`，那么，下面的语句：

```bash
include foo.make *.mk $(bar)

等价于：

include foo.make a.mk b.mk c.mk e.mk f.mk
```
make命令开始时，会把找寻`include`所指出的其它`Makefile`，并把其内容安置在当前的位置。就好像C/C++的`#include`指令一样。如果文件都没有指定绝对路径或是相对路径的话，make会在当前目录下首先寻找，如果当前目录下没有找到，那么，make还会在下面的几个目录下找：

1. 如果make执行时，有`-I`或`--include-dir`参数，那么make就会在这个参数所指定的目录下去寻找。
2. 如果目录`<prefix>/include`（一般是：`/usr/local/bin`或`/usr/include`）存在的话，make也会去找。

如果有文件没有找到的话，make会生成一条警告信息，但不会马上出现致命错误。它会继续载入其它的文件，一旦完成makefile的读取，make会再重试这些没有找到，或是不能读取的文件，如果还是不行，make才会出现一条致命信息。如果你想让make忽略那些无法读取的文件，而继续执行，可以在include前加一个减号“-”。如：

```bash
-include <filename>
```
其表示，无论include过程中出现什么错误，都不要报错继续执行。和其它版本make兼容的相关命令是sinclude，其作用和这一个是一样的。

同时，如果当前环境中定义了环境变量`MAKEFILES`，那么，make会把这个变量中的值做一个类似于include的动作。这个变量中的值是其它的Makefile，用空格分隔。只是，它和include不同的是，从这个环境变中引入的Makefile的**目标**不会起作用，如果环境变量中定义的文件发现错误，make会忽略。

但是在这里建议不要使用这个环境变量。因为只要这个变量一被定义，当使用make时，所有的Makefile都会受到它的影响。

## make的执行流程

GNU的make工作时的执行流程如下：

1. 读入所有的Makefile。
2. 读入被include的其它Makefile。
3. 初始化文件中的变量。
4. 推导隐晦规则，并分析所有规则。
5. 为所有的目标文件创建依赖关系链。
6. 根据依赖关系，决定哪些目标要重新生成。
7. 执行生成命令。

1-5步为第一个阶段，6-7为第二个阶段。第一个阶段中，如果定义的变量被使用了，make会把其展开在使用的位置。但make并不会完全马上展开，make使用的是拖延战术，如果变量出现在依赖关系的规则中，那么仅当这条依赖被决定要使用了，变量才会在其内部展开。

## Makefile规则规范

规则包含两个部分，一个是依赖关系，一个是生成目标的方法。

在Makefile中，规则的顺序很重要。Makefile中只应该有一个最终目标，其它的目标都是被这个目标所连带出来的，所以一定要让make知道你的最终目标是什么。一般来说，定义在Makefile中的目标可能会有很多，但是第一条规则中的目标将被确立为最终的目标。如果第一条规则中的目标有很多个，则第一个目标会成为最终的目标。

示例如下：

```bash
foo.o : foo.c defs.h       # foo模块
            cc -c -g foo.c
```

上面这个例子表明两件事：

1. 文件的依赖关系，foo.o依赖于foo.c和defs.h的文件，如果foo.c和defs.h的文件日期要比foo.o文件日期要新，或是foo.o不存在，那么依赖关系发生。
2. 如何生成（或更新）foo.o文件，即第二行的cc命令。

规则语法如下：

```bash
targets : prerequisites
	command
	...
或是这样：
targets : prerequisites ; command
	command
	...
```

规则告诉make两件事：文件的依赖关系和如何成成目标文件。

targets是文件名，以空格分开，可以使用通配符。一般来说，我们的目标基本上是一个文件，但也有可能是多个文件。

command是命令行，如果其不与`target:prerequisites`在一行，那么，必须以`[Tab键]`开头，如果和`prerequisites`在一行，那么可以用分号做为分隔。

`prerequisites`也就是目标所依赖的文件（或依赖目标）。如果其中的某个文件要比目标文件要新，那么，目标就被认为是过时的，被认为是需要重生成的。

如果命令太长，你可以使用反斜框（`/`）作为换行符。make对一行上有多少个字符没有限制。

make支持三各通配符：`*`，`?`和`[…]`。通配符代替了你一系列的文件，如`*.c`表示所以后缀为c的文件。需要注意的是，如果我们的文件名中有通配符，如：`*`，则为了表示，需使用用转义字符`/`，`/*`来表示真实的`*`字符，而不是任意长度的字符串。

```bash
objects = *.o
```

上面这个例子，表示了，通符同样可以用在变量中。并不是说`[*.o]`会展开。objects的值就是`*.o`。Makefile中的变量其实就是C/C++中的宏。如果要让通配符在变量中展开，也就是让objects的值是所有`.o`的文件名的集合，可以使用如下方式实现：

```bash
objects := $(wildcard *.o)
```

这种用法由关键字`wildcard`指出，后续会给出讨论。

### 文件搜索

在一些大的工程中，有大量的源文件，我们通常的做法是把这许多的源文件分类，并存放在不同的目录中。所以，当make需要去找寻文件的依赖关系时，可以在文件前加上路径，但最好的方法是把一个路径告诉make，让make在自动去找。

Makefile文件中的特殊变量`VPATH`就是完成这个功能的，如果没有指明这个变量，make只会在当前的目录中去找寻依赖文件和目标文件。如果定义了这个变量，那么，make就会在当前目录找不到的情况下，到所指定的目录中去找寻文件。

```bash
VPATH = src:../headers
```

上面的的定义指定两个目录，`src`和`../headers`，make会按照这个顺序进行搜索。目录由`冒号`分隔。（当前目录具有最高优先级）。

另一个设置文件搜索路径的方法是使用make的`vpath`关键字（注意，它是全小写的）。这不是变量，这是一个make的关键字，这和上面提到的那个`VPATH`变量很类似，但是它更为灵活。它可以指定不同的文件在不同的搜索目录中。这是一个很灵活的功能。它的使用方法有三种：

1. `vpath <pattern> <directories>`

   为符合模式`<pattern>`的文件指定搜索目录`<directories>`。

2. `vpath <pattern>`

   清除符合模式`<pattern>`的文件的搜索目录。

3. `vpath`

   清除所有已被设置好了的文件搜索目录。

`vapth`使用方法中的`<pattern>`需要包含`%`字符。`%`的意思是匹配零或若干字符，例如，`%.h`表示所有以`.h`结尾的文件。`<pattern>`指定了要搜索的文件集，而`<directories>`则指定了`<pattern>`的文件集的搜索的目录。例如：

```bash
vpath %.h ../headers
```

该语句表示，如果该文件在当前目录没有找到，则make在`../headers`目录下搜索相应以`.h`结尾的文件。

我们可以连续地使用`vpath`语句，以指定不同搜索策略。如果连续的`vpath`语句中出现了相同的`<pattern>`，或是被重复了的`<pattern>`，那么，make会按照vpath语句的先后顺序来执行搜索。如：

```bash
vpath %.c foo
vpath %   blish
vpath %.c bar
```

其表示`.c`结尾的文件，搜索的顺序会是：先在`foo`目录，然后是`blish`，最后是`bar`目录。

```bash
vpath %.c foo:bar
vpath %   blish
```

而上面的语句则表示`.c`结尾的文件，先在`foo`目录，然后是`bar`目录，最后才是`blish`目录。

### 伪目标

最开始例子中，提到过一个`clean`的目标，这是一个伪目标，

    clean:
            rm *.o temp

“伪目标”并不是一个文件，只是一个标签，由于“伪目标”不是文件，所以make无法生成它的依赖关系和决定它是否要执行。我们只有通过显示地指明这个“目标”才能让其生效。当然，“伪目标”的取名不能和文件名重名，不然其就失去了“伪目标”的意义了。

为了避免和文件重名的这种情况，我们可以使用一个特殊的标记“.PHONY”来显示地指明一个目标是“伪目标”，向make说明，不管是否有这个文件，这个目标就是“伪目标”。

    .PHONY : clean

只要有这个声明，不管是否有`clean`文件，要运行`clean`这个目标，需要输入`make clean`命令。

     .PHONY: clean
    clean:
            rm *.o temp

伪目标一般没有依赖的文件，但也可以为伪目标指定所依赖的文件。伪目标同样可以作为默认目标，只要将其放在第一个。一个示例就是，如果你的Makefile需要一口气生成若干个可执行文件，但你只想简单地敲一个make完事，并且，所有的目标文件都写在一个Makefile中，那么你可以使用“伪目标”这个特性：

    all : prog1 prog2 prog3
    .PHONY : all
    
    prog1 : prog1.o utils.o
            cc -o prog1 prog1.o utils.o
    
    prog2 : prog2.o
            cc -o prog2 prog2.o
    
    prog3 : prog3.o sort.o utils.o
            cc -o prog3 prog3.o sort.o utils.o

Makefile中的第一个目标会被作为其默认目标。我们声明了一个`all`的伪目标，其依赖于其它三个目标。由于伪目标的特性是--总是被执行，所以其依赖的那三个目标就总是不如`all`这个目标新。所以，其它三个目标的规则总是会被编译。也就达到了我们一口气生成多个目标的目的。

从上面的例子我们可以看出，目标也可以成为依赖。所以伪目标同样也可成为依赖。看下面的例子：

    .PHONY: cleanall cleanobj cleandiff
    
    cleanall : cleanobj cleandiff
            rm program
    
    cleanobj :
            rm *.o
    
    cleandiff :
            rm *.diff

cleanobj`和`cleandiff`这两个伪目标有点像子程序的意思。我们可以输入`make cleanall`和`make cleanobj`和`make cleandiff`命令来达到清除不同种类文件的目的。

### 静态模式

静态模式可以更加容易地定义多目标的规则，可以让我们的规则变得更加的有弹性和灵活。语法如下：

```bash
<targets ...>: <target-pattern>: <prereq-patterns ...>
            <commands>
            ...
```

`targets`定义了一系列的目标文件，可以有通配符。是目标的一个集合。

`target-parrtern`是指明了`targets`的模式，也就是的目标集模式。

`prereq-parrterns`是目标的依赖模式，它对target-parrtern形成的模式再进行一次依赖目标的定义。

如果我们的`<target-parrtern>`定义成`%.o`，意思是我们的`<target>`集合中都是以`.o`结尾的；而如果我们的`<prereq-parrterns>`定义成`%.c`，意思是对`<target-parrtern>`所形成的目标集进行二次定义。其计算方法是，取`<target-parrtern>`模式中的`%`（也就是去掉了`[.o]`这个结尾），并为其加上`[.c]`这个结尾，形成的新集合。

所以，我们的目标模式或是依赖模式中都应该有`%`这个字符，如果你的文件名中有`%`那么你可以使用反斜杠`/`进行转义，来标明真实的`%`字符。

看一个例子：

    objects = foo.o bar.o
    
    all: $(objects)
    
    $(objects): %.o: %.c
            $(CC) -c $(CFLAGS) $< -o $@


上面的例子中，指明了我们的目标从`$object`中获取，`%.o`表明要所有以`.o`结尾的目标，也就是`foo.o bar.o`，也就是变量`$object`集合的模式，而依赖模式`%.c`则取模式`%.o`的`%`，也就是`foo bar`，并为其加下`.c`的后缀，于是，我们的依赖目标就是`foo.c bar.c`。而命令中的`$<`和`$@`则是自动化变量，`$<`表示所有的依赖目标集（也就是`foo.c bar.c`），`$@`表示目标集（也就是`foo.o bar.o`）。于是，上面的规则展开后等价于下面的规则：

    foo.o : foo.c
            $(CC) -c $(CFLAGS) foo.c -o foo.o
    bar.o : bar.c
            $(CC) -c $(CFLAGS) bar.c -o bar.o
## Makefile 命令规范

每条规则中的命令和操作系统Shell的命令行是一致的。make会一按顺序一条一条的执行命令，每条命令的开头必须以`[Tab]`键开头，除非，命令是紧跟在依赖规则后面的分号后的。在命令行之间中的空格或是空行会被忽略，但是如果该空格或空行是以Tab键开头的，那么make会认为其是一个空命令。

make会把其要执行的命令行在命令执行前输出到屏幕上。当我们用`@`字符在命令行前。这个命令将不被make显示出来，最具代表性的例子是，我们用这个功能来像屏幕显示一些信息。如：

    @echo 正在编译XXX模块......

当make执行时，会输出“正在编译XXX模块......”字串，但不会输出命令。如果没有`@`，那么，make将输出：

    echo 正在编译XXX模块......
    正在编译XXX模块......

如果make执行时，带入make参数`-n`或`--just-print`，其只是显示命令，不会执行命令。这个功能很有利于我们调试我们的Makefile，看看我们书写的命令是执行起来是什么样子的或是什么顺序的。

而make参数`-s`或`—slient`则是全面禁止命令的显示。

当依赖目标新于目标时，也就是当规则的目标需要被更新时，make会一条一条的执行其后的命令。需要注意的是，如果你要让上一条命令的结果应用在下一条命令时，你应该使用分号分隔这两条命令。比如你的第一条命令是cd命令，你希望第二条命令得在cd之后的基础上运行，那么你就不能把这两条命令写在两行上，而应该把这两条命令写在一行上，用分号分隔。如：

    示例一：
        exec:
                cd /home/
                pwd
    
    示例二：
        exec:
                cd /home/; pwd

当我们执行`make exec`时，第一个例子中的cd没有作用，pwd会打印出当前Makefile目录；而第二个例子中，cd就起作用了，pwd会打印出`/home/`。

### 命令出错

每当命令运行完后，make会检测每个命令的返回码，如果命令返回成功，那么make会执行下一条命令，当规则中所有的命令成功返回后，这个规则就算是成功完成了。如果一个规则中的某个命令出错了（命令退出码非零），那么make就会终止执行当前规则，这将有可能终止所有规则的执行。

有些时候，命令的出错并不表示就是错误的。例如mkdir命令，我们一定需要建立一个目录，如果目录不存在，那么mkdir就成功执行，万事大吉，如果目录存在，那么就出错了。我们之所以使用mkdir的意思就是一定要有这样的一个目录，于是我们就不希望mkdir出错而终止规则的运行。

为了做到这一点，忽略命令的出错，我们可以在Makefile的命令行前加一个减号`-`（在`[Tab]`键之后），表示不管命令出不出错都认为是成功的。如：

```bash
   clean:
            -rm -f *.o
```

还有一个全局的办法是，给`make`加上`-i`或是`--ignore-errors`参数，Makefile中所有命令都会忽略错误。而如果一个规则是以`.IGNORE`作为目标的，那么这个规则中的所有命令将会忽略错误。

还有一个参数的是`-k`或是`--keep-going`。这个参数的意思是，如果某规则中的命令出错了，就终目该规则的执行，但继续执行其它规则。

### 嵌套执行make

在一些大的工程中，我们会把我们不同模块或是不同功能的源文件放在不同的目录中，我们可以在每个目录中都书写一个该目录的Makefile，这有利于让我们的Makefile变得更加地简洁，而不至于把所有的东西全部写在一个Makefile中，这样会很难维护我们的Makefile，这个技术对于我们模块编译和分段编译有着非常大的好处。

如有一个子目录叫subdir，这个目录下有个Makefile文件，来指明了这个目录下文件的编译规则。那么我们总控的Makefile可以这样书写：

```bash
subsystem:
        cd subdir && $(MAKE)
```

其等价于：

```bash
subsystem:
        $(MAKE) -C subdir
```

定义$(MAKE)宏变量的意思是，也许我们的make需要一些参数，所以定义成一个变量比较利于维护。这两个例子的意思都是先进入`subdir`目录，然后执行make命令。

我们把这个Makefile叫做“总控Makefile”，总控Makefile的变量可以传递到下级的Makefile中，但是不会覆盖下层的Makefile中所定义的变量，除非指定了`-e`参数。

如果要传递变量到下级Makefile中，可以使用下面的声明：

  ```bash
 export <variable ...>
  ```



如果你不想让某些变量传递到下级Makefile中，可以这样声明： 

```bash
   unexport <variable ...>
```

如果要传递所有的变量，那么，只要一个export就行了。后面什么也不用跟，表示传递所有的变量。

 ### 定义命令包

如果Makefile中出现一些相同命令序列，那么我们可以为这些相同的命令序列定义一个变量。定义这种命令序列的语法以`define`开始，以`endef`结束：

```bash
define run-yacc
yacc $(firstword $^)
mv y.tab.c $@
endef
```

`run-yacc`是命令包的名字，不要和Makefile中的变量重名。在`define`和`endef`中的两行就是命令序列。这个命令包中的第一个命令是运行Yacc程序，因为Yacc程序总是生成“y.tab.c”的文件，所以第二行的命令就是把这个文件改改名字。把这个命令包放到一个示例：

```bash
foo.c : foo.y
        $(run-yacc)
```

可以像使用变量一样使用此命令包。在这个命令包的使用中，命令包`run-yacc`中的`$^`就是`foo.y`，`$@`就是`foo.c`，make在执行命令包时，命令包中的每个命令会被依次独立执行。

## 条件判断

使用条件判断，可以让make根据运行时的不同情况选择不同的执行分支。条件表达式可以是比较变量的值，或是比较变量和常量的值。

下面的例子，判断`$(CC)`变量是否`gcc`，如果是的话，则使用GNU函数编译目标。

```bash
libs_for_gcc = -lgnu
normal_libs =

foo: $(objects)
ifeq ($(CC),gcc)
        $(CC) -o foo $(objects) $(libs_for_gcc)
else
        $(CC) -o foo $(objects) $(normal_libs)
endif
```

可见，在上面示例的这个规则中，目标`foo`可以根据变量`$(CC)`值来选取不同的函数库来编译程序。

我们可以从上面的示例中看到三个关键字：`ifeq`、`else`和`endif`。`ifeq`的意思表示条件语句的开始，并指定一个条件表达式，表达式包含两个参数，以逗号分隔，表达式以圆括号括起。`else`表示条件表达式为假的情况。`endif`表示一个条件语句的结束，任何一个条件表达式都应该以endif结束。

条件表达式的语法为：

```bash
<conditional-directive>
<text-if-true>
endif
```

以及：

```bash
<conditional-directive>
<text-if-true>
else
<text-if-false>
endif
```
其中`<conditional-directive>`表示条件关键字，这个关键字有四个。

第一个是我们前面所见过的`ifeq`，语法如下：

```bash
ifeq (<arg1>, <arg2>) 
ifeq '<arg1>' '<arg2>' 
ifeq "<arg1>" "<arg2>" 
ifeq "<arg1>" '<arg2>' 
ifeq '<arg1>' "<arg2>"
```

比较参数`arg1`和`arg2`的值是否相同。

第二个条件关键字是`ifneq`，语法是：

```bash
ifneq (<arg1>, <arg2>) 
ifneq '<arg1>' '<arg2>' 
ifneq "<arg1>" "<arg2>" 
ifneq "<arg1>" '<arg2>' 
ifneq '<arg1>' "<arg2>"
```
第三个条件关键字是`ifdef`，语法是：

```bash
  ifdef <variable-name>
```

第四个条件关键字是`ifndef`，其语法是：

```bash
ifndef <variable-name>
```

在`<conditional-directive>`这一行上，多余的空格是被允许的，但是不能以`[Tab]`键做为开始（不然就被认为是命令）。而注释符`#`同样也是安全的。`else`和`endif`也一样，只要不是以`[Tab]`键开始就行了。

特别注意的是，make是在读取Makefile时就计算条件表达式的值，并根据条件表达式的值来选择语句。所以最好不要把自动化变量（如`$@`等）放入条件表达式中，因为自动化变量是在运行时才有的。

而且，为了避免混乱，make不允许把整个条件语句分成两部分放在不同的文件中。

## 函数

### 函数的调用语法

函数调用，很像变量的使用，也是以“$”来标识的，其语法如下：

```bash
$(<function> <arguments>)
```

或是

```bash
${<function> <arguments>}
```

`<function>`就是函数名，make支持的函数不多。`<arguments>`是函数的参数，参数间以逗号`,`分隔，而函数名和参数之间以`空格`分隔。函数调用以`$`开头，以圆括号或花括号把函数名和参数括起。

示例：

```bash
comma:= ,
empty:=
space:= $(empty) $(empty)
foo:= a b c
bar:= $(subst $(space),$(comma),$(foo))
```

在这个示例中，`$(comma)`的值是一个逗号。`$(space)`使用`$(empty)`定义了一个空格，`$(foo)`的值是`a b c`，`$(bar)`的调用了函数`subst`，这是一个替换函数，这个函数有三个参数，第一个参数是被替换字串，第二个参数是替换字串，第三个参数是替换操作作用的字串。这个函数也就是把`$(foo)`中的空格替换成逗号，所以`$(bar)`的值是`a,b,c`。

## make 的运行

最简单的就是直接在命令行下输入make命令，make命令会找当前目录的makefile来执行，一切都是自动的。但也有时也许只想让make重编译某些文件，而不是整个工程，而又有的时候有几套编译规则，想在不同的时候使用不同的编译规则等等，本部分主要讲述如何使用make命令。

make命令执行后有三个退出码：

*  0 —— 表示成功执行。
* 1 —— 如果make运行时出现任何错误，其返回1。
*  2 —— 如果你使用了make的“-q”选项，并且make使得一些目标不需要更新，那么返回2

GNU make找寻默认的Makefile的规则是在当前目录下依次找三个文件——`GNUmakefile`、`makefile`和`Makefile`。其按顺序找这三个文件，一旦找到，就开始读取这个文件并执行。

也可以给make命令指定一个特殊名字的`Makefile`。要达到这个功能，要使用参数`-f`或是`—file`参数（`—makefile`参数也行）。如果不只一次地使用了`-f`参数，那么所有指定的makefile将会被连在一起传递给make执行。    

一般来说，make的最终目标是makefile中的第一个目标，而其它目标一般是由这个目标连带出来的。这是make的默认行为。当然，makefile中的第一个目标通常是由许多个目标组成，你可以指示make，让其完成你所指定的目标。要达到这一目的很简单，需在make命令后直接跟目标的名字就可以完成。

任何在makefile中的目标都可以被指定成终极目标，但是除了以`-`开头，或是包含了`=`的目标，因为有这些字符的目标，会被解析成命令行参数或是变量。甚至没有被我们明确写出来的目标也可以成为make的终极目标，也就是说，只要make可以找到其隐含规则推导规则，那么这个隐含目标同样可以被指定成终极目标。

示例：

```bash
 .PHONY: all
all: prog1 prog2 prog3 prog4
```

从示例中，可以看到，makefile中有四个需要编译的程序——`prog1`， `prog2`， `prog3`和 `prog4`。我们可以使用`make all`命令来编译所有的目标（如果把all置成第一个目标，那么只需执行`make`），也可以使用`make prog2`来单独编译目标`prog2`。

make可以指定所有makefile中的目标，也包括`伪目标`。我们可以根据这种性质来让我们的makefile根据指定的不同的目标来完成不同的事。在Unix中，软件发布时，特别是GNU这种开源软件的发布时，其makefile都包含了编译、安装、打包等功能，我们可以参照这种规则来书写我们的makefile中的目标：

     all
        这个伪目标是所有目标的目标，其功能一般是编译所有的目标。
     clean
        这个伪目标功能是删除所有被make创建的文件。
     install
        这个伪目标功能是安装已编译好的程序，其实就是把目标执行文件拷贝到指定的目标中去。
     print
        这个伪目标的功能是例出改变过的源文件。
     tar
        这个伪目标功能是把源程序打包备份。也就是一个tar文件。
     dist
        这个伪目标功能是创建一个压缩文件，一般是把tar文件压成Z文件。或是gz文件。
     TAGS
        这个伪目标功能是更新所有的目标，以备完整地重编译使用。
     check”和“test
        这两个伪目标一般用来测试makefile的流程。

当然一个项目的makefile中也不一定要书写这样的目标，这些东西都是GNU的东西，但是GNU搞出这些东西一定有其可取之处（等你的UNIX下的程序文件一多时你就会发现这些功能很有用了），这里只不过是说明了，如果要书写这种功能，最好使用这种名字命名你的目标，这样规范一些，规范的好处就是——不用解释，大家都明白。而且如果你的makefile中有这些功能，一是很实用，二是可以显得你的makefile很专业。

## 隐含规则

隐含规则是指一些在Makefile中的`隐含的`，早先约定了的，不需要再写出来的规则。

隐含规则也就是一种惯例，make会按照这种惯例来运行，哪怕我们的Makefile中没有书写这样的规则。例如，把`[.c]`文件编译成`[.o]`文件这一规则，根本就不用写出来，make会自动推导出这种规则，并生成我们需要的`[.o]`文件。

如果要使用隐含规则生成需要的目标，所需要做的就是不要写出这个目标的规则。make会试图去自动推导产生这个目标的规则和命令，如果make可以自动推导生成这个目标的规则和命令，这个行为就是隐含规则的自动推导。当然，隐含规则是make事先约定好的一些东西。例如，我们有下面的一个Makefile：

```bash
foo : foo.o bar.o
        cc –o foo foo.o bar.o $(CFLAGS) $(LDFLAGS)
```

我们可以注意到，这个Makefile中并没有写下如何生成`foo.o`和`bar.o`这两目标的规则和命令。因为make的隐含规则功能会自动为我们自动去推导这两个目标的依赖目标和生成命令。

make会在自己的隐含规则库中寻找可以用的规则，如果找到，就会使用。如果找不到，就会报错。在上面的例子中，make调用的隐含规则是，把`[.o]`的目标的依赖文件置成`[.c]`，并使用C的编译命令`cc –c $(CFLAGS) [.c]`来生成`[.o]`的目标。即我们完全没有必要写下下面的两条规则：

```bash
foo.o : foo.c
        cc –c foo.c $(CFLAGS)
bar.o : bar.c
    cc –c bar.c $(CFLAGS)
```

因为，这已经是约定好了的事了，make和我们约定好了用C编译器`cc`生成`[.o]`文件的规则，这就是隐含规则。

当然，如果我们为`[.o]`文件书写了自己的规则，那么make就不会自动推导并调用隐含规则，它会按照我们写好的规则执行。

## 模式规则

我们可以使用模式规则来定义一个隐含规则。一个模式规则就好像一个一般的规则，只是在规则中，目标的定义需要有`%`字符。`%`的意思是表示一个或多个任意字符。在依赖目标中同样可以使用`%`，只是依赖目标中的`%`的取值，取决于其目标。

有一点需要注意的是，`%`的展开发生在变量和函数的展开之后，变量和函数的展开发生在make载入Makefile时，而模式规则中的`%`则发生在运行时。

模式规则中，至少在规则的目标定义中要包含`%`，否则，就是一般的规则。目标中的`%`定义表示对文件名的匹配，`%`表示长度任意的非空字符串。如`%.c`表示以`.c`结尾的文件名（文件名的长度至少为3），而`s.%.c`则表示以`s.`开头，`.c`结尾的文件名（文件名的长度至少为5）。

如果`%`定义在目标中，那么，目标中的`%`的值决定了依赖目标中的`%`的值。也就是说，目标中的模式的`%`决定了依赖目标中`%`的样子。例如有一个模式规则如下：

```bash
%.o : %.c ; <command ......>
```

其含义是，指出了怎么从所有的`[.c]`文件生成相应的`[.o]`文件的规则。如果要生成的目标是`a.o b.`，那么`%c`就是`a.c b.c`。

一旦依赖目标中的`%`模式被确定，那么，make会被要求去匹配当前目录下所有的文件名，一旦找到，make就会规则下的命令，所以，在模式规则中，目标可能会是多个的，如果有模式匹配出多个目标，make就会产生所有的模式目标，此时，make关心的是依赖的文件名和生成目标的命令这两件事。

示例：

```bash
 %.o : %.c
            $(CC) -c $(CFLAGS) $(CPPFLAGS) $< -o $@
```

其中，`$@`表示每个目标的值，`$<`表示了每个依赖目标的值。这些奇怪的变量我们叫`自动化变量`。

目标和依赖文件都是一系列的文件，我们如何书写一个命令来完成从不同的依赖文件生成相应的目标？因为在每一次的对模式规则的解析时，都会是不同的目标和依赖文件。

自动化变量就是完成这个功能的，所谓自动化变量，就是这种变量会把模式中所定义的一系列的文件自动地挨个取出，直至所有的符合模式的文件都取完了，这种自动化变量只应出现在规则的命令中。

下面是所有的自动化变量及其说明：

| 变量 | 说明                                                         |
| ---- | ------------------------------------------------------------ |
| `$@` | 表示规则中的目标文件集。在模式规则中，如果有多个目标，那么，`$@`就是匹配于目标中模式定义的集合。 |
| `$%` | 仅当目标是函数库文件中，表示规则中的目标成员名。例如，如果一个目标是`foo.a(bar.o)`，那么，`$%`就是`bar.o`，`$@`就是`foo.a`。如果目标不是函数库文件（Unix下是`[.a]`，Windows下是`[.lib]`），其值则为空。 |
| `$<` | 依赖目标中的第一个目标名字。如果依赖目标是以模式（即`%`）定义的，那么`$<`将是符合模式的一系列的文件集。注意，其是一个一个取出来的 |
| `$?` | 所有比目标新的依赖目标的集合。以空格分隔。                   |
| `$^` | 所有的依赖目标的集合。以空格分隔。如果在依赖目标中有多个重复的，那个这个变量会去除重复的依赖目标，只保留一份。 |
| `$+` | 这个变量很像`$^`，也是所有依赖目标的集合。只是它不去除重复的依赖目标。 |
| `$*` | 这个变量表示目标模式中`%`及其之前的部分。如果目标是`dir/a.foo.b`，并且目标的模式是`a.%.b`，那么`$*`的值就是`dir/a.foo`。这个变量对于构造有关联的文件名是比较有较。如果目标中没有模式的定义，那么`$*`也就不能被推导出。但是如果目标文件的后缀是make所识别的，那么`$*`就是除了后缀的那一部分。例如：如果目标是`foo.c`，因为`.c`是make所能识别的后缀名，所以`$*`的值就是`foo`。这个特性是GNU make的，很有可能不兼容于其它版本的make，所以应该尽量避免使用`$*`，除非是在隐含规则或是静态模式中。如果目标中的后缀是make所不能识别的，那么`$*`就是空值。 |


当你希望只对更新过的依赖文件进行操作时，`$?`在显式规则中很有用。如假设有一个函数库文件叫`lib`，其由其它几个object文件更新。那么把object文件打包的比较有效率的Makefile规则是：

    lib : foo.o bar.o lose.o win.o
            ar r lib $?

在上述所列出来的自动量变量中。四个变量（`$@`、`$<`、`$%`、`$*`）在扩展时只会有一个文件，而另三个的值是一个文件列表。这七个自动化变量还可以取得文件的目录名或是在当前目录下的符合模式的文件名，只需要搭配上`D`或`F`字样。这是GNU make中老版本的特性，在新版本中，我们使用函数`dir`或`notdir`就可以做到了。`D`的含义就是`Directory`（目录），`F`的含义就是File（文件）。

## 小结

省了很多的东西，主要是简单的常见的内容，能够看懂大部分makefile就够了。





















