Fitter report for gpu
Sun Sep 28 14:06:09 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |gpu_dut|prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ALTSYNCRAM
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Sep 28 14:06:09 2025       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; gpu                                         ;
; Top-level Entity Name              ; gpu_dut                                     ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M25SAE144C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 11,800 / 24,960 ( 47 % )                    ;
;     Total combinational functions  ; 9,930 / 24,960 ( 40 % )                     ;
;     Dedicated logic registers      ; 4,039 / 24,960 ( 16 % )                     ;
; Total registers                    ; 4039                                        ;
; Total pins                         ; 22 / 101 ( 22 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 6,144 / 691,200 ( < 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 16 / 110 ( 15 % )                           ;
; Total PLLs                         ; 0 / 1 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M25SAE144C8G                        ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 22          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 2.25        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.4%      ;
;     Processor 3            ;   9.1%      ;
;     Processor 4            ;   8.9%      ;
;     Processor 5            ;   8.8%      ;
;     Processor 6            ;   8.6%      ;
;     Processor 7            ;   8.5%      ;
;     Processor 8            ;   8.3%      ;
;     Processors 9-16        ;   7.9%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                       ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rs_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ; DATAB            ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]~_Duplicate_1                            ; Q                ;                       ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                        ;                  ;                       ;
+-----------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 13833 ) ; 0.00 % ( 0 / 13833 )       ; 0.00 % ( 0 / 13833 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 13833 ) ; 0.00 % ( 0 / 13833 )       ; 0.00 % ( 0 / 13833 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 13817 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Siddhant Kaul/Desktop/college/SoC/miniGPU/miniGPU/output_files/gpu.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 11,800 / 24,960 ( 47 % )  ;
;     -- Combinational with no register       ; 7761                      ;
;     -- Register only                        ; 1870                      ;
;     -- Combinational with a register        ; 2169                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 6226                      ;
;     -- 3 input functions                    ; 2122                      ;
;     -- <=2 input functions                  ; 1582                      ;
;     -- Register only                        ; 1870                      ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 8788                      ;
;     -- arithmetic mode                      ; 1142                      ;
;                                             ;                           ;
; Total registers*                            ; 4,039 / 25,426 ( 16 % )   ;
;     -- Dedicated logic registers            ; 4,039 / 24,960 ( 16 % )   ;
;     -- I/O registers                        ; 0 / 466 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 879 / 1,560 ( 56 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 22 / 101 ( 22 % )         ;
;     -- Clock pins                           ; 2 / 6 ( 33 % )            ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )           ;
;                                             ;                           ;
; M9Ks                                        ; 2 / 75 ( 3 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )             ;
; ADC blocks                                  ; 0 / 1 ( 0 % )             ;
; Total block memory bits                     ; 6,144 / 691,200 ( < 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 691,200 ( 3 % )  ;
; Embedded Multiplier 9-bit elements          ; 16 / 110 ( 15 % )         ;
; PLLs                                        ; 0 / 1 ( 0 % )             ;
; Global signals                              ; 1                         ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Remote update blocks                        ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 12.8% / 11.8% / 14.2%     ;
; Peak interconnect usage (total/H/V)         ; 32.7% / 30.8% / 35.3%     ;
; Maximum fan-out                             ; 4057                      ;
; Highest non-global fan-out                  ; 863                       ;
; Total fan-out                               ; 54128                     ;
; Average fan-out                             ; 3.42                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 11800 / 24960 ( 47 % ) ; 0 / 24960 ( 0 % )              ;
;     -- Combinational with no register       ; 7761                   ; 0                              ;
;     -- Register only                        ; 1870                   ; 0                              ;
;     -- Combinational with a register        ; 2169                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 6226                   ; 0                              ;
;     -- 3 input functions                    ; 2122                   ; 0                              ;
;     -- <=2 input functions                  ; 1582                   ; 0                              ;
;     -- Register only                        ; 1870                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 8788                   ; 0                              ;
;     -- arithmetic mode                      ; 1142                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 4039                   ; 0                              ;
;     -- Dedicated logic registers            ; 4039 / 24960 ( 16 % )  ; 0 / 24960 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 879 / 1560 ( 56 % )    ; 0 / 1560 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 22                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 16 / 110 ( 15 % )      ; 0 / 110 ( 0 % )                ;
; Total memory bits                           ; 6144                   ; 0                              ;
; Total RAM block bits                        ; 18432                  ; 0                              ;
; M9K                                         ; 2 / 75 ( 2 % )         ; 0 / 75 ( 0 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )         ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 54406                  ; 8                              ;
;     -- Registered Connections               ; 24317                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 21                     ; 0                              ;
;     -- Output Ports                         ; 1                      ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                              ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clock                  ; 28    ; 2        ; 0            ; 11           ; 14           ; 4057                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dcr_write_enable       ; 86    ; 5        ; 60           ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; enable                 ; 89    ; 6        ; 60           ; 13           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_blocks_in[0]  ; 6     ; 1A       ; 25           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_blocks_in[1]  ; 10    ; 1A       ; 25           ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_blocks_in[2]  ; 118   ; 7        ; 28           ; 36           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_blocks_in[3]  ; 14    ; 1A       ; 25           ; 26           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_blocks_in[4]  ; 119   ; 7        ; 28           ; 36           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_blocks_in[5]  ; 8     ; 1A       ; 25           ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_blocks_in[6]  ; 13    ; 1A       ; 25           ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_blocks_in[7]  ; 7     ; 1A       ; 25           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_threads_in[0] ; 78    ; 5        ; 60           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_threads_in[1] ; 80    ; 5        ; 60           ; 8            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_threads_in[2] ; 79    ; 5        ; 60           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_threads_in[3] ; 84    ; 5        ; 60           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_threads_in[4] ; 88    ; 6        ; 60           ; 13           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_threads_in[5] ; 81    ; 5        ; 60           ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_threads_in[6] ; 85    ; 5        ; 60           ; 10           ; 22           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; grid_num_threads_in[7] ; 87    ; 5        ; 60           ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reset                  ; 121   ; 8        ; 19           ; 21           ; 28           ; 337                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; start                  ; 12    ; 1A       ; 25           ; 27           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; grid_done ; 11    ; 1A       ; 25           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; 16       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; 18       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; 19       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; 20       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; 121      ; DIFFIO_RX_T36n, DIFFOUT_T36n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; reset               ; Dual Purpose Pin ;
; 126      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; 129      ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; 136      ; DIFFIO_RX_T44p, DIFFOUT_T44p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; 138      ; DIFFIO_RX_T44n, DIFFOUT_T44n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 8 / 8 ( 100 % ) ; 2.5V          ; --           ;
; 1B       ; 4 / 10 ( 40 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 7 ( 14 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 18 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 7 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 8 / 12 ( 67 % ) ; 2.5V          ; --           ;
; 6        ; 2 / 15 ( 13 % ) ; 2.5V          ; --           ;
; 7        ; 2 / 7 ( 29 % )  ; 2.5V          ; --           ;
; 8        ; 5 / 17 ( 29 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; 1        ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 2        ;            ; --       ; VCCA6                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 3        ;            ;          ; ANAIN1                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; REFGND                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; ADC_VREF                                       ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 6        ; 0          ; 1A       ; grid_num_blocks_in[0]                          ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 7        ; 2          ; 1A       ; grid_num_blocks_in[7]                          ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 8        ; 4          ; 1A       ; grid_num_blocks_in[5]                          ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 9        ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 10       ; 6          ; 1A       ; grid_num_blocks_in[1]                          ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 11       ; 8          ; 1A       ; grid_done                                      ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 12       ; 10         ; 1A       ; start                                          ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 13       ; 12         ; 1A       ; grid_num_blocks_in[6]                          ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 14       ; 14         ; 1A       ; grid_num_blocks_in[3]                          ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 15       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 16       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 17       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 18       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; 19       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 20       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 23       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 25       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 26       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 27       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 28       ; 44         ; 2        ; clock                                          ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 29       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 30       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 31       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 32       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 34       ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 36       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 37       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 38       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 39       ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 41       ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 43       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 44       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 45       ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 46       ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 47       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 48       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 49       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 50       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 51       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 52       ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 53       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 54       ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 55       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 56       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 57       ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 58       ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 59       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 60       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 61       ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 62       ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 63       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 64       ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 65       ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 66       ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 67       ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 68       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 69       ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 70       ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 71       ;            ; --       ; VCCA5                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 72       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 73       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 74       ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 78       ; 205        ; 5        ; grid_num_threads_in[0]                         ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 79       ; 204        ; 5        ; grid_num_threads_in[2]                         ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 80       ; 207        ; 5        ; grid_num_threads_in[1]                         ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 81       ; 206        ; 5        ; grid_num_threads_in[5]                         ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 82       ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 84       ; 213        ; 5        ; grid_num_threads_in[3]                         ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 85       ; 212        ; 5        ; grid_num_threads_in[6]                         ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 215        ; 5        ; dcr_write_enable                               ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 87       ; 214        ; 5        ; grid_num_threads_in[7]                         ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 220        ; 6        ; grid_num_threads_in[4]                         ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 89       ; 222        ; 6        ; enable                                         ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 90       ; 224        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 91       ; 226        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 92       ; 228        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 93       ; 230        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 94       ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 96       ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 97       ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 98       ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 102      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 103      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 104      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 105      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 106      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 108      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 109      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 110      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 111      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 112      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 113      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 114      ; 320        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 115      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 118      ; 340        ; 7        ; grid_num_blocks_in[2]                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 119      ; 342        ; 7        ; grid_num_blocks_in[4]                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 121      ; 354        ; 8        ; reset                                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 122      ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 123      ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 124      ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 125      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 126      ; 360        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 127      ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 128      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 129      ; 362        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 130      ; 364        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 131      ; 366        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 132      ; 368        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 133      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 134      ; 370        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 135      ; 371        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 136      ; 372        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 137      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 138      ; 374        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 140      ; 376        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 141      ; 378        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 142      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 143      ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 144      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+------------------------+-------------------------------+
; Pin Name               ; Reason                        ;
+------------------------+-------------------------------+
; grid_done              ; Incomplete set of assignments ;
; clock                  ; Incomplete set of assignments ;
; start                  ; Incomplete set of assignments ;
; reset                  ; Incomplete set of assignments ;
; grid_num_blocks_in[1]  ; Incomplete set of assignments ;
; dcr_write_enable       ; Incomplete set of assignments ;
; grid_num_blocks_in[0]  ; Incomplete set of assignments ;
; grid_num_blocks_in[3]  ; Incomplete set of assignments ;
; grid_num_blocks_in[2]  ; Incomplete set of assignments ;
; grid_num_blocks_in[5]  ; Incomplete set of assignments ;
; grid_num_blocks_in[4]  ; Incomplete set of assignments ;
; grid_num_blocks_in[7]  ; Incomplete set of assignments ;
; grid_num_blocks_in[6]  ; Incomplete set of assignments ;
; grid_num_threads_in[1] ; Incomplete set of assignments ;
; grid_num_threads_in[0] ; Incomplete set of assignments ;
; grid_num_threads_in[4] ; Incomplete set of assignments ;
; grid_num_threads_in[6] ; Incomplete set of assignments ;
; grid_num_threads_in[5] ; Incomplete set of assignments ;
; grid_num_threads_in[7] ; Incomplete set of assignments ;
; grid_num_threads_in[3] ; Incomplete set of assignments ;
; grid_num_threads_in[2] ; Incomplete set of assignments ;
; enable                 ; Incomplete set of assignments ;
; grid_done              ; Missing location assignment   ;
; clock                  ; Missing location assignment   ;
; start                  ; Missing location assignment   ;
; reset                  ; Missing location assignment   ;
; grid_num_blocks_in[1]  ; Missing location assignment   ;
; dcr_write_enable       ; Missing location assignment   ;
; grid_num_blocks_in[0]  ; Missing location assignment   ;
; grid_num_blocks_in[3]  ; Missing location assignment   ;
; grid_num_blocks_in[2]  ; Missing location assignment   ;
; grid_num_blocks_in[5]  ; Missing location assignment   ;
; grid_num_blocks_in[4]  ; Missing location assignment   ;
; grid_num_blocks_in[7]  ; Missing location assignment   ;
; grid_num_blocks_in[6]  ; Missing location assignment   ;
; grid_num_threads_in[1] ; Missing location assignment   ;
; grid_num_threads_in[0] ; Missing location assignment   ;
; grid_num_threads_in[4] ; Missing location assignment   ;
; grid_num_threads_in[6] ; Missing location assignment   ;
; grid_num_threads_in[5] ; Missing location assignment   ;
; grid_num_threads_in[7] ; Missing location assignment   ;
; grid_num_threads_in[3] ; Missing location assignment   ;
; grid_num_threads_in[2] ; Missing location assignment   ;
; enable                 ; Missing location assignment   ;
+------------------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                            ; Entity Name              ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; |gpu_dut                                        ; 11800 (1)   ; 4039 (0)                  ; 0 (0)         ; 6144        ; 2    ; 1          ; 16           ; 16      ; 0         ; 22   ; 0            ; 7761 (1)     ; 1870 (0)          ; 2169 (0)         ; 0          ; |gpu_dut                                                                                                                                                                       ; gpu_dut                  ; work         ;
;    |core:\sm_insts:0:ith_sm|                    ; 2223 (4)    ; 830 (4)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 4       ; 0         ; 0    ; 0            ; 1390 (0)     ; 402 (0)           ; 431 (4)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm                                                                                                                                               ; core                     ; work         ;
;       |decoder:decoder_block|                   ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 21 (21)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|decoder:decoder_block                                                                                                                         ; decoder                  ; work         ;
;       |fetcher:fetcher_block|                   ; 31 (31)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 27 (27)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|fetcher:fetcher_block                                                                                                                         ; fetcher                  ; work         ;
;       |scheduler:scheduler_block|               ; 28 (28)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 12 (12)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|scheduler:scheduler_block                                                                                                                     ; scheduler                ; work         ;
;       |thread_struct:\threads:0:thread|         ; 594 (0)     ; 202 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 389 (0)      ; 96 (0)            ; 109 (0)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 135 (56)    ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 124 (45)     ; 0 (0)             ; 11 (11)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 36 (36)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |pc_nzp:pc_nzp_block|                  ; 31 (31)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 11 (11)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block                                                                                           ; pc_nzp                   ; work         ;
;          |rf:rf_block|                          ; 378 (378)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 231 (231)    ; 96 (96)           ; 51 (51)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:1:thread|         ; 515 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 327 (0)      ; 103 (0)           ; 85 (0)           ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 115 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 107 (28)     ; 0 (0)             ; 8 (8)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 4 (4)             ; 32 (32)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 350 (350)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (206)    ; 99 (99)           ; 45 (45)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:2:thread|         ; 515 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 327 (0)      ; 104 (0)           ; 84 (0)           ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 115 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 105 (26)     ; 0 (0)             ; 10 (10)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 2 (2)             ; 34 (34)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 352 (352)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 208 (208)    ; 102 (102)         ; 42 (42)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:3:thread|         ; 514 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 326 (0)      ; 99 (0)            ; 89 (0)           ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 115 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 107 (28)     ; 0 (0)             ; 8 (8)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 51 (51)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 36 (36)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 348 (348)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (204)    ; 99 (99)           ; 45 (45)          ; 0          ; |gpu_dut|core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;    |core:\sm_insts:1:ith_sm|                    ; 2223 (4)    ; 830 (4)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 4       ; 0         ; 0    ; 0            ; 1393 (0)     ; 418 (0)           ; 412 (4)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm                                                                                                                                               ; core                     ; work         ;
;       |decoder:decoder_block|                   ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 21 (21)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|decoder:decoder_block                                                                                                                         ; decoder                  ; work         ;
;       |fetcher:fetcher_block|                   ; 31 (31)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 27 (27)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|fetcher:fetcher_block                                                                                                                         ; fetcher                  ; work         ;
;       |scheduler:scheduler_block|               ; 29 (29)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 1 (1)             ; 11 (11)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|scheduler:scheduler_block                                                                                                                     ; scheduler                ; work         ;
;       |thread_struct:\threads:0:thread|         ; 596 (0)     ; 202 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 394 (0)      ; 102 (0)           ; 100 (0)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 135 (56)    ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 124 (45)     ; 0 (0)             ; 11 (11)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 4 (4)             ; 32 (32)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |pc_nzp:pc_nzp_block|                  ; 31 (31)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 11 (11)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block                                                                                           ; pc_nzp                   ; work         ;
;          |rf:rf_block|                          ; 380 (380)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 236 (236)    ; 98 (98)           ; 46 (46)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:1:thread|         ; 512 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 324 (0)      ; 105 (0)           ; 83 (0)           ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 114 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 106 (28)     ; 0 (0)             ; 8 (8)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 49 (49)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 7 (7)             ; 29 (29)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 349 (349)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (205)    ; 98 (98)           ; 46 (46)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:2:thread|         ; 513 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 325 (0)      ; 106 (0)           ; 82 (0)           ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 115 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 107 (28)     ; 0 (0)             ; 8 (8)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 8 (8)             ; 28 (28)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 348 (348)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (204)    ; 98 (98)           ; 46 (46)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:3:thread|         ; 516 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 328 (0)      ; 104 (0)           ; 84 (0)           ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 116 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 108 (28)     ; 0 (0)             ; 8 (8)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 80 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 80 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 80 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 51 (51)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 4 (4)             ; 32 (32)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 349 (349)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (205)    ; 100 (100)         ; 44 (44)          ; 0          ; |gpu_dut|core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;    |core:\sm_insts:2:ith_sm|                    ; 2224 (4)    ; 830 (4)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 4       ; 0         ; 0    ; 0            ; 1393 (0)     ; 423 (0)           ; 408 (4)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm                                                                                                                                               ; core                     ; work         ;
;       |decoder:decoder_block|                   ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 21 (21)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|decoder:decoder_block                                                                                                                         ; decoder                  ; work         ;
;       |fetcher:fetcher_block|                   ; 31 (31)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 27 (27)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|fetcher:fetcher_block                                                                                                                         ; fetcher                  ; work         ;
;       |scheduler:scheduler_block|               ; 28 (28)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 12 (12)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|scheduler:scheduler_block                                                                                                                     ; scheduler                ; work         ;
;       |thread_struct:\threads:0:thread|         ; 598 (0)     ; 202 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 395 (0)      ; 105 (0)           ; 98 (0)           ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 134 (56)    ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 123 (45)     ; 0 (0)             ; 11 (11)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 4 (4)             ; 32 (32)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |pc_nzp:pc_nzp_block|                  ; 31 (31)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 11 (11)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block                                                                                           ; pc_nzp                   ; work         ;
;          |rf:rf_block|                          ; 383 (383)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 238 (238)    ; 101 (101)         ; 44 (44)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:1:thread|         ; 514 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 326 (0)      ; 106 (0)           ; 82 (0)           ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 115 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 107 (28)     ; 0 (0)             ; 8 (8)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 8 (8)             ; 28 (28)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 349 (349)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (205)    ; 98 (98)           ; 46 (46)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:2:thread|         ; 518 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 330 (0)      ; 112 (0)           ; 76 (0)           ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 114 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 106 (28)     ; 0 (0)             ; 8 (8)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 8 (8)             ; 28 (28)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 354 (354)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 210 (210)    ; 104 (104)         ; 40 (40)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:3:thread|         ; 509 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 321 (0)      ; 100 (0)           ; 88 (0)           ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 113 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 105 (28)     ; 0 (0)             ; 8 (8)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 77 (77)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 51 (51)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 4 (4)             ; 32 (32)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 345 (345)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (201)    ; 96 (96)           ; 48 (48)          ; 0          ; |gpu_dut|core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;    |core:\sm_insts:3:ith_sm|                    ; 2240 (4)    ; 830 (4)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 4            ; 4       ; 0         ; 0    ; 0            ; 1409 (0)     ; 420 (0)           ; 411 (4)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm                                                                                                                                               ; core                     ; work         ;
;       |decoder:decoder_block|                   ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 21 (21)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|decoder:decoder_block                                                                                                                         ; decoder                  ; work         ;
;       |fetcher:fetcher_block|                   ; 31 (31)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 27 (27)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|fetcher:fetcher_block                                                                                                                         ; fetcher                  ; work         ;
;       |scheduler:scheduler_block|               ; 28 (28)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 12 (12)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|scheduler:scheduler_block                                                                                                                     ; scheduler                ; work         ;
;       |thread_struct:\threads:0:thread|         ; 600 (0)     ; 202 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 398 (0)      ; 102 (0)           ; 100 (0)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 135 (56)    ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 124 (45)     ; 0 (0)             ; 11 (11)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 36 (36)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |pc_nzp:pc_nzp_block|                  ; 31 (31)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 11 (11)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block                                                                                           ; pc_nzp                   ; work         ;
;          |rf:rf_block|                          ; 384 (384)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 240 (240)    ; 102 (102)         ; 42 (42)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:1:thread|         ; 519 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 331 (0)      ; 107 (0)           ; 81 (0)           ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 115 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 107 (28)     ; 0 (0)             ; 8 (8)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 4 (4)             ; 32 (32)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 354 (354)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 210 (210)    ; 103 (103)         ; 41 (41)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:2:thread|         ; 518 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 329 (0)      ; 108 (0)           ; 81 (0)           ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 114 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 106 (28)     ; 0 (0)             ; 8 (8)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 4 (4)             ; 33 (33)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 354 (354)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 210 (210)    ; 104 (104)         ; 40 (40)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;       |thread_struct:\threads:3:thread|         ; 518 (0)     ; 188 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 330 (0)      ; 103 (0)           ; 85 (0)           ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread                                                                                                               ; thread_struct            ; work         ;
;          |alu:alu_block|                        ; 115 (36)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 107 (28)     ; 0 (0)             ; 8 (8)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block                                                                                                 ; alu                      ; work         ;
;             |lpm_divide:Div0|                   ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;                |lpm_divide_dsl:auto_generated|  ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated                                                   ; lpm_divide_dsl           ; work         ;
;                   |sign_div_unsign_fkh:divider| ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider                       ; sign_div_unsign_fkh      ; work         ;
;                      |alt_u_div_8fe:divider|    ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_divide:Div0|lpm_divide_dsl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_8fe:divider ; alt_u_div_8fe            ; work         ;
;             |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0                                                                                  ; lpm_mult                 ; work         ;
;                |mult_0ls:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated                                                          ; mult_0ls                 ; work         ;
;          |lsu:lsu_block|                        ; 51 (51)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 36 (36)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block                                                                                                 ; lsu                      ; work         ;
;          |rf:rf_block|                          ; 352 (352)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 208 (208)    ; 103 (103)         ; 41 (41)          ; 0          ; |gpu_dut|core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block                                                                                                   ; rf                       ; work         ;
;    |dcr:dcr_inst|                               ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 15 (15)          ; 0          ; |gpu_dut|dcr:dcr_inst                                                                                                                                                          ; dcr                      ; work         ;
;    |dispatcher_2:dispatcher_inst|               ; 772 (772)   ; 318 (318)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 448 (448)    ; 12 (12)           ; 312 (312)        ; 0          ; |gpu_dut|dispatcher_2:dispatcher_inst                                                                                                                                          ; dispatcher_2             ; work         ;
;    |prog_mem_with_controller:progmem|           ; 164 (0)     ; 92 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 64 (0)            ; 28 (0)           ; 0          ; |gpu_dut|prog_mem_with_controller:progmem                                                                                                                                      ; prog_mem_with_controller ; work         ;
;       |mem_controller_2:cont|                   ; 164 (164)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 64 (64)           ; 28 (28)          ; 0          ; |gpu_dut|prog_mem_with_controller:progmem|mem_controller_2:cont                                                                                                                ; mem_controller_2         ; work         ;
;       |prog_mem_rom:prog_mem|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|prog_mem_with_controller:progmem|prog_mem_rom:prog_mem                                                                                                                ; prog_mem_rom             ; work         ;
;          |altsyncram:rom_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0                                                                                           ; altsyncram               ; work         ;
;             |altsyncram_ff61:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated                                                            ; altsyncram_ff61          ; work         ;
;    |ram_with_controller:data_mem|               ; 2004 (0)    ; 293 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1647 (0)     ; 130 (0)           ; 227 (0)          ; 0          ; |gpu_dut|ram_with_controller:data_mem                                                                                                                                          ; ram_with_controller      ; work         ;
;       |data_mem_ram:ram|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |gpu_dut|ram_with_controller:data_mem|data_mem_ram:ram                                                                                                                         ; data_mem_ram             ; work         ;
;          |altsyncram:ram_block_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|ram_with_controller:data_mem|data_mem_ram:ram|altsyncram:ram_block_rtl_0                                                                                              ; altsyncram               ; work         ;
;             |altsyncram_08g1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |gpu_dut|ram_with_controller:data_mem|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_08g1:auto_generated                                                               ; altsyncram_08g1          ; work         ;
;       |mem_controller_2:cont|                   ; 2004 (2004) ; 285 (285)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1647 (1647)  ; 130 (130)         ; 227 (227)        ; 0          ; |gpu_dut|ram_with_controller:data_mem|mem_controller_2:cont                                                                                                                    ; mem_controller_2         ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------------+----------+---------------+---------------+-----------------------+-----+------+
; grid_done              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock                  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; start                  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; reset                  ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; grid_num_blocks_in[1]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dcr_write_enable       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; grid_num_blocks_in[0]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; grid_num_blocks_in[3]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; grid_num_blocks_in[2]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; grid_num_blocks_in[5]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; grid_num_blocks_in[4]  ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; grid_num_blocks_in[7]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; grid_num_blocks_in[6]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; grid_num_threads_in[1] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; grid_num_threads_in[0] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; grid_num_threads_in[4] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; grid_num_threads_in[6] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; grid_num_threads_in[5] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; grid_num_threads_in[7] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; grid_num_threads_in[3] ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; grid_num_threads_in[2] ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; enable                 ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
+------------------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                    ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; clock                                                                                               ;                   ;         ;
; start                                                                                               ;                   ;         ;
;      - dispatcher_2:dispatcher_inst|process_0~0                                                     ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|sm_thread_count[2]~0                                            ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|grid_done~2                                                     ; 1                 ; 6       ;
; reset                                                                                               ;                   ;         ;
;      - dispatcher_2:dispatcher_inst|grid_done                                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|started                                                         ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|sm_reset[0]                                                     ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|sm_reset[1]                                                     ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|sm_reset[2]                                                     ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|sm_reset[3]                                                     ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|sm_start[2]                                                     ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|sm_start[0]                                                     ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|sm_start[1]                                                     ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|sm_start[3]                                                     ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[0]                                              ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[1]                                              ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[2]                                              ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[3]                                              ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[4]                                              ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[5]                                              ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[6]                                              ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[7]                                              ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[8]                                              ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[9]                                              ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[10]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[11]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[12]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[13]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[14]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[15]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[16]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[17]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[18]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[19]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[20]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[21]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[22]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[23]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[24]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[25]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[26]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[27]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[28]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[29]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[30]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[31]                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[8]                                        ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[9]                                        ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[10]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[11]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[12]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[13]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[14]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[15]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[16]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[17]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[18]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[19]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[20]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[21]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[22]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[23]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[24]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[25]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[26]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[27]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[28]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[29]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[30]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[31]                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[7]                                        ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[6]                                        ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[0]                                        ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[1]                                        ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[2]                                        ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[3]                                        ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[4]                                        ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_dispatched[5]                                        ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_blocks_done[16]~40                                          ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_blocks~0                                                               ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_blocks[6]~1                                                            ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_blocks~2                                                               ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_blocks~3                                                               ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_blocks~4                                                               ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_blocks~5                                                               ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_blocks~6                                                               ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_blocks~7                                                               ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_blocks~8                                                               ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~3                                              ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched[2][3]~35                                 ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~14                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~16                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~18                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~20                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~22                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~24                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~40                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~26                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~41                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~28                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~43                                       ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_threads~0                                                              ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_threads~1                                                              ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_threads~2                                                              ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_threads~3                                                              ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_threads~4                                                              ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_threads~5                                                              ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_threads~6                                                              ; 1                 ; 6       ;
;      - dcr:dcr_inst|grid_num_threads~7                                                              ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|sm_thread_count[2]~0                                            ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~31                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched[0][3]~45                                 ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~40                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~41                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~42                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~43                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~44                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~52                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~45                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~46                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~47                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~50                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~60                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~61                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~62                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~57                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~64                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~58                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~66                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~60                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~68                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched[1][3]~63                                 ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~69                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~71                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~74                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~66                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~87                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~67                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~89                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~68                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~91                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~69                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~93                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~70                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~95                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~71                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~97                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~72                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~99                                             ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~73                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_done~101                                            ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~74                                       ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|n_completed                           ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|completed_ren[0]                      ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|completed_requests[0][1]              ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|completed_requests[0][0]              ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|done_requests[0][1]                   ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|n_done                                ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|done_requests[0][0]                   ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|n_completed                               ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|completed_wen[0]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|completed_ren[0]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|done_requests[0][3]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|n_done                                    ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|done_requests[0][0]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|done_requests[0][1]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|done_requests[0][2]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|completed_requests[0][0]                  ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|completed_requests[0][1]                  ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|completed_requests[0][2]                  ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|completed_requests[0][3]                  ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_rens[0]                      ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_ids[0][1]                    ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_ids[0][0]                    ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[0]~2                    ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[1]~5                    ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[2]~8                    ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[3]~11                   ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[4]~14                   ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[5]~17                   ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[6]~20                   ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|mem_read_addr[7]~23                   ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[0]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[0]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[0][0]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[0][1]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[0][2]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[0][3]                        ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_rens[1]                      ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|\read_requests:consumer_req_stored[0] ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|\read_requests:consumer_req_stored[1] ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|\read_requests:consumer_req_stored[2] ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|\read_requests:consumer_req_stored[3] ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_ids[1][1]                    ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_ids[1][0]                    ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|n_filled~11                           ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|n_filled~12                           ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|n_filled~13                           ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[0]     ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[1]     ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[2]     ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[3]     ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[4]     ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[5]     ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[6]     ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[7]     ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[8]     ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[9]     ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[10]    ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[11]    ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[12]    ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[13]    ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[14]    ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|\read_requests:consumer_req_stored[15]    ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|n_filled~0                                ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|n_filled~1                                ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|n_filled~2                                ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|n_filled~3                                ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|n_filled~4                                ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[1]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[1]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[1][0]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[1][1]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[1][2]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[1][3]                        ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_rens[2]                      ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_ids[2][1]                    ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_ids[2][0]                    ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[2]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[2]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[2][0]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[2][1]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[2][2]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[2][3]                        ; 1                 ; 6       ;
;      - prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_rens[3]                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[3]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[3]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[3][0]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[3][1]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[3][2]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[3][3]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[4]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[4]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[4][0]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[4][1]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[4][2]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[4][3]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[5]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[5]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[5][0]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[5][1]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[5][2]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[5][3]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[6]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[6]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[6][0]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[6][1]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[6][2]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[6][3]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[7]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[7]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[7][0]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[7][1]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[7][2]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[7][3]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[8]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[8]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[8][0]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[8][1]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[8][2]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[8][3]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[9]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[9]                          ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[9][0]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[9][1]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[9][2]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[9][3]                        ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_en[0]~0                         ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[10]                         ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[10]                         ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[10][0]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[10][1]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[10][2]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[10][3]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_read_addr[0]~10                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_read_addr[1]~21                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_read_addr[2]~32                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_read_addr[3]~43                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_read_addr[4]~54                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_read_addr[5]~65                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_read_addr[6]~76                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_read_addr[7]~87                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[11]                         ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[11]                         ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[11][0]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[11][1]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[11][2]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[11][3]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[12]                         ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[12]                         ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[12][0]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[12][1]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[12][2]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[12][3]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[13]                         ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[13]                         ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[13][0]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[13][1]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[13][2]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[13][3]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_wens[14]                         ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[14]                         ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[14][0]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[14][1]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[14][2]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_ids[14][3]                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[15]~581                     ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~85                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~86                                       ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_data[1]~16                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_addr[0]~16                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_addr[1]~17                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_addr[2]~18                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_addr[3]~19                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_addr[4]~20                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_addr[5]~21                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_addr[6]~22                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_addr[7]~23                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_data[0]~17                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_data[3]~18                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_data[2]~19                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_data[5]~20                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_data[4]~21                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_data[7]~22                      ; 1                 ; 6       ;
;      - ram_with_controller:data_mem|mem_controller_2:cont|mem_write_data[6]~23                      ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~87                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~88                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~89                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~90                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~91                                       ; 1                 ; 6       ;
;      - dispatcher_2:dispatcher_inst|num_threads_dispatched~92                                       ; 1                 ; 6       ;
; grid_num_blocks_in[1]                                                                               ;                   ;         ;
;      - dcr:dcr_inst|grid_num_blocks~0                                                               ; 1                 ; 6       ;
; dcr_write_enable                                                                                    ;                   ;         ;
;      - dcr:dcr_inst|grid_num_blocks[6]~1                                                            ; 0                 ; 6       ;
; grid_num_blocks_in[0]                                                                               ;                   ;         ;
;      - dcr:dcr_inst|grid_num_blocks~2                                                               ; 1                 ; 6       ;
; grid_num_blocks_in[3]                                                                               ;                   ;         ;
;      - dcr:dcr_inst|grid_num_blocks~3                                                               ; 0                 ; 6       ;
; grid_num_blocks_in[2]                                                                               ;                   ;         ;
;      - dcr:dcr_inst|grid_num_blocks~4                                                               ; 0                 ; 6       ;
; grid_num_blocks_in[5]                                                                               ;                   ;         ;
;      - dcr:dcr_inst|grid_num_blocks~5                                                               ; 0                 ; 6       ;
; grid_num_blocks_in[4]                                                                               ;                   ;         ;
;      - dcr:dcr_inst|grid_num_blocks~6                                                               ; 1                 ; 6       ;
; grid_num_blocks_in[7]                                                                               ;                   ;         ;
;      - dcr:dcr_inst|grid_num_blocks~7                                                               ; 1                 ; 6       ;
; grid_num_blocks_in[6]                                                                               ;                   ;         ;
;      - dcr:dcr_inst|grid_num_blocks~8                                                               ; 1                 ; 6       ;
; grid_num_threads_in[1]                                                                              ;                   ;         ;
;      - dcr:dcr_inst|grid_num_threads~0                                                              ; 0                 ; 6       ;
; grid_num_threads_in[0]                                                                              ;                   ;         ;
;      - dcr:dcr_inst|grid_num_threads~1                                                              ; 1                 ; 6       ;
; grid_num_threads_in[4]                                                                              ;                   ;         ;
;      - dcr:dcr_inst|grid_num_threads~2                                                              ; 0                 ; 6       ;
; grid_num_threads_in[6]                                                                              ;                   ;         ;
;      - dcr:dcr_inst|grid_num_threads~3                                                              ; 1                 ; 6       ;
; grid_num_threads_in[5]                                                                              ;                   ;         ;
;      - dcr:dcr_inst|grid_num_threads~4                                                              ; 0                 ; 6       ;
; grid_num_threads_in[7]                                                                              ;                   ;         ;
;      - dcr:dcr_inst|grid_num_threads~5                                                              ; 0                 ; 6       ;
; grid_num_threads_in[3]                                                                              ;                   ;         ;
;      - dcr:dcr_inst|grid_num_threads~6                                                              ; 0                 ; 6       ;
; grid_num_threads_in[2]                                                                              ;                   ;         ;
;      - dcr:dcr_inst|grid_num_threads~7                                                              ; 1                 ; 6       ;
; enable                                                                                              ;                   ;         ;
;      - core:\sm_insts:0:ith_sm|thread_enable[0]                                                     ; 0                 ; 6       ;
;      - core:\sm_insts:0:ith_sm|thread_enable[1]                                                     ; 0                 ; 6       ;
;      - core:\sm_insts:0:ith_sm|thread_enable[2]                                                     ; 0                 ; 6       ;
;      - core:\sm_insts:1:ith_sm|thread_enable[0]                                                     ; 0                 ; 6       ;
;      - core:\sm_insts:1:ith_sm|thread_enable[1]                                                     ; 0                 ; 6       ;
;      - core:\sm_insts:1:ith_sm|thread_enable[2]                                                     ; 0                 ; 6       ;
;      - core:\sm_insts:2:ith_sm|thread_enable[0]                                                     ; 0                 ; 6       ;
;      - core:\sm_insts:2:ith_sm|thread_enable[1]                                                     ; 0                 ; 6       ;
;      - core:\sm_insts:2:ith_sm|thread_enable[2]                                                     ; 0                 ; 6       ;
;      - core:\sm_insts:3:ith_sm|thread_enable[0]                                                     ; 0                 ; 6       ;
;      - core:\sm_insts:3:ith_sm|thread_enable[1]                                                     ; 0                 ; 6       ;
;      - core:\sm_insts:3:ith_sm|thread_enable[2]                                                     ; 0                 ; 6       ;
;      - core:\sm_insts:2:ith_sm|thread_enable~0                                                      ; 0                 ; 6       ;
;      - core:\sm_insts:0:ith_sm|thread_enable~0                                                      ; 0                 ; 6       ;
;      - core:\sm_insts:1:ith_sm|thread_enable~0                                                      ; 0                 ; 6       ;
;      - core:\sm_insts:3:ith_sm|thread_enable~0                                                      ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                      ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; clock                                                                                     ; PIN_28             ; 4057    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; core:\sm_insts:0:ith_sm|decoder:decoder_block|reg_input_mux[1]                            ; FF_X29_Y20_N1      ; 428     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|decoder:decoder_block|reg_write_enable~0                          ; LCCOMB_X27_Y24_N24 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[9]~1                            ; LCCOMB_X27_Y24_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|mem_read_address[6]~1                       ; LCCOMB_X27_Y24_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|scheduler:scheduler_block|current_pc[3]~1                         ; LCCOMB_X29_Y27_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out[0]~1        ; LCCOMB_X19_Y20_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_state[1]~3      ; LCCOMB_X19_Y20_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|mem_read_addr[4]~0  ; LCCOMB_X16_Y20_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_data[5]~1 ; LCCOMB_X16_Y20_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[1]~0   ; LCCOMB_X38_Y25_N16 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|nzp[1]~1      ; LCCOMB_X29_Y27_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[0][6]~14    ; LCCOMB_X38_Y30_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[10][5]~5    ; LCCOMB_X35_Y31_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[11][3]~7    ; LCCOMB_X35_Y31_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[12][5]~26   ; LCCOMB_X36_Y31_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[13][4]~25   ; LCCOMB_X36_Y25_N16 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[14][3]~20   ; LCCOMB_X37_Y29_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[1][1]~12    ; LCCOMB_X38_Y30_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[2][6]~13    ; LCCOMB_X37_Y33_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[3][3]~15    ; LCCOMB_X36_Y30_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[4][0]~10    ; LCCOMB_X38_Y30_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[5][4]~9     ; LCCOMB_X35_Y31_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[6][0]~8     ; LCCOMB_X33_Y32_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[7][7]~11    ; LCCOMB_X37_Y33_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[8][6]~6     ; LCCOMB_X35_Y31_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[9][2]~4     ; LCCOMB_X35_Y31_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]~10         ; LCCOMB_X37_Y27_N26 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|alu_out[7]~0        ; LCCOMB_X30_Y19_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[0]~1        ; LCCOMB_X33_Y20_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_state[0]~3      ; LCCOMB_X22_Y20_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|mem_read_addr[3]~0  ; LCCOMB_X21_Y20_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data[6]~1 ; LCCOMB_X21_Y20_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[0][6]~18    ; LCCOMB_X32_Y24_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[10][7]~11   ; LCCOMB_X32_Y24_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[11][0]~20   ; LCCOMB_X30_Y24_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[12][0]~19   ; LCCOMB_X32_Y24_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[13][1]~9    ; LCCOMB_X33_Y20_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[14][7]~15   ; LCCOMB_X33_Y23_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[1][5]~6     ; LCCOMB_X33_Y23_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[2][6]~12    ; LCCOMB_X33_Y23_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[3][2]~22    ; LCCOMB_X32_Y22_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[4][5]~16    ; LCCOMB_X32_Y24_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[5][2]~5     ; LCCOMB_X33_Y23_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[6][5]~10    ; LCCOMB_X33_Y23_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[7][0]~21    ; LCCOMB_X33_Y23_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[8][7]~17    ; LCCOMB_X33_Y23_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[9][0]~4     ; LCCOMB_X33_Y23_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[2]~10         ; LCCOMB_X22_Y20_N20 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|alu_out[7]~0        ; LCCOMB_X26_Y23_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[3]~1        ; LCCOMB_X28_Y23_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_state[0]~3      ; LCCOMB_X20_Y19_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|mem_read_addr[3]~0  ; LCCOMB_X20_Y19_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_data[5]~1 ; LCCOMB_X20_Y19_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[0][5]~13    ; LCCOMB_X33_Y31_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[10][5]~7    ; LCCOMB_X33_Y31_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[11][3]~10   ; LCCOMB_X33_Y31_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[12][6]~21   ; LCCOMB_X32_Y27_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[13][2]~17   ; LCCOMB_X28_Y23_N6  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[14][1]~20   ; LCCOMB_X31_Y27_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[1][4]~12    ; LCCOMB_X33_Y31_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[2][6]~11    ; LCCOMB_X33_Y31_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[3][2]~14    ; LCCOMB_X33_Y31_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[4][7]~5     ; LCCOMB_X33_Y31_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[5][0]~3     ; LCCOMB_X33_Y31_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[6][6]~4     ; LCCOMB_X33_Y31_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[7][4]~6     ; LCCOMB_X33_Y31_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[8][2]~9     ; LCCOMB_X33_Y31_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[9][6]~8     ; LCCOMB_X33_Y31_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[1]~10         ; LCCOMB_X26_Y21_N6  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|alu_out[7]~0        ; LCCOMB_X37_Y20_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_out[3]~1        ; LCCOMB_X35_Y22_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_state[1]~3      ; LCCOMB_X21_Y19_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|mem_read_addr[6]~0  ; LCCOMB_X21_Y19_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_data[5]~1 ; LCCOMB_X21_Y19_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[0][2]~16    ; LCCOMB_X34_Y24_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[10][6]~2    ; LCCOMB_X37_Y23_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[11][5]~19   ; LCCOMB_X37_Y23_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[12][6]~17   ; LCCOMB_X34_Y24_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[13][0]~13   ; LCCOMB_X38_Y22_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[14][1]~7    ; LCCOMB_X33_Y23_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[1][0]~10    ; LCCOMB_X37_Y23_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[2][6]~4     ; LCCOMB_X37_Y23_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[3][1]~20    ; LCCOMB_X35_Y22_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[4][0]~15    ; LCCOMB_X34_Y24_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[5][2]~8     ; LCCOMB_X35_Y22_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[6][1]~3     ; LCCOMB_X35_Y22_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[7][0]~18    ; LCCOMB_X34_Y24_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[8][0]~14    ; LCCOMB_X34_Y24_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[9][2]~9     ; LCCOMB_X38_Y24_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[1]~10         ; LCCOMB_X36_Y20_N26 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|decoder:decoder_block|immediate[5]~0                              ; LCCOMB_X42_Y20_N16 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|decoder:decoder_block|reg_input_mux[1]                            ; FF_X42_Y18_N25     ; 428     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[2]~1                            ; LCCOMB_X41_Y19_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|mem_read_address[1]~1                       ; LCCOMB_X41_Y19_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|scheduler:scheduler_block|current_pc[3]~1                         ; LCCOMB_X42_Y22_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out[0]~1        ; LCCOMB_X40_Y19_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_state[1]~3      ; LCCOMB_X43_Y21_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|mem_read_addr[0]~0  ; LCCOMB_X41_Y20_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_addr[3]~0 ; LCCOMB_X41_Y20_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[7]~0   ; LCCOMB_X42_Y22_N6  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|nzp[0]~1      ; LCCOMB_X42_Y22_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[0][1]~14    ; LCCOMB_X43_Y28_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[10][7]~5    ; LCCOMB_X46_Y27_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[11][6]~7    ; LCCOMB_X46_Y27_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[12][2]~26   ; LCCOMB_X46_Y27_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[13][4]~25   ; LCCOMB_X43_Y25_N22 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[14][7]~20   ; LCCOMB_X46_Y27_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[1][2]~12    ; LCCOMB_X46_Y27_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[2][5]~13    ; LCCOMB_X44_Y24_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[3][1]~15    ; LCCOMB_X46_Y27_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[4][6]~10    ; LCCOMB_X46_Y29_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[5][7]~9     ; LCCOMB_X46_Y27_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[6][5]~8     ; LCCOMB_X46_Y29_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[7][2]~11    ; LCCOMB_X46_Y27_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[8][0]~6     ; LCCOMB_X45_Y30_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[9][2]~4     ; LCCOMB_X46_Y27_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[7]~10         ; LCCOMB_X43_Y21_N10 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|alu_out[0]~0        ; LCCOMB_X52_Y23_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[3]~1        ; LCCOMB_X41_Y17_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_state[0]~3      ; LCCOMB_X40_Y17_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|mem_read_addr[2]~0  ; LCCOMB_X40_Y17_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data[4]~1 ; LCCOMB_X41_Y17_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[0][5]~18    ; LCCOMB_X56_Y25_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[10][5]~11   ; LCCOMB_X57_Y26_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[11][7]~20   ; LCCOMB_X53_Y27_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[12][7]~19   ; LCCOMB_X51_Y27_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[13][7]~9    ; LCCOMB_X51_Y24_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[14][2]~15   ; LCCOMB_X51_Y23_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[1][0]~6     ; LCCOMB_X56_Y26_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[2][5]~12    ; LCCOMB_X57_Y26_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[3][7]~22    ; LCCOMB_X51_Y27_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[4][4]~16    ; LCCOMB_X52_Y24_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[5][7]~5     ; LCCOMB_X56_Y26_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[6][6]~10    ; LCCOMB_X51_Y27_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[7][5]~21    ; LCCOMB_X51_Y27_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[8][7]~17    ; LCCOMB_X56_Y25_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[9][5]~4     ; LCCOMB_X54_Y27_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[7]~10         ; LCCOMB_X52_Y23_N8  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|alu_out[0]~0        ; LCCOMB_X46_Y22_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[0]~1        ; LCCOMB_X39_Y17_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_state[1]~3      ; LCCOMB_X47_Y24_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|mem_read_addr[2]~0  ; LCCOMB_X39_Y17_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_addr[6]~0 ; LCCOMB_X39_Y17_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[0][7]~13    ; LCCOMB_X47_Y24_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[10][1]~7    ; LCCOMB_X49_Y30_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[11][4]~10   ; LCCOMB_X48_Y27_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[12][1]~21   ; LCCOMB_X47_Y24_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[13][1]~17   ; LCCOMB_X47_Y23_N4  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[14][5]~20   ; LCCOMB_X46_Y25_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[1][5]~12    ; LCCOMB_X48_Y25_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[2][7]~11    ; LCCOMB_X47_Y28_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[3][5]~14    ; LCCOMB_X47_Y28_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[4][7]~5     ; LCCOMB_X47_Y30_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[5][7]~3     ; LCCOMB_X46_Y25_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[6][3]~4     ; LCCOMB_X47_Y24_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[7][2]~6     ; LCCOMB_X47_Y24_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[8][0]~9     ; LCCOMB_X47_Y24_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[9][4]~8     ; LCCOMB_X48_Y27_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[6]~10         ; LCCOMB_X47_Y23_N26 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|alu_out[4]~0        ; LCCOMB_X49_Y19_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_out[6]~1        ; LCCOMB_X48_Y22_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_state[0]~3      ; LCCOMB_X51_Y18_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|mem_read_addr[2]~0  ; LCCOMB_X45_Y18_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_addr[2]~0 ; LCCOMB_X45_Y18_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[0][1]~16    ; LCCOMB_X52_Y21_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[10][4]~2    ; LCCOMB_X52_Y21_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[11][2]~19   ; LCCOMB_X51_Y21_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[12][6]~17   ; LCCOMB_X51_Y21_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[13][7]~13   ; LCCOMB_X49_Y21_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[14][2]~7    ; LCCOMB_X52_Y21_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[1][0]~10    ; LCCOMB_X52_Y21_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[2][2]~4     ; LCCOMB_X54_Y19_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[3][7]~20    ; LCCOMB_X51_Y21_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[4][3]~15    ; LCCOMB_X52_Y21_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[5][6]~8     ; LCCOMB_X52_Y21_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[6][3]~3     ; LCCOMB_X54_Y19_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[7][6]~18    ; LCCOMB_X51_Y21_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[8][2]~14    ; LCCOMB_X52_Y21_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[9][2]~9     ; LCCOMB_X56_Y21_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[4]~10         ; LCCOMB_X51_Y18_N2  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|decoder:decoder_block|immediate[6]~0                              ; LCCOMB_X31_Y15_N0  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|decoder:decoder_block|reg_input_mux[1]                            ; FF_X28_Y14_N5      ; 428     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[1]~1                            ; LCCOMB_X34_Y15_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|mem_read_address[6]~1                       ; LCCOMB_X34_Y15_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|scheduler:scheduler_block|current_pc[4]~1                         ; LCCOMB_X29_Y15_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out[0]~1        ; LCCOMB_X25_Y15_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_state[1]~3      ; LCCOMB_X26_Y13_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|mem_read_addr[2]~0  ; LCCOMB_X26_Y13_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_data[5]~1 ; LCCOMB_X26_Y13_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[2]~0   ; LCCOMB_X29_Y15_N0  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|nzp[0]~1      ; LCCOMB_X29_Y15_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[0][0]~14    ; LCCOMB_X21_Y10_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[10][3]~5    ; LCCOMB_X22_Y10_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[11][3]~7    ; LCCOMB_X21_Y10_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[12][1]~26   ; LCCOMB_X24_Y11_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[13][0]~25   ; LCCOMB_X26_Y14_N8  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[14][0]~20   ; LCCOMB_X25_Y10_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[1][0]~12    ; LCCOMB_X19_Y11_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[2][7]~13    ; LCCOMB_X21_Y10_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[3][4]~15    ; LCCOMB_X22_Y10_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[4][2]~10    ; LCCOMB_X21_Y10_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[5][0]~9     ; LCCOMB_X21_Y10_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[6][7]~8     ; LCCOMB_X22_Y10_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[7][6]~11    ; LCCOMB_X20_Y11_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[8][3]~6     ; LCCOMB_X22_Y10_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[9][3]~4     ; LCCOMB_X20_Y11_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]~10         ; LCCOMB_X26_Y14_N12 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|alu_out[4]~0        ; LCCOMB_X30_Y12_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[4]~1        ; LCCOMB_X28_Y12_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_state[1]~3      ; LCCOMB_X27_Y12_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|mem_read_addr[0]~0  ; LCCOMB_X28_Y12_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data[6]~1 ; LCCOMB_X28_Y12_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[0][5]~18    ; LCCOMB_X30_Y7_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[10][4]~11   ; LCCOMB_X28_Y9_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[11][4]~20   ; LCCOMB_X28_Y9_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[12][4]~19   ; LCCOMB_X30_Y8_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[13][3]~9    ; LCCOMB_X26_Y12_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[14][4]~15   ; LCCOMB_X28_Y9_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[1][3]~6     ; LCCOMB_X28_Y9_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[2][0]~12    ; LCCOMB_X28_Y9_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[3][6]~22    ; LCCOMB_X28_Y9_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[4][5]~16    ; LCCOMB_X28_Y9_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[5][4]~5     ; LCCOMB_X29_Y7_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[6][2]~10    ; LCCOMB_X28_Y9_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[7][7]~21    ; LCCOMB_X32_Y9_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[8][0]~17    ; LCCOMB_X28_Y9_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[9][5]~4     ; LCCOMB_X28_Y9_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[4]~10         ; LCCOMB_X28_Y12_N26 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|alu_out[6]~0        ; LCCOMB_X25_Y12_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[1]~1        ; LCCOMB_X25_Y12_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_state[0]~3      ; LCCOMB_X25_Y12_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|mem_read_addr[2]~0  ; LCCOMB_X25_Y12_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_data[7]~1 ; LCCOMB_X25_Y12_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[0][0]~13    ; LCCOMB_X19_Y6_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[10][7]~7    ; LCCOMB_X22_Y6_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[11][6]~10   ; LCCOMB_X19_Y6_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[12][2]~21   ; LCCOMB_X22_Y8_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[13][1]~17   ; LCCOMB_X25_Y11_N18 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[14][5]~20   ; LCCOMB_X19_Y6_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[1][4]~12    ; LCCOMB_X21_Y8_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[2][0]~11    ; LCCOMB_X22_Y8_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[3][0]~14    ; LCCOMB_X22_Y8_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[4][6]~5     ; LCCOMB_X22_Y8_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[5][3]~3     ; LCCOMB_X21_Y8_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[6][3]~4     ; LCCOMB_X22_Y8_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[7][1]~6     ; LCCOMB_X28_Y11_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[8][4]~9     ; LCCOMB_X21_Y6_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[9][0]~8     ; LCCOMB_X22_Y8_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]~10         ; LCCOMB_X25_Y12_N4  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|alu_out[7]~0        ; LCCOMB_X28_Y10_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_out[1]~1        ; LCCOMB_X27_Y11_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_state[1]~3      ; LCCOMB_X26_Y10_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|mem_read_addr[1]~0  ; LCCOMB_X19_Y13_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_addr[6]~0 ; LCCOMB_X19_Y13_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[0][4]~16    ; LCCOMB_X26_Y10_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[10][6]~2    ; LCCOMB_X27_Y7_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[11][0]~19   ; LCCOMB_X25_Y6_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[12][2]~17   ; LCCOMB_X25_Y6_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[13][6]~13   ; LCCOMB_X28_Y10_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[14][2]~7    ; LCCOMB_X28_Y9_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[1][1]~10    ; LCCOMB_X24_Y5_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[2][6]~4     ; LCCOMB_X25_Y5_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[3][0]~20    ; LCCOMB_X27_Y7_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[4][0]~15    ; LCCOMB_X25_Y7_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[5][6]~8     ; LCCOMB_X27_Y6_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[6][7]~3     ; LCCOMB_X25_Y5_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[7][0]~18    ; LCCOMB_X26_Y10_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[8][0]~14    ; LCCOMB_X27_Y6_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[9][5]~9     ; LCCOMB_X24_Y5_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[3]~10         ; LCCOMB_X26_Y10_N10 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|decoder:decoder_block|reg_input_mux[1]                            ; FF_X37_Y14_N21     ; 428     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|decoder:decoder_block|reg_input_mux[1]~0                          ; LCCOMB_X40_Y15_N8  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[5]~1                            ; LCCOMB_X39_Y15_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|mem_read_address[3]~1                       ; LCCOMB_X39_Y15_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|scheduler:scheduler_block|current_pc[2]~1                         ; LCCOMB_X37_Y12_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_out[7]~1        ; LCCOMB_X34_Y12_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|lsu_state[0]~3      ; LCCOMB_X40_Y10_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|mem_read_addr[4]~0  ; LCCOMB_X34_Y12_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|lsu:lsu_block|mem_write_addr[0]~0 ; LCCOMB_X34_Y12_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|new_pc[4]~0   ; LCCOMB_X37_Y12_N30 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|pc_nzp:pc_nzp_block|nzp[1]~1      ; LCCOMB_X37_Y12_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[0][7]~14    ; LCCOMB_X45_Y6_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[10][5]~5    ; LCCOMB_X44_Y9_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[11][5]~7    ; LCCOMB_X44_Y9_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[12][2]~26   ; LCCOMB_X44_Y9_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[13][3]~25   ; LCCOMB_X42_Y9_N0   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[14][4]~20   ; LCCOMB_X44_Y9_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[1][6]~12    ; LCCOMB_X44_Y9_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[2][6]~13    ; LCCOMB_X44_Y9_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[3][1]~15    ; LCCOMB_X44_Y9_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[4][1]~10    ; LCCOMB_X44_Y9_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[5][2]~9     ; LCCOMB_X44_Y9_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[6][5]~8     ; LCCOMB_X44_Y9_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[7][3]~11    ; LCCOMB_X44_Y9_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[8][7]~6     ; LCCOMB_X44_Y9_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|registers[9][5]~4     ; LCCOMB_X44_Y9_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|rf:rf_block|rt_data[4]~10         ; LCCOMB_X40_Y10_N16 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|alu_out[4]~0        ; LCCOMB_X38_Y11_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[4]~1        ; LCCOMB_X35_Y11_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_state[0]~3      ; LCCOMB_X34_Y11_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|mem_read_addr[7]~0  ; LCCOMB_X35_Y11_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|mem_write_data[6]~1 ; LCCOMB_X35_Y11_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[0][4]~18    ; LCCOMB_X41_Y9_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[10][0]~11   ; LCCOMB_X41_Y9_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[11][1]~20   ; LCCOMB_X41_Y9_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[12][3]~19   ; LCCOMB_X41_Y9_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[13][1]~9    ; LCCOMB_X39_Y11_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[14][1]~15   ; LCCOMB_X41_Y9_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[1][4]~6     ; LCCOMB_X41_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[2][0]~12    ; LCCOMB_X41_Y9_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[3][4]~22    ; LCCOMB_X41_Y9_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[4][3]~16    ; LCCOMB_X41_Y9_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[5][7]~5     ; LCCOMB_X41_Y7_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[6][5]~10    ; LCCOMB_X41_Y7_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[7][6]~21    ; LCCOMB_X41_Y9_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[8][4]~17    ; LCCOMB_X41_Y9_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[9][3]~4     ; LCCOMB_X41_Y9_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|rt_data[0]~10         ; LCCOMB_X38_Y8_N12  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|alu_out[7]~0        ; LCCOMB_X48_Y13_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[7]~1        ; LCCOMB_X48_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_state[0]~3      ; LCCOMB_X34_Y11_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|mem_read_addr[7]~0  ; LCCOMB_X34_Y11_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|mem_write_addr[7]~0 ; LCCOMB_X34_Y11_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[0][6]~13    ; LCCOMB_X47_Y10_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[10][4]~7    ; LCCOMB_X47_Y10_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[11][7]~10   ; LCCOMB_X47_Y10_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[12][4]~21   ; LCCOMB_X47_Y11_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[13][0]~17   ; LCCOMB_X46_Y12_N2  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[14][5]~20   ; LCCOMB_X46_Y11_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[1][0]~12    ; LCCOMB_X46_Y11_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[2][2]~11    ; LCCOMB_X47_Y10_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[3][3]~14    ; LCCOMB_X47_Y10_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[4][6]~5     ; LCCOMB_X47_Y10_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[5][7]~3     ; LCCOMB_X47_Y10_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[6][2]~4     ; LCCOMB_X47_Y10_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[7][5]~6     ; LCCOMB_X46_Y11_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[8][7]~9     ; LCCOMB_X46_Y11_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|registers[9][4]~8     ; LCCOMB_X47_Y10_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|rf:rf_block|rt_data[3]~10         ; LCCOMB_X48_Y13_N2  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|alu_out[2]~0        ; LCCOMB_X44_Y15_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_out[7]~1        ; LCCOMB_X39_Y13_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_state[1]~3      ; LCCOMB_X35_Y15_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|mem_read_addr[3]~0  ; LCCOMB_X35_Y15_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|mem_write_data[7]~1 ; LCCOMB_X35_Y15_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[0][5]~16    ; LCCOMB_X42_Y11_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[10][0]~2    ; LCCOMB_X42_Y11_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[11][4]~19   ; LCCOMB_X42_Y11_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[12][2]~17   ; LCCOMB_X42_Y11_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[13][5]~13   ; LCCOMB_X40_Y12_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[14][6]~7    ; LCCOMB_X42_Y11_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[1][0]~10    ; LCCOMB_X42_Y11_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[2][3]~4     ; LCCOMB_X42_Y11_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[3][4]~20    ; LCCOMB_X42_Y11_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[4][5]~15    ; LCCOMB_X42_Y11_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[5][4]~8     ; LCCOMB_X45_Y12_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[6][3]~3     ; LCCOMB_X42_Y11_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[7][6]~18    ; LCCOMB_X45_Y12_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[8][1]~14    ; LCCOMB_X42_Y11_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[9][7]~9     ; LCCOMB_X42_Y11_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|rt_data[7]~10         ; LCCOMB_X44_Y15_N6  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dcr:dcr_inst|grid_num_blocks[6]~1                                                         ; LCCOMB_X59_Y10_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|block_ids[0]~9                                               ; LCCOMB_X30_Y25_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|block_ids[16]~7                                              ; LCCOMB_X33_Y29_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|block_ids[24]~10                                             ; LCCOMB_X36_Y29_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|block_ids[8]~8                                               ; LCCOMB_X32_Y31_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|num_blocks_done[16]~40                                       ; LCCOMB_X36_Y30_N30 ; 140     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|sm_block_done[0]                                             ; FF_X28_Y29_N5      ; 46      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|sm_block_done[1]                                             ; FF_X39_Y25_N27     ; 51      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|sm_block_done[2]                                             ; FF_X33_Y28_N25     ; 55      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|sm_block_done[3]                                             ; FF_X35_Y29_N29     ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|sm_reset[0]                                                  ; FF_X27_Y29_N1      ; 862     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|sm_reset[1]                                                  ; FF_X35_Y25_N25     ; 861     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|sm_reset[2]                                                  ; FF_X33_Y25_N29     ; 861     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|sm_reset[3]                                                  ; FF_X36_Y30_N13     ; 863     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|sm_thread_count[2]~0                                         ; LCCOMB_X32_Y27_N20 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|thread_ids[0]~94                                             ; LCCOMB_X30_Y27_N30 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|thread_ids[112]~95                                           ; LCCOMB_X35_Y29_N30 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|thread_ids[32]~93                                            ; LCCOMB_X39_Y25_N4  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dispatcher_2:dispatcher_inst|thread_ids[64]~92                                            ; LCCOMB_X33_Y28_N14 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; enable                                                                                    ; PIN_89             ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[12]~1           ; LCCOMB_X35_Y19_N2  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[28]~2           ; LCCOMB_X35_Y19_N30 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[44]~0           ; LCCOMB_X35_Y19_N16 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[60]~3           ; LCCOMB_X35_Y19_N22 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[0]~34               ; LCCOMB_X28_Y16_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[104]~43             ; LCCOMB_X28_Y16_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[112]~39             ; LCCOMB_X28_Y16_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[120]~47             ; LCCOMB_X28_Y17_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[16]~38              ; LCCOMB_X28_Y16_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[24]~46              ; LCCOMB_X28_Y16_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[32]~33              ; LCCOMB_X29_Y16_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[40]~41              ; LCCOMB_X28_Y16_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[48]~36              ; LCCOMB_X29_Y16_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[56]~45              ; LCCOMB_X28_Y16_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[64]~32              ; LCCOMB_X28_Y16_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[72]~40              ; LCCOMB_X28_Y16_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[80]~37              ; LCCOMB_X28_Y16_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[88]~44              ; LCCOMB_X28_Y16_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[8]~42               ; LCCOMB_X29_Y16_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[96]~35              ; LCCOMB_X29_Y16_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_rens[15]~581                  ; LCCOMB_X6_Y14_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~10                 ; LCCOMB_X20_Y18_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~12                 ; LCCOMB_X26_Y16_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~14                 ; LCCOMB_X20_Y18_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~16                 ; LCCOMB_X20_Y16_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~18                 ; LCCOMB_X31_Y16_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~2                  ; LCCOMB_X27_Y17_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~20                 ; LCCOMB_X28_Y11_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~22                 ; LCCOMB_X33_Y14_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~24                 ; LCCOMB_X19_Y16_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~26                 ; LCCOMB_X31_Y16_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~28                 ; LCCOMB_X28_Y11_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~30                 ; LCCOMB_X33_Y14_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~32                 ; LCCOMB_X27_Y17_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~4                  ; LCCOMB_X26_Y16_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~6                  ; LCCOMB_X24_Y12_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_write_done~8                  ; LCCOMB_X20_Y16_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_with_controller:data_mem|mem_controller_2:cont|mem_write_en[0]~0                      ; LCCOMB_X31_Y17_N12 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; reset                                                                                     ; PIN_121            ; 337     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_28   ; 4057    ; 30                                   ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------+
; Non-Global High Fan-Out Signals                    ;
+------------------------------------------+---------+
; Name                                     ; Fan-Out ;
+------------------------------------------+---------+
; dispatcher_2:dispatcher_inst|sm_reset[3] ; 863     ;
; dispatcher_2:dispatcher_inst|sm_reset[0] ; 862     ;
; dispatcher_2:dispatcher_inst|sm_reset[1] ; 861     ;
; dispatcher_2:dispatcher_inst|sm_reset[2] ; 861     ;
+------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                       ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; db/gpu.ram0_prog_mem_rom_f0ea5c10.hdl.mif ; M9K_X23_Y19_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ram_with_controller:data_mem|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_08g1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                      ; M9K_X23_Y17_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |gpu_dut|prog_mem_with_controller:progmem|prog_mem_rom:prog_mem|altsyncram:rom_rtl_0|altsyncram_ff61:auto_generated|ALTSYNCRAM                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;8;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;16;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;128;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;136;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;144;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;152;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;160;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;168;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;176;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;184;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;192;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;200;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;208;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;216;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;224;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;232;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;240;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;248;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 16          ; 2                   ; 110               ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 55                ;
; Embedded Multiplier Blocks            ; 16          ; --                  ; 55                ;
; Embedded Multiplier 9-bit elements    ; 16          ; 2                   ; 110               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 16          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                      ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X18_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:2:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X18_Y17_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X50_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:1:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X50_Y23_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X50_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:0:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X50_Y28_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X50_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:3:ith_sm|thread_struct:\threads:0:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X50_Y7_N0  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X50_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:1:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X50_Y22_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X18_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X18_Y8_N0  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X18_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:0:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X18_Y20_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X50_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X50_Y13_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X18_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:2:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X18_Y12_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X50_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X50_Y24_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X18_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:0:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X18_Y19_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X50_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X50_Y8_N0  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X18_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:2:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X18_Y4_N0  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X50_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X50_Y18_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X50_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X50_Y20_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X50_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:\sm_insts:3:ith_sm|thread_struct:\threads:3:thread|alu:alu_block|lpm_mult:Mult0|mult_0ls:auto_generated|mac_mult1 ;                           ; DSPMULT_X50_Y15_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 17,138 / 73,977 ( 23 % ) ;
; C16 interconnects     ; 96 / 3,060 ( 3 % )       ;
; C4 interconnects      ; 8,199 / 56,160 ( 15 % )  ;
; Direct links          ; 2,119 / 73,977 ( 3 % )   ;
; Global clocks         ; 1 / 20 ( 5 % )           ;
; Local interconnects   ; 5,552 / 24,960 ( 22 % )  ;
; NSLEEPs               ; 0 / 380 ( 0 % )          ;
; R24 interconnects     ; 146 / 2,940 ( 5 % )      ;
; R4 interconnects      ; 9,252 / 76,160 ( 12 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.42) ; Number of LABs  (Total = 879) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 27                            ;
; 2                                           ; 16                            ;
; 3                                           ; 16                            ;
; 4                                           ; 18                            ;
; 5                                           ; 11                            ;
; 6                                           ; 17                            ;
; 7                                           ; 9                             ;
; 8                                           ; 18                            ;
; 9                                           ; 28                            ;
; 10                                          ; 5                             ;
; 11                                          ; 12                            ;
; 12                                          ; 25                            ;
; 13                                          ; 31                            ;
; 14                                          ; 54                            ;
; 15                                          ; 108                           ;
; 16                                          ; 484                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.18) ; Number of LABs  (Total = 879) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 674                           ;
; 1 Clock enable                     ; 211                           ;
; 1 Sync. clear                      ; 369                           ;
; 1 Sync. load                       ; 299                           ;
; 2 Clock enables                    ; 363                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.66) ; Number of LABs  (Total = 879) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 18                            ;
; 2                                            ; 19                            ;
; 3                                            ; 9                             ;
; 4                                            ; 19                            ;
; 5                                            ; 3                             ;
; 6                                            ; 9                             ;
; 7                                            ; 6                             ;
; 8                                            ; 17                            ;
; 9                                            ; 13                            ;
; 10                                           ; 15                            ;
; 11                                           ; 14                            ;
; 12                                           ; 13                            ;
; 13                                           ; 20                            ;
; 14                                           ; 24                            ;
; 15                                           ; 51                            ;
; 16                                           ; 127                           ;
; 17                                           ; 52                            ;
; 18                                           ; 105                           ;
; 19                                           ; 24                            ;
; 20                                           ; 45                            ;
; 21                                           ; 21                            ;
; 22                                           ; 34                            ;
; 23                                           ; 23                            ;
; 24                                           ; 69                            ;
; 25                                           ; 13                            ;
; 26                                           ; 32                            ;
; 27                                           ; 11                            ;
; 28                                           ; 16                            ;
; 29                                           ; 14                            ;
; 30                                           ; 18                            ;
; 31                                           ; 7                             ;
; 32                                           ; 18                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.26) ; Number of LABs  (Total = 879) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 32                            ;
; 2                                               ; 97                            ;
; 3                                               ; 28                            ;
; 4                                               ; 77                            ;
; 5                                               ; 47                            ;
; 6                                               ; 62                            ;
; 7                                               ; 63                            ;
; 8                                               ; 126                           ;
; 9                                               ; 65                            ;
; 10                                              ; 48                            ;
; 11                                              ; 30                            ;
; 12                                              ; 29                            ;
; 13                                              ; 21                            ;
; 14                                              ; 30                            ;
; 15                                              ; 29                            ;
; 16                                              ; 58                            ;
; 17                                              ; 3                             ;
; 18                                              ; 4                             ;
; 19                                              ; 5                             ;
; 20                                              ; 4                             ;
; 21                                              ; 4                             ;
; 22                                              ; 5                             ;
; 23                                              ; 6                             ;
; 24                                              ; 3                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.95) ; Number of LABs  (Total = 879) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 9                             ;
; 4                                            ; 30                            ;
; 5                                            ; 14                            ;
; 6                                            ; 14                            ;
; 7                                            ; 5                             ;
; 8                                            ; 17                            ;
; 9                                            ; 13                            ;
; 10                                           ; 21                            ;
; 11                                           ; 34                            ;
; 12                                           ; 33                            ;
; 13                                           ; 36                            ;
; 14                                           ; 47                            ;
; 15                                           ; 28                            ;
; 16                                           ; 30                            ;
; 17                                           ; 34                            ;
; 18                                           ; 37                            ;
; 19                                           ; 42                            ;
; 20                                           ; 53                            ;
; 21                                           ; 43                            ;
; 22                                           ; 34                            ;
; 23                                           ; 29                            ;
; 24                                           ; 40                            ;
; 25                                           ; 26                            ;
; 26                                           ; 27                            ;
; 27                                           ; 28                            ;
; 28                                           ; 55                            ;
; 29                                           ; 28                            ;
; 30                                           ; 26                            ;
; 31                                           ; 14                            ;
; 32                                           ; 12                            ;
; 33                                           ; 8                             ;
; 34                                           ; 3                             ;
; 35                                           ; 4                             ;
; 36                                           ; 1                             ;
; 37                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules              ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass             ; 0            ; 0            ; 0            ; 0            ; 0            ; 22        ; 0            ; 0            ; 22        ; 22        ; 0            ; 1            ; 0            ; 0            ; 21           ; 0            ; 1            ; 21           ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 22        ; 0            ; 0            ;
; Total Unchecked        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable     ; 22           ; 22           ; 22           ; 22           ; 22           ; 0         ; 22           ; 22           ; 0         ; 0         ; 22           ; 21           ; 22           ; 22           ; 1            ; 22           ; 21           ; 1            ; 22           ; 22           ; 22           ; 21           ; 22           ; 22           ; 22           ; 22           ; 22           ; 0         ; 22           ; 22           ;
; Total Fail             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; grid_done              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; start                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_blocks_in[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dcr_write_enable       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_blocks_in[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_blocks_in[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_blocks_in[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_blocks_in[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_blocks_in[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_blocks_in[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_blocks_in[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_threads_in[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_threads_in[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_threads_in[4] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_threads_in[6] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_threads_in[5] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_threads_in[7] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_threads_in[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; grid_num_threads_in[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enable                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 11.0              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                  ; Destination Register                                                                                                                    ; Delay Added in ns ;
+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ram_with_controller:data_mem|data_mem_ram:ram|read_address_reg[0]                ; ram_with_controller:data_mem|data_mem_ram:ram|altsyncram:ram_block_rtl_0|altsyncram_08g1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.305             ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[6] ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[14][6]                                                    ; 0.158             ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[3] ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[14][3]                                                    ; 0.158             ;
; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[0] ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|rf:rf_block|registers[14][0]                                                    ; 0.158             ;
; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_out[7] ; core:\sm_insts:0:ith_sm|thread_struct:\threads:3:thread|rf:rf_block|registers[14][7]                                                    ; 0.158             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[46]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[14]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[30]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[14]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[14]    ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[14]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[36]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[4]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[37]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[5]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[38]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[6]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[39]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[7]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[33]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[1]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[34]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[2]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[35]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[3]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[32]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[0]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[41]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[9]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[40]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[8]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[43]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[11]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[42]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[10]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[20]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[4]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[21]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[5]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[22]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[6]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[23]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[7]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[17]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[1]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[18]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[2]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[19]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[3]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[16]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[0]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[25]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[9]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[24]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[8]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[27]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[11]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[26]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[10]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[55]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[7]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[4]     ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[4]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[6]     ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[6]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[7]     ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[7]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[5]     ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[5]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[1]     ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[1]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[2]     ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[2]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[3]     ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[3]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[54]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[6]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[48]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[0]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[57]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[9]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[56]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[8]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[59]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[11]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[58]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[10]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[63]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[15]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[47]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[15]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[44]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[12]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[45]    ; core:\sm_insts:2:ith_sm|fetcher:fetcher_block|instruction[13]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[28]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[12]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[29]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[13]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[31]    ; core:\sm_insts:1:ith_sm|fetcher:fetcher_block|instruction[15]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[0]     ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[0]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[8]     ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[8]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[9]     ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[9]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[10]    ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[10]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[11]    ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[11]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[15]    ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[15]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[12]    ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[12]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[13]    ; core:\sm_insts:0:ith_sm|fetcher:fetcher_block|instruction[13]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[49]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[1]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[50]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[2]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[51]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[3]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[52]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[4]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[53]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[5]                                                                            ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[60]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[12]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[61]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[13]                                                                           ; 0.103             ;
; prog_mem_with_controller:progmem|mem_controller_2:cont|consumer_read_data[62]    ; core:\sm_insts:3:ith_sm|fetcher:fetcher_block|instruction[14]                                                                           ; 0.103             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[47]        ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[7]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[45]        ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[5]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[42]        ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[2]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[41]        ; core:\sm_insts:1:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[1]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[63]        ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_out[7]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[59]        ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_out[3]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[60]        ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_out[4]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[61]        ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_out[5]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[58]        ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_out[2]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[57]        ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_out[1]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[56]        ; core:\sm_insts:1:ith_sm|thread_struct:\threads:3:thread|lsu:lsu_block|lsu_out[0]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[118]       ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[6]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[119]       ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[7]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[115]       ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[3]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[116]       ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[4]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[117]       ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[5]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[114]       ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[2]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[113]       ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[1]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[112]       ; core:\sm_insts:3:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[0]                                                        ; 0.100             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[86]        ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[6]                                                        ; 0.099             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[87]        ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[7]                                                        ; 0.099             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[83]        ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[3]                                                        ; 0.099             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[84]        ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[4]                                                        ; 0.099             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[85]        ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[5]                                                        ; 0.099             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[82]        ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[2]                                                        ; 0.099             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[81]        ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[1]                                                        ; 0.099             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[80]        ; core:\sm_insts:2:ith_sm|thread_struct:\threads:2:thread|lsu:lsu_block|lsu_out[0]                                                        ; 0.099             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[110]       ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[6]                                                        ; 0.099             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[111]       ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[7]                                                        ; 0.099             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[107]       ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[3]                                                        ; 0.099             ;
; ram_with_controller:data_mem|mem_controller_2:cont|consumer_read_data[108]       ; core:\sm_insts:3:ith_sm|thread_struct:\threads:1:thread|lsu:lsu_block|lsu_out[4]                                                        ; 0.099             ;
+----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 10M25SAE144C8G for design "gpu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAE144C8G is compatible
    Info (176445): Device 10M08SAE144C8GES is compatible
    Info (176445): Device 10M04SAE144C8G is compatible
    Info (176445): Device 10M16SAE144C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location 16
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location 18
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location 19
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location 20
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location 126
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location 129
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location 136
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location 138
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 22 pins of 22 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332104): Reading SDC File: 'sim_src/test.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
Info (176353): Automatically promoted node clock~input (placed in PIN 28 (CLK1n, DIFFIO_RX_L22n, DIFFOUT_L22n, High_Speed)) File: C:/Users/Siddhant Kaul/Desktop/college/SoC/miniGPU/miniGPU/src/gpu_dut.vhd Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 256 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 256 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 21 (unused VREF, 2.5V VCCIO, 20 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  13 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:22
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X24_Y12 to location X35_Y23
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (11888): Total time spent on timing analysis during the Fitter is 7.58 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file C:/Users/Siddhant Kaul/Desktop/college/SoC/miniGPU/miniGPU/output_files/gpu.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 6702 megabytes
    Info: Processing ended: Sun Sep 28 14:06:10 2025
    Info: Elapsed time: 00:00:48
    Info: Total CPU time (on all processors): 00:02:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Siddhant Kaul/Desktop/college/SoC/miniGPU/miniGPU/output_files/gpu.fit.smsg.


