0.6
2019.1
May 24 2019
15:06:07
D:/VIVADO/Grupo3/lab1-g03/lab1.1/lab1.1.sim/sim_1/behav/xsim/glbl.v,1660204849,verilog,,,,glbl,,,,,,,,
D:/VIVADO/Grupo3/lab1-g03/lab1.1/lab1.1.srcs/sim_1/new/tb_module_rca_8bits.sv,1660206181,systemVerilog,,,,tb_module_rca_8bits,,,,,,,,
D:/VIVADO/Grupo3/lab1-g03/lab1.1/lab1.1.srcs/sources_1/new/module_full_adder_1bit.sv,1660205076,systemVerilog,,D:/VIVADO/Grupo3/lab1-g03/lab1.1/lab1.1.srcs/sources_1/new/module_rca_8bits.sv,,module_full_adder_1bit,,,,,,,,
D:/VIVADO/Grupo3/lab1-g03/lab1.1/lab1.1.srcs/sources_1/new/module_rca_8bits.sv,1660205405,systemVerilog,,D:/VIVADO/Grupo3/lab1-g03/lab1.1/lab1.1.srcs/sim_1/new/tb_module_rca_8bits.sv,,module_rca_8bits,,,,,,,,
