Fitter report for PIANO2
Sun Aug 18 14:09:52 2019
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Aug 18 14:09:52 2019           ;
; Quartus Prime Version              ; 17.0.0 Build 595 04/25/2017 SJ Standard Edition ;
; Revision Name                      ; PIANO2                                          ;
; Top-level Entity Name              ; piano_ordenado_final2                           ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22F17C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,736 / 22,320 ( 8 % )                          ;
;     Total combinational functions  ; 1,569 / 22,320 ( 7 % )                          ;
;     Dedicated logic registers      ; 994 / 22,320 ( 4 % )                            ;
; Total registers                    ; 994                                             ;
; Total pins                         ; 77 / 154 ( 50 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,152 / 608,256 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                     ;
+--------------+-----------------------+--------------+------------------+---------------+----------------+
; Name         ; Ignored Entity        ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source ;
+--------------+-----------------------+--------------+------------------+---------------+----------------+
; I/O Standard ; piano_ordenado_final2 ;              ; COLUMNAS[1](n)   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; piano_ordenado_final2 ;              ; ESTADO           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; piano_ordenado_final2 ;              ; FILAS            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; piano_ordenado_final2 ;              ; QRAM_1[0]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; piano_ordenado_final2 ;              ; QRAM_1[1]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; piano_ordenado_final2 ;              ; QRAM_1[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; piano_ordenado_final2 ;              ; SEG              ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; piano_ordenado_final2 ;              ; o_adc_data       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; piano_ordenado_final2 ;              ; o_adc_data_valid ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+-----------------------+--------------+------------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2775 ) ; 0.00 % ( 0 / 2775 )        ; 0.00 % ( 0 / 2775 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2775 ) ; 0.00 % ( 0 / 2775 )        ; 0.00 % ( 0 / 2775 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2282 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 483 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/output_files/PIANO2.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,736 / 22,320 ( 8 % )    ;
;     -- Combinational with no register       ; 742                       ;
;     -- Register only                        ; 167                       ;
;     -- Combinational with a register        ; 827                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 585                       ;
;     -- 3 input functions                    ; 299                       ;
;     -- <=2 input functions                  ; 685                       ;
;     -- Register only                        ; 167                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1197                      ;
;     -- arithmetic mode                      ; 372                       ;
;                                             ;                           ;
; Total registers*                            ; 994 / 23,018 ( 4 % )      ;
;     -- Dedicated logic registers            ; 994 / 22,320 ( 4 % )      ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 174 / 1,395 ( 12 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 77 / 154 ( 50 % )         ;
;     -- Clock pins                           ; 6 / 7 ( 86 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )            ;
;                                             ;                           ;
; M9Ks                                        ; 6 / 66 ( 9 % )            ;
; Total block memory bits                     ; 1,152 / 608,256 ( < 1 % ) ;
; Total block memory implementation bits      ; 55,296 / 608,256 ( 9 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global signals                              ; 20                        ;
;     -- Global clocks                        ; 20 / 20 ( 100 % )         ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1.4% / 1.4% / 1.5%        ;
; Peak interconnect usage (total/H/V)         ; 6.6% / 6.5% / 6.7%        ;
; Maximum fan-out                             ; 365                       ;
; Highest non-global fan-out                  ; 77                        ;
; Total fan-out                               ; 7995                      ;
; Average fan-out                             ; 2.77                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                 ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ;
;                                             ;                      ;                       ;                                ;
; Total logic elements                        ; 1421 / 22320 ( 6 % ) ; 315 / 22320 ( 1 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 612                  ; 130                   ; 0                              ;
;     -- Register only                        ; 149                  ; 18                    ; 0                              ;
;     -- Combinational with a register        ; 660                  ; 167                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;
;     -- 4 input functions                    ; 455                  ; 130                   ; 0                              ;
;     -- 3 input functions                    ; 177                  ; 122                   ; 0                              ;
;     -- <=2 input functions                  ; 640                  ; 45                    ; 0                              ;
;     -- Register only                        ; 149                  ; 18                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;
;     -- normal mode                          ; 909                  ; 288                   ; 0                              ;
;     -- arithmetic mode                      ; 363                  ; 9                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total registers                             ; 809                  ; 185                   ; 0                              ;
;     -- Dedicated logic registers            ; 809 / 22320 ( 4 % )  ; 185 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total LABs:  partially or completely used   ; 155 / 1395 ( 11 % )  ; 26 / 1395 ( 2 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ;
; I/O pins                                    ; 77                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 1152                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 55296                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 6 / 66 ( 9 % )       ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 19 / 24 ( 79 % )     ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                       ;                                ;
; Connections                                 ;                      ;                       ;                                ;
;     -- Input Connections                    ; 613                  ; 286                   ; 0                              ;
;     -- Registered Input Connections         ; 282                  ; 194                   ; 0                              ;
;     -- Output Connections                   ; 490                  ; 409                   ; 0                              ;
;     -- Registered Output Connections        ; 42                   ; 397                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;
;     -- Total Connections                    ; 6611                 ; 2083                  ; 5                              ;
;     -- Registered Connections               ; 2412                 ; 1283                  ; 0                              ;
;                                             ;                      ;                       ;                                ;
; External Connections                        ;                      ;                       ;                                ;
;     -- Top                                  ; 408                  ; 695                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 695                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;
;     -- Input Ports                          ; 145                  ; 198                   ; 0                              ;
;     -- Output Ports                         ; 98                   ; 215                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 157                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 12                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 130                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 135                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 124                   ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_DOUT     ; A9    ; 7        ; 25           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; B1           ; D3    ; 8        ; 1            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; B2           ; C3    ; 8        ; 1            ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; B_MELODIA    ; E10   ; 7        ; 45           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; B_PRACTICA   ; E11   ; 7        ; 45           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; B_REGRESAR   ; D9    ; 7        ; 31           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; B_REPRODUCIR ; C9    ; 7        ; 31           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CA0          ; T12   ; 4        ; 36           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CA1          ; R12   ; 4        ; 36           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CA2          ; T13   ; 4        ; 40           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CA3          ; T14   ; 4        ; 45           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CA4          ; T15   ; 4        ; 45           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CA5          ; R9    ; 4        ; 27           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CA6          ; T9    ; 4        ; 27           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CA7          ; T11   ; 4        ; 36           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GUARDAR      ; A3    ; 8        ; 7            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RESET        ; B11   ; 7        ; 40           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; START        ; C11   ; 7        ; 38           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SWT1         ; A7    ; 8        ; 20           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SWT2         ; C6    ; 8        ; 18           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SWT3         ; E6    ; 8        ; 14           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; clock_50     ; R8    ; 3        ; 27           ; 0            ; 21           ; 55                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; do           ; E9    ; 7        ; 29           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; fa           ; B4    ; 8        ; 7            ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; i_adc_ch[0]  ; M1    ; 2        ; 0            ; 16           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_adc_ch[1]  ; T8    ; 3        ; 27           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_adc_ch[2]  ; B9    ; 7        ; 25           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_conv_ena   ; M15   ; 5        ; 53           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; la           ; F8    ; 8        ; 20           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; mi           ; A2    ; 8        ; 7            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; no           ; A4    ; 8        ; 9            ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; re           ; D8    ; 8        ; 23           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; si           ; E7    ; 8        ; 16           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sol          ; A8    ; 8        ; 25           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CS_N       ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_DIN        ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SCLK       ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COLUMNAS[0]    ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COLUMNAS[1]    ; J16   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COLUMNAS[2]    ; M10   ; 4        ; 43           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COLUMNAS[3]    ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COLUMNAS[4]    ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ESTADO[0]      ; A12   ; 7        ; 43           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ESTADO[1]      ; D11   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ESTADO[2]      ; D12   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ESTADO[3]      ; B12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FILAS[0]       ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FILAS[1]       ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FILAS[2]       ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FILAS[3]       ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FILAS[4]       ; N11   ; 4        ; 43           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FILAS[5]       ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FILAS[6]       ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OK[1]          ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PARLANTE       ; D6    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[0]         ; R14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[1]         ; N14   ; 5        ; 53           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[2]         ; N9    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[3]         ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[4]         ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[5]         ; J13   ; 5        ; 53           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEG[6]         ; J14   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_adc_ch[0]    ; C15   ; 6        ; 53           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_adc_ch[1]    ; D16   ; 6        ; 53           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_adc_ch[2]    ; D15   ; 6        ; 53           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_adc_data[0]  ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_adc_data[10] ; N6    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_adc_data[11] ; D5    ; 8        ; 5            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_adc_data[1]  ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_adc_data[2]  ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_adc_data[3]  ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_adc_data[4]  ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_adc_data[5]  ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_adc_data[6]  ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_adc_data[7]  ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_adc_data[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_adc_data[9]  ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                                    ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                                    ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                                    ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                                    ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                     ; Use as regular IO        ; COLUMNAS[1]             ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                       ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; D16      ;                                        ; Use as regular IO        ; o_adc_ch[1]             ; Dual Purpose Pin          ;
; D15      ; PADD23                                 ; Use as regular IO        ; o_adc_ch[2]             ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                     ; Use as regular IO        ; RESET                   ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                     ; Use as regular IO        ; o_adc_data[0]           ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                     ; Use as regular IO        ; ADC_CS_N                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                     ; Use as regular IO        ; ADC_DIN                 ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                     ; Use as regular IO        ; B_REPRODUCIR            ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                     ; Use as regular IO        ; B_REGRESAR              ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; do                      ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                     ; Use as regular IO        ; la                      ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                     ; Use as regular IO        ; SWT1                    ; Dual Purpose Pin          ;
; E7       ; DATA5                                  ; Use as regular IO        ; si                      ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                      ; Use as regular IO        ; SWT3                    ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                      ; Use as regular IO        ; PARLANTE                ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                     ; Use as regular IO        ; no                      ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                     ; Use as regular IO        ; fa                      ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 14 ( 50 % )  ; 3.3V          ; --           ;
; 2        ; 2 / 16 ( 13 % )  ; 3.3V          ; --           ;
; 3        ; 5 / 25 ( 20 % )  ; 3.3V          ; --           ;
; 4        ; 15 / 20 ( 75 % ) ; 3.3V          ; --           ;
; 5        ; 14 / 18 ( 78 % ) ; 3.3V          ; --           ;
; 6        ; 4 / 13 ( 31 % )  ; 2.5V          ; --           ;
; 7        ; 20 / 24 ( 83 % ) ; 3.3V          ; --           ;
; 8        ; 15 / 24 ( 63 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; mi                                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; GUARDAR                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; no                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; SWT1                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; sol                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; ADC_DOUT                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; ADC_CS_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; o_adc_data[3]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; ESTADO[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; o_adc_data[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; o_adc_data[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; o_adc_data[6]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; fa                                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; i_adc_ch[2]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; ADC_DIN                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; RESET                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; ESTADO[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; o_adc_data[2]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; ADC_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; B2                                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; SWT2                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; B_REPRODUCIR                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; START                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; o_adc_ch[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; o_adc_data[4]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; B1                                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; o_adc_data[11]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 234        ; 8        ; PARLANTE                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; re                                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; B_REGRESAR                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; ESTADO[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; ESTADO[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; o_adc_ch[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 169        ; 6        ; o_adc_ch[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; SWT3                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; si                                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; do                                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; B_MELODIA                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; B_PRACTICA                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; o_adc_data[5]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; la                                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; SEG[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; SEG[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; COLUMNAS[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; SEG[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; FILAS[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; o_adc_data[7]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; COLUMNAS[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; COLUMNAS[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; FILAS[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; SEG[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; i_adc_ch[0]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; o_adc_data[9]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; COLUMNAS[2]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; i_conv_ena                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; o_adc_data[10]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; SEG[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; FILAS[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; SEG[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; COLUMNAS[4]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; FILAS[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; FILAS[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; OK[1]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; FILAS[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clock_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; CA5                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 96         ; 4        ; FILAS[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; CA1                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; SEG[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; o_adc_data[8]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; i_adc_ch[1]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; CA6                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; CA7                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; CA0                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; CA2                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; CA3                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; CA4                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; PARLANTE       ; Missing drive strength        ;
; OK[1]          ; Missing drive strength        ;
; ADC_SCLK       ; Missing drive strength        ;
; ADC_CS_N       ; Missing drive strength        ;
; ADC_DIN        ; Missing drive strength        ;
; COLUMNAS[4]    ; Missing drive strength        ;
; COLUMNAS[3]    ; Missing drive strength        ;
; COLUMNAS[2]    ; Missing drive strength        ;
; COLUMNAS[1]    ; Missing drive strength        ;
; COLUMNAS[0]    ; Missing drive strength        ;
; ESTADO[3]      ; Missing drive strength        ;
; ESTADO[2]      ; Missing drive strength        ;
; ESTADO[1]      ; Missing drive strength        ;
; ESTADO[0]      ; Missing drive strength        ;
; FILAS[6]       ; Missing drive strength        ;
; FILAS[5]       ; Missing drive strength        ;
; FILAS[4]       ; Missing drive strength        ;
; FILAS[3]       ; Missing drive strength        ;
; FILAS[2]       ; Missing drive strength        ;
; FILAS[1]       ; Missing drive strength        ;
; FILAS[0]       ; Missing drive strength        ;
; o_adc_ch[2]    ; Incomplete set of assignments ;
; o_adc_ch[1]    ; Incomplete set of assignments ;
; o_adc_ch[0]    ; Incomplete set of assignments ;
; o_adc_data[11] ; Missing drive strength        ;
; o_adc_data[10] ; Missing drive strength        ;
; o_adc_data[9]  ; Missing drive strength        ;
; o_adc_data[8]  ; Missing drive strength        ;
; o_adc_data[7]  ; Missing drive strength        ;
; o_adc_data[6]  ; Missing drive strength        ;
; o_adc_data[5]  ; Missing drive strength        ;
; o_adc_data[4]  ; Missing drive strength        ;
; o_adc_data[3]  ; Missing drive strength        ;
; o_adc_data[2]  ; Missing drive strength        ;
; o_adc_data[1]  ; Missing drive strength        ;
; o_adc_data[0]  ; Missing drive strength        ;
; SEG[6]         ; Missing drive strength        ;
; SEG[5]         ; Missing drive strength        ;
; SEG[4]         ; Missing drive strength        ;
; SEG[3]         ; Missing drive strength        ;
; SEG[2]         ; Missing drive strength        ;
; SEG[1]         ; Missing drive strength        ;
; SEG[0]         ; Missing drive strength        ;
; no             ; Incomplete set of assignments ;
; i_adc_ch[1]    ; Incomplete set of assignments ;
; i_adc_ch[2]    ; Incomplete set of assignments ;
; i_adc_ch[0]    ; Incomplete set of assignments ;
; SWT1           ; Incomplete set of assignments ;
; SWT3           ; Incomplete set of assignments ;
; SWT2           ; Incomplete set of assignments ;
; i_conv_ena     ; Incomplete set of assignments ;
; o_adc_ch[2]    ; Missing location assignment   ;
; o_adc_ch[1]    ; Missing location assignment   ;
; o_adc_ch[0]    ; Missing location assignment   ;
; o_adc_data[11] ; Missing location assignment   ;
; o_adc_data[10] ; Missing location assignment   ;
; o_adc_data[9]  ; Missing location assignment   ;
; o_adc_data[8]  ; Missing location assignment   ;
+----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                               ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |piano_ordenado_final2                                                                                                                  ; 1736 (26)   ; 994 (0)                   ; 0 (0)         ; 1152        ; 6    ; 0            ; 0       ; 0         ; 77   ; 0            ; 742 (26)     ; 167 (0)           ; 827 (17)         ; |piano_ordenado_final2                                                                                                                                                                                                                                                                                                                                            ; piano_ordenado_final2             ; work         ;
;    |ANTIREBOTE:inst123|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst123                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst130|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst130                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst136|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst136                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst137|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst137                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst145|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst145                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst300|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst300                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst301|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst301                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst302|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst302                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst303|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst303                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst304|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst304                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst305|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst305                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst306|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst306                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst307|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst307                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst308|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst308                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst309|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst309                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst310|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst310                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst311|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst311                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst312|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst312                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst321|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst321                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst322|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst322                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst323|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; |piano_ordenado_final2|ANTIREBOTE:inst323                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst324|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst324                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst325|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst325                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst326|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst326                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst327|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst327                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst388|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst388                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst389|                                                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst389                                                                                                                                                                                                                                                                                                                         ; ANTIREBOTE                        ; work         ;
;    |ANTIREBOTE:inst4|                                                                                                                   ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |piano_ordenado_final2|ANTIREBOTE:inst4                                                                                                                                                                                                                                                                                                                           ; ANTIREBOTE                        ; work         ;
;    |CLOCK_DIV_50:inst320|                                                                                                               ; 38 (38)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (8)             ; 24 (24)          ; |piano_ordenado_final2|CLOCK_DIV_50:inst320                                                                                                                                                                                                                                                                                                                       ; CLOCK_DIV_50                      ; work         ;
;    |Cont:inst125|                                                                                                                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |piano_ordenado_final2|Cont:inst125                                                                                                                                                                                                                                                                                                                               ; Cont                              ; work         ;
;    |MSS_PIANO:inst48|                                                                                                                   ; 28 (28)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 13 (13)          ; |piano_ordenado_final2|MSS_PIANO:inst48                                                                                                                                                                                                                                                                                                                           ; MSS_PIANO                         ; work         ;
;    |Memoria:inst126|                                                                                                                    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|Memoria:inst126                                                                                                                                                                                                                                                                                                                            ; Memoria                           ; work         ;
;    |RAMMELO:inst80|                                                                                                                     ; 54 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 6 (0)             ; 23 (0)           ; |piano_ordenado_final2|RAMMELO:inst80                                                                                                                                                                                                                                                                                                                             ; RAMMELO                           ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 54 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 6 (0)             ; 23 (0)           ; |piano_ordenado_final2|RAMMELO:inst80|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                             ; altsyncram                        ; work         ;
;          |altsyncram_d2q3:auto_generated|                                                                                               ; 54 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 6 (0)             ; 23 (0)           ; |piano_ordenado_final2|RAMMELO:inst80|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated                                                                                                                                                                                                                                                              ; altsyncram_d2q3                   ; work         ;
;             |altsyncram_igo2:altsyncram1|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|RAMMELO:inst80|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1                                                                                                                                                                                                                                  ; altsyncram_igo2                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 54 (32)     ; 29 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (12)      ; 6 (6)             ; 23 (14)          ; |piano_ordenado_final2|RAMMELO:inst80|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                    ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |piano_ordenado_final2|RAMMELO:inst80|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                 ; sld_rom_sr                        ; work         ;
;    |RAMMELO:inst81|                                                                                                                     ; 52 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 4 (0)             ; 25 (0)           ; |piano_ordenado_final2|RAMMELO:inst81                                                                                                                                                                                                                                                                                                                             ; RAMMELO                           ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 52 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 4 (0)             ; 25 (0)           ; |piano_ordenado_final2|RAMMELO:inst81|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                             ; altsyncram                        ; work         ;
;          |altsyncram_d2q3:auto_generated|                                                                                               ; 52 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 4 (0)             ; 25 (0)           ; |piano_ordenado_final2|RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated                                                                                                                                                                                                                                                              ; altsyncram_d2q3                   ; work         ;
;             |altsyncram_igo2:altsyncram1|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1                                                                                                                                                                                                                                  ; altsyncram_igo2                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 52 (30)     ; 29 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (10)      ; 4 (4)             ; 25 (16)          ; |piano_ordenado_final2|RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                    ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |piano_ordenado_final2|RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                 ; sld_rom_sr                        ; work         ;
;    |RAMMELO:inst82|                                                                                                                     ; 54 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 6 (0)             ; 23 (0)           ; |piano_ordenado_final2|RAMMELO:inst82                                                                                                                                                                                                                                                                                                                             ; RAMMELO                           ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 54 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 6 (0)             ; 23 (0)           ; |piano_ordenado_final2|RAMMELO:inst82|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                             ; altsyncram                        ; work         ;
;          |altsyncram_d2q3:auto_generated|                                                                                               ; 54 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 6 (0)             ; 23 (0)           ; |piano_ordenado_final2|RAMMELO:inst82|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated                                                                                                                                                                                                                                                              ; altsyncram_d2q3                   ; work         ;
;             |altsyncram_igo2:altsyncram1|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|RAMMELO:inst82|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1                                                                                                                                                                                                                                  ; altsyncram_igo2                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 54 (32)     ; 29 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (12)      ; 6 (6)             ; 23 (14)          ; |piano_ordenado_final2|RAMMELO:inst82|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                    ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |piano_ordenado_final2|RAMMELO:inst82|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                 ; sld_rom_sr                        ; work         ;
;    |RAMMELO:inst83|                                                                                                                     ; 54 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 6 (0)             ; 23 (0)           ; |piano_ordenado_final2|RAMMELO:inst83                                                                                                                                                                                                                                                                                                                             ; RAMMELO                           ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 54 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 6 (0)             ; 23 (0)           ; |piano_ordenado_final2|RAMMELO:inst83|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                             ; altsyncram                        ; work         ;
;          |altsyncram_d2q3:auto_generated|                                                                                               ; 54 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 6 (0)             ; 23 (0)           ; |piano_ordenado_final2|RAMMELO:inst83|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated                                                                                                                                                                                                                                                              ; altsyncram_d2q3                   ; work         ;
;             |altsyncram_igo2:altsyncram1|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|RAMMELO:inst83|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1                                                                                                                                                                                                                                  ; altsyncram_igo2                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 54 (32)     ; 29 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (12)      ; 6 (6)             ; 23 (14)          ; |piano_ordenado_final2|RAMMELO:inst83|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                    ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |piano_ordenado_final2|RAMMELO:inst83|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                 ; sld_rom_sr                        ; work         ;
;    |RAMMELO:inst84|                                                                                                                     ; 53 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 5 (0)             ; 24 (0)           ; |piano_ordenado_final2|RAMMELO:inst84                                                                                                                                                                                                                                                                                                                             ; RAMMELO                           ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 53 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 5 (0)             ; 24 (0)           ; |piano_ordenado_final2|RAMMELO:inst84|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                             ; altsyncram                        ; work         ;
;          |altsyncram_d2q3:auto_generated|                                                                                               ; 53 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 5 (0)             ; 24 (0)           ; |piano_ordenado_final2|RAMMELO:inst84|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated                                                                                                                                                                                                                                                              ; altsyncram_d2q3                   ; work         ;
;             |altsyncram_igo2:altsyncram1|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|RAMMELO:inst84|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1                                                                                                                                                                                                                                  ; altsyncram_igo2                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 53 (31)     ; 29 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (11)      ; 5 (5)             ; 24 (15)          ; |piano_ordenado_final2|RAMMELO:inst84|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                    ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |piano_ordenado_final2|RAMMELO:inst84|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                 ; sld_rom_sr                        ; work         ;
;    |RAMMELO:inst85|                                                                                                                     ; 54 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 6 (0)             ; 23 (0)           ; |piano_ordenado_final2|RAMMELO:inst85                                                                                                                                                                                                                                                                                                                             ; RAMMELO                           ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 54 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 6 (0)             ; 23 (0)           ; |piano_ordenado_final2|RAMMELO:inst85|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                             ; altsyncram                        ; work         ;
;          |altsyncram_d2q3:auto_generated|                                                                                               ; 54 (0)      ; 29 (0)                    ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 6 (0)             ; 23 (0)           ; |piano_ordenado_final2|RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated                                                                                                                                                                                                                                                              ; altsyncram_d2q3                   ; work         ;
;             |altsyncram_igo2:altsyncram1|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1                                                                                                                                                                                                                                  ; altsyncram_igo2                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 54 (32)     ; 29 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (12)      ; 6 (6)             ; 23 (14)          ; |piano_ordenado_final2|RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                    ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |piano_ordenado_final2|RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                 ; sld_rom_sr                        ; work         ;
;    |adc_serial_control:inst59|                                                                                                          ; 57 (57)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 11 (11)           ; 32 (32)          ; |piano_ordenado_final2|adc_serial_control:inst59                                                                                                                                                                                                                                                                                                                  ; adc_serial_control                ; work         ;
;    |anillo:inst124|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|anillo:inst124                                                                                                                                                                                                                                                                                                                             ; anillo                            ; work         ;
;    |bcda7:inst246|                                                                                                                      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|bcda7:inst246                                                                                                                                                                                                                                                                                                                              ; bcda7                             ; work         ;
;    |clk05Hz:inst192|                                                                                                                    ; 32 (32)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 16 (16)          ; |piano_ordenado_final2|clk05Hz:inst192                                                                                                                                                                                                                                                                                                                            ; clk05Hz                           ; work         ;
;    |clk1Hz:inst316|                                                                                                                     ; 31 (31)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 15 (15)          ; |piano_ordenado_final2|clk1Hz:inst316                                                                                                                                                                                                                                                                                                                             ; clk1Hz                            ; work         ;
;    |clk2Hz:inst318|                                                                                                                     ; 29 (29)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 15 (15)          ; |piano_ordenado_final2|clk2Hz:inst318                                                                                                                                                                                                                                                                                                                             ; clk2Hz                            ; work         ;
;    |clk3Hz:inst317|                                                                                                                     ; 30 (30)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 18 (18)          ; |piano_ordenado_final2|clk3Hz:inst317                                                                                                                                                                                                                                                                                                                             ; clk3Hz                            ; work         ;
;    |clk4Hz:inst319|                                                                                                                     ; 29 (29)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 15 (15)          ; |piano_ordenado_final2|clk4Hz:inst319                                                                                                                                                                                                                                                                                                                             ; clk4Hz                            ; work         ;
;    |clk523Hz:inst128|                                                                                                                   ; 21 (21)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 11 (11)          ; |piano_ordenado_final2|clk523Hz:inst128                                                                                                                                                                                                                                                                                                                           ; clk523Hz                          ; work         ;
;    |clk523Hz:inst340|                                                                                                                   ; 21 (21)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 11 (11)          ; |piano_ordenado_final2|clk523Hz:inst340                                                                                                                                                                                                                                                                                                                           ; clk523Hz                          ; work         ;
;    |clk587Hz:inst217|                                                                                                                   ; 20 (20)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 11 (11)          ; |piano_ordenado_final2|clk587Hz:inst217                                                                                                                                                                                                                                                                                                                           ; clk587Hz                          ; work         ;
;    |clk5Hz:inst328|                                                                                                                     ; 29 (29)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 16 (16)          ; |piano_ordenado_final2|clk5Hz:inst328                                                                                                                                                                                                                                                                                                                             ; clk5Hz                            ; work         ;
;    |clk622Hz:inst164|                                                                                                                   ; 19 (19)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 11 (11)          ; |piano_ordenado_final2|clk622Hz:inst164                                                                                                                                                                                                                                                                                                                           ; clk622Hz                          ; work         ;
;    |clk622Hz:inst166|                                                                                                                   ; 19 (19)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 11 (11)          ; |piano_ordenado_final2|clk622Hz:inst166                                                                                                                                                                                                                                                                                                                           ; clk622Hz                          ; work         ;
;    |clk659Hz:inst167|                                                                                                                   ; 21 (21)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 11 (11)          ; |piano_ordenado_final2|clk659Hz:inst167                                                                                                                                                                                                                                                                                                                           ; clk659Hz                          ; work         ;
;    |clk675Hz:inst170|                                                                                                                   ; 18 (18)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (10)          ; |piano_ordenado_final2|clk675Hz:inst170                                                                                                                                                                                                                                                                                                                           ; clk675Hz                          ; work         ;
;    |clk698Hz:inst171|                                                                                                                   ; 19 (19)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 11 (11)          ; |piano_ordenado_final2|clk698Hz:inst171                                                                                                                                                                                                                                                                                                                           ; clk698Hz                          ; work         ;
;    |clk710Hz:inst174|                                                                                                                   ; 16 (16)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |piano_ordenado_final2|clk710Hz:inst174                                                                                                                                                                                                                                                                                                                           ; clk710Hz                          ; work         ;
;    |clk739Hz:inst173|                                                                                                                   ; 17 (17)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 9 (9)            ; |piano_ordenado_final2|clk739Hz:inst173                                                                                                                                                                                                                                                                                                                           ; clk739Hz                          ; work         ;
;    |clk739Hz:inst176|                                                                                                                   ; 18 (18)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 11 (11)          ; |piano_ordenado_final2|clk739Hz:inst176                                                                                                                                                                                                                                                                                                                           ; clk739Hz                          ; work         ;
;    |clk784Hz:inst175|                                                                                                                   ; 21 (21)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 11 (11)          ; |piano_ordenado_final2|clk784Hz:inst175                                                                                                                                                                                                                                                                                                                           ; clk784Hz                          ; work         ;
;    |clk7Hz:inst329|                                                                                                                     ; 30 (30)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 18 (18)          ; |piano_ordenado_final2|clk7Hz:inst329                                                                                                                                                                                                                                                                                                                             ; clk7Hz                            ; work         ;
;    |clk830Hz:inst177|                                                                                                                   ; 18 (18)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (10)          ; |piano_ordenado_final2|clk830Hz:inst177                                                                                                                                                                                                                                                                                                                           ; clk830Hz                          ; work         ;
;    |clk830Hz:inst178|                                                                                                                   ; 18 (18)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (10)          ; |piano_ordenado_final2|clk830Hz:inst178                                                                                                                                                                                                                                                                                                                           ; clk830Hz                          ; work         ;
;    |clk880Hz:inst179|                                                                                                                   ; 18 (18)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 11 (11)          ; |piano_ordenado_final2|clk880Hz:inst179                                                                                                                                                                                                                                                                                                                           ; clk880Hz                          ; work         ;
;    |clk932Hz:inst180|                                                                                                                   ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |piano_ordenado_final2|clk932Hz:inst180                                                                                                                                                                                                                                                                                                                           ; clk932Hz                          ; work         ;
;    |clk932Hz:inst186|                                                                                                                   ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |piano_ordenado_final2|clk932Hz:inst186                                                                                                                                                                                                                                                                                                                           ; clk932Hz                          ; work         ;
;    |clk988Hz:inst181|                                                                                                                   ; 19 (19)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; |piano_ordenado_final2|clk988Hz:inst181                                                                                                                                                                                                                                                                                                                           ; clk988Hz                          ; work         ;
;    |clkdomHz:inst151|                                                                                                                   ; 20 (20)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 11 (11)          ; |piano_ordenado_final2|clkdomHz:inst151                                                                                                                                                                                                                                                                                                                           ; clkdomHz                          ; work         ;
;    |clkdososHz:inst129|                                                                                                                 ; 18 (18)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (10)          ; |piano_ordenado_final2|clkdososHz:inst129                                                                                                                                                                                                                                                                                                                         ; clkdososHz                        ; work         ;
;    |clkdososHz:inst153|                                                                                                                 ; 19 (19)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 11 (11)          ; |piano_ordenado_final2|clkdososHz:inst153                                                                                                                                                                                                                                                                                                                         ; clkdososHz                        ; work         ;
;    |comparador3:inst268|                                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|comparador3:inst268                                                                                                                                                                                                                                                                                                                        ; comparador3                       ; work         ;
;    |comparador3:inst270|                                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|comparador3:inst270                                                                                                                                                                                                                                                                                                                        ; comparador3                       ; work         ;
;    |comparador3:inst272|                                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|comparador3:inst272                                                                                                                                                                                                                                                                                                                        ; comparador3                       ; work         ;
;    |comparador_vhdl:inst205|                                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|comparador_vhdl:inst205                                                                                                                                                                                                                                                                                                                    ; comparador_vhdl                   ; work         ;
;    |contador_60seg:inst27|                                                                                                              ; 13 (13)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |piano_ordenado_final2|contador_60seg:inst27                                                                                                                                                                                                                                                                                                                      ; contador_60seg                    ; work         ;
;    |decoder_de_3_a_8:inst127|                                                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|decoder_de_3_a_8:inst127                                                                                                                                                                                                                                                                                                                   ; decoder_de_3_a_8                  ; work         ;
;    |encoder_De:inst248|                                                                                                                 ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|encoder_De:inst248                                                                                                                                                                                                                                                                                                                         ; encoder_De                        ; work         ;
;    |encoder_Dec_BCD_2:inst12|                                                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|encoder_Dec_BCD_2:inst12                                                                                                                                                                                                                                                                                                                   ; encoder_Dec_BCD_2                 ; work         ;
;    |encoder_Dec_BCD_M:inst245|                                                                                                          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|encoder_Dec_BCD_M:inst245                                                                                                                                                                                                                                                                                                                  ; encoder_Dec_BCD_M                 ; work         ;
;    |mux21_1:inst143|                                                                                                                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux21_1:inst143                                                                                                                                                                                                                                                                                                                            ; mux21_1                           ; work         ;
;    |mux2_1:inst16|                                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux2_1:inst16                                                                                                                                                                                                                                                                                                                              ; mux2_1                            ; work         ;
;    |mux2_1:inst20|                                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux2_1:inst20                                                                                                                                                                                                                                                                                                                              ; mux2_1                            ; work         ;
;    |mux2_1:inst2|                                                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux2_1:inst2                                                                                                                                                                                                                                                                                                                               ; mux2_1                            ; work         ;
;    |mux2_1:inst365|                                                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux2_1:inst365                                                                                                                                                                                                                                                                                                                             ; mux2_1                            ; work         ;
;    |mux2_1:inst47|                                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux2_1:inst47                                                                                                                                                                                                                                                                                                                              ; mux2_1                            ; work         ;
;    |mux2_1:inst74|                                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux2_1:inst74                                                                                                                                                                                                                                                                                                                              ; mux2_1                            ; work         ;
;    |mux2_1:inst75|                                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux2_1:inst75                                                                                                                                                                                                                                                                                                                              ; mux2_1                            ; work         ;
;    |mux2_1:inst77|                                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux2_1:inst77                                                                                                                                                                                                                                                                                                                              ; mux2_1                            ; work         ;
;    |mux2_1:inst78|                                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux2_1:inst78                                                                                                                                                                                                                                                                                                                              ; mux2_1                            ; work         ;
;    |mux4_2:inst131|                                                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|mux4_2:inst131                                                                                                                                                                                                                                                                                                                             ; mux4_2                            ; work         ;
;    |mux4_2:inst133|                                                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|mux4_2:inst133                                                                                                                                                                                                                                                                                                                             ; mux4_2                            ; work         ;
;    |mux4_2:inst18|                                                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux4_2:inst18                                                                                                                                                                                                                                                                                                                              ; mux4_2                            ; work         ;
;    |mux4_2:inst208|                                                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|mux4_2:inst208                                                                                                                                                                                                                                                                                                                             ; mux4_2                            ; work         ;
;    |mux4_2:inst209|                                                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|mux4_2:inst209                                                                                                                                                                                                                                                                                                                             ; mux4_2                            ; work         ;
;    |mux4_2:inst211|                                                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|mux4_2:inst211                                                                                                                                                                                                                                                                                                                             ; mux4_2                            ; work         ;
;    |mux4_2:inst212|                                                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|mux4_2:inst212                                                                                                                                                                                                                                                                                                                             ; mux4_2                            ; work         ;
;    |mux4_2:inst213|                                                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|mux4_2:inst213                                                                                                                                                                                                                                                                                                                             ; mux4_2                            ; work         ;
;    |mux4_2:inst49|                                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux4_2:inst49                                                                                                                                                                                                                                                                                                                              ; mux4_2                            ; work         ;
;    |mux4_2:inst54|                                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux4_2:inst54                                                                                                                                                                                                                                                                                                                              ; mux4_2                            ; work         ;
;    |mux4_2:inst57|                                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux4_2:inst57                                                                                                                                                                                                                                                                                                                              ; mux4_2                            ; work         ;
;    |mux4_2:inst60|                                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux4_2:inst60                                                                                                                                                                                                                                                                                                                              ; mux4_2                            ; work         ;
;    |mux4_2:inst63|                                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux4_2:inst63                                                                                                                                                                                                                                                                                                                              ; mux4_2                            ; work         ;
;    |mux4_2:inst66|                                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux4_2:inst66                                                                                                                                                                                                                                                                                                                              ; mux4_2                            ; work         ;
;    |mux8:inst249|                                                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|mux8:inst249                                                                                                                                                                                                                                                                                                                               ; mux8                              ; work         ;
;    |mux_8a1:inst115|                                                                                                                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux_8a1:inst115                                                                                                                                                                                                                                                                                                                            ; mux_8a1                           ; work         ;
;    |mux_8a1:inst17|                                                                                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |piano_ordenado_final2|mux_8a1:inst17                                                                                                                                                                                                                                                                                                                             ; mux_8a1                           ; work         ;
;    |registro_sostenimiento2_vhdl:inst135|                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|registro_sostenimiento2_vhdl:inst135                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento2_vhdl      ; work         ;
;    |registro_sostenimiento2_vhdl:inst138|                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|registro_sostenimiento2_vhdl:inst138                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento2_vhdl      ; work         ;
;    |registro_sostenimiento2_vhdl:inst139|                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|registro_sostenimiento2_vhdl:inst139                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento2_vhdl      ; work         ;
;    |registro_sostenimiento2_vhdl:inst141|                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|registro_sostenimiento2_vhdl:inst141                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento2_vhdl      ; work         ;
;    |registro_sostenimiento2_vhdl:inst144|                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|registro_sostenimiento2_vhdl:inst144                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento2_vhdl      ; work         ;
;    |registro_sostenimiento2_vhdl:inst146|                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|registro_sostenimiento2_vhdl:inst146                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento2_vhdl      ; work         ;
;    |registro_sostenimiento2_vhdl:inst147|                                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento2_vhdl:inst147                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento2_vhdl      ; work         ;
;    |registro_sostenimiento_1_vhdl:inst111|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst111                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst113|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst113                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst223|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst223                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst22|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst22                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst23|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst23                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst24|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst24                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst277|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst277                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst279|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst279                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst292|                                                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst292                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst293|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst293                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst294|                                                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst294                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst295|                                                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst295                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst296|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst296                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst297|                                                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst297                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst298|                                                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst298                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst299|                                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst299                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst35|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst35                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst370|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst370                                                                                                                                                                                                                                                                                                      ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst37|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst37                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst39|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst39                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst41|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst41                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst43|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst43                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst45|                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst45                                                                                                                                                                                                                                                                                                       ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_1_vhdl:inst5|                                                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |piano_ordenado_final2|registro_sostenimiento_1_vhdl:inst5                                                                                                                                                                                                                                                                                                        ; registro_sostenimiento_1_vhdl     ; work         ;
;    |registro_sostenimiento_vhdl:inst106|                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |piano_ordenado_final2|registro_sostenimiento_vhdl:inst106                                                                                                                                                                                                                                                                                                        ; registro_sostenimiento_vhdl       ; work         ;
;    |registro_sostenimiento_vhdl:inst107|                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |piano_ordenado_final2|registro_sostenimiento_vhdl:inst107                                                                                                                                                                                                                                                                                                        ; registro_sostenimiento_vhdl       ; work         ;
;    |registro_sostenimiento_vhdl:inst108|                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |piano_ordenado_final2|registro_sostenimiento_vhdl:inst108                                                                                                                                                                                                                                                                                                        ; registro_sostenimiento_vhdl       ; work         ;
;    |registro_sostenimiento_vhdl:inst109|                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |piano_ordenado_final2|registro_sostenimiento_vhdl:inst109                                                                                                                                                                                                                                                                                                        ; registro_sostenimiento_vhdl       ; work         ;
;    |registro_sostenimiento_vhdl:inst110|                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |piano_ordenado_final2|registro_sostenimiento_vhdl:inst110                                                                                                                                                                                                                                                                                                        ; registro_sostenimiento_vhdl       ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 315 (1)     ; 185 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (1)      ; 18 (0)            ; 167 (0)          ; |piano_ordenado_final2|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 314 (0)     ; 185 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (0)      ; 18 (0)            ; 167 (0)          ; |piano_ordenado_final2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 314 (0)     ; 185 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (0)      ; 18 (0)            ; 167 (0)          ; |piano_ordenado_final2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 314 (11)    ; 185 (10)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (1)      ; 18 (4)            ; 167 (0)          ; |piano_ordenado_final2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 309 (0)     ; 175 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (0)      ; 14 (0)            ; 167 (0)          ; |piano_ordenado_final2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 309 (264)   ; 175 (146)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (112)    ; 14 (11)           ; 167 (141)        ; |piano_ordenado_final2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 24 (24)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; |piano_ordenado_final2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 16 (16)          ; |piano_ordenado_final2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; PARLANTE       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OK[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SCLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CS_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_DIN        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COLUMNAS[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COLUMNAS[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COLUMNAS[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COLUMNAS[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COLUMNAS[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ESTADO[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ESTADO[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ESTADO[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ESTADO[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FILAS[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FILAS[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FILAS[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FILAS[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FILAS[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FILAS[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FILAS[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_ch[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_ch[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_ch[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_data[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_data[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_data[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_data[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_data[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_data[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_data[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_data[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_data[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_data[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_data[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_adc_data[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEG[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock_50       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; no             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fa             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; re             ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; la             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; do             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mi             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sol            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; si             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_adc_ch[1]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_adc_ch[2]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_adc_ch[0]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CA0            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CA1            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CA2            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CA3            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CA4            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CA5            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CA6            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CA7            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B_MELODIA      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B_PRACTICA     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B2             ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SWT1           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SWT3           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SWT2           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B1             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_conv_ena     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; B_REGRESAR     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RESET          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GUARDAR        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; START          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B_REPRODUCIR   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DOUT       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                        ;
+-----------------------------------------+-------------------+---------+
; Source Pin / Fanout                     ; Pad To Core Index ; Setting ;
+-----------------------------------------+-------------------+---------+
; clock_50                                ;                   ;         ;
; no                                      ;                   ;         ;
;      - ANTIREBOTE:inst4|SHIFT_PB[3]~0   ; 0                 ; 6       ;
; fa                                      ;                   ;         ;
;      - ANTIREBOTE:inst303|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; re                                      ;                   ;         ;
;      - ANTIREBOTE:inst301|SHIFT_PB[3]~0 ; 1                 ; 6       ;
; la                                      ;                   ;         ;
;      - ANTIREBOTE:inst305|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; do                                      ;                   ;         ;
;      - ANTIREBOTE:inst300|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; mi                                      ;                   ;         ;
;      - ANTIREBOTE:inst302|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; sol                                     ;                   ;         ;
; si                                      ;                   ;         ;
;      - ANTIREBOTE:inst306|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; i_adc_ch[1]                             ;                   ;         ;
; i_adc_ch[2]                             ;                   ;         ;
; i_adc_ch[0]                             ;                   ;         ;
; CA0                                     ;                   ;         ;
;      - ANTIREBOTE:inst388|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; CA1                                     ;                   ;         ;
;      - ANTIREBOTE:inst307|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; CA2                                     ;                   ;         ;
;      - ANTIREBOTE:inst308|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; CA3                                     ;                   ;         ;
;      - ANTIREBOTE:inst309|SHIFT_PB[3]~0 ; 1                 ; 6       ;
; CA4                                     ;                   ;         ;
;      - ANTIREBOTE:inst310|SHIFT_PB[3]~0 ; 1                 ; 6       ;
; CA5                                     ;                   ;         ;
; CA6                                     ;                   ;         ;
; CA7                                     ;                   ;         ;
;      - ANTIREBOTE:inst389|SHIFT_PB[3]~0 ; 1                 ; 6       ;
; B_MELODIA                               ;                   ;         ;
;      - ANTIREBOTE:inst325|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; B_PRACTICA                              ;                   ;         ;
;      - ANTIREBOTE:inst323|SHIFT_PB[3]~0 ; 1                 ; 6       ;
; B2                                      ;                   ;         ;
;      - ANTIREBOTE:inst137|SHIFT_PB[3]~0 ; 1                 ; 6       ;
; SWT1                                    ;                   ;         ;
;      - ANTIREBOTE:inst123|SHIFT_PB[3]~0 ; 1                 ; 6       ;
; SWT3                                    ;                   ;         ;
;      - ANTIREBOTE:inst145|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; SWT2                                    ;                   ;         ;
;      - ANTIREBOTE:inst130|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; B1                                      ;                   ;         ;
;      - ANTIREBOTE:inst136|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; i_conv_ena                              ;                   ;         ;
; B_REGRESAR                              ;                   ;         ;
;      - ANTIREBOTE:inst324|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; RESET                                   ;                   ;         ;
;      - ANTIREBOTE:inst321|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; GUARDAR                                 ;                   ;         ;
;      - ANTIREBOTE:inst326|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; START                                   ;                   ;         ;
;      - ANTIREBOTE:inst322|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; B_REPRODUCIR                            ;                   ;         ;
;      - ANTIREBOTE:inst327|SHIFT_PB[3]~0 ; 0                 ; 6       ;
; ADC_DOUT                                ;                   ;         ;
+-----------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ANTIREBOTE:inst321|PB_SIN_REBOTE                                                                                                                                                                                                                                                                                                                            ; FF_X38_Y26_N9      ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ANTIREBOTE:inst322|PB_SIN_REBOTE                                                                                                                                                                                                                                                                                                                            ; FF_X28_Y30_N1      ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; CLOCK_DIV_50:inst320|CLOCK_100Hz                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y1_N17      ; 212     ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; CLOCK_DIV_50:inst320|CLOCK_10KHz                                                                                                                                                                                                                                                                                                                            ; FF_X52_Y17_N3      ; 8       ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CLOCK_DIV_50:inst320|CLOCK_1KHz                                                                                                                                                                                                                                                                                                                             ; FF_X52_Y17_N9      ; 46      ; Async. clear, Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK_DIV_50:inst320|CLOCK_1MHz                                                                                                                                                                                                                                                                                                                             ; FF_X45_Y10_N9      ; 331     ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; CLOCK_DIV_50:inst320|LessThan0~1                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X45_Y10_N30 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CLOCK_DIV_50:inst320|clock_100Khz_int                                                                                                                                                                                                                                                                                                                       ; FF_X1_Y16_N17      ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CLOCK_DIV_50:inst320|clock_100hz_int                                                                                                                                                                                                                                                                                                                        ; FF_X26_Y1_N27      ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; CLOCK_DIV_50:inst320|clock_10Khz_int                                                                                                                                                                                                                                                                                                                        ; FF_X52_Y17_N21     ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; CLOCK_DIV_50:inst320|clock_1Khz_int                                                                                                                                                                                                                                                                                                                         ; FF_X51_Y17_N9      ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; CLOCK_DIV_50:inst320|clock_1Mhz_int                                                                                                                                                                                                                                                                                                                         ; FF_X45_Y10_N27     ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Cont:inst125|Equal0~0                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y10_N20 ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MSS_PIANO:inst48|rt_60                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y20_N22 ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MSS_PIANO:inst48|y.Tc                                                                                                                                                                                                                                                                                                                                       ; FF_X28_Y20_N15     ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MSS_PIANO:inst48|y.Tf                                                                                                                                                                                                                                                                                                                                       ; FF_X28_Y20_N3      ; 36      ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; MSS_PIANO:inst48|y.Tj                                                                                                                                                                                                                                                                                                                                       ; FF_X28_Y20_N31     ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst80|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                                      ; LCCOMB_X32_Y26_N14 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst80|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                         ; LCCOMB_X31_Y26_N26 ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst80|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                         ; LCCOMB_X31_Y25_N10 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst80|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~8                                                                                                                                                                                                                               ; LCCOMB_X32_Y26_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst80|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]~2                                                                                                                                                                                                                               ; LCCOMB_X32_Y26_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst80|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~14                                                                                                                                                                                    ; LCCOMB_X34_Y24_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst80|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~15                                                                                                                                                                               ; LCCOMB_X32_Y24_N16 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst80|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~18                                                                                                                                                                               ; LCCOMB_X32_Y24_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                                      ; LCCOMB_X32_Y23_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                         ; LCCOMB_X31_Y23_N14 ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                         ; LCCOMB_X32_Y23_N6  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]~8                                                                                                                                                                                                                               ; LCCOMB_X32_Y23_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~2                                                                                                                                                                                                                               ; LCCOMB_X32_Y23_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~14                                                                                                                                                                                    ; LCCOMB_X32_Y21_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~15                                                                                                                                                                               ; LCCOMB_X31_Y21_N26 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~18                                                                                                                                                                               ; LCCOMB_X31_Y21_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst82|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                                      ; LCCOMB_X23_Y24_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst82|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                         ; LCCOMB_X24_Y24_N6  ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst82|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                         ; LCCOMB_X24_Y24_N8  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst82|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]~8                                                                                                                                                                                                                               ; LCCOMB_X23_Y24_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst82|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~2                                                                                                                                                                                                                               ; LCCOMB_X23_Y24_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst82|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~14                                                                                                                                                                                    ; LCCOMB_X21_Y23_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst82|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~15                                                                                                                                                                               ; LCCOMB_X21_Y23_N20 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst82|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~18                                                                                                                                                                               ; LCCOMB_X21_Y23_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst83|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                                      ; LCCOMB_X23_Y22_N30 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst83|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                         ; LCCOMB_X27_Y23_N10 ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst83|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                         ; LCCOMB_X23_Y22_N14 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst83|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~8                                                                                                                                                                                                                               ; LCCOMB_X23_Y22_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst83|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]~2                                                                                                                                                                                                                               ; LCCOMB_X23_Y22_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst83|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~14                                                                                                                                                                                    ; LCCOMB_X19_Y24_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst83|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~15                                                                                                                                                                               ; LCCOMB_X19_Y26_N26 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst83|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~18                                                                                                                                                                               ; LCCOMB_X19_Y26_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst84|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                                      ; LCCOMB_X23_Y25_N10 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst84|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                         ; LCCOMB_X27_Y25_N8  ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst84|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                                         ; LCCOMB_X25_Y25_N12 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst84|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~8                                                                                                                                                                                                                               ; LCCOMB_X25_Y25_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst84|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~5                                                                                                                                                                                                                               ; LCCOMB_X23_Y25_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst84|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~14                                                                                                                                                                                    ; LCCOMB_X24_Y21_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst84|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~15                                                                                                                                                                               ; LCCOMB_X23_Y21_N18 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst84|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~18                                                                                                                                                                               ; LCCOMB_X24_Y21_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                                      ; LCCOMB_X32_Y22_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                         ; LCCOMB_X27_Y24_N2  ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                         ; LCCOMB_X32_Y22_N22 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~8                                                                                                                                                                                                                               ; LCCOMB_X32_Y22_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~2                                                                                                                                                                                                                               ; LCCOMB_X32_Y22_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~14                                                                                                                                                                                    ; LCCOMB_X30_Y22_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~15                                                                                                                                                                               ; LCCOMB_X34_Y22_N0  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~18                                                                                                                                                                               ; LCCOMB_X34_Y22_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; adc_serial_control:inst59|r_counter_clock[0]~17                                                                                                                                                                                                                                                                                                             ; LCCOMB_X38_Y29_N28 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; adc_serial_control:inst59|r_counter_data[0]~2                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y29_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; adc_serial_control:inst59|r_tc_counter_data                                                                                                                                                                                                                                                                                                                 ; FF_X34_Y29_N5      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0     ; 365     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clock_50                                                                                                                                                                                                                                                                                                                                                    ; PIN_R8             ; 55      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; decoder_de_3_a_8:inst127|Mux3~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y19_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; decoder_de_3_a_8:inst127|Mux3~1                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y19_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; decoder_de_3_a_8:inst127|Mux3~2                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y19_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; decoder_de_3_a_8:inst127|Mux3~3                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y19_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; decoder_de_3_a_8:inst127|Mux3~4                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y19_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; decoder_de_3_a_8:inst127|Mux3~5                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y19_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; decoder_de_3_a_8:inst127|Mux3~6                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y19_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst221                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y21_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst224                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y21_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst94                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y21_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst96                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X27_Y21_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst98                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X30_Y21_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mux2_1:inst16|Q                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y20_N24 ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; mux2_1:inst20|Q~1                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y22_N4  ; 32      ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; mux2_1:inst2|Q~1                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y22_N24 ; 33      ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; mux2_1:inst365|Q~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y21_N14 ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mux2_1:inst47|Q~1                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y21_N18 ; 29      ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; mux2_1:inst74|Q~1                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y22_N0  ; 32      ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; mux2_1:inst75|Q~1                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y22_N14 ; 29      ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; mux2_1:inst77|Q~1                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y22_N20 ; 20      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mux2_1:inst78|Q~1                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y19_N12 ; 32      ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; mux4_2:inst49|Mux0~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y21_N4  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mux4_2:inst54|Mux0~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y21_N30 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mux4_2:inst57|Mux0~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y21_N16 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mux4_2:inst60|Mux0~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y21_N20 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mux4_2:inst63|Mux0~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y21_N2  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mux4_2:inst66|Mux0~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y21_N26 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; registro_sostenimiento_1_vhdl:inst5|temp                                                                                                                                                                                                                                                                                                                    ; FF_X26_Y20_N29     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X27_Y26_N23     ; 130     ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X25_Y26_N28 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X25_Y26_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_tdo_mux~0                              ; LCCOMB_X30_Y24_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X24_Y23_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                              ; FF_X30_Y25_N9      ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~5                            ; LCCOMB_X29_Y23_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                              ; FF_X30_Y25_N31     ; 13      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                              ; FF_X30_Y23_N17     ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~15                           ; LCCOMB_X29_Y23_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                              ; FF_X30_Y23_N7      ; 13      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                              ; FF_X30_Y26_N17     ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~24                           ; LCCOMB_X29_Y23_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][3]                              ; FF_X30_Y26_N31     ; 13      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]                              ; FF_X26_Y24_N9      ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~34                           ; LCCOMB_X29_Y23_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][3]                              ; FF_X26_Y24_N7      ; 13      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][0]                              ; FF_X28_Y23_N1      ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][0]~43                           ; LCCOMB_X29_Y23_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][3]                              ; FF_X28_Y23_N7      ; 13      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[6][0]                              ; FF_X28_Y25_N9      ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[6][0]~52                           ; LCCOMB_X29_Y23_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[6][3]                              ; FF_X28_Y25_N7      ; 12      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~20                             ; LCCOMB_X27_Y24_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[9]~0                              ; LCCOMB_X31_Y25_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~13              ; LCCOMB_X26_Y26_N28 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~14              ; LCCOMB_X27_Y26_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~11                                ; LCCOMB_X29_Y26_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X30_Y24_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~4                     ; LCCOMB_X29_Y23_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~14                    ; LCCOMB_X29_Y23_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~23                    ; LCCOMB_X29_Y23_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~32                    ; LCCOMB_X29_Y23_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[5][0]~41                    ; LCCOMB_X29_Y23_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[6][0]~50                    ; LCCOMB_X29_Y23_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~18      ; LCCOMB_X24_Y22_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13 ; LCCOMB_X24_Y25_N8  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~24 ; LCCOMB_X24_Y22_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X27_Y26_N9      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X27_Y26_N19     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X30_Y24_N17     ; 75      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X27_Y26_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X26_Y23_N25     ; 73      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X24_Y23_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_DIV_50:inst320|CLOCK_100Hz                                                                                                                                                                                                                                                                                         ; FF_X26_Y1_N17      ; 212     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; CLOCK_DIV_50:inst320|CLOCK_10KHz                                                                                                                                                                                                                                                                                         ; FF_X52_Y17_N3      ; 8       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; CLOCK_DIV_50:inst320|CLOCK_1KHz                                                                                                                                                                                                                                                                                          ; FF_X52_Y17_N9      ; 46      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK_DIV_50:inst320|CLOCK_1MHz                                                                                                                                                                                                                                                                                          ; FF_X45_Y10_N9      ; 331     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; CLOCK_DIV_50:inst320|clock_100Khz_int                                                                                                                                                                                                                                                                                    ; FF_X1_Y16_N17      ; 4       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; CLOCK_DIV_50:inst320|clock_100hz_int                                                                                                                                                                                                                                                                                     ; FF_X26_Y1_N27      ; 4       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; CLOCK_DIV_50:inst320|clock_10Khz_int                                                                                                                                                                                                                                                                                     ; FF_X52_Y17_N21     ; 4       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; CLOCK_DIV_50:inst320|clock_1Khz_int                                                                                                                                                                                                                                                                                      ; FF_X51_Y17_N9      ; 4       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; CLOCK_DIV_50:inst320|clock_1Mhz_int                                                                                                                                                                                                                                                                                      ; FF_X45_Y10_N27     ; 4       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; MSS_PIANO:inst48|y.Tf                                                                                                                                                                                                                                                                                                    ; FF_X28_Y20_N3      ; 36      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                             ; JTAG_X1_Y17_N0     ; 365     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clock_50                                                                                                                                                                                                                                                                                                                 ; PIN_R8             ; 55      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; mux2_1:inst16|Q                                                                                                                                                                                                                                                                                                          ; LCCOMB_X10_Y20_N24 ; 12      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; mux2_1:inst20|Q~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y22_N4  ; 32      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; mux2_1:inst2|Q~1                                                                                                                                                                                                                                                                                                         ; LCCOMB_X25_Y22_N24 ; 33      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; mux2_1:inst47|Q~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y21_N18 ; 29      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; mux2_1:inst74|Q~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y22_N0  ; 32      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; mux2_1:inst75|Q~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y22_N14 ; 29      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; mux2_1:inst78|Q~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X24_Y19_N12 ; 32      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg ; FF_X27_Y26_N23     ; 130     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                 ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; RAMMELO:inst80|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 64           ; 3            ; 64           ; 3            ; yes                    ; yes                     ; yes                    ; no                      ; 192  ; 64                          ; 3                           ; 64                          ; 3                           ; 192                 ; 1    ; None ; M9K_X33_Y25_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 64           ; 3            ; 64           ; 3            ; yes                    ; yes                     ; yes                    ; no                      ; 192  ; 64                          ; 3                           ; 64                          ; 3                           ; 192                 ; 1    ; None ; M9K_X33_Y23_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAMMELO:inst82|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 64           ; 3            ; 64           ; 3            ; yes                    ; yes                     ; yes                    ; no                      ; 192  ; 64                          ; 3                           ; 64                          ; 3                           ; 192                 ; 1    ; None ; M9K_X22_Y24_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAMMELO:inst83|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 64           ; 3            ; 64           ; 3            ; yes                    ; yes                     ; yes                    ; no                      ; 192  ; 64                          ; 3                           ; 64                          ; 3                           ; 192                 ; 1    ; None ; M9K_X22_Y22_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAMMELO:inst84|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 64           ; 3            ; 64           ; 3            ; yes                    ; yes                     ; yes                    ; no                      ; 192  ; 64                          ; 3                           ; 64                          ; 3                           ; 192                 ; 1    ; None ; M9K_X22_Y25_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 64           ; 3            ; 64           ; 3            ; yes                    ; yes                     ; yes                    ; no                      ; 192  ; 64                          ; 3                           ; 64                          ; 3                           ; 192                 ; 1    ; None ; M9K_X33_Y22_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,475 / 71,559 ( 2 % ) ;
; C16 interconnects     ; 39 / 2,597 ( 2 % )     ;
; C4 interconnects      ; 637 / 46,848 ( 1 % )   ;
; Direct links          ; 414 / 71,559 ( < 1 % ) ;
; Global clocks         ; 20 / 20 ( 100 % )      ;
; Local interconnects   ; 1,192 / 24,624 ( 5 % ) ;
; R24 interconnects     ; 54 / 2,496 ( 2 % )     ;
; R4 interconnects      ; 735 / 62,424 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 9.98) ; Number of LABs  (Total = 174) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 19                            ;
; 2                                          ; 8                             ;
; 3                                          ; 7                             ;
; 4                                          ; 13                            ;
; 5                                          ; 13                            ;
; 6                                          ; 8                             ;
; 7                                          ; 6                             ;
; 8                                          ; 2                             ;
; 9                                          ; 3                             ;
; 10                                         ; 3                             ;
; 11                                         ; 3                             ;
; 12                                         ; 4                             ;
; 13                                         ; 7                             ;
; 14                                         ; 5                             ;
; 15                                         ; 10                            ;
; 16                                         ; 63                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.65) ; Number of LABs  (Total = 174) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 80                            ;
; 1 Clock                            ; 157                           ;
; 1 Clock enable                     ; 24                            ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 3                             ;
; 2 Async. clears                    ; 5                             ;
; 2 Clock enables                    ; 11                            ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.34) ; Number of LABs  (Total = 174) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 5                             ;
; 2                                            ; 13                            ;
; 3                                            ; 1                             ;
; 4                                            ; 8                             ;
; 5                                            ; 0                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 11                            ;
; 9                                            ; 2                             ;
; 10                                           ; 18                            ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 4                             ;
; 15                                           ; 4                             ;
; 16                                           ; 6                             ;
; 17                                           ; 3                             ;
; 18                                           ; 2                             ;
; 19                                           ; 3                             ;
; 20                                           ; 7                             ;
; 21                                           ; 12                            ;
; 22                                           ; 12                            ;
; 23                                           ; 11                            ;
; 24                                           ; 17                            ;
; 25                                           ; 6                             ;
; 26                                           ; 4                             ;
; 27                                           ; 2                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 4.27) ; Number of LABs  (Total = 174) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 45                            ;
; 2                                               ; 22                            ;
; 3                                               ; 20                            ;
; 4                                               ; 15                            ;
; 5                                               ; 17                            ;
; 6                                               ; 15                            ;
; 7                                               ; 8                             ;
; 8                                               ; 12                            ;
; 9                                               ; 5                             ;
; 10                                              ; 5                             ;
; 11                                              ; 3                             ;
; 12                                              ; 3                             ;
; 13                                              ; 0                             ;
; 14                                              ; 2                             ;
; 15                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 7.52) ; Number of LABs  (Total = 174) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 4                             ;
; 2                                           ; 30                            ;
; 3                                           ; 12                            ;
; 4                                           ; 28                            ;
; 5                                           ; 11                            ;
; 6                                           ; 8                             ;
; 7                                           ; 13                            ;
; 8                                           ; 7                             ;
; 9                                           ; 10                            ;
; 10                                          ; 4                             ;
; 11                                          ; 4                             ;
; 12                                          ; 7                             ;
; 13                                          ; 4                             ;
; 14                                          ; 10                            ;
; 15                                          ; 2                             ;
; 16                                          ; 6                             ;
; 17                                          ; 3                             ;
; 18                                          ; 3                             ;
; 19                                          ; 0                             ;
; 20                                          ; 1                             ;
; 21                                          ; 2                             ;
; 22                                          ; 0                             ;
; 23                                          ; 0                             ;
; 24                                          ; 1                             ;
; 25                                          ; 1                             ;
; 26                                          ; 0                             ;
; 27                                          ; 2                             ;
+---------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 70           ; 0            ; 70           ; 0            ; 0            ; 81        ; 70           ; 0            ; 81        ; 81        ; 0            ; 3            ; 0            ; 0            ; 34           ; 0            ; 3            ; 34           ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 81        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 11           ; 81           ; 11           ; 81           ; 81           ; 0         ; 11           ; 81           ; 0         ; 0         ; 81           ; 78           ; 81           ; 81           ; 47           ; 81           ; 78           ; 47           ; 81           ; 81           ; 81           ; 78           ; 81           ; 81           ; 81           ; 81           ; 81           ; 0         ; 81           ; 81           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; PARLANTE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OK[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DIN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COLUMNAS[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COLUMNAS[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COLUMNAS[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COLUMNAS[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COLUMNAS[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ESTADO[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ESTADO[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ESTADO[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ESTADO[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FILAS[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FILAS[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FILAS[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FILAS[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FILAS[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FILAS[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FILAS[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_ch[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_ch[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_ch[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_data[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_data[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_data[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_data[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_data[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_data[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_data[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_data[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_data[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_data[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_data[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_adc_data[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEG[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; no                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fa                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; re                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; la                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; do                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mi                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sol                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; si                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_adc_ch[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_adc_ch[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_adc_ch[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CA0                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CA1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CA2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CA3                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CA4                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CA5                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CA6                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CA7                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_MELODIA           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_PRACTICA          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B2                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SWT1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SWT3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SWT2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B1                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_conv_ena          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_REGRESAR          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GUARDAR             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; START               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B_REPRODUCIR        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DOUT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 1.0               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                             ; Destination Register                                                                                                                      ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2] ; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ram_block3a2~portb_datain_reg0  ; 0.099             ;
; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1] ; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ram_block3a1~portb_datain_reg0  ; 0.099             ;
; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0] ; RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ram_block3a0~portb_datain_reg0  ; 0.099             ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2] ; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ram_block3a2~portb_datain_reg0  ; 0.099             ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1] ; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ram_block3a1~portb_datain_reg0  ; 0.099             ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0] ; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ram_block3a0~portb_datain_reg0  ; 0.099             ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1] ; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ram_block3a2~portb_address_reg0 ; 0.088             ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5] ; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ram_block3a2~portb_address_reg0 ; 0.088             ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4] ; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ram_block3a2~portb_address_reg0 ; 0.088             ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3] ; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ram_block3a2~portb_address_reg0 ; 0.088             ;
; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2] ; RAMMELO:inst81|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|ram_block3a2~portb_address_reg0 ; 0.088             ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 11 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "PIANO2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 7 pins of 77 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PIANO2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLOCK_DIV_50:inst320|CLOCK_10Hz was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register RAMMELO:inst85|altsyncram:altsyncram_component|altsyncram_d2q3:auto_generated|altsyncram_igo2:altsyncram1|q_a[0] is being clocked by CLOCK_DIV_50:inst320|CLOCK_10Hz
Warning (332060): Node: CLOCK_DIV_50:inst320|CLOCK_100Hz was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register registro_sostenimiento_1_vhdl:inst5|temp is being clocked by CLOCK_DIV_50:inst320|CLOCK_100Hz
Warning (332060): Node: clock_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CLOCK_DIV_50:inst320|CLOCK_100Hz is being clocked by clock_50
Warning (332060): Node: CLOCK_DIV_50:inst320|clock_1Khz_int was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CLOCK_DIV_50:inst320|clock_100hz_int is being clocked by CLOCK_DIV_50:inst320|clock_1Khz_int
Warning (332060): Node: CLOCK_DIV_50:inst320|clock_10Khz_int was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CLOCK_DIV_50:inst320|clock_1Khz_int is being clocked by CLOCK_DIV_50:inst320|clock_10Khz_int
Warning (332060): Node: CLOCK_DIV_50:inst320|clock_100Khz_int was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CLOCK_DIV_50:inst320|clock_10Khz_int is being clocked by CLOCK_DIV_50:inst320|clock_100Khz_int
Warning (332060): Node: CLOCK_DIV_50:inst320|clock_1Mhz_int was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CLOCK_DIV_50:inst320|clock_100Khz_int is being clocked by CLOCK_DIV_50:inst320|clock_1Mhz_int
Warning (332060): Node: CLOCK_DIV_50:inst320|CLOCK_10KHz was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register registro_sostenimiento_1_vhdl:inst298|temp is being clocked by CLOCK_DIV_50:inst320|CLOCK_10KHz
Warning (332060): Node: CLOCK_DIV_50:inst320|CLOCK_1MHz was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register clk05Hz:inst192|temporal is being clocked by CLOCK_DIV_50:inst320|CLOCK_1MHz
Warning (332060): Node: CLOCK_DIV_50:inst320|clock_100hz_int was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CLOCK_DIV_50:inst320|clock_10hz_int is being clocked by CLOCK_DIV_50:inst320|clock_100hz_int
Warning (332060): Node: CLOCK_DIV_50:inst320|CLOCK_1KHz was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Cont:inst125|count[0] is being clocked by CLOCK_DIV_50:inst320|CLOCK_1KHz
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clock_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node CLOCK_DIV_50:inst320|CLOCK_1MHz  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node CLOCK_DIV_50:inst320|CLOCK_100Hz  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 13
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mux2_1:inst16|Q  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/mux2_1.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node CLOCK_DIV_50:inst320|CLOCK_10KHz  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node CLOCK_DIV_50:inst320|clock_100hz_int  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLOCK_DIV_50:inst320|CLOCK_100Hz File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 13
        Info (176357): Destination node CLOCK_DIV_50:inst320|clock_100hz_int~0 File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 23
Info (176353): Automatically promoted node CLOCK_DIV_50:inst320|clock_100Khz_int  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 22
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLOCK_DIV_50:inst320|clock_100Khz_int~0 File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 22
Info (176353): Automatically promoted node CLOCK_DIV_50:inst320|clock_10Khz_int  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 22
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLOCK_DIV_50:inst320|CLOCK_10KHz File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 11
        Info (176357): Destination node CLOCK_DIV_50:inst320|clock_10Khz_int~0 File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 22
Info (176353): Automatically promoted node CLOCK_DIV_50:inst320|clock_1Khz_int  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 22
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLOCK_DIV_50:inst320|CLOCK_1KHz File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 12
        Info (176357): Destination node CLOCK_DIV_50:inst320|clock_1Khz_int~0 File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 22
Info (176353): Automatically promoted node CLOCK_DIV_50:inst320|clock_1Mhz_int  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 22
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLOCK_DIV_50:inst320|CLOCK_1MHz File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 9
Info (176353): Automatically promoted node CLOCK_DIV_50:inst320|CLOCK_1KHz  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/CLOCK_DIV_50.vhd Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg  File: c:/intelfpga/17.0/quartus/libraries/megafunctions/sld_jtag_hub.vhd Line: 255
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg~_wirecell File: c:/intelfpga/17.0/quartus/libraries/megafunctions/sld_jtag_hub.vhd Line: 255
Info (176353): Automatically promoted node MSS_PIANO:inst48|y.Tf  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/MSS_PIANO.vhd Line: 19
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MSS_PIANO:inst48|WideOr8 File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/MSS_PIANO.vhd Line: 52
        Info (176357): Destination node MSS_PIANO:inst48|Selector2~1 File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/MSS_PIANO.vhd Line: 27
        Info (176357): Destination node MSS_PIANO:inst48|Selector3~0 File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/MSS_PIANO.vhd Line: 27
        Info (176357): Destination node MSS_PIANO:inst48|rt_60 File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/MSS_PIANO.vhd Line: 10
Info (176353): Automatically promoted node mux2_1:inst2|Q~1  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/mux2_1.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mux2_1:inst20|Q~1  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/mux2_1.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mux2_1:inst74|Q~1  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/mux2_1.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mux2_1:inst78|Q~1  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/mux2_1.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mux2_1:inst47|Q~1  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/mux2_1.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mux2_1:inst75|Q~1  File: C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/mux2_1.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 3 (unused VREF, 2.5V VCCIO, 0 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 3.3V VCCIO, 0 input, 4 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 20 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  10 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X21_Y23 to location X31_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.85 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 34 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clock_50 uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin no uses I/O standard 2.5 V at A4
    Info (169178): Pin fa uses I/O standard 3.3-V LVTTL at B4
    Info (169178): Pin re uses I/O standard 3.3-V LVTTL at D8
    Info (169178): Pin la uses I/O standard 3.3-V LVTTL at F8
    Info (169178): Pin do uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin mi uses I/O standard 3.3-V LVTTL at A2
    Info (169178): Pin sol uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin si uses I/O standard 3.3-V LVTTL at E7
    Info (169178): Pin i_adc_ch[1] uses I/O standard 2.5 V at T8
    Info (169178): Pin i_adc_ch[2] uses I/O standard 2.5 V at B9
    Info (169178): Pin i_adc_ch[0] uses I/O standard 2.5 V at M1
    Info (169178): Pin CA0 uses I/O standard 3.3-V LVTTL at T12
    Info (169178): Pin CA1 uses I/O standard 3.3-V LVTTL at R12
    Info (169178): Pin CA2 uses I/O standard 3.3-V LVTTL at T13
    Info (169178): Pin CA3 uses I/O standard 3.3-V LVTTL at T14
    Info (169178): Pin CA4 uses I/O standard 3.3-V LVTTL at T15
    Info (169178): Pin CA5 uses I/O standard 3.3-V LVTTL at R9
    Info (169178): Pin CA6 uses I/O standard 3.3-V LVTTL at T9
    Info (169178): Pin CA7 uses I/O standard 3.3-V LVTTL at T11
    Info (169178): Pin B_MELODIA uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin B_PRACTICA uses I/O standard 3.3-V LVTTL at E11
    Info (169178): Pin B2 uses I/O standard 3.3-V LVTTL at C3
    Info (169178): Pin SWT1 uses I/O standard 2.5 V at A7
    Info (169178): Pin SWT3 uses I/O standard 2.5 V at E6
    Info (169178): Pin SWT2 uses I/O standard 2.5 V at C6
    Info (169178): Pin B1 uses I/O standard 3.3-V LVTTL at D3
    Info (169178): Pin i_conv_ena uses I/O standard 2.5 V at M15
    Info (169178): Pin B_REGRESAR uses I/O standard 3.3-V LVTTL at D9
    Info (169178): Pin RESET uses I/O standard 3.3-V LVTTL at B11
    Info (169178): Pin GUARDAR uses I/O standard 3.3-V LVTTL at A3
    Info (169178): Pin START uses I/O standard 3.3-V LVTTL at C11
    Info (169178): Pin B_REPRODUCIR uses I/O standard 3.3-V LVTTL at C9
    Info (169178): Pin ADC_DOUT uses I/O standard 3.3-V LVTTL at A9
Info (144001): Generated suppressed messages file C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/output_files/PIANO2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 5353 megabytes
    Info: Processing ended: Sun Aug 18 14:09:53 2019
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/marve/Downloads/Final_3/Final_3/PROYECTO_FINAL/output_files/PIANO2.fit.smsg.


