Fitter report for processor
Wed Dec 18 02:08:19 2013
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Embedded Cells
 14. Non-Global High Fan-Out Signals
 15. Peripheral Signals
 16. LAB
 17. Local Routing Interconnect
 18. LAB External Interconnect
 19. Row Interconnect
 20. LAB Column Interconnect
 21. LAB Column Interconnect
 22. Fitter Resource Usage Summary
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Fitter RAM Summary
 26. Pin-Out File
 27. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Wed Dec 18 02:08:19 2013        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; processor                                    ;
; Top-level Entity Name ; processor                                    ;
; Family                ; FLEX10K                                      ;
; Device                ; EPF10K70RC240-4                              ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 92 / 3,744 ( 2 % )                           ;
; Total pins            ; 59 / 189 ( 31 % )                            ;
; Total memory bits     ; 2,560 / 18,432 ( 14 % )                      ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K70RC240-4    ;                    ;
; Fitter Effort                                              ; Standard Fit       ; Auto Fit           ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                    ;
+---------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name          ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+---------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; clk           ; 91    ; --  ; --   ; 3       ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; write_data[7] ; 203   ; --  ; 22   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; write_data[6] ; 181   ; --  ; 2    ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; write_data[5] ; 95    ; --  ; 25   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; write_data[4] ; 185   ; --  ; 7    ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; write_data[3] ; 49    ;  H  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; write_data[2] ; 229   ; --  ; 42   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; write_data[1] ; 230   ; --  ; 43   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; write_data[0] ; 73    ; --  ; 39   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; LED_reg[0]    ; 92    ; --  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; LED_reg[1]    ; 90    ; --  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; LED_reg[2]    ; 210   ; --  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+---------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                 ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name            ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; pc_clk          ; 137   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; overflow        ; 173   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; alu_code[2]     ; 11    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; alu_code[1]     ; 25    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; alu_code[0]     ; 201   ; --  ; 21   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm[5]          ; 20    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm[4]          ; 31    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm[3]          ; 23    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm[2]          ; 6     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm[1]          ; 157   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; imm[0]          ; 97    ; --  ; 23   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; op_code[3]      ; 142   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; op_code[2]      ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; op_code[1]      ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; op_code[0]      ; 174   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; write_reg_rd[7] ; 175   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; write_reg_rd[6] ; 172   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; write_reg_rd[5] ; 36    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; write_reg_rd[4] ; 100   ; --  ; 18   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; write_reg_rd[3] ; 101   ; --  ; 17   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; write_reg_rd[2] ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; write_reg_rd[1] ; 196   ; --  ; 16   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; write_reg_rd[0] ; 171   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rs[7] ; 28    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rs[6] ; 207   ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rs[5] ; 56    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rs[4] ; 14    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rs[3] ; 168   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rs[2] ; 102   ; --  ; 17   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rs[1] ; 167   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rs[0] ; 141   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rt[7] ; 113   ; --  ; 8    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rt[6] ; 134   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rt[5] ; 33    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rt[4] ; 116   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rt[3] ; 169   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rt[2] ; 221   ; --  ; 33   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rt[1] ; 182   ; --  ; 4    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; read_data_rt[0] ; 78    ; --  ; 36   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display[7]      ; 103   ; --  ; 16   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display[6]      ; 146   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display[5]      ; 61    ; --  ; 52   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display[4]      ; 82    ; --  ; 32   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display[3]      ; 115   ; --  ; 6    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display[2]      ; 188   ; --  ; 10   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display[1]      ; 227   ; --  ; 39   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display[0]      ; 44    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+----------------------------------------+
; All Package Pins                       ;
+-------+-----------------+--------------+
; Pin # ; Usage           ; I/O Standard ;
+-------+-----------------+--------------+
; 1     ; #TCK            ;              ;
; 2     ; ^CONF_DONE      ;              ;
; 3     ; ^nCEO           ;              ;
; 4     ; #TDO            ;              ;
; 5     ; VCC_INT         ;              ;
; 6     ; imm[2]          ; TTL          ;
; 7     ; op_code[1]      ; TTL          ;
; 8     ; write_reg_rd[2] ; TTL          ;
; 9     ; op_code[2]      ; TTL          ;
; 10    ; GND_INT         ;              ;
; 11    ; alu_code[2]     ; TTL          ;
; 12    ; GND*            ;              ;
; 13    ; GND*            ;              ;
; 14    ; read_data_rs[4] ; TTL          ;
; 15    ; GND*            ;              ;
; 16    ; VCC_INT         ;              ;
; 17    ; GND*            ;              ;
; 18    ; GND*            ;              ;
; 19    ; GND*            ;              ;
; 20    ; imm[5]          ; TTL          ;
; 21    ; GND*            ;              ;
; 22    ; GND_INT         ;              ;
; 23    ; imm[3]          ; TTL          ;
; 24    ; GND*            ;              ;
; 25    ; alu_code[1]     ; TTL          ;
; 26    ; GND*            ;              ;
; 27    ; VCC_INT         ;              ;
; 28    ; read_data_rs[7] ; TTL          ;
; 29    ; GND*            ;              ;
; 30    ; GND*            ;              ;
; 31    ; imm[4]          ; TTL          ;
; 32    ; GND_INT         ;              ;
; 33    ; read_data_rt[5] ; TTL          ;
; 34    ; GND*            ;              ;
; 35    ; GND*            ;              ;
; 36    ; write_reg_rd[5] ; TTL          ;
; 37    ; VCC_INT         ;              ;
; 38    ; GND*            ;              ;
; 39    ; GND*            ;              ;
; 40    ; GND*            ;              ;
; 41    ; GND*            ;              ;
; 42    ; GND_INT         ;              ;
; 43    ; GND*            ;              ;
; 44    ; display[0]      ; TTL          ;
; 45    ; GND*            ;              ;
; 46    ; GND*            ;              ;
; 47    ; VCC_INT         ;              ;
; 48    ; GND*            ;              ;
; 49    ; write_data[3]   ; TTL          ;
; 50    ; GND*            ;              ;
; 51    ; GND*            ;              ;
; 52    ; GND_INT         ;              ;
; 53    ; GND*            ;              ;
; 54    ; GND*            ;              ;
; 55    ; GND*            ;              ;
; 56    ; read_data_rs[5] ; TTL          ;
; 57    ; VCC_INT         ;              ;
; 58    ; #TMS            ;              ;
; 59    ; #TRST           ;              ;
; 60    ; ^nSTATUS        ;              ;
; 61    ; display[5]      ; TTL          ;
; 62    ; GND*            ;              ;
; 63    ; GND*            ;              ;
; 64    ; GND*            ;              ;
; 65    ; GND*            ;              ;
; 66    ; GND*            ;              ;
; 67    ; GND*            ;              ;
; 68    ; GND*            ;              ;
; 69    ; GND_INT         ;              ;
; 70    ; GND*            ;              ;
; 71    ; GND*            ;              ;
; 72    ; GND*            ;              ;
; 73    ; write_data[0]   ; TTL          ;
; 74    ; GND*            ;              ;
; 75    ; GND*            ;              ;
; 76    ; GND*            ;              ;
; 77    ; VCC_INT         ;              ;
; 78    ; read_data_rt[0] ; TTL          ;
; 79    ; GND*            ;              ;
; 80    ; GND*            ;              ;
; 81    ; GND*            ;              ;
; 82    ; display[4]      ; TTL          ;
; 83    ; GND*            ;              ;
; 84    ; GND*            ;              ;
; 85    ; GND_INT         ;              ;
; 86    ; GND*            ;              ;
; 87    ; GND*            ;              ;
; 88    ; GND*            ;              ;
; 89    ; VCC_INT         ;              ;
; 90    ; LED_reg[1]      ; TTL          ;
; 91    ; clk             ; TTL          ;
; 92    ; LED_reg[0]      ; TTL          ;
; 93    ; GND_INT         ;              ;
; 94    ; GND*            ;              ;
; 95    ; write_data[5]   ; TTL          ;
; 96    ; VCC_INT         ;              ;
; 97    ; imm[0]          ; TTL          ;
; 98    ; GND*            ;              ;
; 99    ; GND*            ;              ;
; 100   ; write_reg_rd[4] ; TTL          ;
; 101   ; write_reg_rd[3] ; TTL          ;
; 102   ; read_data_rs[2] ; TTL          ;
; 103   ; display[7]      ; TTL          ;
; 104   ; GND_INT         ;              ;
; 105   ; GND*            ;              ;
; 106   ; GND*            ;              ;
; 107   ; GND*            ;              ;
; 108   ; GND*            ;              ;
; 109   ; GND*            ;              ;
; 110   ; GND*            ;              ;
; 111   ; GND*            ;              ;
; 112   ; VCC_INT         ;              ;
; 113   ; read_data_rt[7] ; TTL          ;
; 114   ; GND*            ;              ;
; 115   ; display[3]      ; TTL          ;
; 116   ; read_data_rt[4] ; TTL          ;
; 117   ; GND*            ;              ;
; 118   ; GND*            ;              ;
; 119   ; GND*            ;              ;
; 120   ; GND*            ;              ;
; 121   ; ^nCONFIG        ;              ;
; 122   ; VCC_INT         ;              ;
; 123   ; ^MSEL1          ;              ;
; 124   ; ^MSEL0          ;              ;
; 125   ; GND_INT         ;              ;
; 126   ; GND*            ;              ;
; 127   ; GND*            ;              ;
; 128   ; GND*            ;              ;
; 129   ; GND*            ;              ;
; 130   ; VCC_INT         ;              ;
; 131   ; GND*            ;              ;
; 132   ; GND*            ;              ;
; 133   ; GND*            ;              ;
; 134   ; read_data_rt[6] ; TTL          ;
; 135   ; GND_INT         ;              ;
; 136   ; GND*            ;              ;
; 137   ; pc_clk          ; TTL          ;
; 138   ; GND*            ;              ;
; 139   ; GND*            ;              ;
; 140   ; VCC_INT         ;              ;
; 141   ; read_data_rs[0] ; TTL          ;
; 142   ; op_code[3]      ; TTL          ;
; 143   ; GND*            ;              ;
; 144   ; GND*            ;              ;
; 145   ; GND_INT         ;              ;
; 146   ; display[6]      ; TTL          ;
; 147   ; GND*            ;              ;
; 148   ; GND*            ;              ;
; 149   ; GND*            ;              ;
; 150   ; VCC_INT         ;              ;
; 151   ; GND*            ;              ;
; 152   ; GND*            ;              ;
; 153   ; GND*            ;              ;
; 154   ; GND*            ;              ;
; 155   ; GND_INT         ;              ;
; 156   ; GND*            ;              ;
; 157   ; imm[1]          ; TTL          ;
; 158   ; GND*            ;              ;
; 159   ; GND*            ;              ;
; 160   ; VCC_INT         ;              ;
; 161   ; GND*            ;              ;
; 162   ; GND*            ;              ;
; 163   ; GND*            ;              ;
; 164   ; GND*            ;              ;
; 165   ; GND_INT         ;              ;
; 166   ; GND*            ;              ;
; 167   ; read_data_rs[1] ; TTL          ;
; 168   ; read_data_rs[3] ; TTL          ;
; 169   ; read_data_rt[3] ; TTL          ;
; 170   ; VCC_INT         ;              ;
; 171   ; write_reg_rd[0] ; TTL          ;
; 172   ; write_reg_rd[6] ; TTL          ;
; 173   ; overflow        ; TTL          ;
; 174   ; op_code[0]      ; TTL          ;
; 175   ; write_reg_rd[7] ; TTL          ;
; 176   ; GND_INT         ;              ;
; 177   ; #TDI            ;              ;
; 178   ; ^nCE            ;              ;
; 179   ; ^DCLK           ;              ;
; 180   ; ^DATA0          ;              ;
; 181   ; write_data[6]   ; TTL          ;
; 182   ; read_data_rt[1] ; TTL          ;
; 183   ; GND*            ;              ;
; 184   ; GND*            ;              ;
; 185   ; write_data[4]   ; TTL          ;
; 186   ; GND*            ;              ;
; 187   ; GND*            ;              ;
; 188   ; display[2]      ; TTL          ;
; 189   ; VCC_INT         ;              ;
; 190   ; GND*            ;              ;
; 191   ; GND*            ;              ;
; 192   ; GND*            ;              ;
; 193   ; GND*            ;              ;
; 194   ; GND*            ;              ;
; 195   ; GND*            ;              ;
; 196   ; write_reg_rd[1] ; TTL          ;
; 197   ; GND_INT         ;              ;
; 198   ; GND*            ;              ;
; 199   ; GND*            ;              ;
; 200   ; GND*            ;              ;
; 201   ; alu_code[0]     ; TTL          ;
; 202   ; GND*            ;              ;
; 203   ; write_data[7]   ; TTL          ;
; 204   ; GND*            ;              ;
; 205   ; VCC_INT         ;              ;
; 206   ; GND*            ;              ;
; 207   ; read_data_rs[6] ; TTL          ;
; 208   ; GND*            ;              ;
; 209   ; GND*            ;              ;
; 210   ; LED_reg[2]      ; TTL          ;
; 211   ; GND+            ;              ;
; 212   ; GND+            ;              ;
; 213   ; GND*            ;              ;
; 214   ; GND*            ;              ;
; 215   ; GND*            ;              ;
; 216   ; GND_INT         ;              ;
; 217   ; GND*            ;              ;
; 218   ; GND*            ;              ;
; 219   ; GND*            ;              ;
; 220   ; GND*            ;              ;
; 221   ; read_data_rt[2] ; TTL          ;
; 222   ; GND*            ;              ;
; 223   ; GND*            ;              ;
; 224   ; VCC_INT         ;              ;
; 225   ; GND*            ;              ;
; 226   ; GND*            ;              ;
; 227   ; display[1]      ; TTL          ;
; 228   ; GND*            ;              ;
; 229   ; write_data[2]   ; TTL          ;
; 230   ; write_data[1]   ; TTL          ;
; 231   ; GND*            ;              ;
; 232   ; GND_INT         ;              ;
; 233   ; GND*            ;              ;
; 234   ; GND*            ;              ;
; 235   ; GND*            ;              ;
; 236   ; GND*            ;              ;
; 237   ; GND*            ;              ;
; 238   ; GND*            ;              ;
; 239   ; GND*            ;              ;
; 240   ; GND*            ;              ;
+-------+-----------------+--------------+


+--------------------------------------------------------------------------+
; Control Signals                                                          ;
+-------------------------------+---------+---------+-------+--------------+
; Name                          ; Pin #   ; Fan-Out ; Usage ; Global Usage ;
+-------------------------------+---------+---------+-------+--------------+
; clock_splitter:inst2|out_clk1 ; LC1_I13 ; 10      ; Clock ; Internal     ;
; clk                           ; 91      ; 3       ; Clock ; Pin          ;
+-------------------------------+---------+---------+-------+--------------+


+------------------------------------------------------------+
; Global & Other Fast Signals                                ;
+-------------------------------+---------+---------+--------+
; Name                          ; Pin #   ; Fan-Out ; Global ;
+-------------------------------+---------+---------+--------+
; clock_splitter:inst2|out_clk1 ; LC1_I13 ; 10      ; yes    ;
; clk                           ; 91      ; 3       ; yes    ;
+-------------------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 0                      ;
; 5                  ; 0                      ;
; 6                  ; 0                      ;
; 7                  ; 1                      ;
; 8                  ; 3                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 7     ;
+--------+-------+


+-------------------------------------------------------------------------------------+
; Embedded Cells                                                                      ;
+--------+-------------------------------------------------------------+------+-------+
; Cell # ; Name                                                        ; Mode ; Turbo ;
+--------+-------------------------------------------------------------+------+-------+
; EC1_A  ; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[2]  ; RAM  ; Off   ;
; EC1_B  ; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[1]  ; RAM  ; Off   ;
; EC4_B  ; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[5]  ; RAM  ; Off   ;
; EC3_B  ; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[4]  ; RAM  ; Off   ;
; EC6_B  ; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[3]  ; RAM  ; Off   ;
; EC2_B  ; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[15] ; RAM  ; Off   ;
; EC8_A  ; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[14] ; RAM  ; Off   ;
; EC2_A  ; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[13] ; RAM  ; Off   ;
; EC3_A  ; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[12] ; RAM  ; Off   ;
; EC4_A  ; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[0]  ; RAM  ; Off   ;
+--------+-------------------------------------------------------------+------+-------+


+----------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                    ;
+------------------------------------------------------------------------------------------+---------+
; Name                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------+---------+
; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[14]                              ; 17      ;
; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[2]                               ; 15      ;
; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[1]                               ; 15      ;
; alu:inst15|lpm_add_sub:Add0|addcore:adder|$00006                                         ; 15      ;
; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[13]                              ; 15      ;
; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[12]                              ; 13      ;
; PC:inst3|lpm_counter:pre_count_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[6]~COUT ; 11      ;
; PC:inst3|lpm_counter:pre_count_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 11      ;
; PC:inst3|lpm_counter:pre_count_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[5]~COUT ; 11      ;
; PC:inst3|lpm_counter:pre_count_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 11      ;
; PC:inst3|lpm_counter:pre_count_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT ; 11      ;
; PC:inst3|lpm_counter:pre_count_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 11      ;
; PC:inst3|lpm_counter:pre_count_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[3]~COUT ; 11      ;
; PC:inst3|lpm_counter:pre_count_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[7]~7    ; 10      ;
; alu:inst15|Mux3~12                                                                       ; 9       ;
; alu:inst15|Mux2~14                                                                       ; 8       ;
; alu:inst15|dCopy[1]~10                                                                   ; 8       ;
; alu:inst15|d[7]~53                                                                       ; 8       ;
; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[15]                              ; 7       ;
; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[5]                               ; 7       ;
; alu:inst15|dCopy[7]~11                                                                   ; 5       ;
; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[3]                               ; 4       ;
; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|q[4]                               ; 4       ;
; alu:inst15|Mux18~21                                                                      ; 3       ;
; controller:inst12|alu~3                                                                  ; 3       ;
; alu:inst15|dCopy[6]~12                                                                   ; 2       ;
; alu:inst15|dCopy[1]~17                                                                   ; 2       ;
; alu:inst15|dCopy[5]~13                                                                   ; 2       ;
; alu:inst15|d[0]~61                                                                       ; 2       ;
; alu:inst15|d[5]~56                                                                       ; 2       ;
; alu:inst15|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT      ; 2       ;
; alu:inst15|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT      ; 2       ;
; alu:inst15|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~COUT      ; 2       ;
; alu:inst15|dCopy[0]~18                                                                   ; 2       ;
; alu:inst15|dCopy[3]~15                                                                   ; 2       ;
; alu:inst15|Mux35~1                                                                       ; 2       ;
; alu:inst15|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT      ; 2       ;
; alu:inst15|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT      ; 2       ;
; alu:inst15|dCopy[4]~14                                                                   ; 2       ;
; alu:inst15|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~COUT      ; 2       ;
; alu:inst15|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT      ; 2       ;
; alu:inst15|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT      ; 2       ;
; alu:inst15|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT      ; 2       ;
; alu:inst15|dCopy[2]~16                                                                   ; 2       ;
; alu:inst15|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT      ; 2       ;
; alu:inst15|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT      ; 2       ;
; alu:inst15|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT      ; 2       ;
; alu:inst15|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT      ; 2       ;
; clock_splitter:inst2|counter[0]~6                                                        ; 2       ;
; alu:inst15|d[1]~60                                                                       ; 2       ;
+------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                       ;
+-------------------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal             ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------------------+---------+-------+-----------------+---------------------------+----------+
; clock_splitter:inst2|out_clk1 ; LC1_I13 ; Clock ; no              ; yes                       ; +ve      ;
+-------------------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 454            ;
; 1                        ; 2              ;
; 2                        ; 0              ;
; 3                        ; 1              ;
; 4                        ; 0              ;
; 5                        ; 0              ;
; 6                        ; 0              ;
; 7                        ; 1              ;
; 8                        ; 10             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 457            ;
; 1                           ; 2              ;
; 2                           ; 1              ;
; 3                           ; 1              ;
; 4                           ; 2              ;
; 5                           ; 0              ;
; 6                           ; 2              ;
; 7                           ; 1              ;
; 8                           ; 2              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 456            ;
; 1                          ; 2              ;
; 2                          ; 1              ;
; 3                          ; 0              ;
; 4                          ; 0              ;
; 5                          ; 0              ;
; 6                          ; 1              ;
; 7                          ; 0              ;
; 8                          ; 1              ;
; 9                          ; 0              ;
; 10                         ; 1              ;
; 11                         ; 4              ;
; 12                         ; 1              ;
; 13                         ; 0              ;
; 14                         ; 1              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  14 / 208 ( 7 % )  ;  47 / 104 ( 45 % )          ;  0 / 104 ( 0 % )             ;
;  B    ;  0 / 208 ( 0 % )   ;  8 / 104 ( 8 % )            ;  0 / 104 ( 0 % )             ;
;  C    ;  3 / 208 ( 1 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  D    ;  1 / 208 ( < 1 % ) ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
;  E    ;  1 / 208 ( < 1 % ) ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  F    ;  1 / 208 ( < 1 % ) ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  G    ;  1 / 208 ( < 1 % ) ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  H    ;  0 / 208 ( 0 % )   ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
;  I    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
; Total ;  21 / 1872 ( 1 % ) ;  57 / 936 ( 6 % )           ;  0 / 936 ( 0 % )             ;
+-------+--------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  0 / 24 ( 0 % )    ;
; 2     ;  0 / 24 ( 0 % )    ;
; 3     ;  0 / 24 ( 0 % )    ;
; 4     ;  0 / 24 ( 0 % )    ;
; 5     ;  0 / 24 ( 0 % )    ;
; 6     ;  0 / 24 ( 0 % )    ;
; 7     ;  0 / 24 ( 0 % )    ;
; 8     ;  0 / 24 ( 0 % )    ;
; 9     ;  1 / 24 ( 4 % )    ;
; 10    ;  0 / 24 ( 0 % )    ;
; 11    ;  0 / 24 ( 0 % )    ;
; 12    ;  0 / 24 ( 0 % )    ;
; 13    ;  0 / 24 ( 0 % )    ;
; 14    ;  1 / 24 ( 4 % )    ;
; 15    ;  0 / 24 ( 0 % )    ;
; 16    ;  1 / 24 ( 4 % )    ;
; 17    ;  1 / 24 ( 4 % )    ;
; 18    ;  1 / 24 ( 4 % )    ;
; 19    ;  0 / 24 ( 0 % )    ;
; 20    ;  0 / 24 ( 0 % )    ;
; 21    ;  1 / 24 ( 4 % )    ;
; 22    ;  0 / 24 ( 0 % )    ;
; 23    ;  1 / 24 ( 4 % )    ;
; 24    ;  0 / 24 ( 0 % )    ;
; 25    ;  0 / 24 ( 0 % )    ;
; 26    ;  8 / 24 ( 33 % )   ;
; 27    ;  0 / 24 ( 0 % )    ;
; 28    ;  0 / 24 ( 0 % )    ;
; 29    ;  0 / 24 ( 0 % )    ;
; 30    ;  0 / 24 ( 0 % )    ;
; 31    ;  0 / 24 ( 0 % )    ;
; 32    ;  0 / 24 ( 0 % )    ;
; 33    ;  0 / 24 ( 0 % )    ;
; 34    ;  0 / 24 ( 0 % )    ;
; 35    ;  0 / 24 ( 0 % )    ;
; 36    ;  0 / 24 ( 0 % )    ;
; 37    ;  0 / 24 ( 0 % )    ;
; 38    ;  0 / 24 ( 0 % )    ;
; 39    ;  0 / 24 ( 0 % )    ;
; 40    ;  0 / 24 ( 0 % )    ;
; 41    ;  0 / 24 ( 0 % )    ;
; 42    ;  0 / 24 ( 0 % )    ;
; 43    ;  0 / 24 ( 0 % )    ;
; 44    ;  0 / 24 ( 0 % )    ;
; 45    ;  0 / 24 ( 0 % )    ;
; 46    ;  0 / 24 ( 0 % )    ;
; 47    ;  0 / 24 ( 0 % )    ;
; 48    ;  0 / 24 ( 0 % )    ;
; 49    ;  0 / 24 ( 0 % )    ;
; 50    ;  0 / 24 ( 0 % )    ;
; 51    ;  0 / 24 ( 0 % )    ;
; 52    ;  0 / 24 ( 0 % )    ;
; Total ;  15 / 1248 ( 1 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  5 / 24 ( 21 % )  ;
; Total ;  5 / 24 ( 21 % )  ;
+-------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                           ;
+-----------------------------------+-------------------------------------------------------------------------------------+
; Resource                          ; Usage                                                                               ;
+-----------------------------------+-------------------------------------------------------------------------------------+
; Total logic elements              ; 92 / 3,744 ( 2 % )                                                                  ;
; Registers                         ; 11 / 3,744 ( < 1 % )                                                                ;
; Logic elements in carry chains    ; 31                                                                                  ;
; User inserted logic elements      ; 0                                                                                   ;
; I/O pins                          ; 59 / 189 ( 31 % )                                                                   ;
;     -- Clock pins                 ; 3 / 2 ( 150 % )                                                                     ;
;     -- Dedicated input pins       ; 5 / 4 ( 125 % )                                                                     ;
; Global signals                    ; 2                                                                                   ;
; EABs                              ; 2 / 9 ( 22 % )                                                                      ;
; Total memory bits                 ; 2,560 / 18,432 ( 14 % )                                                             ;
; Total RAM block bits              ; 4,096 / 18,432 ( 22 % )                                                             ;
; Maximum fan-out node              ; PC:inst3|lpm_counter:pre_count_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0] ;
; Maximum fan-out                   ; 21                                                                                  ;
; Highest non-global fan-out signal ; PC:inst3|lpm_counter:pre_count_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0] ;
; Highest non-global fan-out        ; 20                                                                                  ;
; Total fan-out                     ; 370                                                                                 ;
; Average fan-out                   ; 2.30                                                                                ;
+-----------------------------------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                            ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                            ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------+--------------+
; |processor                                ; 92 (3)      ; 11           ; 2560        ; 59   ; 81 (3)       ; 0 (0)             ; 11 (0)           ; 31 (0)          ; 0 (0)      ; |processor                                                                     ; work         ;
;    |PC:inst3|                             ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |processor|PC:inst3                                                            ; work         ;
;       |lpm_counter:pre_count_rtl_0|       ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |processor|PC:inst3|lpm_counter:pre_count_rtl_0                                ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |processor|PC:inst3|lpm_counter:pre_count_rtl_0|alt_counter_f10ke:wysi_counter ; work         ;
;    |alu:inst15|                           ; 76 (54)     ; 0            ; 0           ; 0    ; 76 (54)      ; 0 (0)             ; 0 (0)            ; 23 (1)          ; 0 (0)      ; |processor|alu:inst15                                                          ; work         ;
;       |lpm_add_sub:Add0|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |processor|alu:inst15|lpm_add_sub:Add0                                         ; work         ;
;          |addcore:adder|                  ; 8 (2)       ; 0            ; 0           ; 0    ; 8 (2)        ; 0 (0)             ; 0 (0)            ; 8 (2)           ; 0 (0)      ; |processor|alu:inst15|lpm_add_sub:Add0|addcore:adder                           ; work         ;
;             |a_csnbuffer:result_node|     ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |processor|alu:inst15|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node   ; work         ;
;       |lpm_add_sub:Add4|                  ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |processor|alu:inst15|lpm_add_sub:Add4                                         ; work         ;
;          |addcore:adder|                  ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |processor|alu:inst15|lpm_add_sub:Add4|addcore:adder                           ; work         ;
;             |a_csnbuffer:result_node|     ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |processor|alu:inst15|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node   ; work         ;
;       |lpm_add_sub:Add6|                  ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |processor|alu:inst15|lpm_add_sub:Add6                                         ; work         ;
;          |addcore:adder|                  ; 7 (1)       ; 0            ; 0           ; 0    ; 7 (1)        ; 0 (0)             ; 0 (0)            ; 7 (1)           ; 0 (0)      ; |processor|alu:inst15|lpm_add_sub:Add6|addcore:adder                           ; work         ;
;             |a_csnbuffer:result_node|     ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |processor|alu:inst15|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node   ; work         ;
;    |clock_splitter:inst2|                 ; 3 (3)       ; 3            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |processor|clock_splitter:inst2                                                ; work         ;
;    |controller:inst12|                    ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor|controller:inst12                                                   ; work         ;
;    |lpm_rom0:inst10|                      ; 0 (0)       ; 0            ; 2560        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor|lpm_rom0:inst10                                                     ; work         ;
;       |lpm_rom:lpm_rom_component|         ; 0 (0)       ; 0            ; 2560        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor|lpm_rom0:inst10|lpm_rom:lpm_rom_component                           ; work         ;
;          |altrom:srom|                    ; 0 (0)       ; 0            ; 2560        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |processor|lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom               ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------+
; Delay Chain Summary                      ;
+-----------------+----------+-------------+
; Name            ; Pin Type ; Pad to Core ;
+-----------------+----------+-------------+
; write_data[7]   ; Input    ; OFF         ;
; write_data[6]   ; Input    ; OFF         ;
; write_data[5]   ; Input    ; OFF         ;
; write_data[4]   ; Input    ; OFF         ;
; write_data[3]   ; Input    ; OFF         ;
; write_data[2]   ; Input    ; OFF         ;
; write_data[1]   ; Input    ; OFF         ;
; write_data[0]   ; Input    ; OFF         ;
; LED_reg[0]      ; Input    ; OFF         ;
; LED_reg[1]      ; Input    ; OFF         ;
; LED_reg[2]      ; Input    ; OFF         ;
; clk             ; Input    ; OFF         ;
; pc_clk          ; Output   ; OFF         ;
; overflow        ; Output   ; OFF         ;
; alu_code[2]     ; Output   ; OFF         ;
; alu_code[1]     ; Output   ; OFF         ;
; alu_code[0]     ; Output   ; OFF         ;
; imm[5]          ; Output   ; OFF         ;
; imm[4]          ; Output   ; OFF         ;
; imm[3]          ; Output   ; OFF         ;
; imm[2]          ; Output   ; OFF         ;
; imm[1]          ; Output   ; OFF         ;
; imm[0]          ; Output   ; OFF         ;
; op_code[3]      ; Output   ; OFF         ;
; op_code[2]      ; Output   ; OFF         ;
; op_code[1]      ; Output   ; OFF         ;
; op_code[0]      ; Output   ; OFF         ;
; read_data_rs[7] ; Output   ; OFF         ;
; read_data_rs[6] ; Output   ; OFF         ;
; read_data_rs[5] ; Output   ; OFF         ;
; read_data_rs[4] ; Output   ; OFF         ;
; read_data_rs[3] ; Output   ; OFF         ;
; read_data_rs[2] ; Output   ; OFF         ;
; read_data_rs[1] ; Output   ; OFF         ;
; read_data_rs[0] ; Output   ; OFF         ;
; read_data_rt[7] ; Output   ; OFF         ;
; read_data_rt[6] ; Output   ; OFF         ;
; read_data_rt[5] ; Output   ; OFF         ;
; read_data_rt[4] ; Output   ; OFF         ;
; read_data_rt[3] ; Output   ; OFF         ;
; read_data_rt[2] ; Output   ; OFF         ;
; read_data_rt[1] ; Output   ; OFF         ;
; read_data_rt[0] ; Output   ; OFF         ;
; display[7]      ; Output   ; OFF         ;
; display[6]      ; Output   ; OFF         ;
; display[5]      ; Output   ; OFF         ;
; display[4]      ; Output   ; OFF         ;
; display[3]      ; Output   ; OFF         ;
; display[2]      ; Output   ; OFF         ;
; display[1]      ; Output   ; OFF         ;
; display[0]      ; Output   ; OFF         ;
; write_reg_rd[7] ; Output   ; OFF         ;
; write_reg_rd[6] ; Output   ; OFF         ;
; write_reg_rd[5] ; Output   ; OFF         ;
; write_reg_rd[4] ; Output   ; OFF         ;
; write_reg_rd[3] ; Output   ; OFF         ;
; write_reg_rd[2] ; Output   ; OFF         ;
; write_reg_rd[1] ; Output   ; OFF         ;
; write_reg_rd[0] ; Output   ; OFF         ;
+-----------------+----------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+------------------------------------------------------+--------------+
; Name                                                          ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF                                                  ; Location     ;
+---------------------------------------------------------------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+------------------------------------------------------+--------------+
; lpm_rom0:inst10|lpm_rom:lpm_rom_component|altrom:srom|content ; ROM  ; 256          ; 16           ; --           ; --           ; no                     ; no                      ; --                     ; --                      ; 4096 ; 2    ; ../Assembler/ProcessorAssembler/bin/Debug/output.mif ; ESB_A, ESB_B ;
+---------------------------------------------------------------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+------------------------------------------------------+--------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Derek Nordgren/Documents/GitHub/284Processor/Processor/processor.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Dec 18 02:08:12 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off processor -c processor
Info: Selected device EPF10K70RC240-4 for design "processor"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 3 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Wed Dec 18 2013 at 02:08:13
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 237 megabytes
    Info: Processing ended: Wed Dec 18 02:08:19 2013
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


