Fitter report for cryptosystem_final
Mon Jan 02 19:34:53 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Jan 02 19:34:53 2023       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; cryptosystem_final                          ;
; Top-level Entity Name           ; cryptosystem_final                          ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 10,317 / 41,910 ( 25 % )                    ;
; Total registers                 ; 6994                                        ;
; Total pins                      ; 50 / 499 ( 10 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 12,288 / 5,662,720 ( < 1 % )                ;
; Total RAM Blocks                ; 8 / 553 ( 1 % )                             ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.7%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                   ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                 ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; io_clk~inputCLKENA0                                                                                                                    ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                  ;                  ;                       ;
; sys_clk~inputCLKENA0                                                                                                                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                  ;                  ;                       ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[4]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[4]~DUPLICATE                                         ;                  ;                       ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[6]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[6]~DUPLICATE                                         ;                  ;                       ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[7]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[7]~DUPLICATE                                         ;                  ;                       ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.pauseStateNoAddrIncr                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.pauseStateNoAddrIncr~DUPLICATE                     ;                  ;                       ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.resetState                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.resetState~DUPLICATE                               ;                  ;                       ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.transState                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.transState~DUPLICATE                               ;                  ;                       ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|pause_counter[1]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|pause_counter[1]~DUPLICATE                                   ;                  ;                       ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|pause_counter[9]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|pause_counter[9]~DUPLICATE                                   ;                  ;                       ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|pause_counter[10]                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|pause_counter[10]~DUPLICATE                                  ;                  ;                       ;
; aes_core:aes|counter[1]                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|counter[1]~DUPLICATE                                                                                                                ;                  ;                       ;
; aes_core:aes|counter[4]                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|counter[4]~DUPLICATE                                                                                                                ;                  ;                       ;
; aes_core:aes|counter[5]                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|counter[5]~DUPLICATE                                                                                                                ;                  ;                       ;
; aes_core:aes|counter[10]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|counter[10]~DUPLICATE                                                                                                               ;                  ;                       ;
; aes_core:aes|counter[12]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|counter[12]~DUPLICATE                                                                                                               ;                  ;                       ;
; aes_core:aes|counter[15]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|counter[15]~DUPLICATE                                                                                                               ;                  ;                       ;
; aes_core:aes|counter[16]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|counter[16]~DUPLICATE                                                                                                               ;                  ;                       ;
; aes_core:aes|counter[21]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|counter[21]~DUPLICATE                                                                                                               ;                  ;                       ;
; aes_core:aes|counter[22]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|counter[22]~DUPLICATE                                                                                                               ;                  ;                       ;
; aes_core:aes|counter[23]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|counter[23]~DUPLICATE                                                                                                               ;                  ;                       ;
; aes_core:aes|counter[25]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|counter[25]~DUPLICATE                                                                                                               ;                  ;                       ;
; aes_core:aes|counter[29]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|counter[29]~DUPLICATE                                                                                                               ;                  ;                       ;
; aes_core:aes|counter[31]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|counter[31]~DUPLICATE                                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[0]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[8]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[8]~DUPLICATE                                                                                                 ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[10]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[10]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[11]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[11]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[13]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[13]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[15]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[15]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[17]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[17]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[25]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[25]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[40]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[40]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[48]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[48]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[51]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[51]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[55]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[55]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[56]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[56]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[58]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[58]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[60]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[60]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[62]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[62]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[63]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[63]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[69]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[69]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[70]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[70]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[98]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[98]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[99]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[99]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[101]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[101]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[104]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[104]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[107]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[107]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[108]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[108]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[109]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[109]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[110]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[110]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[111]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[111]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[116]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[116]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[118]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[118]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[119]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[119]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[120]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[120]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg1|dout[123]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg1|dout[123]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[0]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[7]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[7]~DUPLICATE                                                                                                 ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[10]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[10]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[11]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[11]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[19]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[19]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[20]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[20]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[21]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[21]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[31]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[31]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[35]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[35]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[36]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[36]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[37]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[37]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[47]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[47]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[50]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[50]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[55]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[55]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[60]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[60]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[62]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[62]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[63]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[63]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[65]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[65]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[66]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[66]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[68]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[68]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[87]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[87]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[103]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[103]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[115]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[115]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[116]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[116]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[121]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[121]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg2|dout[123]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg2|dout[123]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[10]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[10]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[17]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[17]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[18]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[18]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[19]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[19]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[24]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[24]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[25]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[25]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[26]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[26]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[31]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[31]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[33]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[33]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[36]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[36]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[38]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[38]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[41]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[41]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[51]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[51]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[56]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[56]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[69]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[69]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[70]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[70]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[71]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[71]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[72]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[72]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[73]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[73]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[77]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[77]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[78]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[78]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[88]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[88]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[90]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[90]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[91]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[91]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[92]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[92]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[94]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[94]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[95]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[95]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[105]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[105]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[107]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[107]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[111]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[111]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[112]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[112]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[113]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[113]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[117]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[117]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[118]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[118]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg3|dout[119]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg3|dout[119]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[1]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[1]~DUPLICATE                                                                                                 ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[9]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[9]~DUPLICATE                                                                                                 ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[12]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[12]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[16]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[16]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[18]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[18]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[23]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[23]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[27]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[27]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[41]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[41]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[52]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[52]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[54]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[54]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[60]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[60]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[96]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[96]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[97]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[97]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[105]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[105]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[106]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[106]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[107]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[107]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[110]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[110]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[111]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[111]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[120]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[120]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[121]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[121]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[122]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[122]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[123]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[123]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg4|dout[124]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg4|dout[124]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[16]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[16]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[19]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[19]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[20]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[20]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[21]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[21]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[23]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[23]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[25]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[25]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[27]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[27]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[45]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[45]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[47]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[47]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[48]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[48]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[49]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[49]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[52]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[52]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[53]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[53]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[54]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[54]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[55]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[55]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[59]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[59]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[61]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[61]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[62]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[62]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[63]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[63]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[81]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[81]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[98]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[98]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[101]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[101]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[103]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[103]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[104]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[104]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[105]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[105]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[107]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[107]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[113]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[113]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[117]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[117]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[126]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[126]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg5|dout[127]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg5|dout[127]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[3]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[3]~DUPLICATE                                                                                                 ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[9]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[9]~DUPLICATE                                                                                                 ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[22]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[22]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[34]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[34]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[36]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[36]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[40]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[40]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[49]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[49]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[51]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[51]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[55]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[55]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[58]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[58]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[67]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[67]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[75]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[75]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[83]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[83]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[90]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[90]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[91]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[91]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[96]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[96]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[97]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[97]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[103]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[103]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg6|dout[123]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg6|dout[123]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[3]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[3]~DUPLICATE                                                                                                 ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[4]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[4]~DUPLICATE                                                                                                 ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[24]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[24]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[25]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[25]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[26]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[26]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[31]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[31]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[32]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[32]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[35]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[35]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[37]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[37]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[38]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[38]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[40]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[40]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[41]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[41]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[43]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[43]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[44]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[44]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[46]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[46]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[47]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[47]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[49]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[49]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[52]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[52]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[55]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[55]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[58]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[58]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[60]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[60]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[61]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[61]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[64]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[64]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[65]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[65]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[66]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[66]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[68]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[68]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[70]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[70]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[71]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[71]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[84]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[84]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[86]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[86]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[89]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[89]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[90]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[90]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[95]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[95]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[99]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[99]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[101]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[101]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[102]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[102]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[103]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[103]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[124]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[124]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg7|dout[125]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg7|dout[125]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[3]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[3]~DUPLICATE                                                                                                 ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[7]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[7]~DUPLICATE                                                                                                 ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[24]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[24]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[47]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[47]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[48]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[48]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[55]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[55]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[57]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[57]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[61]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[61]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[65]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[65]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[69]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[69]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[81]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[81]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[82]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[82]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[88]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[88]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[96]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[96]~DUPLICATE                                                                                                ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[100]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[100]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[101]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[101]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[107]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[107]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[111]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[111]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[113]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[113]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|datapath_reg:reg8|dout[123]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|datapath_reg:reg8|dout[123]~DUPLICATE                                                                                               ;                  ;                       ;
; aes_core:aes|pipe_counter[1]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|pipe_counter[1]~DUPLICATE                                                                                                           ;                  ;                       ;
; aes_core:aes|pr_state.random                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_core:aes|pr_state.random~DUPLICATE                                                                                                           ;                  ;                       ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_9cc:wrptr_g1p|counter8a2 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_9cc:wrptr_g1p|counter8a2~DUPLICATE ;                  ;                       ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_9cc:wrptr_g1p|counter8a6 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_9cc:wrptr_g1p|counter8a6~DUPLICATE ;                  ;                       ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_9cc:wrptr_g1p|parity9    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_9cc:wrptr_g1p|parity9~DUPLICATE    ;                  ;                       ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|wrptr_g[1]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|wrptr_g[1]~DUPLICATE                             ;                  ;                       ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|wrptr_g[3]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|wrptr_g[3]~DUPLICATE                             ;                  ;                       ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|wrptr_g[4]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|wrptr_g[4]~DUPLICATE                             ;                  ;                       ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|wrptr_g[6]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|wrptr_g[6]~DUPLICATE                             ;                  ;                       ;
; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a1      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a1~DUPLICATE      ;                  ;                       ;
; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a2      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a2~DUPLICATE      ;                  ;                       ;
; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a5      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a5~DUPLICATE      ;                  ;                       ;
; sha3_core:sha3|in_buffer[140]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[140]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[152]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[152]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[156]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[156]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[164]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[164]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[176]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[176]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[179]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[179]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[180]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[180]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[185]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[185]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[187]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[187]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[190]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[190]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[196]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[196]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[201]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[201]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[206]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[206]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[207]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[207]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[208]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[208]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[214]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[214]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[231]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[231]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[232]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[232]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[237]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[237]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[238]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[238]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[241]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[241]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[244]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[244]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[255]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[255]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[257]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[257]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[269]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[269]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[270]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[270]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[272]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[272]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[275]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[275]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[287]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[287]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[295]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[295]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[301]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[301]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[320]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[320]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[321]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[321]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[324]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[324]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[325]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[325]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[329]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[329]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[333]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[333]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[334]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[334]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[337]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[337]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[341]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[341]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[343]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[343]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[350]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[350]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[352]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[352]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[358]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[358]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[360]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[360]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[367]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[367]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[372]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[372]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[375]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[375]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[379]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[379]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[390]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[390]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[397]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[397]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[400]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[400]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[403]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[403]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[406]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[406]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[410]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[410]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[411]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[411]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[415]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[415]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[423]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[423]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[427]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[427]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[432]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[432]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[436]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[436]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[437]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[437]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[441]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[441]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[460]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[460]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[463]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[463]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[477]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[477]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[487]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[487]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[495]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[495]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[497]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[497]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[499]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[499]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[500]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[500]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[503]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[503]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[504]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[504]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[509]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[509]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[516]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[516]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[518]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[518]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[519]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[519]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[522]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[522]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[524]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[524]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[531]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[531]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[533]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[533]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[534]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[534]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[535]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[535]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[541]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[541]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[543]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[543]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[546]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[546]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[552]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[552]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[558]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[558]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[574]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[574]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[581]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[581]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[588]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[588]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[593]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[593]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[602]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[602]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[604]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[604]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[615]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[615]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[616]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[616]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[624]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[624]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[625]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[625]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[636]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[636]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[644]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[644]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[648]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[648]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[658]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[658]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[662]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[662]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[663]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[663]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[665]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[665]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[670]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[670]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[671]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[671]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[672]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[672]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[677]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[677]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[679]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[679]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[681]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[681]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[684]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[684]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[688]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[688]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[691]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[691]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[698]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[698]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[702]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[702]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[712]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[712]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[718]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[718]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[724]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[724]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[736]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[736]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[743]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[743]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[744]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[744]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[748]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[748]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[750]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[750]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[768]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[768]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[772]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[772]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[774]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[774]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[778]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[778]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[781]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[781]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[784]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[784]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[789]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[789]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[790]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[790]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[798]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[798]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[802]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[802]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[807]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[807]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[808]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[808]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[814]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[814]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[816]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[816]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[819]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[819]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[821]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[821]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[822]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[822]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[824]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[824]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[825]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[825]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[830]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[830]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[848]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[848]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[851]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[851]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[854]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[854]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[857]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[857]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[858]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[858]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[862]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[862]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[864]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[864]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[874]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[874]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[880]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[880]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[882]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[882]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[884]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[884]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[886]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[886]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[887]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[887]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[902]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[902]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[907]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[907]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[915]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[915]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[917]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[917]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[918]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[918]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[920]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[920]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[934]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[934]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[936]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[936]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[938]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[938]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[941]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[941]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[944]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[944]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[946]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[946]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[947]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[947]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[952]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[952]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[954]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[954]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[960]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[960]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[962]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[962]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[970]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[970]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[977]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[977]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[981]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[981]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[992]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[992]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[996]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[996]~DUPLICATE                                                                                                          ;                  ;                       ;
; sha3_core:sha3|in_buffer[1002]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[1002]~DUPLICATE                                                                                                         ;                  ;                       ;
; sha3_core:sha3|in_buffer[1041]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[1041]~DUPLICATE                                                                                                         ;                  ;                       ;
; sha3_core:sha3|in_buffer[1058]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[1058]~DUPLICATE                                                                                                         ;                  ;                       ;
; sha3_core:sha3|in_buffer[1061]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[1061]~DUPLICATE                                                                                                         ;                  ;                       ;
; sha3_core:sha3|in_buffer[1064]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[1064]~DUPLICATE                                                                                                         ;                  ;                       ;
; sha3_core:sha3|in_buffer[1071]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[1071]~DUPLICATE                                                                                                         ;                  ;                       ;
; sha3_core:sha3|in_buffer[1077]                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|in_buffer[1077]~DUPLICATE                                                                                                         ;                  ;                       ;
; sha3_core:sha3|pr_state.idle                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|pr_state.idle~DUPLICATE                                                                                                           ;                  ;                       ;
; sha3_core:sha3|pr_state.init                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|pr_state.init~DUPLICATE                                                                                                           ;                  ;                       ;
; sha3_core:sha3|pr_state.round9                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|pr_state.round9~DUPLICATE                                                                                                         ;                  ;                       ;
; sha3_core:sha3|pr_state.round17                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|pr_state.round17~DUPLICATE                                                                                                        ;                  ;                       ;
; sha3_core:sha3|pr_state.stop                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|pr_state.stop~DUPLICATE                                                                                                           ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_lower|q_state[16]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_lower|q_state[16]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_lower|q_state[29]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_lower|q_state[29]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_lower|q_state[38]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_lower|q_state[38]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_lower|q_state[62]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_lower|q_state[62]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_lower|q_state[64]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_lower|q_state[64]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_lower|q_state[70]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_lower|q_state[70]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_lower|q_state[99]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_lower|q_state[99]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_lower|q_state[107]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_lower|q_state[107]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_lower|q_state[116]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_lower|q_state[116]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_lower|q_state[121]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_lower|q_state[121]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1]                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1]~DUPLICATE                                                                                          ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[2]                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[2]~DUPLICATE                                                                                          ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[7]                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[7]~DUPLICATE                                                                                          ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[9]                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[9]~DUPLICATE                                                                                          ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[10]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[10]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[11]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[11]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[18]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[18]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[24]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[24]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[26]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[26]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[28]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[28]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[33]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[33]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[36]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[36]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[38]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[38]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[39]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[39]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[43]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[43]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[50]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[50]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[51]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[51]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[54]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[54]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[60]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[60]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[76]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[76]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[87]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[87]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[98]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[98]~DUPLICATE                                                                                         ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[101]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[101]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[124]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[124]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[129]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[129]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[133]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[133]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[138]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[138]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[142]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[142]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[144]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[144]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[187]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[187]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[190]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[190]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[195]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[195]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[202]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[202]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[204]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[204]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[208]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[208]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[224]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[224]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[231]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[231]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[241]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[241]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[245]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[245]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[254]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[254]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[256]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[256]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[269]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[269]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[273]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[273]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[278]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[278]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[284]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[284]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[292]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[292]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[296]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[296]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[302]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[302]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[307]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[307]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[312]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[312]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[320]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[320]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[321]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[321]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[344]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[344]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[350]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[350]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[354]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[354]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[359]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[359]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[365]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[365]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[370]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[370]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[374]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[374]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[380]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[380]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[384]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[384]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[386]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[386]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[392]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[392]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[394]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[394]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[395]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[395]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[399]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[399]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[400]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[400]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[405]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[405]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[406]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[406]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[407]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[407]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[412]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[412]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[428]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[428]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[435]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[435]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[438]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[438]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[443]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[443]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[444]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[444]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[460]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[460]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[463]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[463]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[468]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[468]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[469]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[469]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[481]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[481]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[490]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[490]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[502]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[502]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[505]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[505]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[509]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[509]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[511]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[511]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[521]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[521]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[530]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[530]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[534]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[534]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[544]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[544]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[546]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[546]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[548]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[548]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[550]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[550]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[554]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[554]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[560]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[560]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[561]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[561]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[585]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[585]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[588]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[588]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[592]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[592]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[597]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[597]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[610]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[610]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[612]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[612]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[619]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[619]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[646]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[646]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[661]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[661]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[665]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[665]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[674]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[674]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[694]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[694]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[700]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[700]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[701]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[701]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[710]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[710]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[711]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[711]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[712]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[712]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[716]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[716]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[722]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[722]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[741]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[741]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[748]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[748]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[758]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[758]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[773]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[773]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[774]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[774]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[779]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[779]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[785]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[785]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[788]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[788]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[790]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[790]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[802]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[802]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[814]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[814]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[824]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[824]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[837]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[837]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[839]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[839]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[841]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[841]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[844]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[844]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[848]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[848]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[855]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[855]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[856]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[856]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[862]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[862]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[866]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[866]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[871]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[871]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[874]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[874]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[875]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[875]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[881]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[881]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[888]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[888]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[893]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[893]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[911]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[911]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[913]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[913]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[927]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[927]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[930]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[930]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[932]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[932]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[952]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[952]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[960]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[960]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[961]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[961]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[962]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[962]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[963]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[963]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[967]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[967]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[969]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[969]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[974]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[974]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[987]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[987]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[993]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[993]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[994]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[994]~DUPLICATE                                                                                        ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1006]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1006]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1017]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1017]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1020]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1020]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1021]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1021]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1024]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1024]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1047]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1047]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1056]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1056]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1064]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1064]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1071]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1071]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1089]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1089]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1090]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1090]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1091]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1091]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1092]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1092]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1093]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1093]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1095]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1095]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1096]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1096]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1097]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1097]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1098]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1098]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1099]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1099]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1100]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1100]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1101]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1101]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1102]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1102]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1103]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1103]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1106]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1106]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1107]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1107]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1108]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1108]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1109]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1109]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1110]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1110]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1111]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1111]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1113]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1113]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1118]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1118]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1121]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1121]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1122]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1122]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1123]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1123]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1124]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1124]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1126]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1126]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1128]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1128]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1131]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1131]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1132]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1132]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1136]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1136]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1137]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1137]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1138]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1138]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1139]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1139]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1141]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1141]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1142]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1142]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1143]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1143]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1145]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1145]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1147]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1147]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1150]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1150]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1151]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1151]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1152]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1152]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1153]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1153]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1154]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1154]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1155]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1155]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1157]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1157]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1159]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1159]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1161]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1161]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1163]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1163]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1168]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1168]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1169]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1169]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1170]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1170]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1176]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1176]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1178]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1178]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1180]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1180]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1181]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1181]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1184]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1184]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1185]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1185]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1187]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1187]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1188]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1188]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1189]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1189]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1190]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1190]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1192]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1192]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1193]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1193]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1194]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1194]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1195]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1195]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1196]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1196]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1197]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1197]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1199]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1199]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1200]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1200]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1201]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1201]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1202]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1202]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1204]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1204]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1206]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1206]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1207]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1207]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1208]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1208]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1209]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1209]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1210]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1210]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1212]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1212]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1213]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1213]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1215]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1215]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1217]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1217]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1218]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1218]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1219]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1219]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1220]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1220]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1221]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1221]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1226]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1226]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1229]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1229]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1232]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1232]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1233]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1233]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1234]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1234]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1237]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1237]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1238]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1238]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1245]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1245]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1251]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1251]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1253]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1253]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1255]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1255]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1260]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1260]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1265]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1265]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1266]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1266]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1267]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1267]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1269]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1269]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1271]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1271]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1274]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1274]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1278]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1278]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1283]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1283]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1284]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1284]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1286]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1286]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1288]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1288]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1290]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1290]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1292]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1292]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1294]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1294]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1295]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1295]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1297]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1297]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1298]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1298]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1299]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1299]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1300]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1300]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1302]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1302]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1303]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1303]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1307]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1307]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1308]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1308]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1311]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1311]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1312]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1312]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1314]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1314]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1316]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1316]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1320]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1320]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1321]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1321]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1322]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1322]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1325]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1325]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1327]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1327]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1329]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1329]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1330]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1330]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1332]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1332]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1333]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1333]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1335]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1335]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1336]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1336]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1338]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1338]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1340]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1340]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1341]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1341]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1343]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1343]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1344]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1344]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1345]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1345]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1351]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1351]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1355]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1355]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1357]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1357]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1358]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1358]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1359]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1359]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1361]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1361]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1363]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1363]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1364]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1364]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1365]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1365]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1366]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1366]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1367]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1367]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1368]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1368]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1369]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1369]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1372]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1372]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1373]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1373]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1376]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1376]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1381]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1381]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1383]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1383]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1387]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1387]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1388]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1388]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1389]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1389]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1390]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1390]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1396]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1396]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1400]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1400]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1402]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1402]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1403]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1403]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1406]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1406]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1407]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1407]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1411]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1411]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1412]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1412]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1414]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1414]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1415]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1415]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1417]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1417]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1419]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1419]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1424]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1424]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1425]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1425]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1428]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1428]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1431]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1431]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1432]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1432]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1433]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1433]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1435]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1435]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1436]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1436]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1437]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1437]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1439]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1439]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1445]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1445]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1446]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1446]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1451]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1451]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1452]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1452]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1455]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1455]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1456]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1456]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1460]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1460]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1463]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1463]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1464]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1464]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1465]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1465]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1466]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1466]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1467]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1467]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1469]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1469]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1470]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1470]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1474]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1474]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1475]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1475]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1477]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1477]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1480]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1480]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1481]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1481]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1482]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1482]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1483]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1483]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1485]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1485]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1487]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1487]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1489]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1489]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1492]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1492]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1497]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1497]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1498]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1498]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1500]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1500]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1502]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1502]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1503]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1503]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1505]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1505]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1507]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1507]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1511]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1511]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1512]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1512]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1513]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1513]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1514]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1514]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1516]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1516]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1517]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1517]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1519]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1519]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1522]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1522]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1525]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1525]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1526]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1526]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1528]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1528]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1529]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1529]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1530]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1530]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1533]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1533]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1536]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1536]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1537]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1537]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1539]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1539]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1540]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1540]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1543]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1543]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1544]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1544]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1546]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1546]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1547]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1547]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1548]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1548]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1553]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1553]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1556]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1556]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1557]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1557]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1559]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1559]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1560]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1560]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1561]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1561]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1562]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1562]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1563]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1563]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1566]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1566]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1567]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1567]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1568]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1568]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1572]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1572]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1573]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1573]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1575]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1575]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1577]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1577]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1579]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1579]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1581]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1581]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1584]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1584]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1586]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1586]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1587]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1587]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1588]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1588]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1589]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1589]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1590]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1590]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1591]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1591]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1592]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1592]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1595]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1595]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1598]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1598]~DUPLICATE                                                                                       ;                  ;                       ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1599]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sha3_core:sha3|state_reg:reg_upper|q_state[1599]~DUPLICATE                                                                                       ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 18837 ) ; 0.00 % ( 0 / 18837 )       ; 0.00 % ( 0 / 18837 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 18837 ) ; 0.00 % ( 0 / 18837 )       ; 0.00 % ( 0 / 18837 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 18837 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/FPGA/output_files/cryptosystem_final.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 10,317 / 41,910       ; 25 %  ;
; ALMs needed [=A-B+C]                                        ; 10,317                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 10,900 / 41,910       ; 26 %  ;
;         [a] ALMs used for LUT logic and registers           ; 2,189                 ;       ;
;         [b] ALMs used for LUT logic                         ; 7,876                 ;       ;
;         [c] ALMs used for registers                         ; 835                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,072 / 41,910        ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 489 / 41,910          ; 1 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 10                    ;       ;
;         [c] Due to LAB input limits                         ; 479                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,529 / 4,191         ; 36 %  ;
;     -- Logic LABs                                           ; 1,529                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 12,606                ;       ;
;     -- 7 input functions                                    ; 0                     ;       ;
;     -- 6 input functions                                    ; 6,907                 ;       ;
;     -- 5 input functions                                    ; 1,540                 ;       ;
;     -- 4 input functions                                    ; 1,966                 ;       ;
;     -- <=3 input functions                                  ; 2,193                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 628                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 6,994                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 6,048 / 83,820        ; 7 %   ;
;         -- Secondary logic registers                        ; 946 / 83,820          ; 1 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 6,098                 ;       ;
;         -- Routing optimization registers                   ; 896                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 50 / 499              ; 10 %  ;
;     -- Clock pins                                           ; 4 / 11                ; 36 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 8 / 553               ; 1 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 12,288 / 5,662,720    ; < 1 % ;
; Total block memory implementation bits                      ; 81,920 / 5,662,720    ; 1 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 8.3% / 8.1% / 8.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 47.8% / 46.3% / 54.4% ;       ;
; Maximum fan-out                                             ; 6918                  ;       ;
; Highest non-global fan-out                                  ; 2687                  ;       ;
; Total fan-out                                               ; 91383                 ;       ;
; Average fan-out                                             ; 4.49                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 10317 / 41910 ( 25 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 10317                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 10900 / 41910 ( 26 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 2189                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 7876                   ; 0                              ;
;         [c] ALMs used for registers                         ; 835                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1072 / 41910 ( 3 % )   ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 489 / 41910 ( 1 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 10                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 479                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 1529 / 4191 ( 36 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 1529                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 12606                  ; 0                              ;
;     -- 7 input functions                                    ; 0                      ; 0                              ;
;     -- 6 input functions                                    ; 6907                   ; 0                              ;
;     -- 5 input functions                                    ; 1540                   ; 0                              ;
;     -- 4 input functions                                    ; 1966                   ; 0                              ;
;     -- <=3 input functions                                  ; 2193                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 628                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 6048 / 83820 ( 7 % )   ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 946 / 83820 ( 1 % )    ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 6098                   ; 0                              ;
;         -- Routing optimization registers                   ; 896                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 50                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 12288                  ; 0                              ;
; Total block memory implementation bits                      ; 81920                  ; 0                              ;
; M10K block                                                  ; 8 / 553 ( 1 % )        ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )        ; 0 / 116 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 91479                  ; 0                              ;
;     -- Registered Connections                               ; 47663                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 29                     ; 0                              ;
;     -- Output Ports                                         ; 21                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; adc_out      ; W17   ; 4A       ; 60           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; adc_sel      ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[0]      ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[10]     ; W16   ; 4A       ; 52           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[11]     ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[12]     ; AH12  ; 3B       ; 38           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[13]     ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[14]     ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[15]     ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[1]      ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[2]      ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[3]      ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[4]      ; AG13  ; 3B       ; 26           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[5]      ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[6]      ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[7]      ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[8]      ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data[9]      ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ctrl[0] ; V16   ; 4A       ; 52           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ctrl[1] ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; done         ; AE26  ; 5A       ; 89           ; 8            ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; enc_enable   ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; io_clk       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; 92                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rd_req_out   ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; sha_ena      ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; source       ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; sync_reset   ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 56                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; sys_clk      ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 6918                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; wr_req       ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DATA_OUT_HEX[0]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[10] ; AH8   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[11] ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[12] ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[13] ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[14] ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[15] ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[1]  ; AK8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[4]  ; AA14  ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[5]  ; AK3   ; 3B       ; 20           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[6]  ; AH7   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[7]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[8]  ; W15   ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DATA_OUT_HEX[9]  ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; adc_cs_n         ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; adc_din          ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; rd_empty_out     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sclk             ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; wr_full          ; AA15  ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 29 / 48 ( 60 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 18 / 80 ( 23 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; DATA_OUT_HEX[4]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; wr_full                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; io_clk                          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DATA_OUT_HEX[7]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; DATA_OUT_HEX[3]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; data[5]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; DATA_OUT_HEX[12]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; done                            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; data[7]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DATA_OUT_HEX[14]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; data[0]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; sha_ena                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; data[4]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DATA_OUT_HEX[2]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; data[14]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; adc_din                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; data[3]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; enc_enable                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DATA_OUT_HEX[6]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DATA_OUT_HEX[10]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; data[6]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; data[12]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DATA_OUT_HEX[9]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DATA_OUT_HEX[0]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DATA_OUT_HEX[15]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; source                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; data_ctrl[1]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; data[15]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; data[8]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; wr_req                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DATA_OUT_HEX[11]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; adc_cs_n                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; data[11]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; DATA_OUT_HEX[5]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; data[13]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DATA_OUT_HEX[1]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; data[1]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; data[2]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; rd_empty_out                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DATA_OUT_HEX[13]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; sclk                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; adc_sel                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; rd_req_out                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; data[9]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; data_ctrl[0]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; DATA_OUT_HEX[8]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; data[10]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; adc_out                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; sync_reset                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; sys_clk                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+------------------+-------------------------------+
; Pin Name         ; Reason                        ;
+------------------+-------------------------------+
; wr_full          ; Incomplete set of assignments ;
; rd_empty_out     ; Incomplete set of assignments ;
; DATA_OUT_HEX[8]  ; Incomplete set of assignments ;
; DATA_OUT_HEX[7]  ; Incomplete set of assignments ;
; DATA_OUT_HEX[6]  ; Incomplete set of assignments ;
; DATA_OUT_HEX[5]  ; Incomplete set of assignments ;
; DATA_OUT_HEX[4]  ; Incomplete set of assignments ;
; DATA_OUT_HEX[3]  ; Incomplete set of assignments ;
; DATA_OUT_HEX[2]  ; Incomplete set of assignments ;
; DATA_OUT_HEX[1]  ; Incomplete set of assignments ;
; DATA_OUT_HEX[0]  ; Incomplete set of assignments ;
; adc_din          ; Incomplete set of assignments ;
; sclk             ; Incomplete set of assignments ;
; adc_cs_n         ; Incomplete set of assignments ;
; DATA_OUT_HEX[15] ; Incomplete set of assignments ;
; DATA_OUT_HEX[14] ; Incomplete set of assignments ;
; DATA_OUT_HEX[13] ; Incomplete set of assignments ;
; DATA_OUT_HEX[12] ; Incomplete set of assignments ;
; DATA_OUT_HEX[11] ; Incomplete set of assignments ;
; DATA_OUT_HEX[10] ; Incomplete set of assignments ;
; DATA_OUT_HEX[9]  ; Incomplete set of assignments ;
; io_clk           ; Incomplete set of assignments ;
; wr_req           ; Incomplete set of assignments ;
; rd_req_out       ; Incomplete set of assignments ;
; sys_clk          ; Incomplete set of assignments ;
; sync_reset       ; Incomplete set of assignments ;
; adc_sel          ; Incomplete set of assignments ;
; data[8]          ; Incomplete set of assignments ;
; data[7]          ; Incomplete set of assignments ;
; data[6]          ; Incomplete set of assignments ;
; data[5]          ; Incomplete set of assignments ;
; data[4]          ; Incomplete set of assignments ;
; data[3]          ; Incomplete set of assignments ;
; data[2]          ; Incomplete set of assignments ;
; data[1]          ; Incomplete set of assignments ;
; data[0]          ; Incomplete set of assignments ;
; data[15]         ; Incomplete set of assignments ;
; data[14]         ; Incomplete set of assignments ;
; data[13]         ; Incomplete set of assignments ;
; data[12]         ; Incomplete set of assignments ;
; data[11]         ; Incomplete set of assignments ;
; data[10]         ; Incomplete set of assignments ;
; data[9]          ; Incomplete set of assignments ;
; source           ; Incomplete set of assignments ;
; adc_out          ; Incomplete set of assignments ;
; data_ctrl[0]     ; Incomplete set of assignments ;
; data_ctrl[1]     ; Incomplete set of assignments ;
; enc_enable       ; Incomplete set of assignments ;
; done             ; Incomplete set of assignments ;
; sha_ena          ; Incomplete set of assignments ;
; wr_full          ; Missing location assignment   ;
; rd_empty_out     ; Missing location assignment   ;
; DATA_OUT_HEX[8]  ; Missing location assignment   ;
; DATA_OUT_HEX[7]  ; Missing location assignment   ;
; DATA_OUT_HEX[6]  ; Missing location assignment   ;
; DATA_OUT_HEX[5]  ; Missing location assignment   ;
; DATA_OUT_HEX[4]  ; Missing location assignment   ;
; DATA_OUT_HEX[3]  ; Missing location assignment   ;
; DATA_OUT_HEX[2]  ; Missing location assignment   ;
; DATA_OUT_HEX[1]  ; Missing location assignment   ;
; DATA_OUT_HEX[0]  ; Missing location assignment   ;
; adc_din          ; Missing location assignment   ;
; sclk             ; Missing location assignment   ;
; adc_cs_n         ; Missing location assignment   ;
; DATA_OUT_HEX[15] ; Missing location assignment   ;
; DATA_OUT_HEX[14] ; Missing location assignment   ;
; DATA_OUT_HEX[13] ; Missing location assignment   ;
; DATA_OUT_HEX[12] ; Missing location assignment   ;
; DATA_OUT_HEX[11] ; Missing location assignment   ;
; DATA_OUT_HEX[10] ; Missing location assignment   ;
; DATA_OUT_HEX[9]  ; Missing location assignment   ;
; io_clk           ; Missing location assignment   ;
; wr_req           ; Missing location assignment   ;
; rd_req_out       ; Missing location assignment   ;
; sys_clk          ; Missing location assignment   ;
; sync_reset       ; Missing location assignment   ;
; adc_sel          ; Missing location assignment   ;
; data[8]          ; Missing location assignment   ;
; data[7]          ; Missing location assignment   ;
; data[6]          ; Missing location assignment   ;
; data[5]          ; Missing location assignment   ;
; data[4]          ; Missing location assignment   ;
; data[3]          ; Missing location assignment   ;
; data[2]          ; Missing location assignment   ;
; data[1]          ; Missing location assignment   ;
; data[0]          ; Missing location assignment   ;
; data[15]         ; Missing location assignment   ;
; data[14]         ; Missing location assignment   ;
; data[13]         ; Missing location assignment   ;
; data[12]         ; Missing location assignment   ;
; data[11]         ; Missing location assignment   ;
; data[10]         ; Missing location assignment   ;
; data[9]          ; Missing location assignment   ;
; source           ; Missing location assignment   ;
; adc_out          ; Missing location assignment   ;
; data_ctrl[0]     ; Missing location assignment   ;
; data_ctrl[1]     ; Missing location assignment   ;
; enc_enable       ; Missing location assignment   ;
; done             ; Missing location assignment   ;
; sha_ena          ; Missing location assignment   ;
+------------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node                                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                  ; Entity Name              ; Library Name ;
+-----------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; |cryptosystem_final                                       ; 10316.5 (40.1)       ; 10899.5 (43.2)                   ; 1072.0 (4.2)                                      ; 489.0 (1.1)                      ; 0.0 (0.0)            ; 12606 (145)         ; 6994 (0)                  ; 0 (0)         ; 12288             ; 8     ; 0          ; 50   ; 0            ; |cryptosystem_final                                                                                                                                                  ; cryptosystem_final       ; work         ;
;    |adc_control:adc|                                      ; 38.7 (0.0)           ; 48.3 (0.0)                       ; 9.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|adc_control:adc                                                                                                                                  ; adc_control              ; adc_control  ;
;       |adc_control_adc_mega_0:adc_mega_0|                 ; 38.7 (4.0)           ; 48.3 (6.2)                       ; 9.6 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (2)              ; 82 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|adc_control:adc|adc_control_adc_mega_0:adc_mega_0                                                                                                ; adc_control_adc_mega_0   ; adc_control  ;
;          |altera_up_avalon_adv_adc:ADC_CTRL|              ; 34.7 (34.7)          ; 42.1 (42.1)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL                                                              ; altera_up_avalon_adv_adc ; adc_control  ;
;    |aes_core:aes|                                         ; 7364.0 (246.7)       ; 7579.5 (280.2)                   ; 229.3 (41.3)                                      ; 13.8 (7.8)                       ; 0.0 (0.0)            ; 8222 (405)          ; 1784 (279)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes                                                                                                                                     ; aes_core                 ; work         ;
;       |aes_round:round_1|                                 ; 654.6 (0.0)          ; 695.0 (0.0)                      ; 40.9 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 797 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1                                                                                                                   ; aes_round                ; work         ;
;          |mix_columns:mix|                                ; 56.2 (56.2)          ; 69.4 (69.4)                      ; 13.2 (13.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 157 (157)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|mix_columns:mix                                                                                                   ; mix_columns              ; work         ;
;          |sbox_lut:\gen_0:0:sbox_inst|                    ; 35.4 (35.4)          ; 38.7 (38.7)                      ; 3.3 (3.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:0:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:10:sbox_inst|                   ; 34.7 (34.7)          ; 40.0 (40.0)                      ; 5.3 (5.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:10:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:11:sbox_inst|                   ; 37.0 (37.0)          ; 40.0 (40.0)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:11:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:12:sbox_inst|                   ; 39.7 (39.7)          ; 40.0 (40.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:12:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:13:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:13:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:14:sbox_inst|                   ; 37.3 (37.3)          ; 39.3 (39.3)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:14:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:15:sbox_inst|                   ; 37.3 (37.3)          ; 39.0 (39.0)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:15:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:1:sbox_inst|                    ; 36.9 (36.9)          ; 39.7 (39.7)                      ; 3.0 (3.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:1:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:2:sbox_inst|                    ; 39.7 (39.7)          ; 39.7 (39.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:2:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:3:sbox_inst|                    ; 33.0 (33.0)          ; 38.3 (38.3)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:3:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:4:sbox_inst|                    ; 36.7 (36.7)          ; 36.7 (36.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:4:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:5:sbox_inst|                    ; 36.7 (36.7)          ; 37.7 (37.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:5:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:6:sbox_inst|                    ; 40.1 (40.1)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:6:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:7:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:7:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:8:sbox_inst|                    ; 39.3 (39.3)          ; 39.3 (39.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:8:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:9:sbox_inst|                    ; 33.7 (33.7)          ; 37.3 (37.3)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_1|sbox_lut:\gen_0:9:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;       |aes_round:round_10|                                ; 597.3 (0.0)          ; 597.7 (0.0)                      ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 640 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10                                                                                                                  ; aes_round                ; work         ;
;          |sbox_lut:\gen_0:0:sbox_inst|                    ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:0:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:10:sbox_inst|                   ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:10:sbox_inst                                                                                     ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:11:sbox_inst|                   ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:11:sbox_inst                                                                                     ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:12:sbox_inst|                   ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:12:sbox_inst                                                                                     ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:13:sbox_inst|                   ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:13:sbox_inst                                                                                     ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:14:sbox_inst|                   ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:14:sbox_inst                                                                                     ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:15:sbox_inst|                   ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:15:sbox_inst                                                                                     ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:1:sbox_inst|                    ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:1:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:2:sbox_inst|                    ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:2:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:3:sbox_inst|                    ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:3:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:4:sbox_inst|                    ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:4:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:5:sbox_inst|                    ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:5:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:6:sbox_inst|                    ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:6:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:7:sbox_inst|                    ; 37.3 (37.3)          ; 37.7 (37.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:7:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:8:sbox_inst|                    ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:8:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:9:sbox_inst|                    ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_10|sbox_lut:\gen_0:9:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;       |aes_round:round_2|                                 ; 691.3 (0.0)          ; 696.4 (0.0)                      ; 6.5 (0.0)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 797 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2                                                                                                                   ; aes_round                ; work         ;
;          |mix_columns:mix|                                ; 50.8 (50.8)          ; 57.1 (57.1)                      ; 7.2 (7.2)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 157 (157)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|mix_columns:mix                                                                                                   ; mix_columns              ; work         ;
;          |sbox_lut:\gen_0:0:sbox_inst|                    ; 40.1 (40.1)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:0:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:10:sbox_inst|                   ; 40.1 (40.1)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:10:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:11:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:11:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:12:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:12:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:13:sbox_inst|                   ; 39.7 (39.7)          ; 39.7 (39.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:13:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:14:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:14:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:15:sbox_inst|                   ; 40.1 (40.1)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:15:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:1:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:1:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:2:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:2:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:3:sbox_inst|                    ; 39.7 (39.7)          ; 39.7 (39.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:3:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:4:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:4:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:5:sbox_inst|                    ; 40.1 (40.1)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:5:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:6:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:6:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:7:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:7:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:8:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:8:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:9:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_2|sbox_lut:\gen_0:9:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;       |aes_round:round_3|                                 ; 686.8 (0.0)          ; 695.4 (0.0)                      ; 8.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 799 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3                                                                                                                   ; aes_round                ; work         ;
;          |mix_columns:mix|                                ; 46.7 (46.7)          ; 55.4 (55.4)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (159)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|mix_columns:mix                                                                                                   ; mix_columns              ; work         ;
;          |sbox_lut:\gen_0:0:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:0:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:10:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:10:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:11:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:11:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:12:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:12:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:13:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:13:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:14:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:14:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:15:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:15:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:1:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:1:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:2:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:2:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:3:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:3:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:4:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:4:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:5:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:5:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:6:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:6:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:7:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:7:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:8:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:8:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:9:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_3|sbox_lut:\gen_0:9:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;       |aes_round:round_4|                                 ; 691.6 (0.0)          ; 700.2 (0.0)                      ; 10.0 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 797 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4                                                                                                                   ; aes_round                ; work         ;
;          |mix_columns:mix|                                ; 51.0 (51.0)          ; 60.2 (60.2)                      ; 10.0 (10.0)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 157 (157)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|mix_columns:mix                                                                                                   ; mix_columns              ; work         ;
;          |sbox_lut:\gen_0:0:sbox_inst|                    ; 40.4 (40.4)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:0:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:10:sbox_inst|                   ; 40.1 (40.1)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:10:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:11:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:11:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:12:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:12:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:13:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:13:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:14:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:14:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:15:sbox_inst|                   ; 40.1 (40.1)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:15:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:1:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:1:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:2:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:2:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:3:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:3:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:4:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:4:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:5:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:5:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:6:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:6:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:7:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:7:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:8:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:8:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:9:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_4|sbox_lut:\gen_0:9:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;       |aes_round:round_5|                                 ; 687.8 (0.0)          ; 700.4 (0.0)                      ; 12.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 799 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5                                                                                                                   ; aes_round                ; work         ;
;          |mix_columns:mix|                                ; 47.8 (47.8)          ; 60.4 (60.4)                      ; 12.6 (12.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (159)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|mix_columns:mix                                                                                                   ; mix_columns              ; work         ;
;          |sbox_lut:\gen_0:0:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:0:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:10:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:10:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:11:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:11:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:12:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:12:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:13:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:13:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:14:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:14:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:15:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:15:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:1:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:1:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:2:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:2:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:3:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:3:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:4:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:4:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:5:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:5:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:6:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:6:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:7:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:7:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:8:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:8:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:9:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_5|sbox_lut:\gen_0:9:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;       |aes_round:round_6|                                 ; 687.3 (0.0)          ; 700.9 (0.0)                      ; 13.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 797 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6                                                                                                                   ; aes_round                ; work         ;
;          |mix_columns:mix|                                ; 47.2 (47.2)          ; 60.9 (60.9)                      ; 13.7 (13.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 157 (157)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|mix_columns:mix                                                                                                   ; mix_columns              ; work         ;
;          |sbox_lut:\gen_0:0:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:0:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:10:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:10:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:11:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:11:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:12:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:12:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:13:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:13:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:14:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:14:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:15:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:15:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:1:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:1:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:2:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:2:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:3:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:3:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:4:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:4:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:5:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:5:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:6:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:6:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:7:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:7:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:8:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:8:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:9:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_6|sbox_lut:\gen_0:9:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;       |aes_round:round_7|                                 ; 689.2 (0.0)          ; 704.0 (0.0)                      ; 15.9 (0.0)                                        ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 797 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7                                                                                                                   ; aes_round                ; work         ;
;          |mix_columns:mix|                                ; 48.9 (48.9)          ; 64.0 (64.0)                      ; 15.9 (15.9)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 157 (157)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|mix_columns:mix                                                                                                   ; mix_columns              ; work         ;
;          |sbox_lut:\gen_0:0:sbox_inst|                    ; 40.3 (40.3)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:0:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:10:sbox_inst|                   ; 40.1 (40.1)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:10:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:11:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:11:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:12:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:12:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:13:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:13:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:14:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:14:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:15:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:15:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:1:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:1:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:2:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:2:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:3:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:3:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:4:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:4:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:5:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:5:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:6:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:6:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:7:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:7:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:8:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:8:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:9:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_7|sbox_lut:\gen_0:9:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;       |aes_round:round_8|                                 ; 686.3 (0.0)          ; 698.3 (0.0)                      ; 12.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 797 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8                                                                                                                   ; aes_round                ; work         ;
;          |mix_columns:mix|                                ; 46.2 (46.2)          ; 58.3 (58.3)                      ; 12.1 (12.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 157 (157)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|mix_columns:mix                                                                                                   ; mix_columns              ; work         ;
;          |sbox_lut:\gen_0:0:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:0:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:10:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:10:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:11:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:11:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:12:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:12:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:13:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:13:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:14:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:14:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:15:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:15:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:1:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:1:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:2:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:2:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:3:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:3:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:4:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:4:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:5:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:5:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:6:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:6:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:7:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:7:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:8:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:8:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:9:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_8|sbox_lut:\gen_0:9:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;       |aes_round:round_9|                                 ; 684.6 (0.0)          ; 695.7 (0.0)                      ; 11.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 796 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9                                                                                                                   ; aes_round                ; work         ;
;          |mix_columns:mix|                                ; 44.6 (44.6)          ; 55.7 (55.7)                      ; 11.1 (11.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 156 (156)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|mix_columns:mix                                                                                                   ; mix_columns              ; work         ;
;          |sbox_lut:\gen_0:0:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:0:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:10:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:10:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:11:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:11:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:12:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:12:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:13:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:13:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:14:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:14:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:15:sbox_inst|                   ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:15:sbox_inst                                                                                      ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:1:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:1:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:2:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:2:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:3:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:3:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:4:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:4:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:5:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:5:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:6:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:6:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:7:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:7:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:8:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:8:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;          |sbox_lut:\gen_0:9:sbox_inst|                    ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|aes_round:round_9|sbox_lut:\gen_0:9:sbox_inst                                                                                       ; sbox_lut                 ; work         ;
;       |datapath_reg:reg1|                                 ; 37.2 (37.2)          ; 45.9 (45.9)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 161 (161)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|datapath_reg:reg1                                                                                                                   ; datapath_reg             ; work         ;
;       |datapath_reg:reg10|                                ; 43.1 (43.1)          ; 43.1 (43.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|datapath_reg:reg10                                                                                                                  ; datapath_reg             ; work         ;
;       |datapath_reg:reg2|                                 ; 35.9 (35.9)          ; 40.4 (40.4)                      ; 5.1 (5.1)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 154 (154)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|datapath_reg:reg2                                                                                                                   ; datapath_reg             ; work         ;
;       |datapath_reg:reg3|                                 ; 34.6 (34.6)          ; 42.1 (42.1)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 163 (163)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|datapath_reg:reg3                                                                                                                   ; datapath_reg             ; work         ;
;       |datapath_reg:reg4|                                 ; 36.0 (36.0)          ; 40.3 (40.3)                      ; 4.8 (4.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 151 (151)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|datapath_reg:reg4                                                                                                                   ; datapath_reg             ; work         ;
;       |datapath_reg:reg5|                                 ; 34.7 (34.7)          ; 42.3 (42.3)                      ; 7.6 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 158 (158)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|datapath_reg:reg5                                                                                                                   ; datapath_reg             ; work         ;
;       |datapath_reg:reg6|                                 ; 34.8 (34.8)          ; 39.9 (39.9)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 147 (147)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|datapath_reg:reg6                                                                                                                   ; datapath_reg             ; work         ;
;       |datapath_reg:reg7|                                 ; 35.4 (35.4)          ; 44.7 (44.7)                      ; 9.7 (9.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 167 (167)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|datapath_reg:reg7                                                                                                                   ; datapath_reg             ; work         ;
;       |datapath_reg:reg8|                                 ; 35.3 (35.3)          ; 39.9 (39.9)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 148 (148)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|datapath_reg:reg8                                                                                                                   ; datapath_reg             ; work         ;
;       |datapath_reg:reg9|                                 ; 33.6 (33.6)          ; 36.6 (36.6)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_core:aes|datapath_reg:reg9                                                                                                                   ; datapath_reg             ; work         ;
;    |aes_dsffo:out_fifo|                                   ; 36.4 (0.0)           ; 43.4 (0.0)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 83 (0)                    ; 0 (0)         ; 8192              ; 4     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo                                                                                                                               ; aes_dsffo                ; work         ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 36.4 (0.0)           ; 43.4 (0.0)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 83 (0)                    ; 0 (0)         ; 8192              ; 4     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ; dcfifo_mixed_widths      ; work         ;
;          |dcfifo_v6q1:auto_generated|                     ; 36.4 (6.2)           ; 43.4 (11.6)                      ; 7.0 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (6)              ; 83 (29)                   ; 0 (0)         ; 8192              ; 4     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated                                                  ; dcfifo_v6q1              ; work         ;
;             |a_graycounter_9cc:wrptr_g1p|                 ; 6.2 (6.2)            ; 6.9 (6.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_9cc:wrptr_g1p                      ; a_graycounter_9cc        ; work         ;
;             |a_graycounter_du6:rdptr_g1p|                 ; 6.0 (6.0)            ; 7.5 (7.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_du6:rdptr_g1p                      ; a_graycounter_du6        ; work         ;
;             |alt_synch_pipe_0ol:ws_dgrp|                  ; 4.4 (0.0)            ; 4.7 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|alt_synch_pipe_0ol:ws_dgrp                       ; alt_synch_pipe_0ol       ; work         ;
;                |dffpipe_hd9:dffpipe15|                    ; 4.4 (4.4)            ; 4.7 (4.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|alt_synch_pipe_0ol:ws_dgrp|dffpipe_hd9:dffpipe15 ; dffpipe_hd9              ; work         ;
;             |alt_synch_pipe_vnl:rs_dgwp|                  ; 3.8 (0.0)            ; 4.1 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|alt_synch_pipe_vnl:rs_dgwp                       ; alt_synch_pipe_vnl       ; work         ;
;                |dffpipe_gd9:dffpipe12|                    ; 3.8 (3.8)            ; 4.1 (4.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|alt_synch_pipe_vnl:rs_dgwp|dffpipe_gd9:dffpipe12 ; dffpipe_gd9              ; work         ;
;             |altsyncram_vr91:fifo_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|altsyncram_vr91:fifo_ram                         ; altsyncram_vr91          ; work         ;
;             |cmpr_su5:rdempty_eq_comp1_lsb|               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|cmpr_su5:rdempty_eq_comp1_lsb                    ; cmpr_su5                 ; work         ;
;             |cmpr_su5:rdempty_eq_comp_lsb|                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|cmpr_su5:rdempty_eq_comp_lsb                     ; cmpr_su5                 ; work         ;
;             |cntr_psd:cntr_b|                             ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|cntr_psd:cntr_b                                  ; cntr_psd                 ; work         ;
;             |mux_5r7:rdemp_eq_comp_lsb_mux|               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                    ; mux_5r7                  ; work         ;
;             |mux_5r7:rdemp_eq_comp_msb_mux|               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                    ; mux_5r7                  ; work         ;
;             |mux_5r7:wrfull_eq_comp_lsb_mux|              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                   ; mux_5r7                  ; work         ;
;             |mux_5r7:wrfull_eq_comp_msb_mux|              ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                   ; mux_5r7                  ; work         ;
;    |dsffo:in_fifo|                                        ; 30.6 (0.0)           ; 37.8 (0.0)                       ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 71 (0)                    ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo                                                                                                                                    ; dsffo                    ; work         ;
;       |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 30.6 (0.0)           ; 37.8 (0.0)                       ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 71 (0)                    ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                  ; dcfifo_mixed_widths      ; work         ;
;          |dcfifo_i5q1:auto_generated|                     ; 30.6 (5.8)           ; 37.8 (9.9)                       ; 7.2 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (8)              ; 71 (25)                   ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated                                                       ; dcfifo_i5q1              ; work         ;
;             |a_graycounter_7cc:wrptr_g1p|                 ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_7cc:wrptr_g1p                           ; a_graycounter_7cc        ; work         ;
;             |a_graycounter_cu6:rdptr_g1p|                 ; 6.4 (6.4)            ; 7.2 (7.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_cu6:rdptr_g1p                           ; a_graycounter_cu6        ; work         ;
;             |alt_synch_pipe_tnl:rs_dgwp|                  ; 3.7 (0.0)            ; 4.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|alt_synch_pipe_tnl:rs_dgwp                            ; alt_synch_pipe_tnl       ; work         ;
;                |dffpipe_ed9:dffpipe10|                    ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe10      ; dffpipe_ed9              ; work         ;
;             |alt_synch_pipe_unl:ws_dgrp|                  ; 2.0 (0.0)            ; 3.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|alt_synch_pipe_unl:ws_dgrp                            ; alt_synch_pipe_unl       ; work         ;
;                |dffpipe_fd9:dffpipe15|                    ; 2.0 (2.0)            ; 3.3 (3.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe15      ; dffpipe_fd9              ; work         ;
;             |altsyncram_tr91:fifo_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram                              ; altsyncram_tr91          ; work         ;
;             |cntr_psd:cntr_b|                             ; 2.5 (2.5)            ; 2.7 (2.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|cntr_psd:cntr_b                                       ; cntr_psd                 ; work         ;
;             |dffpipe_3dc:wraclr|                          ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|dffpipe_3dc:wraclr                                    ; dffpipe_3dc              ; work         ;
;             |mux_5r7:rdemp_eq_comp_lsb_mux|               ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                         ; mux_5r7                  ; work         ;
;             |mux_5r7:rdemp_eq_comp_msb_mux|               ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                         ; mux_5r7                  ; work         ;
;             |mux_5r7:wrfull_eq_comp_lsb_mux|              ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                        ; mux_5r7                  ; work         ;
;             |mux_5r7:wrfull_eq_comp_msb_mux|              ; 1.3 (1.3)            ; 1.4 (1.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                        ; mux_5r7                  ; work         ;
;    |reg_synchronization:synch|                            ; 2.1 (2.1)            ; 9.4 (9.4)                        ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|reg_synchronization:synch                                                                                                                        ; reg_synchronization      ; work         ;
;    |sha3_core:sha3|                                       ; 2804.7 (348.5)       ; 3138.0 (802.6)                   ; 807.4 (463.6)                                     ; 474.1 (9.5)                      ; 0.0 (0.0)            ; 4088 (1139)         ; 4953 (1307)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|sha3_core:sha3                                                                                                                                   ; sha3_core                ; work         ;
;       |keccak_sponge_round:c|                             ; 1379.2 (1379.2)      ; 1369.0 (1369.0)                  ; 227.8 (227.8)                                     ; 238.0 (238.0)                    ; 0.0 (0.0)            ; 2948 (2948)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|sha3_core:sha3|keccak_sponge_round:c                                                                                                             ; keccak_sponge_round      ; work         ;
;       |state_reg:reg_lower|                               ; 619.9 (619.9)        ; 428.3 (428.3)                    ; 3.4 (3.4)                                         ; 195.0 (195.0)                    ; 0.0 (0.0)            ; 0 (0)               ; 1610 (1610)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|sha3_core:sha3|state_reg:reg_lower                                                                                                               ; state_reg                ; work         ;
;       |state_reg:reg_upper|                               ; 457.0 (457.0)        ; 538.1 (538.1)                    ; 112.6 (112.6)                                     ; 31.5 (31.5)                      ; 0.0 (0.0)            ; 1 (1)               ; 2036 (2036)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cryptosystem_final|sha3_core:sha3|state_reg:reg_upper                                                                                                               ; state_reg                ; work         ;
+-----------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name             ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; wr_full          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rd_empty_out     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_din          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sclk             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adc_cs_n         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DATA_OUT_HEX[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io_clk           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; wr_req           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rd_req_out       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sys_clk          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sync_reset       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_sel          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[8]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[7]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[6]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[5]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[4]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[3]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[2]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[1]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[0]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[15]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[14]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[13]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[12]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[11]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[10]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data[9]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; source           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adc_out          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ctrl[0]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ctrl[1]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; enc_enable       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; done             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sha_ena          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; io_clk                                                                                                                                                      ;                   ;         ;
; wr_req                                                                                                                                                      ;                   ;         ;
;      - dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux|l1_w0_n0_mux_dataout~2     ; 0                 ; 0       ;
;      - dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux|l1_w0_n0_mux_dataout~2     ; 0                 ; 0       ;
;      - dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|valid_wrreq~0                                             ; 0                 ; 0       ;
;      - dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|_~0                                                       ; 0                 ; 0       ;
;      - dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_7cc:wrptr_g1p|counter8a[1]~1                ; 0                 ; 0       ;
;      - dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_7cc:wrptr_g1p|_~1                           ; 0                 ; 0       ;
; rd_req_out                                                                                                                                                  ;                   ;         ;
;      - aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux|l1_w0_n0_mux_dataout~2 ; 0                 ; 0       ;
;      - aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux|l1_w0_n0_mux_dataout~2 ; 0                 ; 0       ;
;      - aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|valid_rdreq~0                                        ; 0                 ; 0       ;
;      - aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_du6:rdptr_g1p|counter7a[1]~0           ; 0                 ; 0       ;
;      - aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|_~0                                                  ; 0                 ; 0       ;
;      - aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_du6:rdptr_g1p|_~1                      ; 0                 ; 0       ;
; sys_clk                                                                                                                                                     ;                   ;         ;
; sync_reset                                                                                                                                                  ;                   ;         ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[0]                                                       ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[1]                                                       ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[2]                                                       ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[5]                                                       ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[6]                                                       ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[7]                                                       ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk                                                             ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[0]                                                                                             ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[4]                                                                                             ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[2]                                                                                             ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[8]                                                                                             ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[1]                                                                                             ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[3]                                                                                             ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[10]                                                                                            ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[11]                                                                                            ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[9]                                                                                             ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[7]                                                                                             ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[6]                                                                                             ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[5]                                                                                             ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[11]                                                     ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[4]                                                      ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[1]                                                      ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[6]                                                      ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[7]                                                      ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[9]                                                      ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[0]                                                      ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[2]                                                      ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[3]                                                      ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[10]                                                     ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[8]                                                      ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[5]                                                      ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[3]                                                ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[2]                                                ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[1]                                                ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[4]                                                ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[5]                                                ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[6]                                                ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[8]                                                ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[9]                                                ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[10]                                               ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[0]                                                ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[7]                                                ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[4]                                                       ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[3]                                                       ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~0                                                   ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[0]~1                                                ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~2                                                   ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~3                                                   ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~4                                                   ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[0]~0                                                                                           ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[11]~0                                                   ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[3]~0                                              ; 0                 ; 0       ;
;      - reg_synchronization:synch|Q1[0]~feeder                                                                                                               ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[7]~DUPLICATE                                             ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[6]~DUPLICATE                                             ; 0                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[4]~DUPLICATE                                             ; 0                 ; 0       ;
; adc_sel                                                                                                                                                     ;                   ;         ;
;      - fifo_data_in[8]~0                                                                                                                                    ; 1                 ; 0       ;
;      - fifo_data_in[7]~1                                                                                                                                    ; 1                 ; 0       ;
;      - fifo_data_in[6]~2                                                                                                                                    ; 1                 ; 0       ;
;      - fifo_data_in[5]~3                                                                                                                                    ; 1                 ; 0       ;
;      - fifo_data_in[4]~4                                                                                                                                    ; 1                 ; 0       ;
;      - fifo_data_in[3]~5                                                                                                                                    ; 1                 ; 0       ;
;      - fifo_data_in[2]~6                                                                                                                                    ; 1                 ; 0       ;
;      - fifo_data_in[1]~7                                                                                                                                    ; 1                 ; 0       ;
;      - fifo_data_in[0]~8                                                                                                                                    ; 1                 ; 0       ;
;      - fifo_data_in[15]~9                                                                                                                                   ; 1                 ; 0       ;
;      - fifo_data_in[14]~10                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_data_in[13]~11                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_data_in[12]~12                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_data_in[11]~13                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_data_in[10]~14                                                                                                                                  ; 1                 ; 0       ;
;      - fifo_data_in[9]~15                                                                                                                                   ; 1                 ; 0       ;
; data[8]                                                                                                                                                     ;                   ;         ;
;      - fifo_data_in[8]~0                                                                                                                                    ; 1                 ; 0       ;
; data[7]                                                                                                                                                     ;                   ;         ;
;      - fifo_data_in[7]~1                                                                                                                                    ; 1                 ; 0       ;
; data[6]                                                                                                                                                     ;                   ;         ;
;      - fifo_data_in[6]~2                                                                                                                                    ; 1                 ; 0       ;
; data[5]                                                                                                                                                     ;                   ;         ;
;      - fifo_data_in[5]~3                                                                                                                                    ; 0                 ; 0       ;
; data[4]                                                                                                                                                     ;                   ;         ;
;      - fifo_data_in[4]~4                                                                                                                                    ; 1                 ; 0       ;
; data[3]                                                                                                                                                     ;                   ;         ;
;      - fifo_data_in[3]~5                                                                                                                                    ; 0                 ; 0       ;
; data[2]                                                                                                                                                     ;                   ;         ;
;      - fifo_data_in[2]~6                                                                                                                                    ; 1                 ; 0       ;
; data[1]                                                                                                                                                     ;                   ;         ;
;      - fifo_data_in[1]~7                                                                                                                                    ; 1                 ; 0       ;
; data[0]                                                                                                                                                     ;                   ;         ;
;      - fifo_data_in[0]~8                                                                                                                                    ; 0                 ; 0       ;
; data[15]                                                                                                                                                    ;                   ;         ;
;      - fifo_data_in[15]~9                                                                                                                                   ; 1                 ; 0       ;
; data[14]                                                                                                                                                    ;                   ;         ;
;      - fifo_data_in[14]~10                                                                                                                                  ; 0                 ; 0       ;
; data[13]                                                                                                                                                    ;                   ;         ;
;      - fifo_data_in[13]~11                                                                                                                                  ; 0                 ; 0       ;
; data[12]                                                                                                                                                    ;                   ;         ;
;      - fifo_data_in[12]~12                                                                                                                                  ; 0                 ; 0       ;
; data[11]                                                                                                                                                    ;                   ;         ;
;      - fifo_data_in[11]~13                                                                                                                                  ; 0                 ; 0       ;
; data[10]                                                                                                                                                    ;                   ;         ;
;      - fifo_data_in[10]~14                                                                                                                                  ; 0                 ; 0       ;
; data[9]                                                                                                                                                     ;                   ;         ;
;      - fifo_data_in[9]~15                                                                                                                                   ; 0                 ; 0       ;
; source                                                                                                                                                      ;                   ;         ;
;      - reg_synchronization:synch|Q1[4]~feeder                                                                                                               ; 0                 ; 0       ;
; adc_out                                                                                                                                                     ;                   ;         ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[0]                                                      ; 1                 ; 0       ;
;      - adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[0]                                                ; 1                 ; 0       ;
; data_ctrl[0]                                                                                                                                                ;                   ;         ;
;      - reg_synchronization:synch|Q1[5]~feeder                                                                                                               ; 0                 ; 0       ;
; data_ctrl[1]                                                                                                                                                ;                   ;         ;
;      - reg_synchronization:synch|Q1[6]~feeder                                                                                                               ; 1                 ; 0       ;
; enc_enable                                                                                                                                                  ;                   ;         ;
;      - reg_synchronization:synch|Q1[1]~feeder                                                                                                               ; 1                 ; 0       ;
; done                                                                                                                                                        ;                   ;         ;
;      - reg_synchronization:synch|Q1[3]~feeder                                                                                                               ; 1                 ; 0       ;
; sha_ena                                                                                                                                                     ;                   ;         ;
;      - reg_synchronization:synch|Q1[2]                                                                                                                      ; 1                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                  ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[0]~0                                                                            ; LABCELL_X42_Y11_N21  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|always2~0                                         ; LABCELL_X43_Y9_N12   ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|din_shift_reg~1                                   ; LABCELL_X43_Y9_N57   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|dout_shift_reg[3]~0                               ; LABCELL_X42_Y9_N6    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[11]~0                                    ; LABCELL_X42_Y9_N33   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[0]~1                                 ; LABCELL_X42_Y9_N27   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aes_core:aes|counter[20]~0                                                                                                            ; MLABCELL_X39_Y19_N54 ; 45      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; aes_core:aes|counter[20]~1                                                                                                            ; LABCELL_X45_Y13_N57  ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aes_core:aes|datapath_reg:reg10|dout[114]~0                                                                                           ; LABCELL_X42_Y13_N57  ; 1505    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aes_core:aes|key_ena~0                                                                                                                ; LABCELL_X45_Y13_N21  ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aes_core:aes|nonce_ena~0                                                                                                              ; LABCELL_X45_Y13_N18  ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aes_core:aes|pr_state.clear                                                                                                           ; FF_X42_Y13_N41       ; 1514    ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; aes_core:aes|wr_req~0                                                                                                                 ; LABCELL_X45_Y13_N30  ; 26      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|_~0                                   ; LABCELL_X42_Y14_N27  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|valid_rdreq~0                         ; LABCELL_X43_Y14_N33  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|_~0                                        ; LABCELL_X43_Y12_N51  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_cu6:rdptr_g1p|cntr_cout[0]~0 ; MLABCELL_X47_Y13_N54 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|dffpipe_3dc:wraclr|dffe14a[0]              ; FF_X42_Y12_N17       ; 41      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|valid_wrreq~0                              ; LABCELL_X42_Y12_N0   ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; io_clk                                                                                                                                ; PIN_AA26             ; 92      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; reg_synchronization:synch|out_signals[0]                                                                                              ; FF_X42_Y13_N53       ; 2687    ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sha3_core:sha3|WideOr0                                                                                                                ; LABCELL_X64_Y13_N39  ; 1605    ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sha3_core:sha3|WideOr0~0                                                                                                              ; LABCELL_X64_Y13_N12  ; 2036    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sha3_core:sha3|in_buffer[1077]~0                                                                                                      ; LABCELL_X57_Y13_N48  ; 1274    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1400]~0                                                                                    ; LABCELL_X62_Y13_N12  ; 781     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sync_reset                                                                                                                            ; PIN_Y16              ; 56      ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                               ; PIN_Y27              ; 6918    ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; io_clk  ; PIN_AA26 ; 92      ; Global Clock         ; GCLK8            ; --                        ;
; sys_clk ; PIN_Y27  ; 6918    ; Global Clock         ; GCLK10           ; --                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------+
; Non-Global High Fan-Out Signals                              ;
+----------------------------------------------------+---------+
; Name                                               ; Fan-Out ;
+----------------------------------------------------+---------+
; reg_synchronization:synch|out_signals[0]           ; 2687    ;
; sha3_core:sha3|WideOr0~0                           ; 2036    ;
; sha3_core:sha3|WideOr0                             ; 1605    ;
; aes_core:aes|pr_state.clear                        ; 1514    ;
; aes_core:aes|datapath_reg:reg10|dout[114]~0        ; 1505    ;
; sha3_core:sha3|in_buffer[1077]~0                   ; 1274    ;
; sha3_core:sha3|in_state~0                          ; 1089    ;
; sha3_core:sha3|in_state~1                          ; 1088    ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1400]~0 ; 781     ;
+----------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------+
; Name                                                                                                                                ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs    ;
+-------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------+
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|altsyncram_vr91:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 128          ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192 ; 64                          ; 128                         ; 512                         ; 16                          ; 8192                ; 4           ; 0     ; None ; M10K_X38_Y13_N0, M10K_X41_Y15_N0, M10K_X41_Y14_N0, M10K_X41_Y16_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Mixed Width ;
; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 16           ; 32           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 4096 ; 256                         ; 16                          ; 32                          ; 128                         ; 4096                ; 4           ; 0     ; None ; M10K_X41_Y12_N0, M10K_X41_Y13_N0, M10K_X41_Y11_N0, M10K_X41_Y10_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Mixed Width ;
+-------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 26,987 / 289,320 ( 9 % )  ;
; C12 interconnects                           ; 825 / 13,420 ( 6 % )      ;
; C2 interconnects                            ; 9,434 / 119,108 ( 8 % )   ;
; C4 interconnects                            ; 5,591 / 56,300 ( 10 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,517 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 6,912 / 84,580 ( 8 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 1,217 / 12,676 ( 10 % )   ;
; R14/C12 interconnect drivers                ; 1,849 / 20,720 ( 9 % )    ;
; R3 interconnects                            ; 10,866 / 130,992 ( 8 % )  ;
; R6 interconnects                            ; 17,171 / 266,960 ( 6 % )  ;
; Spine clocks                                ; 11 / 360 ( 3 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 50        ; 0            ; 0            ; 50        ; 50        ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 50           ; 50           ; 50           ; 50           ; 50           ; 0         ; 50           ; 50           ; 0         ; 0         ; 50           ; 29           ; 50           ; 50           ; 50           ; 50           ; 29           ; 50           ; 50           ; 50           ; 50           ; 29           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; wr_full            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_empty_out       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adc_din            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sclk               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adc_cs_n           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[15]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[14]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[13]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[12]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[11]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DATA_OUT_HEX[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io_clk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wr_req             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rd_req_out         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sys_clk            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sync_reset         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adc_sel            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; source             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adc_out            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data_ctrl[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; data_ctrl[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enc_enable         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; done               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sha_ena            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; sys_clk         ; sys_clk              ; 389.3             ;
; sys_clk,I/O     ; io_clk               ; 33.5              ;
; io_clk          ; io_clk               ; 22.7              ;
; sys_clk         ; io_clk               ; 15.2              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                             ; Destination Register                                                                                                                                       ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[1]                                                                                                    ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a5~porta_datain_reg0         ; 1.456             ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[11]                                                                                                   ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a15~porta_datain_reg0        ; 1.451             ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[10]                                                                                                   ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a14~porta_datain_reg0        ; 1.451             ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[2]                                                                                                    ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a6~porta_datain_reg0         ; 1.450             ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[9]                                                                                                    ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a13~porta_datain_reg0        ; 1.446             ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[0]                                                                                                    ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a4~porta_datain_reg0         ; 1.442             ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[8]                                                                                                    ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a12~porta_datain_reg0        ; 1.440             ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[3]                                                                                                    ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a7~porta_datain_reg0         ; 1.332             ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[6]                                                                                                    ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a10~porta_datain_reg0        ; 1.332             ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[7]                                                                                                    ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a11~porta_datain_reg0        ; 1.322             ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[5]                                                                                                    ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a9~porta_datain_reg0         ; 1.322             ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|CH0[4]                                                                                                    ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a8~porta_datain_reg0         ; 1.300             ;
; reg_synchronization:synch|out_signals[0]                                                                                                                    ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|altsyncram_vr91:fifo_ram|ram_block11a12~portb_address_reg0 ; 0.996             ;
; data[10]                                                                                                                                                    ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a5~porta_datain_reg0         ; 0.728             ;
; adc_sel                                                                                                                                                     ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a5~porta_datain_reg0         ; 0.728             ;
; data[0]                                                                                                                                                     ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a15~porta_datain_reg0        ; 0.726             ;
; data[1]                                                                                                                                                     ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a14~porta_datain_reg0        ; 0.726             ;
; data[9]                                                                                                                                                     ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a6~porta_datain_reg0         ; 0.725             ;
; data[2]                                                                                                                                                     ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a13~porta_datain_reg0        ; 0.723             ;
; data[11]                                                                                                                                                    ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a4~porta_datain_reg0         ; 0.721             ;
; data[3]                                                                                                                                                     ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a12~porta_datain_reg0        ; 0.720             ;
; data[8]                                                                                                                                                     ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a7~porta_datain_reg0         ; 0.666             ;
; data[5]                                                                                                                                                     ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a10~porta_datain_reg0        ; 0.666             ;
; data[4]                                                                                                                                                     ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a11~porta_datain_reg0        ; 0.661             ;
; data[6]                                                                                                                                                     ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a9~porta_datain_reg0         ; 0.661             ;
; data[7]                                                                                                                                                     ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|altsyncram_tr91:fifo_ram|ram_block9a8~porta_datain_reg0         ; 0.650             ;
; reg_synchronization:synch|Q1[4]                                                                                                                             ; reg_synchronization:synch|Q2[4]                                                                                                                            ; 0.642             ;
; reg_synchronization:synch|Q1[1]                                                                                                                             ; reg_synchronization:synch|Q2[1]                                                                                                                            ; 0.642             ;
; reg_synchronization:synch|Q1[2]                                                                                                                             ; reg_synchronization:synch|Q2[2]                                                                                                                            ; 0.638             ;
; reg_synchronization:synch|Q1[5]                                                                                                                             ; reg_synchronization:synch|Q2[5]                                                                                                                            ; 0.628             ;
; reg_synchronization:synch|Q1[6]                                                                                                                             ; reg_synchronization:synch|Q2[6]                                                                                                                            ; 0.628             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[424]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[424]                                                                                                            ; 0.623             ;
; sha3_core:sha3|in_buffer[763]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[763]                                                                                                            ; 0.615             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[927]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[927]                                                                                                            ; 0.596             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[1009]                                                                                                            ; sha3_core:sha3|state_reg:reg_upper|q_state[1009]                                                                                                           ; 0.596             ;
; sha3_core:sha3|in_buffer[437]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[437]                                                                                                            ; 0.580             ;
; sha3_core:sha3|state_reg:reg_upper|q_state[164]                                                                                                             ; sha3_core:sha3|state_reg:reg_lower|q_state[1320]                                                                                                           ; 0.577             ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1565]                                                                                                            ; sha3_core:sha3|state_reg:reg_lower|q_state[1191]                                                                                                           ; 0.511             ;
; sha3_core:sha3|state_reg:reg_upper|q_state[680]                                                                                                             ; sha3_core:sha3|state_reg:reg_lower|q_state[495]                                                                                                            ; 0.510             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[1128]                                                                                                            ; sha3_core:sha3|state_reg:reg_upper|q_state[1128]                                                                                                           ; 0.496             ;
; reg_synchronization:synch|Q1[0]                                                                                                                             ; reg_synchronization:synch|Q2[0]                                                                                                                            ; 0.468             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[552]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[552]                                                                                                            ; 0.464             ;
; reg_synchronization:synch|Q1[3]                                                                                                                             ; reg_synchronization:synch|Q2[3]                                                                                                                            ; 0.451             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[622]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[622]                                                                                                            ; 0.447             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[763]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[763]                                                                                                            ; 0.447             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[120]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[120]                                                                                                            ; 0.442             ;
; sha3_core:sha3|in_buffer[891]                                                                                                                               ; sha3_core:sha3|in_buffer[763]                                                                                                                              ; 0.439             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[870]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[870]                                                                                                            ; 0.433             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[486]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[486]                                                                                                            ; 0.433             ;
; sha3_core:sha3|in_buffer[425]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[425]                                                                                                            ; 0.431             ;
; sha3_core:sha3|in_buffer[122]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[122]                                                                                                            ; 0.430             ;
; sha3_core:sha3|in_buffer[78]                                                                                                                                ; sha3_core:sha3|state_reg:reg_upper|q_state[78]                                                                                                             ; 0.429             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[236]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[236]                                                                                                            ; 0.429             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[1115]                                                                                                            ; sha3_core:sha3|state_reg:reg_upper|q_state[1115]                                                                                                           ; 0.428             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[742]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[742]                                                                                                            ; 0.427             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[398]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[398]                                                                                                            ; 0.423             ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1563]                                                                                                            ; sha3_core:sha3|state_reg:reg_lower|q_state[1179]                                                                                                           ; 0.416             ;
; sha3_core:sha3|in_buffer[456]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[456]                                                                                                            ; 0.410             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[423]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[423]                                                                                                            ; 0.409             ;
; sha3_core:sha3|pr_state.idle                                                                                                                                ; sha3_core:sha3|state_reg:reg_lower|q_state[1169]                                                                                                           ; 0.408             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[718]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[718]                                                                                                            ; 0.401             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[840]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[840]                                                                                                            ; 0.400             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[473]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[473]                                                                                                            ; 0.395             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[294]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[294]                                                                                                            ; 0.394             ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1243]                                                                                                            ; sha3_core:sha3|state_reg:reg_lower|q_state[1179]                                                                                                           ; 0.386             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[185]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[185]                                                                                                            ; 0.386             ;
; sha3_core:sha3|in_buffer[905]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[905]                                                                                                            ; 0.385             ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1049]                                                                                                            ; sha3_core:sha3|state_reg:reg_lower|q_state[572]                                                                                                            ; 0.377             ;
; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe15|dffe17a[4]      ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|wrfull_eq_comp_msb_mux_reg                                      ; 0.371             ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_du6:rdptr_g1p|counter7a[3]                    ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_du6:rdptr_g1p|sub_parity6a0                  ; 0.371             ;
; sha3_core:sha3|in_buffer[227]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[227]                                                                                                            ; 0.370             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[487]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[487]                                                                                                            ; 0.369             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[1064]                                                                                                            ; sha3_core:sha3|state_reg:reg_upper|q_state[1064]                                                                                                           ; 0.367             ;
; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_7cc:wrptr_g1p|counter8a[0]                         ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_7cc:wrptr_g1p|counter8a[1]                        ; 0.367             ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|alt_synch_pipe_vnl:rs_dgwp|dffpipe_gd9:dffpipe12|dffe14a[5] ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|rdemp_eq_comp_msb_aeb                                      ; 0.367             ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|rdptr_g[5]                                                  ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|rdemp_eq_comp_msb_aeb                                      ; 0.366             ;
; sha3_core:sha3|pr_state.stop                                                                                                                                ; sha3_core:sha3|state_reg:reg_lower|q_state[1169]                                                                                                           ; 0.363             ;
; sha3_core:sha3|pr_state.load_seed                                                                                                                           ; sha3_core:sha3|state_reg:reg_lower|q_state[1169]                                                                                                           ; 0.362             ;
; sha3_core:sha3|state_reg:reg_upper|q_state[456]                                                                                                             ; sha3_core:sha3|state_reg:reg_lower|q_state[713]                                                                                                            ; 0.361             ;
; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|wrptr_g[7]                                                       ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|wrfull_eq_comp_msb_mux_reg                                      ; 0.360             ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_du6:rdptr_g1p|counter7a[2]                    ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_du6:rdptr_g1p|sub_parity6a0                  ; 0.360             ;
; sha3_core:sha3|state_reg:reg_lower|q_state[200]                                                                                                             ; sha3_core:sha3|state_reg:reg_upper|q_state[200]                                                                                                            ; 0.357             ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_du6:rdptr_g1p|counter7a[0]                    ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_du6:rdptr_g1p|sub_parity6a0                  ; 0.355             ;
; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|wrptr_g[4]                                                       ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                      ; 0.353             ;
; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[1]                                                         ; adc_control:adc|adc_control_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[3]                                                        ; 0.352             ;
; sha3_core:sha3|state_reg:reg_upper|q_state[1318]                                                                                                            ; sha3_core:sha3|state_reg:reg_lower|q_state[936]                                                                                                            ; 0.350             ;
; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a3                           ; dsffo:in_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_i5q1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a4                          ; 0.347             ;
; aes_core:aes|pipe_counter[1]                                                                                                                                ; aes_core:aes|pipe_counter[3]                                                                                                                               ; 0.347             ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_9cc:wrptr_g1p|counter8a1                      ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_9cc:wrptr_g1p|sub_parity10a[0]               ; 0.345             ;
; sha3_core:sha3|in_buffer[89]                                                                                                                                ; sha3_core:sha3|state_reg:reg_upper|q_state[89]                                                                                                             ; 0.343             ;
; sha3_core:sha3|in_buffer[97]                                                                                                                                ; sha3_core:sha3|state_reg:reg_upper|q_state[97]                                                                                                             ; 0.343             ;
; sha3_core:sha3|in_buffer[737]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[737]                                                                                                            ; 0.343             ;
; sha3_core:sha3|in_buffer[192]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[192]                                                                                                            ; 0.343             ;
; sha3_core:sha3|in_buffer[447]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[447]                                                                                                            ; 0.343             ;
; sha3_core:sha3|in_buffer[161]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[161]                                                                                                            ; 0.343             ;
; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_du6:rdptr_g1p|sub_parity6a0                   ; aes_dsffo:out_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_v6q1:auto_generated|a_graycounter_du6:rdptr_g1p|parity5                        ; 0.343             ;
; sha3_core:sha3|in_buffer[282]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[282]                                                                                                            ; 0.342             ;
; sha3_core:sha3|in_buffer[131]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[131]                                                                                                            ; 0.342             ;
; sha3_core:sha3|in_buffer[157]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[157]                                                                                                            ; 0.342             ;
; sha3_core:sha3|in_buffer[287]                                                                                                                               ; sha3_core:sha3|state_reg:reg_upper|q_state[287]                                                                                                            ; 0.342             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "cryptosystem_final"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 50 pins of 50 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): sys_clk~inputCLKENA0 with 6046 fanout uses global clock CLKCTRL_G10
    Info (11162): io_clk~inputCLKENA0 with 116 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_i5q1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_fd9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ed9:dffpipe10|dffe11a* 
    Info (332165): Entity dcfifo_v6q1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_hd9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_gd9:dffpipe12|dffe13a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cryptosystem_final.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:22
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:02:33
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:45
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 45% of the available device resources in the region that extends from location X67_Y11 to location X77_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:52
Info (11888): Total time spent on timing analysis during the Fitter is 37.64 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:04
Info (144001): Generated suppressed messages file C:/FPGA/output_files/cryptosystem_final.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6426 megabytes
    Info: Processing ended: Mon Jan 02 19:34:58 2023
    Info: Elapsed time: 00:08:25
    Info: Total CPU time (on all processors): 00:17:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/FPGA/output_files/cryptosystem_final.fit.smsg.


