# TPF-Fulgor-2020
## Trabajo final de la fundación Fulgor grupo Procom1 2020.

Índice/Index

1. [Español](#español).
2. [English](#english).

### Español

Se implementó un acelerador de cálculos matriciales por hardware en una FPGA modelo Kintex-7 KC705. 
Se desarrolló una interfaz mediante comunicación Ethernet y un microcontrolador MicroBlaze que mediante DMA gestione el ingreso de las matrices al hardware custom. 
La interfaz con el usuario se realizó mediante Python.

Para ver el proceso, resultados y conclusiones a las que se llegaron ver la presentación PowerPoint que se hizo (archivo [**Trabajo Final Procom 2020.pptx**](https://docs.google.com/presentation/d/1CZL4hcAdB1HRZiJvjiltzSebyHpYNqk_K8mJBbgLxnM/edit?usp=sharing)).

### English

A hardware matrix calculator accelerator was implemented on a Kintex-7 KC705 FPGA.
The communication interface between the FPGA an the computer was via Ethernet using a MicroBlaze microcontroller. The MCU used DMA transfers to deal with the input matrixes 
to the custom hardware.

To see the full process, results and conclusions you can see the PowerPoint presentation attached ([**Trabajo Final Procom 2020.pptx**](https://docs.google.com/presentation/d/1CZL4hcAdB1HRZiJvjiltzSebyHpYNqk_K8mJBbgLxnM/edit?usp=sharing) file).
