- Имеет входы
- Имеет взаимноинверсные выходы
- Имеет два устойчивых состояния

Триггер содержит в себе:
- Запоминающую ячейку (ЗЯ)
- Прямой выход $Q$
- Инверсный выход $\overline{Q}$
- Схему Управления (СУ) _(входная логика — КС)_
  
Запоминающее устройство (защелка) имеет **ДВА** устойчивых состояния.
Оно реализуется на 2x2И-НЕ/2x2ИЛИ-НЕ, охваченных положительной обратной связью.

**Схема управления** преобразует входные логические сигналы в установочные для ЗЯ. При наличии синхронизации появляется возможность управлять переходом от $t$ к $t+1$.

Состояние триггера отображается состоянием логической переменной на его прямом выходе.

- $Q(t)$ — состояние в текущий момент
- $Q(t+1)$ — состояние в следующий момент времени
Если $Q(t)=Q(t+1)$ — триггер находится в режиме хранения

Если приходит изменение на любом из входов приводит к тому что время меняется от $t$ к $t+1$

Если вход от $t$ к $t+1$ определяется по входу синхронизации, то триггер синхронный.

Если $R=1$ и $S=1$ то состояние не определено, поэтому такой набор запрещен.

T-триггер меняет значение при 1 на входе _(toggle)_, хранит при 0.
JK-триггер не имеет запрещенных наборов. работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное.
DV-при $V=0$— хранение, при $V=1$ ­— D-триггер  

### D-триггер

![[d-trigger.png]]

Что подать на D во время когда активен C, то и сохранится.
!!схема

