Classic Timing Analyzer report for SFT4A
Sat Feb 05 21:27:35 2022
Quartus II 64-Bit Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                    ;
+------------------------------+-------+---------------+-------------+--------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From   ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+--------+-------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 14.967 ns   ; sel[1] ; y[10] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;        ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+--------+-------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------+
; tpd                                                          ;
+-------+-------------------+-----------------+--------+-------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To    ;
+-------+-------------------+-----------------+--------+-------+
; N/A   ; None              ; 14.967 ns       ; sel[1] ; y[10] ;
; N/A   ; None              ; 14.782 ns       ; sel[2] ; y[10] ;
; N/A   ; None              ; 14.173 ns       ; sel[2] ; y[2]  ;
; N/A   ; None              ; 14.129 ns       ; sel[1] ; y[2]  ;
; N/A   ; None              ; 13.288 ns       ; sel[2] ; y[13] ;
; N/A   ; None              ; 13.281 ns       ; a[2]   ; y[2]  ;
; N/A   ; None              ; 13.262 ns       ; a[9]   ; y[10] ;
; N/A   ; None              ; 13.244 ns       ; a[10]  ; y[10] ;
; N/A   ; None              ; 13.243 ns       ; sel[2] ; y[14] ;
; N/A   ; None              ; 13.188 ns       ; sel[1] ; y[13] ;
; N/A   ; None              ; 13.167 ns       ; a[11]  ; y[10] ;
; N/A   ; None              ; 13.164 ns       ; sel[1] ; y[14] ;
; N/A   ; None              ; 13.119 ns       ; sel[1] ; y[11] ;
; N/A   ; None              ; 13.069 ns       ; sel[2] ; y[3]  ;
; N/A   ; None              ; 13.065 ns       ; sel[2] ; y[11] ;
; N/A   ; None              ; 13.064 ns       ; sel[2] ; y[12] ;
; N/A   ; None              ; 13.027 ns       ; a[2]   ; y[3]  ;
; N/A   ; None              ; 12.985 ns       ; sel[1] ; y[12] ;
; N/A   ; None              ; 12.983 ns       ; sel[2] ; y[9]  ;
; N/A   ; None              ; 12.919 ns       ; a[1]   ; y[2]  ;
; N/A   ; None              ; 12.904 ns       ; sel[1] ; y[9]  ;
; N/A   ; None              ; 12.877 ns       ; a[2]   ; y[1]  ;
; N/A   ; None              ; 12.876 ns       ; a[14]  ; y[13] ;
; N/A   ; None              ; 12.846 ns       ; sel[2] ; y[7]  ;
; N/A   ; None              ; 12.804 ns       ; sel[1] ; y[8]  ;
; N/A   ; None              ; 12.803 ns       ; a[3]   ; y[2]  ;
; N/A   ; None              ; 12.783 ns       ; sel[1] ; y[3]  ;
; N/A   ; None              ; 12.764 ns       ; sel[2] ; y[8]  ;
; N/A   ; None              ; 12.730 ns       ; sel[1] ; y[1]  ;
; N/A   ; None              ; 12.620 ns       ; sel[1] ; y[4]  ;
; N/A   ; None              ; 12.620 ns       ; sel[2] ; y[1]  ;
; N/A   ; None              ; 12.588 ns       ; sel[2] ; y[4]  ;
; N/A   ; None              ; 12.576 ns       ; sel[1] ; y[7]  ;
; N/A   ; None              ; 12.527 ns       ; sel[1] ; y[5]  ;
; N/A   ; None              ; 12.485 ns       ; sel[2] ; y[5]  ;
; N/A   ; None              ; 12.362 ns       ; sel[2] ; y[6]  ;
; N/A   ; None              ; 12.312 ns       ; a[14]  ; y[14] ;
; N/A   ; None              ; 12.283 ns       ; sel[1] ; y[6]  ;
; N/A   ; None              ; 12.207 ns       ; sel[1] ; y[0]  ;
; N/A   ; None              ; 12.102 ns       ; a[1]   ; y[1]  ;
; N/A   ; None              ; 11.953 ns       ; a[13]  ; y[13] ;
; N/A   ; None              ; 11.860 ns       ; a[15]  ; y[14] ;
; N/A   ; None              ; 11.698 ns       ; a[12]  ; y[11] ;
; N/A   ; None              ; 11.466 ns       ; a[10]  ; y[9]  ;
; N/A   ; None              ; 11.451 ns       ; a[8]   ; y[7]  ;
; N/A   ; None              ; 11.433 ns       ; sel[2] ; y[0]  ;
; N/A   ; None              ; 11.422 ns       ; sel[2] ; y[15] ;
; N/A   ; None              ; 11.419 ns       ; a[3]   ; y[4]  ;
; N/A   ; None              ; 11.381 ns       ; a[15]  ; y[0]  ;
; N/A   ; None              ; 11.341 ns       ; a[11]  ; y[11] ;
; N/A   ; None              ; 11.307 ns       ; a[11]  ; y[12] ;
; N/A   ; None              ; 11.254 ns       ; a[12]  ; y[12] ;
; N/A   ; None              ; 11.197 ns       ; a[13]  ; y[14] ;
; N/A   ; None              ; 11.173 ns       ; a[12]  ; y[13] ;
; N/A   ; None              ; 11.110 ns       ; a[9]   ; y[8]  ;
; N/A   ; None              ; 11.093 ns       ; a[6]   ; y[5]  ;
; N/A   ; None              ; 11.060 ns       ; a[4]   ; y[3]  ;
; N/A   ; None              ; 11.040 ns       ; a[8]   ; y[8]  ;
; N/A   ; None              ; 11.020 ns       ; a[13]  ; y[12] ;
; N/A   ; None              ; 11.010 ns       ; a[14]  ; y[15] ;
; N/A   ; None              ; 10.953 ns       ; a[3]   ; y[3]  ;
; N/A   ; None              ; 10.909 ns       ; a[1]   ; y[0]  ;
; N/A   ; None              ; 10.858 ns       ; a[10]  ; y[11] ;
; N/A   ; None              ; 10.812 ns       ; a[9]   ; y[9]  ;
; N/A   ; None              ; 10.804 ns       ; a[7]   ; y[7]  ;
; N/A   ; None              ; 10.776 ns       ; a[8]   ; y[9]  ;
; N/A   ; None              ; 10.711 ns       ; a[6]   ; y[7]  ;
; N/A   ; None              ; 10.702 ns       ; sel[0] ; y[10] ;
; N/A   ; None              ; 10.635 ns       ; sel[1] ; y[15] ;
; N/A   ; None              ; 10.622 ns       ; a[15]  ; y[15] ;
; N/A   ; None              ; 10.583 ns       ; a[4]   ; y[4]  ;
; N/A   ; None              ; 10.548 ns       ; a[7]   ; y[8]  ;
; N/A   ; None              ; 10.511 ns       ; a[5]   ; y[5]  ;
; N/A   ; None              ; 10.424 ns       ; a[5]   ; y[4]  ;
; N/A   ; None              ; 10.364 ns       ; a[4]   ; y[5]  ;
; N/A   ; None              ; 10.285 ns       ; a[7]   ; y[6]  ;
; N/A   ; None              ; 10.223 ns       ; a[5]   ; y[6]  ;
; N/A   ; None              ; 10.093 ns       ; sel[0] ; y[2]  ;
; N/A   ; None              ; 10.092 ns       ; a[6]   ; y[6]  ;
; N/A   ; None              ; 9.187 ns        ; sel[0] ; y[13] ;
; N/A   ; None              ; 9.163 ns        ; sel[0] ; y[14] ;
; N/A   ; None              ; 8.984 ns        ; sel[0] ; y[12] ;
; N/A   ; None              ; 8.903 ns        ; sel[0] ; y[9]  ;
; N/A   ; None              ; 8.856 ns        ; sel[0] ; y[11] ;
; N/A   ; None              ; 8.782 ns        ; sel[0] ; y[3]  ;
; N/A   ; None              ; 8.739 ns        ; a[0]   ; y[1]  ;
; N/A   ; None              ; 8.684 ns        ; sel[0] ; y[8]  ;
; N/A   ; None              ; 8.508 ns        ; sel[0] ; y[4]  ;
; N/A   ; None              ; 8.459 ns        ; sel[0] ; y[1]  ;
; N/A   ; None              ; 8.454 ns        ; sel[0] ; y[7]  ;
; N/A   ; None              ; 8.405 ns        ; sel[0] ; y[5]  ;
; N/A   ; None              ; 8.282 ns        ; sel[0] ; y[6]  ;
; N/A   ; None              ; 7.795 ns        ; sel[0] ; y[0]  ;
; N/A   ; None              ; 7.316 ns        ; a[0]   ; y[15] ;
; N/A   ; None              ; 6.489 ns        ; a[0]   ; y[0]  ;
; N/A   ; None              ; 6.353 ns        ; sel[0] ; y[15] ;
+-------+-------------------+-----------------+--------+-------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Sat Feb 05 21:27:35 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off SFT4A -c SFT4A --timing_analysis_only
Info: Parallel compilation is enabled and will use 8 of the 8 processors detected
Info: Longest tpd from source pin "sel[1]" to destination pin "y[10]" is 14.967 ns
    Info: 1: + IC(0.000 ns) + CELL(0.860 ns) = 0.860 ns; Loc. = PIN_AE9; Fanout = 5; PIN Node = 'sel[1]'
    Info: 2: + IC(5.802 ns) + CELL(0.275 ns) = 6.937 ns; Loc. = LCCOMB_X19_Y29_N24; Fanout = 22; COMB Node = 'Mux15~0'
    Info: 3: + IC(0.808 ns) + CELL(0.437 ns) = 8.182 ns; Loc. = LCCOMB_X20_Y30_N12; Fanout = 1; COMB Node = 'Mux5~0'
    Info: 4: + IC(0.263 ns) + CELL(0.438 ns) = 8.883 ns; Loc. = LCCOMB_X20_Y30_N14; Fanout = 1; COMB Node = 'Mux5~1'
    Info: 5: + IC(3.286 ns) + CELL(2.798 ns) = 14.967 ns; Loc. = PIN_W11; Fanout = 0; PIN Node = 'y[10]'
    Info: Total cell delay = 4.808 ns ( 32.12 % )
    Info: Total interconnect delay = 10.159 ns ( 67.88 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4365 megabytes
    Info: Processing ended: Sat Feb 05 21:27:35 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


