# systemverilog parser module
proc parser_entry() { }
