# 🔇 ノイズ設計とPSRR（電源変動耐性）

---

## 📘 概要

アナログ回路は、微小な信号を扱うため**ノイズや電源変動**の影響を強く受けます。  
本節では、回路・レイアウトの両視点からノイズ対策を整理し、**PSRR（Power Supply Rejection Ratio）**という代表的な設計指標を中心に解説します。

---

## 🧭 ノイズの種類と発生源

| ノイズ種別 | 特徴 | 主な発生源 |
|------------|------|-------------|
| 熱雑音（熱ノイズ） | 白色ノイズ、温度比例 | 抵抗、トランジスタのチャネル |
| 1/fノイズ（フリッカ） | 周波数低下に伴い増加 | MOSトランジスタ（特にPMOS） |
| 電源ノイズ | リップルやスパイク | 電源配線、レギュレータの安定度 |
| クロストーク | 配線間の誘導結合 | 長い並走線、混載デジタルクロック |
| サブストレートノイズ | 基板を通して伝播 | デジタル→アナログ領域への影響 |

---

## 🧪 PSRR（Power Supply Rejection Ratio）

| 内容 | 説明 |
|------|------|
| 定義 | 電源変動が出力にどれだけ影響するかの指標（dB単位） |
| 理想 | PSRRが高いほど、電源ノイズに強く安定 |
| 項目 | PSRR+（正電源側）, PSRR−（負電源／GND側）を個別に評価 |
| 計算式 | `PSRR = 20 × log10(ΔVDD / ΔVOUT)` |

---

## ⚙️ 対策例（回路側）

- **カスコード構成**：出力インピーダンスを高め、電源からの変動を遮断
- **負帰還回路**：出力を安定化しノイズ耐性を向上
- **差動構成**：共通モードノイズに対して自己キャンセル効果

---

## 🧱 対策例（レイアウト側）

| 対策 | 内容 |
|------|------|
| アナログ・デジタル電源分離 | 別バス、別レギュレータ、LDO介在 |
| ガードリング／ウェル隔離 | 寄生電流経路の遮断、基板ノイズ抑制 |
| サブストレートコンタクト密度確保 | グランド経路の等電位化、防振効果 |

---

## 🧰 SPICEシミュレーション指標

- **AC解析**：PSRR周波数特性
- **過渡解析**：電源リップル注入時の出力応答
- **ノイズ解析（.noise）**：熱雑音、1/fノイズのスペクトル評価

---

## 🎯 教材的意義

- 「ノイズに弱い＝設計が悪い」とならないよう、**ノイズ対策は構造理解が重要**
- デジタル設計者も、**混載環境でのノイズ源と伝播経路**を意識すべき
- PSRRという**回路性能の“環境耐性”指標**を設計段階で考慮する習慣を身につける

---

## 🔗 次のセクション

- [`mixed_signal_interface.md`](./mixed_signal_interface.md)：ADC/DACなどのデジアナ境界設計へ

---

© 2025 Shinichi Samizo / MIT License
