# Chapter 07 组合逻辑电路



**崔家才 201220014**



## 1 组合逻辑概述

**组合逻辑电路(combinational logic circuit)**：输出值仅依赖于当前输入值

**时序逻辑电路(sequential logic circuit)**：输出值不仅依赖于当前值，还与之前的输入有关

由若干元件和若干节点构成的电路是组合逻辑电路，应同时满足以下三个规则：

- 每个元件本身是组合逻辑电路
- 不存在一个结点同时是两个元件的输出结点或同时被两个元件的输出信号所驱动
- 不存在从一个输入端经过若干元件和中间节点连到一个输出端，然后又从该输出端连到该输入端的回路

**扇入系数**：一个逻辑门的输入端个数的最大值

**扇出系数**：一个逻辑门输出端信号所能驱动的下一级门的数量的最大值

**门延迟(gate delay)**：从逻辑门的输入信号改变开始到输出信号发生改变所用的时间

**非法值**：同时被高低电平驱动的节点会使电路不断震荡发热

**三态门(three-state gate)/三态缓冲器**：输出值除了0和1之外，还可以是**高阻态**，相当于和所连接的总线断开



## 2 典型组合逻辑部件设计

**译码器(decoder)**：将二进制编码（如地址码、指令码）翻译为热点(one-hot)编码，最常见的是n-2^n译码器

**地址译码器**：主存中的地址译码器根据输入的地址选择一个对应的输出线进行驱动

**编码器(encoder)**：输入端通常是多个独立信号，输出端是这些独立信号中的一个有效信号的编码，最常见的编码器就是2^n-n编码器，也称二进制编码器

**多路选择器(multiplexer, MUX)/复用器/数据选择器**：从多个可能的输入中选择一个直接输出，最简单的多路选择器是**二路选择器**，有两个输入端，一个输出端，一个控制端

**多路分配器(demultiplexer, DMUX/DEMUX)**：把唯一的输入端发送到多个输出端中的某一个

**半加器(Half Adder, HA)**：不考虑低位进位，只考虑两个加数的一位加法器；F = A xOr B， Cout = A * B

**全加器(Full Adder, FA)**：同时考虑两个加数和低位进位的一位加法器；F = A xOr B xOr Cin， Cout = A * B + A * Cin + B * Cin



## 3 组合逻辑电路的时序分析

**传输延迟(propagation delay, Tpd)**：从输入端的变化开始到所有输出端得到最终稳定的信号需要的最长时间

**最小延迟(contamination delay, Tcd)**：从输入端的变化开始到任何一个输出开始发生改变所需的最短时间

**关键路径**：一个组合电路在输入和输出之间经过的最长路径

**组合电路的传输延迟**：关键路径上所有元件的传输延迟之和

**最短路径**：一个组合电路在输入和输出之间经过的最短路径

**组合电路的最小延迟**：最短路径上所有元件的最小延迟之和

**竞争(race)**：某个输入信号经过两条或两条以上的路径作用到输出端，由于每条路径的延迟不同，因而这个输入信号对输出信号就会发生前后不同的影响

**毛刺(glitch)**：电路输出信号中出现的不正确的尖峰信号

**冒险(hazard)/竞争冒险**：一个组合电路中有毛刺出现，则说明该电路存在冒险









































































