Info: 检查时序约束 ....
Info: 已完成.
Info: 检查物理约束 ....
Info: 已完成.
Info: 网表整理(nl.sweep) 开始 ....
Info: 共有 0 个节点被 nl.sweep 删除.
Info: 网表整理(nl.sweep) 结束.
WARN(NCHK-CLK001): 连线 cm0_inst1/seg_inst/clk_DRV 混合了时钟和数据连接.
-- 非时钟引脚 --
   cm0_inst1/seg_inst/clk_DRV_reg_ctrlmux.I0
[说明]上述情况通常源自生成时钟，例如通过计数进行分频的逻辑。
如果确实是这种情况而且是必须的(例如不能用PLL/DCM分频替代)，
请别忘为相关连线显式地指定时钟约束。否则，这种时钟和数据混
合的描述方式是不推荐使用的，请复查并修改。
#=============oOOOo================oOOOo=============
# 组装(Packing)
#====================================================
Info: 开始组装(packing).
Info: 将 cm0_inst1/ahb_uart1/RX_samp_regs_reg[5] 吸收到 IREG.
Info: 将 cm0_inst1/ahb_uart1/TX_shift_reg_reg[0] 吸收到 OREG.
Info: 将 cm0_inst1/seg_inst/SH_CLK_reg 吸收到 OREG.
Info: 将 cm0_inst1/seg_inst/LD_CLK_reg 吸收到 OREG.
Info: 将 cm0_inst1/seg_inst/HC_DAT_reg_dup1 吸收到 OREG.
[V]debug: Disconnect unroutable VCC from port CE2 of inst cm0_inst1/u_logic/_i_20266_splited__alu_0/alu_inst of cell ALU54
[V]debug: Disconnect unroutable VCC from port CE2 of inst cm0_inst1/u_logic/_i_20266_splited__alu_2/alu_inst of cell ALU54
Info: 开始组装预处理.
Info: 完成组装预处理.
Info: ALU54                       2.
Info: EBR18                      16.
Info:     DUAL_PORT              16.
Info: IOLOGIC                     5.
Info:     IREG_OREG               5.
Info: MULT18                      4.
Info: PIO                        49.
Info: PLL_25K                     1.
Info: SLICEL                    148.
Info:     CARRY                 127.
Info:     MUXF7                   5.
Info:     MUXF8                  16.
Info: SLICEL(LE)               5166.
Info:     LUT                  3327.
Info:     LUT REG               707.
Info:     REG                  1132.
Info: 完成组装.
Info: Start gpack.
Info: Done gpack.
Info: 开始建立物理网表.
Info:   为 49   个 PIO        建立了物理网表 .
Info:   为 5    个 IOLOGIC    建立了物理网表 .
Info:   为 16   个 EBR18      建立了物理网表 .
Info:   为 1    个 PLL_25K    建立了物理网表 .
Info:   为 4    个 MULT18     建立了物理网表 .
Info:   为 2    个 ALU54      建立了物理网表 .
Info:   为 1471 个 SLICEL     建立了物理网表 .
Info: 完成建立物理网表.
Info: ALU54                       2.
Info: EBR18                      16.
Info:     DUAL_PORT              16.
Info: IOLOGIC                     5.
Info:     IREG_OREG               5.
Info: MULT18                      4.
Info: PIO                        49.
Info: PLL_25K                     1.
Info: SLICEL                   1471.
Info:     CARRY                 127.
Info:     LOGIC                1323.
Info:     MUXF7                   5.
Info:     MUXF8                  16.
####
Info: 组装执行时间 : 24 秒.
Info: 输出网表报告到文件D:\fpga\ac208\workspace\cm0test\hq_run\top_map.rpt中.
