Fitter report for Mercury
Tue Dec 23 21:12:03 2008
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Fitter DSP Block Usage Summary
 22. DSP Block Details
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing
 32. Advanced Data - General
 33. Advanced Data - Placement Preparation
 34. Advanced Data - Placement
 35. Advanced Data - Routing
 36. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Tue Dec 23 21:12:03 2008   ;
; Quartus II Version                 ; 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name                      ; Mercury                                 ;
; Top-level Entity Name              ; Mercury                                 ;
; Family                             ; Cyclone III                             ;
; Device                             ; EP3C25Q240C8                            ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 7,315 / 24,624 ( 30 % )                 ;
;     Total combinational functions  ; 5,672 / 24,624 ( 23 % )                 ;
;     Dedicated logic registers      ; 6,009 / 24,624 ( 24 % )                 ;
; Total registers                    ; 6009                                    ;
; Total pins                         ; 63 / 149 ( 42 % )                       ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 12,288 / 608,256 ( 2 % )                ;
; Embedded Multiplier 9-bit elements ; 14 / 132 ( 11 % )                       ;
; Total PLLs                         ; 0 / 4 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; EP3C25Q240C8        ;                                       ;
; Use TimeQuest Timing Analyzer                                      ; Off                 ; On                                    ;
; Nominal Core Supply Voltage                                        ; 1.2V                ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL         ;                                       ;
; Optimize Multi-Corner Timing                                       ; On                  ; Off                                   ;
; PowerPlay Power Optimization                                       ; Extra effort        ; Normal compilation                    ;
; Fitter Effort                                                      ; Standard Fit        ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Extra               ; Normal                                ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Signal Integrity Optimization                                      ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; On                  ; On                                    ;
; Limit to One Fitting Attempt                                       ; Off                 ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Stop After Congestion Map Generation                               ; Off                 ; Off                                   ;
; Save Intermediate Fitting Results                                  ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; Off                 ; Off                                   ;
; Maximum number of global clocks allowed                            ; -1                  ; -1                                    ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+-----------------------------------------+
; I/O Assignment Warnings                 ;
+----------------+------------------------+
; Pin Name       ; Reason                 ;
+----------------+------------------------+
; ATTRLY         ; Missing drive strength ;
; A6             ; Missing drive strength ;
; MDOUT          ; Missing drive strength ;
; CDIN           ; Missing drive strength ;
; CBCLK          ; Missing drive strength ;
; CLRCLK         ; Missing drive strength ;
; CLRCOUT        ; Missing drive strength ;
; CMCLK          ; Missing drive strength ;
; CMODE          ; Missing drive strength ;
; MOSI           ; Missing drive strength ;
; SCLK           ; Missing drive strength ;
; nCS            ; Missing drive strength ;
; SPI_data       ; Missing drive strength ;
; SPI_clock      ; Missing drive strength ;
; Tx_load_strobe ; Missing drive strength ;
; Rx_load_strobe ; Missing drive strength ;
; FPGA_PLL       ; Missing drive strength ;
; LVDS_TXE       ; Missing drive strength ;
; LVDS_RXE_N     ; Missing drive strength ;
; DITHER         ; Missing drive strength ;
; SHDN           ; Missing drive strength ;
; PGA            ; Missing drive strength ;
; RAND           ; Missing drive strength ;
; INIT_DONE      ; Missing drive strength ;
; TEST0          ; Missing drive strength ;
; TEST1          ; Missing drive strength ;
; TEST2          ; Missing drive strength ;
; TEST3          ; Missing drive strength ;
; DEBUG_LED0     ; Missing drive strength ;
; DEBUG_LED1     ; Missing drive strength ;
; DEBUG_LED2     ; Missing drive strength ;
; DEBUG_LED3     ; Missing drive strength ;
; DEBUG_LED4     ; Missing drive strength ;
; DEBUG_LED5     ; Missing drive strength ;
; DEBUG_LED6     ; Missing drive strength ;
; DEBUG_LED7     ; Missing drive strength ;
; ext_10MHZ      ; Missing drive strength ;
+----------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                             ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------+------------------+-----------------------+
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[0]~_Duplicate_1                ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[1]~_Duplicate_1                ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[2]~_Duplicate_1                ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[3]~_Duplicate_1                ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[4]~_Duplicate_1                ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[5]~_Duplicate_1                ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[6]~_Duplicate_1                ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[7]~_Duplicate_1                ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[8]~_Duplicate_1                ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[9]~_Duplicate_1                ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[10]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[11]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[12]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[13]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[14]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[15]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[16]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[17]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[18]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[19]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[20]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[21]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[22]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[23]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[24]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[25]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[26]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[27]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[27]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[27]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[28]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[28]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[28]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[29]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[29]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[29]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[30]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[30]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[30]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[31]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[31]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[31]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[32]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[32]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[32]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[32]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[33]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[33]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[33]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[33]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[34]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[34]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[34]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[34]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[35]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[35]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[35]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[35]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[36]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[36]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[36]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[36]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[37]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[37]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[37]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[37]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[38]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[38]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[38]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[38]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[39]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[39]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[39]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[39]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[40]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[40]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[40]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[40]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[41]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[41]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[41]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[41]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[42]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[42]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[42]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[42]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[43]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[43]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[43]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[43]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[44]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[44]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[44]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[44]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[45]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[45]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[45]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[45]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[46]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[46]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[46]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[46]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[47]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ; DATAA            ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[47]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[47]~_Duplicate_1               ; Q                ;                       ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|data_out[47]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ; DATAA            ;                       ;
+----------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HPSDR/trunk/Mercury/Mercury.pin.


+----------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                          ;
+---------------------------------------------+------------------------------------------+
; Resource                                    ; Usage                                    ;
+---------------------------------------------+------------------------------------------+
; Total logic elements                        ; 7,315 / 24,624 ( 30 % )                  ;
;     -- Combinational with no register       ; 1306                                     ;
;     -- Register only                        ; 1643                                     ;
;     -- Combinational with a register        ; 4366                                     ;
;                                             ;                                          ;
; Logic element usage by number of LUT inputs ;                                          ;
;     -- 4 input functions                    ; 876                                      ;
;     -- 3 input functions                    ; 3955                                     ;
;     -- <=2 input functions                  ; 841                                      ;
;     -- Register only                        ; 1643                                     ;
;                                             ;                                          ;
; Logic elements by mode                      ;                                          ;
;     -- normal mode                          ; 1658                                     ;
;     -- arithmetic mode                      ; 4014                                     ;
;                                             ;                                          ;
; Total registers*                            ; 6,009 / 25,530 ( 24 % )                  ;
;     -- Dedicated logic registers            ; 6,009 / 24,860 ( 24 % )                  ;
;     -- I/O registers                        ; 0 / 670 ( 0 % )                          ;
;                                             ;                                          ;
; Total LABs:  partially or completely used   ; 557 / 1,539 ( 36 % )                     ;
; User inserted logic elements                ; 0                                        ;
; Virtual pins                                ; 0                                        ;
; I/O pins                                    ; 63 / 149 ( 42 % )                        ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                            ;
; Global signals                              ; 14                                       ;
; M9Ks                                        ; 2 / 66 ( 3 % )                           ;
; Total block memory bits                     ; 12,288 / 608,256 ( 2 % )                 ;
; Total block memory implementation bits      ; 18,432 / 608,256 ( 3 % )                 ;
; Embedded Multiplier 9-bit elements          ; 14 / 132 ( 11 % )                        ;
; PLLs                                        ; 0 / 4 ( 0 % )                            ;
; Global clocks                               ; 14 / 20 ( 70 % )                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                            ;
; Average interconnect usage (total/H/V)      ; 12% / 15% / 8%                           ;
; Peak interconnect usage (total/H/V)         ; 21% / 29% / 15%                          ;
; Maximum fan-out node                        ; clk_enable~clkctrl                       ;
; Maximum fan-out                             ; 4082                                     ;
; Highest non-global fan-out signal           ; cic_4_1_12_nofraction:cic_I_3|phase_1~21 ;
; Highest non-global fan-out                  ; 776                                      ;
; Total fan-out                               ; 38226                                    ;
; Average fan-out                             ; 2.93                                     ;
+---------------------------------------------+------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; BCLK      ; 114   ; 4        ; 47           ; 0            ; 21           ; 125                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; C17       ; 80    ; 3        ; 14           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; C4        ; 120   ; 4        ; 51           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; C8        ; 110   ; 4        ; 40           ; 0            ; 0            ; 61                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; C9        ; 108   ; 4        ; 40           ; 0            ; 21           ; 58                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CC        ; 70    ; 3        ; 5            ; 0            ; 14           ; 49                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLKA      ; 209   ; 7        ; 25           ; 34           ; 0            ; 2069                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[0]    ; 214   ; 8        ; 23           ; 34           ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[10]   ; 189   ; 7        ; 45           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[11]   ; 188   ; 7        ; 45           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[12]   ; 187   ; 7        ; 45           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[13]   ; 186   ; 7        ; 45           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[14]   ; 185   ; 7        ; 47           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[15]   ; 184   ; 7        ; 49           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[1]    ; 207   ; 7        ; 29           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[2]    ; 203   ; 7        ; 31           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[3]    ; 202   ; 7        ; 31           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[4]    ; 201   ; 7        ; 34           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[5]    ; 200   ; 7        ; 34           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[6]    ; 197   ; 7        ; 38           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[7]    ; 196   ; 7        ; 38           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[8]    ; 195   ; 7        ; 38           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; INA[9]    ; 194   ; 7        ; 40           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; LRCLK     ; 112   ; 4        ; 43           ; 0            ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; OSC_10MHZ ; 34    ; 2        ; 0            ; 16           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; OVERFLOW  ; 216   ; 8        ; 23           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; A6             ; 113   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; ATTRLY         ; 183   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CBCLK          ; 139   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CDIN           ; 142   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CLRCLK         ; 143   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CLRCOUT        ; 144   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CMCLK          ; 132   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CMODE          ; 135   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED0     ; 22    ; 1        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED1     ; 21    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED2     ; 18    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED3     ; 13    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED4     ; 9     ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED5     ; 6     ; 1        ; 0            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED6     ; 5     ; 1        ; 0            ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DEBUG_LED7     ; 4     ; 1        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DITHER         ; 217   ; 8        ; 20           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; FPGA_PLL       ; 240   ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; INIT_DONE      ; 159   ; 6        ; 53           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_RXE_N     ; 239   ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LVDS_TXE       ; 238   ; 8        ; 3            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; MDOUT          ; 103   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; MOSI           ; 134   ; 5        ; 53           ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; PGA            ; 224   ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; RAND           ; 230   ; 8        ; 14           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; Rx_load_strobe ; 39    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SCLK           ; 133   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SHDN           ; 223   ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPI_clock      ; 38    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPI_data       ; 37    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TEST0          ; 43    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TEST1          ; 44    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TEST2          ; 45    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TEST3          ; 46    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; Tx_load_strobe ; 41    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; nCS            ; 137   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; ext_10MHZ ; 82    ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 14 ( 86 % ) ; 3.3V          ; --           ;
; 2        ; 9 / 17 ( 53 % )  ; 3.3V          ; --           ;
; 3        ; 3 / 20 ( 15 % )  ; 3.3V          ; --           ;
; 4        ; 7 / 22 ( 32 % )  ; 3.3V          ; --           ;
; 5        ; 9 / 19 ( 47 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 15 ( 7 % )   ; 3.3V          ; --           ;
; 7        ; 17 / 20 ( 85 % ) ; 3.3V          ; --           ;
; 8        ; 15 / 22 ( 68 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; DEBUG_LED7                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 1          ; 1        ; DEBUG_LED6                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 2          ; 1        ; DEBUG_LED5                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 5          ; 1        ; DEBUG_LED4                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 8          ; 1        ; DEBUG_LED3                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 12         ; 1        ; DEBUG_LED2                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 20       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 15         ; 1        ; DEBUG_LED1                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 16         ; 1        ; DEBUG_LED0                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 25         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 28         ; 2        ; OSC_10MHZ                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 31         ; 2        ; SPI_data                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ; 32         ; 2        ; SPI_clock                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 35         ; 2        ; Rx_load_strobe                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 36         ; 2        ; Tx_load_strobe                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 2        ; TEST0                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 38         ; 2        ; TEST1                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 39         ; 2        ; TEST2                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 40         ; 2        ; TEST3                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ; 45         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 52       ; 46         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 55         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 56         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 59         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 60         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 61         ; 3        ; CC                                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 62         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 63         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 64         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 67         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 72         ; 3        ; C17                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 73         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 74         ; 3        ; ext_10MHZ                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 77         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 79         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 86       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 81         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 82         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 91         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 101        ; 4        ; MDOUT                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 105        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 106        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 107        ; 4        ; C9                                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ; 108        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 110        ; 4        ; C8                                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 111        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 112        ; 4        ; LRCLK                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 116        ; 4        ; A6                                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 117        ; 4        ; BCLK                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 119        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 120        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 121        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 122        ; 4        ; C4                                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 126        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 127        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 128        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 132        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 133        ; 5        ; CMCLK                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 134        ; 5        ; SCLK                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 135        ; 5        ; MOSI                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 136        ; 5        ; CMODE                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 137        ; 5        ; nCS                                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 138        ; 5        ; CBCLK                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 140        ; 5        ; CDIN                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 141        ; 5        ; CLRCLK                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 142        ; 5        ; CLRCOUT                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 146      ; 144        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 146        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ; 147        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 149      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 155      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 159        ; 6        ; INIT_DONE                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 160        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 161        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 162        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 163        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 164        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 165        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 166        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ; 167        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 171      ; 169        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 170        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 175      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 176      ; 173        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 177      ; 174        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA                                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 177        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 178        ; 7        ; ATTRLY                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 180        ; 7        ; INA[15]                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 181        ; 7        ; INA[14]                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 182        ; 7        ; INA[13]                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 183        ; 7        ; INA[12]                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 184        ; 7        ; INA[11]                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 185        ; 7        ; INA[10]                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 189        ; 7        ; INA[9]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 190        ; 7        ; INA[8]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 191        ; 7        ; INA[7]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 192        ; 7        ; INA[6]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 197        ; 7        ; INA[5]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 198        ; 7        ; INA[4]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 200        ; 7        ; INA[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 201        ; 7        ; INA[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 207      ; 205        ; 7        ; INA[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 209        ; 7        ; CLKA                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 210      ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 214      ; 215        ; 8        ; INA[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 216        ; 8        ; OVERFLOW                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 217        ; 8        ; DITHER                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 218        ; 8        ; ~ALTERA_DATA2~ / RESERVED_INPUT                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 219      ; 219        ; 8        ; ~ALTERA_DATA3~ / RESERVED_INPUT                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ; 221        ; 8        ; ~ALTERA_DATA4~ / RESERVED_INPUT                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 222      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 223      ; 224        ; 8        ; SHDN                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 225        ; 8        ; PGA                                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 226      ; 227        ; 8        ; ~ALTERA_DATA5~ / RESERVED_INPUT                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 230        ; 8        ; RAND                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 231        ; 8        ; ~ALTERA_DATA6~ / RESERVED_INPUT                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 232      ; 232        ; 8        ; ~ALTERA_DATA7~ / RESERVED_INPUT                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 233      ; 237        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 238        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 239        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 242        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 243        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 244        ; 8        ; LVDS_TXE                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 245        ; 8        ; LVDS_RXE_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 246        ; 8        ; FPGA_PLL                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                               ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
; |Mercury                                       ; 7315 (383)  ; 6009 (292)                ; 0 (0)         ; 12288       ; 2    ; 14           ; 2       ; 6         ; 63   ; 0            ; 1306 (88)    ; 1643 (107)        ; 4366 (163)       ; |Mercury                                                                                          ; work         ;
;    |FIR_top:FIR|                               ; 937 (38)    ; 369 (21)                  ; 0 (0)         ; 12288       ; 2    ; 14           ; 2       ; 6         ; 0    ; 0            ; 568 (17)     ; 76 (0)            ; 293 (21)         ; |Mercury|FIR_top:FIR                                                                              ; work         ;
;       |MAC:MAC_inst_I|                         ; 153 (123)   ; 121 (121)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 32 (2)       ; 36 (36)           ; 85 (55)          ; |Mercury|FIR_top:FIR|MAC:MAC_inst_I                                                               ; work         ;
;          |lpm_mult:Mult0|                      ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 30 (0)           ; |Mercury|FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0                                                ; work         ;
;             |mult_jr01:auto_generated|         ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 30 (30)          ; |Mercury|FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated                       ; work         ;
;       |MAC:MAC_inst_Q|                         ; 151 (121)   ; 121 (121)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 30 (0)       ; 34 (34)           ; 87 (57)          ; |Mercury|FIR_top:FIR|MAC:MAC_inst_Q                                                               ; work         ;
;          |lpm_mult:Mult0|                      ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 30 (0)           ; |Mercury|FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0                                                ; work         ;
;             |mult_jr01:auto_generated|         ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 30 (30)          ; |Mercury|FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated                       ; work         ;
;       |cROM_Sequencer:cROM_seq_inst|           ; 512 (18)    ; 33 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 479 (10)     ; 0 (0)             ; 33 (8)           ; |Mercury|FIR_top:FIR|cROM_Sequencer:cROM_seq_inst                                                 ; work         ;
;          |cROM:cROM_inst|                      ; 494 (494)   ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 469 (469)    ; 0 (0)             ; 25 (25)          ; |Mercury|FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|cROM:cROM_inst                                  ; work         ;
;       |cbuffer_top:cbuffer_inst|               ; 83 (83)     ; 73 (73)                   ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 6 (6)             ; 67 (67)          ; |Mercury|FIR_top:FIR|cbuffer_top:cbuffer_inst                                                     ; work         ;
;          |altsyncram:mem_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|FIR_top:FIR|cbuffer_top:cbuffer_inst|altsyncram:mem_rtl_0                                ; work         ;
;             |altsyncram_e0j1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|FIR_top:FIR|cbuffer_top:cbuffer_inst|altsyncram:mem_rtl_0|altsyncram_e0j1:auto_generated ; work         ;
;    |HPF_select:Alex_HPF_select|                ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 0 (0)            ; |Mercury|HPF_select:Alex_HPF_select                                                               ; work         ;
;    |I2SEncode:I2S|                             ; 94 (94)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 25 (25)           ; 34 (34)          ; |Mercury|I2SEncode:I2S                                                                            ; work         ;
;    |LPF_select:Alex_LPF_select|                ; 83 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 10 (10)          ; |Mercury|LPF_select:Alex_LPF_select                                                               ; work         ;
;    |SPI:Alex_SPI_Tx|                           ; 87 (87)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 8 (8)             ; 33 (33)          ; |Mercury|SPI:Alex_SPI_Tx                                                                          ; work         ;
;    |cic_10_1_3_nofraction:cic_I_1|             ; 267 (267)   ; 262 (262)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 96 (96)           ; 169 (169)        ; |Mercury|cic_10_1_3_nofraction:cic_I_1                                                            ; work         ;
;    |cic_10_1_3_nofraction:cic_Q_1|             ; 266 (266)   ; 266 (266)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 97 (97)           ; 169 (169)        ; |Mercury|cic_10_1_3_nofraction:cic_Q_1                                                            ; work         ;
;    |cic_4_1_12_nofraction:cic_I_3|             ; 1305 (1305) ; 1303 (1303)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 411 (411)         ; 892 (892)        ; |Mercury|cic_4_1_12_nofraction:cic_I_3                                                            ; work         ;
;    |cic_4_1_12_nofraction:cic_Q_3|             ; 1292 (1292) ; 1291 (1291)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 400 (400)         ; 891 (891)        ; |Mercury|cic_4_1_12_nofraction:cic_Q_3                                                            ; work         ;
;    |cic_8_1_5_nofraction:cic_I_2|              ; 481 (481)   ; 480 (480)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 162 (162)         ; 318 (318)        ; |Mercury|cic_8_1_5_nofraction:cic_I_2                                                             ; work         ;
;    |cic_8_1_5_nofraction:cic_Q_2|              ; 481 (481)   ; 480 (480)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 162 (162)         ; 318 (318)        ; |Mercury|cic_8_1_5_nofraction:cic_Q_2                                                             ; work         ;
;    |cordic_VK6APH:cordic|                      ; 1317 (1023) ; 919 (919)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (103)    ; 68 (68)           ; 852 (852)        ; |Mercury|cordic_VK6APH:cordic                                                                     ; work         ;
;       |lpm_add_sub:Add100|                     ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add100                                                  ; work         ;
;          |add_sub_umg:auto_generated|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add100|add_sub_umg:auto_generated                       ; work         ;
;       |lpm_add_sub:Add21|                      ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add21                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add21|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add24|                      ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add24                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add24|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add27|                      ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add27                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add27|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add30|                      ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add30                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add30|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add33|                      ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add33                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add33|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add36|                      ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add36                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add36|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add39|                      ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add39                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add39|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add42|                      ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add42                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add42|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add45|                      ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add45                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add45|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add48|                      ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add48                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add48|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add51|                      ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add51                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add51|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add54|                      ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add54                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add54|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add57|                      ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add57                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add57|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add60|                      ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add60                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add60|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add63|                      ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add63                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add63|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add66|                      ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add66                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add66|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add69|                      ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add69                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add69|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add72|                      ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add72                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add72|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add75|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add75                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add75|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add78|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add78                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add78|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add81|                      ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add81                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add81|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add84|                      ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add84                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add84|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add87|                      ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add87                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add87|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add90|                      ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add90                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add90|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add93|                      ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add93                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add93|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add96|                      ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add96                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add96|add_sub_umg:auto_generated                        ; work         ;
;       |lpm_add_sub:Add97|                      ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add97                                                   ; work         ;
;          |add_sub_umg:auto_generated|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Mercury|cordic_VK6APH:cordic|lpm_add_sub:Add97|add_sub_umg:auto_generated                        ; work         ;
;    |dc_offset_correct_new:dc_offset_correct_i| ; 59 (59)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 54 (54)          ; |Mercury|dc_offset_correct_new:dc_offset_correct_i                                                ; work         ;
;    |dc_offset_correct_new:dc_offset_correct_q| ; 59 (59)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 55 (55)          ; |Mercury|dc_offset_correct_new:dc_offset_correct_q                                                ; work         ;
;    |division:division_DDS|                     ; 156 (156)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 31 (31)           ; 105 (105)        ; |Mercury|division:division_DDS                                                                    ; work         ;
;    |oddClockDivider:refClockDivider|           ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |Mercury|oddClockDivider:refClockDivider                                                          ; work         ;
;    |phase_accumulator:rx_phase_accumulator|    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Mercury|phase_accumulator:rx_phase_accumulator                                                   ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; C4             ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; C8             ; Input    ; 6             ; 0             ; --                    ; --  ; --   ;
; C9             ; Input    ; 6             ; 0             ; --                    ; --  ; --   ;
; C17            ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; OVERFLOW       ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; CLKA           ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; BCLK           ; Input    ; --            ; 0             ; --                    ; --  ; --   ;
; CC             ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; LRCLK          ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; OSC_10MHZ      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; INA[0]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[15]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[14]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[13]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[12]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[11]        ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[10]        ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; INA[9]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[8]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[7]         ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; INA[6]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[5]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[4]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[3]         ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; INA[2]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; INA[1]         ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; ATTRLY         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A6             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDOUT          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CDIN           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CBCLK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLRCLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLRCOUT        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CMCLK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CMODE          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MOSI           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCLK           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; nCS            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_data       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_clock      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Tx_load_strobe ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rx_load_strobe ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FPGA_PLL       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_TXE       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LVDS_RXE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DITHER         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SHDN           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PGA            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAND           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; INIT_DONE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TEST0          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TEST1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TEST2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TEST3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED0     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED3     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED4     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED5     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED6     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEBUG_LED7     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ext_10MHZ      ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; C4                                              ;                   ;         ;
;      - CDIN~output                              ; 0                 ; 6       ;
; C8                                              ;                   ;         ;
;      - CBCLK~output                             ; 0                 ; 6       ;
;      - SPI_clk                                  ; 1                 ; 0       ;
;      - C8~inputclkctrl                          ; 1                 ; 0       ;
; C9                                              ;                   ;         ;
;      - CLRCLK~output                            ; 0                 ; 6       ;
;      - CLRCOUT~output                           ; 0                 ; 6       ;
;      - clock_select[1]                          ; 1                 ; 0       ;
;      - Selector7~14                             ; 0                 ; 6       ;
;      - Add5~766                                 ; 0                 ; 6       ;
;      - Selector8~57                             ; 0                 ; 6       ;
;      - Add5~772                                 ; 0                 ; 6       ;
;      - Add5~776                                 ; 0                 ; 6       ;
;      - Add5~781                                 ; 0                 ; 6       ;
;      - Selector6~29                             ; 0                 ; 6       ;
;      - C9~inputclkctrl                          ; 1                 ; 0       ;
; C17                                             ;                   ;         ;
;      - CMCLK~output                             ; 0                 ; 6       ;
; OVERFLOW                                        ;                   ;         ;
;      - DEBUG_LED0~output                        ; 0                 ; 6       ;
; CLKA                                            ;                   ;         ;
; BCLK                                            ;                   ;         ;
;      - index                                    ; 1                 ; 0       ;
;      - BCLK~inputclkctrl                        ; 1                 ; 0       ;
; CC                                              ;                   ;         ;
;      - CCdata[9]~4263                           ; 0                 ; 6       ;
;      - CCdata[20]~4264                          ; 0                 ; 6       ;
;      - CCdata[8]~4265                           ; 0                 ; 6       ;
;      - CCdata[7]~4266                           ; 0                 ; 6       ;
;      - CCdata[3]~4267                           ; 0                 ; 6       ;
;      - CCdata[4]~4268                           ; 0                 ; 6       ;
;      - CCdata[0]~4269                           ; 0                 ; 6       ;
;      - CCdata[1]~4270                           ; 0                 ; 6       ;
;      - CCdata[2]~4271                           ; 0                 ; 6       ;
;      - CCdata[54]~4272                          ; 0                 ; 6       ;
;      - CCdata[55]~4273                          ; 0                 ; 6       ;
;      - CCdata[56]~4274                          ; 0                 ; 6       ;
;      - CCdata[57]~4275                          ; 0                 ; 6       ;
;      - CCdata[6]~4276                           ; 0                 ; 6       ;
;      - CCdata[5]~4277                           ; 0                 ; 6       ;
;      - CCdata[58]~4278                          ; 0                 ; 6       ;
;      - CCdata[47]~4279                          ; 0                 ; 6       ;
;      - CCdata[46]~4280                          ; 0                 ; 6       ;
;      - CCdata[45]~4281                          ; 0                 ; 6       ;
;      - CCdata[44]~4282                          ; 0                 ; 6       ;
;      - CCdata[43]~4283                          ; 0                 ; 6       ;
;      - CCdata[42]~4284                          ; 0                 ; 6       ;
;      - CCdata[41]~4285                          ; 0                 ; 6       ;
;      - CCdata[40]~4286                          ; 0                 ; 6       ;
;      - CCdata[39]~4287                          ; 0                 ; 6       ;
;      - CCdata[38]~4288                          ; 0                 ; 6       ;
;      - CCdata[37]~4289                          ; 0                 ; 6       ;
;      - CCdata[36]~4290                          ; 0                 ; 6       ;
;      - CCdata[35]~4291                          ; 0                 ; 6       ;
;      - CCdata[34]~4292                          ; 0                 ; 6       ;
;      - CCdata[33]~4293                          ; 0                 ; 6       ;
;      - CCdata[32]~4294                          ; 0                 ; 6       ;
;      - CCdata[31]~4295                          ; 0                 ; 6       ;
;      - CCdata[30]~4296                          ; 0                 ; 6       ;
;      - CCdata[29]~4297                          ; 0                 ; 6       ;
;      - CCdata[28]~4298                          ; 0                 ; 6       ;
;      - CCdata[27]~4299                          ; 0                 ; 6       ;
;      - CCdata[26]~4300                          ; 0                 ; 6       ;
;      - CCdata[25]~4301                          ; 0                 ; 6       ;
;      - CCdata[48]~4302                          ; 0                 ; 6       ;
;      - CCdata[49]~4303                          ; 0                 ; 6       ;
;      - CCdata[50]~4304                          ; 0                 ; 6       ;
;      - CCdata[53]~4305                          ; 0                 ; 6       ;
;      - CCdata[52]~4306                          ; 0                 ; 6       ;
;      - CCdata[51]~4307                          ; 0                 ; 6       ;
;      - CCdata[22]~4308                          ; 0                 ; 6       ;
;      - CCdata[24]~4309                          ; 0                 ; 6       ;
;      - CCdata[23]~4310                          ; 0                 ; 6       ;
;      - CCdata[19]~4311                          ; 0                 ; 6       ;
; LRCLK                                           ;                   ;         ;
;      - I2SEncode:I2S|Selector5~51               ; 0                 ; 6       ;
;      - I2SEncode:I2S|encode_state.001           ; 0                 ; 6       ;
;      - I2SEncode:I2S|Selector30~220             ; 0                 ; 6       ;
;      - I2SEncode:I2S|Selector31~228             ; 0                 ; 6       ;
;      - I2SEncode:I2S|local_right_sample[23]~250 ; 0                 ; 6       ;
;      - I2SEncode:I2S|Selector0~29               ; 0                 ; 6       ;
;      - I2SEncode:I2S|Selector3~13               ; 0                 ; 6       ;
;      - I2SEncode:I2S|Selector31~231             ; 0                 ; 6       ;
;      - I2SEncode:I2S|Selector2~50               ; 0                 ; 6       ;
; OSC_10MHZ                                       ;                   ;         ;
; INA[0]                                          ;                   ;         ;
;      - temp_ADC[0]                              ; 0                 ; 6       ;
;      - temp_ADC~168                             ; 0                 ; 6       ;
;      - temp_ADC~169                             ; 0                 ; 6       ;
;      - temp_ADC~170                             ; 0                 ; 6       ;
;      - temp_ADC~171                             ; 0                 ; 6       ;
;      - temp_ADC~172                             ; 0                 ; 6       ;
;      - temp_ADC~173                             ; 0                 ; 6       ;
;      - temp_ADC~174                             ; 0                 ; 6       ;
;      - temp_ADC~175                             ; 0                 ; 6       ;
;      - temp_ADC~176                             ; 0                 ; 6       ;
;      - temp_ADC~177                             ; 0                 ; 6       ;
;      - temp_ADC~178                             ; 0                 ; 6       ;
;      - temp_ADC~179                             ; 0                 ; 6       ;
;      - temp_ADC~180                             ; 0                 ; 6       ;
;      - temp_ADC~181                             ; 0                 ; 6       ;
;      - temp_ADC~182                             ; 0                 ; 6       ;
; INA[15]                                         ;                   ;         ;
;      - temp_ADC[15]                             ; 0                 ; 6       ;
;      - temp_ADC~168                             ; 0                 ; 6       ;
; INA[14]                                         ;                   ;         ;
;      - temp_ADC[14]                             ; 0                 ; 6       ;
;      - temp_ADC~169                             ; 0                 ; 6       ;
; INA[13]                                         ;                   ;         ;
;      - temp_ADC[13]                             ; 0                 ; 6       ;
;      - temp_ADC~170                             ; 0                 ; 6       ;
; INA[12]                                         ;                   ;         ;
;      - temp_ADC[12]                             ; 0                 ; 6       ;
;      - temp_ADC~171                             ; 0                 ; 6       ;
; INA[11]                                         ;                   ;         ;
;      - temp_ADC[11]                             ; 0                 ; 6       ;
;      - temp_ADC~172                             ; 0                 ; 6       ;
; INA[10]                                         ;                   ;         ;
;      - temp_ADC[10]                             ; 1                 ; 6       ;
;      - temp_ADC~173                             ; 1                 ; 6       ;
; INA[9]                                          ;                   ;         ;
;      - temp_ADC[9]                              ; 0                 ; 6       ;
;      - temp_ADC~174                             ; 0                 ; 6       ;
; INA[8]                                          ;                   ;         ;
;      - temp_ADC[8]                              ; 0                 ; 6       ;
;      - temp_ADC~175                             ; 0                 ; 6       ;
; INA[7]                                          ;                   ;         ;
;      - temp_ADC[7]                              ; 1                 ; 6       ;
;      - temp_ADC~176                             ; 1                 ; 6       ;
; INA[6]                                          ;                   ;         ;
;      - temp_ADC[6]                              ; 0                 ; 6       ;
;      - temp_ADC~177                             ; 0                 ; 6       ;
; INA[5]                                          ;                   ;         ;
;      - temp_ADC[5]                              ; 0                 ; 6       ;
;      - temp_ADC~178                             ; 0                 ; 6       ;
; INA[4]                                          ;                   ;         ;
;      - temp_ADC[4]                              ; 0                 ; 6       ;
;      - temp_ADC~179                             ; 0                 ; 6       ;
; INA[3]                                          ;                   ;         ;
;      - temp_ADC[3]                              ; 1                 ; 6       ;
;      - temp_ADC~180                             ; 1                 ; 6       ;
; INA[2]                                          ;                   ;         ;
;      - temp_ADC[2]                              ; 0                 ; 6       ;
;      - temp_ADC~181                             ; 0                 ; 6       ;
; INA[1]                                          ;                   ;         ;
;      - temp_ADC[1]                              ; 0                 ; 6       ;
;      - temp_ADC~182                             ; 0                 ; 6       ;
; ext_10MHZ                                       ;                   ;         ;
;      - reference                                ; 0                 ; 6       ;
+-------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                    ;
+----------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                         ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; BCLK                                         ; PIN_114            ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; BCLK                                         ; PIN_114            ; 124     ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; C8                                           ; PIN_110            ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C8                                           ; PIN_110            ; 59      ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; C9                                           ; PIN_108            ; 11      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; C9                                           ; PIN_108            ; 48      ; Clock                                 ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; CC_state.00                                  ; FF_X14_Y6_N19      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CLKA                                         ; PIN_209            ; 12      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLKA                                         ; PIN_209            ; 2058    ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Decoder1~40                                  ; LCCOMB_X52_Y13_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Equal1~74                                    ; LCCOMB_X50_Y13_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Equal4~90                                    ; LCCOMB_X17_Y5_N2   ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|MAC:MAC_inst_I|accum_out[47]~347 ; LCCOMB_X26_Y16_N10 ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|MAC:MAC_inst_I|accum_out[47]~348 ; LCCOMB_X41_Y16_N4  ; 96      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|buff_wren                        ; FF_X25_Y16_N23     ; 13      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|coeff_reset                      ; FF_X26_Y16_N7      ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|mac_reset                        ; FF_X26_Y16_N29     ; 197     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|mac_wren                         ; FF_X25_Y16_N25     ; 117     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; FIR_top:FIR|strobe_out                       ; FF_X25_Y16_N1      ; 70      ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; I2SEncode:I2S|Selector5~51                   ; LCCOMB_X31_Y13_N18 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2SEncode:I2S|local_right_sample[23]~250     ; LCCOMB_X34_Y14_N0  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LRCLK                                        ; PIN_112            ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RAND~reg0                                    ; FF_X19_Y5_N1       ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|Selector0~18                 ; LCCOMB_X16_Y9_N26  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|spi_state.0000               ; FF_X16_Y9_N3       ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; SPI:Alex_SPI_Tx|spi_state.0110               ; FF_X14_Y9_N23      ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SPI_clk                                      ; FF_X27_Y1_N29      ; 41      ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; Selector3~101                                ; LCCOMB_X52_Y13_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TLV[2]                                       ; FF_X52_Y13_N7      ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cic_10_1_3_nofraction:cic_I_1|ce_out_reg     ; FF_X25_Y31_N9      ; 479     ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; cic_10_1_3_nofraction:cic_I_1|ce_out_reg     ; FF_X25_Y31_N9      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; cic_10_1_3_nofraction:cic_I_1|phase_1~0      ; LCCOMB_X21_Y31_N16 ; 318     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic_10_1_3_nofraction:cic_Q_1|ce_out_reg     ; FF_X25_Y31_N7      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; cic_10_1_3_nofraction:cic_Q_1|ce_out_reg     ; FF_X25_Y31_N7      ; 479     ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; cic_4_1_12_nofraction:cic_I_3|phase_1~21     ; LCCOMB_X26_Y16_N8  ; 776     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic_4_1_12_nofraction:cic_Q_3|phase_1~21     ; LCCOMB_X30_Y14_N28 ; 765     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic_8_1_5_nofraction:cic_I_2|ce_out_reg      ; FF_X45_Y13_N17     ; 1303    ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; cic_8_1_5_nofraction:cic_I_2|phase_1~25      ; LCCOMB_X47_Y11_N2  ; 281     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cic_8_1_5_nofraction:cic_Q_2|ce_out_reg      ; FF_X26_Y31_N1      ; 1291    ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; cic_8_1_5_nofraction:cic_Q_2|phase_1~25      ; LCCOMB_X32_Y30_N6  ; 281     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk_enable                                   ; FF_X21_Y31_N11     ; 147     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; clk_enable                                   ; FF_X21_Y31_N11     ; 4082    ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clock_select[1]                              ; FF_X26_Y3_N13      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cordic_VK6APH:cordic|a0[18]                  ; FF_X25_Y30_N9      ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cordic_VK6APH:cordic|a1[17]                  ; FF_X23_Y28_N31     ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cordic_VK6APH:cordic|a2[17]                  ; FF_X17_Y27_N25     ; 53      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; division:division_DDS|WideNor0               ; LCCOMB_X25_Y33_N4  ; 137     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; division:division_DDS|WideNor0               ; LCCOMB_X25_Y33_N4  ; 32      ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; index                                        ; FF_X52_Y17_N17     ; 10      ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; reference                                    ; LCCOMB_X26_Y3_N26  ; 9       ; Clock                                 ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; reset_count[10]                              ; FF_X23_Y32_N25     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                         ;
+------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                     ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; BCLK                                     ; PIN_114           ; 124     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; C8                                       ; PIN_110           ; 59      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; C9                                       ; PIN_108           ; 48      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; CLKA                                     ; PIN_209           ; 2058    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; FIR_top:FIR|strobe_out                   ; FF_X25_Y16_N1     ; 70      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; SPI_clk                                  ; FF_X27_Y1_N29     ; 41      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; cic_10_1_3_nofraction:cic_I_1|ce_out_reg ; FF_X25_Y31_N9     ; 479     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; cic_10_1_3_nofraction:cic_Q_1|ce_out_reg ; FF_X25_Y31_N7     ; 479     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; cic_8_1_5_nofraction:cic_I_2|ce_out_reg  ; FF_X45_Y13_N17    ; 1303    ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; cic_8_1_5_nofraction:cic_Q_2|ce_out_reg  ; FF_X26_Y31_N1     ; 1291    ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; clk_enable                               ; FF_X21_Y31_N11    ; 4082    ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; division:division_DDS|WideNor0           ; LCCOMB_X25_Y33_N4 ; 32      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; index                                    ; FF_X52_Y17_N17    ; 10      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; reference                                ; LCCOMB_X26_Y3_N26 ; 9       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                  ;
+------------------------------------------------------------------------+---------+
; Name                                                                   ; Fan-Out ;
+------------------------------------------------------------------------+---------+
; cic_4_1_12_nofraction:cic_I_3|phase_1~21                               ; 776     ;
; cic_4_1_12_nofraction:cic_Q_3|phase_1~21                               ; 765     ;
; cic_10_1_3_nofraction:cic_I_1|phase_1~0                                ; 318     ;
; cic_8_1_5_nofraction:cic_Q_2|phase_1~25                                ; 281     ;
; cic_8_1_5_nofraction:cic_I_2|phase_1~25                                ; 281     ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[1]           ; 248     ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[0]           ; 246     ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[5]           ; 232     ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[3]           ; 231     ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[2]           ; 213     ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[4]           ; 212     ;
; FIR_top:FIR|mac_reset                                                  ; 197     ;
; clk_enable                                                             ; 146     ;
; division:division_DDS|WideNor0                                         ; 136     ;
; FIR_top:FIR|mac_wren                                                   ; 117     ;
; FIR_top:FIR|MAC:MAC_inst_I|accum_out[47]~348                           ; 96      ;
; cordic_VK6APH:cordic|a2[17]                                            ; 53      ;
; cordic_VK6APH:cordic|a3[16]                                            ; 51      ;
; CC~input                                                               ; 49      ;
; cordic_VK6APH:cordic|a4[15]                                            ; 48      ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|mem~2565                          ; 48      ;
; FIR_top:FIR|cbuffer_top:cbuffer_inst|mem_0_bypass[0]                   ; 48      ;
; FIR_top:FIR|MAC:MAC_inst_I|accum_out[47]~347                           ; 48      ;
; cordic_VK6APH:cordic|a5[14]                                            ; 45      ;
; cordic_VK6APH:cordic|a1[17]                                            ; 44      ;
; Equal4~90                                                              ; 44      ;
; cordic_VK6APH:cordic|a6[13]                                            ; 42      ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[6]           ; 37      ;
; FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|sequence_counter[7]           ; 37      ;
; cordic_VK6APH:cordic|a7[12]                                            ; 36      ;
; cordic_VK6APH:cordic|a8[11]                                            ; 34      ;
; cordic_VK6APH:cordic|a9[10]                                            ; 32      ;
; FIR_top:FIR|coeff_reset                                                ; 32      ;
; cordic_VK6APH:cordic|a10[9]                                            ; 30      ;
; I2SEncode:I2S|encode_state.000                                         ; 29      ;
; cordic_VK6APH:cordic|a11[8]                                            ; 27      ;
; SPI:Alex_SPI_Tx|spi_state.0110                                         ; 27      ;
; cic_4_1_12_nofraction:cic_Q_3|input_register[23]                       ; 25      ;
; cic_4_1_12_nofraction:cic_I_3|input_register[23]                       ; 25      ;
; cordic_VK6APH:cordic|a12[7]                                            ; 24      ;
; I2SEncode:I2S|local_right_sample[23]~250                               ; 24      ;
; I2SEncode:I2S|Selector5~51                                             ; 24      ;
; bits[2]                                                                ; 20      ;
; cordic_VK6APH:cordic|a13[6]                                            ; 19      ;
; division:division_DDS|Add0~440                                         ; 17      ;
; cordic_VK6APH:cordic|q0~202                                            ; 17      ;
; cordic_VK6APH:cordic|a14[5]                                            ; 17      ;
; cordic_VK6APH:cordic|lpm_add_sub:Add100|add_sub_umg:auto_generated|_~2 ; 17      ;
; cordic_VK6APH:cordic|lpm_add_sub:Add97|add_sub_umg:auto_generated|_~2  ; 17      ;
; INA[0]~input                                                           ; 16      ;
+------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
; Name                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ;
+-----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
; FIR_top:FIR|cbuffer_top:cbuffer_inst|altsyncram:mem_rtl_0|altsyncram_e0j1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 48           ; 256          ; 48           ; yes                    ; no                      ; yes                    ; no                      ; 12288 ; 256                         ; 48                          ; 256                         ; 48                          ; 12288               ; 2    ; None ; M9K_X22_Y19_N0, M9K_X22_Y18_N0 ;
+-----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 6           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 7           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 14          ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 4           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ;                            ; DSPMULT_X42_Y19_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ;                            ; DSPMULT_X42_Y18_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|w409w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y17_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y16_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ;                            ; DSPMULT_X42_Y16_N1 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3 ;                            ; DSPMULT_X42_Y13_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult5 ;                            ; DSPMULT_X42_Y14_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|w409w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y15_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X42_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FIR_top:FIR|MAC:MAC_inst_Q|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult7 ;                            ; DSPMULT_X42_Y16_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 11,079 / 71,559 ( 15 % ) ;
; C16 interconnects          ; 31 / 2,597 ( 1 % )       ;
; C4 interconnects           ; 4,264 / 46,848 ( 9 % )   ;
; Direct links               ; 810 / 71,559 ( 1 % )     ;
; Global clocks              ; 14 / 20 ( 70 % )         ;
; Local interconnects        ; 1,006 / 24,624 ( 4 % )   ;
; R24 interconnects          ; 72 / 2,496 ( 3 % )       ;
; R4 interconnects           ; 10,730 / 62,424 ( 17 % ) ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.13) ; Number of LABs  (Total = 557) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 17                            ;
; 2                                           ; 7                             ;
; 3                                           ; 10                            ;
; 4                                           ; 10                            ;
; 5                                           ; 9                             ;
; 6                                           ; 9                             ;
; 7                                           ; 9                             ;
; 8                                           ; 8                             ;
; 9                                           ; 21                            ;
; 10                                          ; 15                            ;
; 11                                          ; 28                            ;
; 12                                          ; 27                            ;
; 13                                          ; 28                            ;
; 14                                          ; 26                            ;
; 15                                          ; 39                            ;
; 16                                          ; 294                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.00) ; Number of LABs  (Total = 557) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 319                           ;
; 1 Clock                            ; 482                           ;
; 1 Clock enable                     ; 239                           ;
; 1 Sync. clear                      ; 32                            ;
; 1 Sync. load                       ; 17                            ;
; 2 Clock enables                    ; 1                             ;
; 2 Clocks                           ; 22                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.94) ; Number of LABs  (Total = 557) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 16                            ;
; 3                                            ; 5                             ;
; 4                                            ; 4                             ;
; 5                                            ; 7                             ;
; 6                                            ; 4                             ;
; 7                                            ; 6                             ;
; 8                                            ; 7                             ;
; 9                                            ; 6                             ;
; 10                                           ; 8                             ;
; 11                                           ; 9                             ;
; 12                                           ; 1                             ;
; 13                                           ; 3                             ;
; 14                                           ; 6                             ;
; 15                                           ; 14                            ;
; 16                                           ; 34                            ;
; 17                                           ; 5                             ;
; 18                                           ; 14                            ;
; 19                                           ; 6                             ;
; 20                                           ; 19                            ;
; 21                                           ; 17                            ;
; 22                                           ; 26                            ;
; 23                                           ; 14                            ;
; 24                                           ; 38                            ;
; 25                                           ; 18                            ;
; 26                                           ; 18                            ;
; 27                                           ; 30                            ;
; 28                                           ; 16                            ;
; 29                                           ; 19                            ;
; 30                                           ; 38                            ;
; 31                                           ; 41                            ;
; 32                                           ; 103                           ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.82) ; Number of LABs  (Total = 557) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 4                             ;
; 1                                                ; 31                            ;
; 2                                                ; 10                            ;
; 3                                                ; 22                            ;
; 4                                                ; 25                            ;
; 5                                                ; 11                            ;
; 6                                                ; 14                            ;
; 7                                                ; 13                            ;
; 8                                                ; 26                            ;
; 9                                                ; 41                            ;
; 10                                               ; 35                            ;
; 11                                               ; 39                            ;
; 12                                               ; 33                            ;
; 13                                               ; 41                            ;
; 14                                               ; 50                            ;
; 15                                               ; 53                            ;
; 16                                               ; 102                           ;
; 17                                               ; 1                             ;
; 18                                               ; 0                             ;
; 19                                               ; 1                             ;
; 20                                               ; 1                             ;
; 21                                               ; 0                             ;
; 22                                               ; 0                             ;
; 23                                               ; 0                             ;
; 24                                               ; 2                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 0                             ;
; 29                                               ; 0                             ;
; 30                                               ; 1                             ;
; 31                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.59) ; Number of LABs  (Total = 557) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 5                             ;
; 3                                            ; 13                            ;
; 4                                            ; 18                            ;
; 5                                            ; 12                            ;
; 6                                            ; 23                            ;
; 7                                            ; 18                            ;
; 8                                            ; 16                            ;
; 9                                            ; 6                             ;
; 10                                           ; 12                            ;
; 11                                           ; 15                            ;
; 12                                           ; 23                            ;
; 13                                           ; 21                            ;
; 14                                           ; 31                            ;
; 15                                           ; 37                            ;
; 16                                           ; 29                            ;
; 17                                           ; 33                            ;
; 18                                           ; 34                            ;
; 19                                           ; 62                            ;
; 20                                           ; 20                            ;
; 21                                           ; 10                            ;
; 22                                           ; 8                             ;
; 23                                           ; 6                             ;
; 24                                           ; 7                             ;
; 25                                           ; 4                             ;
; 26                                           ; 3                             ;
; 27                                           ; 6                             ;
; 28                                           ; 12                            ;
; 29                                           ; 3                             ;
; 30                                           ; 19                            ;
; 31                                           ; 7                             ;
; 32                                           ; 8                             ;
; 33                                           ; 11                            ;
; 34                                           ; 4                             ;
; 35                                           ; 0                             ;
; 36                                           ; 16                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; On                       ;
; nCEO                                         ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; As input tri-stated      ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLKA            ; CLKA                 ; 1314.88           ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                    ;
+------------------------------------------------------------------+-----------------------+
; Name                                                             ; Value                 ;
+------------------------------------------------------------------+-----------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 16                    ;
; Mid Slack - Fit Attempt 1                                        ; -6510                 ;
; Internal Atom Count - Fit Attempt 1                              ; 11675                 ;
; LE/ALM Count - Fit Attempt 1                                     ; 7313                  ;
; LAB Count - Fit Attempt 1                                        ; 821                   ;
; Outputs per Lab - Fit Attempt 1                                  ; 6.985                 ;
; Inputs per LAB - Fit Attempt 1                                   ; 9.940                 ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.671                 ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:793;1:27;2:1        ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:348;1:449;2:21;3:3  ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:160;1:255;2:401;3:5 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:821                 ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:51;1:170;2:598;3:2  ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:385;1:434;2:2       ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:348;1:452;2:19;3:2  ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:50;1:716;2:55       ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:50;1:764;2:7        ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:714;1:107           ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:795;1:26            ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:509;1:312           ;
; LEs in Chains - Fit Attempt 1                                    ; 4170                  ;
; LEs in Long Chains - Fit Attempt 1                               ; 3934                  ;
; LABs with Chains - Fit Attempt 1                                 ; 335                   ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 1                     ;
; Time - Fit Attempt 1                                             ; 12                    ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.391                 ;
+------------------------------------------------------------------+-----------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Wire Use - Fit Attempt 1      ; 4      ;
; Early Slack - Fit Attempt 1         ; -3554  ;
; Mid Wire Use - Fit Attempt 1        ; 7      ;
; Mid Slack - Fit Attempt 1           ; -2886  ;
; Mid Wire Use - Fit Attempt 1        ; 5      ;
; Mid Slack - Fit Attempt 1           ; -2886  ;
; Late Wire Use - Fit Attempt 1       ; 6      ;
; Late Slack - Fit Attempt 1          ; -2886  ;
; Peak Regional Wire - Fit Attempt 1  ; 24.356 ;
; Time - Fit Attempt 1                ; 88     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 6.234  ;
+-------------------------------------+--------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; -3421 ;
; Early Wire Use - Fit Attempt 1      ; 13    ;
; Peak Regional Wire - Fit Attempt 1  ; 20    ;
; Mid Slack - Fit Attempt 1           ; -3908 ;
; Late Slack - Fit Attempt 1          ; -3908 ;
; Late Wire Use - Fit Attempt 1       ; 13    ;
; Time - Fit Attempt 1                ; 18    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 9.500 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Tue Dec 23 21:09:26 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Mercury -c Mercury
Info: Selected device EP3C25Q240C8 for design "Mercury"
Info: Core supply voltage is 1.2V
Info: high junction temperature operating condition is not set. Assuming a default value of '85'.
Info: low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C16Q240C8 is compatible
    Info: Device EP3C40Q240C8 is compatible
Info: Fitter converted 10 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info: Pin ~ALTERA_DCLK~ is reserved at location 23
    Info: Pin ~ALTERA_DATA0~ is reserved at location 24
    Info: Pin ~ALTERA_DATA2~ is reserved at location 218
    Info: Pin ~ALTERA_DATA3~ is reserved at location 219
    Info: Pin ~ALTERA_DATA4~ is reserved at location 221
    Info: Pin ~ALTERA_DATA5~ is reserved at location 226
    Info: Pin ~ALTERA_DATA6~ is reserved at location 231
    Info: Pin ~ALTERA_DATA7~ is reserved at location 232
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node CLKA~input (placed in PIN 209 (CLK8, DIFFCLK_5n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node division:division_DDS|bits[0]
        Info: Destination node division:division_DDS|bits[1]
        Info: Destination node division:division_DDS|bits[2]
        Info: Destination node division:division_DDS|bits[3]
        Info: Destination node division:division_DDS|bits[4]
        Info: Destination node division:division_DDS|bits[5]
        Info: Destination node division:division_DDS|bits[6]
        Info: Destination node division:division_DDS|bits[7]
        Info: Destination node FIR_top:FIR|strobe_out
        Info: Destination node cic_10_1_3_nofraction:cic_I_1|ce_out_reg
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node cic_8_1_5_nofraction:cic_I_2|ce_out_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node cic_8_1_5_nofraction:cic_Q_2|ce_out_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node cic_10_1_3_nofraction:cic_I_1|ce_out_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node cic_8_1_5_nofraction:cic_I_2|ce_out_reg
Info: Automatically promoted node cic_10_1_3_nofraction:cic_Q_1|ce_out_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node cic_8_1_5_nofraction:cic_Q_2|ce_out_reg
Info: Automatically promoted node BCLK~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node index
Info: Pin BCLK~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node FIR_top:FIR|strobe_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node FIR_top:FIR|Selector10~61
Info: Automatically promoted node C8~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CBCLK~output
        Info: Destination node SPI_clk
Info: Pin C8~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node C9~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLRCLK~output
        Info: Destination node CLRCOUT~output
        Info: Destination node clock_select[1]
        Info: Destination node Selector7~14
        Info: Destination node Add5~766
        Info: Destination node Selector8~57
        Info: Destination node Add5~772
        Info: Destination node Add5~776
        Info: Destination node Add5~781
        Info: Destination node Selector6~29
Info: Pin C9~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node SPI_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node SPI_clk~7
Info: Automatically promoted node division:division_DDS|WideNor0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node division:division_DDS|bits[0]
        Info: Destination node division:division_DDS|bits[1]
        Info: Destination node division:division_DDS|bits[2]
        Info: Destination node division:division_DDS|bits[3]
        Info: Destination node division:division_DDS|bits[4]
        Info: Destination node division:division_DDS|bits[5]
        Info: Destination node division:division_DDS|bits[6]
        Info: Destination node division:division_DDS|bits[7]
        Info: Destination node division:division_DDS|quotient[29]
        Info: Destination node division:division_DDS|quotient[28]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node index 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Selector0~114
Info: Automatically promoted node reference 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node clk_enable 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node FIR_top:FIR|strobe_out
        Info: Destination node dc_offset_correct_new:dc_offset_correct_i|accumulator[21]
        Info: Destination node dc_offset_correct_new:dc_offset_correct_i|accumulator[17]
        Info: Destination node dc_offset_correct_new:dc_offset_correct_i|accumulator[13]
        Info: Destination node dc_offset_correct_new:dc_offset_correct_i|accumulator[25]
        Info: Destination node dc_offset_correct_new:dc_offset_correct_i|accumulator[16]
        Info: Destination node dc_offset_correct_new:dc_offset_correct_i|accumulator[20]
        Info: Destination node dc_offset_correct_new:dc_offset_correct_i|accumulator[12]
        Info: Destination node dc_offset_correct_new:dc_offset_correct_i|accumulator[24]
        Info: Destination node dc_offset_correct_new:dc_offset_correct_i|accumulator[19]
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 96 registers into blocks of type Embedded multiplier block
    Extra Info: Created 48 register duplicates
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "CLK_122P88MHZ" is assigned to location or region, but does not exist in design
    Warning: Node "DFS0" is assigned to location or region, but does not exist in design
    Warning: Node "DFS1" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:11
Info: Fitter placement preparation operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Fitter placement preparation operations ending: elapsed time is 00:00:12
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:01:28
Info: Estimated most critical path is register to register delay of 10.784 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X43_Y15_N0; Fanout = 1; REG Node = 'FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|cROM:cROM_inst|data[23]~57'
    Info: 2: + IC(0.144 ns) + CELL(0.327 ns) = 0.471 ns; Loc. = LAB_X43_Y15_N0; Fanout = 8; COMB Node = 'FIR_top:FIR|cROM_Sequencer:cROM_seq_inst|cROM:cROM_inst|data[23]~105'
    Info: 3: + IC(0.827 ns) + CELL(3.928 ns) = 5.226 ns; Loc. = DSPMULT_X42_Y19_N0; Fanout = 24; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_mult3~DATAOUT23'
    Info: 4: + IC(0.000 ns) + CELL(0.148 ns) = 5.374 ns; Loc. = DSPOUT_X42_Y19_N2; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|mac_out4'
    Info: 5: + IC(0.475 ns) + CELL(0.552 ns) = 6.401 ns; Loc. = LAB_X41_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|add9_result[0]~61'
    Info: 6: + IC(0.000 ns) + CELL(0.607 ns) = 7.008 ns; Loc. = LAB_X41_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|add9_result[1]~62'
    Info: 7: + IC(0.531 ns) + CELL(0.552 ns) = 8.091 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~180'
    Info: 8: + IC(0.000 ns) + CELL(0.073 ns) = 8.164 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~182'
    Info: 9: + IC(0.000 ns) + CELL(0.073 ns) = 8.237 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~184'
    Info: 10: + IC(0.000 ns) + CELL(0.073 ns) = 8.310 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~186'
    Info: 11: + IC(0.000 ns) + CELL(0.073 ns) = 8.383 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~188'
    Info: 12: + IC(0.000 ns) + CELL(0.073 ns) = 8.456 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~190'
    Info: 13: + IC(0.000 ns) + CELL(0.073 ns) = 8.529 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~192'
    Info: 14: + IC(0.000 ns) + CELL(0.073 ns) = 8.602 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~194'
    Info: 15: + IC(0.000 ns) + CELL(0.073 ns) = 8.675 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~196'
    Info: 16: + IC(0.000 ns) + CELL(0.073 ns) = 8.748 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~198'
    Info: 17: + IC(0.000 ns) + CELL(0.073 ns) = 8.821 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~200'
    Info: 18: + IC(0.000 ns) + CELL(0.073 ns) = 8.894 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~202'
    Info: 19: + IC(0.000 ns) + CELL(0.073 ns) = 8.967 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~204'
    Info: 20: + IC(0.000 ns) + CELL(0.073 ns) = 9.040 ns; Loc. = LAB_X40_Y19_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~206'
    Info: 21: + IC(0.000 ns) + CELL(0.073 ns) = 9.113 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~208'
    Info: 22: + IC(0.000 ns) + CELL(0.073 ns) = 9.186 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~210'
    Info: 23: + IC(0.000 ns) + CELL(0.073 ns) = 9.259 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~212'
    Info: 24: + IC(0.000 ns) + CELL(0.073 ns) = 9.332 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~214'
    Info: 25: + IC(0.000 ns) + CELL(0.073 ns) = 9.405 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~216'
    Info: 26: + IC(0.000 ns) + CELL(0.073 ns) = 9.478 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~218'
    Info: 27: + IC(0.000 ns) + CELL(0.073 ns) = 9.551 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~220'
    Info: 28: + IC(0.000 ns) + CELL(0.073 ns) = 9.624 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~222'
    Info: 29: + IC(0.000 ns) + CELL(0.073 ns) = 9.697 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~224'
    Info: 30: + IC(0.000 ns) + CELL(0.073 ns) = 9.770 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~226'
    Info: 31: + IC(0.000 ns) + CELL(0.073 ns) = 9.843 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~228'
    Info: 32: + IC(0.000 ns) + CELL(0.073 ns) = 9.916 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~230'
    Info: 33: + IC(0.000 ns) + CELL(0.073 ns) = 9.989 ns; Loc. = LAB_X40_Y18_N0; Fanout = 2; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~232'
    Info: 34: + IC(0.000 ns) + CELL(0.073 ns) = 10.062 ns; Loc. = LAB_X40_Y18_N0; Fanout = 1; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~234'
    Info: 35: + IC(0.000 ns) + CELL(0.607 ns) = 10.669 ns; Loc. = LAB_X40_Y18_N0; Fanout = 1; COMB Node = 'FIR_top:FIR|MAC:MAC_inst_I|lpm_mult:Mult0|mult_jr01:auto_generated|op_1~235'
    Info: 36: + IC(0.000 ns) + CELL(0.115 ns) = 10.784 ns; Loc. = LAB_X40_Y18_N0; Fanout = 3; REG Node = 'FIR_top:FIR|MAC:MAC_inst_I|mult_temp[47]'
    Info: Total cell delay = 8.807 ns ( 81.67 % )
    Info: Total interconnect delay = 1.977 ns ( 18.33 % )
Info: Fitter routing operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Average interconnect usage is 11% of the available device resources
    Info: Peak interconnect usage is 20% of the available device resources in the region that extends from location X32_Y11 to location X42_Y22
Info: Fitter routing operations ending: elapsed time is 00:00:18
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Following 27 pins must meet Altera requirements for 3.3V, 3.0V, and 2.5V interfaces.
    Info: Pin ext_10MHZ uses I/O standard 3.3-V LVTTL at 82
    Info: Pin C4 uses I/O standard 3.3-V LVTTL at 120
    Info: Pin C8 uses I/O standard 3.3-V LVTTL at 110
    Info: Pin C9 uses I/O standard 3.3-V LVTTL at 108
    Info: Pin C17 uses I/O standard 3.3-V LVTTL at 80
    Info: Pin OVERFLOW uses I/O standard 3.3-V LVTTL at 216
    Info: Pin CLKA uses I/O standard 3.3-V LVTTL at 209
    Info: Pin BCLK uses I/O standard 3.3-V LVTTL at 114
    Info: Pin CC uses I/O standard 3.3-V LVTTL at 70
    Info: Pin LRCLK uses I/O standard 3.3-V LVTTL at 112
    Info: Pin OSC_10MHZ uses I/O standard 3.3-V LVTTL at 34
    Info: Pin INA[0] uses I/O standard 3.3-V LVTTL at 214
    Info: Pin INA[15] uses I/O standard 3.3-V LVTTL at 184
    Info: Pin INA[14] uses I/O standard 3.3-V LVTTL at 185
    Info: Pin INA[13] uses I/O standard 3.3-V LVTTL at 186
    Info: Pin INA[12] uses I/O standard 3.3-V LVTTL at 187
    Info: Pin INA[11] uses I/O standard 3.3-V LVTTL at 188
    Info: Pin INA[10] uses I/O standard 3.3-V LVTTL at 189
    Info: Pin INA[9] uses I/O standard 3.3-V LVTTL at 194
    Info: Pin INA[8] uses I/O standard 3.3-V LVTTL at 195
    Info: Pin INA[7] uses I/O standard 3.3-V LVTTL at 196
    Info: Pin INA[6] uses I/O standard 3.3-V LVTTL at 197
    Info: Pin INA[5] uses I/O standard 3.3-V LVTTL at 200
    Info: Pin INA[4] uses I/O standard 3.3-V LVTTL at 201
    Info: Pin INA[3] uses I/O standard 3.3-V LVTTL at 202
    Info: Pin INA[2] uses I/O standard 3.3-V LVTTL at 203
    Info: Pin INA[1] uses I/O standard 3.3-V LVTTL at 207
Warning: Following 7 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin CMODE has VCC driving its datain port
    Info: Pin SHDN has GND driving its datain port
    Info: Pin PGA has GND driving its datain port
    Info: Pin INIT_DONE has GND driving its datain port
    Info: Pin TEST3 has GND driving its datain port
    Info: Pin DEBUG_LED1 has VCC driving its datain port
    Info: Pin DEBUG_LED2 has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: clock_select[1] (inverted)
        Info: Type bi-directional pin ext_10MHZ uses the 3.3-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 304 megabytes
    Info: Processing ended: Tue Dec 23 21:12:05 2008
    Info: Elapsed time: 00:02:39
    Info: Total CPU time (on all processors): 00:02:34


