
## 异常和中断

CMSIS-Core 异常定义：

  异常类型    |    CMSIS-Core枚举(IRQn)    |    CMSIS-Core枚举值    |    异常处理名
  :----:      |    :-----:                 |    :-----:             |    :----:
  复位        |    ----                    |    ----                |    Reset_Handler
  NMI         |    NonMaskableInt_IRQn     |    -14                 |    NMI_Handler
  硬件错误    |    HardFault_IRQn          |    -13                 |    HardFault_Handler
MemManage错误 |    MemoryManagement_IRQn   |    -12                 |    MemManage_Handler
  总线错误    |    BusFault_IRQn           |    -11                 |    BusFault_Handler
  使用错误    |    UsageFault_IRQn         |    -10                 |    UsageFault_Handler
  SVC         |    SVCall_IRQn             |    -5                  |    SVC_Handler
  调试监控    |    DebugMonitor_IRQn       |    -4                  |    DebugMon_Handler
  PendSV      |    PendSV_IRQn             |    -2                  |    PendSV_Handler
  SYSTICK     |    SysTick_IRQn            |    -1                  |    SysTick_Handler
  中断#0      |    设备定义                |    0                   |    设备定义
中断#1~#239   |    设备定义                |    1~239               |    设备定义

*BL606中对于异常类型定义参考 bl606.h 中 IRQn_Type 结构，其中定义了0~56共57个外部中断。同时还定义了系统异常并用负数表示，如下所示：*

*typedef enum  
{  
/******  Cortex-M4 Processor Exceptions Numbers ****************************************************************/  
  NonMaskableInt_IRQn         = -14,    /*!< 2 Cortex-M4 Non Maskable Interrupt                                */  
  HardFault_IRQn              = -13,    /*!< 3 Cortex-M4 Hard Fault Interrupt                                  */  
  MemoryManagement_IRQn       = -12,    /*!< 4 Cortex-M4 Memory Management Interrupt                           */  
  BusFault_IRQn               = -11,    /*!< 5 Cortex-M4 Bus Fault Interrupt                                   */  
  UsageFault_IRQn             = -10,    /*!< 6 Cortex-M4 Usage Fault Interrupt                                 */  
  SVCall_IRQn                 = -5,     /*!< 11 Cortex-M4 SV Call Interrupt                                    */  
  DebugMonitor_IRQn           = -4,     /*!< 12 Cortex-M4 Debug Monitor Interrupt                              */  
  PendSV_IRQn                 = -2,     /*!< 14 Cortex-M4 Pend SV Interrupt                                    */  
  SysTick_IRQn                = -1,     /*!< 15 Cortex-M4 System Tick Interrupt                                */  
/******  BL606 specific Interrupt Numbers **********************************************************************/  
  BMX_ERR_IRQn                = 0,      /*!< BMX Error Interrupt                                               */  
  BMX_TO_IRQn                 = 1,      /*!< BMX Timeout Interrupt                                             */  
  L1C_BMX_ERR_IRQn            = 2,      /*!< L1C MBX Error Interrupt                                           */  
  L1C_BMX_TO_IRQn             = 3,      /*!< L1C BMX Timeout WatchDog Interrupt                                */  
  SEC_BMX_ERR_IRQn            = 4,      /*!< Sec Engine MBX Error Interrupt                                    */  
  RF_INT0_IRQn                = 5,      /*!< RF Interrupt                                                      */  
  RF_INT1_IRQn                = 6,      /*!< RF Interrupt                                                      */  
  SDIO_IRQn                   = 7,      /*!< SDIO  Interrupt                                                   */  
  SDH_MMC1_IRQn               = 8,      /*!< SDH MMC 1 Interrupt                                               */  
  SDH_MMC3_IRQn               = 9,      /*!< SDH MMC 3 Interrupt                                               */  
  SDH_PMU1_IRQn               = 10,      /*!< SDH PMU 1 Interrupt                                               */  
  SDH_PMU3_IRQn               = 11,     /*!< SDH OMU 3 Interrupt                                               */  
  SEC_TRNG_IRQn               = 12,     /*!< Sec Eng TRNG Interrupt                                            */  
  SEC_AES_IRQn                = 13,     /*!< Sec Eng AES  Interrupt                                            */  
  SEC_SHA_IRQn                = 14,     /*!< Sec Eng SHA  Interrupt                                            */  
  DMA0_CH0_IRQn               = 15,     /*!< DMA0 Channel 0 Interrupt                                          */  
  DMA0_CH1_IRQn               = 16,     /*!< DMA0 Channel 1 Interrupt                                          */  
  DMA0_CH2_IRQn               = 17,     /*!< DMA0 Channel 2 Interrupt                                          */  
  DMA0_CH3_IRQn               = 18,     /*!< DMA0 Channel 3 Interrupt                                          */  
  DMA0_CH4_IRQn               = 19,     /*!< DMA0 Channel 4 Interrupt                                          */  
  DMA0_CH5_IRQn               = 20,     /*!< DMA0 Channel 5 Interrupt                                          */  
  DMA0_CH6_IRQn               = 21,     /*!< DMA0 Channel 6 Interrupt                                          */  
  DMA0_CH7_IRQn               = 22,     /*!< DMA0 Channel 7 Interrupt                                          */  
  SF_CTRL_IRQn                = 23,     /*!< DMA0 Channel 7 Interrupt                                          */  
  CAM_IRQn                    = 24,     /*!< CAM Interrupt                                                     */  
  GPADC_DMA_IRQn              = 25,     /*!< GPADC DMA Interrupt                                                     */  
  EFUSE_IRQn                  = 26,     /*!< Efuse Interrupt                                                   */  
  SSP_IRQn                    = 27,     /*!< SSP Interrupt                                                     */  
  SSP_GB_IRQn                 = 28,     /*!< SSP GB Interrupt                                                  */  
  UART0_IRQn                  = 29,     /*!< UART 0 Interrupt                                                  */  
  UART1_IRQn                  = 30,     /*!< UART 1 Interrupt                                                  */  
  UART2_IRQn                  = 31,     /*!< UART 2 Interrupt                                                  */  
  I2C0_IRQn                   = 32,     /*!< I2C 0 Interrupt                                                   */  
  I2C1_IRQn                   = 33,     /*!< I2C 1 Interrupt                                                   */  
  PWM_IRQn                    = 34,     /*!< PWM Interrupt                                                     */  
  TIMER0_CH0_IRQn             = 35,     /*!< Timer 0 Channel 0 Interrupt                                       */  
  TIMER0_CH1_IRQn             = 36,     /*!< Timer 0 Channel 1 Interrupt                                       */  
  TIMER0_CH2_IRQn             = 37,     /*!< Timer 0 Channel 2 Interrupt                                       */  
  TIMER0_WDG_IRQn             = 38,     /*!< Timer 0 Watch Dog Interrupt                                       */  
  TIMER1_CH0_IRQn             = 39,     /*!< Timer 1 Channel 0 Interrupt                                       */  
  TIMER1_CH1_IRQn             = 40,     /*!< Timer 1 Channel 1 Interrupt                                       */  
  TIMER1_CH2_IRQn             = 41,     /*!< Timer 1 Channel 2 Interrupt                                       */  
  TIMER1_WDG_IRQn             = 42,     /*!< Timer 1 Watch Dog Interrupt                                       */  
  MJPEG_IRQn                  = 43,     /*!< MJPEG Interrupt                                                   */  
  IPC_NP2AP0_IRQn             = 44,     /*!< IPC NP to AP Interrupt 0                                          */  
  IPC_NP2AP1_IRQn             = 45,     /*!< IPC NP to AP Interrupt 1                                          */  
  IPC_NP2AP2_IRQn             = 46,     /*!< IPC NP to AP Interrupt 2                                          */  
  IPC_NP2AP3_IRQn             = 47,     /*!< IPC NP to AP Interrupt 3                                          */  
  IPC_AP2NP0_IRQn             = 48,     /*!< IPC AP to NP Interrupt 0                                          */  
  IPC_AP2NP1_IRQn             = 49,     /*!< IPC AP to NP Interrupt 1                                          */  
  IPC_AP2NP2_IRQn             = 50,     /*!< IPC AP to NP Interrupt 2                                          */  
  IPC_AP2NP3_IRQn             = 51,     /*!< IPC AP to NP Interrupt 3                                          */  
  PDS_WAKEUP_IRQn             = 52,     /*!< Hibernate out 0 Interrupt                                         */  
  HBN_OUT0_IRQn               = 53,     /*!< Hibernate out 0 Interrupt                                         */  
  HBN_OUT1_IRQn               = 54,     /*!< Hibernate out 1 Interrupt                                         */  
  BOR_IRQn                    = 55,     /*!< BOR Interrupt                                                     */  
  WIFI_IRQn                   = 56,     /*!< WiFi Interrupt                                                    */  
  IRQn_LAST,  
} IRQn_Type;*

常用的基本中断控制 CMSIS-Core 函数：

   函数                                                 |   用法
   :---:                                                |   :---:
Void NVIC_EnableIRQ (IRQn_Type IRQn)                    |   使能外部中断
Void NVIC_DisableIRQ (IRQn_Type IRQn)                   |   禁止外部中断
Void NVIC_SetPriority(IRQn_Type IRQn,uint32_t priority) |   设置中断的优先级
Void _enable_irq(void)                                  |   清除PRIMASK使能中断
Void _disable_irq(void)                                 |   设置PRIMASK禁止所有中断
Void NVIC_SetPriorityGrouping(uint32_t PriorityGroup)   |   设置优先级分组配置

**复位后，所有中断都处于禁止状态，且默认的优先级为0。在使用任何一个中断之前，需要：**

    设置所需中断的优先级(该步是可选的)
    使能外设中的可以触发中断的中断产生控制
    使能NVIC中的中断

*IRQn_Type 中的中断在BL606中通过 NVIC_EnableIRQ 函数接口enable*

#### 优先级定义
**更高优先级的异常(优先级编号更小)可以抢占低优先级的异常(优先级编号更大)。**

复位、NMI、HardFault具有固定的优先级，由负数表示，他们的优先级比其他的异常高。

*BL606的优先级配置寄存器设置宽度为3位，参考 bl606.h 中的 __NVIC_PRIO_BITS*

#### 向量表和向量表重定位

向量表默认从地址0开始，向量地址则为异常编号乘4.向量表一般被定义在微控制器供应商提供的启动代码中。
传统的ARM处理器向量表中存在跳转到相应处理的指令，而Cortex-M处理器的向量表则为异常处理的起始地址。
向量表偏移寄存器(VTOR)可将正在使用的存储器的起始地址定义为向量表，VTOR的复位值为0。

向量表重定位特性可用于多种情形：

    具有 Boot loader 的设备
    应用程序加载到 RAM
    动态修改向量表

*BL606中对于向量表重定位的应用：*

    #define BL606_AP_XIP_BASE  	    0x01000000
    #define BL606_NP_ITCM_BASE          0x00418000

#### 中断输入和挂起行为

每个中断都有多个属性：

    都可被禁止(默认)或使能
    都可被挂起(等待服务的请求)或解除挂起
    都可处于活跃(正在处理)或非活跃状态

中断请求可被处理器接受的条件：**挂起状态置位，中断使能，且中断的优先级比当前等级高(包括中断屏蔽寄存器配置)**

挂起状态的意思是，中断被置于一种等待处理器处理的状态。   
由于NVIC中的挂起请求寄存器保存中断请求，即使请求中断的源设备取消了请求信号，已产生的中断仍会被处理。   
当中断处于活跃状态时，处理器无法在中断完成和异常返回前再次接受同一个中断请求。   
若中断请求产生时处理器正在处理另一个具有更高优先级的中断，而在处理器对该中断请求做出相应前，挂起状态被清除掉了，该请求就会被取消且不会再得到处理。   
若外设持续保持某个中断请求，那么即使软件清除该挂起状态，挂起状态还是会再次置位。  
若在得到处理后，中断源仍在继续保持中断请求，那么这个中断就会再次进入挂起状态且再次得到处理器的服务。  
对于脉冲中断请求，若在处理器开始处理前，中断请求信号产生了多次，会被当作一次中断请求。  
中断的挂起状态可以在其正被处理时再次置位。  
即使中断被禁止了，它的挂起状态仍可置位。


#### 异常流程

(**接受异常请求**)处理器接受异常请求的条件：

    处理器正在运行(未被暂停或处理复位状态)
    异常处于使能状态(NMI 和 HardFault 为特殊情况，它们总是使能的)
    异常的优先级高于当前等级
    异常未被异常屏蔽寄存器(如PRIMASK)屏蔽

(**异常进入流程**)异常进入流程操作：

    多个寄存器和返回地址被压入当前使用的栈
    取出异常向量(异常处理/ISR的起始地址)
    取出待执行异常处理的指令
    更新多个NVIC寄存器和内核寄存器

(**执行异常处理**) 栈操作使用主栈指针(MSP)、处理器运行在特权访问等级

(**异常返回**) 异常返回机制由一个特殊的地址 EXC_RETURN 触发，该数值在异常入口处产生且被存储在链接寄存器(LR)中。当该数值由某个允许的异常返回指令写入PC时，它就会触发异常返回流程。




















































