# RISC-V64 - Реализация для архитектуры RISC-V64

Реализация ядра для процессоров RISC-V 64-бит (RISC архитектура).

## Особенности

- **RISC архитектура**: Reduced Instruction Set Computer
- **64-битный режим**: RV64
- **Страничная структура**: Sv39, Sv48, или Sv57
- **Привилегии**: User, Supervisor, Machine

## Компоненты

- `config.h` - конфигурация RISC-V64
- `types.h` - типы данных RISC-V64
- `interrupts.c` - обработка прерываний
- `memory.c` - управление памятью (MMU)
- `cpu.c` - работа с процессором
- `boot.S` - код загрузки

## Регистры

RISC-V64 использует 32 64-битных регистра общего назначения:
- x0-x31 (x0 = zero register, всегда 0)
- SP (Stack Pointer, обычно x2)
- PC (Program Counter)

## Страничная структура

RISC-V поддерживает несколько режимов виртуализации:
- **Sv39**: 39-битные виртуальные адреса (3 уровня)
- **Sv48**: 48-битные виртуальные адреса (4 уровня)
- **Sv57**: 57-битные виртуальные адреса (5 уровней)

Размеры страниц:
- 4KB (обычные страницы)
- 2MB (megapages)
- 1GB (gigapages)

## Привилегии

- User (U): 0
- Supervisor (S): 1
- Machine (M): 3

