<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:10.2810</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.19</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7030044</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>메모리 다이에서 도체 형성을 위한 병합된 캐비티</inventionTitle><inventionTitleEng>MERGED CAVITIES FOR CONDUCTOR FORMATION IN A MEMORY DIE</inventionTitleEng><openDate>2025.10.14</openDate><openNumber>10-2025-0148718</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.09</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.09.09</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 메모리 다이에서 도체 형성을 위한 병합된 캐비티를 위한 방법, 시스템 및 장치가 기술된다. 캐비티의 어레이는 메모리 다이의 재료층들의 스택을 통해 형성될 수 있으며, 도체는 어레이의 캐비티의 일부를 병합하는 것에 의해 적어도 부분적으로 형성될 수 있다. 이러한 캐비티는 이러한 캐비티의 서브세트를 구현하는 비교적 가장 작은 형상에 따라서 크기화될 수 있으며, 가장 작은 관련 특징은 캐비티의 어레이의 제1 서브세트를 사용하여 형성될 수 있다. 도체는 재료층들의 스택의 일부를 제거하기 위해 재료 제거 동작을 사용하여 캐비티의 어레이의 제2 서브세트의 2개 이상의 캐비티를 병합하는 것에 의해 적어도 부분적으로 형성될 수 있다. 이러한 병합은 병합되지 않은 이러한 캐비티를 사용하여 형성된 다른 특징의 단면보다 큰 단면으로 형성된 도체를 지원할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.08.29</internationOpenDate><internationOpenNumber>WO2024177943</internationOpenNumber><internationalApplicationDate>2024.02.19</internationalApplicationDate><internationalApplicationNumber>PCT/US2024/016404</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법으로서, 메모리 다이의 기판 위에 재료층들의 스택을 형성하는 단계;상기 재료층들의 스택을 통해 복수의 캐비티를 형성하는 단계;상기 복수의 캐비티 중 적어도 2개의 캐비티를 병합하는 것에 의해 적어도 부분적으로 상기 재료층들의 스택을 통해 병합된 캐비티를 형성하는 단계; 및상기 병합된 캐비티에서 하나 이상의 전도성 재료를 형성하는 것에 적어도 부분적으로 기초하여 상기 재료층들의 스택을 관통하는 도체를 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 재료층들의 스택을 통해 복수의 제2 캐비티를 형성하는 단계; 및상기 복수의 제2 캐비티에서 반도체 재료를 형성하는 것에 적어도 부분적으로 기초하여 복수의 메모리 셀을 형성하는 단계를 더 포함하고, 상기 도체는 상기 복수의 메모리 셀의 적어도 일부와 전기적으로 결합하도록 동작 가능한, 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 복수의 제2 캐비티는 상기 복수의 캐비티를 형성하는 것과 동시에 형성되는, 방법.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 재료층들의 스택의 제1 재료의 층들 사이로부터 상기 재료층들의 스택의 제2 재료의 각각의 부분을 제거하는 것에 적어도 부분적으로 기초하여 복수의 공극을 형성하는 단계; 및상기 복수의 공극에서 하나 이상의 제2 전도성 재료를 형성하는 것에 적어도 부분적으로 기초하여 상기 복수의 메모리 셀과 전기적으로 결합된 복수의 워드 라인을 형성하는 단계를 더 포함하고, 상기 도체는 상기 복수의 워드 라인 중 적어도 하나의 워드 라인과 전기적으로 결합되는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 적어도 2개의 캐비티를 형성하는 단계는 상기 재료층들의 스택과 상기 기판 사이에 제3 전도성 재료를 노출시키고;상기 도체를 형성하는 단계는 상기 제3 전도성 재료와 접촉하는 상기 하나 이상의 전도성 재료의 전도성 재료를 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 도체는 상기 기판의 도핑된 부분으로 적어도 부분적으로 형성된 하나 이상의 트랜지스터와 전기적으로 결합되는, 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 적어도 2개의 캐비티를 병합하는 단계는,상기 재료층들의 스택의 제1 재료의 층들 사이에서 상기 재료층들의 스택의 제2 재료의 각각의 부분을 제거하는 것에 적어도 부분적으로 기초하여 상기 적어도 2개의 캐비티의 인접한 캐비티 사이에 복수의 공극을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 적어도 2개의 캐비티를 병합하는 단계는,상기 적어도 2개의 캐비티의 인접한 캐비티 사이의 상기 재료층들의 스택의 제1 재료와 상기 재료층들의 스택의 제2 재료의 각각을 부분을 제거하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 복수의 캐비티에 희생 재료를 형성하는 단계;상기 복수의 캐비티 중 적어도 2개의 제2 캐비티로부터 희생 재료를 제거하는 단계;상기 재료층들의 스택의 제1 재료의 층들 사이에 상기 제2 재료의 측벽을 노출시키기 위해 상기 적어도 2개의 제2 캐비티를 통해 상기 재료층들의 스택의 제2 재료를 오목화하는 단계;상기 제2 재료의 노출된 측벽 위에 상기 제1 재료의 부분을 형성하는 단계; 상기 복수의 캐비티 중 적어도 2개의 캐비티로부터 상기 희생 재료를 제거하는 단계;상기 제1 재료의 부분의 측벽을 노출시키기 위해 상기 제2 캐비티를 통해 상기 제2 재료의 부분을 제거하는 단계; 및상기 제1 재료의 부분의 노출된 측벽과 접촉하는 상기 하나 이상의 전도성 재료의 전도성 재료를 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 복수의 캐비티에 희생 재료를 형성하는 단계;상기 복수의 캐비티 중 적어도 2개의 캐비티로부터 상기 희생 재료를 제거하는 단계;상기 재료층들의 스택의 제1 재료의 층들 사이에 상기 제2 재료의 측벽을 노출시키기 위해 상기 적어도 2개의 캐비티를 통해 상기 재료들의 스택의 제2 재료를 오목화하는 단계;상기 제2 재료의 노출된 측벽 위에 상기 제1 재료의 부분들을 형성하는 단계; 및상기 제1 재료의 부분들과 접촉하는 상기 하나 이상의 전도성 재료의 전도성 재료를 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 재료층들의 스택은 산화물 재료와 질화물 재료의 교호층을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 장치로서, 기판 위의 어레이 영역으로서, 복수의 메모리 셀과, 상기 복수의 메모리 셀과 결합된 복수의 액세스 라인을 포함하며, 상기 복수의 액세스 라인은 상기 기판으로부터 멀어지는 방향을 따라서 배열되고, 상기 어레이 영역에 있는 유전체 재료의 제1 층들 사이에 각각 위치되는, 상기 어레이 영역;상기 복수의 메모리 셀 중 적어도 하나의 메모리 셀과 결합되도록 동작 가능한 도체를 포함하되, 상기 도체는 상기 어레이 영역 외부에 위치되고,상기 기판으로부터 멀어지는 방향을 따라서 각각 정렬된 복수의 제1 도체 부분; 및상기 복수의 제1 도체 부분 중 인접한 제1 도체 부분과 결합된 적어도 하나의 제2 도체 부분으로서, 각각 상기 어레이 영역 외부의 유전체 재료의 제2 층들 사이에 위치되는, 상기 적어도 하나의 제2 도체 부분을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 도체는 상기 복수의 메모리 셀 중 적어도 하나의 메모리 셀을 상기 기판의 도핑된 부분으로 적어도 부분적으로 형성된 하나 이상의 트랜지스터와 결합하도록 동작 가능한, 장치.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 상기 도체는 상기 어레이 영역 외부의 상기 복수의 액세스 라인 중 적어도 하나의 액세스 라인의 일부와 접촉하는, 장치.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 메모리 셀은 상기 방향을 따르는 제1 연장부와 관련되고;상기 도체는 상기 제1 연장부와 적어도 부분적으로 겹치는, 상기 방향을 따르는 제2 연장부와 관련되는, 장치.</claim></claimInfo><claimInfo><claim>16. 제12항에 있어서, 상기 복수의 메모리 셀의 메모리 셀들의 서브세트는 상기 방향을 따라서 연장되는 각각의 셀 필라(cell pillar)를 따라서 각각 배열되고, 각각의 셀 필라는 상기 도체의 단면적보다 작은 단면적과 관련되는, 장치.</claim></claimInfo><claimInfo><claim>17. 장치로서,기판 위의 어레이 영역으로서, 복수의 메모리 셀과, 상기 복수의 메모리 셀과 결합된 복수의 액세스 라인을 포함하며, 상기 복수의 액세스 라인은 상기 기판으로부터 멀어지는 방향을 따라서 배열되고, 상기 어레이 영역에 있는 유전체 재료의 층들 사이에 각각 위치되는, 상기 어레이 영역;상기 복수의 메모리 셀 중 적어도 하나의 메모리 셀과 결합되도록 동작 가능한 도체로서, 상기 어레이 영역 외부에 위치되고 상기 방향을 따라서 정렬된 축과 관련되는, 상기 도체; 및 상기 도체의 적어도 일부 주위에 있는 하나 이상의 유전체 부분으로서, 각각의 유전체 부분은 상기 축을 향한 상기 유전체 재료의 적어도 하나의 돌출부를 포함하는, 상기 하나 이상의 유전체 부분을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 도체는 상기 복수의 메모리 셀 중 적어도 하나의 메모리 셀을 상기 기판의 도핑된 부분으로 적어도 부분적으로 형성된 하나 이상의 트랜지스터와 결합하도록 동작 가능한, 장치.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 도체는 상기 어레이 영역 외부의 상기 복수의 액세스 라인 중 적어도 하나의 액세스 라인의 일부와 접촉하는, 장치.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서, 상기 복수의 메모리 셀의 메모리 셀들의 서브세트는 상기 방향을 따라서 연장되는 각각의 셀 필라를 따라서 각각 배열되고, 각각의 셀 필라는 상기 도체의 단면적보다 작은 단면적과 관련되는, 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>미국</country><engName>WELLS, David, H.</engName><name>웰스, 데이빗, 에이치.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>미국</country><engName>KING, Matthew, J.</engName><name>킹, 매튜, 제이.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>인도</country><engName>CHARY, Indra, V.</engName><name>챠리, 인드라, 브이.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>일본</country><engName>FUKUZUMI, Yoshiaki</engName><name>후쿠즈미 요시아키</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>중국</country><engName>XU, Lifang</engName><name>슈, 리팡</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>이탈리아</country><engName>TESSARIOL, Paolo</engName><name>테싸리올, 파올로</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>중국</country><engName>LUO, Shuangqiang</engName><name>루오, 슈앙치앙</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.02.21</priorityApplicationDate><priorityApplicationNumber>63/486,175</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.02.15</priorityApplicationDate><priorityApplicationNumber>18/443,013</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.09.09</receiptDate><receiptNumber>1-1-2025-1034877-34</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.09.09</receiptDate><receiptNumber>1-1-2025-1035701-97</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.09</receiptDate><receiptNumber>1-1-2025-1035702-32</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.09.16</receiptDate><receiptNumber>1-5-2025-0157616-01</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257030044.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938a75e82334deae942806b8805ccd310c5a2b4ca193b3f8252fd926d9de71af13bfb5a246aca0c4865b28c6534368ae065a02608bd69661bd</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa28b2376f0be496266c710c2f1842a4b25c2831e26849f2a51e064aae7086ea4807eebf80224b992ca6eca25407a3f6554ff732c185d5ca8</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>