# CMOS 회로 및 포화전류 개요

## 1. 포화 전류 (IDS,sat)

### 정의
CMOS 트랜지스터에서 포화 영역(Saturation region)에서의 전류는 다음과 같은 식으로 주어진다:

$I_{D,sat} = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2$

- $\mu$: 캐리어 이동도
- $C_{ox}$: 산화막 정전용량
- $W$: 채널 폭 (Width)
- $L$: 채널 길이 (Length)
- $V_{GS}$: 게이트-소스 전압
- $V_{th}$: 문턱 전압

### PMOS의 폭 조절
- 정공의 이동도는 전자보다 낮기 때문에 동일한 전류를 얻기 위해 PMOS의 W는 NMOS의 2배 이상으로 설정하는 것이 일반적이다.
- 이는 회로에서 NMOS와 PMOS의 전류 밸런스를 맞추기 위함이다.

<img src="./image/2025-06-19%2010%2022%2009.png" width="100%" height="50%" alt="CMOS"></img>   
   

<img src="./image/2025-06-19 14 10 26.png" width="100%" height="50%"></img>

<img src="./image/2025-06-19 14 10 44.png" width="100%" height="50%"></img>

---

## 2. CMOS 회로 설계부터 Stick Diagram까지

<img src="./image/2025-06-19 14 11 24.png" width="100%" height="50%"></img>

<img src="./image/2025-06-19 14 12 10.png" width="100%" height="50%"></img>


### CMOS 게이트 설계 (CMOS Gate Design)
- **Complementary CMOS**:
  - **NMOS**: pull-down network
  - **PMOS**: pull-up network
  - 논리 1 또는 0을 출력 (X, Z 상태 없음)

- **설계 규칙**
  - Pull-up 네트워크는 Pull-down의 논리 보수로 구성됨
  - 병렬 NMOS는 직렬 PMOS로, 직렬 NMOS는 병렬 PMOS로 배치

### Stick Diagram
- 레이아웃 계획을 위한 개략도


### Stick Diagram Inverter
<img src="./image/2025-06-19 14 12 27.png" width="100%" height="50%"></img>

#### NAND

- 수평의 N-diff, P-diff
- 수직의 polysilicon
- Metal1을 통해 VDD (위쪽), GND (아래쪽)
- 총 면적 예시: 32λ × 40λ

---

## 3. 포화 전류를 제어하는 방법

### W (Width) 조절
- 포화 전류는 W에 비례 → **W를 키우면 전류 증가**
- 특히 PMOS는 이동도가 낮아 W를 **NMOS보다 크게** 설계함

### L (Length) 조절
- L을 작게 하면 전류 증가하지만, **단락 전류 증가**, **공정 제약**, **채널 길이 효과**가 발생할 수 있음
- 너무 작게 설정하면 리소그래피 한계나 DIBL 현상 심화됨
