`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 09/22/2016 08:23:52 PM
// Design Name: 
// Module Name: spiHw
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module spiHw(
    input clk,
    output miso,
    input mosi,
    input cs,
    input [7:0] inData,
    input [7:0] outData,
    output valid
    );
endmodule
