<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë®‚Äçüë®‚Äçüë¶ ü¶Ç ü§¶üèæ Componentes de hardware do MPS a bordo do ca√ßa unificado F-35 üôèüèº ü§öüèæ üëâüèº</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="As prioridades da avia√ß√£o militar moderna est√£o focadas na conscientiza√ß√£o situacional de alta qualidade; portanto, o ca√ßa moderno √© um enxame voador ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Componentes de hardware do MPS a bordo do ca√ßa unificado F-35</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/453538/"><p> As prioridades da avia√ß√£o militar moderna est√£o focadas na conscientiza√ß√£o situacional de alta qualidade; portanto, o ca√ßa moderno √© um enxame voador de sensores de alta tecnologia.  As informa√ß√µes desses sensores s√£o coletadas, processadas e apresentadas ao usu√°rio por um sistema de microprocessador integrado (MPS).  Ontem, h√≠bridos HPEC (incluindo CPU, GPU e FPGA) foram usados ‚Äã‚Äãpara implement√°-lo.  Hoje, para sua implementa√ß√£o, s√£o utilizados sistemas SoC de chip √∫nico, que, al√©m de montar todos os componentes em um chipset, tamb√©m organizam uma rede intra-chip (NoC) como uma alternativa ao backbone tradicional de transmiss√£o de dados.  Amanh√£, quando os sistemas SoC se tornarem ainda mais maduros, espera-se a chegada da nanoeletr√¥nica polim√≥rfica, o que proporcionar√° um aumento significativo da produtividade e reduzir√° a taxa de obsolesc√™ncia. </p><br><p><img src="https://habrastorage.org/webt/ta/s5/kp/tas5kpr3zp5rfqyobt6jftnfmac.jpeg"></p><a name="habracut"></a><br><h2 id="vvedenie">  1. Introdu√ß√£o </h2><br><p>  Se na era dos ca√ßas de quarta gera√ß√£o os indicadores de superioridade de combate eram de alta velocidade e no consumo econ√¥mico de energia, na era dos ca√ßas de quinta gera√ß√£o a superioridade de combate √© medida, em primeiro lugar, pela qualidade da consci√™ncia situacional.  [6] Portanto, um ca√ßa moderno √© um enxame voador de todos os tipos de sensores de alta tecnologia, fornecendo um total de "consci√™ncia situacional de 360 ‚Äã‚Äãgraus".  [5] A coleta de informa√ß√µes desses sensores, seu processamento e o desempenho diger√≠vel para o piloto requerem um tremendo poder de computa√ß√£o. </p><br><p>  Todos esses c√°lculos devem ser feitos a bordo, uma vez que a intensidade total do fluxo de dados de entrada de todo o enxame de sensores (c√¢meras de v√≠deo, radares, sensores ultravioleta e infravermelho, lidar, sonar etc.) excede a largura de banda dos canais de comunica√ß√£o externos de <em>alta velocidade</em> em pelo menos 1000 vezes.  [2] O processamento de sinal a bordo tamb√©m √© atraente porque permite ao piloto receber informa√ß√µes relevantes em tempo real. </p><br><p>  Por "digestibilidade da apresenta√ß√£o", entende-se que todas as informa√ß√µes, por mais heterog√™neas que sejam, devem ser sintetizadas em um √∫nico "retrato teatral das hostilidades" [9], cuja interpreta√ß√£o n√£o deve se transformar em uma tarefa anal√≠tica intrigante (como era no passado). modelos de ca√ßa, onde o piloto teve que monitorar simultaneamente uma d√∫zia de telas). </p><br><p><img src="https://habrastorage.org/webt/rq/xs/i-/rqxsi-lsxfmne0ezskgy8vftidy.jpeg"></p><br><h2 id="vysokoproizvoditelnaya-integrirovannaya-sistema">  Sistema integrado de alto desempenho </h2><br><p>  A responsabilidade por essa produ√ß√£o teatral, ou, para ser mais formal, a responsabilidade pela solu√ß√£o dessa complexa tarefa dif√≠cil √© do MPS de bordo, que, al√©m do alto desempenho, tamb√©m deve fornecer um n√≠vel suficientemente baixo de SWaP (tamanho, peso e consumo de energia), o que por si s√≥ √© um "problema permanente" "  [8] Hoje, uma solu√ß√£o popular (mas n√£o a mais avan√ßada) nesse sentido √© o uso de tr√™s processadores diversos localizados em um pacote: CPU, GPU e FPGA.  O nome estabelecido para este h√≠brido √© HPEC (Sistema Integrado de Alto Desempenho).  [2] A chave para isso, um h√≠brido, de implementa√ß√£o bem-sucedida √© a arquitetura pensada do MPS, que obt√©m as melhores caracter√≠sticas de cada processador e ignora suas fraquezas.  O objetivo da arquitetura HPEC √© obter o efeito de sinergia - quando o desempenho do sistema h√≠brido final excede significativamente o desempenho total de suas partes constituintes.  T.O.  A arquitetura h√≠brida combina v√°rios tipos diferentes de processadores em um pacote.  A id√©ia √© que, se voc√™ usar os pontos fortes de cada componente individual, poder√° criar um sistema HPEC avan√ßado que resultar√° em um desempenho impressionante, e o beb√™ deles ser√° um beb√™ SWaP.  [10] Vamos considerar em mais detalhes cada um dos tr√™s componentes da arquitetura HPEC. </p><br><p><img src="https://habrastorage.org/webt/3u/yp/mt/3uypmt1jusk3wfuohmp_ajhfm0q.jpeg">  <em>Exemplo h√≠brido HPEC</em> </p><br><div class="spoiler">  <b class="spoiler_title">Barra lateral: um exemplo ao vivo de um h√≠brido HPEC</b> <div class="spoiler_text"><p>  Como uma ilustra√ß√£o ao vivo do h√≠brido HPEC, voc√™ pode usar a c√¢mera port√°til AdLink NEON-1040 x86 (4 megapixels, 60 quadros por segundo), projetada para ambientes agressivos.  √â equipado com FPGAs e GPUs que fornecem tecnologias avan√ßadas de processamento de imagem, al√©m de uma CPU quad-core (Intel Atom, 1,9 GHz), para que os algoritmos de processamento possam ser implementados como programas compat√≠veis com x86.  Al√©m disso, a c√¢mera possui 32 GB de espa√ßo em disco a bordo, onde voc√™ pode armazenar v√≠deos, programas e arquivar dados.  [13] <img src="https://habrastorage.org/webt/m_/2l/rf/m_2lrfpbbsxc5rc-5ywaprign0g.jpeg">  <em>C√¢mera AdLink</em> </p></div></div><br><p>  A vantagem do FPGA √© que os algoritmos s√£o implementados no hardware, e essa implementa√ß√£o, como voc√™ sabe, √© sempre mais r√°pida.  Al√©m disso, operando em velocidades de clock relativamente baixas da ordem de centenas de MHz, os FPGAs podem executar dezenas de milhares de c√°lculos por ciclo de clock e ainda consumir muito menos energia que as GPUs.  O FPGA tamb√©m √© dif√≠cil de competir no tempo de resposta (centenas de nanossegundos versus uma d√∫zia de microssegundos que a GPU pode fornecer).  Tamb√©m √© importante notar que os FPGAs modernos t√™m a capacidade de reconfigurar dinamicamente: eles podem ser reprogramados em tempo real (sem reiniciar e parar) - para adaptar os algoritmos √†s mudan√ßas nas condi√ß√µes operacionais.  Portanto, o FPGA (por exemplo, o Xilinx) √© bom para o processamento prim√°rio dos dados recebidos dos sensores.  Ele peneira as informa√ß√µes brutas provenientes dos sensores e passa para um fluxo √∫til mais compactado.  O FPGA √© indispens√°vel aqui, porque um fluxo de dados homog√™neo, cujo processamento tamb√©m √© f√°cil de paralelizar, √© exatamente a tarefa em que o FPGA √© o l√≠der do g√™nero. </p><br><div class="spoiler">  <b class="spoiler_title">Barra lateral: Projetando um DSP no FPGA</b> <div class="spoiler_text"><p>  Tradicionalmente, os FPGAs s√£o programados na linguagem VHDL de baixo n√≠vel.  No entanto, o Xilinx conseguiu integrar o processo de desenvolvimento a um ambiente de ferramentas t√£o poderoso como o MathWorks Simulink.  Um dos recursos interessantes do Simulink √© sua integra√ß√£o com o MatLab, que por sua vez √© a ferramenta de modelagem de algoritmos mais popular para processamento de sinais militares e comerciais;  quanto ao design de componentes DSP, aqui o MatLab √© geralmente o padr√£o de fato.  Essa integra√ß√£o permite que o desenvolvedor use c√≥digos de software e utilit√°rios desenvolvidos no MatLab.  O que, por sua vez, facilita e acelera o ciclo de design.  Principalmente porque a parte principal do teste do sistema final est√° se movendo para o ambiente MatLab, onde √© muito mais conveniente fazer isso do que quando se trabalha com ferramentas FPGA tradicionais.  [1] </p></div></div><br><p>  Atualmente, os <strong>FPGAs</strong> s√£o o n√∫cleo dos subsistemas mais cr√≠ticos do MPS de bordo da avia√ß√£o militar: um computador de controle a bordo, sistema de navega√ß√£o, displays de cabine, sistemas de freios, reguladores de temperatura e press√£o da cabine, dispositivos de ilumina√ß√£o e unidades de controle de motores de aeronaves.  [14] Os FPGA tamb√©m s√£o o n√∫cleo das comunica√ß√µes de rede a bordo, sistemas de orienta√ß√£o eletro-√≥pticos e outros tipos de computa√ß√£o intensiva em recursos intensivos para "m√≥dulos avi√¥nicos integrados" (IMA) a bordo de um "lutador de ataque unificado" (JSF), como o F-35.  [5] </p><br><p>  <strong>GPU</strong> (por exemplo, Nvidia Tesla) - bom para processamento paralelo de algoritmos com matem√°tica intensiva e ponto flutuante.  Faz isso melhor do que FPGA e CPU.  O design paralelo maci√ßo da GPU - consistindo de v√°rias centenas de n√∫cleos - permite processar algoritmos paralelos muito mais rapidamente que a CPU.  O FPGA tamb√©m √© bom no processamento paralelo, √© claro, mas n√£o no que diz respeito √†s opera√ß√µes de ponto flutuante.  S√≥ o FPGA n√£o sabe como faz√™-lo, enquanto a GPU moderna fornece um trilh√£o de opera√ß√µes de ponto flutuante por segundo - o que, por exemplo, √© muito √∫til para tarefas como a montagem de v√°rios fluxos de v√≠deo de gigapixel. </p><br><p>  <strong>Uma CPU com v√°rios n√∫cleos</strong> (por exemplo, Intel Core i7) √© boa para processamento cognitivo. </p><br><p>  Portanto, aproveitando as melhores caracter√≠sticas de todos os processadores e ignorando seus pontos fracos, voc√™ pode obter um poder de computa√ß√£o extraordin√°rio.  Al√©m disso, outros processadores especializados podem ser inclu√≠dos no HPEC para obter um desempenho ainda mais alto.  Por exemplo, para resolver os problemas de um sistema de navega√ß√£o de bordo, a PPU (Unidade de Processamento F√≠sico) pode ser usada - um acelerador de hardware de c√°lculos f√≠sicos otimizados para trabalhar com a din√¢mica de s√≥lidos, l√≠quidos e corpos moles, para detec√ß√£o de colis√µes, an√°lise de elementos finitos, an√°lise de falhas de objetos e etc.  [11] Outros exemplos de processadores especializados s√£o um acelerador de hardware do processamento de sinais de radar [1] e um acelerador de hardware para an√°lise de gr√°ficos [12], que ser√£o indispens√°veis ‚Äã‚Äãpara o processamento de "big data".  Num futuro previs√≠vel - devido √† redu√ß√£o no custo de hardware e √† simplifica√ß√£o do processo de seu desenvolvimento - √© esperado o aparecimento de uma ampla variedade de aceleradores de hardware, que reabastecer√£o o "sistema peri√≥dico de elementos prim√°rios computacionais" [10], devido ao qual o processo alqu√≠mico do projeto de engenharia se tornar√° ainda mais eficaz. </p><br><div class="spoiler">  <b class="spoiler_title">Barra lateral: HPEC em um √∫nico chipset</b> <div class="spoiler_text"><p>  Os desenvolvedores dos elementos de alto desempenho da ind√∫stria militar (HPEC) costumam usar um dueto de um processador de topo da Intel e FPGA da Altera.  Respondendo √†s necessidades dos desenvolvedores, a Intel <em>hoje</em> integra FPGAs da Altera (que recentemente se tornou parte da Intel) em seus processadores de ponta.  <em>Amanh√£, a</em> Intel planeja oferecer aos desenvolvedores a oportunidade de personalizar os processadores - com seus pr√≥prios componentes ASIC, para os quais est√° colaborando com o eASIC.  [4] O interesse nos componentes ASIC se deve ao fato de que, independentemente da rapidez e efici√™ncia dos componentes FPGA, os fornecedores da ASIC prometem uma duplica√ß√£o de desempenho com uma redu√ß√£o de 80% no consumo de energia.  [3] </p></div></div><br><h2 id="usadka-mps-na-odin-chipset">  Encolher MPS em um chipset </h2><br><p>  Portanto, vimos a arquitetura HPEC, que √© capaz de fornecer alto desempenho com um n√≠vel bastante baixo de SWaP.  No entanto, a esse respeito, existe uma solu√ß√£o mais avan√ßada: o conceito SoC, cuja ess√™ncia √© <em>colocar todo o sistema de microprocessador - em um chipset</em> .  O SoC combina a programa√ß√£o do processador com a configurabilidade do hardware FPGA, fornecendo um n√≠vel incompar√°vel de desempenho, flexibilidade e escalabilidade do sistema. </p><br><p>  Uma mudan√ßa significativa nesse sentido em rela√ß√£o ao componente de software torna poss√≠vel criar sistemas multifuncionais com recursos cada vez maiores e tamanho e custo cada vez menores.  O uso de componentes reprogram√°veis ‚Äã‚Äãtamb√©m permite atualiza√ß√µes mais baratas e r√°pidas nos sistemas legados - sem a necessidade de atualiza√ß√µes de hardware com todas as melhorias incrementais em sua arquitetura, o que √© especialmente importante para a ind√∫stria militar. </p><br><p><img src="https://habrastorage.org/webt/qz/qa/ty/qzqatytbp3f9_aerpdve-gs1lqy.jpeg"></p><br><p>  Um sistema SoC t√≠pico inclui: </p><br><ul><li>  microcontrolador, CPU multin√∫cleo ou n√∫cleo DSP; </li><li>  blocos de mem√≥ria, com uma escolha de: ROM, RAM, EEPROM e flash; </li><li>  temporizadores, - incluindo geradores e loops de fase bloqueada; </li><li>  dispositivos perif√©ricos, incluindo contra-temporizadores, temporizadores em tempo real, geradores on e reset; </li><li>  interfaces externas, incluindo as comuns: USB, FireWire, Ethernet, USART e SPI; </li><li>  interfaces anal√≥gicas, incluindo blocos DAC e ADC; </li><li>  reguladores de tens√£o e circuitos de gerenciamento de energia; </li><li>  barramentos de transmiss√£o de dados atrav√©s dos quais todos os blocos acima trocam informa√ß√µes; </li><li>  Controladores DMA localizados entre interfaces externas e mem√≥ria, que permitem trocar dados ignorando o n√∫cleo do processador, aumentando assim a taxa de transfer√™ncia do SoC. </li></ul><br><p>  A nova tend√™ncia em uma integra√ß√£o de SoC em larga escala, a √∫ltima gota para o surgimento da crescente popularidade dos processadores de oito n√∫cleos, √© a ‚Äúrede intra-chip‚Äù (NoC).  Esse conceito sugere <em>abandonar os barramentos tradicionais de transfer√™ncia de dados e substitu√≠-los por uma rede intra-chip</em> .  Por exemplo, a Arteris Inc usa o conceito NoC para gerenciar o tr√°fego intra-chip e trocar sinais de controle, resultando em um aumento significativo na taxa de transfer√™ncia.  [7] </p><br><p><img src="https://habrastorage.org/webt/we/f-/h-/wef-h-upv8tjyyvczkgzgvfdgjq.jpeg">  <em>Arquitetura do sistema SoC da Arteris Inc</em> </p><br><div class="spoiler">  <b class="spoiler_title">Caixa: Um exemplo ao vivo de um sistema SoC</b> <div class="spoiler_text"><p>  Um exemplo vivo de um sistema SoC √© o Xilinx 'Zynq Ultrascale + MPSoC.  Este √© um verdadeiro SoC com tudo inclu√≠do.  Em sua placa, est√£o localizados: 1) l√≥gica program√°vel, 2) sistemas de processador ARM A53 de quatro bits e 64 bits, 3) mem√≥ria, 4) fun√ß√µes de seguran√ßa, 5) quatro receptores de gigabit.  E tudo isso em um chipset!  A arquitetura SoC promete muitas vantagens aos usu√°rios finais: desempenho muito mais alto, desenvolvimento mais r√°pido e lan√ßamento no mercado, a capacidade de usar a experi√™ncia de muitos anos de desenvolvimento de solu√ß√µes algor√≠tmicas de software no design de componentes de hardware.  [7] <img src="https://habrastorage.org/webt/ed/gp/_q/edgp_q8fynuuksjvhrp7bu_lywc.jpeg">  <em>Ultra-escala Zynq da Xilinx '+ MPSoC</em> </p></div></div><br><h2 id="zaklyuchenie">  Conclus√£o </h2><br><p>  Resumindo a revis√£o de sistemas de alto desempenho em geral, e o SoC em particular, como seu representante mais popular atualmente, podemos dizer que a evolu√ß√£o do pequeno fator de forma dos sistemas de computa√ß√£o embarcados ocorreu t√£o rapidamente e seu impacto na arquitetura e nos recursos do sistema √© t√£o vasto que os engenheiros de design podem levar anos para integrar esse conceito de chip √∫nico de ponta em suas solu√ß√µes.  Al√©m disso, como os esfor√ßos para desenvolver sistemas SoC visam, em grande parte, tornar o hardware obsoleto o mais lentamente poss√≠vel, eles tendem a dominar componentes reprogram√°veis.  Portanto, h√° raz√µes para acreditar que a nanoeletr√¥nica de amanh√£ ter√° a capacidade de personalizar completamente, como resultado do qual a fronteira entre o design do hardware e o software ser√° completamente apagada.  [7] De fato, esse evento marcar√° o in√≠cio de uma nova era - nanoeletr√¥nica polim√≥rfica, que combina caracter√≠sticas conflitantes como flexibilidade no n√≠vel de software e acelera√ß√£o de hardware de alto desempenho.  Isso permitir√° que os desenvolvedores tirem de suas arquiteturas de software e hardware existentes apenas suas melhores caracter√≠sticas, e seus pontos fracos n√£o s√£o algo a ser ignorado (como √© feito ao projetar uma arquitetura HPEC) e, em princ√≠pio, n√£o s√£o inclu√≠dos no design final do dispositivo.  Ao mesmo tempo, a probabilidade de obter o efeito de sinergia (discutido na discuss√£o da arquitetura HPEC) aumenta significativamente.  Sem d√∫vida, isso desempenhar√° um papel fundamental na melhoria da qualidade da consci√™ncia situacional, que, como foi dito no in√≠cio do artigo, √© hoje a chave para a superioridade militar.  N√£o apenas no espa√ßo a√©reo, mas no resto do "teatro de opera√ß√µes". </p><br><p><img src="https://habrastorage.org/webt/fp/fb/fg/fpfbfgmcrkug9eau31yknuo8ufs.jpeg"></p><br><div class="spoiler">  <b class="spoiler_title">Bibliografia</b> <div class="spoiler_text"><ol><li>  <em>David Leas.</em>  Prototipagem r√°pida do processamento de sinais de radar // Borda principal: sensores.  7 (2), 2012. pp.  76-79. </li><li>  <em>Courtney E. Howard.</em>  O HPEC permite o processamento de dados integrado para vigil√¢ncia persistente // Eletr√¥nica militar e aeroespacial: Computa√ß√£o embarcada de alto desempenho.  27 (7), 2016. pp.  16-21. </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Caminho de migra√ß√£o ASIC baseado em c√©lula</a> . </li><li>  <em>John Keller</em>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Intel para impulsionar ofertas integradas de microprocessador e FPGA com a aquisi√ß√£o da Altera</a> . </li><li>  <em>Courtney E. Howard.</em>  Processamento de v√≠deo e imagem na ponta // Eletr√¥nica militar e aeroespacial: avi√¥nica progressiva.  22 (8), 2011. </li><li>  <em>Stephanie Anne Fraioli.</em>  Suporte de intelig√™ncia para o F-35A Lightning II // Air &amp; Space Power Journal.  30 (2), 2016. pp.  106-109. </li><li>  <em>JR Wilson.</em>  Encolhimento de placas nos sistemas com chip // Eletr√¥nica militar e aeroespacial: Guia do comprador.  27 (3), 2016. pp.  19-25. </li><li>  <em>Courtney Howard</em>  Dados em demanda: atendimento √† chamada de comunica√ß√µes // Eletr√¥nica militar e aeroespacial: Eletr√¥nica vest√≠vel.  27 (9), 2016. </li><li>  <em>Prelipcean G., Boscoianu M., Moisescu F.</em> Novas id√©ias sobre o suporte √† intelig√™ncia artificial em aplica√ß√µes militares, em Avan√ßos Recentes em Intelig√™ncia Artificial, Engenharia do Conhecimento e Bases de Dados, AIKED'10, 2010. <br>  10. <em>John Keller.</em>  As arquiteturas de processadores h√≠bridos atendem √†s demandas de SWaP // eletr√¥nica militar e aeroespacial: atualiza√ß√µes de avi√¥nicos.  26 (2), 2015. pp.  18-24. </li><li>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">ASUS PhysX P1 (baseado no PPU Ageia PhysX)</a> . </li><li>  An√∫ncio amplo da ag√™ncia: Escrit√≥rio de tecnologia de microssistemas de identifica√ß√£o hier√°rquica de verifica√ß√£o de explora√ß√£o (HIVE) DARPA-BAA-16-52 10 de agosto de 2016. </li><li>  C√¢mera inteligente robusta para ambientes industriais introduzida pela ADLINK // Eletr√¥nica militar e aeroespacial: Computa√ß√£o embarcada de alto desempenho.  27 (7), 2016.  27 </li><li>  <em>Courtney Howard</em>  Avi√¥nica: √† frente da curva // Eletr√¥nica militar e aeroespacial: inova√ß√µes em avi√¥nica.  24 (6), 2013. pp.  10-17. </li></ol><br><p>  <strong>PS.</strong>  O artigo foi publicado originalmente em <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=nl&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">Components and Technologies</a> . </p></div></div></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt453538/">https://habr.com/ru/post/pt453538/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt453526/index.html">ITSM - o que √© e por onde come√ßar a implementa√ß√£o</a></li>
<li><a href="../pt453528/index.html">Psion SIBO - PDAs que nem precisam ser emulados</a></li>
<li><a href="../pt453532/index.html">Documentos da API do Xamarin: Open Source e dispon√≠vel agora</a></li>
<li><a href="../pt453534/index.html">Professor de f√≠sica conquista Big Data na Esc√≥cia</a></li>
<li><a href="../pt453536/index.html">Rastreamento de exames: ExamCookie</a></li>
<li><a href="../pt453540/index.html">Como o 5G mudar√° nossa abordagem de compras e redes sociais</a></li>
<li><a href="../pt453542/index.html">O rob√¥ de quatro patas conseguiu rebocar um avi√£o pesando 3,3 toneladas</a></li>
<li><a href="../pt453544/index.html">Decodificador de sete segmentos usando sa√≠das diretas e inversas de um contador BCD</a></li>
<li><a href="../pt453546/index.html">Precisa de um teclado pequeno - fa√ßa voc√™ mesmo</a></li>
<li><a href="../pt453548/index.html">Revivemos o freio Samsung Galaxy TAB 2 WiFi</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>