/*
 * iuiu iuiu | iuiu iuiu | iuiu iuiu | opop opop
 * iuiu iuiu | iuiu iuiu | iuiu cccc | opop opop
 * iuiu iuiu | iuiu iuiu | r0r0 cccc | opop opop
 * iuiu iuiu | r2r2 r1r1 | r0r0 cccc | opop opop
 * xxs6 s6s6 | r2r2 r1r1 | r0r0 cccc | opop opop
 * 
 * cc -- condition
 * iu -- signed / unsigned value
 * r0 -- source / destination register
 * r1 -- base / source / target register
 * r2 -- source register
 * s6 -- 32 / 64 bit shift
 *
 */
