// Seed: 3372369142
module module_0 (
    id_1
);
  input wire id_1;
  logic id_2;
  ;
  assign module_1.id_6 = 0;
  assign id_2 = -1'd0;
endmodule
module module_1 #(
    parameter id_0 = 32'd50,
    parameter id_2 = 32'd72,
    parameter id_3 = 32'd0,
    parameter id_4 = 32'd40,
    parameter id_6 = 32'd80
) (
    input  tri1  _id_0[id_2 : id_3],
    output tri   id_1,
    input  uwire _id_2,
    input  tri0  _id_3,
    input  tri1  _id_4
);
  wire [id_0 : -1] _id_6;
  wire [(  id_6  ?  id_4 : -1 'b0 ) : id_6  .  id_2] id_7, id_8;
  module_0 modCall_1 (id_8);
endmodule
