TimeQuest Timing Analyzer report for AProp_top
Thu Mar 20 16:37:59 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1100mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1100mV 100C Model Setup Summary
  8. Slow 1100mV 100C Model Hold Summary
  9. Slow 1100mV 100C Model Recovery Summary
 10. Slow 1100mV 100C Model Removal Summary
 11. Slow 1100mV 100C Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Output Enable Times
 17. Minimum Output Enable Times
 18. Output Disable Times
 19. Minimum Output Disable Times
 20. Slow 1100mV 100C Model Metastability Report
 21. Slow 1100mV -40C Model Fmax Summary
 22. Slow 1100mV -40C Model Setup Summary
 23. Slow 1100mV -40C Model Hold Summary
 24. Slow 1100mV -40C Model Recovery Summary
 25. Slow 1100mV -40C Model Removal Summary
 26. Slow 1100mV -40C Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Slow 1100mV -40C Model Metastability Report
 36. Fast 1100mV 100C Model Setup Summary
 37. Fast 1100mV 100C Model Hold Summary
 38. Fast 1100mV 100C Model Recovery Summary
 39. Fast 1100mV 100C Model Removal Summary
 40. Fast 1100mV 100C Model Minimum Pulse Width Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Output Enable Times
 46. Minimum Output Enable Times
 47. Output Disable Times
 48. Minimum Output Disable Times
 49. Fast 1100mV 100C Model Metastability Report
 50. Fast 1100mV -40C Model Setup Summary
 51. Fast 1100mV -40C Model Hold Summary
 52. Fast 1100mV -40C Model Recovery Summary
 53. Fast 1100mV -40C Model Removal Summary
 54. Fast 1100mV -40C Model Minimum Pulse Width Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Output Enable Times
 60. Minimum Output Enable Times
 61. Output Disable Times
 62. Minimum Output Disable Times
 63. Fast 1100mV -40C Model Metastability Report
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1100mv n40c Model)
 72. Signal Integrity Metrics (Slow 1100mv 100c Model)
 73. Signal Integrity Metrics (Fast 1100mv n40c Model)
 74. Signal Integrity Metrics (Fast 1100mv 100c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; AProp_top                                                         ;
; Device Family      ; Cyclone V                                                         ;
; Device Name        ; 5CEFA2F23I7                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+
; Clock Name                                                                      ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                                                                        ; Source                                                                             ; Targets                                                                             ;
+---------------------------------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+
; clk_in                                                                          ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                               ;                                                                                    ; { clk_in }                                                                          ;
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; Generated ; 3.125  ; 320.0 MHz ; 0.000 ; 1.562  ; 50.00      ; 5         ; 32          ;       ;        ;           ;            ; false    ; clk_in                                                                        ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin      ; { comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] }   ;
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]   ; Generated ; 3.125  ; 320.0 MHz ; 0.000 ; 1.562  ; 50.00      ; 5         ; 32          ;       ;        ;           ;            ; false    ; clk_in                                                                        ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin      ; { comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1] }   ;
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]   ; Generated ; 3.125  ; 320.0 MHz ; 0.000 ; 1.562  ; 50.00      ; 5         ; 32          ;       ;        ;           ;            ; false    ; clk_in                                                                        ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin      ; { comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2] }   ;
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]   ; Generated ; 3.125  ; 320.0 MHz ; 0.000 ; 1.562  ; 50.00      ; 5         ; 32          ;       ;        ;           ;            ; false    ; clk_in                                                                        ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin      ; { comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3] }   ;
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]   ; Generated ; 3.125  ; 320.0 MHz ; 0.000 ; 1.562  ; 50.00      ; 5         ; 32          ;       ;        ;           ;            ; false    ; clk_in                                                                        ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin      ; { comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4] }   ;
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]   ; Generated ; 3.125  ; 320.0 MHz ; 0.000 ; 1.562  ; 50.00      ; 5         ; 32          ;       ;        ;           ;            ; false    ; clk_in                                                                        ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin      ; { comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5] }   ;
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]   ; Generated ; 3.125  ; 320.0 MHz ; 0.000 ; 1.562  ; 50.00      ; 5         ; 32          ;       ;        ;           ;            ; false    ; clk_in                                                                        ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin      ; { comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6] }   ;
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]   ; Generated ; 3.125  ; 320.0 MHz ; 0.000 ; 1.562  ; 50.00      ; 5         ; 32          ;       ;        ;           ;            ; false    ; clk_in                                                                        ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin      ; { comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7] }   ;
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; Generated ; 12.500 ; 80.0 MHz  ; 0.000 ; 6.250  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0] ; { comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk } ;
+---------------------------------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 100C Model Fmax Summary                                                                                  ;
+-----------+-----------------+---------------------------------------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                                                      ; Note ;
+-----------+-----------------+---------------------------------------------------------------------------------+------+
; 78.66 MHz ; 78.66 MHz       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;      ;
+-----------+-----------------+---------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------------------------------------+
; Slow 1100mV 100C Model Setup Summary                                                                     ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; -0.213 ; -0.213        ;
+---------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1100mV 100C Model Hold Summary                                                                     ;
+---------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                           ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------+-------+---------------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.458 ; 0.000         ;
+---------------------------------------------------------------------------------+-------+---------------+


-------------------------------------------
; Slow 1100mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1100mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------------------------+
; Slow 1100mV 100C Model Minimum Pulse Width Summary                                                      ;
+---------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                           ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------+-------+---------------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.562 ; 0.000         ;
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 4.900 ; 0.000         ;
; clk_in                                                                          ; 9.944 ; 0.000         ;
+---------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 5.000 ; 5.925 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 3.836 ; 4.076 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 3.685 ; 3.931 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 4.766 ; 5.564 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 3.536 ; 3.792 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 3.303 ; 3.379 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 4.295 ; 4.697 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 4.077 ; 4.409 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 3.647 ; 3.815 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 5.000 ; 5.925 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 4.245 ; 4.839 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 3.853 ; 4.119 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 4.215 ; 4.932 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 3.791 ; 4.389 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 3.865 ; 4.523 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 3.617 ; 3.872 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 3.643 ; 4.056 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 3.986 ; 4.382 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 4.163 ; 4.483 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 4.117 ; 4.569 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 3.642 ; 4.099 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 3.956 ; 4.485 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 3.872 ; 4.203 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 3.480 ; 3.786 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 3.431 ; 3.725 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 3.286 ; 3.599 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 3.038 ; 3.416 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 3.035 ; 3.410 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 2.941 ; 3.127 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 3.144 ; 3.419 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 2.938 ; 3.109 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 2.999 ; 3.272 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 2.942 ; 3.376 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; reset_in    ; clk_in     ; 3.960 ; 4.388 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; -0.962 ; -1.094 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; -1.796 ; -1.931 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; -1.666 ; -1.808 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; -2.517 ; -3.030 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; -1.505 ; -1.643 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; -1.315 ; -1.357 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; -2.197 ; -2.422 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; -1.986 ; -2.183 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; -1.596 ; -1.701 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; -2.730 ; -3.308 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; -2.110 ; -2.533 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; -1.799 ; -1.982 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; -2.050 ; -2.472 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; -1.677 ; -1.997 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; -1.732 ; -2.121 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; -1.604 ; -1.751 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; -1.559 ; -1.802 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; -1.933 ; -2.203 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; -2.080 ; -2.309 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; -2.032 ; -2.319 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; -1.584 ; -1.871 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; -1.847 ; -2.150 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; -1.806 ; -1.998 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; -1.458 ; -1.625 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; -1.418 ; -1.607 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; -1.253 ; -1.395 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; -1.009 ; -1.207 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; -1.027 ; -1.237 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; -0.972 ; -1.094 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; -1.188 ; -1.395 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; -0.976 ; -1.111 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; -1.031 ; -1.240 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; -0.962 ; -1.260 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; reset_in    ; clk_in     ; -1.508 ; -1.785 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------+------------+-------+--------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+--------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 9.202 ; 10.286 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 7.457 ; 7.715  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 8.709 ; 9.518  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 8.383 ; 8.785  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 8.350 ; 9.134  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 7.872 ; 8.463  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 7.342 ; 7.588  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 8.038 ; 8.299  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 8.534 ; 9.366  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 8.126 ; 8.372  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 8.896 ; 9.649  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 8.605 ; 9.474  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 7.943 ; 8.286  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 8.172 ; 8.714  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 8.801 ; 9.777  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 8.939 ; 9.966  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 7.489 ; 7.719  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 9.135 ; 10.242 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 8.280 ; 8.936  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 9.202 ; 10.286 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 7.688 ; 8.087  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 8.245 ; 9.019  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 8.125 ; 8.747  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 8.443 ; 9.157  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 7.867 ; 8.143  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 7.920 ; 8.415  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 8.261 ; 9.039  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 8.633 ; 9.476  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 7.744 ; 8.080  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 7.949 ; 8.278  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 7.234 ; 7.396  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 7.871 ; 8.347  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 8.041 ; 8.456  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+--------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                           ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 5.631 ; 5.740 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 5.832 ; 5.991 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 6.917 ; 7.468 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 6.705 ; 7.005 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 6.572 ; 7.067 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 6.146 ; 6.453 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 5.706 ; 5.870 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 6.365 ; 6.525 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 6.719 ; 7.203 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 6.450 ; 6.572 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 7.115 ; 7.640 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 6.803 ; 7.316 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 6.255 ; 6.467 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 6.457 ; 6.793 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 6.974 ; 7.593 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 7.086 ; 7.731 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 5.866 ; 6.003 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 7.261 ; 7.939 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 6.542 ; 6.926 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 7.331 ; 8.018 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 5.993 ; 6.258 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 6.456 ; 6.885 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 6.339 ; 6.656 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 6.671 ; 7.157 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 6.184 ; 6.338 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 6.221 ; 6.502 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 6.479 ; 6.902 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 6.791 ; 7.236 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 6.047 ; 6.190 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 6.246 ; 6.432 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 5.631 ; 5.740 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 6.201 ; 6.558 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 6.336 ; 6.617 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                       ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 8.604  ; 8.641  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 8.906  ; 8.943  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 9.815  ; 9.852  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 9.542  ; 9.579  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 8.840  ; 8.871  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 9.358  ; 9.395  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 10.023 ; 10.060 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 9.940  ; 9.977  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 9.098  ; 9.129  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 9.059  ; 9.096  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 8.947  ; 8.984  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 9.396  ; 9.433  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 10.010 ; 10.047 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 9.209  ; 9.246  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 9.903  ; 9.940  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 10.302 ; 10.339 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 8.767  ; 8.804  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 9.436  ; 9.473  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 8.990  ; 9.027  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 10.036 ; 10.073 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 9.313  ; 9.344  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 10.609 ; 10.646 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 9.274  ; 9.305  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 9.056  ; 9.093  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 9.540  ; 9.571  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 9.493  ; 9.530  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 9.559  ; 9.590  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 9.937  ; 9.974  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 9.262  ; 9.293  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 8.604  ; 8.641  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 9.322  ; 9.353  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 10.137 ; 10.174 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 9.277  ; 9.308  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 6.854 ; 6.891 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 7.142 ; 7.178 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 7.933 ; 7.969 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 7.684 ; 7.720 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 7.095 ; 7.125 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 7.490 ; 7.526 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 8.114 ; 8.150 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 8.019 ; 8.055 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 7.331 ; 7.361 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 7.311 ; 7.347 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 7.191 ; 7.227 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 7.516 ; 7.552 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 8.047 ; 8.083 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 7.369 ; 7.405 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 7.959 ; 7.995 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 8.327 ; 8.363 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 6.999 ; 7.035 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 7.606 ; 7.642 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 7.218 ; 7.254 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 8.092 ; 8.128 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 7.478 ; 7.508 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 8.578 ; 8.614 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 7.412 ; 7.442 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 7.254 ; 7.290 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 7.640 ; 7.670 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 7.597 ; 7.633 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 7.672 ; 7.702 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 8.003 ; 8.039 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 7.402 ; 7.432 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 6.854 ; 6.891 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 7.542 ; 7.573 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 8.248 ; 8.285 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 7.471 ; 7.502 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                            ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 8.869     ; 8.832     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 9.273     ; 9.236     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 10.569    ; 10.532    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 10.103    ; 10.066    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 8.951     ; 8.920     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 10.047    ; 10.010    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 10.879    ; 10.842    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 10.670    ; 10.633    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 9.418     ; 9.387     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 9.315     ; 9.278     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 9.124     ; 9.087     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 10.104    ; 10.067    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 10.956    ; 10.919    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 9.547     ; 9.510     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 10.692    ; 10.655    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 11.089    ; 11.052    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 9.034     ; 8.997     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 10.045    ; 10.008    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 9.118     ; 9.081     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 11.018    ; 10.981    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 9.825     ; 9.794     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 11.789    ; 11.752    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 9.753     ; 9.722     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 9.500     ; 9.463     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 10.329    ; 10.298    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 10.213    ; 10.176    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 10.160    ; 10.129    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 10.686    ; 10.649    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 9.887     ; 9.856     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 8.869     ; 8.832     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 9.892     ; 9.861     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 10.976    ; 10.939    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 9.835     ; 9.804     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                    ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 7.017     ; 6.980     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 7.370     ; 7.334     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 8.372     ; 8.336     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 7.986     ; 7.950     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 7.135     ; 7.105     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 7.874     ; 7.838     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 8.693     ; 8.657     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 8.428     ; 8.392     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 7.531     ; 7.501     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 7.477     ; 7.441     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 7.274     ; 7.238     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 7.938     ; 7.902     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 8.601     ; 8.565     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 7.495     ; 7.459     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 8.369     ; 8.333     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 8.744     ; 8.708     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 7.152     ; 7.116     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 7.997     ; 7.961     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 7.236     ; 7.200     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 8.663     ; 8.627     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 7.746     ; 7.716     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 9.273     ; 9.237     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 7.665     ; 7.635     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 7.480     ; 7.444     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 8.094     ; 8.064     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 7.967     ; 7.931     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 7.964     ; 7.934     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 8.421     ; 8.385     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 7.717     ; 7.687     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 7.017     ; 6.980     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 8.023     ; 7.992     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 8.907     ; 8.870     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 7.898     ; 7.867     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+


-----------------------------------------------
; Slow 1100mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV -40C Model Fmax Summary                                                                                  ;
+-----------+-----------------+---------------------------------------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                                                      ; Note ;
+-----------+-----------------+---------------------------------------------------------------------------------+------+
; 80.27 MHz ; 80.27 MHz       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;      ;
+-----------+-----------------+---------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------------------------------+
; Slow 1100mV -40C Model Setup Summary                                                                    ;
+---------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                           ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------+-------+---------------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.042 ; 0.000         ;
+---------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1100mV -40C Model Hold Summary                                                                     ;
+---------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                           ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------+-------+---------------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.500 ; 0.000         ;
+---------------------------------------------------------------------------------+-------+---------------+


-------------------------------------------
; Slow 1100mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1100mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------------------------+
; Slow 1100mV -40C Model Minimum Pulse Width Summary                                                      ;
+---------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                           ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------+-------+---------------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.562 ; 0.000         ;
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 4.828 ; 0.000         ;
; clk_in                                                                          ; 9.974 ; 0.000         ;
+---------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 4.640 ; 5.531 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 3.558 ; 3.869 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 3.466 ; 3.781 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 4.405 ; 5.179 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 3.268 ; 3.605 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 3.057 ; 3.201 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 4.091 ; 4.529 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 3.788 ; 4.170 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 3.322 ; 3.594 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 4.640 ; 5.531 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 3.936 ; 4.534 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 3.539 ; 3.873 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 3.928 ; 4.629 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 3.530 ; 4.121 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 3.619 ; 4.263 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 3.276 ; 3.563 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 3.387 ; 3.812 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 3.781 ; 4.255 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 3.861 ; 4.239 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 3.881 ; 4.345 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 3.354 ; 3.834 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 3.786 ; 4.319 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 3.613 ; 4.006 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 3.261 ; 3.537 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 3.145 ; 3.472 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 3.153 ; 3.465 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 2.829 ; 3.194 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 2.852 ; 3.179 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 2.748 ; 2.987 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 2.954 ; 3.233 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 2.717 ; 2.960 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 2.875 ; 3.193 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 2.711 ; 3.157 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; reset_in    ; clk_in     ; 3.829 ; 4.277 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; -0.887 ; -1.114 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; -1.674 ; -1.922 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; -1.602 ; -1.842 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; -2.325 ; -2.860 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; -1.393 ; -1.644 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; -1.233 ; -1.362 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; -2.143 ; -2.461 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; -1.860 ; -2.137 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; -1.447 ; -1.670 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; -2.534 ; -3.144 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; -1.967 ; -2.421 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; -1.653 ; -1.924 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; -1.918 ; -2.376 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; -1.573 ; -1.929 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; -1.646 ; -2.066 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; -1.420 ; -1.622 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; -1.470 ; -1.756 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; -1.880 ; -2.250 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; -1.948 ; -2.255 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; -1.958 ; -2.279 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; -1.456 ; -1.810 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; -1.830 ; -2.188 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; -1.706 ; -1.992 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; -1.396 ; -1.566 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; -1.290 ; -1.530 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; -1.275 ; -1.446 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; -0.957 ; -1.180 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; -1.005 ; -1.197 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; -0.936 ; -1.114 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; -1.157 ; -1.374 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; -0.919 ; -1.132 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; -1.065 ; -1.319 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; -0.887 ; -1.209 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; reset_in    ; clk_in     ; -1.420 ; -1.757 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 8.671 ; 9.708 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 6.989 ; 7.311 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 8.194 ; 8.980 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 7.949 ; 8.420 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 7.848 ; 8.600 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 7.430 ; 8.008 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 6.879 ; 7.175 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 7.562 ; 7.880 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 8.006 ; 8.810 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 7.667 ; 7.990 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 8.359 ; 9.115 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 8.107 ; 8.961 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 7.478 ; 7.859 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 7.696 ; 8.240 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 8.275 ; 9.210 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 8.407 ; 9.395 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 7.041 ; 7.324 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 8.610 ; 9.677 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 7.802 ; 8.481 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 8.671 ; 9.708 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 7.240 ; 7.643 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 7.772 ; 8.492 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 7.722 ; 8.286 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 7.946 ; 8.633 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 7.385 ; 7.714 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 7.463 ; 7.950 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 7.787 ; 8.517 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 8.184 ; 8.969 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 7.322 ; 7.656 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 7.512 ; 7.910 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 6.825 ; 7.066 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 7.476 ; 8.006 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 7.606 ; 8.048 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                           ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 5.399 ; 5.612 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 5.547 ; 5.789 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 6.585 ; 7.145 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 6.443 ; 6.833 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 6.251 ; 6.749 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 5.876 ; 6.225 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 5.432 ; 5.660 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 6.071 ; 6.335 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 6.371 ; 6.893 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 6.167 ; 6.419 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 6.761 ; 7.322 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 6.479 ; 7.039 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 5.972 ; 6.264 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 6.160 ; 6.545 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 6.627 ; 7.264 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 6.732 ; 7.398 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 5.596 ; 5.805 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 6.909 ; 7.613 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 6.235 ; 6.693 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 6.975 ; 7.660 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 5.730 ; 6.034 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 6.158 ; 6.611 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 6.104 ; 6.435 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 6.360 ; 6.853 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 5.889 ; 6.133 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 5.940 ; 6.262 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 6.176 ; 6.632 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 6.506 ; 6.974 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 5.796 ; 5.986 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 5.980 ; 6.277 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 5.399 ; 5.612 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 5.978 ; 6.412 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 6.074 ; 6.401 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                      ;
+-------------+------------+-------+--------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+--------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 8.103 ; 8.176  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 8.396 ; 8.493  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 9.238 ; 9.311  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 8.979 ; 9.076  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 8.316 ; 8.385  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 8.806 ; 8.903  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 9.426 ; 9.499  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 9.343 ; 9.440  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 8.597 ; 8.666  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 8.560 ; 8.657  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 8.446 ; 8.543  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 8.823 ; 8.920  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 9.419 ; 9.516  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 8.695 ; 8.792  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 9.317 ; 9.414  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 9.736 ; 9.833  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 8.256 ; 8.353  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 8.853 ; 8.950  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 8.457 ; 8.554  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 9.467 ; 9.540  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 8.796 ; 8.865  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 9.956 ; 10.029 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 8.749 ; 8.818  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 8.516 ; 8.589  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 8.980 ; 9.049  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 8.943 ; 9.016  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 9.021 ; 9.090  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 9.401 ; 9.474  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 8.744 ; 8.813  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 8.103 ; 8.176  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 8.790 ; 8.859  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 9.484 ; 9.557  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 8.720 ; 8.789  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+--------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 6.567 ; 6.638 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 6.836 ; 6.931 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 7.558 ; 7.629 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 7.327 ; 7.422 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 6.782 ; 6.849 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 7.141 ; 7.236 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 7.733 ; 7.804 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 7.628 ; 7.723 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 7.037 ; 7.104 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 7.017 ; 7.112 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 6.894 ; 6.989 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 7.155 ; 7.250 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 7.666 ; 7.761 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 7.057 ; 7.152 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 7.573 ; 7.668 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 7.960 ; 8.055 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 6.700 ; 6.795 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 7.234 ; 7.329 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 6.889 ; 6.984 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 7.724 ; 7.795 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 7.165 ; 7.232 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 8.133 ; 8.204 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 7.097 ; 7.164 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 6.922 ; 6.993 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 7.290 ; 7.357 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 7.252 ; 7.323 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 7.334 ; 7.401 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 7.672 ; 7.743 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 7.085 ; 7.152 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 6.567 ; 6.638 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 7.223 ; 7.290 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 7.817 ; 7.888 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 7.130 ; 7.197 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                            ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 8.430     ; 8.357     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 8.802     ; 8.705     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 10.006    ; 9.933     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 9.573     ; 9.476     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 8.522     ; 8.453     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 9.497     ; 9.400     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 10.249    ; 10.176    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 10.079    ; 9.982     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 8.951     ; 8.882     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 8.912     ; 8.815     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 8.673     ; 8.576     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 9.525     ; 9.428     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 10.341    ; 10.244    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 9.059     ; 8.962     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 10.103    ; 10.006    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 10.526    ; 10.429    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 8.559     ; 8.462     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 9.472     ; 9.375     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 8.646     ; 8.549     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 10.418    ; 10.345    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 9.309     ; 9.240     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 11.082    ; 11.009    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 9.219     ; 9.150     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 8.974     ; 8.901     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 9.738     ; 9.669     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 9.634     ; 9.561     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 9.610     ; 9.541     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 10.152    ; 10.079    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 9.338     ; 9.269     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 8.430     ; 8.357     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 9.382     ; 9.313     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 10.357    ; 10.284    ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 9.328     ; 9.259     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                    ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 6.816     ; 6.745     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 7.120     ; 7.025     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 8.066     ; 7.995     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 7.728     ; 7.633     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 6.946     ; 6.879     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 7.582     ; 7.487     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 8.313     ; 8.242     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 8.112     ; 8.017     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 7.288     ; 7.221     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 7.302     ; 7.207     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 7.054     ; 6.959     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 7.625     ; 7.530     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 8.278     ; 8.183     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 7.268     ; 7.173     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 8.040     ; 7.945     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 8.462     ; 8.367     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 6.925     ; 6.830     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 7.665     ; 7.570     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 7.001     ; 6.906     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 8.316     ; 8.245     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 7.500     ; 7.433     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 8.860     ; 8.789     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 7.393     ; 7.326     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 7.216     ; 7.145     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 7.780     ; 7.713     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 7.667     ; 7.596     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 7.669     ; 7.602     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 8.171     ; 8.100     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 7.439     ; 7.372     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 6.816     ; 6.745     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 7.681     ; 7.614     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 8.468     ; 8.397     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 7.588     ; 7.521     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+


-----------------------------------------------
; Slow 1100mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Fast 1100mV 100C Model Setup Summary                                                                    ;
+---------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                           ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------+-------+---------------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 5.516 ; 0.000         ;
+---------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1100mV 100C Model Hold Summary                                                                     ;
+---------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                           ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------+-------+---------------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.184 ; 0.000         ;
+---------------------------------------------------------------------------------+-------+---------------+


-------------------------------------------
; Fast 1100mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1100mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------------------------+
; Fast 1100mV 100C Model Minimum Pulse Width Summary                                                      ;
+---------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                           ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------+-------+---------------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.562 ; 0.000         ;
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 5.148 ; 0.000         ;
; clk_in                                                                          ; 9.646 ; 0.000         ;
+---------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 3.125 ; 4.296 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 2.287 ; 2.893 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 2.172 ; 2.764 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 2.986 ; 4.058 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 2.107 ; 2.700 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 1.769 ; 2.267 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 2.359 ; 3.091 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 2.255 ; 2.986 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 1.958 ; 2.559 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 3.125 ; 4.296 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 2.586 ; 3.501 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 2.306 ; 2.978 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 2.636 ; 3.605 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 2.169 ; 3.059 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 2.219 ; 3.139 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 2.250 ; 2.920 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 2.069 ; 2.808 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 2.133 ; 2.861 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 2.280 ; 3.016 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 2.361 ; 3.149 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 2.073 ; 2.847 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 2.202 ; 3.006 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 2.126 ; 2.833 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 2.000 ; 2.674 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 1.935 ; 2.588 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 1.829 ; 2.459 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 1.733 ; 2.413 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 1.755 ; 2.459 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 1.566 ; 2.112 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 1.753 ; 2.372 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 1.591 ; 2.098 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 1.602 ; 2.167 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 1.681 ; 2.386 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; reset_in    ; clk_in     ; 2.139 ; 2.805 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; -0.604 ; -1.106 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; -1.289 ; -1.835 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; -1.189 ; -1.726 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; -1.860 ; -2.712 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; -1.116 ; -1.642 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; -0.797 ; -1.277 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; -1.323 ; -1.947 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; -1.225 ; -1.868 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; -0.959 ; -1.518 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; -1.983 ; -2.891 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; -1.532 ; -2.318 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; -1.301 ; -1.918 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; -1.556 ; -2.311 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; -1.115 ; -1.799 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; -1.153 ; -1.871 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; -1.221 ; -1.822 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; -1.035 ; -1.647 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; -1.131 ; -1.789 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; -1.256 ; -1.937 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; -1.323 ; -2.001 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; -1.014 ; -1.673 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; -1.158 ; -1.809 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; -1.104 ; -1.725 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; -0.957 ; -1.537 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; -0.904 ; -1.487 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; -0.821 ; -1.327 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; -0.725 ; -1.268 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; -0.716 ; -1.288 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; -0.604 ; -1.106 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; -0.755 ; -1.326 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; -0.635 ; -1.120 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; -0.646 ; -1.165 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; -0.668 ; -1.274 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; reset_in    ; clk_in     ; -0.921 ; -1.530 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 4.916 ; 5.986 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 3.903 ; 4.249 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 4.860 ; 5.637 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 4.195 ; 4.675 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 4.541 ; 5.305 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 4.190 ; 4.780 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 3.795 ; 4.152 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 4.298 ; 4.604 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 4.668 ; 5.484 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 4.111 ; 4.413 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 4.857 ; 5.651 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 4.659 ; 5.504 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 4.155 ; 4.564 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 4.371 ; 4.942 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 4.844 ; 5.782 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 4.912 ; 5.894 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 3.911 ; 4.232 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 4.841 ; 5.899 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 4.452 ; 5.112 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 4.916 ; 5.986 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 4.092 ; 4.539 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 4.479 ; 5.239 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 4.208 ; 4.817 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 4.581 ; 5.313 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 4.193 ; 4.532 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 4.282 ; 4.811 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 4.507 ; 5.258 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 4.679 ; 5.472 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 4.108 ; 4.469 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 4.132 ; 4.485 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 3.721 ; 3.918 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 4.091 ; 4.522 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 4.260 ; 4.695 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                           ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 2.919 ; 3.089 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 3.077 ; 3.351 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 3.921 ; 4.514 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 3.352 ; 3.778 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 3.621 ; 4.170 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 3.302 ; 3.685 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 2.975 ; 3.267 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 3.440 ; 3.679 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 3.723 ; 4.278 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 3.255 ; 3.480 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 3.932 ; 4.560 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 3.722 ; 4.302 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 3.299 ; 3.619 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 3.484 ; 3.908 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 3.888 ; 4.557 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 3.944 ; 4.638 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 3.090 ; 3.349 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 3.862 ; 4.600 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 3.555 ; 4.023 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 3.940 ; 4.717 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 3.225 ; 3.567 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 3.547 ; 4.049 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 3.285 ; 3.668 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 3.668 ; 4.231 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 3.332 ; 3.586 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 3.403 ; 3.778 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 3.577 ; 4.065 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 3.719 ; 4.228 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 3.236 ; 3.468 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 3.276 ; 3.543 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 2.919 ; 3.089 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 3.256 ; 3.617 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 3.395 ; 3.746 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                     ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 4.339 ; 4.424 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 4.592 ; 4.673 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 5.202 ; 5.287 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 5.012 ; 5.092 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 4.454 ; 4.518 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 4.895 ; 4.976 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 5.421 ; 5.506 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 5.285 ; 5.365 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 4.521 ; 4.585 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 4.388 ; 4.469 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 4.577 ; 4.657 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 4.920 ; 5.001 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 5.166 ; 5.246 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 4.739 ; 4.820 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 5.294 ; 5.374 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 5.411 ; 5.492 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 4.524 ; 4.604 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 4.981 ; 5.062 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 4.616 ; 4.696 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 5.379 ; 5.464 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 4.905 ; 4.969 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 5.750 ; 5.835 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 4.866 ; 4.930 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 4.712 ; 4.797 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 5.051 ; 5.115 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 5.023 ; 5.108 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 5.026 ; 5.090 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 5.006 ; 5.091 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 4.888 ; 4.952 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 4.339 ; 4.424 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 4.880 ; 4.944 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 5.366 ; 5.451 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 4.810 ; 4.874 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 3.487 ; 3.571 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 3.718 ; 3.799 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 4.253 ; 4.338 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 4.078 ; 4.158 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 3.603 ; 3.667 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 3.955 ; 4.036 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 4.446 ; 4.531 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 4.311 ; 4.391 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 3.649 ; 3.713 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 3.538 ; 3.619 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 3.711 ; 3.791 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 3.975 ; 4.056 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 4.165 ; 4.245 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 3.825 ; 3.906 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 4.305 ; 4.385 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 4.412 ; 4.493 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 3.645 ; 3.725 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 4.060 ; 4.141 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 3.739 ; 3.819 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 4.388 ; 4.473 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 3.980 ; 4.044 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 4.706 ; 4.791 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 3.931 ; 3.995 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 3.810 ; 3.895 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 4.088 ; 4.152 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 4.062 ; 4.147 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 4.077 ; 4.141 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 4.032 ; 4.117 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 3.945 ; 4.009 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 3.487 ; 3.571 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 4.003 ; 4.066 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 4.431 ; 4.515 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 3.923 ; 3.986 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                            ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 4.656     ; 4.571     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 5.028     ; 4.947     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 5.967     ; 5.882     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 5.585     ; 5.505     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 4.686     ; 4.622     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 5.585     ; 5.504     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 6.284     ; 6.199     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 6.036     ; 5.956     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 4.924     ; 4.860     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 4.732     ; 4.651     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 4.867     ; 4.787     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 5.632     ; 5.551     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 6.091     ; 6.011     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 5.142     ; 5.061     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 6.075     ; 5.995     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 6.226     ; 6.145     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 4.867     ; 4.787     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 5.630     ; 5.549     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 4.888     ; 4.808     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 6.324     ; 6.239     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 5.412     ; 5.348     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 6.900     ; 6.815     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 5.369     ; 5.305     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 5.228     ; 5.143     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 5.814     ; 5.750     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 5.753     ; 5.668     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 5.651     ; 5.587     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 5.737     ; 5.652     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 5.526     ; 5.462     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 4.656     ; 4.571     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 5.478     ; 5.414     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 6.254     ; 6.169     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 5.405     ; 5.341     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                    ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 3.735     ; 3.651     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 4.061     ; 3.980     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 4.796     ; 4.711     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 4.466     ; 4.386     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 3.796     ; 3.732     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 4.424     ; 4.343     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 5.103     ; 5.018     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 4.830     ; 4.750     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 3.976     ; 3.912     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 3.832     ; 3.751     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 3.946     ; 3.866     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 4.471     ; 4.390     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 4.791     ; 4.711     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 4.084     ; 4.003     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 4.813     ; 4.733     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 4.966     ; 4.885     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 3.902     ; 3.822     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 4.555     ; 4.474     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 3.943     ; 3.863     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 5.038     ; 4.953     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 4.315     ; 4.251     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 5.495     ; 5.410     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 4.271     ; 4.207     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 4.170     ; 4.085     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 4.600     ; 4.536     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 4.530     ; 4.445     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 4.483     ; 4.419     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 4.528     ; 4.443     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 4.352     ; 4.288     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 3.735     ; 3.651     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 4.544     ; 4.481     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 5.195     ; 5.111     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 4.430     ; 4.367     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+


-----------------------------------------------
; Fast 1100mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Fast 1100mV -40C Model Setup Summary                                                                    ;
+---------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                           ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------+-------+---------------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 6.701 ; 0.000         ;
+---------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1100mV -40C Model Hold Summary                                                                     ;
+---------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                           ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------+-------+---------------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.163 ; 0.000         ;
+---------------------------------------------------------------------------------+-------+---------------+


-------------------------------------------
; Fast 1100mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1100mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------------------------+
; Fast 1100mV -40C Model Minimum Pulse Width Summary                                                      ;
+---------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                           ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------+-------+---------------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.562 ; 0.000         ;
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 5.148 ; 0.000         ;
; clk_in                                                                          ; 9.634 ; 0.000         ;
+---------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 2.798 ; 3.757 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 2.085 ; 2.700 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 1.989 ; 2.591 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 2.668 ; 3.568 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 1.911 ; 2.517 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 1.624 ; 2.140 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 2.110 ; 2.812 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 2.026 ; 2.695 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 1.745 ; 2.347 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 2.798 ; 3.757 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 2.346 ; 3.133 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 2.104 ; 2.740 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 2.389 ; 3.210 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 1.981 ; 2.735 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 2.015 ; 2.791 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 2.052 ; 2.677 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 1.880 ; 2.542 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 1.939 ; 2.641 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 2.038 ; 2.725 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 2.119 ; 2.818 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 1.842 ; 2.558 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 2.000 ; 2.724 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 1.903 ; 2.562 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 1.810 ; 2.425 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 1.722 ; 2.353 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 1.703 ; 2.277 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 1.589 ; 2.197 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 1.624 ; 2.241 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 1.453 ; 1.987 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 1.601 ; 2.204 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 1.447 ; 1.984 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 1.491 ; 2.062 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 1.521 ; 2.181 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; reset_in    ; clk_in     ; 1.937 ; 2.602 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; -0.564 ; -1.059 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; -1.172 ; -1.745 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; -1.086 ; -1.649 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; -1.641 ; -2.392 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; -1.002 ; -1.560 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; -0.732 ; -1.233 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; -1.162 ; -1.790 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; -1.081 ; -1.681 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; -0.829 ; -1.398 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; -1.755 ; -2.542 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; -1.384 ; -2.083 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; -1.186 ; -1.782 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; -1.399 ; -2.080 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; -1.008 ; -1.621 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; -1.034 ; -1.680 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; -1.107 ; -1.668 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; -0.931 ; -1.509 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; -1.018 ; -1.657 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; -1.104 ; -1.739 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; -1.167 ; -1.767 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; -0.870 ; -1.509 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; -1.039 ; -1.660 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; -0.967 ; -1.560 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; -0.851 ; -1.394 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; -0.774 ; -1.344 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; -0.772 ; -1.266 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; -0.656 ; -1.177 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; -0.662 ; -1.195 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; -0.564 ; -1.059 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; -0.680 ; -1.242 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; -0.566 ; -1.085 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; -0.607 ; -1.143 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; -0.584 ; -1.167 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; reset_in    ; clk_in     ; -0.804 ; -1.430 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 4.255 ; 4.883 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 3.394 ; 3.617 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 4.146 ; 4.672 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 3.588 ; 3.939 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 3.910 ; 4.410 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 3.663 ; 4.035 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 3.269 ; 3.522 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 3.682 ; 3.911 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 4.009 ; 4.544 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 3.506 ; 3.742 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 4.182 ; 4.693 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 4.049 ; 4.588 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 3.603 ; 3.877 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 3.799 ; 4.158 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 4.189 ; 4.779 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 4.255 ; 4.876 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 3.404 ; 3.608 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 4.157 ; 4.837 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 3.848 ; 4.275 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 4.188 ; 4.883 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 3.524 ; 3.820 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 3.855 ; 4.349 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 3.608 ; 4.003 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 3.930 ; 4.419 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 3.583 ; 3.836 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 3.682 ; 4.030 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 3.888 ; 4.373 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 4.028 ; 4.560 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 3.542 ; 3.797 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 3.534 ; 3.841 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 3.193 ; 3.381 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 3.501 ; 3.863 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 3.661 ; 3.986 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                           ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 2.463 ; 2.630 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 2.643 ; 2.809 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 3.296 ; 3.674 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 2.826 ; 3.114 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 3.072 ; 3.410 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 2.850 ; 3.083 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 2.522 ; 2.729 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 2.907 ; 3.097 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 3.149 ; 3.512 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 2.732 ; 2.921 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 3.345 ; 3.724 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 3.195 ; 3.562 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 2.826 ; 3.040 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 2.992 ; 3.250 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 3.319 ; 3.726 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 3.375 ; 3.803 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 2.654 ; 2.807 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 3.265 ; 3.724 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 3.031 ; 3.328 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 3.300 ; 3.772 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 2.738 ; 2.965 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 3.006 ; 3.340 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 2.764 ; 3.016 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 3.102 ; 3.464 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 2.805 ; 3.004 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 2.882 ; 3.128 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 3.037 ; 3.364 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 3.154 ; 3.494 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 2.747 ; 2.912 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 2.754 ; 3.001 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 2.463 ; 2.630 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 2.740 ; 3.042 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 2.875 ; 3.117 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                     ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 3.784 ; 3.824 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 4.046 ; 4.070 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 4.515 ; 4.555 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 4.369 ; 4.394 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 3.890 ; 3.915 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 4.297 ; 4.321 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 4.705 ; 4.745 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 4.612 ; 4.637 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 3.924 ; 3.949 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 3.816 ; 3.840 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 4.029 ; 4.054 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 4.317 ; 4.341 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 4.483 ; 4.508 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 4.166 ; 4.190 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 4.629 ; 4.654 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 4.733 ; 4.757 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 3.982 ; 4.007 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 4.359 ; 4.383 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 4.046 ; 4.071 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 4.689 ; 4.729 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 4.273 ; 4.298 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 4.993 ; 5.033 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 4.252 ; 4.277 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 4.117 ; 4.157 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 4.415 ; 4.440 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 4.391 ; 4.431 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 4.402 ; 4.427 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 4.321 ; 4.361 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 4.284 ; 4.309 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 3.784 ; 3.824 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 4.263 ; 4.288 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 4.659 ; 4.699 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 4.197 ; 4.222 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 3.005 ; 3.045 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 3.247 ; 3.271 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 3.651 ; 3.691 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 3.520 ; 3.545 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 3.116 ; 3.141 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 3.438 ; 3.462 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 3.821 ; 3.861 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 3.724 ; 3.749 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 3.132 ; 3.157 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 3.042 ; 3.066 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 3.239 ; 3.264 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 3.456 ; 3.480 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 3.573 ; 3.598 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 3.329 ; 3.353 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 3.727 ; 3.752 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 3.825 ; 3.849 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 3.180 ; 3.205 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 3.519 ; 3.543 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 3.247 ; 3.272 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 3.784 ; 3.824 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 3.430 ; 3.455 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 4.042 ; 4.082 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 3.403 ; 3.428 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 3.294 ; 3.334 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 3.537 ; 3.562 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 3.511 ; 3.551 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 3.534 ; 3.559 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 3.440 ; 3.480 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 3.421 ; 3.446 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 3.005 ; 3.045 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 3.464 ; 3.489 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 3.808 ; 3.848 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 3.389 ; 3.414 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                            ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 4.037     ; 3.997     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 4.318     ; 4.294     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 5.042     ; 5.002     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 4.761     ; 4.736     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 4.083     ; 4.058     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 4.739     ; 4.715     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 5.259     ; 5.219     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 5.098     ; 5.073     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 4.195     ; 4.170     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 4.070     ; 4.046     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 4.219     ; 4.194     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 4.772     ; 4.748     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 5.072     ; 5.047     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 4.437     ; 4.413     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 5.141     ; 5.116     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 5.272     ; 5.248     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 4.194     ; 4.169     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 4.766     ; 4.742     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 4.225     ; 4.200     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 5.312     ; 5.272     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 4.626     ; 4.601     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 5.741     ; 5.701     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 4.592     ; 4.567     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 4.452     ; 4.412     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 4.913     ; 4.888     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 4.861     ; 4.821     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 4.817     ; 4.792     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 4.841     ; 4.801     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 4.683     ; 4.658     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 4.037     ; 3.997     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 4.661     ; 4.636     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 5.258     ; 5.218     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 4.604     ; 4.579     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                    ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 3.212     ; 3.172     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 3.438     ; 3.414     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 4.028     ; 3.988     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 3.797     ; 3.772     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 3.282     ; 3.257     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 3.729     ; 3.705     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 4.217     ; 4.177     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 4.058     ; 4.033     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 3.327     ; 3.302     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 3.252     ; 3.228     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 3.376     ; 3.351     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 3.773     ; 3.749     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 3.979     ; 3.954     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 3.504     ; 3.480     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 4.045     ; 4.020     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 4.189     ; 4.165     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 3.337     ; 3.312     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 3.806     ; 3.782     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 3.370     ; 3.345     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 4.193     ; 4.153     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 3.678     ; 3.653     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 4.556     ; 4.516     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 3.635     ; 3.610     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 3.537     ; 3.497     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 3.880     ; 3.855     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 3.821     ; 3.781     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 3.794     ; 3.769     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 3.807     ; 3.767     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 3.682     ; 3.657     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 3.212     ; 3.172     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 3.754     ; 3.729     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 4.245     ; 4.205     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 3.692     ; 3.667     ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------------------------------------+


-----------------------------------------------
; Fast 1100mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                          ;
+----------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                                            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                                                 ; -0.213 ; 0.163 ; N/A      ; N/A     ; 1.562               ;
;  clk_in                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 9.634               ;
;  comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; N/A    ; N/A   ; N/A      ; N/A     ; 1.562               ;
;  comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; -0.213 ; 0.163 ; N/A      ; N/A     ; 4.828               ;
; Design-wide TNS                                                                  ; -0.213 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_in                                                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; -0.213 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 5.000 ; 5.925 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 3.836 ; 4.076 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 3.685 ; 3.931 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 4.766 ; 5.564 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 3.536 ; 3.792 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 3.303 ; 3.379 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 4.295 ; 4.697 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 4.077 ; 4.409 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 3.647 ; 3.815 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 5.000 ; 5.925 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 4.245 ; 4.839 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 3.853 ; 4.119 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 4.215 ; 4.932 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 3.791 ; 4.389 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 3.865 ; 4.523 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 3.617 ; 3.872 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 3.643 ; 4.056 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 3.986 ; 4.382 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 4.163 ; 4.483 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 4.117 ; 4.569 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 3.642 ; 4.099 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 3.956 ; 4.485 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 3.872 ; 4.203 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 3.480 ; 3.786 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 3.431 ; 3.725 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 3.286 ; 3.599 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 3.038 ; 3.416 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 3.035 ; 3.410 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 2.941 ; 3.127 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 3.144 ; 3.419 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 2.938 ; 3.109 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 2.999 ; 3.272 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 2.942 ; 3.376 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; reset_in    ; clk_in     ; 3.960 ; 4.388 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; -0.564 ; -1.059 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; -1.172 ; -1.745 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; -1.086 ; -1.649 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; -1.641 ; -2.392 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; -1.002 ; -1.560 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; -0.732 ; -1.233 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; -1.162 ; -1.790 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; -1.081 ; -1.681 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; -0.829 ; -1.398 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; -1.755 ; -2.542 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; -1.384 ; -2.083 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; -1.186 ; -1.782 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; -1.399 ; -2.080 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; -1.008 ; -1.621 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; -1.034 ; -1.680 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; -1.107 ; -1.622 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; -0.931 ; -1.509 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; -1.018 ; -1.657 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; -1.104 ; -1.739 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; -1.167 ; -1.767 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; -0.870 ; -1.509 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; -1.039 ; -1.660 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; -0.967 ; -1.560 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; -0.851 ; -1.394 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; -0.774 ; -1.344 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; -0.772 ; -1.266 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; -0.656 ; -1.177 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; -0.662 ; -1.195 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; -0.564 ; -1.059 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; -0.680 ; -1.242 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; -0.566 ; -1.085 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; -0.607 ; -1.143 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; -0.584 ; -1.167 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; reset_in    ; clk_in     ; -0.804 ; -1.430 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+--------+--------+------------+---------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------+------------+-------+--------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+--------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 9.202 ; 10.286 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 7.457 ; 7.715  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 8.709 ; 9.518  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 8.383 ; 8.785  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 8.350 ; 9.134  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 7.872 ; 8.463  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 7.342 ; 7.588  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 8.038 ; 8.299  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 8.534 ; 9.366  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 8.126 ; 8.372  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 8.896 ; 9.649  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 8.605 ; 9.474  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 7.943 ; 8.286  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 8.172 ; 8.714  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 8.801 ; 9.777  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 8.939 ; 9.966  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 7.489 ; 7.719  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 9.135 ; 10.242 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 8.280 ; 8.936  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 9.202 ; 10.286 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 7.688 ; 8.087  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 8.245 ; 9.019  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 8.125 ; 8.747  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 8.443 ; 9.157  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 7.867 ; 8.143  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 7.920 ; 8.415  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 8.261 ; 9.039  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 8.633 ; 9.476  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 7.744 ; 8.080  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 7.949 ; 8.278  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 7.234 ; 7.396  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 7.871 ; 8.347  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 8.041 ; 8.456  ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+--------+------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                           ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                 ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+
; port_a[*]   ; clk_in     ; 2.463 ; 2.630 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[0]  ; clk_in     ; 2.643 ; 2.809 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[1]  ; clk_in     ; 3.296 ; 3.674 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[2]  ; clk_in     ; 2.826 ; 3.114 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[3]  ; clk_in     ; 3.072 ; 3.410 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[4]  ; clk_in     ; 2.850 ; 3.083 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[5]  ; clk_in     ; 2.522 ; 2.729 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[6]  ; clk_in     ; 2.907 ; 3.097 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[7]  ; clk_in     ; 3.149 ; 3.512 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[8]  ; clk_in     ; 2.732 ; 2.921 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[9]  ; clk_in     ; 3.345 ; 3.724 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[10] ; clk_in     ; 3.195 ; 3.562 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[11] ; clk_in     ; 2.826 ; 3.040 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[12] ; clk_in     ; 2.992 ; 3.250 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[13] ; clk_in     ; 3.319 ; 3.726 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[14] ; clk_in     ; 3.375 ; 3.803 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[15] ; clk_in     ; 2.654 ; 2.807 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[16] ; clk_in     ; 3.265 ; 3.724 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[17] ; clk_in     ; 3.031 ; 3.328 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[18] ; clk_in     ; 3.300 ; 3.772 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[19] ; clk_in     ; 2.738 ; 2.965 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[20] ; clk_in     ; 3.006 ; 3.340 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[21] ; clk_in     ; 2.764 ; 3.016 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[22] ; clk_in     ; 3.102 ; 3.464 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[23] ; clk_in     ; 2.805 ; 3.004 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[24] ; clk_in     ; 2.882 ; 3.128 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[25] ; clk_in     ; 3.037 ; 3.364 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[26] ; clk_in     ; 3.154 ; 3.494 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[27] ; clk_in     ; 2.747 ; 2.912 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[28] ; clk_in     ; 2.754 ; 3.001 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[29] ; clk_in     ; 2.463 ; 2.630 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[30] ; clk_in     ; 2.740 ; 3.042 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  port_a[31] ; clk_in     ; 2.875 ; 3.117 ; Rise       ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+-------------+------------+-------+-------+------------+---------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin        ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; port_a[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[24] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[25] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[26] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[27] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[28] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[29] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[30] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[31] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------------+
; Input Transition Times                                        ;
+------------+--------------+-----------------+-----------------+
; Pin        ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------------+--------------+-----------------+-----------------+
; port_a[0]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[1]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[2]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[3]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[4]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[5]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[6]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[7]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[8]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[9]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[10] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[11] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[12] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[13] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[14] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[15] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[16] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[17] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[18] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[19] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[20] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[21] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[22] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[23] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[24] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[25] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[26] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[27] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[28] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[29] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[30] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_a[31] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_in     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_in   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_a[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0617 V           ; 0.35 V                               ; 0.107 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0617 V          ; 0.35 V                              ; 0.107 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.6e-08 V                    ; 2.42 V              ; -0.0509 V           ; 0.197 V                              ; 0.118 V                              ; 4.57e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.6e-08 V                   ; 2.42 V             ; -0.0509 V          ; 0.197 V                             ; 0.118 V                             ; 4.57e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; port_a[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0607 V           ; 0.35 V                               ; 0.108 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0607 V          ; 0.35 V                              ; 0.108 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.33e-08 V                   ; 2.36 V              ; -0.0253 V           ; 0.132 V                              ; 0.078 V                              ; 4.45e-10 s                  ; 4.26e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.33e-08 V                  ; 2.36 V             ; -0.0253 V          ; 0.132 V                             ; 0.078 V                             ; 4.45e-10 s                 ; 4.26e-10 s                 ; No                        ; Yes                       ;
; port_a[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0617 V           ; 0.35 V                               ; 0.107 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0617 V          ; 0.35 V                              ; 0.107 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.6e-08 V                    ; 2.42 V              ; -0.0509 V           ; 0.197 V                              ; 0.118 V                              ; 4.57e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.6e-08 V                   ; 2.42 V             ; -0.0509 V          ; 0.197 V                             ; 0.118 V                             ; 4.57e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; port_a[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0607 V           ; 0.35 V                               ; 0.108 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0607 V          ; 0.35 V                              ; 0.108 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.33e-08 V                   ; 2.36 V              ; -0.0253 V           ; 0.132 V                              ; 0.078 V                              ; 4.45e-10 s                  ; 4.26e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.33e-08 V                  ; 2.36 V             ; -0.0253 V          ; 0.132 V                             ; 0.078 V                             ; 4.45e-10 s                 ; 4.26e-10 s                 ; No                        ; Yes                       ;
; port_a[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0617 V           ; 0.35 V                               ; 0.107 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0617 V          ; 0.35 V                              ; 0.107 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0607 V           ; 0.35 V                               ; 0.108 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0607 V          ; 0.35 V                              ; 0.108 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0617 V           ; 0.35 V                               ; 0.107 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0617 V          ; 0.35 V                              ; 0.107 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0607 V           ; 0.35 V                               ; 0.108 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0607 V          ; 0.35 V                              ; 0.108 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0617 V           ; 0.35 V                               ; 0.107 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0617 V          ; 0.35 V                              ; 0.107 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0607 V           ; 0.35 V                               ; 0.108 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0607 V          ; 0.35 V                              ; 0.108 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0617 V           ; 0.35 V                               ; 0.107 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0617 V          ; 0.35 V                              ; 0.107 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0607 V           ; 0.35 V                               ; 0.108 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0607 V          ; 0.35 V                              ; 0.108 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0617 V           ; 0.35 V                               ; 0.107 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0617 V          ; 0.35 V                              ; 0.107 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.56e-08 V                   ; 2.43 V              ; -0.0607 V           ; 0.35 V                               ; 0.108 V                              ; 3.1e-10 s                   ; 4.28e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 1.56e-08 V                  ; 2.43 V             ; -0.0607 V          ; 0.35 V                              ; 0.108 V                             ; 3.1e-10 s                  ; 4.28e-10 s                 ; No                        ; No                        ;
; port_a[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.6e-08 V                    ; 2.42 V              ; -0.0509 V           ; 0.197 V                              ; 0.118 V                              ; 4.57e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.6e-08 V                   ; 2.42 V             ; -0.0509 V          ; 0.197 V                             ; 0.118 V                             ; 4.57e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; port_a[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.33e-08 V                   ; 2.36 V              ; -0.0253 V           ; 0.132 V                              ; 0.078 V                              ; 4.45e-10 s                  ; 4.26e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.33e-08 V                  ; 2.36 V             ; -0.0253 V          ; 0.132 V                             ; 0.078 V                             ; 4.45e-10 s                 ; 4.26e-10 s                 ; No                        ; Yes                       ;
; port_a[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.6e-08 V                    ; 2.42 V              ; -0.0509 V           ; 0.197 V                              ; 0.118 V                              ; 4.57e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.6e-08 V                   ; 2.42 V             ; -0.0509 V          ; 0.197 V                             ; 0.118 V                             ; 4.57e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; port_a[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.33e-08 V                   ; 2.36 V              ; -0.0253 V           ; 0.132 V                              ; 0.078 V                              ; 4.45e-10 s                  ; 4.26e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.33e-08 V                  ; 2.36 V             ; -0.0253 V          ; 0.132 V                             ; 0.078 V                             ; 4.45e-10 s                 ; 4.26e-10 s                 ; No                        ; Yes                       ;
; port_a[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.6e-08 V                    ; 2.42 V              ; -0.0509 V           ; 0.197 V                              ; 0.118 V                              ; 4.57e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.6e-08 V                   ; 2.42 V             ; -0.0509 V          ; 0.197 V                             ; 0.118 V                             ; 4.57e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; port_a[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.33e-08 V                   ; 2.36 V              ; -0.0253 V           ; 0.132 V                              ; 0.078 V                              ; 4.45e-10 s                  ; 4.26e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.33e-08 V                  ; 2.36 V             ; -0.0253 V          ; 0.132 V                             ; 0.078 V                             ; 4.45e-10 s                 ; 4.26e-10 s                 ; No                        ; Yes                       ;
; port_a[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.6e-08 V                    ; 2.42 V              ; -0.0509 V           ; 0.197 V                              ; 0.118 V                              ; 4.57e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.6e-08 V                   ; 2.42 V             ; -0.0509 V          ; 0.197 V                             ; 0.118 V                             ; 4.57e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; port_a[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.33e-08 V                   ; 2.36 V              ; -0.0253 V           ; 0.132 V                              ; 0.078 V                              ; 4.45e-10 s                  ; 4.26e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.33e-08 V                  ; 2.36 V             ; -0.0253 V          ; 0.132 V                             ; 0.078 V                             ; 4.45e-10 s                 ; 4.26e-10 s                 ; No                        ; Yes                       ;
; port_a[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.6e-08 V                    ; 2.42 V              ; -0.0509 V           ; 0.197 V                              ; 0.118 V                              ; 4.57e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.6e-08 V                   ; 2.42 V             ; -0.0509 V          ; 0.197 V                             ; 0.118 V                             ; 4.57e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; port_a[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.33e-08 V                   ; 2.36 V              ; -0.0253 V           ; 0.132 V                              ; 0.078 V                              ; 4.45e-10 s                  ; 4.26e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.33e-08 V                  ; 2.36 V             ; -0.0253 V          ; 0.132 V                             ; 0.078 V                             ; 4.45e-10 s                 ; 4.26e-10 s                 ; No                        ; Yes                       ;
; port_a[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.6e-08 V                    ; 2.42 V              ; -0.0509 V           ; 0.197 V                              ; 0.118 V                              ; 4.57e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.6e-08 V                   ; 2.42 V             ; -0.0509 V          ; 0.197 V                             ; 0.118 V                             ; 4.57e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; port_a[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.33e-08 V                   ; 2.36 V              ; -0.0253 V           ; 0.132 V                              ; 0.078 V                              ; 4.45e-10 s                  ; 4.26e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.33e-08 V                  ; 2.36 V             ; -0.0253 V          ; 0.132 V                             ; 0.078 V                             ; 4.45e-10 s                 ; 4.26e-10 s                 ; No                        ; Yes                       ;
; port_a[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.6e-08 V                    ; 2.42 V              ; -0.0509 V           ; 0.197 V                              ; 0.118 V                              ; 4.57e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.6e-08 V                   ; 2.42 V             ; -0.0509 V          ; 0.197 V                             ; 0.118 V                             ; 4.57e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; port_a[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.33e-08 V                   ; 2.36 V              ; -0.0253 V           ; 0.132 V                              ; 0.078 V                              ; 4.45e-10 s                  ; 4.26e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.33e-08 V                  ; 2.36 V             ; -0.0253 V          ; 0.132 V                             ; 0.078 V                             ; 4.45e-10 s                 ; 4.26e-10 s                 ; No                        ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_a[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0301 V           ; 0.21 V                               ; 0.2 V                                ; 4.78e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0301 V          ; 0.21 V                              ; 0.2 V                               ; 4.78e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
; port_a[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.81e-05 V                   ; 2.37 V              ; -0.0242 V           ; 0.257 V                              ; 0.097 V                              ; 5.03e-10 s                  ; 6.18e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.81e-05 V                  ; 2.37 V             ; -0.0242 V          ; 0.257 V                             ; 0.097 V                             ; 5.03e-10 s                 ; 6.18e-10 s                 ; No                        ; Yes                       ;
; port_a[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0297 V           ; 0.21 V                               ; 0.199 V                              ; 4.77e-10 s                  ; 4.97e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0297 V          ; 0.21 V                              ; 0.199 V                             ; 4.77e-10 s                 ; 4.97e-10 s                 ; No                        ; Yes                       ;
; port_a[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.28e-05 V                   ; 2.34 V              ; -0.00773 V          ; 0.214 V                              ; 0.065 V                              ; 5.06e-10 s                  ; 5.4e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 4.28e-05 V                  ; 2.34 V             ; -0.00773 V         ; 0.214 V                             ; 0.065 V                             ; 5.06e-10 s                 ; 5.4e-10 s                  ; Yes                       ; Yes                       ;
; port_a[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0301 V           ; 0.21 V                               ; 0.2 V                                ; 4.78e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0301 V          ; 0.21 V                              ; 0.2 V                               ; 4.78e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
; port_a[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.81e-05 V                   ; 2.37 V              ; -0.0242 V           ; 0.257 V                              ; 0.097 V                              ; 5.03e-10 s                  ; 6.18e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.81e-05 V                  ; 2.37 V             ; -0.0242 V          ; 0.257 V                             ; 0.097 V                             ; 5.03e-10 s                 ; 6.18e-10 s                 ; No                        ; Yes                       ;
; port_a[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0297 V           ; 0.21 V                               ; 0.199 V                              ; 4.77e-10 s                  ; 4.97e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0297 V          ; 0.21 V                              ; 0.199 V                             ; 4.77e-10 s                 ; 4.97e-10 s                 ; No                        ; Yes                       ;
; port_a[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.28e-05 V                   ; 2.34 V              ; -0.00773 V          ; 0.214 V                              ; 0.065 V                              ; 5.06e-10 s                  ; 5.4e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 4.28e-05 V                  ; 2.34 V             ; -0.00773 V         ; 0.214 V                             ; 0.065 V                             ; 5.06e-10 s                 ; 5.4e-10 s                  ; Yes                       ; Yes                       ;
; port_a[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0301 V           ; 0.21 V                               ; 0.2 V                                ; 4.78e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0301 V          ; 0.21 V                              ; 0.2 V                               ; 4.78e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
; port_a[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0297 V           ; 0.21 V                               ; 0.199 V                              ; 4.77e-10 s                  ; 4.97e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0297 V          ; 0.21 V                              ; 0.199 V                             ; 4.77e-10 s                 ; 4.97e-10 s                 ; No                        ; Yes                       ;
; port_a[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0301 V           ; 0.21 V                               ; 0.2 V                                ; 4.78e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0301 V          ; 0.21 V                              ; 0.2 V                               ; 4.78e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
; port_a[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0297 V           ; 0.21 V                               ; 0.199 V                              ; 4.77e-10 s                  ; 4.97e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0297 V          ; 0.21 V                              ; 0.199 V                             ; 4.77e-10 s                 ; 4.97e-10 s                 ; No                        ; Yes                       ;
; port_a[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0301 V           ; 0.21 V                               ; 0.2 V                                ; 4.78e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0301 V          ; 0.21 V                              ; 0.2 V                               ; 4.78e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
; port_a[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0297 V           ; 0.21 V                               ; 0.199 V                              ; 4.77e-10 s                  ; 4.97e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0297 V          ; 0.21 V                              ; 0.199 V                             ; 4.77e-10 s                 ; 4.97e-10 s                 ; No                        ; Yes                       ;
; port_a[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0301 V           ; 0.21 V                               ; 0.2 V                                ; 4.78e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0301 V          ; 0.21 V                              ; 0.2 V                               ; 4.78e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
; port_a[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0297 V           ; 0.21 V                               ; 0.199 V                              ; 4.77e-10 s                  ; 4.97e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0297 V          ; 0.21 V                              ; 0.199 V                             ; 4.77e-10 s                 ; 4.97e-10 s                 ; No                        ; Yes                       ;
; port_a[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0301 V           ; 0.21 V                               ; 0.2 V                                ; 4.78e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0301 V          ; 0.21 V                              ; 0.2 V                               ; 4.78e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
; port_a[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.73e-05 V                   ; 2.38 V              ; -0.0297 V           ; 0.21 V                               ; 0.199 V                              ; 4.77e-10 s                  ; 4.97e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.73e-05 V                  ; 2.38 V             ; -0.0297 V          ; 0.21 V                              ; 0.199 V                             ; 4.77e-10 s                 ; 4.97e-10 s                 ; No                        ; Yes                       ;
; port_a[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.81e-05 V                   ; 2.37 V              ; -0.0242 V           ; 0.257 V                              ; 0.097 V                              ; 5.03e-10 s                  ; 6.18e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.81e-05 V                  ; 2.37 V             ; -0.0242 V          ; 0.257 V                             ; 0.097 V                             ; 5.03e-10 s                 ; 6.18e-10 s                 ; No                        ; Yes                       ;
; port_a[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.28e-05 V                   ; 2.34 V              ; -0.00773 V          ; 0.214 V                              ; 0.065 V                              ; 5.06e-10 s                  ; 5.4e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 4.28e-05 V                  ; 2.34 V             ; -0.00773 V         ; 0.214 V                             ; 0.065 V                             ; 5.06e-10 s                 ; 5.4e-10 s                  ; Yes                       ; Yes                       ;
; port_a[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.81e-05 V                   ; 2.37 V              ; -0.0242 V           ; 0.257 V                              ; 0.097 V                              ; 5.03e-10 s                  ; 6.18e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.81e-05 V                  ; 2.37 V             ; -0.0242 V          ; 0.257 V                             ; 0.097 V                             ; 5.03e-10 s                 ; 6.18e-10 s                 ; No                        ; Yes                       ;
; port_a[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.28e-05 V                   ; 2.34 V              ; -0.00773 V          ; 0.214 V                              ; 0.065 V                              ; 5.06e-10 s                  ; 5.4e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 4.28e-05 V                  ; 2.34 V             ; -0.00773 V         ; 0.214 V                             ; 0.065 V                             ; 5.06e-10 s                 ; 5.4e-10 s                  ; Yes                       ; Yes                       ;
; port_a[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.81e-05 V                   ; 2.37 V              ; -0.0242 V           ; 0.257 V                              ; 0.097 V                              ; 5.03e-10 s                  ; 6.18e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.81e-05 V                  ; 2.37 V             ; -0.0242 V          ; 0.257 V                             ; 0.097 V                             ; 5.03e-10 s                 ; 6.18e-10 s                 ; No                        ; Yes                       ;
; port_a[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.28e-05 V                   ; 2.34 V              ; -0.00773 V          ; 0.214 V                              ; 0.065 V                              ; 5.06e-10 s                  ; 5.4e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 4.28e-05 V                  ; 2.34 V             ; -0.00773 V         ; 0.214 V                             ; 0.065 V                             ; 5.06e-10 s                 ; 5.4e-10 s                  ; Yes                       ; Yes                       ;
; port_a[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.81e-05 V                   ; 2.37 V              ; -0.0242 V           ; 0.257 V                              ; 0.097 V                              ; 5.03e-10 s                  ; 6.18e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.81e-05 V                  ; 2.37 V             ; -0.0242 V          ; 0.257 V                             ; 0.097 V                             ; 5.03e-10 s                 ; 6.18e-10 s                 ; No                        ; Yes                       ;
; port_a[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.28e-05 V                   ; 2.34 V              ; -0.00773 V          ; 0.214 V                              ; 0.065 V                              ; 5.06e-10 s                  ; 5.4e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 4.28e-05 V                  ; 2.34 V             ; -0.00773 V         ; 0.214 V                             ; 0.065 V                             ; 5.06e-10 s                 ; 5.4e-10 s                  ; Yes                       ; Yes                       ;
; port_a[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.81e-05 V                   ; 2.37 V              ; -0.0242 V           ; 0.257 V                              ; 0.097 V                              ; 5.03e-10 s                  ; 6.18e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.81e-05 V                  ; 2.37 V             ; -0.0242 V          ; 0.257 V                             ; 0.097 V                             ; 5.03e-10 s                 ; 6.18e-10 s                 ; No                        ; Yes                       ;
; port_a[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.28e-05 V                   ; 2.34 V              ; -0.00773 V          ; 0.214 V                              ; 0.065 V                              ; 5.06e-10 s                  ; 5.4e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 4.28e-05 V                  ; 2.34 V             ; -0.00773 V         ; 0.214 V                             ; 0.065 V                             ; 5.06e-10 s                 ; 5.4e-10 s                  ; Yes                       ; Yes                       ;
; port_a[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.81e-05 V                   ; 2.37 V              ; -0.0242 V           ; 0.257 V                              ; 0.097 V                              ; 5.03e-10 s                  ; 6.18e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.81e-05 V                  ; 2.37 V             ; -0.0242 V          ; 0.257 V                             ; 0.097 V                             ; 5.03e-10 s                 ; 6.18e-10 s                 ; No                        ; Yes                       ;
; port_a[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.28e-05 V                   ; 2.34 V              ; -0.00773 V          ; 0.214 V                              ; 0.065 V                              ; 5.06e-10 s                  ; 5.4e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 4.28e-05 V                  ; 2.34 V             ; -0.00773 V         ; 0.214 V                             ; 0.065 V                             ; 5.06e-10 s                 ; 5.4e-10 s                  ; Yes                       ; Yes                       ;
; port_a[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.81e-05 V                   ; 2.37 V              ; -0.0242 V           ; 0.257 V                              ; 0.097 V                              ; 5.03e-10 s                  ; 6.18e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.81e-05 V                  ; 2.37 V             ; -0.0242 V          ; 0.257 V                             ; 0.097 V                             ; 5.03e-10 s                 ; 6.18e-10 s                 ; No                        ; Yes                       ;
; port_a[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.28e-05 V                   ; 2.34 V              ; -0.00773 V          ; 0.214 V                              ; 0.065 V                              ; 5.06e-10 s                  ; 5.4e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 4.28e-05 V                  ; 2.34 V             ; -0.00773 V         ; 0.214 V                             ; 0.065 V                             ; 5.06e-10 s                 ; 5.4e-10 s                  ; Yes                       ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_a[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.135 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.64e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.135 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.64e-10 s                 ; No                        ; Yes                       ;
; port_a[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.45e-07 V                   ; 2.93 V              ; -0.127 V            ; 0.351 V                              ; 0.317 V                              ; 2.74e-10 s                  ; 2.82e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 2.45e-07 V                  ; 2.93 V             ; -0.127 V           ; 0.351 V                             ; 0.317 V                             ; 2.74e-10 s                 ; 2.82e-10 s                 ; No                        ; No                        ;
; port_a[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.139 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.63e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.139 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.63e-10 s                 ; No                        ; Yes                       ;
; port_a[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 1.99e-07 V                   ; 2.83 V              ; -0.0718 V           ; 0.269 V                              ; 0.234 V                              ; 2.77e-10 s                  ; 2.75e-10 s                  ; Yes                        ; Yes                        ; 2.75 V                      ; 1.99e-07 V                  ; 2.83 V             ; -0.0718 V          ; 0.269 V                             ; 0.234 V                             ; 2.77e-10 s                 ; 2.75e-10 s                 ; Yes                       ; Yes                       ;
; port_a[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.135 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.64e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.135 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.64e-10 s                 ; No                        ; Yes                       ;
; port_a[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.45e-07 V                   ; 2.93 V              ; -0.127 V            ; 0.351 V                              ; 0.317 V                              ; 2.74e-10 s                  ; 2.82e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 2.45e-07 V                  ; 2.93 V             ; -0.127 V           ; 0.351 V                             ; 0.317 V                             ; 2.74e-10 s                 ; 2.82e-10 s                 ; No                        ; No                        ;
; port_a[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.139 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.63e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.139 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.63e-10 s                 ; No                        ; Yes                       ;
; port_a[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 1.99e-07 V                   ; 2.83 V              ; -0.0718 V           ; 0.269 V                              ; 0.234 V                              ; 2.77e-10 s                  ; 2.75e-10 s                  ; Yes                        ; Yes                        ; 2.75 V                      ; 1.99e-07 V                  ; 2.83 V             ; -0.0718 V          ; 0.269 V                             ; 0.234 V                             ; 2.77e-10 s                 ; 2.75e-10 s                 ; Yes                       ; Yes                       ;
; port_a[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.135 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.64e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.135 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.64e-10 s                 ; No                        ; Yes                       ;
; port_a[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.139 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.63e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.139 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.63e-10 s                 ; No                        ; Yes                       ;
; port_a[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.135 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.64e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.135 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.64e-10 s                 ; No                        ; Yes                       ;
; port_a[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.139 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.63e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.139 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.63e-10 s                 ; No                        ; Yes                       ;
; port_a[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.135 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.64e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.135 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.64e-10 s                 ; No                        ; Yes                       ;
; port_a[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.139 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.63e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.139 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.63e-10 s                 ; No                        ; Yes                       ;
; port_a[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.135 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.64e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.135 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.64e-10 s                 ; No                        ; Yes                       ;
; port_a[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.139 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.63e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.139 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.63e-10 s                 ; No                        ; Yes                       ;
; port_a[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.135 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.64e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.135 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.64e-10 s                 ; No                        ; Yes                       ;
; port_a[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.38e-07 V                   ; 2.94 V              ; -0.139 V            ; 0.31 V                               ; 0.268 V                              ; 2.65e-10 s                  ; 2.63e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 2.38e-07 V                  ; 2.94 V             ; -0.139 V           ; 0.31 V                              ; 0.268 V                             ; 2.65e-10 s                 ; 2.63e-10 s                 ; No                        ; Yes                       ;
; port_a[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.45e-07 V                   ; 2.93 V              ; -0.127 V            ; 0.351 V                              ; 0.317 V                              ; 2.74e-10 s                  ; 2.82e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 2.45e-07 V                  ; 2.93 V             ; -0.127 V           ; 0.351 V                             ; 0.317 V                             ; 2.74e-10 s                 ; 2.82e-10 s                 ; No                        ; No                        ;
; port_a[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 1.99e-07 V                   ; 2.83 V              ; -0.0718 V           ; 0.269 V                              ; 0.234 V                              ; 2.77e-10 s                  ; 2.75e-10 s                  ; Yes                        ; Yes                        ; 2.75 V                      ; 1.99e-07 V                  ; 2.83 V             ; -0.0718 V          ; 0.269 V                             ; 0.234 V                             ; 2.77e-10 s                 ; 2.75e-10 s                 ; Yes                       ; Yes                       ;
; port_a[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.45e-07 V                   ; 2.93 V              ; -0.127 V            ; 0.351 V                              ; 0.317 V                              ; 2.74e-10 s                  ; 2.82e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 2.45e-07 V                  ; 2.93 V             ; -0.127 V           ; 0.351 V                             ; 0.317 V                             ; 2.74e-10 s                 ; 2.82e-10 s                 ; No                        ; No                        ;
; port_a[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 1.99e-07 V                   ; 2.83 V              ; -0.0718 V           ; 0.269 V                              ; 0.234 V                              ; 2.77e-10 s                  ; 2.75e-10 s                  ; Yes                        ; Yes                        ; 2.75 V                      ; 1.99e-07 V                  ; 2.83 V             ; -0.0718 V          ; 0.269 V                             ; 0.234 V                             ; 2.77e-10 s                 ; 2.75e-10 s                 ; Yes                       ; Yes                       ;
; port_a[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.45e-07 V                   ; 2.93 V              ; -0.127 V            ; 0.351 V                              ; 0.317 V                              ; 2.74e-10 s                  ; 2.82e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 2.45e-07 V                  ; 2.93 V             ; -0.127 V           ; 0.351 V                             ; 0.317 V                             ; 2.74e-10 s                 ; 2.82e-10 s                 ; No                        ; No                        ;
; port_a[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 1.99e-07 V                   ; 2.83 V              ; -0.0718 V           ; 0.269 V                              ; 0.234 V                              ; 2.77e-10 s                  ; 2.75e-10 s                  ; Yes                        ; Yes                        ; 2.75 V                      ; 1.99e-07 V                  ; 2.83 V             ; -0.0718 V          ; 0.269 V                             ; 0.234 V                             ; 2.77e-10 s                 ; 2.75e-10 s                 ; Yes                       ; Yes                       ;
; port_a[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.45e-07 V                   ; 2.93 V              ; -0.127 V            ; 0.351 V                              ; 0.317 V                              ; 2.74e-10 s                  ; 2.82e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 2.45e-07 V                  ; 2.93 V             ; -0.127 V           ; 0.351 V                             ; 0.317 V                             ; 2.74e-10 s                 ; 2.82e-10 s                 ; No                        ; No                        ;
; port_a[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 1.99e-07 V                   ; 2.83 V              ; -0.0718 V           ; 0.269 V                              ; 0.234 V                              ; 2.77e-10 s                  ; 2.75e-10 s                  ; Yes                        ; Yes                        ; 2.75 V                      ; 1.99e-07 V                  ; 2.83 V             ; -0.0718 V          ; 0.269 V                             ; 0.234 V                             ; 2.77e-10 s                 ; 2.75e-10 s                 ; Yes                       ; Yes                       ;
; port_a[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.45e-07 V                   ; 2.93 V              ; -0.127 V            ; 0.351 V                              ; 0.317 V                              ; 2.74e-10 s                  ; 2.82e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 2.45e-07 V                  ; 2.93 V             ; -0.127 V           ; 0.351 V                             ; 0.317 V                             ; 2.74e-10 s                 ; 2.82e-10 s                 ; No                        ; No                        ;
; port_a[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 1.99e-07 V                   ; 2.83 V              ; -0.0718 V           ; 0.269 V                              ; 0.234 V                              ; 2.77e-10 s                  ; 2.75e-10 s                  ; Yes                        ; Yes                        ; 2.75 V                      ; 1.99e-07 V                  ; 2.83 V             ; -0.0718 V          ; 0.269 V                             ; 0.234 V                             ; 2.77e-10 s                 ; 2.75e-10 s                 ; Yes                       ; Yes                       ;
; port_a[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.45e-07 V                   ; 2.93 V              ; -0.127 V            ; 0.351 V                              ; 0.317 V                              ; 2.74e-10 s                  ; 2.82e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 2.45e-07 V                  ; 2.93 V             ; -0.127 V           ; 0.351 V                             ; 0.317 V                             ; 2.74e-10 s                 ; 2.82e-10 s                 ; No                        ; No                        ;
; port_a[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 1.99e-07 V                   ; 2.83 V              ; -0.0718 V           ; 0.269 V                              ; 0.234 V                              ; 2.77e-10 s                  ; 2.75e-10 s                  ; Yes                        ; Yes                        ; 2.75 V                      ; 1.99e-07 V                  ; 2.83 V             ; -0.0718 V          ; 0.269 V                             ; 0.234 V                             ; 2.77e-10 s                 ; 2.75e-10 s                 ; Yes                       ; Yes                       ;
; port_a[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 2.45e-07 V                   ; 2.93 V              ; -0.127 V            ; 0.351 V                              ; 0.317 V                              ; 2.74e-10 s                  ; 2.82e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 2.45e-07 V                  ; 2.93 V             ; -0.127 V           ; 0.351 V                             ; 0.317 V                             ; 2.74e-10 s                 ; 2.82e-10 s                 ; No                        ; No                        ;
; port_a[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 1.99e-07 V                   ; 2.83 V              ; -0.0718 V           ; 0.269 V                              ; 0.234 V                              ; 2.77e-10 s                  ; 2.75e-10 s                  ; Yes                        ; Yes                        ; 2.75 V                      ; 1.99e-07 V                  ; 2.83 V             ; -0.0718 V          ; 0.269 V                             ; 0.234 V                             ; 2.77e-10 s                 ; 2.75e-10 s                 ; Yes                       ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_a[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.076 V            ; 0.363 V                              ; 0.16 V                               ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.076 V           ; 0.363 V                             ; 0.16 V                              ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000419 V                   ; 2.85 V              ; -0.0671 V           ; 0.203 V                              ; 0.19 V                               ; 4.57e-10 s                  ; 4.54e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000419 V                  ; 2.85 V             ; -0.0671 V          ; 0.203 V                             ; 0.19 V                              ; 4.57e-10 s                 ; 4.54e-10 s                 ; No                        ; No                        ;
; port_a[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.0763 V           ; 0.365 V                              ; 0.161 V                              ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.0763 V          ; 0.365 V                             ; 0.161 V                             ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000362 V                   ; 2.79 V              ; -0.0303 V           ; 0.139 V                              ; 0.127 V                              ; 4.44e-10 s                  ; 4.38e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000362 V                  ; 2.79 V             ; -0.0303 V          ; 0.139 V                             ; 0.127 V                             ; 4.44e-10 s                 ; 4.38e-10 s                 ; No                        ; Yes                       ;
; port_a[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.076 V            ; 0.363 V                              ; 0.16 V                               ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.076 V           ; 0.363 V                             ; 0.16 V                              ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000419 V                   ; 2.85 V              ; -0.0671 V           ; 0.203 V                              ; 0.19 V                               ; 4.57e-10 s                  ; 4.54e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000419 V                  ; 2.85 V             ; -0.0671 V          ; 0.203 V                             ; 0.19 V                              ; 4.57e-10 s                 ; 4.54e-10 s                 ; No                        ; No                        ;
; port_a[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.0763 V           ; 0.365 V                              ; 0.161 V                              ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.0763 V          ; 0.365 V                             ; 0.161 V                             ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000362 V                   ; 2.79 V              ; -0.0303 V           ; 0.139 V                              ; 0.127 V                              ; 4.44e-10 s                  ; 4.38e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000362 V                  ; 2.79 V             ; -0.0303 V          ; 0.139 V                             ; 0.127 V                             ; 4.44e-10 s                 ; 4.38e-10 s                 ; No                        ; Yes                       ;
; port_a[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.076 V            ; 0.363 V                              ; 0.16 V                               ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.076 V           ; 0.363 V                             ; 0.16 V                              ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.0763 V           ; 0.365 V                              ; 0.161 V                              ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.0763 V          ; 0.365 V                             ; 0.161 V                             ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.076 V            ; 0.363 V                              ; 0.16 V                               ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.076 V           ; 0.363 V                             ; 0.16 V                              ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.0763 V           ; 0.365 V                              ; 0.161 V                              ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.0763 V          ; 0.365 V                             ; 0.161 V                             ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.076 V            ; 0.363 V                              ; 0.16 V                               ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.076 V           ; 0.363 V                             ; 0.16 V                              ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.0763 V           ; 0.365 V                              ; 0.161 V                              ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.0763 V          ; 0.365 V                             ; 0.161 V                             ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.076 V            ; 0.363 V                              ; 0.16 V                               ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.076 V           ; 0.363 V                             ; 0.16 V                              ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.0763 V           ; 0.365 V                              ; 0.161 V                              ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.0763 V          ; 0.365 V                             ; 0.161 V                             ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.076 V            ; 0.363 V                              ; 0.16 V                               ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.076 V           ; 0.363 V                             ; 0.16 V                              ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.00041 V                    ; 2.85 V              ; -0.0763 V           ; 0.365 V                              ; 0.161 V                              ; 3.08e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.00041 V                   ; 2.85 V             ; -0.0763 V          ; 0.365 V                             ; 0.161 V                             ; 3.08e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; port_a[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000419 V                   ; 2.85 V              ; -0.0671 V           ; 0.203 V                              ; 0.19 V                               ; 4.57e-10 s                  ; 4.54e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000419 V                  ; 2.85 V             ; -0.0671 V          ; 0.203 V                             ; 0.19 V                              ; 4.57e-10 s                 ; 4.54e-10 s                 ; No                        ; No                        ;
; port_a[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000362 V                   ; 2.79 V              ; -0.0303 V           ; 0.139 V                              ; 0.127 V                              ; 4.44e-10 s                  ; 4.38e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000362 V                  ; 2.79 V             ; -0.0303 V          ; 0.139 V                             ; 0.127 V                             ; 4.44e-10 s                 ; 4.38e-10 s                 ; No                        ; Yes                       ;
; port_a[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000419 V                   ; 2.85 V              ; -0.0671 V           ; 0.203 V                              ; 0.19 V                               ; 4.57e-10 s                  ; 4.54e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000419 V                  ; 2.85 V             ; -0.0671 V          ; 0.203 V                             ; 0.19 V                              ; 4.57e-10 s                 ; 4.54e-10 s                 ; No                        ; No                        ;
; port_a[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000362 V                   ; 2.79 V              ; -0.0303 V           ; 0.139 V                              ; 0.127 V                              ; 4.44e-10 s                  ; 4.38e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000362 V                  ; 2.79 V             ; -0.0303 V          ; 0.139 V                             ; 0.127 V                             ; 4.44e-10 s                 ; 4.38e-10 s                 ; No                        ; Yes                       ;
; port_a[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000419 V                   ; 2.85 V              ; -0.0671 V           ; 0.203 V                              ; 0.19 V                               ; 4.57e-10 s                  ; 4.54e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000419 V                  ; 2.85 V             ; -0.0671 V          ; 0.203 V                             ; 0.19 V                              ; 4.57e-10 s                 ; 4.54e-10 s                 ; No                        ; No                        ;
; port_a[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000362 V                   ; 2.79 V              ; -0.0303 V           ; 0.139 V                              ; 0.127 V                              ; 4.44e-10 s                  ; 4.38e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000362 V                  ; 2.79 V             ; -0.0303 V          ; 0.139 V                             ; 0.127 V                             ; 4.44e-10 s                 ; 4.38e-10 s                 ; No                        ; Yes                       ;
; port_a[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000419 V                   ; 2.85 V              ; -0.0671 V           ; 0.203 V                              ; 0.19 V                               ; 4.57e-10 s                  ; 4.54e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000419 V                  ; 2.85 V             ; -0.0671 V          ; 0.203 V                             ; 0.19 V                              ; 4.57e-10 s                 ; 4.54e-10 s                 ; No                        ; No                        ;
; port_a[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000362 V                   ; 2.79 V              ; -0.0303 V           ; 0.139 V                              ; 0.127 V                              ; 4.44e-10 s                  ; 4.38e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000362 V                  ; 2.79 V             ; -0.0303 V          ; 0.139 V                             ; 0.127 V                             ; 4.44e-10 s                 ; 4.38e-10 s                 ; No                        ; Yes                       ;
; port_a[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000419 V                   ; 2.85 V              ; -0.0671 V           ; 0.203 V                              ; 0.19 V                               ; 4.57e-10 s                  ; 4.54e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000419 V                  ; 2.85 V             ; -0.0671 V          ; 0.203 V                             ; 0.19 V                              ; 4.57e-10 s                 ; 4.54e-10 s                 ; No                        ; No                        ;
; port_a[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000362 V                   ; 2.79 V              ; -0.0303 V           ; 0.139 V                              ; 0.127 V                              ; 4.44e-10 s                  ; 4.38e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000362 V                  ; 2.79 V             ; -0.0303 V          ; 0.139 V                             ; 0.127 V                             ; 4.44e-10 s                 ; 4.38e-10 s                 ; No                        ; Yes                       ;
; port_a[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000419 V                   ; 2.85 V              ; -0.0671 V           ; 0.203 V                              ; 0.19 V                               ; 4.57e-10 s                  ; 4.54e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000419 V                  ; 2.85 V             ; -0.0671 V          ; 0.203 V                             ; 0.19 V                              ; 4.57e-10 s                 ; 4.54e-10 s                 ; No                        ; No                        ;
; port_a[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000362 V                   ; 2.79 V              ; -0.0303 V           ; 0.139 V                              ; 0.127 V                              ; 4.44e-10 s                  ; 4.38e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000362 V                  ; 2.79 V             ; -0.0303 V          ; 0.139 V                             ; 0.127 V                             ; 4.44e-10 s                 ; 4.38e-10 s                 ; No                        ; Yes                       ;
; port_a[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000419 V                   ; 2.85 V              ; -0.0671 V           ; 0.203 V                              ; 0.19 V                               ; 4.57e-10 s                  ; 4.54e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000419 V                  ; 2.85 V             ; -0.0671 V          ; 0.203 V                             ; 0.19 V                              ; 4.57e-10 s                 ; 4.54e-10 s                 ; No                        ; No                        ;
; port_a[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000362 V                   ; 2.79 V              ; -0.0303 V           ; 0.139 V                              ; 0.127 V                              ; 4.44e-10 s                  ; 4.38e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000362 V                  ; 2.79 V             ; -0.0303 V          ; 0.139 V                             ; 0.127 V                             ; 4.44e-10 s                 ; 4.38e-10 s                 ; No                        ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                      ; To Clock                                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1793834  ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                      ; To Clock                                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1793834  ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 64    ; 64   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Mar 20 16:37:24 2014
Info: Command: quartus_sta AProp -c AProp_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AProp_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk_in clk_in
    Info (332110): create_generated_clock -source {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 5 -multiply_by 32 -duty_cycle 50.00 -name {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 5 -multiply_by 32 -duty_cycle 50.00 -name {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]} {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]}
    Info (332110): create_generated_clock -source {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 5 -multiply_by 32 -duty_cycle 50.00 -name {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]} {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]}
    Info (332110): create_generated_clock -source {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 5 -multiply_by 32 -duty_cycle 50.00 -name {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]} {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]}
    Info (332110): create_generated_clock -source {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 5 -multiply_by 32 -duty_cycle 50.00 -name {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]} {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]}
    Info (332110): create_generated_clock -source {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 5 -multiply_by 32 -duty_cycle 50.00 -name {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]} {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]}
    Info (332110): create_generated_clock -source {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 5 -multiply_by 32 -duty_cycle 50.00 -name {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]} {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]}
    Info (332110): create_generated_clock -source {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 5 -multiply_by 32 -duty_cycle 50.00 -name {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]} {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]}
    Info (332110): create_generated_clock -source {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 4 -duty_cycle 50.00 -name {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.213
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.213        -0.213 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case hold slack is 0.458
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.458         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.562         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     4.900         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.944         0.000 clk_in 
Info: Analyzing Slow 1100mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.042
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.042         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case hold slack is 0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.500         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.562         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     4.828         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.974         0.000 clk_in 
Info: Analyzing Fast 1100mV 100C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.516         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case hold slack is 0.184
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.184         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.562         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     5.148         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.646         0.000 clk_in 
Info: Analyzing Fast 1100mV -40C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.701
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.701         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case hold slack is 0.163
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.163         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.562         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     5.148         0.000 comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     9.634         0.000 clk_in 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 1102 megabytes
    Info: Processing ended: Thu Mar 20 16:37:59 2014
    Info: Elapsed time: 00:00:35
    Info: Total CPU time (on all processors): 00:00:35


