// Generated by CIRCT firtool-1.128.0
module Top(	// src/main/scala/mycpu/Top.scala:9:7
  input clock,	// src/main/scala/mycpu/Top.scala:9:7
        reset	// src/main/scala/mycpu/Top.scala:9:7
);

  wire        _clint_io_bus_aw_ready;	// src/main/scala/mycpu/Top.scala:18:24
  wire        _clint_io_bus_w_ready;	// src/main/scala/mycpu/Top.scala:18:24
  wire        _clint_io_bus_b_valid;	// src/main/scala/mycpu/Top.scala:18:24
  wire        _clint_io_bus_ar_ready;	// src/main/scala/mycpu/Top.scala:18:24
  wire        _clint_io_bus_r_valid;	// src/main/scala/mycpu/Top.scala:18:24
  wire [31:0] _clint_io_bus_r_bits_data;	// src/main/scala/mycpu/Top.scala:18:24
  wire        _serial_io_bus_aw_ready;	// src/main/scala/mycpu/Top.scala:17:24
  wire        _serial_io_bus_w_ready;	// src/main/scala/mycpu/Top.scala:17:24
  wire        _serial_io_bus_b_valid;	// src/main/scala/mycpu/Top.scala:17:24
  wire        _serial_io_bus_ar_ready;	// src/main/scala/mycpu/Top.scala:17:24
  wire        _serial_io_bus_r_valid;	// src/main/scala/mycpu/Top.scala:17:24
  wire [31:0] _serial_io_bus_r_bits_data;	// src/main/scala/mycpu/Top.scala:17:24
  wire        _sram_io_bus_aw_ready;	// src/main/scala/mycpu/Top.scala:16:24
  wire        _sram_io_bus_w_ready;	// src/main/scala/mycpu/Top.scala:16:24
  wire        _sram_io_bus_b_valid;	// src/main/scala/mycpu/Top.scala:16:24
  wire        _sram_io_bus_ar_ready;	// src/main/scala/mycpu/Top.scala:16:24
  wire        _sram_io_bus_r_valid;	// src/main/scala/mycpu/Top.scala:16:24
  wire [31:0] _sram_io_bus_r_bits_data;	// src/main/scala/mycpu/Top.scala:16:24
  wire [1:0]  _sram_io_bus_r_bits_resp;	// src/main/scala/mycpu/Top.scala:16:24
  wire        _xbar_io_in_aw_ready;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_in_w_ready;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_in_b_valid;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_in_ar_ready;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_in_r_valid;	// src/main/scala/mycpu/Top.scala:13:28
  wire [31:0] _xbar_io_in_r_bits_data;	// src/main/scala/mycpu/Top.scala:13:28
  wire [1:0]  _xbar_io_in_r_bits_resp;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_0_aw_valid;	// src/main/scala/mycpu/Top.scala:13:28
  wire [31:0] _xbar_io_slaves_0_aw_bits_addr;	// src/main/scala/mycpu/Top.scala:13:28
  wire [2:0]  _xbar_io_slaves_0_aw_bits_size;	// src/main/scala/mycpu/Top.scala:13:28
  wire [1:0]  _xbar_io_slaves_0_aw_bits_burst;	// src/main/scala/mycpu/Top.scala:13:28
  wire [2:0]  _xbar_io_slaves_0_aw_bits_prot;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_0_w_valid;	// src/main/scala/mycpu/Top.scala:13:28
  wire [31:0] _xbar_io_slaves_0_w_bits_data;	// src/main/scala/mycpu/Top.scala:13:28
  wire [3:0]  _xbar_io_slaves_0_w_bits_strb;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_0_w_bits_last;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_0_b_ready;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_0_ar_valid;	// src/main/scala/mycpu/Top.scala:13:28
  wire [31:0] _xbar_io_slaves_0_ar_bits_addr;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_0_r_ready;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_1_aw_valid;	// src/main/scala/mycpu/Top.scala:13:28
  wire [31:0] _xbar_io_slaves_1_aw_bits_addr;	// src/main/scala/mycpu/Top.scala:13:28
  wire [2:0]  _xbar_io_slaves_1_aw_bits_size;	// src/main/scala/mycpu/Top.scala:13:28
  wire [1:0]  _xbar_io_slaves_1_aw_bits_burst;	// src/main/scala/mycpu/Top.scala:13:28
  wire [2:0]  _xbar_io_slaves_1_aw_bits_prot;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_1_w_valid;	// src/main/scala/mycpu/Top.scala:13:28
  wire [31:0] _xbar_io_slaves_1_w_bits_data;	// src/main/scala/mycpu/Top.scala:13:28
  wire [3:0]  _xbar_io_slaves_1_w_bits_strb;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_1_w_bits_last;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_1_b_ready;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_1_ar_valid;	// src/main/scala/mycpu/Top.scala:13:28
  wire [31:0] _xbar_io_slaves_1_ar_bits_addr;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_1_r_ready;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_2_aw_valid;	// src/main/scala/mycpu/Top.scala:13:28
  wire [31:0] _xbar_io_slaves_2_aw_bits_addr;	// src/main/scala/mycpu/Top.scala:13:28
  wire [2:0]  _xbar_io_slaves_2_aw_bits_size;	// src/main/scala/mycpu/Top.scala:13:28
  wire [1:0]  _xbar_io_slaves_2_aw_bits_burst;	// src/main/scala/mycpu/Top.scala:13:28
  wire [2:0]  _xbar_io_slaves_2_aw_bits_prot;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_2_w_valid;	// src/main/scala/mycpu/Top.scala:13:28
  wire [31:0] _xbar_io_slaves_2_w_bits_data;	// src/main/scala/mycpu/Top.scala:13:28
  wire [3:0]  _xbar_io_slaves_2_w_bits_strb;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_2_w_bits_last;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_2_b_ready;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_2_ar_valid;	// src/main/scala/mycpu/Top.scala:13:28
  wire [31:0] _xbar_io_slaves_2_ar_bits_addr;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _xbar_io_slaves_2_r_ready;	// src/main/scala/mycpu/Top.scala:13:28
  wire        _core_io_master_aw_valid;	// src/main/scala/mycpu/Top.scala:12:28
  wire [31:0] _core_io_master_aw_bits_addr;	// src/main/scala/mycpu/Top.scala:12:28
  wire [2:0]  _core_io_master_aw_bits_size;	// src/main/scala/mycpu/Top.scala:12:28
  wire [1:0]  _core_io_master_aw_bits_burst;	// src/main/scala/mycpu/Top.scala:12:28
  wire [2:0]  _core_io_master_aw_bits_prot;	// src/main/scala/mycpu/Top.scala:12:28
  wire        _core_io_master_w_valid;	// src/main/scala/mycpu/Top.scala:12:28
  wire [31:0] _core_io_master_w_bits_data;	// src/main/scala/mycpu/Top.scala:12:28
  wire [3:0]  _core_io_master_w_bits_strb;	// src/main/scala/mycpu/Top.scala:12:28
  wire        _core_io_master_w_bits_last;	// src/main/scala/mycpu/Top.scala:12:28
  wire        _core_io_master_b_ready;	// src/main/scala/mycpu/Top.scala:12:28
  wire        _core_io_master_ar_valid;	// src/main/scala/mycpu/Top.scala:12:28
  wire [31:0] _core_io_master_ar_bits_addr;	// src/main/scala/mycpu/Top.scala:12:28
  wire        _core_io_master_r_ready;	// src/main/scala/mycpu/Top.scala:12:28
  Core core (	// src/main/scala/mycpu/Top.scala:12:28
    .clock                   (clock),
    .reset                   (reset),
    .io_master_aw_ready      (_xbar_io_in_aw_ready),	// src/main/scala/mycpu/Top.scala:13:28
    .io_master_aw_valid      (_core_io_master_aw_valid),
    .io_master_aw_bits_addr  (_core_io_master_aw_bits_addr),
    .io_master_aw_bits_size  (_core_io_master_aw_bits_size),
    .io_master_aw_bits_burst (_core_io_master_aw_bits_burst),
    .io_master_aw_bits_prot  (_core_io_master_aw_bits_prot),
    .io_master_w_ready       (_xbar_io_in_w_ready),	// src/main/scala/mycpu/Top.scala:13:28
    .io_master_w_valid       (_core_io_master_w_valid),
    .io_master_w_bits_data   (_core_io_master_w_bits_data),
    .io_master_w_bits_strb   (_core_io_master_w_bits_strb),
    .io_master_w_bits_last   (_core_io_master_w_bits_last),
    .io_master_b_ready       (_core_io_master_b_ready),
    .io_master_b_valid       (_xbar_io_in_b_valid),	// src/main/scala/mycpu/Top.scala:13:28
    .io_master_ar_ready      (_xbar_io_in_ar_ready),	// src/main/scala/mycpu/Top.scala:13:28
    .io_master_ar_valid      (_core_io_master_ar_valid),
    .io_master_ar_bits_addr  (_core_io_master_ar_bits_addr),
    .io_master_r_ready       (_core_io_master_r_ready),
    .io_master_r_valid       (_xbar_io_in_r_valid),	// src/main/scala/mycpu/Top.scala:13:28
    .io_master_r_bits_data   (_xbar_io_in_r_bits_data),	// src/main/scala/mycpu/Top.scala:13:28
    .io_master_r_bits_resp   (_xbar_io_in_r_bits_resp)	// src/main/scala/mycpu/Top.scala:13:28
  );	// src/main/scala/mycpu/Top.scala:12:28
  Xbar xbar (	// src/main/scala/mycpu/Top.scala:13:28
    .clock                     (clock),
    .reset                     (reset),
    .io_in_aw_ready            (_xbar_io_in_aw_ready),
    .io_in_aw_valid            (_core_io_master_aw_valid),	// src/main/scala/mycpu/Top.scala:12:28
    .io_in_aw_bits_addr        (_core_io_master_aw_bits_addr),	// src/main/scala/mycpu/Top.scala:12:28
    .io_in_aw_bits_size        (_core_io_master_aw_bits_size),	// src/main/scala/mycpu/Top.scala:12:28
    .io_in_aw_bits_burst       (_core_io_master_aw_bits_burst),	// src/main/scala/mycpu/Top.scala:12:28
    .io_in_aw_bits_prot        (_core_io_master_aw_bits_prot),	// src/main/scala/mycpu/Top.scala:12:28
    .io_in_w_ready             (_xbar_io_in_w_ready),
    .io_in_w_valid             (_core_io_master_w_valid),	// src/main/scala/mycpu/Top.scala:12:28
    .io_in_w_bits_data         (_core_io_master_w_bits_data),	// src/main/scala/mycpu/Top.scala:12:28
    .io_in_w_bits_strb         (_core_io_master_w_bits_strb),	// src/main/scala/mycpu/Top.scala:12:28
    .io_in_w_bits_last         (_core_io_master_w_bits_last),	// src/main/scala/mycpu/Top.scala:12:28
    .io_in_b_ready             (_core_io_master_b_ready),	// src/main/scala/mycpu/Top.scala:12:28
    .io_in_b_valid             (_xbar_io_in_b_valid),
    .io_in_ar_ready            (_xbar_io_in_ar_ready),
    .io_in_ar_valid            (_core_io_master_ar_valid),	// src/main/scala/mycpu/Top.scala:12:28
    .io_in_ar_bits_addr        (_core_io_master_ar_bits_addr),	// src/main/scala/mycpu/Top.scala:12:28
    .io_in_r_ready             (_core_io_master_r_ready),	// src/main/scala/mycpu/Top.scala:12:28
    .io_in_r_valid             (_xbar_io_in_r_valid),
    .io_in_r_bits_data         (_xbar_io_in_r_bits_data),
    .io_in_r_bits_resp         (_xbar_io_in_r_bits_resp),
    .io_slaves_0_aw_ready      (_sram_io_bus_aw_ready),	// src/main/scala/mycpu/Top.scala:16:24
    .io_slaves_0_aw_valid      (_xbar_io_slaves_0_aw_valid),
    .io_slaves_0_aw_bits_addr  (_xbar_io_slaves_0_aw_bits_addr),
    .io_slaves_0_aw_bits_size  (_xbar_io_slaves_0_aw_bits_size),
    .io_slaves_0_aw_bits_burst (_xbar_io_slaves_0_aw_bits_burst),
    .io_slaves_0_aw_bits_prot  (_xbar_io_slaves_0_aw_bits_prot),
    .io_slaves_0_w_ready       (_sram_io_bus_w_ready),	// src/main/scala/mycpu/Top.scala:16:24
    .io_slaves_0_w_valid       (_xbar_io_slaves_0_w_valid),
    .io_slaves_0_w_bits_data   (_xbar_io_slaves_0_w_bits_data),
    .io_slaves_0_w_bits_strb   (_xbar_io_slaves_0_w_bits_strb),
    .io_slaves_0_w_bits_last   (_xbar_io_slaves_0_w_bits_last),
    .io_slaves_0_b_ready       (_xbar_io_slaves_0_b_ready),
    .io_slaves_0_b_valid       (_sram_io_bus_b_valid),	// src/main/scala/mycpu/Top.scala:16:24
    .io_slaves_0_ar_ready      (_sram_io_bus_ar_ready),	// src/main/scala/mycpu/Top.scala:16:24
    .io_slaves_0_ar_valid      (_xbar_io_slaves_0_ar_valid),
    .io_slaves_0_ar_bits_addr  (_xbar_io_slaves_0_ar_bits_addr),
    .io_slaves_0_r_ready       (_xbar_io_slaves_0_r_ready),
    .io_slaves_0_r_valid       (_sram_io_bus_r_valid),	// src/main/scala/mycpu/Top.scala:16:24
    .io_slaves_0_r_bits_data   (_sram_io_bus_r_bits_data),	// src/main/scala/mycpu/Top.scala:16:24
    .io_slaves_0_r_bits_resp   (_sram_io_bus_r_bits_resp),	// src/main/scala/mycpu/Top.scala:16:24
    .io_slaves_1_aw_ready      (_serial_io_bus_aw_ready),	// src/main/scala/mycpu/Top.scala:17:24
    .io_slaves_1_aw_valid      (_xbar_io_slaves_1_aw_valid),
    .io_slaves_1_aw_bits_addr  (_xbar_io_slaves_1_aw_bits_addr),
    .io_slaves_1_aw_bits_size  (_xbar_io_slaves_1_aw_bits_size),
    .io_slaves_1_aw_bits_burst (_xbar_io_slaves_1_aw_bits_burst),
    .io_slaves_1_aw_bits_prot  (_xbar_io_slaves_1_aw_bits_prot),
    .io_slaves_1_w_ready       (_serial_io_bus_w_ready),	// src/main/scala/mycpu/Top.scala:17:24
    .io_slaves_1_w_valid       (_xbar_io_slaves_1_w_valid),
    .io_slaves_1_w_bits_data   (_xbar_io_slaves_1_w_bits_data),
    .io_slaves_1_w_bits_strb   (_xbar_io_slaves_1_w_bits_strb),
    .io_slaves_1_w_bits_last   (_xbar_io_slaves_1_w_bits_last),
    .io_slaves_1_b_ready       (_xbar_io_slaves_1_b_ready),
    .io_slaves_1_b_valid       (_serial_io_bus_b_valid),	// src/main/scala/mycpu/Top.scala:17:24
    .io_slaves_1_ar_ready      (_serial_io_bus_ar_ready),	// src/main/scala/mycpu/Top.scala:17:24
    .io_slaves_1_ar_valid      (_xbar_io_slaves_1_ar_valid),
    .io_slaves_1_ar_bits_addr  (_xbar_io_slaves_1_ar_bits_addr),
    .io_slaves_1_r_ready       (_xbar_io_slaves_1_r_ready),
    .io_slaves_1_r_valid       (_serial_io_bus_r_valid),	// src/main/scala/mycpu/Top.scala:17:24
    .io_slaves_1_r_bits_data   (_serial_io_bus_r_bits_data),	// src/main/scala/mycpu/Top.scala:17:24
    .io_slaves_2_aw_ready      (_clint_io_bus_aw_ready),	// src/main/scala/mycpu/Top.scala:18:24
    .io_slaves_2_aw_valid      (_xbar_io_slaves_2_aw_valid),
    .io_slaves_2_aw_bits_addr  (_xbar_io_slaves_2_aw_bits_addr),
    .io_slaves_2_aw_bits_size  (_xbar_io_slaves_2_aw_bits_size),
    .io_slaves_2_aw_bits_burst (_xbar_io_slaves_2_aw_bits_burst),
    .io_slaves_2_aw_bits_prot  (_xbar_io_slaves_2_aw_bits_prot),
    .io_slaves_2_w_ready       (_clint_io_bus_w_ready),	// src/main/scala/mycpu/Top.scala:18:24
    .io_slaves_2_w_valid       (_xbar_io_slaves_2_w_valid),
    .io_slaves_2_w_bits_data   (_xbar_io_slaves_2_w_bits_data),
    .io_slaves_2_w_bits_strb   (_xbar_io_slaves_2_w_bits_strb),
    .io_slaves_2_w_bits_last   (_xbar_io_slaves_2_w_bits_last),
    .io_slaves_2_b_ready       (_xbar_io_slaves_2_b_ready),
    .io_slaves_2_b_valid       (_clint_io_bus_b_valid),	// src/main/scala/mycpu/Top.scala:18:24
    .io_slaves_2_ar_ready      (_clint_io_bus_ar_ready),	// src/main/scala/mycpu/Top.scala:18:24
    .io_slaves_2_ar_valid      (_xbar_io_slaves_2_ar_valid),
    .io_slaves_2_ar_bits_addr  (_xbar_io_slaves_2_ar_bits_addr),
    .io_slaves_2_r_ready       (_xbar_io_slaves_2_r_ready),
    .io_slaves_2_r_valid       (_clint_io_bus_r_valid),	// src/main/scala/mycpu/Top.scala:18:24
    .io_slaves_2_r_bits_data   (_clint_io_bus_r_bits_data)	// src/main/scala/mycpu/Top.scala:18:24
  );	// src/main/scala/mycpu/Top.scala:13:28
  SRAMAXIWrapper sram (	// src/main/scala/mycpu/Top.scala:16:24
    .clock                (clock),
    .reset                (reset),
    .io_bus_aw_ready      (_sram_io_bus_aw_ready),
    .io_bus_aw_valid      (_xbar_io_slaves_0_aw_valid),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_aw_bits_addr  (_xbar_io_slaves_0_aw_bits_addr),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_aw_bits_size  (_xbar_io_slaves_0_aw_bits_size),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_aw_bits_burst (_xbar_io_slaves_0_aw_bits_burst),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_aw_bits_prot  (_xbar_io_slaves_0_aw_bits_prot),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_w_ready       (_sram_io_bus_w_ready),
    .io_bus_w_valid       (_xbar_io_slaves_0_w_valid),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_w_bits_data   (_xbar_io_slaves_0_w_bits_data),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_w_bits_strb   (_xbar_io_slaves_0_w_bits_strb),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_w_bits_last   (_xbar_io_slaves_0_w_bits_last),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_b_ready       (_xbar_io_slaves_0_b_ready),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_b_valid       (_sram_io_bus_b_valid),
    .io_bus_ar_ready      (_sram_io_bus_ar_ready),
    .io_bus_ar_valid      (_xbar_io_slaves_0_ar_valid),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_ar_bits_addr  (_xbar_io_slaves_0_ar_bits_addr),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_r_ready       (_xbar_io_slaves_0_r_ready),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_r_valid       (_sram_io_bus_r_valid),
    .io_bus_r_bits_data   (_sram_io_bus_r_bits_data),
    .io_bus_r_bits_resp   (_sram_io_bus_r_bits_resp)
  );	// src/main/scala/mycpu/Top.scala:16:24
  Serial serial (	// src/main/scala/mycpu/Top.scala:17:24
    .clock                (clock),
    .reset                (reset),
    .io_bus_aw_ready      (_serial_io_bus_aw_ready),
    .io_bus_aw_valid      (_xbar_io_slaves_1_aw_valid),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_aw_bits_addr  (_xbar_io_slaves_1_aw_bits_addr),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_aw_bits_size  (_xbar_io_slaves_1_aw_bits_size),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_aw_bits_burst (_xbar_io_slaves_1_aw_bits_burst),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_aw_bits_prot  (_xbar_io_slaves_1_aw_bits_prot),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_w_ready       (_serial_io_bus_w_ready),
    .io_bus_w_valid       (_xbar_io_slaves_1_w_valid),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_w_bits_data   (_xbar_io_slaves_1_w_bits_data),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_w_bits_strb   (_xbar_io_slaves_1_w_bits_strb),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_w_bits_last   (_xbar_io_slaves_1_w_bits_last),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_b_ready       (_xbar_io_slaves_1_b_ready),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_b_valid       (_serial_io_bus_b_valid),
    .io_bus_ar_ready      (_serial_io_bus_ar_ready),
    .io_bus_ar_valid      (_xbar_io_slaves_1_ar_valid),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_ar_bits_addr  (_xbar_io_slaves_1_ar_bits_addr),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_r_ready       (_xbar_io_slaves_1_r_ready),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_r_valid       (_serial_io_bus_r_valid),
    .io_bus_r_bits_data   (_serial_io_bus_r_bits_data)
  );	// src/main/scala/mycpu/Top.scala:17:24
  CLINT clint (	// src/main/scala/mycpu/Top.scala:18:24
    .clock                (clock),
    .reset                (reset),
    .io_bus_aw_ready      (_clint_io_bus_aw_ready),
    .io_bus_aw_valid      (_xbar_io_slaves_2_aw_valid),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_aw_bits_addr  (_xbar_io_slaves_2_aw_bits_addr),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_aw_bits_size  (_xbar_io_slaves_2_aw_bits_size),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_aw_bits_burst (_xbar_io_slaves_2_aw_bits_burst),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_aw_bits_prot  (_xbar_io_slaves_2_aw_bits_prot),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_w_ready       (_clint_io_bus_w_ready),
    .io_bus_w_valid       (_xbar_io_slaves_2_w_valid),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_w_bits_data   (_xbar_io_slaves_2_w_bits_data),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_w_bits_strb   (_xbar_io_slaves_2_w_bits_strb),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_w_bits_last   (_xbar_io_slaves_2_w_bits_last),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_b_ready       (_xbar_io_slaves_2_b_ready),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_b_valid       (_clint_io_bus_b_valid),
    .io_bus_ar_ready      (_clint_io_bus_ar_ready),
    .io_bus_ar_valid      (_xbar_io_slaves_2_ar_valid),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_ar_bits_addr  (_xbar_io_slaves_2_ar_bits_addr),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_r_ready       (_xbar_io_slaves_2_r_ready),	// src/main/scala/mycpu/Top.scala:13:28
    .io_bus_r_valid       (_clint_io_bus_r_valid),
    .io_bus_r_bits_data   (_clint_io_bus_r_bits_data)
  );	// src/main/scala/mycpu/Top.scala:18:24
endmodule

