TimeQuest Timing Analyzer report for lab1
Tue Nov 10 19:06:55 2020
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk_divider:divider|out_clk_inner'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk_divider:divider|out_clk_inner'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:divider|out_clk_inner'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk_divider:divider|out_clk_inner'
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clk_divider:divider|out_clk_inner'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:divider|out_clk_inner'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clk_divider:divider|out_clk_inner'
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clk_divider:divider|out_clk_inner'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:divider|out_clk_inner'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab1                                                            ;
; Device Family      ; Cyclone IV E                                                    ;
; Device Name        ; EP4CE6E22C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                               ;
; clk_divider:divider|out_clk_inner ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:divider|out_clk_inner } ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                      ;
+------------+-----------------+-----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note ;
+------------+-----------------+-----------------------------------+------+
; 114.42 MHz ; 114.42 MHz      ; clk_divider:divider|out_clk_inner ;      ;
; 246.85 MHz ; 246.85 MHz      ; clk                               ;      ;
+------------+-----------------+-----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_divider:divider|out_clk_inner ; -6.676 ; -583.552      ;
; clk                               ; -3.051 ; -15.306       ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clk                               ; 0.103 ; 0.000         ;
; clk_divider:divider|out_clk_inner ; 0.453 ; 0.000         ;
+-----------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -3.000 ; -16.383       ;
; clk_divider:divider|out_clk_inner ; -1.487 ; -165.057      ;
+-----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:divider|out_clk_inner'                                                                                                                                         ;
+--------+--------------------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -6.676 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.099     ; 7.578      ;
; -6.628 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 7.527      ;
; -6.432 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 7.331      ;
; -6.410 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.332      ; 7.743      ;
; -6.399 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.335      ; 7.735      ;
; -6.368 ; SPI_controller:spi|bit_number[3]           ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 7.267      ;
; -6.258 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.080     ; 7.179      ;
; -6.247 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.077     ; 7.171      ;
; -6.213 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.332      ; 7.546      ;
; -6.203 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[6]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 7.102      ;
; -6.192 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[6]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.099     ; 7.094      ;
; -6.151 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[29] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 7.078      ;
; -6.140 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[29] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 7.070      ;
; -6.124 ; SPI_controller:spi|bit_number[5]           ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 7.023      ;
; -6.100 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[17] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 7.027      ;
; -6.089 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[17] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 7.019      ;
; -6.080 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[7]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.979      ;
; -6.076 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|temp[6]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.975      ;
; -6.069 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[7]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.099     ; 6.971      ;
; -6.061 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.080     ; 6.982      ;
; -6.045 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[16] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.972      ;
; -6.034 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[16] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 6.964      ;
; -6.006 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[6]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.905      ;
; -5.956 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[28] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.883      ;
; -5.954 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[29] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.881      ;
; -5.947 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[15] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.312      ; 7.260      ;
; -5.945 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[28] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 6.875      ;
; -5.942 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[14] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.312      ; 7.255      ;
; -5.936 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[15] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.315      ; 7.252      ;
; -5.931 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[14] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.315      ; 7.247      ;
; -5.912 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[21] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.839      ;
; -5.912 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[24] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.839      ;
; -5.911 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[20] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.838      ;
; -5.908 ; SPI_controller:spi|state.command_read_temp ; SPI_controller:spi|inner_data[16] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.547     ; 6.362      ;
; -5.906 ; SPI_controller:spi|bit_number[5]           ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.332      ; 7.239      ;
; -5.903 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[17] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.830      ;
; -5.901 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[21] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 6.831      ;
; -5.901 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[24] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 6.831      ;
; -5.900 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[20] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 6.830      ;
; -5.896 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|temp[6]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.795      ;
; -5.883 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[7]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.782      ;
; -5.878 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[5]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.082     ; 6.797      ;
; -5.877 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[35] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.345      ; 7.223      ;
; -5.875 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[32] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.345      ; 7.221      ;
; -5.867 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[5]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.079     ; 6.789      ;
; -5.862 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[2]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.313      ; 7.176      ;
; -5.851 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[2]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.316      ; 7.168      ;
; -5.848 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[16] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.775      ;
; -5.839 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[25] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.766      ;
; -5.829 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[35] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.342      ; 7.172      ;
; -5.828 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[25] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 6.758      ;
; -5.827 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|temp[6]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.099     ; 6.729      ;
; -5.827 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[32] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.342      ; 7.170      ;
; -5.823 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[4]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.082     ; 6.742      ;
; -5.812 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[4]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.079     ; 6.734      ;
; -5.782 ; SPI_controller:spi|state.command_read_temp ; SPI_controller:spi|inner_data[28] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.547     ; 6.236      ;
; -5.780 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_number[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.080     ; 6.701      ;
; -5.780 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_number[1]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.080     ; 6.701      ;
; -5.780 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_number[2]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.080     ; 6.701      ;
; -5.780 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_number[4]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.080     ; 6.701      ;
; -5.780 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_number[5]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.080     ; 6.701      ;
; -5.780 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_number[3]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.080     ; 6.701      ;
; -5.775 ; SPI_controller:spi|state.command_read_temp ; SPI_controller:spi|inner_data[24] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.547     ; 6.229      ;
; -5.772 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[6]       ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.671      ;
; -5.772 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[7]       ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.671      ;
; -5.772 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[17]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.671      ;
; -5.772 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[18]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.671      ;
; -5.772 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[22]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.671      ;
; -5.768 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[8]       ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.695      ;
; -5.768 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[12]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.695      ;
; -5.768 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[13]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.695      ;
; -5.766 ; SPI_controller:spi|bit_number[4]           ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.665      ;
; -5.764 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[12] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.332      ; 7.097      ;
; -5.764 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[9]       ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.691      ;
; -5.761 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[12] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.335      ; 7.097      ;
; -5.759 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[28] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.686      ;
; -5.754 ; SPI_controller:spi|bit_number[5]           ; SPI_controller:spi|inner_data[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.080     ; 6.675      ;
; -5.753 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|temp[1]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.652      ;
; -5.753 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|temp[2]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.652      ;
; -5.753 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|temp[4]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.652      ;
; -5.750 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[15] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.312      ; 7.063      ;
; -5.745 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[14] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.312      ; 7.058      ;
; -5.740 ; SPI_controller:spi|bit_number[3]           ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.332      ; 7.073      ;
; -5.727 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[19]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.654      ;
; -5.727 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[20]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.654      ;
; -5.727 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[21]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.654      ;
; -5.726 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[8]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.333      ; 7.060      ;
; -5.726 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[16]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.653      ;
; -5.715 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[21] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.642      ;
; -5.715 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[24] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.642      ;
; -5.715 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[8]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.336      ; 7.052      ;
; -5.714 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[20] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.641      ;
; -5.699 ; SPI_controller:spi|bit_number[5]           ; SPI_controller:spi|inner_data[6]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.102     ; 6.598      ;
; -5.693 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[10] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.321      ; 7.015      ;
; -5.682 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[10] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.324      ; 7.007      ;
; -5.681 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[5]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.082     ; 6.600      ;
; -5.665 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[2]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.313      ; 6.979      ;
; -5.654 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[31] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.322      ; 6.977      ;
; -5.647 ; SPI_controller:spi|bit_number[5]           ; SPI_controller:spi|inner_data[29] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.074     ; 6.574      ;
; -5.643 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[31] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.325      ; 6.969      ;
+--------+--------------------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                        ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -3.051 ; clk_divider:divider|counter[1]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.971      ;
; -2.967 ; clk_divider:divider|counter[0]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.887      ;
; -2.743 ; clk_divider:divider|counter[6]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.663      ;
; -2.722 ; clk_divider:divider|counter[3]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.642      ;
; -2.674 ; clk_divider:divider|counter[4]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.594      ;
; -2.630 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.550      ;
; -2.629 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.549      ;
; -2.613 ; clk_divider:divider|counter[2]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.533      ;
; -2.546 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.466      ;
; -2.545 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.465      ;
; -2.510 ; clk_divider:divider|counter[5]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.430      ;
; -2.301 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.221      ;
; -2.293 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.213      ;
; -2.152 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.072      ;
; -2.151 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.071      ;
; -2.150 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.130 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.050      ;
; -2.126 ; clk_divider:divider|counter[7]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.046      ;
; -2.104 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.024      ;
; -2.103 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.023      ;
; -2.095 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 3.015      ;
; -1.981 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.901      ;
; -1.553 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.473      ;
; -1.492 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.412      ;
; -1.343 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.263      ;
; -1.327 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.247      ;
; -1.323 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.243      ;
; -1.308 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.228      ;
; -1.293 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.213      ;
; -1.278 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.198      ;
; -1.258 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.178      ;
; -1.224 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.144      ;
; -1.197 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.117      ;
; -1.197 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.117      ;
; -1.177 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.097      ;
; -1.172 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.092      ;
; -1.162 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.082      ;
; -1.147 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.067      ;
; -1.142 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.062      ;
; -1.132 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.052      ;
; -1.112 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.032      ;
; -1.083 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 2.003      ;
; -1.078 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.998      ;
; -1.078 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.998      ;
; -1.051 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.971      ;
; -1.051 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.971      ;
; -0.986 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.906      ;
; -0.932 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.852      ;
; -0.905 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[1]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.825      ;
; -0.905 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.825      ;
; -0.736 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.656      ;
; -0.670 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.590      ;
; -0.498 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.418      ;
; -0.490 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.410      ;
; -0.485 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.405      ;
; -0.318 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[1]    ; clk                               ; clk         ; 1.000        ; -0.081     ; 1.238      ;
; 0.036  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk         ; 0.500        ; 2.521      ; 3.237      ;
; 0.369  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk         ; 1.000        ; 2.521      ; 3.404      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                        ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.103 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk         ; 0.000        ; 2.617      ; 3.223      ;
; 0.464 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk         ; -0.500       ; 2.617      ; 3.084      ;
; 0.735 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[1]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.028      ;
; 0.937 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.230      ;
; 0.940 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.943 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.236      ;
; 1.100 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[1]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.107 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.110 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.158 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.451      ;
; 1.221 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.514      ;
; 1.230 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.240 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.249 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.273 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.566      ;
; 1.289 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.582      ;
; 1.295 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.588      ;
; 1.297 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.590      ;
; 1.307 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.600      ;
; 1.361 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.654      ;
; 1.370 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.663      ;
; 1.370 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.663      ;
; 1.378 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.671      ;
; 1.380 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.381 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.674      ;
; 1.389 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.413 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.706      ;
; 1.437 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.730      ;
; 1.440 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.733      ;
; 1.501 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.794      ;
; 1.518 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.811      ;
; 1.520 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.813      ;
; 1.575 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.868      ;
; 1.639 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.932      ;
; 1.658 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 1.951      ;
; 1.848 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.141      ;
; 1.883 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.176      ;
; 1.891 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.184      ;
; 1.892 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.185      ;
; 1.911 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.204      ;
; 1.986 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.279      ;
; 1.987 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.280      ;
; 1.988 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.281      ;
; 2.016 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.309      ;
; 2.133 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.426      ;
; 2.134 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.427      ;
; 2.136 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.429      ;
; 2.199 ; clk_divider:divider|counter[6]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.492      ;
; 2.260 ; clk_divider:divider|counter[5]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.553      ;
; 2.355 ; clk_divider:divider|counter[4]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.648      ;
; 2.367 ; clk_divider:divider|counter[2]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.660      ;
; 2.419 ; clk_divider:divider|counter[7]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.712      ;
; 2.487 ; clk_divider:divider|counter[1]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.780      ;
; 2.506 ; clk_divider:divider|counter[0]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.799      ;
; 2.509 ; clk_divider:divider|counter[3]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.081      ; 2.802      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:divider|out_clk_inner'                                                                                                                                                   ;
+-------+--------------------------------------------+---------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.453 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|start_hold               ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SPI_controller:spi|start                   ; SPI_controller:spi|start                    ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SPI_controller:spi|mosi_on                 ; SPI_controller:spi|mosi_on                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; SPI_controller:spi|clk_sync                ; SPI_controller:spi|clk_sync                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_count[5]             ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|bit_count[4]             ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|bit_count[3]             ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SPI_controller:spi|inner_ready             ; SPI_controller:spi|inner_ready              ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 0.746      ;
; 0.525 ; SPI_controller:spi|inner_data[24]          ; SPI_controller:spi|accel[16]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 0.817      ;
; 0.550 ; SPI_controller:spi|inner_data[17]          ; SPI_controller:spi|accel[9]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 0.842      ;
; 0.550 ; SPI_controller:spi|inner_data[29]          ; SPI_controller:spi|accel[21]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 0.843      ;
; 0.631 ; SPI_controller:spi|state.read_temp         ; SPI_controller:spi|state.command_read_accel ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.100      ; 0.943      ;
; 0.668 ; SPI_controller:spi|inner_data[28]          ; SPI_controller:spi|accel[20]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 0.961      ;
; 0.675 ; SPI_controller:spi|inner_data[20]          ; SPI_controller:spi|accel[12]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 0.968      ;
; 0.684 ; SPI_controller:spi|inner_data[6]           ; SPI_controller:spi|temp[6]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.079      ; 0.975      ;
; 0.691 ; SPI_controller:spi|inner_data[21]          ; SPI_controller:spi|accel[13]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 0.984      ;
; 0.712 ; SPI_controller:spi|bit_number[5]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.004      ;
; 0.724 ; SPI_controller:spi|hold[0]                 ; SPI_controller:spi|hold[0]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 1.017      ;
; 0.729 ; SPI_controller:spi|hold[4]                 ; SPI_controller:spi|hold[4]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 1.022      ;
; 0.745 ; SPI_controller:spi|state.command_read_temp ; SPI_controller:spi|state.read_temp          ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.100      ; 1.057      ;
; 0.765 ; SPI_controller:spi|bit_number[3]           ; SPI_controller:spi|bit_number[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.057      ;
; 0.774 ; SPI_controller:spi|bit_number[4]           ; SPI_controller:spi|bit_number[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.066      ;
; 0.791 ; SPI_controller:spi|bit_number[2]           ; SPI_controller:spi|bit_number[2]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.083      ;
; 0.806 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|start                    ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 1.099      ;
; 0.807 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[0]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.099      ;
; 0.924 ; SPI_controller:spi|inner_data[16]          ; SPI_controller:spi|accel[8]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 1.217      ;
; 0.940 ; SPI_controller:spi|clk_sync                ; SPI_controller:spi|inner_data[2]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.512      ; 1.664      ;
; 0.940 ; SPI_controller:spi|clk_sync                ; SPI_controller:spi|inner_data[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.512      ; 1.664      ;
; 0.948 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[0]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 1.241      ;
; 0.948 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[4]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 1.241      ;
; 0.955 ; SPI_controller:spi|hold[3]                 ; SPI_controller:spi|hold[3]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 1.248      ;
; 0.978 ; SPI_controller:spi|bit_number[1]           ; SPI_controller:spi|bit_number[1]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.270      ;
; 1.024 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[2]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.554      ; 1.790      ;
; 1.024 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[5]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.554      ; 1.790      ;
; 1.024 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[7]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.554      ; 1.790      ;
; 1.024 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[10]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.554      ; 1.790      ;
; 1.024 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[12]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.554      ; 1.790      ;
; 1.083 ; SPI_controller:spi|inner_data[4]           ; SPI_controller:spi|inner_data[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.375      ;
; 1.115 ; SPI_controller:spi|inner_data[22]          ; SPI_controller:spi|inner_data[22]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.098      ; 1.425      ;
; 1.119 ; SPI_controller:spi|bit_number[3]           ; SPI_controller:spi|bit_number[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.411      ;
; 1.120 ; SPI_controller:spi|inner_data[31]          ; SPI_controller:spi|inner_data[31]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.097      ; 1.429      ;
; 1.135 ; SPI_controller:spi|bit_number[4]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.427      ;
; 1.140 ; SPI_controller:spi|inner_data[2]           ; SPI_controller:spi|temp[2]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.335     ; 1.017      ;
; 1.145 ; SPI_controller:spi|inner_data[16]          ; SPI_controller:spi|inner_data[16]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.437      ;
; 1.149 ; SPI_controller:spi|inner_data[17]          ; SPI_controller:spi|inner_data[17]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.441      ;
; 1.151 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[1]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.443      ;
; 1.152 ; SPI_controller:spi|bit_number[2]           ; SPI_controller:spi|bit_number[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.444      ;
; 1.153 ; SPI_controller:spi|inner_data[25]          ; SPI_controller:spi|accel[17]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.051      ; 1.416      ;
; 1.157 ; SPI_controller:spi|inner_data[14]          ; SPI_controller:spi|accel[6]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.335     ; 1.034      ;
; 1.160 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[2]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.452      ;
; 1.161 ; SPI_controller:spi|bit_number[2]           ; SPI_controller:spi|bit_number[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.453      ;
; 1.166 ; SPI_controller:spi|inner_data[38]          ; SPI_controller:spi|inner_data[38]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.098      ; 1.476      ;
; 1.173 ; SPI_controller:spi|inner_data[10]          ; SPI_controller:spi|inner_data[10]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.097      ; 1.482      ;
; 1.177 ; SPI_controller:spi|inner_data[11]          ; SPI_controller:spi|inner_data[11]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.098      ; 1.487      ;
; 1.177 ; SPI_controller:spi|inner_data[39]          ; SPI_controller:spi|inner_data[39]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.098      ; 1.487      ;
; 1.233 ; SPI_controller:spi|inner_data[36]          ; SPI_controller:spi|inner_data[37]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.098      ; 1.543      ;
; 1.241 ; SPI_controller:spi|inner_data[4]           ; SPI_controller:spi|temp[4]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.060      ; 1.513      ;
; 1.242 ; SPI_controller:spi|inner_data[36]          ; SPI_controller:spi|inner_data[36]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.098      ; 1.552      ;
; 1.243 ; SPI_controller:spi|inner_data[7]           ; SPI_controller:spi|temp[7]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.078      ; 1.533      ;
; 1.244 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[3]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 1.537      ;
; 1.244 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[13]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 1.537      ;
; 1.248 ; SPI_controller:spi|inner_data[11]          ; SPI_controller:spi|inner_data[12]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.098      ; 1.558      ;
; 1.250 ; SPI_controller:spi|bit_number[3]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.542      ;
; 1.255 ; SPI_controller:spi|inner_data[18]          ; SPI_controller:spi|inner_data[18]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.097      ; 1.564      ;
; 1.259 ; SPI_controller:spi|inner_data[12]          ; SPI_controller:spi|temp[12]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.357     ; 1.114      ;
; 1.260 ; SPI_controller:spi|inner_data[12]          ; SPI_controller:spi|accel[4]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.357     ; 1.115      ;
; 1.264 ; SPI_controller:spi|inner_data[28]          ; SPI_controller:spi|inner_data[28]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 1.557      ;
; 1.271 ; SPI_controller:spi|inner_data[11]          ; SPI_controller:spi|temp[11]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.357     ; 1.126      ;
; 1.273 ; SPI_controller:spi|inner_data[11]          ; SPI_controller:spi|accel[3]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.357     ; 1.128      ;
; 1.291 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.583      ;
; 1.292 ; SPI_controller:spi|bit_number[2]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.584      ;
; 1.294 ; SPI_controller:spi|inner_data[25]          ; SPI_controller:spi|inner_data[25]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.586      ;
; 1.300 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.592      ;
; 1.305 ; SPI_controller:spi|state.command_read_temp ; SPI_controller:spi|inner_data[0]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.373     ; 1.144      ;
; 1.306 ; SPI_controller:spi|inner_data[27]          ; SPI_controller:spi|inner_data[27]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.097      ; 1.615      ;
; 1.333 ; SPI_controller:spi|bit_number[1]           ; SPI_controller:spi|bit_number[2]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.625      ;
; 1.347 ; SPI_controller:spi|inner_data[21]          ; SPI_controller:spi|inner_data[21]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 1.640      ;
; 1.362 ; SPI_controller:spi|hold[6]                 ; SPI_controller:spi|hold[7]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.576      ; 2.150      ;
; 1.370 ; SPI_controller:spi|inner_data[12]          ; SPI_controller:spi|inner_data[12]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.098      ; 1.680      ;
; 1.375 ; SPI_controller:spi|inner_data[15]          ; SPI_controller:spi|accel[7]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.335     ; 1.252      ;
; 1.379 ; SPI_controller:spi|inner_data[29]          ; SPI_controller:spi|inner_data[30]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.483      ; 2.074      ;
; 1.388 ; SPI_controller:spi|inner_data[20]          ; SPI_controller:spi|inner_data[20]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 1.681      ;
; 1.388 ; SPI_controller:spi|inner_data[29]          ; SPI_controller:spi|inner_data[29]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; SPI_controller:spi|inner_data[24]          ; SPI_controller:spi|inner_data[24]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.681      ;
; 1.395 ; SPI_controller:spi|inner_data[26]          ; SPI_controller:spi|inner_data[26]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.097      ; 1.704      ;
; 1.401 ; SPI_controller:spi|inner_data[5]           ; SPI_controller:spi|inner_data[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.693      ;
; 1.405 ; SPI_controller:spi|inner_data[15]          ; SPI_controller:spi|inner_data[15]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.097      ; 1.714      ;
; 1.406 ; SPI_controller:spi|hold[9]                 ; SPI_controller:spi|hold[10]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.576      ; 2.194      ;
; 1.406 ; SPI_controller:spi|inner_data[30]          ; SPI_controller:spi|inner_data[30]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.097      ; 1.715      ;
; 1.410 ; SPI_controller:spi|inner_data[34]          ; SPI_controller:spi|inner_data[34]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.097      ; 1.719      ;
; 1.410 ; SPI_controller:spi|bit_number[1]           ; SPI_controller:spi|bit_number[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.702      ;
; 1.419 ; SPI_controller:spi|inner_data[5]           ; SPI_controller:spi|temp[5]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.058      ; 1.689      ;
; 1.422 ; SPI_controller:spi|inner_data[33]          ; SPI_controller:spi|inner_data[33]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.079      ; 1.713      ;
; 1.425 ; SPI_controller:spi|inner_data[8]           ; SPI_controller:spi|inner_data[9]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.098      ; 1.735      ;
; 1.426 ; SPI_controller:spi|inner_data[7]           ; SPI_controller:spi|inner_data[7]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.079      ; 1.717      ;
; 1.429 ; SPI_controller:spi|hold[8]                 ; SPI_controller:spi|hold[10]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.576      ; 2.217      ;
; 1.430 ; SPI_controller:spi|inner_data[14]          ; SPI_controller:spi|inner_data[14]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.097      ; 1.739      ;
; 1.431 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.723      ;
; 1.436 ; SPI_controller:spi|inner_data[19]          ; SPI_controller:spi|inner_data[19]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.097      ; 1.745      ;
; 1.437 ; SPI_controller:spi|inner_data[4]           ; SPI_controller:spi|inner_data[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.080      ; 1.729      ;
+-------+--------------------------------------------+---------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|out_clk_inner ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[0]    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[1]    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[2]    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[3]    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[4]    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[5]    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[6]    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[7]    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|out_clk_inner ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[0]    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[1]    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[2]    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[3]    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[4]    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[5]    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[6]    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[7]    ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|out_clk_inner ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[0]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[1]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[2]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[3]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[4]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[5]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[6]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[7]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|out_clk_inner|clk         ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                       ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]         ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                       ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]         ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk           ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[0]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[1]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[2]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[3]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[4]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[5]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[6]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[7]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|out_clk_inner|clk         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:divider|out_clk_inner'                                                                     ;
+--------+--------------+----------------+------------+-----------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                             ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------+-----------------------------------+------------+---------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[16]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[17]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[18]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[19]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[20]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[21]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[22]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[23]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_count[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_count[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_count[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|clk_sync                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[10]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[11]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[12]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[13]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[14]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[9]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[20]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[21]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[22]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[23]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[24]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[25]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[26]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[27]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[28]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[29]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[30]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[31]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[32]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[33]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[34]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[35]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[36]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[37]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[38]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[39]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_ready              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|mosi_on                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|start                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|start_hold               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|state.command_read_accel ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|state.command_read_temp  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|state.read_accel         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|state.read_temp          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|temp[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|temp[10]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|temp[11]                 ;
+--------+--------------+----------------+------------+-----------------------------------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; miso      ; clk_divider:divider|out_clk_inner ; 6.872 ; 6.907 ; Fall       ; clk_divider:divider|out_clk_inner ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; miso      ; clk_divider:divider|out_clk_inner ; -1.917 ; -2.130 ; Fall       ; clk_divider:divider|out_clk_inner ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; sclk       ; clk_divider:divider|out_clk_inner ; 4.861  ;        ; Rise       ; clk_divider:divider|out_clk_inner ;
; ssb        ; clk_divider:divider|out_clk_inner ; 7.589  ; 7.745  ; Rise       ; clk_divider:divider|out_clk_inner ;
; accel[*]   ; clk_divider:divider|out_clk_inner ; 8.907  ; 8.892  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[0]  ; clk_divider:divider|out_clk_inner ; 8.907  ; 8.892  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[1]  ; clk_divider:divider|out_clk_inner ; 7.576  ; 7.391  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[2]  ; clk_divider:divider|out_clk_inner ; 7.700  ; 7.649  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[3]  ; clk_divider:divider|out_clk_inner ; 7.990  ; 7.773  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[4]  ; clk_divider:divider|out_clk_inner ; 7.710  ; 7.659  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[5]  ; clk_divider:divider|out_clk_inner ; 7.620  ; 7.567  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[6]  ; clk_divider:divider|out_clk_inner ; 7.535  ; 7.357  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[7]  ; clk_divider:divider|out_clk_inner ; 7.303  ; 7.160  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[8]  ; clk_divider:divider|out_clk_inner ; 7.466  ; 7.363  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[9]  ; clk_divider:divider|out_clk_inner ; 7.107  ; 7.010  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[10] ; clk_divider:divider|out_clk_inner ; 7.584  ; 7.382  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[11] ; clk_divider:divider|out_clk_inner ; 7.559  ; 7.367  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[12] ; clk_divider:divider|out_clk_inner ; 7.880  ; 7.731  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[13] ; clk_divider:divider|out_clk_inner ; 7.205  ; 7.152  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[14] ; clk_divider:divider|out_clk_inner ; 7.232  ; 7.063  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[15] ; clk_divider:divider|out_clk_inner ; 8.103  ; 7.919  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[16] ; clk_divider:divider|out_clk_inner ; 7.878  ; 7.737  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[17] ; clk_divider:divider|out_clk_inner ; 8.737  ; 8.706  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[18] ; clk_divider:divider|out_clk_inner ; 7.463  ; 7.364  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[19] ; clk_divider:divider|out_clk_inner ; 7.287  ; 7.150  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[20] ; clk_divider:divider|out_clk_inner ; 7.105  ; 6.990  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[21] ; clk_divider:divider|out_clk_inner ; 7.382  ; 7.266  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[22] ; clk_divider:divider|out_clk_inner ; 8.374  ; 8.398  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[23] ; clk_divider:divider|out_clk_inner ; 7.598  ; 7.424  ; Fall       ; clk_divider:divider|out_clk_inner ;
; mosi       ; clk_divider:divider|out_clk_inner ; 12.926 ; 12.686 ; Fall       ; clk_divider:divider|out_clk_inner ;
; ready      ; clk_divider:divider|out_clk_inner ; 7.327  ; 7.207  ; Fall       ; clk_divider:divider|out_clk_inner ;
; sclk       ; clk_divider:divider|out_clk_inner ; 9.034  ; 8.763  ; Fall       ; clk_divider:divider|out_clk_inner ;
; temp[*]    ; clk_divider:divider|out_clk_inner ; 8.254  ; 8.210  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[0]   ; clk_divider:divider|out_clk_inner ; 8.254  ; 8.210  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[1]   ; clk_divider:divider|out_clk_inner ; 7.015  ; 6.948  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[2]   ; clk_divider:divider|out_clk_inner ; 7.790  ; 7.638  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[3]   ; clk_divider:divider|out_clk_inner ; 7.365  ; 7.256  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[4]   ; clk_divider:divider|out_clk_inner ; 7.343  ; 7.220  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[5]   ; clk_divider:divider|out_clk_inner ; 7.620  ; 7.447  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[6]   ; clk_divider:divider|out_clk_inner ; 7.252  ; 7.122  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[7]   ; clk_divider:divider|out_clk_inner ; 7.721  ; 7.556  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[8]   ; clk_divider:divider|out_clk_inner ; 7.587  ; 7.424  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[9]   ; clk_divider:divider|out_clk_inner ; 7.843  ; 7.732  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[10]  ; clk_divider:divider|out_clk_inner ; 7.527  ; 7.368  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[11]  ; clk_divider:divider|out_clk_inner ; 7.687  ; 7.630  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[12]  ; clk_divider:divider|out_clk_inner ; 8.097  ; 7.913  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[13]  ; clk_divider:divider|out_clk_inner ; 6.960  ; 6.834  ; Fall       ; clk_divider:divider|out_clk_inner ;
+------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; sclk       ; clk_divider:divider|out_clk_inner ; 4.686 ;       ; Rise       ; clk_divider:divider|out_clk_inner ;
; ssb        ; clk_divider:divider|out_clk_inner ; 7.294 ; 7.446 ; Rise       ; clk_divider:divider|out_clk_inner ;
; accel[*]   ; clk_divider:divider|out_clk_inner ; 6.830 ; 6.718 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[0]  ; clk_divider:divider|out_clk_inner ; 8.618 ; 8.606 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[1]  ; clk_divider:divider|out_clk_inner ; 7.282 ; 7.102 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[2]  ; clk_divider:divider|out_clk_inner ; 7.401 ; 7.351 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[3]  ; clk_divider:divider|out_clk_inner ; 7.679 ; 7.469 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[4]  ; clk_divider:divider|out_clk_inner ; 7.411 ; 7.360 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[5]  ; clk_divider:divider|out_clk_inner ; 7.324 ; 7.271 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[6]  ; clk_divider:divider|out_clk_inner ; 7.244 ; 7.071 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[7]  ; clk_divider:divider|out_clk_inner ; 7.021 ; 6.882 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[8]  ; clk_divider:divider|out_clk_inner ; 7.177 ; 7.076 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[9]  ; clk_divider:divider|out_clk_inner ; 6.833 ; 6.738 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[10] ; clk_divider:divider|out_clk_inner ; 7.291 ; 7.095 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[11] ; clk_divider:divider|out_clk_inner ; 7.266 ; 7.079 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[12] ; clk_divider:divider|out_clk_inner ; 7.575 ; 7.429 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[13] ; clk_divider:divider|out_clk_inner ; 6.926 ; 6.873 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[14] ; clk_divider:divider|out_clk_inner ; 6.953 ; 6.789 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[15] ; clk_divider:divider|out_clk_inner ; 7.788 ; 7.610 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[16] ; clk_divider:divider|out_clk_inner ; 7.574 ; 7.436 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[17] ; clk_divider:divider|out_clk_inner ; 8.456 ; 8.428 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[18] ; clk_divider:divider|out_clk_inner ; 7.175 ; 7.078 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[19] ; clk_divider:divider|out_clk_inner ; 7.005 ; 6.871 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[20] ; clk_divider:divider|out_clk_inner ; 6.830 ; 6.718 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[21] ; clk_divider:divider|out_clk_inner ; 7.096 ; 6.983 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[22] ; clk_divider:divider|out_clk_inner ; 8.102 ; 8.128 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[23] ; clk_divider:divider|out_clk_inner ; 7.298 ; 7.129 ; Fall       ; clk_divider:divider|out_clk_inner ;
; mosi       ; clk_divider:divider|out_clk_inner ; 8.261 ; 7.937 ; Fall       ; clk_divider:divider|out_clk_inner ;
; ready      ; clk_divider:divider|out_clk_inner ; 7.044 ; 6.926 ; Fall       ; clk_divider:divider|out_clk_inner ;
; sclk       ; clk_divider:divider|out_clk_inner ; 8.680 ; 4.623 ; Fall       ; clk_divider:divider|out_clk_inner ;
; temp[*]    ; clk_divider:divider|out_clk_inner ; 6.692 ; 6.569 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[0]   ; clk_divider:divider|out_clk_inner ; 7.931 ; 7.888 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[1]   ; clk_divider:divider|out_clk_inner ; 6.741 ; 6.676 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[2]   ; clk_divider:divider|out_clk_inner ; 7.488 ; 7.339 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[3]   ; clk_divider:divider|out_clk_inner ; 7.078 ; 6.973 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[4]   ; clk_divider:divider|out_clk_inner ; 7.053 ; 6.933 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[5]   ; clk_divider:divider|out_clk_inner ; 7.325 ; 7.157 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[6]   ; clk_divider:divider|out_clk_inner ; 6.970 ; 6.845 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[7]   ; clk_divider:divider|out_clk_inner ; 7.422 ; 7.262 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[8]   ; clk_divider:divider|out_clk_inner ; 7.287 ; 7.129 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[9]   ; clk_divider:divider|out_clk_inner ; 7.538 ; 7.430 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[10]  ; clk_divider:divider|out_clk_inner ; 7.230 ; 7.075 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[11]  ; clk_divider:divider|out_clk_inner ; 7.389 ; 7.332 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[12]  ; clk_divider:divider|out_clk_inner ; 7.782 ; 7.604 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[13]  ; clk_divider:divider|out_clk_inner ; 6.692 ; 6.569 ; Fall       ; clk_divider:divider|out_clk_inner ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 123.24 MHz ; 123.24 MHz      ; clk_divider:divider|out_clk_inner ;                                                               ;
; 271.22 MHz ; 250.0 MHz       ; clk                               ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_divider:divider|out_clk_inner ; -6.190 ; -539.773      ;
; clk                               ; -2.687 ; -13.047       ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; clk                               ; 0.189 ; 0.000         ;
; clk_divider:divider|out_clk_inner ; 0.401 ; 0.000         ;
+-----------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -3.000 ; -16.383       ;
; clk_divider:divider|out_clk_inner ; -1.487 ; -165.057      ;
+-----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:divider|out_clk_inner'                                                                                                                                          ;
+--------+--------------------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -6.190 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.089     ; 7.103      ;
; -6.163 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 7.074      ;
; -6.014 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.925      ;
; -5.943 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.294      ; 7.239      ;
; -5.917 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.296      ; 7.215      ;
; -5.874 ; SPI_controller:spi|bit_number[3]           ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.785      ;
; -5.794 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.294      ; 7.090      ;
; -5.786 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.072     ; 6.716      ;
; -5.760 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.070     ; 6.692      ;
; -5.705 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[6]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.616      ;
; -5.679 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[6]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.089     ; 6.592      ;
; -5.645 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|temp[6]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.556      ;
; -5.637 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.072     ; 6.567      ;
; -5.616 ; SPI_controller:spi|bit_number[5]           ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.527      ;
; -5.606 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[29] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.543      ;
; -5.586 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[7]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.497      ;
; -5.580 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[29] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.063     ; 6.519      ;
; -5.569 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[16] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.506      ;
; -5.560 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[7]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.089     ; 6.473      ;
; -5.556 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[6]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.467      ;
; -5.554 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[17] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.491      ;
; -5.543 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[16] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.063     ; 6.482      ;
; -5.528 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[17] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.063     ; 6.467      ;
; -5.476 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|temp[6]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.387      ;
; -5.460 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[15] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.273      ; 6.735      ;
; -5.459 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[14] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.273      ; 6.734      ;
; -5.458 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[28] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.395      ;
; -5.457 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[29] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.394      ;
; -5.451 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[24] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.388      ;
; -5.446 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[35] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.307      ; 6.755      ;
; -5.444 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[32] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.307      ; 6.753      ;
; -5.437 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[7]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.348      ;
; -5.437 ; SPI_controller:spi|state.command_read_temp ; SPI_controller:spi|inner_data[16] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.482     ; 5.957      ;
; -5.434 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[15] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.275      ; 6.711      ;
; -5.433 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[14] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.275      ; 6.710      ;
; -5.432 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[28] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.063     ; 6.371      ;
; -5.425 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[24] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.063     ; 6.364      ;
; -5.420 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[16] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.357      ;
; -5.419 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[35] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.305      ; 6.726      ;
; -5.417 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[32] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.305      ; 6.724      ;
; -5.405 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[17] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.342      ;
; -5.401 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[21] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.064     ; 6.339      ;
; -5.396 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[25] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.333      ;
; -5.396 ; SPI_controller:spi|bit_number[5]           ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.294      ; 6.692      ;
; -5.381 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_number[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 6.312      ;
; -5.381 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_number[1]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 6.312      ;
; -5.381 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_number[2]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 6.312      ;
; -5.381 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_number[4]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 6.312      ;
; -5.381 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_number[5]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 6.312      ;
; -5.381 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_number[3]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.071     ; 6.312      ;
; -5.378 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[20] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.064     ; 6.316      ;
; -5.375 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[21] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.062     ; 6.315      ;
; -5.374 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[6]       ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.285      ;
; -5.374 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[7]       ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.285      ;
; -5.374 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[17]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.285      ;
; -5.374 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[18]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.285      ;
; -5.374 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[22]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.285      ;
; -5.373 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[8]       ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.064     ; 6.311      ;
; -5.373 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[12]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.064     ; 6.311      ;
; -5.373 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[13]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.064     ; 6.311      ;
; -5.371 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[5]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.072     ; 6.301      ;
; -5.370 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[9]       ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.307      ;
; -5.370 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[25] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.063     ; 6.309      ;
; -5.369 ; SPI_controller:spi|bit_number[4]           ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.091     ; 6.280      ;
; -5.361 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[2]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.274      ; 6.637      ;
; -5.352 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[20] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.062     ; 6.292      ;
; -5.350 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|temp[1]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.090     ; 6.262      ;
; -5.350 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|temp[2]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.090     ; 6.262      ;
; -5.350 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|temp[4]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.090     ; 6.262      ;
; -5.345 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[5]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.070     ; 6.277      ;
; -5.337 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[19]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.274      ;
; -5.337 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[20]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.274      ;
; -5.337 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[21]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.274      ;
; -5.335 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|accel[16]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.272      ;
; -5.335 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[2]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.276      ; 6.613      ;
; -5.326 ; SPI_controller:spi|state.command_read_temp ; SPI_controller:spi|inner_data[28] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.482     ; 5.846      ;
; -5.319 ; SPI_controller:spi|state.command_read_temp ; SPI_controller:spi|inner_data[24] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.482     ; 5.839      ;
; -5.317 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|temp[6]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.089     ; 6.230      ;
; -5.316 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[4]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.072     ; 6.246      ;
; -5.311 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[15] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.273      ; 6.586      ;
; -5.310 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[14] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.273      ; 6.585      ;
; -5.309 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[28] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.246      ;
; -5.302 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[24] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.239      ;
; -5.291 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[12] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.294      ; 6.587      ;
; -5.290 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[4]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.070     ; 6.222      ;
; -5.278 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[8]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.295      ; 6.575      ;
; -5.270 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[35] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.305      ; 6.577      ;
; -5.268 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[32] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.305      ; 6.575      ;
; -5.254 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[12] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.296      ; 6.552      ;
; -5.252 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[21] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.064     ; 6.190      ;
; -5.252 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[8]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.297      ; 6.551      ;
; -5.247 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[25] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.065     ; 6.184      ;
; -5.245 ; SPI_controller:spi|bit_number[3]           ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.294      ; 6.541      ;
; -5.243 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|inner_data[10] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.284      ; 6.529      ;
; -5.239 ; SPI_controller:spi|bit_number[5]           ; SPI_controller:spi|inner_data[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.072     ; 6.169      ;
; -5.229 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[20] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.064     ; 6.167      ;
; -5.222 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[5]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.072     ; 6.152      ;
; -5.217 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|inner_data[10] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.286      ; 6.505      ;
; -5.212 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|inner_data[2]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.274      ; 6.488      ;
; -5.210 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.294      ; 6.506      ;
+--------+--------------------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -2.687 ; clk_divider:divider|counter[1]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.073     ; 3.616      ;
; -2.650 ; clk_divider:divider|counter[0]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.073     ; 3.579      ;
; -2.491 ; clk_divider:divider|counter[6]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.073     ; 3.420      ;
; -2.407 ; clk_divider:divider|counter[3]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.073     ; 3.336      ;
; -2.395 ; clk_divider:divider|counter[4]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.073     ; 3.324      ;
; -2.311 ; clk_divider:divider|counter[2]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.073     ; 3.240      ;
; -2.287 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 3.216      ;
; -2.286 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 3.215      ;
; -2.250 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 3.179      ;
; -2.249 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 3.178      ;
; -2.245 ; clk_divider:divider|counter[5]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.073     ; 3.174      ;
; -2.015 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.944      ;
; -2.007 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.936      ;
; -1.937 ; clk_divider:divider|counter[7]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.866      ;
; -1.899 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.828      ;
; -1.898 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.827      ;
; -1.892 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.821      ;
; -1.886 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.815      ;
; -1.884 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.813      ;
; -1.882 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.811      ;
; -1.881 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.810      ;
; -1.725 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.654      ;
; -1.371 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.300      ;
; -1.338 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.267      ;
; -1.169 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.098      ;
; -1.114 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.043      ;
; -1.079 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.008      ;
; -1.073 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 2.002      ;
; -1.065 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.994      ;
; -1.054 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.983      ;
; -1.026 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.955      ;
; -0.989 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.918      ;
; -0.989 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.918      ;
; -0.988 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.917      ;
; -0.953 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.882      ;
; -0.948 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.877      ;
; -0.947 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.876      ;
; -0.939 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.868      ;
; -0.928 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.857      ;
; -0.923 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.852      ;
; -0.908 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.837      ;
; -0.900 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.829      ;
; -0.863 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.792      ;
; -0.863 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.792      ;
; -0.863 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.792      ;
; -0.862 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.791      ;
; -0.774 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.703      ;
; -0.737 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.666      ;
; -0.737 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.666      ;
; -0.736 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[1]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.665      ;
; -0.635 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.564      ;
; -0.589 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.518      ;
; -0.397 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.326      ;
; -0.391 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.320      ;
; -0.362 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.291      ;
; -0.192 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[1]    ; clk                               ; clk         ; 1.000        ; -0.073     ; 1.121      ;
; 0.134  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk         ; 0.500        ; 2.320      ; 2.918      ;
; 0.295  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk         ; 1.000        ; 2.320      ; 3.257      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.189 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk         ; 0.000        ; 2.406      ; 3.060      ;
; 0.401 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk         ; -0.500       ; 2.406      ; 2.772      ;
; 0.683 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[1]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.844 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.112      ;
; 0.847 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.115      ;
; 0.851 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.119      ;
; 0.980 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.248      ;
; 1.006 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[1]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.021 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.289      ;
; 1.029 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.097 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.365      ;
; 1.127 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.140 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.408      ;
; 1.143 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.411      ;
; 1.143 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.411      ;
; 1.205 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.473      ;
; 1.211 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.479      ;
; 1.218 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.486      ;
; 1.219 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.487      ;
; 1.222 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.490      ;
; 1.226 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.494      ;
; 1.234 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.502      ;
; 1.249 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.517      ;
; 1.250 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.518      ;
; 1.250 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.518      ;
; 1.262 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.530      ;
; 1.265 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.533      ;
; 1.284 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.552      ;
; 1.340 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.608      ;
; 1.341 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.609      ;
; 1.356 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.624      ;
; 1.372 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.640      ;
; 1.436 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.704      ;
; 1.523 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.791      ;
; 1.539 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.807      ;
; 1.646 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.914      ;
; 1.683 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.951      ;
; 1.716 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.984      ;
; 1.717 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 1.985      ;
; 1.733 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.001      ;
; 1.767 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.035      ;
; 1.791 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.059      ;
; 1.792 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.060      ;
; 1.825 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.093      ;
; 1.930 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.198      ;
; 1.931 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.199      ;
; 1.931 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.199      ;
; 1.966 ; clk_divider:divider|counter[6]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.234      ;
; 2.064 ; clk_divider:divider|counter[5]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.332      ;
; 2.139 ; clk_divider:divider|counter[4]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.407      ;
; 2.145 ; clk_divider:divider|counter[2]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.413      ;
; 2.159 ; clk_divider:divider|counter[7]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.427      ;
; 2.251 ; clk_divider:divider|counter[1]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.519      ;
; 2.267 ; clk_divider:divider|counter[0]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.535      ;
; 2.278 ; clk_divider:divider|counter[3]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.073      ; 2.546      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:divider|out_clk_inner'                                                                                                                                                    ;
+-------+--------------------------------------------+---------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.401 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|start_hold               ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SPI_controller:spi|start                   ; SPI_controller:spi|start                    ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.073      ; 0.669      ;
; 0.403 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_count[5]             ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|bit_count[4]             ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|bit_count[3]             ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SPI_controller:spi|mosi_on                 ; SPI_controller:spi|mosi_on                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; SPI_controller:spi|clk_sync                ; SPI_controller:spi|clk_sync                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; SPI_controller:spi|inner_ready             ; SPI_controller:spi|inner_ready              ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.070      ; 0.669      ;
; 0.497 ; SPI_controller:spi|inner_data[24]          ; SPI_controller:spi|accel[16]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 0.763      ;
; 0.516 ; SPI_controller:spi|inner_data[17]          ; SPI_controller:spi|accel[9]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 0.782      ;
; 0.518 ; SPI_controller:spi|inner_data[29]          ; SPI_controller:spi|accel[21]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.072      ; 0.785      ;
; 0.586 ; SPI_controller:spi|state.read_temp         ; SPI_controller:spi|state.command_read_accel ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.087      ; 0.868      ;
; 0.627 ; SPI_controller:spi|inner_data[28]          ; SPI_controller:spi|accel[20]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.072      ; 0.894      ;
; 0.636 ; SPI_controller:spi|inner_data[20]          ; SPI_controller:spi|accel[12]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 0.902      ;
; 0.640 ; SPI_controller:spi|inner_data[6]           ; SPI_controller:spi|temp[6]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.070      ; 0.905      ;
; 0.644 ; SPI_controller:spi|bit_number[5]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 0.910      ;
; 0.648 ; SPI_controller:spi|inner_data[21]          ; SPI_controller:spi|accel[13]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 0.914      ;
; 0.666 ; SPI_controller:spi|hold[0]                 ; SPI_controller:spi|hold[0]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.073      ; 0.934      ;
; 0.672 ; SPI_controller:spi|hold[4]                 ; SPI_controller:spi|hold[4]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.073      ; 0.940      ;
; 0.695 ; SPI_controller:spi|state.command_read_temp ; SPI_controller:spi|state.read_temp          ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.087      ; 0.977      ;
; 0.711 ; SPI_controller:spi|bit_number[3]           ; SPI_controller:spi|bit_number[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 0.977      ;
; 0.721 ; SPI_controller:spi|bit_number[4]           ; SPI_controller:spi|bit_number[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 0.987      ;
; 0.738 ; SPI_controller:spi|bit_number[2]           ; SPI_controller:spi|bit_number[2]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.004      ;
; 0.752 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|start                    ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.073      ; 1.020      ;
; 0.756 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[0]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.022      ;
; 0.818 ; SPI_controller:spi|inner_data[16]          ; SPI_controller:spi|accel[8]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.072      ; 1.085      ;
; 0.863 ; SPI_controller:spi|clk_sync                ; SPI_controller:spi|inner_data[2]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.449      ; 1.507      ;
; 0.863 ; SPI_controller:spi|clk_sync                ; SPI_controller:spi|inner_data[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.449      ; 1.507      ;
; 0.880 ; SPI_controller:spi|hold[3]                 ; SPI_controller:spi|hold[3]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.073      ; 1.148      ;
; 0.886 ; SPI_controller:spi|bit_number[1]           ; SPI_controller:spi|bit_number[1]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.152      ;
; 0.889 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[0]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.073      ; 1.157      ;
; 0.889 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[4]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.073      ; 1.157      ;
; 0.916 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[2]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.526      ; 1.637      ;
; 0.916 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[5]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.526      ; 1.637      ;
; 0.916 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[7]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.526      ; 1.637      ;
; 0.916 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[10]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.526      ; 1.637      ;
; 0.916 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[12]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.526      ; 1.637      ;
; 1.008 ; SPI_controller:spi|inner_data[2]           ; SPI_controller:spi|temp[2]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.294     ; 0.909      ;
; 1.019 ; SPI_controller:spi|inner_data[4]           ; SPI_controller:spi|inner_data[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.070      ; 1.284      ;
; 1.025 ; SPI_controller:spi|inner_data[14]          ; SPI_controller:spi|accel[6]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.294     ; 0.926      ;
; 1.035 ; SPI_controller:spi|inner_data[25]          ; SPI_controller:spi|accel[17]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.044      ; 1.274      ;
; 1.035 ; SPI_controller:spi|bit_number[3]           ; SPI_controller:spi|bit_number[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.301      ;
; 1.040 ; SPI_controller:spi|bit_number[4]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.306      ;
; 1.041 ; SPI_controller:spi|inner_data[22]          ; SPI_controller:spi|inner_data[22]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.086      ; 1.322      ;
; 1.047 ; SPI_controller:spi|inner_data[31]          ; SPI_controller:spi|inner_data[31]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.086      ; 1.328      ;
; 1.054 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[1]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.320      ;
; 1.057 ; SPI_controller:spi|bit_number[2]           ; SPI_controller:spi|bit_number[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.323      ;
; 1.069 ; SPI_controller:spi|inner_data[38]          ; SPI_controller:spi|inner_data[38]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.087      ; 1.351      ;
; 1.069 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[2]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.335      ;
; 1.071 ; SPI_controller:spi|inner_data[16]          ; SPI_controller:spi|inner_data[16]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.337      ;
; 1.072 ; SPI_controller:spi|inner_data[10]          ; SPI_controller:spi|inner_data[10]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.086      ; 1.353      ;
; 1.072 ; SPI_controller:spi|bit_number[2]           ; SPI_controller:spi|bit_number[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.338      ;
; 1.073 ; SPI_controller:spi|inner_data[17]          ; SPI_controller:spi|inner_data[17]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.339      ;
; 1.084 ; SPI_controller:spi|inner_data[39]          ; SPI_controller:spi|inner_data[39]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.087      ; 1.366      ;
; 1.085 ; SPI_controller:spi|inner_data[11]          ; SPI_controller:spi|inner_data[11]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.086      ; 1.366      ;
; 1.113 ; SPI_controller:spi|inner_data[7]           ; SPI_controller:spi|temp[7]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.070      ; 1.378      ;
; 1.116 ; SPI_controller:spi|inner_data[4]           ; SPI_controller:spi|temp[4]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.052      ; 1.363      ;
; 1.130 ; SPI_controller:spi|bit_number[3]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.396      ;
; 1.139 ; SPI_controller:spi|inner_data[11]          ; SPI_controller:spi|temp[11]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.317     ; 1.017      ;
; 1.142 ; SPI_controller:spi|inner_data[11]          ; SPI_controller:spi|accel[3]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.317     ; 1.020      ;
; 1.146 ; SPI_controller:spi|inner_data[12]          ; SPI_controller:spi|temp[12]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.317     ; 1.024      ;
; 1.148 ; SPI_controller:spi|inner_data[12]          ; SPI_controller:spi|accel[4]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.317     ; 1.026      ;
; 1.161 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[3]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.073      ; 1.429      ;
; 1.161 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[13]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.073      ; 1.429      ;
; 1.162 ; SPI_controller:spi|inner_data[36]          ; SPI_controller:spi|inner_data[37]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.086      ; 1.443      ;
; 1.163 ; SPI_controller:spi|inner_data[36]          ; SPI_controller:spi|inner_data[36]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.086      ; 1.444      ;
; 1.164 ; SPI_controller:spi|inner_data[11]          ; SPI_controller:spi|inner_data[12]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.086      ; 1.445      ;
; 1.171 ; SPI_controller:spi|inner_data[18]          ; SPI_controller:spi|inner_data[18]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.085      ; 1.451      ;
; 1.176 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.442      ;
; 1.179 ; SPI_controller:spi|bit_number[2]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.445      ;
; 1.181 ; SPI_controller:spi|inner_data[28]          ; SPI_controller:spi|inner_data[28]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.072      ; 1.448      ;
; 1.191 ; SPI_controller:spi|hold[6]                 ; SPI_controller:spi|hold[7]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.545      ; 1.931      ;
; 1.191 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.457      ;
; 1.197 ; SPI_controller:spi|state.command_read_temp ; SPI_controller:spi|inner_data[0]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.331     ; 1.061      ;
; 1.207 ; SPI_controller:spi|inner_data[25]          ; SPI_controller:spi|inner_data[25]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.473      ;
; 1.223 ; SPI_controller:spi|inner_data[27]          ; SPI_controller:spi|inner_data[27]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.086      ; 1.504      ;
; 1.243 ; SPI_controller:spi|inner_data[29]          ; SPI_controller:spi|inner_data[30]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.423      ; 1.861      ;
; 1.244 ; SPI_controller:spi|bit_number[1]           ; SPI_controller:spi|bit_number[2]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.510      ;
; 1.255 ; SPI_controller:spi|inner_data[15]          ; SPI_controller:spi|accel[7]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.294     ; 1.156      ;
; 1.261 ; SPI_controller:spi|bit_number[1]           ; SPI_controller:spi|bit_number[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.527      ;
; 1.266 ; SPI_controller:spi|inner_data[21]          ; SPI_controller:spi|inner_data[21]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.532      ;
; 1.268 ; SPI_controller:spi|hold[9]                 ; SPI_controller:spi|hold[10]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.545      ; 2.008      ;
; 1.272 ; SPI_controller:spi|inner_data[5]           ; SPI_controller:spi|temp[5]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.051      ; 1.518      ;
; 1.274 ; SPI_controller:spi|inner_data[12]          ; SPI_controller:spi|inner_data[12]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.086      ; 1.555      ;
; 1.280 ; SPI_controller:spi|inner_data[8]           ; SPI_controller:spi|inner_data[9]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.086      ; 1.561      ;
; 1.281 ; SPI_controller:spi|inner_data[13]          ; SPI_controller:spi|accel[5]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.297     ; 1.179      ;
; 1.286 ; SPI_controller:spi|hold[8]                 ; SPI_controller:spi|hold[10]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.545      ; 2.026      ;
; 1.291 ; SPI_controller:spi|inner_data[29]          ; SPI_controller:spi|inner_data[29]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.072      ; 1.558      ;
; 1.292 ; SPI_controller:spi|hold[4]                 ; SPI_controller:spi|hold[5]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.526      ; 2.013      ;
; 1.295 ; SPI_controller:spi|inner_data[13]          ; SPI_controller:spi|temp[13]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.295     ; 1.195      ;
; 1.298 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.564      ;
; 1.300 ; SPI_controller:spi|inner_data[20]          ; SPI_controller:spi|inner_data[20]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.566      ;
; 1.300 ; SPI_controller:spi|inner_data[38]          ; SPI_controller:spi|inner_data[39]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.087      ; 1.582      ;
; 1.301 ; SPI_controller:spi|inner_data[24]          ; SPI_controller:spi|inner_data[24]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.071      ; 1.567      ;
; 1.301 ; SPI_controller:spi|inner_data[34]          ; SPI_controller:spi|inner_data[34]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.085      ; 1.581      ;
; 1.302 ; SPI_controller:spi|inner_data[15]          ; SPI_controller:spi|inner_data[15]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.085      ; 1.582      ;
; 1.304 ; SPI_controller:spi|inner_data[30]          ; SPI_controller:spi|inner_data[30]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.085      ; 1.584      ;
; 1.305 ; SPI_controller:spi|inner_data[5]           ; SPI_controller:spi|inner_data[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.070      ; 1.570      ;
; 1.306 ; SPI_controller:spi|inner_data[26]          ; SPI_controller:spi|inner_data[26]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.086      ; 1.587      ;
; 1.306 ; SPI_controller:spi|inner_data[33]          ; SPI_controller:spi|inner_data[33]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.070      ; 1.571      ;
+-------+--------------------------------------------+---------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|out_clk_inner ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[0]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[1]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[2]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[3]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[4]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[5]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[6]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[7]    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|out_clk_inner ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[0]    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[1]    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[2]    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[3]    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[4]    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[5]    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[6]    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[7]    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|out_clk_inner ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[0]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[1]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[2]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[3]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[4]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[5]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[6]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[7]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|out_clk_inner|clk         ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                       ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]         ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                       ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]         ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk           ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                       ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[0]|clk            ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[1]|clk            ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[2]|clk            ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[3]|clk            ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[4]|clk            ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[5]|clk            ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[6]|clk            ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[7]|clk            ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|out_clk_inner|clk         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:divider|out_clk_inner'                                                                      ;
+--------+--------------+----------------+------------+-----------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                             ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------+-----------------------------------+------------+---------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[16]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[17]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[18]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[19]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[20]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[21]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[22]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[23]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_count[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_count[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_count[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|clk_sync                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[10]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[11]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[12]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[13]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[14]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[9]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[20]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[21]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[22]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[23]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[24]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[25]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[26]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[27]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[28]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[29]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[30]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[31]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[32]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[33]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[34]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[35]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[36]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[37]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[38]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[39]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_ready              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|mosi_on                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|start                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|start_hold               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|state.command_read_accel ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|state.command_read_temp  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|state.read_accel         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|state.read_temp          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|temp[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|temp[10]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|temp[11]                 ;
+--------+--------------+----------------+------------+-----------------------------------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; miso      ; clk_divider:divider|out_clk_inner ; 6.465 ; 6.092 ; Fall       ; clk_divider:divider|out_clk_inner ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; miso      ; clk_divider:divider|out_clk_inner ; -1.745 ; -1.807 ; Fall       ; clk_divider:divider|out_clk_inner ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; sclk       ; clk_divider:divider|out_clk_inner ; 4.460  ;        ; Rise       ; clk_divider:divider|out_clk_inner ;
; ssb        ; clk_divider:divider|out_clk_inner ; 6.830  ; 7.077  ; Rise       ; clk_divider:divider|out_clk_inner ;
; accel[*]   ; clk_divider:divider|out_clk_inner ; 8.044  ; 7.900  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[0]  ; clk_divider:divider|out_clk_inner ; 8.044  ; 7.900  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[1]  ; clk_divider:divider|out_clk_inner ; 6.892  ; 6.619  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[2]  ; clk_divider:divider|out_clk_inner ; 6.972  ; 6.882  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[3]  ; clk_divider:divider|out_clk_inner ; 7.301  ; 6.958  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[4]  ; clk_divider:divider|out_clk_inner ; 6.977  ; 6.892  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[5]  ; clk_divider:divider|out_clk_inner ; 6.898  ; 6.805  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[6]  ; clk_divider:divider|out_clk_inner ; 6.871  ; 6.581  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[7]  ; clk_divider:divider|out_clk_inner ; 6.629  ; 6.416  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[8]  ; clk_divider:divider|out_clk_inner ; 6.791  ; 6.594  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[9]  ; clk_divider:divider|out_clk_inner ; 6.437  ; 6.286  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[10] ; clk_divider:divider|out_clk_inner ; 6.906  ; 6.609  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[11] ; clk_divider:divider|out_clk_inner ; 6.899  ; 6.585  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[12] ; clk_divider:divider|out_clk_inner ; 7.179  ; 6.925  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[13] ; clk_divider:divider|out_clk_inner ; 6.531  ; 6.407  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[14] ; clk_divider:divider|out_clk_inner ; 6.575  ; 6.322  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[15] ; clk_divider:divider|out_clk_inner ; 7.396  ; 7.097  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[16] ; clk_divider:divider|out_clk_inner ; 7.184  ; 6.933  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[17] ; clk_divider:divider|out_clk_inner ; 7.894  ; 7.723  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[18] ; clk_divider:divider|out_clk_inner ; 6.778  ; 6.599  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[19] ; clk_divider:divider|out_clk_inner ; 6.638  ; 6.393  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[20] ; clk_divider:divider|out_clk_inner ; 6.439  ; 6.262  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[21] ; clk_divider:divider|out_clk_inner ; 6.711  ; 6.509  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[22] ; clk_divider:divider|out_clk_inner ; 7.535  ; 7.452  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[23] ; clk_divider:divider|out_clk_inner ; 6.926  ; 6.635  ; Fall       ; clk_divider:divider|out_clk_inner ;
; mosi       ; clk_divider:divider|out_clk_inner ; 11.958 ; 11.488 ; Fall       ; clk_divider:divider|out_clk_inner ;
; ready      ; clk_divider:divider|out_clk_inner ; 6.668  ; 6.446  ; Fall       ; clk_divider:divider|out_clk_inner ;
; sclk       ; clk_divider:divider|out_clk_inner ; 8.345  ; 7.824  ; Fall       ; clk_divider:divider|out_clk_inner ;
; temp[*]    ; clk_divider:divider|out_clk_inner ; 7.538  ; 7.366  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[0]   ; clk_divider:divider|out_clk_inner ; 7.538  ; 7.366  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[1]   ; clk_divider:divider|out_clk_inner ; 6.370  ; 6.207  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[2]   ; clk_divider:divider|out_clk_inner ; 7.106  ; 6.841  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[3]   ; clk_divider:divider|out_clk_inner ; 6.727  ; 6.482  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[4]   ; clk_divider:divider|out_clk_inner ; 6.669  ; 6.466  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[5]   ; clk_divider:divider|out_clk_inner ; 6.944  ; 6.664  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[6]   ; clk_divider:divider|out_clk_inner ; 6.601  ; 6.363  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[7]   ; clk_divider:divider|out_clk_inner ; 7.038  ; 6.770  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[8]   ; clk_divider:divider|out_clk_inner ; 6.911  ; 6.638  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[9]   ; clk_divider:divider|out_clk_inner ; 7.146  ; 6.925  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[10]  ; clk_divider:divider|out_clk_inner ; 6.852  ; 6.592  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[11]  ; clk_divider:divider|out_clk_inner ; 6.959  ; 6.865  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[12]  ; clk_divider:divider|out_clk_inner ; 7.392  ; 7.095  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[13]  ; clk_divider:divider|out_clk_inner ; 6.305  ; 6.117  ; Fall       ; clk_divider:divider|out_clk_inner ;
+------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; sclk       ; clk_divider:divider|out_clk_inner ; 4.282 ;       ; Rise       ; clk_divider:divider|out_clk_inner ;
; ssb        ; clk_divider:divider|out_clk_inner ; 6.544 ; 6.782 ; Rise       ; clk_divider:divider|out_clk_inner ;
; accel[*]   ; clk_divider:divider|out_clk_inner ; 6.169 ; 5.999 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[0]  ; clk_divider:divider|out_clk_inner ; 7.762 ; 7.624 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[1]  ; clk_divider:divider|out_clk_inner ; 6.605 ; 6.342 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[2]  ; clk_divider:divider|out_clk_inner ; 6.682 ; 6.595 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[3]  ; clk_divider:divider|out_clk_inner ; 6.998 ; 6.668 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[4]  ; clk_divider:divider|out_clk_inner ; 6.687 ; 6.604 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[5]  ; clk_divider:divider|out_clk_inner ; 6.612 ; 6.521 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[6]  ; clk_divider:divider|out_clk_inner ; 6.586 ; 6.305 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[7]  ; clk_divider:divider|out_clk_inner ; 6.353 ; 6.147 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[8]  ; clk_divider:divider|out_clk_inner ; 6.509 ; 6.318 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[9]  ; clk_divider:divider|out_clk_inner ; 6.169 ; 6.022 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[10] ; clk_divider:divider|out_clk_inner ; 6.619 ; 6.333 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[11] ; clk_divider:divider|out_clk_inner ; 6.613 ; 6.309 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[12] ; clk_divider:divider|out_clk_inner ; 6.881 ; 6.636 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[13] ; clk_divider:divider|out_clk_inner ; 6.259 ; 6.139 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[14] ; clk_divider:divider|out_clk_inner ; 6.302 ; 6.057 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[15] ; clk_divider:divider|out_clk_inner ; 7.089 ; 6.801 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[16] ; clk_divider:divider|out_clk_inner ; 6.886 ; 6.644 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[17] ; clk_divider:divider|out_clk_inner ; 7.618 ; 7.455 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[18] ; clk_divider:divider|out_clk_inner ; 6.496 ; 6.323 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[19] ; clk_divider:divider|out_clk_inner ; 6.361 ; 6.124 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[20] ; clk_divider:divider|out_clk_inner ; 6.170 ; 5.999 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[21] ; clk_divider:divider|out_clk_inner ; 6.431 ; 6.236 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[22] ; clk_divider:divider|out_clk_inner ; 7.271 ; 7.192 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[23] ; clk_divider:divider|out_clk_inner ; 6.635 ; 6.355 ; Fall       ; clk_divider:divider|out_clk_inner ;
; mosi       ; clk_divider:divider|out_clk_inner ; 7.523 ; 7.106 ; Fall       ; clk_divider:divider|out_clk_inner ;
; ready      ; clk_divider:divider|out_clk_inner ; 6.391 ; 6.176 ; Fall       ; clk_divider:divider|out_clk_inner ;
; sclk       ; clk_divider:divider|out_clk_inner ; 8.002 ; 4.099 ; Fall       ; clk_divider:divider|out_clk_inner ;
; temp[*]    ; clk_divider:divider|out_clk_inner ; 6.042 ; 5.861 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[0]   ; clk_divider:divider|out_clk_inner ; 7.226 ; 7.060 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[1]   ; clk_divider:divider|out_clk_inner ; 6.105 ; 5.948 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[2]   ; clk_divider:divider|out_clk_inner ; 6.811 ; 6.555 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[3]   ; clk_divider:divider|out_clk_inner ; 6.448 ; 6.212 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[4]   ; clk_divider:divider|out_clk_inner ; 6.388 ; 6.193 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[5]   ; clk_divider:divider|out_clk_inner ; 6.655 ; 6.386 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[6]   ; clk_divider:divider|out_clk_inner ; 6.327 ; 6.097 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[7]   ; clk_divider:divider|out_clk_inner ; 6.745 ; 6.487 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[8]   ; clk_divider:divider|out_clk_inner ; 6.620 ; 6.358 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[9]   ; clk_divider:divider|out_clk_inner ; 6.850 ; 6.636 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[10]  ; clk_divider:divider|out_clk_inner ; 6.564 ; 6.313 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[11]  ; clk_divider:divider|out_clk_inner ; 6.670 ; 6.578 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[12]  ; clk_divider:divider|out_clk_inner ; 7.085 ; 6.799 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[13]  ; clk_divider:divider|out_clk_inner ; 6.042 ; 5.861 ; Fall       ; clk_divider:divider|out_clk_inner ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_divider:divider|out_clk_inner ; -2.329 ; -198.323      ;
; clk                               ; -0.739 ; -1.879        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -0.112 ; -0.112        ;
; clk_divider:divider|out_clk_inner ; 0.184  ; 0.000         ;
+-----------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk                               ; -3.000 ; -12.576       ;
; clk_divider:divider|out_clk_inner ; -1.000 ; -111.000      ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:divider|out_clk_inner'                                                                                                                                           ;
+--------+---------------------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                           ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -2.329 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.051     ; 3.265      ;
; -2.314 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 3.249      ;
; -2.303 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.152      ; 3.442      ;
; -2.285 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.153      ; 3.425      ;
; -2.236 ; SPI_controller:spi|bit_count[4]             ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 3.171      ;
; -2.219 ; SPI_controller:spi|bit_number[3]            ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 3.154      ;
; -2.192 ; SPI_controller:spi|bit_count[4]             ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.152      ; 3.331      ;
; -2.151 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[6]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 3.086      ;
; -2.144 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.039     ; 3.092      ;
; -2.132 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[6]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.051     ; 3.068      ;
; -2.126 ; SPI_controller:spi|bit_number[5]            ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 3.061      ;
; -2.125 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.038     ; 3.074      ;
; -2.119 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|temp[6]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 3.054      ;
; -2.115 ; SPI_controller:spi|bit_number[5]            ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.152      ; 3.254      ;
; -2.112 ; SPI_controller:spi|state.command_read_temp  ; SPI_controller:spi|inner_data[16] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.256     ; 2.843      ;
; -2.092 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[29] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.033     ; 3.046      ;
; -2.075 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[7]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 3.010      ;
; -2.068 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[17] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.033     ; 3.022      ;
; -2.066 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[16] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.033     ; 3.020      ;
; -2.058 ; SPI_controller:spi|state.command_read_temp  ; SPI_controller:spi|inner_data[28] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.256     ; 2.789      ;
; -2.056 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[7]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.051     ; 2.992      ;
; -2.054 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[29] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.032     ; 3.009      ;
; -2.052 ; SPI_controller:spi|state.command_read_temp  ; SPI_controller:spi|inner_data[24] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.257     ; 2.782      ;
; -2.049 ; SPI_controller:spi|state.command_read_temp  ; SPI_controller:spi|inner_data[2]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.082     ; 2.954      ;
; -2.047 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[16] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.032     ; 3.002      ;
; -2.046 ; SPI_controller:spi|state.command_read_temp  ; SPI_controller:spi|inner_data[14] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.083     ; 2.950      ;
; -2.039 ; SPI_controller:spi|bit_count[4]             ; SPI_controller:spi|inner_data[6]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 2.974      ;
; -2.032 ; SPI_controller:spi|bit_count[4]             ; SPI_controller:spi|inner_data[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.039     ; 2.980      ;
; -2.030 ; SPI_controller:spi|bit_number[3]            ; SPI_controller:spi|inner_data[11] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.152      ; 3.169      ;
; -2.030 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[17] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.032     ; 2.985      ;
; -2.026 ; SPI_controller:spi|bit_count[4]             ; SPI_controller:spi|temp[6]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 2.961      ;
; -2.020 ; SPI_controller:spi|state.command_read_temp  ; SPI_controller:spi|inner_data[20] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.255     ; 2.752      ;
; -2.016 ; SPI_controller:spi|state.command_read_accel ; SPI_controller:spi|inner_data[16] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.256     ; 2.747      ;
; -2.012 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[28] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.033     ; 2.966      ;
; -2.006 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[24] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.034     ; 2.959      ;
; -2.002 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[15] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.140      ; 3.129      ;
; -1.999 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[2]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.141      ; 3.127      ;
; -1.996 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[14] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.140      ; 3.123      ;
; -1.994 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[21] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.032     ; 2.949      ;
; -1.993 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[28] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.032     ; 2.948      ;
; -1.990 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[20] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.032     ; 2.945      ;
; -1.987 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[24] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.033     ; 2.941      ;
; -1.986 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|bit_number[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.038     ; 2.935      ;
; -1.986 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|bit_number[1]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.038     ; 2.935      ;
; -1.986 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|bit_number[2]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.038     ; 2.935      ;
; -1.986 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|bit_number[4]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.038     ; 2.935      ;
; -1.986 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|bit_number[5]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.038     ; 2.935      ;
; -1.986 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|bit_number[3]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.038     ; 2.935      ;
; -1.986 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[22] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.152      ; 3.125      ;
; -1.984 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|temp[6]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.051     ; 2.920      ;
; -1.983 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[15] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.141      ; 3.111      ;
; -1.980 ; SPI_controller:spi|bit_count[4]             ; SPI_controller:spi|inner_data[29] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.033     ; 2.934      ;
; -1.980 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[2]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.142      ; 3.109      ;
; -1.977 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[14] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.141      ; 3.105      ;
; -1.973 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[25] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.034     ; 2.926      ;
; -1.970 ; SPI_controller:spi|state.command_read_temp  ; SPI_controller:spi|inner_data[8]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.069     ; 2.888      ;
; -1.963 ; SPI_controller:spi|bit_number[5]            ; SPI_controller:spi|inner_data[6]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 2.898      ;
; -1.963 ; SPI_controller:spi|bit_count[4]             ; SPI_controller:spi|inner_data[7]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 2.898      ;
; -1.962 ; SPI_controller:spi|state.command_read_accel ; SPI_controller:spi|inner_data[28] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.256     ; 2.693      ;
; -1.958 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[21] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.031     ; 2.914      ;
; -1.956 ; SPI_controller:spi|bit_number[5]            ; SPI_controller:spi|inner_data[0]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.039     ; 2.904      ;
; -1.956 ; SPI_controller:spi|bit_count[4]             ; SPI_controller:spi|inner_data[17] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.033     ; 2.910      ;
; -1.956 ; SPI_controller:spi|state.command_read_accel ; SPI_controller:spi|inner_data[24] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.257     ; 2.686      ;
; -1.955 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[20] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.031     ; 2.911      ;
; -1.955 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[25] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.033     ; 2.909      ;
; -1.954 ; SPI_controller:spi|bit_count[4]             ; SPI_controller:spi|inner_data[16] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.033     ; 2.908      ;
; -1.953 ; SPI_controller:spi|state.command_read_accel ; SPI_controller:spi|inner_data[2]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.082     ; 2.858      ;
; -1.952 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[5]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.039     ; 2.900      ;
; -1.951 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|accel[6]       ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 2.886      ;
; -1.951 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|accel[7]       ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 2.886      ;
; -1.951 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|accel[17]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 2.886      ;
; -1.951 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|accel[18]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 2.886      ;
; -1.951 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|accel[22]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 2.886      ;
; -1.950 ; SPI_controller:spi|state.command_read_accel ; SPI_controller:spi|inner_data[14] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.083     ; 2.854      ;
; -1.949 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|accel[8]       ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.032     ; 2.904      ;
; -1.949 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|accel[12]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.032     ; 2.904      ;
; -1.949 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|accel[13]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.032     ; 2.904      ;
; -1.949 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|temp[1]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.051     ; 2.885      ;
; -1.949 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|temp[2]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.051     ; 2.885      ;
; -1.949 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|temp[4]        ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.051     ; 2.885      ;
; -1.948 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|accel[9]       ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.033     ; 2.902      ;
; -1.948 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[22] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.153      ; 3.088      ;
; -1.942 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|clk_sync       ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.051     ; 2.878      ;
; -1.941 ; SPI_controller:spi|state.command_read_temp  ; SPI_controller:spi|inner_data[4]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.262     ; 2.666      ;
; -1.937 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[35] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.164      ; 3.088      ;
; -1.936 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[32] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.164      ; 3.087      ;
; -1.934 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[4]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.039     ; 2.882      ;
; -1.933 ; SPI_controller:spi|bit_count[3]             ; SPI_controller:spi|inner_data[5]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.038     ; 2.882      ;
; -1.929 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|accel[16]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.034     ; 2.882      ;
; -1.929 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|accel[19]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.033     ; 2.883      ;
; -1.929 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|accel[20]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.033     ; 2.883      ;
; -1.929 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|accel[21]      ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.033     ; 2.883      ;
; -1.928 ; SPI_controller:spi|bit_number[4]            ; SPI_controller:spi|inner_data[33] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.052     ; 2.863      ;
; -1.924 ; SPI_controller:spi|state.command_read_accel ; SPI_controller:spi|inner_data[20] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.255     ; 2.656      ;
; -1.923 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[10] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.148      ; 3.058      ;
; -1.922 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[35] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.163      ; 3.072      ;
; -1.921 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[32] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.163      ; 3.071      ;
; -1.920 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[8]  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.154      ; 3.061      ;
; -1.919 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_data[12] ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; 0.152      ; 3.058      ;
; -1.917 ; SPI_controller:spi|bit_count[5]             ; SPI_controller:spi|inner_ready    ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 1.000        ; -0.051     ; 2.853      ;
+--------+---------------------------------------------+-----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.739 ; clk_divider:divider|counter[1]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.689      ;
; -0.696 ; clk_divider:divider|counter[0]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.646      ;
; -0.620 ; clk_divider:divider|counter[3]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.570      ;
; -0.551 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.501      ;
; -0.549 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.499      ;
; -0.533 ; clk_divider:divider|counter[5]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.521 ; clk_divider:divider|counter[6]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.471      ;
; -0.517 ; clk_divider:divider|counter[2]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.467      ;
; -0.516 ; clk_divider:divider|counter[4]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.466      ;
; -0.508 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.458      ;
; -0.506 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.456      ;
; -0.442 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.392      ;
; -0.440 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.390      ;
; -0.355 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.305      ;
; -0.350 ; clk_divider:divider|counter[7]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.300      ;
; -0.321 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.319 ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.269      ;
; -0.314 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.264      ;
; -0.308 ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.258      ;
; -0.296 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.246      ;
; -0.292 ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.242      ;
; -0.267 ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.217      ;
; -0.125 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.075      ;
; -0.096 ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 1.046      ;
; -0.022 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.972      ;
; -0.018 ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.968      ;
; -0.010 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.960      ;
; -0.006 ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.956      ;
; -0.001 ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.951      ;
; 0.037  ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.913      ;
; 0.046  ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.904      ;
; 0.050  ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.900      ;
; 0.050  ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.900      ;
; 0.054  ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.896      ;
; 0.058  ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.892      ;
; 0.062  ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.888      ;
; 0.062  ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.888      ;
; 0.066  ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.884      ;
; 0.067  ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.883      ;
; 0.067  ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.883      ;
; 0.095  ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.855      ;
; 0.103  ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.847      ;
; 0.105  ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.845      ;
; 0.126  ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.134  ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.816      ;
; 0.135  ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.815      ;
; 0.135  ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.815      ;
; 0.171  ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.779      ;
; 0.202  ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.748      ;
; 0.203  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk         ; 0.500        ; 1.146      ; 1.525      ;
; 0.203  ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[1]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.747      ;
; 0.233  ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.717      ;
; 0.256  ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.694      ;
; 0.331  ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.619      ;
; 0.343  ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.607      ;
; 0.346  ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.604      ;
; 0.422  ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[1]    ; clk                               ; clk         ; 1.000        ; -0.037     ; 0.528      ;
; 0.855  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk         ; 1.000        ; 1.146      ; 1.373      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.112 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk         ; 0.000        ; 1.191      ; 1.298      ;
; 0.292  ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[1]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.360  ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.481      ;
; 0.361  ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.482      ;
; 0.361  ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.482      ;
; 0.430  ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.551      ;
; 0.451  ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.453  ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[1]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.457  ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.504  ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.507  ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.628      ;
; 0.509  ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.510  ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.515  ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.516  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; clk         ; -0.500       ; 1.191      ; 1.426      ;
; 0.519  ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[3]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520  ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.522  ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[4]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522  ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.523  ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.570  ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.691      ;
; 0.572  ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.693      ;
; 0.573  ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.694      ;
; 0.573  ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.694      ;
; 0.576  ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.697      ;
; 0.585  ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[5]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.585  ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.586  ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.588  ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.709      ;
; 0.588  ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[6]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.709      ;
; 0.636  ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.757      ;
; 0.639  ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.760      ;
; 0.644  ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.765      ;
; 0.651  ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[7]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.772      ;
; 0.660  ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.781      ;
; 0.675  ; clk_divider:divider|counter[0]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.796      ;
; 0.726  ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.847      ;
; 0.729  ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.850      ;
; 0.731  ; clk_divider:divider|counter[5]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.852      ;
; 0.749  ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.750  ; clk_divider:divider|counter[7]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.871      ;
; 0.771  ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.892      ;
; 0.773  ; clk_divider:divider|counter[4]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.894      ;
; 0.796  ; clk_divider:divider|counter[6]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.917      ;
; 0.819  ; clk_divider:divider|counter[2]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.940      ;
; 0.842  ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[2]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.963      ;
; 0.844  ; clk_divider:divider|counter[3]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.965      ;
; 0.869  ; clk_divider:divider|counter[1]    ; clk_divider:divider|counter[0]    ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.990      ;
; 0.877  ; clk_divider:divider|counter[6]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.037      ; 0.998      ;
; 0.888  ; clk_divider:divider|counter[5]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.037      ; 1.009      ;
; 0.930  ; clk_divider:divider|counter[4]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.037      ; 1.051      ;
; 0.966  ; clk_divider:divider|counter[7]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.037      ; 1.087      ;
; 0.970  ; clk_divider:divider|counter[2]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.037      ; 1.091      ;
; 1.001  ; clk_divider:divider|counter[3]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.037      ; 1.122      ;
; 1.020  ; clk_divider:divider|counter[1]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.037      ; 1.141      ;
; 1.035  ; clk_divider:divider|counter[0]    ; clk_divider:divider|out_clk_inner ; clk                               ; clk         ; 0.000        ; 0.037      ; 1.156      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:divider|out_clk_inner'                                                                                                                                                    ;
+-------+--------------------------------------------+---------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.184 ; SPI_controller:spi|bit_count[3]            ; SPI_controller:spi|bit_count[3]             ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; SPI_controller:spi|mosi_on                 ; SPI_controller:spi|mosi_on                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; SPI_controller:spi|clk_sync                ; SPI_controller:spi|clk_sync                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; SPI_controller:spi|bit_count[5]            ; SPI_controller:spi|bit_count[5]             ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; SPI_controller:spi|bit_count[4]            ; SPI_controller:spi|bit_count[4]             ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; SPI_controller:spi|inner_ready             ; SPI_controller:spi|inner_ready              ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|start_hold               ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SPI_controller:spi|start                   ; SPI_controller:spi|start                    ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.037      ; 0.307      ;
; 0.205 ; SPI_controller:spi|inner_data[24]          ; SPI_controller:spi|accel[16]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.328      ;
; 0.215 ; SPI_controller:spi|inner_data[17]          ; SPI_controller:spi|accel[9]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.338      ;
; 0.217 ; SPI_controller:spi|inner_data[29]          ; SPI_controller:spi|accel[21]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.340      ;
; 0.252 ; SPI_controller:spi|state.read_temp         ; SPI_controller:spi|state.command_read_accel ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.047      ; 0.383      ;
; 0.267 ; SPI_controller:spi|inner_data[28]          ; SPI_controller:spi|accel[20]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.390      ;
; 0.271 ; SPI_controller:spi|inner_data[20]          ; SPI_controller:spi|accel[12]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.394      ;
; 0.272 ; SPI_controller:spi|inner_data[6]           ; SPI_controller:spi|temp[6]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.394      ;
; 0.274 ; SPI_controller:spi|bit_number[5]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.396      ;
; 0.276 ; SPI_controller:spi|inner_data[21]          ; SPI_controller:spi|accel[13]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.399      ;
; 0.277 ; SPI_controller:spi|hold[0]                 ; SPI_controller:spi|hold[0]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.037      ; 0.398      ;
; 0.280 ; SPI_controller:spi|hold[4]                 ; SPI_controller:spi|hold[4]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.037      ; 0.401      ;
; 0.291 ; SPI_controller:spi|state.command_read_temp ; SPI_controller:spi|state.read_temp          ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.047      ; 0.422      ;
; 0.305 ; SPI_controller:spi|bit_number[3]           ; SPI_controller:spi|bit_number[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.427      ;
; 0.310 ; SPI_controller:spi|bit_number[4]           ; SPI_controller:spi|bit_number[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.432      ;
; 0.319 ; SPI_controller:spi|bit_number[2]           ; SPI_controller:spi|bit_number[2]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.441      ;
; 0.326 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|start                    ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.037      ; 0.447      ;
; 0.327 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[0]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.449      ;
; 0.358 ; SPI_controller:spi|hold[3]                 ; SPI_controller:spi|hold[3]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.037      ; 0.479      ;
; 0.366 ; SPI_controller:spi|inner_data[16]          ; SPI_controller:spi|accel[8]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.040      ; 0.490      ;
; 0.376 ; SPI_controller:spi|bit_number[1]           ; SPI_controller:spi|bit_number[1]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.498      ;
; 0.381 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[0]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.037      ; 0.502      ;
; 0.381 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[4]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.037      ; 0.502      ;
; 0.397 ; SPI_controller:spi|clk_sync                ; SPI_controller:spi|inner_data[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.238      ; 0.719      ;
; 0.398 ; SPI_controller:spi|clk_sync                ; SPI_controller:spi|inner_data[2]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.238      ; 0.720      ;
; 0.415 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[2]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.225      ; 0.724      ;
; 0.415 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[5]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.225      ; 0.724      ;
; 0.415 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[7]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.225      ; 0.724      ;
; 0.415 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[10]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.225      ; 0.724      ;
; 0.415 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[12]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.225      ; 0.724      ;
; 0.424 ; SPI_controller:spi|inner_data[4]           ; SPI_controller:spi|inner_data[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.546      ;
; 0.425 ; SPI_controller:spi|inner_data[22]          ; SPI_controller:spi|inner_data[22]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.047      ; 0.556      ;
; 0.429 ; SPI_controller:spi|inner_data[31]          ; SPI_controller:spi|inner_data[31]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.046      ; 0.559      ;
; 0.441 ; SPI_controller:spi|inner_data[16]          ; SPI_controller:spi|inner_data[16]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.564      ;
; 0.442 ; SPI_controller:spi|inner_data[17]          ; SPI_controller:spi|inner_data[17]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.565      ;
; 0.454 ; SPI_controller:spi|bit_number[3]           ; SPI_controller:spi|bit_number[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.576      ;
; 0.456 ; SPI_controller:spi|inner_data[38]          ; SPI_controller:spi|inner_data[38]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.047      ; 0.587      ;
; 0.459 ; SPI_controller:spi|inner_data[10]          ; SPI_controller:spi|inner_data[10]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.046      ; 0.589      ;
; 0.459 ; SPI_controller:spi|inner_data[11]          ; SPI_controller:spi|inner_data[11]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.047      ; 0.590      ;
; 0.463 ; SPI_controller:spi|inner_data[39]          ; SPI_controller:spi|inner_data[39]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.047      ; 0.594      ;
; 0.467 ; SPI_controller:spi|inner_data[2]           ; SPI_controller:spi|temp[2]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.154     ; 0.397      ;
; 0.468 ; SPI_controller:spi|bit_number[4]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.590      ;
; 0.476 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[1]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.598      ;
; 0.477 ; SPI_controller:spi|bit_number[2]           ; SPI_controller:spi|bit_number[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.599      ;
; 0.479 ; SPI_controller:spi|inner_data[36]          ; SPI_controller:spi|inner_data[36]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.047      ; 0.610      ;
; 0.479 ; SPI_controller:spi|inner_data[14]          ; SPI_controller:spi|accel[6]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.155     ; 0.408      ;
; 0.479 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[2]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.601      ;
; 0.480 ; SPI_controller:spi|bit_number[2]           ; SPI_controller:spi|bit_number[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.602      ;
; 0.484 ; SPI_controller:spi|inner_data[18]          ; SPI_controller:spi|inner_data[18]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.046      ; 0.614      ;
; 0.490 ; SPI_controller:spi|inner_data[36]          ; SPI_controller:spi|inner_data[37]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.047      ; 0.621      ;
; 0.491 ; SPI_controller:spi|inner_data[28]          ; SPI_controller:spi|inner_data[28]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.614      ;
; 0.491 ; SPI_controller:spi|inner_data[25]          ; SPI_controller:spi|accel[17]                ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.019      ; 0.594      ;
; 0.494 ; SPI_controller:spi|inner_data[11]          ; SPI_controller:spi|inner_data[12]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.047      ; 0.625      ;
; 0.499 ; SPI_controller:spi|inner_data[4]           ; SPI_controller:spi|temp[4]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.026      ; 0.609      ;
; 0.499 ; SPI_controller:spi|inner_data[7]           ; SPI_controller:spi|temp[7]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.036      ; 0.619      ;
; 0.503 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[13]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.037      ; 0.624      ;
; 0.504 ; SPI_controller:spi|start_hold              ; SPI_controller:spi|hold[3]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.037      ; 0.625      ;
; 0.504 ; SPI_controller:spi|inner_data[25]          ; SPI_controller:spi|inner_data[25]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.627      ;
; 0.514 ; SPI_controller:spi|inner_data[27]          ; SPI_controller:spi|inner_data[27]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.046      ; 0.644      ;
; 0.517 ; SPI_controller:spi|bit_number[3]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.639      ;
; 0.525 ; SPI_controller:spi|bit_number[1]           ; SPI_controller:spi|bit_number[2]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.647      ;
; 0.533 ; SPI_controller:spi|inner_data[11]          ; SPI_controller:spi|temp[11]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.169     ; 0.448      ;
; 0.534 ; SPI_controller:spi|inner_data[12]          ; SPI_controller:spi|inner_data[12]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.047      ; 0.665      ;
; 0.535 ; SPI_controller:spi|inner_data[21]          ; SPI_controller:spi|inner_data[21]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.658      ;
; 0.535 ; SPI_controller:spi|inner_data[12]          ; SPI_controller:spi|temp[12]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.169     ; 0.450      ;
; 0.536 ; SPI_controller:spi|inner_data[11]          ; SPI_controller:spi|accel[3]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.169     ; 0.451      ;
; 0.537 ; SPI_controller:spi|inner_data[12]          ; SPI_controller:spi|accel[4]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.169     ; 0.452      ;
; 0.542 ; SPI_controller:spi|inner_data[20]          ; SPI_controller:spi|inner_data[20]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.665      ;
; 0.542 ; SPI_controller:spi|inner_data[29]          ; SPI_controller:spi|inner_data[30]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.219      ; 0.845      ;
; 0.542 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.664      ;
; 0.543 ; SPI_controller:spi|bit_number[2]           ; SPI_controller:spi|bit_number[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.665      ;
; 0.544 ; SPI_controller:spi|inner_data[24]          ; SPI_controller:spi|inner_data[24]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.667      ;
; 0.545 ; SPI_controller:spi|bit_number[0]           ; SPI_controller:spi|bit_number[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.667      ;
; 0.546 ; SPI_controller:spi|inner_data[29]          ; SPI_controller:spi|inner_data[29]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.039      ; 0.669      ;
; 0.549 ; SPI_controller:spi|hold[9]                 ; SPI_controller:spi|hold[10]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.236      ; 0.869      ;
; 0.549 ; SPI_controller:spi|inner_data[8]           ; SPI_controller:spi|inner_data[9]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.047      ; 0.680      ;
; 0.549 ; SPI_controller:spi|inner_data[26]          ; SPI_controller:spi|inner_data[26]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.046      ; 0.679      ;
; 0.550 ; SPI_controller:spi|inner_data[5]           ; SPI_controller:spi|inner_data[5]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.672      ;
; 0.552 ; SPI_controller:spi|hold[6]                 ; SPI_controller:spi|hold[7]                  ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.236      ; 0.872      ;
; 0.552 ; SPI_controller:spi|inner_data[15]          ; SPI_controller:spi|accel[7]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.155     ; 0.481      ;
; 0.556 ; SPI_controller:spi|inner_data[15]          ; SPI_controller:spi|inner_data[15]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.046      ; 0.686      ;
; 0.558 ; SPI_controller:spi|inner_data[30]          ; SPI_controller:spi|inner_data[30]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.046      ; 0.688      ;
; 0.561 ; SPI_controller:spi|inner_data[34]          ; SPI_controller:spi|inner_data[34]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.046      ; 0.691      ;
; 0.563 ; SPI_controller:spi|hold[8]                 ; SPI_controller:spi|hold[10]                 ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.236      ; 0.883      ;
; 0.563 ; SPI_controller:spi|inner_data[33]          ; SPI_controller:spi|inner_data[33]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.685      ;
; 0.563 ; SPI_controller:spi|inner_data[38]          ; SPI_controller:spi|inner_data[39]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.047      ; 0.694      ;
; 0.564 ; SPI_controller:spi|inner_data[19]          ; SPI_controller:spi|inner_data[19]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.046      ; 0.694      ;
; 0.566 ; SPI_controller:spi|inner_data[7]           ; SPI_controller:spi|inner_data[7]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.688      ;
; 0.567 ; SPI_controller:spi|inner_data[6]           ; SPI_controller:spi|inner_data[6]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.689      ;
; 0.569 ; SPI_controller:spi|state.command_read_temp ; SPI_controller:spi|inner_data[0]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; -0.177     ; 0.476      ;
; 0.569 ; SPI_controller:spi|inner_data[3]           ; SPI_controller:spi|inner_data[3]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.046      ; 0.699      ;
; 0.569 ; SPI_controller:spi|inner_data[14]          ; SPI_controller:spi|inner_data[14]           ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.046      ; 0.699      ;
; 0.574 ; SPI_controller:spi|inner_data[4]           ; SPI_controller:spi|inner_data[4]            ; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 0.000        ; 0.038      ; 0.696      ;
+-------+--------------------------------------------+---------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|counter[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:divider|out_clk_inner ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[0]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[1]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[2]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[3]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[4]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[5]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[6]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|counter[7]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:divider|out_clk_inner ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[0]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[1]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[2]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[3]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[4]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[5]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[6]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|counter[7]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divider|out_clk_inner|clk         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                       ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]         ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[0]    ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[1]    ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[2]    ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[3]    ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[4]    ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[5]    ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[6]    ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|counter[7]    ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:divider|out_clk_inner ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]         ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                       ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[0]|clk            ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[1]|clk            ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[2]|clk            ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[3]|clk            ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[4]|clk            ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[5]|clk            ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[6]|clk            ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|counter[7]|clk            ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divider|out_clk_inner|clk         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:divider|out_clk_inner'                                                                      ;
+--------+--------------+----------------+------------+-----------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                             ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------+-----------------------------------+------------+---------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[10]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[11]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[12]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[13]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[14]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[15]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[16]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[17]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[18]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[19]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[20]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[21]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[22]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[23]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|accel[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_count[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_count[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_count[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|bit_number[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|clk_sync                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|hold[9]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[24]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[25]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[26]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[27]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[28]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[29]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[30]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[31]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[32]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[33]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[34]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[35]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[36]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[37]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[38]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[39]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_data[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|inner_ready              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|mosi_on                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|start                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Rise       ; SPI_controller:spi|start_hold               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|state.command_read_accel ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|state.command_read_temp  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|state.read_accel         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|state.read_temp          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|temp[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|temp[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:divider|out_clk_inner ; Fall       ; SPI_controller:spi|temp[11]                 ;
+--------+--------------+----------------+------------+-----------------------------------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; miso      ; clk_divider:divider|out_clk_inner ; 2.907 ; 3.745 ; Fall       ; clk_divider:divider|out_clk_inner ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; miso      ; clk_divider:divider|out_clk_inner ; -0.884 ; -1.480 ; Fall       ; clk_divider:divider|out_clk_inner ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; sclk       ; clk_divider:divider|out_clk_inner ; 2.277 ;       ; Rise       ; clk_divider:divider|out_clk_inner ;
; ssb        ; clk_divider:divider|out_clk_inner ; 3.702 ; 3.595 ; Rise       ; clk_divider:divider|out_clk_inner ;
; accel[*]   ; clk_divider:divider|out_clk_inner ; 4.438 ; 4.596 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[0]  ; clk_divider:divider|out_clk_inner ; 4.438 ; 4.596 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[1]  ; clk_divider:divider|out_clk_inner ; 3.539 ; 3.630 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[2]  ; clk_divider:divider|out_clk_inner ; 3.691 ; 3.838 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[3]  ; clk_divider:divider|out_clk_inner ; 3.707 ; 3.824 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[4]  ; clk_divider:divider|out_clk_inner ; 3.705 ; 3.850 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[5]  ; clk_divider:divider|out_clk_inner ; 3.652 ; 3.789 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[6]  ; clk_divider:divider|out_clk_inner ; 3.510 ; 3.594 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[7]  ; clk_divider:divider|out_clk_inner ; 3.437 ; 3.513 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[8]  ; clk_divider:divider|out_clk_inner ; 3.523 ; 3.631 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[9]  ; clk_divider:divider|out_clk_inner ; 3.372 ; 3.450 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[10] ; clk_divider:divider|out_clk_inner ; 3.539 ; 3.617 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[11] ; clk_divider:divider|out_clk_inner ; 3.509 ; 3.597 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[12] ; clk_divider:divider|out_clk_inner ; 3.706 ; 3.825 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[13] ; clk_divider:divider|out_clk_inner ; 3.426 ; 3.527 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[14] ; clk_divider:divider|out_clk_inner ; 3.380 ; 3.447 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[15] ; clk_divider:divider|out_clk_inner ; 3.792 ; 3.918 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[16] ; clk_divider:divider|out_clk_inner ; 3.705 ; 3.826 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[17] ; clk_divider:divider|out_clk_inner ; 4.346 ; 4.481 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[18] ; clk_divider:divider|out_clk_inner ; 3.515 ; 3.620 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[19] ; clk_divider:divider|out_clk_inner ; 3.418 ; 3.495 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[20] ; clk_divider:divider|out_clk_inner ; 3.362 ; 3.437 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[21] ; clk_divider:divider|out_clk_inner ; 3.483 ; 3.577 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[22] ; clk_divider:divider|out_clk_inner ; 4.196 ; 4.325 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[23] ; clk_divider:divider|out_clk_inner ; 3.528 ; 3.631 ; Fall       ; clk_divider:divider|out_clk_inner ;
; mosi       ; clk_divider:divider|out_clk_inner ; 5.863 ; 6.084 ; Fall       ; clk_divider:divider|out_clk_inner ;
; ready      ; clk_divider:divider|out_clk_inner ; 3.440 ; 3.528 ; Fall       ; clk_divider:divider|out_clk_inner ;
; sclk       ; clk_divider:divider|out_clk_inner ; 4.121 ; 4.314 ; Fall       ; clk_divider:divider|out_clk_inner ;
; temp[*]    ; clk_divider:divider|out_clk_inner ; 3.931 ; 4.137 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[0]   ; clk_divider:divider|out_clk_inner ; 3.931 ; 4.137 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[1]   ; clk_divider:divider|out_clk_inner ; 3.314 ; 3.406 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[2]   ; clk_divider:divider|out_clk_inner ; 3.643 ; 3.768 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[3]   ; clk_divider:divider|out_clk_inner ; 3.460 ; 3.572 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[4]   ; clk_divider:divider|out_clk_inner ; 3.440 ; 3.537 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[5]   ; clk_divider:divider|out_clk_inner ; 3.557 ; 3.652 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[6]   ; clk_divider:divider|out_clk_inner ; 3.406 ; 3.500 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[7]   ; clk_divider:divider|out_clk_inner ; 3.609 ; 3.717 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[8]   ; clk_divider:divider|out_clk_inner ; 3.527 ; 3.627 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[9]   ; clk_divider:divider|out_clk_inner ; 3.687 ; 3.816 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[10]  ; clk_divider:divider|out_clk_inner ; 3.509 ; 3.602 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[11]  ; clk_divider:divider|out_clk_inner ; 3.686 ; 3.829 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[12]  ; clk_divider:divider|out_clk_inner ; 3.787 ; 3.914 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[13]  ; clk_divider:divider|out_clk_inner ; 3.279 ; 3.338 ; Fall       ; clk_divider:divider|out_clk_inner ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; sclk       ; clk_divider:divider|out_clk_inner ; 2.210 ;       ; Rise       ; clk_divider:divider|out_clk_inner ;
; ssb        ; clk_divider:divider|out_clk_inner ; 3.566 ; 3.463 ; Rise       ; clk_divider:divider|out_clk_inner ;
; accel[*]   ; clk_divider:divider|out_clk_inner ; 3.239 ; 3.311 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[0]  ; clk_divider:divider|out_clk_inner ; 4.309 ; 4.463 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[1]  ; clk_divider:divider|out_clk_inner ; 3.409 ; 3.497 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[2]  ; clk_divider:divider|out_clk_inner ; 3.555 ; 3.697 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[3]  ; clk_divider:divider|out_clk_inner ; 3.571 ; 3.683 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[4]  ; clk_divider:divider|out_clk_inner ; 3.569 ; 3.707 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[5]  ; clk_divider:divider|out_clk_inner ; 3.517 ; 3.649 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[6]  ; clk_divider:divider|out_clk_inner ; 3.383 ; 3.463 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[7]  ; clk_divider:divider|out_clk_inner ; 3.312 ; 3.385 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[8]  ; clk_divider:divider|out_clk_inner ; 3.394 ; 3.497 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[9]  ; clk_divider:divider|out_clk_inner ; 3.249 ; 3.324 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[10] ; clk_divider:divider|out_clk_inner ; 3.410 ; 3.485 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[11] ; clk_divider:divider|out_clk_inner ; 3.381 ; 3.465 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[12] ; clk_divider:divider|out_clk_inner ; 3.569 ; 3.684 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[13] ; clk_divider:divider|out_clk_inner ; 3.300 ; 3.397 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[14] ; clk_divider:divider|out_clk_inner ; 3.257 ; 3.322 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[15] ; clk_divider:divider|out_clk_inner ; 3.652 ; 3.773 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[16] ; clk_divider:divider|out_clk_inner ; 3.568 ; 3.685 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[17] ; clk_divider:divider|out_clk_inner ; 4.222 ; 4.354 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[18] ; clk_divider:divider|out_clk_inner ; 3.387 ; 3.488 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[19] ; clk_divider:divider|out_clk_inner ; 3.293 ; 3.367 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[20] ; clk_divider:divider|out_clk_inner ; 3.239 ; 3.311 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[21] ; clk_divider:divider|out_clk_inner ; 3.355 ; 3.446 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[22] ; clk_divider:divider|out_clk_inner ; 4.079 ; 4.205 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[23] ; clk_divider:divider|out_clk_inner ; 3.400 ; 3.499 ; Fall       ; clk_divider:divider|out_clk_inner ;
; mosi       ; clk_divider:divider|out_clk_inner ; 3.808 ; 3.866 ; Fall       ; clk_divider:divider|out_clk_inner ;
; ready      ; clk_divider:divider|out_clk_inner ; 3.314 ; 3.399 ; Fall       ; clk_divider:divider|out_clk_inner ;
; sclk       ; clk_divider:divider|out_clk_inner ; 3.972 ; 2.333 ; Fall       ; clk_divider:divider|out_clk_inner ;
; temp[*]    ; clk_divider:divider|out_clk_inner ; 3.161 ; 3.217 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[0]   ; clk_divider:divider|out_clk_inner ; 3.789 ; 3.987 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[1]   ; clk_divider:divider|out_clk_inner ; 3.196 ; 3.286 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[2]   ; clk_divider:divider|out_clk_inner ; 3.509 ; 3.629 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[3]   ; clk_divider:divider|out_clk_inner ; 3.337 ; 3.445 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[4]   ; clk_divider:divider|out_clk_inner ; 3.316 ; 3.409 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[5]   ; clk_divider:divider|out_clk_inner ; 3.427 ; 3.518 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[6]   ; clk_divider:divider|out_clk_inner ; 3.285 ; 3.376 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[7]   ; clk_divider:divider|out_clk_inner ; 3.477 ; 3.581 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[8]   ; clk_divider:divider|out_clk_inner ; 3.398 ; 3.495 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[9]   ; clk_divider:divider|out_clk_inner ; 3.551 ; 3.675 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[10]  ; clk_divider:divider|out_clk_inner ; 3.381 ; 3.471 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[11]  ; clk_divider:divider|out_clk_inner ; 3.550 ; 3.687 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[12]  ; clk_divider:divider|out_clk_inner ; 3.647 ; 3.769 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[13]  ; clk_divider:divider|out_clk_inner ; 3.161 ; 3.217 ; Fall       ; clk_divider:divider|out_clk_inner ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                   ; -6.676   ; -0.112 ; N/A      ; N/A     ; -3.000              ;
;  clk                               ; -3.051   ; -0.112 ; N/A      ; N/A     ; -3.000              ;
;  clk_divider:divider|out_clk_inner ; -6.676   ; 0.184  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                    ; -598.858 ; -0.112 ; 0.0      ; 0.0     ; -181.44             ;
;  clk                               ; -15.306  ; -0.112 ; N/A      ; N/A     ; -16.383             ;
;  clk_divider:divider|out_clk_inner ; -583.552 ; 0.000  ; N/A      ; N/A     ; -165.057            ;
+------------------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+
; miso      ; clk_divider:divider|out_clk_inner ; 6.872 ; 6.907 ; Fall       ; clk_divider:divider|out_clk_inner ;
+-----------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+
; miso      ; clk_divider:divider|out_clk_inner ; -0.884 ; -1.480 ; Fall       ; clk_divider:divider|out_clk_inner ;
+-----------+-----------------------------------+--------+--------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+--------+--------+------------+-----------------------------------+
; sclk       ; clk_divider:divider|out_clk_inner ; 4.861  ;        ; Rise       ; clk_divider:divider|out_clk_inner ;
; ssb        ; clk_divider:divider|out_clk_inner ; 7.589  ; 7.745  ; Rise       ; clk_divider:divider|out_clk_inner ;
; accel[*]   ; clk_divider:divider|out_clk_inner ; 8.907  ; 8.892  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[0]  ; clk_divider:divider|out_clk_inner ; 8.907  ; 8.892  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[1]  ; clk_divider:divider|out_clk_inner ; 7.576  ; 7.391  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[2]  ; clk_divider:divider|out_clk_inner ; 7.700  ; 7.649  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[3]  ; clk_divider:divider|out_clk_inner ; 7.990  ; 7.773  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[4]  ; clk_divider:divider|out_clk_inner ; 7.710  ; 7.659  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[5]  ; clk_divider:divider|out_clk_inner ; 7.620  ; 7.567  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[6]  ; clk_divider:divider|out_clk_inner ; 7.535  ; 7.357  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[7]  ; clk_divider:divider|out_clk_inner ; 7.303  ; 7.160  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[8]  ; clk_divider:divider|out_clk_inner ; 7.466  ; 7.363  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[9]  ; clk_divider:divider|out_clk_inner ; 7.107  ; 7.010  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[10] ; clk_divider:divider|out_clk_inner ; 7.584  ; 7.382  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[11] ; clk_divider:divider|out_clk_inner ; 7.559  ; 7.367  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[12] ; clk_divider:divider|out_clk_inner ; 7.880  ; 7.731  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[13] ; clk_divider:divider|out_clk_inner ; 7.205  ; 7.152  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[14] ; clk_divider:divider|out_clk_inner ; 7.232  ; 7.063  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[15] ; clk_divider:divider|out_clk_inner ; 8.103  ; 7.919  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[16] ; clk_divider:divider|out_clk_inner ; 7.878  ; 7.737  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[17] ; clk_divider:divider|out_clk_inner ; 8.737  ; 8.706  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[18] ; clk_divider:divider|out_clk_inner ; 7.463  ; 7.364  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[19] ; clk_divider:divider|out_clk_inner ; 7.287  ; 7.150  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[20] ; clk_divider:divider|out_clk_inner ; 7.105  ; 6.990  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[21] ; clk_divider:divider|out_clk_inner ; 7.382  ; 7.266  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[22] ; clk_divider:divider|out_clk_inner ; 8.374  ; 8.398  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[23] ; clk_divider:divider|out_clk_inner ; 7.598  ; 7.424  ; Fall       ; clk_divider:divider|out_clk_inner ;
; mosi       ; clk_divider:divider|out_clk_inner ; 12.926 ; 12.686 ; Fall       ; clk_divider:divider|out_clk_inner ;
; ready      ; clk_divider:divider|out_clk_inner ; 7.327  ; 7.207  ; Fall       ; clk_divider:divider|out_clk_inner ;
; sclk       ; clk_divider:divider|out_clk_inner ; 9.034  ; 8.763  ; Fall       ; clk_divider:divider|out_clk_inner ;
; temp[*]    ; clk_divider:divider|out_clk_inner ; 8.254  ; 8.210  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[0]   ; clk_divider:divider|out_clk_inner ; 8.254  ; 8.210  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[1]   ; clk_divider:divider|out_clk_inner ; 7.015  ; 6.948  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[2]   ; clk_divider:divider|out_clk_inner ; 7.790  ; 7.638  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[3]   ; clk_divider:divider|out_clk_inner ; 7.365  ; 7.256  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[4]   ; clk_divider:divider|out_clk_inner ; 7.343  ; 7.220  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[5]   ; clk_divider:divider|out_clk_inner ; 7.620  ; 7.447  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[6]   ; clk_divider:divider|out_clk_inner ; 7.252  ; 7.122  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[7]   ; clk_divider:divider|out_clk_inner ; 7.721  ; 7.556  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[8]   ; clk_divider:divider|out_clk_inner ; 7.587  ; 7.424  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[9]   ; clk_divider:divider|out_clk_inner ; 7.843  ; 7.732  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[10]  ; clk_divider:divider|out_clk_inner ; 7.527  ; 7.368  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[11]  ; clk_divider:divider|out_clk_inner ; 7.687  ; 7.630  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[12]  ; clk_divider:divider|out_clk_inner ; 8.097  ; 7.913  ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[13]  ; clk_divider:divider|out_clk_inner ; 6.960  ; 6.834  ; Fall       ; clk_divider:divider|out_clk_inner ;
+------------+-----------------------------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; sclk       ; clk_divider:divider|out_clk_inner ; 2.210 ;       ; Rise       ; clk_divider:divider|out_clk_inner ;
; ssb        ; clk_divider:divider|out_clk_inner ; 3.566 ; 3.463 ; Rise       ; clk_divider:divider|out_clk_inner ;
; accel[*]   ; clk_divider:divider|out_clk_inner ; 3.239 ; 3.311 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[0]  ; clk_divider:divider|out_clk_inner ; 4.309 ; 4.463 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[1]  ; clk_divider:divider|out_clk_inner ; 3.409 ; 3.497 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[2]  ; clk_divider:divider|out_clk_inner ; 3.555 ; 3.697 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[3]  ; clk_divider:divider|out_clk_inner ; 3.571 ; 3.683 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[4]  ; clk_divider:divider|out_clk_inner ; 3.569 ; 3.707 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[5]  ; clk_divider:divider|out_clk_inner ; 3.517 ; 3.649 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[6]  ; clk_divider:divider|out_clk_inner ; 3.383 ; 3.463 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[7]  ; clk_divider:divider|out_clk_inner ; 3.312 ; 3.385 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[8]  ; clk_divider:divider|out_clk_inner ; 3.394 ; 3.497 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[9]  ; clk_divider:divider|out_clk_inner ; 3.249 ; 3.324 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[10] ; clk_divider:divider|out_clk_inner ; 3.410 ; 3.485 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[11] ; clk_divider:divider|out_clk_inner ; 3.381 ; 3.465 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[12] ; clk_divider:divider|out_clk_inner ; 3.569 ; 3.684 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[13] ; clk_divider:divider|out_clk_inner ; 3.300 ; 3.397 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[14] ; clk_divider:divider|out_clk_inner ; 3.257 ; 3.322 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[15] ; clk_divider:divider|out_clk_inner ; 3.652 ; 3.773 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[16] ; clk_divider:divider|out_clk_inner ; 3.568 ; 3.685 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[17] ; clk_divider:divider|out_clk_inner ; 4.222 ; 4.354 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[18] ; clk_divider:divider|out_clk_inner ; 3.387 ; 3.488 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[19] ; clk_divider:divider|out_clk_inner ; 3.293 ; 3.367 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[20] ; clk_divider:divider|out_clk_inner ; 3.239 ; 3.311 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[21] ; clk_divider:divider|out_clk_inner ; 3.355 ; 3.446 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[22] ; clk_divider:divider|out_clk_inner ; 4.079 ; 4.205 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  accel[23] ; clk_divider:divider|out_clk_inner ; 3.400 ; 3.499 ; Fall       ; clk_divider:divider|out_clk_inner ;
; mosi       ; clk_divider:divider|out_clk_inner ; 3.808 ; 3.866 ; Fall       ; clk_divider:divider|out_clk_inner ;
; ready      ; clk_divider:divider|out_clk_inner ; 3.314 ; 3.399 ; Fall       ; clk_divider:divider|out_clk_inner ;
; sclk       ; clk_divider:divider|out_clk_inner ; 3.972 ; 2.333 ; Fall       ; clk_divider:divider|out_clk_inner ;
; temp[*]    ; clk_divider:divider|out_clk_inner ; 3.161 ; 3.217 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[0]   ; clk_divider:divider|out_clk_inner ; 3.789 ; 3.987 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[1]   ; clk_divider:divider|out_clk_inner ; 3.196 ; 3.286 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[2]   ; clk_divider:divider|out_clk_inner ; 3.509 ; 3.629 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[3]   ; clk_divider:divider|out_clk_inner ; 3.337 ; 3.445 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[4]   ; clk_divider:divider|out_clk_inner ; 3.316 ; 3.409 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[5]   ; clk_divider:divider|out_clk_inner ; 3.427 ; 3.518 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[6]   ; clk_divider:divider|out_clk_inner ; 3.285 ; 3.376 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[7]   ; clk_divider:divider|out_clk_inner ; 3.477 ; 3.581 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[8]   ; clk_divider:divider|out_clk_inner ; 3.398 ; 3.495 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[9]   ; clk_divider:divider|out_clk_inner ; 3.551 ; 3.675 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[10]  ; clk_divider:divider|out_clk_inner ; 3.381 ; 3.471 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[11]  ; clk_divider:divider|out_clk_inner ; 3.550 ; 3.687 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[12]  ; clk_divider:divider|out_clk_inner ; 3.647 ; 3.769 ; Fall       ; clk_divider:divider|out_clk_inner ;
;  temp[13]  ; clk_divider:divider|out_clk_inner ; 3.161 ; 3.217 ; Fall       ; clk_divider:divider|out_clk_inner ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mosi          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssb           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; accel[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; temp[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; miso                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ssb           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; accel[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; accel[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; accel[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; accel[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; temp[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; temp[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; temp[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; temp[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; temp[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; temp[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; temp[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; temp[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; temp[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; temp[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; temp[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; temp[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; temp[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; temp[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ssb           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; accel[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; accel[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; accel[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; accel[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; temp[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; temp[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; temp[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; temp[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; temp[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; temp[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; temp[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; temp[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; temp[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; temp[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; temp[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; temp[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; temp[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; temp[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ssb           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; accel[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; accel[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; accel[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; accel[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; temp[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; temp[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; temp[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; temp[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; temp[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; temp[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; temp[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; temp[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; temp[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; temp[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; temp[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; temp[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; temp[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; temp[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk                               ; clk                               ; 144      ; 0        ; 0        ; 0        ;
; clk_divider:divider|out_clk_inner ; clk                               ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 472      ; 208      ; 61       ; 8604     ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk                               ; clk                               ; 144      ; 0        ; 0        ; 0        ;
; clk_divider:divider|out_clk_inner ; clk                               ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:divider|out_clk_inner ; clk_divider:divider|out_clk_inner ; 472      ; 208      ; 61       ; 8604     ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 52    ; 52   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 10 19:06:51 2020
Info: Command: quartus_sta lab1 -c lab1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_divider:divider|out_clk_inner clk_divider:divider|out_clk_inner
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.676
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.676      -583.552 clk_divider:divider|out_clk_inner 
    Info (332119):    -3.051       -15.306 clk 
Info (332146): Worst-case hold slack is 0.103
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.103         0.000 clk 
    Info (332119):     0.453         0.000 clk_divider:divider|out_clk_inner 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -16.383 clk 
    Info (332119):    -1.487      -165.057 clk_divider:divider|out_clk_inner 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.190
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.190      -539.773 clk_divider:divider|out_clk_inner 
    Info (332119):    -2.687       -13.047 clk 
Info (332146): Worst-case hold slack is 0.189
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.189         0.000 clk 
    Info (332119):     0.401         0.000 clk_divider:divider|out_clk_inner 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -16.383 clk 
    Info (332119):    -1.487      -165.057 clk_divider:divider|out_clk_inner 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.329
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.329      -198.323 clk_divider:divider|out_clk_inner 
    Info (332119):    -0.739        -1.879 clk 
Info (332146): Worst-case hold slack is -0.112
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.112        -0.112 clk 
    Info (332119):     0.184         0.000 clk_divider:divider|out_clk_inner 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -12.576 clk 
    Info (332119):    -1.000      -111.000 clk_divider:divider|out_clk_inner 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 488 megabytes
    Info: Processing ended: Tue Nov 10 19:06:55 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


