read_verilog half_adder.v
show
