<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2014.4 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2014 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="2" Path="C:/mohd/cpcie/test_xillybus_mb_4mC/cpcie.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="c1c89ff46eeb4d55a93b4fb19ec25cb3"/>
    <Option Name="Part" Val="xc7vx485tffg1761-2"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="TargetLanguage" Val="VHDL"/>
    <Option Name="BoardPart" Val="xilinx.com:vc707:part0:1.1"/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="IPRepoPath" Val="$PPRDIR/../ip_repo"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PPRDIR/src/pcie/pcie_k7_vivado_pipe_clock.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/src/pcie/pcie_k7_vivado/pcie_k7_vivado.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/bd/cpcie_bd/cpcie_bd.bd">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_axis_switch_1_1/cpcie_bd_axis_switch_1_1.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_axis_switch_0_1/cpcie_bd_axis_switch_0_1.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_rst_clk_wiz_1_100M_0/cpcie_bd_rst_clk_wiz_1_100M_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_microblaze_0_xlconcat_0/cpcie_bd_microblaze_0_xlconcat_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_lmb_bram_0/cpcie_bd_lmb_bram_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_ilmb_v10_0/cpcie_bd_ilmb_v10_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_ilmb_bram_if_cntlr_0/cpcie_bd_ilmb_bram_if_cntlr_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="hdl/cpcie_bd.vhd"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_xmatchpro_compressor_3_1/cpcie_bd_xmatchpro_compressor_3_1.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_xmatchpro_compressor_2_1/cpcie_bd_xmatchpro_compressor_2_1.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_xmatchpro_compressor_1_1/cpcie_bd_xmatchpro_compressor_1_1.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_xmatchpro_compressor_0_1/cpcie_bd_xmatchpro_compressor_0_1.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_xlconstant_0_1/cpcie_bd_xlconstant_0_1.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_scheduler_cpcie_0_1/cpcie_bd_scheduler_cpcie_0_1.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_mCompressor_0_0/cpcie_bd_mCompressor_0_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_fifo_header_packer_1/cpcie_bd_fifo_header_packer_1.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_xbar_0/cpcie_bd_xbar_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_dlmb_bram_if_cntlr_0/cpcie_bd_dlmb_bram_if_cntlr_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_dlmb_v10_0/cpcie_bd_dlmb_v10_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_microblaze_0_axi_periph_0/cpcie_bd_microblaze_0_axi_periph_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_microblaze_0_axi_intc_0/cpcie_bd_microblaze_0_axi_intc_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_microblaze_0_0/cpcie_bd_microblaze_0_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_mdm_1_0/cpcie_bd_mdm_1_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_clk_wiz_1_0/cpcie_bd_clk_wiz_1_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_axis_to_fifo_0_0/cpcie_bd_axis_to_fifo_0_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_axis_data_fifo_s0_0/cpcie_bd_axis_data_fifo_s0_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_axi_bram_ctrl_0_bram_0/cpcie_bd_axi_bram_ctrl_0_bram_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_axi_uartlite_0_0/cpcie_bd_axi_uartlite_0_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="ip/cpcie_bd_axi_bram_ctrl_0_0/cpcie_bd_axi_bram_ctrl_0_0.xci"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="cpcie_bd.bmm"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="hw_handoff/cpcie_bd_bd.tcl"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="hw_handoff/cpcie_bd.hwh"/>
        <CompFileExtendedInfo CompFileName="cpcie_bd.bd" FileRelPathName="cpcie_bd_ooc.xdc"/>
      </File>
      <File Path="$PPRDIR/src/xillybus/xillybus_core.ngc">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/src/pcie/pcie_k7_8x.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/src/xillybus/xillybus_core.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/src/pcie/pcie_k7_8x_pipe_clock.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/src/xillybus/xillybus.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/bd/cpcie_bd/hdl/cpcie_bd_wrapper.vhd">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/src/cpcie_top.vhd">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/bd/cpcie_bd/ip/cpcie_bd_scheduler_cpcie_0_1/cpcie_bd_scheduler_cpcie_0_1.upgrade_log"/>
      <File Path="$PSRCDIR/sources_1/bd/cpcie_bd/ip/cpcie_bd_mCompressor_0_0/cpcie_bd_mCompressor_0_0.upgrade_log"/>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="cpcie_top"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PPRDIR/src/cpcie.xdc">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TargetConstrsFile" Val="$PPRDIR/src/cpcie.xdc"/>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="cpcie_top"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="SimMode" Val="post-implementation"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="QuestaSim/ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="IES">
      <Option Name="Description" Val="Incisive Enterprise Simulator (IES)"/>
    </Simulator>
    <Simulator Name="VCS">
      <Option Name="Description" Val="Verilog Compiler Simulator (VCS)"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="9">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7vx485tffg1761-2" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" State="current">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
        <Step Id="synth_design"/>
      </Strategy>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7vx485tffg1761-2" ConstrsSet="constrs_1" Description="Vivado Implementation Defaults" State="current" SynthRun="synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2014"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
  </Runs>
  <HWSession Dir="hw_1" File="hw.xml"/>
</Project>
