TimeQuest Timing Analyzer report for MemoryTest
Tue May 28 16:14:04 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; MemoryTest                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-10        ; < 0.1%      ;
;     Processors 11-12       ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 177.24 MHz ; 177.24 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.642 ; -34.552            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.707 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -2082.000                        ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                     ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.642 ; memory:U1|rw_96x8_sync:U2|RW~1959 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.925      ;
; -4.479 ; memory:U1|rw_96x8_sync:U2|RW~98   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.750      ;
; -4.454 ; memory:U1|rw_96x8_sync:U2|RW~530  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.729      ;
; -4.435 ; memory:U1|rw_96x8_sync:U2|RW~1914 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.716      ;
; -4.408 ; memory:U1|rw_96x8_sync:U2|RW~1586 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.261      ; 5.664      ;
; -4.382 ; memory:U1|rw_96x8_sync:U2|RW~198  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.664      ;
; -4.311 ; memory:U1|rw_96x8_sync:U2|RW~1714 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.566      ;
; -4.300 ; memory:U1|rw_96x8_sync:U2|RW~1682 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.574      ;
; -4.290 ; memory:U1|rw_96x8_sync:U2|RW~1526 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.566      ;
; -4.284 ; memory:U1|rw_96x8_sync:U2|RW~1937 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.559      ;
; -4.274 ; memory:U1|rw_96x8_sync:U2|RW~1588 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.529      ;
; -4.273 ; memory:U1|rw_96x8_sync:U2|RW~562  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.550      ;
; -4.263 ; memory:U1|rw_96x8_sync:U2|RW~1346 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.517      ;
; -4.245 ; memory:U1|rw_96x8_sync:U2|RW~1826 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.518      ;
; -4.229 ; memory:U1|rw_96x8_sync:U2|RW~564  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.505      ;
; -4.228 ; memory:U1|rw_96x8_sync:U2|RW~374  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.498      ;
; -4.225 ; memory:U1|rw_96x8_sync:U2|RW~1017 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.503      ;
; -4.218 ; memory:U1|rw_96x8_sync:U2|RW~1086 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.496      ;
; -4.212 ; memory:U1|rw_96x8_sync:U2|RW~390  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.473      ;
; -4.211 ; memory:U1|rw_96x8_sync:U2|RW~1328 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.493      ;
; -4.205 ; memory:U1|rw_96x8_sync:U2|RW~1528 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.481      ;
; -4.203 ; memory:U1|rw_96x8_sync:U2|RW~74   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.484      ;
; -4.187 ; memory:U1|rw_96x8_sync:U2|RW~1217 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.469      ;
; -4.163 ; memory:U1|rw_96x8_sync:U2|RW~110  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.428      ;
; -4.162 ; memory:U1|rw_96x8_sync:U2|RW~1442 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.442      ;
; -4.158 ; memory:U1|rw_96x8_sync:U2|RW~58   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.439      ;
; -4.157 ; memory:U1|rw_96x8_sync:U2|RW~101  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.438      ;
; -4.155 ; memory:U1|rw_96x8_sync:U2|RW~610  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.439      ;
; -4.154 ; memory:U1|rw_96x8_sync:U2|RW~1536 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.277      ; 5.426      ;
; -4.147 ; memory:U1|rw_96x8_sync:U2|RW~113  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.425      ;
; -4.140 ; memory:U1|rw_96x8_sync:U2|RW~1838 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.419      ;
; -4.135 ; memory:U1|rw_96x8_sync:U2|RW~586  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.404      ;
; -4.135 ; memory:U1|rw_96x8_sync:U2|RW~1383 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.421      ;
; -4.134 ; memory:U1|rw_96x8_sync:U2|RW~1672 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.407      ;
; -4.133 ; memory:U1|rw_96x8_sync:U2|RW~1511 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.425      ;
; -4.133 ; memory:U1|rw_96x8_sync:U2|RW~418  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.418      ;
; -4.131 ; memory:U1|rw_96x8_sync:U2|RW~1326 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.405      ;
; -4.125 ; memory:U1|rw_96x8_sync:U2|RW~670  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.396      ;
; -4.124 ; memory:U1|rw_96x8_sync:U2|RW~317  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.413      ;
; -4.123 ; memory:U1|rw_96x8_sync:U2|RW~1827 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.309      ; 5.427      ;
; -4.119 ; memory:U1|rw_96x8_sync:U2|RW~505  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.398      ;
; -4.118 ; memory:U1|rw_96x8_sync:U2|RW~194  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.406      ;
; -4.115 ; memory:U1|rw_96x8_sync:U2|RW~102  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.380      ;
; -4.104 ; memory:U1|rw_96x8_sync:U2|RW~1943 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.385      ;
; -4.104 ; memory:U1|rw_96x8_sync:U2|RW~1140 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.386      ;
; -4.102 ; memory:U1|rw_96x8_sync:U2|RW~538  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.389      ;
; -4.099 ; memory:U1|rw_96x8_sync:U2|RW~1146 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.384      ;
; -4.098 ; memory:U1|rw_96x8_sync:U2|RW~125  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.389      ;
; -4.098 ; memory:U1|rw_96x8_sync:U2|RW~1716 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.371      ;
; -4.096 ; memory:U1|rw_96x8_sync:U2|RW~1194 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.371      ;
; -4.095 ; memory:U1|rw_96x8_sync:U2|RW~1448 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.369      ;
; -4.093 ; memory:U1|rw_96x8_sync:U2|RW~676  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.368      ;
; -4.088 ; memory:U1|rw_96x8_sync:U2|RW~1395 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.318      ; 5.401      ;
; -4.085 ; memory:U1|rw_96x8_sync:U2|RW~1113 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.366      ;
; -4.079 ; memory:U1|rw_96x8_sync:U2|RW~1567 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.365      ;
; -4.078 ; memory:U1|rw_96x8_sync:U2|RW~1707 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.312      ; 5.385      ;
; -4.078 ; memory:U1|rw_96x8_sync:U2|RW~237  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.374      ;
; -4.077 ; memory:U1|rw_96x8_sync:U2|RW~1988 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.353      ;
; -4.076 ; memory:U1|rw_96x8_sync:U2|RW~1502 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.349      ;
; -4.076 ; memory:U1|rw_96x8_sync:U2|RW~1177 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.352      ;
; -4.075 ; memory:U1|rw_96x8_sync:U2|RW~309  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.364      ;
; -4.073 ; memory:U1|rw_96x8_sync:U2|RW~1474 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.354      ;
; -4.073 ; memory:U1|rw_96x8_sync:U2|RW~1831 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.353      ;
; -4.073 ; memory:U1|rw_96x8_sync:U2|RW~1840 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.352      ;
; -4.073 ; memory:U1|rw_96x8_sync:U2|RW~1775 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.356      ;
; -4.071 ; memory:U1|rw_96x8_sync:U2|RW~1316 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.348      ;
; -4.068 ; memory:U1|rw_96x8_sync:U2|RW~1221 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.359      ;
; -4.065 ; memory:U1|rw_96x8_sync:U2|RW~109  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.349      ;
; -4.065 ; memory:U1|rw_96x8_sync:U2|RW~76   ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.347      ;
; -4.065 ; memory:U1|rw_96x8_sync:U2|RW~1624 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.345      ;
; -4.060 ; memory:U1|rw_96x8_sync:U2|RW~1594 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.343      ;
; -4.057 ; memory:U1|rw_96x8_sync:U2|RW~1562 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.336      ;
; -4.053 ; memory:U1|rw_96x8_sync:U2|RW~1139 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.319      ; 5.367      ;
; -4.052 ; memory:U1|rw_96x8_sync:U2|RW~1468 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.336      ;
; -4.050 ; memory:U1|rw_96x8_sync:U2|RW~1114 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.330      ;
; -4.050 ; memory:U1|rw_96x8_sync:U2|RW~1684 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.323      ;
; -4.046 ; memory:U1|rw_96x8_sync:U2|RW~1729 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.301      ;
; -4.042 ; memory:U1|rw_96x8_sync:U2|RW~1330 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.322      ;
; -4.042 ; memory:U1|rw_96x8_sync:U2|RW~1108 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.315      ;
; -4.039 ; memory:U1|rw_96x8_sync:U2|RW~782  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.316      ;
; -4.037 ; memory:U1|rw_96x8_sync:U2|RW~989  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.330      ;
; -4.034 ; memory:U1|rw_96x8_sync:U2|RW~1298 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.311      ;
; -4.034 ; memory:U1|rw_96x8_sync:U2|RW~1492 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.308      ;
; -4.033 ; memory:U1|rw_96x8_sync:U2|RW~1890 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.313      ;
; -4.033 ; memory:U1|rw_96x8_sync:U2|RW~1766 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.302      ;
; -4.030 ; memory:U1|rw_96x8_sync:U2|RW~18   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.306      ;
; -4.027 ; memory:U1|rw_96x8_sync:U2|RW~477  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.312      ;
; -4.027 ; memory:U1|rw_96x8_sync:U2|RW~874  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.311      ;
; -4.023 ; memory:U1|rw_96x8_sync:U2|RW~1500 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.301      ;
; -4.022 ; memory:U1|rw_96x8_sync:U2|RW~898  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.303      ;
; -4.020 ; memory:U1|rw_96x8_sync:U2|RW~684  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.296      ;
; -4.019 ; memory:U1|rw_96x8_sync:U2|RW~1858 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.273      ;
; -4.017 ; memory:U1|rw_96x8_sync:U2|RW~2034 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.292      ;
; -4.016 ; memory:U1|rw_96x8_sync:U2|RW~1535 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.301      ;
; -4.016 ; memory:U1|rw_96x8_sync:U2|RW~1950 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.297      ;
; -4.014 ; memory:U1|rw_96x8_sync:U2|RW~1600 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.291      ;
; -4.013 ; memory:U1|rw_96x8_sync:U2|RW~1640 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.286      ;
; -4.009 ; memory:U1|rw_96x8_sync:U2|RW~127  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.297      ;
; -4.005 ; memory:U1|rw_96x8_sync:U2|RW~1131 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.315      ; 5.315      ;
; -3.997 ; memory:U1|rw_96x8_sync:U2|RW~2023 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.278      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                     ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.707 ; memory:U1|rw_96x8_sync:U2|RW~1651 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.460      ; 2.324      ;
; 1.709 ; memory:U1|rw_96x8_sync:U2|RW~1028 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.290      ;
; 1.781 ; memory:U1|rw_96x8_sync:U2|RW~841  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.362      ;
; 1.781 ; memory:U1|rw_96x8_sync:U2|RW~1545 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.363      ;
; 1.812 ; memory:U1|rw_96x8_sync:U2|RW~1779 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.419      ;
; 1.822 ; memory:U1|rw_96x8_sync:U2|RW~1717 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.405      ;
; 1.843 ; memory:U1|rw_96x8_sync:U2|RW~272  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.418      ;
; 1.854 ; memory:U1|rw_96x8_sync:U2|RW~1255 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.438      ;
; 1.878 ; memory:U1|rw_96x8_sync:U2|RW~258  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.460      ;
; 1.892 ; memory:U1|rw_96x8_sync:U2|RW~1660 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.474      ;
; 1.930 ; memory:U1|rw_96x8_sync:U2|RW~252  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.507      ;
; 1.940 ; memory:U1|rw_96x8_sync:U2|RW~754  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.530      ;
; 1.952 ; memory:U1|rw_96x8_sync:U2|RW~2062 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.417      ; 2.526      ;
; 1.964 ; memory:U1|rw_96x8_sync:U2|RW~1387 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.575      ;
; 1.968 ; memory:U1|rw_96x8_sync:U2|RW~2043 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.574      ;
; 1.984 ; memory:U1|rw_96x8_sync:U2|RW~1820 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.570      ;
; 1.986 ; memory:U1|rw_96x8_sync:U2|RW~1913 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.567      ;
; 1.989 ; memory:U1|rw_96x8_sync:U2|RW~1134 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.561      ;
; 1.993 ; memory:U1|rw_96x8_sync:U2|RW~1802 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.574      ;
; 1.998 ; memory:U1|rw_96x8_sync:U2|RW~1036 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.573      ;
; 2.010 ; memory:U1|rw_96x8_sync:U2|RW~1619 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.460      ; 2.627      ;
; 2.023 ; memory:U1|rw_96x8_sync:U2|RW~935  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.605      ;
; 2.033 ; memory:U1|rw_96x8_sync:U2|RW~1875 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.648      ;
; 2.037 ; memory:U1|rw_96x8_sync:U2|RW~968  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.068      ; 2.262      ;
; 2.060 ; memory:U1|rw_96x8_sync:U2|RW~891  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.678      ;
; 2.064 ; memory:U1|rw_96x8_sync:U2|RW~1781 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.649      ;
; 2.072 ; memory:U1|rw_96x8_sync:U2|RW~1390 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.644      ;
; 2.073 ; memory:U1|rw_96x8_sync:U2|RW~1104 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.656      ;
; 2.075 ; memory:U1|rw_96x8_sync:U2|RW~1282 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.659      ;
; 2.092 ; memory:U1|rw_96x8_sync:U2|RW~1934 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.665      ;
; 2.095 ; memory:U1|rw_96x8_sync:U2|RW~1905 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.676      ;
; 2.107 ; memory:U1|rw_96x8_sync:U2|RW~1273 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.689      ;
; 2.115 ; memory:U1|rw_96x8_sync:U2|RW~264  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.419      ; 2.691      ;
; 2.126 ; memory:U1|rw_96x8_sync:U2|RW~1851 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.459      ; 2.742      ;
; 2.127 ; memory:U1|rw_96x8_sync:U2|RW~495  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.713      ;
; 2.128 ; memory:U1|rw_96x8_sync:U2|RW~1635 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.739      ;
; 2.138 ; memory:U1|rw_96x8_sync:U2|RW~188  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.717      ;
; 2.140 ; memory:U1|rw_96x8_sync:U2|RW~951  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.731      ;
; 2.145 ; memory:U1|rw_96x8_sync:U2|RW~2051 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.756      ;
; 2.148 ; memory:U1|rw_96x8_sync:U2|RW~1031 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.738      ;
; 2.152 ; memory:U1|rw_96x8_sync:U2|RW~2025 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.727      ;
; 2.152 ; memory:U1|rw_96x8_sync:U2|RW~2064 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.727      ;
; 2.161 ; memory:U1|rw_96x8_sync:U2|RW~1996 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.744      ;
; 2.161 ; memory:U1|rw_96x8_sync:U2|RW~952  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.731      ;
; 2.166 ; memory:U1|rw_96x8_sync:U2|RW~859  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.457      ; 2.780      ;
; 2.169 ; memory:U1|rw_96x8_sync:U2|RW~1010 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.751      ;
; 2.182 ; memory:U1|rw_96x8_sync:U2|RW~1385 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.762      ;
; 2.185 ; memory:U1|rw_96x8_sync:U2|RW~1749 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.769      ;
; 2.197 ; memory:U1|rw_96x8_sync:U2|RW~1462 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.417      ; 2.771      ;
; 2.198 ; memory:U1|rw_96x8_sync:U2|RW~2035 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.449      ; 2.804      ;
; 2.202 ; memory:U1|rw_96x8_sync:U2|RW~491  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.813      ;
; 2.211 ; memory:U1|rw_96x8_sync:U2|RW~200  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.792      ;
; 2.221 ; memory:U1|rw_96x8_sync:U2|RW~1751 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.802      ;
; 2.224 ; memory:U1|rw_96x8_sync:U2|RW~633  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.809      ;
; 2.228 ; memory:U1|rw_96x8_sync:U2|RW~970  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.806      ;
; 2.228 ; memory:U1|rw_96x8_sync:U2|RW~764  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.417      ; 2.802      ;
; 2.230 ; memory:U1|rw_96x8_sync:U2|RW~1979 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.459      ; 2.846      ;
; 2.242 ; memory:U1|rw_96x8_sync:U2|RW~2037 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.826      ;
; 2.242 ; memory:U1|rw_96x8_sync:U2|RW~1621 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.824      ;
; 2.252 ; memory:U1|rw_96x8_sync:U2|RW~329  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.833      ;
; 2.257 ; memory:U1|rw_96x8_sync:U2|RW~520  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.828      ;
; 2.265 ; memory:U1|rw_96x8_sync:U2|RW~826  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.842      ;
; 2.266 ; memory:U1|rw_96x8_sync:U2|RW~1307 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.879      ;
; 2.267 ; memory:U1|rw_96x8_sync:U2|RW~1783 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.849      ;
; 2.270 ; memory:U1|rw_96x8_sync:U2|RW~1219 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.455      ; 2.882      ;
; 2.272 ; memory:U1|rw_96x8_sync:U2|RW~1454 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.841      ;
; 2.278 ; memory:U1|rw_96x8_sync:U2|RW~892  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.862      ;
; 2.279 ; memory:U1|rw_96x8_sync:U2|RW~361  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.859      ;
; 2.280 ; memory:U1|rw_96x8_sync:U2|RW~2000 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.859      ;
; 2.282 ; memory:U1|rw_96x8_sync:U2|RW~1478 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.855      ;
; 2.283 ; memory:U1|rw_96x8_sync:U2|RW~1797 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.872      ;
; 2.291 ; memory:U1|rw_96x8_sync:U2|RW~1929 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.872      ;
; 2.294 ; memory:U1|rw_96x8_sync:U2|RW~1989 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.881      ;
; 2.295 ; memory:U1|rw_96x8_sync:U2|RW~1377 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.874      ;
; 2.296 ; memory:U1|rw_96x8_sync:U2|RW~1515 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.128      ; 2.581      ;
; 2.299 ; memory:U1|rw_96x8_sync:U2|RW~1339 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.455      ; 2.911      ;
; 2.300 ; memory:U1|rw_96x8_sync:U2|RW~703  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.894      ;
; 2.307 ; memory:U1|rw_96x8_sync:U2|RW~1225 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.891      ;
; 2.309 ; memory:U1|rw_96x8_sync:U2|RW~846  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.882      ;
; 2.313 ; memory:U1|rw_96x8_sync:U2|RW~1424 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.417      ; 2.887      ;
; 2.317 ; memory:U1|rw_96x8_sync:U2|RW~751  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.911      ;
; 2.322 ; memory:U1|rw_96x8_sync:U2|RW~1422 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.895      ;
; 2.323 ; memory:U1|rw_96x8_sync:U2|RW~385  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.902      ;
; 2.325 ; memory:U1|rw_96x8_sync:U2|RW~787  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.940      ;
; 2.328 ; memory:U1|rw_96x8_sync:U2|RW~976  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.900      ;
; 2.329 ; memory:U1|rw_96x8_sync:U2|RW~1001 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.904      ;
; 2.332 ; memory:U1|rw_96x8_sync:U2|RW~2058 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.909      ;
; 2.333 ; memory:U1|rw_96x8_sync:U2|RW~1638 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.905      ;
; 2.337 ; memory:U1|rw_96x8_sync:U2|RW~1347 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.952      ;
; 2.341 ; memory:U1|rw_96x8_sync:U2|RW~1877 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.934      ;
; 2.346 ; memory:U1|rw_96x8_sync:U2|RW~1990 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.916      ;
; 2.349 ; memory:U1|rw_96x8_sync:U2|RW~1675 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.459      ; 2.965      ;
; 2.353 ; memory:U1|rw_96x8_sync:U2|RW~1563 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.963      ;
; 2.354 ; memory:U1|rw_96x8_sync:U2|RW~959  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.943      ;
; 2.355 ; memory:U1|rw_96x8_sync:U2|RW~948  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.937      ;
; 2.362 ; memory:U1|rw_96x8_sync:U2|RW~1154 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.944      ;
; 2.362 ; memory:U1|rw_96x8_sync:U2|RW~1737 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.946      ;
; 2.365 ; memory:U1|rw_96x8_sync:U2|RW~1252 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.940      ;
; 2.366 ; memory:U1|rw_96x8_sync:U2|RW~1467 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.459      ; 2.982      ;
; 2.368 ; memory:U1|rw_96x8_sync:U2|RW~2053 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.951      ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                 ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~100        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1002       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1003       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1004       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1005       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1006       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1007       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1008       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1009       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~101        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1012       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1013       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1014       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1015       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1016       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1017       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1018       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1019       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~102        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1020       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1021       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1022       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1023       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1024       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1025       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1026       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1027       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1028       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1029       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~103        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1030       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1031       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1032       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1033       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1034       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1035       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1036       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1037       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1038       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1039       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~104        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1040       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1041       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1042       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1043       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1044       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1045       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1046       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1047       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1048       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1049       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~105        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1050       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1051       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1052       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1053       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1054       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1055       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1056       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1057       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1058       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1059       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~106        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1060       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1061       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1062       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1063       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1064       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1065       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1066       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1067       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1068       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; 10.757 ; 11.252 ; Rise       ; clock           ;
;  address[0]  ; clock      ; 9.895  ; 10.665 ; Rise       ; clock           ;
;  address[1]  ; clock      ; 10.418 ; 11.252 ; Rise       ; clock           ;
;  address[2]  ; clock      ; 9.904  ; 10.678 ; Rise       ; clock           ;
;  address[3]  ; clock      ; 9.973  ; 10.740 ; Rise       ; clock           ;
;  address[4]  ; clock      ; 9.373  ; 9.837  ; Rise       ; clock           ;
;  address[5]  ; clock      ; 9.066  ; 9.417  ; Rise       ; clock           ;
;  address[6]  ; clock      ; 10.757 ; 11.023 ; Rise       ; clock           ;
;  address[7]  ; clock      ; 8.680  ; 9.380  ; Rise       ; clock           ;
; data_in[*]   ; clock      ; 4.700  ; 5.201  ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; 4.194  ; 4.815  ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; 3.237  ; 3.814  ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; 3.556  ; 4.040  ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; 4.700  ; 5.201  ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; 4.295  ; 4.851  ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; 3.634  ; 4.248  ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; 3.284  ; 3.837  ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; 3.714  ; 4.224  ; Rise       ; clock           ;
; write_memory ; clock      ; 6.263  ; 6.837  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; -2.019 ; -2.481 ; Rise       ; clock           ;
;  address[0]  ; clock      ; -2.089 ; -2.577 ; Rise       ; clock           ;
;  address[1]  ; clock      ; -2.019 ; -2.481 ; Rise       ; clock           ;
;  address[2]  ; clock      ; -2.092 ; -2.557 ; Rise       ; clock           ;
;  address[3]  ; clock      ; -2.092 ; -2.588 ; Rise       ; clock           ;
;  address[4]  ; clock      ; -2.225 ; -2.699 ; Rise       ; clock           ;
;  address[5]  ; clock      ; -2.366 ; -2.898 ; Rise       ; clock           ;
;  address[6]  ; clock      ; -2.248 ; -2.684 ; Rise       ; clock           ;
;  address[7]  ; clock      ; -2.326 ; -2.810 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; -0.936 ; -1.348 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; -1.289 ; -1.729 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; -0.988 ; -1.385 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; -0.955 ; -1.349 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; -0.976 ; -1.390 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; -0.936 ; -1.350 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; -0.939 ; -1.348 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; -1.073 ; -1.478 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; -1.248 ; -1.704 ; Rise       ; clock           ;
; write_memory ; clock      ; -2.374 ; -2.767 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; display7segu2[*]  ; clock      ; 10.414 ; 10.465 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 10.414 ; 10.465 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 9.447  ; 9.374  ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 9.898  ; 9.636  ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 9.489  ; 9.447  ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 9.659  ; 9.658  ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 9.670  ; 9.659  ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 10.063 ; 10.023 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 9.825  ; 9.836  ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 9.825  ; 9.836  ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 9.556  ; 9.494  ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 9.663  ; 9.743  ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 9.496  ; 9.535  ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 9.510  ; 9.459  ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 9.392  ; 9.581  ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 9.352  ; 9.328  ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 6.855  ; 6.989  ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 6.855  ; 6.989  ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 5.545  ; 5.584  ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 5.476  ; 5.511  ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 5.488  ; 5.526  ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 5.506  ; 5.533  ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 5.203  ; 5.236  ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 5.365  ; 5.383  ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 5.467  ; 5.513  ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 5.661  ; 5.683  ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 5.519  ; 5.563  ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 5.376  ; 5.394  ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 5.407  ; 5.403  ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 5.661  ; 5.683  ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 5.208  ; 5.242  ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 5.247  ; 5.284  ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 5.230  ; 5.264  ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 5.466  ; 5.497  ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; display7segu2[*]  ; clock      ; 7.570 ; 7.516 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 8.475 ; 8.514 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 7.570 ; 7.516 ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 8.040 ; 7.891 ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 7.576 ; 7.571 ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 7.773 ; 7.828 ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 7.796 ; 7.734 ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 8.123 ; 8.131 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 7.816 ; 7.767 ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 8.245 ; 8.263 ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 7.971 ; 8.012 ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 8.146 ; 8.189 ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 7.956 ; 7.968 ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 7.965 ; 7.938 ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 8.042 ; 7.992 ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 7.816 ; 7.767 ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 5.106 ; 5.137 ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 6.739 ; 6.871 ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 5.435 ; 5.472 ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 5.367 ; 5.401 ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 5.379 ; 5.415 ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 5.397 ; 5.423 ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 5.106 ; 5.137 ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 5.260 ; 5.277 ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 5.358 ; 5.402 ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 5.111 ; 5.142 ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 5.410 ; 5.452 ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 5.273 ; 5.290 ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 5.298 ; 5.292 ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 5.546 ; 5.567 ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 5.111 ; 5.142 ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 5.149 ; 5.184 ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 5.133 ; 5.165 ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 5.358 ; 5.387 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+------------+------------------+--------+--------+--------+--------+
; Input Port ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------+--------+--------+--------+--------+
; address[0] ; display7segu0[0] ; 8.001  ; 7.985  ; 8.442  ; 8.435  ;
; address[0] ; display7segu0[1] ; 7.736  ;        ;        ; 8.193  ;
; address[0] ; display7segu0[2] ; 8.911  ;        ;        ; 9.494  ;
; address[0] ; display7segu0[3] ; 8.033  ; 8.028  ; 8.553  ; 8.491  ;
; address[0] ; display7segu0[4] ;        ; 9.087  ; 9.640  ;        ;
; address[0] ; display7segu0[5] ; 7.659  ; 7.700  ; 8.157  ; 8.180  ;
; address[0] ; display7segu0[6] ; 7.596  ; 7.570  ; 8.067  ; 8.032  ;
; address[1] ; display7segu0[0] ; 7.916  ; 7.937  ; 8.439  ; 8.364  ;
; address[1] ; display7segu0[1] ; 8.290  ; 8.274  ; 8.797  ; 8.832  ;
; address[1] ; display7segu0[2] ;        ; 11.209 ; 11.790 ;        ;
; address[1] ; display7segu0[3] ; 8.347  ; 8.302  ; 8.865  ; 8.855  ;
; address[1] ; display7segu0[4] ; 9.735  ;        ;        ; 10.256 ;
; address[1] ; display7segu0[5] ; 7.919  ; 7.916  ; 8.433  ; 8.465  ;
; address[1] ; display7segu0[6] ; 8.019  ; 8.077  ; 8.610  ; 8.493  ;
; address[2] ; display7segu0[0] ; 9.766  ; 9.752  ; 10.341 ; 10.295 ;
; address[2] ; display7segu0[1] ; 7.523  ; 7.520  ; 7.943  ; 7.973  ;
; address[2] ; display7segu0[2] ; 9.505  ; 9.572  ; 10.053 ; 10.086 ;
; address[2] ; display7segu0[3] ; 8.431  ; 8.423  ; 8.970  ; 8.918  ;
; address[2] ; display7segu0[4] ; 8.800  ; 8.835  ; 9.379  ; 9.278  ;
; address[2] ; display7segu0[5] ; 8.000  ;        ;        ; 8.575  ;
; address[2] ; display7segu0[6] ; 7.274  ; 7.232  ; 7.715  ; 7.724  ;
; address[3] ; display7segu0[0] ; 9.207  ; 9.197  ; 9.790  ; 9.752  ;
; address[3] ; display7segu0[1] ; 8.637  ; 8.637  ; 9.176  ; 9.167  ;
; address[3] ; display7segu0[2] ;        ; 9.395  ; 9.854  ;        ;
; address[3] ; display7segu0[3] ; 7.829  ; 7.789  ; 8.303  ; 8.254  ;
; address[3] ; display7segu0[4] ; 8.789  ; 8.741  ; 9.307  ; 9.250  ;
; address[3] ; display7segu0[5] ; 7.934  ; 7.936  ; 8.443  ; 8.436  ;
; address[3] ; display7segu0[6] ; 7.285  ; 7.259  ; 7.734  ; 7.738  ;
; address[4] ; display7segu1[0] ; 7.549  ; 7.574  ; 8.004  ; 7.998  ;
; address[4] ; display7segu1[1] ; 8.017  ;        ;        ; 8.473  ;
; address[4] ; display7segu1[2] ; 8.376  ;        ;        ; 8.853  ;
; address[4] ; display7segu1[3] ; 8.321  ; 8.309  ; 8.870  ; 8.824  ;
; address[4] ; display7segu1[4] ;        ; 6.837  ; 7.334  ;        ;
; address[4] ; display7segu1[5] ; 9.457  ; 9.481  ; 9.973  ; 10.029 ;
; address[4] ; display7segu1[6] ; 8.303  ; 8.271  ; 8.742  ; 8.804  ;
; address[5] ; display7segu1[0] ; 7.622  ; 7.684  ; 8.134  ; 8.100  ;
; address[5] ; display7segu1[1] ; 7.850  ; 7.811  ; 8.327  ; 8.321  ;
; address[5] ; display7segu1[2] ;        ; 7.983  ; 8.520  ;        ;
; address[5] ; display7segu1[3] ; 8.026  ; 7.984  ; 8.544  ; 8.534  ;
; address[5] ; display7segu1[4] ; 7.272  ;        ;        ; 7.665  ;
; address[5] ; display7segu1[5] ; 10.117 ; 10.182 ; 10.817 ; 10.857 ;
; address[5] ; display7segu1[6] ; 8.279  ; 8.280  ; 8.784  ; 8.816  ;
; address[5] ; display7segu2[0] ; 13.079 ; 13.130 ; 13.514 ; 13.521 ;
; address[5] ; display7segu2[1] ; 12.112 ; 12.039 ; 12.471 ; 12.478 ;
; address[5] ; display7segu2[2] ; 12.563 ; 12.402 ; 12.921 ; 12.907 ;
; address[5] ; display7segu2[3] ; 12.154 ; 12.112 ; 12.530 ; 12.575 ;
; address[5] ; display7segu2[4] ; 12.324 ; 12.323 ; 12.732 ; 12.700 ;
; address[5] ; display7segu2[5] ; 12.335 ; 12.324 ; 12.755 ; 12.683 ;
; address[5] ; display7segu2[6] ; 12.728 ; 12.688 ; 13.083 ; 13.160 ;
; address[5] ; display7segu3[0] ; 12.585 ; 12.596 ; 13.033 ; 13.023 ;
; address[5] ; display7segu3[1] ; 12.316 ; 12.254 ; 12.678 ; 12.779 ;
; address[5] ; display7segu3[2] ; 12.423 ; 12.503 ; 12.908 ; 12.885 ;
; address[5] ; display7segu3[3] ; 12.256 ; 12.295 ; 12.704 ; 12.715 ;
; address[5] ; display7segu3[4] ; 12.270 ; 12.219 ; 12.634 ; 12.719 ;
; address[5] ; display7segu3[5] ; 12.044 ; 12.341 ; 12.784 ; 12.452 ;
; address[5] ; display7segu3[6] ; 12.112 ; 12.088 ; 12.562 ; 12.510 ;
; address[6] ; display7segu1[0] ; 8.387  ; 8.412  ; 8.778  ; 8.812  ;
; address[6] ; display7segu1[1] ; 9.838  ; 9.801  ; 10.308 ; 10.262 ;
; address[6] ; display7segu1[2] ; 9.659  ; 9.600  ; 10.108 ; 10.092 ;
; address[6] ; display7segu1[3] ; 9.344  ; 9.304  ; 9.802  ; 9.753  ;
; address[6] ; display7segu1[4] ; 9.655  ; 9.578  ; 10.119 ; 10.033 ;
; address[6] ; display7segu1[5] ; 10.361 ;        ;        ; 10.926 ;
; address[6] ; display7segu1[6] ; 8.904  ; 8.907  ; 9.403  ; 9.397  ;
; address[6] ; display7segu2[0] ; 14.770 ; 14.821 ; 15.120 ; 15.127 ;
; address[6] ; display7segu2[1] ; 13.803 ; 13.730 ; 14.077 ; 14.084 ;
; address[6] ; display7segu2[2] ; 14.254 ; 14.093 ; 14.527 ; 14.513 ;
; address[6] ; display7segu2[3] ; 13.845 ; 13.803 ; 14.136 ; 14.181 ;
; address[6] ; display7segu2[4] ; 14.015 ; 14.014 ; 14.338 ; 14.306 ;
; address[6] ; display7segu2[5] ; 14.026 ; 14.015 ; 14.361 ; 14.289 ;
; address[6] ; display7segu2[6] ; 14.419 ; 14.379 ; 14.689 ; 14.766 ;
; address[6] ; display7segu3[0] ; 14.276 ; 14.287 ; 14.639 ; 14.629 ;
; address[6] ; display7segu3[1] ; 14.007 ; 13.945 ; 14.284 ; 14.385 ;
; address[6] ; display7segu3[2] ; 14.114 ; 14.194 ; 14.514 ; 14.491 ;
; address[6] ; display7segu3[3] ; 13.947 ; 13.986 ; 14.310 ; 14.321 ;
; address[6] ; display7segu3[4] ; 13.961 ; 13.910 ; 14.240 ; 14.325 ;
; address[6] ; display7segu3[5] ; 13.735 ; 14.032 ; 14.390 ; 14.058 ;
; address[6] ; display7segu3[6] ; 13.803 ; 13.779 ; 14.168 ; 14.116 ;
; address[7] ; display7segu1[0] ; 7.622  ; 7.684  ; 8.132  ; 8.098  ;
; address[7] ; display7segu1[1] ; 8.184  ; 8.246  ; 8.774  ; 8.684  ;
; address[7] ; display7segu1[2] ;        ; 7.711  ; 8.238  ;        ;
; address[7] ; display7segu1[3] ; 8.288  ; 8.293  ; 8.844  ; 8.762  ;
; address[7] ; display7segu1[4] ; 7.926  ; 7.935  ; 8.510  ; 8.373  ;
; address[7] ; display7segu1[5] ; 8.910  ; 8.936  ; 9.425  ; 9.442  ;
; address[7] ; display7segu1[6] ; 7.706  ; 7.768  ; 8.275  ; 8.264  ;
; address[7] ; display7segu2[0] ; 12.668 ; 12.675 ; 13.393 ; 13.444 ;
; address[7] ; display7segu2[1] ; 11.625 ; 11.632 ; 12.426 ; 12.353 ;
; address[7] ; display7segu2[2] ; 12.075 ; 12.061 ; 12.877 ; 12.716 ;
; address[7] ; display7segu2[3] ; 11.684 ; 11.729 ; 12.468 ; 12.426 ;
; address[7] ; display7segu2[4] ; 11.886 ; 11.854 ; 12.638 ; 12.637 ;
; address[7] ; display7segu2[5] ; 11.909 ; 11.837 ; 12.649 ; 12.638 ;
; address[7] ; display7segu2[6] ; 12.237 ; 12.314 ; 13.042 ; 13.002 ;
; address[7] ; display7segu3[0] ; 12.187 ; 12.177 ; 12.899 ; 12.910 ;
; address[7] ; display7segu3[1] ; 11.832 ; 11.933 ; 12.630 ; 12.568 ;
; address[7] ; display7segu3[2] ; 12.062 ; 12.039 ; 12.737 ; 12.817 ;
; address[7] ; display7segu3[3] ; 11.858 ; 11.869 ; 12.570 ; 12.609 ;
; address[7] ; display7segu3[4] ; 11.788 ; 11.873 ; 12.584 ; 12.533 ;
; address[7] ; display7segu3[5] ; 11.938 ; 11.606 ; 12.358 ; 12.655 ;
; address[7] ; display7segu3[6] ; 11.716 ; 11.664 ; 12.426 ; 12.402 ;
+------------+------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+------------+------------------+--------+--------+--------+--------+
; Input Port ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------+--------+--------+--------+--------+
; address[0] ; display7segu0[0] ; 7.785  ; 7.772  ; 8.213  ; 8.209  ;
; address[0] ; display7segu0[1] ; 7.485  ;        ;        ; 7.908  ;
; address[0] ; display7segu0[2] ; 8.598  ;        ;        ; 9.164  ;
; address[0] ; display7segu0[3] ; 7.760  ; 7.742  ; 8.246  ; 8.218  ;
; address[0] ; display7segu0[4] ;        ; 8.825  ; 9.365  ;        ;
; address[0] ; display7segu0[5] ; 7.424  ; 7.449  ; 7.913  ; 7.879  ;
; address[0] ; display7segu0[6] ; 7.399  ; 7.371  ; 7.856  ; 7.819  ;
; address[1] ; display7segu0[0] ; 7.703  ; 7.676  ; 8.149  ; 8.141  ;
; address[1] ; display7segu0[1] ; 8.038  ; 8.047  ; 8.555  ; 8.585  ;
; address[1] ; display7segu0[2] ;        ; 10.864 ; 11.430 ;        ;
; address[1] ; display7segu0[3] ; 8.118  ; 8.075  ; 8.622  ; 8.609  ;
; address[1] ; display7segu0[4] ; 9.393  ;        ;        ; 9.912  ;
; address[1] ; display7segu0[5] ; 7.706  ; 7.703  ; 8.207  ; 8.234  ;
; address[1] ; display7segu0[6] ; 7.803  ; 7.789  ; 8.300  ; 8.262  ;
; address[2] ; display7segu0[0] ; 9.476  ; 9.465  ; 10.035 ; 9.993  ;
; address[2] ; display7segu0[1] ; 7.327  ; 7.323  ; 7.736  ; 7.763  ;
; address[2] ; display7segu0[2] ; 9.231  ; 9.293  ; 9.763  ; 9.792  ;
; address[2] ; display7segu0[3] ; 8.138  ; 8.118  ; 8.657  ; 8.630  ;
; address[2] ; display7segu0[4] ; 8.539  ; 8.586  ; 9.114  ; 8.995  ;
; address[2] ; display7segu0[5] ; 7.747  ;        ;        ; 8.256  ;
; address[2] ; display7segu0[6] ; 7.040  ; 7.025  ; 7.495  ; 7.457  ;
; address[3] ; display7segu0[0] ; 8.942  ; 8.872  ; 9.447  ; 9.472  ;
; address[3] ; display7segu0[1] ; 8.397  ; 8.395  ; 8.919  ; 8.908  ;
; address[3] ; display7segu0[2] ;        ; 9.121  ; 9.570  ;        ;
; address[3] ; display7segu0[3] ; 7.623  ; 7.582  ; 8.082  ; 8.032  ;
; address[3] ; display7segu0[4] ; 8.543  ; 8.495  ; 9.046  ; 8.989  ;
; address[3] ; display7segu0[5] ; 7.723  ; 7.722  ; 8.217  ; 8.207  ;
; address[3] ; display7segu0[6] ; 7.099  ; 7.069  ; 7.535  ; 7.537  ;
; address[4] ; display7segu1[0] ; 7.353  ; 7.378  ; 7.794  ; 7.790  ;
; address[4] ; display7segu1[1] ; 7.743  ;        ;        ; 8.177  ;
; address[4] ; display7segu1[2] ; 8.099  ;        ;        ; 8.549  ;
; address[4] ; display7segu1[3] ; 8.037  ; 8.021  ; 8.566  ; 8.515  ;
; address[4] ; display7segu1[4] ;        ; 6.665  ; 7.151  ;        ;
; address[4] ; display7segu1[5] ; 9.184  ; 9.204  ; 9.686  ; 9.737  ;
; address[4] ; display7segu1[6] ; 8.017  ; 8.044  ; 8.506  ; 8.525  ;
; address[5] ; display7segu1[0] ; 7.421  ; 7.422  ; 7.881  ; 7.888  ;
; address[5] ; display7segu1[1] ; 7.641  ; 7.603  ; 8.105  ; 8.095  ;
; address[5] ; display7segu1[2] ;        ; 7.765  ; 8.290  ;        ;
; address[5] ; display7segu1[3] ; 7.809  ; 7.766  ; 8.313  ; 8.301  ;
; address[5] ; display7segu1[4] ; 7.024  ;        ;        ; 7.426  ;
; address[5] ; display7segu1[5] ; 9.771  ; 9.879  ; 10.497 ; 10.447 ;
; address[5] ; display7segu1[6] ; 8.055  ; 8.051  ; 8.544  ; 8.573  ;
; address[5] ; display7segu2[0] ; 9.649  ; 9.698  ; 10.135 ; 10.175 ;
; address[5] ; display7segu2[1] ; 11.512 ; 8.695  ; 9.233  ; 11.905 ;
; address[5] ; display7segu2[2] ; 11.916 ; 9.065  ; 9.627  ; 12.280 ;
; address[5] ; display7segu2[3] ; 8.756  ; 8.744  ; 9.232  ; 9.229  ;
; address[5] ; display7segu2[4] ; 8.949  ; 11.705 ; 12.162 ; 9.385  ;
; address[5] ; display7segu2[5] ; 8.971  ; 8.899  ; 9.449  ; 9.386  ;
; address[5] ; display7segu2[6] ; 9.310  ; 9.311  ; 9.783  ; 9.793  ;
; address[5] ; display7segu3[0] ; 11.456 ; 11.481 ; 11.914 ; 11.930 ;
; address[5] ; display7segu3[1] ; 11.188 ; 11.195 ; 11.637 ; 11.653 ;
; address[5] ; display7segu3[2] ; 11.362 ; 11.601 ; 11.998 ; 11.830 ;
; address[5] ; display7segu3[3] ; 11.175 ; 11.180 ; 11.624 ; 11.638 ;
; address[5] ; display7segu3[4] ; 11.157 ; 11.148 ; 11.606 ; 11.606 ;
; address[5] ; display7segu3[5] ; 11.259 ; 11.202 ; 11.708 ; 11.660 ;
; address[5] ; display7segu3[6] ; 11.033 ; 10.977 ; 11.482 ; 11.435 ;
; address[6] ; display7segu1[0] ; 8.156  ; 8.182  ; 8.536  ; 8.571  ;
; address[6] ; display7segu1[1] ; 9.551  ; 9.512  ; 10.008 ; 9.960  ;
; address[6] ; display7segu1[2] ; 9.379  ; 9.320  ; 9.816  ; 9.798  ;
; address[6] ; display7segu1[3] ; 9.077  ; 9.036  ; 9.522  ; 9.472  ;
; address[6] ; display7segu1[4] ; 9.375  ; 9.299  ; 9.826  ; 9.741  ;
; address[6] ; display7segu1[5] ; 10.002 ;        ;        ; 10.521 ;
; address[6] ; display7segu1[6] ; 8.655  ; 8.655  ; 9.139  ; 9.130  ;
; address[6] ; display7segu2[0] ; 10.826 ; 10.875 ; 11.283 ; 11.323 ;
; address[6] ; display7segu2[1] ; 13.134 ; 9.872  ; 10.381 ; 13.449 ;
; address[6] ; display7segu2[2] ; 13.538 ; 10.242 ; 10.775 ; 13.824 ;
; address[6] ; display7segu2[3] ; 9.933  ; 9.921  ; 10.380 ; 10.377 ;
; address[6] ; display7segu2[4] ; 10.126 ; 13.327 ; 13.706 ; 10.533 ;
; address[6] ; display7segu2[5] ; 10.148 ; 10.076 ; 10.597 ; 10.534 ;
; address[6] ; display7segu2[6] ; 10.487 ; 10.488 ; 10.931 ; 10.941 ;
; address[6] ; display7segu3[0] ; 13.078 ; 13.103 ; 13.458 ; 13.474 ;
; address[6] ; display7segu3[1] ; 12.810 ; 12.817 ; 13.181 ; 13.197 ;
; address[6] ; display7segu3[2] ; 12.984 ; 13.223 ; 13.542 ; 13.374 ;
; address[6] ; display7segu3[3] ; 12.797 ; 12.802 ; 13.168 ; 13.182 ;
; address[6] ; display7segu3[4] ; 12.779 ; 12.770 ; 13.150 ; 13.150 ;
; address[6] ; display7segu3[5] ; 12.881 ; 12.824 ; 13.252 ; 13.204 ;
; address[6] ; display7segu3[6] ; 12.655 ; 12.599 ; 13.026 ; 12.979 ;
; address[7] ; display7segu1[0] ; 7.421  ; 7.420  ; 7.875  ; 7.886  ;
; address[7] ; display7segu1[1] ; 7.964  ; 7.974  ; 8.490  ; 8.445  ;
; address[7] ; display7segu1[2] ;        ; 7.507  ; 8.020  ;        ;
; address[7] ; display7segu1[3] ; 8.063  ; 7.999  ; 8.535  ; 8.521  ;
; address[7] ; display7segu1[4] ; 7.703  ; 7.722  ; 8.281  ; 8.123  ;
; address[7] ; display7segu1[5] ; 8.661  ; 8.683  ; 9.160  ; 9.173  ;
; address[7] ; display7segu1[6] ; 7.466  ; 7.494  ; 7.988  ; 8.004  ;
; address[7] ; display7segu2[0] ; 9.434  ; 9.474  ; 9.950  ; 9.989  ;
; address[7] ; display7segu2[1] ; 8.532  ; 8.553  ; 9.045  ; 8.991  ;
; address[7] ; display7segu2[2] ; 8.926  ; 9.066  ; 9.588  ; 9.366  ;
; address[7] ; display7segu2[3] ; 8.531  ; 8.528  ; 9.051  ; 9.046  ;
; address[7] ; display7segu2[4] ; 8.923  ; 8.684  ; 9.248  ; 9.337  ;
; address[7] ; display7segu2[5] ; 8.748  ; 8.685  ; 9.271  ; 9.209  ;
; address[7] ; display7segu2[6] ; 9.082  ; 9.092  ; 9.598  ; 9.606  ;
; address[7] ; display7segu3[0] ; 8.182  ; 8.207  ; 8.611  ; 8.627  ;
; address[7] ; display7segu3[1] ; 7.914  ; 7.921  ; 8.334  ; 8.350  ;
; address[7] ; display7segu3[2] ; 8.088  ; 8.215  ; 8.592  ; 8.527  ;
; address[7] ; display7segu3[3] ; 7.901  ; 7.906  ; 8.321  ; 8.335  ;
; address[7] ; display7segu3[4] ; 7.883  ; 7.874  ; 8.303  ; 8.303  ;
; address[7] ; display7segu3[5] ; 7.985  ; 7.928  ; 8.405  ; 8.357  ;
; address[7] ; display7segu3[6] ; 7.759  ; 7.703  ; 8.179  ; 8.132  ;
+------------+------------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 195.96 MHz ; 195.96 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.103 ; -30.388           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 1.525 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2082.000                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.103 ; memory:U1|rw_96x8_sync:U2|RW~1959 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.360      ;
; -3.928 ; memory:U1|rw_96x8_sync:U2|RW~98   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.254      ; 5.177      ;
; -3.928 ; memory:U1|rw_96x8_sync:U2|RW~530  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.255      ; 5.178      ;
; -3.891 ; memory:U1|rw_96x8_sync:U2|RW~1914 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.261      ; 5.147      ;
; -3.840 ; memory:U1|rw_96x8_sync:U2|RW~198  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.095      ;
; -3.822 ; memory:U1|rw_96x8_sync:U2|RW~1586 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.238      ; 5.055      ;
; -3.795 ; memory:U1|rw_96x8_sync:U2|RW~564  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.046      ;
; -3.789 ; memory:U1|rw_96x8_sync:U2|RW~1588 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.237      ; 5.021      ;
; -3.756 ; memory:U1|rw_96x8_sync:U2|RW~1526 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.255      ; 5.006      ;
; -3.753 ; memory:U1|rw_96x8_sync:U2|RW~1682 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.255      ; 5.003      ;
; -3.749 ; memory:U1|rw_96x8_sync:U2|RW~1346 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.237      ; 4.981      ;
; -3.743 ; memory:U1|rw_96x8_sync:U2|RW~1937 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.996      ;
; -3.721 ; memory:U1|rw_96x8_sync:U2|RW~1017 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.976      ;
; -3.717 ; memory:U1|rw_96x8_sync:U2|RW~1714 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.238      ; 4.950      ;
; -3.714 ; memory:U1|rw_96x8_sync:U2|RW~1328 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.972      ;
; -3.710 ; memory:U1|rw_96x8_sync:U2|RW~562  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.962      ;
; -3.704 ; memory:U1|rw_96x8_sync:U2|RW~374  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.249      ; 4.948      ;
; -3.690 ; memory:U1|rw_96x8_sync:U2|RW~1086 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.942      ;
; -3.683 ; memory:U1|rw_96x8_sync:U2|RW~390  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.244      ; 4.922      ;
; -3.672 ; memory:U1|rw_96x8_sync:U2|RW~1826 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.922      ;
; -3.663 ; memory:U1|rw_96x8_sync:U2|RW~101  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.921      ;
; -3.662 ; memory:U1|rw_96x8_sync:U2|RW~110  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.903      ;
; -3.662 ; memory:U1|rw_96x8_sync:U2|RW~1383 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.922      ;
; -3.652 ; memory:U1|rw_96x8_sync:U2|RW~418  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.914      ;
; -3.647 ; memory:U1|rw_96x8_sync:U2|RW~1528 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.900      ;
; -3.645 ; memory:U1|rw_96x8_sync:U2|RW~1511 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.912      ;
; -3.644 ; memory:U1|rw_96x8_sync:U2|RW~74   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.900      ;
; -3.635 ; memory:U1|rw_96x8_sync:U2|RW~58   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.891      ;
; -3.629 ; memory:U1|rw_96x8_sync:U2|RW~125  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.896      ;
; -3.628 ; memory:U1|rw_96x8_sync:U2|RW~1672 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.878      ;
; -3.625 ; memory:U1|rw_96x8_sync:U2|RW~610  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.886      ;
; -3.620 ; memory:U1|rw_96x8_sync:U2|RW~1943 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.876      ;
; -3.618 ; memory:U1|rw_96x8_sync:U2|RW~1217 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.877      ;
; -3.617 ; memory:U1|rw_96x8_sync:U2|RW~1502 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.864      ;
; -3.616 ; memory:U1|rw_96x8_sync:U2|RW~102  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.857      ;
; -3.616 ; memory:U1|rw_96x8_sync:U2|RW~1838 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.869      ;
; -3.613 ; memory:U1|rw_96x8_sync:U2|RW~505  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.869      ;
; -3.607 ; memory:U1|rw_96x8_sync:U2|RW~1140 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.865      ;
; -3.605 ; memory:U1|rw_96x8_sync:U2|RW~670  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.850      ;
; -3.604 ; memory:U1|rw_96x8_sync:U2|RW~1442 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.861      ;
; -3.603 ; memory:U1|rw_96x8_sync:U2|RW~317  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.868      ;
; -3.602 ; memory:U1|rw_96x8_sync:U2|RW~1827 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.284      ; 4.881      ;
; -3.597 ; memory:U1|rw_96x8_sync:U2|RW~113  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.851      ;
; -3.596 ; memory:U1|rw_96x8_sync:U2|RW~194  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.859      ;
; -3.595 ; memory:U1|rw_96x8_sync:U2|RW~1326 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.843      ;
; -3.592 ; memory:U1|rw_96x8_sync:U2|RW~1146 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.853      ;
; -3.591 ; memory:U1|rw_96x8_sync:U2|RW~1775 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.848      ;
; -3.591 ; memory:U1|rw_96x8_sync:U2|RW~1707 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.286      ; 4.872      ;
; -3.589 ; memory:U1|rw_96x8_sync:U2|RW~1831 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.844      ;
; -3.588 ; memory:U1|rw_96x8_sync:U2|RW~1448 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.840      ;
; -3.588 ; memory:U1|rw_96x8_sync:U2|RW~1536 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.837      ;
; -3.587 ; memory:U1|rw_96x8_sync:U2|RW~237  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.276      ; 4.858      ;
; -3.586 ; memory:U1|rw_96x8_sync:U2|RW~1113 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.845      ;
; -3.585 ; memory:U1|rw_96x8_sync:U2|RW~1624 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.843      ;
; -3.582 ; memory:U1|rw_96x8_sync:U2|RW~1474 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.839      ;
; -3.581 ; memory:U1|rw_96x8_sync:U2|RW~1716 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.830      ;
; -3.577 ; memory:U1|rw_96x8_sync:U2|RW~309  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.842      ;
; -3.576 ; memory:U1|rw_96x8_sync:U2|RW~538  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.841      ;
; -3.570 ; memory:U1|rw_96x8_sync:U2|RW~1600 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.824      ;
; -3.570 ; memory:U1|rw_96x8_sync:U2|RW~709  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.837      ;
; -3.565 ; memory:U1|rw_96x8_sync:U2|RW~676  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.817      ;
; -3.565 ; memory:U1|rw_96x8_sync:U2|RW~1108 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.815      ;
; -3.557 ; memory:U1|rw_96x8_sync:U2|RW~586  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.806      ;
; -3.557 ; memory:U1|rw_96x8_sync:U2|RW~1395 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.291      ; 4.843      ;
; -3.555 ; memory:U1|rw_96x8_sync:U2|RW~1988 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.808      ;
; -3.554 ; memory:U1|rw_96x8_sync:U2|RW~1177 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.807      ;
; -3.551 ; memory:U1|rw_96x8_sync:U2|RW~1840 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.807      ;
; -3.551 ; memory:U1|rw_96x8_sync:U2|RW~1492 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.802      ;
; -3.550 ; memory:U1|rw_96x8_sync:U2|RW~18   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.802      ;
; -3.549 ; memory:U1|rw_96x8_sync:U2|RW~477  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.809      ;
; -3.549 ; memory:U1|rw_96x8_sync:U2|RW~1221 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.815      ;
; -3.547 ; memory:U1|rw_96x8_sync:U2|RW~1114 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.804      ;
; -3.545 ; memory:U1|rw_96x8_sync:U2|RW~1562 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.801      ;
; -3.542 ; memory:U1|rw_96x8_sync:U2|RW~1194 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.792      ;
; -3.539 ; memory:U1|rw_96x8_sync:U2|RW~109  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.800      ;
; -3.536 ; memory:U1|rw_96x8_sync:U2|RW~1684 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.785      ;
; -3.533 ; memory:U1|rw_96x8_sync:U2|RW~76   ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.791      ;
; -3.533 ; memory:U1|rw_96x8_sync:U2|RW~1316 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.786      ;
; -3.529 ; memory:U1|rw_96x8_sync:U2|RW~1766 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.772      ;
; -3.528 ; memory:U1|rw_96x8_sync:U2|RW~1567 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.789      ;
; -3.527 ; memory:U1|rw_96x8_sync:U2|RW~1858 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.237      ; 4.759      ;
; -3.526 ; memory:U1|rw_96x8_sync:U2|RW~1950 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.783      ;
; -3.523 ; memory:U1|rw_96x8_sync:U2|RW~782  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.774      ;
; -3.522 ; memory:U1|rw_96x8_sync:U2|RW~1468 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.781      ;
; -3.521 ; memory:U1|rw_96x8_sync:U2|RW~1711 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.778      ;
; -3.520 ; memory:U1|rw_96x8_sync:U2|RW~1044 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.770      ;
; -3.520 ; memory:U1|rw_96x8_sync:U2|RW~1750 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.763      ;
; -3.519 ; memory:U1|rw_96x8_sync:U2|RW~1330 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.775      ;
; -3.517 ; memory:U1|rw_96x8_sync:U2|RW~2023 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.772      ;
; -3.517 ; memory:U1|rw_96x8_sync:U2|RW~150  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.762      ;
; -3.513 ; memory:U1|rw_96x8_sync:U2|RW~1139 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.293      ; 4.801      ;
; -3.511 ; memory:U1|rw_96x8_sync:U2|RW~718  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.762      ;
; -3.506 ; memory:U1|rw_96x8_sync:U2|RW~1131 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.290      ; 4.791      ;
; -3.503 ; memory:U1|rw_96x8_sync:U2|RW~1298 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.756      ;
; -3.503 ; memory:U1|rw_96x8_sync:U2|RW~1640 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.753      ;
; -3.502 ; memory:U1|rw_96x8_sync:U2|RW~573  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.280      ; 4.777      ;
; -3.500 ; memory:U1|rw_96x8_sync:U2|RW~162  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.751      ;
; -3.500 ; memory:U1|rw_96x8_sync:U2|RW~424  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.757      ;
; -3.499 ; memory:U1|rw_96x8_sync:U2|RW~1594 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.758      ;
; -3.493 ; memory:U1|rw_96x8_sync:U2|RW~1729 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.239      ; 4.727      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                      ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.525 ; memory:U1|rw_96x8_sync:U2|RW~1651 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.090      ;
; 1.546 ; memory:U1|rw_96x8_sync:U2|RW~1028 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.075      ;
; 1.611 ; memory:U1|rw_96x8_sync:U2|RW~1779 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.165      ;
; 1.613 ; memory:U1|rw_96x8_sync:U2|RW~841  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.142      ;
; 1.614 ; memory:U1|rw_96x8_sync:U2|RW~1545 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.144      ;
; 1.661 ; memory:U1|rw_96x8_sync:U2|RW~1717 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.192      ;
; 1.672 ; memory:U1|rw_96x8_sync:U2|RW~272  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.196      ;
; 1.679 ; memory:U1|rw_96x8_sync:U2|RW~1255 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.210      ;
; 1.705 ; memory:U1|rw_96x8_sync:U2|RW~258  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.235      ;
; 1.721 ; memory:U1|rw_96x8_sync:U2|RW~1660 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.252      ;
; 1.745 ; memory:U1|rw_96x8_sync:U2|RW~252  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.270      ;
; 1.751 ; memory:U1|rw_96x8_sync:U2|RW~2043 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.304      ;
; 1.763 ; memory:U1|rw_96x8_sync:U2|RW~1387 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.321      ;
; 1.777 ; memory:U1|rw_96x8_sync:U2|RW~754  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.316      ;
; 1.783 ; memory:U1|rw_96x8_sync:U2|RW~2062 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.303      ;
; 1.802 ; memory:U1|rw_96x8_sync:U2|RW~1820 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.335      ;
; 1.805 ; memory:U1|rw_96x8_sync:U2|RW~1913 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.335      ;
; 1.809 ; memory:U1|rw_96x8_sync:U2|RW~1134 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.374      ; 2.327      ;
; 1.815 ; memory:U1|rw_96x8_sync:U2|RW~1802 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.343      ;
; 1.817 ; memory:U1|rw_96x8_sync:U2|RW~1619 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.382      ;
; 1.823 ; memory:U1|rw_96x8_sync:U2|RW~1036 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.346      ;
; 1.823 ; memory:U1|rw_96x8_sync:U2|RW~1875 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.419      ; 2.386      ;
; 1.836 ; memory:U1|rw_96x8_sync:U2|RW~935  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.364      ;
; 1.844 ; memory:U1|rw_96x8_sync:U2|RW~968  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.064      ; 2.052      ;
; 1.863 ; memory:U1|rw_96x8_sync:U2|RW~1282 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.395      ;
; 1.875 ; memory:U1|rw_96x8_sync:U2|RW~1104 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.406      ;
; 1.880 ; memory:U1|rw_96x8_sync:U2|RW~891  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.442      ;
; 1.884 ; memory:U1|rw_96x8_sync:U2|RW~1390 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.374      ; 2.402      ;
; 1.889 ; memory:U1|rw_96x8_sync:U2|RW~1781 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.422      ;
; 1.900 ; memory:U1|rw_96x8_sync:U2|RW~1905 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.430      ;
; 1.913 ; memory:U1|rw_96x8_sync:U2|RW~1273 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.444      ;
; 1.913 ; memory:U1|rw_96x8_sync:U2|RW~264  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.439      ;
; 1.914 ; memory:U1|rw_96x8_sync:U2|RW~1934 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.375      ; 2.433      ;
; 1.927 ; memory:U1|rw_96x8_sync:U2|RW~1851 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.491      ;
; 1.943 ; memory:U1|rw_96x8_sync:U2|RW~188  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.471      ;
; 1.945 ; memory:U1|rw_96x8_sync:U2|RW~1635 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.503      ;
; 1.950 ; memory:U1|rw_96x8_sync:U2|RW~495  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.483      ;
; 1.952 ; memory:U1|rw_96x8_sync:U2|RW~859  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.514      ;
; 1.955 ; memory:U1|rw_96x8_sync:U2|RW~2025 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.479      ;
; 1.958 ; memory:U1|rw_96x8_sync:U2|RW~951  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.494      ;
; 1.961 ; memory:U1|rw_96x8_sync:U2|RW~1031 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.497      ;
; 1.963 ; memory:U1|rw_96x8_sync:U2|RW~2064 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.487      ;
; 1.963 ; memory:U1|rw_96x8_sync:U2|RW~1996 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.494      ;
; 1.964 ; memory:U1|rw_96x8_sync:U2|RW~2051 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.521      ;
; 1.973 ; memory:U1|rw_96x8_sync:U2|RW~952  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.375      ; 2.492      ;
; 1.975 ; memory:U1|rw_96x8_sync:U2|RW~1385 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.505      ;
; 1.981 ; memory:U1|rw_96x8_sync:U2|RW~200  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.510      ;
; 1.991 ; memory:U1|rw_96x8_sync:U2|RW~1749 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.523      ;
; 1.992 ; memory:U1|rw_96x8_sync:U2|RW~1010 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.521      ;
; 1.994 ; memory:U1|rw_96x8_sync:U2|RW~491  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.552      ;
; 1.994 ; memory:U1|rw_96x8_sync:U2|RW~1462 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.514      ;
; 2.010 ; memory:U1|rw_96x8_sync:U2|RW~764  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.533      ;
; 2.017 ; memory:U1|rw_96x8_sync:U2|RW~1751 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.545      ;
; 2.018 ; memory:U1|rw_96x8_sync:U2|RW~2035 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.571      ;
; 2.020 ; memory:U1|rw_96x8_sync:U2|RW~970  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.546      ;
; 2.025 ; memory:U1|rw_96x8_sync:U2|RW~633  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.560      ;
; 2.035 ; memory:U1|rw_96x8_sync:U2|RW~1454 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.372      ; 2.551      ;
; 2.038 ; memory:U1|rw_96x8_sync:U2|RW~329  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.567      ;
; 2.039 ; memory:U1|rw_96x8_sync:U2|RW~2037 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.571      ;
; 2.041 ; memory:U1|rw_96x8_sync:U2|RW~1979 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.605      ;
; 2.044 ; memory:U1|rw_96x8_sync:U2|RW~1621 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.574      ;
; 2.049 ; memory:U1|rw_96x8_sync:U2|RW~1307 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.609      ;
; 2.049 ; memory:U1|rw_96x8_sync:U2|RW~1377 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.578      ;
; 2.058 ; memory:U1|rw_96x8_sync:U2|RW~1783 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.587      ;
; 2.061 ; memory:U1|rw_96x8_sync:U2|RW~1219 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.619      ;
; 2.061 ; memory:U1|rw_96x8_sync:U2|RW~520  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.377      ; 2.582      ;
; 2.062 ; memory:U1|rw_96x8_sync:U2|RW~1797 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.598      ;
; 2.063 ; memory:U1|rw_96x8_sync:U2|RW~826  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.587      ;
; 2.066 ; memory:U1|rw_96x8_sync:U2|RW~1989 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.600      ;
; 2.070 ; memory:U1|rw_96x8_sync:U2|RW~2000 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.598      ;
; 2.070 ; memory:U1|rw_96x8_sync:U2|RW~361  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.598      ;
; 2.071 ; memory:U1|rw_96x8_sync:U2|RW~1339 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.630      ;
; 2.075 ; memory:U1|rw_96x8_sync:U2|RW~892  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.605      ;
; 2.077 ; memory:U1|rw_96x8_sync:U2|RW~1424 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.600      ;
; 2.077 ; memory:U1|rw_96x8_sync:U2|RW~1478 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.375      ; 2.596      ;
; 2.078 ; memory:U1|rw_96x8_sync:U2|RW~1515 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.118      ; 2.340      ;
; 2.084 ; memory:U1|rw_96x8_sync:U2|RW~703  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.626      ;
; 2.087 ; memory:U1|rw_96x8_sync:U2|RW~1929 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.617      ;
; 2.091 ; memory:U1|rw_96x8_sync:U2|RW~787  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.419      ; 2.654      ;
; 2.100 ; memory:U1|rw_96x8_sync:U2|RW~751  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.642      ;
; 2.102 ; memory:U1|rw_96x8_sync:U2|RW~846  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.374      ; 2.620      ;
; 2.104 ; memory:U1|rw_96x8_sync:U2|RW~1225 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.637      ;
; 2.111 ; memory:U1|rw_96x8_sync:U2|RW~1001 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.635      ;
; 2.116 ; memory:U1|rw_96x8_sync:U2|RW~1154 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.646      ;
; 2.117 ; memory:U1|rw_96x8_sync:U2|RW~976  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.377      ; 2.638      ;
; 2.122 ; memory:U1|rw_96x8_sync:U2|RW~1422 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.375      ; 2.641      ;
; 2.125 ; memory:U1|rw_96x8_sync:U2|RW~1563 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.682      ;
; 2.125 ; memory:U1|rw_96x8_sync:U2|RW~1877 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.667      ;
; 2.127 ; memory:U1|rw_96x8_sync:U2|RW~1737 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.660      ;
; 2.128 ; memory:U1|rw_96x8_sync:U2|RW~1347 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.688      ;
; 2.128 ; memory:U1|rw_96x8_sync:U2|RW~385  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.656      ;
; 2.128 ; memory:U1|rw_96x8_sync:U2|RW~1990 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.372      ; 2.644      ;
; 2.129 ; memory:U1|rw_96x8_sync:U2|RW~2058 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.653      ;
; 2.130 ; memory:U1|rw_96x8_sync:U2|RW~1638 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.375      ; 2.649      ;
; 2.132 ; memory:U1|rw_96x8_sync:U2|RW~948  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.661      ;
; 2.136 ; memory:U1|rw_96x8_sync:U2|RW~1675 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.419      ; 2.699      ;
; 2.140 ; memory:U1|rw_96x8_sync:U2|RW~687  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.671      ;
; 2.145 ; memory:U1|rw_96x8_sync:U2|RW~746  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.681      ;
; 2.146 ; memory:U1|rw_96x8_sync:U2|RW~959  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.681      ;
; 2.150 ; memory:U1|rw_96x8_sync:U2|RW~1467 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.712      ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~100        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1002       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1003       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1004       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1005       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1006       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1007       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1008       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1009       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~101        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1012       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1013       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1014       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1015       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1016       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1017       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1018       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1019       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~102        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1020       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1021       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1022       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1023       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1024       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1025       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1026       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1027       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1028       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1029       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~103        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1030       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1031       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1032       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1033       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1034       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1035       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1036       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1037       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1038       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1039       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~104        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1040       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1041       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1042       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1043       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1044       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1045       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1046       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1047       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1048       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1049       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~105        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1050       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1051       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1052       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1053       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1054       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1055       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1056       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1057       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1058       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1059       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~106        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1060       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1061       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1062       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1063       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1064       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1065       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1066       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1067       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1068       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; address[*]   ; clock      ; 9.671 ; 9.980 ; Rise       ; clock           ;
;  address[0]  ; clock      ; 8.996 ; 9.446 ; Rise       ; clock           ;
;  address[1]  ; clock      ; 9.511 ; 9.980 ; Rise       ; clock           ;
;  address[2]  ; clock      ; 9.043 ; 9.462 ; Rise       ; clock           ;
;  address[3]  ; clock      ; 9.103 ; 9.536 ; Rise       ; clock           ;
;  address[4]  ; clock      ; 8.477 ; 8.872 ; Rise       ; clock           ;
;  address[5]  ; clock      ; 8.120 ; 8.472 ; Rise       ; clock           ;
;  address[6]  ; clock      ; 9.671 ; 9.898 ; Rise       ; clock           ;
;  address[7]  ; clock      ; 7.889 ; 8.379 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; 4.224 ; 4.545 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; 3.750 ; 4.221 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; 2.855 ; 3.317 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; 3.149 ; 3.540 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; 4.224 ; 4.545 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; 3.818 ; 4.279 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; 3.223 ; 3.698 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; 2.903 ; 3.330 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; 3.316 ; 3.691 ; Rise       ; clock           ;
; write_memory ; clock      ; 5.657 ; 6.046 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; -1.728 ; -2.104 ; Rise       ; clock           ;
;  address[0]  ; clock      ; -1.829 ; -2.219 ; Rise       ; clock           ;
;  address[1]  ; clock      ; -1.728 ; -2.104 ; Rise       ; clock           ;
;  address[2]  ; clock      ; -1.785 ; -2.174 ; Rise       ; clock           ;
;  address[3]  ; clock      ; -1.827 ; -2.213 ; Rise       ; clock           ;
;  address[4]  ; clock      ; -1.943 ; -2.289 ; Rise       ; clock           ;
;  address[5]  ; clock      ; -2.071 ; -2.474 ; Rise       ; clock           ;
;  address[6]  ; clock      ; -1.946 ; -2.294 ; Rise       ; clock           ;
;  address[7]  ; clock      ; -2.025 ; -2.411 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; -0.755 ; -1.094 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; -1.070 ; -1.437 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; -0.798 ; -1.132 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; -0.766 ; -1.098 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; -0.786 ; -1.136 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; -0.758 ; -1.095 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; -0.755 ; -1.094 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; -0.875 ; -1.219 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; -1.034 ; -1.420 ; Rise       ; clock           ;
; write_memory ; clock      ; -2.069 ; -2.388 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; display7segu2[*]  ; clock      ; 9.574 ; 9.706 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 9.574 ; 9.706 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 8.778 ; 8.655 ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 9.196 ; 8.964 ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 8.808 ; 8.704 ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 8.974 ; 8.893 ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 8.978 ; 8.922 ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 9.334 ; 9.243 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 9.021 ; 9.129 ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 9.021 ; 9.129 ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 8.869 ; 8.754 ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 8.975 ; 8.978 ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 8.809 ; 8.784 ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 8.827 ; 8.734 ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 8.804 ; 8.834 ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 8.681 ; 8.621 ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 6.591 ; 6.687 ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 6.591 ; 6.687 ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 5.279 ; 5.292 ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 5.214 ; 5.228 ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 5.227 ; 5.252 ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 5.245 ; 5.248 ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 4.965 ; 4.981 ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 5.127 ; 5.112 ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 5.214 ; 5.229 ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 5.401 ; 5.399 ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 5.258 ; 5.287 ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 5.140 ; 5.128 ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 5.144 ; 5.116 ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 5.401 ; 5.399 ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 4.970 ; 4.987 ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 5.007 ; 5.027 ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 4.992 ; 5.009 ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 5.205 ; 5.226 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; display7segu2[*]  ; clock      ; 7.139 ; 7.036 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 7.882 ; 8.003 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 7.140 ; 7.036 ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 7.555 ; 7.370 ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 7.139 ; 7.069 ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 7.328 ; 7.279 ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 7.344 ; 7.241 ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 7.640 ; 7.593 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 7.366 ; 7.284 ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 7.666 ; 7.777 ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 7.507 ; 7.494 ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 7.675 ; 7.654 ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 7.489 ; 7.441 ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 7.512 ; 7.432 ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 7.569 ; 7.470 ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 7.366 ; 7.284 ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 4.877 ; 4.892 ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 6.487 ; 6.583 ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 5.180 ; 5.193 ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 5.116 ; 5.129 ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 5.129 ; 5.153 ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 5.148 ; 5.151 ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 4.877 ; 4.892 ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 5.033 ; 5.018 ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 5.116 ; 5.131 ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 4.883 ; 4.899 ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 5.160 ; 5.187 ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 5.047 ; 5.035 ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 5.046 ; 5.018 ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 5.298 ; 5.295 ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 4.883 ; 4.899 ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 4.919 ; 4.939 ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 4.904 ; 4.921 ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 5.108 ; 5.127 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+------------+------------------+--------+--------+--------+--------+
; Input Port ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------+--------+--------+--------+--------+
; address[0] ; display7segu0[0] ; 7.369  ; 7.414  ; 7.715  ; 7.768  ;
; address[0] ; display7segu0[1] ; 7.176  ;        ;        ; 7.507  ;
; address[0] ; display7segu0[2] ; 8.277  ;        ;        ; 8.679  ;
; address[0] ; display7segu0[3] ; 7.464  ; 7.400  ; 7.877  ; 7.766  ;
; address[0] ; display7segu0[4] ;        ; 8.381  ; 8.877  ;        ;
; address[0] ; display7segu0[5] ; 7.100  ; 7.113  ; 7.502  ; 7.493  ;
; address[0] ; display7segu0[6] ; 7.054  ; 6.992  ; 7.429  ; 7.359  ;
; address[1] ; display7segu0[0] ; 7.286  ; 7.362  ; 7.714  ; 7.706  ;
; address[1] ; display7segu0[1] ; 7.699  ; 7.643  ; 8.077  ; 8.070  ;
; address[1] ; display7segu0[2] ;        ; 10.320 ; 10.808 ;        ;
; address[1] ; display7segu0[3] ; 7.764  ; 7.665  ; 8.166  ; 8.098  ;
; address[1] ; display7segu0[4] ; 9.043  ;        ;        ; 9.373  ;
; address[1] ; display7segu0[5] ; 7.351  ; 7.320  ; 7.776  ; 7.776  ;
; address[1] ; display7segu0[6] ; 7.429  ; 7.442  ; 7.906  ; 7.767  ;
; address[2] ; display7segu0[0] ; 9.022  ; 9.069  ; 9.438  ; 9.456  ;
; address[2] ; display7segu0[1] ; 6.982  ; 6.940  ; 7.333  ; 7.320  ;
; address[2] ; display7segu0[2] ; 8.814  ; 8.804  ; 9.252  ; 9.211  ;
; address[2] ; display7segu0[3] ; 7.827  ; 7.759  ; 8.246  ; 8.142  ;
; address[2] ; display7segu0[4] ; 8.143  ; 8.119  ; 8.620  ; 8.476  ;
; address[2] ; display7segu0[5] ; 7.414  ;        ;        ; 7.854  ;
; address[2] ; display7segu0[6] ; 6.740  ; 6.662  ; 7.099  ; 7.070  ;
; address[3] ; display7segu0[0] ; 8.493  ; 8.539  ; 8.936  ; 8.960  ;
; address[3] ; display7segu0[1] ; 8.019  ; 7.979  ; 8.425  ; 8.377  ;
; address[3] ; display7segu0[2] ;        ; 8.646  ; 9.064  ;        ;
; address[3] ; display7segu0[3] ; 7.282  ; 7.187  ; 7.663  ; 7.560  ;
; address[3] ; display7segu0[4] ; 8.167  ; 8.070  ; 8.578  ; 8.473  ;
; address[3] ; display7segu0[5] ; 7.368  ; 7.341  ; 7.777  ; 7.742  ;
; address[3] ; display7segu0[6] ; 6.760  ; 6.698  ; 7.123  ; 7.088  ;
; address[4] ; display7segu1[0] ; 6.943  ; 7.036  ; 7.334  ; 7.398  ;
; address[4] ; display7segu1[1] ; 7.447  ;        ;        ; 7.754  ;
; address[4] ; display7segu1[2] ; 7.776  ;        ;        ; 8.130  ;
; address[4] ; display7segu1[3] ; 7.720  ; 7.663  ; 8.162  ; 8.074  ;
; address[4] ; display7segu1[4] ;        ; 6.316  ; 6.769  ;        ;
; address[4] ; display7segu1[5] ; 8.777  ; 8.745  ; 9.185  ; 9.182  ;
; address[4] ; display7segu1[6] ; 7.704  ; 7.622  ; 8.021  ; 8.025  ;
; address[5] ; display7segu1[0] ; 7.013  ; 7.137  ; 7.422  ; 7.462  ;
; address[5] ; display7segu1[1] ; 7.290  ; 7.200  ; 7.675  ; 7.616  ;
; address[5] ; display7segu1[2] ;        ; 7.365  ; 7.854  ;        ;
; address[5] ; display7segu1[3] ; 7.426  ; 7.341  ; 7.871  ; 7.815  ;
; address[5] ; display7segu1[4] ; 6.745  ;        ;        ; 7.029  ;
; address[5] ; display7segu1[5] ; 9.375  ; 9.384  ; 9.916  ; 9.898  ;
; address[5] ; display7segu1[6] ; 7.682  ; 7.629  ; 8.108  ; 8.083  ;
; address[5] ; display7segu2[0] ; 11.943 ; 12.075 ; 12.311 ; 12.407 ;
; address[5] ; display7segu2[1] ; 11.147 ; 11.024 ; 11.446 ; 11.401 ;
; address[5] ; display7segu2[2] ; 11.565 ; 11.341 ; 11.859 ; 11.777 ;
; address[5] ; display7segu2[3] ; 11.177 ; 11.073 ; 11.495 ; 11.465 ;
; address[5] ; display7segu2[4] ; 11.343 ; 11.262 ; 11.684 ; 11.583 ;
; address[5] ; display7segu2[5] ; 11.347 ; 11.291 ; 11.700 ; 11.588 ;
; address[5] ; display7segu2[6] ; 11.703 ; 11.612 ; 11.995 ; 12.013 ;
; address[5] ; display7segu3[0] ; 11.474 ; 11.582 ; 11.879 ; 11.967 ;
; address[5] ; display7segu3[1] ; 11.322 ; 11.207 ; 11.649 ; 11.677 ;
; address[5] ; display7segu3[2] ; 11.428 ; 11.431 ; 11.866 ; 11.780 ;
; address[5] ; display7segu3[3] ; 11.262 ; 11.237 ; 11.667 ; 11.620 ;
; address[5] ; display7segu3[4] ; 11.280 ; 11.187 ; 11.611 ; 11.638 ;
; address[5] ; display7segu3[5] ; 11.061 ; 11.287 ; 11.742 ; 11.361 ;
; address[5] ; display7segu3[6] ; 11.134 ; 11.074 ; 11.541 ; 11.459 ;
; address[6] ; display7segu1[0] ; 7.727  ; 7.820  ; 7.991  ; 8.092  ;
; address[6] ; display7segu1[1] ; 9.126  ; 9.038  ; 9.466  ; 9.370  ;
; address[6] ; display7segu1[2] ; 8.954  ; 8.866  ; 9.273  ; 9.231  ;
; address[6] ; display7segu1[3] ; 8.673  ; 8.590  ; 9.003  ; 8.912  ;
; address[6] ; display7segu1[4] ; 8.948  ; 8.844  ; 9.290  ; 9.178  ;
; address[6] ; display7segu1[5] ; 9.603  ;        ;        ; 9.975  ;
; address[6] ; display7segu1[6] ; 8.269  ; 8.218  ; 8.633  ; 8.574  ;
; address[6] ; display7segu2[0] ; 13.494 ; 13.626 ; 13.737 ; 13.833 ;
; address[6] ; display7segu2[1] ; 12.698 ; 12.575 ; 12.872 ; 12.827 ;
; address[6] ; display7segu2[2] ; 13.116 ; 12.892 ; 13.285 ; 13.203 ;
; address[6] ; display7segu2[3] ; 12.728 ; 12.624 ; 12.921 ; 12.891 ;
; address[6] ; display7segu2[4] ; 12.894 ; 12.813 ; 13.110 ; 13.009 ;
; address[6] ; display7segu2[5] ; 12.898 ; 12.842 ; 13.126 ; 13.014 ;
; address[6] ; display7segu2[6] ; 13.254 ; 13.163 ; 13.421 ; 13.439 ;
; address[6] ; display7segu3[0] ; 13.025 ; 13.133 ; 13.305 ; 13.393 ;
; address[6] ; display7segu3[1] ; 12.873 ; 12.758 ; 13.075 ; 13.103 ;
; address[6] ; display7segu3[2] ; 12.979 ; 12.982 ; 13.292 ; 13.206 ;
; address[6] ; display7segu3[3] ; 12.813 ; 12.788 ; 13.093 ; 13.046 ;
; address[6] ; display7segu3[4] ; 12.831 ; 12.738 ; 13.037 ; 13.064 ;
; address[6] ; display7segu3[5] ; 12.612 ; 12.838 ; 13.168 ; 12.787 ;
; address[6] ; display7segu3[6] ; 12.685 ; 12.625 ; 12.967 ; 12.885 ;
; address[7] ; display7segu1[0] ; 7.003  ; 7.128  ; 7.430  ; 7.468  ;
; address[7] ; display7segu1[1] ; 7.589  ; 7.590  ; 8.062  ; 7.927  ;
; address[7] ; display7segu1[2] ;        ; 7.128  ; 7.591  ;        ;
; address[7] ; display7segu1[3] ; 7.686  ; 7.641  ; 8.139  ; 8.020  ;
; address[7] ; display7segu1[4] ; 7.345  ; 7.318  ; 7.826  ; 7.670  ;
; address[7] ; display7segu1[5] ; 8.261  ; 8.231  ; 8.657  ; 8.619  ;
; address[7] ; display7segu1[6] ; 7.151  ; 7.155  ; 7.621  ; 7.560  ;
; address[7] ; display7segu2[0] ; 11.626 ; 11.722 ; 12.154 ; 12.286 ;
; address[7] ; display7segu2[1] ; 10.761 ; 10.716 ; 11.358 ; 11.235 ;
; address[7] ; display7segu2[2] ; 11.174 ; 11.092 ; 11.776 ; 11.552 ;
; address[7] ; display7segu2[3] ; 10.810 ; 10.780 ; 11.388 ; 11.284 ;
; address[7] ; display7segu2[4] ; 10.999 ; 10.898 ; 11.554 ; 11.473 ;
; address[7] ; display7segu2[5] ; 11.015 ; 10.903 ; 11.558 ; 11.502 ;
; address[7] ; display7segu2[6] ; 11.310 ; 11.328 ; 11.914 ; 11.823 ;
; address[7] ; display7segu3[0] ; 11.194 ; 11.282 ; 11.685 ; 11.793 ;
; address[7] ; display7segu3[1] ; 10.964 ; 10.992 ; 11.533 ; 11.418 ;
; address[7] ; display7segu3[2] ; 11.181 ; 11.095 ; 11.639 ; 11.642 ;
; address[7] ; display7segu3[3] ; 10.982 ; 10.935 ; 11.473 ; 11.448 ;
; address[7] ; display7segu3[4] ; 10.926 ; 10.953 ; 11.491 ; 11.398 ;
; address[7] ; display7segu3[5] ; 11.057 ; 10.676 ; 11.272 ; 11.498 ;
; address[7] ; display7segu3[6] ; 10.856 ; 10.774 ; 11.345 ; 11.285 ;
+------------+------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+------------+------------------+--------+--------+--------+--------+
; Input Port ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------+--------+--------+--------+--------+
; address[0] ; display7segu0[0] ; 7.181  ; 7.226  ; 7.520  ; 7.571  ;
; address[0] ; display7segu0[1] ; 6.956  ;        ;        ; 7.260  ;
; address[0] ; display7segu0[2] ; 7.997  ;        ;        ; 8.389  ;
; address[0] ; display7segu0[3] ; 7.222  ; 7.153  ; 7.611  ; 7.530  ;
; address[0] ; display7segu0[4] ;        ; 8.151  ; 8.635  ;        ;
; address[0] ; display7segu0[5] ; 6.900  ; 6.892  ; 7.286  ; 7.230  ;
; address[0] ; display7segu0[6] ; 6.881  ; 6.818  ; 7.246  ; 7.177  ;
; address[1] ; display7segu0[0] ; 7.102  ; 7.132  ; 7.463  ; 7.512  ;
; address[1] ; display7segu0[1] ; 7.474  ; 7.445  ; 7.868  ; 7.857  ;
; address[1] ; display7segu0[2] ;        ; 10.014 ; 10.490 ;        ;
; address[1] ; display7segu0[3] ; 7.561  ; 7.465  ; 7.954  ; 7.885  ;
; address[1] ; display7segu0[4] ; 8.737  ;        ;        ; 9.073  ;
; address[1] ; display7segu0[5] ; 7.164  ; 7.134  ; 7.578  ; 7.575  ;
; address[1] ; display7segu0[6] ; 7.242  ; 7.192  ; 7.636  ; 7.567  ;
; address[2] ; display7segu0[0] ; 8.765  ; 8.812  ; 9.171  ; 9.190  ;
; address[2] ; display7segu0[1] ; 6.812  ; 6.769  ; 7.154  ; 7.139  ;
; address[2] ; display7segu0[2] ; 8.571  ; 8.560  ; 8.996  ; 8.954  ;
; address[2] ; display7segu0[3] ; 7.566  ; 7.496  ; 7.971  ; 7.891  ;
; address[2] ; display7segu0[4] ; 7.912  ; 7.902  ; 8.390  ; 8.231  ;
; address[2] ; display7segu0[5] ; 7.193  ;        ;        ; 7.577  ;
; address[2] ; display7segu0[6] ; 6.536  ; 6.486  ; 6.909  ; 6.839  ;
; address[3] ; display7segu0[0] ; 8.260  ; 8.248  ; 8.635  ; 8.715  ;
; address[3] ; display7segu0[1] ; 7.808  ; 7.767  ; 8.201  ; 8.154  ;
; address[3] ; display7segu0[2] ;        ; 8.405  ; 8.814  ;        ;
; address[3] ; display7segu0[3] ; 7.100  ; 7.006  ; 7.470  ; 7.370  ;
; address[3] ; display7segu0[4] ; 7.950  ; 7.854  ; 8.349  ; 8.247  ;
; address[3] ; display7segu0[5] ; 7.182  ; 7.154  ; 7.579  ; 7.545  ;
; address[3] ; display7segu0[6] ; 6.599  ; 6.534  ; 6.951  ; 6.915  ;
; address[4] ; display7segu1[0] ; 6.773  ; 6.865  ; 7.154  ; 7.219  ;
; address[4] ; display7segu1[1] ; 7.202  ;        ;        ; 7.497  ;
; address[4] ; display7segu1[2] ; 7.530  ;        ;        ; 7.863  ;
; address[4] ; display7segu1[3] ; 7.467  ; 7.410  ; 7.894  ; 7.806  ;
; address[4] ; display7segu1[4] ;        ; 6.168  ; 6.611  ;        ;
; address[4] ; display7segu1[5] ; 8.534  ; 8.500  ; 8.931  ; 8.925  ;
; address[4] ; display7segu1[6] ; 7.450  ; 7.426  ; 7.815  ; 7.782  ;
; address[5] ; display7segu1[0] ; 6.841  ; 6.906  ; 7.204  ; 7.280  ;
; address[5] ; display7segu1[1] ; 7.105  ; 7.018  ; 7.482  ; 7.421  ;
; address[5] ; display7segu1[2] ;        ; 7.175  ; 7.653  ;        ;
; address[5] ; display7segu1[3] ; 7.237  ; 7.153  ; 7.670  ; 7.614  ;
; address[5] ; display7segu1[4] ; 6.526  ;        ;        ; 6.822  ;
; address[5] ; display7segu1[5] ; 9.068  ; 9.116  ; 9.634  ; 9.539  ;
; address[5] ; display7segu1[6] ; 7.484  ; 7.429  ; 7.896  ; 7.871  ;
; address[5] ; display7segu2[0] ; 8.848  ; 8.975  ; 9.251  ; 9.372  ;
; address[5] ; display7segu2[1] ; 10.605 ; 8.007  ; 8.511  ; 10.888 ;
; address[5] ; display7segu2[2] ; 10.981 ; 8.334  ; 8.878  ; 11.222 ;
; address[5] ; display7segu2[3] ; 8.110  ; 8.036  ; 8.504  ; 8.436  ;
; address[5] ; display7segu2[4] ; 8.294  ; 10.705 ; 11.180 ; 8.575  ;
; address[5] ; display7segu2[5] ; 8.310  ; 8.201  ; 8.707  ; 8.604  ;
; address[5] ; display7segu2[6] ; 8.615  ; 8.564  ; 9.010  ; 8.965  ;
; address[5] ; display7segu3[0] ; 10.461 ; 10.576 ; 10.867 ; 10.976 ;
; address[5] ; display7segu3[1] ; 10.305 ; 10.255 ; 10.706 ; 10.662 ;
; address[5] ; display7segu3[2] ; 10.471 ; 10.614 ; 11.031 ; 10.822 ;
; address[5] ; display7segu3[3] ; 10.289 ; 10.237 ; 10.690 ; 10.644 ;
; address[5] ; display7segu3[4] ; 10.279 ; 10.226 ; 10.680 ; 10.633 ;
; address[5] ; display7segu3[5] ; 10.367 ; 10.264 ; 10.767 ; 10.670 ;
; address[5] ; display7segu3[6] ; 10.163 ; 10.077 ; 10.564 ; 10.484 ;
; address[6] ; display7segu1[0] ; 7.526  ; 7.618  ; 7.785  ; 7.883  ;
; address[6] ; display7segu1[1] ; 8.869  ; 8.782  ; 9.200  ; 9.107  ;
; address[6] ; display7segu1[2] ; 8.705  ; 8.619  ; 9.017  ; 8.973  ;
; address[6] ; display7segu1[3] ; 8.436  ; 8.354  ; 8.757  ; 8.669  ;
; address[6] ; display7segu1[4] ; 8.699  ; 8.596  ; 9.032  ; 8.923  ;
; address[6] ; display7segu1[5] ; 9.280  ;        ;        ; 9.618  ;
; address[6] ; display7segu1[6] ; 8.048  ; 7.997  ; 8.402  ; 8.345  ;
; address[6] ; display7segu2[0] ; 9.945  ; 10.072 ; 10.294 ; 10.415 ;
; address[6] ; display7segu2[1] ; 12.095 ; 9.104  ; 9.554  ; 12.256 ;
; address[6] ; display7segu2[2] ; 12.471 ; 9.431  ; 9.921  ; 12.590 ;
; address[6] ; display7segu2[3] ; 9.207  ; 9.133  ; 9.547  ; 9.479  ;
; address[6] ; display7segu2[4] ; 9.391  ; 12.195 ; 12.548 ; 9.618  ;
; address[6] ; display7segu2[5] ; 9.407  ; 9.298  ; 9.750  ; 9.647  ;
; address[6] ; display7segu2[6] ; 9.712  ; 9.661  ; 10.053 ; 10.008 ;
; address[6] ; display7segu3[0] ; 11.951 ; 12.066 ; 12.235 ; 12.344 ;
; address[6] ; display7segu3[1] ; 11.795 ; 11.745 ; 12.074 ; 12.030 ;
; address[6] ; display7segu3[2] ; 11.961 ; 12.104 ; 12.399 ; 12.190 ;
; address[6] ; display7segu3[3] ; 11.779 ; 11.727 ; 12.058 ; 12.012 ;
; address[6] ; display7segu3[4] ; 11.769 ; 11.716 ; 12.048 ; 12.001 ;
; address[6] ; display7segu3[5] ; 11.857 ; 11.754 ; 12.135 ; 12.038 ;
; address[6] ; display7segu3[6] ; 11.653 ; 11.567 ; 11.932 ; 11.852 ;
; address[7] ; display7segu1[0] ; 6.832  ; 6.896  ; 7.209  ; 7.285  ;
; address[7] ; display7segu1[1] ; 7.395  ; 7.353  ; 7.813  ; 7.721  ;
; address[7] ; display7segu1[2] ;        ; 6.950  ; 7.401  ;        ;
; address[7] ; display7segu1[3] ; 7.487  ; 7.386  ; 7.868  ; 7.813  ;
; address[7] ; display7segu1[4] ; 7.149  ; 7.132  ; 7.627  ; 7.454  ;
; address[7] ; display7segu1[5] ; 8.040  ; 8.008  ; 8.424  ; 8.386  ;
; address[7] ; display7segu1[6] ; 6.942  ; 6.920  ; 7.369  ; 7.334  ;
; address[7] ; display7segu2[0] ; 8.662  ; 8.783  ; 9.077  ; 9.198  ;
; address[7] ; display7segu2[1] ; 7.922  ; 7.879  ; 8.335  ; 8.231  ;
; address[7] ; display7segu2[2] ; 8.289  ; 8.334  ; 8.831  ; 8.565  ;
; address[7] ; display7segu2[3] ; 7.915  ; 7.847  ; 8.334  ; 8.264  ;
; address[7] ; display7segu2[4] ; 8.272  ; 7.986  ; 8.523  ; 8.535  ;
; address[7] ; display7segu2[5] ; 8.118  ; 8.015  ; 8.539  ; 8.436  ;
; address[7] ; display7segu2[6] ; 8.421  ; 8.376  ; 8.835  ; 8.788  ;
; address[7] ; display7segu3[0] ; 7.491  ; 7.606  ; 7.854  ; 7.963  ;
; address[7] ; display7segu3[1] ; 7.335  ; 7.285  ; 7.693  ; 7.649  ;
; address[7] ; display7segu3[2] ; 7.501  ; 7.555  ; 7.927  ; 7.809  ;
; address[7] ; display7segu3[3] ; 7.319  ; 7.267  ; 7.677  ; 7.631  ;
; address[7] ; display7segu3[4] ; 7.309  ; 7.256  ; 7.667  ; 7.620  ;
; address[7] ; display7segu3[5] ; 7.397  ; 7.294  ; 7.754  ; 7.657  ;
; address[7] ; display7segu3[6] ; 7.193  ; 7.107  ; 7.551  ; 7.471  ;
+------------+------------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.398 ; -17.279           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.892 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2203.296                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.398 ; memory:U1|rw_96x8_sync:U2|RW~1959 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.535      ;
; -2.254 ; memory:U1|rw_96x8_sync:U2|RW~1914 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.391      ;
; -2.250 ; memory:U1|rw_96x8_sync:U2|RW~98   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.383      ;
; -2.170 ; memory:U1|rw_96x8_sync:U2|RW~530  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.303      ;
; -2.164 ; memory:U1|rw_96x8_sync:U2|RW~1586 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.134      ; 3.285      ;
; -2.148 ; memory:U1|rw_96x8_sync:U2|RW~1588 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.131      ; 3.266      ;
; -2.145 ; memory:U1|rw_96x8_sync:U2|RW~1714 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.134      ; 3.266      ;
; -2.145 ; memory:U1|rw_96x8_sync:U2|RW~198  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.288      ;
; -2.144 ; memory:U1|rw_96x8_sync:U2|RW~1017 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.283      ;
; -2.143 ; memory:U1|rw_96x8_sync:U2|RW~1526 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.280      ;
; -2.140 ; memory:U1|rw_96x8_sync:U2|RW~1346 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.133      ; 3.260      ;
; -2.135 ; memory:U1|rw_96x8_sync:U2|RW~374  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.267      ;
; -2.127 ; memory:U1|rw_96x8_sync:U2|RW~390  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.254      ;
; -2.124 ; memory:U1|rw_96x8_sync:U2|RW~110  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.255      ;
; -2.105 ; memory:U1|rw_96x8_sync:U2|RW~1937 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.241      ;
; -2.102 ; memory:U1|rw_96x8_sync:U2|RW~102  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.233      ;
; -2.099 ; memory:U1|rw_96x8_sync:U2|RW~1528 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.234      ;
; -2.092 ; memory:U1|rw_96x8_sync:U2|RW~564  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.224      ;
; -2.092 ; memory:U1|rw_96x8_sync:U2|RW~1086 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.231      ;
; -2.085 ; memory:U1|rw_96x8_sync:U2|RW~610  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.227      ;
; -2.085 ; memory:U1|rw_96x8_sync:U2|RW~1682 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.217      ;
; -2.084 ; memory:U1|rw_96x8_sync:U2|RW~562  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.219      ;
; -2.083 ; memory:U1|rw_96x8_sync:U2|RW~1383 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.221      ;
; -2.081 ; memory:U1|rw_96x8_sync:U2|RW~1217 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.221      ;
; -2.081 ; memory:U1|rw_96x8_sync:U2|RW~1328 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.221      ;
; -2.077 ; memory:U1|rw_96x8_sync:U2|RW~676  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.210      ;
; -2.076 ; memory:U1|rw_96x8_sync:U2|RW~1826 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.208      ;
; -2.071 ; memory:U1|rw_96x8_sync:U2|RW~1511 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.214      ;
; -2.067 ; memory:U1|rw_96x8_sync:U2|RW~125  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.216      ;
; -2.067 ; memory:U1|rw_96x8_sync:U2|RW~505  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.208      ;
; -2.062 ; memory:U1|rw_96x8_sync:U2|RW~1943 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.198      ;
; -2.060 ; memory:U1|rw_96x8_sync:U2|RW~101  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.201      ;
; -2.060 ; memory:U1|rw_96x8_sync:U2|RW~74   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.197      ;
; -2.059 ; memory:U1|rw_96x8_sync:U2|RW~1536 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.193      ;
; -2.056 ; memory:U1|rw_96x8_sync:U2|RW~1672 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.187      ;
; -2.048 ; memory:U1|rw_96x8_sync:U2|RW~1326 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.182      ;
; -2.040 ; memory:U1|rw_96x8_sync:U2|RW~58   ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.177      ;
; -2.039 ; memory:U1|rw_96x8_sync:U2|RW~1838 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.179      ;
; -2.038 ; memory:U1|rw_96x8_sync:U2|RW~1448 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.174      ;
; -2.037 ; memory:U1|rw_96x8_sync:U2|RW~113  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.175      ;
; -2.033 ; memory:U1|rw_96x8_sync:U2|RW~194  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.178      ;
; -2.033 ; memory:U1|rw_96x8_sync:U2|RW~1140 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.171      ;
; -2.024 ; memory:U1|rw_96x8_sync:U2|RW~586  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.155      ;
; -2.024 ; memory:U1|rw_96x8_sync:U2|RW~1707 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.175      ;
; -2.020 ; memory:U1|rw_96x8_sync:U2|RW~1950 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.162      ;
; -2.017 ; memory:U1|rw_96x8_sync:U2|RW~782  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.155      ;
; -2.017 ; memory:U1|rw_96x8_sync:U2|RW~1395 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.171      ;
; -2.015 ; memory:U1|rw_96x8_sync:U2|RW~1146 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.158      ;
; -2.014 ; memory:U1|rw_96x8_sync:U2|RW~1221 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.159      ;
; -2.011 ; memory:U1|rw_96x8_sync:U2|RW~1827 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.158      ;
; -2.009 ; memory:U1|rw_96x8_sync:U2|RW~1535 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.150      ;
; -2.009 ; memory:U1|rw_96x8_sync:U2|RW~1831 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.144      ;
; -2.008 ; memory:U1|rw_96x8_sync:U2|RW~317  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.155      ;
; -2.007 ; memory:U1|rw_96x8_sync:U2|RW~1988 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.139      ;
; -2.004 ; memory:U1|rw_96x8_sync:U2|RW~670  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.139      ;
; -2.003 ; memory:U1|rw_96x8_sync:U2|RW~1474 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.140      ;
; -2.002 ; memory:U1|rw_96x8_sync:U2|RW~898  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.140      ;
; -2.001 ; memory:U1|rw_96x8_sync:U2|RW~1775 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.140      ;
; -2.000 ; memory:U1|rw_96x8_sync:U2|RW~1766 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.131      ;
; -2.000 ; memory:U1|rw_96x8_sync:U2|RW~1822 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.142      ;
; -1.999 ; memory:U1|rw_96x8_sync:U2|RW~1729 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.136      ; 3.122      ;
; -1.999 ; memory:U1|rw_96x8_sync:U2|RW~109  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.142      ;
; -1.999 ; memory:U1|rw_96x8_sync:U2|RW~1716 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.128      ;
; -1.999 ; memory:U1|rw_96x8_sync:U2|RW~518  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.134      ;
; -1.997 ; memory:U1|rw_96x8_sync:U2|RW~1108 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.127      ;
; -1.996 ; memory:U1|rw_96x8_sync:U2|RW~1468 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.137      ;
; -1.994 ; memory:U1|rw_96x8_sync:U2|RW~237  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.145      ;
; -1.991 ; memory:U1|rw_96x8_sync:U2|RW~1858 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.133      ; 3.111      ;
; -1.987 ; memory:U1|rw_96x8_sync:U2|RW~1330 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.123      ;
; -1.987 ; memory:U1|rw_96x8_sync:U2|RW~1840 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.125      ;
; -1.987 ; memory:U1|rw_96x8_sync:U2|RW~309  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.134      ;
; -1.986 ; memory:U1|rw_96x8_sync:U2|RW~1500 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.121      ;
; -1.979 ; memory:U1|rw_96x8_sync:U2|RW~1442 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.119      ;
; -1.977 ; memory:U1|rw_96x8_sync:U2|RW~1684 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.106      ;
; -1.975 ; memory:U1|rw_96x8_sync:U2|RW~1177 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.112      ;
; -1.975 ; memory:U1|rw_96x8_sync:U2|RW~1492 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.107      ;
; -1.975 ; memory:U1|rw_96x8_sync:U2|RW~1750 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.106      ;
; -1.975 ; memory:U1|rw_96x8_sync:U2|RW~1044 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.105      ;
; -1.972 ; memory:U1|rw_96x8_sync:U2|RW~2039 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.109      ;
; -1.970 ; memory:U1|rw_96x8_sync:U2|RW~573  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.166      ; 3.123      ;
; -1.966 ; memory:U1|rw_96x8_sync:U2|RW~1456 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.098      ;
; -1.966 ; memory:U1|rw_96x8_sync:U2|RW~709  ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.114      ;
; -1.966 ; memory:U1|rw_96x8_sync:U2|RW~1711 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.105      ;
; -1.965 ; memory:U1|rw_96x8_sync:U2|RW~1114 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.105      ;
; -1.964 ; memory:U1|rw_96x8_sync:U2|RW~718  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.103      ;
; -1.964 ; memory:U1|rw_96x8_sync:U2|RW~1600 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.102      ;
; -1.964 ; memory:U1|rw_96x8_sync:U2|RW~1502 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.100      ;
; -1.963 ; memory:U1|rw_96x8_sync:U2|RW~2023 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.099      ;
; -1.961 ; memory:U1|rw_96x8_sync:U2|RW~538  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.105      ;
; -1.959 ; memory:U1|rw_96x8_sync:U2|RW~1624 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.097      ;
; -1.959 ; memory:U1|rw_96x8_sync:U2|RW~418  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.099      ;
; -1.957 ; memory:U1|rw_96x8_sync:U2|RW~654  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.095      ;
; -1.956 ; memory:U1|rw_96x8_sync:U2|RW~1131 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.107      ;
; -1.955 ; memory:U1|rw_96x8_sync:U2|RW~1113 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.098      ;
; -1.954 ; memory:U1|rw_96x8_sync:U2|RW~1016 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.092      ;
; -1.952 ; memory:U1|rw_96x8_sync:U2|RW~1562 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.091      ;
; -1.950 ; memory:U1|rw_96x8_sync:U2|RW~874  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.092      ;
; -1.950 ; memory:U1|rw_96x8_sync:U2|RW~1194 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.083      ;
; -1.950 ; memory:U1|rw_96x8_sync:U2|RW~1139 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.169      ; 3.106      ;
; -1.950 ; memory:U1|rw_96x8_sync:U2|RW~2034 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.084      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                      ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.892 ; memory:U1|rw_96x8_sync:U2|RW~1028 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.206      ;
; 0.895 ; memory:U1|rw_96x8_sync:U2|RW~1651 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.228      ;
; 0.946 ; memory:U1|rw_96x8_sync:U2|RW~841  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.261      ;
; 0.946 ; memory:U1|rw_96x8_sync:U2|RW~1717 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.262      ;
; 0.959 ; memory:U1|rw_96x8_sync:U2|RW~1545 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.275      ;
; 0.968 ; memory:U1|rw_96x8_sync:U2|RW~1779 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.293      ;
; 0.973 ; memory:U1|rw_96x8_sync:U2|RW~1255 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.289      ;
; 0.981 ; memory:U1|rw_96x8_sync:U2|RW~272  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.291      ;
; 0.996 ; memory:U1|rw_96x8_sync:U2|RW~258  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.312      ;
; 1.021 ; memory:U1|rw_96x8_sync:U2|RW~1660 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.335      ;
; 1.023 ; memory:U1|rw_96x8_sync:U2|RW~252  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.332      ;
; 1.030 ; memory:U1|rw_96x8_sync:U2|RW~1387 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.357      ;
; 1.036 ; memory:U1|rw_96x8_sync:U2|RW~2062 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.348      ;
; 1.036 ; memory:U1|rw_96x8_sync:U2|RW~2043 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.361      ;
; 1.040 ; memory:U1|rw_96x8_sync:U2|RW~1913 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.355      ;
; 1.043 ; memory:U1|rw_96x8_sync:U2|RW~1134 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.352      ;
; 1.052 ; memory:U1|rw_96x8_sync:U2|RW~754  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.374      ;
; 1.053 ; memory:U1|rw_96x8_sync:U2|RW~1820 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.369      ;
; 1.058 ; memory:U1|rw_96x8_sync:U2|RW~1619 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.391      ;
; 1.064 ; memory:U1|rw_96x8_sync:U2|RW~1802 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.378      ;
; 1.069 ; memory:U1|rw_96x8_sync:U2|RW~1036 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.224      ; 1.377      ;
; 1.079 ; memory:U1|rw_96x8_sync:U2|RW~1875 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.410      ;
; 1.082 ; memory:U1|rw_96x8_sync:U2|RW~1781 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.399      ;
; 1.090 ; memory:U1|rw_96x8_sync:U2|RW~1390 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.399      ;
; 1.091 ; memory:U1|rw_96x8_sync:U2|RW~935  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.404      ;
; 1.092 ; memory:U1|rw_96x8_sync:U2|RW~968  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.213      ;
; 1.093 ; memory:U1|rw_96x8_sync:U2|RW~1104 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.410      ;
; 1.101 ; memory:U1|rw_96x8_sync:U2|RW~1282 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.418      ;
; 1.101 ; memory:U1|rw_96x8_sync:U2|RW~1905 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.416      ;
; 1.106 ; memory:U1|rw_96x8_sync:U2|RW~891  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.439      ;
; 1.112 ; memory:U1|rw_96x8_sync:U2|RW~1934 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.423      ;
; 1.115 ; memory:U1|rw_96x8_sync:U2|RW~264  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.427      ;
; 1.123 ; memory:U1|rw_96x8_sync:U2|RW~1851 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.455      ;
; 1.125 ; memory:U1|rw_96x8_sync:U2|RW~188  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.437      ;
; 1.130 ; memory:U1|rw_96x8_sync:U2|RW~1273 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.448      ;
; 1.141 ; memory:U1|rw_96x8_sync:U2|RW~1635 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.469      ;
; 1.149 ; memory:U1|rw_96x8_sync:U2|RW~200  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.465      ;
; 1.151 ; memory:U1|rw_96x8_sync:U2|RW~1749 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.467      ;
; 1.151 ; memory:U1|rw_96x8_sync:U2|RW~1996 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.465      ;
; 1.154 ; memory:U1|rw_96x8_sync:U2|RW~859  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.484      ;
; 1.155 ; memory:U1|rw_96x8_sync:U2|RW~495  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.472      ;
; 1.156 ; memory:U1|rw_96x8_sync:U2|RW~1385 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.470      ;
; 1.158 ; memory:U1|rw_96x8_sync:U2|RW~1031 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.479      ;
; 1.159 ; memory:U1|rw_96x8_sync:U2|RW~2025 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.471      ;
; 1.164 ; memory:U1|rw_96x8_sync:U2|RW~2035 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.489      ;
; 1.164 ; memory:U1|rw_96x8_sync:U2|RW~2051 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.491      ;
; 1.165 ; memory:U1|rw_96x8_sync:U2|RW~951  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.486      ;
; 1.170 ; memory:U1|rw_96x8_sync:U2|RW~2064 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.480      ;
; 1.172 ; memory:U1|rw_96x8_sync:U2|RW~633  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.493      ;
; 1.173 ; memory:U1|rw_96x8_sync:U2|RW~1010 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.490      ;
; 1.173 ; memory:U1|rw_96x8_sync:U2|RW~1462 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.486      ;
; 1.176 ; memory:U1|rw_96x8_sync:U2|RW~952  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.223      ; 1.483      ;
; 1.182 ; memory:U1|rw_96x8_sync:U2|RW~1979 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.514      ;
; 1.183 ; memory:U1|rw_96x8_sync:U2|RW~1751 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.494      ;
; 1.183 ; memory:U1|rw_96x8_sync:U2|RW~764  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.224      ; 1.491      ;
; 1.184 ; memory:U1|rw_96x8_sync:U2|RW~2037 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.501      ;
; 1.185 ; memory:U1|rw_96x8_sync:U2|RW~1621 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.499      ;
; 1.189 ; memory:U1|rw_96x8_sync:U2|RW~491  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.519      ;
; 1.192 ; memory:U1|rw_96x8_sync:U2|RW~1989 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.510      ;
; 1.200 ; memory:U1|rw_96x8_sync:U2|RW~970  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.514      ;
; 1.201 ; memory:U1|rw_96x8_sync:U2|RW~329  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.516      ;
; 1.208 ; memory:U1|rw_96x8_sync:U2|RW~361  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.522      ;
; 1.209 ; memory:U1|rw_96x8_sync:U2|RW~1307 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.541      ;
; 1.211 ; memory:U1|rw_96x8_sync:U2|RW~1377 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.524      ;
; 1.211 ; memory:U1|rw_96x8_sync:U2|RW~1797 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.530      ;
; 1.213 ; memory:U1|rw_96x8_sync:U2|RW~1783 ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.525      ;
; 1.215 ; memory:U1|rw_96x8_sync:U2|RW~2000 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.529      ;
; 1.216 ; memory:U1|rw_96x8_sync:U2|RW~1929 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.532      ;
; 1.216 ; memory:U1|rw_96x8_sync:U2|RW~1454 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.526      ;
; 1.217 ; memory:U1|rw_96x8_sync:U2|RW~520  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.526      ;
; 1.218 ; memory:U1|rw_96x8_sync:U2|RW~1219 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.546      ;
; 1.218 ; memory:U1|rw_96x8_sync:U2|RW~1478 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.528      ;
; 1.219 ; memory:U1|rw_96x8_sync:U2|RW~1339 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.551      ;
; 1.221 ; memory:U1|rw_96x8_sync:U2|RW~846  ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.531      ;
; 1.224 ; memory:U1|rw_96x8_sync:U2|RW~703  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.547      ;
; 1.226 ; memory:U1|rw_96x8_sync:U2|RW~1424 ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.535      ;
; 1.231 ; memory:U1|rw_96x8_sync:U2|RW~787  ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.562      ;
; 1.231 ; memory:U1|rw_96x8_sync:U2|RW~826  ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.542      ;
; 1.234 ; memory:U1|rw_96x8_sync:U2|RW~948  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.548      ;
; 1.236 ; memory:U1|rw_96x8_sync:U2|RW~1515 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.391      ;
; 1.237 ; memory:U1|rw_96x8_sync:U2|RW~1877 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.560      ;
; 1.239 ; memory:U1|rw_96x8_sync:U2|RW~2053 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.555      ;
; 1.240 ; memory:U1|rw_96x8_sync:U2|RW~1422 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.551      ;
; 1.245 ; memory:U1|rw_96x8_sync:U2|RW~751  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.567      ;
; 1.247 ; memory:U1|rw_96x8_sync:U2|RW~385  ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.560      ;
; 1.249 ; memory:U1|rw_96x8_sync:U2|RW~1225 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.568      ;
; 1.251 ; memory:U1|rw_96x8_sync:U2|RW~1638 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.561      ;
; 1.252 ; memory:U1|rw_96x8_sync:U2|RW~204  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.565      ;
; 1.256 ; memory:U1|rw_96x8_sync:U2|RW~1990 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.224      ; 1.564      ;
; 1.258 ; memory:U1|rw_96x8_sync:U2|RW~892  ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.571      ;
; 1.258 ; memory:U1|rw_96x8_sync:U2|RW~1001 ; memory:U1|rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.570      ;
; 1.260 ; memory:U1|rw_96x8_sync:U2|RW~976  ; memory:U1|rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.224      ; 1.568      ;
; 1.260 ; memory:U1|rw_96x8_sync:U2|RW~1765 ; memory:U1|rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.576      ;
; 1.260 ; memory:U1|rw_96x8_sync:U2|RW~2058 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.572      ;
; 1.260 ; memory:U1|rw_96x8_sync:U2|RW~687  ; memory:U1|rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.575      ;
; 1.261 ; memory:U1|rw_96x8_sync:U2|RW~1154 ; memory:U1|rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.577      ;
; 1.261 ; memory:U1|rw_96x8_sync:U2|RW~1563 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.591      ;
; 1.261 ; memory:U1|rw_96x8_sync:U2|RW~1670 ; memory:U1|rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.224      ; 1.569      ;
; 1.262 ; memory:U1|rw_96x8_sync:U2|RW~1252 ; memory:U1|rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.571      ;
; 1.264 ; memory:U1|rw_96x8_sync:U2|RW~1347 ; memory:U1|rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.595      ;
+-------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|outputPorts:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rom_128x8_sync:U1|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~100        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1002       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1003       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1004       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1005       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1006       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1007       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1008       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1009       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~101        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1011       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1012       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1013       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1014       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1015       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1016       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1017       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1018       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1019       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~102        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1020       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1021       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1022       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1023       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1024       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1025       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1026       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1027       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1028       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1029       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~103        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1030       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1031       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1032       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1033       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1034       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1035       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1036       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1037       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1038       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1039       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~104        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1040       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1041       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1042       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1043       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1044       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1045       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1046       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1047       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1048       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1049       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~105        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1050       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1051       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1052       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1053       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1054       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1055       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1056       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1057       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1058       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1059       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~106        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1060       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1061       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1062       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1063       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1064       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1065       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1066       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1067       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:U1|rw_96x8_sync:U2|RW~1068       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; address[*]   ; clock      ; 6.478 ; 7.226 ; Rise       ; clock           ;
;  address[0]  ; clock      ; 5.652 ; 6.872 ; Rise       ; clock           ;
;  address[1]  ; clock      ; 5.980 ; 7.226 ; Rise       ; clock           ;
;  address[2]  ; clock      ; 5.693 ; 6.901 ; Rise       ; clock           ;
;  address[3]  ; clock      ; 5.722 ; 6.916 ; Rise       ; clock           ;
;  address[4]  ; clock      ; 5.653 ; 6.331 ; Rise       ; clock           ;
;  address[5]  ; clock      ; 5.548 ; 5.938 ; Rise       ; clock           ;
;  address[6]  ; clock      ; 6.478 ; 6.840 ; Rise       ; clock           ;
;  address[7]  ; clock      ; 4.991 ; 6.104 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; 2.663 ; 3.508 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; 2.372 ; 3.251 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; 1.839 ; 2.621 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; 1.971 ; 2.743 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; 2.663 ; 3.508 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; 2.430 ; 3.295 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; 2.097 ; 2.903 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; 1.867 ; 2.629 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; 2.084 ; 2.881 ; Rise       ; clock           ;
; write_memory ; clock      ; 3.530 ; 4.440 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; -1.097 ; -1.767 ; Rise       ; clock           ;
;  address[0]  ; clock      ; -1.191 ; -1.891 ; Rise       ; clock           ;
;  address[1]  ; clock      ; -1.097 ; -1.767 ; Rise       ; clock           ;
;  address[2]  ; clock      ; -1.134 ; -1.792 ; Rise       ; clock           ;
;  address[3]  ; clock      ; -1.169 ; -1.831 ; Rise       ; clock           ;
;  address[4]  ; clock      ; -1.263 ; -1.925 ; Rise       ; clock           ;
;  address[5]  ; clock      ; -1.317 ; -2.043 ; Rise       ; clock           ;
;  address[6]  ; clock      ; -1.227 ; -1.845 ; Rise       ; clock           ;
;  address[7]  ; clock      ; -1.322 ; -1.948 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; -0.516 ; -1.078 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; -0.689 ; -1.294 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; -0.554 ; -1.116 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; -0.525 ; -1.084 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; -0.546 ; -1.111 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; -0.516 ; -1.086 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; -0.516 ; -1.078 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; -0.590 ; -1.140 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; -0.692 ; -1.298 ; Rise       ; clock           ;
; write_memory ; clock      ; -1.296 ; -1.904 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; display7segu2[*]  ; clock      ; 6.292 ; 6.148 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 6.292 ; 6.148 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 5.586 ; 5.656 ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 5.817 ; 5.721 ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 5.591 ; 5.667 ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 5.710 ; 5.824 ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 5.711 ; 5.839 ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 5.918 ; 6.042 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 5.905 ; 5.888 ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 5.905 ; 5.815 ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 5.687 ; 5.746 ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 5.748 ; 5.888 ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 5.650 ; 5.741 ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 5.660 ; 5.715 ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 5.430 ; 5.757 ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 5.534 ; 5.612 ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 4.216 ; 4.408 ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 4.216 ; 4.408 ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 3.368 ; 3.418 ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 3.316 ; 3.361 ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 3.335 ; 3.378 ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 3.351 ; 3.394 ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 3.162 ; 3.186 ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 3.237 ; 3.267 ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 3.316 ; 3.362 ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 3.439 ; 3.489 ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 3.362 ; 3.409 ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 3.268 ; 3.297 ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 3.214 ; 3.293 ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 3.439 ; 3.489 ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 3.170 ; 3.193 ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 3.205 ; 3.230 ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 3.191 ; 3.215 ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 3.314 ; 3.357 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; display7segu2[*]  ; clock      ; 4.403 ; 4.500 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 5.091 ; 4.938 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 4.419 ; 4.500 ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 4.711 ; 4.733 ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 4.403 ; 4.502 ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 4.538 ; 4.673 ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 4.544 ; 4.645 ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 4.715 ; 4.867 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 4.565 ; 4.632 ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 4.912 ; 4.820 ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 4.683 ; 4.809 ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 4.785 ; 4.914 ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 4.677 ; 4.757 ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 4.686 ; 4.754 ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 4.666 ; 4.760 ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 4.565 ; 4.632 ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 3.105 ; 3.127 ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 4.148 ; 4.339 ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 3.303 ; 3.351 ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 3.252 ; 3.295 ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 3.270 ; 3.311 ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 3.287 ; 3.328 ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 3.105 ; 3.127 ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 3.176 ; 3.204 ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 3.252 ; 3.296 ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 3.112 ; 3.134 ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 3.298 ; 3.342 ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 3.208 ; 3.235 ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 3.150 ; 3.227 ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 3.372 ; 3.420 ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 3.112 ; 3.134 ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 3.148 ; 3.171 ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 3.134 ; 3.155 ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 3.250 ; 3.291 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+------------------+-------+-------+-------+-------+
; Input Port ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+------------+------------------+-------+-------+-------+-------+
; address[0] ; display7segu0[0] ; 4.760 ; 4.654 ; 5.414 ; 5.315 ;
; address[0] ; display7segu0[1] ; 4.549 ;       ;       ; 5.264 ;
; address[0] ; display7segu0[2] ; 5.260 ;       ;       ; 6.084 ;
; address[0] ; display7segu0[3] ; 4.706 ; 4.815 ; 5.371 ; 5.441 ;
; address[0] ; display7segu0[4] ;       ; 5.436 ; 5.994 ;       ;
; address[0] ; display7segu0[5] ; 4.498 ; 4.591 ; 5.164 ; 5.241 ;
; address[0] ; display7segu0[6] ; 4.468 ; 4.511 ; 5.144 ; 5.180 ;
; address[1] ; display7segu0[0] ; 4.717 ; 4.638 ; 5.379 ; 5.247 ;
; address[1] ; display7segu0[1] ; 4.889 ; 4.986 ; 5.564 ; 5.683 ;
; address[1] ; display7segu0[2] ;       ; 6.713 ; 7.465 ;       ;
; address[1] ; display7segu0[3] ; 4.892 ; 4.982 ; 5.580 ; 5.689 ;
; address[1] ; display7segu0[4] ; 5.680 ;       ;       ; 6.574 ;
; address[1] ; display7segu0[5] ; 4.696 ; 4.768 ; 5.374 ; 5.465 ;
; address[1] ; display7segu0[6] ; 4.710 ; 4.797 ; 5.462 ; 5.444 ;
; address[2] ; display7segu0[0] ; 5.829 ; 5.726 ; 6.624 ; 6.503 ;
; address[2] ; display7segu0[1] ; 4.418 ; 4.524 ; 5.005 ; 5.130 ;
; address[2] ; display7segu0[2] ; 5.588 ; 5.748 ; 6.345 ; 6.477 ;
; address[2] ; display7segu0[3] ; 4.907 ; 5.015 ; 5.628 ; 5.704 ;
; address[2] ; display7segu0[4] ; 5.095 ; 5.262 ; 5.820 ; 5.905 ;
; address[2] ; display7segu0[5] ; 4.722 ;       ;       ; 5.495 ;
; address[2] ; display7segu0[6] ; 4.272 ; 4.302 ; 4.910 ; 4.962 ;
; address[3] ; display7segu0[0] ; 5.490 ; 5.393 ; 6.254 ; 6.145 ;
; address[3] ; display7segu0[1] ; 5.087 ; 5.197 ; 5.799 ; 5.902 ;
; address[3] ; display7segu0[2] ;       ; 5.647 ; 6.214 ;       ;
; address[3] ; display7segu0[3] ; 4.579 ; 4.673 ; 5.223 ; 5.310 ;
; address[3] ; display7segu0[4] ; 5.117 ; 5.240 ; 5.797 ; 5.913 ;
; address[3] ; display7segu0[5] ; 4.681 ; 4.757 ; 5.390 ; 5.459 ;
; address[3] ; display7segu0[6] ; 4.258 ; 4.298 ; 4.888 ; 4.946 ;
; address[4] ; display7segu1[0] ; 4.521 ; 4.432 ; 5.141 ; 5.033 ;
; address[4] ; display7segu1[1] ; 4.692 ;       ;       ; 5.409 ;
; address[4] ; display7segu1[2] ; 4.901 ;       ;       ; 5.677 ;
; address[4] ; display7segu1[3] ; 4.864 ; 4.946 ; 5.572 ; 5.626 ;
; address[4] ; display7segu1[4] ;       ; 4.054 ; 4.623 ;       ;
; address[4] ; display7segu1[5] ; 5.551 ; 5.690 ; 6.280 ; 6.437 ;
; address[4] ; display7segu1[6] ; 4.851 ; 4.894 ; 5.499 ; 5.596 ;
; address[5] ; display7segu1[0] ; 4.552 ; 4.487 ; 5.197 ; 5.080 ;
; address[5] ; display7segu1[1] ; 4.581 ; 4.647 ; 5.226 ; 5.311 ;
; address[5] ; display7segu1[2] ;       ; 4.771 ; 5.368 ;       ;
; address[5] ; display7segu1[3] ; 4.682 ; 4.750 ; 5.356 ; 5.442 ;
; address[5] ; display7segu1[4] ; 4.248 ;       ;       ; 4.910 ;
; address[5] ; display7segu1[5] ; 6.010 ; 6.169 ; 6.828 ; 6.968 ;
; address[5] ; display7segu1[6] ; 4.826 ; 4.893 ; 5.544 ; 5.629 ;
; address[5] ; display7segu2[0] ; 7.883 ; 7.739 ; 8.422 ; 8.246 ;
; address[5] ; display7segu2[1] ; 7.177 ; 7.247 ; 7.668 ; 7.783 ;
; address[5] ; display7segu2[2] ; 7.408 ; 7.467 ; 7.888 ; 8.047 ;
; address[5] ; display7segu2[3] ; 7.182 ; 7.258 ; 7.681 ; 7.810 ;
; address[5] ; display7segu2[4] ; 7.301 ; 7.415 ; 7.820 ; 7.918 ;
; address[5] ; display7segu2[5] ; 7.302 ; 7.430 ; 7.827 ; 7.924 ;
; address[5] ; display7segu2[6] ; 7.509 ; 7.633 ; 7.991 ; 8.190 ;
; address[5] ; display7segu3[0] ; 7.547 ; 7.457 ; 8.076 ; 7.966 ;
; address[5] ; display7segu3[1] ; 7.329 ; 7.388 ; 7.801 ; 7.957 ;
; address[5] ; display7segu3[2] ; 7.390 ; 7.530 ; 7.933 ; 8.020 ;
; address[5] ; display7segu3[3] ; 7.292 ; 7.383 ; 7.814 ; 7.893 ;
; address[5] ; display7segu3[4] ; 7.302 ; 7.357 ; 7.774 ; 7.911 ;
; address[5] ; display7segu3[5] ; 7.106 ; 7.399 ; 7.798 ; 7.754 ;
; address[5] ; display7segu3[6] ; 7.176 ; 7.254 ; 7.698 ; 7.764 ;
; address[6] ; display7segu1[0] ; 4.967 ; 4.875 ; 5.611 ; 5.526 ;
; address[6] ; display7segu1[1] ; 5.723 ; 5.792 ; 6.508 ; 6.570 ;
; address[6] ; display7segu1[2] ; 5.621 ; 5.684 ; 6.382 ; 6.464 ;
; address[6] ; display7segu1[3] ; 5.434 ; 5.505 ; 6.178 ; 6.242 ;
; address[6] ; display7segu1[4] ; 5.592 ; 5.616 ; 6.407 ; 6.424 ;
; address[6] ; display7segu1[5] ; 6.066 ;       ;       ; 6.993 ;
; address[6] ; display7segu1[6] ; 5.188 ; 5.258 ; 5.926 ; 5.989 ;
; address[6] ; display7segu2[0] ; 8.813 ; 8.669 ; 9.410 ; 9.234 ;
; address[6] ; display7segu2[1] ; 8.107 ; 8.177 ; 8.656 ; 8.771 ;
; address[6] ; display7segu2[2] ; 8.338 ; 8.397 ; 8.876 ; 9.035 ;
; address[6] ; display7segu2[3] ; 8.112 ; 8.188 ; 8.669 ; 8.798 ;
; address[6] ; display7segu2[4] ; 8.231 ; 8.345 ; 8.808 ; 8.906 ;
; address[6] ; display7segu2[5] ; 8.232 ; 8.360 ; 8.815 ; 8.912 ;
; address[6] ; display7segu2[6] ; 8.439 ; 8.563 ; 8.979 ; 9.178 ;
; address[6] ; display7segu3[0] ; 8.477 ; 8.387 ; 9.064 ; 8.954 ;
; address[6] ; display7segu3[1] ; 8.259 ; 8.318 ; 8.789 ; 8.945 ;
; address[6] ; display7segu3[2] ; 8.320 ; 8.460 ; 8.921 ; 9.008 ;
; address[6] ; display7segu3[3] ; 8.222 ; 8.313 ; 8.802 ; 8.881 ;
; address[6] ; display7segu3[4] ; 8.232 ; 8.287 ; 8.762 ; 8.899 ;
; address[6] ; display7segu3[5] ; 8.036 ; 8.329 ; 8.786 ; 8.742 ;
; address[6] ; display7segu3[6] ; 8.106 ; 8.184 ; 8.686 ; 8.752 ;
; address[7] ; display7segu1[0] ; 4.551 ; 4.487 ; 5.191 ; 5.074 ;
; address[7] ; display7segu1[1] ; 4.770 ; 4.890 ; 5.502 ; 5.533 ;
; address[7] ; display7segu1[2] ;       ; 4.630 ; 5.199 ;       ;
; address[7] ; display7segu1[3] ; 4.841 ; 4.933 ; 5.552 ; 5.591 ;
; address[7] ; display7segu1[4] ; 4.606 ; 4.675 ; 5.362 ; 5.345 ;
; address[7] ; display7segu1[5] ; 5.254 ; 5.396 ; 5.918 ; 6.053 ;
; address[7] ; display7segu1[6] ; 4.492 ; 4.590 ; 5.185 ; 5.237 ;
; address[7] ; display7segu2[0] ; 7.482 ; 7.306 ; 8.439 ; 8.295 ;
; address[7] ; display7segu2[1] ; 6.728 ; 6.843 ; 7.733 ; 7.803 ;
; address[7] ; display7segu2[2] ; 6.948 ; 7.107 ; 7.964 ; 8.023 ;
; address[7] ; display7segu2[3] ; 6.741 ; 6.870 ; 7.738 ; 7.814 ;
; address[7] ; display7segu2[4] ; 6.880 ; 6.978 ; 7.857 ; 7.971 ;
; address[7] ; display7segu2[5] ; 6.887 ; 6.984 ; 7.858 ; 7.986 ;
; address[7] ; display7segu2[6] ; 7.051 ; 7.250 ; 8.065 ; 8.189 ;
; address[7] ; display7segu3[0] ; 7.136 ; 7.026 ; 8.103 ; 8.013 ;
; address[7] ; display7segu3[1] ; 6.861 ; 7.017 ; 7.885 ; 7.944 ;
; address[7] ; display7segu3[2] ; 6.993 ; 7.080 ; 7.946 ; 8.086 ;
; address[7] ; display7segu3[3] ; 6.874 ; 6.953 ; 7.848 ; 7.939 ;
; address[7] ; display7segu3[4] ; 6.834 ; 6.971 ; 7.858 ; 7.913 ;
; address[7] ; display7segu3[5] ; 6.858 ; 6.814 ; 7.662 ; 7.955 ;
; address[7] ; display7segu3[6] ; 6.758 ; 6.824 ; 7.732 ; 7.810 ;
+------------+------------------+-------+-------+-------+-------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+------------------+-------+-------+-------+-------+
; Input Port ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+------------+------------------+-------+-------+-------+-------+
; address[0] ; display7segu0[0] ; 4.632 ; 4.529 ; 5.277 ; 5.181 ;
; address[0] ; display7segu0[1] ; 4.403 ;       ;       ; 5.097 ;
; address[0] ; display7segu0[2] ; 5.077 ;       ;       ; 5.888 ;
; address[0] ; display7segu0[3] ; 4.547 ; 4.645 ; 5.187 ; 5.284 ;
; address[0] ; display7segu0[4] ;       ; 5.281 ; 5.833 ;       ;
; address[0] ; display7segu0[5] ; 4.360 ; 4.443 ; 5.019 ; 5.066 ;
; address[0] ; display7segu0[6] ; 4.351 ; 4.393 ; 5.017 ; 5.052 ;
; address[1] ; display7segu0[0] ; 4.591 ; 4.486 ; 5.210 ; 5.116 ;
; address[1] ; display7segu0[1] ; 4.743 ; 4.849 ; 5.422 ; 5.536 ;
; address[1] ; display7segu0[2] ;       ; 6.507 ; 7.246 ;       ;
; address[1] ; display7segu0[3] ; 4.759 ; 4.845 ; 5.436 ; 5.541 ;
; address[1] ; display7segu0[4] ; 5.482 ;       ;       ; 6.373 ;
; address[1] ; display7segu0[5] ; 4.570 ; 4.639 ; 5.238 ; 5.326 ;
; address[1] ; display7segu0[6] ; 4.584 ; 4.627 ; 5.273 ; 5.305 ;
; address[2] ; display7segu0[0] ; 5.657 ; 5.559 ; 6.439 ; 6.321 ;
; address[2] ; display7segu0[1] ; 4.304 ; 4.405 ; 4.884 ; 5.004 ;
; address[2] ; display7segu0[2] ; 5.428 ; 5.580 ; 6.169 ; 6.297 ;
; address[2] ; display7segu0[3] ; 4.739 ; 4.835 ; 5.442 ; 5.535 ;
; address[2] ; display7segu0[4] ; 4.947 ; 5.113 ; 5.666 ; 5.735 ;
; address[2] ; display7segu0[5] ; 4.572 ;       ;       ; 5.305 ;
; address[2] ; display7segu0[6] ; 4.135 ; 4.177 ; 4.777 ; 4.808 ;
; address[3] ; display7segu0[0] ; 5.332 ; 5.204 ; 6.051 ; 5.979 ;
; address[3] ; display7segu0[1] ; 4.946 ; 5.052 ; 5.646 ; 5.745 ;
; address[3] ; display7segu0[2] ;       ; 5.482 ; 6.043 ;       ;
; address[3] ; display7segu0[3] ; 4.458 ; 4.549 ; 5.093 ; 5.177 ;
; address[3] ; display7segu0[4] ; 4.975 ; 5.094 ; 5.644 ; 5.756 ;
; address[3] ; display7segu0[5] ; 4.555 ; 4.629 ; 5.253 ; 5.320 ;
; address[3] ; display7segu0[6] ; 4.149 ; 4.186 ; 4.769 ; 4.826 ;
; address[4] ; display7segu1[0] ; 4.404 ; 4.319 ; 5.015 ; 4.911 ;
; address[4] ; display7segu1[1] ; 4.533 ;       ;       ; 5.237 ;
; address[4] ; display7segu1[2] ; 4.740 ;       ;       ; 5.498 ;
; address[4] ; display7segu1[3] ; 4.699 ; 4.775 ; 5.387 ; 5.446 ;
; address[4] ; display7segu1[4] ;       ; 3.954 ; 4.516 ;       ;
; address[4] ; display7segu1[5] ; 5.392 ; 5.524 ; 6.108 ; 6.260 ;
; address[4] ; display7segu1[6] ; 4.685 ; 4.762 ; 5.358 ; 5.436 ;
; address[5] ; display7segu1[0] ; 4.433 ; 4.336 ; 5.053 ; 4.956 ;
; address[5] ; display7segu1[1] ; 4.460 ; 4.523 ; 5.096 ; 5.178 ;
; address[5] ; display7segu1[2] ;       ; 4.642 ; 5.232 ;       ;
; address[5] ; display7segu1[3] ; 4.558 ; 4.622 ; 5.220 ; 5.304 ;
; address[5] ; display7segu1[4] ; 4.106 ;       ;       ; 4.774 ;
; address[5] ; display7segu1[5] ; 5.804 ; 5.983 ; 6.634 ; 6.720 ;
; address[5] ; display7segu1[6] ; 4.696 ; 4.760 ; 5.401 ; 5.485 ;
; address[5] ; display7segu2[0] ; 5.777 ; 5.627 ; 6.473 ; 6.316 ;
; address[5] ; display7segu2[1] ; 6.822 ; 5.191 ; 5.796 ; 7.448 ;
; address[5] ; display7segu2[2] ; 7.026 ; 5.410 ; 5.992 ; 7.681 ;
; address[5] ; display7segu2[3] ; 5.087 ; 5.184 ; 5.774 ; 5.878 ;
; address[5] ; display7segu2[4] ; 5.218 ; 7.054 ; 7.486 ; 6.003 ;
; address[5] ; display7segu2[5] ; 5.225 ; 5.323 ; 5.912 ; 6.017 ;
; address[5] ; display7segu2[6] ; 5.404 ; 5.554 ; 6.090 ; 6.247 ;
; address[5] ; display7segu3[0] ; 6.885 ; 6.795 ; 7.456 ; 7.359 ;
; address[5] ; display7segu3[1] ; 6.657 ; 6.759 ; 7.223 ; 7.332 ;
; address[5] ; display7segu3[2] ; 6.758 ; 6.998 ; 7.429 ; 7.437 ;
; address[5] ; display7segu3[3] ; 6.652 ; 6.730 ; 7.216 ; 7.301 ;
; address[5] ; display7segu3[4] ; 6.644 ; 6.726 ; 7.209 ; 7.298 ;
; address[5] ; display7segu3[5] ; 6.639 ; 6.731 ; 7.205 ; 7.304 ;
; address[5] ; display7segu3[6] ; 6.539 ; 6.604 ; 7.104 ; 7.176 ;
; address[6] ; display7segu1[0] ; 4.832 ; 4.743 ; 5.467 ; 5.385 ;
; address[6] ; display7segu1[1] ; 5.556 ; 5.623 ; 6.326 ; 6.386 ;
; address[6] ; display7segu1[2] ; 5.459 ; 5.519 ; 6.207 ; 6.286 ;
; address[6] ; display7segu1[3] ; 5.279 ; 5.348 ; 6.010 ; 6.072 ;
; address[6] ; display7segu1[4] ; 5.430 ; 5.455 ; 6.229 ; 6.247 ;
; address[6] ; display7segu1[5] ; 5.858 ;       ;       ; 6.750 ;
; address[6] ; display7segu1[6] ; 5.042 ; 5.111 ; 5.768 ; 5.830 ;
; address[6] ; display7segu2[0] ; 6.458 ; 6.308 ; 7.191 ; 7.034 ;
; address[6] ; display7segu2[1] ; 7.714 ; 5.872 ; 6.514 ; 8.397 ;
; address[6] ; display7segu2[2] ; 7.918 ; 6.091 ; 6.710 ; 8.630 ;
; address[6] ; display7segu2[3] ; 5.768 ; 5.865 ; 6.492 ; 6.596 ;
; address[6] ; display7segu2[4] ; 5.899 ; 7.946 ; 8.435 ; 6.721 ;
; address[6] ; display7segu2[5] ; 5.906 ; 6.004 ; 6.630 ; 6.735 ;
; address[6] ; display7segu2[6] ; 6.085 ; 6.235 ; 6.808 ; 6.965 ;
; address[6] ; display7segu3[0] ; 7.777 ; 7.687 ; 8.405 ; 8.308 ;
; address[6] ; display7segu3[1] ; 7.549 ; 7.651 ; 8.172 ; 8.281 ;
; address[6] ; display7segu3[2] ; 7.650 ; 7.890 ; 8.378 ; 8.386 ;
; address[6] ; display7segu3[3] ; 7.544 ; 7.622 ; 8.165 ; 8.250 ;
; address[6] ; display7segu3[4] ; 7.536 ; 7.618 ; 8.158 ; 8.247 ;
; address[6] ; display7segu3[5] ; 7.531 ; 7.623 ; 8.154 ; 8.253 ;
; address[6] ; display7segu3[6] ; 7.431 ; 7.496 ; 8.053 ; 8.125 ;
; address[7] ; display7segu1[0] ; 4.432 ; 4.336 ; 5.044 ; 4.951 ;
; address[7] ; display7segu1[1] ; 4.641 ; 4.730 ; 5.335 ; 5.390 ;
; address[7] ; display7segu1[2] ;       ; 4.508 ; 5.070 ;       ;
; address[7] ; display7segu1[3] ; 4.711 ; 4.759 ; 5.368 ; 5.447 ;
; address[7] ; display7segu1[4] ; 4.479 ; 4.551 ; 5.226 ; 5.194 ;
; address[7] ; display7segu1[5] ; 5.106 ; 5.243 ; 5.761 ; 5.891 ;
; address[7] ; display7segu1[6] ; 4.353 ; 4.430 ; 5.016 ; 5.089 ;
; address[7] ; display7segu2[0] ; 5.644 ; 5.487 ; 6.307 ; 6.154 ;
; address[7] ; display7segu2[1] ; 4.967 ; 5.098 ; 5.635 ; 5.716 ;
; address[7] ; display7segu2[2] ; 5.163 ; 5.405 ; 5.915 ; 5.949 ;
; address[7] ; display7segu2[3] ; 4.945 ; 5.049 ; 5.619 ; 5.718 ;
; address[7] ; display7segu2[4] ; 5.204 ; 5.174 ; 5.754 ; 5.920 ;
; address[7] ; display7segu2[5] ; 5.083 ; 5.188 ; 5.760 ; 5.861 ;
; address[7] ; display7segu2[6] ; 5.261 ; 5.418 ; 5.931 ; 6.083 ;
; address[7] ; display7segu3[0] ; 4.882 ; 4.792 ; 5.472 ; 5.375 ;
; address[7] ; display7segu3[1] ; 4.654 ; 4.756 ; 5.239 ; 5.348 ;
; address[7] ; display7segu3[2] ; 4.755 ; 4.924 ; 5.384 ; 5.453 ;
; address[7] ; display7segu3[3] ; 4.649 ; 4.727 ; 5.232 ; 5.317 ;
; address[7] ; display7segu3[4] ; 4.641 ; 4.723 ; 5.225 ; 5.314 ;
; address[7] ; display7segu3[5] ; 4.636 ; 4.728 ; 5.221 ; 5.320 ;
; address[7] ; display7segu3[6] ; 4.536 ; 4.601 ; 5.120 ; 5.192 ;
+------------+------------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.642  ; 0.892 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.642  ; 0.892 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -34.552 ; 0.0   ; 0.0      ; 0.0     ; -2203.296           ;
;  clock           ; -34.552 ; 0.000 ; N/A      ; N/A     ; -2203.296           ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; 10.757 ; 11.252 ; Rise       ; clock           ;
;  address[0]  ; clock      ; 9.895  ; 10.665 ; Rise       ; clock           ;
;  address[1]  ; clock      ; 10.418 ; 11.252 ; Rise       ; clock           ;
;  address[2]  ; clock      ; 9.904  ; 10.678 ; Rise       ; clock           ;
;  address[3]  ; clock      ; 9.973  ; 10.740 ; Rise       ; clock           ;
;  address[4]  ; clock      ; 9.373  ; 9.837  ; Rise       ; clock           ;
;  address[5]  ; clock      ; 9.066  ; 9.417  ; Rise       ; clock           ;
;  address[6]  ; clock      ; 10.757 ; 11.023 ; Rise       ; clock           ;
;  address[7]  ; clock      ; 8.680  ; 9.380  ; Rise       ; clock           ;
; data_in[*]   ; clock      ; 4.700  ; 5.201  ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; 4.194  ; 4.815  ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; 3.237  ; 3.814  ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; 3.556  ; 4.040  ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; 4.700  ; 5.201  ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; 4.295  ; 4.851  ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; 3.634  ; 4.248  ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; 3.284  ; 3.837  ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; 3.714  ; 4.224  ; Rise       ; clock           ;
; write_memory ; clock      ; 6.263  ; 6.837  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; address[*]   ; clock      ; -1.097 ; -1.767 ; Rise       ; clock           ;
;  address[0]  ; clock      ; -1.191 ; -1.891 ; Rise       ; clock           ;
;  address[1]  ; clock      ; -1.097 ; -1.767 ; Rise       ; clock           ;
;  address[2]  ; clock      ; -1.134 ; -1.792 ; Rise       ; clock           ;
;  address[3]  ; clock      ; -1.169 ; -1.831 ; Rise       ; clock           ;
;  address[4]  ; clock      ; -1.263 ; -1.925 ; Rise       ; clock           ;
;  address[5]  ; clock      ; -1.317 ; -2.043 ; Rise       ; clock           ;
;  address[6]  ; clock      ; -1.227 ; -1.845 ; Rise       ; clock           ;
;  address[7]  ; clock      ; -1.322 ; -1.948 ; Rise       ; clock           ;
; data_in[*]   ; clock      ; -0.516 ; -1.078 ; Rise       ; clock           ;
;  data_in[0]  ; clock      ; -0.689 ; -1.294 ; Rise       ; clock           ;
;  data_in[1]  ; clock      ; -0.554 ; -1.116 ; Rise       ; clock           ;
;  data_in[2]  ; clock      ; -0.525 ; -1.084 ; Rise       ; clock           ;
;  data_in[3]  ; clock      ; -0.546 ; -1.111 ; Rise       ; clock           ;
;  data_in[4]  ; clock      ; -0.516 ; -1.086 ; Rise       ; clock           ;
;  data_in[5]  ; clock      ; -0.516 ; -1.078 ; Rise       ; clock           ;
;  data_in[6]  ; clock      ; -0.590 ; -1.140 ; Rise       ; clock           ;
;  data_in[7]  ; clock      ; -0.692 ; -1.298 ; Rise       ; clock           ;
; write_memory ; clock      ; -1.296 ; -1.904 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; display7segu2[*]  ; clock      ; 10.414 ; 10.465 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 10.414 ; 10.465 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 9.447  ; 9.374  ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 9.898  ; 9.636  ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 9.489  ; 9.447  ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 9.659  ; 9.658  ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 9.670  ; 9.659  ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 10.063 ; 10.023 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 9.825  ; 9.836  ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 9.825  ; 9.836  ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 9.556  ; 9.494  ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 9.663  ; 9.743  ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 9.496  ; 9.535  ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 9.510  ; 9.459  ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 9.392  ; 9.581  ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 9.352  ; 9.328  ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 6.855  ; 6.989  ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 6.855  ; 6.989  ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 5.545  ; 5.584  ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 5.476  ; 5.511  ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 5.488  ; 5.526  ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 5.506  ; 5.533  ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 5.203  ; 5.236  ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 5.365  ; 5.383  ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 5.467  ; 5.513  ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 5.661  ; 5.683  ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 5.519  ; 5.563  ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 5.376  ; 5.394  ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 5.407  ; 5.403  ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 5.661  ; 5.683  ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 5.208  ; 5.242  ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 5.247  ; 5.284  ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 5.230  ; 5.264  ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 5.466  ; 5.497  ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; display7segu2[*]  ; clock      ; 4.403 ; 4.500 ; Rise       ; clock           ;
;  display7segu2[0] ; clock      ; 5.091 ; 4.938 ; Rise       ; clock           ;
;  display7segu2[1] ; clock      ; 4.419 ; 4.500 ; Rise       ; clock           ;
;  display7segu2[2] ; clock      ; 4.711 ; 4.733 ; Rise       ; clock           ;
;  display7segu2[3] ; clock      ; 4.403 ; 4.502 ; Rise       ; clock           ;
;  display7segu2[4] ; clock      ; 4.538 ; 4.673 ; Rise       ; clock           ;
;  display7segu2[5] ; clock      ; 4.544 ; 4.645 ; Rise       ; clock           ;
;  display7segu2[6] ; clock      ; 4.715 ; 4.867 ; Rise       ; clock           ;
; display7segu3[*]  ; clock      ; 4.565 ; 4.632 ; Rise       ; clock           ;
;  display7segu3[0] ; clock      ; 4.912 ; 4.820 ; Rise       ; clock           ;
;  display7segu3[1] ; clock      ; 4.683 ; 4.809 ; Rise       ; clock           ;
;  display7segu3[2] ; clock      ; 4.785 ; 4.914 ; Rise       ; clock           ;
;  display7segu3[3] ; clock      ; 4.677 ; 4.757 ; Rise       ; clock           ;
;  display7segu3[4] ; clock      ; 4.686 ; 4.754 ; Rise       ; clock           ;
;  display7segu3[5] ; clock      ; 4.666 ; 4.760 ; Rise       ; clock           ;
;  display7segu3[6] ; clock      ; 4.565 ; 4.632 ; Rise       ; clock           ;
; port_out_00[*]    ; clock      ; 3.105 ; 3.127 ; Rise       ; clock           ;
;  port_out_00[0]   ; clock      ; 4.148 ; 4.339 ; Rise       ; clock           ;
;  port_out_00[1]   ; clock      ; 3.303 ; 3.351 ; Rise       ; clock           ;
;  port_out_00[2]   ; clock      ; 3.252 ; 3.295 ; Rise       ; clock           ;
;  port_out_00[3]   ; clock      ; 3.270 ; 3.311 ; Rise       ; clock           ;
;  port_out_00[4]   ; clock      ; 3.287 ; 3.328 ; Rise       ; clock           ;
;  port_out_00[5]   ; clock      ; 3.105 ; 3.127 ; Rise       ; clock           ;
;  port_out_00[6]   ; clock      ; 3.176 ; 3.204 ; Rise       ; clock           ;
;  port_out_00[7]   ; clock      ; 3.252 ; 3.296 ; Rise       ; clock           ;
; port_out_01[*]    ; clock      ; 3.112 ; 3.134 ; Rise       ; clock           ;
;  port_out_01[0]   ; clock      ; 3.298 ; 3.342 ; Rise       ; clock           ;
;  port_out_01[1]   ; clock      ; 3.208 ; 3.235 ; Rise       ; clock           ;
;  port_out_01[2]   ; clock      ; 3.150 ; 3.227 ; Rise       ; clock           ;
;  port_out_01[3]   ; clock      ; 3.372 ; 3.420 ; Rise       ; clock           ;
;  port_out_01[4]   ; clock      ; 3.112 ; 3.134 ; Rise       ; clock           ;
;  port_out_01[5]   ; clock      ; 3.148 ; 3.171 ; Rise       ; clock           ;
;  port_out_01[6]   ; clock      ; 3.134 ; 3.155 ; Rise       ; clock           ;
;  port_out_01[7]   ; clock      ; 3.250 ; 3.291 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+------------+------------------+--------+--------+--------+--------+
; Input Port ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------+--------+--------+--------+--------+
; address[0] ; display7segu0[0] ; 8.001  ; 7.985  ; 8.442  ; 8.435  ;
; address[0] ; display7segu0[1] ; 7.736  ;        ;        ; 8.193  ;
; address[0] ; display7segu0[2] ; 8.911  ;        ;        ; 9.494  ;
; address[0] ; display7segu0[3] ; 8.033  ; 8.028  ; 8.553  ; 8.491  ;
; address[0] ; display7segu0[4] ;        ; 9.087  ; 9.640  ;        ;
; address[0] ; display7segu0[5] ; 7.659  ; 7.700  ; 8.157  ; 8.180  ;
; address[0] ; display7segu0[6] ; 7.596  ; 7.570  ; 8.067  ; 8.032  ;
; address[1] ; display7segu0[0] ; 7.916  ; 7.937  ; 8.439  ; 8.364  ;
; address[1] ; display7segu0[1] ; 8.290  ; 8.274  ; 8.797  ; 8.832  ;
; address[1] ; display7segu0[2] ;        ; 11.209 ; 11.790 ;        ;
; address[1] ; display7segu0[3] ; 8.347  ; 8.302  ; 8.865  ; 8.855  ;
; address[1] ; display7segu0[4] ; 9.735  ;        ;        ; 10.256 ;
; address[1] ; display7segu0[5] ; 7.919  ; 7.916  ; 8.433  ; 8.465  ;
; address[1] ; display7segu0[6] ; 8.019  ; 8.077  ; 8.610  ; 8.493  ;
; address[2] ; display7segu0[0] ; 9.766  ; 9.752  ; 10.341 ; 10.295 ;
; address[2] ; display7segu0[1] ; 7.523  ; 7.520  ; 7.943  ; 7.973  ;
; address[2] ; display7segu0[2] ; 9.505  ; 9.572  ; 10.053 ; 10.086 ;
; address[2] ; display7segu0[3] ; 8.431  ; 8.423  ; 8.970  ; 8.918  ;
; address[2] ; display7segu0[4] ; 8.800  ; 8.835  ; 9.379  ; 9.278  ;
; address[2] ; display7segu0[5] ; 8.000  ;        ;        ; 8.575  ;
; address[2] ; display7segu0[6] ; 7.274  ; 7.232  ; 7.715  ; 7.724  ;
; address[3] ; display7segu0[0] ; 9.207  ; 9.197  ; 9.790  ; 9.752  ;
; address[3] ; display7segu0[1] ; 8.637  ; 8.637  ; 9.176  ; 9.167  ;
; address[3] ; display7segu0[2] ;        ; 9.395  ; 9.854  ;        ;
; address[3] ; display7segu0[3] ; 7.829  ; 7.789  ; 8.303  ; 8.254  ;
; address[3] ; display7segu0[4] ; 8.789  ; 8.741  ; 9.307  ; 9.250  ;
; address[3] ; display7segu0[5] ; 7.934  ; 7.936  ; 8.443  ; 8.436  ;
; address[3] ; display7segu0[6] ; 7.285  ; 7.259  ; 7.734  ; 7.738  ;
; address[4] ; display7segu1[0] ; 7.549  ; 7.574  ; 8.004  ; 7.998  ;
; address[4] ; display7segu1[1] ; 8.017  ;        ;        ; 8.473  ;
; address[4] ; display7segu1[2] ; 8.376  ;        ;        ; 8.853  ;
; address[4] ; display7segu1[3] ; 8.321  ; 8.309  ; 8.870  ; 8.824  ;
; address[4] ; display7segu1[4] ;        ; 6.837  ; 7.334  ;        ;
; address[4] ; display7segu1[5] ; 9.457  ; 9.481  ; 9.973  ; 10.029 ;
; address[4] ; display7segu1[6] ; 8.303  ; 8.271  ; 8.742  ; 8.804  ;
; address[5] ; display7segu1[0] ; 7.622  ; 7.684  ; 8.134  ; 8.100  ;
; address[5] ; display7segu1[1] ; 7.850  ; 7.811  ; 8.327  ; 8.321  ;
; address[5] ; display7segu1[2] ;        ; 7.983  ; 8.520  ;        ;
; address[5] ; display7segu1[3] ; 8.026  ; 7.984  ; 8.544  ; 8.534  ;
; address[5] ; display7segu1[4] ; 7.272  ;        ;        ; 7.665  ;
; address[5] ; display7segu1[5] ; 10.117 ; 10.182 ; 10.817 ; 10.857 ;
; address[5] ; display7segu1[6] ; 8.279  ; 8.280  ; 8.784  ; 8.816  ;
; address[5] ; display7segu2[0] ; 13.079 ; 13.130 ; 13.514 ; 13.521 ;
; address[5] ; display7segu2[1] ; 12.112 ; 12.039 ; 12.471 ; 12.478 ;
; address[5] ; display7segu2[2] ; 12.563 ; 12.402 ; 12.921 ; 12.907 ;
; address[5] ; display7segu2[3] ; 12.154 ; 12.112 ; 12.530 ; 12.575 ;
; address[5] ; display7segu2[4] ; 12.324 ; 12.323 ; 12.732 ; 12.700 ;
; address[5] ; display7segu2[5] ; 12.335 ; 12.324 ; 12.755 ; 12.683 ;
; address[5] ; display7segu2[6] ; 12.728 ; 12.688 ; 13.083 ; 13.160 ;
; address[5] ; display7segu3[0] ; 12.585 ; 12.596 ; 13.033 ; 13.023 ;
; address[5] ; display7segu3[1] ; 12.316 ; 12.254 ; 12.678 ; 12.779 ;
; address[5] ; display7segu3[2] ; 12.423 ; 12.503 ; 12.908 ; 12.885 ;
; address[5] ; display7segu3[3] ; 12.256 ; 12.295 ; 12.704 ; 12.715 ;
; address[5] ; display7segu3[4] ; 12.270 ; 12.219 ; 12.634 ; 12.719 ;
; address[5] ; display7segu3[5] ; 12.044 ; 12.341 ; 12.784 ; 12.452 ;
; address[5] ; display7segu3[6] ; 12.112 ; 12.088 ; 12.562 ; 12.510 ;
; address[6] ; display7segu1[0] ; 8.387  ; 8.412  ; 8.778  ; 8.812  ;
; address[6] ; display7segu1[1] ; 9.838  ; 9.801  ; 10.308 ; 10.262 ;
; address[6] ; display7segu1[2] ; 9.659  ; 9.600  ; 10.108 ; 10.092 ;
; address[6] ; display7segu1[3] ; 9.344  ; 9.304  ; 9.802  ; 9.753  ;
; address[6] ; display7segu1[4] ; 9.655  ; 9.578  ; 10.119 ; 10.033 ;
; address[6] ; display7segu1[5] ; 10.361 ;        ;        ; 10.926 ;
; address[6] ; display7segu1[6] ; 8.904  ; 8.907  ; 9.403  ; 9.397  ;
; address[6] ; display7segu2[0] ; 14.770 ; 14.821 ; 15.120 ; 15.127 ;
; address[6] ; display7segu2[1] ; 13.803 ; 13.730 ; 14.077 ; 14.084 ;
; address[6] ; display7segu2[2] ; 14.254 ; 14.093 ; 14.527 ; 14.513 ;
; address[6] ; display7segu2[3] ; 13.845 ; 13.803 ; 14.136 ; 14.181 ;
; address[6] ; display7segu2[4] ; 14.015 ; 14.014 ; 14.338 ; 14.306 ;
; address[6] ; display7segu2[5] ; 14.026 ; 14.015 ; 14.361 ; 14.289 ;
; address[6] ; display7segu2[6] ; 14.419 ; 14.379 ; 14.689 ; 14.766 ;
; address[6] ; display7segu3[0] ; 14.276 ; 14.287 ; 14.639 ; 14.629 ;
; address[6] ; display7segu3[1] ; 14.007 ; 13.945 ; 14.284 ; 14.385 ;
; address[6] ; display7segu3[2] ; 14.114 ; 14.194 ; 14.514 ; 14.491 ;
; address[6] ; display7segu3[3] ; 13.947 ; 13.986 ; 14.310 ; 14.321 ;
; address[6] ; display7segu3[4] ; 13.961 ; 13.910 ; 14.240 ; 14.325 ;
; address[6] ; display7segu3[5] ; 13.735 ; 14.032 ; 14.390 ; 14.058 ;
; address[6] ; display7segu3[6] ; 13.803 ; 13.779 ; 14.168 ; 14.116 ;
; address[7] ; display7segu1[0] ; 7.622  ; 7.684  ; 8.132  ; 8.098  ;
; address[7] ; display7segu1[1] ; 8.184  ; 8.246  ; 8.774  ; 8.684  ;
; address[7] ; display7segu1[2] ;        ; 7.711  ; 8.238  ;        ;
; address[7] ; display7segu1[3] ; 8.288  ; 8.293  ; 8.844  ; 8.762  ;
; address[7] ; display7segu1[4] ; 7.926  ; 7.935  ; 8.510  ; 8.373  ;
; address[7] ; display7segu1[5] ; 8.910  ; 8.936  ; 9.425  ; 9.442  ;
; address[7] ; display7segu1[6] ; 7.706  ; 7.768  ; 8.275  ; 8.264  ;
; address[7] ; display7segu2[0] ; 12.668 ; 12.675 ; 13.393 ; 13.444 ;
; address[7] ; display7segu2[1] ; 11.625 ; 11.632 ; 12.426 ; 12.353 ;
; address[7] ; display7segu2[2] ; 12.075 ; 12.061 ; 12.877 ; 12.716 ;
; address[7] ; display7segu2[3] ; 11.684 ; 11.729 ; 12.468 ; 12.426 ;
; address[7] ; display7segu2[4] ; 11.886 ; 11.854 ; 12.638 ; 12.637 ;
; address[7] ; display7segu2[5] ; 11.909 ; 11.837 ; 12.649 ; 12.638 ;
; address[7] ; display7segu2[6] ; 12.237 ; 12.314 ; 13.042 ; 13.002 ;
; address[7] ; display7segu3[0] ; 12.187 ; 12.177 ; 12.899 ; 12.910 ;
; address[7] ; display7segu3[1] ; 11.832 ; 11.933 ; 12.630 ; 12.568 ;
; address[7] ; display7segu3[2] ; 12.062 ; 12.039 ; 12.737 ; 12.817 ;
; address[7] ; display7segu3[3] ; 11.858 ; 11.869 ; 12.570 ; 12.609 ;
; address[7] ; display7segu3[4] ; 11.788 ; 11.873 ; 12.584 ; 12.533 ;
; address[7] ; display7segu3[5] ; 11.938 ; 11.606 ; 12.358 ; 12.655 ;
; address[7] ; display7segu3[6] ; 11.716 ; 11.664 ; 12.426 ; 12.402 ;
+------------+------------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+------------------+-------+-------+-------+-------+
; Input Port ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+------------+------------------+-------+-------+-------+-------+
; address[0] ; display7segu0[0] ; 4.632 ; 4.529 ; 5.277 ; 5.181 ;
; address[0] ; display7segu0[1] ; 4.403 ;       ;       ; 5.097 ;
; address[0] ; display7segu0[2] ; 5.077 ;       ;       ; 5.888 ;
; address[0] ; display7segu0[3] ; 4.547 ; 4.645 ; 5.187 ; 5.284 ;
; address[0] ; display7segu0[4] ;       ; 5.281 ; 5.833 ;       ;
; address[0] ; display7segu0[5] ; 4.360 ; 4.443 ; 5.019 ; 5.066 ;
; address[0] ; display7segu0[6] ; 4.351 ; 4.393 ; 5.017 ; 5.052 ;
; address[1] ; display7segu0[0] ; 4.591 ; 4.486 ; 5.210 ; 5.116 ;
; address[1] ; display7segu0[1] ; 4.743 ; 4.849 ; 5.422 ; 5.536 ;
; address[1] ; display7segu0[2] ;       ; 6.507 ; 7.246 ;       ;
; address[1] ; display7segu0[3] ; 4.759 ; 4.845 ; 5.436 ; 5.541 ;
; address[1] ; display7segu0[4] ; 5.482 ;       ;       ; 6.373 ;
; address[1] ; display7segu0[5] ; 4.570 ; 4.639 ; 5.238 ; 5.326 ;
; address[1] ; display7segu0[6] ; 4.584 ; 4.627 ; 5.273 ; 5.305 ;
; address[2] ; display7segu0[0] ; 5.657 ; 5.559 ; 6.439 ; 6.321 ;
; address[2] ; display7segu0[1] ; 4.304 ; 4.405 ; 4.884 ; 5.004 ;
; address[2] ; display7segu0[2] ; 5.428 ; 5.580 ; 6.169 ; 6.297 ;
; address[2] ; display7segu0[3] ; 4.739 ; 4.835 ; 5.442 ; 5.535 ;
; address[2] ; display7segu0[4] ; 4.947 ; 5.113 ; 5.666 ; 5.735 ;
; address[2] ; display7segu0[5] ; 4.572 ;       ;       ; 5.305 ;
; address[2] ; display7segu0[6] ; 4.135 ; 4.177 ; 4.777 ; 4.808 ;
; address[3] ; display7segu0[0] ; 5.332 ; 5.204 ; 6.051 ; 5.979 ;
; address[3] ; display7segu0[1] ; 4.946 ; 5.052 ; 5.646 ; 5.745 ;
; address[3] ; display7segu0[2] ;       ; 5.482 ; 6.043 ;       ;
; address[3] ; display7segu0[3] ; 4.458 ; 4.549 ; 5.093 ; 5.177 ;
; address[3] ; display7segu0[4] ; 4.975 ; 5.094 ; 5.644 ; 5.756 ;
; address[3] ; display7segu0[5] ; 4.555 ; 4.629 ; 5.253 ; 5.320 ;
; address[3] ; display7segu0[6] ; 4.149 ; 4.186 ; 4.769 ; 4.826 ;
; address[4] ; display7segu1[0] ; 4.404 ; 4.319 ; 5.015 ; 4.911 ;
; address[4] ; display7segu1[1] ; 4.533 ;       ;       ; 5.237 ;
; address[4] ; display7segu1[2] ; 4.740 ;       ;       ; 5.498 ;
; address[4] ; display7segu1[3] ; 4.699 ; 4.775 ; 5.387 ; 5.446 ;
; address[4] ; display7segu1[4] ;       ; 3.954 ; 4.516 ;       ;
; address[4] ; display7segu1[5] ; 5.392 ; 5.524 ; 6.108 ; 6.260 ;
; address[4] ; display7segu1[6] ; 4.685 ; 4.762 ; 5.358 ; 5.436 ;
; address[5] ; display7segu1[0] ; 4.433 ; 4.336 ; 5.053 ; 4.956 ;
; address[5] ; display7segu1[1] ; 4.460 ; 4.523 ; 5.096 ; 5.178 ;
; address[5] ; display7segu1[2] ;       ; 4.642 ; 5.232 ;       ;
; address[5] ; display7segu1[3] ; 4.558 ; 4.622 ; 5.220 ; 5.304 ;
; address[5] ; display7segu1[4] ; 4.106 ;       ;       ; 4.774 ;
; address[5] ; display7segu1[5] ; 5.804 ; 5.983 ; 6.634 ; 6.720 ;
; address[5] ; display7segu1[6] ; 4.696 ; 4.760 ; 5.401 ; 5.485 ;
; address[5] ; display7segu2[0] ; 5.777 ; 5.627 ; 6.473 ; 6.316 ;
; address[5] ; display7segu2[1] ; 6.822 ; 5.191 ; 5.796 ; 7.448 ;
; address[5] ; display7segu2[2] ; 7.026 ; 5.410 ; 5.992 ; 7.681 ;
; address[5] ; display7segu2[3] ; 5.087 ; 5.184 ; 5.774 ; 5.878 ;
; address[5] ; display7segu2[4] ; 5.218 ; 7.054 ; 7.486 ; 6.003 ;
; address[5] ; display7segu2[5] ; 5.225 ; 5.323 ; 5.912 ; 6.017 ;
; address[5] ; display7segu2[6] ; 5.404 ; 5.554 ; 6.090 ; 6.247 ;
; address[5] ; display7segu3[0] ; 6.885 ; 6.795 ; 7.456 ; 7.359 ;
; address[5] ; display7segu3[1] ; 6.657 ; 6.759 ; 7.223 ; 7.332 ;
; address[5] ; display7segu3[2] ; 6.758 ; 6.998 ; 7.429 ; 7.437 ;
; address[5] ; display7segu3[3] ; 6.652 ; 6.730 ; 7.216 ; 7.301 ;
; address[5] ; display7segu3[4] ; 6.644 ; 6.726 ; 7.209 ; 7.298 ;
; address[5] ; display7segu3[5] ; 6.639 ; 6.731 ; 7.205 ; 7.304 ;
; address[5] ; display7segu3[6] ; 6.539 ; 6.604 ; 7.104 ; 7.176 ;
; address[6] ; display7segu1[0] ; 4.832 ; 4.743 ; 5.467 ; 5.385 ;
; address[6] ; display7segu1[1] ; 5.556 ; 5.623 ; 6.326 ; 6.386 ;
; address[6] ; display7segu1[2] ; 5.459 ; 5.519 ; 6.207 ; 6.286 ;
; address[6] ; display7segu1[3] ; 5.279 ; 5.348 ; 6.010 ; 6.072 ;
; address[6] ; display7segu1[4] ; 5.430 ; 5.455 ; 6.229 ; 6.247 ;
; address[6] ; display7segu1[5] ; 5.858 ;       ;       ; 6.750 ;
; address[6] ; display7segu1[6] ; 5.042 ; 5.111 ; 5.768 ; 5.830 ;
; address[6] ; display7segu2[0] ; 6.458 ; 6.308 ; 7.191 ; 7.034 ;
; address[6] ; display7segu2[1] ; 7.714 ; 5.872 ; 6.514 ; 8.397 ;
; address[6] ; display7segu2[2] ; 7.918 ; 6.091 ; 6.710 ; 8.630 ;
; address[6] ; display7segu2[3] ; 5.768 ; 5.865 ; 6.492 ; 6.596 ;
; address[6] ; display7segu2[4] ; 5.899 ; 7.946 ; 8.435 ; 6.721 ;
; address[6] ; display7segu2[5] ; 5.906 ; 6.004 ; 6.630 ; 6.735 ;
; address[6] ; display7segu2[6] ; 6.085 ; 6.235 ; 6.808 ; 6.965 ;
; address[6] ; display7segu3[0] ; 7.777 ; 7.687 ; 8.405 ; 8.308 ;
; address[6] ; display7segu3[1] ; 7.549 ; 7.651 ; 8.172 ; 8.281 ;
; address[6] ; display7segu3[2] ; 7.650 ; 7.890 ; 8.378 ; 8.386 ;
; address[6] ; display7segu3[3] ; 7.544 ; 7.622 ; 8.165 ; 8.250 ;
; address[6] ; display7segu3[4] ; 7.536 ; 7.618 ; 8.158 ; 8.247 ;
; address[6] ; display7segu3[5] ; 7.531 ; 7.623 ; 8.154 ; 8.253 ;
; address[6] ; display7segu3[6] ; 7.431 ; 7.496 ; 8.053 ; 8.125 ;
; address[7] ; display7segu1[0] ; 4.432 ; 4.336 ; 5.044 ; 4.951 ;
; address[7] ; display7segu1[1] ; 4.641 ; 4.730 ; 5.335 ; 5.390 ;
; address[7] ; display7segu1[2] ;       ; 4.508 ; 5.070 ;       ;
; address[7] ; display7segu1[3] ; 4.711 ; 4.759 ; 5.368 ; 5.447 ;
; address[7] ; display7segu1[4] ; 4.479 ; 4.551 ; 5.226 ; 5.194 ;
; address[7] ; display7segu1[5] ; 5.106 ; 5.243 ; 5.761 ; 5.891 ;
; address[7] ; display7segu1[6] ; 4.353 ; 4.430 ; 5.016 ; 5.089 ;
; address[7] ; display7segu2[0] ; 5.644 ; 5.487 ; 6.307 ; 6.154 ;
; address[7] ; display7segu2[1] ; 4.967 ; 5.098 ; 5.635 ; 5.716 ;
; address[7] ; display7segu2[2] ; 5.163 ; 5.405 ; 5.915 ; 5.949 ;
; address[7] ; display7segu2[3] ; 4.945 ; 5.049 ; 5.619 ; 5.718 ;
; address[7] ; display7segu2[4] ; 5.204 ; 5.174 ; 5.754 ; 5.920 ;
; address[7] ; display7segu2[5] ; 5.083 ; 5.188 ; 5.760 ; 5.861 ;
; address[7] ; display7segu2[6] ; 5.261 ; 5.418 ; 5.931 ; 6.083 ;
; address[7] ; display7segu3[0] ; 4.882 ; 4.792 ; 5.472 ; 5.375 ;
; address[7] ; display7segu3[1] ; 4.654 ; 4.756 ; 5.239 ; 5.348 ;
; address[7] ; display7segu3[2] ; 4.755 ; 4.924 ; 5.384 ; 5.453 ;
; address[7] ; display7segu3[3] ; 4.649 ; 4.727 ; 5.232 ; 5.317 ;
; address[7] ; display7segu3[4] ; 4.641 ; 4.723 ; 5.225 ; 5.314 ;
; address[7] ; display7segu3[5] ; 4.636 ; 4.728 ; 5.221 ; 5.320 ;
; address[7] ; display7segu3[6] ; 4.536 ; 4.601 ; 5.120 ; 5.192 ;
+------------+------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; port_out_00[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu3[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu2[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu1[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7segu0[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_memory            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; port_out_00[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; port_out_01[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; port_out_00[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; port_out_01[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; display7segu3[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu3[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu2[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu1[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display7segu0[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 18    ; 18    ;
; Unconstrained Input Port Paths  ; 20879 ; 20879 ;
; Unconstrained Output Ports      ; 44    ; 44    ;
; Unconstrained Output Port Paths ; 219   ; 219   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue May 28 16:14:02 2024
Info: Command: quartus_sta MemoryTest -c MemoryTest
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 10 of the 10 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MemoryTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.642
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.642             -34.552 clock 
Info (332146): Worst-case hold slack is 1.707
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.707               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.103
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.103             -30.388 clock 
Info (332146): Worst-case hold slack is 1.525
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.525               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.398
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.398             -17.279 clock 
Info (332146): Worst-case hold slack is 0.892
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.892               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2203.296 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4785 megabytes
    Info: Processing ended: Tue May 28 16:14:04 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


