"c:\work\tinysdr_fpga_ble_tx\simulation\..\impl1\source\spi_slave_digikey.vhd" VHDL work 1 0 0 -02 -08
. . 0 0 0