

================================================================
== Vitis HLS Report for 'crc24a_Pipeline_loop6'
================================================================
* Date:           Wed Jul  5 16:21:44 2023

* Version:        2022.2.2 (Build 3779808 on Feb 17 2023)
* Project:        practsam
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu7ev-ffvc1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  5.291 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+---------+---------+----------+-----------+-----------+------+----------+
        |          |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+---------+---------+----------+-----------+-----------+------+----------+
        |- loop6   |        ?|        ?|        70|          1|          1|     ?|       yes|
        +----------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|     832|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        -|   120|    8651|    8015|    -|
|Memory           |        -|     -|       -|       -|    -|
|Multiplexer      |        -|     -|       -|    1270|    -|
|Register         |        -|     -|     462|      32|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        0|   120|    9113|   10149|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |      624|  1728|  460800|  230400|   96|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |        0|     6|       1|       4|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +----------------------------+-----------------------+---------+----+------+------+-----+
    |          Instance          |         Module        | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +----------------------------+-----------------------+---------+----+------+------+-----+
    |mul_64ns_66ns_129_1_1_U128  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U129  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U130  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U131  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U132  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U133  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U134  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mul_64ns_66ns_129_1_1_U135  |mul_64ns_66ns_129_1_1  |        0|  15|     0|    51|    0|
    |mux_255_1_1_1_U136          |mux_255_1_1_1          |        0|   0|     0|   125|    0|
    |mux_255_1_1_1_U137          |mux_255_1_1_1          |        0|   0|     0|   125|    0|
    |mux_255_1_1_1_U138          |mux_255_1_1_1          |        0|   0|     0|   125|    0|
    |mux_255_1_1_1_U139          |mux_255_1_1_1          |        0|   0|     0|   125|    0|
    |mux_255_1_1_1_U140          |mux_255_1_1_1          |        0|   0|     0|   125|    0|
    |mux_255_1_1_1_U141          |mux_255_1_1_1          |        0|   0|     0|   125|    0|
    |mux_255_1_1_1_U142          |mux_255_1_1_1          |        0|   0|     0|   125|    0|
    |mux_255_1_1_1_U143          |mux_255_1_1_1          |        0|   0|     0|   125|    0|
    |urem_64ns_6ns_5_68_1_U127   |urem_64ns_6ns_5_68_1   |        0|   0|  8651|  6607|    0|
    +----------------------------+-----------------------+---------+----+------+------+-----+
    |Total                       |                       |        0| 120|  8651|  8015|    0|
    +----------------------------+-----------------------+---------+----+------+------+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+----+------------+------------+
    |add_ln54_fu_2033_p2        |         +|   0|  0|  71|          64|           4|
    |ap_block_pp0_stage0_01001  |       and|   0|  0|   2|           1|           1|
    |ap_condition_1265          |       and|   0|  0|   2|           1|           1|
    |ap_condition_1269          |       and|   0|  0|   2|           1|           1|
    |ap_condition_1273          |       and|   0|  0|   2|           1|           1|
    |ap_condition_1277          |       and|   0|  0|   2|           1|           1|
    |ap_condition_1281          |       and|   0|  0|   2|           1|           1|
    |ap_condition_1285          |       and|   0|  0|   2|           1|           1|
    |ap_condition_1289          |       and|   0|  0|   2|           1|           1|
    |ap_condition_1303          |       and|   0|  0|   2|           1|           1|
    |ap_condition_1313          |       and|   0|  0|   2|           1|           1|
    |ap_condition_1323          |       and|   0|  0|   2|           1|           1|
    |ap_condition_1333          |       and|   0|  0|   2|           1|           1|
    |ap_condition_1343          |       and|   0|  0|   2|           1|           1|
    |ap_condition_1353          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2149          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2150          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2151          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2158          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2166          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2173          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2179          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2184          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2188          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2194          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2201          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2204          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2207          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2210          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2213          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2216          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2222          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2229          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2232          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2235          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2238          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2241          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2244          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2250          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2257          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2260          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2263          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2266          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2269          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2272          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2278          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2285          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2288          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2291          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2294          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2297          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2300          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2306          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2313          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2316          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2319          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2322          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2325          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2328          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2334          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2341          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2344          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2347          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2350          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2353          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2356          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2362          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2369          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2372          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2375          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2378          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2381          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2384          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2390          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2397          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2400          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2403          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2406          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2409          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2412          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2418          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2425          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2428          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2431          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2434          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2437          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2440          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2569          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2570          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2573          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2576          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2579          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2582          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2585          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2591          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2592          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2595          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2598          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2601          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2604          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2607          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2613          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2614          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2617          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2620          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2623          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2626          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2629          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2635          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2636          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2639          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2642          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2645          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2648          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2651          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2657          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2658          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2661          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2664          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2667          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2670          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2673          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2702          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2705          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2708          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2711          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2714          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2717          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2724          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2727          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2730          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2733          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2736          |       and|   0|  0|   2|           1|           1|
    |ap_condition_2739          |       and|   0|  0|   2|           1|           1|
    |icmp_ln54_fu_2022_p2       |      icmp|   0|  0|  29|          64|          64|
    |or_ln58_1_fu_2171_p2       |        or|   0|  0|  64|          64|           2|
    |or_ln58_2_fu_2225_p2       |        or|   0|  0|  64|          64|           2|
    |or_ln58_3_fu_2279_p2       |        or|   0|  0|  64|          64|           3|
    |or_ln58_4_fu_2333_p2       |        or|   0|  0|  64|          64|           3|
    |or_ln58_5_fu_2387_p2       |        or|   0|  0|  64|          64|           3|
    |or_ln58_6_fu_2441_p2       |        or|   0|  0|  64|          64|           3|
    |or_ln58_fu_2117_p2         |        or|   0|  0|  64|          64|           1|
    |ap_enable_pp0              |       xor|   0|  0|   2|           1|           2|
    |ret_V_1_fu_2612_p2         |       xor|   0|  0|   2|           1|           1|
    |ret_V_2_fu_2674_p2         |       xor|   0|  0|   2|           1|           1|
    |ret_V_3_fu_2736_p2         |       xor|   0|  0|   2|           1|           1|
    |ret_V_4_fu_2798_p2         |       xor|   0|  0|   2|           1|           1|
    |ret_V_5_fu_2860_p2         |       xor|   0|  0|   2|           1|           1|
    |ret_V_6_fu_2922_p2         |       xor|   0|  0|   2|           1|           1|
    |ret_V_7_fu_2984_p2         |       xor|   0|  0|   2|           1|           1|
    |ret_V_fu_2550_p2           |       xor|   0|  0|   2|           1|           1|
    +---------------------------+----------+----+---+----+------------+------------+
    |Total                      |          |   0|  0| 832|         718|         228|
    +---------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |ap_done_int              |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1  |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter2  |   9|          2|    1|          2|
    |crc_V_10_address0        |  49|          9|    5|         45|
    |crc_V_11_address0        |  49|          9|    5|         45|
    |crc_V_12_address0        |  49|          9|    5|         45|
    |crc_V_13_address0        |  49|          9|    5|         45|
    |crc_V_14_address0        |  49|          9|    5|         45|
    |crc_V_15_address0        |  49|          9|    5|         45|
    |crc_V_16_address0        |  49|          9|    5|         45|
    |crc_V_17_address0        |  49|          9|    5|         45|
    |crc_V_18_address0        |  49|          9|    5|         45|
    |crc_V_19_address0        |  49|          9|    5|         45|
    |crc_V_1_address0         |  49|          9|    5|         45|
    |crc_V_20_address0        |  49|          9|    5|         45|
    |crc_V_21_address0        |  49|          9|    5|         45|
    |crc_V_22_address0        |  49|          9|    5|         45|
    |crc_V_23_address0        |  49|          9|    5|         45|
    |crc_V_24_address0        |  49|          9|    5|         45|
    |crc_V_2_address0         |  49|          9|    5|         45|
    |crc_V_3_address0         |  49|          9|    5|         45|
    |crc_V_4_address0         |  49|          9|    5|         45|
    |crc_V_5_address0         |  49|          9|    5|         45|
    |crc_V_6_address0         |  49|          9|    5|         45|
    |crc_V_7_address0         |  49|          9|    5|         45|
    |crc_V_8_address0         |  49|          9|    5|         45|
    |crc_V_9_address0         |  49|          9|    5|         45|
    |crc_V_address0           |  49|          9|    5|         45|
    |index_fu_132             |   9|          2|   64|        128|
    |output_r_TDATA_blk_n     |   9|          2|    1|          2|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    |1270|        235|  193|       1261|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------+----+----+-----+-----------+
    |                 Name                 | FF | LUT| Bits| Const Bits|
    +--------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                             |   1|   0|    1|          0|
    |ap_done_reg                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter21              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter22              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter23              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter24              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter25              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter26              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter27              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter28              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter29              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter30              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter31              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter32              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter33              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter34              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter35              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter36              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter37              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter38              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter39              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter40              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter41              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter42              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter43              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter44              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter45              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter46              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter47              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter48              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter49              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter50              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter51              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter52              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter53              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter54              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter55              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter56              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter57              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter58              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter59              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter60              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter61              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter62              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter63              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter64              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter65              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter66              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter67              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter68              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter69              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter70              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9               |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter10_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter11_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter12_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter13_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter14_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter15_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter16_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter17_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter18_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter19_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter20_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter21_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter22_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter23_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter24_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter25_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter26_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter27_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter28_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter29_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg      |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter30_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter31_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter32_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter33_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter34_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter35_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter36_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter37_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter38_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter39_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg      |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter40_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter41_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter42_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter43_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter44_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter45_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter46_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter47_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter48_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter49_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter4_reg      |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter50_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter51_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter52_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter53_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter54_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter55_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter56_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter57_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter58_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter59_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter5_reg      |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter60_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter61_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter62_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter63_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter64_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter65_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter66_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter67_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter68_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter69_reg     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter6_reg      |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter7_reg      |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter8_reg      |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter9_reg      |   1|   0|    1|          0|
    |i_reg_3024                            |  64|   0|   64|          0|
    |index_fu_132                          |  64|   0|   64|          0|
    |p_cast_reg_3019                       |  64|   0|   64|          0|
    |rtc_V_1_addr_reg_3185                 |   7|   0|    7|          0|
    |rtc_V_2_addr_reg_3316                 |   7|   0|    7|          0|
    |rtc_V_3_addr_reg_3447                 |   7|   0|    7|          0|
    |rtc_V_4_addr_reg_3578                 |   7|   0|    7|          0|
    |rtc_V_5_addr_reg_3709                 |   7|   0|    7|          0|
    |rtc_V_6_addr_reg_3840                 |   7|   0|    7|          0|
    |rtc_V_7_addr_reg_3971                 |   7|   0|    7|          0|
    |rtc_V_addr_reg_3054                   |   7|   0|    7|          0|
    |trunc_ln1499_reg_3042                 |   5|   0|    5|          0|
    |trunc_ln1499_reg_3042_pp0_iter69_reg  |   5|   0|    5|          0|
    |i_reg_3024                            |  64|  32|   64|          0|
    +--------------------------------------+----+----+-----+-----------+
    |Total                                 | 462|  32|  462|          0|
    +--------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+-----------------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  |     Source Object     |    C Type    |
+-------------------+-----+-----+------------+-----------------------+--------------+
|ap_clk             |   in|    1|  ap_ctrl_hs|  crc24a_Pipeline_loop6|  return value|
|ap_rst             |   in|    1|  ap_ctrl_hs|  crc24a_Pipeline_loop6|  return value|
|ap_start           |   in|    1|  ap_ctrl_hs|  crc24a_Pipeline_loop6|  return value|
|ap_done            |  out|    1|  ap_ctrl_hs|  crc24a_Pipeline_loop6|  return value|
|ap_idle            |  out|    1|  ap_ctrl_hs|  crc24a_Pipeline_loop6|  return value|
|ap_ready           |  out|    1|  ap_ctrl_hs|  crc24a_Pipeline_loop6|  return value|
|output_r_TREADY    |   in|    1|        axis|               output_r|       pointer|
|output_r_TDATA     |  out|    8|        axis|               output_r|       pointer|
|output_r_TVALID    |  out|    1|        axis|               output_r|       pointer|
|empty              |   in|   33|     ap_none|                  empty|        scalar|
|rtc_V_7_address0   |  out|    7|   ap_memory|                rtc_V_7|         array|
|rtc_V_7_ce0        |  out|    1|   ap_memory|                rtc_V_7|         array|
|rtc_V_7_we0        |  out|    1|   ap_memory|                rtc_V_7|         array|
|rtc_V_7_d0         |  out|    1|   ap_memory|                rtc_V_7|         array|
|rtc_V_7_address1   |  out|    7|   ap_memory|                rtc_V_7|         array|
|rtc_V_7_ce1        |  out|    1|   ap_memory|                rtc_V_7|         array|
|rtc_V_7_q1         |   in|    1|   ap_memory|                rtc_V_7|         array|
|rtc_V_6_address0   |  out|    7|   ap_memory|                rtc_V_6|         array|
|rtc_V_6_ce0        |  out|    1|   ap_memory|                rtc_V_6|         array|
|rtc_V_6_we0        |  out|    1|   ap_memory|                rtc_V_6|         array|
|rtc_V_6_d0         |  out|    1|   ap_memory|                rtc_V_6|         array|
|rtc_V_6_address1   |  out|    7|   ap_memory|                rtc_V_6|         array|
|rtc_V_6_ce1        |  out|    1|   ap_memory|                rtc_V_6|         array|
|rtc_V_6_q1         |   in|    1|   ap_memory|                rtc_V_6|         array|
|rtc_V_5_address0   |  out|    7|   ap_memory|                rtc_V_5|         array|
|rtc_V_5_ce0        |  out|    1|   ap_memory|                rtc_V_5|         array|
|rtc_V_5_we0        |  out|    1|   ap_memory|                rtc_V_5|         array|
|rtc_V_5_d0         |  out|    1|   ap_memory|                rtc_V_5|         array|
|rtc_V_5_address1   |  out|    7|   ap_memory|                rtc_V_5|         array|
|rtc_V_5_ce1        |  out|    1|   ap_memory|                rtc_V_5|         array|
|rtc_V_5_q1         |   in|    1|   ap_memory|                rtc_V_5|         array|
|rtc_V_4_address0   |  out|    7|   ap_memory|                rtc_V_4|         array|
|rtc_V_4_ce0        |  out|    1|   ap_memory|                rtc_V_4|         array|
|rtc_V_4_we0        |  out|    1|   ap_memory|                rtc_V_4|         array|
|rtc_V_4_d0         |  out|    1|   ap_memory|                rtc_V_4|         array|
|rtc_V_4_address1   |  out|    7|   ap_memory|                rtc_V_4|         array|
|rtc_V_4_ce1        |  out|    1|   ap_memory|                rtc_V_4|         array|
|rtc_V_4_q1         |   in|    1|   ap_memory|                rtc_V_4|         array|
|rtc_V_3_address0   |  out|    7|   ap_memory|                rtc_V_3|         array|
|rtc_V_3_ce0        |  out|    1|   ap_memory|                rtc_V_3|         array|
|rtc_V_3_we0        |  out|    1|   ap_memory|                rtc_V_3|         array|
|rtc_V_3_d0         |  out|    1|   ap_memory|                rtc_V_3|         array|
|rtc_V_3_address1   |  out|    7|   ap_memory|                rtc_V_3|         array|
|rtc_V_3_ce1        |  out|    1|   ap_memory|                rtc_V_3|         array|
|rtc_V_3_q1         |   in|    1|   ap_memory|                rtc_V_3|         array|
|rtc_V_2_address0   |  out|    7|   ap_memory|                rtc_V_2|         array|
|rtc_V_2_ce0        |  out|    1|   ap_memory|                rtc_V_2|         array|
|rtc_V_2_we0        |  out|    1|   ap_memory|                rtc_V_2|         array|
|rtc_V_2_d0         |  out|    1|   ap_memory|                rtc_V_2|         array|
|rtc_V_2_address1   |  out|    7|   ap_memory|                rtc_V_2|         array|
|rtc_V_2_ce1        |  out|    1|   ap_memory|                rtc_V_2|         array|
|rtc_V_2_q1         |   in|    1|   ap_memory|                rtc_V_2|         array|
|rtc_V_1_address0   |  out|    7|   ap_memory|                rtc_V_1|         array|
|rtc_V_1_ce0        |  out|    1|   ap_memory|                rtc_V_1|         array|
|rtc_V_1_we0        |  out|    1|   ap_memory|                rtc_V_1|         array|
|rtc_V_1_d0         |  out|    1|   ap_memory|                rtc_V_1|         array|
|rtc_V_1_address1   |  out|    7|   ap_memory|                rtc_V_1|         array|
|rtc_V_1_ce1        |  out|    1|   ap_memory|                rtc_V_1|         array|
|rtc_V_1_q1         |   in|    1|   ap_memory|                rtc_V_1|         array|
|rtc_V_address0     |  out|    7|   ap_memory|                  rtc_V|         array|
|rtc_V_ce0          |  out|    1|   ap_memory|                  rtc_V|         array|
|rtc_V_we0          |  out|    1|   ap_memory|                  rtc_V|         array|
|rtc_V_d0           |  out|    1|   ap_memory|                  rtc_V|         array|
|rtc_V_address1     |  out|    7|   ap_memory|                  rtc_V|         array|
|rtc_V_ce1          |  out|    1|   ap_memory|                  rtc_V|         array|
|rtc_V_q1           |   in|    1|   ap_memory|                  rtc_V|         array|
|crc_V_address0     |  out|    5|   ap_memory|                  crc_V|         array|
|crc_V_ce0          |  out|    1|   ap_memory|                  crc_V|         array|
|crc_V_q0           |   in|    1|   ap_memory|                  crc_V|         array|
|crc_V_1_address0   |  out|    5|   ap_memory|                crc_V_1|         array|
|crc_V_1_ce0        |  out|    1|   ap_memory|                crc_V_1|         array|
|crc_V_1_q0         |   in|    1|   ap_memory|                crc_V_1|         array|
|crc_V_2_address0   |  out|    5|   ap_memory|                crc_V_2|         array|
|crc_V_2_ce0        |  out|    1|   ap_memory|                crc_V_2|         array|
|crc_V_2_q0         |   in|    1|   ap_memory|                crc_V_2|         array|
|crc_V_3_address0   |  out|    5|   ap_memory|                crc_V_3|         array|
|crc_V_3_ce0        |  out|    1|   ap_memory|                crc_V_3|         array|
|crc_V_3_q0         |   in|    1|   ap_memory|                crc_V_3|         array|
|crc_V_4_address0   |  out|    5|   ap_memory|                crc_V_4|         array|
|crc_V_4_ce0        |  out|    1|   ap_memory|                crc_V_4|         array|
|crc_V_4_q0         |   in|    1|   ap_memory|                crc_V_4|         array|
|crc_V_5_address0   |  out|    5|   ap_memory|                crc_V_5|         array|
|crc_V_5_ce0        |  out|    1|   ap_memory|                crc_V_5|         array|
|crc_V_5_q0         |   in|    1|   ap_memory|                crc_V_5|         array|
|crc_V_6_address0   |  out|    5|   ap_memory|                crc_V_6|         array|
|crc_V_6_ce0        |  out|    1|   ap_memory|                crc_V_6|         array|
|crc_V_6_q0         |   in|    1|   ap_memory|                crc_V_6|         array|
|crc_V_7_address0   |  out|    5|   ap_memory|                crc_V_7|         array|
|crc_V_7_ce0        |  out|    1|   ap_memory|                crc_V_7|         array|
|crc_V_7_q0         |   in|    1|   ap_memory|                crc_V_7|         array|
|crc_V_8_address0   |  out|    5|   ap_memory|                crc_V_8|         array|
|crc_V_8_ce0        |  out|    1|   ap_memory|                crc_V_8|         array|
|crc_V_8_q0         |   in|    1|   ap_memory|                crc_V_8|         array|
|crc_V_9_address0   |  out|    5|   ap_memory|                crc_V_9|         array|
|crc_V_9_ce0        |  out|    1|   ap_memory|                crc_V_9|         array|
|crc_V_9_q0         |   in|    1|   ap_memory|                crc_V_9|         array|
|crc_V_10_address0  |  out|    5|   ap_memory|               crc_V_10|         array|
|crc_V_10_ce0       |  out|    1|   ap_memory|               crc_V_10|         array|
|crc_V_10_q0        |   in|    1|   ap_memory|               crc_V_10|         array|
|crc_V_11_address0  |  out|    5|   ap_memory|               crc_V_11|         array|
|crc_V_11_ce0       |  out|    1|   ap_memory|               crc_V_11|         array|
|crc_V_11_q0        |   in|    1|   ap_memory|               crc_V_11|         array|
|crc_V_12_address0  |  out|    5|   ap_memory|               crc_V_12|         array|
|crc_V_12_ce0       |  out|    1|   ap_memory|               crc_V_12|         array|
|crc_V_12_q0        |   in|    1|   ap_memory|               crc_V_12|         array|
|crc_V_13_address0  |  out|    5|   ap_memory|               crc_V_13|         array|
|crc_V_13_ce0       |  out|    1|   ap_memory|               crc_V_13|         array|
|crc_V_13_q0        |   in|    1|   ap_memory|               crc_V_13|         array|
|crc_V_14_address0  |  out|    5|   ap_memory|               crc_V_14|         array|
|crc_V_14_ce0       |  out|    1|   ap_memory|               crc_V_14|         array|
|crc_V_14_q0        |   in|    1|   ap_memory|               crc_V_14|         array|
|crc_V_15_address0  |  out|    5|   ap_memory|               crc_V_15|         array|
|crc_V_15_ce0       |  out|    1|   ap_memory|               crc_V_15|         array|
|crc_V_15_q0        |   in|    1|   ap_memory|               crc_V_15|         array|
|crc_V_16_address0  |  out|    5|   ap_memory|               crc_V_16|         array|
|crc_V_16_ce0       |  out|    1|   ap_memory|               crc_V_16|         array|
|crc_V_16_q0        |   in|    1|   ap_memory|               crc_V_16|         array|
|crc_V_17_address0  |  out|    5|   ap_memory|               crc_V_17|         array|
|crc_V_17_ce0       |  out|    1|   ap_memory|               crc_V_17|         array|
|crc_V_17_q0        |   in|    1|   ap_memory|               crc_V_17|         array|
|crc_V_18_address0  |  out|    5|   ap_memory|               crc_V_18|         array|
|crc_V_18_ce0       |  out|    1|   ap_memory|               crc_V_18|         array|
|crc_V_18_q0        |   in|    1|   ap_memory|               crc_V_18|         array|
|crc_V_19_address0  |  out|    5|   ap_memory|               crc_V_19|         array|
|crc_V_19_ce0       |  out|    1|   ap_memory|               crc_V_19|         array|
|crc_V_19_q0        |   in|    1|   ap_memory|               crc_V_19|         array|
|crc_V_20_address0  |  out|    5|   ap_memory|               crc_V_20|         array|
|crc_V_20_ce0       |  out|    1|   ap_memory|               crc_V_20|         array|
|crc_V_20_q0        |   in|    1|   ap_memory|               crc_V_20|         array|
|crc_V_21_address0  |  out|    5|   ap_memory|               crc_V_21|         array|
|crc_V_21_ce0       |  out|    1|   ap_memory|               crc_V_21|         array|
|crc_V_21_q0        |   in|    1|   ap_memory|               crc_V_21|         array|
|crc_V_22_address0  |  out|    5|   ap_memory|               crc_V_22|         array|
|crc_V_22_ce0       |  out|    1|   ap_memory|               crc_V_22|         array|
|crc_V_22_q0        |   in|    1|   ap_memory|               crc_V_22|         array|
|crc_V_23_address0  |  out|    5|   ap_memory|               crc_V_23|         array|
|crc_V_23_ce0       |  out|    1|   ap_memory|               crc_V_23|         array|
|crc_V_23_q0        |   in|    1|   ap_memory|               crc_V_23|         array|
|crc_V_24_address0  |  out|    5|   ap_memory|               crc_V_24|         array|
|crc_V_24_ce0       |  out|    1|   ap_memory|               crc_V_24|         array|
|crc_V_24_q0        |   in|    1|   ap_memory|               crc_V_24|         array|
+-------------------+-----+-----+------------+-----------------------+--------------+

