---
id: 6
logic_id: 1
name: 输出1
level: 1
tags:
points: 1
---

# 输出1

## 题目描述
电路输出单比特信号`1`。

## 输入格式
无

## 输出格式
输出为`out` 位宽为`1`

## 代码
```verilog
module One(
    output out
);
    // 在这里输入你的代码 请不要修改模块和信号名称
endmodule
```
