<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
Max Top 5 critical clocks will be reported. For rest user needs to refer to Detailed report
*******************************************************************************************-->
<report_table display_priority="2" name="Timing Summary">
<report_link name="Detailed report">
<data>D:\renard\star_upgrade\doc_www\ts\ladder_fpga_v0d_20130514_ts\ladder_fpga_v0d\rev_1\synlog\ladder_fpga_fpga_mapper.srr</data>
<title>##### START OF TIMING REPORT #####[</title>
</report_link>
<row>
<data>Clock Name</data>
<data>Req Freq</data>
<data>Est Freq</data>
<data>Slack</data>
</row>
<row>
<data>clock40mhz_fpga</data>
<data>40.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>clock40mhz_xtal</data>
<data>40.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>clockDR</data>
<data>10.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>clockIR</data>
<data>10.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>ladder_fpga_clock80MHz</data>
<data>80.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>ladder_fpga|COMP_LADDER_FPGA_SC_CONFIG.a_6_d_e.level_shifter_dac_load_derived_clock</data>
<data>10.0 MHz</data>
<data>387.6 MHz</data>
<data>NA</data>
</row>
<row>
<data>ladder_fpga|holdin_echelle</data>
<data>1.0 MHz</data>
<data>648.1 MHz</data>
<data>998.457</data>
</row>
<row>
<data>ladder_fpga|testin_echelle</data>
<data>1.0 MHz</data>
<data>648.1 MHz</data>
<data>998.457</data>
</row>
<row>
<data>mega_func_pll_40MHz_switchover_cycloneIII|c0_derived_clock</data>
<data>40.0 MHz</data>
<data>130.9 MHz</data>
<data>4.340</data>
</row>
<row>
<data>mega_func_pll_40MHz_switchover_cycloneIII|c1_derived_clock</data>
<data>80.0 MHz</data>
<data>149.4 MHz</data>
<data>2.903</data>
</row>
<row>
<data>mega_func_pll_40MHz_switchover_cycloneIII|c2_derived_clock</data>
<data>4.0 MHz</data>
<data>32.4 MHz</data>
<data>10.959</data>
</row>
<row>
<data>mega_func_pll_40MHz_switchover_cycloneIII|c3_derived_clock</data>
<data>1.0 MHz</data>
<data>723.5 MHz</data>
<data>998.618</data>
</row>
<row>
<data>sc_tck</data>
<data>10.0 MHz</data>
<data>132.6 MHz</data>
<data>46.230</data>
</row>
<row>
<data>switchover</data>
<data>40.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>tempclk4M</data>
<data>4.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>temperature</data>
<data>10.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>updateDR</data>
<data>10.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>updateIR</data>
<data>10.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>System</data>
<data>1.0 MHz</data>
<data>1.0 MHz</data>
<data>22.190</data>
</row>
</report_table>
