0.7
2020.2
Oct 13 2023
20:21:30
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/sim/tb_top_pipeline/tb_top_pipeline.sim/sim_1/behav/xsim/glbl.v,1741420542,verilog,,,,glbl,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/EX/ALU.v,1740084524,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/ID/Instruction_decode.v,,ALU,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/EX/intruction_exec.v,1740212565,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/Pipeline/pipeline.v,,instruction_exec,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/ID/Instruction_decode.v,1741421059,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/UART/baud_rate_gen.v,,instruction_decode,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/ID/register_bank.v,1739691482,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/top.v,,register_bank,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/IF/instruction_fetch.v,1740212565,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/MEM/instruction_memory.v,,instruction_fetch,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/IF/program_counter.v,1733961236,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/ID/register_bank.v,,program_counter,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/MEM/instruction_memory.v,1741420542,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/WB/instruction_write-back.v,,instruction_mem,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/Misc/debug_unit.v,1741472667,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/UART/fifo_debug_tx.v,,debug_unit,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/Misc/forwarding_unit.v,1741420542,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/Misc/hazard_detection_unit.v,,forwarding_unit,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/Misc/hazard_detection_unit.v,1741420542,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/IF/instruction_fetch.v,,hazard_detection_unit,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/Misc/xilinx_one_port_ram_async.v,1741424107,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/tb/top_tb.v,,xilinx_one_port_ram_async,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/Pipeline/pipeline.v,1741421059,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/IF/program_counter.v,,pipeline,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/UART/baud_rate_gen.v,1741420542,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/Misc/debug_unit.v,,baud_rate_gen,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/UART/fifo_debug_tx.v,1741477425,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/Misc/forwarding_unit.v,,fifo_transmitter,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/UART/uart_rx.v,1741421059,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/UART/uart_tx.v,,uart_receiver,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/UART/uart_tx.v,1741473392,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/Misc/xilinx_one_port_ram_async.v,,uart_transmitter,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/WB/instruction_write-back.v,1740212565,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/EX/intruction_exec.v,,instruction_wb,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/top.v,1741471185,verilog,,/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/src/UART/uart_rx.v,,top_pipeline,,,,,,,,
/home/bruno/Brunooo/GitHub/Arqui/Arquitectura-de-computadoras/TP3/tb/top_tb.v,1741427808,verilog,,,,tb_top_pipeline,,,,,,,,
