digraph "CFG for '_Z22kApplyLog1PlusExpExactPfS_j' function" {
	label="CFG for '_Z22kApplyLog1PlusExpExactPfS_j' function";

	Node0x4c62470 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c7d7f070",label="{%3:\l  %4 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %5 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %6 = getelementptr i8, i8 addrspace(4)* %5, i64 4\l  %7 = bitcast i8 addrspace(4)* %6 to i16 addrspace(4)*\l  %8 = load i16, i16 addrspace(4)* %7, align 4, !range !4, !invariant.load !5\l  %9 = zext i16 %8 to i32\l  %10 = getelementptr inbounds i8, i8 addrspace(4)* %5, i64 12\l  %11 = bitcast i8 addrspace(4)* %10 to i32 addrspace(4)*\l  %12 = load i32, i32 addrspace(4)* %11, align 4, !tbaa !6\l  %13 = mul i32 %4, %9\l  %14 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !15\l  %15 = add i32 %13, %14\l  %16 = udiv i32 %12, %9\l  %17 = mul i32 %16, %9\l  %18 = icmp ugt i32 %12, %17\l  %19 = zext i1 %18 to i32\l  %20 = add i32 %16, %19\l  %21 = mul i32 %20, %9\l  %22 = icmp ult i32 %15, %2\l  br i1 %22, label %24, label %23\l|{<s0>T|<s1>F}}"];
	Node0x4c62470:s0 -> Node0x4c64a20;
	Node0x4c62470:s1 -> Node0x4c64ab0;
	Node0x4c64ab0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c7d7f070",label="{%23:\l23:                                               \l  ret void\l}"];
	Node0x4c64a20 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%24:\l24:                                               \l  %25 = phi i32 [ %93, %90 ], [ %15, %3 ]\l  %26 = zext i32 %25 to i64\l  %27 = getelementptr inbounds float, float addrspace(1)* %0, i64 %26\l  %28 = load float, float addrspace(1)* %27, align 4, !tbaa !16\l  %29 = fcmp contract ogt float %28, 0.000000e+00\l  br i1 %29, label %30, label %61\l|{<s0>T|<s1>F}}"];
	Node0x4c64a20:s0 -> Node0x4c65b10;
	Node0x4c64a20:s1 -> Node0x4c65ba0;
	Node0x4c65b10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e36c5570",label="{%30:\l30:                                               \l  %31 = fneg contract float %28\l  %32 = fmul float %28, 0xBFF7154760000000\l  %33 = tail call float @llvm.rint.f32(float %32)\l  %34 = fcmp olt float %28, 0xC0562E4300000000\l  %35 = fcmp ogt float %28, 0x4059D1DA00000000\l  %36 = fneg float %32\l  %37 = tail call float @llvm.fma.f32(float %31, float 0x3FF7154760000000,\l... float %36)\l  %38 = tail call float @llvm.fma.f32(float %31, float 0x3E54AE0BE0000000,\l... float %37)\l  %39 = fsub float %32, %33\l  %40 = fadd float %38, %39\l  %41 = tail call float @llvm.exp2.f32(float %40)\l  %42 = fptosi float %33 to i32\l  %43 = tail call float @llvm.amdgcn.ldexp.f32(float %41, i32 %42)\l  %44 = fadd contract float %43, 1.000000e+00\l  %45 = select i1 %35, float 1.000000e+00, float %44\l  %46 = select i1 %34, float 0x7FF0000000000000, float %45\l  %47 = tail call i1 @llvm.amdgcn.class.f32(float %46, i32 144)\l  %48 = select i1 %47, float 0x41F0000000000000, float 1.000000e+00\l  %49 = fmul float %46, %48\l  %50 = tail call float @llvm.log2.f32(float %49)\l  %51 = fmul float %50, 0x3FE62E42E0000000\l  %52 = tail call i1 @llvm.amdgcn.class.f32(float %50, i32 519)\l  %53 = fneg float %51\l  %54 = tail call float @llvm.fma.f32(float %50, float 0x3FE62E42E0000000,\l... float %53)\l  %55 = tail call float @llvm.fma.f32(float %50, float 0x3E6EFA39E0000000,\l... float %54)\l  %56 = fadd float %51, %55\l  %57 = select i1 %52, float %50, float %56\l  %58 = select i1 %47, float 0x40362E4300000000, float 0.000000e+00\l  %59 = fsub float %57, %58\l  %60 = fadd contract float %28, %59\l  br label %90\l}"];
	Node0x4c65b10 -> Node0x4c64c40;
	Node0x4c65ba0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e36c5570",label="{%61:\l61:                                               \l  %62 = fmul float %28, 0x3FF7154760000000\l  %63 = tail call float @llvm.rint.f32(float %62)\l  %64 = fcmp ogt float %28, 0x40562E4300000000\l  %65 = fcmp olt float %28, 0xC059D1DA00000000\l  %66 = fneg float %62\l  %67 = tail call float @llvm.fma.f32(float %28, float 0x3FF7154760000000,\l... float %66)\l  %68 = tail call float @llvm.fma.f32(float %28, float 0x3E54AE0BE0000000,\l... float %67)\l  %69 = fsub float %62, %63\l  %70 = fadd float %68, %69\l  %71 = tail call float @llvm.exp2.f32(float %70)\l  %72 = fptosi float %63 to i32\l  %73 = tail call float @llvm.amdgcn.ldexp.f32(float %71, i32 %72)\l  %74 = fadd contract float %73, 1.000000e+00\l  %75 = select i1 %65, float 1.000000e+00, float %74\l  %76 = select i1 %64, float 0x7FF0000000000000, float %75\l  %77 = tail call i1 @llvm.amdgcn.class.f32(float %76, i32 144)\l  %78 = select i1 %77, float 0x41F0000000000000, float 1.000000e+00\l  %79 = fmul float %76, %78\l  %80 = tail call float @llvm.log2.f32(float %79)\l  %81 = fmul float %80, 0x3FE62E42E0000000\l  %82 = tail call i1 @llvm.amdgcn.class.f32(float %80, i32 519)\l  %83 = fneg float %81\l  %84 = tail call float @llvm.fma.f32(float %80, float 0x3FE62E42E0000000,\l... float %83)\l  %85 = tail call float @llvm.fma.f32(float %80, float 0x3E6EFA39E0000000,\l... float %84)\l  %86 = fadd float %81, %85\l  %87 = select i1 %82, float %80, float %86\l  %88 = select i1 %77, float 0x40362E4300000000, float 0.000000e+00\l  %89 = fsub float %87, %88\l  br label %90\l}"];
	Node0x4c65ba0 -> Node0x4c64c40;
	Node0x4c64c40 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%90:\l90:                                               \l  %91 = phi float [ %60, %30 ], [ %89, %61 ]\l  %92 = getelementptr inbounds float, float addrspace(1)* %1, i64 %26\l  store float %91, float addrspace(1)* %92, align 4\l  %93 = add i32 %25, %21\l  %94 = icmp ult i32 %93, %2\l  br i1 %94, label %24, label %23, !llvm.loop !20\l|{<s0>T|<s1>F}}"];
	Node0x4c64c40:s0 -> Node0x4c64a20;
	Node0x4c64c40:s1 -> Node0x4c64ab0;
}
