TimeQuest Timing Analyzer report for mesi
Thu Feb 10 00:38:08 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mesi                                                              ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX15BF14C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 152.39 MHz ; 152.39 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.562 ; -428.833           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.302 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -141.262                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.562 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria3|NewState[1]                                                         ; clk          ; clk         ; 1.000        ; -0.375     ; 6.182      ;
; -5.562 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria3|NewState[0]                                                         ; clk          ; clk         ; 1.000        ; -0.375     ; 6.182      ;
; -5.109 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.031     ; 6.073      ;
; -5.108 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi1|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.031     ; 6.072      ;
; -5.107 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.031     ; 6.071      ;
; -5.018 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; -0.063     ; 5.983      ;
; -4.941 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[7]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.394     ; 5.542      ;
; -4.923 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.881      ;
; -4.922 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi1|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.880      ;
; -4.921 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.879      ;
; -4.871 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess                                                        ; clk          ; clk         ; 1.000        ; -0.375     ; 5.491      ;
; -4.866 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.031     ; 5.830      ;
; -4.865 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi1|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.031     ; 5.829      ;
; -4.864 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.031     ; 5.828      ;
; -4.828 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria2|NewState[1]                                                         ; clk          ; clk         ; 1.000        ; -0.047     ; 5.776      ;
; -4.828 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                         ; clk          ; clk         ; 1.000        ; -0.047     ; 5.776      ;
; -4.826 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[1]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.380     ; 5.441      ;
; -4.821 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado3[13]                                                                                           ; clk          ; clk         ; 1.000        ; -0.375     ; 5.441      ;
; -4.820 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado3[14]                                                                                           ; clk          ; clk         ; 1.000        ; -0.375     ; 5.440      ;
; -4.780 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[6]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.385     ; 5.390      ;
; -4.776 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|ReadMiss                                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 5.740      ;
; -4.774 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[3]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.386     ; 5.383      ;
; -4.718 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[5]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.371     ; 5.342      ;
; -4.712 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[4]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.380     ; 5.327      ;
; -4.682 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[1]                                                                                            ; clk          ; clk         ; 1.000        ; -0.380     ; 5.297      ;
; -4.665 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[7]                                                                                            ; clk          ; clk         ; 1.000        ; -0.394     ; 5.266      ;
; -4.641 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[5]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.385     ; 5.251      ;
; -4.637 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|WriteBack                                                                     ; clk          ; clk         ; 1.000        ; -0.375     ; 5.257      ;
; -4.627 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[3]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.380     ; 5.242      ;
; -4.611 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[1]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.386     ; 5.220      ;
; -4.598 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[1]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.380     ; 5.213      ;
; -4.590 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[0]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.380     ; 5.205      ;
; -4.581 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[2]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.394     ; 5.182      ;
; -4.579 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[0]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.386     ; 5.188      ;
; -4.566 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|ReadMiss                                                                      ; clk          ; clk         ; 1.000        ; -0.031     ; 5.530      ;
; -4.559 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[4]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.332     ; 5.222      ;
; -4.558 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[5]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.317     ; 5.236      ;
; -4.558 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[6]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.385     ; 5.168      ;
; -4.552 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[1]                                                                                            ; clk          ; clk         ; 1.000        ; -0.380     ; 5.167      ;
; -4.539 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[2]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.394     ; 5.140      ;
; -4.537 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria1|MemoryAccess                                                        ; clk          ; clk         ; 1.000        ; -0.375     ; 5.157      ;
; -4.531 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[2]                                                                                            ; clk          ; clk         ; 1.000        ; -0.394     ; 5.132      ;
; -4.512 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[3]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.380     ; 5.127      ;
; -4.509 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[5]                                                                                            ; clk          ; clk         ; 1.000        ; -0.385     ; 5.119      ;
; -4.507 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[1]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.332     ; 5.170      ;
; -4.502 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[7]                                                                                            ; clk          ; clk         ; 1.000        ; -0.394     ; 5.103      ;
; -4.495 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi1|ReadMiss                                                                      ; clk          ; clk         ; 1.000        ; -0.375     ; 5.115      ;
; -4.489 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|NewState[0]                                                                   ; clk          ; clk         ; 1.000        ; -0.032     ; 5.452      ;
; -4.478 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[3]                                                                                            ; clk          ; clk         ; 1.000        ; -0.380     ; 5.093      ;
; -4.471 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|WriteMiss                                                                     ; clk          ; clk         ; 1.000        ; -0.032     ; 5.434      ;
; -4.470 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[0]                                                                                            ; clk          ; clk         ; 1.000        ; -0.380     ; 5.085      ;
; -4.469 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; -0.063     ; 5.434      ;
; -4.463 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|Invalid                                                                       ; clk          ; clk         ; 1.000        ; -0.032     ; 5.426      ;
; -4.460 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[4]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.380     ; 5.075      ;
; -4.457 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[7]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.326     ; 5.126      ;
; -4.448 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[2]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.380     ; 5.063      ;
; -4.444 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[0]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.332     ; 5.107      ;
; -4.433 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[4]                                                                                            ; clk          ; clk         ; 1.000        ; -0.380     ; 5.048      ;
; -4.432 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[4]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.386     ; 5.041      ;
; -4.427 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[6]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.317     ; 5.105      ;
; -4.417 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|NewState[0]                                                                   ; clk          ; clk         ; 1.000        ; -0.031     ; 5.381      ;
; -4.412 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria1|NewState[1]                                                         ; clk          ; clk         ; 1.000        ; -0.025     ; 5.382      ;
; -4.412 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria1|NewState[0]                                                         ; clk          ; clk         ; 1.000        ; -0.025     ; 5.382      ;
; -4.405 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[4]                                                                                            ; clk          ; clk         ; 1.000        ; -0.380     ; 5.020      ;
; -4.384 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[3]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.332     ; 5.047      ;
; -4.377 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[5]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.385     ; 4.987      ;
; -4.371 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[5]                                                                                            ; clk          ; clk         ; 1.000        ; -0.385     ; 4.981      ;
; -4.370 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[5]                                                                                            ; clk          ; clk         ; 1.000        ; -0.385     ; 4.980      ;
; -4.363 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado2[1]                                                                                            ; clk          ; clk         ; 1.000        ; -0.332     ; 5.026      ;
; -4.348 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[2]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.326     ; 5.017      ;
; -4.346 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[3]                                                                                            ; clk          ; clk         ; 1.000        ; -0.380     ; 4.961      ;
; -4.321 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[2]                                                                                            ; clk          ; clk         ; 1.000        ; -0.394     ; 4.922      ;
; -4.304 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[0]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.380     ; 4.919      ;
; -4.288 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado2[0]                                                                                            ; clk          ; clk         ; 1.000        ; -0.332     ; 4.951      ;
; -4.280 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; -0.064     ; 5.244      ;
; -4.280 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[6]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.371     ; 4.904      ;
; -4.280 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado1[4]                                                                                            ; clk          ; clk         ; 1.000        ; -0.332     ; 4.943      ;
; -4.279 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[7]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.380     ; 4.894      ;
; -4.268 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado2[2]                                                                                            ; clk          ; clk         ; 1.000        ; -0.326     ; 4.937      ;
; -4.255 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[2]                                                                                            ; clk          ; clk         ; 1.000        ; -0.394     ; 4.856      ;
; -4.252 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado2[4]                                                                                            ; clk          ; clk         ; 1.000        ; -0.332     ; 4.915      ;
; -4.246 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[7]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.394     ; 4.847      ;
; -4.235 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado2[3]                                                                                            ; clk          ; clk         ; 1.000        ; -0.332     ; 4.898      ;
; -4.235 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[7]                                                                                            ; clk          ; clk         ; 1.000        ; -0.394     ; 4.836      ;
; -4.233 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado1[1]                                                                                            ; clk          ; clk         ; 1.000        ; -0.332     ; 4.896      ;
; -4.232 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[6]                                                                                            ; clk          ; clk         ; 1.000        ; -0.385     ; 4.842      ;
; -4.216 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[0]                                                                                            ; clk          ; clk         ; 1.000        ; -0.386     ; 4.825      ;
; -4.215 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[12]                                                                                           ; clk          ; clk         ; 1.000        ; -0.381     ; 4.829      ;
; -4.211 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[14]                                                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 5.144      ;
; -4.210 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[13]                                                                                           ; clk          ; clk         ; 1.000        ; -0.062     ; 5.143      ;
; -4.200 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[0]                                                                                            ; clk          ; clk         ; 1.000        ; -0.380     ; 4.815      ;
; -4.198 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[4]                                                                                            ; clk          ; clk         ; 1.000        ; -0.380     ; 4.813      ;
; -4.181 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado1[7]                                                                                            ; clk          ; clk         ; 1.000        ; -0.326     ; 4.850      ;
; -4.133 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[6]                                                                                            ; clk          ; clk         ; 1.000        ; -0.385     ; 4.743      ;
; -4.111 ; axuProc[0]                                                                                                       ; DadoWriteBack[4]                                                                                       ; clk          ; clk         ; 1.000        ; -0.428     ; 4.678      ;
; -4.111 ; axuProc[0]                                                                                                       ; DadoWriteBack[0]                                                                                       ; clk          ; clk         ; 1.000        ; -0.428     ; 4.678      ;
; -4.103 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado1[3]                                                                                            ; clk          ; clk         ; 1.000        ; -0.332     ; 4.766      ;
; -4.099 ; axuProc[0]                                                                                                       ; tagWriteBack[2]                                                                                        ; clk          ; clk         ; 1.000        ; -0.424     ; 4.670      ;
; -4.099 ; axuProc[0]                                                                                                       ; tagWriteBack[0]                                                                                        ; clk          ; clk         ; 1.000        ; -0.424     ; 4.670      ;
; -4.089 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[6]                                                                                            ; clk          ; clk         ; 1.000        ; -0.385     ; 4.699      ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                ;
+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.302 ; auxDado1[7]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 0.873      ;
; 0.303 ; auxDado2[0]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 0.874      ;
; 0.306 ; auxDado1[2]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 0.877      ;
; 0.321 ; auxDado1[5]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.375      ; 0.883      ;
; 0.325 ; auxDado2[1]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 0.896      ;
; 0.326 ; DadoWriteBack[2]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.380      ; 0.893      ;
; 0.326 ; auxDado2[4]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 0.897      ;
; 0.328 ; auxDado3[13]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.379      ; 0.894      ;
; 0.334 ; auxDado2[3]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.384      ; 0.905      ;
; 0.340 ; auxDado3[14]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.379      ; 0.906      ;
; 0.345 ; DadoWriteBack[7]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.380      ; 0.912      ;
; 0.348 ; tagWriteBack[4]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 0.911      ;
; 0.350 ; auxDado3[11]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.379      ; 0.916      ;
; 0.356 ; maquinaMESI:MaquinaMesi2|Invalid                ; Invalidate[1]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.593      ;
; 0.359 ; DadoWriteBack[5]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.380      ; 0.926      ;
; 0.369 ; DadoWriteBack[3]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.380      ; 0.936      ;
; 0.381 ; DadoWriteBack[1]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.380      ; 0.948      ;
; 0.381 ; DadoWriteBack[6]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.380      ; 0.948      ;
; 0.447 ; auxDado2[8]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.380      ; 1.014      ;
; 0.449 ; auxDado1[8]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.386      ; 1.022      ;
; 0.456 ; auxDado2[10]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.380      ; 1.023      ;
; 0.459 ; auxDado3[10]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.380      ; 1.026      ;
; 0.462 ; auxDado1[12]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.371      ; 1.020      ;
; 0.466 ; auxDado3[12]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.385      ; 1.038      ;
; 0.473 ; auxDado2[12]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.385      ; 1.045      ;
; 0.480 ; auxDado1[10]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.386      ; 1.053      ;
; 0.514 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi2|NewState[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.750      ;
; 0.518 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi3|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.754      ;
; 0.532 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi2|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.768      ;
; 0.554 ; auxDado2[2]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.398      ; 1.139      ;
; 0.556 ; MaquinaSecundaria:MessiSecundaria3|NewState[0]  ; auxDado3[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.777      ;
; 0.556 ; auxDado1[4]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.390      ; 1.133      ;
; 0.557 ; MaquinaSecundaria:MessiSecundaria3|NewState[1]  ; auxDado3[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.778      ;
; 0.557 ; auxDado1[3]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.390      ; 1.134      ;
; 0.558 ; auxDado1[1]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.390      ; 1.135      ;
; 0.567 ; auxDado2[5]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.389      ; 1.143      ;
; 0.570 ; auxDado1[0]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.390      ; 1.147      ;
; 0.583 ; auxDado3[8]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.380      ; 1.150      ;
; 0.587 ; tagWriteBack[1]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.164      ;
; 0.592 ; auxDado2[6]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.389      ; 1.168      ;
; 0.592 ; tagWriteBack[2]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.170      ;
; 0.598 ; DadoWriteBack[0]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.399      ; 1.184      ;
; 0.608 ; auxDado3[9]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.379      ; 1.174      ;
; 0.609 ; auxDado2[13]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.066      ; 0.862      ;
; 0.610 ; tagWriteBack[0]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.391      ; 1.188      ;
; 0.616 ; auxDado3[2]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.874      ;
; 0.623 ; tagWriteBack[3]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.200      ;
; 0.623 ; DadoWriteBack[4]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.399      ; 1.209      ;
; 0.625 ; auxDado1[9]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.385      ; 1.197      ;
; 0.626 ; auxDado2[14]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.066      ; 0.879      ;
; 0.632 ; WriteOrRead                                     ; maquinaMESI:MaquinaMesi3|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.868      ;
; 0.634 ; WriteOrRead                                     ; maquinaMESI:MaquinaMesi2|NewState[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.870      ;
; 0.636 ; auxDado3[5]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.894      ;
; 0.637 ; auxDado1[6]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.375      ; 1.199      ;
; 0.639 ; auxDado2[11]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.379      ; 1.205      ;
; 0.642 ; auxDado1[13]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.060      ; 0.889      ;
; 0.671 ; WriteOrRead                                     ; maquinaMESI:MaquinaMesi2|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.907      ;
; 0.672 ; auxDado1[14]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.060      ; 0.919      ;
; 0.710 ; MaquinaSecundaria:MessiSecundaria1|NewState[1]  ; auxDado1[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.047      ; 0.914      ;
; 0.716 ; tag[0]                                          ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_address_reg0     ; clk          ; clk         ; 0.000        ; 0.031      ; 0.934      ;
; 0.735 ; auxDado1[11]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.385      ; 1.307      ;
; 0.750 ; auxDado2[7]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.398      ; 1.335      ;
; 0.792 ; tag[4]                                          ; maquinaMESI:MaquinaMesi2|WriteBack                                                                               ; clk          ; clk         ; 0.000        ; 0.089      ; 1.038      ;
; 0.798 ; auxDado3[0]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.056      ;
; 0.805 ; auxDado3[3]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.063      ;
; 0.816 ; auxDado3[4]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.074      ;
; 0.822 ; MaquinaSecundaria:MessiSecundaria1|MemoryAccess ; MaquinaSecundaria:MessiSecundaria1|MemoryAccess                                                                  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.044      ;
; 0.836 ; ReadMiss[0]                                     ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.400      ;
; 0.874 ; auxDado3[7]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.878 ; maquinaMESI:MaquinaMesi1|NewState[0]            ; auxDado1[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.020      ; 1.055      ;
; 0.909 ; auxDado3[1]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.168      ;
; 0.931 ; maquinaMESI:MaquinaMesi1|NewState[1]            ; auxDado1[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.059      ; 1.147      ;
; 0.984 ; maquinaMESI:MaquinaMesi1|ReadMiss               ; ReadMiss[0]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.220      ;
; 0.991 ; tag[4]                                          ; maquinaMESI:MaquinaMesi2|Invalid                                                                                 ; clk          ; clk         ; 0.000        ; 0.089      ; 1.237      ;
; 0.998 ; MaquinaSecundaria:MessiSecundaria1|NewState[0]  ; auxDado1[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.047      ; 1.202      ;
; 1.008 ; ReadMiss[2]                                     ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.220      ;
; 1.014 ; tag[4]                                          ; maquinaMESI:MaquinaMesi2|WriteMiss                                                                               ; clk          ; clk         ; 0.000        ; -0.279     ; 0.892      ;
; 1.031 ; Invalidate[2]                                   ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.243      ;
; 1.038 ; auxDado3[6]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.044 ; Invalidate[0]                                   ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.256      ;
; 1.048 ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.269      ;
; 1.049 ; Invalidate[2]                                   ; MaquinaSecundaria:MessiSecundaria2|NewState[1]                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.261      ;
; 1.051 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi1|NewState[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.119      ; 1.327      ;
; 1.068 ; Invalidate[0]                                   ; MaquinaSecundaria:MessiSecundaria2|NewState[1]                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.280      ;
; 1.071 ; tag[0]                                          ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_address_reg0     ; clk          ; clk         ; 0.000        ; 0.031      ; 1.289      ;
; 1.085 ; tag[0]                                          ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_address_reg0     ; clk          ; clk         ; 0.000        ; 0.037      ; 1.309      ;
; 1.110 ; maquinaMESI:MaquinaMesi3|WriteMiss              ; WriteMiss[2]                                                                                                     ; clk          ; clk         ; 0.000        ; -0.278     ; 0.989      ;
; 1.138 ; tag[4]                                          ; auxDado2[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.048      ; 1.343      ;
; 1.138 ; tag[4]                                          ; auxDado2[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.048      ; 1.343      ;
; 1.142 ; MaquinaSecundaria:MessiSecundaria2|NewState[1]  ; auxDado2[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.362      ;
; 1.150 ; MaquinaSecundaria:MessiSecundaria2|NewState[0]  ; auxDado2[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.370      ;
; 1.158 ; auxDado2[9]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.379      ; 1.724      ;
; 1.193 ; tag[3]                                          ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; -0.016     ; 1.364      ;
; 1.200 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi1|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; -0.274     ; 1.083      ;
; 1.219 ; maquinaMESI:MaquinaMesi2|ReadMiss               ; ReadMiss[1]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.088      ; 1.464      ;
; 1.235 ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess ; auxDado2[9]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.456      ;
; 1.235 ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess ; auxDado1[9]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.456      ;
; 1.236 ; axuProc[1]                                      ; auxDado1[0]                                                                                                      ; clk          ; clk         ; 0.000        ; -0.253     ; 1.140      ;
; 1.240 ; axuProc[1]                                      ; auxDado1[1]                                                                                                      ; clk          ; clk         ; 0.000        ; -0.253     ; 1.144      ;
; 1.244 ; tag[2]                                          ; maquinaMESI:MaquinaMesi2|WriteBack                                                                               ; clk          ; clk         ; 0.000        ; 0.089      ; 1.490      ;
+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[6]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Invalidate[0]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Invalidate[1]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Invalidate[2]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria1|MemoryAccess                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria1|NewState[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria1|NewState[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria2|MemoryAccess                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria2|NewState[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria3|NewState[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria3|NewState[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ReadMiss[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ReadMiss[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ReadMiss[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[0]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[1]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[2]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[3]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[4]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[5]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[6]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[7]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; WriteMiss[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; WriteMiss[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; WriteMiss[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; WriteOrRead                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[11]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[12]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[13]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[14]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[11]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[12]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[13]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[14]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[11]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[12]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[13]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[14]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; axuProc[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; axuProc[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|Invalid                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|NewState[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|NewState[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|ReadMiss                                                                                ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; Instrucao[*]   ; clk        ; 4.890  ; 5.423  ; Rise       ; clk             ;
;  Instrucao[0]  ; clk        ; 3.051  ; 3.575  ; Rise       ; clk             ;
;  Instrucao[1]  ; clk        ; 2.826  ; 3.378  ; Rise       ; clk             ;
;  Instrucao[2]  ; clk        ; 3.335  ; 3.879  ; Rise       ; clk             ;
;  Instrucao[3]  ; clk        ; 3.032  ; 3.535  ; Rise       ; clk             ;
;  Instrucao[4]  ; clk        ; 3.545  ; 4.039  ; Rise       ; clk             ;
;  Instrucao[5]  ; clk        ; 3.324  ; 3.824  ; Rise       ; clk             ;
;  Instrucao[6]  ; clk        ; 2.510  ; 2.990  ; Rise       ; clk             ;
;  Instrucao[7]  ; clk        ; 2.475  ; 2.952  ; Rise       ; clk             ;
;  Instrucao[8]  ; clk        ; 0.720  ; 0.869  ; Rise       ; clk             ;
;  Instrucao[9]  ; clk        ; 3.255  ; 3.771  ; Rise       ; clk             ;
;  Instrucao[10] ; clk        ; 2.826  ; 3.301  ; Rise       ; clk             ;
;  Instrucao[11] ; clk        ; 2.721  ; 3.222  ; Rise       ; clk             ;
;  Instrucao[12] ; clk        ; 3.549  ; 4.151  ; Rise       ; clk             ;
;  Instrucao[13] ; clk        ; -0.471 ; -0.352 ; Rise       ; clk             ;
;  Instrucao[14] ; clk        ; 1.745  ; 2.207  ; Rise       ; clk             ;
;  Instrucao[15] ; clk        ; 4.890  ; 5.423  ; Rise       ; clk             ;
; habEscritaMem  ; clk        ; 2.844  ; 3.296  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; Instrucao[*]   ; clk        ; 0.795  ; 0.684  ; Rise       ; clk             ;
;  Instrucao[0]  ; clk        ; -1.500 ; -1.977 ; Rise       ; clk             ;
;  Instrucao[1]  ; clk        ; -1.303 ; -1.807 ; Rise       ; clk             ;
;  Instrucao[2]  ; clk        ; -1.773 ; -2.275 ; Rise       ; clk             ;
;  Instrucao[3]  ; clk        ; -1.509 ; -1.973 ; Rise       ; clk             ;
;  Instrucao[4]  ; clk        ; -2.054 ; -2.536 ; Rise       ; clk             ;
;  Instrucao[5]  ; clk        ; -1.814 ; -2.271 ; Rise       ; clk             ;
;  Instrucao[6]  ; clk        ; -0.992 ; -1.432 ; Rise       ; clk             ;
;  Instrucao[7]  ; clk        ; -1.247 ; -1.695 ; Rise       ; clk             ;
;  Instrucao[8]  ; clk        ; 0.400  ; 0.291  ; Rise       ; clk             ;
;  Instrucao[9]  ; clk        ; -2.105 ; -2.577 ; Rise       ; clk             ;
;  Instrucao[10] ; clk        ; -1.912 ; -2.343 ; Rise       ; clk             ;
;  Instrucao[11] ; clk        ; -1.490 ; -1.934 ; Rise       ; clk             ;
;  Instrucao[12] ; clk        ; -1.832 ; -2.328 ; Rise       ; clk             ;
;  Instrucao[13] ; clk        ; 0.795  ; 0.684  ; Rise       ; clk             ;
;  Instrucao[14] ; clk        ; -1.331 ; -1.769 ; Rise       ; clk             ;
;  Instrucao[15] ; clk        ; -1.376 ; -1.809 ; Rise       ; clk             ;
; habEscritaMem  ; clk        ; -2.057 ; -2.442 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Saida[*]  ; clk        ; 6.674 ; 6.634 ; Rise       ; clk             ;
;  Saida[0] ; clk        ; 6.674 ; 6.634 ; Rise       ; clk             ;
;  Saida[1] ; clk        ; 6.393 ; 6.355 ; Rise       ; clk             ;
;  Saida[2] ; clk        ; 5.831 ; 5.781 ; Rise       ; clk             ;
;  Saida[3] ; clk        ; 6.330 ; 6.293 ; Rise       ; clk             ;
;  Saida[4] ; clk        ; 6.435 ; 6.436 ; Rise       ; clk             ;
;  Saida[5] ; clk        ; 6.093 ; 6.057 ; Rise       ; clk             ;
;  Saida[6] ; clk        ; 5.973 ; 5.906 ; Rise       ; clk             ;
;  Saida[7] ; clk        ; 6.123 ; 6.055 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Saida[*]  ; clk        ; 5.644 ; 5.593 ; Rise       ; clk             ;
;  Saida[0] ; clk        ; 6.453 ; 6.411 ; Rise       ; clk             ;
;  Saida[1] ; clk        ; 6.183 ; 6.143 ; Rise       ; clk             ;
;  Saida[2] ; clk        ; 5.644 ; 5.593 ; Rise       ; clk             ;
;  Saida[3] ; clk        ; 6.122 ; 6.083 ; Rise       ; clk             ;
;  Saida[4] ; clk        ; 6.223 ; 6.222 ; Rise       ; clk             ;
;  Saida[5] ; clk        ; 5.896 ; 5.859 ; Rise       ; clk             ;
;  Saida[6] ; clk        ; 5.776 ; 5.707 ; Rise       ; clk             ;
;  Saida[7] ; clk        ; 5.919 ; 5.849 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 169.52 MHz ; 169.52 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.899 ; -374.095          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -141.262                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.899 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria3|NewState[1]                                                         ; clk          ; clk         ; 1.000        ; -0.336     ; 5.558      ;
; -4.899 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria3|NewState[0]                                                         ; clk          ; clk         ; 1.000        ; -0.336     ; 5.558      ;
; -4.473 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.022     ; 5.446      ;
; -4.472 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi1|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.022     ; 5.445      ;
; -4.471 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.022     ; 5.444      ;
; -4.446 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; -0.063     ; 5.403      ;
; -4.331 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.028     ; 5.298      ;
; -4.330 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi1|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.028     ; 5.297      ;
; -4.329 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.028     ; 5.296      ;
; -4.319 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[7]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.352     ; 4.962      ;
; -4.281 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.022     ; 5.254      ;
; -4.280 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi1|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.022     ; 5.253      ;
; -4.279 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.022     ; 5.252      ;
; -4.255 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria2|NewState[1]                                                         ; clk          ; clk         ; 1.000        ; -0.037     ; 5.213      ;
; -4.255 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                         ; clk          ; clk         ; 1.000        ; -0.037     ; 5.213      ;
; -4.255 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess                                                        ; clk          ; clk         ; 1.000        ; -0.336     ; 4.914      ;
; -4.226 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado3[13]                                                                                           ; clk          ; clk         ; 1.000        ; -0.336     ; 4.885      ;
; -4.225 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado3[14]                                                                                           ; clk          ; clk         ; 1.000        ; -0.336     ; 4.884      ;
; -4.223 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[1]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.340     ; 4.878      ;
; -4.209 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[3]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.346     ; 4.858      ;
; -4.187 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|ReadMiss                                                                      ; clk          ; clk         ; 1.000        ; -0.022     ; 5.160      ;
; -4.176 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[6]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.343     ; 4.828      ;
; -4.135 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[5]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.331     ; 4.799      ;
; -4.116 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[4]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.340     ; 4.771      ;
; -4.099 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[1]                                                                                            ; clk          ; clk         ; 1.000        ; -0.340     ; 4.754      ;
; -4.084 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[7]                                                                                            ; clk          ; clk         ; 1.000        ; -0.352     ; 4.727      ;
; -4.065 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|WriteBack                                                                     ; clk          ; clk         ; 1.000        ; -0.336     ; 4.724      ;
; -4.059 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[1]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.346     ; 4.708      ;
; -4.056 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[5]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.343     ; 4.708      ;
; -4.041 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[3]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.340     ; 4.696      ;
; -4.015 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|ReadMiss                                                                      ; clk          ; clk         ; 1.000        ; -0.022     ; 4.988      ;
; -4.012 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[1]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.340     ; 4.667      ;
; -4.011 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[0]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.340     ; 4.666      ;
; -3.998 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[0]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.346     ; 4.647      ;
; -3.994 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[2]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.352     ; 4.637      ;
; -3.992 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[1]                                                                                            ; clk          ; clk         ; 1.000        ; -0.340     ; 4.647      ;
; -3.992 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[2]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.352     ; 4.635      ;
; -3.979 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[5]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.279     ; 4.695      ;
; -3.974 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[6]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.343     ; 4.626      ;
; -3.970 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[4]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.294     ; 4.671      ;
; -3.962 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria1|MemoryAccess                                                        ; clk          ; clk         ; 1.000        ; -0.335     ; 4.622      ;
; -3.959 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[2]                                                                                            ; clk          ; clk         ; 1.000        ; -0.352     ; 4.602      ;
; -3.956 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[7]                                                                                            ; clk          ; clk         ; 1.000        ; -0.352     ; 4.599      ;
; -3.955 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi1|ReadMiss                                                                      ; clk          ; clk         ; 1.000        ; -0.336     ; 4.614      ;
; -3.952 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; -0.063     ; 4.909      ;
; -3.941 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[5]                                                                                            ; clk          ; clk         ; 1.000        ; -0.343     ; 4.593      ;
; -3.940 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[3]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.340     ; 4.595      ;
; -3.922 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[1]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.294     ; 4.623      ;
; -3.915 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[3]                                                                                            ; clk          ; clk         ; 1.000        ; -0.340     ; 4.570      ;
; -3.914 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|NewState[0]                                                                   ; clk          ; clk         ; 1.000        ; -0.022     ; 4.887      ;
; -3.904 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|WriteMiss                                                                     ; clk          ; clk         ; 1.000        ; -0.022     ; 4.877      ;
; -3.904 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[0]                                                                                            ; clk          ; clk         ; 1.000        ; -0.340     ; 4.559      ;
; -3.894 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[4]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.340     ; 4.549      ;
; -3.889 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[2]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.340     ; 4.544      ;
; -3.889 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|NewState[0]                                                                   ; clk          ; clk         ; 1.000        ; -0.022     ; 4.862      ;
; -3.888 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|Invalid                                                                       ; clk          ; clk         ; 1.000        ; -0.022     ; 4.861      ;
; -3.878 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[4]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.346     ; 4.527      ;
; -3.872 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[0]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.294     ; 4.573      ;
; -3.869 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[7]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.288     ; 4.576      ;
; -3.867 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[4]                                                                                            ; clk          ; clk         ; 1.000        ; -0.340     ; 4.522      ;
; -3.864 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria1|NewState[1]                                                         ; clk          ; clk         ; 1.000        ; -0.017     ; 4.842      ;
; -3.864 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria1|NewState[0]                                                         ; clk          ; clk         ; 1.000        ; -0.017     ; 4.842      ;
; -3.855 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[4]                                                                                            ; clk          ; clk         ; 1.000        ; -0.340     ; 4.510      ;
; -3.848 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[6]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.279     ; 4.564      ;
; -3.829 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[3]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.294     ; 4.530      ;
; -3.828 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[5]                                                                                            ; clk          ; clk         ; 1.000        ; -0.343     ; 4.480      ;
; -3.823 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[5]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.343     ; 4.475      ;
; -3.812 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[5]                                                                                            ; clk          ; clk         ; 1.000        ; -0.343     ; 4.464      ;
; -3.811 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[2]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.288     ; 4.518      ;
; -3.803 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[3]                                                                                            ; clk          ; clk         ; 1.000        ; -0.340     ; 4.458      ;
; -3.800 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado2[1]                                                                                            ; clk          ; clk         ; 1.000        ; -0.294     ; 4.501      ;
; -3.793 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; -0.063     ; 4.750      ;
; -3.780 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[2]                                                                                            ; clk          ; clk         ; 1.000        ; -0.352     ; 4.423      ;
; -3.776 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[0]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.340     ; 4.431      ;
; -3.738 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado2[0]                                                                                            ; clk          ; clk         ; 1.000        ; -0.294     ; 4.439      ;
; -3.736 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[7]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.340     ; 4.391      ;
; -3.727 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[6]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.331     ; 4.391      ;
; -3.727 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado2[4]                                                                                            ; clk          ; clk         ; 1.000        ; -0.294     ; 4.428      ;
; -3.721 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado1[4]                                                                                            ; clk          ; clk         ; 1.000        ; -0.294     ; 4.422      ;
; -3.717 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[7]                                                                                            ; clk          ; clk         ; 1.000        ; -0.352     ; 4.360      ;
; -3.716 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado2[2]                                                                                            ; clk          ; clk         ; 1.000        ; -0.288     ; 4.423      ;
; -3.716 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[2]                                                                                            ; clk          ; clk         ; 1.000        ; -0.352     ; 4.359      ;
; -3.716 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[7]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.352     ; 4.359      ;
; -3.702 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado2[3]                                                                                            ; clk          ; clk         ; 1.000        ; -0.294     ; 4.403      ;
; -3.698 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[6]                                                                                            ; clk          ; clk         ; 1.000        ; -0.343     ; 4.350      ;
; -3.697 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[14]                                                                                           ; clk          ; clk         ; 1.000        ; -0.050     ; 4.642      ;
; -3.697 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[13]                                                                                           ; clk          ; clk         ; 1.000        ; -0.050     ; 4.642      ;
; -3.689 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado1[1]                                                                                            ; clk          ; clk         ; 1.000        ; -0.294     ; 4.390      ;
; -3.681 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[0]                                                                                            ; clk          ; clk         ; 1.000        ; -0.346     ; 4.330      ;
; -3.681 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[4]                                                                                            ; clk          ; clk         ; 1.000        ; -0.340     ; 4.336      ;
; -3.679 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[12]                                                                                           ; clk          ; clk         ; 1.000        ; -0.339     ; 4.335      ;
; -3.668 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[0]                                                                                            ; clk          ; clk         ; 1.000        ; -0.340     ; 4.323      ;
; -3.635 ; axuProc[0]                                                                                                       ; DadoWriteBack[4]                                                                                       ; clk          ; clk         ; 1.000        ; -0.389     ; 4.241      ;
; -3.635 ; axuProc[0]                                                                                                       ; DadoWriteBack[0]                                                                                       ; clk          ; clk         ; 1.000        ; -0.389     ; 4.241      ;
; -3.634 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado1[7]                                                                                            ; clk          ; clk         ; 1.000        ; -0.288     ; 4.341      ;
; -3.616 ; axuProc[0]                                                                                                       ; tagWriteBack[2]                                                                                        ; clk          ; clk         ; 1.000        ; -0.385     ; 4.226      ;
; -3.616 ; axuProc[0]                                                                                                       ; tagWriteBack[0]                                                                                        ; clk          ; clk         ; 1.000        ; -0.385     ; 4.226      ;
; -3.607 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[6]                                                                                            ; clk          ; clk         ; 1.000        ; -0.343     ; 4.259      ;
; -3.584 ; axuProc[0]                                                                                                       ; DadoWriteBack[7]                                                                                       ; clk          ; clk         ; 1.000        ; -0.388     ; 4.191      ;
; -3.584 ; axuProc[0]                                                                                                       ; DadoWriteBack[6]                                                                                       ; clk          ; clk         ; 1.000        ; -0.388     ; 4.191      ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; auxDado1[7]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.344      ; 0.811      ;
; 0.299 ; auxDado2[0]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.344      ; 0.812      ;
; 0.302 ; auxDado1[2]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.344      ; 0.815      ;
; 0.317 ; DadoWriteBack[2]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.339      ; 0.825      ;
; 0.317 ; auxDado3[13]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.340      ; 0.826      ;
; 0.318 ; auxDado1[5]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.335      ; 0.822      ;
; 0.320 ; auxDado2[1]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.344      ; 0.833      ;
; 0.320 ; auxDado2[4]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.344      ; 0.833      ;
; 0.323 ; maquinaMESI:MaquinaMesi2|Invalid                ; Invalidate[1]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.537      ;
; 0.327 ; auxDado2[3]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.344      ; 0.840      ;
; 0.329 ; auxDado3[14]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.340      ; 0.838      ;
; 0.334 ; tagWriteBack[4]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.335      ; 0.838      ;
; 0.335 ; DadoWriteBack[7]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.339      ; 0.843      ;
; 0.337 ; auxDado3[11]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.340      ; 0.846      ;
; 0.346 ; DadoWriteBack[5]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.339      ; 0.854      ;
; 0.355 ; DadoWriteBack[3]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.339      ; 0.863      ;
; 0.366 ; DadoWriteBack[1]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.339      ; 0.874      ;
; 0.366 ; DadoWriteBack[6]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.339      ; 0.874      ;
; 0.426 ; auxDado2[8]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.340      ; 0.935      ;
; 0.428 ; auxDado1[8]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.346      ; 0.943      ;
; 0.433 ; auxDado2[10]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.340      ; 0.942      ;
; 0.435 ; auxDado3[10]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.340      ; 0.944      ;
; 0.439 ; auxDado1[12]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.331      ; 0.939      ;
; 0.444 ; auxDado3[12]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.343      ; 0.956      ;
; 0.450 ; auxDado2[12]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.343      ; 0.962      ;
; 0.455 ; auxDado1[10]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.346      ; 0.970      ;
; 0.459 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi2|NewState[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.674      ;
; 0.469 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi3|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.684      ;
; 0.480 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi2|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.695      ;
; 0.501 ; MaquinaSecundaria:MessiSecundaria3|NewState[0]  ; auxDado3[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.702      ;
; 0.502 ; MaquinaSecundaria:MessiSecundaria3|NewState[1]  ; auxDado3[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.703      ;
; 0.530 ; auxDado2[2]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.055      ;
; 0.531 ; auxDado1[4]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.350      ; 1.050      ;
; 0.532 ; auxDado1[1]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.350      ; 1.051      ;
; 0.532 ; auxDado1[3]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.350      ; 1.051      ;
; 0.544 ; auxDado2[5]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.347      ; 1.060      ;
; 0.544 ; auxDado1[0]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.350      ; 1.063      ;
; 0.550 ; auxDado3[8]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.340      ; 1.059      ;
; 0.556 ; tagWriteBack[1]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.350      ; 1.075      ;
; 0.560 ; tagWriteBack[2]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.350      ; 1.079      ;
; 0.562 ; auxDado2[6]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.347      ; 1.078      ;
; 0.565 ; WriteOrRead                                     ; maquinaMESI:MaquinaMesi3|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.780      ;
; 0.566 ; DadoWriteBack[0]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.358      ; 1.093      ;
; 0.571 ; auxDado3[9]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.340      ; 1.080      ;
; 0.572 ; WriteOrRead                                     ; maquinaMESI:MaquinaMesi2|NewState[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.787      ;
; 0.577 ; tagWriteBack[0]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.350      ; 1.096      ;
; 0.579 ; auxDado2[13]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.802      ;
; 0.584 ; auxDado3[2]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.059      ; 0.812      ;
; 0.588 ; tagWriteBack[3]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.350      ; 1.107      ;
; 0.588 ; DadoWriteBack[4]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.358      ; 1.115      ;
; 0.591 ; auxDado1[9]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.346      ; 1.106      ;
; 0.595 ; auxDado2[14]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.818      ;
; 0.600 ; auxDado1[6]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.335      ; 1.104      ;
; 0.601 ; WriteOrRead                                     ; maquinaMESI:MaquinaMesi2|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.816      ;
; 0.602 ; auxDado2[11]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.340      ; 1.111      ;
; 0.602 ; auxDado3[5]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.059      ; 0.830      ;
; 0.604 ; auxDado1[13]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.821      ;
; 0.633 ; auxDado1[14]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.850      ;
; 0.649 ; MaquinaSecundaria:MessiSecundaria1|NewState[1]  ; auxDado1[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.835      ;
; 0.671 ; tag[0]                                          ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_address_reg0     ; clk          ; clk         ; 0.000        ; 0.022      ; 0.862      ;
; 0.686 ; auxDado1[11]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.346      ; 1.201      ;
; 0.710 ; auxDado2[7]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.235      ;
; 0.715 ; tag[4]                                          ; maquinaMESI:MaquinaMesi2|WriteBack                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.938      ;
; 0.743 ; ReadMiss[0]                                     ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.368      ; 1.255      ;
; 0.748 ; MaquinaSecundaria:MessiSecundaria1|MemoryAccess ; MaquinaSecundaria:MessiSecundaria1|MemoryAccess                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.949      ;
; 0.752 ; auxDado3[0]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.059      ; 0.980      ;
; 0.759 ; auxDado3[3]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.059      ; 0.987      ;
; 0.767 ; auxDado3[4]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.059      ; 0.995      ;
; 0.807 ; maquinaMESI:MaquinaMesi1|NewState[0]            ; auxDado1[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.016      ; 0.967      ;
; 0.825 ; auxDado3[7]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.052      ;
; 0.846 ; maquinaMESI:MaquinaMesi1|NewState[1]            ; auxDado1[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.053      ; 1.043      ;
; 0.854 ; auxDado3[1]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.081      ;
; 0.876 ; tag[4]                                          ; maquinaMESI:MaquinaMesi2|Invalid                                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.099      ;
; 0.900 ; maquinaMESI:MaquinaMesi1|ReadMiss               ; ReadMiss[0]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.114      ;
; 0.911 ; tag[4]                                          ; maquinaMESI:MaquinaMesi2|WriteMiss                                                                               ; clk          ; clk         ; 0.000        ; -0.257     ; 0.798      ;
; 0.915 ; MaquinaSecundaria:MessiSecundaria1|NewState[0]  ; auxDado1[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 1.101      ;
; 0.915 ; ReadMiss[2]                                     ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.046      ; 1.105      ;
; 0.922 ; Invalidate[2]                                   ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.046      ; 1.112      ;
; 0.933 ; Invalidate[2]                                   ; MaquinaSecundaria:MessiSecundaria2|NewState[1]                                                                   ; clk          ; clk         ; 0.000        ; 0.046      ; 1.123      ;
; 0.950 ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.151      ;
; 0.953 ; Invalidate[0]                                   ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.046      ; 1.143      ;
; 0.955 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi1|NewState[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.109      ; 1.208      ;
; 0.970 ; Invalidate[0]                                   ; MaquinaSecundaria:MessiSecundaria2|NewState[1]                                                                   ; clk          ; clk         ; 0.000        ; 0.046      ; 1.160      ;
; 0.975 ; auxDado3[6]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.202      ;
; 0.990 ; tag[0]                                          ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_address_reg0     ; clk          ; clk         ; 0.000        ; 0.022      ; 1.181      ;
; 1.006 ; tag[0]                                          ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_address_reg0     ; clk          ; clk         ; 0.000        ; 0.028      ; 1.203      ;
; 1.020 ; maquinaMESI:MaquinaMesi3|WriteMiss              ; WriteMiss[2]                                                                                                     ; clk          ; clk         ; 0.000        ; -0.256     ; 0.908      ;
; 1.020 ; tag[4]                                          ; auxDado2[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 1.205      ;
; 1.021 ; tag[4]                                          ; auxDado2[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 1.206      ;
; 1.045 ; MaquinaSecundaria:MessiSecundaria2|NewState[1]  ; auxDado2[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.245      ;
; 1.050 ; MaquinaSecundaria:MessiSecundaria2|NewState[0]  ; auxDado2[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.250      ;
; 1.077 ; auxDado2[9]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.340      ; 1.586      ;
; 1.100 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi1|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; -0.250     ; 0.994      ;
; 1.107 ; maquinaMESI:MaquinaMesi2|ReadMiss               ; ReadMiss[1]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.330      ;
; 1.118 ; tag[3]                                          ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; -0.024     ; 1.263      ;
; 1.121 ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess ; auxDado2[9]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.322      ;
; 1.121 ; tag[2]                                          ; maquinaMESI:MaquinaMesi2|WriteBack                                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.344      ;
; 1.122 ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess ; auxDado1[9]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.323      ;
; 1.123 ; axuProc[1]                                      ; auxDado1[0]                                                                                                      ; clk          ; clk         ; 0.000        ; -0.233     ; 1.034      ;
; 1.127 ; axuProc[1]                                      ; auxDado1[1]                                                                                                      ; clk          ; clk         ; 0.000        ; -0.233     ; 1.038      ;
+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[6]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Invalidate[0]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Invalidate[1]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Invalidate[2]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria1|MemoryAccess                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria1|NewState[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria1|NewState[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria2|MemoryAccess                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria2|NewState[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria3|NewState[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria3|NewState[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ReadMiss[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ReadMiss[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ReadMiss[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[0]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[1]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[2]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[3]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[4]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[5]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[6]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[7]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; WriteMiss[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; WriteMiss[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; WriteMiss[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; WriteOrRead                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[11]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[12]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[13]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[14]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[11]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[12]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[13]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[14]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[11]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[12]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[13]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[14]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; axuProc[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; axuProc[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|Invalid                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|NewState[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|NewState[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|ReadMiss                                                                                ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; Instrucao[*]   ; clk        ; 4.350  ; 4.726  ; Rise       ; clk             ;
;  Instrucao[0]  ; clk        ; 2.670  ; 3.082  ; Rise       ; clk             ;
;  Instrucao[1]  ; clk        ; 2.479  ; 2.895  ; Rise       ; clk             ;
;  Instrucao[2]  ; clk        ; 2.940  ; 3.338  ; Rise       ; clk             ;
;  Instrucao[3]  ; clk        ; 2.673  ; 3.033  ; Rise       ; clk             ;
;  Instrucao[4]  ; clk        ; 3.134  ; 3.479  ; Rise       ; clk             ;
;  Instrucao[5]  ; clk        ; 2.940  ; 3.293  ; Rise       ; clk             ;
;  Instrucao[6]  ; clk        ; 2.171  ; 2.546  ; Rise       ; clk             ;
;  Instrucao[7]  ; clk        ; 2.159  ; 2.507  ; Rise       ; clk             ;
;  Instrucao[8]  ; clk        ; 0.665  ; 0.809  ; Rise       ; clk             ;
;  Instrucao[9]  ; clk        ; 2.866  ; 3.248  ; Rise       ; clk             ;
;  Instrucao[10] ; clk        ; 2.477  ; 2.835  ; Rise       ; clk             ;
;  Instrucao[11] ; clk        ; 2.372  ; 2.752  ; Rise       ; clk             ;
;  Instrucao[12] ; clk        ; 3.133  ; 3.584  ; Rise       ; clk             ;
;  Instrucao[13] ; clk        ; -0.402 ; -0.281 ; Rise       ; clk             ;
;  Instrucao[14] ; clk        ; 1.499  ; 1.840  ; Rise       ; clk             ;
;  Instrucao[15] ; clk        ; 4.350  ; 4.726  ; Rise       ; clk             ;
; habEscritaMem  ; clk        ; 2.514  ; 2.862  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; Instrucao[*]   ; clk        ; 0.695  ; 0.579  ; Rise       ; clk             ;
;  Instrucao[0]  ; clk        ; -1.280 ; -1.644 ; Rise       ; clk             ;
;  Instrucao[1]  ; clk        ; -1.089 ; -1.493 ; Rise       ; clk             ;
;  Instrucao[2]  ; clk        ; -1.521 ; -1.908 ; Rise       ; clk             ;
;  Instrucao[3]  ; clk        ; -1.286 ; -1.641 ; Rise       ; clk             ;
;  Instrucao[4]  ; clk        ; -1.785 ; -2.141 ; Rise       ; clk             ;
;  Instrucao[5]  ; clk        ; -1.566 ; -1.913 ; Rise       ; clk             ;
;  Instrucao[6]  ; clk        ; -0.809 ; -1.151 ; Rise       ; clk             ;
;  Instrucao[7]  ; clk        ; -1.043 ; -1.386 ; Rise       ; clk             ;
;  Instrucao[8]  ; clk        ; 0.351  ; 0.226  ; Rise       ; clk             ;
;  Instrucao[9]  ; clk        ; -1.831 ; -2.205 ; Rise       ; clk             ;
;  Instrucao[10] ; clk        ; -1.641 ; -1.979 ; Rise       ; clk             ;
;  Instrucao[11] ; clk        ; -1.268 ; -1.612 ; Rise       ; clk             ;
;  Instrucao[12] ; clk        ; -1.576 ; -1.966 ; Rise       ; clk             ;
;  Instrucao[13] ; clk        ; 0.695  ; 0.579  ; Rise       ; clk             ;
;  Instrucao[14] ; clk        ; -1.128 ; -1.456 ; Rise       ; clk             ;
;  Instrucao[15] ; clk        ; -1.158 ; -1.496 ; Rise       ; clk             ;
; habEscritaMem  ; clk        ; -1.782 ; -2.080 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Saida[*]  ; clk        ; 5.997 ; 5.908 ; Rise       ; clk             ;
;  Saida[0] ; clk        ; 5.997 ; 5.908 ; Rise       ; clk             ;
;  Saida[1] ; clk        ; 5.744 ; 5.656 ; Rise       ; clk             ;
;  Saida[2] ; clk        ; 5.230 ; 5.141 ; Rise       ; clk             ;
;  Saida[3] ; clk        ; 5.684 ; 5.600 ; Rise       ; clk             ;
;  Saida[4] ; clk        ; 5.781 ; 5.724 ; Rise       ; clk             ;
;  Saida[5] ; clk        ; 5.470 ; 5.388 ; Rise       ; clk             ;
;  Saida[6] ; clk        ; 5.339 ; 5.273 ; Rise       ; clk             ;
;  Saida[7] ; clk        ; 5.479 ; 5.403 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Saida[*]  ; clk        ; 5.064 ; 4.975 ; Rise       ; clk             ;
;  Saida[0] ; clk        ; 5.801 ; 5.712 ; Rise       ; clk             ;
;  Saida[1] ; clk        ; 5.557 ; 5.470 ; Rise       ; clk             ;
;  Saida[2] ; clk        ; 5.064 ; 4.975 ; Rise       ; clk             ;
;  Saida[3] ; clk        ; 5.500 ; 5.416 ; Rise       ; clk             ;
;  Saida[4] ; clk        ; 5.593 ; 5.535 ; Rise       ; clk             ;
;  Saida[5] ; clk        ; 5.295 ; 5.212 ; Rise       ; clk             ;
;  Saida[6] ; clk        ; 5.163 ; 5.097 ; Rise       ; clk             ;
;  Saida[7] ; clk        ; 5.297 ; 5.221 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.522 ; -180.937          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.149 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -131.613                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.522 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria3|NewState[1]                                                         ; clk          ; clk         ; 1.000        ; -0.218     ; 3.291      ;
; -2.522 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria3|NewState[0]                                                         ; clk          ; clk         ; 1.000        ; -0.218     ; 3.291      ;
; -2.283 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.030     ; 3.240      ;
; -2.282 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi1|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.030     ; 3.239      ;
; -2.281 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.030     ; 3.238      ;
; -2.246 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; -0.045     ; 3.210      ;
; -2.169 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[7]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.228     ; 2.928      ;
; -2.156 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess                                                        ; clk          ; clk         ; 1.000        ; -0.218     ; 2.925      ;
; -2.138 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.030     ; 3.095      ;
; -2.137 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi1|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.030     ; 3.094      ;
; -2.136 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.030     ; 3.093      ;
; -2.134 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.035     ; 3.086      ;
; -2.133 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi1|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.035     ; 3.085      ;
; -2.132 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|NewState[1]                                                                   ; clk          ; clk         ; 1.000        ; -0.035     ; 3.084      ;
; -2.123 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado3[13]                                                                                           ; clk          ; clk         ; 1.000        ; -0.218     ; 2.892      ;
; -2.122 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado3[14]                                                                                           ; clk          ; clk         ; 1.000        ; -0.218     ; 2.891      ;
; -2.107 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[1]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.219     ; 2.875      ;
; -2.102 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[3]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.224     ; 2.865      ;
; -2.098 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria2|NewState[1]                                                         ; clk          ; clk         ; 1.000        ; -0.037     ; 3.048      ;
; -2.098 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                         ; clk          ; clk         ; 1.000        ; -0.037     ; 3.048      ;
; -2.095 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[6]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.222     ; 2.860      ;
; -2.091 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|ReadMiss                                                                      ; clk          ; clk         ; 1.000        ; -0.030     ; 3.048      ;
; -2.080 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[5]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.213     ; 2.854      ;
; -2.042 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[4]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.219     ; 2.810      ;
; -2.023 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[1]                                                                                            ; clk          ; clk         ; 1.000        ; -0.219     ; 2.791      ;
; -2.017 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[1]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.224     ; 2.780      ;
; -2.017 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[7]                                                                                            ; clk          ; clk         ; 1.000        ; -0.228     ; 2.776      ;
; -2.016 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[1]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.219     ; 2.784      ;
; -2.011 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[5]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.222     ; 2.776      ;
; -2.002 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[2]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.228     ; 2.761      ;
; -1.998 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|WriteBack                                                                     ; clk          ; clk         ; 1.000        ; -0.217     ; 2.768      ;
; -1.997 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[0]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.224     ; 2.760      ;
; -1.995 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[3]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.219     ; 2.763      ;
; -1.975 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[6]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.222     ; 2.740      ;
; -1.974 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[0]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.219     ; 2.742      ;
; -1.968 ; axuProc[0]                                                                                                       ; DadoWriteBack[7]                                                                                       ; clk          ; clk         ; 1.000        ; -0.234     ; 2.721      ;
; -1.968 ; axuProc[0]                                                                                                       ; DadoWriteBack[6]                                                                                       ; clk          ; clk         ; 1.000        ; -0.234     ; 2.721      ;
; -1.968 ; axuProc[0]                                                                                                       ; DadoWriteBack[5]                                                                                       ; clk          ; clk         ; 1.000        ; -0.234     ; 2.721      ;
; -1.968 ; axuProc[0]                                                                                                       ; DadoWriteBack[3]                                                                                       ; clk          ; clk         ; 1.000        ; -0.234     ; 2.721      ;
; -1.968 ; axuProc[0]                                                                                                       ; DadoWriteBack[2]                                                                                       ; clk          ; clk         ; 1.000        ; -0.234     ; 2.721      ;
; -1.968 ; axuProc[0]                                                                                                       ; DadoWriteBack[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.234     ; 2.721      ;
; -1.968 ; axuProc[0]                                                                                                       ; tagWriteBack[4]                                                                                        ; clk          ; clk         ; 1.000        ; -0.234     ; 2.721      ;
; -1.966 ; axuProc[0]                                                                                                       ; DadoWriteBack[4]                                                                                       ; clk          ; clk         ; 1.000        ; -0.234     ; 2.719      ;
; -1.966 ; axuProc[0]                                                                                                       ; DadoWriteBack[0]                                                                                       ; clk          ; clk         ; 1.000        ; -0.234     ; 2.719      ;
; -1.958 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[2]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.228     ; 2.717      ;
; -1.956 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[1]                                                                                            ; clk          ; clk         ; 1.000        ; -0.219     ; 2.724      ;
; -1.952 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[4]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.189     ; 2.750      ;
; -1.951 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[3]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.219     ; 2.719      ;
; -1.950 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria1|MemoryAccess                                                        ; clk          ; clk         ; 1.000        ; -0.217     ; 2.720      ;
; -1.949 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[5]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.178     ; 2.758      ;
; -1.947 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[2]                                                                                            ; clk          ; clk         ; 1.000        ; -0.228     ; 2.706      ;
; -1.946 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|ReadMiss                                                                      ; clk          ; clk         ; 1.000        ; -0.030     ; 2.903      ;
; -1.936 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[5]                                                                                            ; clk          ; clk         ; 1.000        ; -0.222     ; 2.701      ;
; -1.925 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|WriteMiss                                                                     ; clk          ; clk         ; 1.000        ; -0.031     ; 2.881      ;
; -1.923 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[2]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.219     ; 2.691      ;
; -1.923 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[7]                                                                                            ; clk          ; clk         ; 1.000        ; -0.228     ; 2.682      ;
; -1.920 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[4]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.219     ; 2.688      ;
; -1.919 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|NewState[0]                                                                   ; clk          ; clk         ; 1.000        ; -0.031     ; 2.875      ;
; -1.917 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi3|Invalid                                                                       ; clk          ; clk         ; 1.000        ; -0.031     ; 2.873      ;
; -1.912 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[4]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.224     ; 2.675      ;
; -1.910 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[3]                                                                                            ; clk          ; clk         ; 1.000        ; -0.219     ; 2.678      ;
; -1.906 ; axuProc[0]                                                                                                       ; tagWriteBack[2]                                                                                        ; clk          ; clk         ; 1.000        ; -0.232     ; 2.661      ;
; -1.906 ; axuProc[0]                                                                                                       ; tagWriteBack[0]                                                                                        ; clk          ; clk         ; 1.000        ; -0.232     ; 2.661      ;
; -1.903 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[0]                                                                                            ; clk          ; clk         ; 1.000        ; -0.219     ; 2.671      ;
; -1.902 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[1]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.189     ; 2.700      ;
; -1.898 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi2|NewState[0]                                                                   ; clk          ; clk         ; 1.000        ; -0.030     ; 2.855      ;
; -1.888 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[4]                                                                                            ; clk          ; clk         ; 1.000        ; -0.219     ; 2.656      ;
; -1.884 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[0]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.189     ; 2.682      ;
; -1.883 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; maquinaMESI:MaquinaMesi1|ReadMiss                                                                      ; clk          ; clk         ; 1.000        ; -0.217     ; 2.653      ;
; -1.873 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[4]                                                                                            ; clk          ; clk         ; 1.000        ; -0.219     ; 2.641      ;
; -1.871 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; -0.045     ; 2.835      ;
; -1.865 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[5]                                                                                            ; clk          ; clk         ; 1.000        ; -0.222     ; 2.630      ;
; -1.862 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[7]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.184     ; 2.665      ;
; -1.860 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[5]                                                                                            ; clk          ; clk         ; 1.000        ; -0.222     ; 2.625      ;
; -1.853 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria1|NewState[1]                                                         ; clk          ; clk         ; 1.000        ; -0.027     ; 2.813      ;
; -1.853 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; MaquinaSecundaria:MessiSecundaria1|NewState[0]                                                         ; clk          ; clk         ; 1.000        ; -0.027     ; 2.813      ;
; -1.852 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[5]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.222     ; 2.617      ;
; -1.841 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[2]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.184     ; 2.644      ;
; -1.841 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[3]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.189     ; 2.639      ;
; -1.840 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[3]                                                                                            ; clk          ; clk         ; 1.000        ; -0.219     ; 2.608      ;
; -1.836 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[0]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.219     ; 2.604      ;
; -1.835 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; Saida[6]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.178     ; 2.644      ;
; -1.823 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[2]                                                                                            ; clk          ; clk         ; 1.000        ; -0.228     ; 2.582      ;
; -1.818 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado2[1]                                                                                            ; clk          ; clk         ; 1.000        ; -0.189     ; 2.616      ;
; -1.818 ; axuProc[1]                                                                                                       ; DadoWriteBack[7]                                                                                       ; clk          ; clk         ; 1.000        ; -0.220     ; 2.585      ;
; -1.818 ; axuProc[1]                                                                                                       ; DadoWriteBack[6]                                                                                       ; clk          ; clk         ; 1.000        ; -0.220     ; 2.585      ;
; -1.818 ; axuProc[1]                                                                                                       ; DadoWriteBack[5]                                                                                       ; clk          ; clk         ; 1.000        ; -0.220     ; 2.585      ;
; -1.818 ; axuProc[1]                                                                                                       ; DadoWriteBack[3]                                                                                       ; clk          ; clk         ; 1.000        ; -0.220     ; 2.585      ;
; -1.818 ; axuProc[1]                                                                                                       ; DadoWriteBack[2]                                                                                       ; clk          ; clk         ; 1.000        ; -0.220     ; 2.585      ;
; -1.818 ; axuProc[1]                                                                                                       ; DadoWriteBack[1]                                                                                       ; clk          ; clk         ; 1.000        ; -0.220     ; 2.585      ;
; -1.818 ; axuProc[1]                                                                                                       ; tagWriteBack[4]                                                                                        ; clk          ; clk         ; 1.000        ; -0.220     ; 2.585      ;
; -1.816 ; axuProc[1]                                                                                                       ; DadoWriteBack[4]                                                                                       ; clk          ; clk         ; 1.000        ; -0.220     ; 2.583      ;
; -1.816 ; axuProc[1]                                                                                                       ; DadoWriteBack[0]                                                                                       ; clk          ; clk         ; 1.000        ; -0.220     ; 2.583      ;
; -1.811 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; Saida[6]~reg0                                                                                          ; clk          ; clk         ; 1.000        ; -0.213     ; 2.585      ;
; -1.799 ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado1[2]                                                                                            ; clk          ; clk         ; 1.000        ; -0.228     ; 2.558      ;
; -1.798 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; auxDado1[4]                                                                                            ; clk          ; clk         ; 1.000        ; -0.189     ; 2.596      ;
; -1.793 ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg           ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg ; clk          ; clk         ; 1.000        ; -0.045     ; 2.757      ;
; -1.788 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[14]                                                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.731      ;
; -1.787 ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg           ; auxDado2[13]                                                                                           ; clk          ; clk         ; 1.000        ; -0.044     ; 2.730      ;
; -1.787 ; axuProc[0]                                                                                                       ; tagWriteBack[3]                                                                                        ; clk          ; clk         ; 1.000        ; -0.231     ; 2.543      ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.149 ; auxDado1[7]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.221      ; 0.474      ;
; 0.151 ; auxDado2[0]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.221      ; 0.476      ;
; 0.153 ; auxDado1[2]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.221      ; 0.478      ;
; 0.162 ; auxDado1[5]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.215      ; 0.481      ;
; 0.162 ; auxDado2[1]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.221      ; 0.487      ;
; 0.163 ; auxDado2[4]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.221      ; 0.488      ;
; 0.165 ; auxDado3[13]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.220      ; 0.489      ;
; 0.167 ; DadoWriteBack[2]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.490      ;
; 0.168 ; auxDado2[3]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.221      ; 0.493      ;
; 0.170 ; auxDado3[14]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.220      ; 0.494      ;
; 0.175 ; DadoWriteBack[7]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.498      ;
; 0.179 ; auxDado3[11]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.219      ; 0.502      ;
; 0.184 ; tagWriteBack[4]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.505      ;
; 0.184 ; DadoWriteBack[5]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.507      ;
; 0.186 ; maquinaMESI:MaquinaMesi2|Invalid                ; Invalidate[1]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.315      ;
; 0.191 ; DadoWriteBack[3]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.514      ;
; 0.196 ; DadoWriteBack[1]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.519      ;
; 0.196 ; DadoWriteBack[6]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.519      ;
; 0.239 ; auxDado2[8]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.220      ; 0.563      ;
; 0.241 ; auxDado3[10]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.220      ; 0.565      ;
; 0.242 ; auxDado1[8]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.225      ; 0.571      ;
; 0.244 ; auxDado1[12]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.213      ; 0.561      ;
; 0.246 ; auxDado2[10]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.220      ; 0.570      ;
; 0.258 ; auxDado3[12]                                    ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.222      ; 0.584      ;
; 0.260 ; auxDado2[12]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.222      ; 0.586      ;
; 0.262 ; auxDado1[10]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.225      ; 0.591      ;
; 0.281 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi2|NewState[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.409      ;
; 0.282 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi3|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.410      ;
; 0.283 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi2|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.411      ;
; 0.292 ; auxDado2[2]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.230      ; 0.626      ;
; 0.295 ; auxDado1[1]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.226      ; 0.625      ;
; 0.295 ; auxDado1[4]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.226      ; 0.625      ;
; 0.296 ; auxDado1[3]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.226      ; 0.626      ;
; 0.298 ; MaquinaSecundaria:MessiSecundaria3|NewState[1]  ; auxDado3[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; MaquinaSecundaria:MessiSecundaria3|NewState[0]  ; auxDado3[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.300 ; auxDado1[0]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.226      ; 0.630      ;
; 0.306 ; auxDado2[5]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.224      ; 0.634      ;
; 0.308 ; auxDado3[8]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.220      ; 0.632      ;
; 0.315 ; DadoWriteBack[0]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.652      ;
; 0.316 ; auxDado2[6]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.224      ; 0.644      ;
; 0.319 ; auxDado2[13]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.469      ;
; 0.321 ; auxDado3[2]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.050      ; 0.475      ;
; 0.321 ; auxDado3[9]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.219      ; 0.644      ;
; 0.321 ; tagWriteBack[1]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.653      ;
; 0.325 ; tagWriteBack[2]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.229      ; 0.658      ;
; 0.328 ; auxDado2[14]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.478      ;
; 0.328 ; DadoWriteBack[4]                                ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.665      ;
; 0.330 ; auxDado3[5]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.050      ; 0.484      ;
; 0.331 ; tagWriteBack[0]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.229      ; 0.664      ;
; 0.332 ; auxDado1[6]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.215      ; 0.651      ;
; 0.335 ; auxDado1[9]                                     ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.224      ; 0.663      ;
; 0.339 ; auxDado1[13]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.487      ;
; 0.339 ; auxDado2[11]                                    ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.219      ; 0.662      ;
; 0.343 ; tagWriteBack[3]                                 ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.675      ;
; 0.345 ; WriteOrRead                                     ; maquinaMESI:MaquinaMesi3|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.473      ;
; 0.348 ; WriteOrRead                                     ; maquinaMESI:MaquinaMesi2|NewState[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.476      ;
; 0.353 ; auxDado1[14]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.501      ;
; 0.366 ; WriteOrRead                                     ; maquinaMESI:MaquinaMesi2|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.494      ;
; 0.373 ; MaquinaSecundaria:MessiSecundaria1|NewState[1]  ; auxDado1[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.029      ; 0.486      ;
; 0.380 ; tag[0]                                          ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_address_reg0     ; clk          ; clk         ; 0.000        ; 0.030      ; 0.514      ;
; 0.398 ; auxDado1[11]                                    ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.224      ; 0.726      ;
; 0.412 ; auxDado2[7]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.230      ; 0.746      ;
; 0.418 ; tag[4]                                          ; maquinaMESI:MaquinaMesi2|WriteBack                                                                               ; clk          ; clk         ; 0.000        ; 0.052      ; 0.554      ;
; 0.419 ; auxDado3[0]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.050      ; 0.573      ;
; 0.423 ; auxDado3[3]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.050      ; 0.577      ;
; 0.425 ; auxDado3[4]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.050      ; 0.579      ;
; 0.440 ; MaquinaSecundaria:MessiSecundaria1|MemoryAccess ; MaquinaSecundaria:MessiSecundaria1|MemoryAccess                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.561      ;
; 0.452 ; maquinaMESI:MaquinaMesi1|NewState[0]            ; auxDado1[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.016      ; 0.552      ;
; 0.458 ; ReadMiss[0]                                     ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.224      ; 0.766      ;
; 0.475 ; auxDado3[7]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.050      ; 0.629      ;
; 0.492 ; auxDado3[1]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.050      ; 0.646      ;
; 0.492 ; maquinaMESI:MaquinaMesi1|NewState[1]            ; auxDado1[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.613      ;
; 0.522 ; maquinaMESI:MaquinaMesi1|ReadMiss               ; ReadMiss[0]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.652      ;
; 0.525 ; tag[4]                                          ; maquinaMESI:MaquinaMesi2|Invalid                                                                                 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.661      ;
; 0.528 ; MaquinaSecundaria:MessiSecundaria1|NewState[0]  ; auxDado1[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.029      ; 0.641      ;
; 0.537 ; ReadMiss[2]                                     ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.031      ; 0.652      ;
; 0.544 ; tag[4]                                          ; maquinaMESI:MaquinaMesi2|WriteMiss                                                                               ; clk          ; clk         ; 0.000        ; -0.150     ; 0.478      ;
; 0.549 ; Invalidate[2]                                   ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.031      ; 0.664      ;
; 0.555 ; Invalidate[0]                                   ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.031      ; 0.670      ;
; 0.560 ; Invalidate[2]                                   ; MaquinaSecundaria:MessiSecundaria2|NewState[1]                                                                   ; clk          ; clk         ; 0.000        ; 0.031      ; 0.675      ;
; 0.565 ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.686      ;
; 0.566 ; Invalidate[0]                                   ; MaquinaSecundaria:MessiSecundaria2|NewState[1]                                                                   ; clk          ; clk         ; 0.000        ; 0.031      ; 0.681      ;
; 0.569 ; tag[0]                                          ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_address_reg0     ; clk          ; clk         ; 0.000        ; 0.030      ; 0.703      ;
; 0.569 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi1|NewState[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.067      ; 0.720      ;
; 0.578 ; auxDado3[6]                                     ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.050      ; 0.732      ;
; 0.584 ; tag[0]                                          ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_address_reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.723      ;
; 0.593 ; maquinaMESI:MaquinaMesi3|WriteMiss              ; WriteMiss[2]                                                                                                     ; clk          ; clk         ; 0.000        ; -0.149     ; 0.528      ;
; 0.611 ; tag[4]                                          ; auxDado2[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.031      ; 0.726      ;
; 0.612 ; tag[4]                                          ; auxDado2[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.031      ; 0.727      ;
; 0.617 ; MaquinaSecundaria:MessiSecundaria2|NewState[1]  ; auxDado2[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.738      ;
; 0.624 ; MaquinaSecundaria:MessiSecundaria2|NewState[0]  ; auxDado2[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.745      ;
; 0.630 ; maquinaMESI:MaquinaMesi2|ReadMiss               ; ReadMiss[1]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.051      ; 0.765      ;
; 0.648 ; axuProc[0]                                      ; maquinaMESI:MaquinaMesi1|ReadMiss                                                                                ; clk          ; clk         ; 0.000        ; -0.145     ; 0.587      ;
; 0.649 ; auxDado2[9]                                     ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0      ; clk          ; clk         ; 0.000        ; 0.219      ; 0.972      ;
; 0.651 ; maquinaMESI:MaquinaMesi3|NewState[1]            ; auxDado3[14]                                                                                                     ; clk          ; clk         ; 0.000        ; -0.151     ; 0.584      ;
; 0.652 ; tag[3]                                          ; mram:blocoMemoria|altsyncram:altsyncram_component|altsyncram_vtr1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.757      ;
; 0.657 ; tag[2]                                          ; maquinaMESI:MaquinaMesi2|WriteBack                                                                               ; clk          ; clk         ; 0.000        ; 0.052      ; 0.793      ;
; 0.659 ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess ; auxDado2[9]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.781      ;
; 0.660 ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess ; auxDado1[9]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.782      ;
; 0.664 ; axuProc[1]                                      ; auxDado1[0]                                                                                                      ; clk          ; clk         ; 0.000        ; -0.139     ; 0.609      ;
+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[3]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[5]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[6]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DadoWriteBack[7]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Invalidate[0]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Invalidate[1]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Invalidate[2]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria1|MemoryAccess                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria1|NewState[0]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria1|NewState[1]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria2|MemoryAccess                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria2|NewState[0]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria2|NewState[1]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria3|MemoryAccess                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria3|NewState[0]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MaquinaSecundaria:MessiSecundaria3|NewState[1]                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; P01:bloco01_0|altsyncram:altsyncram_component|altsyncram_cnj1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; P02:bloco02_0|altsyncram:altsyncram_component|altsyncram_dnj1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; P03:bloco03_0|altsyncram:altsyncram_component|altsyncram_hrh1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ReadMiss[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ReadMiss[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ReadMiss[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[0]~reg0                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[1]~reg0                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[2]~reg0                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[3]~reg0                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[4]~reg0                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[5]~reg0                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[6]~reg0                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Saida[7]~reg0                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; WriteMiss[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; WriteMiss[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; WriteMiss[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; WriteOrRead                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[10]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[11]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[12]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[13]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[14]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[7]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[8]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado1[9]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[10]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[11]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[12]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[13]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[14]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[7]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[8]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado2[9]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[10]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[11]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[12]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[13]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[14]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[7]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[8]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; auxDado3[9]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; axuProc[0]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; axuProc[1]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|Invalid                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|NewState[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|NewState[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|ReadMiss                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|WriteBack                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi1|WriteMiss                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi2|Invalid                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; maquinaMESI:MaquinaMesi2|NewState[0]                                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+----------------+------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+-------+------------+-----------------+
; Instrucao[*]   ; clk        ; 2.703  ; 3.443 ; Rise       ; clk             ;
;  Instrucao[0]  ; clk        ; 1.685  ; 2.363 ; Rise       ; clk             ;
;  Instrucao[1]  ; clk        ; 1.581  ; 2.279 ; Rise       ; clk             ;
;  Instrucao[2]  ; clk        ; 1.861  ; 2.580 ; Rise       ; clk             ;
;  Instrucao[3]  ; clk        ; 1.670  ; 2.350 ; Rise       ; clk             ;
;  Instrucao[4]  ; clk        ; 1.973  ; 2.650 ; Rise       ; clk             ;
;  Instrucao[5]  ; clk        ; 1.832  ; 2.530 ; Rise       ; clk             ;
;  Instrucao[6]  ; clk        ; 1.377  ; 1.969 ; Rise       ; clk             ;
;  Instrucao[7]  ; clk        ; 1.355  ; 1.985 ; Rise       ; clk             ;
;  Instrucao[8]  ; clk        ; 0.409  ; 0.716 ; Rise       ; clk             ;
;  Instrucao[9]  ; clk        ; 1.809  ; 2.483 ; Rise       ; clk             ;
;  Instrucao[10] ; clk        ; 1.587  ; 2.261 ; Rise       ; clk             ;
;  Instrucao[11] ; clk        ; 1.517  ; 2.143 ; Rise       ; clk             ;
;  Instrucao[12] ; clk        ; 1.991  ; 2.723 ; Rise       ; clk             ;
;  Instrucao[13] ; clk        ; -0.216 ; 0.062 ; Rise       ; clk             ;
;  Instrucao[14] ; clk        ; 0.975  ; 1.586 ; Rise       ; clk             ;
;  Instrucao[15] ; clk        ; 2.703  ; 3.443 ; Rise       ; clk             ;
; habEscritaMem  ; clk        ; 1.645  ; 2.284 ; Rise       ; clk             ;
+----------------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; Instrucao[*]   ; clk        ; 0.399  ; 0.123  ; Rise       ; clk             ;
;  Instrucao[0]  ; clk        ; -0.849 ; -1.463 ; Rise       ; clk             ;
;  Instrucao[1]  ; clk        ; -0.744 ; -1.374 ; Rise       ; clk             ;
;  Instrucao[2]  ; clk        ; -1.008 ; -1.658 ; Rise       ; clk             ;
;  Instrucao[3]  ; clk        ; -0.844 ; -1.458 ; Rise       ; clk             ;
;  Instrucao[4]  ; clk        ; -1.139 ; -1.796 ; Rise       ; clk             ;
;  Instrucao[5]  ; clk        ; -1.005 ; -1.606 ; Rise       ; clk             ;
;  Instrucao[6]  ; clk        ; -0.534 ; -1.110 ; Rise       ; clk             ;
;  Instrucao[7]  ; clk        ; -0.688 ; -1.280 ; Rise       ; clk             ;
;  Instrucao[8]  ; clk        ; 0.200  ; -0.069 ; Rise       ; clk             ;
;  Instrucao[9]  ; clk        ; -1.211 ; -1.876 ; Rise       ; clk             ;
;  Instrucao[10] ; clk        ; -1.057 ; -1.646 ; Rise       ; clk             ;
;  Instrucao[11] ; clk        ; -0.821 ; -1.421 ; Rise       ; clk             ;
;  Instrucao[12] ; clk        ; -1.045 ; -1.701 ; Rise       ; clk             ;
;  Instrucao[13] ; clk        ; 0.399  ; 0.123  ; Rise       ; clk             ;
;  Instrucao[14] ; clk        ; -0.741 ; -1.336 ; Rise       ; clk             ;
;  Instrucao[15] ; clk        ; -0.774 ; -1.375 ; Rise       ; clk             ;
; habEscritaMem  ; clk        ; -1.175 ; -1.742 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Saida[*]  ; clk        ; 3.947 ; 4.002 ; Rise       ; clk             ;
;  Saida[0] ; clk        ; 3.947 ; 4.002 ; Rise       ; clk             ;
;  Saida[1] ; clk        ; 3.785 ; 3.821 ; Rise       ; clk             ;
;  Saida[2] ; clk        ; 3.467 ; 3.458 ; Rise       ; clk             ;
;  Saida[3] ; clk        ; 3.751 ; 3.782 ; Rise       ; clk             ;
;  Saida[4] ; clk        ; 3.816 ; 3.866 ; Rise       ; clk             ;
;  Saida[5] ; clk        ; 3.615 ; 3.629 ; Rise       ; clk             ;
;  Saida[6] ; clk        ; 3.490 ; 3.532 ; Rise       ; clk             ;
;  Saida[7] ; clk        ; 3.564 ; 3.617 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Saida[*]  ; clk        ; 3.355 ; 3.345 ; Rise       ; clk             ;
;  Saida[0] ; clk        ; 3.817 ; 3.868 ; Rise       ; clk             ;
;  Saida[1] ; clk        ; 3.662 ; 3.694 ; Rise       ; clk             ;
;  Saida[2] ; clk        ; 3.355 ; 3.345 ; Rise       ; clk             ;
;  Saida[3] ; clk        ; 3.629 ; 3.656 ; Rise       ; clk             ;
;  Saida[4] ; clk        ; 3.691 ; 3.736 ; Rise       ; clk             ;
;  Saida[5] ; clk        ; 3.498 ; 3.509 ; Rise       ; clk             ;
;  Saida[6] ; clk        ; 3.373 ; 3.412 ; Rise       ; clk             ;
;  Saida[7] ; clk        ; 3.443 ; 3.493 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.562   ; 0.149 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.562   ; 0.149 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -428.833 ; 0.0   ; 0.0      ; 0.0     ; -141.262            ;
;  clk             ; -428.833 ; 0.000 ; N/A      ; N/A     ; -141.262            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+----------------+------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+-------+------------+-----------------+
; Instrucao[*]   ; clk        ; 4.890  ; 5.423 ; Rise       ; clk             ;
;  Instrucao[0]  ; clk        ; 3.051  ; 3.575 ; Rise       ; clk             ;
;  Instrucao[1]  ; clk        ; 2.826  ; 3.378 ; Rise       ; clk             ;
;  Instrucao[2]  ; clk        ; 3.335  ; 3.879 ; Rise       ; clk             ;
;  Instrucao[3]  ; clk        ; 3.032  ; 3.535 ; Rise       ; clk             ;
;  Instrucao[4]  ; clk        ; 3.545  ; 4.039 ; Rise       ; clk             ;
;  Instrucao[5]  ; clk        ; 3.324  ; 3.824 ; Rise       ; clk             ;
;  Instrucao[6]  ; clk        ; 2.510  ; 2.990 ; Rise       ; clk             ;
;  Instrucao[7]  ; clk        ; 2.475  ; 2.952 ; Rise       ; clk             ;
;  Instrucao[8]  ; clk        ; 0.720  ; 0.869 ; Rise       ; clk             ;
;  Instrucao[9]  ; clk        ; 3.255  ; 3.771 ; Rise       ; clk             ;
;  Instrucao[10] ; clk        ; 2.826  ; 3.301 ; Rise       ; clk             ;
;  Instrucao[11] ; clk        ; 2.721  ; 3.222 ; Rise       ; clk             ;
;  Instrucao[12] ; clk        ; 3.549  ; 4.151 ; Rise       ; clk             ;
;  Instrucao[13] ; clk        ; -0.216 ; 0.062 ; Rise       ; clk             ;
;  Instrucao[14] ; clk        ; 1.745  ; 2.207 ; Rise       ; clk             ;
;  Instrucao[15] ; clk        ; 4.890  ; 5.423 ; Rise       ; clk             ;
; habEscritaMem  ; clk        ; 2.844  ; 3.296 ; Rise       ; clk             ;
+----------------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; Instrucao[*]   ; clk        ; 0.795  ; 0.684  ; Rise       ; clk             ;
;  Instrucao[0]  ; clk        ; -0.849 ; -1.463 ; Rise       ; clk             ;
;  Instrucao[1]  ; clk        ; -0.744 ; -1.374 ; Rise       ; clk             ;
;  Instrucao[2]  ; clk        ; -1.008 ; -1.658 ; Rise       ; clk             ;
;  Instrucao[3]  ; clk        ; -0.844 ; -1.458 ; Rise       ; clk             ;
;  Instrucao[4]  ; clk        ; -1.139 ; -1.796 ; Rise       ; clk             ;
;  Instrucao[5]  ; clk        ; -1.005 ; -1.606 ; Rise       ; clk             ;
;  Instrucao[6]  ; clk        ; -0.534 ; -1.110 ; Rise       ; clk             ;
;  Instrucao[7]  ; clk        ; -0.688 ; -1.280 ; Rise       ; clk             ;
;  Instrucao[8]  ; clk        ; 0.400  ; 0.291  ; Rise       ; clk             ;
;  Instrucao[9]  ; clk        ; -1.211 ; -1.876 ; Rise       ; clk             ;
;  Instrucao[10] ; clk        ; -1.057 ; -1.646 ; Rise       ; clk             ;
;  Instrucao[11] ; clk        ; -0.821 ; -1.421 ; Rise       ; clk             ;
;  Instrucao[12] ; clk        ; -1.045 ; -1.701 ; Rise       ; clk             ;
;  Instrucao[13] ; clk        ; 0.795  ; 0.684  ; Rise       ; clk             ;
;  Instrucao[14] ; clk        ; -0.741 ; -1.336 ; Rise       ; clk             ;
;  Instrucao[15] ; clk        ; -0.774 ; -1.375 ; Rise       ; clk             ;
; habEscritaMem  ; clk        ; -1.175 ; -1.742 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Saida[*]  ; clk        ; 6.674 ; 6.634 ; Rise       ; clk             ;
;  Saida[0] ; clk        ; 6.674 ; 6.634 ; Rise       ; clk             ;
;  Saida[1] ; clk        ; 6.393 ; 6.355 ; Rise       ; clk             ;
;  Saida[2] ; clk        ; 5.831 ; 5.781 ; Rise       ; clk             ;
;  Saida[3] ; clk        ; 6.330 ; 6.293 ; Rise       ; clk             ;
;  Saida[4] ; clk        ; 6.435 ; 6.436 ; Rise       ; clk             ;
;  Saida[5] ; clk        ; 6.093 ; 6.057 ; Rise       ; clk             ;
;  Saida[6] ; clk        ; 5.973 ; 5.906 ; Rise       ; clk             ;
;  Saida[7] ; clk        ; 6.123 ; 6.055 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Saida[*]  ; clk        ; 3.355 ; 3.345 ; Rise       ; clk             ;
;  Saida[0] ; clk        ; 3.817 ; 3.868 ; Rise       ; clk             ;
;  Saida[1] ; clk        ; 3.662 ; 3.694 ; Rise       ; clk             ;
;  Saida[2] ; clk        ; 3.355 ; 3.345 ; Rise       ; clk             ;
;  Saida[3] ; clk        ; 3.629 ; 3.656 ; Rise       ; clk             ;
;  Saida[4] ; clk        ; 3.691 ; 3.736 ; Rise       ; clk             ;
;  Saida[5] ; clk        ; 3.498 ; 3.509 ; Rise       ; clk             ;
;  Saida[6] ; clk        ; 3.373 ; 3.412 ; Rise       ; clk             ;
;  Saida[7] ; clk        ; 3.443 ; 3.493 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Saida[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Saida[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Saida[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Saida[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Saida[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Saida[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Saida[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Saida[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; habEscritaMem  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Instrucao[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Saida[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Saida[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Saida[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Saida[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Saida[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Saida[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Saida[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; Saida[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Saida[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Saida[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Saida[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Saida[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Saida[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Saida[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Saida[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; Saida[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Saida[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Saida[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Saida[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Saida[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Saida[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Saida[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Saida[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Saida[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2390     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2390     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 90    ; 90   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Feb 10 00:38:03 2022
Info: Command: quartus_sta mesi -c mesi
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mesi.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.562      -428.833 clk 
Info (332146): Worst-case hold slack is 0.302
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.302         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -141.262 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.899
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.899      -374.095 clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.298         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -141.262 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.522
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.522      -180.937 clk 
Info (332146): Worst-case hold slack is 0.149
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.149         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -131.613 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 457 megabytes
    Info: Processing ended: Thu Feb 10 00:38:08 2022
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


