---
layout: page
permalink: /cedic2023/
title: Congreso de Estudiantes de Doctorado Iberus Connect 2023
description: p谩gina de recursos y contacto
nav: false
social: true  # includes social icons at the bottom of the page
---

# 隆Hola! <img src="https://media.giphy.com/media/hvRJCLFzcasrR4ia7z/giphy.gif" width="40">

Soy Daniel En茅riz, del Instituto Universitario de Investigaci贸n en Ingenier铆a de Arag贸n (aunque trabajo en la Facultad de Ciencias). Tienes mi informaci贸n de contacto  al final de esta p谩gina, 隆no dudes en contactarme si quieres saber m谩s sobre el trabajo del p贸ster!

En esta jornada presento un trabajo que surgi贸 en la estancia que realic茅 en el [Instituto Universitario de Microelectr贸nica Aplicada](https://www.iuma.ulpgc.es/) de la [Universidad de Las Palmas de Gran Canaria](https://www.ulpgc.es/) (IUMA-ULPGC) durante los meses de marzo y abril de 2022. Es en un sistema de ayuda al diagn贸stico de enfermedades cardiovasculares, dentro de lo cual evaluamos el uso de un modelo convolucional para segmentar fonocardiogramas en ciclos cardiacos. Con la intenci贸n de implementar el modelo sobre plataformas de bajo coste y bajas prestaciones, identificamos tres par谩metros de reducci贸n del modelo, cuyo efectos en las m茅tricas del modelo son controlables. Esto nos permiti贸 encontrar modelos reducidos que se ajusten a los recursos disponibles en la FPGAs del SoC de Xilinx Zynq 7020. Adem谩s, m谩s recientemente, hemos trabajado en optimizar la implementaci贸n de los sistemas, comparando dos paradigmas de implementaci贸n: el uso de bloques de memoria compartidos para guardar las _feature maps_ y el uso de _streaming dataflow_ para la ejecuci贸n del modelo. Hemos comprobado que bajo este 煤ltimo paradigma, la implementaci贸n es m谩s eficiente en t茅rminos de recursos y adem谩s, la latencia de la inferencia es menor. Finalmente, tambi茅n hemos realizado un estudio del efecto del tipo de dato de punto fijo en la precisi贸n de los resultados y el consumo de recursos de la FPGA, mostrando que al menos 6 bits en la parte decimal y 6 bits en la parte entera son necesarios para evitar los efectos de cuantizaci贸n y overflow, respectivamente.

Para m谩s informaci贸n te dejo aqu铆 los enlaces al [p贸ster](https://eneriz-daniel.com/assets/pdf/CEDIC2023_poster.pdf) y al [abstract](https://eneriz-daniel.com/assets/pdf/CEDIC2023_abstract.pdf) de una carilla presentado, y si necesitas algo m谩s concreto, no dudes en contactarme.