# ุดุฑุญ ุงูู Common Clock Framework ๐

## ุฅูู ูู ุงูููุถูุน ุฏู ุฃุตูุงูุ

ุชุฎูู ุฅู ุงูู **SoC** (ุงูุดุฑูุญุฉ) ุงููู ูู ููุจุงููู ุฃู ูู ุงูู board ุจุชุงุนู ุฒู ูุฏููุฉ ูุจูุฑุฉ ูููุง ูุตุงูุน ูุชูุฑ (peripherals ุฒู USB, I2C, SPI). ูู ูุตูุน ุฏู ูุญุชุงุฌ ููุฑุจุง ุนุดุงู ูุดุชุบูุ ุตุญุ

ุงูู **clock** ูู ุงูุฅููุชุฑูููุงุช ุฒู ุงูููุฑุจุง ุฏู ุจุงูุธุจุท! ูู **peripheral** ูุญุชุงุฌ **clock signal** ุนุดุงู ูุดุชุบู - ูุนูู ุฅุดุงุฑุฉ ุจุชูุจุถ ุจุณุฑุนุฉ ูุนููุฉ (ุฒู tick-tock-tick-tock) ุนุดุงู ุงูุฏูุงุฆุฑ ุชุดุชุบู.

---

## ููู ูุญุชุงุฌูู ุงูู Framework ุฏูุ

### ุงููุดููุฉ ๐ค
ูุจู ูุฏูุ ูู **platform** (ูุนูู ูู ุดุฑูุฉ ุฒู STM ุฃู NXP ุฃู Rockchip) ูุงูุช ุจุชุนูู ุงูููุฏ ุจุชุงุนูุง ุจุทุฑููุชูุง ุงูุฎุงุตุฉ. ูุนูู **code duplication** ูุชูุฑ ุฌุฏุงู!

### ุงูุญู โ
ุงูู **Common Clock Framework** ุฌุงุก ูููู: "ููุง ูููุง ูุณุชุฎุฏู ููุณ ุงูุทุฑููุฉ!"

ูุนูู ุจุฏู ูุง ูู ูุงุญุฏ ูุนูู ุงูุนุฌูุฉ ูู ุงูุฃููุ ูุนูู **standard interface** ูุงุญุฏ ูููู.

---

## ุฅุฒุงู ุงูู Framework ุฏู ุดุบุงูุ

### ููุณูู ููุตูู (Two Halves):

#### **ุงููุต ุงูุฃูู: ุงูู Common Core** ๐๏ธ
ุฏู ููุฌูุฏ ูู `drivers/clk/clk.c` ูููู:
- **struct clk_core**: ุงูุจููุฉ ุงูุฃุณุงุณูุฉ ุงููู ูููุง ูุนูููุงุช ุนู ุงูู clock
  - ุงุณู ุงูู clock
  - ููู ุงูู **parent** ุจุชุงุนู (ุงูุฃุจ)
  - ุงูุณุฑุนุฉ (rate)
  - ุนุฏุงุฏ ูุงู ูุฑุฉ ุงุชุดุบู (enable_count)

ุชุฎููู ุฒู **ูุฏูุฑ ุงููุตูุน** - ุจููุณู ุงูุณุฌูุงุช ูุงูุญุณุงุจุงุช.

#### **ุงููุต ุงูุชุงูู: ุงูู Hardware-Specific** โ๏ธ
ุฏู ุงูููุฏ ุงููู **ุงูุช** ูุชูุชุจู ูู platform ุจุชุงุนู! ููู:
- **struct clk_ops**: ูุฌููุนุฉ functions ุนุดุงู ุชุชุญูู ูู ุงูู hardware ุงูุญูููู
  - `.enable`: ุดุบูู ุงูู clock
  - `.disable`: ููู ุงูู clock
  - `.set_rate`: ุบููุฑ ุงูุณุฑุนุฉ
  - `.set_parent`: ุบููุฑ ุงูุฃุจ

ุชุฎููู ุฒู **ุงูุนูุงู** ุงููู ุจูุดุชุบููุง ูู ุงููุตูุน ูุนูุงู.

---

## ูุซุงู ุจุณูุท: ุฅุฒุงู ุชุดุบูู Clockุ

### 1. ุงูู Driver ุจูููู:
```c
clk_enable(clk);  // ูุง ููุฏุ ุดุบูู ุงูู clock ุฏู!
```

### 2. ุงูู Framework ุจูุนูู:
```
clk_enable() โ ูุฏููุฑ ุนูู ุงูู ops ุงูููุงุณุจุฉ
  โ
clk_gate_enable() โ ุฏู ุงูููุฏ ุจุชุงุนู ุงููู ุจูุดุชุบู ุงูู hardware
  โ
clk_gate_set_bit() โ ุจูุฑูุญ ููุชุจ ูู ุงูู register ููููุจ ุงูู bit
```

ุชุฎูููุง ุฒู ููุง ุจุชุถุบุท ุนูู **ููุชุงุญ ุงูููุฑุจุง** (enable)ุ ุงูููุฑุจุง ุจุชูุตู ูููุตุจุงุญ (hardware)!

---

## ุงูู Structures ุงููููุฉ

### **struct clk_core** (ุงููุฏูุฑ)
```c
struct clk_core {
    const char *name;           // ุงุณู ุงูู clock (ูุซูุงู "usb_clk")
    struct clk_core *parent;    // ููู ุงูุฃุจุ
    unsigned long rate;         // ุงูุณุฑุนุฉ (frequency)
    struct clk_ops *ops;        // ุงูู functions ุจุชุงุนุชู
};
```

### **struct clk_ops** (ุงูุชุนูููุงุช)
```c
struct clk_ops {
    int (*enable)(struct clk_hw *hw);      // ุดุบูู
    void (*disable)(struct clk_hw *hw);    // ููู
    unsigned long (*recalc_rate)(...);     // ุงุญุณุจ ุงูุณุฑุนุฉ
    int (*set_rate)(...);                  // ุบููุฑ ุงูุณุฑุนุฉ
    int (*set_parent)(...);                // ุบููุฑ ุงูุฃุจ
};
```

---

## ุงูู Locking (ุงูุฃููุงู) ๐

ุนุดุงู ูุง ูุญุตูุด **race condition** (ุงุชููู ูุดุชุบููุง ุนูู ููุณ ุงูู clock ูู ููุณ ุงูููุช)ุ ููู ููุนูู ุฃููุงู:

### 1. **Enable Lock** (Spinlock) ๐
- **ุณุฑูุน ุฌุฏุงู**
- ููุณุชุฎุฏู ูุน `.enable` ู `.disable`
- **ููููุน ุงูููู** (can't sleep) ุฏุงุฎูู!
- ุชูุฏุฑ ุชุณุชุฎุฏูู ูู **atomic context**

ุชุฎููู ุฒู ููู ุจุณูุท ุจุชููู ุจุณุฑุนุฉ.

### 2. **Prepare Lock** (Mutex) ๐ด
- **ูุณูุญ ุจุงูููู**
- ููุณุชุฎุฏู ูุน ุจุงูู ุงูุนูููุงุช (set_rate, set_parent...)
- **ูุงุฒู ูููู ูู process context**

ุชุฎููู ุฒู ููู ุฃูุจุฑ ูููู ุชุณุชูู ุนูุฏู.

---

## ููู ููู Enable ู Prepareุ

### **Prepare** (ุงูุชุญุถูุฑ):
- ุจูุฌูุฒ ุงูู clock (ูุซูุงู ูุดุบู ุงูู PLL)
- **ูููู ูุงุฎุฏ ููุช** (microseconds ุฃู milliseconds)
- ูููู ููุงู

### **Enable** (ุงูุชุดุบูู ุงููุนูู):
- ุจูุดุบู ุงูู clock ุจุณุฑุนุฉ
- **ูุงุฒู ูููู ุณุฑูุน ุฌุฏุงู** (nanoseconds)
- **ููููุน ููุงู**!

ุชุฎูููุง ุฒู ุงูุณูุงุฑุฉ:
- **Prepare** = ุชุณุฎูู ุงููุญุฑู (ูุงุฎุฏ ููุช)
- **Enable** = ุชุดุบูู ุงูุณูุงุฑุฉ ูุนููุงู (ุณุฑูุน)

---

## Power Management (ุชูููุฑ ุงูุทุงูุฉ) โก

### ุงูููุฑุฉ:
ูู ูู **peripheral** ูุด ุดุบุงูุ ููู ูุณูุจ ุงูู clock ุจุชุงุนู ุดุบุงู ููุณุชููู ุจุทุงุฑูุฉุ

### ุงูุญู:
```c
// ููุง ุชุฎูุต ุดุบู
clk_disable(clk);      // ุงููู ุงูู clock
clk_unprepare(clk);    // ุงุทูู ุงูู PLL ููุงู

// ููุง ุชุญุชุงุฌู ุชุงูู
clk_prepare(clk);      // ุณุฎูู ุงูู PLL
clk_enable(clk);       // ุดุบูู ุงูู clock
```

ูุฏู ุจุชููุฑ ุทุงูุฉ! ๐ช

---

## ุฅุฒุงู ุชุนูู Driver ูู Clock ุจุชุงุนูุ

### 1. ุนุฑูู ุงูู Structure ุจุชุงุนุชู:
```c
struct clk_foo {
    struct clk_hw hw;           // ูุงุฒู ูููู ููุฌูุฏ!
    void __iomem *reg;          // ููุงู ุงูู register
    u8 bit_idx;                 // ุฑูู ุงูู bit
};
```

### 2. ุงูุชุจ ุงูู Operations:
```c
struct clk_ops clk_foo_ops = {
    .enable  = &clk_foo_enable,
    .disable = &clk_foo_disable,
    .set_rate = &clk_foo_set_rate,
};
```

### 3. ูููุฐ ุงูู Functions:
```c
int clk_foo_enable(struct clk_hw *hw) {
    struct clk_foo *foo = to_clk_foo(hw);

    // ุงูุชุจ ูู ุงูู register
    u32 reg = readl(foo->reg);
    reg |= BIT(foo->bit_idx);  // ููุจ ุงูู bit
    writel(reg, foo->reg);

    return 0;
}
```

### 4. ุณุฌูู ุงูู Clock:
```c
clk_register(...);  // ููู ููู kernel: ุนูุฏู clock ุฌุฏูุฏ!
```

---

## ุงูุฎูุงุตุฉ ๐ฏ

ุงูู **Common Clock Framework** ูู:
- **ูุฏูุฑ ููุญูุฏ** ููู ุงูู clocks ูู ุงููุธุงู
- ุจูููุฑ **interface** ุณูู ููู drivers
- ุจูุณุงุนุฏ ูู **power management**
- **ููุณูู ููุตูู**: common code + hardware-specific code
- ููู **two-phase locking** (prepare/enable) ุนุดุงู ุงูููุงุกุฉ

ุชุฎูู ุงูู kernel ุฒู ูุฏููุฉ ูููุง **ูููุฏ ููุฑุจุง ุฑุฆูุณู** (root clock) ู**ูุญุทุงุช ูุฑุนูุฉ** (derived clocks)ุ ูุงูู framework ุฏู ูู **ููุญุฉ ุงูุชุญูู** ุงููู ุจุชุชุญูู ูู ูู ุญุงุฌุฉ! ๐๏ธ

---

# ุดุฑุญ ุฃุนูู ููู Common Clock Framework ๐

## 1. ุงูู Clock Tree (ุดุฌุฑุฉ ุงูู Clocks) ๐ณ

### ุชุฎูู ุงูููุถูุน ูุฏู:

ุนูุฏู **ูููุฏ ููุฑุจุง ุฑุฆูุณู** (crystal oscillator) ุจูุฏู 24 MHz. ููู ุจูุชูุฑุน ูู ุญุงุฌุฉ ูู ุงููุธุงู.

```
                    Crystal (24 MHz)
                          |
                    +-----+-----+
                    |           |
                  PLL1        PLL2
                (800 MHz)   (600 MHz)
                    |           |
            +-------+-------+   +-------+
            |       |       |           |
         CPU_CLK  AHB_CLK APB_CLK    USB_CLK
        (400MHz) (200MHz) (100MHz)   (48MHz)
            |       |        |           |
          [CPU]  [DMA]   [UART]       [USB]
```

ูู **clock** ููู **parent** (ุฃุจ)ุ ูุงูุฃุจ ุฏู ุจููุฌู ููู ุงูุฅุดุงุฑุฉ ุงูุฃุตููุฉ.

---

## 2. ุงูู Parent-Child Relationship (ุนูุงูุฉ ุงูุฃุจ ูุงูุงุจู)

### ููู ูููุฉุ

ูู ุบููุฑุช ุณุฑุนุฉ **ุงูุฃุจ**ุ ูุงุฒู **ุงูุงุจู** ูุญุณุจ ุณุฑุนุชู ุชุงูู!

### ูุซุงู ูู ุงูุญูุงุฉ ุงููุงูุนูุฉ:

```c
struct clk_core {
    struct clk_core *parent;        // ููู ุงูุฃุจุ
    struct clk_core **parents;      // ูู ุนูุฏู ุฃูุชุฑ ูู ุฃุจ ูุญุชูู
    u8 num_parents;                 // ุนุฏุฏ ุงูุขุจุงุก ุงููุญุชูููู
    const char **parent_names;      // ุฃุณูุงุก ุงูุขุจุงุก
};
```

**ููู ุฃูุชุฑ ูู parent ูุญุชููุ** ๐ค

ูุฃู ุจุนุถ ุงูู clocks ุจุชูุฏุฑ **ุชุฎุชุงุฑ** ูุตุฏุฑูุง! ุฒู **multiplexer**:

```
      PLL1 ----\
                 \
      PLL2 -------> [MUX] ----> USB_CLK
                 /
      Crystal --/
```

ุงูู driver ููุฏุฑ ูููู: "ุนุงูุฒ USB_CLK ููุฌู ูู PLL1 ุงูููุงุฑุฏู" ุนู ุทุฑูู:
```c
clk_set_parent(usb_clk, pll1);
```

---

## 3. ุฃููุงุน ุงูู Clocks ุงููุฎุชููุฉ

### ุฃ) **Fixed Rate Clock** (ุณุฑุนุฉ ุซุงุจุชุฉ) ๐

ุฃุจุณุท ููุน! ุฒู ุงูู **crystal oscillator**.

```c
struct clk_fixed_rate {
    struct clk_hw hw;
    unsigned long fixed_rate;  // ุงูุณุฑุนุฉ ุงูุซุงุจุชุฉ (ูุซูุงู 24000000)
    unsigned long flags;
};
```

**ูุงููุด** set_rate ููุง ุญุงุฌุฉุ ุงูุณุฑุนุฉ ุซุงุจุชุฉ ููุฃุจุฏ!

#### ูุซุงู:
```c
// Crystal 24 MHz
clk_register_fixed_rate(NULL, "osc24M", NULL, 0, 24000000);
```

---

### ุจ) **Gate Clock** (ุจูุงุจุฉ ุชุดุบูู/ุฅููุงู) ๐ช

ุจูุดุบู ููููู ุงูู clock ุจุณุ **ูุงุจูุบูุฑุด ุงูุณุฑุนุฉ**.

```c
struct clk_gate {
    struct clk_hw hw;
    void __iomem *reg;      // ุนููุงู ุงูู register
    u8 bit_idx;             // ุฑูู ุงูู bit ุงููู ุจูุชุญูู
    u8 flags;
    spinlock_t *lock;
};
```

#### ุฅุฒุงู ุจูุดุชุบูุ

```c
static int clk_gate_enable(struct clk_hw *hw) {
    struct clk_gate *gate = to_clk_gate(hw);
    u32 val;

    // ุงูุฑุง ุงูู register ุงูุญุงูู
    val = readl(gate->reg);

    // ูููุจ ุงูู bit ุงููุทููุจ ูู 1
    val |= BIT(gate->bit_idx);

    // ุงูุชุจ ุงููููุฉ ุงูุฌุฏูุฏุฉ
    writel(val, gate->reg);

    return 0;
}
```

**ูู ุงูู hardware:**
```
Register: 0x12340000
Bits:     [31....8][7][6][5][4][3][2][1][0]
                    ^
                    |
               USB clock gate (bit 7)

ุนุงูุฒ ุชุดุบู USBุ ุงูุชุจ 1 ูู bit 7
ุนุงูุฒ ุชููููุ ุงูุชุจ 0 ูู bit 7
```

---

### ุฌ) **Divider Clock** (ููุณูู ุงูุณุฑุนุฉ) โ

ุจูุงุฎุฏ clock ูู ุงูุฃุจ **ูููุณูู**!

```c
struct clk_divider {
    struct clk_hw hw;
    void __iomem *reg;
    u8 shift;           // ูู ููู ูุจุฏุฃ ูู ุงูู register
    u8 width;           // ูุงู bit ููู divider
    u8 flags;
    const struct clk_div_table *table;  // ุฌุฏูู ุงููุณูุฉ
    spinlock_t *lock;
};
```

#### ูุซุงู:
```
Parent = 800 MHz
Divider = 4
Result = 800 / 4 = 200 MHz
```

#### ูู ุงูู hardware:
```
Register: 0x12340010
Bits [2:0] = divider value
  000 = divide by 1
  001 = divide by 2
  010 = divide by 4
  011 = divide by 8
  ...
```

```c
// ุนุงูุฒ 200 MHz ูู 800 MHzุ
// ูุนูู divider = 4
// ูุนูู bits = 010
writel(0x2, divider_reg);
```

---

### ุฏ) **Mux Clock** (ุงูููุจุฏููู) ๐

ุจูุฎุชุงุฑ **ูู ููู** ููุฌู ุงูู clock!

```c
struct clk_mux {
    struct clk_hw hw;
    void __iomem *reg;
    u32 *table;         // ุฌุฏูู ุงููุตุงุฏุฑ
    u32 mask;
    u8 shift;
    u8 flags;
    spinlock_t *lock;
};
```

#### ูุซุงู:
```
Sources:
  00 = Crystal (24 MHz)
  01 = PLL1 (800 MHz)
  10 = PLL2 (600 MHz)
  11 = Reserved

ุนุงูุฒ ุชุฎุชุงุฑ PLL1ุ ุงูุชุจ 01 ูู ุงูู bits ุงููุฎุตุตุฉ
```

---

### ูู) **PLL Clock** (ุฃูู ููุน!) โ๏ธ

ุงูู **Phase-Locked Loop** - ุฏู ุงููู ุจูุถุงุนู ุงูุณุฑุนุฉ!

```c
struct clk_pll {
    struct clk_hw hw;
    void __iomem *pll_base;
    u32 m;      // Multiplier (ุงููุถุงุนู)
    u32 n;      // Divider (ุงูููุณู)
    u32 p;      // Post divider (ููุณู ุฅุถุงูู)
};
```

#### ุงููุนุงุฏูุฉ ุงูุณุญุฑูุฉ:
```
Output = (Input ร M) / (N ร P)

ูุซุงู:
Input = 24 MHz
M = 100
N = 3
P = 2

Output = (24 ร 100) / (3 ร 2) = 2400 / 6 = 400 MHz
```

**ุฏู ุฅุฒุงู ุจูุญูู 24 MHz ูู 800 MHz!** ๐ฏ

---

## 4. ุงูู Rate Propagation (ุงูุชุดุงุฑ ุงูุณุฑุนุฉ)

### ุงูุณููุงุฑูู:
```
PLL (800 MHz)
    |
Divider (/2)
    |
APB_CLK (400 MHz)
    |
UART_CLK
```

ูู **ุบููุฑุช** ุณุฑุนุฉ ุงูู PLL ูู 1000 MHzุ ุฅูู ุงููู ููุญุตูุ

### ุงูู Framework ุจูุนูู ูุฏู:

1. **ูุจุฏุฃ ูู ุงูุฃุจ** (PLL)
2. **ูุญุณุจ ุงูุณุฑุนุฉ ุงูุฌุฏูุฏุฉ** (1000 MHz)
3. **ููุฒู ููุฃุจูุงุก** (Divider)
4. **ุงูู Divider ูุญุณุจ ุณุฑุนุชู**: 1000 / 2 = 500 MHz
5. **ููุฒู ูู APB_CLK**: ูุจูู 500 MHz
6. **UART_CLK** ููุงู ูุชุฃุซุฑ!

#### ุงูููุฏ:

```c
unsigned long clk_recalc_rate(struct clk_core *core) {
    unsigned long parent_rate = 0;

    // ุฌูุจ ุณุฑุนุฉ ุงูุฃุจ
    if (core->parent)
        parent_rate = core->parent->rate;

    // ุงุญุณุจ ุณุฑุนุชู ุจูุงุกู ุนูู ุณุฑุนุฉ ุงูุฃุจ
    if (core->ops->recalc_rate)
        return core->ops->recalc_rate(core->hw, parent_rate);

    return parent_rate;  // ูู ูุงููุด ุญุงุฌุฉุ ุฎุฏ ุณุฑุนุฉ ุงูุฃุจ ุฒู ูุง ูู
}
```

---

## 5. ุงูู clk_hw Abstraction (ุงูุทุจูุฉ ุงููุณูุทุฉ)

### ููู ูุญุชุงุฌูููุ

ุนุดุงู **ููุตู** ุจูู:
- ุงูู **common code** (clk_core)
- ุงูู **hardware code** (clk_gate, clk_divider...)

```c
struct clk_hw {
    struct clk_core *core;   // pointer ููู core
    struct clk *clk;         // pointer ููู consumer interface
    const struct clk_init_data *init;
};
```

### ุงุฒุงู ุจูุชููู ุจููููุ

```c
// ูู hw ููู hardware structure
#define to_clk_gate(_hw) container_of(_hw, struct clk_gate, hw)

// ูู clk_core ููู hw
struct clk_hw *hw = core->hw;

// ูู hw ููู clk_core
struct clk_core *core = hw->core;
```

**container_of** ุฏู macro ุณุญุฑูุฉ ุจุชูููู: "ุฃูุง ุนูุฏู ุนููุงู ุงูู memberุ ุทููุนูู ุนููุงู ุงูู struct ููู!"

---

## 6. ุงูุชุณุฌูู ุงููุงูู (Full Registration)

### ุงูุฎุทูุงุช ุงูุชูุตูููุฉ:

#### 1. ุญุถูุฑ ุงูู init data:
```c
static const char *uart_parents[] = { "pll1", "pll2", "osc24M" };

struct clk_init_data init = {
    .name = "uart_clk",
    .ops = &clk_gate_ops,
    .parent_names = uart_parents,
    .num_parents = 3,
    .flags = CLK_SET_RATE_PARENT,  // ูู ุบูุฑุช ุณุฑุนุชูุ ุบูุฑ ุงูุฃุจ ููุงู
};
```

#### 2. ุงููุฃ ุงูู hardware structure:
```c
struct clk_gate *gate;
gate = kzalloc(sizeof(*gate), GFP_KERNEL);

gate->reg = ioremap(0x12340000, 4);  // ุนููุงู ุงูู register
gate->bit_idx = 7;                    // bit ุฑูู 7
gate->hw.init = &init;
```

#### 3. ุณุฌูู ูู ุงูู framework:
```c
struct clk *clk;
clk = clk_register(NULL, &gate->hw);

if (IS_ERR(clk)) {
    pr_err("Failed to register uart_clk!\n");
    return PTR_ERR(clk);
}
```

#### 4. ุงูู framework ุจูุนูู ุงูู ุฌููุ

```c
// drivers/clk/clk.c
struct clk *clk_register(struct device *dev, struct clk_hw *hw) {
    struct clk_core *core;

    // 1. ุงุนูู clk_core ุฌุฏูุฏ
    core = kzalloc(sizeof(*core), GFP_KERNEL);

    // 2. ุงูุณุฎ ุงูุจูุงูุงุช
    core->name = kstrdup(hw->init->name);
    core->ops = hw->init->ops;
    core->hw = hw;
    core->num_parents = hw->init->num_parents;

    // 3. ุฑุจุท ุงูู hw ุจุงูู core
    hw->core = core;

    // 4. ุฏููุฑ ุนูู ุงูู parents
    for (i = 0; i < core->num_parents; i++) {
        core->parents[i] = clk_core_lookup(parent_names[i]);
    }

    // 5. ุถููู ููู clock tree
    clk_core_populate_parent_map(core);

    // 6. ุงุญุณุจ ุงูุณุฑุนุฉ ุงูุงุจุชุฏุงุฆูุฉ
    if (core->ops->recalc_rate)
        core->rate = core->ops->recalc_rate(core->hw, parent_rate);

    return clk;
}
```

---

## 7. ุงูู Enable/Disable Reference Counting

### ุงููุดููุฉ:
ูู **ุงุชููู drivers** ุจูุณุชุฎุฏููุง ููุณ ุงูู clockุ ุฅูู ุงููู ูุญุตูุ

```c
// Driver A
clk_enable(usb_clk);  // enable_count = 1

// Driver B
clk_enable(usb_clk);  // enable_count = 2

// Driver A ุฎูุต ุดุบูู
clk_disable(usb_clk); // enable_count = 1 (ูุณู ุดุบุงู!)

// Driver B ุฎูุต ุดุบูู
clk_disable(usb_clk); // enable_count = 0 (ุฏูููุชู ูููู)
```

### ุงูููุฏ:
```c
int clk_enable(struct clk *clk) {
    unsigned long flags;

    spin_lock_irqsave(&enable_lock, flags);

    if (clk->core->enable_count == 0) {
        // ุฃูู ูุฑุฉ ูุดุบูู
        clk->core->ops->enable(clk->core->hw);
    }

    clk->core->enable_count++;  // ุฒููุฏ ุงูุนุฏุงุฏ

    spin_unlock_irqrestore(&enable_lock, flags);

    return 0;
}

void clk_disable(struct clk *clk) {
    unsigned long flags;

    spin_lock_irqsave(&enable_lock, flags);

    if (--clk->core->enable_count == 0) {
        // ุขุฎุฑ ูุงุญุฏ ุงุณุชุฎุฏููุ ุฏูููุชู ูููู
        clk->core->ops->disable(clk->core->hw);
    }

    spin_unlock_irqrestore(&enable_lock, flags);
}
```

---

## 8. ุงูู Rate Change Notification (ุฅุดุนุงุฑุงุช ุชุบููุฑ ุงูุณุฑุนุฉ)

### ููู ูุญุชุงุฌูููุงุ

ุจุนุถ ุงูู drivers ุนุงูุฒุฉ **ุชุนุฑู** ููุง ุงูุณุฑุนุฉ ูุชุชุบูุฑ!

**ูุซุงู:** ุงูู UART driver ูุงุฒู ูุญุณุจ ุงูู baud rate ุชุงูู ูู ุงูู clock ุงุชุบูุฑ.

```c
struct notifier_block uart_clk_nb = {
    .notifier_call = uart_clk_notifier,
};

// ุณุฌูู ููุณู ุนุดุงู ุชุนุฑู ููุง ุงูู clock ูุชุบูุฑ
clk_notifier_register(uart_clk, &uart_clk_nb);

// ุงูู callback
static int uart_clk_notifier(struct notifier_block *nb,
                              unsigned long event, void *data) {
    struct clk_notifier_data *ndata = data;

    switch (event) {
    case PRE_RATE_CHANGE:
        // ููุชุบูุฑ ุฏูููุชู!
        pr_info("Clock changing: %lu -> %lu\n",
                ndata->old_rate, ndata->new_rate);
        // ุงุณุชุนุฏ ููุชุบููุฑ
        break;

    case POST_RATE_CHANGE:
        // ุงุชุบูุฑ ูุนูุงู!
        uart_update_baud_rate(ndata->new_rate);
        break;

    case ABORT_RATE_CHANGE:
        // ุงูุชุบููุฑ ุงุชูุบู!
        break;
    }

    return NOTIFY_OK;
}
```

---

## 9. ุงูู Debugfs Interface (ูุงุฌูุฉ ุงูุชุตุญูุญ)

### ุฅุฒุงู ุชุดูู ุงูู clock treeุ

```bash
# ุงุนุฑุถ ูู ุงูู clocks
cat /sys/kernel/debug/clk/clk_summary

# Output:
   clock                         enable_cnt  prepare_cnt  rate
------------------------------------------------------------------------
 osc24M                          2           2            24000000
    pll1                         1           1            800000000
       cpu_clk                   1           1            400000000
       ahb_clk                   3           3            200000000
          apb_clk                5           5            100000000
             uart0               1           1            100000000
             uart1               0           0            100000000
             i2c0                1           1            100000000
    pll2                         1           1            600000000
       usb_clk                   1           1            48000000
```

### ุดูู ุชูุงุตูู clock ูุนูู:
```bash
cd /sys/kernel/debug/clk/uart0

cat clk_rate
100000000

cat clk_enable_count
1

cat clk_prepare_count
1

cat clk_parent
apb_clk
```

---

## 10. ุณููุงุฑูู ูุงูุนู ูุงูู: USB Clock

### ุงููุทููุจ:
ุนุงูุฒูู ูุนูู USB clock ุจุณุฑุนุฉ **48 MHz** ูู crystal **24 MHz**.

### ุงูุญู:

#### 1. ุนุฑูู ุงูู clocks:
```c
// Crystal ุงูุซุงุจุช
clk_register_fixed_rate(NULL, "osc24M", NULL, 0, 24000000);

// PLL ุจูุถุงุนู ร 20
// 24 MHz ร 20 = 480 MHz
struct clk_pll *pll;
pll->m = 20;  // multiplier
pll->n = 1;   // divider
clk_register(NULL, "pll_usb", &pll->hw);

// Divider ุจููุณู รท 10
// 480 MHz / 10 = 48 MHz
struct clk_divider *div;
div->div = 10;
clk_register(NULL, "usb_pre_clk", &div->hw);

// Gate ููุชุญูู
struct clk_gate *gate;
gate->bit_idx = 23;
clk_register(NULL, "usb_clk", &gate->hw);
```

#### 2. ุงูู Tree ุงูููุงุฆู:
```
osc24M (24 MHz)
    |
pll_usb (480 MHz) = 24 ร 20
    |
usb_pre_clk (48 MHz) = 480 / 10
    |
usb_clk (48 MHz) - with gate
```

#### 3. ุงูู USB driver ูุณุชุฎุฏูู:
```c
struct clk *clk;

clk = clk_get(dev, "usb_clk");
clk_prepare_enable(clk);  // ุดุบูู ุงูู USB!

// ุงุณุชุฎุฏู ุงูู USB...

clk_disable_unprepare(clk);  // ุฎูุตูุงุ ููู
```

---

## 11. ุงูู CLK_SET_RATE_PARENT Flag

### ุงููุดููุฉ:
ูู ุนูุฏู:
```
PLL (800 MHz)
    |
Divider (/2)
    |
UART (400 MHz)
```

ูุนุงูุฒ UART ุจุณุฑุนุฉ **115200 baud** ุงููู ูุญุชุงุฌ **1.8432 MHz**.

ูู ููุช:
```c
clk_set_rate(uart_clk, 1843200);
```

ุงูู **divider** ูุด ูููุฏุฑ ูุทููุน ุงูุณุฑุนุฉ ุฏู ูู 800 MHz!

### ุงูุญู:

ุงุณุชุฎุฏู **CLK_SET_RATE_PARENT**:

```c
struct clk_init_data init = {
    .name = "uart_clk",
    .flags = CLK_SET_RATE_PARENT,  // ุบููุฑ ุงูุฃุจ ูู ูุญุชุงุฌ!
};
```

ุฏูููุชู ููุง ุชููู `clk_set_rate(uart_clk, 1843200)`:
1. ุงูู divider ูุญุงูู ูุทููุนูุง ูู 800 MHz โ **ูุด ูุงุฏุฑ**
2. ูููู ููู PLL: "ูุง ุฃุจููุงุ ุบููุฑ ุณุฑุนุชู!"
3. ุงูู PLL ูุบููุฑ ูู frequency ููุงุณุจ
4. ุงูู divider ููุณู ููุทููุน ุงูู 1.8432 MHz

---

## 12. ุงูู Assigned Clocks (ุงูุชุนููู ูู Device Tree)

ูู ุงูู **Device Tree** ุชูุฏุฑ ุชุญุฏุฏ ุงูุณุฑุนุฉ ูุจุงุดุฑุฉ:

```dts
uart0: serial@12340000 {
    compatible = "vendor,uart";
    clocks = <&cru UART0_CLK>;
    clock-names = "uart";

    assigned-clocks = <&cru UART0_CLK>;
    assigned-clock-rates = <1843200>;     // ุงูุณุฑุนุฉ ุงููุทููุจุฉ
    assigned-clock-parents = <&cru PLL2>; // ุงูุฃุจ ุงููุทููุจ
};
```

ุงูู kernel ููุง ูุดูู ุฏูุ **ุชููุงุฆูุงู** ููุนูู:
```c
clk_set_parent(uart0_clk, pll2);
clk_set_rate(uart0_clk, 1843200);
```

---

## ุงูุฎูุงุตุฉ ุงูุดุงููุฉ ๐

### ุงูู Common Clock Framework ูู:

1. **ูุธุงู ุดุฌุฑู** - ูู clock ููู parent
2. **Reference counting** - ุนุดุงู ูุง ููููุด clock ุญุฏ ุชุงูู ุจูุณุชุฎุฏูู
3. **Rate propagation** - ููุง ุชุบูุฑ ุงูุฃุจุ ุงูุฃุจูุงุก ุชุญุณุจ ููุณูุง ุชุงูู
4. **Multiple types** - fixed, gate, divider, mux, PLL
5. **Two-phase** - prepare (slow) + enable (fast)
6. **Notifications** - ุนุดุงู ุงูู drivers ุชุนุฑู ููุง ุญุงุฌุฉ ุชุชุบูุฑ
7. **Debugfs** - ุนุดุงู ุชุดูู ุฅูู ุงููู ุจูุญุตู
8. **Device Tree integration** - ุชูุฏุฑ ุชุญุฏุฏ ูู ุญุงุฌุฉ ูู ุงูู DTS

**ุงููุนุงุฏูุฉ ุงูุณุญุฑูุฉ:**
```
Clock Framework = Hardware abstraction + Power management + Rate calculation + Parent management
```

ูู ุฏู ุนุดุงู **ุชููุฑ ุทุงูุฉ** โ ู **ุชุฏู ูู peripheral ุงูุณุฑุนุฉ ุงููู ูุญุชุงุฌูุง** โ!
