<!doctype html>
<html class="no-js" lang="pt">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-13"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-13');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>‚Ü©Ô∏è ‚ö°Ô∏è üë©üèΩ‚Äçüíª O in√≠cio da guerra dos processos tecnol√≥gicos: 5 nm e 3 nm üë∏üèª üí∑ üî≤</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Novas estruturas de transistores, novas ferramentas e processos aparecem no horizonte - e com eles muitos problemas
 V√°rias f√°bricas est√£o tentando tr...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://geek-week.github.io/index.html"></a>
    <div class="page-header-text">Get best of the week</div>
  </header>
  <section class="page js-page"><h1>O in√≠cio da guerra dos processos tecnol√≥gicos: 5 nm e 3 nm</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/487908/"><h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Novas estruturas de transistores, novas ferramentas e processos aparecem no horizonte - e com eles muitos problemas</font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
V√°rias f√°bricas est√£o tentando trazer tecnologia de processo de 5 nm ao mercado, mas seus clientes precisam decidir se projetam novos chips nos transistores atuais ou mudam para novos criados na tecnologia de processo de 3 nm. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para a transi√ß√£o, voc√™ deve expandir o finFET atual em 3 nm ou implementar a nova tecnologia geral FET, GAA FET] a 3 nm ou 2 nm. O GAA FET √© o pr√≥ximo passo evolutivo comparado ao finFET, eles funcionam mais r√°pido, mas esses novos transistores s√£o mais complicados e mais caros de fabricar, e a mudan√ßa para eles pode ser muito dolorosa. Por outro lado, o setor est√° desenvolvendo novas tecnologias para grava√ß√£o, estrutura√ß√£o etc., a fim de abrir caminho para esses novos processos tecnol√≥gicos.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
As datas de lan√ßamento desses FETs GAA variam de f√°brica para f√°brica. A Samsung e a TSMC est√£o realizando o finFET a 7 nm, e este ano planejam refazer o finFET a 5 nm, al√©m de produzir chips em um intervalo de 5 nm na metade do passo. Tais processos t√©cnicos melhorar√£o a velocidade de opera√ß√£o e o consumo de energia.</font></font><br>
<a name="habracut"></a><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
No que diz respeito a 3 nm, a Samsung planeja pular para a nanopart√≠cula FAN em um ano ou dois - um novo tipo de transistor GAA. A TSMC planeja lan√ßar o finFET a 3 nm pela primeira vez. A TSMC lan√ßar√° o GAA a 3 ou 2 nm como o pr√≥ximo passo, como muitos analistas e fornecedores de equipamentos pensam. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
"O TSMC acelera o desenvolvimento de finFETs a 3 nm, que s√£o vers√µes reduzidas de 5 nm", disse Handel Jones, diretor do IBS. - A produ√ß√£o das primeiras c√≥pias de teste do finFET a 3 nm TSMC come√ßar√° em 2020. A produ√ß√£o industrial est√° planejada para o terceiro trimestre de 2021, um quarto antes do in√≠cio da tecnologia de processo de 3 nm da Samsung. "O desenvolvimento do GAA na TSMC fica atr√°s da Samsung entre 12 e 18 meses, mas uma estrat√©gia agressiva para o lan√ßamento do finFET a 3 nm pode compensar essa lacuna".</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
O TSMC continua avaliando suas op√ß√µes a 3 nm, e os planos ainda podem mudar. Enquanto a empresa n√£o comenta a situa√ß√£o, mas promete revelar em breve seus planos para 3 nm. No entanto, a transi√ß√£o do TSMC para o finFET de 3 nm √© um passo l√≥gico. Mudar para novos transistores pode afetar adversamente os clientes. Mas, em √∫ltima an√°lise, o finFET estar√° esgotado; portanto, o TSMC n√£o tem escolha a n√£o ser mudar para o GAA. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Outras empresas tamb√©m est√£o desenvolvendo processos avan√ßados. A Intel, ocasionalmente envolvida na produ√ß√£o comercial, produz chips a 10 nm, estudando 7 nm em laborat√≥rio. Enquanto isso, o SMIC produz finFET a 16 nm / 12 nm, enquanto explora em laborat√≥rio 10 nm / 7 nm.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Todos os processos avan√ßados requerem financiamento significativo e nem todos os chips exigem 3 nm ou outras tecnologias avan√ßadas. </font><font style="vertical-align: inherit;">O aumento dos pre√ßos est√° for√ßando as empresas a explorar outras op√ß√µes de desenvolvimento. </font><font style="vertical-align: inherit;">Outra maneira de obter os benef√≠cios do dimensionamento √© com novos tipos de pacotes avan√ßados de chips. </font><font style="vertical-align: inherit;">V√°rias empresas est√£o desenvolvendo esses casos. </font></font><br>
<br>
<img src="https://habrastorage.org/getpro/habr/post_images/c8f/413/5a0/c8f4135a02d3b2ec4c123c4677aafc5c.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tens√£o operacional de v√°rias tecnologias</font></font></i><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">A escala chegou ao fim?</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Os chips consistem em transistores, contatos e suas conex√µes. Transistores desempenham o papel de comutadores. Os chips avan√ßados podem conter at√© 35 bilh√µes de transistores. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
As conex√µes na parte superior do transistor consistem em pequenos fios de cobre que conduzem sinais el√©tricos entre os transistores. Transistores e fia√ß√£o s√£o conectados por uma camada intermedi√°ria do meio da linha (MOL). MOL consiste em pequenos contatos. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Escalar circuitos integrados (CIs), sua maneira tradicional de desenvolvimento, √© reduzir o tamanho dos CIs a cada novo processo de fabrica√ß√£o e embal√°-los em um cristal monol√≠tico.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para esse fim, os fabricantes de chips a cada 18 a 24 meses apresentam um novo processo que fornece uma densidade crescente de embalagens de transistor. Cada processo recebe um nome num√©rico. Inicialmente, esses nomes estavam associados ao comprimento da v√°lvula transistorizada. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para cada processo subsequente, os fabricantes aumentam as especifica√ß√µes do transistor em 0,7 vezes, o que permite √† ind√∫stria aumentar o desempenho em 40% com o mesmo consumo de energia e reduzir o tamanho em 50%. Os chips de escala permitem liberar novos produtos eletr√¥nicos mais funcionais.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A f√≥rmula funcionou e os fabricantes de chips mudaram gradualmente os processos tecnol√≥gicos. Mas na virada de 20 nm, ocorreu uma mudan√ßa - os transistores planos tradicionais escolheram todo o seu recurso. Desde 2011, os fabricantes mudaram para o finFET, o que lhes permitiu ampliar ainda mais os dispositivos. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
No entanto, o finFET √© mais caro de fabricar. Como resultado, o custo da pesquisa e desenvolvimento disparou. Portanto, os per√≠odos de transi√ß√£o de um processo t√©cnico para outro aumentaram de 18 para 30 ou mais meses. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A Intel seguiu a tend√™ncia geral de escalar 0,7 vezes. No entanto, a partir de 16 nm / 14 nm, outros fabricantes adotaram essa f√≥rmula, que introduziu alguma confus√£o.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Nesse ponto, a numera√ß√£o dos processos t√©cnicos come√ßou a emba√ßar e perdeu o contato com as especifica√ß√µes dos transistores. Hoje, esses nomes s√£o apenas termos de marketing. "A designa√ß√£o de processos tecnol√≥gicos est√° se tornando menos significativa e compreens√≠vel", disse Samuel Vaughn, analista da Gartner. - Por exemplo, a 5 nm ou 3 nm, n√£o existe um √∫nico tamanho geom√©trico igual a 5 ou 3 nm. Al√©m disso, processos de diferentes fabricantes est√£o se tornando cada vez mais diferentes. Para a mesma tecnologia de processo, o desempenho do chip difere entre TSMC, Samsung e, √© claro, Intel.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A escala diminui nos processos avan√ßados de fabrica√ß√£o. Para um processo de 7 nm, a etapa do gate do transistor [CPP contatado, CPP] √© de 56 a 57 nm, com uma etapa de metal de 40 nm, de acordo com a IC Knowledge e a TEL. Para 5 nm, o CPP √© de aproximadamente 45-50 nm com um passo met√°lico de 26 nm. CPP, uma m√©trica chave para transistores, refere-se √† dist√¢ncia entre os contatos da fonte e do dreno. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Al√©m disso, a rela√ß√£o custo e velocidade n√£o se parece com isso, porque muitos acreditam que a lei de Moore j√° sobreviveu a si mesma.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
‚ÄúA lei de Moore √© na verdade apenas uma observa√ß√£o, que se tornou uma profecia auto-realiz√°vel que mant√©m a ind√∫stria de semicondutores avan√ßando. O aspecto econ√¥mico da lei de Moore come√ßou a se deteriorar com o aumento do custo da padroniza√ß√£o m√∫ltipla e da litografia ultravioleta extrema (EUV), disse Douglas Guerero, diretor de tecnologia da Brewer Science. "Novas arquiteturas e projetos fornecer√£o um aumento no poder de computa√ß√£o, mas n√£o ser√£o mais escal√°veis". Isso significa que, no futuro, os chips aumentar√£o o poder da computa√ß√£o, mas seu custo n√£o diminuir√° necessariamente na mesma velocidade de antes ".</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Escalar n√£o √© algo que para completamente. AI, servidores e smartphones exigem chips cada vez mais r√°pidos e processos de fabrica√ß√£o avan√ßados. ‚ÄúCerca de dez anos atr√°s, algumas pessoas perguntaram: quem precisa de mais transistores? Alguns pensaram que n√£o havia mais id√©ias no mundo sobre o que fazer com computadores mais r√°pidos, exceto em aplica√ß√µes completamente ex√≥ticas ‚Äù, disse Aki Fujimura, diretor da D2S. Hoje, para a Internet das coisas, os custos mais baixos, o desempenho bastante bom e os recursos de integra√ß√£o superam um simples aumento na densidade. No entanto, para a fabrica√ß√£o de chips mais r√°pidos e mais econ√¥micos, nos quais o custo dos transistores cair√°, s√£o necess√°rios transistores mais r√°pidos ".</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Obviamente, processos tecnol√≥gicos avan√ßados n√£o s√£o necess√°rios para tudo. </font><font style="vertical-align: inherit;">Para chips produzidos por processos tecnol√≥gicos bem estabelecidos, h√° uma alta demanda. </font><font style="vertical-align: inherit;">"Isso inclui ICs para trabalhar com ondas de r√°dio e displays OLED em smartphones, bem como ICs para gerenciamento de energia, que s√£o usados ‚Äã‚Äãem computadores e unidades de estado s√≥lido", disse Jason Vaughn, um dos presidentes da UMC.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Escala FinFET</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Na quest√£o de escala de chip, os fabricantes, durante anos, seguiram o mesmo padr√£o, com tipos id√™nticos de transistores. Em 2011, a Intel mudou para finFET em 22 nm e, em seguida, em 16 nm / 14 nm. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
No finFET, a corrente √© controlada colocando v√°lvulas nos tr√™s lados da aleta. O FinFET possui 2 a 4 nadadeiras. Cada um tem sua pr√≥pria largura, altura e forma espec√≠ficas. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
O finFET de primeira gera√ß√£o da Intel a 22 nm tinha um pitch de 60 nm e uma altura de 34 nm. Ent√£o, a 14 nm, o tom e a altura eram os mesmos, 42 nm.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A Intel tornou as barbatanas mais altas e mais finas para escalar o finFET. "O dimensionamento do finFET reduz as dimens√µes transversais do dispositivo, aumentando a densidade sobre a √°rea e aumentando a altura da aleta, melhora o desempenho", escreveu Nerissa Draeger, diretora de rela√ß√µes universit√°rias da Lam Research, em seu blog. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Na tecnologia de processo de 10 nm / 7 nm, os fabricantes de chips seguiram o mesmo caminho com o dimensionamento do finFET. Em 2018, a TSMC iniciou a produ√ß√£o dos primeiros finFETs de 7nm, seguidos pela Samsung. A Intel no ano passado, ap√≥s v√°rios atrasos, come√ßou a produ√ß√£o a 10 nm. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Em 2020, a concorr√™ncia da f√°brica aumentar√°. Samsung e TSMC est√£o preparando 5 nm e v√°rios processos de fabrica√ß√£o semi-inteiros. Est√£o em andamento estudos a respeito de 3 nm.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Todos os processos s√£o caros. O custo de projetar um chip de 3 nm √© de US $ 650 milh√µes - compare com US $ 436,3 milh√µes para um dispositivo de 5 nm e US $ 222,3 milh√µes para um dispositivo de 7 nm. Esse √© o custo desse desenvolvimento, ap√≥s o qual, um ano depois, a tecnologia entra em produ√ß√£o. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Comparado aos 7nm, o finFET de 5nm da Samsung proporcionar√° um aumento de 25% na √°rea l√≥gica e uma diminui√ß√£o de 20% no consumo de energia ou um aumento de 10% na velocidade. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Em compara√ß√£o, o finMET 5 mm da TSMC oferece "uma velocidade 15% mais no mesmo consumo de energia ou uma redu√ß√£o de 30% no consumo de energia na mesma velocidade, com um aumento de 1,84 vezes na densidade l√≥gica", disse Joffrey Yep, CEO da tecnologia avan√ßada na TSMC.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Nos processos tecnol√≥gicos de 7 e 5 nm, os fabricantes de chips fizeram grandes mudan√ßas. Para fabricar recursos de miss√£o cr√≠tica em chips, as duas empresas passaram da litografia tradicional de 193 nm para a litografia ultravioleta extrema (EUV). O EUV usa comprimentos de onda de 13,5 nm, o que simplifica o processo. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Mas o EUV n√£o resolve todos os problemas de escala de chip. "A solu√ß√£o desses problemas requer uma variedade de tecnologias, n√£o apenas dimensionamento, incluindo o uso de novos materiais, novos tipos de mem√≥ria n√£o vol√°til integrada e arquiteturas l√≥gicas avan√ßadas, novas abordagens de grava√ß√£o, inova√ß√µes na fabrica√ß√£o de casos e designs de chiplets", disse Regina Fried, diretora de tecnologia da Materiais Aplicados.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Enquanto isso, nos bastidores, Samsung e TSMC est√£o preparando suas op√ß√µes de processo de 3 nm. No passado, os fabricantes de chips seguiam o mesmo caminho, mas hoje seus caminhos divergem. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
"3 nm v√™m em diferentes sabores, como finFET e GAA", disse Vaughn. "Isso permite que os clientes escolham v√°rias combina√ß√µes de custo, densidade, consumo de energia e velocidade, de modo a satisfazer suas necessidades". </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A Samsung promete introduzir uma folha nanom√©trica FET a 3 nm. A TSMC tamb√©m est√° trabalhando neles, mas planeja estender o uso do finFET para a pr√≥xima gera√ß√£o. "O TSMC ter√° um finFET de 3 nm no terceiro trimestre de 2021", disse Jones. "O GAA da TSA aparecer√° em 2022-2023."</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Aqui, os clientes das f√°bricas devem pesar os pr√≥s e os contras em rela√ß√£o aos compromissos t√©cnicos e de custo. A extens√£o finFET √© uma maneira segura. "Muitos clientes v√™em a TSMC como o produtor menos arriscado", disse Jones. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
No entanto, o GAA fornece um ligeiro aumento no desempenho. "O GAA tem uma voltagem de limiar mais baixa de 3 nm e potencialmente 15-20% menos consumo de energia em compara√ß√£o com um finFET de 3 nm", disse Jones. "No entanto, a diferen√ßa de velocidade estar√° no n√≠vel de 8%, j√° que MOL e BEOL s√£o os mesmos." </font></font><br>
<br>
<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">O backend de linha</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> (BEOL) e o MOL s√£o gargalos em chips avan√ßados. O problema da MOL √© a resist√™ncia ao contato.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
BEOL √© a fase de produ√ß√£o em que a fia√ß√£o est√° conectada. Devido √† sua redu√ß√£o gradual, ocorrem atrasos associados √† resist√™ncia capacitiva. O FinFET e o GAA usam transistores diferentes, mas √© prov√°vel que seus esquemas de conex√£o no processo de fabrica√ß√£o de 3 nm sejam quase os mesmos. Atrasos capacitivos prejudicam os dois tipos de transistores. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Existem outros problemas. O finFET esgotar√° suas capacidades quando a largura da aleta atingir 5 nm. O finFET nos processos de fabrica√ß√£o de 5 nm / 3 nm j√° est√° dentro desse limite.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Al√©m disso, os finFETs a 3 nm podem consistir em uma √∫nica aleta, em compara√ß√£o com duas ou mais aletas em outros processos de fabrica√ß√£o. </font><font style="vertical-align: inherit;">‚ÄúPara estender o finFET em 3 nm, precisaremos de tecnologias especiais que aumentem a pot√™ncia de uma √∫nica aleta e reduzam fen√¥menos esp√∫rios‚Äù, disse Naoto Horiguchi, diretor de CMOS da Imec. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Uma maneira de estender o finFET para 3 nm √© mudar para germ√¢nio para o canal p. </font><font style="vertical-align: inherit;">O finFET a 3 nm com canais de alta largura de banda ajudar√° a aumentar a velocidade dos chips, no entanto, eles encontrar√£o certos problemas de integra√ß√£o.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Transi√ß√£o para nanofolhas</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Por fim, o finFET n√£o ser√° mais dimensionado e os fabricantes de chips ter√£o que mudar para novos transistores, ou seja, FETs de nanopart√≠culas. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Os FETs da Nanosheet come√ßaram a ganhar impulso em 2017, quando a Samsung introduziu o FET Multi Bridge Channel de 3 nm (MBCFET). MBCFETs s√£o FETs de nano-folha. As amostras de teste come√ßar√£o a ser produzidas este ano e a produ√ß√£o industrial come√ßar√° em 2022. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
O TSMC tamb√©m trabalha com FETs de nanopart√≠culas, que s√£o um tipo de transistor GAA. Os FETs da nanosheet fornecem uma pequena vantagem para o dimensionamento de finFETs a 5 nm, mas eles t√™m v√°rias vantagens.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
O Nanosheet FET √©, de fato, finFET, colocado de lado e embrulhado com persianas. Uma nano-folha consiste em v√°rias finas folhas horizontais separadas, colocadas umas sobre as outras. Cada folha √© um canal separado. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ao redor de cada folha h√° um port√£o e o resultado √© um transistor de anel. Teoricamente, os FETs de nanopart√≠culas oferecem maior desempenho com menos vazamentos, uma vez que a corrente √© controlada a partir de quatro lados da estrutura. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Inicialmente, haver√° aproximadamente quatro folhas por nanofolha FET. "A largura de uma nanopart√≠cula t√≠pica √© de 12 a 16 nm e a espessura √© de 5 nm", disse Horiguchi.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Isso difere do finFET da nano-folha. O FinFET possui um n√∫mero limitado de aletas, o que limita o trabalho dos designers. ‚ÄúA vantagem de uma nanofolha √© que ela pode ser alterada em largura. A largura pode ser selecionada a pedido do designer. Isso lhes d√° alguma liberdade. Eles podem encontrar a melhor op√ß√£o para a rela√ß√£o entre consumo de energia e velocidade ‚Äù, disse Horiguchi. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Por exemplo, um transistor com uma folha mais larga ter√° uma corrente de excita√ß√£o maior. Uma folha estreita permite diminuir o dispositivo com uma corrente de campo menor. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Os nanolitos est√£o associados √† tecnologia de nanofios, na qual os fios servem como canais. Limitar a largura do canal limita a corrente do campo.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Portanto, nanofolha FET e ganhando impulso. No entanto, esta tecnologia e o finFET a 3 nm t√™m v√°rios problemas. ‚ÄúOs problemas do FinFET est√£o relacionados ao controle qu√¢ntico da largura e do perfil da aleta. Os problemas das nanopart√≠culas est√£o relacionados ao desequil√≠brio p / n, √† efici√™ncia da chapa inferior, aos interlayers entre as chapas, ao controle do comprimento da v√°lvula ‚Äù, disse Gene Kai, vice-diretor do TSMC, durante a apresenta√ß√£o no IEDM. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dadas todas essas dificuldades, levar√° algum tempo para entrar na tecnologia do nanofolha FET. "A transi√ß√£o para novas arquiteturas de transistor tem muitos obst√°culos", disse Guerrero. "Definitivamente, isso exigir√° novos materiais."</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Na vers√£o mais simples do processo, a fabrica√ß√£o de uma nanofolha FET come√ßa com a forma√ß√£o de um superlattice em um substrato. O instrumento epitaxial coloca camadas intercaladas de uma liga de sil√≠cio-germ√¢nio (SiGe) e sil√≠cio em um substrato. A pilha consistir√° em pelo menos tr√™s camadas de SiGe e tr√™s camadas de sil√≠cio. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Em seguida, aletas verticais s√£o formadas no superl√°tico por meio de estrutura√ß√£o e grava√ß√£o, o que requer controle de processo muito preciso. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ent√£o come√ßa uma das etapas mais dif√≠ceis - a forma√ß√£o de juntas internas. Primeiro, as partes externas das camadas de SiGe s√£o embutidas no superlattice. Isso cria pequenos recessos preenchidos com diel√©trico. "Juntas internas s√£o necess√°rias para reduzir a capacidade da v√°lvula", disse Kai. "Torn√°-los √© uma parte essencial do processo."</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
E essas tecnologias j√° existem - a IBM e a TEL descreveram recentemente uma nova t√©cnica de grava√ß√£o, adequada para juntas internas e produ√ß√£o de canais. Para isso, √© utilizada a grava√ß√£o isotr√≥pica a seco de SiGe com uma propor√ß√£o de 150: 1. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Essa tecnologia permite que voc√™ obtenha juntas internas muito precisas. "Fazer um entalhe no SiGe requer uma grava√ß√£o cega lateral muito seletiva das camadas", disse Nicholas Loubet, gerente de P&amp;D da IBM. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Ent√£o a fonte e o dreno s√£o formados. Depois disso, as camadas de SiGe s√£o removidas do superl√°tico por ataque qu√≠mico. As camadas ou folhas de sil√≠cio que constituem os canais permanecem. </font><font style="vertical-align: inherit;">Materiais </font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=" rel="nofollow"><font style="vertical-align: inherit;">high-k</font></a></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
s√£o colocados na estrutura </font><font style="vertical-align: inherit;">e, finalmente, formam-se compostos MOL, o que fornece a nanopart√≠cula.</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"></font></a><font style="vertical-align: inherit;"></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Esta √© uma descri√ß√£o simplificada deste processo complexo. No entanto, como qualquer nova tecnologia, as nanopart√≠culas podem estar sujeitas a defeitos. √â necess√°rio estudo e medi√ß√£o adicionais de todas as etapas. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
"Como nas transi√ß√µes anteriores entre tecnologias, vemos problemas associados ao estudo e medi√ß√£o de nanopart√≠culas", disse Chet Lenox, diretor de solu√ß√µes de gerenciamento de processos da KLA. ‚ÄúMuitas condi√ß√µes defeituosas podem aparecer tanto nas juntas internas quanto nas nanopart√≠culas. Os fabricantes de IP precisam do tamanho exato das nanopart√≠culas individuais, n√£o apenas do tamanho m√©dio de cada pilha para reduzir a variabilidade de seus processos de fabrica√ß√£o. ‚Äù</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Isso tamb√©m requer novas tecnologias. </font><font style="vertical-align: inherit;">Por exemplo, a Imec e a Applied Materials recentemente introduziram a tecnologia de microscopia de resist√™ncia de espalhamento de bisturi (s-SSRM) para fechamento de an√©is. </font><font style="vertical-align: inherit;">Na tecnologia s-SSRM, um bisturi min√∫sculo quebra uma pequena parte da estrutura e os dopantes podem ser adicionados a esta se√ß√£o.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Outras op√ß√µes</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Como parte da pesquisa e desenvolvimento, a Imec est√° desenvolvendo tipos mais avan√ßados de GAAs, como CFETs e Forksheet FETs (foretsheet FETs) que t√™m como alvo 2 nm ou menos. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Naquela √©poca, para a maioria dos fabricantes, o escalonamento de IPs se tornaria muito caro, principalmente devido aos benef√≠cios reduzidos no consumo e velocidade de energia. Portanto, layouts avan√ßados de chips est√£o ganhando cada vez mais popularidade. Em vez de compactar todas as fun√ß√µes em um √∫nico cristal, est√° planejado dividir os dispositivos em cristais menores e integr√°-los em gabinetes avan√ßados.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
"Tudo depende da aplica√ß√£o", disse Rich Rice, vice-presidente s√™nior de desenvolvimento de neg√≥cios da ASE. </font><font style="vertical-align: inherit;">- Definitivamente, vemos um aumento nessas tentativas, mesmo em processos tecnol√≥gicos que se aprofundam nos tamanhos submicr√¥nicos. </font><font style="vertical-align: inherit;">Este desenvolvimento continuar√° mais. </font><font style="vertical-align: inherit;">Muitas empresas fazem isso. </font><font style="vertical-align: inherit;">Eles decidem se podem integrar os chips de 5 nm e se desejam. </font><font style="vertical-align: inherit;">Eles est√£o procurando ativamente maneiras de quebrar sistemas. ‚Äù </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Isso n√£o √© t√£o f√°cil de fazer. </font><font style="vertical-align: inherit;">Al√©m disso, existem v√°rias op√ß√µes de shell com v√°rias compensa√ß√µes - 2,5D, 3D-ICs, chipsets e fan-out.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Conclus√£o</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Definitivamente, nem todos precisar√£o de processos de fabrica√ß√£o avan√ßados. </font><font style="vertical-align: inherit;">No entanto, Apple, HiSilicon, Intel, Samsung e Qualcomm n√£o contam em v√£o com tecnologias avan√ßadas. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Os consumidores precisam dos melhores e mais recentes sistemas com desempenho aprimorado. </font><font style="vertical-align: inherit;">A √∫nica quest√£o √© se as novas tecnologias oferecer√£o vantagens reais a um pre√ßo acess√≠vel.</font></font></div>
      
    </div><p class="reference-to-source js-reference-to-source">Source: https://habr.com/ru/post/undefined/</p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt487896/index.html">Quando a morte se transforma em arte: epit√°fios de pessoas famosas com um significado profundo em ingl√™s</a></li>
<li><a href="../pt487898/index.html">Medindo a largura de banda da mem√≥ria no joelho</a></li>
<li><a href="../pt487900/index.html">pyqtdeploy, ou empacotamos o programa Python em exe'shnik ... da maneira mais dif√≠cil</a></li>
<li><a href="../pt487902/index.html">Do fogo ao fogo: eletr√≥lito de estado s√≥lido refrat√°rio para baterias de √≠ons de l√≠tio</a></li>
<li><a href="../pt487906/index.html">O livro "Redes de computadores. Princ√≠pios, tecnologias, protocolos: edi√ß√£o de anivers√°rio ¬ª</a></li>
<li><a href="../pt487910/index.html">Leis naturais e matem√°tica elegante: problemas e solu√ß√µes</a></li>
<li><a href="../pt487912/index.html">9 dicas para acelerar o processo de contrata√ß√£o em 2020</a></li>
<li><a href="../pt487914/index.html">Oferta em Londres em um dia: como obt√™-lo e o que fazer depois de se mudar</a></li>
<li><a href="../pt487916/index.html">A hist√≥ria do √°udio compacto: como as bobinas em miniatura migraram para um formato de cassete</a></li>
<li><a href="../pt487920/index.html">Sobrecarga em C ++. Parte I. Sobrecarregando Fun√ß√µes e Modelos</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter63335242 = new Ya.Metrika({
                  id:63335242,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/63335242" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-13', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Geek Week | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2020</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=i62cJ2037o_BACd40gCrIso3niu0Sjx2sDFYJkeYdRk&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>