Lite_dual-CPU（文档更新中）
---------------

本项目为本人于2022年参加第六届‘龙芯杯’个人赛的作品。 由于个人能力和时间缘故，该项目并不能通过大赛的全部评测，在时序收敛的情况下，CPU核在访存阶段对指令SRAM发起读取时数据读出不稳定（可能是建立时间余量太少导致），因此叫‘Lite’-CPU。如果后续学到了相关的知识、有时间，我希望能够尽力优化与完善这个设计。如果想看能够完整通过‘龙芯杯’评测的作品，请移步()。

本设计使用大赛发布的模板工程文件。


参考项目：
1. [https://github.com/liuweidin/FDU1.1-NSCSCC ](https://github.com/NSCSCC-2020-Fudan/FDU1.1-NSCSCC)
2. 
